KR20230022951A - 좁은 슬롯 접점을 형성하기 위한 방법 - Google Patents

좁은 슬롯 접점을 형성하기 위한 방법 Download PDF

Info

Publication number
KR20230022951A
KR20230022951A KR1020237000237A KR20237000237A KR20230022951A KR 20230022951 A KR20230022951 A KR 20230022951A KR 1020237000237 A KR1020237000237 A KR 1020237000237A KR 20237000237 A KR20237000237 A KR 20237000237A KR 20230022951 A KR20230022951 A KR 20230022951A
Authority
KR
South Korea
Prior art keywords
relief pattern
pattern
acid
substrate
selected portion
Prior art date
Application number
KR1020237000237A
Other languages
English (en)
Inventor
마이클 머피
조디 그르제스코위악
안톤 데빌리어스
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20230022951A publication Critical patent/KR20230022951A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Materials For Photolithography (AREA)

Abstract

기판을 패터닝하는 방법에서, 기판 위에 증착된 제1 층에 기초하여, 제1 양각 패턴이 형성된다. 제1 양각 패턴의 개구부는 반전 재료로 충전된다. 그 다음, 제1 양각 패턴은 기판으로부터 제거되며, 제2 양각 패턴을 한정하기 위해, 반전 재료가 기판 상에 남아 있다. 제2 양각 패턴과 접촉되는 충전 재료가 기판 위에 증착되며, 제2 양각 패턴 내의 광-산 발생기로부터 발생된 광-산에 감응성이다. 제2 양각 패턴의 선택된 부분은, 제2 양각 패턴의 선택된 부분에서 광-산을 발생시키기 위해 제1 화학 방사선에 노출된다. 충전 재료의 부분이 미리 결정된 현상액에 가용성이 되도록, 제2 양각 패턴의 선택된 부분으로부터 충전 재료의 부분 내로 광-산이 주입된다.

Description

좁은 슬롯 접점을 형성하기 위한 방법
관련 출원에 대한 상호 참조
본 출원은 2020년 6월 11일자로 출원된 미국 가출원 번호 제63/037,798호 및 2021년 4월 2일자로 출원된 미국 정규출원 번호 제17/221,416호의 이익을 주장하며, 이들의 전체 내용은 본원에 참조로 포함된다.
본 발명은 반도체 기판의 패터닝(patterning)에 관련된 공정 뿐만 아니라, 집적 회로의 미세 가공(microfabrication)을 포함하는 미세 가공에 관한 것이다.
재료 공정 방법(예를 들어, 포토리소그래피)에서, 전형적으로, 패터닝된 층을 생성하는 단계는, 포토레지스트와 같은 방사선 감응성 재료의 얇은 층을 기판의 상부 표면에 도포하는 단계를 포함한다. 이러한 방사선 감응성 재료는, 기판 상의 하부 층 내로 패턴을 전사하거나 에칭하기 위해 사용될 수 있는 패터닝된 마스크로 변환된다. 일반적으로, 방사선 감응성 재료의 패터닝은, 예를 들어 포토리소그래피 노광 시스템을 사용하는, 방사선 감응성 재료 상의 레티클(및 관련 광학계)을 통한 방사선 소스에 의한 노광을 포함한다. 이러한 노광은, 그 후에 현상될 수 있는 방사선 감응성 재료 내의 잠복 패턴을 생성한다. 현상은, 방사선 감응성 재료의 일부분을 용해 및 제거하여 양각 패턴(relief pattern)(토포그래픽 패턴)을 산출하는 것을 지칭한다. 제거되는 재료의 부분은, 사용되는 현상 용제의 유형 및/또는 포토레지스트 톤(tone)에 따라, 방사선 감응성 재료의 조사(irradiated) 영역 또는 비-조사 영역일 수 있다. 그 다음, 양각 패턴은, 패턴을 한정하는 마스크 층으로서 기능할 수 있다.
패터닝을 위해 사용되는 다양한 막의 제조 및 현상은, 열처리 또는 베이킹(baking)을 포함할 수 있다. 예를 들어, 새롭게 도포된 막은, 용제를 증발시키거나/증발시키고 구조적 강성 또는 에칭 저항을 증가시키기 위해, 도포후 베이킹(post-application bake: PAB)을 받을 수 있다. 또한, 추가적인 용해를 방지하도록 주어진 패턴을 새기기 위해, 노광후 베이킹(PEB)이 수행될 수 있다. 기판을 코팅 및 현상하기 위한 제조 도구는, 전형적으로 하나 이상의 베이킹 모듈을 포함한다. 일부 포토리소그래피 공정 후에, 레지스트로 코팅하는 단계가 후속되며, 그 다음, 광의 패턴에 기판을 노출시키는 단계가 후속되고, 하부 반사방지 코팅(BARC)의 박막으로 기판을 코팅하는 단계를 포함한 후에, 레지스트로 코팅하는 단계가 후속되며, 그 다음, 마이크로칩을 생성하기 위한 공정 단계로서 광의 패턴에 기판을 노출시키는 단계가 후속된다. 그 다음, 생성된 양각 패턴은, 하부 층 내로 패턴을 전사하는 단계와 같은 추가적인 공정을 위한 마스크 또는 템플릿으로서 사용될 수 있다.
현재까지 계속되는 비례 축소(scaling)는 개선된 패터닝 해상도를 필요로 한다. 한 가지 접근법은, ALD(원자층 증착)를 통해 서브-해상도(sub-resolution) 라인 형상부(feature)를 한정하기 위한 스페이서 기술이다. 그러나, 한 가지 문제는, 반대 톤 형상부가 요구되는 경우, 스페이서 기술을 사용하는 것은, 다른 재료를 오버코팅(over-coating)하는 단계, 화학 기계적 평탄화(CMP), 및 좁은 트렌치를 남기는 스페이서 재료를 표출(exhume)하기 위한 반응성 이온 에칭(RIE)을 포함하여 복잡할 수 있으며, 이는 비용이 많이 들 수 있다는 점이다.
안티-스페이서(anti-spacer)는, 임계 치수(CD)를 한정하기 위한 반응성 종의 확산 길이를 사용하여 좁은 트렌치를 생성하는, 자가 정렬(self-aligned) 기술이다. 마스크를 통한 노광을 통해 공간적으로 제어되는 반응성 종을 사용함으로써, 그 후에, 좁은 트렌치 대신에, 좁은 슬롯 접점이 형성될 수 있다. 해당 CD는, 반응성 종의 분자량 변경, 반응성 종의 분자 구조, 그리고 베이킹 온도 및 베이킹 시간을 통해 조정될 수 있다. 이러한 기술에 따라, 첨단 리소그래피 성능의 범위를 넘어서는 치수의 좁은 슬롯 접점 형상부로의 액세스가 가능하다. 그러나, 공정은, "동결(freeze)" 단계, 즉 광-산 발생기(photo-acid generator)를 갖는 층의 가용성 변화 가능성을 상쇄시키는 처리를 필요로 한다. 그러나, 동결 공정은 완벽하지 않으며, 처리량을 감소시킬 수 있다. 본원의 기술은, 확산 길이에 의해 한정된 좁은 슬롯 접점에 액세스할 수 있게 하는 "동결 없는(freeze-less)" 안티-스페이서 방법을 제공한다. 기술은, 패턴을 반전시키는 단계, 및 가용성 변화에 저항성인 조성물을 사용하는 단계를 포함한다.
물론, 본원에 개시된 제조 단계의 순서는 명확성을 위하여 제시된다. 일반적으로, 이러한 제조 단계는 임의의 적합한 순서로 수행될 수 있다. 추가적으로, 본원의 각각의 상이한 특징, 기술, 구성 등이 본 개시물의 상이한 곳에서 설명될 수 있지만, 각각의 개념은 서로 독립적으로 또는 서로 조합하여 수행될 수 있음을 유의해야 한다. 따라서, 본 개시물은 다수의 상이한 방식으로 구현되고 고려될 수 있다.
본 요약 부분은 본 개시물 또는 청구된 발명의 모든 실시형태 및/또는 점진적으로 새로운 양태를 명시하지 않는다는 점을 유의해야 한다. 대신에, 이러한 요약은 통상적인 기술에 비해 상이한 실시형태 및 해당 신규성 요소에 대한 예비적인 설명만을 제공한다. 본 발명 및 실시형태의 추가적인 세부 사항 및/또는 가능한 관점에 대하여, 독자는 아래에 추가로 설명되는 바와 같은 본 개시물의 상세한 설명 부분 및 해당 도면을 참조한다.
본 개시물의 일 양태에 따라, 기판을 패터닝하는 방법이 제공된다. 방법에서, 기판 위에 증착된 제1 층에 기초하여, 개구부를 포함하는 제1 양각 패턴이 형성될 수 있다. 제1 양각 패턴의 개구부는 반전 재료로 충전될 수 있으며, 반전 재료는 수지 및 광-산 발생기를 포함할 수 있다. 수지는 미리 결정된 현상액에 불용성일 수 있으며, 수지가 광-산과 접촉되는 경우, 수지가 미리 결정된 현상액에 계속 불용성이라는 점에서, 수지는 광-산 발생기로부터 발생되는 광-산에 추가로 무감응성일 수 있다. 그 다음, 제2 양각 패턴을 한정하기 위해 반전 재료가 기판 상에 남아 있도록, 제1 양각 패턴이 기판으로부터 제거될 수 있으며, 제2 양각 패턴은 제1 양각 패턴의 역 패턴이다. 후속적으로, 충전 재료가 기판 위에 증착될 수 있다. 충전 재료는 제2 양각 패턴과 접촉될 수 있으며, 광-산과 접촉되는 충전 재료의 부분이 미리 결정된 현상액에 가용성이 된다는 점에서, 광-산 발생기로부터 발생되는 광-산에 감응성일 수 있다. 제2 양각 패턴의 선택된 부분은, 제2 양각 패턴의 선택된 부분 내의 광-산 발생기의 일부분이 제2 양각 패턴의 선택된 부분에서 광-산을 발생시키도록 하는, 제1 화학 방사선에 노출될 수 있다. 제2 양각 패턴의 선택된 부분에서 발생된 광-산은, 제2 양각 패턴의 선택된 부분으로부터 제2 양각 패턴의 선택된 부분과 충전 재료 사이의 계면을 통하여 충전 재료의 부분 내로 추가로 주입될 수 있다. 따라서, 광-산은, 충전 재료의 부분이 미리 결정된 현상액에 가용성이 되도록 할 수 있다.
방법에서, 충전 재료의 가용성 부분은, 제3 양각 패턴을 형성하기 위해 미리 결정된 현상액을 사용함으로써 제거될 수 있다. 제3 양각 패턴은, 기판과 충전 재료 사이에 위치된 하부 층을 노출시킬 수 있다.
방법에서, 제3 양각 패턴은, 에칭 공정을 통해 하부 층 내로 추가로 전사될 수 있다.
일부 실시형태에서, 제2 양각 패턴의 선택된 부분에서 발생된 광-산을 제2 양각 패턴의 선택된 부분으로부터 충전 재료의 부분 내로 주입시키기 위해, 제2 양각 패턴의 선택된 부분과 충전 재료 사이의 계면을 통한 확산 공정에 의해 충전 재료 내로 미리 결정된 거리만큼 광-산이 확산될 수 있다.
일부 실시형태에서, 제1 양각 패턴을 형성하기 위해, 제1 층은 잠복 패턴을 형성하는 제2 화학 방사선에 노출될 수 있으며, 잠복 패턴이 현상액을 통해 현상되어 제1 양각 패턴을 형성할 수 있다.
일부 실시형태에서, 제1 층은 포토레지스트의 층일 수 있다.
제1 양각 패턴의 개구부를 충전하기 위해, 반전 재료의 과잉 증착물(overburden)이 증착될 수 있으며, 반전 재료의 과잉 증착물은 추가로 제거될 수 있다.
일부 실시형태에서, 충전 재료에 광-산 발생기가 없을 수 있다.
방법에서, 제2 양각 패턴의 선택된 부분에서 발생된 광-산을 제2 양각 패턴의 선택된 부분으로부터 충전 재료 내로 주입시키기 위해, 광-산을 주입시키기 위한 열 활성화 확산 공정이 적용될 수 있다.
일부 실시형태에서, 열 활성화 확산 공정은, 미리 결정된 지속 시간 동안 미리 결정된 온도로 기판을 가열하는 단계를 포함할 수 있다.
일부 실시형태에서, 충전 재료는, 광-산의 존재 하에서 충전 재료가 가용성이 되도록 하는 탈보호기(de-protection group)를 포함할 수 있다.
본 개시물의 다른 양태에 따라, 기판을 패터닝하는 방법이 제공된다. 방법에서, 기판 위에 증착된 제1 층에 기초하여, 개구부를 포함하는 제1 양각 패턴이 형성될 수 있다. 제1 양각 패턴의 개구부는 반전 재료로 충전될 수 있으며, 반전 재료는, 화학 방사선에의 노출에 응답하여 가용성 변화 작용제(solubility-changing agent)를 발생시키는 발생기 화합물 및 수지를 포함할 수 있다. 수지는 미리 결정된 현상액에 불용성일 수 있으며, 수지가 가용성 변화 작용제와 접촉되는 경우, 수지가 미리 결정된 현상액에 계속 불용성이라는 점에서, 가용성 변화 작용제에 추가로 무감응성일 수 있다. 그 다음, 제2 양각 패턴을 한정하기 위해 반전 재료가 기판 상에 남아 있도록, 제1 양각 패턴이 기판으로부터 제거될 수 있으며, 제2 양각 패턴은 제1 양각 패턴의 역 패턴일 수 있다. 기판 상에 충전 재료가 증착될 수 있으며, 충전 재료는 제2 양각 패턴과 접촉될 수 있고, 가용성 변화 작용제와 접촉되는 충전 재료의 부분이 미리 결정된 현상액에 가용성이 된다는 점에서, 발생기 화합물로부터 발생된 가용성 변화 작용제에 감응성일 수 있다. 제2 양각 패턴의 선택된 부분은, 제2 양각 패턴의 선택된 부분 내의 발생기 화합물의 일부분이 제2 양각 패턴의 선택된 부분에서 가용성 변화 작용제를 발생시키도록 하는, 화학 방사선에 노출될 수 있다. 제2 양각 패턴의 선택된 부분으로부터 제2 양각 패턴의 선택된 부분과 충전 재료 사이의 계면을 통하여 충전 재료의 부분 내로 확산되도록, 제2 양각 패턴의 선택된 부분에서 발생된 가용성 변화 작용제가 주입될 수 있다. 가용성 변화 작용제는, 충전 재료의 부분이 미리 결정된 현상액에 가용성이 되도록 할 수 있다.
일 실시형태에서, 가용성 변화 작용제는 광-산을 포함할 수 있다.
다른 실시형태에서, 가용성 변화 작용제는 광 파괴성 주성분(base)을 포함할 수 있다.
일부 실시형태에서, 발생기 화합물은, 제1 화학 방사선에의 노출에 응답하여, 광-산을 발생시키는 광-산 발생기(PAG)일 수 있다.
일부 실시형태에서, 발생기 화합물은, 제1 화학 방사선에의 노출에 응답하여, 광 파괴성 주성분을 발생시키는 광 파괴성 주성분 발생기일 수 있다.
일부 실시형태에서, 제2 양각 패턴의 선택된 부분으로부터 충전 재료의 부분 내로 확산되도록, 제2 양각 패턴의 선택된 부분에서 발생된 가용성 변화 작용제를 주입시키기 위해, 가용성 변화 작용제의 평균 확산 길이를 제어함으로써 열 활성화 확산 공정이 적용될 수 있다.
일부 실시형태에서, 발생기 화합물은 열산(thermal acid) 발생기(TAG)를 포함하며, 열산 발생기는, 옥심(oxime), 이미드 및 벤질 알코올로부터 유도된 설포네이트 에스테르(sulfonate ester)를 포함할 수 있다.
일부 실시형태에서, 충전 재료에 발생기 화합물이 없을 수 있다.
본 개시물의 양태는 첨부된 도면과 함께 읽을 때 이하의 상세한 설명으로부터 가장 잘 이해된다. 업계의 표준 관행에 따라, 다양한 특징부가 일정한 비율로 도시되지는 않음을 유의한다. 실제로, 다양한 특징부의 치수는 설명의 명확성을 위해 임의로 증가 또는 감소될 수 있다.
도 1a, 도 1b, 도 2a, 도 2b, 도 3a, 도 3b, 도 4a, 도 4b, 도 5a, 도 5b, 도 6a, 도 6b, 도 7a, 도 7b, 도 8a, 도 8b, 도 9a, 및 도 9b는 일부 실시형태에 따라, 좁은 슬롯 접점을 제조하는 중간 단계의 단면도 및 평면도이다.
이하의 개시물은 제공된 청구 대상의 상이한 특징을 구현하기 위한 많은 상이한 실시형태 또는 실시예를 제공한다. 본 개시물을 간략화하기 위해, 구성 요소 및 배치의 구체적인 실시예가 아래에 설명된다. 물론 이들은 단지 실시예일 뿐이며, 제한적인 것으로 의도되지 않는다. 또한, 본 개시물은 다양한 실시예에서 참조 번호 및/또는 문자를 반복할 수 있다. 이러한 반복은 간명성 및 명확성을 위한 목적이며, 그 자체가 설명된 다양한 실시형태 및/또는 구성 간의 관계에 영향을 주지 않는다.
또한, "밑에", "아래에", "하부", "위", "상부" 등과 같은 공간적으로 상대적인 용어는, 도면에 도시된 바와 같은 다른 요소(들) 또는 특징부(들)에 대한 하나의 요소 또는 특징부의 관계를 설명하기 위한 설명의 편의를 위해 본원에서 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시된 배향과 더불어, 사용 시의 또는 작동 시의 장치의 상이한 배향을 포함하도록 의도된다. 장치는 달리 지향될 수 있으며(90도 또는 다른 방향으로 회전될 수 있으며), 본원에서 사용된 공간적으로 상대적인 기술어도 마찬가지로 이에 따라서 해석될 수 있다.
명세서 전반에 걸쳐서 "일 실시형태" 또는 "실시형태"라는 언급은 실시형태와 함께 설명된 구체적인 특징, 구조, 재료, 또는 특성이 적어도 하나의 실시형태에 포함됨을 의미하지만, 이들이 모든 실시형태에 존재함을 의미하지 않는다. 따라서, 명세서에 걸친 다양한 곳에서 "일 실시형태에서"라는 문구의 출현은 반드시 동일한 실시형태를 지칭하는 것은 아니다. 또한, 구체적인 특징, 구조, 재료, 또는 특성은 하나 이상의 실시형태에서 임의의 적합한 방식으로 조합될 수 있다.
본원의 기술은, 확산 길이에 의해 한정된 좁은 슬롯 접점에 액세스할 수 있게 하는 "동결 없는" 안티-스페이서 방법을 제공한다. 기술은, 패턴을 반전시키는 단계, 및 가용성 변화에 저항성인 조성물을 사용하는 단계를 포함한다. 본원의 예시적인 실시형태에 대한 설명은 반응성 종으로서 광-산을 사용할 수 있다. 그러나, 광 파괴성 주성분과 같은, 다른 가용성 변화 작용제도 사용될 수 있다.
본 개시물에서, 기판을 패터닝하는 방법, 특히, 좁은 슬롯 접점을 형성하도록 기판을 패터닝하는 방법이 제공된다. 도 1a, 도 2a, 도 3a, 도 4a, 도 5a, 도 6a, 도 7a, 도 8a, 및 도 9a는 좁은 슬롯 접점을 제조하는 중간 단계의 단면도이다. 도 1b, 도 2b, 도 3b, 도 4b, 도 5b, 도 6b, 도 7b, 도 8b, 및 도 9b는 좁은 슬롯 접점을 제조하는 중간 단계의 평면도이다. 단면도는 평면도의 A-A' 라인을 포함하는 수직면과 동일한 평면으로부터 획득된다.
도 1a는 단면도를 도시하며, 도 1b는 제1 층(106)에 잠복 패턴(112)을 생성하기 위해 포토마스크(108)를 통하여 화학 방사선(110)에 노출되는 예시적인 기판 세그먼트(100)의 평면도를 도시한다. 일부 실시형태에서, 제1 층(106)은 포토레지스트 재료 또는 다른 감광성 재료로 형성될 수 있다. 도 1a에 도시된 바와 같이, 기판 세그먼트(100)는, 기판(102), 기판(102) 위의 유전체 층(또는 하부 층)(104), 및 유전체 층(104) 위에 위치된 제1 층(106)을 포함할 수 있다. 기판(102)은 Si 기판과 같은 반도체 기판일 수 있다. 또한, 기판(102)은, 게르마늄(Ge), 탄화규소(SiC), 실리콘 게르마늄(SiGe), 또는 다이아몬드와 같은, 다른 반도체를 포함할 수 있다. 대안적으로, 기판(102)은 화합물 반도체 및/또는 합금 반도체를 포함할 수 있다. 유전체 층(104)은, SiO, SiN, SiCN, SiON, 또는 다른 적합한 유전체 재료를 포함할 수 있다. 일부 실시형태에서, 유전체 층(104)은, 하나 이상의 유전체 층을 포함하는 유전체 적층물일 수 있다. 일부 실시형태에서, 포토레지스트인 제1 층(106)은, 디아조나프토퀴논 용해 억제제 및 노볼락(Novolak) 폴리머와 같은, 화학적으로 증폭되지 않은 계(system)로 구성될 수 있다.
도 1a 및 도 1b를 계속 참조하면, 일 실시형태에서, 제1 층(106)의 노출된 부분(예를 들어, 잠복 패턴(112))은, 특정 현상액에 가용성이 될 수 있다. 다른 실시형태에서, 화학 방사선(110)은, 제1 층(106)의 재료 유형(또는 톤), 및 해당 현상액의 재료 유형(또는 톤)에 따라, 제1 층(106)의 노출된 부분이 불용성이 되도록 할 수 있다.
도 2a 및 도 2b는 현상 단계가 수행된 후의 결과를 도시한다. 현상 단계에서, 특정 현상액 내의 현상 화학 물질은, 제1 층(106)의 노출된 영역(예를 들어, 잠복 패턴(112))을 용해시키기 위해 도포될 수 있으므로, 노출된 영역이 기판 세그먼트(100)로부터 제거될 수 있다. 따라서, 제1 양각 패턴 또는 토포그래픽 패턴(202)이 기판(102) 위에 형성될 수 있다. 제1 양각 패턴(202)은, 하부 층(104)을 커버하는 융기 형상부(204), 및 하부 층(104)의 다른 부분을 노출시키는 개구부(206)를 포함할 수 있다. 제1 양각 패턴(202)은, 전술한 바와 같은 포토리소그래피 공정 또는 다른 수단에 의해 형성될 수 있다. 도 2a 및 도 2b의 예시적인 실시형태에서, 도시된 기판 세그먼트(100)의 제1 양각 패턴(202)의 개구부(206)는 트렌치 프로파일을 가질 수 있다. 다른 실시형태에서, 개구부(206)는, 접점의 구조에 따라, 트렌치, 슬롯, 홀, 또는 임의의 형상일 수 있다.
도 3a 및 도 3b에서, 반전 재료(302)가 제1 양각 패턴(202)의 개구부(206)에 충전될 수 있다. 반전 재료(302)는, 광-산 발생기와 같은 발생기 화합물 및 수지를 포함할 수 있다. 수지는, 광-산 발생기에 의해 발생된 광-산에 (가용성과 관련하여) 무감응성이도록 그리고 하나 이상의 특정 현상액에 불용성이도록 선택될 수 있다. 따라서, 반전 재료(302)는, 톤 방식에 따라, 가용성 변화를 방지하기 위한 작용기를 포함하거나, 광-산으로부터 가용성 변화를 유발하는 작용기가 없을 수 있다. 일부 실시형태에서, 수지는, 스티릴기, 메타크릴산, 메틸 메타크릴레이트 및 tert-부틸 아크릴레이트와 같은 저분자량 아크릴레이트, 락톤, 노르보르넨 및 아다만틸(adamantyl) 유도체를 포함하지만 이에 제한되지 않는, 모노머로 구성된 코폴리머 또는 터폴리머(ter-polymer)일 수 있다. 모노머 조성 및 비율의 선택을 위한 주요 설계 규칙은, 캐스팅 용제 가용성, 현상액 가용성, 및 에칭 저항이다.
일 실시형태에서, 반전 재료(302) 내의 발생기 화합물은, 화학 방사선에의 노출에 응답하여, 광-산을 발생시키는 광-산 발생기(PAG)를 포함할 수 있다. 다른 실시형태에서, 발생기 화합물은, 화학 방사선에의 노출에 응답하여, 광 파괴성 주성분을 발생시키는 광 파괴성 주성분 발생기를 포함할 수 있다. 일부 실시형태에서, 반전 재료(302) 내의 산 소스(예를 들어, 발생기 화합물)는 열산 발생기(TAG)일 수 있다.
전형적인 PAG 조성물은, 플루오르화 설포네이트 또는 헥사플루오로안티모네이트와 같은, 반대이온을 갖는 요오드늄 또는 설포늄 염을 포함한다. PAG의 구조는, 활성화를 위해 필요한 조사(예를 들어, 화학 방사선(110))의 파장을 한정할 수 있다. 반전 재료(302)로부터의 산 발생은, 광범위한 어레이의 파장으로부터의 조사에 의해 이루어질 수 있지만, 반전 재료(302) 내의 수지의 흡수와 동시에 일어나도록 최적으로 선택될 수 있다. 통상적인 TAG는, 옥심, 이미드 및 벤질 알코올로부터 유도된 다양한 설포네이트 에스테르를 포함하지만, 이에 제한되지 않는다.
이러한 반전 재료(302)의 증착은, 특히 반전 재료(302)가 스핀온(spin-on) 증착에 의해 증착되는 경우, 전형적으로 제1 층(106) 위의 반전 재료의 과잉 증착물을 야기할 수 있다. 화학 기계적 평탄화(CMP), (예를 들어, TMAH를 사용함으로써) 제어된 습식 에칭백(etch-back), 및 평탄화 현상액 배합으로 가용성이 되도록 변화(즉, 산의 확산, 산은 재료 특성이 변화되어 가용성이 되도록 함)를 유발할 수 있는 현상액 배합으로 위치-특정 하향식 산 확산을 사용하는 화학적으로 증폭된 평탄화와 같은, 임의의 평탄화 공정을 통해 과잉 증착물이 제거될 수 있다. 대안적으로, 제1 양각 패턴(202)의 융기 형상부(204) 상에는 증착하지 않으면서 개구부(206)에 반전 재료(302)를 증착하는, 선택적 증착 기술이 사용될 수 있다. 도 3a 및 도 3b는 반전 재료(302)의 과잉 증착물이 제거된 후의 예시적인 결과를 도시한다.
그 다음, 제1 양각 패턴(202)이 기판 세그먼트(100)로부터 제거될 수 있다. 도 4a 및 도 4b에 도시된 바와 같이, 제1 양각 패턴(202)의 제1 층(106)으로 형성된 융기 형상부(204)가 제거되며, 반전 재료(302)는 여전히 남아 있다. 반전 재료(302)를 침식시키지 않으면서 제1 양각 패턴(202)을 제거하기 위해, 습식 에칭백 공정이 적용될 수 있다. 습식 에칭백 공정은, 반전 재료(302)가 제1 양각 패턴(202)에 비하여 약한 가용성인 용매계를 적용할 수 있다. 예시적인 용매계는, 희석 수성 현상액, 또는 캐스팅 용제로 구성된 용액을 포함할 수 있다. 제1 양각 패턴(202)이 제거된 경우, 이에 따라 반전 재료(302)는 본질적으로 제1 양각 패턴(202)의 역인 제2 양각 패턴(402)을 형성한다. 도 4a 및 도 4b에 도시된 바와 같이, 제2 양각 패턴(402)은, 반전 재료(302)로 형성된 융기 형상부(406), 및 하부 층(104)을 노출시키는 개구부(404)를 가질 수 있다.
그 다음, 제2 양각 패턴(402)에 의해 한정된 개구부(404)를 충전하기 위해, 충전 재료(502)가 기판 세그먼트(100) 상에(그리고 제2 양각 패턴(402) 상에) 증착될 수 있다. 충전 재료(502)는, 반전 재료(302) 내에 발생될 수 있는 광-산에 감응성인 재료로 선택되거나 구성될 수 있다. 따라서, 충전 재료(502)는 산-감응성 오버코팅일 수 있다. 충전 재료(502)는, 반전 재료(302) 내의 광-산 발생기에 의해 발생된 광-산과 접촉되는 경우, 특정 현상액에 가용성이 된다. 반전 재료(302)의 과잉 증착물을 제거하기 위해 전술한 평탄화 기술을 사용하여, 충전 재료(502)의 임의의 과잉 증착물이 후속적으로 제거될 수 있다. 도 5a 및 도 5b는 충전 재료(502)의 증착의 예시적인 실시형태를 도시한다. 충전 재료(502)와 반전 재료(302) 간의 대비를 극대화하기 위해, 주요 설계 요건이 캐스팅 용제 가용성, 현상액 가용성, 및 에칭 저항이라는 점에서, 충전 재료(502)는 반전 재료(302)와 유사한 설계의 코폴리머 또는 터폴리머일 수 있다. 통상적인 모노머의 목록은, 반전 재료(302)와 유사한 스티릴기, 저분자량 아크릴레이트 및 락톤을 포함하지만, 모노머의 비율은 크게 달라질 수 있다.
도 6a 및 도 6b는 제2 화학 방사선(506)의 패턴에의 제2 양각 패턴의 노출을 도시한다. 제2 화학 방사선(506)의 패턴은, 마스크(504)에 기초하여 제2 양각 패턴(402)의 융기 형상부(예를 들어, 406)의 선택된 부분(또는 전부)을 노출시킬 수 있다. 도 6a 및 도 6b의 예시적인 실시형태에서, 제2 양각 패턴(402)의 융기 형상부(406)의 선택된 부분(508)은 제2 화학 방사선(506)에 의해 노출될 수 있으며, 융기 형상부(406)는 반전 재료(302)로 형성된다. 따라서, 제2 양각 패턴(402)의 융기 형상부(406)의 선택된 부분(예를 들어, 508) 내에서 제2 화학 방사선(506)에 따라 광-산 발생기에 의해 산(또는 광-산)이 발생될 수 있다. 산(또는 광-산)이 발생된 후에, 광-산은, 예를 들어 충전 재료(502)일 수 있는 주변 재료 내로 확산될 수 있다. 제2 양각 패턴(402)으로부터 충전 재료(502)로의 산 확산은 정밀하게 제어될 수 있다. 예를 들어, 산 확산의 길이 또는 거리는, 산의 유형에 의해, 및/또는 제2 양각 패턴(402)으로부터 충전 재료(502)로 확산되도록 광-산을 주입시키는 열 활성화 확산 공정(예를 들어, 확산 베이킹)의 시간 및 온도에 의해 제어될 수 있다. 도 6b의 예시적인 실시형태에서, 선택된 부분(508)은 제2 양각 패턴(402)의 융기 형상부(406)의 직사각형 단면일 수 있다. 따라서, 산은 이러한 직사각형 단면 내에서 광-산 발생기에 의해 발생될 수 있다. 열 활성화 확산 공정을 적용함으로써, 제2 양각 패턴(402)의 선택된 부분(508)과 충전 재료(502) 사이의 계면(510)을 통하여 충전 재료(502) 내로 산이 추가로 확산될 수 있다. 열 활성화 확산 공정이 완료된 경우, 산은 충전 재료(502)의 슬롯 형상 영역(502')에 배치될 수 있다. 광-산은 충전 재료(502)의 슬롯 형상 영역(502')이 현상액에 가용성이도록 할 수 있다. 도 6b는 충전 재료(502)에 형성되고, 제2 양각 패턴(402)의 선택된 부분(예를 들어, 508)에서 발생된 광-산을 충전 재료(502) 내로 주입시킴으로써 형성되는, 좁은 슬롯 형상 영역(502')을 도시한다.
그 다음, 도 7a 및 도 7b에서, 기판 세그먼트(100)가 특정 현상액을 통해 현상되어, 충전 재료(502)의 슬롯 형상 영역(502')을 제거할 수 있다. 예시적인 현상액은, 0.26N 테트라메틸 수산화암모늄(TMAH)의 수용액, 다양한 계면활성제를 첨가한 수성 TMAH 또는 0.13N과 같은 수성 TMAH의 희석물을 포함할 수 있다. 특정 현상액은 충전 재료(502)의 슬롯 형상 영역(502')을 용해시킬 수 있으며, 반전 재료(302)에 인접한 충전 재료(502)에 슬롯 형상 개구부(602)가 후속적으로 형성될 수 있다. 도 7a 및 도 7b에 도시된 바와 같이, 하부 층(104)의 부분은 슬롯 형상 개구부(602)에 의해 노출될 수 있다. 슬롯 형상 개구부(602)는, 제2 양각 패턴의 선택된 부분(예를 들어, 508)으로부터 충전 재료(502) 내로 확산되는 광-산의 산 확산 길이에 의해 한정되는 임계 치수(또는 폭)를 가질 수 있다. 산 확산 길이는 한 자리수의 나노미터 치수로 제어될 수 있다. 특정 현상액은 반전 재료(302)에 매우 적은 영향을 준다는 점을 유의해야 한다. 따라서, 기판 세그먼트(100)가 특정 현상액을 통해 현상되는 경우, 반전 재료(302)는 영향을 받지 않는다.
도 7a 및 도 7b를 계속 참조하면, 슬롯 형상 개구부(602)가 충전 재료(502)에 형성된 경우, 반전 재료(302) 및 충전 재료(502)로 형성된 융기 형상부 및 슬롯 형상 개구부(602)를 포함하도록 제3 양각 패턴(802)이 후속적으로 형성될 수 있다. 도 8a 및 도 8b에서, 제3 양각 패턴(802)은 에칭 공정을 통해 하부 층(104) 내로 전사되어 개구부(702)를 형성할 수 있다. 도 7a 및 도 7b의 예시적인 실시형태에서, 개구부(702)는 슬롯 형상 개구부(702)일 수 있다. 슬롯 형상 개구부(702)는 충전 재료(502) 및 하부 층(104)을 통하여 연장될 수 있으므로, 기판(102)이 노출될 수 있다. 에칭 공정은 습식 에칭 또는 건식 에칭(예를 들어, 이방성 플라즈마 에칭)일 수 있다. 에칭 공정 동안, 충전 재료(502), 충전 재료(502)에 위치된 슬롯 형상 개구부(602), 및 반전 재료(302)는, 슬롯 형상 개구부(602)에 의해 한정된 슬롯 형상 패턴을 하부 층(104) 내로 전사하기 위한 조합된 에칭 마스크로서 기능할 수 있다.
도 7a 및 도 7b는 단지 제3 양각 패턴(802)의 예시적인 실시형태일 뿐임을 유의해야 한다. 제3 양각 패턴(802)은, 홀 형상 개구부, 라인 형상 개구부, 또는 다른 형상을 갖는 개구부를 포함할 수 있다. 따라서, 제3 양각 패턴(802)은 하부 층(104) 내로 전사되어, 이에 따라 도 8a 및 도 8b에서 해당 형상을 갖는 홀, 트렌치, 또는 개구부를 형성할 수 있다.
도 9a 및 도 9b에서, 반전 재료(302) 및 충전 재료(502)는, O2 애싱(ashing) 공정과 같은 플라즈마 공정에 의해 제거될 수 있다. 플라즈마 공정 동안, 충전 재료(502)의 개구부(702)의 일부분이 제거될 수 있으며, 하부 층(104)의 개구부(702)의 일부분은 여전히 남아 있을 수 있다. 하부 층(104)에 남아 있는 개구부(702)의 부분은 개구부(902)가 될 수 있다. 전술한 바와 같이, 개구부(902)는, 제3 양각 패턴(802)에 따라, 슬롯 형상, 홀 형상, 트렌치 형상, 또는 다른 형상을 가질 수 있다.
기판(102) 내의 능동 영역(예를 들어, 소스 영역, 드레인 영역, 또는 도핑된 영역) 및 기판(102) 위의 다른 구성 요소(예를 들어, 트랜지스터, 금속 라인, 또는 커패시터)를 연결할 수 있는 좁은 슬롯 접점을 형성하기 위해, 개구부(902)는 전도성 재료로 추가로 충전될 수 있다.
전술한 방법은 가용성 상쇄 처리 없이 좁은 슬롯 접점을 제조하기 위한 안티-스페이서 패터닝 공정을 예시한다. 본 개시물의 안티-스페이서 패터닝 공정은, 패턴을 반전시키고 가용성 변화에 저항성인 조성물을 사용함으로써, 확산 길이에 의해 한정된 좁은 슬롯 접점에 액세스할 수 있게 하는, "동결 없는" 안티-스페이서 패터닝 방법을 제공한다. 본원의 안티-스페이서 패터닝 공정은, 200 mm 사이트에 사용되는 365 및 248 nm 리소그래피의 이론적 한계 훨씬 미만의 패턴 해상도에 액세스할 수 있게 한다. 반전 재료로부터의 산 확산에 의해 한정된 CD는, 약 40 내지 100 nm의 패턴 해상도를 달성하기 위한 정밀한 제어를 가능하게 한다. 10:1 미만의 종횡비는, 에칭 성능을 개선하고 패턴 붕괴를 완화시키는 데 특히 유용할 수 있다. 통상적인 i-라인 레지스트는 400 nm 미만의 두께로 코팅될 수 있다. 추가적인 공정은 더 얇은 코팅을 가능하게 함으로써, 트렌치 CD를 추가로 감소시키기 위한 더 넓은 공정 윈도우를 제공한다. 노볼락 포토레지스트는 높은 측벽 각도를 달성할 수 있는 발전된 기술로서, 서브-해상도 트렌치를 형성하기 위해 종횡비를 극대화하도록 돕는다.
전술한 설명에서, 공정 시스템의 특정 형상 및 그 내부에 사용되는 다양한 구성 요소 및 공정의 설명과 같은, 구체적인 세부 사항이 상술되었다. 그러나, 본원의 기술은 이러한 구체적인 세부 사항으로부터 벗어나는 다른 실시형태로 실시될 수 있으며, 이러한 세부 사항은 설명을 위한 목적이며 제한 사항이 아님을 이해해야 한다. 본원에 개시된 실시형태는 첨부된 도면을 참조하여 설명되었다. 유사하게, 설명을 위한 목적으로, 완전한 이해를 제공하기 위해 구체적인 수, 재료, 및 구성이 상술되었다. 그럼에도 불구하고, 실시형태는 이러한 구체적인 세부 사항 없이 실시될 수 있다. 실질적으로 동일한 기능적 구성을 갖는 구성 요소는 유사한 참조 부호로 표시되므로, 임의의 중복 설명은 생략될 수 있다.
다양한 실시형태의 이해를 돕기 위해 다양한 기술이 다수의 별개의 작업으로서 설명되었다. 설명의 순서는 이들 작업이 반드시 순서에 의존하는 것임을 의미하는 것으로 해석되어서는 안된다. 실제로, 이들 작업은 제시된 순서로 수행될 필요가 없다. 설명된 작업은 설명된 실시형태와 상이한 순서로 수행될 수 있다. 다양한 추가적인 작업이 추가적인 실시형태에서 수행될 수 있거나/수행될 수 있고, 설명된 작업이 추가적인 실시형태에서 생략될 수 있다.
본원에서 사용된 바와 같은 "기판" 또는 "타겟 기판"은 일반적으로 본 발명에 따라 처리되는 대상물을 지칭한다. 기판은 소자, 특히 반도체 또는 다른 전자 소자의 임의의 재료 부분 또는 구조물을 포함할 수 있으며, 예를 들어, 반도체 웨이퍼와 같은 베이스 기판 구조물, 레티클, 또는 박막과 같이 베이스 기판 구조물 상에 있거나 위에 놓이는 층일 수 있다. 따라서, 기판은 패터닝된 또는 패터닝되지 않은 임의의 특정 베이스 구조물, 하부층 또는 상부층으로 제한되는 것이 아니라, 오히려 임의의 그러한 층 또는 베이스 구조물, 그리고 층 및/또는 베이스 구조물의 임의의 조합물을 포함하는 것으로 고려된다. 설명은 특정 유형의 기판을 언급할 수 있지만, 이는 단지 예시적인 목적을 위한 것이다.
또한, 당업자는 본 발명의 동일한 목적을 여전히 달성하면서 위에서 설명된 기술의 작업에 대해 많은 변경이 이루어질 수 있음을 이해할 것이다. 이러한 변경은 본 개시물의 범위에 의해 커버되도록 의도된다. 따라서, 본 발명의 실시형태의 전술한 설명은 제한적인 것으로 의도되지 않는다. 오히려, 본 발명의 실시형태에 대한 임의의 제한 사항은 이하의 청구범위에 제시된다.

Claims (20)

  1. 기판을 패터닝하는 방법으로서,
    기판 위에 증착된 제1 층에 기초하여, 개구부를 포함하는 제1 양각 패턴을 형성하는 단계;
    상기 제1 양각 패턴의 상기 개구부를 반전 재료로 충전하는 단계로서, 상기 반전 재료는 수지 및 광-산 발생기를 포함하고, 상기 수지는 미리 결정된 현상액에 불용성이며, 상기 수지가 광-산과 접촉되는 경우, 상기 수지가 상기 미리 결정된 현상액에 계속 불용성이라는 점에서, 상기 수지는 상기 광-산 발생기로부터 발생된 상기 광-산에 추가로 무감응성인, 단계;
    제2 양각 패턴을 한정하기 위해 상기 반전 재료가 상기 기판 상에 남아 있도록, 상기 제1 양각 패턴을 상기 기판으로부터 제거하는 단계로서, 상기 제2 양각 패턴은 상기 제1 양각 패턴의 역 패턴인, 단계;
    상기 기판 위에 충전 재료를 증착하는 단계로서, 상기 충전 재료는 상기 제2 양각 패턴과 접촉되고, 상기 광-산과 접촉되는 상기 충전 재료의 부분이 상기 미리 결정된 현상액에 가용성이 된다는 점에서, 상기 광-산 발생기로부터 발생된 상기 광-산에 감응성인, 단계;
    상기 제2 양각 패턴의 선택된 부분 내의 상기 광-산 발생기의 일부분이 상기 제2 양각 패턴의 상기 선택된 부분에서 상기 광-산을 발생시키도록 하는, 제1 화학 방사선에 상기 제2 양각 패턴의 상기 선택된 부분을 노출시키는 단계; 및
    상기 제2 양각 패턴의 상기 선택된 부분에서 발생된 상기 광-산을 상기 제2 양각 패턴의 상기 선택된 부분으로부터 상기 제2 양각 패턴의 상기 선택된 부분과 상기 충전 재료 사이의 계면을 통하여 상기 충전 재료의 부분 내로 주입시키는 단계를 포함하며,
    상기 광-산은, 상기 충전 재료의 부분이 상기 미리 결정된 현상액에 가용성이 되도록 하는,
    기판을 패터닝하는 방법.
  2. 제1항에 있어서,
    상기 기판과 상기 충전 재료 사이에 위치된 하부 층을 노출시키는 제3 양각 패턴을 형성하기 위해, 상기 미리 결정된 현상액을 사용함으로써 상기 충전 재료의 부분을 제거하는 단계를 더 포함하는, 방법.
  3. 제2항에 있어서,
    에칭 공정을 통해, 상기 제3 양각 패턴을 상기 하부 층 내로 전사하는 단계를 더 포함하는, 방법.
  4. 제1항에 있어서,
    상기 제2 양각 패턴의 상기 선택된 부분에서 발생된 상기 광-산을 상기 제2 양각 패턴의 상기 선택된 부분으로부터 상기 충전 재료의 부분 내로 주입시키는 단계는, 상기 제2 양각 패턴의 상기 선택된 부분과 상기 충전 재료 사이의 상기 계면을 통한 확산 공정에 의해 상기 충전 재료 내로 미리 결정된 거리만큼 상기 광-산을 확산시키는 단계를 포함하는, 방법.
  5. 제1항에 있어서,
    상기 제1 양각 패턴을 형성하는 단계는, 잠복 패턴을 형성하는 제2 화학 방사선에 상기 제1 층을 노출시키는 단계, 및 상기 제1 양각 패턴을 형성하기 위해 현상액을 통해 상기 잠복 패턴을 현상하는 단계를 포함하는, 방법.
  6. 제1항에 있어서,
    상기 제1 층은 포토레지스트의 층인, 방법.
  7. 제1항에 있어서,
    상기 제1 양각 패턴의 상기 개구부를 충전하는 단계는, 상기 반전 재료의 과잉 증착물을 증착하는 단계, 및 상기 반전 재료의 상기 과잉 증착물을 제거하는 단계를 포함하는, 방법.
  8. 제1항에 있어서,
    상기 충전 재료에 상기 광-산 발생기가 없는, 방법.
  9. 제1항에 있어서,
    상기 제2 양각 패턴의 상기 선택된 부분에서 발생된 상기 광-산을 상기 제2 양각 패턴의 상기 선택된 부분으로부터 상기 충전 재료 내로 주입시키는 단계는, 상기 광-산을 주입시키기 위한 열 활성화 확산 공정을 적용하는 단계를 포함하는, 방법.
  10. 제9항에 있어서,
    상기 열 활성화 확산 공정은, 미리 결정된 지속 시간 동안 그리고 미리 결정된 온도로 상기 기판을 가열하는 단계를 포함하는, 방법.
  11. 제1항에 있어서,
    상기 충전 재료는, 상기 광-산의 존재 하에서 상기 충전 재료가 가용성이 되도록 하는 탈보호기를 포함하는, 방법.
  12. 기판을 패터닝하는 방법으로서,
    기판 위에 증착된 제1 층에 기초하여, 개구부를 포함하는 제1 양각 패턴을 형성하는 단계;
    상기 제1 양각 패턴의 상기 개구부를 반전 재료로 충전하는 단계로서, 상기 반전 재료는, 화학 방사선에의 노출에 응답하여 가용성 변화 작용제를 발생시키는 발생기 화합물 및 수지를 포함하고, 상기 수지는 미리 결정된 현상액에 불용성이며, 상기 수지가 상기 가용성 변화 작용제와 접촉되는 경우, 상기 수지가 상기 미리 결정된 현상액에 계속 불용성이라는 점에서, 상기 수지는 상기 가용성 변화 작용제에 추가로 무감응성인, 단계;
    제2 양각 패턴을 한정하기 위해 상기 반전 재료가 상기 기판 상에 남아 있도록, 상기 제1 양각 패턴을 상기 기판으로부터 제거하는 단계로서, 상기 제2 양각 패턴은 상기 제1 양각 패턴의 역 패턴인, 단계;
    상기 기판 상에 충전 재료를 증착하는 단계로서, 상기 충전 재료는 상기 제2 양각 패턴과 접촉되고, 상기 가용성 변화 작용제와 접촉되는 상기 충전 재료의 부분이 상기 미리 결정된 현상액에 가용성이 된다는 점에서, 상기 발생기 화합물로부터 발생된 상기 가용성 변화 작용제에 감응성인, 단계;
    상기 제2 양각 패턴의 선택된 부분 내의 상기 발생기 화합물의 일부분이 상기 제2 양각 패턴의 상기 선택된 부분에서 상기 가용성 변화 작용제를 발생시키도록 하는, 화학 방사선에 상기 제2 양각 패턴의 상기 선택된 부분을 노출시키는 단계; 및
    상기 제2 양각 패턴의 상기 선택된 부분으로부터 상기 제2 양각 패턴의 상기 선택된 부분과 상기 충전 재료 사이의 계면을 통하여 상기 충전 재료의 부분 내로 확산되도록, 상기 제2 양각 패턴의 상기 선택된 부분에서 발생된 상기 가용성 변화 작용제를 주입시키는 단계를 포함하며,
    상기 가용성 변화 작용제는, 상기 충전 재료의 부분이 상기 미리 결정된 현상액에 가용성이 되도록 하는,
    기판을 패터닝하는 방법.
  13. 제12항에 있어서,
    상기 가용성 변화 작용제는 광-산을 포함하는, 방법.
  14. 제12항에 있어서,
    상기 가용성 변화 작용제는 광 파괴성 주성분을 포함하는, 방법.
  15. 제13항에 있어서,
    상기 발생기 화합물은, 상기 화학 방사선에의 노출에 응답하여 상기 광-산을 발생시키는 광-산 발생기(PAG)인, 방법.
  16. 제14항에 있어서,
    상기 발생기 화합물은, 상기 화학 방사선에의 노출에 응답하여 상기 광 파괴성 주성분을 발생시키는 광 파괴성 주성분 발생기인, 방법.
  17. 제12항에 있어서,
    상기 제2 양각 패턴의 상기 선택된 부분으로부터 상기 충전 재료의 부분 내로 확산되도록, 상기 제2 양각 패턴의 상기 선택된 부분에서 발생된 상기 가용성 변화 작용제를 주입시키는 단계는, 상기 가용성 변화 작용제의 평균 확산 길이를 제어함으로써 열 활성화 확산 공정을 적용하는 단계를 포함하는, 방법.
  18. 제12항에 있어서,
    상기 발생기 화합물은 열산 발생기(TAG)를 포함하는, 방법.
  19. 제18항에 있어서,
    상기 열산 발생기는, 옥심, 이미드 및 벤질 알코올로부터 유도된 설포네이트 에스테르를 포함하는, 방법.
  20. 제12항에 있어서,
    상기 충전 재료에 상기 발생기 화합물이 없는, 방법.
KR1020237000237A 2020-06-11 2021-05-05 좁은 슬롯 접점을 형성하기 위한 방법 KR20230022951A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063037798P 2020-06-11 2020-06-11
US63/037,798 2020-06-11
US17/221,416 2021-04-02
US17/221,416 US11682559B2 (en) 2020-06-11 2021-04-02 Method to form narrow slot contacts
PCT/US2021/030927 WO2021252107A1 (en) 2020-06-11 2021-05-05 Method to form narrow slot contacts

Publications (1)

Publication Number Publication Date
KR20230022951A true KR20230022951A (ko) 2023-02-16

Family

ID=78825896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237000237A KR20230022951A (ko) 2020-06-11 2021-05-05 좁은 슬롯 접점을 형성하기 위한 방법

Country Status (6)

Country Link
US (2) US11682559B2 (ko)
JP (1) JP2023530260A (ko)
KR (1) KR20230022951A (ko)
CN (1) CN115868012A (ko)
TW (1) TW202215497A (ko)
WO (1) WO2021252107A1 (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9851639B2 (en) * 2012-03-31 2017-12-26 International Business Machines Corporation Photoacid generating polymers containing a urethane linkage for lithography
US20140225252A1 (en) * 2013-02-12 2014-08-14 Brewer Science Inc. On-track reverse lithography to thin mask for fabrication of dark-field features
JP5790678B2 (ja) 2013-02-15 2015-10-07 信越化学工業株式会社 パターン形成方法
US9291909B2 (en) 2013-05-17 2016-03-22 Az Electronic Materials (Luxembourg) S.A.R.L. Composition comprising a polymeric thermal acid generator and processes thereof
JP6003873B2 (ja) 2013-11-28 2016-10-05 信越化学工業株式会社 レジスト材料並びにこれを用いたパターン形成方法
KR101800996B1 (ko) * 2014-04-10 2017-12-20 도쿄엘렉트론가부시키가이샤 기판 상의 콘택 개구 패터닝 방법
TWI606099B (zh) 2015-06-03 2017-11-21 羅門哈斯電子材料有限公司 圖案處理方法
US10061199B2 (en) * 2015-06-24 2018-08-28 Tokyo Electron Limited Methods of forming a mask for substrate patterning

Also Published As

Publication number Publication date
CN115868012A (zh) 2023-03-28
TW202215497A (zh) 2022-04-16
JP2023530260A (ja) 2023-07-14
US20210391180A1 (en) 2021-12-16
WO2021252107A1 (en) 2021-12-16
US11682559B2 (en) 2023-06-20
US20230274940A1 (en) 2023-08-31

Similar Documents

Publication Publication Date Title
TWI449084B (zh) 形成電子裝置之方法
US8158335B2 (en) High etch resistant material for double patterning
TWI442453B (zh) 形成電子裝置之方法
TWI476816B (zh) 自我對準間隔之多重圖案化方法
US20050227492A1 (en) Mask pattern for semiconductor device fabrication, method of forming the same, and method of fabricating finely patterned semiconductor device
US7846623B2 (en) Resist pattern and reflow technology
KR101800996B1 (ko) 기판 상의 콘택 개구 패터닝 방법
JP2011504606A (ja) フォトレジスト組成物および多層フォトレジスト系を用いて多重露光する方法
US6767693B1 (en) Materials and methods for sub-lithographic patterning of contact, via, and trench structures in integrated circuit devices
US9613821B2 (en) Method of forming patterns and method of manufacturing integrated circuit device
US6764946B1 (en) Method of controlling line edge roughness in resist films
US9698014B2 (en) Photoresist composition to reduce photoresist pattern collapse
JP2001267230A (ja) パターンの形成方法
CN108962728B (zh) 集成电路的制造方法
US11682559B2 (en) Method to form narrow slot contacts
JP2009139695A (ja) 半導体装置の製造方法
CN107430333B (zh) 包括对准不良误差保护的图案化方法
KR100603700B1 (ko) 화학적으로 증폭된 포토레지스트의 해상도를 향상시키는방법
US8765363B2 (en) Method of forming a resist pattern with multiple post exposure baking steps
KR20110109561A (ko) 반도체 소자의 제조 방법
KR20240016336A (ko) 이중층 시스템을 사용한 향상된 무동결 안티-스페이서 형성을 통해 재료 오버버든을 제거하는 방법
WO2023154365A1 (en) Selective deprotection via dye diffusion
JP2024502597A (ja) 凍結を用いない自己整合ダブルパターン形成方法
JP2004279570A (ja) パターン形成方法および半導体装置の製造方法
JP2014229845A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination