KR20230022132A - 세라믹 방열기판 제조방법 - Google Patents

세라믹 방열기판 제조방법 Download PDF

Info

Publication number
KR20230022132A
KR20230022132A KR1020220097836A KR20220097836A KR20230022132A KR 20230022132 A KR20230022132 A KR 20230022132A KR 1020220097836 A KR1020220097836 A KR 1020220097836A KR 20220097836 A KR20220097836 A KR 20220097836A KR 20230022132 A KR20230022132 A KR 20230022132A
Authority
KR
South Korea
Prior art keywords
metal layer
substrate
metal
ceramic heat
manufacturing
Prior art date
Application number
KR1020220097836A
Other languages
English (en)
Inventor
홍사문
정동호
임택규
이상준
신민호
정우영
Original Assignee
씨앤지하이테크 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 씨앤지하이테크 주식회사 filed Critical 씨앤지하이테크 주식회사
Publication of KR20230022132A publication Critical patent/KR20230022132A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0207Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern

Abstract

본 발명은 열압착 공정을 통해 제1, 2 금속층을 접합하여 혼합금속층이 포함된 세라믹 방열기판을 제조함으로써, 접합강도 및 내열충격성은 향상시키고, 기판의 휨현상은 감소시키는 것을 특징으로 한다.

Description

세라믹 방열기판 제조방법{Ceramic heat dissipation substrate manufacturing method}
본 발명은 세라믹 방열기판 제조방법 및 그 제조방법을 통해 제조된 세라믹 방열기판에 관한 것으로서, 열압착 공정을 통해 제1, 2 금속층을 접합하여 혼합금속층이 포함된 세라믹 방열기판을 제조함으로써, 접합강도 및 내열충격성은 향상시키고, 기판의 휨현상은 감소시키는 것을 특징으로 하는 세라믹 방열기판 제조방법에 관한 것이다.
일반적으로, 최근 전기자동차가 급속히 늘어나면서 전기자동차의 배터리의 전력을 모터, 전장 등으로 전력을 스위칭하여 송전함에 있어서 전력모듈(IGBT, MOSFET 등)이 필요하며 소요전력이 증가할수록 전력모듈에 부하되는 전압, 전류가 증가하고 그에 따라 발열도 증가하게 된다.
이때 열을 제대로 방열해주지 않으면 전력모듈에 오류가 발생하여 큰 사고로 이어질 위험이 있다. 이 전력모듈은 전기자동차뿐만 아니라 고속열차, 풍력/태양광 발전소, UPS, ESS 등에 사용되고 있다.
다른 형태로는 자동차 헤드라이트, Laser pumping LED 등의 LED 모듈로 사용되며 LED에서 발생하는 열을 효율적으로 냉각시켜주어야 LED의 수명이 증가하고 대전력의 laser power source를 만들어 낼 수 있다.
위에서 제기되고 있는 발열문제를 효과적으로 해결할 수 있는 소재로써 엔지니어링 세라믹을 적용할
적용할 수 있다. 엔지니어링 세라믹(Al2O3, AlN, Si3N4, MgO, SiC 등)은 일반 세라믹에 비해서 열전도도와 내전압성 모두 우수하여 LED 모듈 또는 전력모듈에서 열은 효율적으로 방열시키면서 고전압, 고전류 환경에서 절연체로써 적합한 소재이다.
따라서, 세라믹과 금속전극(알루미늄 또는 구리)를 접합하여 사용하면 기존 Fr-4기판(합성수지) PCB보다 효율적인 방열효과를 얻을 수 있어 고출력의 전력 모듈에서 방열기판으로 사용할 수 있다. 하지만 세라믹과 금속을 안정적으로 접합시키기가 어렵고 접합시킨다 하더라도 실 사용환경이 고온에서 저온으로 저온에서 고온으로 가열과 냉각이 반복되는 환경에 노출된다.
이때 세라믹과 금속의 열팽창율 차이에 의해 피로응력이 접합부에 누적되고, 결과적으로는 균열 또는 박리현상이 발생되어 전력모듈의 내구성 문제, 나아가 전기자동차 또는 발전시스템 등에 문제가 발생한다. 아래는 기존의 생산 기법으로 만들어진 세라믹 회로기판을 소개한 것이다.
기존의 세라믹 방열기판을 접합하는 방법으로는 Direct Bonding Copper(이하 DBC)와 Direct Plated Copper(이하 DPC), Active metal brazing(이하 AMB), Thick Printed Copper(이하 TPC)방법이 대표적이다.
DBC 방법의 경우 알루미나와 질화 알루미늄 소재에 국한되어 사용되는 공정으로 알루미나 또는 질화 알루미늄 표면을 특정 대기와 온도 조건하에서 얇은 알루미나 층을 형성시킨 기판을 알루미나와 구리의 공정점(1,064~1,065˚C)에서 접합하여 생산하는 방법이다. DBC 제품의 경우 특정 온도와 가스 범위를 일정하게 유지해야하므로 공정 조건이 까다롭고 제품의 열충격에 대한 내성이 낮아 비교적 낮은 출력의 전력 모듈에 사용되고 있으며 현재 매우 널리 사용되고 있는 제품이다.
다음으로, DPC 제품의 경우 세라믹 기판 위에 Magnetron sputtering 기법(PCD)을 통해 전극을 얇게 증착시킨 후 전해도금법을 통해서 전극의 두께를 두껍게 하는 방법이다. DPC 제품의 경우 PVD 기법을 통해 증착되므로 세라믹과 금속이 화학적 결합이 아닌 물리적결합이 되어 접합강도가 상대적으로 낮고 전해도금을 통해 전극의 두께를 두껍게 해야하므로 그 두께의 한계가 존재한다(150㎛ 이하). 따라서 높은 전력의 모듈에 사용하기 어려운 사양이다.
다음으로, AMB 제품의 경우 Ti, Zr, Hf 등의 Active metal과 Ag, Au와 같은 귀금속에 Cu, Al 등 기타 금속의 분말을 혼합 또는 합금화한 분말 또는 페이스트, 시트 등 형태의 Brazing filler를 이용하여 세라믹 기판과 금속 전극을 접합한 제품이다. 앞의 DBC, DPC 제품에 비해 높은 접합력과 열충격에 대한 내성이 매우 우수하며 전극의 두께를 더욱 두껍게(~1.5t) 제조할 수 있는 장점이 있다. 하지만 Active metal과 Ag, Au와 같은 귀금속류를 사용하므로 filler의 가격이 매우 비싸고 내부의 void를 낮게(5% 이하) 제조하기 위해서 상당히 까다로운 공정 조건을 통해 생산되는 단점이 있다. 더욱이 일정하중과 비교적 높은 온도(~900˚C)를 적용해야하므로 대량생산이 어렵고 공정시간이 다소 오래 걸리는 단점 또한 존재한다.
마지막으로, TPC 제품의 경우 구리분말과 글라스 프릿을 혼합한 페이스트를 세라믹 기판 위에 스크린 프린팅 기법을 통해 도포한 후 고온 하에서 접합 및 소결시키는 과정을 여러 번 반복하여 금속전극을 형성하는 기법이다. 이 방법의 경우 공정시간이 다소 오래 소요되며 전극의 두께가 0.3mm가 상한선이다.
특허문헌 1: 대한민국 공개특허공보 제10-2018-0131072호
본 발명은 상술한 문제점을 해결하고자 안출된 것으로서, 본 발명의 목적은 기존과 대비 상대적으로 저온(250℃∼700℃)의 열압착 공정을 통해 제1, 2 금속층을 접합하여 혼합금속층이 포함된 세라믹 방열기판을 제조함으로써, 접합강도 및 내열충격성은 향상시키고, 기판의 휨현상은 감소시키는 세라믹 방열기판의 제조방법을 제공하는 것이다.
상기와 같은 문제점을 해결하기 위하여, 본 발명에 따른 세라믹 방열기판 제조방법은, 세라믹 기판(100)의 상부에 제1 금속층(200)을 적층하는 제1 적층단계(S-1);와, 상기 제1 금속층(200)의 상부에 제2 금속층(300)을 적층하는 제2 적층단계(S-2);와, 상기 제2 금속층(300)의 상부에 금속전극층(400)을 적층하는 제3 적층단계(S-3);와, 열압착 공정을 통해 상기 제1, 2 금속층(200, 300)이 접합되어 혼합금속층(500)이 형성되는 혼합층 성형단계(S-4);와, 상기 금속전극층(400) 상에 회로패턴을 에칭하는 에칭단계(S-5); 및 임의의 크기로 절단하는 커팅단계(S-6);로 구성되는 것을 특징으로 한다.
또한, 상기 제3 적층단계(S-3) 이후, 상기 세라믹 기판(100)의 하부에 제1 금속층(200`), 제2 금속층(300`) 및 금속전극층(400`)이 순서대로 적층되는 것을 특징으로 한다.
또한, 상기 세라믹 기판(100)은 알루미나(Al2O3), 질화알루미늄(AlN), 질화규소(Si3N4), 탄화규소(SiC), 마그네시아(MgO), 실리카(SiO2) 또는 지르코니아(ZrO2) 중 어느 하나 이상을 포함하는 것을 특징으로 한다.
또한, 상기 제1 금속층(200, 200`)은 티타늄(Ti), 지르코늄(Zr), 몰리브덴(Mo) 또는 니켈(Ni) 중 어느 하나 이상을 포함하는 것을 특징으로 한다.
또한, 상기 제1 금속층(200, 200`)은 CVD(Chemical Vapor Deposition), PVD(Physical Vapor Deposition) 또는 도금 중 어느 하나의 방법으로 형성되는 것을 특징으로 한다.
또한, 상기 제2 금속층(300)은 구리(Cu), 주석(Sn), 알루미늄(Al), 은(Ag), 금(Au), 지르코늄(Zr), 니켈(Ni) 또는 규소(Si) 중 두 개 이상을 포함하는 것을 특징으로 한다.
또한, 상기 제2 금속층(300)은 PVD(Physical Vapor Deposition), 도금, Foil, Powder, Paste 또는 Clad metal 중 어느 하나의 방법으로 형성되는 것을 특징으로 한다.
또한, 상기 금속전극층(400)은 구리(Cu) 또는 알루미늄(Al) 중 어느 하나로 이루어지는 것을 특징으로 한다.
또한, 상기 혼합층 성형단계(S-4)는, 상기 제1, 2 금속층(200, 300)의 열압착 공정시, 진공상태 또는 불활성상태 중 어느 한 조건에서 이루어지는 것을 특징으로 한다.
또한, 상기 혼합층 성형단계(S-4)는, 압력 0.18Mpa~6Mpa, 온도 250℃~700℃, 유지시간 2시간으로 열압착 공정이 이루어지는 것을 특징으로 한다.
이상, 상술한 바와 같이 본 발명에 따르면, 열압착 공정을 통해 제1, 2 금속층을 접합하여 혼합금속층이 포함된 세라믹 방열기판을 제조함으로써, 접합강도 및 내열충격성은 향상시키고, 기판의 휨현상은 감소시킬 수 있다는 장점이 있다.
도 1은 본 발명의 바람직한 실시예에 따른 세라믹 방열기판 제조방법의 순서를 나타낸 순서도
도 2는 본 발명의 바람직한 실시예에 따른 세라믹 방열기판 제조방법의 열압착 전, 후의 모습을 나타낸 일실시예도
도 3은 본 발명의 바람직한 다른 실시예에 따른 세라믹 방열기판 제조방법의 열압착 전, 후의 모습을 나타낸 일실시예도
도 4는 초음파 세척시 제거능력을 표시한 그래프
도 5는 접합온도 및 시간에 따른 세라믹 방열기판의 박리상태 및 강도의 모습을 보인 테스트 사진
도 6 내지 도 9는 접합온도, 시간, 진공도 및 압력에 따른 세라믹 방열기판의 접합상태의 모습을 보인 테스트 사진
도 10은 본 발명의 바람직한 실시예에 따른 세라믹 방열기판의 열충격 테스트 조건을 나타낸 조건표
도 11 내지 도 14는 본 발명의 바람직한 실시예에 따른 세라믹 방열기판 열충격 테스트 결과를 나타낸 테스트 사진
이하에서는 첨부된 도면을 참조로 하여, 본 발명의 일 실시예에 따른 세라믹 방열기판 제조방법을 상세히 설명한다. 우선, 도면들 중, 동일한 구성요소 또는 부품들은 가능한 한 동일한 참조부호로 나타내고 있음에 유의하여야 한다. 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 관한 구체적인 설명은 본 발명의 요지를 모호하지 않게 하기 위하여 생략한다.
본 발명의 일 실시예에 따른 세라믹 방열기판 제조방법은 도 1에 나타낸 것과 같이, 세라믹 기판(100)과 금속전극의 세척 및 건조 단계(S-0), 상기 세라믹 기판(100) 상에 제1 금속층(200)을 형성하는 제1 적층단계(S-1), 상기 제1 금속층(200) 상에 제2 금속층(300)을 형성하는 제2 적층단계(S-2), 상기 제2 금속층(300)의 상에 금속전극층(400)을 형성하는 제3 적층단계(S-3), 상기 제1, 2 금속층(200, 300)이 형성된 세라믹 기판(100)과 금속전극층(400)을 열과 압력을 가하여 접합하는 혼합층 성형단계(S-4), 상기 세라믹 기판과 금속전극이 접합된 세라믹 방열기판을 주어진 회로패턴으로 에칭하는 에칭단계(S-5), 상기 주어진 회로패턴으로 에칭된 세라믹 방열기판을 주어진 크기로 절단하는 커팅단계(S-6)를 포함하는 것을 특징으로 한다.
먼저, 세척 및 건조 단계(S-0)에 대하여 설명한다. 세척 및 건조 단계(S-0)는 상기 세라믹 기판(100)과 금속전극을 세척한 후 건조하는 단계로서, 초음파 세척장비를 통해 세척이 이루어진다.
한편, 세라믹 기판(100)의 세척은 탄화수소계 용매인 NTC-700M를 이용하여 세라믹 기판(100)의 절삭시 생긴 다목적 기계금속류 오일 및 유기물을 제거하도록 1차 세정하고, 알콜계 용매인 NTC-379를 이용하여 세라믹 기판(100) 표면의 각종 이물질 및 무기물을 제거하도록 2차 세정하는 것이 바람직하다.
이때, 세라믹 기판(100)은 알루미나(Al2O3), 질화알루미늄(AlN), 질화규소(Si3N4), 탄화규소(SiC), 마그네시아(MgO), 실리카(SiO2) 또는 지르코니아(ZrO2)로 이루어지고, 세라믹 기판(100)은 각각의 용매에 담궈 주파수 30~50KHz 범위, 5~10분간 초음파 세척 후 blower를 이용하여 건조하는 것이 바람직하고, 통상 주파수는 도 4에 나타낸 것과 같이, 세라믹 기판(100)의 유기물, 무기물 및 기타 불순물 제거가 용이한 40KHz로 설정하는 것이 바람직하다.
다음으로, 제1 적층단계(S-1)에 대하여 설명한다. 제1 적층단계(S-1)는 도 2 또는 도 3에 나타낸 것과 같이, 세라믹 기판(100)의 상부에 제1 금속층(200)을 적층하는 단계로서, 제1 금속층(200)은 티타늄(Ti), 지르코늄(Zr), 몰리브덴(Mo) 또는 니켈(Ni)로 이루어지는 군 중에서 1종 이상으로 증착되고, 제1 금속층(200)을 증착하는 단계는, 제1 금속층(200)을 형성하기 전, 세라믹 기판 표면에 플라즈마, 이온빔, 센트블라스트, 화학약품 등으로 전처리를 통해 표면 개질 과정을 포함할 수 있다.
다음으로, 제2 적층단계(S-2)에 대하여 설명한다. 제2 적층단계(S-2)는 도 2 또는 도 3에 나타낸 것과 같이, 상기 제1 금속층(200)의 상부에 제2 금속층(300)을 적층하는 단계로서, 제2 금속층(300)은 구리(Cu), 주석(Sn), 알루미늄(Al), 은(Ag), 금(Au), 지르코늄(Zr), 니켈(Ni) 또는 규소(Si)로 이루어지는 군 중에서 2종 이상으로 증착 또는 배치될 수 되고, PVD(Physical Vapor Deposition), 도금, Foil, Powder, Paste 또는 Clad metal의 증착방법을 통해 성형된다.
다음으로, 제3 적층단계(S-3)에 대하여 설명한다. 제3 적층단계(S-3)는 도 2 또는 도 3에 나타낸 것과 같이, 상기 제2 금속층(300)의 상부에 소자 등이 배치되는 금속전극층(400)을 적층하는 단계로서, 금속전극층(400)은 구리(Cu) 또는 알루미늄(Al)로 이루어진다.
즉, 제1, 2 금속층(200, 300)은 세라믹 기판(100)과 금속전극층(400) 사이에 배치되어 후술할 열압착 공정에 의해 세라믹 기판(100)과 금속전극층(400)을 접합시키는 접착제 역할을 하게 된다.
한편, 제3 적층단계(S-3) 이후, 세라믹 기판(100)의 하부에 제1 금속층(200`), 제2 금속층(300`) 및 금속전극층(400`)이 순서대로 적층되어 세라믹 기판(100)을 기준으로 상, 하 양측에 대칭형상으로 적층될 수 있다.
다음으로, 혼합층 성형단계(S-4)에 대하여 설명한다. 혼합층 성형단계(S-4)는, 도 2 또는 도 3에 나타낸 것과 같이, 열압착 공정을 통해 상기 제1, 2 금속층(200, 300)이 접합되어 혼합금속층(500)이 형성되는 단계로서, 제1 금속층(200) 및 제2 금속층(300)이 세라믹 기판 상(100)에 상부 또는 상, 하부 양면으로 위치시킨 후 진공상태 또는 불활성상태(Ar 또는 N2)로 조성된 챔버에서 설정온도, 설정시간 및 설정압력을 통한 열압착 공정이 이루어지게 된다.
이 경우, 진공상태 또는 불활성상태(Ar 또는 N2)의 환경에 의해 금속전극층(400)의 구리박막이 산화되는 것을 방지해 준다.
한편, 혼합층 성형단계(S-4)에서, 열압착 공정이 이루어지는 조건은 압력 0.18Mpa~6Mpa, 접합온도 250℃~700℃, 유지시간 2시간으로 설정된다.
이하에서는 도 5 내지 도 14를 참고하여 세라믹 방열기판의 각 테스트 결과에 대해 설명하기로 한다.
먼저, 도 5는 설정된 접합온도 및 시간에 따라 세라믹 방열기판의 박리상태 및 강도를 테스트 한 사진으로서, 본발명의 세라믹 방열기판을 진공상태 또는 불활성상태(Ar 또는 N2)의 챔버에 위치시킨 상태에서 접합온도 250℃, 유지시간 2시간일 때와, 접합온도 700℃, 유지시간 2시간일 때를 각각 테스트 하였다.
그 결과, 접합면의 박리(부착)강도가 41.2N/cm 및 48.1N/cm로 측정되었고, 통상 양호한 박리강도가 40.0N/cm를 기준으로 할 때, 2가지 조건에서 양호한 부착상태 및 박리강도가 측정됨을 알 수 있다.
다음으로, 도 6 내지 도 9는 설정값과 설정범위 외의 접합온도, 시간, 진공도 및 압력에 따른 세라믹 방열기판의 접합상태를 각각 테스트 한 사진이다.
테스트는 접합온도 250℃, 유지시간 2시간, 진공도 0.03torr, 압력 0.18Mpa / 접합온도 250℃, 유지시간 2시간, 진공도 0.03torr, 압력 6.0Mpa / 접합온도 250℃, 유지시간 2시간, 진공도 0.03torr, 압력 0.10Mpa / 접합온도 250℃, 유지시간 2시간, 진공도 0.03torr, 압력 7.0Mpa, 총 4가지 타입으로 테스트를 진행하였다.
그 결과, 도 6 및 도 7에 나타낸 것과 같이, 접합온도 250℃, 유지시간 2시간, 진공도 0.03torr, 압력 0.18Mpa / 접합온도 250℃, 유지시간 2시간, 진공도 0.03torr, 압력 6.0Mpa 상태에서는 각각 균일한 접합이 이루어지면서 세라믹 기판(100)에 균열이 발생하지 않은 반면, 접합온도 250℃, 유지시간 2시간, 진공도 0.03torr, 압력 0.10Mpa / 접합온도 250℃, 유지시간 2시간, 진공도 0.03torr, 압력 7.0Mpa 상태에서는 각각 접합의 불량면이 많으면서(사진상 흰색부분 접합 불량) 세라믹 기판(100)에 균열도 발생하였다.
다음으로, 도 10 내지 도 14는 본발명의 세라믹 방열기판에 대한 열충격 테스트를 진행한 사진이다.
도 10에 나타낸 것과 같이, 테스트는 접합온도 250℃, 유지시간 2시간, 진공도 0.03torr, 압력 0.18Mpa / 접합온도 7000℃, 유지시간 2시간, 진공도 0.03torr, 압력 6.0Mpa 총 2가지 타입으로 진행하였고, 열충격 테스크 조건은 -40℃에서 도달시간 14분, 유지시간 15분 총 29분에 125℃에서 도달시간 7분, 유지시간 15분 총 22분, 전체 51분을 1 사이클로 하여 0, 100, 300, 500, 1000, 1500, 2000 사이클로 진행하였다.
그 결과, 도 11 내지 도 14에 나타낸 것과 같이, 세라믹 기판(100)과 혼합금속층(500) 사이의 접합상태가 전체적 양호한 모습을 보였다.
다음으로, 에칭단계(S-5)에 대하여 설명한다. 에칭단계(S-5)는 상기 금속전극층(400) 상에 회로패턴을 에칭하는 단계로서, 혼합층 성형단계(S-4)를 거쳐 접합된 세라믹 방열기판 상에 주어진 회로패턴으로 가공된 필름을 배치하는 단계, 필름이 배치된 세라믹 방열기판을 UV노광기를 사용하여 노광하는 단계, UV 노광기를 통과한 세라믹 방열기판을 현상하는 단계, 현상단계를 통과한 세라믹 방열기판을 에칭하는 단계를 포함하며 상기 공정들이 연속적으로 일어나는 과정이다.
다음으로, 커팅단계(S-6)에 대하여 설명한다. 커팅단계(S-6)는 에칭단계(S-5)를 거쳐 회로패턴을 형성한 세라믹 방열기판을 정해진 크기로 레이저 또는 다이싱 장비를 통해 절단하는 단계이다.
도면과 명세서에서 최적 실시 예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 세라믹 기판
200, 200`: 제1 금속층
300, 300`: 제2 금속층
400, 400`: 금속전극층
500, 500`: 혼합금속층

Claims (10)

  1. 세라믹 기판(100)의 상부에 제1 금속층(200)을 적층하는 제1 적층단계(S-1);
    상기 제1 금속층(200)의 상부에 제2 금속층(300)을 적층하는 제2 적층단계(S-2);
    상기 제2 금속층(300)의 상부에 금속전극층(400)을 적층하는 제3 적층단계(S-3);
    열압착 공정을 통해 상기 제1, 2 금속층(200, 300)이 접합되어 혼합금속층(500)이 형성되는 혼합층 성형단계(S-4);
    상기 금속전극층(400) 상에 회로패턴을 에칭하는 에칭단계(S-5); 및
    임의의 크기로 절단하는 커팅단계(S-6);로 구성되는 것을 특징으로 하는 세라믹 방열기판 제조방법.
  2. 제1항에 있어서,
    상기 제3 적층단계(S-3) 이후, 상기 세라믹 기판(100)의 하부에 제1 금속층(200`), 제2 금속층(300`) 및 금속전극층(400`)이 순서대로 적층되는 것을 특징으로 하는 세라믹 방열기판 제조방법.
  3. 제1항에 있어서,
    상기 세라믹 기판(100)은 알루미나(Al2O3), 질화알루미늄(AlN), 질화규소(Si3N4), 탄화규소(SiC), 마그네시아(MgO), 실리카(SiO2) 또는 지르코니아(ZrO2) 중 어느 하나 이상을 포함하는 것을 특징으로 하는 세라믹 방열기판 제조방법.
  4. 제1항에 있어서,
    상기 제1 금속층(200, 200`)은 티타늄(Ti), 지르코늄(Zr), 몰리브덴(Mo) 또는 니켈(Ni) 중 어느 하나 이상을 포함하는 것을 특징으로 하는 세라믹 방열기판 제조방법.
  5. 제4항에 있어서,
    상기 제1 금속층(200, 200`)은 CVD(Chemical Vapor Deposition), PVD(Physical Vapor Deposition) 또는 도금 중 어느 하나의 방법으로 형성되는 것을 특징으로 하는 세라믹 방열기판 제조방법.
  6. 제1항에 있어서,
    상기 제2 금속층(300)은 구리(Cu), 주석(Sn), 알루미늄(Al), 은(Ag), 금(Au), 지르코늄(Zr), 니켈(Ni) 또는 규소(Si) 중 두 개 이상을 포함하는 것을 특징으로 하는 세라믹 방열기판 제조방법.
  7. 제6항에 있어서,
    상기 제2 금속층(300)은 PVD(Physical Vapor Deposition), 도금, Foil, Powder, Paste 또는 Clad metal 중 어느 하나의 방법으로 형성되는 것을 특징으로 하는 세라믹 방열기판 제조방법.
  8. 제1항에 있어서,
    상기 금속전극층(400)은 구리(Cu) 또는 알루미늄(Al) 중 어느 하나로 이루어지는 것을 특징으로 하는 세라믹 방열기판 제조방법.
  9. 제1항에 있어서,
    상기 혼합층 성형단계(S-4)는,
    상기 제1, 2 금속층(200, 300)의 열압착 공정시, 진공상태 또는 불활성상태 중 어느 한 조건에서 이루어지는 것을 특징으로 하는 세라믹 방열기판 제조방법.
  10. 제8항에 있어서,
    상기 혼합층 성형단계(S-4)는,
    압력 0.18Mpa~6Mpa, 온도 250℃~700℃, 유지시간 2시간으로 열압착 공정이 이루어지는 것을 특징으로 하는 세라믹 방열기판 제조방법.
KR1020220097836A 2021-08-06 2022-08-05 세라믹 방열기판 제조방법 KR20230022132A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210103803 2021-08-06
KR20210103803 2021-08-06

Publications (1)

Publication Number Publication Date
KR20230022132A true KR20230022132A (ko) 2023-02-14

Family

ID=85220493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220097836A KR20230022132A (ko) 2021-08-06 2022-08-05 세라믹 방열기판 제조방법

Country Status (1)

Country Link
KR (1) KR20230022132A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102621334B1 (ko) * 2023-05-23 2024-01-05 씨앤지하이테크 주식회사 마스킹 공정을 단순화한 세라믹 방열기판 제조방법
CN117528917A (zh) * 2024-01-04 2024-02-06 深圳捷多邦科技有限公司 一种线路板及制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180131072A (ko) 2017-05-31 2018-12-10 주식회사 코스텍시스 방열회로기판의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180131072A (ko) 2017-05-31 2018-12-10 주식회사 코스텍시스 방열회로기판의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102621334B1 (ko) * 2023-05-23 2024-01-05 씨앤지하이테크 주식회사 마스킹 공정을 단순화한 세라믹 방열기판 제조방법
CN117528917A (zh) * 2024-01-04 2024-02-06 深圳捷多邦科技有限公司 一种线路板及制备方法
CN117528917B (zh) * 2024-01-04 2024-03-22 深圳捷多邦科技有限公司 一种线路板及制备方法

Similar Documents

Publication Publication Date Title
KR20230022132A (ko) 세라믹 방열기판 제조방법
CN111403347B (zh) 一种高可靠性氮化硅覆铜陶瓷基板的铜瓷界面结构及其制备方法
US8021920B2 (en) Method for producing a metal-ceramic substrate for electric circuits on modules
KR101519813B1 (ko) 표면이 금속화된 세라믹 베이스를 구비하는 부품
WO2002067324A1 (fr) Element pour circuit electronique, procede de fabrication d'un tel element et portion electronique
WO2006100769A1 (ja) 金属基板−炭素基金属複合材料構造体および該構造体の製造方法
JP2002043482A (ja) 電子回路用部材及びその製造方法並びに電子部品
KR100374379B1 (ko) 기판
JP4360847B2 (ja) セラミック回路基板、放熱モジュール、および半導体装置
JPH0786703A (ja) セラミックス回路基板
JPH08102570A (ja) セラミックス回路基板
KR102621334B1 (ko) 마스킹 공정을 단순화한 세라믹 방열기판 제조방법
EP3761351B1 (en) Insulated circuit board
CN112738988A (zh) 陶瓷覆铜板及其制备方法、陶瓷电路板
JP3383892B2 (ja) 半導体実装構造体の製造方法
JP2001267447A (ja) セラミックス回路基板及び半導体装置
JP3239549B2 (ja) 半導体用セラミックス放熱体およびその製造方法
Martin et al. Thermal Resistance and Temperature Cycling Endurance of DCB Substrates
JP3537320B2 (ja) 回路基板
US11776870B2 (en) Direct bonded copper substrates fabricated using silver sintering
JP2004327732A (ja) セラミック回路基板及び電気回路モジュール
JPH0529509A (ja) 半導体用基板
KR101116516B1 (ko) 열적 특성이 개선된 전력 반도체 모듈용 메탈라이징 세라믹 기판 및 그 제조방법
JP2000031609A (ja) 回路基板
JP2004327737A (ja) 複合基板及びその製造方法