KR20230011595A - 시스템 및 시스템의 동작 방법 - Google Patents

시스템 및 시스템의 동작 방법 Download PDF

Info

Publication number
KR20230011595A
KR20230011595A KR1020210092009A KR20210092009A KR20230011595A KR 20230011595 A KR20230011595 A KR 20230011595A KR 1020210092009 A KR1020210092009 A KR 1020210092009A KR 20210092009 A KR20210092009 A KR 20210092009A KR 20230011595 A KR20230011595 A KR 20230011595A
Authority
KR
South Korea
Prior art keywords
cache
data
random access
access memory
size
Prior art date
Application number
KR1020210092009A
Other languages
English (en)
Inventor
황용완
정남혁
최광호
최문혁
하태웅
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210092009A priority Critical patent/KR20230011595A/ko
Priority to US17/572,965 priority patent/US11899584B2/en
Priority to CN202210056243.1A priority patent/CN115617708A/zh
Publication of KR20230011595A publication Critical patent/KR20230011595A/ko
Priority to US18/418,115 priority patent/US20240152456A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G06F12/0833—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means in combination with broadcast means (e.g. for invalidation or updating)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G06F12/0895—Caches characterised by their organisation or structure of parts of caches, e.g. directory or tag array
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1021—Hit rate improvement
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

본 발명의 실시예들은 시스템 및 시스템의 동작 방법에 관한 것이다. 본 발명의 실시예들에 따르면, 시스템은 데이터를 저장하는 랜덤 액세스 메모리, 데이터 중 일부를 캐싱하는 캐시 및 데이터 중 일부를 랜덤 액세스 메모리 또는 캐시로부터 액세스하는 프로세서를 포함할 수 있으며, 캐시에 대한 캐시 히트율을 결정하고, 캐시에 대한 캐시 히트율을 기초로 랜덤 액세스 메모리의 동작 주파수를 설정할 수 있다.

Description

시스템 및 시스템의 동작 방법{SYSTEM AND OPERATING METHOD OF SYSTEM}
본 발명의 실시예들은 시스템 및 시스템의 동작 방법에 관한 것이다.
시스템은, 특정한 동작을 실행할 수 있는 장치이다. 일 예로, 시스템은 컴퓨터와, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기와 같은 호스트(host)의 요청을 기초로 데이터를 저장하는 장치일 수 있다. 다른 예로, 시스템은 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치 또는 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치일 수 있다.
그리고 시스템은, 특정한 동작을 실행하거나 제어하기 위한 논리 연산을 수행할 수 있다. 이때, 시스템은 전술한 동작들을 실행하기 위해 필요한 데이터를 내부의 랜덤 액세스 메모리에 저장하고, 랜덤 액세스 메모리에 저장된 데이터를 액세스할 수 있다.
본 발명의 실시예들은 성능 저하를 최소화하면서 랜덤 액세스 메모리가 소비하는 전력을 줄일 수 있는 시스템 및 시스템의 동작 방법을 제공할 수 있다.
일 측면에서, 본 발명의 실시예들은 데이터를 저장하는 랜덤 액세스 메모리, 데이터 중 일부를 캐싱하는 캐시 및 데이터 중 일부를 랜덤 액세스 메모리 또는 캐시로부터 액세스하는 프로세서를 포함하는 시스템을 제공할 수 있다.
시스템은, 캐시에 대한 캐시 히트율을 결정하고, 캐시에 대한 캐시 히트율을 기초로 랜덤 액세스 메모리의 동작 주파수를 설정할 수 있다.
일 예로, 시스템은, 1) 프로세서가 랜덤 액세스 메모리 또는 캐시로부터 액세스한 데이터의 크기 및 2) 캐시에 대한 캐시 히트율을 기초로, 프로세서가 랜덤 액세스 메모리로부터 액세스한 데이터의 크기를 결정할 수 있다.
그리고, 시스템은, 프로세서가 랜덤 액세스 메모리로부터 액세스한 데이터의 크기를 기초로, 랜덤 액세스 메모리의 동작 주파수를 설정할 수 있다.
다른 측면에서, 본 발명의 실시예들은 데이터를 저장하는 랜덤 액세스 메모리, 데이터 중 일부를 캐싱하는 캐시 및 데이터 중 일부를 랜덤 액세스 메모리 또는 캐시로부터 액세스하는 프로세서를 포함하는 시스템의 동작 방법을 제공할 수 있다.
시스템의 동작 방법은, 캐시에 대한 캐시 히트율을 결정하는 단계를 포함할 수 있다.
시스템의 동작 방법은, 캐시에 대한 캐시 히트율을 기초로, 랜덤 액세스 메모리의 동작 주파수를 설정하는 단계를 포함할 수 있다.
일 예로, 캐시에 대한 캐시 히트율을 기초로 랜덤 액세스 메모리의 동작 주파수를 설정하는 단계는, 1) 프로세서가 랜덤 액세스 메모리 또는 캐시로부터 액세스한 데이터의 크기 및 2) 캐시에 대한 캐시 히트율을 기초로, 프로세서가 랜덤 액세스 메모리로부터 액세스한 데이터의 크기를 결정하는 단계를 포함할 수 있다.
그리고, 캐시에 대한 캐시 히트율을 기초로 랜덤 액세스 메모리의 동작 주파수를 설정하는 단계는, 프로세서가 랜덤 액세스 메모리로부터 액세스한 데이터의 크기를 기초로, 랜덤 액세스 메모리의 동작 주파수를 설정하는 단계를 포함할 수 있다.
본 발명의 실시예들에 의하면, 성능 저하를 최소화하면서 랜덤 액세스 메모리가 소비하는 전력을 줄일 수 있다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 구성도이다.
도 2는 본 발명의 실시예들에 따른 메모리 장치를 개략적으로 나타낸 블록도이다.
도 3은 본 발명의 실시예들에 따른 메모리 장치의 워드 라인 및 비트 라인의 구조를 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 시스템의 개략적인 구조를 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 시스템의 동작의 일 예를 나타낸 순서도이다.
도 6은 본 발명의 실시예들에 따른 시스템이 캐시의 캐시 히트율을 결정하는 방법의 일 예를 나타낸 도면이다.
도 7은 본 발명의 실시예들에 따른 시스템이 랜덤 액세스 메모리의 동작 주파수를 설정하는 일 예를 나타낸 순서도이다.
도 8은 본 발명의 실시예들에 따른 캐시의 구조의 일 예를 나타낸 도면이다.
도 9는 도 8에서 설명한 캐시에 대해 캐시 히트 여부를 판단하는 동작의 일 예를 나타낸 순서도이다.
도 10은 본 발명의 실시예들에 따른 시스템이 랜덤 액세스 메모리의 동작 주파수를 설정하는 방법의 일 예를 나타낸 도면이다.
도 11 내지 도 12는 도 10에서 설명한 데이터 크기 구간과 데이터 크기 구간에 대응하는 동작 주파수 간의 관계의 일 예를 나타낸 도면이다.
도 13은 본 발명의 실시예들에 따른 시스템의 동작 방법을 나타낸 도면이다.
도 14는 본 발명의 실시예들에 따른 컴퓨팅 시스템의 구성도이다.
이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 메모리 시스템(100)은 데이터를 저장하는 메모리 장치(110)와, 메모리 장치(110)를 제어하는 메모리 컨트롤러(120) 등을 포함할 수 있다.
메모리 장치(110)는 다수의 메모리 블록(Memory Block)을 포함하며, 메모리 컨트롤러(120)의 제어에 응답하여 동작한다. 여기서, 메모리 장치(110)의 동작은 일 예로, 리드 동작(Read Operation), 프로그램 동작(Program Operation; "Write Operation" 이라고도 함) 및 소거 동작(Erasure Operation) 등을 포함할 수 있다.
메모리 장치(110)는 데이터를 저장하는 복수의 메모리 셀(Memory Cell; 간단히 줄여서 "셀" 이라고도 함)을 포함하는 메모리 셀 어레이(Memory Cell Array)를 포함할 수 있다. 이러한 메모리 셀 어레이는 메모리 블록 내에 존재할 수 있다.
예를 들어, 메모리 장치(110)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND Flash Memory), 3차원 낸드 플래시 메모리(3D NAND Flash Memory), 노아 플래시 메모리(NOR Flash memory), 저항성 램(Resistive Random Access Memory: RRAM), 상변화 메모리(Phase-Change Memory: PRAM), 자기저항 메모리(Magnetoresistive Random Access Memory: MRAM), 강유전체 메모리(Ferroelectric Random Access Memory: FRAM), 또는 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM) 등으로 다양한 타입으로 구현될 수 있다.
한편, 메모리 장치(110)는 3차원 어레이 구조(three-Dimensional Array structure)로 구현될 수 있다. 본 발명의 실시예들은 전하 저장층이 전도성 부유 게이트(Floating Gate)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
메모리 장치(110)는 메모리 컨트롤러(120)로부터 커맨드 및 어드레스 등을 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다.
예를 들면, 메모리 장치(110)는 프로그램 동작, 리드 동작 및 소거 동작 등을 수행할 수 있다. 이와 관련하여, 프로그램 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(120)는 메모리 장치(110)에 대한 쓰기(프로그램), 읽기, 소거 및 백그라운드(background) 동작을 제어할 수 있다. 여기서, 백그라운드 동작은 일 예로 가비지 컬렉션(GC, Garbage Collection), 웨어 레벨링(WL, Wear Leveling), 또는 배드 블록 관리(BBM, Bad Block Management) 동작 등 중 하나 이상을 포함할 수 있다.
메모리 컨트롤러(120)는 호스트(HOST)의 요청에 따라 메모리 장치(110)의 동작을 제어할 수 있다. 이와 다르게, 메모리 컨트롤러(120)는 호스트(HOST)의 요청과 무관하게 메모리 장치(110)의 동작을 제어할 수도 있다.
한편, 메모리 컨트롤러(120)와 호스트(HOST)는 서로 분리된 장치일 수도 있다. 경우에 따라서, 메모리 컨트롤러(120)와 호스트(HOST)는 하나의 장치로 통합되어 구현될 수도 있다. 아래에서는, 설명의 편의를 위하여, 메모리 컨트롤러(120)와 호스트(HOST)가 서로 분리된 장치인 것을 예로 들어 설명한다.
도 1을 참조하면, 메모리 컨트롤러(120)는 메모리 인터페이스(122) 및 제어 회로(123) 등을 포함할 수 있으며, 호스트 인터페이스(121) 등을 더 포함할 수 있다.
호스트 인터페이스(121)는 호스트(HOST)와의 통신을 위한 인터페이스를 제공한다.
제어 회로(123)는 호스트(HOST)로부터 커맨드를 수신할 때, 호스트 인터페이스(121)를 통해서 커맨드를 수신하여, 수신된 커맨드를 처리하는 동작을 수행할 수 있다.
메모리 인터페이스(122)는, 메모리 장치(110)와 연결되어 메모리 장치(110)와의 통신을 위한 인터페이스를 제공한다. 즉, 메모리 인터페이스(122)는 제어 회로(123)의 제어에 응답하여 메모리 장치(110)와 메모리 컨트롤러(120)를 인터페이스를 제공하도록 구성될 수 있다.
제어 회로(123)는 메모리 컨트롤러(120)의 전반적인 제어 동작을 수행하여 메모리 장치(110)의 동작을 제어한다. 이를 위해, 일 예로, 제어 회로(123)는 프로세서(124), 워킹 메모리(125) 등 중 하나 이상을 포함할 수 있으며, 경우에 따라서, 에러 검출 및 정정 회로(ECC Circuit, 126) 등을 더 포함할 수 있다.
프로세서(124)는 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(124)는 호스트 인터페이스(121)를 통해 호스트(HOST)와 통신하고, 메모리 인터페이스(122)를 통해 메모리 장치(110)와 통신할 수 있다.
프로세서(124)는 플래시 변환 계층(FTL: Flash Translation Layer)의 기능을 수행할 수 있다. 프로세서(124)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(LBA, logical block address)를 물리 블록 어드레스(PBA, physical block address)로 변환할 수 있다. 플래시 변환 계층(FTL)은 매핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다.
플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서(124)는 호스트(HOST)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 랜더마이징 시드(seed)를 이용하여 호스트(HOST)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치(110)에 제공되어 메모리 셀 어레이에 프로그램 된다.
프로세서(124)는 리드 동작 시 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 디랜더마이징 시드를 이용하여 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(HOST)로 출력될 것이다.
프로세서(124)는 펌웨어(FirmWare)를 실행하여 메모리 컨트롤러(120)의 동작을 제어할 수 있다. 다시 말해, 프로세서(124)는, 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행하기 위하여, 부팅 시 워킹 메모리(125)에 로딩 된 펌웨어를 실행(구동)할 수 있다.
펌웨어(FirmWare)는 메모리 시스템(100) 내에서 실행되는 프로그램으로서, 다양한 기능적 계층들을 포함할 수 있다.
예를 들어, 펌웨어는, 호스트(HOST)에서 메모리 시스템(100)에 요구하는 논리 주소(Logical Address)와 메모리 장치(110)의 물리 주소(Physical Address) 간의 변환 기능을 하는 플래시 변환 계층(FTL: Flash Translation Layer)와, 호스트(HOST)에서 저장 장치인 메모리 시스템(100)에 요구하는 커맨드를 해석하여 플래시 변환 계층(FTL)에 전달하는 역할을 하는 호스트 인터페이스 계층(HIL: Host Interface Layer)와, 플래시 변환 계층(FTL)에서 지시하는 커맨드를 메모리 장치(110)로 전달하는 플래시 인터페이스 계층(FIL: Flash Interface Layer) 등 중 하나 이상을 포함할 수 있다.
이러한 펌웨어는, 일 예로, 메모리 장치(110)에 저장되어 있다가 워킹 메모리(125)에 로딩 될 수 있다.
워킹 메모리(125)는 메모리 컨트롤러(120)를 구동하기 위해 필요한 펌웨어, 프로그램 코드, 커맨드 또는 데이터들을 저장할 수 있다. 이러한 워킹 메모리(125)는, 일 예로, 휘발성 메모리로서, SRAM (Static RAM), DRAM (Dynamic RAM) 및 SDRAM(Synchronous DRAM) 등 중 하나 이상을 포함할 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드(Error Correction Code)를 이용하여 확인 대상 데이터의 에러 비트를 검출하고, 검출된 에러 비트를 정정하도록 구성될 수 있다. 여기서, 확인 대상 데이터는, 일 예로, 워킹 메모리(125)에 저장된 데이터이거나, 메모리 장치(110)로부터 읽어온 데이터 등일 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드로 데이터를 디코딩하도록 구현될 수 있다. 에러 검출 및 정정 회로(126)는 다양한 코드 디코더로 구현될 수 있다. 예를 들어, 비체계적 코드 디코딩을 수행하는 디코더 또는 체계적 코드 디코딩을 수행하는 디코더가 이용될 수 있다.
예를 들면, 에러 검출 및 정정 회로(126)는 읽기 데이터들 각각에 대해 섹터(Sector) 단위로 에러 비트를 검출할 수 있다. 즉, 각각의 읽기 데이터는 복수의 섹터(Sector)로 구성될 수 있다. 섹터(Sector)는 플래시 메모리의 읽기 단위인 페이지(Page)보다 더 작은 데이터 단위를 의미할 수 있다. 각각의 읽기 데이터를 구성하는 섹터들은 어드레스를 매개로 서로 대응될 수 있다.
에러 검출 및 정정 회로(126)는 비트 에러율(Bit Error Rate, BER)을 산출하고, 섹터 단위로 정정 가능 여부를 판단할 수 있다. 에러 검출 및 정정 회로(126)는 예를 들어, 비트 에러율(BER)이 기준값(reference value)보다 높은 경우 해당 섹터를 정정 불가능(Uncorrectable or Fail)으로 판단할 것이다. 반면에, 비트 에러율(BER)이 기준값보다 낮은 경우 해당 섹터를 정정 가능(Correctable or Pass)으로 판단할 것이다.
에러 검출 및 정정 회로(126)는 모든 읽기 데이터들에 대해 순차적으로 에러 검출 및 정정 동작을 수행할 수 있다. 에러 검출 및 정정 회로(126)는 읽기 데이터에 포함된 섹터가 정정 가능한 경우 다음 읽기 데이터에 대해서는 해당 섹터에 대한 에러 검출 및 정정 동작을 생략할 수 있다. 이렇게 모든 읽기 데이터들에 대한 에러 검출 및 정정 동작이 종료되면, 에러 검출 및 정정 회로(126)는 마지막까지 정정 불가능으로 판단된 섹터를 검출할 수 있다. 정정 불가능한 것으로 판단된 섹터는 하나 또는 그 이상일 수 있다. 에러 검출 및 정정 회로(126)는 정정 불가능으로 판단된 섹터에 대한 정보(ex. 어드레스 정보)를 프로세서(124)로 전달할 수 있다.
버스(127)는 메모리 컨트롤러(120)의 구성 요소들(121, 122, 124, 125, 126) 사이의 채널(Channel)을 제공하도록 구성될 수 있다. 이러한 버스(127)는, 일 예로, 각종 제어 신호, 커맨드 등을 전달하기 위한 제어 버스와, 각종 데이터를 전달하기 위한 데이터 버스 등을 포함할 수 있다.
메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126)은 예시일 뿐이다. 메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126) 중 일부의 구성 요소는 삭제되거나, 메모리 컨트롤러(120)의 전술한 구성 요소들 (121, 122, 124, 125, 126) 중 몇몇 구성 요소들이 하나로 통합될 수 있다. 경우에 따라, 메모리 컨트롤러(120)의 전술한 구성 요소들 이외에 하나 이상의 다른 구성 요소가 추가될 수도 있다.
아래에서는, 도 2를 참조하여 메모리 장치(110)에 대하여 더욱 상세하게 설명한다.
도 2는 본 발명의 실시예들에 따른 메모리 장치(110)를 개략적으로 나타낸 블록도다.
도 2를 참조하면, 본 발명의 실시예들에 따른 메모리 장치(110)는, 메모리 셀 어레이(Memory Cell Array, 210), 어드레스 디코더(Address Decoder, 220), 읽기 및 쓰기 회로(Read and Write Circuit, 230), 제어 로직(Control Logic, 240) 및 전압 생성 회로(Voltage Generation Circuit, 250) 등을 포함할 수 있다.
메모리 셀 어레이(210)는 다수의 메모리 블록(BLK1~BLKz, z는 2 이상의 자연수)을 포함할 수 있다.
다수의 메모리 블록(BLK1~BLKz)에는, 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 배치되며, 다수의 메모리 셀(MC)이 배열될 수 있다.
다수의 메모리 블록(BLK1~BLKz)은 다수의 워드 라인(WL)을 통해 어드레스 디코더(220)와 연결될 수 있다. 다수의 메모리 블록(BLK1~BLKz)은 다수의 비트 라인(BL)을 통해 읽기 및 쓰기 회로(230)와 연결될 수 있다.
다수의 메모리 블록(BLK1~BLKz) 각각은 다수의 메모리 셀을 포함할 수 있다. 예를 들어, 다수의 메모리 셀은 불휘발성 메모리 셀들이며, 수직 채널 구조를 갖는 불휘발성 메모리 셀들로 구성될 수 있다.
메모리 셀 어레이(210)는 2차원 구조의 메모리 셀 어레이로 구성될 수 있으며, 경우에 따라서는, 3차원 구조의 메모리 셀 어레이로 구성될 수도 있다.
한편, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 적어도 1비트의 데이터를 저장할 수 있다. 일 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 1비트의 데이터를 저장하는 싱글-레벨 셀(SLC: Single-Level Cell)일 수 있다. 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 2비트의 데이터를 저장하는 멀티-레벨 셀(MLC: Multi-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 3비트의 데이터를 저장하는 트리플-레벨 셀(TLC: Triple-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 4비트의 데이터를 저장하는 쿼드-레벨 셀(QLC: Quad-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)는 5비트 이상의 데이터를 각각 저장하는 복수의 메모리 셀을 포함할 수도 있다.
도 2를 참조하면, 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 제어 로직(240) 및 전압 생성 회로(250) 등은 메모리 셀 어레이(210)를 구동하는 주변 회로로서 동작할 수 있다.
어드레스 디코더(220)는 다수의 워드 라인(WL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다.
어드레스 디코더(220)는 제어 로직(240)의 제어에 응답하여 동작하도록 구성될 수 있다.
어드레스 디코더(220)는 메모리 장치(110) 내부의 입출력 버퍼를 통해 어드레스(Address)를 수신할 수 있다. 어드레스 디코더(220)는 수신된 어드레스 중 블록 어드레스(Block Address)를 디코딩하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩된 블록 어드레스에 따라 적어도 하나의 메모리 블록을 선택할 수 있다.
어드레스 디코더(220)는 전압 생성 회로(250)로부터 읽기 전압(Vread) 및 패스 전압(Vpass)을 입력 받을 수 있다.
어드레스 디코더(220)는 리드 동작 중 읽기 전압 인가 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)으로 읽기 전압(Vread)를 인가하고, 나머지 비 선택된 워드 라인들(WL)에는 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 프로그램 검증 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)에 전압 생성 회로(250)에서 발생된 검증 전압을 인가하고, 나머지 비 선택된 워드 라인들(WL)에 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 수신된 어드레스 중 열 어드레스를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩 된 열 어드레스를 읽기 및 쓰기 회로(230)에 전송할 수 있다.
메모리 장치(110)의 리드 동작 및 프로그램 동작은 페이지 단위로 수행될 수 있다. 리드 동작 및 프로그램 동작 요청 시에 수신되는 어드레스는 블록 어드레스, 행 어드레스 및 열 어드레스 중 하나 이상을 포함할 수 있다.
어드레스 디코더(220)는 블록 어드레스 및 행 어드레스에 따라 하나의 메모리 블록 및 하나의 워드 라인을 선택할 수 있다. 열 어드레스는 어드레스 디코더(220)에 의해 디코딩 되어 읽기 및 쓰기 회로(230)에 제공될 수 있다.
어드레스 디코더(220)는 블록 디코더, 행 디코더, 열 디코더 및 어드레스 버퍼 등 중 하나 이상을 포함할 수 있다.
읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함할 수 있다. 읽기 및 쓰기 회로(230)는 메모리 셀 어레이(210)의 리드 동작(Read Operation) 시에는 "읽기 회로(Read Circuit)"로 동작하고, 쓰기 동작(Write Operation) 시에는 "쓰기 회로(Write Circuit)"로 동작할 수 있다.
전술한 읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함하는 페이지 버퍼 회로(Page Buffer Circuit) 또는 데이터 레지스터 회로(Data Register Circuit)라고도 한다. 여기서, 읽기 및 쓰기 회로(230)는 데이터 처리 기능을 담당하는 데이터 버퍼(Data Buffer)를 포함할 수 있고, 경우에 따라서, 캐싱 기능을 담당하는 캐쉬 버퍼(Cache Buffer)를 추가로 더 포함할 수 있다.
다수의 페이지 버퍼(PB)는 다수의 비트 라인(BL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다. 다수의 페이지 버퍼(PB)는 리드 동작 및 프로그램 검증 동작 시, 메모리 셀들의 문턱전압(Vth)을 센싱하기 위하여, 메모리 셀들과 연결된 비트 라인들(BL)에 센싱 전류를 계속적으로 공급하면서, 대응하는 메모리 셀의 프로그램 상태에 따라 흐르는 전류량이 변화되는 것을 센싱 노드를 통해 감지하여 센싱 데이터로 래치할 수 있다.
읽기 및 쓰기 회로(230)는 제어 로직(240)에서 출력되는 페이지 버퍼 제어 신호들에 응답하여 동작할 수 있다.
읽기 및 쓰기 회로(230)는 리드 동작 시, 메모리 셀의 데이터를 센싱하여 독출 데이터를 임시 저장한 후, 메모리 장치(110)의 입출력 버퍼로 데이터(DATA)를 출력한다. 예시적인 실시 예로서, 읽기 및 쓰기 회로(230)는 페이지 버퍼들(PB) 또는 페이지 레지스터들 이외에도, 열 선택 회로 등을 포함할 수 있다.
제어 로직(240)은 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 및 전압 생성 회로(250) 등과 연결될 수 있다. 제어 로직(240)은 메모리 장치(110)의 입출력 버퍼를 통해 커맨드(CMD) 및 제어 신호(CTRL)를 수신할 수 있다.
제어 로직(240)은 제어 신호(CTRL)에 응답하여 메모리 장치(110)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(240)은 다수의 페이지 버퍼(PB)의 센싱 노드의 프리 차지 전위 레벨을 조절하기 위한 제어 신호를 출력할 수 있다.
제어 로직(240)은 메모리 셀 어레이(210)의 리드 동작을 수행하도록 읽기 및 쓰기 회로(230)를 제어할 수 있다. 전압 생성 회로(250)는, 제어 로직(240)에서 출력되는 전압 생성 회로 제어 신호에 응답하여, 리드 동작 시, 이용되는 읽기 전압(Vread) 및 패스 전압(Vpass)을 생성할 수 있다.
한편, 전술한 메모리 장치(110)의 메모리 블록 각각은 다수의 워드 라인(WL)과 대응되는 다수의 페이지와 다수의 비트 라인(BL)과 대응되는 다수의 스트링으로 구성될 수 있다.
메모리 블록(BLK)에는 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 교차하면서 배치될 수 있다. 예를 들어, 다수의 워드 라인(WL) 각각은 행 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 열 방향으로 배치될 수 있다. 다른 예를 들어, 다수의 워드 라인(WL) 각각은 열 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 행 방향으로 배치될 수 있다.
다수의 워드 라인(WL) 중 하나와 다수의 비트 라인(BL) 중 하나에 연결되는 메모리 셀이 정의될 수 있다. 각 메모리 셀에는 트랜지스터가 배치될 수 있다.
예를 들어, 메모리 셀(MC)에 배치된 트랜지스터는 드레인, 소스 및 게이트 등을 포함할 수 있다. 트랜지스터의 드레인(또는 소스)은 해당 비트 라인(BL)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 소스(또는 드레인)는 소스 라인(그라운드일 수 있음)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 게이트는 절연체에 둘러싸인 플로팅 게이트(Floating Gate)와 워드 라인(WL)으로부터 게이트 전압이 인가되는 컨트롤 게이트(Control Gate)를 포함할 수 있다.
각 메모리 블록에는, 2개의 최외곽 워드 라인 중 읽기 및 쓰기 회로(230)와 더 인접한 제1 최외곽 워드 라인의 바깥쪽에 제1 선택 라인(소스 선택 라인 또는 드레인 선택 라인이라고도 함)이 더 배치될 수 있으며, 다른 제2 최외곽 워드 라인의 바깥쪽에 제2 선택 라인(드레인 선택 라인 또는 소스 선택 라인이라고도 함)이 더 배치될 수 있다.
경우에 따라서, 제1 최외곽 워드 라인과 제1 선택 라인 사이에는 하나 이상의 더미 워드 라인이 더 배치될 수 있다. 또한, 제2 최외곽 워드 라인과 제2 선택 라인 사이에도 하나 이상의 더미 워드 라인이 더 배치될 수 있다.
전술한 메모리 블록의 리드 동작 및 프로그램 동작(쓰기 동작)은 페이지 단위로 수행될 수 있으며, 소거(Erasure) 동작은 메모리 블록 단위로 수행될 수 있다.
도 3는 본 발명의 실시예들에 따른 메모리 장치(110)의 워드 라인(WL) 및 비트 라인(BL)의 구조를 나타낸 도면이다.
도 3를 참조하면, 메모리 장치(110)에는, 메모리 셀들(MC)이 모여 있는 핵심 영역과 이 핵심 영역의 나머지 영역에 해당하며 메모리 셀 어레이(210)의 동작을 위해 서포트(Support)해주는 보조 영역이 존재한다.
핵심 영역은 페이지들(PG)과 스트링들(STR)으로 구성될 수 있다. 이러한 핵심 영역에는, 다수의 워드 라인(WL1 ~ WL9)과 다수의 비트 라인(BL)이 교차하면서 배치된다.
다수의 워드 라인(WL1 ~ WL9)은 행 디코더(310)와 연결되고, 다수의 비트 라인(BL)은 열 디코더(320)와 연결될 수 있다. 다수의 비트 라인(BL)와 열 디코더(420) 사이에는 읽기 및 쓰기 회로(230)에 해당하는 데이터 레지스터(330)가 존재할 수 있다.
다수의 워드 라인(WL1 ~ WL9)은 다수의 페이지(PG)와 대응된다.
예를 들어, 도 3와 같이 다수의 워드 라인(WL1 ~ WL9) 각각은 하나의 페이지(PG)와 대응될 수 있다. 이와 다르게, 다수의 워드 라인(WL1 ~ WL9) 각각이 사이즈가 큰 경우, 다수의 워드 라인(WL1 ~ WL9) 각각은 둘 이상(예: 2개 또는 4개)의 페이지(PG)와 대응될 수도 있다. 페이지(PG)는 프로그램 동작과 리드 동작을 진행하는데 있어서 최소 단위가 되며, 프로그램 동작 및 리드 동작 시, 동일 페이지(PG) 내에서의 모든 메모리 셀(MC)은 동시 동작을 수행할 수 있다.
다수의 비트 라인(BL)은 홀수 번째 비트 라인(BL)과 짝수 번째 비트 라인(BL)을 구분되면서 열 디코더(320)와 연결될 수 있다.
메모리 셀(MC)에 액세스 하기 위해서는, 주소가 먼저 입출력 단을 거쳐 행 디코더(310)와 열 디코더(320)를 통하여 핵심 영역으로 들어와서, 타깃 메모리 셀을 지정할 수 있다. 타깃 메모리 셀을 지정한다는 것은 행 디코더(310)와 연결된 워드 라인들(WL1 ~ WL9)과 열 디코더(320)와 연결된 비트 라인들(BL)의 교차되는 사이트에 있는 메모리 셀(MC)에 데이터를 프로그램 하거나 프로그램 된 데이터를 읽어 내기 위하여 액세스 한다는 것을 의미한다.
메모리 장치(110)의 데이터 처리 모두는, 데이터 레지스터(330)를 경유하여 프로그램 및 읽기가 되므로, 데이터 레지스터(330)는 중추적 역할을 한다. 데이터 레지스터(330)의 데이터 처리가 늦어지면 다른 모든 영역에서는 데이터 레지스터(330)가 데이터 처리를 완료할 때까지 기다려야 한다. 또한, 데이터 레지스터(330)의 성능이 저하되면, 메모리 장치(110)의 전체 성능을 저하시킬 수 있다.
도 3의 예시를 참조하면, 1개의 스트링(STR)에는, 다수의 워드 라인(WL1 ~ WL9)과 연결되는 다수의 트랜지스터(TR1 ~ TR9)가 존재할 수 있다. 다수의 트랜지스터(TR1 ~ TR9)가 존재하는 영역들이 메모리 셀들(MC)에 해당한다. 여기서, 다수의 트랜지스터(TR1 ~ TR9)는 전술한 바와 같이, 제어 게이트 (CG)와 플로팅 게이트(FG)를 포함하는 트랜지스터들이다.
다수의 워드 라인(WL1 ~ WL9)은 2개의 최외곽 워드 라인(WL1, WL9)을 포함한다. 2개의 최외곽 워드 라인(WL1, WL9) 중 신호 경로적 측면에서 데이터 레지스터(330)와 더 인접한 제1 최외곽 워드 라인(WL1)의 바깥쪽에는 제1 선택 라인(DSL)이 더 배치되고, 다른 제2 최외곽 워드 라인(WL9)의 바깥쪽에는 제2 선택 라인(SSL)이 더 배치될 수 있다.
제1 선택 라인(DSL)에 의해 온-오프가 제어되는 제1 선택 트랜지스터(D-TR)는 제1 선택 라인(DSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다. 제2 선택 라인(SSL)에 의해 온-오프가 제어되는 제2 선택 트랜지스터(S-TR)는 제2 선택 라인(SSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다.
제1 선택 트랜지스터(D-TR)는 해당 스트링(STR)과 데이터 레지스터(430) 간의 연결을 온 또는 오프 시키는 스위치 역할을 한다. 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)과 소스 라인(SL) 간의 연결을 온 또는 오프 시켜주는 스위치 역할을 한다. 즉, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)의 양쪽 끝에 있으면서, 신호를 이어주고 끊어내는 문지기 역할을 한다.
메모리 시스템(100)은, 프로그램 동작 시, 프로그램 할 비트 라인(BL)의 타깃 메모리 셀(MC)에 전자를 채워야 하기 때문에, 제1 선택 트랜지스터(D-TR)의 게이트 전극에 소정의 턴-온 전압(Vcc)를 인가하여 제1 선택 트랜지스터(D-TR)를 턴-온 시키고, 제2 선택 트랜지스터(S-TR)의 게이트 전극에는 소정의 턴-오프 전압(예: 0V)을 인가하여 제2 선택 트랜지스터(S-TR)를 턴-오프 시킨다.
메모리 시스템(100)은, 리드 동작 또는 검증(Verification) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 턴-온 시켜준다. 이에 따라, 전류가 해당 스트링(STR)을 관통하여 그라운드에 해당하는 소스 라인(SL)으로 빠질 수 있어서, 비트 라인(BL)의 전압 레벨이 측정될 수 있다. 다만, 리드 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 온-오프 타이밍의 시간 차이가 있을 수 있다.
메모리 시스템(100)은, 소거(Erasure) 동작 시, 소스 라인(SL)을 통하여 기판(Substrate)에 소정 전압(예: +20V)를 공급하기도 한다. 메모리 시스템(100)은, 소거(Erasure) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 플로팅(Floating) 시켜서 무한대의 저항을 만들어 준다. 이에 따라, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 역할이 없도록 해주고, 플로팅 게이트(FG)와 기판(Substrate) 사이에서만 전위 차이에 의한 전자(electron)가 동작할 수 있도록 구조화 되어 있다.
도 4는 본 발명의 실시예들에 따른 시스템(10)의 개략적인 구조를 나타낸 도면이다.
도 4를 참조하면, 시스템(10)은 랜덤 액세스 메모리(11), 캐시(12) 및 프로세서(13)를 포함할 수 있다.
랜덤 액세스 메모리(11)는 데이터를 저장할 수 있다. 이때, 랜덤 액세스 메모리(11)에 저장되는 데이터는, 일 예로, 시스템(10)의 내부 또는 외부에 위치한 메모리(e.g. 낸드 플래시 메모리, 노아 플래시 메모리, PRAM, MRAM, STT-RAM)로부터 로드된 데이터이거나 또는 프로세서(13)가 논리 연산을 수행하는 과정에서 생성된 데이터일 수 있다.
그리고, 캐시(12)는 랜덤 액세스 메모리(11)에 저장된 데이터 중 일부를 캐싱할 수 있다. 이때, 캐시(12)는 랜덤 액세스 메모리(11)보다 고속으로 동작하고 랜덤 액세스 메모리(11)보다 저장 용량이 작은 메모리(e.g. SRAM, TCM)로 구현될 수 있다. 그리고, 시스템(10)은 캐시(12)에 캐싱된 데이터가 변경되었는지 여부를 더티 비트(dirty bit)를 통해 관리함으로써, 캐시(12)와 랜덤 액세스 메모리(11)간의 데이터 불일치(mismatch) 문제를 방지할 수 있다.
그리고, 프로세서(13)는 랜덤 액세스 메모리(11)에 저장된 데이터 중 일부를 랜덤 액세스 메모리(11) 또는 캐시(12)로부터 액세스할 수 있다.
일 예로, 프로세서(13)는 액세스하려는 데이터가 캐시(12)에 캐싱되어 있을 때(즉, 캐시 히트(cache hit)가 발생하였을 때), 캐시(12)로부터 해당 데이터를 액세스할 수 있다(①). 반면, 프로세서(13)는 액세스하려는 데이터가 캐시(12)에 캐싱되어 있지 않을 때(즉, 캐시 미스(cache miss)가 발생하였을 때), 랜덤 액세스 메모리(11)로부터 해당 데이터를 액세스할 수 있다(②).
한편, 본 발명의 실시예들에 따른 시스템(10)은 다양한 방법으로 구현될 수 있다. 일 예로, 시스템(10)은 도 1에서 설명한 메모리 시스템(100)으로 구현될 수 있다.
이때, 프로세서(13)는 도 1에서 설명한 프로세서(124)로 구현될 수 있다. 그리고 랜덤 액세스 메모리(11)는 도 1에서 설명한 워킹 메모리(125)로 구현될 수 있다. 그리고 캐시(12)는 도 1에서 설명한 프로세서(124) 또는 워킹 메모리(125)에 포함되거나 또는 별도로 존재하는 휘발성 메모리로 구현될 수 있다.
이하, 전술한 시스템(10)의 구체적인 동작을 설명한다. 일 예로, 이하에서 설명하는 시스템(10)의 동작은 프로세서(13)를 통해 실행되거나 또는 시스템(10)에 포함된 별도의 연산 회로를 통해 실행될 수 있다.
도 5는 본 발명의 실시예들에 따른 시스템(10)의 동작의 일 예를 나타낸 순서도이다.
도 5를 참조하면, 시스템(10)은 캐시(12)에 대한 캐시 히트율을 결정할 수 있다(S510).
그리고 시스템(10)은 S510 단계에서 결정한 캐시(12)에 대한 캐시 히트율을 기초로, 랜덤 액세스 메모리(11)의 동작 주파수를 설정할 수 있다(S520). 랜덤 액세스 메모리(11)의 동작 주파수는, 랜덤 액세스 메모리(11)에 입력되는 클럭의 주파수를 의미한다.
즉, 시스템(10)은 랜덤 액세스 메모리(11)의 동작 주파수를 고정된 값으로 유지하는 대신에, 캐시(12)에 대한 캐시 히트율에 따라서 랜덤 액세스 메모리(11)의 동작 주파수를 동적으로 변경할 수 있다.
이와 같이, 시스템(10)이 캐시(12)에 대한 캐시 히트율을 기초로 랜덤 액세스 메모리(11)의 동작 주파수를 설정하는 이유는 다음과 같다.
일 예로, 랜덤 액세스 메모리(11)의 동작 주파수가 랜덤 액세스 메모리(11)가 사용되는 빈도와 무관하게 랜덤 액세스 메모리(11)의 최대 성능을 지원하는 동작 주파수로 설정될 수 있다.
그러나, 이처럼 랜덤 액세스 메모리(11)의 동작 주파수가 랜덤 액세스 메모리(11)의 최대 성능을 지원하는 동작 주파수로 고정될 경우, 프로세서(13)가 랜덤 액세스 메모리(11)에 액세스하는 빈도가 낮은 경우에도 랜덤 액세스 메모리(11)는 고속의 동작 주파수로 동작할 수 있다. 이 경우 랜덤 액세스 메모리(11)가 고속의 동작 주파수로 동작함으로써 얻을 수 있는 성능 향상의 효과는 적다.
반면, 랜덤 액세스 메모리(11)가 프로세서(13)에 의해 액세스되는 않는 시점에서도 고속의 동작 주파수로 동작함으로써, 랜덤 액세스 메모리(11)의 전력 소비량이 불필요하게 증가하는 문제가 발생할 수 있다. 랜덤 액세스 메모리(11)가 소비하는 전력은, 랜덤 액세스 메모리(11)의 동작 주파수에 의해 결정되는데, 랜덤 액세스 메모리(11)의 동작 주파수가 증가할수록, 랜덤 액세스 메모리(11)가 소비하는 전력이 증가하기 때문이다.
따라서, 랜덤 액세스 메모리(11)의 동작 주파수는, 프로세서(13)가 랜덤 액세스 메모리(11)에 액세스하는 빈도에 따라 최적의 값으로 결정되는 것이 바람직하다.
프로세서(13)가 랜덤 액세스 메모리(11)에 액세스하는 빈도는 프로세서(13)가 캐시(12)로부터 데이터를 액세스하는 빈도가 증가할수록 감소한다. 프로세서(13)가 캐시(12)로부터 데이터를 액세스할 수 있는 경우에는, 프로세서(13)가 캐시(12)보다 저속으로 동작하는 랜덤 액세스 메모리(11)를 액세스할 필요가 없기 때문이다.
따라서, 프로세서(13)는, 프로세서(13)가 캐시(12)로부터 데이터를 액세스하는 빈도를 나타내는 캐시 히트율을 기초로, 랜덤 액세스 메모리(11)가 액세스되는 빈도가 낮을 때는 랜덤 액세스 메모리(11)의 동작 주파수를 낮추어 불필요한 전력 소비를 방지하고, 랜덤 액세스 메모리(11)가 액세스되는 빈도가 높을 때는 랜덤 액세스 메모리(11)의 동작 주파수를 높여서 성능 저하를 방지할 수 있다.
이하, 랜덤 액세스 메모리(11)의 동작 주파수를 결정하는 기준이 되는, 캐시(12)의 캐시 히트율을 결정하는 방법에 대해 설명한다.
도 6은 본 발명의 실시예들에 따른 시스템(10)이 캐시(12)의 캐시 히트율을 결정하는 방법의 일 예를 나타낸 도면이다.
도 6을 참조하면, 시스템(10)은, 일 예로, 소정의 시구간(TP) 동안에 프로세서(13)가 랜덤 액세스 메모리(11) 또는 캐시(12)로부터 액세스한 데이터의 전체 크기 대비 소정의 시구간(TP) 동안 캐시(12)로부터 액세스한 데이터의 크기의 비율로 캐시 히트율을 결정할 수 있다.
프로세서(13)는 액세스하고자 하는 데이터가 먼저 캐시(12)에 저장되어 있는지를 탐색할 수 있다. 만약 해당 데이터가 캐시(12)에 저장되어 있을 경우 프로세서(13)는 캐시(12)로부터 해당 데이터를 액세스할 수 있다. 반면 해당 데이터가 캐시(12)에 저장되어 있지 않을 경우 프로세서(13)는 랜덤 액세스 메모리(11)로부터 해당 데이터를 액세스할 수 있다.
한편, 소정의 시구간(TP) 동안에 프로세서(13)가 랜덤 액세스 메모리(11) 또는 캐시(12)로부터 액세스한 데이터의 전체 크기는, 프로세서(13)가 액세스한 데이터의 전체 대역폭(bandwidth)으로 호칭될 수 있다.
도 6에서, 소정의 시구간(TP) 동안 시스템(10)이 캐시(12)로부터 액세스한 데이터의 크기는 A, D, E이고, 시스템(10)이 랜덤 액세스 메모리(11)로부터 액세스한 데이터의 크기는 B, C이다.
이때, 캐시(12)의 캐시 히트율은 소정의 시구간(TP) 동안 시스템(10)이 랜덤 액세스 메모리(11) 또는 캐시(12)로부터 액세스한 데이터의 전체 크기인 (A+B+C+D+E) 대비 시스템(10)이 캐시(12)로부터 액세스한 데이터의 전체 크기인 (A+D+E)의 비율인 (A+D+E)/(A+B+C+D+E)로 결정될 수 있다.
다른 예로, 시스템(10)이 캐시(12)로부터 한 번에 액세스하는 데이터의 크기가 고정된 경우에, 시스템(10)은 캐시 히트율을 결정하기 위해 데이터의 크기 대신 액세스 횟수를 기준으로 사용할 수도 있다. 즉, 시스템(10)은, 미리 설정된 소정의 시구간(TP) 동안에 프로세서(13)가 랜덤 액세스 메모리(11) 또는 캐시(12)로부터 데이터를 액세스한 전체 횟수 대비 캐시(12)로부터 데이터를 액세스한 횟수의 비율로 캐시 히트율을 결정할 수도 있다.
또 다른 예로, 시스템(10)은, 미리 설정된 소정의 시구간(TP) 동안에 프로세서(13)가 캐시(12)로부터 데이터를 탐색한 전체 횟수 대비 캐시(12)로부터 데이터를 액세스한 횟수의 비율로 캐시 히트율을 결정할 수도 있다.
도 7은 본 발명의 실시예들에 따른 시스템(10)이 랜덤 액세스 메모리의 동작 주파수를 설정하는 일 예를 나타낸 순서도이다.
도 7을 참조하면, 시스템(10)은, 1) 프로세서(13)가 랜덤 액세스 메모리(11) 또는 캐시(12)로부터 액세스한 데이터의 크기 및 2) 캐시(12)에 대한 캐시 히트율을 결정할 수 있다(S710). 이때, 프로세서(13)가 랜덤 액세스 메모리(11) 또는 캐시(12)로부터 액세스한 데이터의 크기는, 캐시(12)에 대한 캐시 히트율을 결정하기 위해 사용된 소정의 시구간과 동일한 시구간 동안 프로세서가 랜덤 액세스 메모리(11) 또는 캐시(12)로부터 액세스 한 데이터의 크기일 수 있다.
그리고 시스템(10)은, S710 단계에서 결정된 1) 프로세서(13)가 랜덤 액세스 메모리(11) 또는 캐시(12)로부터 액세스한 데이터의 크기 및 2) 캐시(12)에 대한 캐시 히트율을 기초로, 프로세서(13)가 랜덤 액세스 메모리(11)로부터 액세스한 데이터의 크기를 결정할 수 있다(S720).
일 예로, 프로세서(13)가 캐시(12)로부터 액세스한 데이터의 크기는, 1) 프로세서(13)가 랜덤 액세스 메모리(11) 또는 캐시(12)로부터 액세스한 데이터의 크기와 2) 캐시(12)에 대한 캐시 히트율의 곱으로 결정될 수 있다. 그리고 프로세서(13)가 랜덤 액세스 메모리(11)로부터 액세스한 데이터의 크기는, 프로세서(13)가 랜덤 액세스 메모리(11) 또는 캐시(12)로부터 액세스한 데이터의 크기에서 프로세서(13)가 캐시(12)로부터 액세스한 데이터의 크기를 뺀 값으로 결정될 수 있다.
그리고 시스템(10)은, 프로세서(13)가 랜덤 액세스 메모리(11)로부터 액세스한 데이터의 크기를 기초로, 랜덤 액세스 메모리(11)의 동작 주파수를 설정할 수 있다(S730).
이상에서, 시스템(10)이 캐시(12)에 대한 캐시 히트율을 기초로, 랜덤 액세스 메모리(11)의 동작 주파수를 설정하는 동작에 대해 설명하였다.
이하, 특정한 캐시(12) 구조에서, 시스템(10)이 랜덤 액세스 메모리(11)의 동작 주파수를 설정하는 동작에 대해 설명한다.
도 8은 본 발명의 실시예들에 따른 캐시(12)의 구조의 일 예를 나타낸 도면이다.
도 8을 참조하면, 캐시(12)는 L1 캐시(21) 및 L2 캐시(22)를 포함할 수 있다. 이때, L1 캐시(21)는 L2 캐시(22)보다 고속으로 동작하고, L2 캐시(22)보다 저장 용량이 작을 수 있다.
도 8에서, 프로세서(13)는 액세스하려는 데이터가 캐시(12)에 저장되어 있는지를 확인하기 위해 우선 L1 캐시(21)를 탐색할 수 있다.
프로세서(13)는, 액세스하고자 하는 데이터가 L1 캐시(21)에 저장된 경우(즉, L1 캐시(21)에서 캐시 히트가 발생한 경우)에, L1 캐시(21)로부터 데이터를 액세스할 수 있다(①).
한편, 프로세서(13)는, 액세스하고자 하는 데이터가 L1 캐시(21)에 저장되어 있지 않은 경우(즉, L1 캐시(21)에서 캐시 미스가 발생한 경우)에, L2 캐시(22)를 액세스할 수 있다. 프로세서(13)는, 액세스하고자 하는 데이터가 L2 캐시(22)에 저장된 경우(즉, L2 캐시(22)에서 캐시 히트가 발생한 경우)에, L2 캐시(22)로부터 데이터를 액세스할 수 있다(②).
한편, 프로세서(13)는, 액세스하고자 하는 데이터가 L1 캐시(21)에도 저장되어 있지 않고 L2 캐시(22)에도 저장되어 있지 않은 경우(즉, L1 캐시(21) 및 L2 캐시(22) 모두 캐시 미스가 발생한 경우)에, 랜덤 액세스 메모리(11)로부터 데이터를 액세스할 수 있다(③).
이때, 시스템(10)은 전술한 ①, ②의 경우에 캐시(12)에 대해 히트되었다고 판단할 수 있다.
이하, 캐시(12)가 L1 캐시(21) 및 L2 캐시(22)를 판단할 때 캐시(12)에 대해 캐시 히트 여부를 판단하는 동작을 구체적으로 설명한다.
도 9는 도 8에서 설명한 캐시(12)에 대해 캐시 히트 여부를 판단하는 동작의 일 예를 나타낸 순서도이다.
도 9를 참조하면, 시스템(10)의 프로세서(13)는, 액세스하려는 데이터가 L1 캐시(21)에서 히트되었는지를 판단한다(S910).
만약, 액세스하려는 데이터가 L1 캐시(21)에서 히트될 때(S910-Y), 프로세서(13)는 액세스하려는 데이터가 캐시(12)에 대해 히트되었다고 판단할 수 있다(S920).
반면, 액세스하려는 데이터가 L1 캐시(21)에서 히트되지 않았을 때(S910-N), 프로세서(13)는 액세스하려는 데이터가 L2 캐시(22)에서 히트되었는지를 판단한다(S930).
만약, 액세스하려는 데이터가 L2 캐시(22)에서 히트될 때(S930-Y), 프로세서(13)는 액세스하려는 데이터가 캐시(12)에 대해 히트되었다고 판단할 수 있다(S920).
반면, 액세스하려는 데이터가 L2 캐시(22)에서 히트되지 않았을 때(S930-N), 프로세서(13)는 액세스하려는 데이터가 캐시(12)에 대해 미스되었다고 판단할 수 있다(S940).
도 9에서 설명한 동작에 따라 프로세서(13)가 캐시(12)에 대한 캐시 히트 여부를 판단할 때, 캐시(12)에 대한 캐시 히트율 CHR은 L1 캐시(21)에 대한 캐시 히트율 CHR_L1, L2 캐시(22)에 대한 캐시 히트율 CHR_L2를 기초로 아래의 수학식 1에 따라 결정될 수 있다.
한편, L1 캐시(21)에 대한 캐시 히트율 CHR_L1 및 L2 캐시(22)에 대한 캐시 히트율 CHR_L2은, 전술한 캐시(12)의 캐시 히트율을 결정하는 방법과 동일한 방법으로 결정될 수 있다.
예를 들어, L1 캐시(21)에 대한 캐시 히트율 CHR_L1은, 미리 설정된 소정의 시구간 동안에 (1) 프로세서(13)가 랜덤 액세스 메모리(11) 또는 캐시(12)로부터 액세스한 데이터의 전체 크기 대비 L1 캐시(21)로부터 액세스한 데이터의 크기의 비율, (2) 프로세서(13)가 랜덤 액세스 메모리(11) 또는 캐시(12)로부터 데이터를 액세스한 전체 횟수 대비 L1 캐시(21)로부터 데이터를 액세스한 횟수의 비율 또는 (3) 프로세서(13)가 L1 캐시(21)로부터 데이터를 탐색한 전체 횟수 대비 L1 캐시(21)로부터 데이터를 액세스한 횟수의 비율로 결정될 수 있다.
예를 들어, L2 캐시(22)에 대한 캐시 히트율 CHR_L2은, 미리 설정된 소정의 시구간 동안에 (1) 프로세서(13)가 랜덤 액세스 메모리(11) 또는 캐시(12)로부터 액세스한 데이터의 전체 크기 대비 L2 캐시(22)로부터 액세스한 데이터의 크기의 비율, (2) 프로세서(13)가 랜덤 액세스 메모리(11) 또는 캐시(12)로부터 데이터를 액세스한 전체 횟수 대비 L2 캐시(22)로부터 데이터를 액세스한 횟수의 비율 또는 (3) 프로세서(13)가 L2 캐시(22)로부터 데이터를 탐색한 전체 횟수 대비 L2 캐시(22)로부터 데이터를 액세스한 횟수의 비율로 결정될 수 있다.
[수학식 1]
(CHR) = (CHR_L1) + (1 - (CHR_L1))*(CHR_L2)
이 때, 프로세서(13)가 랜덤 액세스 메모리(11) 또는 캐시(12)로부터 액세스한 데이터의 전체 크기 DS_TOTAL에 대해, 프로세서(13)가 캐시로부터 액세스한 데이터의 크기는 (DS_TOTAL)*(CHR) = (DS_TOTAL)*(CHR_L1) + (DS_TOTAL)*(1 - (CHR_L1))*(CHR_L2)로 결정된다.
따라서, 프로세서(13)가 랜덤 액세스 메모리(11)로부터 액세스한 데이터의 크기인 DS_RAM은, 프로세서(13)가 랜덤 액세스 메모리(11) 또는 캐시(12)로부터 액세스한 데이터의 전체 크기인 DS_TOTAL에서, 프로세서(13)가 캐시로부터 액세스한 데이터의 크기인 (DS_TOTAL)*(CHR)을 뺀 값으로서, 아래의 수학식 2에 따라 결정될 수 있다.
[수학식 2]
(DS_RAM) = (DS_TOTAL) - (DS_TOTAL)*(CHR) = (DS_TOTAL) - (DS_TOTAL)*(CHR_L1) - (DS_TOTAL)*(1 - (CHR_L1))*(CHR_L2)
도 10은 본 발명의 실시예들에 따른 시스템(10)이 랜덤 액세스 메모리(11)의 동작 주파수를 설정하는 방법의 일 예를 나타낸 도면이다.
도 10을 참조하면, 시스템(10)은, 랜덤 액세스 메모리(11)의 동작 주파수를 설정하기 위하여 N개(N은 2 이상의 자연수)의 데이터 크기 구간들(DSP_1, DSP_2, ~ , DSP_N)을 설정할 수 있다. 이때, N개의 데이터 크기 구간들(DSP_1, DSP_2, ~ , DSP_N)은 각각 서로 다른 동작 주파수(FREQ_1, FREQ_2, ~ , FREQ_N)에 대응한다.
N개의 데이터 크기 구간들(DSP_1, DSP_2, ~ , DSP_N) 각각에 대응하는 동작 주파수(FREQ_1, FREQ_2, ~ , FREQ_N)는, 일 예로, 미리 설정된 기준 주파수를 각각 특정한 계수로 나눈 값일 수 있다. 일 예로, 동작 주파수(FREQ_1)는 기준 주파수의 1/10, 동작 주파수(FREQ_2)는 기준 주파수의 1/2일 수 있다.
그리고 시스템(10)은, 프로세서(13)가 랜덤 액세스 메모리(11)로부터 액세스한 데이터의 크기가 전술한 N개의 데이터 크기 구간들(DSP_1, DSP_2, ~ , DSP_N) 중 어느 하나의 타깃 데이터 크기 구간에 속할 때, 랜덤 액세스 메모리(11)의 동작 주파수를 타깃 데이터 크기 구간에 대응하는 동작 주파수로 설정할 수 있다.
일 예로, 도 10에서 프로세서(13)가 랜덤 액세스 메모리(11)로부터 액세스한 데이터의 크기가 N개의 데이터 크기 구간들(DSP_1, DSP_2, ~ , DSP_N) 중 제2 데이터 크기 구간(DSP_2)에 속한다고 가정한다. 이 경우, 시스템(10)은, 랜덤 액세스 메모리(11)의 동작 주파수를, 제2 데이터 크기 구간(DSP_2)에 대응하는 동작 주파수(FREQ_2)로 설정할 수 있다.
다른 예로, 프로세서(13)가 랜덤 액세스 메모리(11)로부터 액세스한 데이터의 크기가 N개의 데이터 크기 구간들(DSP_1, DSP_2, ~ , DSP_N) 중 제1 데이터 크기 구간(DSP_1)에 속한다고 가정한다. 이 경우, 시스템(10)은, 랜덤 액세스 메모리(11)의 동작 주파수를, 제1 데이터 크기 구간(DSP_1)에 대응하는 동작 주파수(FREQ_1)로 설정할 수 있다.
도 11 내지 도 12는 도 10에서 설명한 데이터 크기 구간과 데이터 크기 구간에 대응하는 동작 주파수 간의 관계의 일 예를 나타낸 도면이다.
먼저, 도 11을 참조하면, 전술한 N개의 데이터 크기 구간들(DSP_1, DSP_2, ~ , DSP_N) 중 제1 데이터 크기 구간(DSP_1)에 제1 동작 주파수(FREQ_1)가 대응하고, 제2 데이터 크기 구간(DSP_2)에 제2 동작 주파수(FREQ_2)가 대응한다.
이때, 제1 데이터 크기 구간(DSP_1)에 포함되는 데이터의 크기는 제2 데이터 크기 구간(DSP_2)에 포함되는 데이터의 크기보다 작다. 그리고 제1 데이터 크기 구간(DSP_1)에 대응하는 동작 주파수는 제2 데이터 크기 구간(DSP_2)에 대응하는 동작 주파수보다 저속이다.
즉, 시스템(10)은, 프로세서(13)가 랜덤 액세스 메모리(11)로부터 액세스한 데이터의 크기가 작을수록 랜덤 액세스 메모리(11)의 동작 주파수를 보다 저속으로 설정하고, 프로세서(13)가 랜덤 액세스 메모리(11)로부터 액세스한 데이터의 크기가 커질수록 랜덤 액세스 메모리(11)의 동작 주파수를 보다 고속으로 설정할 수 있다.
그리고, 도 12를 참조하면, 전술한 N개의 데이터 크기 구간들(DSP_1, DSP_2, ~ , DSP_N) 중 제2 데이터 크기 구간(DSP_2)에 제2 동작 주파수(FREQ_2)가 대응하고, 제3 데이터 크기 구간(DSP_3)에 제3 동작 주파수(FREQ_3)가 대응한다.
이때, 제2 데이터 크기 구간(DSP_2)에 포함되는 데이터의 크기는 제3 데이터 크기 구간(DSP_3)에 포함되는 데이터의 크기보다 작다. 그리고 제2 데이터 크기 구간(DSP_2)에 대응하는 동작 주파수는 제3 데이터 크기 구간(DSP_3)에 대응하는 동작 주파수보다 저속이다.
따라서, 제1 데이터 크기 구간(DSP_1)에 포함되는 데이터의 크기는 제3 데이터 크기 구간(DSP_3)에 포함되는 데이터의 크기보다 작다. 그리고 제1 데이터 크기 구간(DSP_1)에 대응하는 동작 주파수는 제3 데이터 크기 구간(DSP_3)에 대응하는 동작 주파수보다 저속이다.
도 13은 본 발명의 실시예들에 따른 시스템(10)의 동작 방법을 나타낸 도면이다.
도 13을 참조하면, 시스템(10)의 동작 방법은, 랜덤 액세스 메모리(11)에 저장된 데이터 중 일부를 캐싱하는 캐시(12)에 대해, 캐시 히트율을 결정하는 단계(S1310)를 포함할 수 있다.
그리고 시스템(10)의 동작 방법은, S1310 단계에서 결정된 캐시 히트율을 기초로, 랜덤 액세스 메모리(11)의 동작 주파수를 설정하는 단계(S1320)를 포함할 수 있다.
이때, S1320 단계는, 일 예로, 1) 프로세서(13)가 랜덤 액세스 메모리(11) 또는 캐시(12)로부터 액세스한 데이터의 크기 및 2) 캐시(12)에 대한 캐시 히트율을 기초로, 프로세서(13)가 랜덤 액세스 메모리(11)로부터 액세스한 데이터의 크기를 결정하는 단계 및 프로세서(13)로 랜덤 액세스 메모리(11)로부터 액세스한 데이터의 크기를 기초로, 랜덤 액세스 메모리(11)의 동작 주파수를 설정하는 단계를 포함할 수 있다.
한편, 시스템(10)에 포함되는 캐시(12)는 L1 캐시(21) 및 L2 캐시(22)를 포함할 수 있으며, 캐시(12)에 대한 캐시 히트율은, 1) L1 캐시(21)의 캐시 히트율 및 L2 캐시(22)의 캐시 히트율을 기초로 결정될 수 있다.
전술한 랜덤 액세스 메모리(11)의 동작 주파수는, 프로세서(13)가 랜덤 액세스 메모리(11)로부터 액세스한 데이터의 크기가 미리 설정된 복수의 데이터 크기 구간들 중 어느 하나의 타깃 데이터 크기 구간에 속할 때, 타깃 데이터 크기 구간에 대응하는 동작 주파수로 설정될 수 있다.
이때, 일 예로, 복수의 데이터 크기 구간들 중 제1 데이터 크기 구간에 제1 동작 주파수가 대응하고, 복수의 데이터 크기 구간들 중 제2 데이터 크기 구간에 제2 동작 주파수가 대응할 수 있다. 이때, 제1 데이터 크기 구간에 포함되는 데이터의 크기는 제2 데이터 크기 구간에 포함되는 데이터의 크기보다 작고, 제1 데이터 크기 구간에 대응하는 동작 주파수는 제2 데이터 크기 구간에 대응하는 동작 주파수보다 저속일 수 있다.
그리고, 복수의 데이터 크기 구간들 중 제3 구간에 제3 동작 주파수가 대응할 수 있다. 이때, 제2 데이터 크기 구간에 포함되는 데이터의 크기는 제3 데이터 크기 구간에 포함되는 데이터의 크기보다 작고, 제2 데이터 크기 구간에 대응하는 동작 주파수는 제3 데이터 크기 구간에 대응하는 동작 주파수보다 저속일 수 있다.
도 14은 본 발명의 실시예들에 따른 컴퓨팅 시스템(1400)의 구성도이다.
도 14을 참조하면, 본 발명의 실시예들에 따른 컴퓨팅 시스템(1400)은 시스템 버스(1460)에 전기적으로 연결되는 시스템(100), 컴퓨팅 시스템(1400)의 전반적인 동작을 제어하는 중앙처리장치(CPU, 1410), 컴퓨팅 시스템(1400)의 동작과 관련한 데이터 및 정보를 저장하는 램(RAM, 1420), 사용자에게 사용 환경을 제공하기 위한 UI/UX (User Interface/User Experience) 모듈(1430), 외부 장치와 유선 및/또는 무선 방식으로 통신하기 위한 통신 모듈(1440), 컴퓨팅 시스템(1400)이 사용하는 파워를 관리하는 파워 관리 모듈(1450) 등을 포함할 수 있다.
컴퓨팅 시스템(1400)은 PC(Personal Computer)이거나, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기 등을 포함할 수 있다.
컴퓨팅 시스템(1400)은, 동작 전압을 공급하기 위한 배터리를 더 포함할 수 있으며, 응용 칩셋(Application Chipset), 그래픽 관련 모듈, 카메라 이미지 프로세서(Camera Image Processor), 디램 등을 더 포함할 수도 있다. 이외에도, 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
한편, 시스템(100)은, 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다. 비휘발성 메모리는 ROM(Read Only Memory), PROM(Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등을 포함할 수 있다. 이뿐만 아니라, 시스템(100)은 다양한 형태의 저장 장치로 구현되어, 다양한 전자 기기 내에 탑재될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 메모리 시스템 110: 메모리 장치
120: 메모리 컨트롤러 121: 호스트 인터페이스
122: 메모리 인터페이스 123: 제어 회로
124: 프로세서 125: 워킹 메모리
126: 에러 검출 및 정정 회로
210: 메모리 셀 어레이 220: 어드레스 디코더
230: 리드 앤 라이트 회로 240: 제어 로직
250: 전압 생성 회로

Claims (14)

  1. 데이터를 저장하는 랜덤 액세스 메모리;
    상기 데이터 중 일부를 캐싱하는 캐시; 및
    상기 데이터 중 일부를 상기 랜덤 액세스 메모리 또는 상기 캐시로부터 액세스하는 프로세서;를 포함하고,
    상기 캐시에 대한 캐시 히트율을 결정하고,
    상기 캐시에 대한 캐시 히트율을 기초로, 상기 랜덤 액세스 메모리의 동작 주파수를 설정하는 시스템.
  2. 제1항에 있어서,
    상기 캐시에 대한 캐시 히트율을,
    미리 설정된 소정의 시구간 동안에 (1) 상기 프로세서가 상기 랜덤 액세스 메모리 또는 상기 캐시로부터 액세스한 데이터의 전체 크기 대비 상기 캐시로부터 액세스한 데이터의 크기의 비율, (2) 상기 프로세서가 상기 랜덤 액세스 메모리 또는 상기 캐시로부터 데이터를 액세스한 전체 횟수 대비 상기 캐시로부터 데이터를 액세스한 횟수의 비율 또는 (3) 상기 프로세서가 상기 캐시로부터 데이터를 탐색한 전체 횟수 대비 상기 캐시로부터 데이터를 액세스한 횟수의 비율로 결정하는 시스템.
  3. 제1항에 있어서,
    상기 캐시는,
    L1 캐시; 및
    L2 캐시를 포함하고,
    상기 메모리 컨트롤러는,
    상기 캐시에 대한 캐시 히트율을, 상기 L1 캐시의 캐시 히트율 및 상기 L2 캐시의 캐시 히트율을 기초로 결정하는 시스템.
  4. 제1항에 있어서,
    상기 프로세서가 상기 랜덤 액세스 메모리 또는 상기 캐시로부터 액세스한 데이터의 크기 및 상기 캐시에 대한 캐시 히트율을 기초로 상기 프로세서가 상기 랜덤 액세스 메모리로부터 액세스한 데이터의 크기를 결정하고,
    상기 프로세서가 상기 랜덤 액세스 메모리로부터 액세스한 데이터의 크기를 기초로, 상기 랜덤 액세스 메모리의 동작 주파수를 설정하는 시스템.
  5. 제4항에 있어서,
    상기 프로세서가 상기 랜덤 액세스 메모리로부터 액세스한 데이터의 크기가 미리 설정된 복수의 데이터 크기 구간들 중 어느 하나의 타깃 데이터 크기 구간에 속할 때, 상기 랜덤 액세스 메모리의 동작 주파수를 상기 타깃 데이터 크기 구간에 대응하는 동작 주파수로 설정하는 시스템.
  6. 제5항에 있어서,
    상기 복수의 데이터 크기 구간들 중 제1 데이터 크기 구간에 제1 동작 주파수가 대응하고,
    상기 복수의 데이터 크기 구간들 중 제2 데이터 크기 구간에 제2 동작 주파수가 대응하고,
    상기 제1 데이터 크기 구간에 포함되는 데이터의 크기는 상기 제2 데이터 크기 구간에 포함되는 데이터의 크기보다 작고,
    상기 제1 데이터 크기 구간에 대응하는 동작 주파수는 상기 제2 데이터 크기 구간에 대응하는 동작 주파수보다 저속인 시스템.
  7. 제6항에 있어서,
    상기 복수의 데이터 크기 구간들 중 제3 구간에 제3 동작 주파수가 대응하고,
    상기 제2 데이터 크기 구간에 포함되는 데이터의 크기는 상기 제3 데이터 크기 구간에 포함되는 데이터의 크기보다 작고,
    상기 제2 데이터 크기 구간에 대응하는 동작 주파수는 상기 제3 데이터 크기 구간에 대응하는 동작 주파수보다 저속인 시스템.
  8. 데이터를 저장하는 랜덤 액세스 메모리, 상기 랜덤 액세스 메모리에 저장된 데이터 중 일부를 캐싱하는 캐시 및 상기 데이터 중 일부를 상기 랜덤 액세스 메모리 또는 상기 캐시로부터 액세스하는 프로세서를 포함하는 시스템의 동작 방법에 있어서,
    상기 캐시에 대한 캐시 히트율을 결정하는 단계; 및
    상기 캐시에 대한 캐시 히트율을 기초로, 상기 랜덤 액세스 메모리의 동작 주파수를 설정하는 단계를 포함하는 시스템의 동작 방법.
  9. 제8항에 있어서,
    상기 캐시에 대한 캐시 히트율은,
    미리 설정된 소정의 시구간 동안에 (1) 상기 프로세서가 상기 랜덤 액세스 메모리 또는 상기 캐시로부터 액세스한 데이터의 전체 크기 대비 상기 캐시로부터 액세스한 데이터의 크기의 비율, (2) 상기 프로세서가 상기 랜덤 액세스 메모리 또는 상기 캐시로부터 데이터를 액세스한 전체 횟수 대비 상기 캐시로부터 데이터를 액세스한 횟수의 비율 또는 (3) 상기 프로세서가 상기 캐시로부터 데이터를 탐색한 전체 횟수 대비 상기 캐시로부터 데이터를 액세스한 횟수의 비율로 결정되는 시스템의 동작 방법.
  10. 제8항에 있어서,
    상기 캐시는 L1 캐시 및 L2 캐시를 포함하고,
    상기 캐시에 대한 캐시 히트율은,
    상기 L1 캐시의 캐시 히트율 및 상기 L2 캐시의 캐시 히트율을 기초로 결정되는 시스템의 동작 방법.
  11. 제8항에 있어서,
    상기 캐시에 대한 캐시 히트율을 기초로 랜덤 액세스 메모리의 동작 주파수를 설정하는 단계는,
    상기 프로세서가 상기 랜덤 액세스 메모리 또는 상기 캐시로부터 액세스 한 데이터의 크기 및 상기 캐시에 대한 캐시 히트율을 기초로 상기 프로세서가 상기 랜덤 액세스 메모리로부터 액세스한 데이터의 크기를 결정하는 단계; 및
    상기 프로세서가 상기 랜덤 액세스 메모리로부터 액세스한 데이터의 크기를 기초로, 상기 랜덤 액세스 메모리의 동작 주파수를 설정하는 단계를 포함하는 시스템의 동작 방법.
  12. 제11항에 있어서,
    상기 프로세서가 상기 랜덤 액세스 메모리로부터 액세스한 데이터의 크기가 미리 설정된 복수의 데이터 크기 구간들 중 어느 하나의 타깃 데이터 크기 구간에 속할 때, 상기 랜덤 액세스 메모리의 동작 주파수는 상기 타깃 데이터 크기 구간에 대응하는 동작 주파수로 설정되는 시스템의 동작 방법.
  13. 제12항에 있어서,
    상기 복수의 데이터 크기 구간들 중 제1 데이터 크기 구간에 제1 동작 주파수가 대응하고,
    상기 복수의 데이터 크기 구간들 중 제2 데이터 크기 구간에 제2 동작 주파수가 대응하고,
    상기 제1 데이터 크기 구간에 포함되는 데이터의 크기는 상기 제2 데이터 크기 구간에 포함되는 데이터의 크기보다 작고,
    상기 제1 데이터 크기 구간에 대응하는 동작 주파수는 상기 제2 데이터 크기 구간에 대응하는 동작 주파수보다 저속인 시스템의 동작 방법.
  14. 제13항에 있어서,
    상기 복수의 데이터 크기 구간들 중 제3 구간에 제3 동작 주파수가 대응하고,
    상기 제2 데이터 크기 구간에 포함되는 데이터의 크기는 상기 제3 데이터 크기 구간에 포함되는 데이터의 크기보다 작고,
    상기 제2 데이터 크기 구간에 대응하는 동작 주파수는 상기 제3 데이터 크기 구간에 대응하는 동작 주파수보다 저속인 시스템의 동작 방법.
KR1020210092009A 2021-07-14 2021-07-14 시스템 및 시스템의 동작 방법 KR20230011595A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210092009A KR20230011595A (ko) 2021-07-14 2021-07-14 시스템 및 시스템의 동작 방법
US17/572,965 US11899584B2 (en) 2021-07-14 2022-01-11 System setting operating frequency of random access memory based on cache hit ratio and operating method thereof
CN202210056243.1A CN115617708A (zh) 2021-07-14 2022-01-18 设置随机存取存储器的操作频率的系统及其操作方法
US18/418,115 US20240152456A1 (en) 2021-07-14 2024-01-19 System setting including operating frequency of random access memory based on cache hit ratio and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210092009A KR20230011595A (ko) 2021-07-14 2021-07-14 시스템 및 시스템의 동작 방법

Publications (1)

Publication Number Publication Date
KR20230011595A true KR20230011595A (ko) 2023-01-25

Family

ID=84856586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210092009A KR20230011595A (ko) 2021-07-14 2021-07-14 시스템 및 시스템의 동작 방법

Country Status (3)

Country Link
US (2) US11899584B2 (ko)
KR (1) KR20230011595A (ko)
CN (1) CN115617708A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5791529B2 (ja) * 2012-01-19 2015-10-07 ルネサスエレクトロニクス株式会社 メモリ制御装置及び制御方法並びに情報処理装置
US9778871B1 (en) * 2016-03-27 2017-10-03 Qualcomm Incorporated Power-reducing memory subsystem having a system cache and local resource management
US20180024610A1 (en) 2016-07-22 2018-01-25 Futurewei Technologies, Inc. Apparatus and method for setting a clock speed/voltage of cache memory based on memory request information
KR102462507B1 (ko) 2017-06-29 2022-11-02 삼성전자주식회사 프로세서, 이를 포함하는 컴퓨팅 장치 및 프로세서 저전력 모드 진입 방법

Also Published As

Publication number Publication date
US11899584B2 (en) 2024-02-13
US20230013288A1 (en) 2023-01-19
US20240152456A1 (en) 2024-05-09
CN115617708A (zh) 2023-01-17

Similar Documents

Publication Publication Date Title
US11301174B2 (en) Memory system, memory controller and method for operating memory system
US20230205688A1 (en) Memory system, memory controller, and method for operating same
KR20220105303A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102653659B1 (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20210143387A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210012123A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20230072196A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20230049858A (ko) 메모리 컨트롤러 및 메모리 컨트롤러의 동작 방법
KR20220079264A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220025405A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210071314A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20210028335A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
US11507509B2 (en) Memory system, memory controller and method for operating memory system for determining whether to perform direct write based on reference write size
US11899584B2 (en) System setting operating frequency of random access memory based on cache hit ratio and operating method thereof
US11941272B2 (en) Memory system and operating method of memory system
US11893255B2 (en) Memory system for managing data corresponding to a plurality of zones and operating method thereof
US11386000B2 (en) Memory system, memory controller and method for operating memory system in which different processors search for mapping information using different map search engines
US11636007B2 (en) Memory system and operating method thereof for flushing data in data cache with parity
US11755248B2 (en) Memory system and operating method of memory system
US20230376246A1 (en) Memory system, memory controller and operating method of the memory system operating as read boost mode
US11709610B2 (en) Memory system, memory controller and operating method
KR20230135334A (ko) 가비지 컬렉션을 제어하는 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20220142660A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220117998A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220118011A (ko) 메모리 장치 및 메모리 장치의 동작 방법