KR20230010866A - 표시 장치 및 표시 장치의 제조 방법 - Google Patents

표시 장치 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20230010866A
KR20230010866A KR1020210090910A KR20210090910A KR20230010866A KR 20230010866 A KR20230010866 A KR 20230010866A KR 1020210090910 A KR1020210090910 A KR 1020210090910A KR 20210090910 A KR20210090910 A KR 20210090910A KR 20230010866 A KR20230010866 A KR 20230010866A
Authority
KR
South Korea
Prior art keywords
layer
connection pattern
disposed
display device
sub
Prior art date
Application number
KR1020210090910A
Other languages
English (en)
Inventor
박재현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210090910A priority Critical patent/KR20230010866A/ko
Priority to US17/705,545 priority patent/US20230011322A1/en
Priority to EP22183497.1A priority patent/EP4120354A1/en
Priority to CN202210853334.8A priority patent/CN115696983A/zh
Priority to CN202221765495.3U priority patent/CN218123410U/zh
Publication of KR20230010866A publication Critical patent/KR20230010866A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3246—
    • H01L51/0005—
    • H01L51/5203—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H01L2227/323—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 서브 화소 영역 및 콘택 영역을 포함하는 기판, 기판 상의 콘택 영역에 배치되는 보조 배선, 보조 배선 상에 배치되는 연결 패턴, 기판 상의 서브 화소 영역에 배치되는 발광층, 발광층 및 연결 패턴 상에 배치되고, 연결 패턴을 노출시키는 미세 개구들을 포함하는 상부 공통층 및 상부 공통층 상에 배치되고, 미세 개구들을 관통하여 연결 패턴과 접촉하는 상부 전극을 포함할 수 있다.

Description

표시 장치 및 표시 장치의 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING DISPLAY DEVICE}
본 발명은 표시 장치 및 표시 장치의 제조 방법에 관한 것이다. 보다 상세하게는, 본 발명은 보조 배선을 포함하는 표시 장치 및 보조 배선을 포함하는 표시 장치의 제조 방법에 관한 것이다.
평판 표시 장치는 경량 및 박형 등의 특성으로 인하여, 음극선관 표시 장치를 대체하는 표시 장치로써 사용되고 있다. 이러한 평판 표시 장치의 대표적인 예로서 액정 표시 장치, 유기 발광 표시 장치, 퀀텀닷 표시 장치 등이 있다.
최근, 크기가 대형화되고, 고해상도를 갖는 표시 장치가 개발되고 있다. 표시 장치는 표시 영역, 패드 영역 등을 포함할 수 있다. 여기서, 표시 영역에는 화소들이 배치될 수 있고, 화소들을 통해 영상이 표시될 수 있다. 또한, 표시 영역의 최외곽에는 화소들과 전기적으로 연결되는 신호 배선들 및 전원 배선들이 배치될 수 있다. 더욱이, 패드 영역에는 패드 전극들이 배치될 수 있다. 외부 장치는 신호들 및 전원 전압 등을 생성할 수 있고, 패드 전극들 및 배선들을 통해 신호들 및 전원 전압을 화소에 제공할 수 있다.
표시 장치가 대형화되어 표시 영역의 크기가 넓어짐에 따라, 전압 강하 현상이 발생될 수 있다. 이를 해결하기 위해, 전원 전압이 제공되는 보조 배선들이 표시 영역에 배치될 수 있다. 예를 들면, 화소에 포함된 캐소드 전극과 보조 배선이 연결됨으로써, 보조 배선에 인가된 전원 전압이 화소 영역에 배치된 캐소드 전극에 추가적으로 제공될 수 있고, 전압 강하 현상이 발생하지 않을 수 있다.
본 발명의 일 목적은 보조 배선을 포함하는 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 보조 배선을 포함하는 표시 장치의 제조 방법을 제공하는 것이다.
그러나, 본 발명이 상술한 목적들에 의해 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 표시 장치는 서브 화소 영역 및 콘택 영역을 포함하는 기판, 상기 기판 상의 상기 콘택 영역에 배치되는 보조 배선, 상기 보조 배선 상에 배치되는 연결 패턴, 상기 기판 상의 상기 서브 화소 영역에 배치되는 발광층, 상기 발광층 및 상기 연결 패턴 상에 배치되고, 상기 연결 패턴을 노출시키는 미세 개구들을 포함하는 상부 공통층 및 상기 상부 공통층 상에 배치되고, 상기 미세 개구들을 관통하여 상기 연결 패턴과 접촉하는 상부 전극을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 상부 공통층의 상기 미세 개구들은 상기 연결 패턴과 상기 상부 전극이 중첩하는 부분과 인접하여 위치할 수 있다.
예시적인 실시예들에 있어서, 상기 표시 장치는 상기 기판과 상기 상부 전극 사이에 배치되고, 상기 서브 화소 영역에 형성된 제1 개구 및 상기 콘택 영역에 형성된 제2 개구를 갖는 화소 정의막을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 발광층은 상기 제1 개구에만 배치되고, 상기 상부 공통층은 상기 제1 개구 및 상기 제2 개구 모두에 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 화소 정의막은 상기 연결 패턴의 양측부를 커버할 수 있다.
예시적인 실시예들에 있어서, 상기 표시 장치는 상기 기판과 상기 발광층 사이의 상기 서브 화소 영역에 배치되는 하부 전극을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 하부 전극과 상기 연결 패턴은 동일한 층 상에 위치할 수 있다.
예시적인 실시예들에 있어서, 상기 표시 장치는 상기 하부 전극과 상기 발광층 사이의 상기 서브 화소 영역에 배치되는 하부 공통층을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 상부 공통층 및 상기 하부 공통층 각각은 유기 물질을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 표시 장치는 상기 기판과 상기 발광층 사이에 배치되는 평탄화층 및 상기 평탄화층 상에 배치되고, 상기 연결 패턴의 제1 측부를 커버하며, 상기 연결 패턴의 제2 측부를 노출시키는 화소 정의막을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 상부 공통층은 상기 콘택 영역에서 상기 평탄화층과 접촉할 수 있다.
예시적인 실시예들에 있어서, 상기 표시 장치는 상기 기판 상에 배치되는 층간 절연층, 상기 층간 절연층 상에 배치되고, 상기 콘택 영역에서 상기 층간 절연층을 노출시키는 제1 개구를 갖는 평탄화층 및 상기 평탄화층 상에 배치되고, 상기 연결 패턴의 제1 측부를 커버하며, 상기 연결 패턴의 제2 측부를 노출시키는 제2 개구를 갖는 화소 정의막을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 상부 공통층은 상기 콘택 영역에서 상기 층간 절연층과 접촉할 수 있다.
예시적인 실시예들에 있어서, 상기 표시 장치는 상기 층간 절연층 상의 상기 콘택 영역에 배치되는 접촉 패턴을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 접촉 패턴의 일 부분은 상기 연결 패턴과 접촉하고, 상기 접촉 패턴의 나머지 부분은 상기 상부 공통층과 접촉할 수 있다.
예시적인 실시예들에 있어서, 상기 접촉 패턴은 상기 보조 배선과 동일한 층 상에 배치될 수 있다.
전술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 표시 장치의 제조 방법은 서브 화소 영역 및 콘택 영역을 포함하는 기판을 제공하는 단계, 상기 기판 상의 상기 콘택 영역에 보조 배선을 형성하는 단계, 상기 보조 배선 상에 연결 패턴을 형성하는 단계, 상기 기판 상의 상기 서브 화소 영역에 발광층을 형성하는 단계, 상기 발광층 및 상기 연결 패턴 상에 상부 공통층을 형성하는 단계, 상기 상부 공통층 상에 상부 전극을 형성하는 단계, 상기 상부 전극과 상기 연결 패턴 사이에 위치하는 상기 상부 공통층이 절연 파괴되어 미세 개구가 형성되도록 상기 보조 배선과 상기 상부 전극에 전압을 인가하는 단계 및 상기 상부 전극이 상기 미세 개구를 관통하여 상기 상부 전극을 상기 연결 패턴과 접촉시키는 단계를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 상부 전극이 상기 미세 개구를 관통하여 상기 상부 전극을 상기 연결 패턴과 접촉시키는 단계는 상기 상부 전극과 상기 연결 패턴 사이에서 발생한 열에 의해 상기 콘택 영역에 위치하는 상기 상부 전극의 일부를 용융시키는 단계, 상기 용융된 상부 전극으로 상기 미세 개구를 채우는 단계 및 상기 미세 개구를 관통한 상기 용융된 상부 전극을 상기 연결 패턴과 접촉시키는 단계를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 표시 장치의 제조 방법은 상기 보조 배선 상에 상기 연결 패턴을 형성하는 단계와 동시에 상기 기판 상의 상기 서브 화소 영역에 하부 전극을 형성하는 단계를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 표시 장치의 제조 방법은 상기 기판 상의 상기 서브 화소 영역에 발광층을 형성하는 단계 이전에 상기 하부 전극 상에 하부 공통층을 형성하는 단계를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 하부 공통층 및 상기 상부 공통층 각각은 유기 물질을 포함하며, 상기 하부 공통층 및 상기 발광층은 잉크젯 프린팅 방식으로 형성되고, 상기 상부 공통층은 진공 증착 방식으로 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 표시 장치의 제조 방법은 상기 하부 전극 및 상기 연결 패턴을 형성한 후, 상기 서브 화소 영역에서 상기 하부 전극의 양측부 및 상기 콘택 영역에서 상기 연결 패턴의 양측부를 덮는 화소 정의막을 형성하는 단계를 더 포함할 수 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치는 미세 개구들을 포함하는 상부 공통층을 포함함으로써, 상부 전극과 연결 패턴을 용이하게 전기적으로 연결될 수 있다. 이에 따라, 표시 장치에는 전압 강하 현상이 발생되지 않을 수 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치의 제조 방법에 있어서, 보조 배선과 상부 전극에 전압을 인가하는 공정과 같은 상대적으로 간단한 공정을 통해 상부 공통층에 미세 개구들을 형성할 수 있고, 상부 전극과 연결 패턴을 용이하게 전기적으로 연결시킬 수 있다. 이에 따라, 표시 장치에는 전압 강하 현상이 발생되지 않을 수 있다.
또한, 레이저 드릴링 공정과 같은 추가적인 공정 없이 상부 전극과 연결 패턴을 전기적으로 연결시킴으로써, 표시 장치의 제조 비용이 상대적으로 감소될 수 있다.
다만, 본 발명의 효과가 상술한 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 예시적인 실시예들에 따른 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 A 영역을 확대 도시한 부분 확대 평면도이다.
도 3은 도 1의 표시 장치와 전기적으로 연결된 외부 장치를 설명하기 위한 블록도이다.
도 4는 도 2의 서브 화소 영역에 배치된 서브 화소 회로 및 유기 발광 소자를 나타내는 회로도이다.
도 5는 도 2의 I-I'라인을 따라 절단한 단면도이다.
도 6은 도 5의 상부 공통층에 형성된 미세 개구들을 설명하기 위한 평면도이다.
도 7은 도 5의 발광층을 설명하기 위한 단면도이다.
도 8 내지 19는 본 발명의 예시적인 실시예들에 따른 표시 장치의 제조 방법을 나타내는 도면들이다.
도 20은 본 발명의 예시적인 실시예들에 따른 표시 장치를 나타내는 단면도이다.
도 21은 본 발명의 예시적인 실시예들에 따른 표시 장치를 나타내는 단면도이다.
도 22는 본 발명의 예시적인 실시예들에 따른 표시 장치를 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 예시적인 실시예들에 따른 표시 장치들 및 표시 장치의 제조 방법에 대하여 상세하게 설명한다. 첨부한 도면들에 있어서, 동일하거나 유사한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 예시적인 실시예들에 따른 표시 장치를 나타내는 평면도이고, 도 2는 도 1의 A 영역을 확대 도시한 부분 확대 평면도이다. 도 3은 도 1의 표시 장치와 전기적으로 연결된 외부 장치를 설명하기 위한 블록도이다.
도 1, 2 및 3을 참조하면, 표시 장치(100)는 보조 배선(650), 패드 전극들(470) 등을 포함할 수 있다.
또한, 표시 장치(100)는 표시 영역(10) 및 패드 영역(60)을 포함할 수 있다. 다시 말하면, 표시 장치(100)가 표시 영역(10) 및 패드 영역(60)으로 구분될 수 있다. 여기서, 표시 영역(10)은 제1 서브 화소 영역(11), 제2 서브 화소 영역(12), 제3 서브 화소 영역(13) 및 콘택 영역(20)을 포함할 수 있다. 예를 들면, 제1 내지 제3 서브 화소 영역들(11, 12, 13) 및 콘택 영역(20)이 하나의 화소 영역을 정의될 수 있고, 상기 화소 영역들이 표시 장치(100)의 상면에 실질적으로 평행한 제1 방향(D1) 및 제1 방향(D1)에 실질적으로 직교하는 제2 방향(D2)을 따라 반복적으로 배열될 수 있다. 즉, 상기 화소 영역들은 표시 영역(10)에 격자 형상으로 전체적으로 배열될 수 있다. 더욱이, 표시 영역(10)의 일측에 패드 영역(60)이 위치할 수 있다.
제1 내지 제3 서브 화소 영역들(11, 12, 13) 각각에는 도 4의 서브 화소(SP)가 배치될 수 있고, 서브 화소(SP)는 트랜지스터들, 유기 발광 소자 등을 포함할 수 있다. 서브 화소(SP)를 통해 표시 영역(10)에 영상이 표시될 수 있다.
예를 들면, 서브 화소들(SP)은 제1, 제2 및 제3 서브 화소들을 포함할 수 있다. 상기 제1 서브 화소는 적색광을 방출할 수 있는 제1 유기 발광 소자를 포함할 수 있고, 상기 제2 서브 화소는 녹색광을 방출할 수 있는 제2 유기 발광 소자를 포함할 수 있으며, 상기 제3 서브 화소는 청색광을 방출할 수 있는 제3 유기 발광 소자를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 유기 발광 소자는 상기 제1 서브 화소에 포함된 트랜지스터들과 중첩하여 배치될 수 있고, 상기 제2 유기 발광 소자는 상기 제2 서브 화소에 포함된 트랜지스터들과 중첩하여 배치될 수 있으며, 상기 제3 유기 발광 소자는 제3 서브 화소에 포함된 트랜지스터들과 중첩하여 배치될 수 있다. 선택적으로, 상기 제1 유기 발광 소자가 상기 제1 서브 화소에 포함된 상기 트랜지스터들의 일부 및 상기 제1 서브 화소와 다른 서브 화소에 포함된 트랜지스터들의 일부와 중첩하여 배치될 수도 있고, 상기 제2 유기 발광 소자가 상기 제2 서브 화소에 포함된 상기 트랜지스터들의 일부 및 상기 제2 서브 화소와 다른 서브 화소에 포함된 트랜지스터들의 일부와 중첩하여 배치될 수도 있으며, 상기 제3 유기 발광 소자가 상기 제3 서브 화소에 포함된 상기 트랜지스터들의 일부 및 상기 제3 서브 화소와 다른 서브 화소에 포함된 트랜지스터들의 일부와 중첩하여 배치될 수도 있다. 예를 들면, 상기 제1 내지 제3 유기 발광 소자들은 같은 크기의 직사각형이 차례로 배열되는 방식, 상대적으로 넓은 면적을 갖는 청색 유기 발광 소자를 포함하는 방식, 백색 유기 발광 소자를 더 포함하는 방식, RG-GB 반복 형태로 나열된 방식 등을 이용하여 배열될 수 있다.
또한, 서브 화소(SP)에는 적어도 하나의 구동 트랜지스터, 적어도 하나의 스위칭 트랜지스터, 적어도 하나의 커패시터 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 서브 화소(SP)는 하나의 구동 트랜지스터(예를 들어, 도 4의 제1 트랜지스터(TR1)) 및 6개의 스위칭 트랜지스터들(예를 들어, 도 4의 제2 내지 제7 트랜지스터들(TR2, TR3, TR4, TR5, TR6, TR7)), 하나의 스토리지 커패시터(예를 들어, 도 4의 스토리지 커패시터(CST)) 등을 포함할 수 있다.
다만, 본 발명의 표시 장치(100), 표시 영역(10), 제1 내지 제3 서브 화소 영역들(11, 12, 13), 콘택 영역(20) 및 패드 영역(60) 각각의 형상이 사각형의 평면 형상을 갖는 것으로 설명하였지만, 표시 장치(100), 표시 영역(10), 제1 내지 제3 서브 화소 영역들(11, 12, 13), 콘택 영역(20) 및 패드 영역(60) 각각의 형상이 이에 한정되는 것은 아니다. 예를 들면, 표시 장치(100), 표시 영역(10), 제1 내지 제3 서브 화소 영역들(11, 12, 13), 콘택 영역(20) 및 패드 영역(60) 각각의 형상은 삼각형의 평면 형상, 마름모의 평면 형상, 다각형의 평면 형상, 원형의 평면 형상, 타원형의 평면 형상 또는 트랙형의 평면 형상을 가질 수도 있다.
또한, 본 발명의 하나의 화소 영역이 하나의 콘택 영역(20)을 포함하는 것으로 설명하였으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 하나의 화소 영역이 적어도 하나의 콘택 영역(20)을 포함할 수도 있고, 인접한 2개의 화소 영역들이 하나의 콘택 영역(20)을 포함할 수도 있다.
표시 영역(10)에는 복수의 배선들이 배치될 수 있다. 예를 들면, 상기 배선들은 데이터 신호 배선, 게이트 신호 배선, 발광 제어 신호 배선, 게이트 초기화 신호 배선, 초기화 전원 배선, 제1 전원 배선, 보조 배선(650) 등을 포함할 수 있다. 상기 배선들은 서브 화소들(SP)과 전기적으로 연결될 수 있다. 또한, 표시 영역(10)의 최외곽에는 제2 전원 배선, 게이트 구동부, 데이터 구동부 등이 배치될 수도 있다.
예시적인 실시예들에 있어서, 보조 배선(650)이 제2 방향(D2)을 따라 연장할 수 있고, 콘택 영역(20)에서 보조 배선(650)과 서브 화소(SP)가 전기적으로 연결될 수 있다. 예를 들면, 표시 영역(10)에서 제2 방향(D2)으로 배열되는 상기 화소 영역들과 하나의 보조 배선(650)이 중첩할 수 있고, 보조 배선들(650)이 제1 방향(D1)으로 서로 이격하여 반복하여 배열될 수 있다.
다만, 본 발명의 보조 배선(650)이 제2 방향(D2)으로 연장하는 것으로 설명하였으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 보조 배선(650)은 제1 방향(D1)으로 연장할 수 있고, 보조 배선들(650)이 제2 방향(D2)으로 서로 이격하여 반복하여 배열될 수도 있다.
패드 영역(60)에는 패드 전극들(470)이 배치될 수 있다. 패드 전극들(470)은 제1 방향(D1)을 따라 서로 이격되어 배열될 수 있다. 패드 전극들(470) 각각은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 패드 전극들(470) 각각은 복수의 금속층들을 포함하는 다층 구조를 가질 수도 있다. 예를 들면, 상기 금속층들은 두께가 서로 다르거나 서로 다른 물질들을 포함할 수 있다.
또한, 외부 장치(101)는 연성 인쇄 회로 기판(flexible printed circuit board FPCB)을 통해 표시 장치(100)와 전기적으로 연결될 수 있다. 예를 들면, FPCB의 일측은 패드 전극들(470)과 직접적으로 접촉할 수 있고, FPCB의 타측은 외부 장치(101)와 직접적으로 접촉할 수 있다. 외부 장치(101)는 데이터 신호, 게이트 신호, 발광 제어 신호, 게이트 초기화 신호, 초기화 전압, 전원 전압 등을 생성할 수 있고, 상기 데이터 신호, 상기 게이트 신호, 상기 발광 제어 신호, 상기 게이트 초기화 신호, 상기 초기화 전압, 상기 전원 전압 등이 상기 연성 인쇄 회로 기판을 통해 서브 화소(SP)에 제공될 수 있다. 또한, FPCB에는 구동 집적 회로가 실장될 수 있다. 다른 예시적인 실시예들에 있어서, 상기 구동 집적 회로가 패드 전극들(470)과 인접하여 표시 장치(100)에 실장될 수도 있다. 선택적으로, FPCB를 대신하여 인쇄 회로 기판(printed circuit board PCB), 연성 플랫 케이블(flexible flat cable FFC)을 이용하여 표시 장치(100)와 외부 장치(101)가 연결될 수도 있다.
도 4는 도 2의 서브 화소 영역에 배치된 서브 화소 회로 및 유기 발광 소자를 나타내는 회로도이다.
도 4를 참조하면, 표시 장치(100)는 제1 내지 제3 서브 화소 영역들(11, 12, 13) 각각에 배치된 서브 화소(SP)를 포함할 수 있고, 서브 화소(SP)는 서브 화소 회로(SPC) 및 유기 발광 소자(OLED)(예를 들어, 도 5의 서브 화소 구조물(200))를 포함할 수 있다. 여기서, 서브 화소 회로(SPC)는 제1 내지 제7 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7)(예를 들어, 도 5의 반도체 소자(250)), 스토리지 커패시터(CST) 등을 포함할 수 있다. 또한, 서브 화소 회로(SPC) 또는 유기 발광 소자(OLED)는 제1 전원 전압(ELVDD)이 인가되는 배선, 제2 전원 전압(ELVSS)이 인가되는 배선, 제2 전원 전압(ELVSS)이 인가되는 보조 배선, 초기화 전압(VINT)이 인가되는 배선, 데이터 신호(DATA)가 인가되는 배선, 게이트 신호(GW)가 인가되는 배선, 게이트 초기화 신호(GI)가 인가되는 배선, 발광 제어 신호(EM)가 인가되는 배선, 소자 초기화 신호(GB)가 인가되는 배선 등과 연결될 수 있다. 전술한 바와 같이, 제1 트랜지스터(TR1)는 구동 트랜지스터에 해당될 수 있고, 제2 내지 제7 트랜지스터들(TR2, TR3, TR4, TR5, TR6, TR7)은 스위칭 트랜지스터에 해당될 수 있다. 제1 내지 제7 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7) 각각은 제1 단자, 제2 단자, 채널 및 게이트 단자를 포함할 수 있다. 예시적인 실시예들에 있어서, 상기 제1 단자가 소스 단자이고 상기 제2 단자가 드레인 단자일 수 있다. 선택적으로, 상기 제1 단자가 드레인 단자일 수 있고, 상기 제2 단자가 소스 단자일 수도 있다.
유기 발광 소자(OLED)는 구동 전류(ID)에 기초하여 광을 출력할 수 있다. 유기 발광 소자(OLED)는 제1 단자 및 제2 단자를 포함할 수 있다. 예시적인 실시예들에 있어서, 유기 발광 소자(OLED)의 제2 단자는 제2 전원 전압(ELVSS)을 공급받을 수 있고, 유기 발광 소자(OLED)의 제1 단자는 제1 전원 전압(ELVDD)을 공급받을 수 있다. 예를 들면, 유기 발광 소자(OLED)의 제1 단자는 애노드 단자이고, 유기 발광 소자(OLED)의 제2 단자는 캐소드 단자일 수 있다. 선택적으로, 유기 발광 소자(OLED)의 제1 단자는 캐소드 단자이고, 유기 발광 소자(OLED)의 제2 단자는 애노드 단자일 수도 있다. 예시적인 실시예들에 있어서, 유기 발광 소자(OLED)의 상기 애노드 단자는 도 5의 하부 전극(290)에 해당될 수 있고, 유기 발광 소자(OLED)의 상기 캐소드 단자는 도 5의 상부 전극(340)에 해당될 수 있다. 예시적인 실시예들에 있어서, 보조 배선(650)은 상부 전극(340)과 연결될 수 있다.
제1 트랜지스터(TR1)는 구동 전류(ID)를 생성할 수 있다. 예시적인 실시예들에 있어서, 제1 트랜지스터(TR1)는 포화 영역에서 동작할 수 있다. 이러한 경우, 제1 트랜지스터(TR1)는 상기 게이트 단자와 상기 소스 단자 사이의 전압차에 기초하여 구동 전류(ID)를 생성할 수 있다. 또한, 유기 발광 소자(OLED)에 공급되는 구동 전류(ID)의 크기에 기초하여 계조가 표현될 수 있다. 선택적으로, 제1 트랜지스터(TR1)는 선형 영역에서 동작할 수도 있다. 이러한 경우, 일 프레임 내에서 유기 발광 소자(OLED)에 구동 전류가 공급되는 시간의 합에 기초하여 계조가 표현될 수 있다.
제2 트랜지스터(TR2)의 게이트 단자는 게이트 신호(GW)를 공급받을 수 있다. 제2 트랜지스터(TR2)의 제1 단자는 데이터 신호(DATA)를 공급받을 수 있다. 제2 트랜지스터(TR2)의 제2 단자는 제1 트랜지스터(TR1)의 제1 단자에 연결될 수 있다. 제2 트랜지스터(TR2)는 게이트 신호(GW)의 활성화 구간 동안 데이터 신호(DATA)를 제1 트랜지스터(TR1)의 제1 단자로 공급할 수 있다. 이러한 경우, 제2 트랜지스터(TR2)는 선형 영역에서 동작할 수 있다.
제3 트랜지스터(TR3)의 게이트 단자는 게이트 신호(GW)를 공급받을 수 있다. 제3 트랜지스터(TR3)의 제1 단자는 제1 트랜지스터(TR1)의 게이트 단자에 연결될 수 있다. 제3 트랜지스터(TR3)의 제2 단자는 제1 트랜지스터(TR1)의 제2 단자에 연결될 수 있다. 제3 트랜지스터(TR3)는 게이트 신호(GW)의 활성화 구간 동안 제1 트랜지스터(TR1)의 게이트 단자와 제1 트랜지스터(TR1)의 제2 단자를 연결할 수 있다.
제4 트랜지스터(TR4)의 게이트 단자는 게이트 초기화 신호(GI)를 공급받을 수 있다. 제4 트랜지스터(TR4)의 제1 단자는 초기화 전압(VINT)을 공급받을 수 있다. 제4 트랜지스터(TR4)의 제2 단자는 제1 트랜지스터(TR1)의 게이트 단자에 연결될 수 있다. 제4 트랜지스터(TR4)는 게이트 초기화 신호(GI)의 활성화 구간 동안 초기화 전압(VINT)을 제1 트랜지스터(TR1)의 게이트 단자에 공급할 수 있다. 이러한 경우, 제4 트랜지스터(TR4)는 선형 영역에서 동작할 수 있다. 즉, 제4 트랜지스터(TR4)는 게이트 초기화 신호(GI)의 활성화 구간 동안 제1 트랜지스터(TR1)의 게이트 단자를 초기화 전압(VINT)으로 초기화시킬 수 있다. 예시적인 실시예들에 있어서, 초기화 전압(VINT)의 전압 레벨은 이전 프레임에서 스토리지 커패시터(CST)에 의해 유지된 데이터 신호(DATA)의 전압 레벨보다 충분히 낮은 전압 레벨을 가질 수 있고, 상기 초기화 전압(VINT)이 제1 트랜지스터(TR1)의 게이트 단자에 공급될 수 있다. 다른 예시적인 실시예들에 있어서, 초기화 전압의 전압 레벨은 이전 프레임에서 스토리지 커패시터에 의해 유지된 데이터 신호의 전압 레벨보다 충분히 높은 전압 레벨을 가질 수 있고, 상기 초기화 전압이 제1 트랜지스터의 게이트 단자에 공급될 수 있다. 예시적인 실시예들에 있어서, 게이트 초기화 신호(GI)는 일 수평 시간 전의 게이트 신호(GW)와 실질적으로 동일한 신호일 수 있다.
제5 트랜지스터(TR5)의 게이트 단자는 발광 제어 신호(EM)를 공급받을 수 있다. 제5 트랜지스터(TR5)의 제1 단자는 제1 전원 전압(ELVDD)을 공급받을 수 있다. 제5 트랜지스터(TR5)의 제2 단자는 제1 트랜지스터(TR1)의 제1 단자에 연결될 수 있다. 제5 트랜지스터(TR5)는 발광 제어 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)의 제1 단자에 제1 전원 전압(ELVDD)을 공급할 수 있다. 이와 반대로, 제5 트랜지스터(TR5)는 발광 제어 신호(EM)의 비활성화 구간 동안 제1 전원 전압(ELVDD)의 공급을 차단시킬 수 있다. 이러한 경우, 제5 트랜지스터(TR5)는 선형 영역에서 동작할 수 있다. 제5 트랜지스터(TR5)가 발광 제어 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)의 제1 단자에 제1 전원 전압(ELVDD)을 공급함으로써, 제1 트랜지스터(TR1)는 구동 전류(ID)를 생성할 수 있다. 또한, 제5 트랜지스터(TR5)가 발광 제어 신호(EM)의 비활성화 구간 동안 제1 전원 전압(ELVDD)의 공급을 차단함으로써, 제1 트랜지스터(TR1)의 제1 단자에 공급된 데이터 신호(DATA)가 제1 트랜지스터(TR1)의 게이트 단자로 공급될 수 있다.
제6 트랜지스터(TR6)(예를 들어, 도 5의 반도체 소자(250))의 게이트 단자는 발광 제어 신호(EM)를 공급받을 수 있다. 제6 트랜지스터(TR6)의 제1 단자는 제1 트랜지스터(TR1)의 제2 단자에 연결될 수 있다. 제6 트랜지스터(TR6)의 제2 단자는 유기 발광 소자(OLED)의 제1 단자에 연결될 수 있다. 제6 트랜지스터(TR6)는 발광 제어 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)를 유기 발광 소자(OLED)에 공급할 수 있다. 이러한 경우, 제6 트랜지스터(TR6)는 선형 영역에서 동작할 수 있다. 즉, 제6 트랜지스터(TR6)가 발광 제어 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)를 유기 발광 소자(OLED)에 공급함으로써, 유기 발광 소자(OLED)는 광을 출력할 수 있다. 또한, 제6 트랜지스터(TR6)가 발광 제어 신호(EM)의 비활성화 구간 동안 제1 트랜지스터(TR1)와 유기 발광 소자(OLED)를 전기적으로 서로 분리시킴으로써, 제1 트랜지스터(TR1)의 제2 단자에 공급된 데이터 신호(DATA)(예를 들어, 문턱 전압 보상이 된 데이터 신호)가 제1 트랜지스터(TR1)의 게이트 단자로 공급될 수 있다.
제7 트랜지스터(TR7)의 게이트 단자는 소자 초기화 신호(GB)를 공급받을 수 있다. 제7 트랜지스터(TR7)의 제1 단자는 초기화 전압(VINT)을 공급받을 수 있다. 제7 트랜지스터(TR7)의 제2 단자는 유기 발광 소자(OLED)의 제1 단자에 연결될 수 있다. 제7 트랜지스터(TR7)는 소자 초기화 신호(GB)의 활성화 구간 동안 초기화 전압(VINT)을 유기 발광 소자(OLED)의 제1 단자에 공급할 수 있다. 이러한 경우, 제7 트랜지스터(TR7)는 선형 영역에서 동작할 수 있다. 즉, 제7 트랜지스터(TR7)는 소자 초기화 신호(GB)의 활성화 구간 동안 유기 발광 소자(OLED)의 제1 단자를 초기화 전압(VINT)으로 초기화시킬 수 있다. 선택적으로, 게이트 초기화 신호(GI)와 소자 초기화 신호(GB)는 실질적으로 동일한 신호일 수 있다.
스토리지 커패시터(CST)는 제1 단자 및 제2 단자를 포함할 수 있다. 스토리지 커패시터(CST)는 제1 전원 전압(ELVDD) 배선과 제1 트랜지스터(TR1)의 게이트 단자 사이에 연결될 수 있다. 예를 들면, 스토리지 커패시터(CST)의 제1 단자는 제1 트랜지스터(TR1)의 게이트 단자에 연결될 수 있고, 스토리지 커패시터(CST)의 제2 단자는 제1 전원 전압(ELVDD)을 공급받을 수 있다. 스토리지 커패시터(CST)는 스캔 신호(GW)의 비활성화 구간 동안 제1 트랜지스터(TR1)의 게이트 단자의 전압 레벨을 유지할 수 있다. 스캔 신호(GW)의 비활성화 구간은 발광 제어 신호(EM)의 활성화 구간을 포함할 수 있고, 발광 제어 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)는 유기 발광 소자(OLED)에 공급될 수 있다. 따라서, 스토리지 커패시터(CST)가 유지하는 전압 레벨에 기초하여 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)가 유기 발광 소자(OLED)에 공급될 수 있다.
다만, 본 발명의 서브 화소 회로(SPC)가 7개의 트랜지스터들 및 하나의 스토리지 커패시터를 포함하는 것으로 설명하였지만, 본 발명의 구성이 이에 한정되는 것을 아니다. 예를 들면, 서브 화소 회로(SPC)는 적어도 하나의 트랜지스터 및 적어도 하나의 스토리지 커패시터를 포함하는 구성을 가질 수도 있다.
도 5는 도 2의 I-I'라인을 따라 절단한 단면도이고, 도 6은 도 5의 상부 공통층에 형성된 미세 개구들을 설명하기 위한 평면도이다. 도 7은 도 5의 발광층을 설명하기 위한 단면도이다.
도 5, 6 및 7을 참조하면, 표시 장치(100)는 기판(110), 버퍼층(115), 반도체 소자(250), 보조 배선(650), 평탄화층(270), 연결 패턴(295), 서브 화소 구조물(200), 화소 정의막(310) 등을 포함할 수 있다. 여기서, 반도체 소자(250)는 액티브층(130), 게이트 절연층(150), 게이트 전극(170), 층간 절연층(190), 소스 전극(210) 및 드레인 전극(230)을 포함할 수 있고, 서브 화소 구조물(200)은 하부 전극(290), 발광 구조물(330) 및 상부 전극(340)을 포함할 수 있다. 또한, 발광 구조물(330)은 하부 공통층(320), 발광층(335) 및 상부 공통층(325)을 포함할 수 있다. 더욱이, 하부 공통층(320)은 정공 주입층(321), 정공 수송층(322)을 포함할 수 있고, 상부 공통층(325)은 전자 수송층(327) 및 전자 주입층(328)을 포함할 수 있다. 예시적인 실시예들에 있어서, 콘택 영역(20)에 위치하는 상부 공통층(325)은 미세 개구들(326)을 포함할 수 있다.
투명한 재료들을 포함하는 기판(110)이 제공될 수 있다. 기판(110)은 연성을 갖는 투명 수지 기판으로 이루어질 수 있다. 예를 들면, 기판(110)은 제1 유기층, 제1 베리어층, 제2 유기층 및 제2 베리어층이 순서대로 적층되는 구성을 가질 수 있다. 상기 제1 베리어층 및 상기 제2 베리어층은 실리콘 산화물과 같은 무기 물질을 포함할 수 있고, 상기 제1 및 제2 유기층들을 통해 침투하는 수분 및/또는 습기를 차단할 수 있다. 또한, 상기 제1 유기층 및 상기 제2 유기층은 폴리이미드계 수지와 같은 가요성을 갖는 유기 절연 물질을 포함할 수 있다.
다른 예시적인 실시예들에 있어서, 기판(110)은 석영(quartz) 기판, 합성 석영(synthetic quartz) 기판, 불화칼슘(calcium fluoride) 기판, 불소가 도핑된 석영(F-doped quartz) 기판, 소다라임(sodalime) 유리 기판, 무알칼리(non-alkali) 유리 기판 등을 포함할 수도 있다.
표시 장치(100)가 제1 내지 제3 서브 화소 영역들(11, 12, 13) 및 콘택 영역(20)을 포함함으로써, 기판(110)도 제1 내지 제3 서브 화소 영역들(11, 12, 13) 및 콘택 영역(20)으로 구분될 수 있다.
다만, 기판(110)이 4개의 층들을 갖는 것으로 설명하였으나, 기판(110)의 구성이 이에 한정되는 것은 아니다. 예를 들면, 다른 예시적인 실시예들에 있어서, 기판(110)은 단일층 또는 복수의 층들로 구성될 수도 있다.
기판(110) 상의 표시 영역(10)에는 버퍼층(115)이 배치될 수 있다. 예를 들면, 버퍼층(115)은 기판(110)으로부터 반도체 소자(250)로 금속 원자들이나 불순물들이 확산되는 현상을 방지할 수 있다. 또한, 버퍼층(115)은 기판(110)의 표면이 균일하지 않을 경우, 기판(110)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 기판(110)의 유형에 따라 기판(110) 상에 두 개 이상의 버퍼층들(115)이 제공될 수 있거나 버퍼층(115)이 배치되지 않을 수 있다. 예를 들면, 버퍼층(115)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 버퍼층(115)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 탄탈륨 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx) 등을 포함할 수 있다.
액티브층(130)이 버퍼층(115) 상의 제2 서브 화소 영역(12)에 배치될 수 있다. 액티브층(130)은 금속 산화물 반도체, 무기물 반도체(예를 들면, 아몰퍼스 실리콘(amorphous silicon), 폴리 실리콘(poly silicon)) 또는 유기물 반도체 등을 포함할 수 있다. 액티브층(130)은 소스 영역, 드레인 영역 및 상기 소스 영역과 드레인 영역 사이에 위치하는 채널 영역을 가질 수 있다.
액티브층(130) 상의 표시 영역(10)에는 게이트 절연층(150)이 배치될 수 있다. 예를 들면, 게이트 절연층(150)은 버퍼층(115) 상에서 액티브층(130)을 충분히 덮을 수 있으며, 액티브층(130)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 게이트 절연층(150)은 버퍼층(115) 상에서 액티브층(130)을 덮으며, 균일한 두께로 액티브층(130)의 프로파일을 따라 배치될 수 있다. 게이트 절연층(150)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 다른 예시적인 실시예들에 있어서, 게이트 절연층(150)은 복수의 절연층들 포함하는 다층 구조를 가질 수도 있다. 상기 절연층들은 서로 다른 물질 및 서로 다른 두께를 가질 수 있다.
게이트 절연층(150) 상의 제2 서브 화소 영역(12)에 게이트 전극(170)이 배치될 수 있다. 게이트 전극(170)은 게이트 절연층(150) 중에서 하부에 액티브층(130)이 위치하는 부분 상에 배치(예를 들어, 액티브층(130)의 상기 채널 영역과 중첩하도록 배치)될 수 있다. 게이트 전극(170)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 게이트 전극(170)은 복수의 금속층들을 포함하는 다층 구조를 가질 수도 있다. 상기 금속층들은 서로 다른 물질 및 서로 다른 두께를 가질 수 있다.
게이트 전극(170) 상의 표시 영역(10)에는 층간 절연층(190)이 배치될 수 있다. 예를 들면, 층간 절연층(190)은 게이트 절연층(150) 상에서 게이트 전극(170)을 충분히 덮을 수 있으며, 게이트 전극(170)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 층간 절연층(190)은 게이트 절연층(150) 상에서 게이트 전극(170)을 덮으며, 균일한 두께로 게이트 전극(170)의 프로파일을 따라 배치될 수도 있다. 층간 절연층(190)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 다른 예시적인 실시예들에 있어서, 층간 절연층(190)은 복수의 절연층들 포함하는 다층 구조를 가질 수도 있다. 상기 절연층들은 서로 다른 물질 및 서로 다른 두께를 가질 수 있다.
층간 절연층(190) 상의 제2 서브 화소 영역(12)에 소스 전극(210) 및 드레인 전극(230)이 배치될 수 있다. 소스 전극(210)은 게이트 절연층(150) 및 층간 절연층(190)의 제1 부분을 제거하여 형성된 콘택홀을 통해 액티브층(130)의 상기 소스 영역에 접속될 수 있고, 드레인 전극(230)은 게이트 절연층(150) 및 층간 절연층(190)의 제2 부분을 제거하여 형성된 콘택홀을 통해 액티브층(130)의 상기 드레인 영역에 접속될 수 있다. 소스 전극(210) 및 드레인 전극(230)은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 소스 전극(210) 및 드레인 전극(230) 각각은 복수의 금속층들을 포함하는 다층 구조를 가질 수도 있다. 상기 금속층들은 서로 다른 물질 및 서로 다른 두께를 가질 수 있다.
이에 따라, 액티브층(130), 게이트 절연층(150), 게이트 전극(170), 층간 절연층(190), 소스 전극(210) 및 드레인 전극(230)을 포함하는 반도체 소자(250)가 배치될 수 있다.
다만, 반도체 소자(250)가 상부 게이트 구조를 갖는 것으로 설명하였으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 반도체 소자(250)는 하부 게이트 구조, 더블 게이트 구조 등을 가질 수도 있다.
또한, 표시 장치(100)가 하나의 반도체 소자를 포함하는 것으로 설명하였으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 표시 장치(100)는 적어도 하나의 반도체 소자, 적어도 하나의 스토리지 커패시터를 포함할 수 있다.
층간 절연층(190) 상의 콘택 영역(20)에 보조 배선(650)이 배치될 수 있다. 예를 들면, 보조 배선(650)은 제1 방향(D1)으로 연장하는 폭을 가질 수 있고, 제2 방향(D2)으로 연장할 수 있다. 다시 말하면, 보조 배선(650)은 층간 절연층(190) 상에서 제2 방향(D2)으로 연장하는 배선으로 기능할 수 있다. 전술한 바와 같이, 보조 배선(650)에는 도 4의 제2 전원 전압(ELVSS)이 제공될 수 있고, 제2 전원 전압(ELVSS)이 연결 패턴(295) 및 상부 공통층(325)의 미세 개구들(326)을 통해 상부 전극(340)과 전기적으로 연결될 수 있다. 예를 들면, 표시 장치(100)가 대형화됨에 따라 표시 영역(10)의 크기도 넓어질 수 있다. 이러한 경우, 상부 전극(340)에서 전압 강하(IR drop) 현상이 발생될 수 있다. 이를 해결하기 위해, 제2 전원 전압(ELVSS)이 제공되는 보조 배선(650)이 표시 영역(10)에 배치될 수 있고, 보조 배선(650)은 콘택 영역(20)에서 상부 전극(340)과 전기적으로 연결됨으로써 보조 배선(650)은 제2 전원 전압(ELVSS)을 상부 전극(340)에 추가적으로 제공할 수 있다. 이에 따라, 상부 전극(340)에 제2 전원 전압(ELVSS)이 추가적으로 제공됨으로써 표시 장치(100)에는 상기 전압 강하 현상이 발생되지 않을 수 있다.
보조 배선(650)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 보조 배선(650)은 금(Au), 은(Ag), 알루미늄(Al), 백금(Pt), 니켈(Ni), 티타늄(Ti), 팔라듐(Pd), 마그네슘(Mg), 칼슘(Ca), 리튬(Li), 크롬(Cr), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 몰리브데늄(Mo), 스칸듐(Sc), 네오디뮴(Nd), 이리듐(Ir), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlNx), 은을 함유하는 합금, 텅스텐 질화물(WNx), 구리를 함유하는 합금, 몰리브데늄을 함유하는 합금, 티타늄 질화물(TiNx), 크롬 질화물(CrNx), 탄탈륨 질화물(TaNx), 스트론튬 루테늄 산화물(SrRuxOy), 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 있어서, 보조 배선(650)과 소스 전극(210) 및 드레인 전극(230)은 동일한 층에 위치할 수 있다. 다른 예시적인 실시예들에 있어서, 보조 배선(650)은 복수의 금속층들을 포함하는 다층 구조를 가질 수도 있다. 상기 금속층들은 서로 다른 물질 및 서로 다른 두께를 가질 수 있다.
다만, 본 발명의 보조 배선(650)이 소스 전극(210) 및 드레인 전극(230)과 동일한 층에 위치하는 것으로 설명하였으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 보조 배선(650)은 게이트 전극(170)과 동일한 층에 위치하거나, 액티브층(130)과 동일한 층에 위치할 수도 있다. 이와는 달리, 보조 배선(650)은 버퍼층(115)과 기판(110) 사이에 배치되거나, 기판(110)에 매립될 수도 있다.
층간 절연층(190), 반도체 소자(250) 및 보조 배선(650) 상에 평탄화층(270)이 배치될 수 있다. 다시 말하면, 평탄화층(270)은 기판(110)과 발광층(335) 사이에 배치될 수 있다. 평탄화층(270)은 상대적으로 두꺼운 두께로 배치될 수 있다. 평탄화층(270)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있다. 예시적인 실시예들에 있어서, 평탄화층(270)은 유기 절연 물질을 포함할 수 있다. 예를 들면, 평탄화층(270)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계 수지, 아크릴계 수지, 에폭시계 수지 등을 포함할 수 있다.
하부 전극(290)은 평탄화층(270) 상의 제2 서브 화소 영역(12)에 배치될 수 있다. 다시 말하면, 하부 전극(290)은 기판(110)과 발광층(335) 사이의 제2 서브 화소 영역(12)에 배치될 수 있다. 예를 들면, 하부 전극(290)은 섬 형상을 가질 수 있고, 실질적으로 제2 서브 화소 영역(12)에만 배치될 수 있다. 하부 전극(290)은 평탄화층(270)의 제1 부분에 형성된 콘택홀을 통해 드레인 전극(230)에 접속될 수 있다. 다시 말하면, 하부 전극(290)은 반도체 소자(250)와 전기적으로 연결될 수 있다. 하부 전극(290)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 하부 전극(290)은 복수의 금속층들을 포함하는 다층 구조를 가질 수 있다. 상기 금속층들은 서로 다른 물질 및 서로 다른 두께를 가질 수 있다. 예를 들면, 하부 전극(290) ITO/Ag/ITO로 적층된 구조를 가질 수 있다.
평탄화층(270) 상의 콘택 영역(20)에 연결 패턴(295)이 배치될 수 있다. 예를 들면, 연결 패턴(295)은 섬 형상을 가질 수 있고, 콘택 영역(20)에만 배치될 수 있다. 연결 패턴(295)은 평탄화층(270)의 제2 부분에 형성된 콘택홀을 통해 보조 배선(650)에 접속될 수 있고, 상기 제2 부분에 형성된 상기 콘택홀은 콘택 영역(20)에 위치할 수 있다. 다시 말하면, 연결 패턴(295)은 보조 배선(650)과 전기적으로 연결될 수 있다. 연결 패턴(295)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 있어서, 연결 패턴(295)과 하부 전극(290)은 동일한 층 상에 위치할 수 있다. 다른 예시적인 실시예들에 있어서, 연결 패턴(295)은 복수의 금속층들을 포함하는 다층 구조를 가질 수도 있다. 상기 금속층들은 서로 다른 물질 및 서로 다른 두께를 가질 수 있다.
화소 정의막(310)이 평탄화층(270) 상에 배치될 수 있다. 다시 말하면, 화소 정의막(310)은 기판(110)과 상부 전극(340) 사이에 배치될 수 있다. 화소 정의막(310)은 제2 서브 화소 영역(12)에 형성된 제1 개구(311) 및 콘택 영역(20)에 형성된 제2 개구(312)를 포함할 수 있다. 예시적인 실시예들에 있어서, 표시 장치(100)의 단면도에서 화소 정의막(310)은 하부 전극(290)의 양측부를 커버할 수 있고, 하부 전극(290)의 상면의 일부를 노출시킬 수 있다. 다시 말하면, 표시 장치(100)의 평면도에서 화소 정의막(310)은 하부 전극(290)의 최외곽과 중첩할 수 있다. 또한, 표시 장치(100)의 단면도에서 화소 정의막(310)은 연결 패턴(295)의 양측부를 커버할 수 있고, 연결 패턴(295)의 상면의 일부를 노출시킬 수 있다. 다시 말하면, 표시 장치(100)의 평면도에서 화소 정의막(310)의 연결 패턴(295)의 최외곽과 중첩할 수 있다. 화소 정의막(310)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있다. 예시적인 실시예들에 있어서, 화소 정의막(310)은 유기 절연 물질을 포함할 수 있다.
하부 전극(290) 상에 하부 공통층(320)이 배치될 수 있고, 하부 공통층(320)은 화소 정의막(310)의 제1 개구(311)에 위치할 수 있다. 다시 말하면, 하부 공통층(320)은 하부 전극(290)과 발광층(335) 사이의 제2 서브 화소 영역(12)에 배치될 수 있다. 예시적인 실시예들에 있어서, 하부 공통층(320)은 제2 서브 화소 영역(12)에만 배치될 수 있고, 콘택 영역(20)에는 배치되지 않을 수 있다. 도 7에 도시된 바와 같이, 하부 공통층(320)은 정공 주입층(hole injection layer HIL)(321) 및 정공 수송층(hole transport layer HTL)(322)을 포함할 수 있다. 여기서, 하부 전극(290) 상에 정공 주입층(321)이 배치될 수 있고, 정공 주입층(321) 상에 정공 수송층(322)이 배치될 수 있다. 선택적으로, 하부 전극(290) 상에 정공 주입층(321) 및 정공 수송층(322) 중 하나의 층만 배치될 수도 있다.
예를 들면, 정공 주입층(321)은 (N-카바졸릴)트리페닐아민(TCTA), 4,4',4"-트리스[3-메틸페닐(페닐)아미노]트리페닐아민(m-MTDATA) 등의 정공 주입 물질을 포함할 수 있고, 정공 수송층(322)은 4,4'-비스[N-(1-나프틸)-N-페닐아미노]비페닐(NPB), 4,4'-비스[N-(3-메틸페닐)-N-페닐아미노]비페닐(TPD), N,N-디-1-나프틸-N,N-디페닐-1,1-비페닐-4,4-디아민(NPD), N-페닐카바졸, 폴리비닐카바졸 등의 정공 수송 물질을 포함할 수 있다. 즉, 정공 주입층(321) 및 정공 수송층(322)을 포함하는 하부 공통층(320)은 유기 물질을 포함할 수 있다.
도 5를 다시 참조하면, 하부 공통층(320) 상에 발광층(335)이 배치될 수 있고, 발광층(335)은 화소 정의막(310)의 제1 개구(311)에 위치할 수 있다. 다시 말하면, 발광층(335)은 기판(110) 상의 제2 서브 화소 영역(12)에 배치될 수 있다. 예시적인 실시예들에 있어서, 발광층(335)은 제2 서브 화소 영역(12)에만 배치될 수 있고, 콘택 영역(20)에는 배치되지 않을 수 있다. 발광층(335)은 서브 화소들에 따라 상이한 색광들(즉, 적색광, 녹색광, 청색광 등)을 방출시킬 수 있는 발광 물질들 중 적어도 하나를 사용하여 형성될 수 있다. 예를 들면, 제1 서브 화소 영역(11)에 배치되는 발광층(335)은 적색 발광 물질을 포함할 수 있고, 제2 서브 화소 영역(12)에 배치되는 발광층(335)은 녹색 발광 물질을 포함할 수 있으며, 제3 서브 화소 영역(13)에 배치되는 발광층(335)은 청색 발광 물질을 포함할 수 있다. 예시적인 실시예들에 있어서, 발광층(335)은 유기 발광 물질을 포함하는 유기 발광층일 수 있다. 다른 예시적인 실시예들에 있어서, 발광층(335)은 적색광, 녹색광, 청색광 등의 다른 색광들을 발생시킬 수 있는 복수의 발광 물질들을 적층하여 전체적으로 백색광을 방출할 수도 있다. 이러한 경우, 백색광을 방출하는 발광층(335) 상에 컬러 필터가 배치될 수 있다. 상기 컬러 필터는 적색 컬러 필터, 녹색 컬러 필터, 청색 컬러 필터 중 적어도 하나를 포함할 수 있다. 선택적으로, 상기 컬러 필터는 황색(Yellow) 컬러 필터, 청남색(Cyan) 컬러 필터 및 자주색(Magenta) 컬러 필터를 포함할 수도 있다. 상기 컬러 필터는 감광성 수지 또는 컬러 포토레지스트를 포함할 수 있다.
상부 공통층(325)은 발광층(335), 화소 정의막(310) 및 연결 패턴(295) 상에 배치될 수 있고, 상부 공통층(325)은 화소 정의막(310)의 제1 개구(311) 및 제2 개구(312) 모두에 위치할 수 있다. 다시 말하면, 상부 공통층(325)은 기판(110) 상의 표시 영역(10)에 전체적으로 배치될 수 있다.
예시적인 실시예들에 있어서, 도 5 및 6에 도시된 바와 같이, 콘택 영역(20)에 배치되는 상부 공통층(325)은 연결 패턴(295)의 상면을 노출시키는 미세 개구들(326)을 포함할 수 있다. 예를 들면, 미세 개구들(326)은 연결 패턴(295)과 상부 전극(340)이 중첩하는 부분과 인접하여 위치할 수 있다. 예를 들면, 표시 장치(100)의 제조 방법에 있어서, 상부 전극(340)이 형성된 후, 상부 전극(340)과 보조 배선(650)에 기설정된 전압이 인가될 수 있다. 이러한 경우, 상부 공통층(325)은 상대적으로 얇은 두께(예를 들어, 대략 200 옹스트롱 이하)를 갖기 때문에 상부 전극(340)과 연결 패턴(295) 사이에 위치하는 상부 공통층(325)에서 상부 전극(340)과 연결 패턴(295) 사이에 인가된 전압에 의해 발생하는 열에 의해 절연 파괴 현상(dielectric breakdown)이 발생될 수 있다. 이러한 경우, 도 6에 도시된 바와 같이, 콘택 영역(20)에 배치된 상부 공통층(325)에서 크랙들이 발생될 수 있고, 상기 크랙들이 미세 개구들(326)로 정의될 수 있고, 미세 개구들(326)은 연결 패턴(295)의 상면을 노출시킬 수 있다. 이러한 공정에서, 상대적으로 얇은 두께를 갖는 상부 전극(340)의 일부가 용융(melting)되어 미세 개구들(326)을 채울 수 있고, 상부 전극(340)이 연결 패턴(295)과 접촉할 수 있다. 선택적으로, 상기 열에 의해ITO/Ag/ITO의 적층 구조를 갖는 연결 패턴(295)의 최상층인 ITO도 용융되어 미세 개구들(326)을 채울 수도 있다.
도 7에 도시된 바와 같이, 상부 공통층(325)은 전자 수송층(electron transport layer ETL)(327) 및 전자 주입층(electron injection layer EIL)(328)을 포함할 수 있다. 즉, 발광층(335) 상에 전자 수송층(327)이 배치될 수 있고, 전자 수송층(327) 상에 전자 주입층(328)이 배치될 수 있다. 선택적으로, 발광층(335) 상에 전자 수송층(327) 및 전자 주입층(328) 중 하나의 층만 배치될 수도 있다.
예를 들면, 전자 수송층(327)은 트리스(8-퀴놀리놀라토)알루미늄(Alq3), 2-(4-비페닐릴)-5-(4-터트-부틸페닐-1,3,4-옥시디아졸(PBD), 비스(2-메틸-8-퀴놀리놀라토)-4-페닐페놀라토-알루미늄(BAlq), 바쏘쿠프로인(BCP), 트리아졸(TAZ), 페닐퀴노잘린(phenylquinozaline) 등의 전자 수송 물질을 포함할 수 있고, 전자 주입층(328)은 (N-카바졸릴)트리페닐아민(TCTA), 4,4',4"-트리스[3-메틸페닐(페닐)아미노]트리페닐아민(m-MTDATA), 불화 리튬(LiF), 불화 세슘(CsF) 등의 전자 주입 물질을 포함할 수 있다. 즉, 전자 수송층(327) 및 전자 주입층(328)을 포함하는 상부 공통층(325)은 유기 물질을 포함할 수 있다.
이에 따라, 하부 공통층(320), 발광층(335) 및 상부 공통층(325)을 포함하는 발광 구조물(330)이 배치될 수 있다.
다만, 본 발명의 상부 공통층(325)이 3개의 미세 개구들(326)을 포함하는 것으로 설명하였지만, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 상부 공통층(325)은 적어도 하나의 미세 개구(326)를 포함할 수도 있다.
또한, 도 6에 도시된 미세 개구들(326)의 형상이 다각형의 평면 형상인 것으로 도시되어 있으나, 미세 개구들(326)의 형상이 이에 한정되는 것은 아니다. 예를 들면, 미세 개구들(326)은 연결 패턴(295)의 상면이 노출되는 다양한 개구 형상을 가질 수 있다.
더욱이, 미세 개구들(326)이 콘택 영역(20)에만 위치하는 것으로 설명하였으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 미세 개구들(326)은 콘택 영역(20)과 인접한 표시 영역(10)에 배치된 상부 공통층(325)에도 형성될 수 있다.
도 5를 다시 참조하면, 상부 공통층(325) 상에 상부 전극(340)이 배치될 수 있다. 상부 전극(340)은 미세 개구들(326)을 관통하여 연결 패턴(295)과 접촉할 수 있다. 상부 전극(340)은 상부 공통층(325)의 프로파일을 따라 배치될 수 있다. 전술한 바와 같이, 상부 전극(340)에는 제2 전원 전압(ELVSS)이 인가될 수 있고, 상부 전극(340)은 보조 배선(650)에 인가된 제2 전원 전압(ELVSS)을 연결 패턴(295)을 통해 추가적으로 제공받을 수 있다. 상부 전극(340)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 있어서, 상부 전극(340)은 ITO와 같은 도전성 금속 산화물을 포함할 수 있다. 다른 예시적인 실시예들에 있어서, 상부 전극(340)은 복수의 금속층들을 포함하는 다층 구조를 가질 수도 있다. 상기 금속층들은 서로 다른 물질 및 서로 다른 두께를 가질 수 있다.
이에 따라, 하부 전극(290), 발광 구조물(330) 및 상부 전극(340)을 포함하는 서브 화소 구조물(200)이 배치될 수 있다.
상부 전극(340) 상에 박막 봉지 구조물이 배치될 수도 있다. 상기 박막 봉지 구조물은 표시 장치(100)의 가요성을 향상시키기 위하여 적어도 하나의 무기 절연층 및 적어도 하나의 유기 절연층이 교대로 적층되는 구조를 가질 수 있다. 예를 들면, 상기 적층 구조는 제1 무기 절연층, 유기 절연층 및 제2 무기 절연층을 포함할 수 있다. 다른 예시적인 실시예들에 있어서, 상부 전극(340) 상에 봉지 기판이 배치될 수도 있다. 상기 봉지 기판은 석영(quartz) 기판, 합성 석영(synthetic quartz) 기판, 불화칼슘(calcium fluoride) 기판, 불소가 도핑된 석영(F-doped quartz) 기판, 소다라임(sodalime) 유리 기판, 무알칼리(non-alkali) 유리 기판 등을 포함할 수 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치(100)는 미세 개구들(326)을 포함하는 상부 공통층(325)을 포함함으로써, 상부 전극(340)과 연결 패턴(295)을 용이하게 전기적으로 연결될 수 있다. 이에 따라, 표시 장치(100)에는 전압 강하 현상이 발생되지 않을 수 있다.
다만, 본 발명의 표시 장치(100)가 유기 발광 표시 장치를 한정하여 설명하고 있지만, 본 발명의 구성이 이에 한정되는 것을 아니다. 다른 예시적인 실시예들에 있어서, 표시 장치(100)는 퀀텀닷 표시 장치(quantum dot display device QDD), 액정 표시 장치(liquid crystal display device LCD), 전계 방출 표시 장치(field emission display device FED), 플라즈마 표시 장치(plasma display device PDP) 또는 전기 영동 표시 장치(electrophoretic display device EPD)를 포함할 수도 있다.
도 8 내지 19는 본 발명의 예시적인 실시예들에 따른 표시 장치의 제조 방법을 나타내는 도면들이다.
도 8을 참조하면, 경질의 유리 기판(105)이 제공될 수 있다. 유리 기판(105) 상에 투명한 재료들을 포함하는 기판(110)이 형성될 수 있다. 기판(110)은 연성을 갖는 투명 수지 기판을 이용하여 형성될 수 있다. 예를 들면, 기판(110)은 제1 유기층, 제1 베리어층, 제2 유기층 및 제2 베리어층이 순서대로 적층되는 구성을 가질 수 있다. 상기 제1 베리어층 및 상기 제2 베리어층은 실리콘 산화물과 같은 무기 물질을 사용하여 형성될 수 있다. 또한, 상기 제1 유기층 및 상기 제2 유기층은 폴리이미드계 수지와 같은 가요성을 갖는 유기 절연 물질을 사용하여 형성될 수 있다. 기판(110)은 제2 서브 화소 영역(12) 및 콘택 영역(20)을 포함할 수 있다.
기판(110)이 얇고 연성을 갖기 때문에, 기판(110)은 단단한 유리 기판(105) 상에 형성될 수 있다. 예를 들면, 후속 공정을 수행한 후, 상기 유리 기판이 기판(110)으로부터 제거될 수 있다. 다시 말하면, 기판(110)의 플렉서블한 물성 때문에, 상기 후속 공정을 기판(110) 상에 직접 수행하기 어려울 수 있다. 이러한 점을 고려하여, 경질의 유리 기판(105)을 이용하여 상기 후속 공정을 수행한 다음, 유리 기판(105)을 제거함으로써, 상기 제1 유기층, 상기 제1 베리어층, 상기 제2 유기층 및 상기 제2 베리어층이 기판(110)으로 이용될 수 있다. 선택적으로, 유리 기판(105)을 기판(110)으로 박리 시, 상기 제1 유기층, 상기 제1 베리어층, 상기 제2 유기층 및 상기 제2 베리어층이 서로 분리되지 않도록 상기 제1 베리어층과 상기 제2 유기층 사이에 실리콘층이 개재될 수도 있다.
다른 예시적인 실시예들에 있어서, 기판(110)이 석영 기판, 합성 석영 기판, 불화칼슘 기판, 불소가 도핑된 석영 기판, 소다라임 유리 기판, 무알칼리 유리 기판 등을 사용하여 형성될 수도 있다.
기판(110) 상의 표시 영역(10)에는 버퍼층(115)이 형성될 수 있다. 예를 들면, 버퍼층(115)은 기판(110)으로부터 금속 원자들이나 불순물들이 확산되는 현상을 방지할 수 있다. 또한, 버퍼층(115)은 기판(110)의 표면이 균일하지 않을 경우, 기판(110)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 버퍼층(115)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다. 예를 들면, 버퍼층(115)은 SiOx, SiNx, SiOxNy, SiOxCy, SiCxNy, AlOx, AlNx, TaOx, HfOx, ZrOx, TiOx 등을 포함할 수 있다.
액티브층(130)이 버퍼층(115) 상의 제2 서브 화소 영역(12)에 형성될 수 있다. 액티브층(130)은 금속 산화물 반도체, 무기물 반도체 또는 유기물 반도체 등을 사용하여 형성될 수 있다. 액티브층(130)은 소스 영역, 드레인 영역 및 상기 소스 영역과 드레인 영역 사이에 위치하는 채널 영역을 가질 수 있다.
도 9를 참조하면, 액티브층(130) 상의 표시 영역(10)에는 게이트 절연층(150)이 형성될 수 있다. 예를 들면, 게이트 절연층(150)은 버퍼층(115) 상에서 액티브층(130)을 충분히 덮을 수 있으며, 액티브층(130)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 게이트 절연층(150)은 버퍼층(115) 상에서 액티브층(130)을 덮으며, 균일한 두께로 액티브층(130)의 프로파일을 따라 형성될 수 있다. 게이트 절연층(150)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다.
게이트 절연층(150) 상의 제2 서브 화소 영역(12)에 게이트 전극(170)이 형성될 수 있다. 게이트 전극(170)은 게이트 절연층(150) 중에서 하부에 액티브층(130)이 위치하는 부분 상에 형성될 수 있다. 게이트 전극(170)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
게이트 전극(170) 상의 표시 영역(10)에는 층간 절연층(190)이 형성될 수 있다. 예를 들면, 층간 절연층(190)은 게이트 절연층(150) 상에서 게이트 전극(170)을 충분히 덮을 수 있으며, 게이트 전극(170)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 층간 절연층(190)은 게이트 절연층(150) 상에서 게이트 전극(170)을 덮으며, 균일한 두께로 게이트 전극(170)의 프로파일을 따라 형성될 수도 있다. 층간 절연층(190)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다.
도 10을 참조하면, 층간 절연층(190) 상의 제2 서브 화소 영역(12)에 소스 전극(210) 및 드레인 전극(230)이 형성될 수 있다. 소스 전극(210)은 게이트 절연층(150) 및 층간 절연층(190)의 제1 부분을 제거하여 형성된 콘택홀을 통해 액티브층(130)의 상기 소스 영역에 접속될 수 있고, 드레인 전극(230)은 게이트 절연층(150) 및 층간 절연층(190)의 제2 부분을 제거하여 형성된 콘택홀을 통해 액티브층(130)의 상기 드레인 영역에 접속될 수 있다.
이에 따라, 액티브층(130), 게이트 절연층(150), 게이트 전극(170), 층간 절연층(190), 소스 전극(210) 및 드레인 전극(230)을 포함하는 반도체 소자(250)가 형성될 수 있다.
층간 절연층(190) 상의 콘택 영역(20)에 보조 배선(650)이 형성될 수 있다. 다시 말하면, 기판(110) 상의 콘택 영역(20)에 보조 배선(650)이 형성될 수 있다. 예를 들면, 보조 배선(650)은 제1 방향(D1)으로 연장하는 폭을 가질 수 있고, 제2 방향(D2)으로 연장할 수 있다.
예시적인 실시예들에 있어서, 보조 배선(650)과 소스 전극(210) 및 드레인 전극(230)은 동일한 물질을 사용하여 동일한 층 상에서 동시에 형성될 수 있다. 예를 들면, 층간 절연층(190) 상에 예비 제1 전극층이 전체적으로 형성된 후, 상기 예비 제1 전극층을 선택적으로 식각하여 보조 배선(650), 소스 전극(210) 및 드레인 전극(230)이 동시에 형성될 수 있다. 보조 배선(650), 소스 전극(210) 및 드레인 전극(230) 각각은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 예를 들면, 보조 배선(650), 소스 전극(210) 및 드레인 전극(230) 각각은 Au, Ag, Al, Pt, Ni, Ti, Pd, Mg, Ca, Li, Cr, Ta, W, Cu, Mo, Sc, Nd, Ir, 알루미늄을 함유하는 합금, AlNx, 은을 함유하는 합금, WNx, 구리를 함유하는 합금, 몰리브데늄을 함유하는 합금, TiNx, CrNx, TaNx, SrRuxOy, ZnOx, ITO, SnOx, InOx, GaOx, IZO 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
도 11을 참조하면, 층간 절연층(190), 반도체 소자(250) 및 보조 배선(650) 상에 평탄화층(270)이 형성될 수 있다. 평탄화층(270)은 상대적으로 두꺼운 두께로 형성될 수 있고, 평탄화층(270)은 실질적으로 평탄한 상면을 가질 수 있다. 이러한 경우, 평탄화층(270)의 평탄한 상면을 구현하기 위하여 평탄화층(270)에 대해 평탄화 공정이 추가될 수 있다. 평탄화층(270)은 유기 절연 물질을 사용하여 형성될 수 있다. 예를 들면, 평탄화층(270)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계 수지, 아크릴계 수지, 에폭시계 수지 등을 포함할 수 있다.
도 12를 참조하면, 하부 전극(290)은 평탄화층(270) 상의 제2 서브 화소 영역(12)에 형성될 수 있다. 예를 들면, 하부 전극(290)은 섬 형상을 가질 수 있고, 실질적으로 제2 서브 화소 영역(12)에만 형성될 수 있다. 하부 전극(290)은 평탄화층(270)의 제1 부분에 형성된 제1 콘택홀을 통해 드레인 전극(230)에 접속될 수 있다.
평탄화층(270) 상의 콘택 영역(20)에 연결 패턴(295)이 형성될 수 있다. 다시 말하면, 보조 배선(650) 상에 연결 패턴(295)이 형성될 수 있다. 예를 들면, 연결 패턴(295)은 섬 형상을 가질 수 있고, 콘택 영역(20)에만 형성될 수 있다. 연결 패턴(295)은 평탄화층(270)의 제2 부분에 형성된 제2 콘택홀을 통해 보조 배선(650)에 접속될 수 있고, 상기 제2 부분에 형성된 상기 제2 콘택홀은 콘택 영역(20)에 위치할 수 있다.
예시적인 실시예들에 있어서, 하부 전극(290)과 연결 패턴(295)은 동일한 물질을 사용하여 동일한 층 상에서 동시에 형성될 수 있다. 예를 들면, 평탄화층(270)에 상기 제1 및 제2 콘택홀들이 형성된 후, 평탄화층(270) 상에 예비 제2 전극층이 전체적으로 형성될 수 있다. 상기 예비 제2 전극층이 형성된 후, 상기 예비 제2 전극층을 선택적으로 식각하여 하부 전극(290) 및 연결 패턴(295)이 동시에 형성될 수 있다. 하부 전극(290) 및 연결 패턴(295) 각각은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 예시적인 실시예들에 있어서, 하부 전극(290) 및 연결 패턴(295) 각각은 ITO/Ag/ITO로 적층된 구조를 가질 수 있다.
도 13을 참조하면, 화소 정의막(310)이 평탄화층(270) 상에 형성될 수 있다. 화소 정의막(310)에 제2 서브 화소 영역(12)에 위치하는 제1 개구(311) 및 콘택 영역(20)에 위치하는 제2 개구(312)가 형성될 수 있다. 화소 정의막(310)은 하부 전극(290)의 양측부를 덮을 수 있고, 제1 개구(311)에 의해 하부 전극(290)의 상면의 일부가 노출될 수 있다. 또한, 화소 정의막(310)은 연결 패턴(295)의 양측부를 덮을 수 있고, 제2 개구(312)에 의해 연결 패턴(295)의 상면의 일부가 노출될 수 있다. 화소 정의막(310)은 유기 절연 물질을 사용하여 형성될 수 있다.
도 7 및 14를 참조하면, 하부 전극(290) 상에 하부 공통층(320)이 형성될 수 있고, 하부 공통층(320)은 화소 정의막(310)의 제1 개구(311)에 위치할 수 있다. 예시적인 실시예들에 있어서, 하부 공통층(320)은 잉크젯 프린팅 방식을 이용하여 제2 서브 화소 영역(12)에만 형성될 수 있고, 콘택 영역(20)에는 형성되지 않을 수 있다. 하부 공통층(320)은 정공 주입층(321) 및 정공 수송층(322)을 포함할 수 있다. 여기서, 하부 전극(290) 상에 정공 주입층(321)이 형성될 수 있고, 정공 주입층(321) 상에 정공 수송층(322)이 형성될 수 있다. 선택적으로, 하부 전극(290) 상에 정공 주입층(321) 및 정공 수송층(322) 중 하나의 층만 형성될 수도 있다.
예를 들면, 정공 주입층(321)은 TCTA, m-MTDATA 등의 정공 주입 물질을 사용하여 형성될 수 있고, 정공 수송층(322)은 NPB, TPD, NPD, N-페닐카바졸, 폴리비닐카바졸 등의 정공 수송 물질을 사용하여 형성될 수 있다. 즉, 정공 주입층(321) 및 정공 수송층(322)을 포함하는 하부 공통층(320)은 유기 물질을 사용하여 형성될 수 있다.
하부 공통층(320) 상에 발광층(335)이 형성될 수 있고, 발광층(335)은 화소 정의막(310)의 제1 개구(311)에 위치할 수 있다. 다시 말하면, 발광층(335)은 기판(110) 상의 제2 서브 화소 영역(12)에 형성될 수 있다. 예시적인 실시예들에 있어서, 발광층(335)은 잉크젯 프린팅 방식을 이용하여 제2 서브 화소 영역(12)에만 형성될 수 있고, 콘택 영역(20)에는 형성되지 않을 수 있다. 발광층(335)은 서브 화소들에 따라 상이한 색광들(즉, 적색광, 녹색광, 청색광 등)을 방출시킬 수 있는 발광 물질들 중 적어도 하나를 사용하여 형성될 수 있다. 예시적인 실시예들에 있어서, 발광층(335)은 유기 발광 물질을 포함하는 유기 발광층일 수 있다. 다른 예시적인 실시예들에 있어서, 발광층(335)은 적색광, 녹색광, 청색광 등의 다른 색광들을 발생시킬 수 있는 복수의 발광 물질들을 적층하여 전체적으로 백색광을 방출할 수도 있다. 이러한 경우, 백색광을 방출하는 발광층(335) 상에 컬러 필터가 형성될 수 있다. 상기 컬러 필터는 적색 컬러 필터, 녹색 컬러 필터, 청색 컬러 필터 중 적어도 하나를 포함할 수 있다. 선택적으로, 상기 컬러 필터는 황색 컬러 필터, 청남색 컬러 필터 및 자주색 컬러 필터를 포함할 수도 있다. 상기 컬러 필터는 감광성 수지 또는 컬러 포토레지스트를 사용하여 형성될 수 있다.
도 7 및 15를 참조하면, 상부 공통층(325)은 발광층(335), 화소 정의막(310) 및 연결 패턴(295) 상에 형성될 수 있고, 상부 공통층(325)은 화소 정의막(310)의 제1 개구(311) 및 제2 개구(312) 모두에 위치할 수 있다. 다시 말하면, 상부 공통층(325)은 진공 증착 방식을 이용하여 기판(110) 상의 표시 영역(10)에 전체적으로 형성될 수 있다. 상부 공통층(325)은 전자 수송층(327) 및 전자 주입층(328)을 포함할 수 있다. 즉, 발광층(335) 상에 전자 수송층(327)이 형성될 수 있고, 전자 수송층(327) 상에 전자 주입층(328)이 형성될 수 있다. 선택적으로, 발광층(335) 상에 전자 수송층(327) 및 전자 주입층(328) 중 하나의 층만 형성될 수도 있다.
예를 들면, 전자 수송층(327)은 Alq3, PBD, BAlq, BCP, TAZ, 페닐퀴노잘린 등의 전자 수송 물질을 사용하여 형성될 수 있고, 전자 주입층(328)은 TCTA, m-MTDATA, LiF, CsF 등의 전자 주입 물질을 사용하여 형성될 수 있다. 즉, 전자 수송층(327) 및 전자 주입층(328)을 포함하는 상부 공통층(325)은 유기 물질을 포함할 수 있다.
이에 따라, 하부 공통층(320), 발광층(335) 및 상부 공통층(325)을 포함하는 발광 구조물(330)이 형성될 수 있다.
도 16 및 17을 참조하면, 상부 공통층(325) 상에 상부 전극(340)이 형성될 수 있다. 상부 전극(340)은 상부 공통층(325)의 프로파일을 따라 형성될 수 있다. 상부 전극(340)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 있어서, 상부 전극(340)은 ITO와 같은 도전성 금속 산화물을 포함할 수 있다.
도 17에 도시된 바와 같이, 상부 전극(340)이 형성되는 동안 콘택 영역(20)에 형성된 상부 공통층(325)의 상태의 변화는 없다.
도 18을 참조하면, 상부 전극(340)이 형성된 후, 상부 전극(340)과 보조 배선(650)에 기설정된 전압이 인가될 수 있다. 이러한 경우, 상부 전극(340)과 연결 패턴(295) 사이에 인가된 전압에 의해 열이 발생할 수 있다. 예를 들면, 콘택 영역(20)에서 상부 전극(340)과 연결 패턴(295) 사이의 거리가 가장 짧기 때문에 상기 열의 온도는 콘택 영역(20)에서 가장 높을 수 있다.
도 6 및 19를 참조하면, 상부 공통층(325)은 상대적으로 얇은 두께(예를 들어, 대략 200 옹스트롱 이하)를 갖기 때문에 상부 전극(340)과 연결 패턴(295) 사이에 위치하는 상부 공통층(325)에서 상기 열에 의해 절연 파괴 현상이 발생될 수 있다. 예를 들면, 콘택 영역(20)을 제외한 다른 영역에서 상부 전극(340)과 연결 패턴(295) 사이에 위치하는 절연층의 두께 또는 상부 전극(340)과 보조 배선(650) 사이에 위치하는 절연층의 두께는 대량 수 마이크로미터 이상이므로, 콘택 영역(20) 및 콘택 영역(20)의 주변에서만 절연 파괴 현상이 발생할 수 있다.
이러한 경우, 도 6에 도시된 바와 같이, 콘택 영역(20)에 형성된 상부 공통층(325)에서 크랙들이 발생될 수 있고, 상기 크랙들이 미세 개구들(326)로 정의될 수 있다. 다시 말하면, 콘택 영역(20)에 형성된 상부 공통층(325)에 상기 절연 파괴 현상에 의해 연결 패턴(295)의 상면을 노출시키는 미세 개구들(326)이 형성될 수 있다.
이러한 공정에서, 상기 열에 의해 콘택 영역(20)에 위치하며 상대적으로 얇은 두께를 갖는 상부 전극(340)의 일부가 용융될 수 있고, 상기 용융된 상부 전극(340)이 미세 개구들(326)을 채울 수 있다. 즉, 상부 전극(340)이 연결 패턴(295)과 접촉할 수 있다. 선택적으로, 상기 열에 의해ITO/Ag/ITO의 적층 구조를 갖는 연결 패턴(295)의 최상층인 ITO도 용융되어 미세 개구들(326)을 채울 수도 있다.
예시적인 실시예들에 있어서, 상기 기설정된 전압은 상부 공통층(325)에서 상기 열에 의해 절연 파괴 현상을 발생시킬 수 있는 전압에 대응될 수 있다.
이에 따라, 하부 전극(290), 발광 구조물(330) 및 상부 전극(340)을 포함하는 서브 화소 구조물(200)이 형성될 수 있다.
상부 전극(340) 상에 박막 봉지 구조물이 형성될 수도 있다. 상기 박막 봉지 구조물은 적어도 하나의 무기 절연층 및 적어도 하나의 유기 절연층이 교대로 적층되는 구조를 가질 수 있다. 예를 들면, 상기 적층 구조는 제1 무기 절연층, 유기 절연층 및 제2 무기 절연층을 포함할 수 있다. 다른 예시적인 실시예들에 있어서, 상부 전극(340) 상에 봉지 기판이 형성될 수도 있다. 상기 봉지 기판은 석영 기판, 합성 석영 기판, 불화칼슘 기판, 불소가 도핑된 석영 기판, 소다라임 유리 기판, 무알칼리 유리 기판 등을 사용하여 형성될 수 있다.
도 5를 참조하면, 상기 박막 봉지 구조물이 형성된 후, 기판(110)으로 유리 기판(105)이 제거될 수 있다.
이에 따라, 도 1 내지 7에 도시된 표시 장치(100)가 제조될 수 있다.
예를 들면, 종래의 표시 장치의 제조 방법에 있어서, 상부 전극과 연결 패턴을 접촉시키기 위해 레이저 드릴링 공정이 수행될 수 있다. 이러한 경우, 상기 레이저 드릴링 설비를 추가해야 한다. 또한, 상기 레이저 드릴링 공정 이후, 이물이 남아 상부 전극과 연결 패턴의 접촉 불량이 발생될 수도 있다.
또한, 종래의 표시 장치의 제조 방법에 있어서, 상부 전극과 연결 패턴을 접촉시키기 위해 상부 공통층(예를 들어, 전자 수송층 및 전자 주입층)도 잉크젯 공정을 통해 제2 서브 화소 영역에만 형성한 후, 콘택 영역에서 상부 전극과 연결 패턴을 연결시키는 방법이 있다. 다만, 잉크젯 프린팅 방식을 이용하여 상기 전자 수송층 및 상기 전자 주입층을 형성하는 경우, 상기 전자 수송층 및 상기 전자 주입층의 재료 특성 상 도포 불량이 발생될 수 있다.
더욱이, 종래의 표시 장치의 제조 방법에 있어서, 상부 전극과 연결 패턴을 접촉시키기 위해 연결 패턴을 화소 정의막에 의해 커버하지 않고, 상부 공통층을 상기 연결 패턴의 단차에 의해 단락시키는 방법이 있다. 이러한 경우, 상기 상부 공통층을 단락시키기 위해 상기 연결 패턴의 테이퍼 앵글을 가파르게 형성하거나, 상기 연결 패턴의 두께를 상대적으로 두껍게 형성해야만 한다. 즉, 공정 난이도가 증가할 수 있다. 또한, 상기 상부 전극과 상기 연결 패턴이 접촉하는 면적이 상대적으로 줄어들 수 있기 때문에 접촉 저항이 증가할 수 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치의 제조 방법에 있어서, 보조 배선(650)과 상부 전극(340)에 전압을 인가하는 공정과 같은 상대적으로 간단한 공정을 통해 상부 공통층(325)에 미세 개구들(326)을 형성할 수 있고, 상부 전극(340)과 연결 패턴(295)을 용이하게 전기적으로 연결시킬 수 있다. 이에 따라, 표시 장치(100)에는 전압 강하 현상이 발생되지 않을 수 있다.
또한, 레이저 드릴링 공정과 같은 추가적인 공정 없이 상부 전극(340)과 연결 패턴(295)을 전기적으로 연결시킴으로써, 표시 장치(100)의 제조 비용이 상대적으로 감소될 수 있다.
도 20은 본 발명의 예시적인 실시예들에 따른 표시 장치를 나타내는 단면도이다. 도20에 예시한 표시 장치(500)는 보조 배선(650)의 위치를 제외하면 도 1 내지 7을 참조하여 설명한 표시 장치(100)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 20에 있어서, 도 1 내지 7을 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 20을 참조하면, 표시 장치(500)는 기판(110), 버퍼층(115), 반도체 소자(250), 보조 배선(650), 평탄화층(270), 연결 패턴(295), 서브 화소 구조물(200), 화소 정의막(310) 등을 포함할 수 있다.
층간 절연층(190) 상의 제2 서브 화소 영역(12)과 콘택 영역(20) 사이에 보조 배선(650)이 배치될 수 있다. 예를 들면, 보조 배선(650)은 제1 방향(D1)으로 연장하는 폭을 가질 수 있고, 제2 방향(D2)으로 연장할 수 있다. 다시 말하면, 보조 배선(650)은 층간 절연층(190) 상에서 제2 방향(D2)으로 연장하는 배선으로 기능할 수 있다.
평탄화층(270) 상의 콘택 영역(20) 및 콘택 영역(20)과 인접한 표시 영역(10)의 일부에 연결 패턴(295)이 배치될 수 있다. 예를 들면, 연결 패턴(295)은 섬 형상을 가질 수 있다. 연결 패턴(295)은 평탄화층(270)에 형성된 콘택홀을 통해 보조 배선(650)에 접속될 수 있고, 상기 콘택홀은 제2 서브 화소 영역(12)과 콘택 영역(20) 사이에 위치할 수 있다. 다시 말하면, 상기 콘택홀은 보조 배선(650)과 중첩하여 위치할 수 있고, 연결 패턴(295)은 보조 배선(650)과 전기적으로 연결될 수 있다.
도 21은 본 발명의 예시적인 실시예들에 따른 표시 장치를 나타내는 단면도이다. 도21에 예시한 표시 장치(600)는 연결 패턴(295)의 형상을 제외하면 도 20을 참조하여 설명한 표시 장치(500)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 21에 있어서, 도 20을 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 21을 참조하면, 표시 장치(600)는 기판(110), 버퍼층(115), 반도체 소자(250), 보조 배선(650), 평탄화층(270), 연결 패턴(295), 서브 화소 구조물(200), 화소 정의막(310) 등을 포함할 수 있다. 여기서, 서브 화소 구조물(200)은 하부 전극(290), 발광 구조물(330) 및 상부 전극(340)을 포함할 수 있고, 발광 구조물(330)은 하부 공통층(320), 발광층(335) 및 상부 공통층(325)을 포함할 수 있다.
평탄화층(270) 상의 콘택 영역(20)의 일부 및 콘택 영역(20)과 인접한 표시 영역(10)의 일부에 연결 패턴(295)이 배치될 수 있다. 예를 들면, 연결 패턴(295)은 섬 형상을 가질 수 있다. 또한, 연결 패턴(295)의 제1 측부는 화소 정의막(310)에 의해 커버될 수 있고, 연결 패턴(295)의 제2 측부(297)는 콘택 영역(20)에서 화소 정의막(310)의 측벽으로부터 돌출될 수 있다.
화소 정의막(310)이 평탄화층(270) 상에 배치될 수 있다. 화소 정의막(310)은 제2 서브 화소 영역(12)에 형성된 제1 개구(311) 및 콘택 영역(20)에 형성된 제2 개구(312)를 포함할 수 있다. 예시적인 실시예들에 있어서, 화소 정의막(310)은 하부 전극(290)의 양측부를 커버할 수 있고, 하부 전극(290)의 상면의 일부를 노출시킬 수 있다. 또한, 화소 정의막(310)은 연결 패턴(295)의 상기 제1 측부를 커버할 수 있고, 연결 패턴(295)의 제2 측부(297)를 노출시킬 수 있다. 더욱이, 콘택 영역(20)에서 제2 개구(312)에 의해 평탄화층(270)의 상면이 노출될 수 있다.
상부 공통층(325)은 발광층(335), 화소 정의막(310), 연결 패턴(295) 및 제2 개구(312)에 의해 노출된 평탄화층(270)의 상기 상면 상에 배치될 수 있고, 상부 공통층(325)은 화소 정의막(310)의 제1 개구(311) 및 제2 개구(312) 모두에 위치할 수 있다. 다시 말하면, 상부 공통층(325)은 기판(110) 상의 표시 영역(10)에 전체적으로 배치될 수 있다. 예시적인 실시예들에 있어서, 상부 공통층(325)이 콘택 영역(20)에서 평탄화층(270)과 접촉할 수 있다.
또한, 콘택 영역(20)에 배치되는 상부 공통층(325)은 연결 패턴(295)의 상면을 노출시키는 미세 개구들(326)을 포함할 수 있다. 예를 들면, 미세 개구들(326)은 연결 패턴(295)과 상부 전극(340)이 중첩하는 부분과 인접하여 위치할 수 있다.
예를 들면, 표시 장치(600)의 제조 방법에 있어서, 상부 전극(340)이 형성된 후, 상부 전극(340)과 보조 배선(650)에 기설정된 전압이 인가될 수 있다. 이러한 경우, 상부 공통층(325)은 상대적으로 얇은 두께(예를 들어, 대략 200 옹스트롱 이하)를 갖기 때문에 상부 전극(340)과 연결 패턴(295) 사이에 위치하는 상부 공통층(325)에서 상부 전극(340)과 연결 패턴(295) 사이에 인가된 전압에 의해 발생하는 열에 의해 절연 파괴 현상이 발생될 수 있다. 이러한 경우, 콘택 영역(20)에 배치된 상부 공통층(325)에서 크랙들이 발생될 수 있고, 상기 크랙들이 미세 개구들(326)로 정의될 수 있고, 미세 개구들(326)은 연결 패턴(295)의 상면을 노출시킬 수 있다. 이러한 공정에서, 상대적으로 얇은 두께를 갖는 상부 전극(340)의 일부가 용융되어 미세 개구들(326)을 채울 수 있고, 상부 전극(340)이 연결 패턴(295)과 접촉할 수 있다. 선택적으로, 상기 열에 의해ITO/Ag/ITO의 적층 구조를 갖는 연결 패턴(295)의 최상층인 ITO도 용융되어 미세 개구들(326)을 채울 수도 있다.
예시적인 실시예들에 있어서, 상부 전극(340)과 보조 배선(650)에 기설정된 전압이 인가되는 경우, 연결 패턴(295)의 제2 측부(297)가 프린지 필드(fringe field)로 기능할 수 있다. 이러한 경우, 연결 패턴(295)의 제2 측부(297) 때문에 절연 파괴 현상을 발생시키기 위한 상기 기설정된 전압이 상대적으로 낮아질 수 있다.
도 22는 본 발명의 예시적인 실시예들에 따른 표시 장치를 나타내는 단면도이다. 도22에 예시한 표시 장치(700)는 연결 패턴(295)의 형상, 평탄화층(270)의 형상 및 접촉 패턴(655)을 제외하면 도 21을 참조하여 설명한 표시 장치(600)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 22에 있어서, 도 21을 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 22를 참조하면, 표시 장치(700)는 기판(110), 버퍼층(115), 반도체 소자(250), 보조 배선(650), 접촉 패턴(655), 평탄화층(270), 연결 패턴(295), 서브 화소 구조물(200), 화소 정의막(310) 등을 포함할 수 있다. 여기서, 반도체 소자(250)는 액티브층(130), 게이트 절연층(150), 게이트 전극(170), 층간 절연층(190), 소스 전극(210) 및 드레인 전극(230)을 포함할 수 있고, 서브 화소 구조물(200)은 하부 전극(290), 발광 구조물(330) 및 상부 전극(340)을 포함할 수 있다. 또한, 발광 구조물(330)은 하부 공통층(320), 발광층(335) 및 상부 공통층(325)을 포함할 수 있다.
층간 절연층(190) 상의 제2 서브 화소 영역(12)과 콘택 영역(20) 사이에 보조 배선(650)이 배치될 수 있다. 예를 들면, 보조 배선(650)은 제1 방향(D1)으로 연장하는 폭을 가질 수 있고, 제2 방향(D2)으로 연장할 수 있다. 다시 말하면, 보조 배선(650)은 층간 절연층(190) 상에서 제2 방향(D2)으로 연장하는 배선으로 기능할 수 있다.
층간 절연층(190) 상의 콘택 영역(20)에 접촉 패턴(655)이 배치될 수 있다. 접촉 패턴(655)은 보조 배선(650)과 동일한 층 상에서 서로 이격하여 배치될 수 있고, 섬 형상을 가질 수 있다. 예시적인 실시예들에 있어서, 접촉 패턴(655)의 일 부분은 연결 패턴(295)과 접촉할 수 있고, 접촉 패턴(655)의 나머지 부분은 상부 공통층(325)과 접촉할 수 있다.
층간 절연층(190), 반도체 소자(250) 및 보조 배선(650) 상에 평탄화층(270)이 배치될 수 있다. 예시적인 실시예들에 있어서, 평탄화층(270)은 콘택 영역(20)에서 층간 절연층(190)의 상면을 노출시키는 제1 개구(271)를 가질 수 있다. 또한, 제1 개구(271)는 접촉 패턴(655)을 노출시킬 수 있다.
평탄화층(270) 상의 콘택 영역(20)의 일부 및 콘택 영역(20)과 인접한 표시 영역(10)의 일부에 연결 패턴(295)이 배치될 수 있다. 예를 들면, 연결 패턴(295)은 섬 형상을 가질 수 있다. 또한, 연결 패턴(295)의 제1 측부는 화소 정의막(310)에 의해 커버될 수 있고, 연결 패턴(295)의 제2 측부(297)는 콘택 영역(20)에서 화소 정의막(310)의 측벽으로부터 돌출될 수 있다. 다시 말하면, 연결 패턴(295)이 화소 정의막(310)과 평탄화층(270) 사이에서 제1 방향(D1)으로 연장될 수 있고, 평탄화층(270)의 제1 개구(271)의 측벽을 따라 배치될 수 있다. 또한, 제2 측부(297)는 접촉 패턴(655) 상에 배치될 수 있다. 즉, 접촉 패턴(655)에 의해 연결 패턴(295)의 단차가 생성될 수 있다.
화소 정의막(310)이 평탄화층(270) 상에 배치될 수 있다. 화소 정의막(310)은 연결 패턴(295)의 제1 측부를 커버할 수 있고, 연결 패턴(295)의 제2 측부(297)를 노출시키는 제2 개구(312)를 가질 수 있다. 여기서, 제1 개구(271) 및 제2 개구(312)는 서로 중첩할 수 있고, 제1 개구(271) 및 제2 개구(312)에 의해 콘택 영역(20)에서 층간 절연층(190)의 상면이 노출될 수 있다.
상부 공통층(325)은 발광층(335), 화소 정의막(310), 연결 패턴(295), 접촉 패턴(655) 및 제2 개구(312) 및 제1 개구(271)에 의해 노출된 층간 절연층(190)의 상기 상면 상에 배치될 수 있다. 예시적인 실시예들에 있어서, 상부 공통층(325)이 콘택 영역(20)에서 층간 절연층(190)과 접촉할 수 있다.
예시적인 실시예들에 있어서, 상부 전극(340)과 보조 배선(650)에 기설정된 전압이 인가되는 경우, 연결 패턴(295)의 제2 측부(297)가 프린지 필드로 기능할 수 있다. 또한, 접촉 패턴(655)에 의해 연결 패턴(295)의 상기 단차가 생성되어 상기 프린지 필드가 상대적으로 증가될 수 있다. 이러한 경우, 절연 파괴 현상을 발생시키기 위한 상기 기설정된 전압이 상대적으로 더 낮아질 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 표시 장치를 구비할 수 있는 다양한 전자 기기들에 적용될 수 있다. 예를 들면, 본 발명은 차량용 디스플레이 장치들, 선박용 디스플레이 장치들, 항공기용 디스플레이 장치들, 휴대용 통신 장치들, 전시용 디스플레이 장치들, 정보 전달용 디스플레이 장치들, 의료용 디스플레이 장치들 등과 같은 수많은 전자 기기들에 적용 가능하다.
10: 표시 영역 11: 제1 서브 화소 영역
12: 제2 서브 화소 영역 13: 제3 서브 화소 영역
20: 콘택 영역 60: 패드 영역
100, 500, 600, 700: 표시 장치 101: 외부 장치
105: 유리 기판 115: 버퍼층
110: 기판 130: 액티브층
150: 게이트 절연층 170: 게이트 전극
190: 층간 절연층 200: 서브 화소 구조물
210: 소스 전극 230: 드레인 전극
250: 반도체 소자 270: 평탄화층
290: 하부 전극 295: 연결 패턴
310: 화소 정의막 320: 하부 공통층
321: 정공 주입층 322: 정공 수송층
325: 상부 공통층 326: 미세 개구들
327: 전자 수송층 328: 전자 주입층
330: 발광 구조물 335: 발광층
340: 상부 전극 470: 패드 전극들
650: 보조 배선 655: 접촉 패턴

Claims (22)

  1. 서브 화소 영역 및 콘택 영역을 포함하는 기판;
    상기 기판 상의 상기 콘택 영역에 배치되는 보조 배선;
    상기 보조 배선 상에 배치되는 연결 패턴;
    상기 기판 상의 상기 서브 화소 영역에 배치되는 발광층;
    상기 발광층 및 상기 연결 패턴 상에 배치되고, 상기 연결 패턴을 노출시키는 미세 개구들을 포함하는 상부 공통층; 및
    상기 상부 공통층 상에 배치되고, 상기 미세 개구들을 관통하여 상기 연결 패턴과 접촉하는 상부 전극을 포함하는 표시 장치.
  2. 제 1 항에 있어서, 상기 상부 공통층의 상기 미세 개구들은 상기 연결 패턴과 상기 상부 전극이 중첩하는 부분과 인접하여 위치하는 것을 특징으로 하는 표시 장치.
  3. 제 1 항에 있어서,
    상기 기판과 상기 상부 전극 사이에 배치되고, 상기 서브 화소 영역에 형성된 제1 개구 및 상기 콘택 영역에 형성된 제2 개구를 갖는 화소 정의막을 더 포함하는 것을 특징으로 하는 표시 장치.
  4. 제 3 항에 있어서, 상기 발광층은 상기 제1 개구에만 배치되고, 상기 상부 공통층은 상기 제1 개구 및 상기 제2 개구 모두에 배치되는 것을 특징으로 하는 표시 장치.
  5. 제 3 항에 있어서, 상기 화소 정의막은 상기 연결 패턴의 양측부를 커버하는 것을 특징으로 하는 표시 장치.
  6. 제 1 항에 있어서,
    상기 기판과 상기 발광층 사이의 상기 서브 화소 영역에 배치되는 하부 전극을 더 포함하는 것을 특징으로 하는 표시 장치.
  7. 제 6 항에 있어서, 상기 하부 전극과 상기 연결 패턴은 동일한 층 상에 위치하는 것을 특징으로 하는 표시 장치.
  8. 제 6 항에 있어서,
    상기 하부 전극과 상기 발광층 사이의 상기 서브 화소 영역에 배치되는 하부 공통층을 더 포함하는 것을 특징으로 하는 표시 장치.
  9. 제 8 항에 있어서, 상기 상부 공통층 및 상기 하부 공통층 각각은 유기 물질을 포함하는 것을 특징으로 하는 표시 장치.
  10. 제 1 항에 있어서,
    상기 기판과 상기 발광층 사이에 배치되는 평탄화층; 및
    상기 평탄화층 상에 배치되고, 상기 연결 패턴의 제1 측부를 커버하며, 상기 연결 패턴의 제2 측부를 노출시키는 화소 정의막을 더 포함하는 것을 특징으로 하는 표시 장치.
  11. 제 10 항에 있어서, 상기 상부 공통층은 상기 콘택 영역에서 상기 평탄화층과 접촉하는 것을 특징으로 하는 표시 장치.
  12. 제 1 항에 있어서,
    상기 기판 상에 배치되는 층간 절연층;
    상기 층간 절연층 상에 배치되고, 상기 콘택 영역에서 상기 층간 절연층을 노출시키는 제1 개구를 갖는 평탄화층; 및
    상기 평탄화층 상에 배치되고, 상기 연결 패턴의 제1 측부를 커버하며, 상기 연결 패턴의 제2 측부를 노출시키는 제2 개구를 갖는 화소 정의막을 더 포함하는 것을 특징으로 하는 표시 장치.
  13. 제 12 항에 있어서, 상기 상부 공통층은 상기 콘택 영역에서 상기 층간 절연층과 접촉하는 것을 특징으로 하는 표시 장치.
  14. 제 12 항에 있어서,
    상기 층간 절연층 상의 상기 콘택 영역에 배치되는 접촉 패턴을 더 포함하는 것을 특징으로 하는 표시 장치.
  15. 제 14 항에 있어서, 상기 접촉 패턴의 일 부분은 상기 연결 패턴과 접촉하고, 상기 접촉 패턴의 나머지 부분은 상기 상부 공통층과 접촉하는 것을 특징으로 하는 표시 장치.
  16. 제 15 항에 있어서, 상기 접촉 패턴은 상기 보조 배선과 동일한 층 상에 배치되는 것을 특징으로 하는 표시 장치.
  17. 서브 화소 영역 및 콘택 영역을 포함하는 기판을 제공하는 단계;
    상기 기판 상의 상기 콘택 영역에 보조 배선을 형성하는 단계;
    상기 보조 배선 상에 연결 패턴을 형성하는 단계;
    상기 기판 상의 상기 서브 화소 영역에 발광층을 형성하는 단계;
    상기 발광층 및 상기 연결 패턴 상에 상부 공통층을 형성하는 단계;
    상기 상부 공통층 상에 상부 전극을 형성하는 단계;
    상기 상부 전극과 상기 연결 패턴 사이에 위치하는 상기 상부 공통층이 절연 파괴되어 미세 개구가 형성되도록 상기 보조 배선과 상기 상부 전극에 전압을 인가하는 단계; 및
    상기 상부 전극이 상기 미세 개구를 관통하여 상기 상부 전극을 상기 연결 패턴과 접촉시키는 단계를 포함하는 표시 장치의 제조 방법.
  18. 제 17 항에 있어서, 상기 상부 전극이 상기 미세 개구를 관통하여 상기 상부 전극을 상기 연결 패턴과 접촉시키는 단계는,
    상기 상부 전극과 상기 연결 패턴 사이에서 발생한 열에 의해 상기 콘택 영역에 위치하는 상기 상부 전극의 일부를 용융시키는 단계;
    상기 용융된 상부 전극으로 상기 미세 개구를 채우는 단계; 및
    상기 미세 개구를 관통한 상기 용융된 상부 전극을 상기 연결 패턴과 접촉시키는 단계를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  19. 제 17 항에 있어서, 상기 보조 배선 상에 상기 연결 패턴을 형성하는 단계와 동시에,
    상기 기판 상의 상기 서브 화소 영역에 하부 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  20. 제 19 항에 있어서, 상기 기판 상의 상기 서브 화소 영역에 발광층을 형성하는 단계 이전에,
    상기 하부 전극 상에 하부 공통층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  21. 제 20 항에 있어서, 상기 하부 공통층 및 상기 상부 공통층 각각은 유기 물질을 포함하며, 상기 하부 공통층 및 상기 발광층은 잉크젯 프린팅 방식으로 형성되고, 상기 상부 공통층은 진공 증착 방식으로 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
  22. 제 19 항에 있어서,
    상기 하부 전극 및 상기 연결 패턴을 형성한 후, 상기 서브 화소 영역에서 상기 하부 전극의 양측부 및 상기 콘택 영역에서 상기 연결 패턴의 양측부를 덮는 화소 정의막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
KR1020210090910A 2021-07-12 2021-07-12 표시 장치 및 표시 장치의 제조 방법 KR20230010866A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020210090910A KR20230010866A (ko) 2021-07-12 2021-07-12 표시 장치 및 표시 장치의 제조 방법
US17/705,545 US20230011322A1 (en) 2021-07-12 2022-03-28 Display device and method of manufacturing the same
EP22183497.1A EP4120354A1 (en) 2021-07-12 2022-07-07 Display device and method of manufacturing the same
CN202210853334.8A CN115696983A (zh) 2021-07-12 2022-07-08 显示装置
CN202221765495.3U CN218123410U (zh) 2021-07-12 2022-07-08 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210090910A KR20230010866A (ko) 2021-07-12 2021-07-12 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20230010866A true KR20230010866A (ko) 2023-01-20

Family

ID=82932384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210090910A KR20230010866A (ko) 2021-07-12 2021-07-12 표시 장치 및 표시 장치의 제조 방법

Country Status (4)

Country Link
US (1) US20230011322A1 (ko)
EP (1) EP4120354A1 (ko)
KR (1) KR20230010866A (ko)
CN (2) CN115696983A (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102596065B1 (ko) * 2016-07-04 2023-11-01 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조 방법

Also Published As

Publication number Publication date
EP4120354A1 (en) 2023-01-18
CN218123410U (zh) 2022-12-23
US20230011322A1 (en) 2023-01-12
CN115696983A (zh) 2023-02-03

Similar Documents

Publication Publication Date Title
US9893128B2 (en) Organic light emitting display device including a tandem structure and method of manufacturing the organic light emitting display device including the tandem structure
US10937838B2 (en) Organic light emitting display device
KR20190100554A (ko) 유기 발광 표시 장치
KR102560393B1 (ko) 유기 발광 표시 장치
KR20200094264A (ko) 유기 발광 표시 장치
KR20190126963A (ko) 유기 발광 표시 장치
KR102520708B1 (ko) 유기 발광 표시 장치
US20200273940A1 (en) Organic light emitting diode display device
KR20140146426A (ko) 표시 장치 및 표시 장치의 제조 방법
US20220102458A1 (en) Organic light emitting display device and method of manufacturing organic light emitting display device
KR102607376B1 (ko) 유기 발광 표시 장치
KR20200141548A (ko) 유기 발광 표시 장치
KR20200093718A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
TW201639213A (zh) 有機發光二極體顯示器
US20220028963A1 (en) Organic light emitting display device
US11063093B2 (en) Organic light emitting diode display device
US20220415992A1 (en) Display device
KR20230010866A (ko) 표시 장치 및 표시 장치의 제조 방법
US11094774B2 (en) Organic light emitting diode display device
KR100825384B1 (ko) 백색 유기 전계 발광 표시 장치 및 그 제조 방법
KR20210073649A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US20220344424A1 (en) Display device and method of manufacturing display device
KR102662898B1 (ko) 유기 발광 표시 장치
JP2019192467A (ja) 有機ｅｌ表示パネル
US20220199955A1 (en) Display device and manufactring method thereof