KR20230004204A

KR20230004204A - 무기 발광 소자, 디스플레이 모듈 및 그 제조 방법

Info

Publication number: KR20230004204A
Application number: KR1020210112686A
Authority: KR
Inventors: 김명희; 박태순; 백범기
Original assignee: 삼성전자주식회사
Priority date: 2021-06-30
Filing date: 2021-08-25
Publication date: 2023-01-06

Abstract

무기 발광 소자, 디스플레이 모듈 및 그 제조 방법이 개시된다. 개시된 무기 발광 소자는, 제1 반도체 층과, 제1 반도체 층에 적층된 활성층과, 활성층에 적층된 제2 반도체 층과, 제1 반도체 층과 연결된 제1 전극과, 제2 반도체 층과 연결된 제2 전극과, 제1 및 제2 전극을 함께 덮고 제1 전극 및 제2 전극에 대응하는 위치에 각각 비아홀들이 형성된 절연층과, 비아홀들을 통해 제1 전극 및 제2 전극과 각각 연결된 제1 도전 부재 및 제2 도전 부재를 포함하며, 제1 도전 부재 및 제2 도전 부재 사이의 간격은 제1 전극 및 제2 전극 사이의 간격보다 크다.

Description

무기 발광 소자, 디스플레이 모듈 및 그 제조 방법{INORGANIC LIGHT EMITTING DIODE, DISPLAY MODULE AND MANUFACTURING METHOD THEREOF}

본 개시는 무기 발광 소자, 디스플레이 모듈 및 그 제조 방법에 관한 것이다.

자발광 디스플레이 소자는 컬러 필터 및 백 라이트 없이 영상을 표시하는 것으로, 스스로 빛을 내는 무기 발광 소자를 이용할 수 있다.

디스플레이 모듈은 무기 발광 소자로 이루어진 픽셀 또는 서브 픽셀 단위로 동작이 되면서 다양한 색을 표현하고 있다. 각각의 픽셀 또는 서브 픽셀은 TFT(thin film transistor)에 의해 동작이 제어된다. 복수의 TFT는 연성 가능한 기판, 글라스 기판 또는 플라스틱 기판에 배열된다. 이와 같이 복수의 TFT를 구비한 기판을 TFT 기판이라고 한다.

최근 들어 TFT 기판에 100㎛이하의 마이크로 LED를 실장하는 디스플레이 모듈이 개발되고 있다. 그런데 마이크로 LED에 구비된 양극 전극과 음극 전극이 같은 면에 배치되는 경우 전극들 간의 간격이 상당히 좁게 배치된다. 따라서 TFT 기판에 마이크로 LED 전사 시 ACF(anisotropic conductive film)를 접합층으로 이용하는 경우, ACF에 포함된 전극들 사이에 위치하는 도전 볼들로 인해 전극 간 쇼트가 발생하는 문제가 있다.

본 개시는 무기 발광 소자의 전극 간 쇼트 발생을 최소화할 수 있는 무기 발광 소자, 디스플레이 모듈 및 그 제조 방법을 제공하는 데 목적이 있다.

본 개시의 일 실시 예에 따르면, 제1 반도체 층; 상기 제1 반도체 층에 적층된 활성층; 상기 활성층에 적층된 제2 반도체층; 상기 제1 반도체 층과 연결된 제1 전극; 상기 제2 반도체 층과 연결된 제2 전극; 상기 제1 전극 및 상기 제2 전극을 함께 덮고, 상기 제1 전극 및 상기 제2 전극에 대응하는 위치에 각각 비아홀들이 형성된 절연층; 상기 비아홀들을 통해 상기 제1 전극 및 상기 제2 전극과 각각 연결된 제1 도전 부재 및 제2 도전 부재를 포함하며, 상기 제1 도전 부재 및 상기 제2 도전 부재 사이의 간격은 상기 제1 전극 및 상기 제2 전극 사이의 간격보다 큰 무기 발광 소자를 제공한다.

상기 제1 도전 부재의 폭은 상기 제1 전극의 폭보다 작게 형성되고, 상기 제2 도전 부재의 폭은 상기 제2 전극의 폭보다 작게 형성될 수 있다.

상기 제1 도전 부재 및 상기 제2 도전 부재의 재질은 PEDOT:PSS(poly(3,4-ethylenedioxythiophene): poly(styrenesulfonate))일 수 있다.

상기 절연층의 재질은 BCB(benzo cyclo butene), 폴리이미드(polyimide) 또는 에폭시(epoxy)일 수 있다.

또한, 본 개시의 일 실시 예에 따르면, TFT(thin film transistor) 회로가 구비된 TFT 층과 상기 TFT 층에 배열된 다수의 전극 패드를 포함하는 기판; 상기 다수의 전극 패드와 접속되는 제1 및 제2 전극을 포함하는 다수의 무기 발광 소자; 상기 기판과 상기 다수의 무기 발광 소자 사이에 배치된 절연층; 및 상기 제1 및 제2 전극과 이에 대응하는 상기 다수의 전극 패드를 상호 전기적으로 연결하는 다수의 제1 및 제2 도전 부재를 포함하며, 상기 제1 및 제2 도전 부재 사이의 간격은 상기 제1 전극 및 상기 제2 전극 사이의 간격보다 큰 디스플레이 모듈을 제공함으로써, 상기 목적을 달성할 수 있다.

상기 제1 도전 부재는 상기 제1 전극과 이에 대응하는 전극 패드 사이에 배치되고, 상기 제2 도전 부재는 상기 제2 전극과 이에 대응하는 다른 전극 패드 사이에 배치될 수 있다.

상기 절연층은 상기 제1 및 제2 전극에 대응하는 위치에 각각 비아들이 형성되고, 상기 다수의 제1 및 제2 도전 부재는 상기 비아들에 각각 채워질 수 있다.

상기 다수의 무기 발광 소자는 각각, 상기 절연층과 상기 제1 및 제2 도전 부재를 포함할 수 있다.

상기 기판은, 상기 절연층과 상기 제1 및 제2 도전 부재를 포함할 수 있다.

또한, 본 개시의 일 실시 예에 따르면, 에피 기판에 다수의 무기 발광 소자를 성장시키는 단계; 각 무기 발광 소자에 제1 전극 및 제2 전극을 형성하는 단계; 상기 제1 전극 및 상기 제2 전극을 덮도록 상기 무기 발광 소자에 절연층을 형성하는 단계; 상기 절연층에 상기 제1 전극 및 상기 제2 전극에 대응하는 위치에 각각 제1 비아 및 제2 비아를 형성하는 단계; 상기 제1 비아 및 상기 제2 비아를 채워 제1 도전 부재 및 제2 도전 부재를 형성하는 단계; 및 상기 다수의 무기 발광 소자를 TFT 층이 형성된 기판에 전사하는 단계를 포함하는 디스플레이 모듈의 제조 방법을 제공함으로써, 상기 목적을 달성할 수 있다.

상기 제1 및 제2 도전 부재 사이의 간격을 상기 제1 전극 및 상기 제2 전극 사이의 간격보다 크게 형성할 수 있다.

상기 제1 비아의 폭을 상기 제1 전극의 폭보다 작게 형성하고 상기 제2 비아의 폭을 상기 제2 전극의 폭보다 작게 형성할 수 있다.

본 개시에 따르면, 무기 발광 소자의 제1 및 제2 전극에 각각 연결된 제1 및 제2 도전 부재를 구비함에 따라, 제1 및 제2 전극 사이의 좁은 간격으로 인해 발생하는 제1 및 제2 전극 간 쇼트(short)를 미연에 방지할 수 있다.

또한, 본 개시에 따르면, 무기 발광 소자를 TFT 기판에 열압착 시 비전도성의 폴리머인 절연층을 본딩 소재로 사용함에 따라 ACF(anisotropic conductive film)를 접착층으로 사용한 경우에 비해 쇼트 불량을 최소화할 수 있고, 전극 접합 방식 대비 스퀴즈 아웃(squeeze-out)에 의한 불량을 감소할 수 있다.

또한, 본 개시에 따르면, 열압착 시 제1 및 제2 도전 부재와 제1 및 제2 전극 패드 간 발생하는 스트레스는 절연층에 의해 균등하게 분산됨에 따라, 열압착 시 가압력에 의해 무기 발광 소자에 크랙이 발생하는 것을 최소화할 수 있다.

도 1은 본 개시의 일 실시 예에 따른 디스플레이 장치를 나타낸 블록도이다.
도 2는 본 개시의 일 실시 예에 따른 무기 발광 소자를 나타내는 평면도이다.
도 3은 도 2에 표시된 Ⅱ-Ⅱ 선을 따라 나타낸 단면도이다.
도 4는 본 개시의 일 실시 예에 따른 디스플레이 모듈의 제조 방법을 나타낸 흐름도이다.
도 5 내지 도 14는 본 개시의 일 실시 예에 따른 디스플레이 모듈의 제조 공정을 각각 나타낸 도면들이다.
도 15는 본 개시의 다른 실시 예에 따른 무기 발광 소자를 나타낸 단면도이다.
도 16은 본 개시의 다른 실시 예에 따른 디스플레이 모듈을 나타낸 단면도이다.

이하에서는 첨부된 도면을 참조하여 다양한 실시 예를 보다 상세하게 설명한다. 본 명세서에 기재된 실시 예는 다양하게 변형될 수 있다. 특정한 실시 예가 도면에서 묘사되고 상세한 설명에서 자세하게 설명될 수 있다. 그러나, 첨부된 도면에 개시된 특정한 실시 예는 다양한 실시 예를 쉽게 이해하도록 하기 위한 것일 뿐이다. 따라서, 첨부된 도면에 개시된 특정 실시 예에 의해 기술적 사상이 제한되는 것은 아니며, 발명의 사상 및 기술 범위에 포함되는 모든 균등물 또는 대체물을 포함하는 것으로 이해되어야 한다.

본 개시에서, 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 이러한 구성요소들은 상술한 용어에 의해 한정되지는 않는다. 상술한 용어는 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

본 개시에서, "포함한다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.

본 개시에서, '동일하다'는 표현은 완전하게 일치하는 것뿐만 아니라, 가공 오차 범위를 감안한 정도의 상이함을 포함한다는 것을 의미한다.

그 밖에도, 본 개시를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 개시의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그에 대한 상세한 설명은 축약하거나 생략한다.

본 개시에서, 디스플레이 모듈은 영상 표시용 무기 발광 다이오드(inorganic light emitting diode)를 구비한 디스플레이 패널을 포함할 수 있다. 여기서, 디스플레이 패널은 평판 디스플레이 패널 또는 커브드 디스플레이 패널일 수 있으며, 100㎛ 이하인 복수의 무기 발광 다이오드(inorganic LED)(예를 들면, 마이크로 LED 또는 미니 LED)가 실장되어 있어 백라이트가 필요한 LCD에 비해 더 나은 대비, 응답 시간 및 에너지 효율을 제공한다.　본 개시에서는 '무기 발광 다이오드'와 '무기 발광 소자'는 같은 의미로 사용될 수 있다.

본 개시에 적용하는 무기 발광 소자는 OLED보다 밝기, 발광 효율, 수명이 길다. 무기 발광 소자는 전원이 공급되는 경우 스스로 광을 발산할 수 있는 반도체 칩일 수 있다. 무기 발광 소자인 마이크로 LED는 빠른 반응속도, 낮은 전력, 높은 휘도를 가지고 있다. 예를 들면, 마이크로 LED는 기존 LCD 또는 OLED에 비해 전기를 광자로 변환시키는 효율이 더 높다. 즉, 기존 LCD 또는 OLED 디스플레이에 비해 "와트당 밝기"가 더 높다. 이에 따라 마이크로 LED는 기존의 LED(가로, 세로, 높이가 각각 100㎛를 초과한다) 또는 OLED에 비해 약 절반 정도의 에너지로도 동일한 밝기를 낼 수 있게 된다. 이외에도 마이크로 LED는 높은 해상도, 우수한 색상, 명암 및 밝기 구현이 가능하여, 넓은 범위의 색상을 정확하게 표현할 수 있으며, 햇빛이 밝은 야외에서도 선명한 화면을 구현할 수 있다. 그리고 마이크로 LED는 번인(burn in) 현상에 강하고 발열이 적어 변형 없이 긴 수명이 보장된다. 마이크로 LED는 애노드 및 캐소드 전극이 동일한 제1 면에 형성되고 발광면이 상기 전극들이 형성된 제1 면의 반대 측에 위치한 제2 면에 형성된 플립칩(Flip chip) 구조를 가질 수 있다.

본 개시에서, 기판은 전면(front surface)에 TFT(Thin Film Transistor) 회로가 형성된 TFT 층이 배치되고, 후면(rear surface)에 TFT 회로에 전원을 공급하는 전원 공급 회로와 데이터 구동 드라이버, 게이트 구동드라이버 및 각 구동 드라이버를 제어하는 타이밍 컨트롤러가 배치될 수 있다. TFT 층에 배열된 다수의 픽셀은 TFT 회로에 의해 구동될 수 있다.

본 개시에서, 디스플레이 모듈에 제공되는 TFT는 LTPS(low-temperature polycrystalline silicon) TFT, LTPO(low-temperature polycrystalline oxide) TFT, 또는 산화물 TFT일 수 있다.

본 개시에서, 기판은 글라스 기판, 가요성(flexibility) 재질을 가지는 합성수지 계열(예를 들면, PI(polyimide), PET(polyethylene terephthalate), PES(polyethersulfone), PEN(polyethylene naphthalate), PC(polycarbonate) 등)의 기판이나 세라믹 기판을 사용할 수 있다.

본 개시에서, 기판의 전면에는 TFT 회로가 형성된 TFT 층이 배치되고, 기판의 후면에는 회로가 배치되지 않을 수 있다. TFT 층은 기판 상에 일체로 형성되거나 별도의 필름 형태로 제작되어 글라스 기판의 일면에 부착될 수 있다.

본 개시에서, 기판의 전면은 활성 영역과 비활성 영역으로 구분될 수 있다. 활성 영역은 기판의 전면에서 TFT 층이 점유하는 영역에 해당할 수 있고, 비활성 영역은 기판의 전면에서 TFT 층이 점유하는 영역을 제외한 영역일 수 있다.

본 개시에서, 기판의 에지 영역은 글라스 기판의 최 외곽 영역일 수 있다. 또한, 기판의 에지 영역은 기판의 회로가 형성된 영역을 제외한 나머지 영역일 수 있다. 또한, 기판의 에지 영역은 기판의 측면에 인접한 기판의 전면 일부와 기판의 측면에 인접한 기판의 후면 일부를 포함할 수 있다. 기판은 사각형(quadrangle type)으로 형성될 수 있다. 예를 들면, 기판은 직사각형(rectangle) 또는 정사각형(square)으로 형성될 수 있다. 기판의 에지 영역은 글라스 기판의 4변 중 적어도 하나의 변을 포함할 수 있다.

본 개시에서, TFT 층(또는 백 플레인(backplane))을 구성하는 TFT는 특정 구조나 타입으로 한정되지 않는다, 예를 들면, 본 개시에서 인용된 TFT는 LTPS TFT(Low-temperature polycrystalline silicon TFT) 외 oxide TFT 및 Si TFT(poly silicon, a-silicon), 유기 TFT, 그래핀 TFT 등으로도 구현될 수 있으며, Si 웨이퍼 CMOS 공정에서 P 타입(or N 타입) MOSFET만 만들어 적용할 수도 있다.

본 개시에서는 디스플레이 모듈에 포함되는 기판을 TFT 기판에 한정하지 않는다. 예를 들면, 디스플레이 모듈은 TFT 회로가 형성된 TFT 층이 없는 기판일 수 있다. 이 경우, 디스플레이 모듈은 마이크로 IC를 별도로 실장하고 배선만 패터닝된 기판을 포함할 수 있다.

본 개시에서, 디스플레이 모듈의 픽셀 구동 방식은 AM(Active Matrix) 구동 방식 또는 PM(Passive Matrix) 구동 방식일 수 있다. 디스플레이 모듈은 AM 구동 방식 또는 PM 구동 방식에 따라 각 마이크로 LED가 전기적으로 접속되는 배선의 패턴을 형성할 수 있다.

본 개시에서, 디스플레이 모듈은 다수의 LED가 실장되고 측면 배선이 형성된 글라스 기판을 포함한다. 이와 같은 디스플레이 모듈은 단일 단위로 웨어러블 기기(wearable device), 포터블 기기(portable device), 핸드헬드 기기(handheld device) 및 각종 디스플레이가 필요가 전자 제품이나 전장에 설치되어 적용될 수 있으며, 매트릭스 타입으로 복수의 조립 배치를 통해 PC(personal computer)용 모니터, 고해상도 TV 및 사이니지(signage)(또는, 디지털 사이니지(digital signage)), 전광판(electronic display) 등과 같은 디스플레이 장치에 적용될 수 있다.

본 개시의 디스플레이 모듈은 박막 트랜지스터가 일면에 형성된 기판 상에 배열된 다수의 영상 표시용 무기 발광 소자를 포함할 수 있다. 다수의 무기 발광 소자는 단일 픽셀을 이루는 서브 픽셀일 수 있다. 본 개시에서 하나의 '마이크로 LED'와 하나의 '서브 픽셀'은 동일한 의미로서 혼용할 수 있다.

아래에서는 첨부한 도면을 참고하여 본 개시의 실시 예에 대하여 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.　그러나 본 개시는 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 개시를 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

나아가, 이하 첨부 도면들 및 첨부 도면들에 기재된 내용을 참조하여 본 개시의 실시 예를 상세하게 설명하지만, 본 개시가 실시 예들에 의해 제한되거나 한정되는 것은 아니다.

이하에서는 도면을 참고하여, 본 개시의 다양한 실시 예에 따른 디스플레이 장치를 설명한다.

도 1은 본 개시의 일 실시 예에 따른 디스플레이 장치를 나타낸 블록도이다.

도 1을 참조하면, 본 개시의 일 실시 예에 따른 디스플레이 장치(1)는 디스플레이 모듈(3)과 프로세서(5)를 포함할 수 있다.

본 개시의 일 실시 예에 따른 디스플레이 모듈(3)은 다양한 영상을 표시할 수 있다. 여기에서, 영상은 정지 영상 및/또는 동영상을 포함하는 개념이다. 디스플레이 모듈(3)은 방송 콘텐츠, 멀티미디어 콘텐츠 등과 같은 다양한 영상을 표시할 수 있다. 또한, 디스플레이 모듈(3)은 유저 인터페이스(user interface) 및 아이콘을 표시할 수도 있다.

디스플레이 모듈(3)은 디스플레이 패널(9) 및 디스플레이 패널(9)을 제어하기 위한 디스플레이 드라이버 IC(DDI, display driver IC)(7)를 포함할 수 있다.

디스플레이 드라이버 IC(7)는 인터페이스 모듈(7-1), 메모리(7-2)(예: 버퍼 메모리), 이미지 처리 모듈(7-3), 또는 맵핑 모듈(7-4)을 포함할 수 있다. 디스플레이 드라이버 IC(7)는, 예를 들면, 영상 데이터, 또는 상기 영상 데이터를 제어하기 위한 명령에 대응하는 영상 제어 신호를 포함하는 영상 정보를 인터페이스 모듈(7-1)을 통해 디스플레이 장치(1)의 다른 구성요소로부터 수신할 수 있다. 예를 들면, 일 실시 예에 따르면, 영상 정보는 프로세서(5)(예: 메인 프로세서(예: 어플리케이션 프로세서) 또는 메인 프로세서의 기능과 독립적으로 운영되는 보조 프로세서(예: 그래픽 처리 장치)로부터 수신될 수 있다.

디스플레이 드라이버 IC(7)는 센서 모듈(미도시)과 인터페이스 모듈(7-1)을 통하여 커뮤니케이션 할 수 있다. 또한, 디스플레이 드라이버 IC(7)는 상기 수신된 영상 정보 중 적어도 일부를 메모리(7-2)에, 예를 들면, 프레임 단위로 저장할 수 있다. 이미지 처리 모듈(7-3)은, 예를 들면, 상기 영상 데이터의 적어도 일부를 상기 영상 데이터의 특성 또는 디스플레이 패널(9)의 특성에 적어도 기반하여 전처리 또는 후처리(예: 해상도, 밝기, 또는 크기 조정)를 수행할 수 있다. 맵핑 모듈(7-4)은 이미지 처리 모듈(7-3)을 통해 전처리 또는 후처리된 상기 영상 데이터에 대응하는 전압 값 또는 전류 값을 생성할 수 있다. 일 실시 예에 따르면, 전압 값 또는 전류 값의 생성은 예를 들면, 디스플레이 패널(9)의 픽셀들의 속성(예: 픽셀들의 배열(RGB stripe 또는 pentile 구조), 또는 서브 픽셀들 각각의 크기)에 적어도 일부 기반하여 수행될 수 있다. 디스플레이 패널(9)의 적어도 일부 픽셀들은, 예를 들면, 상기 전압 값 또는 전류 값에 적어도 일부 기반하여 구동됨으로써 상기 영상 데이터에 대응하는 시각적 정보(예: 텍스트, 이미지, 또는 아이콘)가 디스플레이 패널(9)을 통해 표시될 수 있다.

디스플레이 드라이버 IC(7)는, 프로세서(5)로부터 수신된 영상 정보에 기반하여, 디스플레이로 구동 신호(예: 드라이버 구동 신호, 게이트 구동 신호 등)를 전송할 수 있다.

디스플레이 드라이버 IC(7)는 프로세서(5)로부터 수신된 영상 신호에 기초하여 영상을 표시할 수 있다. 일 예로, 디스플레이 드라이버 IC(70)는 프로세서(5)로부터 수신된 영상 신호에 기초하여 복수의 서브 픽셀들의 구동 신호를 생성하고, 구동 신호에 기초하여 다수의 서브 픽셀의 발광을 제어함으로써 영상을 표시할 수 있다.

디스플레이 모듈(3)은 터치 회로(미도시)를 더 포함할 수 있다. 터치 회로는 터치 센서 및 이를 제어하기 위한 터치 센서 IC를 포함할 수 있다. 터치 센서 IC는, 예를 들면, 디스플레이 패널(9)의 지정된 위치에 대한 터치 입력 또는 호버링 입력을 감지하기 위해 터치 센서를 제어할 수 있다. 예를 들면, 터치 센서 IC는 디스플레이 패널(9)의 지정된 위치에 대한 신호(예: 전압, 광량, 저항, 또는 전하량)의 변화를 측정함으로써 터치 입력 또는 호버링 입력을 감지할 수 있다. 터치 센서 IC는 감지된 터치 입력 또는 호버링 입력에 관한 정보(예: 위치, 면적, 압력, 또는 시간)를 프로세서(5)에 제공할 수 있다. 일 실시 예에 따르면, 터치 회로의 적어도 일부(예: 터치 센서 IC)는 디스플레이 드라이버 IC(7), 또는 디스플레이 패널(9)의 일부로, 또는 디스플레이 모듈(3)의 외부에 배치된 다른 구성요소(예: 보조 프로세서)의 일부로 포함될 수 있다.

프로세서(5)는 디지털 영상 신호를 처리하는 디지털 시그널 프로세서(digital signal processor(DSP), 마이크로 프로세서(microprocessor), GPU(graphics processing unit), AI(artificial intelligence) 프로세서, NPU (neural processing unit), TCON(time controller)으로 구현될 수 있다. 다만, 이에 한정되는 것은 아니며, 중앙처리장치(central processing unit(CPU)), MCU(micro controller unit), MPU(micro processing unit), 컨트롤러(controller), 어플리케이션 프로세서(application processor(AP)), 또는 커뮤니케이션 프로세서(communication processor(CP)), ARM 프로세서 중 하나 또는 그 이상을 포함하거나, 해당 용어로 정의될 수 있다. 또한, 프로세서(50)는 프로세싱 알고리즘이 내장된 SoC(system on chip), LSI(large scale integration)로 구현될 수도 있고, ASIC(application specific integrated circuit), FPGA(field programmable gate array) 형태로 구현될 수도 있다.

프로세서(5)는 운영 체제 또는 응용 프로그램을 구동하여 프로세서(5)에 연결된 하드웨어 또는 소프트웨어 구성요소들을 제어할 수 있고, 각종 데이터 처리 및 연산을 수행할 수 있다. 또한, 프로세서(5)는 다른 구성요소들 중 적어도 하나로부터 수신된 명령 또는 데이터를 휘발성 메모리에 로드하여 처리하고, 다양한 데이터를 비휘발성 메모리에 저장할 수 있다.

도 2는 본 개시의 일 실시 예에 따른 무기 발광 소자를 나타내는 평면도이고, 도 3은 도 2에 표시된 Ⅱ-Ⅱ 선을 따라 나타낸 본 개시의 일 실시 예에 따른 무기 발광 소자의 단면도이다.

도 2 및 도 3을 참조하면, 본 개시의 일 실시 예에 따른 무기 발광 소자(100)는 약 50㎛ 이하의 크기를 가지는 마이크로 LED(light emitting diode)일 수 있다. 무기 발광 소자(100)는 발광면(110a)의 반대면에 제1 전극(131) 및 제2 전극(133)이 모두 배치된 플립칩(flip chip) 타입일 수 있다. 다만, 이에 한정하지 않으며, 무기 발광 소자(100)는 래터럴칩(lateral chip) 타입 또는 버티컬칩(vertical chip) 타입일 수 있다.

무기 발광 소자(100)는 에피 기판(101, 도 5 참조)에서 에피 성장한 부분(110)이 제1 반도체층(111), 제2 반도체층(115), 제1 반도체층(111)과 제2 반도체층(115) 사이에 배치된 활성층(113)을 포함할 수 있다.

제1 반도체층(111)은 예를 들어, p형 반도체층(anode, 산화 전극)을 포함할 수 있다. p형 반도체층은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.

제2 반도체층(115)은 예를 들어, n형 반도체층(cathode, 환원 전극)을 포함할 수 있다. n형 반도체층은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.

한편, 무기 발광 소자(100)의 에피 성장된 부분(110)은 전술한 구성으로 한정되지 않으며 예를 들면, 제1 반도체층(111)이 n형 반도체층을 포함하고, 제2 반도체층(115)이 p형 반도체층을 포함할 수도 있다. 활성층은 전자와 정공이 재결합되는 영역으로, 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.

활성층(113)은 반도체 물질, 예컨대 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(poly crystalline silicon)을 포함할 수 있다. 그러나 본 실시예는 이에 한정되지 않고 유기 반도체 물질 등을 함유할 수 있으며, 단일 양자 우물(SQW: single quantum well) 구조 또는 다중 양자 우물(MQW: multi quantum well) 구조로 형성될 수 있다.

무기 발광 소자(100)는 발광면(110a)의 반대면에 제1 전극(131) 및 제2 전극(133)이 배치될 수 있다. 제1 전극(131)이 양극 전극이면, 제2 전극(133)은 음극 전극일 수 있다. 제1 및 제2 전극(131, 133)은 Ag 또는 Au를 함유한 합금으로 이루어질 수 있으나, 이에 제한되지 않는다.

무기 발광 소자(100)는 제2 전극(133)이 제1 전극(131)을 둘러싸는 형태로 형성될 수 있다. 하지만, 이에 제한되지 않고 경우에 따라, 제1 및 제2 전극(131, 133)위치는 서로 바뀔 수 있다.

무기 발광 소자(100)는 제1 전극(131) 및 제2 전극(133)을 덮는 절연층(160)과, 제1 도전 부재(151)와, 제2 도전 부재(153)를 포함한다.

제1 도전 부재(151)는 절연층(160)에 형성된 제1 비아(via)(161a)를 통해 물리적 및 전기적으로 제1 전극(131)과 연결될 수 있다. 또한, 제2 도전 부재(153)는 절연층(160)에 형성된 제2 비아(161b)를 통해 물리적 및 전기적으로 제2 전극(133)과 연결될 수 있다.

제1 도전 부재(151)는 제1 전극(131) 상에 형성되며, 제1 도전 부재(151)의 폭은 양극 전극(131)의 폭보다 작게 형성될 수 있다. 제2 도전 부재(153)는 제2 전극(133) 상에 형성되며, 제2 도전 부재(153)의 폭은 제2 전극(133)의 폭보다 작게 형성될 수 있다. 이 경우, 제1 도전 부재(151)와 제2 도전 부재(153) 사이의 간격(D2)은 제1 전극(131)과 제2 전극(133) 사이의 간격(D1) 보다 더 넓게 형성될 수 있다.

이에 따라, 본 개시의 일 실시 예에 따른 초소형 무기 발광 소자(100)는 전사 공정 시 제1 및 제2 전극(131, 133) 사이의 간격(D1)이 좁아서 발생하는 제1 및 제2 전극(131, 133) 간 쇼트(short)를 미연에 방지할 수 있다.

제1 도전 부재(151)와 제2 도전 부재(153)는 도전 물질로 이루어질 수 있으며 예를 들면, 전도성 고분자인 PEDOT:PSS(poly(3,4-ethylenedioxythiophene): poly(styrenesulfonate))일 수 있다. PEDOT:PSS는 우수한 전기 전도도, 광투과도, 및 유연성을 가지고 있다.

절연층(160)은 발광면(110a)의 반대면과 제1 및 제2 전극(131, 133)을 덮는다. 절연층(160)은 비도전 물질로 이루어질 수 있으며 예를 들면, BCB(benzo cyclo butene), 폴리이미드(polyimide), 에폭시(epoxy) 등으로 형성될 수 있다. 절연층(160)은 접합 공정 시 무기 발광 소자(100)를 기판(210)에 고정하는 접착층으로 기능할 수 있다(도 14 참조).

한편, 무기 발광 소자(100)는 발광면(110a)과 무기 발광 소자(100)의 측면으로 각각 광이 출사될 수 있다. 무길 발광 소자(100)의 측면에는 경우에 따라 측면을 보호하기 위한 패시베이션층(미도시)이 형성될 수 있다. 패시베이션층의 투명도가 낮고 반사율이 높은 경우, 무기 발광 소자(100)의 측면으로 출사되는 광량은 크게 줄어들 수 있고, 측면으로 출사되었던 광은 패시베이션층에 반사되어 발광면(110a)으로 출사될 수 있다.

무기 발광 소자(100)는 평면에서 바라볼 때, 도 2와 같이 원형으로 도시하였으나, 이에 한정되지 않고 타원형이나 사각형 등 요구되는 조건에 맞춰 적절한 형상으로 제작될 수 있다.

이하, 도면을 참조하여 본 개시의 일 실시 예에 따른 디스플레이 모듈의 제조 방법을 설명한다.

도 4는 본 개시의 일 실시 예에 따른 디스플레이 모듈의 제조 방법을 나타낸 흐름도이고, 도 5 내지 도 14는 본 개시의 일 실시 예에 따른 디스플레이 모듈의 제조 공정을 각각 나타낸 도면들이다.

도 5를 참조하면, 에피 기판(101) 상에 다수의 무기 발광 소자(100)를 에피 성장시킨다(41). 본 개시에서는 설명의 편의를 위해 도면에 하나의 무기 발광 소자(100)만 도시한다.

에피 성장한 부분(110)은 이 제1 반도체층(111), 제2 반도체층(115), 제1 반도체층(111)과 제2 반도체층(115) 사이에 배치된 활성층(113)을 포함할 수 있다(도 3 참조).

제1 반도체층(111), 활성층(113) 및 제2 반도체층(115)은 유기금속 화학 증착법(MOCVD; metal organic chemical vapor deposition), 화학 증착법(CVD; chemical vapor deposition), 플라즈마 화학 증착법(PECVD; plasma-enhanced chemical vapor deposition) 등의 방법을 이용하여 형성할 수 있다.

에피 성장된 부분(110)의 일면 즉, 에피 기판(101)과 접하는 면은 발광면으로 작용하고, 발광면의 반대면은 제1 전극(131) 및 제2 전극(133)이 배치될 수 있다.

도 6을 참조하면, 제1 전극(131) 및 제2 전극(133)은 각각 소정 간격(D1)을 두고 에피 성장된 부분(100)의 제1 및 제2 반도체 층에 각각 연결되도록 형성될 수 있다(42).

제1 및 제2 전극(131, 133)은 예를 들면, 스퍼터링과 같은 증착 공정으로 금속 물질을 증착하고, 포토리소그래피 공정 및 에칭 공정을 통해 제1 및 제2 반도체 층 상에 각각 형성될 수 있다.

도 7을 참조하면, 제1 및 제2 전극(131, 133)을 함께 덮도록 제1 및 제2 반도체 층 상에 소정 두께로 절연층(160)을 형성할 수 있다(43). 절연층(160)은 예를 들면 증착 공정을 통해 형성될 수 있다.

도 8을 참조하면, 절연층(160)에 제1 및 제2 비아(161a, 161b)를 형성할 수 있다(44).

제1 비아(161a)는 제1 전극(131)의 일부가 노출되도록 형성될 수 있다. 이 경우, 제1 비아(161a)의 폭은 제1 전극(131)의 폭보다 좁게 형성될 수 있다. 제1 비아(161a)의 폭은 후술하는 제1 도전 부재(151)의 폭을 결정한다.

또한, 제2 비아(161b)는 제2 전극(133)의 일부가 노출되도록 형성될 수 있다. 이 경우, 제2 비아(161b)의 폭은 제2 전극(133)의 폭보다 좁게 형성될 수 있다. 제2 비아(161b)는 제2 전극(133)의 형상에 대응하는 대략 링 형상으로 이루어지거나, 제2 전극(133)의 형상을 따라 원호 형상으로 이루어질 수 있다.

이렇게 형성된 제2 비아(161b)는 1개로 형성될 수 있다. 하지만 이에 제한되지 않고, 제2 비아(161b)는 제2 전극(133) 상에서 일정한 간격을 두고 다수로 형성될 수 있다.

제2 비아(161b)의 폭은 후술하는 제2 도전 부재(153)의 폭을 결정할 수 있다.

도 9를 참조하면, 제1 및 제2 비아(161a, 161b)에 각각 도전 부재(151, 152; 153, 154)를 채워 넣는다(45). 이 경우, 도전 부재의 일부(151, 153)는 제1 및 제2 비아(161a, 161b)에 채워지고 도전 부재의 나머지(152, 154)는 절연층(160) 상에 형성될 수 있다.

도 10을 참조하면, 도전 부재의 나머지(152, 154)를 제거하기 위해 폴리싱 공정을 진행한다(46). 이 경우, 도전 부재의 나머지(152, 154)가 제거되면서 절연층(160)의 상면 일부도 함께 제거되면서 전체적으로 편평도를 유지할 수 있다.

도전 부재의 나머지(152, 154)가 제거되면, 도전 부재의 일부(151, 153)는 제1 전극(131)과 접촉하는 제1 도전 부재(151)와 제2 전극(133)과 접촉하는 제2 도전 부재(133)이 될 수 있다.

제1 및 제2 도전 부재(151, 153) 사이의 간격(D2)은 제1 및 제2 전극(131, 133) 사이의 간격(D1)보다 넓게 형성될 수 있다. 제1 및 제2 도전 부재(151, 153)는 후술하는 전사 공정에서 제1 및 제2 전극(131, 133) 대신 기판의 제1 및 제2 전극 패드(231, 233, 도 13 참조)에 각각 직접 연결될 수 있다. 이에 따라, 제1 및 제2 전극(131, 133) 사이의 간격(D1)이 좁아서 발생하는 제1 및 제2 전극(131, 133) 간 쇼트(short)를 미연에 방지할 수 있다.

도 11을 참조하면, 전술한 공정들을 통해 제작된 무기 발광 소자(100)는 기판(210, 도 13 참조)에 전사하기 위해 에피 기판(101)으로부터 분리한다. 이 경우, 에피 기판(101)으로부터 무기 발광 소자(100)를 분리하기 전에 무기 발광 소자(100)를 임시 기판(103)의 일면에 부착시킨다. 이 상태에서 LLO(laser lift-off) 방식으로 에피 기판(101)과 무기 발광 소자(100)를 분리한다.

도 12를 참조하면, 임시 기판(103)으로 옮겨진 무기 발광 소자(100)는 전사 공정을 위해 중계 기판(105)으로 이송한다. 이 경우, 중계 기판(105)에는 무기 발광 소자(100)의 발광면(110a)이 부착될 수 있다. 임시 기판(103)은 LLO(laser lift-off) 방식으로 무기 발광 소자(100)를 분리될 수 있다.

도 13을 참조하면, 중계 기판(105)으로 이송된 무기 발광 소자(100)는 제1 및 제2 도전 부재(151, 153)가 TFT 기판(200)의 제1 및 제2 전극 패드(231, 233)를 향하도록 배치된 상태에서 TFT 기판(200)으로 전사될 수 있다.

이 경우, TFT 기판(200)은 글라스 기판, 가요성(flexibility) 재질을 가지는 합성수지 계열(예를 들면, PI(polyimide), PET(polyethylene terephthalate), PES(polyethersulfone), PEN(polyethylene naphthalate), PC(polycarbonate) 등)의 기판이나 세라믹 기판 중 하나로 이루어질 수 있다. 또한, TFT 기판(200)은 상기 기판의 전면에 TFT 회로가 형성된 TFT 층이 배치될 수 있다. 이 경우, TFT 층은 기판 상에 일체로 형성되거나 별도의 필름 형태로 제작되어 상기 기판의 일면에 부착될 수 있다.

무기 발광 소자(100)는 스탬핑 전사, 레이저 전사, 롤러블 전사 등의 전사 공정을 통해 중계 기판(105)에서 TFT 기판(200)으로 전사될 수 있다.

도 14를 참조하면, 전사 공정을 통해 무기 발광 소자(100)를 TFT 기판(200)에 전사함으로써, 본 개시의 일 실시 예에 따른 디스플레이 모듈(300)을 제조할 수 있다.

TFT 기판(200)에 전사된 무기 발광 소자(100)는 제1 및 제2 도전 부재(151, 153)가 각각 TFT 기판(200)의 제1 및 제2 전극 패드(231, 233)에 전기적으로 연결될 수 있다. 이에 따라, 무기 발광 소자(100)의 제1 및 제2 전극(131, 133)은 제1 및 제2 도전 부재(151, 153)를 통해 제1 및 제2 전극 패드(231, 233)에 전기적으로 연결될 수 있다.

또한, 무기 발광 소자(100)는 전사 공정 시 TFT 기판(200)에 열압착 될 수 있다. 열압착 시 가압력은 200MPa 이하이고, 온도는 120~170℃일 수 있다.

절연층(160)은 멜팅되면서 무기 발광 소자(100)를 TFT 기판(200)에 견고하게 부착할 수 있는 접착층으로 기능할 수 있다. 이와 같이, 비전도성의 폴리머인 절연층(160)을 본딩 소재로 사용함에 따라 종래기술에 따른 ACF를 접착층으로 사용한 경우에 비해 제1 및 제2 전극(131, 133) 간 및 제1 및 제2 전극 패드(231, 233) 간 쇼트 불량을 방지할 수 있고, 전극 접합 방식 대비 스퀴즈 아웃(squeeze-out)에 의한 불량을 감소할 수 있다.

또한, 열압착 시 제1 및 제2 도전 부재(151, 153)와 제1 및 제2 전극 패드(131, 133) 간 발생하는 스트레스는 절연층(160)에 의해 균등하게 분산됨에 따라, 열압착 시 가압력에 의해 무기 발광 소자에 크랙이 발생하는 것을 최소화할 수 있다. 또한, 비전도성 폴리머인 절연층(160)은 언더 필링(under-filing) 및 인캡슐레이션(encapsulation) 역할을 수행할 수 있으므로 제품의 신뢰성을 향상시키는 것을 물론 무기 발광 소자(100)에 가해지는 스트레스를 완충할 수 있고, TFT 기판(200)의 휨에 의한 제1 및 제2 전극(131, 133) 간에 전달되는 스트레스를 해소할 수 있다.

도 15는 본 개시의 다른 실시 예에 따른 무기 발광 소자를 나타낸 단면도이다.

도 15를 참조하면, 전술한 무기 발광 소자(100)와 대부분의 구성이 유사하게 이루어지며, 에피 기판에서 에피 성장된 부분(1110) 즉, 제1 반도체 층, 활성층, 제2 반도체 층이 적층된 부분은 전체적으로 대략 육면체로 이루어질 수 있다. 절연층(160)은 발광면의 반대면과 제1 및 제2 전극(131, 133)을 덮는다.

이 경우, 제1 및 제2 도전 부재(151, 153) 사이의 간격(D4)은 제1 및 제2 전극(131, 133) 사이의 간격(D3)보다 넓게 형성될 수 있다.

전술한 본 개시에 따른 실시 예들은 무기 발광 소자(100, 1100)가 제1 및 제2 도전 부재(151, 153)와 절연층(160)을 포함하고 있으나, 이에 한정되지 않는다. 예를 들면, 이하에서 설명하는 본 개시의 또 다른 실시 예에 따른 디스플레이 모듈과 같이 제1 및 제2 도전 부재와 절연층이 TFT 기판에 형성되는 것도 가능하다.

한편, 본 개시에 따른 무기 발광 소자(100, 1100)는 유체 자가 조립(FSA, fluidic self-assembly) 전사 방식을 통해 TFT 기판에 전사하는 것도 가능하다.

도 16은 본 개시의 또 다른 실시 예에 따른 디스플레이 모듈을 나타낸 단면도이다.

도 16을 참조하면, TFT 기판(2200)은 TFT 층 상에 제1 및 제2 전극 패드(2231, 2233)를 덮는 절연층(2160)이 형성될 수 있다. 절연층(2160)은 제1 및 제2 전극 패드(2231, 2233)에 대응하는 위치에 각각 비아가 형성되고, 각 비아에는 제1 및 제2 도전 부재(2251, 2253)가 채워질 수 있다.

제1 도전 부재(2251)의 폭은 제1 전극 패드(2231)의 폭보다 좁게 형성되고, 제2 도전 부재(2253)의 폭은 제2 전극 패드(2233)의 폭보다 좁게 형성될 수 있다. 이 경우, 제1 및 제2 도전 부재(2251, 2253) 사이의 간격을 제1 및 제2 전극 패드(2231, 2233) 사이의 간격보다 넓게 형성될 수 있다.

이와 같이, 절연층(2160)과 제1 및 제2 도전 부재(2251, 2253)가 형성된 TFT 기판(2200)에는 일반적인 무기 발광 소자(2100)가 전사될 수 있다.

이 경우, 절연층(2160)은 전술한 실시 예들과 마찬가지로 비도전성 폴리머로 형성됨에 따라, 중계 기판(1105)에 배열된 무기 발광 소자(2100)를 TFT 기판(2200)에 열압착 시 무기 발광 소자(2100)의 제1 및 제2 전극(2131, 2133) 간 및 제1 및 제 도전 부재(2251, 2253) 간 쇼트가 발생하는 것을 미연에 방지할 수 있다.

또한, 열압착 시 무기 발광 소자(2100) 및 TFT 기판(2200)에 가해지는 압력은 절연층(2160)에 의해 완충될 수 있으므로, 무기 발광 소자(2100) 및 TFT 기판(2200)에 스트레스로 인한 크랙이 발생하는 것을 최소화할 수 있다.

도면에 도시하지는 않았으나, 본 개시에 따른 TFT 기판(2210) 상에 별도의 가이드 부재를 배치한 상태에서 유체 자가 조립(FSA, fluidic self-assembly) 전사 방식을 통해 무기 발광 소자(2100)를 TFT 기판(2210)에 전사할 수 있다. 이 경우, 가이드 부재는 다수의 가이드 홈이 형성된 몰드(mold)로 형성될 수 있다. 다수의 가이드 홈은 TFT 기판(2200)에 각 무기 발광 소자(2100)가 접속되는 위치에 대응하도록 형성될 수 있다.

이상에서는 본 개시의 다양한 실시예를 각각 개별적으로 설명하였으나, 각 실시예들은 반드시 단독으로 구현되어야만 하는 것은 아니며, 각 실시예들의 구성 및 동작은 적어도 하나의 다른 실시예들과 조합되어 구현될 수도 있다.

이상에서는 본 개시의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 개시는 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 개시의 요지를 벗어남이 없이 본 개시에 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 개시의 기술적 사상이나 전망으로부터 개별적으로 이해되서는 안될 것이다.

3: 디스플레이 모듈
100: 무기 발광 소자
131: 제1 전극
133: 제2 전극
151: 제1 도전 부재
153: 제2 도전 부재
160: 절연층
161a: 제1 비아
161b: 제2 비아
200: TFT 기판
231: 제1 전극 패드
233: 제2 전극 패드

Claims

제1 반도체 층;
상기 제1 반도체 층에 적층된 활성층;
상기 활성층에 적층된 제2 반도체층;
상기 제1 반도체 층과 연결된 제1 전극;
상기 제2 반도체 층과 연결된 제2 전극;
상기 제1 전극 및 상기 제2 전극을 함께 덮고, 상기 제1 전극 및 상기 제2 전극에 대응하는 위치에 각각 비아홀들이 형성된 절연층;
상기 비아홀들을 통해 상기 제1 전극 및 상기 제2 전극과 각각 연결된 제1 도전 부재 및 제2 도전 부재;를 포함하며,
상기 제1 도전 부재 및 상기 제2 도전 부재 사이의 간격은 상기 제1 전극 및 상기 제2 전극 사이의 간격보다 큰, 무기 발광 소자.
제1항에 있어서,
상기 제1 도전 부재의 폭은 상기 제1 전극의 폭보다 작은, 무기 발광 소자.
제1항에 있어서,
상기 제2 도전 부재의 폭은 상기 제2 전극의 폭보다 작은, 무기 발광 소자.
제1항에 있어서,
상기 제1 도전 부재 및 상기 제2 도전 부재의 재질은 PEDOT:PSS(poly(3,4-ethylenedioxythiophene): poly(styrenesulfonate))인, 무기 발광 소자.
제1항에 있어서,
상기 절연층의 재질은 BCB(benzo cyclo butene), 폴리이미드(polyimide) 또는 에폭시(epoxy)인, 무기 발광 소자.
TFT(thin film transistor) 회로가 구비된 TFT 층과 상기 TFT 층에 배열된 다수의 전극 패드를 포함하는 기판;
상기 다수의 전극 패드와 접속되는 제1 및 제2 전극을 포함하는 다수의 무기 발광 소자;
상기 기판과 상기 다수의 무기 발광 소자 사이에 배치된 절연층; 및
상기 제1 및 제2 전극과 이에 대응하는 상기 다수의 전극 패드를 상호 전기적으로 연결하는 다수의 제1 및 제2 도전 부재;를 포함하며,
상기 제1 및 제2 도전 부재 사이의 간격은 상기 제1 전극 및 상기 제2 전극 사이의 간격보다 큰, 디스플레이 모듈.
제6항에 있어서,
상기 제1 도전 부재는 상기 제1 전극과 이에 대응하는 전극 패드 사이에 배치되고,
상기 제2 도전 부재는 상기 제2 전극과 이에 대응하는 다른 전극 패드 사이에 배치된, 디스플레이 모듈.
제7항에 있어서,
상기 제1 도전 부재의 폭은 상기 제1 전극의 폭보다 작은, 디스플레이 모듈.
제7항에 있어서,
상기 제2 도전 부재의 폭은 상기 제2 전극의 폭보다 작은, 디스플레이 모듈.
제6항에 있어서,
상기 절연층은 상기 제1 및 제2 전극에 대응하는 위치에 각각 비아들이 형성되고,
상기 다수의 제1 및 제2 도전 부재는 상기 비아들에 각각 채워진, 디스플레이 모듈.
제6항에 있어서,
상기 다수의 무기 발광 소자는 각각,
상기 절연층과 상기 제1 및 제2 도전 부재를 포함하는, 디스플레이 모듈.
제6항에 있어서,
상기 기판은,
상기 절연층과 상기 제1 및 제2 도전 부재를 포함하는, 디스플레이 모듈.
에피 기판에 다수의 무기 발광 소자를 성장시키는 단계;
각 무기 발광 소자에 제1 전극 및 제2 전극을 형성하는 단계;
상기 제1 전극 및 상기 제2 전극을 덮도록 상기 무기 발광 소자에 절연층을 형성하는 단계;
상기 절연층에 상기 제1 전극 및 상기 제2 전극에 대응하는 위치에 각각 제1 비아 및 제2 비아를 형성하는 단계;
상기 제1 비아 및 상기 제2 비아를 채워 제1 도전 부재 및 제2 도전 부재를 형성하는 단계; 및
상기 다수의 무기 발광 소자를 TFT 층이 형성된 기판에 전사하는 단계;를 포함하는, 디스플레이 모듈의 제조 방법.
제13항에 있어서,
상기 제1 및 제2 도전 부재 사이의 간격을 상기 제1 전극 및 상기 제2 전극 사이의 간격보다 넓게 형성하는, 디스플레이 모듈의 제조 방법.
제14항에 있어서,
상기 제1 비아의 폭을 상기 제1 전극의 폭보다 작게 형성하고 상기 제2 비아의 폭을 상기 제2 전극의 폭보다 작게 형성하는, 디스플레이 모듈의 제조 방법.