KR20230001575A - 표시 장치 및 이를 포함하는 타일형 표시 장치 - Google Patents

표시 장치 및 이를 포함하는 타일형 표시 장치 Download PDF

Info

Publication number
KR20230001575A
KR20230001575A KR1020210083768A KR20210083768A KR20230001575A KR 20230001575 A KR20230001575 A KR 20230001575A KR 1020210083768 A KR1020210083768 A KR 1020210083768A KR 20210083768 A KR20210083768 A KR 20210083768A KR 20230001575 A KR20230001575 A KR 20230001575A
Authority
KR
South Korea
Prior art keywords
layer
group
disposed
light emitting
electrode
Prior art date
Application number
KR1020210083768A
Other languages
English (en)
Inventor
이슬기
김태민
서봉성
신동근
양기훈
이승희
임호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210083768A priority Critical patent/KR20230001575A/ko
Priority to US17/708,630 priority patent/US20230009629A1/en
Publication of KR20230001575A publication Critical patent/KR20230001575A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04—Polysiloxanes
    • C09D183/06—Polysiloxanes containing silicon bound to oxygen-containing groups
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D5/00—Coating compositions, e.g. paints, varnishes or lacquers, characterised by their physical nature or the effects produced; Filling pastes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D7/00—Features of coating compositions, not provided for in group C09D5/00; Processes for incorporating ingredients in coating compositions
    • C09D7/40—Additives
    • C09D7/60—Additives non-macromolecular
    • C09D7/61—Additives non-macromolecular inorganic
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/201—Filters in the form of arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Wood Science & Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 표시 장치 및 이를 포함하는 타일형 표시 장치에 관한 것이다. 일 실시예에 따른 표시 장치는 기판 상에 배치되며, 광을 방출하는 발광 소자층, 상기 발광 소자층 상에 배치되며, 상기 광의 파장을 변환시키는 파장 제어층, 상기 파장 제어층 상에 배치된 컬러 필터층, 및 상기 컬러 필터층 상에 배치된 반사 방지층을 포함하며, 상기 반사 방지층은, 상기 컬러 필터층 상에 배치된 제1 무기층, 상기 제1 무기층 상에 배치된 제2 무기층, 및 상기 제2 무기층 상에 배치되며, 염료를 포함하는 코팅층을 포함한다.

Description

표시 장치 및 이를 포함하는 타일형 표시 장치{DISPLAY DEVICE AND TILED DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 표시 장치 및 이를 포함하는 타일형 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 발광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 발광 물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 외부 광의 반사율을 낮추고 표시 품질을 향상시킬 수 있는 표시 장치 및 이를 포함하는 타일형 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판 상에 배치되며, 광을 방출하는 발광 소자층, 상기 발광 소자층 상에 배치되며, 상기 광의 파장을 변환시키는 파장 제어층, 상기 파장 제어층 상에 배치된 컬러 필터층, 및 상기 컬러 필터층 상에 배치된 반사 방지층을 포함하며, 상기 반사 방지층은, 상기 컬러 필터층 상에 배치된 제1 무기층, 상기 제1 무기층 상에 배치된 제2 무기층, 및 상기 제2 무기층 상에 배치되며, 염료를 포함하는 코팅층을 포함할 수 있다.
상기 제1 무기층의 굴절률은 상기 제2 무기층의 굴절률보다 작거나 같을 수 있다.
상기 제1 무기층의 굴절률은 1.4 내지 1.6이며, 상기 제2 무기층의 굴절률은 1.6 내지 2.2일 수 있다.
상기 제2 무기층의 굴절률은 상기 코팅층의 굴절률보다 클 수 있다.
상기 코팅층의 굴절률은 1.2 내지 1.5일 수 있다.
상기 제1 무기층은 실리콘 산화물 또는 실리콘 질산화물을 포함하고, 상기 제2 무기층은 실리콘 질화물 또는 실리콘 질산화물을 포함할 수 있다.
상기 코팅층은 POSS 계열의 유무기 복합 물질을 포함하는 베이스 물질 및 상기 베이스 물질에 포함된 중공 입자를 포함할 수 있다.
상기 베이스 물질은 하기 화학식 A, B 및 C 중 적어도 하나 이상을 포함할 수 있다.
Figure pat00001
상기 화학식 A, B 또는 C에서, X는 각각 독립적으로 R 또는 [(SiO3/2R)4+2nO]이다. 또한, 상기 R은 각각 독립적으로 수소, 중수소, 할로겐, 아민기, 에폭시기, 사이클로헥실에폭시기, 아크릴기, 메타아크릴기 사이올기, 이소시아네이트기, 니트릴기, 니트로기, 페닐기, C1~C12의 알킬기, C2~C12의 알케닐기, C1~C40의 알콕시기, C3~C12 시클로알킬기, C3~C12의 헤테로시클로알킬기, C6~C12의 아릴기, C3~C12의 헤테로아릴기, C3~C12의 아르알킬기, C3~C12의 아릴옥시기, 및 C3~C12의 아릴사이올기 중 선택된 어느 하나이다. 또한, 상기 페닐기는 치환 또는 비치환될 수 있으며, 치환기로는 수소, 중수소, 할로겐, 아민기, 에폭시기, 사이클로헥실에폭시기, 아크릴기, 메타아크릴, 사이올기, 이소시아네이트기, 니트릴기 및 니트로기 중 선택된 어느 하나이다.
상기 베이스 물질은 하기 화학식 1 내지 9로 나타나는 화합물을 포함할 수 있다.
Figure pat00002
Figure pat00003
Figure pat00004
Figure pat00005
Figure pat00006
Figure pat00007
Figure pat00008
상기 화학식 1 내지 9에서, R은 각각 독립적으로 수소, 중수소, 할로겐, 아민기, 에폭시기, 사이클로헥실에폭시기, 아크릴기, 메타아크릴기 사이올기, 이소시아네이트기, 니트릴기, 니트로기, 페닐기, C1~C12의 알킬기, C2~C12의 알케닐기, C1~C40의 알콕시기, C3~C12 시클로알킬기, C3~C12의 헤테로시클로알킬기, C6~C12의 아릴기, C3~C12의 헤테로아릴기, C3~C12의 아르알킬기, C3~C12의 아릴옥시기, 및 C3~C12의 아릴사이올기 중 선택된 어느 하나이다. 또한, 상기 페닐기는 치환 또는 비치환될 수 있으며, 치환기로는 수소, 중수소, 할로겐, 아민기, 에폭시기, 사이클로헥실에폭시기, 아크릴기, 메타아크릴, 사이올기, 이소시아네이트기, 니트릴기 및 니트로기 중 선택된 어느 하나이다. X는 각각 독립적으로 R 또는 [(SiO3/2R)4+2nO]이다. 또한, a1, a2, a3, a4, b, 및 c는 1 내지 1000의 정수이다.
상기 중공 입자는 중공 실리카, 중공 아크릴 고분자, 중공 비닐 고분자 및 중공 에폭시 고분자 중에서 선택된 어느 하나 이상을 포함할 수 있다.
상기 제1 무기층, 상기 제2 무기층 및 상기 코팅층은 각각 50 내지 200nm의 두께로 이루어질 수 있다.
상기 기판과 상기 발광 소자층 사이에 적어도 하나의 트랜지스터를 포함하는 회로층을 더 포함할 수 있다.
상기 발광 소자층은, 상기 기판 상에 배치되며 일 방향으로 연장된 제1 전극 및 제2 전극, 상기 제1 전극 및 상기 제2 전극 상에 양 단부가 배치된 발광 소자, 및 상기 발광 소자의 일 단부에 접촉하는 제1 연결 전극 및 상기 발광 소자의 타 단부에 접촉하는 제2 전극을 포함할 수 있다.
상기 발광 소자층은, 상기 기판 상에 배치된 화소 전극, 상기 화소 전극 상에 배치된 발광층, 및 상기 발광층 상에 배치된 공통 전극을 포함할 수 있다.
또한, 일 실시예에 따른 타일형 표시 장치는 서로 인접하여 배치된 복수의 표시 장치, 및 상기 복수의 표시 장치의 서로 인접한 측면에 배치된 결합 부재를 포함하며, 상기 복수의 표시 장치는 각각, 기판 상에 배치되며, 광을 방출하는 발광 소자층, 상기 발광 소자층 상에 배치되며, 상기 광의 파장을 변환시키는 파장 제어층, 상기 파장 제어층 상에 배치된 컬러 필터층, 및 상기 컬러 필터층 상에 배치되며, 상기 컬러 필터층 상에 배치된 제1 무기층, 상기 제1 무기층 상에 배치된 제2 무기층, 및 상기 제2 무기층 상에 배치되며 염료를 포함하는 코팅층을 포함하는 반사 방지층을 포함할 수 있다.
상기 결합 부재는 상기 복수의 표시 장치 각각의 상기 코팅층의 측면을 결합시킬 수 있다.
상기 제1 무기층의 굴절률은 상기 제2 무기층의 굴절률보다 작거나 같으며, 상기 제1 무기층의 굴절률은 1.4 내지 1.6이며, 상기 제2 무기층의 굴절률은 1.6 내지 2.2일 수 있다.
상기 제2 무기층의 굴절률은 상기 코팅층의 굴절률보다 크며, 상기 코팅층의 굴절률은 1.2 내지 1.5일 수 있다.
상기 제1 무기층은 실리콘 산화물 또는 실리콘 질산화물을 포함하고, 상기 제2 무기층은 실리콘 질화물 또는 실리콘 질산화물을 포함할 수 있다.
상기 코팅층은 POSS 계열의 유무기 복합 물질을 포함하는 베이스 물질 및 상기 베이스 물질에 포함된 중공 입자를 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 표시 장치에 의하면, 외광이 입사되는 표시 장치의 일면에 반사 방지층을 배치함으로써, 표시 장치로 입사되는 외광의 반사율을 저감할 수 있다.
또한, 실시예들에 따른 타일형 표시 장치에 의하면, 각 표시 장치의 일면에 반사 방지층을 직접 배치함으로써, 각 표시 장치 사이의 간격을 최소화하여 표시 품질을 향상시킬 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 나타낸 사시도이다.
도 2는 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 3은 일 실시예에 따른 표시 장치의 일 화소에 배치된 발광 소자층을 나타내는 개략적인 평면도이다.
도 4는 도 3의 Q1-Q1'선, Q2-Q2'선 및 Q3-Q3'선을 따라 자른 단면도이다.
도 5는 도 3의 Q4-Q4'선을 따라 자른 단면도이다.
도 6은 일 실시예에 따른 표시 장치의 반사 방지층을 나타낸 단면도이다.
도 7은 일 실시예에 따른 반사 방지층의 코팅층을 나타낸 단면도이다.
도 8은 다른 실시예에 따른 반사 방지층의 코팅층을 나타낸 단면도이다.
도 9는 일 실시예에 따른 표시 장치의 발광 소자를 개략적으로 나타낸 사시도이다.
도 10은 다른 실시예에 따른 표시 장치를 개략적으로 나타낸 단면도이다.
도 11은 일 실시예에 따른 타일형 표시 장치를 나타내는 평면도이다.
도 12는 도 11의 Q5-Q5'선을 따라 자른 단면도이다.
도 13은 ELR 필름의 표면 이미지이다.
도 14는 코팅층 샘플의 표면 이미지이다.
도 15는 샘플#1, #2, 및 #3에 대해 380 내지 780nm의 파장대별 반사율을 나타낸 그래프이다.
도 16은 샘플#4, #5, #6 및 비교예에 따라 제조된 기판 샘플들에 파장대별 반사율을 나타낸 그래프이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치를 나타낸 사시도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지 영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
이하, 표시 장치(10)를 설명하는 실시예의 도면에는 제1 방향(DR1), 제2 방향(DR2), 및 제3 방향(DR3)이 정의되어 있다. 제1 방향(DR1)과 제2 방향(DR2)은 하나의 평면 내에서 서로 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2)이 위치하는 평면에 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2) 각각에 대해 수직을 이룬다. 표시 장치(10)를 설명하는 실시예에서 제3 방향(DR3)은 표시 장치(10)의 두께 방향을 나타낸다.
표시 장치(10)는 평면상 제1 방향(DR1)이 제2 방향(DR2)보다 긴 장변과 단변을 포함하는 직사각형 형상을 가질 수 있다. 평면상 표시 장치(10)의 장변과 단변이 만나는 코너부는 직각일 수 있지만, 이에 제한되지 않으며, 라운드진 곡선 형상을 가질 수도 있다. 표시 장치(10)의 평면 형상은 예시된 것에 제한되지 않고, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등 기타 다른 형상을 가질 수도 있다.
표시 장치(10)의 표시면은 두께 방향인 제3 방향(DR3)의 일측에 배치될 수 있다. 표시 장치(10)를 설명하는 실시예들에서 다른 별도의 언급이 없는 한, "상부"는 제3 방향(DR3) 일측으로 표시 방향을 나타내고, "상면"은 제3 방향(DR3) 일측을 향하는 표면을 나타낸다. 또한, "하부"는 제3 방향(DR3) 타측으로 표시 방향의 반대 방향을 나타내고, 하면은 제3 방향(DR3) 타측을 향하는 표면을 지칭한다. 또한, "좌", "우", "상", "하"는 표시 장치(10)를 평면에서 바라보았을 때의 방향을 나타낸다. 예를 들어, "우측"는 제1 방향(DR1) 일측, "좌측"는 제1 방향(DR1) 타측, "상측"은 제2 방향(DR2) 일측, "하측"은 제2 방향(DR2) 타측을 나타낸다.
표시 장치(10)는 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다.
표시 영역(DA)의 형상은 표시 장치(10)의 전반적인 형상과 유사한 형상으로 이루어질 수 있다. 예를 들어, 표시 영역(DA)의 형상은 평면상 직사각형 형상을 가질 수 있다. 표시 영역(DA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있다. 다만, 이에 제한되지 않고 각 화소(PX)의 형상은 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 펜타일(PENTILETM) 타입으로 교대 배열될 수 있다.
표시 영역(DA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 전부 또는 부분적으로 둘러쌀 수 있다. 예시적인 실시예에서, 표시 영역(DA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다. 비표시 영역(NDA)에는 표시 장치(10)에 포함되는 배선들, 회로 구동부들, 또는 외부 장치가 실장되는 패드부가 배치될 수 있다.
도 2는 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 2를 참조하면, 복수의 화소(PX)들 각각은 복수의 서브 화소(SPX1, SPX2, SPX3)를 포함할 수 있다. 예를 들어, 하나의 화소(PX)는 제1 서브 화소(SPX1), 제2 서브 화소(SPX2) 및 제3 서브 화소(SPX3)를 포함할 수 있다. 제1 서브 화소(SPX1)는 제1 색의 광을 방출하고, 제2 서브 화소(SPX2)는 제2 색의 광을 방출하며, 제3 서브 화소(SPX1)는 제3 색의 광을 방출할 수 있다. 제1 색은 적색, 제2 색은 녹색, 제3 색은 청색일 수 있다. 도 2에서는 화소(PX)가 3개의 서브 화소(SPX1, SPX2, SPX3)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소들을 포함할 수 있다.
표시 장치(10)의 각 서브 화소(SPX1, SPX2, SPX3)들은 발광 영역(EMA) 및 비발광 영역(NEA)을 포함할 수 있다. 발광 영역(EMA)은 발광 소자층(EL)이 배치되어 특정 파장대의 광이 출사되는 영역이고, 비발광 영역(NEA)은 발광 소자층(EL)이 배치되지 않고, 상기 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다.
표시 장치(10)는 기판(SUB) 및 기판(SUB) 상에 배치된 발광 소자층(EL), 파장 제어층(CWL), 보호층(PRL), 컬러 필터층(CFL) 및 반사 방지층(LRL)을 포함할 수 있다. 또한, 표시 장치(10)는 기판(SUB)과 발광 소자층(EL) 사이에 배치된 회로층(CCL)을 더 포함할 수 있다. 기판(SUB) 상에는 회로층(CCL), 발광 소자층(EL), 파장 제어층(CWL), 보호층(PRL), 컬러 필터층(CFL), 및 반사 방지층(LRL)이 순차적으로 배치될 수 있다.
복수의 서브 화소(SPX1, SPX2, SPX3)들의 경계에는 뱅크(BNL)가 배치되고, 발광 소자층(EL)은 뱅크(BNL)가 구분하는 각 서브 화소(SPX1, SPX2, SPX3)마다 배치될 수 있다. 발광 소자층(EL)은 기판(SUB) 상에 배치되는 회로층(CCL)과 파장 제어층(CWL) 사이에 배치되고, 복수의 발광 소자(도 3의 'ED')들을 포함하여 특정 파장대의 광을 방출할 수 있다. 상기 광은 파장 제어층(CWL)을 통해 컬러 필터층(CFL)으로 입사될 수 있다.
일 실시예에 따른 표시 장치(10)는 광(L)이 발광 소자층(EL)이 배치된 기판(SUB)의 상부 방향으로 발광하는 전면 발광형 표시 장치일 수 있다. 발광 소자층(EL)에서 방출된 광은 기판(SUB)의 하부 방향으로 진행할 수 있으나, 발광 소자층(EL) 내의 구조물 또는 회로층(CCL)의 구조물에 의해 반사되어 기판(SUB)의 상부 방향으로 출사될 수 있다. 표시 장치(10)는 기판(SUB) 상에 순차적으로 배치된 복수의 층들을 포함하여 하나의 기판만을 포함한 전면 발광 표시 장치일 수 있다. 다만 이에 제한되지 않으며 기판(SUB)과 대향하는 추가의 기판을 더 포함할 수도 있다.
이하, 다른 도면들을 더 참조하여 발광 소자층(EL), 파장 제어층(CWL), 보호층(PRL), 컬러 필터층(CFL), 및 반사 방지층(LRL)을 포함하는 표시 장치(10)에 대하여 자세히 설명하기로 한다.
도 3은 일 실시예에 따른 표시 장치의 일 화소에 배치된 발광 소자층을 나타내는 개략적인 평면도이다. 도 4는 도 3의 Q1-Q1'선, Q2-Q2'선 및 Q3-Q3'선을 따라 자른 단면도이다. 도 5는 도 3의 Q4-Q4'선을 따라 자른 단면도이다. 도 6은 일 실시예에 따른 표시 장치의 반사 방지층을 나타낸 단면도이다. 도 7은 일 실시예에 따른 반사 방지층의 코팅층을 나타낸 단면도이다. 도 8은 다른 실시예에 따른 반사 방지층의 코팅층을 나타낸 단면도이다. 도 9는 일 실시예에 따른 표시 장치의 발광 소자를 개략적으로 나타낸 사시도이다.
도 3에서는 발광 소자층(EL)을 도시하고, 도 4는 제1 서브 화소(SPX1)를 가로지르는 단면을 도시하고, 도 5에서는 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3)를 가로지르는 단면을 도시하고 있다.
도 2와 결부하여, 도 3 내지 도 5를 참조하면, 뱅크(BNL)는 각 서브 화소(SPX1, SPX2, SPX3)의 경계에 걸쳐 배치된다. 뱅크(BNL)는 제1 방향(DR1) 및 제2 방향(DR2)으로 연장되어 배치되고 서브 화소(SPX1, SPX2, SPX3)들을 둘러싸며 이웃하는 서브 화소(SPX1, SPX2, SPX3)들을 구분할 수 있다.
각 서브 화소(SPX1, SPX2, SPX3)는 발광 영역(EMA)에 더하여 비발광 영역(NEA)을 포함할 수 있다. 또한, 각 서브 화소(SPX1, SPX2, SPX3)는 비발광 영역(NEA)에 배치된 서브 영역(SA)을 포함할 수 있다. 서브 영역(SA)은 발광 영역(EMA)의 제2 방향(DR2)의 일 측에 배치될 수 있다. 서브 영역(SA)은 제2 방향(DR2)으로 이웃하는 서브 화소들의 발광 영역(EMA) 사이에 배치될 수 있다. 표시 장치(10)의 표시 영역(DA)에는 복수의 발광 영역(EMA)과 서브 영역(SA)들이 배열될 수 있다. 예를 들어, 복수의 발광 영역(EMA)들과 복수의 서브 영역(SA)들은 각각 제1 방향(DR1)으로 반복 배열되되, 발광 영역(EMA)과 서브 영역(SA)은 제2 방향(DR2)으로 교대 배열될 수 있다.
서브 영역(SA)들 및 발광 영역(EMA)들 사이에는 뱅크(BNL)가 배치되고, 이들 사이의 간격은 뱅크(BNL)의 제1 방향(DR1) 및 제2 방향(DR2)으로의 폭에 따라 달라질 수 있다. 서브 영역(SA)에는 발광 소자(ED)가 배치되지 않아 광이 출사되지 않으나, 각 서브 화소(SPX1, SPX2, SPX3)에 배치된 전극들(RME)의 일부가 배치될 수 있다. 각 서브 화소(SPX1, SPX2, SPX3)마다 배치되는 전극들(RME)은 서브 영역(SA)에서 서로 분리되어 배치될 수 있다.
기판(SUB)은 절연 기판일 수 있다. 기판(SUB)은 유리, 석영, 또는 고분자 수지 등의 투명한 절연 물질로 이루어질 수 있다. 또한, 기판(SUB)은 리지드 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
기판(SUB) 상에 회로층(CCL)이 배치될 수 있다. 회로층(CCL)은 제1 도전층, 반도체층, 제2 도전층, 및 제3 도전층과, 이들 사이에 배치된 복수의 절연층들을 포함할 수 있다. 도면에서는 회로층(CCL)이 하나의 제1 트랜지스터(TR1) 및 몇몇 배선들만 배치된 것을 예시하고 있으나, 이에 제한되지 않는다. 표시 장치(10)의 회로층(CCL)은 더 많은 배선들과 전극, 및 반도체층들을 포함하여 제1 트랜지스터(TR1) 외에 더 많은 수의 트랜지스터들을 포함할 수 있다. 또한 커패시터도 포함할 수 있다. 예를 들어, 표시 장치(10)는 서브 화소(SPX1, SPX2, SPX3)마다 제1 트랜지스터(TR1)에 더하여 하나 이상의 트랜지스터들을 더 포함하여 2개, 3개, 6개, 또는 7개의 트랜지스터들을 포함할 수도 있다.
제1 도전층(CAS)은 기판(SUB) 상에 배치될 수 있다. 제1 도전층(CAS)은 표시 장치(10)의 제1 트랜지스터(TR1)의 액티브층(ACT)과 중첩하도록 배치된다. 제1 도전층(CAS)은 광을 차단하는 재료를 포함하여, 제1 트랜지스터의 액티브층(ACT)에 광이 입사되는 것을 방지할 수 있다. 일 예로, 제1 도전층(CAS)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다. 다만, 이에 제한되지 않으며 경우에 따라서 제1 도전층(CAS)은 생략될 수 있다.
버퍼층(BL)은 제1 도전층(CAS) 및 기판(SUB) 상에 전면적으로 배치될 수 있다. 버퍼층(BL)은 투습에 취약한 기판(SUB)을 통해 침투하는 수분으로부터 각 서브 화소(SPX1, SPX2, SPX3)의 제1 트랜지스터(TR1)들을 보호하기 위해 기판(SUB) 상에 형성되며, 표면 평탄화 기능을 수행할 수 있다. 버퍼층(BL)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(BL)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy) 중 적어도 어느 하나를 포함하는 무기층이 적층된 이중층 또는 이들이 교번하여 적층된 다중층으로 형성될 수 있다. 또는 상기 각 층들은 상기 재료들을 포함하는 하나의 무기층으로 이루어질 수도 있다.
반도체층은 버퍼층(BL) 상에 배치된다. 반도체층은 제1 트랜지스터(TR1)의 액티브층(ACT)을 포함할 수 있다. 이들은 후술하는 제2 도전층의 게이트 전극(GE)등과 부분적으로 중첩하도록 배치될 수 있다.
예시적인 실시예에서, 반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 반도체층이 산화물 반도체를 포함하는 경우, 각 액티브층(ACT)은 복수의 도체화 영역(ACTa, ACTb) 및 이들 사이의 채널 영역(ACTc)을 포함할 수 있다. 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 몇몇 실시예에서, 상기 산화물 반도체는 인듐-주석 산화물(Indium-Tin Oxide, ITO), 인듐-아연 산화물(Indium-Zinc Oxide, IZO), 인듐-갈륨 산화물(Indium-Gallium Oxide, IGO), 인듐-아연-주석 산화물(Indium-Zinc-Tin Oxide, IZTO), 인듐-갈륨-아연 산화물(Indium-Gallium-Zinc Oxide, IGZO), 인듐-갈륨-주석 산화물(Indium-Gallium-Tin Oxide, IGTO), 인듐-갈륨-아연-주석 산화물(Indium-Gallium-Zinc-Tin Oxide, IGZTO) 등일 수 있다.
다른 예시적인 실시예에서, 반도체층은 다결정 실리콘을 포함할 수도 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있으며, 이 경우, 액티브층(ACT)의 도체화 영역은 각각 불순물로 도핑된 도핑 영역일 수 있다.
게이트 절연층(GI)은 반도체층 및 버퍼층(BL)상에 배치된다. 게이트 절연층(GI)은 각 트랜지스터들의 게이트 절연막으로 기능할 수 있다. 게이트 절연층(GI)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy) 중 적어도 어느 하나를 포함하는 무기층이 적층된 이중층 또는 이들이 교번하여 적층된 다중층으로 형성될 수 있다. 또는 상기 각 층들은 상기 재료들을 포함하는 하나의 무기층으로 이루어질 수도 있다.
제2 도전층은 게이트 절연층(GI) 상에 배치된다. 제2 도전층은 제1 트랜지스터(TR1)의 게이트 전극(GE)을 포함할 수 있다. 게이트 전극(GE)은 액티브층(ACT)의 채널 영역(ACTc)과 두께 방향으로 중첩하도록 배치될 수 있다. 제2 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
층간 절연층(IL)은 제2 도전층 상에 배치된다. 층간 절연층(IL)은 제2 도전층을 덮도록 배치되어 이를 보호하는 기능을 수행할 수 있다. 층간 절연층(IL)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy) 중 적어도 어느 하나를 포함하는 무기층이 적층된 이중층 또는 이들이 교번하여 적층된 다중층으로 형성될 수 있다. 또는 상기 각 층들은 상기 재료들을 포함하는 하나의 무기층으로 이루어질 수도 있다.
제3 도전층은 층간 절연층(IL) 상에 배치된다. 제3 도전층은 제1 트랜지스터(TR1)의 소스 전극(S1)과 드레인 전극(D1), 제1 전압 배선(VL1), 제2 전압 배선(VL2), 및 도전 패턴(CDP)을 포함할 수 있다.
제1 트랜지스터(TR1)의 소스 전극(S1) 및 드레인 전극(D1)은 층간 절연층(IL)과 게이트 절연층(GI)을 관통하는 컨택홀을 통해 액티브층(ACT)의 도체화 영역(ACTa, ACTb)과 각각 접촉할 수 있다. 또한, 제1 트랜지스터(TR1)의 소스 전극(S1)은 또 다른 컨택홀을 통해 제1 도전층(CAS)과 전기적으로 연결될 수 있다.
제1 전압 배선(VL1)은 제1 전극(RME1)에 전달되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 배선(VL2)은 제2 전극(RME2)에 전달되는 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다. 제1 전압 배선(VL1)은 일부분이 층간 절연층(IL)과 게이트 절연층(GI)을 관통하는 컨택홀을 통해 제1 트랜지스터(TR1)의 액티브층(ACT)과 접촉할 수 있다. 제1 전압 배선(VL1)은 제1 트랜지스터(TR1)의 드레인 전극(D1)의 역할을 할 수 있다. 제1 전압 배선(VL1)은 후술하는 제1 전극(RME1)과 전기적으로 연결될 수 있다. 제2 전압 배선(VL2)은 후술하는 제2 전극(RME2)과 직접 연결될 수 있다.
도전 패턴(CDP)은 층간 절연층(IL)과 게이트 절연층(GI)을 관통하는 컨택홀을 통해 제1 트랜지스터(TR1)의 액티브층(ACT)과 연결될 수 있다. 도전 패턴(CDP)은 제1 트랜지스터(TR1)의 소스 전극(S1)의 역할을 할 수 있다.
제3 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
비아층(VIA)은 제3 도전층 상에 배치된다. 비아층(VIA)은 유기 절연 물질, 예를 들어 폴리 이미드(Polyimide, PI)와 같은 유기 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
비아층(VIA) 상에는 발광 소자층(EL)으로서, 복수의 전극(RME; RME1, RME2)들과 복수의 뱅크 패턴(BP), 뱅크(BNL), 복수의 발광 소자(ED)들과 복수의 연결 전극(CNE1, CNE2)들이 배치될 수 있다. 또한, 비아층(VIA) 상에는 복수의 절연층(PAS1, PAS2, PAS3)들이 배치될 수 있다.
복수의 뱅크 패턴(BP)들은 비아층(VIA) 상에 직접 배치될 수 있다. 복수의 뱅크 패턴(BP)들은 각 서브 화소(SPX1, SPX2, SPX3) 내에서 제2 방향(DR2)으로 연장된 형상을 갖되, 제2 방향(DR2)으로 이웃하는 다른 서브 화소(SPX1, SPX2, SPX3)로 연장되지 않으며 발광 영역(EMA) 내에 배치될 수 있다. 또한, 복수의 뱅크 패턴(BP)들은 제1 방향(DR1)으로 서로 이격되어 배치되고, 이들 사이에 발광 소자(ED)가 배치될 수 있다. 복수의 뱅크 패턴(BP)들은 각 서브 화소(SPX1, SPX2, SPX3)마다 배치되어 표시 장치(10)의 표시 영역(DA)에서 선형의 패턴을 형성할 수 있다. 도면에서는 2개의 뱅크 패턴(BP)들이 도시되어 있으나, 이에 제한되지 않는다. 전극들(RME1, RME2)의 수에 따라 더 많은 수의 뱅크 패턴(BP)들이 배치될 수도 있다.
뱅크 패턴(BP)은 비아층(VIA)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 뱅크 패턴(BP)의 돌출된 부분은 경사진 측면을 가질 수 있고, 발광 소자(ED)에서 방출된 광은 뱅크 패턴(BP) 상에 배치되는 전극들(RME)에서 반사되어 비아층(VIA)의 상부 방향으로 출사될 수 있다. 뱅크 패턴(BP)은 발광 소자(ED)가 배치되는 영역을 제공함과 동시에 발광 소자(ED)에서 방출된 광을 상부 방향으로 반사시키는 반사 격벽의 기능을 수행할 수도 있다. 뱅크 패턴(BP)의 측면은 선형의 형상으로 경사질 수 있으나, 이에 제한되지 않고 뱅크 패턴(BP)은 외면이 곡률진 반원 또는 반타원의 형상을 가질 수도 있다. 뱅크 패턴(BP)들은 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
복수의 전극들(RME)들은 뱅크 패턴(BP)과 비아층(VIA) 상에 배치될 수 있다. 복수의 전극들(RME)은 제1 전극(RME1) 및 제2 전극(RME2)을 포함할 수 있다. 제1 전극(RME1) 및 제2 전극(RME2)은 각각 제2 방향(DR2)으로 연장되고, 서로 제1 방향(DR1)으로 이격되도록 배치될 수 있다.
제1 전극(RME1)과 제2 전극(RME2)은 각각 서브 화소(SPX1, SPX2, SPX3) 내에서 제2 방향(DR2)으로 연장되되, 서브 영역(SA)에서 다른 전극(RME1, RME2)들과 분리될 수 있다. 예를 들어, 제2 방향(DR2)의 반대 방향으로 이웃하는 서브 화소의 발광 영역(EMA)들 사이에는 서브 영역(SA)이 배치되고, 제1 전극(RME1) 및 제2 전극(RME2)은 서브 영역(SA)의 분리부(ROP)에서 제2 방향(DR2)으로 이웃하는 서브 화소에 배치된 다른 제1 전극(RME1) 및 제2 전극(RME2)과 분리될 수 있다. 다만, 이에 제한되지 않으며, 몇몇 전극(RME1, RME2)들은 각 서브 화소(SPX1, SPX2, SPX3) 마다 분리되지 않고 제2 방향(DR2)으로 이웃하는 서브 화소를 넘어 연장되어 배치되거나, 제1 전극(RME1) 또는 제2 전극(RME2) 중 어느 한 전극만 분리될 수도 있다.
제1 전극(RME1)은 제1 전극 컨택홀(CT1)을 통해 제1 트랜지스터(TR1)와 전기적으로 연결되고, 제2 전극(RME2)은 제2 전극 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 전기적으로 연결될 수 있다. 예를 들어, 제1 전극(RME1)은 뱅크(BNL)와 중첩하는 영역, 즉 서브 영역(SA)과 발광 영역(EMA) 사이에서 비아층(VIA)을 관통하는 제1 전극 컨택홀(CT1)을 통해 도전 패턴(CDP)과 접촉할 수 있다. 제2 전극(RME2)도 비아층(VIA)을 관통하는 제2 전극 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 접촉할 수 있다. 다만, 이에 제한되지 않는다. 다른 실시예에서 제1 전극 컨택홀(CT1)과 제2 전극 컨택홀(CT2)은 서브 영역(SA)에 배치될 수도 있다.
제1 전극 컨택홀(CT1)은 제1 전극(RME1)과 도전 패턴(CDP)을 연결시킬 수 있다. 발광 소자(ED)들을 정렬시키는 신호는 제1 전압 배선(VL1)에 인가되어 제1 트랜지스터(TR1) 및 도전 패턴(CDP)을 통해 제1 전극(RME1)에 인가될 수 있다. 제2 전극 컨택홀(CT2)은 제2 전극(RME2)과 제2 전압 배선(VL2)을 연결시킬 수 있다. 제2 전원 전압은 제2 전압 배선(VL2)을 통해 제2 전극(RME2)에 인가될 수 있다. 제1 전극(RME1)과 제2 전극(RME2)은 후술하는 바와 같이 발광 소자(ED)들의 정렬 후 분리부(ROP)에서 분리되어, 제2 전극(RME2)은 제2 전압 배선(VL2)으로부터 신호를 받지 않게 된다.
도면에서는 각 서브 화소(SPX1, SPX2, SPX3)마다 하나의 제1 전극(RME1)과 제2 전극(RME2)이 배치된 것이 예시되어 있으나, 이에 제한되지 않고 각 서브 화소(SPX1, SPX2, SPX3)마다 배치되는 제1 전극(RME1)과 제2 전극(RME2)의 수는 더 많을 수 있다. 또한, 각 서브 화소(SPX1, SPX2, SPX3)에 배치된 제1 전극(RME1)과 제2 전극(RME2)은 반드시 일 방향으로 연장된 형상을 갖지 않을 수 있으며, 제1 전극(RME1)과 제2 전극(RME2)은 다양한 구조로 배치될 수 있다. 예를 들어, 제1 전극(RME1)과 제2 전극(RME2)은 부분적으로 곡률지거나, 절곡된 형상을 가질 수 있고, 어느 한 전극이 다른 전극을 둘러싸도록 배치될 수도 있다.
제1 전극(RME1)과 제2 전극(RME2)은 각각 뱅크 패턴(BP)들 상에 직접 배치될 수 있다. 제1 전극(RME1)과 제2 전극(RME2)은 각각 뱅크 패턴(BP)보다 큰 폭을 갖도록 형성될 수 있다. 예를 들어, 제1 전극(RME1)과 제2 전극(RME2)은 각각 뱅크 패턴(BP)의 외면을 덮도록 배치될 수 있다. 뱅크 패턴(BP)의 측면 상에는 제1 전극(RME1)과 제2 전극(RME2)이 각각 배치되고, 제1 전극(RME1)과 제2 전극(RME2) 사이의 간격은 뱅크 패턴(BP) 사이의 간격보다 좁을 수 있다. 또한, 제1 전극(RME1)과 제2 전극(RME2)은 적어도 일부 영역이 비아층(VIA) 상에 직접 배치되어 이들은 동일 평면 상에 배치될 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라 제1 전극(RME1)과 제2 전극(RME2)은 그 폭이 뱅크 패턴(BP)보다 작을 수도 있다. 다만, 각 제1 전극(RME1)과 제2 전극(RME2)들은 적어도 뱅크 패턴(BP)의 일 측면은 덮도록 배치되어 발광 소자(ED)에서 방출된 광을 반사시킬 수 있다.
제1 전극(RME1)과 제2 전극(RME2)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 제1 전극(RME1)과 제2 전극(RME2)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함하거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 제1 전극(RME1)과 제2 전극(RME2)은 발광 소자(ED)에서 방출되어 뱅크 패턴(BP)의 측면으로 진행하는 광을 각 서브 화소(SPX1, SPX2, SPX3)의 상부 방향으로 반사시킬 수 있다.
다만, 이에 제한되지 않고 제1 전극(RME1)과 제2 전극(RME2)은 투명성 전도성 물질을 더 포함할 수 있다. 예를 들어, 제1 전극(RME1)과 제2 전극(RME2)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있다. 몇몇 실시예에서 제1 전극(RME1)과 제2 전극(RME2)은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 제1 전극(RME1)과 제2 전극(RME2)은 ITO/은(Ag)/ITO, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다.
제1 및 제2 전극(RME1, RME2)은 발광 소자(ED)를 정렬하기 위해 서브 화소(SPX1, SPX2, SPX3) 내에 전기장을 형성하는 데에 활용될 수도 있다. 발광 소자(ED)는 제1 전극(RME1)과 제2 전극(RME2) 상에 형성된 전계에 의해 제1 전극(RME1)과 제2 전극(RME2) 사이에 배치될 수 있다. 표시 장치(10)의 발광 소자(ED)는 잉크젯 프린팅 공정을 통해 전극들(RME)들 상에 분사될 수 있다. 전극들(RME) 상에 발광 소자(ED)를 포함하는 잉크가 분사되면, 전극들(RME)에 정렬 신호를 인가하여 전계를 생성한다. 제1 전극(RME1)과 제2 전극(RME2)은 발광 소자(ED)들이 정렬될 수 있도록 소정의 전압이 제1 전압 배선(VL1)과 제2 전압 배선(VL2)을 통해 인가될 수 있다. 잉크 내에 분산된 발광 소자(ED)는 전극(RME1, RME2) 상에 생성된 전계에 의해 유전영동힘을 받아 정렬될 수 있다.
제2 방향(DR2)으로 이웃한 서로 다른 서브 화소에 배치된 전극(RME1, RME2)들은 서브 영역(SA)의 분리부(ROP)에서 서로 이격될 수 있다. 이러한 전극(RME1, RME2)들의 배치는 각각 제2 방향(DR2)으로 연장된 하나의 전극 라인으로 형성되었다가 발광 소자(ED)들을 배치한 뒤 후속 공정에서 상기 전극 라인을 분리함으로써 형성될 수 있다. 전극 라인은 표시 장치(10)의 제조 공정 중 발광 소자(ED)를 정렬하기 위해 서브 화소들 내에 전계를 생성하는 데에 활용될 수 있다. 발광 소자(ED)들을 정렬시킨 뒤 전극 라인을 분리부(ROP)에서 분리하여 제2 방향(DR2)으로 서로 이격된 복수의 전극(RME1, RME2)들을 형성할 수 있다.
제1 절연층(PAS1)은 비아층(VIA), 뱅크 패턴(BP)들 및 복수의 전극(RME1, RME2)들 상에 배치될 수 있다. 제1 절연층(PAS1)은 비아층(VIA) 상에서 복수의 전극(RME1, RME2)들과 뱅크 패턴(BP)들을 덮도록 배치될 수 있다. 제1 절연층(PAS1)은 서브 영역(SA)에도 배치될 수 있으나, 전극(RME1, RME2)들이 이격된 분리부(ROP)에 배치되지 않을 수 있다. 제1 절연층(PAS1)은 복수의 전극(RME1, RME2)들을 보호함과 동시에 서로 다른 전극(RME1, RME2)들을 상호 절연시킬 수 있다. 또한, 제1 절연층(PAS1)은 그 상에 배치되는 발광 소자(ED)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다.
예시적인 실시예에서, 제1 절연층(PAS1)은 제1 방향(DR1)으로 이격된 전극(RME1, RME2) 사이에서 상면의 일부가 함몰되도록 단차가 형성될 수 있다. 제1 절연층(PAS1)의 단차가 형성된 상면에는 발광 소자(ED)가 배치되고, 발광 소자(ED)와 제1 절연층(PAS1) 사이에는 공간이 형성될 수도 있다.
뱅크(BNL)는 제1 절연층(PAS1) 상에 배치될 수 있다. 뱅크(BNL)는 평면도 상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 격자형 패턴으로 배치될 수 있고, 각 서브 화소(SPX1, SPX2, SPX3)들의 경계에 걸쳐 배치되어 이웃하는 서브 화소(SPX1, SPX2, SPX3)들을 구분할 수 있다. 또한, 뱅크(BNL)는 발광 영역(EMA) 및 서브 영역(SA)을 둘러싸도록 배치되며, 뱅크(BNL)가 구획하며 개구하는 영역이 각각 발광 영역(EMA)과 서브 영역(SA)일 수 있다.
뱅크(BNL)는 일정 높이를 가질 수 있고, 몇몇 실시예에서, 뱅크(BNL)는 상면의 높이가 뱅크 패턴(BP)보다 높을 수 있고, 그 두께는 뱅크 패턴(BP)과 같거나 더 클 수 있다. 다만 이에 제한되지 않으며, 뱅크(BNL)는 상면의 높이가 뱅크 패턴(BP)과 같거나 작을 수도 있고, 그 두께는 뱅크 패턴(BP)보다 작을 수도 있다. 뱅크(BNL)는 표시 장치(10)의 제조 공정 중 잉크젯 프린팅 공정에서 잉크가 인접한 각 서브 화소(SPX1, SPX2, SPX3)로 넘치는 것을 방지할 수 있다. 뱅크(BNL)는 다른 서브 화소(SPX1, SPX2, SPX3)마다 다른 발광 소자(ED)들이 분산된 잉크가 서로 혼합되는 것을 방지할 수 있다. 뱅크(BNL)는 뱅크 패턴(BP)과 같이 폴리이미드를 포함할 수 있으나, 이에 제한되는 것은 아니다.
복수의 발광 소자(ED)들은 제1 절연층(PAS1) 상에 배치될 수 있다. 발광 소자(ED)는 기판(SUB)의 상면에 평행한 방향으로 배치된 복수의 층들을 포함할 수 있다. 표시 장치(10)의 발광 소자(ED)는 연장된 일 방향이 기판(SUB)과 평행하도록 배치되고, 발광 소자(ED)에 포함된 복수의 반도체층들은 기판(SUB)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서는 발광 소자(ED)가 다른 구조를 갖는 경우, 복수의 층들은 기판(SUB)에 수직한 제3 방향(DR3)으로 배치될 수도 있다.
복수의 발광 소자(ED)들은 각 전극(RME1, RME2)들이 연장된 제2 방향(DR2)을 따라 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있고, 각 전극(RME1, RME2)들이 연장된 방향과 발광 소자(ED)가 연장된 방향은 실질적으로 수직을 이룰 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(ED)는 각 전극(RME1, RME2)들이 연장된 방향에 수직하지 않고 비스듬히 배치될 수도 있다.
각 서브 화소(SPX1, SPX2, SPX3)에 배치된 발광 소자(ED)들은 발광층을 포함하여 동일한 파장대의 광을 외부로 방출할 수 있다. 이에 따라 제1 서브 화소(SPX1), 제2 서브 화소(SPX2) 및 제3 서브 화소(SPX3)에서는 동일한 색의 광이 출사될 수 있다. 다만, 이에 제한되지 않으며, 각 서브 화소(SPX1, SPX2, SPX3)들은 서로 다른 종류의 발광 소자(ED)를 포함하여 서로 다른 색의 광을 방출할 수도 있다.
발광 소자(ED)는 뱅크 패턴(BP)들 사이에서 양 단부가 각 전극(RME1, RME2) 상에 배치될 수 있다. 발광 소자(ED)의 연장된 길이는 제1 전극(RME1)과 제2 전극(RME2) 사이의 간격보다 길고, 발광 소자(ED)의 양 단부가 각각 제1 전극(RME1)과 제2 전극(RME2) 상에 배치될 수 있다. 예를 들어, 발광 소자(ED)는 일 단부가 제1 전극(RME1) 상에 놓이고, 타 단부가 제2 전극(RME2) 상에 놓이도록 배치될 수 있다.
발광 소자(ED)의 양 단부는 각각 연결 전극(CNE1, CNE2)들과 접촉할 수 있다. 예를 들어, 발광 소자(ED)는 연장된 일 방향측 단부면에는 절연막(도 8의 '38')이 형성되지 않고 반도체층(도 8의 '31', '32') 또는 전극층(도 8의 '37) 일부가 노출될 수 있고, 상기 노출된 반도체층 또는 전극층은 연결 전극(CNE1, CNE2)과 접촉할 수 있다. 다만, 이에 제한되지 않고 발광 소자(ED)는 절연막 중 적어도 일부 영역이 제거되어 반도체층의 양 단부 측면이 부분적으로 노출될 수 있다. 상기 노출된 반도체층의 측면은 연결 전극(CNE1, CNE2)과 직접 접촉할 수도 있다.
제2 절연층(PAS2)은 발광 소자(ED) 상에 부분적으로 배치될 수 있다. 예를 들어, 제2 절연층(PAS2)은 발광 소자(ED)를 감싸면서 발광 소자(ED)의 양 단부가 노출되도록 발광 소자(ED)의 연장된 길이보다 작은 폭을 갖고 발광 소자(ED) 상에 배치될 수 있다. 제2 절연층(PAS2)은 표시 장치(10)의 제조 공정 중 발광 소자(ED), 전극(RME1, RME2)들 및 제1 절연층(PAS1)을 덮도록 배치된 뒤 발광 소자(ED)의 양 단부를 노출하도록 패턴될 수 있다. 제2 절연층(PAS2)은 평면상 제1 절연층(PAS1) 및 발광 소자(ED) 상에서 제2 방향(DR2)으로 연장되어 배치됨으로써 각 서브 화소(SPX1, SPX2, SPX3) 내에서 선형 또는 섬형 패턴을 형성할 수 있다. 제2 절연층(PAS2)은 발광 소자(ED)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(ED)를 고정시킬 수 있다.
제1 절연층(PAS1), 제2 절연층(PAS2) 및 발광 소자(ED) 상에는 복수의 연결 전극(CNE1, CNE2)들이 배치될 수 있다.
복수의 연결 전극(CNE1, CNE2)들은 각 전극(RME1, RME2)들 상에 배치될 수 있다. 연결 전극(CNE1, CNE2)들은 제1 전극(RME1) 상에 배치된 제1 연결 전극(CNE1)과 제2 전극(RME2) 상에 배치된 제2 연결 전극(CNE2)을 포함할 수 있다. 각 연결 전극(CNE1, CNE2)들은 서로 이격되거나 대향하며 배치될 수 있다. 예를 들어, 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 각각 제1 전극(RME1)과 제2 전극(RME2) 상에 배치되어 서로 제1 방향(DR1)으로 이격될 수 있다.
제1 연결 전극(CNE1)은 발광 영역(EMA) 내에서 제2 방향(DR2)으로 연장될 수 있다. 제1 연결 전극(CNE1)은 제1 전극(RME1)과 중첩하고 제1 전극(RME1)과 나란하게 배치될 수 있다. 제1 연결 전극(CNE1)은 대체로 제2 방향(DR2)으로 연장된 형상을 가질 수 있다.
제2 연결 전극(CNE2)은 발광 영역(EMA) 내에서 제2 방향(DR2)으로 연장될 수 있다. 제2 연결 전극(CNE2)은 제2 전극(RME2)과 중첩하고 제2 전극(RME2)과 나란하게 배치될 수 있다. 제2 연결 전극(CNE2)은 대체로 제2 방향(DR2)으로 연장된 형상을 가질 수 있다.
복수의 연결 전극(CNE1, CNE2)들은 각각 발광 소자(ED)와 접촉할 수 있다. 제1 연결 전극(CNE1)은 발광 소자(ED)들의 일 단부와 접촉하고, 제2 연결 전극(CNE2)은 발광 소자(ED)의 타 단부와 접촉할 수 있다. 발광 소자(ED)는 연장된 방향의 양 단부면에서 반도체층 또는 전극층이 노출되고, 각 연결 전극(CNE1, CNE2)들은 발광 소자(ED)의 반도체층 또는 전극층과 접촉하여 이와 전기적으로 연결될 수 있다. 연결 전극(CNE1, CNE2)들은 발광 소자(ED)의 양 단부와 접촉하는 일 측이 제2 절연층(PAS2)의 측면 상에 배치될 수 있다. 예시적인 실시예에서 제1 연결 전극(CNE1)은 제2 절연층(PAS2)의 일 측면 상에 배치되고, 제2 연결 전극(CNE2)은 제2 절연층(PAS2)의 타 측면 상에 배치될 수 있다.
각 연결 전극(CNE1, CNE2)들은 일 방향으로 측정된 폭이 각각 전극(RME1, RME2)들의 상기 일 방향으로 측정된 폭보다 작을 수 있다. 연결 전극(CNE1, CNE2)들은 각각 발광 소자(ED)의 일 단부 및 타 단부와 접촉함과 동시에, 제1 전극(RME1)과 제2 전극(RME2)의 상면 일부를 덮도록 배치될 수 있다. 다만, 이에 제한되지 않고 연결 전극(CNE1, CNE2)들은 그 폭이 전극(RME1, RME2)보다 크게 형성되어 전극(RME1, RME2)의 양 측변들을 덮을 수도 있다.
연결 전극(CNE1, CNE2)은 투명성 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 발광 소자(ED)에서 방출된 광은 연결 전극(CNE1, CNE2)을 투과하여 상부를 향해 진행할 수 있다. 다만, 이에 제한되는 것은 아니다.
도면에서는 하나의 서브 화소(SPX1, SPX2, SPX3)에 2개의 연결 전극(CNE1, CNE2)들이 배치된 것이 도시되어 있으나, 이에 제한되지 않는다. 각 연결 전극(CNE1, CNE2)들의 개수는 각 서브 화소(SPX1, SPX2, SPX3)마다 배치되는 전극(RME1, RME2)의 개수에 따라 달라질 수 있다.
제3 절연층(PAS3)은 제1 연결 전극(CNE1) 상에 배치된다. 제3 절연층(PAS3)은 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)을 전기적으로 상호 절연시킬 수 있다. 제3 절연층(PAS3)은 제1 연결 전극(CNE1)을 덮도록 배치되되, 발광 소자(ED)가 제2 연결 전극(CNE2)과 접촉할 수 있도록 발광 소자(ED)의 타 단부 상에는 배치되지 않을 수 있다. 제3 절연층(PAS3)은 제2 절연층(PAS2)의 상면에서 제1 연결 전극(CNE1) 및 제2 절연층(PAS2)과 부분적으로 접촉할 수 있다. 제3 절연층(PAS3)의 제2 전극(RME2)이 배치된 방향의 측면은 제2 절연층(PAS2)의 일 측면과 정렬될 수 있다. 또한, 제3 절연층(PAS3)은 비발광 영역, 예컨대 비아층(VIA) 상에 배치된 제1 절연층(PAS1) 상에도 배치될 수 있다. 다만, 이에 제한되는 것은 아니다.
제2 연결 전극(CNE2)은 제2 전극(RME2), 제2 절연층(PAS2) 및 제3 절연층(PAS3) 상에 배치된다. 제2 연결 전극(CNE2)은 발광 소자(ED)의 타 단부 및 제2 전극(RME2)의 노출된 상면과 접촉할 수 있다. 발광 소자(ED)의 타 단부는 제2 연결 전극(CNE2)을 통해 제2 전극(RME2)과 전기적으로 연결될 수 있다.
제2 연결 전극(CNE2)은 부분적으로 제2 절연층(PAS2), 제3 절연층(PAS3), 제2 전극(RME2) 및 발광 소자(ED)와 접촉할 수 있다. 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 제2 절연층(PAS2)과 제3 절연층(PAS3)에 의해 상호 비접촉될 수 있다. 다만, 이에 제한되지 않으며, 경우에 따라 제3 절연층(PAS3)은 생략될 수 있다.
상술한 제1 절연층(PAS1), 제2 절연층(PAS2), 및 제3 절연층(PAS3) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 제1 절연층(PAS1), 제2 절연층(PAS2), 및 제3 절연층(PAS3)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(AlOy), 질화 알루미늄(AlNx)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또는, 이들은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
발광 소자층(EL) 상에 파장 제어층(CWL)이 배치될 수 있다. 일 실시예에 따르면 파장 제어층(CWL)은 뱅크(BNL)가 둘러싸는 영역 내에 배치될 수 있다. 파장 제어층(CWL)은 각 서브 화소(SPX1, SPX2, SPX3)마다 배치되되, 뱅크(BNL)가 둘러싸는 영역 중 발광 영역(EMA)에 배치되고 서브 영역(SA)에는 배치되지 않을 수 있다. 파장 제어층(CWL)은 발광 소자층(EL) 중 발광 소자(ED)가 배치된 영역에서 뱅크(BNL)가 둘러싸는 영역에 배치될 수 있다.
몇몇 실시예에서, 파장 제어층(CWL)의 높이는 뱅크(BNL)의 높이보다 클 수 있다. 파장 제어층(CWL)은 표시 장치(10)의 제조 공정 중 잉크젯 프린팅 공정, 또는 포토 공정을 통해 형성될 수 있다. 파장 제어층(CWL)은 이들을 이루는 재료가 뱅크(BNL)가 둘러싸는 영역 내에 분사 또는 도포된 후, 건조 또는 노광 및 현상 공정을 통해 형성될 수 있다. 일 예로, 파장 제어층(CWL)을 이루는 재료는 유기 물질을 포함하여 점성을 가질 수 있고, 상기 유기 물질이 뱅크(BNL)보다 높은 위치까지 분사 또는 도포되더라도 뱅크(BNL)를 넘어 다른 서브 화소(SPX1, SPX2, SPX3)로 넘치지 않을 수 있다. 이에 따라, 파장 제어층(CWL)의 높이는 뱅크(BNL)보다 높을 수 있다. 다만, 이에 제한되지 않는다.
각 서브 화소(SPX1, SPX2, SPX3)의 발광 소자층(EL)이 제3 색의 광을 방출하는 실시예에서, 파장 제어층(CWL)은 제1 서브 화소(SPX1)에 배치된 제1 파장 변환층(WCL1), 제2 서브 화소(SPX2)에 배치된 제2 파장 변환층(WCL2), 및 제3 서브 화소(SPX3)에 배치된 투광층(TPL)을 포함할 수 있다.
제1 파장 변환층(WCL1)은 제1 베이스 수지(BRS1) 및 제1 베이스 수지(BRS1) 내에 배치된 제1 파장 변환 물질(WCP1)을 포함할 수 있다. 제2 파장 변환층(WCL2)은 제2 베이스 수지(BRS2) 및 제2 베이스 수지(BRS2) 내에 배치된 제2 파장 변환 물질(WCP2)을 포함할 수 있다. 제1 파장 변환층(WCL1)과 제2 파장 변환층(WCL2)은 발광 소자층(EL)으로부터 입사되는 제3 색의 광의 파장을 변환시켜 투과시킨다. 제1 파장 변환층(WCL1)과 제2 파장 변환층(WCL2)의 산란체(SCP)는 파장 변환 효율을 증가시킬 수 있다.
투광층(TPL)은 제3 베이스 수지(BRS3) 및 제3 베이스 수지(BSR3) 내에 배치된 산란체(SCP)를 포함할 수 있다. 투광층(TPL)은 발광 소자층(EL)으로부터 입사되는 제3 색의 광의 파장을 유지한 채 투과시킨다. 투광층(TPL)의 산란체(SCP)는 투광층(TPL)을 통해 출사되는 빛의 출사 경로를 조절하는 역할을 할 수 있다. 투광층(TPL)은 파장 변환 물질을 불포함할 수 있다.
산란체(SCP)는 제1 내지 제3 베이스 수지(BRS1, BRS2, BRS3)와 상이한 굴절률을 가질 수 있다. 산란체(SCP)는 금속 산화물 입자 또는 유기 입자일 수 있다. 상기 금속 산화물 입자로는 산화 티타늄(TiO2), 산화 지르코늄(ZrO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO2) 실리카(Silica), 황산바륨(BaSO4), 또는 산화 주석(SnO2) 등이 예시될 수 있고, 상기 유기 입자로는 폴리스티렌(Polystyrene) 또는 폴리메타크릴산메칠(Polymethyl methacrylate, PMMA) 등이 예시될 수 있다. 산란체(SCP)는 속이 빈 중공 구조일 수 있으나, 이에 제한되지 않는다.
산란체(SCP)의 크기는 발광 소자(ED)가 방출하는 광의 파장과 관계가 있을 수 있다. 예를 들어, 산란체(SCP)의 크기는 발광 소자(ED)가 방출하는 광의 파장이 λ인 경우, λ/10 내지 5λ의 범위를 가지며, 바람직하게는 λ/2의 크기를 가질 수 있으나 이에 제한되는 것은 아니다. 예를 들어, 발광 소자(ED)로부터 방출된 광이 480nm 이하의 범위의 피크 파장, 바람직하게 445nm 내지 480nm 이하의 범위의 피크 파장을 갖는 경우, 산란체(SCP)의 크기는 바람직하게 150nm 내지 300nmm이 범위를 가질 수 있다.
제1 내지 제3 베이스 수지(BRS1, BRS2, BRS3)는 투광성 유기 물질을 포함할 수 있다. 예를 들어, 제1 내지 제3 베이스 수지(BRS1, BRS2, BRS3)는 에폭시계 수지, 아크릴계 수지, 카도계 수지 또는 이미드계 수지 등을 포함하여 이루어질 수 있다. 제1 내지 제3 베이스 수지(BRS1, BRS2, BRS3)는 모두 동일한 물질로 이루어질 수 있지만, 이에 제한되지 않는다.
제1 파장 변환 물질(WCP1)은 제3 색의 광을 제1 색의 광으로 변환하고, 제2 파장 변환 물질(WCP2)은 제3 색의 광을 제2 색의 광으로 변환하는 물질일 수 있다. 제1 파장 변환 물질(WCP1)과 제2 파장 변환 물질(WCP2)은 양자점, 양자 막대, 형광체 등일 수 있다.
예를 들어, 제1 파장 변환 물질(WCP1)은 청색 광을 적색 광으로 변환하는 물질일 수 있다. 또한, 제2 파장 변환 물질(WCP2)은 청색 광을 녹색 광으로 변환하는 물질일 수 있다. 제1 파장 변환 물질(WCP1)과 제2 파장 변환 물질(WCP2)은 양자점(QD, quantum dot), 양자 막대, 형광 물질 또는 인광 물질일 수 있다. 상기 양자점은 IV족계 나노 결정, II-VI족계 화합물 나노 결정, III-V족계 화합물 나노 결정, IV-VI족계 나노 결정 또는 이들의 조합을 포함할 수 있다.
양자점은 코어 및 코어를 둘러싸는 쉘을 포함하는 것일 수 있다. 코어는 이에 한정하는 것은 아니나, 예를 들어, CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InP, InAs, InSb, SiC, Ca, Se, In, P, Fe, Pt, Ni, Co, Al, Ag, Au, Cu, FePt, Fe2O3, Fe3O4, Si, 및 Ge 중 적어도 하나일 수 있다. 쉘은 이에 한정하는 것은 아니나, 예를 들어, ZnS, ZnSe, ZnTe, CdS, CdSe, CdTe, HgS, HgSe, HgTe, AlN, AlP, AlAs, AlSb, GaN, GaP, GaAs, GaSb, GaSe, InN, InP, InAs, InSb, TlN, TlP, TlAs, TlSb, PbS, PbSe 및 PbTe 중 적어도 하나를 포함할 수 있다.
형광 물질은 무기 형광 물질로 가넷(Garnet), 실리케이트(Silicates), 황화물(Sulfides), 산질화물(Oxynitrides), 질화물(Nitrides), 알루미네이트(Aluminates)등의 무기 형광체가 사용될 수 있다. 무기 형광체는, 예를 들어, Y3Al5O12:Ce3+ (YAG:Ce), Tb3Al5O12:Ce3+ (TAG:Ce), (Sr,Ba,Ca)2SiO4:Eu2+, (Sr,Ba,Ca,Mg,Zn)2Si(OD)4:Eu2+ D=F,Cl,S,N,Br, Ba2MgSi2O7:Eu2+, Ba2SiO4:Eu2+, Ca3(Sc,Mg)2Si3O12:Ce3+, (Ca,Sr)S:Eu2+, (Sr,Ca)Ga2S4:Eu2+, SrSi2O2N2:Eu2+, SiAlON:Ce3+, *?*-SiAlON:Eu2+, Ca-α-SiAlON:Eu2+, Ba3Si6O12N2:Eu2+, CaAlSiN3:Eu2+, (Sr,Ca)AlSiN3:Eu2+, Sr2Si5N8:Eu2+, (Sr,Ba)Al2O4:Eu2+, (Mg,Sr)Al2O4:Eu2+, BaMg2Al16O27:Eu2+ 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다. 다만, 이에 제한되지 않고, 상기 형광 물질을 유기 형광 물질을 포함할 수도 있다.
파장 제어층(CWL)은 발광 소자층(EL) 상에 직접 배치될 수 있다. 표시 장치(10)는 뱅크(BNL)가 소정의 높이를 갖고 서브 화소(SPX1, SPX2, SPX3)들을 둘러싸도록 배치될 수 있으므로, 파장 제어층(CWL)의 베이스 수지들(BRS1, BRS2, BRS3)은 발광 소자층(EL)의 제3 절연층(PAS3) 및 제2 연결 전극(CNE2) 상에 직접 배치될 수 있다.
파장 제어층(CWL)의 베이스 수지(BRS1, BRS2, BRS3)들은 뱅크(BNL)가 둘러싸는 영역 내에서 발광 소자층(EL)의 발광 소자(ED), 뱅크 패턴(BP) 및 전극들(RME)과 접촉 전극들(CNE1, CNE2) 등을 감싸도록 배치될 수 있다. 또한, 파장 제어층(CWL)의 산란체(SCP) 및 파장 변환 물질들(WCP1, WCP2)은 각 베이스 수지(BRS1, BRS2, BRS3) 내에 배치될 수 있고, 발광 소자층(EL)의 주변에 위치할 수 있다.
각 발광 소자층(EL)에서 방출된 광들은 동일한 제3 색의 광일 수 있다. 발광 소자층(EL)에서 방출된 광들은 파장 제어층(CWL)을 향해 진행할 수 있다. 제1 서브 화소(SPX1)에 배치된 발광 소자(ED)에서 방출된 제3 색의 광은 제1 파장 변환층(WCL1)으로 입사되고, 제2 서브 화소(SPX2)에 배치된 발광 소자(ED)에서 방출된 제3 색의 광은 제2 파장 변환층(WCL2)으로 입사되며, 제3 서브 화소(SPX3)에 배치된 발광 소자(ED)에서 방출된 제3 색의 광은 투광층(TPL)으로 입사된다. 제1 파장 변환층(WCL1)으로 입사된 제3 색의 광은 제1 색의 광으로 변환되며 제2 파장 변환층(WCL2)으로 입사된 제3 색의 광은 제2 색의 광으로 변환될 수 있다. 투광층(TPL)으로 입사된 광은 파장 변환 없이 동일한 제3 색의 광으로 투과될 수 있다. 각 서브 화소(SPX1, SPX2, SPX3)는 동일한 색의 광을 방출하는 발광 소자층(EL)들을 포함하더라도, 그 상부에 배치된 파장 제어층(CWL)의 배치에 따라 서로 다른 색의 광을 표시할 수 있다.
한편, 파장 제어층(CWL) 상에 보호층(PRL)이 배치될 수 있다. 보호층(PRL)은 파장 제어층(CWL)을 포함한 하부의 구조물을 보호하고 단차를 평탄화시킬 수 있다. 보호층(PRL)은 제1 캡핑층(CPL1), 오버코트층(OC) 및 제2 캡핑층(CPL2)을 포함할 수 있다.
제1 캡핑층(CPL1)은 파장 제어층(CWL) 상에 배치될 수 있다. 제1 캡핑층(CPL1)은 뱅크(BNL) 및 파장 제어층(CWL) 상에 배치되어 뱅크(BNL) 및 파장 제어층(CWL)을 덮을 수 있다. 제1 캡핑층(CPL1)은 표시 장치(10)의 표시 영역(도 1의 'DA')에 전체적으로 배치될 수 있다.
제1 캡핑층(CPL1)은 무기 물질을 포함할 수 있다. 예를 들어, 제1 캡핑층(CPL1)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물, 주석 산화물, 세륨 산화물, 및 실리콘 산질화물 중 적어도 하나를 포함할 수 있다.
한편, 도면에서는 제1 캡핑층(CPL1)이 하나의 층으로 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 예를 들어, 제1 캡핑층(CPL1)은 상기 제1 캡핑층(CPL1)이 포함할 수 있는 물질로 예시된 물질 중 적어도 어느 하나를 포함하는 무기층이 교번하여 적층된 다중층으로 형성될 수도 있다. 제1 캡핑층(CPL1)의 두께는 0.05㎛ 내지 2㎛의 범위를 가질 수 있으나, 이에 제한되지 않는다.
오버코트층(OC)은 제1 캡핑층(CPL1) 상에 배치될 수 있다. 오버코트층(OC)은 제1 캡핑층(CPL1)과 제2 캡핑층(CPL2) 사이에 개재될 수 있다. 오버코트층(OC)은 표시 장치(10)의 표시 영역(도 1의 'DA')에 전체적으로 배치될 수 있다. 오버코트층(OC)은 파장 제어층(CWL)과 컬러 필터층(CFL) 사이에 개재되어, 파장 제어층(CWL)에 의해 형성된 단차를 평탄화하는 역할을 할 수 있다. 또한, 오버코트층(OC)은 광의 반사율을 감소시키는 저굴절율층일 수 있다.
오버코트층(OC)은 유기 물질을 포함할 수 있다. 예를 들어, 오버코트층(OC)은 아크릴 수지(Acryl Resin), 에폭시 수지(Epoxy Resin), 페놀 수지(Phenolic Resin), 폴리아미드 수지(Polyamide Resin), 및 폴리이미드 수지(Polyimide Resin) 중 적어도 하나를 포함할 수 있다. 오버코트층(OC)의 두께는 0.2㎛ 내지 10㎛의 범위를 가질 수 있으나, 이에 제한되지 않는다.
제2 캡핑층(CPL2)은 오버코트층(OC) 상에 배치될 수 있다. 제2 캡핑층(CPL2)은 오버코트층(OC)과 컬러 필터층(CFL) 사이에 개재될 수 있다. 오버코트층(OC)은 표시 장치(10)의 표시 영역(도 1의 'DA')에 전체적으로 배치될 수 있다. 제2 캡핑층(CPL2)은 상술한 제1 캡핑층(CPL1)과 실질적으로 동일한 구성을 가질 수 있으며, 그 설명을 생략한다.
한편, 컬러 필터층(CFL)은 표시 영역(도 1의 'DA')에서 보호층(PRL) 상에 배치될 수 있다. 구체적으로, 컬러 필터층(CFL)은 보호층(PRL)의 제2 캡핑층(CPL2) 상에 배치될 수 있다. 컬러 필터층(CFL)은 제1 차광 부재(BK1) 및 상기 제1 차광 부재(BK1)에 의해 구획된 공간에 배치되는 복수의 컬러 필터(CF)를 포함할 수 있다.
제1 차광 부재(BK1)는 제2 캡핑층(CPL2) 상에 배치될 수 있다. 제1 차광 부재(BK1)는 제2 캡핑층(CPL2) 상에서 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3)의 경계를 따라 비발광 영역(NEA)에 배치될 수 있다. 제1 차광 부재(BK1)는 뱅크(BNL)와 표시 장치(10)의 두께 방향(예컨대, 제3 방향(DR3))으로 중첩될 수 있다.
제1 차광 부재(BK1)는 광 출사를 차단할 뿐만 아니라, 외광 반사를 억제하는 역할을 할 수 있다. 제1 차광 부재(BK1)는 평면 상에서 발광 영역(EMA)을 둘러싸는 격자 형상으로 형성될 수 있다. 제1 차광 부재(BK1)는 각 서브 화소(SPX1, SPX2, SPX3)의 발광 영역(EMA)에 배치되지 않으며, 서브 영역(SA)에 배치될 수 있다. 즉, 제1 차광 부재(BK1)는 발광 영역(EMA)을 둘러싸도록 배치될 수 있다. 몇몇 실시예에서, 제1 차광 부재(BK1)는 뱅크(BNL)보다 작은 폭으로 형성될 수 있다. 다만, 이에 제한되지 않고 제1 차광 부재(BK1)는 뱅크(BNL)와 실질적으로 동일한 폭으로 형성될 수도 있다.
제1 차광 부재(BK1)는 유기 물질을 포함하여 이루어질 수 있다. 일 실시예에서, 제1 차광 부재(BK1)는 가시광 파장 대역을 흡수하는 광 흡수 물질을 포함할 수 있다. 제1 차광 부재(BK1)가 광 흡수 물질을 포함하고, 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3)의 경계를 따라 배치됨에 따라, 제1 차광 부재(BK1)는 발광 영역(EMA)을 정의할 수 있다.
컬러 필터(CF)는 제1 컬러 필터(CF1), 제2 컬러 필터(CF2) 및 제3 컬러 필터(CF3)를 포함할 수 있다.
제1 컬러 필터(CF1)는 제1 서브 화소(SPX1)의 발광 영역(EMA)에 배치되고, 제2 컬러 필터(CF2)는 제2 서브 화소(SPX2)의 발광 영역(EMA)에 배치되며, 제3 컬러 필터(CF3)는 제3 서브 화소(SPX3)의 발광 영역(EMA)에 배치될 수 있다. 제1 내지 제3 컬러 필터(CF1, CF2, CF3)는 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다.
제1 내지 제3 컬러 필터(CF1, CF2, CF3)는 해당하는 색 파장 이외의 파장을 흡수하는 염료(Dye)나 안료(Pigment) 같은 색재(Colorant)를 포함할 수 있다. 제1 컬러 필터(CF1)는 제1 색 광(예를 들어, 적색 광)을 선택적으로 투과시키고, 제2 색 광(예를 들어, 녹색 광) 및 제3 색 광(예를 들어, 청색 광)을 차단하거나 흡수할 수 있다. 제2 컬러 필터(CF2)는 제2 색 광(예를 들어, 녹색 광)을 선택적으로 투과시키고, 제1 색 광(예를 들어, 적색 광) 및 제3 색 광(예를 들어, 청색 광)을 차단하거나 흡수할 수 있다. 제3 컬러 필터(CF3)는 제3 색 광(예를 들어, 청색 광)을 선택적으로 투과시키고, 제1 색 광(예를 들어, 적색 광) 및 제2 색의 광(예를 들어, 녹색 광)을 차단하거나 흡수할 수 있다. 예를 들어, 제1 컬러 필터(CF1)는 적색 컬러 필터이고, 제2 컬러 필터(CF2)는 녹색 컬러 필터이고, 제3 컬러 필터(CF3)는 청색 컬러 필터일 수 있다.
일 실시예에서 제1 컬러 필터(CF1)에 입사된 광은 제1 파장 변환층(WCL1)에서 제1 색의 광으로 변환된 광일 수 있고, 제2 컬러 필터(CF2)에 입사된 광은 제2 파장 변환층(WCL2)에서 제2 색의 광으로 변환된 광일 수 있으며, 제3 컬러 필터(CF3)에 입사된 광은 투광층(TPL)을 투과한 제3 색의 광일 수 있다. 결과적으로, 제1 컬러 필터(CF1)를 투과한 제1 색의 광, 제2 컬러 필터(CF2)를 투과한 제2 색의 광, 및 제3 컬러 필터(CF3)를 투과한 제3 색의 광이 기판(SUB) 상부로 출사되어 풀컬러를 구현할 수 있다.
제1 내지 제3 컬러 필터(CF1, CF2, CF3)는 표시 장치(10)의 외부에서 유입되는 광의 일부를 흡수하여 외광에 의한 반사광을 저감시킬 수 있다. 따라서, 제1 내지 제3 컬러 필터(CF1, CF2, CF3)는 외광 반사에 의한 색의 왜곡을 방지할 수 있다.
한편, 몇몇 실시예에서 제1 차광 부재(BK1)의 개구부의 면적은 각 서브 화소(SPX1, SPX2, SPX3)마다 다를 수 있다. 컬러 필터층(CFL)이 포함하는 색재에 따라 제1 차광 부재(BK1)의 개구부는 서브 화소(SPX1, SPX2, SPX3)마다 서로 다른 면적을 가질 수 있고, 뱅크(BNL)도 이에 대응하여 배치됨에 따라 각 서브 화소(SPX1, SPX2, SPX3)의 면적은 서로 다를 수 있다. 예를 들어, 제1 서브 화소(SPX1)에는 적색 색재를 포함한 제1 컬러 필터(CF1)가 배치되고, 제1 서브 화소(SPX1)의 면적은 제2 서브 화소(SPX2) 및 제3 서브 화소(SPX3)보다 클 수 있다. 또한, 제2 서브 화소(SPX2)에는 녹색 색재를 포함한 제2 컬러 필터(CF2)가 배치되고, 제2 서브 화소(SPX2)의 면적은 제3 서브 화소(SPX3)보다 클 수 있다. 다만, 이에 제한되지 않는다. 복수의 서브 화소(SPX1, SPX2, SPX3)들 중 적어도 어느 하나는 다른 서브 화소(SPX1, SPX2, SPX3)들과 다른 면적을 가질 수 있고, 그 대소관계는 상술한 바와 다를 수 있다. 표시 장치(10)는 각 서브 화소(SPX1, SPX2, SPX3)들의 면적을 다르게 설계하여 표시 장치(10)의 외광 반사에 대한 표시 품질 저하를 방지할 수 있다.
컬러 필터층(CFL)은 각 서브 화소(SPX1, SPX2, SPX3)에서 발광 영역(EMA)에 배치될 수 있다. 도면에서는 컬러 필터층(CFL)이 각 서브 화소(SPX1, SPX2, SPX3)마다 배치되어 섬형의 패턴을 형성하는 것이 예시되어 있으나, 이에 제한되지 않는다. 컬러 필터층(CFL)은 표시 영역(DA) 전면에 걸쳐 선형의 패턴을 형성할 수도 있다.
도 6 및 도 7을 더 참조하면, 반사 방지층(LRL)은 컬러 필터층(CFL) 상에 배치될 수 있다. 반사 방지층(LRL)은 표시 장치(10)의 표시 영역(도 1의 'DA')에 전체적으로 배치될 수 있다. 다만 이에 제한되지 않으며, 반사 방지층(LRL)은 표시 장치(10)의 비표시 영역(도 1의 'NDA')까지 연장되어 배치될 수도 있다.
반사 방지층(LRL)은 제1 무기층(INL1), 제2 무기층(INL2) 및 코팅층(HCL)을 포함할 수 있다.
제1 무기층(INL1)은 컬러 필터층(CFL) 상에 배치될 수 있다. 구체적으로 제1 무기층(INL1)은 제1 차광 부재(BK1) 및 컬러 필터(CF) 상에 배치되어 제1 차광 부재(BK1) 및 컬러 필터(CF)에 접촉할 수 있다. 제1 무기층(INL1)은 각 서브 화소(SPX1, SPX2, SPX3)의 발광 영역(EMA) 및 비발광 영역(NEA)에 전체적으로 배치될 수 있다.
제1 무기층(INL1)은 반사 방지층(LRL)의 외광 반사율을 낮추기 위해, 소정의 굴절률을 가질 수 있다. 제1 무기층(INL1)의 굴절률은 반사 방지층(LRL)을 이루는 제2 무기층(INL2) 및 코팅층(HCL)과 비교하여 상대적으로 중간 범위를 나타낼 수 있다. 일 실시예에서 제1 무기층(INL1)의 굴절률은 제2 무기층(INL2)의 굴절률보다 대체적으로 작으며, 동일할 수도 있다. 제1 무기층(INL1)의 굴절률은 코팅층(HCL)의 굴절률보다 대체적으로 크며, 동일할 수도 있다. 제1 무기층(INL1)의 굴절률은 1.4 내지 1.6 범위로 이루어질 수 있다.
제1 무기층(INL1)은 무기 물질을 포함할 수 있다. 예를 들어, 제1 무기층(INL1)은 실리콘 질산화물(SiON) 또는 실리콘 산화물(SiOx)일 수 있다. 다만 이에 제한되는 것은 아니며, 광 투과율이 우수하며 무기 물질 중에 상술한 굴절률 범위를 나타낸다면 다른 무기 물질들로 적용 가능하다.
제2 무기층(INL2)은 제1 무기층(INL1) 상에 배치될 수 있다. 구체적으로 제2 무기층(INL2)은 제1 무기층(INL1)과 코팅층(HCL) 사이에 개재될 수 있다. 제2 무기층(INL2)은 제1 무기층(INL1)과 동일하게 각 서브 화소(SPX1, SPX2, SPX3)의 발광 영역(EMA) 및 비발광 영역(NEA)에 전체적으로 배치될 수 있다.
제2 무기층(INL2)은 반사 방지층(LRL)의 외광 반사율을 낮추기 위해, 소정의 굴절률을 가질 수 있다. 제2 무기층(INL2)의 굴절률은 반사 방지층(LRL)을 이루는 제1 무기층(INL1) 및 코팅층(HCL)과 비교하여 상대적으로 높은 범위를 나타낼 수 있다. 제2 무기층(INL2)의 굴절률은 제1 무기층(INL1)의 굴절률보다 대체적으로 크며, 동일할 수도 있다. 제2 무기층(INL2)의 굴절률은 코팅층(HCL)의 굴절률보다 클 수 있다. 일 실시예에서 제2 무기층(INL2)의 굴절률은 1.6 내지 2.2 범위로 이루어질 수 있다.
제2 무기층(INL2)은 무기 물질을 포함할 수 있다. 예를 들어, 제2 무기층(INL2)은 실리콘 질화물(SiNx) 또는 실리콘 질산화물(SiON)일 수 있다. 다만 이에 제한되는 것은 아니며, 광 투과율이 우수하며 무기 물질 중에 상술한 굴절률 범위를 나타낸다면 다른 무기 물질들로 적용 가능하다.
코팅층(HCL)은 제2 무기층(INL2) 상에 배치될 수 있다. 구체적으로 코팅층(HCL)은 제2 무기층(INL2) 상에서 제2 무기층(INL2)의 상면에 접촉할 수 있다. 코팅층(HCL)은 제1 무기층(INL1) 및 제2 무기층(INL2)과 동일하게 각 서브 화소(SPX1, SPX2, SPX3)의 발광 영역(EMA) 및 비발광 영역(NEA)에 전체적으로 배치될 수 있다.
코팅층(HCL)은 반사 방지층(LRL)의 외광 반사율을 낮추기 위해, 소정의 굴절률을 가질 수 있다. 코팅층(HCL)의 굴절률은 반사 방지층(LRL)을 이루는 제1 무기층(INL1) 및 제2 무기층(INL2)과 비교하여 상대적으로 낮은 범위를 나타낼 수 있다. 코팅층(HCL)의 굴절률은 제1 무기층(INL1)의 굴절률보다 대체적으로 작으며 동일할 수도 있다. 코팅층(HCL)의 굴절률은 제2 무기층(INL2)의 굴절률보다 작을 수 있다. 일 실시예에서 코팅층(HCL)의 굴절률은 1.2 내지 1.5 범위로 이루어질 수 있다.
코팅층(HCL)은 베이스 물질(BAS) 및 베이스 물질(BAS)에 포함된 중공 입자(FIL)를 포함할 수 있다.
베이스 물질(BAS)은 코팅층(HCL)의 고경도 특성을 나타내는 물질을 포함할 수 있다. 일 실시예에서 베이스 물질(BAS)은 POSS(Polyhedral Oligomeric Silsesquioxane) 계열의 유무기 복합 물질을 포함할 수 있다. 구체적으로, 베이스 물질(BAS)은 하기 화학식 A, B, 및 C 중 적어도 하나 이상을 포함할 수 있다.
Figure pat00009
상기 화학식 A, B 또는 C에서, X는 각각 독립적으로 R 또는 [(SiO3/2R)4+2nO]이다. R은 각각 독립적으로 수소, 중수소, 할로겐, 아민기, 에폭시기, 사이클로헥실에폭시기, 아크릴기, 메타아크릴기 사이올기, 이소시아네이트기, 니트릴기, 니트로기, 페닐기, C1~C12의 알킬기, C2~C12의 알케닐기, C1~C40의 알콕시기, C3~C12 시클로알킬기, C3~C12의 헤테로시클로알킬기, C6~C12의 아릴기, C3~C12의 헤테로아릴기, C3~C12의 아르알킬기, C3~C12의 아릴옥시기, 및 C3~C12의 아릴사이올기 중 선택된 어느 하나이다. 상기 페닐기는 치환 또는 비치환될 수 있으며, 치환기로는 수소, 중수소, 할로겐, 아민기, 에폭시기, 사이클로헥실에폭시기, 아크릴기, 메타아크릴, 사이올기, 이소시아네이트기, 니트릴기 및 니트로기 중 선택된 어느 하나이다.
예를 들어, 베이스 물질은 다음의 화학식 1 내지 9로 나타나는 화합물을 포함할 수 있다.
Figure pat00010
Figure pat00011
Figure pat00012
Figure pat00013
Figure pat00014
Figure pat00015
Figure pat00016
상기 화학식 1 내지 9에서, R은 각각 독립적으로 수소, 중수소, 할로겐, 아민기, 에폭시기, 사이클로헥실에폭시기, 아크릴기, 메타아크릴기 사이올기, 이소시아네이트기, 니트릴기, 니트로기, 페닐기, C1~C12의 알킬기, C2~C12의 알케닐기, C1~C40의 알콕시기, C3~C12 시클로알킬기, C3~C12의 헤테로시클로알킬기, C6~C12의 아릴기, C3~C12의 헤테로아릴기, C3~C12의 아르알킬기, C3~C12의 아릴옥시기, 및 C3~C12의 아릴사이올기 중 선택된 어느 하나이다. 상기 페닐기는 치환 또는 비치환될 수 있으며, 치환기로는 수소, 중수소, 할로겐, 아민기, 에폭시기, 사이클로헥실에폭시기, 아크릴기, 메타아크릴, 사이올기, 이소시아네이트기, 니트릴기 및 니트로기 중 선택된 어느 하나이다. X는 각각 독립적으로 R 또는 [(SiO3/2R)4+2nO]이다. 또한, a1, a2, a3, a4, b, 및 c는 1 내지 1000의 정수이다.
중공 입자(FIL)는 코팅층(HCL)의 굴절률을 낮추기 위해 첨가될 수 있다. 예를 들어, 중공 입자(FIL)는 코팅층(HCL)의 굴절률을 1.2 내지 1.5로 조절할 수 있다.
중공 입자(FIL)는 중공 실리카, 중공 아크릴 고분자, 중공 비닐 고분자 및 중공 에폭시 고분자 중에서 선택된 어느 하나 이상을 포함할 수 있다. 다만 이에 제한되지 않으며, 중공 입자(FIL)는 굴절률을 낮출 수 있다면 다양한 물질을 포함할 수 있다.
일 실시예에서 중공 입자(FIL)는 중공 실리카일 수 있다. 중공 실리카는 80 내지 500nm의 입경을 가질 수 있으며, 베이스 물질(BAS)에 대해 0 초과 60% 이하의 농도로 포함될 수 있다.
또한, 코팅층(HCL)은 안정성을 높이기 위해 안정제로 라디칼 제거제(Radical Scavenger)를 더 포함할 수 있다. 또한, 코팅층(HCL)은 접착력을 높이기 위해 접착 촉진제(Adhesion Promoter)를 더 포함할 수 있다.
코팅층(HCL)은 유무기 복합 물질의 베이스 물질(BAS)을 포함하여 경도를 향상시킬 수 있고, 중공 입자(FIL)를 포함하여 소정의 굴절률을 나타낼 수 있다.
다른 예시적인 실시예에서 코팅층(HCL)은 염료(DYM)를 더 포함할 수 있다.
도 8을 참조하면, 코팅층(HCL)은 베이스 물질(BAS) 및 베이스 물질(BAS)에 포함된 중공 입자(FIL) 및 염료(DYM)를 포함할 수 있다.
염료(DYM)는 제1 색의 광(예컨데, 적색 광), 제2 색의 광(예컨데, 녹색 광) 또는 제3 색의 광(예컨데, 청색 광)을 차단하거나 흡수할 수 있다. 본 명세서에서는 염료라 기재하고 있지만, 이에 제한되지 않으며 안료(pigment)일 수도 있다.
발광 소자층(EL)에서 방출되는 광은 다층의 구조물을 통해 컬러 필터층(CFL)으로 출사된다. 컬러 필터층(CFL)을 통해 출사된 광은 소정의 색감을 나타낼 수 있다. 예를 들어, 컬러 필터층(CFL)을 통해 출사된 광은 옐로위시(Yellowish)하거나, 레드위시(Redwish) 또는 블루위시(Bluewish)한 색감을 나타내어 색이 왜곡될 수 있다.
일 실시예에서는 코팅층(HCL)에 제1 색의 광(예컨데, 적색 광), 제2 색의 광(예컨데, 녹색 광) 또는 제3 색의 광(예컨데, 청색 광)을 차단하거나 흡수할 수 있는 염료(DYM)를 포함할 수 있다. 예시적인 실시예에서 컬러 필터층(CFL)을 통해 출사된 광은 옐로위시한 경우, 노란색 파장대를 흡수할 수 있는 염료, 예를 들어 청색 광을 흡수할 수 있는 염료를 포함할 수 있다. 다른 예시적인 실시예에서 컬러 필터층(CFL)을 통해 출사된 광은 레드위시한 경우, 적색 파장대를 흡수할 수 있는 염료, 예를 들어 녹색 광을 흡수할 수 있는 염료를 포함할 수 있다. 또 다른 예시적인 실시예에서 컬러 필터층(CFL)을 통해 출사된 광은 블루위시한 경우, 청색 파장대를 흡수할 수 있는 염료, 예를 들어 노란색 광을 흡수할 수 있는 염료를 포함할 수 있다.
염료(DYM)는 광의 색감을 조절하기 위해 코팅층(HCL)에 소량으로 첨가될 수 있다. 예시적인 실시예에서 염료(DYM)는 코팅층(HCL) 전체에 대해 0 초과 20% 이하로 포함될 수 있다. 다만, 염료(DYM)의 첨가로 인해 투과율이 저하될 수 있으므로, 투과율을 고려하여 염료(DYM)를 소량으로 첨가하는 것이 바람직하다.
코팅층(HCL)은 기판(SUB) 상에 코팅한 뒤 가열하여 경화시키는 열경화 타입 또는 광개시제를 더 포함하는 광경화 타입일 수 있다. 광경화 타입으로 사용하는 경우 하부 레이어(layer)들이 열에 의해 손상되거나 휨이 발생하는 것을 방지할 수 있다.
상술한 반사 방지층(LRL)은 각각 투과율 및 반사율을 고려하여 소정의 두께로 이루어질 수 있다. 일 실시예에서 제1 무기층(INL1)은 50 내지 200nm의 두께로 이루어질 수 있다. 제2 무기층(INL2)은 50 내지 200nm의 두께로 이루어질 수 있다. 코팅층(HCL)은 50 내지 200nm의 두께로 이루어질 수 있다.
예시적인 실시예에서, 반사 방지층(LRL)은 굴절률이 1.6인 SiON의 제1 무기층(INL1)과 굴절률이 1.7인 SiON의 제2 무기층(INL2)을 포함할 수 있다. 이 경우 제1 무기층(INL1)의 두께는 약 60nm로 이루어지고 제2 무기층(INL2)의 두께는 약 140nm으로 이루어지며, 코팅층(HCL)의 두께는 약 110nm의 두께로 이루어질 수 있다.
또 다른 예시적인 실시예에서, 반사 방지층(LRL)은 굴절률이 1.48인 SiOx의 제1 무기층(INL1)과 굴절률이 1.6인 SiON의 제2 무기층(INL2)을 포함할 수 있다. 이 경우 제1 무기층(INL1)의 두께는 약 60nm로 이루어지고 제2 무기층(INL2)의 두께는 약 120nm으로 이루어지며, 코팅층(HCL)의 두께는 약 100nm의 두께로 이루어질 수 있다.
또 다른 예시적인 실시예에서, 반사 방지층(LRL)은 굴절률이 1.6인 SiON의 제1 무기층(INL1)과 굴절률이 1.6인 SiNx의 제2 무기층(INL2)을 포함할 수 있다. 이 경우 제1 무기층(INL1)의 두께는 약 60nm로 이루어지고 제2 무기층(INL2)의 두께는 약 130nm으로 이루어지며, 코팅층(HCL)의 두께는 약 100nm의 두께로 이루어질 수 있다.
상술한 반사 방지층(LRL)은 제1 무기층(INL1), 제2 무기층(INL2) 및 코팅층(HCL)을 포함할 수 있다. 반사 방지층(LRL) 내에서 제1 무기층(INL1)은 중굴절률층으로 작용하고 제2 무기층(INL2)은 고굴절률층으로 작용하며 코팅층(HCL)은 저굴절률층으로 작용할 수 있다. 반사 방지층(LRL)이 외광이 입사되는 표시 장치(10)의 일면에 배치됨으로써, 표시 장치(10)로 입사되는 외광이 상술한 반사 방지층(LRL)에 의해 반사되는 것을 저감할 수 있다.
한편, 상술한 발광 소자층(EL)에 포함된 발광 소자(ED)는 도 9와 같은 구조로 이루어질 수 있다.
도 9를 참조하면, 발광 소자(ED)는 입자형 소자로서, 소정의 종횡비를 갖는 로드 또는 원통형 형상일 수 있다. 발광 소자(ED)는 나노미터(nano-meter) 스케일(1nm 이상 1um 미만) 내지 마이크로미터(micro-meter) 스케일(1um 이상 1mm 미만)의 크기를 가질 수 있다. 일 실시예에서, 발광 소자(ED)는 직경과 길이가 모두 나노미터 스케일의 크기를 갖거나, 모두 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 다른 실시예에서, 발광 소자(ED)의 직경은 나노미터 스케일의 크기를 갖는 반면, 발광 소자(ED)의 길이는 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 실시예에서, 일부의 발광 소자(ED)는 직경 및/또는 길이가 나노미터 스케일의 크기를 갖는 반면, 다른 일부의 발광 소자(ED)는 직경 및/또는 길이가 마이크로미터 스케일의 크기를 가질 수도 있다.
일 실시예에서, 발광 소자(ED)는 무기 발광 다이오드일 수 있다. 구체적으로 발광 소자(ED)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호를 전달받고, 이를 특정 파장대의 광으로 방출할 수 있다.
일 실시예에 따른 발광 소자(ED)는 길이 방향으로 순차 적층된 제1 반도체층(31), 발광층(33), 제2 반도체층(32), 및 전극층(37)을 포함할 수 있다. 발광 소자는 제1 반도체층(31), 제2 반도체층(32), 발광층(33)의 외표면을 감싸는 절연막(38)을 더 포함할 수 있다.
제1 반도체층(31)은 n형 반도체일 수 있다. 발광 소자(ED)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(31)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(31)은 n형 도펀트가 도핑될 수 있으며, n형 도펀트는 Si, Ge, Sn 등일 수 있다. 예를 들어, 제1 반도체층(31)은 n형 Si로 도핑된 n-GaN일 수 있다. 제1 반도체층(31)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 반도체층(32)은 후술하는 발광층(36) 상에 배치될 수 있다. 제2 반도체층(32)은 p형 반도체일 수 있으며 발광 소자(ED)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 반도체층(32)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(32)은 p형 도펀트가 도핑될 수 있으며, p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예를 들어, 제2 반도체층(32)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제2 반도체층(32)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 도면에서는 제1 반도체층(31)과 제2 반도체층(32)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 발광층(36)의 물질에 따라 제1 반도체층(31)과 제2 반도체층(32)은 더 많은 수의 층, 예컨대 클래드층(Clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
발광층(36)은 제1 반도체층(31)과 제2 반도체층(32) 사이에 배치될 수 있다. 발광층(36)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 발광층(36)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수 개 적층된 구조일 수도 있다. 발광층(36)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 발광층(36)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 발광층(36)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예를 들어, 발광층(36)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 발광층(36)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다.
다만, 이에 제한되는 것은 아니며, 발광층(36)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 발광층(36)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 발광층(36)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 발광층(36)에서 방출되는 광은 발광 소자(ED)의 길이방향 외부면뿐만 아니라, 양 측면으로 방출될 수 있다. 발광층(36)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.
전극층(37)은 오믹(Ohmic) 연결 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 연결 전극일 수도 있다. 발광 소자(ED)는 적어도 하나의 전극층(37)을 포함할 수 있다. 도 9에서는 발광 소자(ED)가 하나의 전극층(37)을 포함하는 것을 도시하고 있으나, 이에 제한되지 않는다. 경우에 따라서 발광 소자(ED)는 더 많은 수의 전극층(37)을 포함하거나, 생략될 수도 있다. 후술하는 발광 소자(ED)에 대한 설명은 전극층(37)의 수가 달라지거나 다른 구조를 더 포함하더라도 동일하게 적용될 수 있다.
전극층(37)은 일 실시예에 따른 표시 장치(10)에서 발광 소자(ED)가 전극 또는 연결 전극과 전기적으로 연결될 때, 발광 소자(ED)와 전극 또는 연결 전극 사이의 저항을 감소시킬 수 있다. 전극층(37)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 또한 전극층(37)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다. 전극층(37)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있으며, 이에 제한되는 것은 아니다.
절연막(38)은 상술한 복수의 반도체층 및 전극층들의 외면을 둘러싸도록 배치될 수 있다. 예를 들어, 절연막(38)은 적어도 발광층(36)의 외면을 둘러싸도록 배치되고, 발광 소자(ED)가 연장된 일 방향으로 연장될 수 있다. 절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 절연막(38)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(ED)의 길이방향의 양 단부는 노출되도록 형성될 수 있다.
도면에서는 절연막(38)이 발광 소자(ED)의 길이방향으로 연장되어 제1 반도체층(31)으로부터 전극층(37)의 측면까지 커버하도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연막(38)은 발광층(36)을 포함하여 일부의 반도체층의 외면만을 커버하거나, 전극층(37) 외면의 일부만 커버하여 각 전극층(37)의 외면이 부분적으로 노출될 수도 있다. 또한, 절연막(38)은 발광 소자(ED)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(38)의 두께는 10nm 내지 1.0㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는 절연막(38)의 두께는 40nm 내외일 수 있다.
절연막(38)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, AlxOy) 등을 포함할 수 있다. 이에 따라 발광층(36)이 발광 소자(ED)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(38)은 발광층(36)을 포함하여 발광 소자(ED)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
또한, 절연막(38)은 외면이 표면처리될 수 있다. 발광 소자(ED)는 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(ED)가 잉크 내에서 인접한 다른 발광 소자(ED)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(38)은 표면이 소수성 또는 친수성 처리될 수 있다. 예를 들어, 절연막(38)은 스테아릭 산(Stearic acid), 2,3-나프탈렌 디카르복실산(2,3-Naphthalene dicarboxylic acid) 등과 같은 물질로 외면이 표면처리될 수 있다.
이하, 다른 실시예들에 대해 설명한다. 이하의 실시예에서, 이미 설명한 실시예와 동일한 구성에 대해서는 그 설명을 생략하거나 간략화하며, 차이점을 위주로 설명하기로 한다.
도 10은 다른 실시예에 따른 표시 장치를 개략적으로 나타낸 단면도이다.
도 10을 참조하면, 본 실시예에 따른 표시 장치(10)는 발광 소자층(EL)으로 유기 발광 다이오드를 포함한다는 점에서 상술한 도 2 내지 도 9의 실시예와 차이가 있다.
구체적으로, 표시 장치(10)는 기판(SUB)의 회로층(CCL) 상에 발광 소자층(EL)을 포함할 수 있다. 발광 소자층(EL)은 화소 전극(PXE), 화소 정의막(PDL), 발광층(EML), 및 공통 전극(CME)을 포함할 수 있다.
화소 전극(PXE)은 각 서브 화소(SPX1, SPX2, SPX3)마다 배치될 수 있다. 화소 전극(PXE)은 섬 형상으로 이루어져, 인접한 각 서브 화소(SPX1, SPX2, SPX3)마다 서로 분리되어 배치될 수 있다. 화소 전극(PXE)은 회로층(CCL)의 트랜지스터에 전기적으로 연결되어 구동 신호를 전달받을 수 있다.
화소 전극(PXE)은 유기 발광 다이오드의 제1 전극, 예를 들어 애노드 전극일 수 있다. 화소 전극(PXE)은 인듐-주석-산화물(Indium-Tin-Oxide: ITO), 인듐-아연-산화물(Indium-Zinc-Oxide: IZO), 산화아연(Zinc Oxide: ZnO), 산화인듐(Induim Oxide: In2O3)의 일함수가 높은 물질층과 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물 등과 같은 반사성 물질층이 적층된 적층막 구조를 가질 수 있다. 일함수가 높은 물질층이 반사성 물질층보다 위층에 배치되어 발광층(EML)에 가깝게 배치될 수 있다. 화소 전극(PXE)은 ITO/Mg, ITO/MgF, ITO/Ag, ITO/Ag/ITO의 다층 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
기판(SUB) 상에서 각 서브 화소(SPX1, SPX2, SPX3)의 경계에 화소 정의막(PDL)이 배치될 수 있다. 화소 정의막(PDL)은 평면도 상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 격자형 패턴으로 배치될 수 있고, 각 서브 화소(SPX1, SPX2, SPX3)들의 경계에 걸쳐 배치되어 이웃하는 서브 화소(SPX1, SPX2, SPX3)들을 구분할 수 있다. 화소 정의막(PDL)은 화소 전극(PXE) 상에 배치되며, 화소 전극(PXE)을 노출하는 개구부를 포함할 수 있다. 화소 정의막(PDL)의 개구부에 의해 발광 영역(EMA)과 비발광 영역(NEA)이 구획되어 정의될 수 있다. 화소 정의막(PDL)은 뱅크(BNL)와 중첩할 수 있고, 제1 차광 부재(BK1)와도 중첩할 수 있다.
화소 정의막(PDL)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다. 화소 정의막(PDL)은 무기 물질을 포함할 수도 있다.
화소 정의막(PDL)이 노출하는 화소 전극(PXE) 상에 발광층(EML)이 배치될 수 있다. 표시 장치(10)가 유기 발광 표시 장치인 일 실시예에서, 발광층(EML)은 유기 물질을 포함하는 유기층을 포함할 수 있다. 상기 유기층은 유기 발광층을 포함하며, 경우에 따라 발광을 보조하는 보조층으로서 정공 주입층, 정공수송층, 전자 수송층 및 전자주입층 중 적어도 하나를 더 포함할 수 있다.
몇몇 실시예에서, 발광층(EML)은 두께 방향으로 중첩 배치된 복수의 유기 발광층과 그 사이에 배치된 전하 생성층을 포함하는 탠덤(tandem) 구조를 가질 수 있다. 중첩 배치된 각 유기 발광층은 동일한 파장의 광을 발광할 수도 있지만, 상이한 파장의 광을 발광할 수도 있다. 각 서브 화소(SPX1, SPX2, SPX3)의 발광층(EML) 중 적어도 일부의 층은 이웃하는 서브 화소(SPX1, SPX2, SPX3)의 동일한 층과 분리되어 있을 수 있다.
일 실시예에서, 각 발광층(EML)이 발광하는 광의 파장은 서브 화소(SPX1, SPX2, SPX3) 별로 동일할 수 있다. 예를 들어, 각 서브 화소(SPX1, SPX2, SPX3)의 발광층(EML)이 청색 광을 발광하고, 상술한 파장 제어층(CWL)에 의해 각 서브 화소(SPX1, SPX2, SPX3)별로 다른 색상의 광을 출사할 수 있다.
발광층(EML) 상에 공통 전극(CME)이 배치될 수 있다. 공통 전극(CME)은 발광층(EML)과 접할 뿐만 아니라, 화소 정의막(PDL)의 상면에도 접할 수 있다. 공통 전극(CME)은 각 서브 화소(SPX1, SPX2, SPX3)의 구별없이 연결되어 있을 수 있다. 공통 전극(CME)은 서브 화소들(SPX1, SPX2, SPX3)의 구별없이 전면적으로 배치된 전면 전극일 수 있다. 공통 전극(CME)은 유기 발광 다이오드의 제2 전극, 예를 들어 캐소드 전극일 수 있다.
공통 전극(CME)은 Li, Ca, LiF/Ca, LiF/Al, Al, Mg, Ag, Pt, Pd, Ni, Au Nd, Ir, Cr, BaF, Ba 또는 이들의 화합물이나 혼합물(예를 들어, Ag와 Mg의 혼합물 등)과 같은 일함수가 작은 물질층을 포함할 수 있다. 공통 전극(CME)은 상기 일함수가 작은 물질층 상에 배치된 투명 금속 산화물층을 더 포함할 수 있다.
화소 전극(PXE), 발광층(EML) 및 공통 전극(CME)은 발광 소자(예컨대, 유기 발광 소자)를 구성할 수 있다. 발광층(EML)에서 발광한 광은 공통 전극(CME)을 통해 상측 방향(예를 들어, 제3 방향(DR3))으로 출사될 수 있다.
또한, 발광 소자층(EL)은 공통 전극(CME) 상에 배치되는 패시베이션층(PSS)을 더 포함할 수 있다. 패시베이션층(PSS)은 하부의 발광 소자층(EL)의 오염 및 손상을 방지할 수 있다. 패시베이션층(PSS)은 무기 물질을 포함할 수 있으며, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 또는 실리콘 산질화물(SiOxNy) 등을 포함할 수 있다. 또한, 패시베이션층(PSS)은 단층 또는 다층으로 이루어질 수 있으며, 다층으로 이루어지는 경우 적어도 하나의 유기 물질로 이루어진 유기막을 포함할 수 있다. 유기막은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다.
패시베이션층(PSS) 상에 뱅크(BNL), 파장 제어층(CWL), 보호층(PRL), 컬러 필터층(CFL) 및 반사 방지층(LRL)이 배치될 수 있다.
본 실시예에서는 발광 소자층(EL)으로 유기 발광 다이오드를 적용한 경우, 최상부에 반사 방지층(LRL)을 포함함으로써, 외광의 반사를 저감하고 표시 장치(10)의 물리적인 손상을 방지할 수 있다.
하기에서는 반사 방지층(LRL)이 타일형 표시 장치에 적용된 실시예를 개시한다.
도 11은 일 실시예에 따른 타일형 표시 장치를 나타내는 평면도이다. 도 12는 도 11의 Q5-Q5'선을 따라 자른 단면도이다.
도 11을 참조하면, 타일형 표시 장치(TD)는 복수의 표시 장치(10)를 포함할 수 있다. 복수의 표시 장치(10)는 격자형으로 배열될 수 있으나, 이에 제한되지 않는다. 복수의 표시 장치(10)는 제1 방향(DR1) 또는 제2 방향(DR2)으로 연결될 수 있고, 타일형 표시 장치(TD)는 특정 형상을 가질 수 있다. 예를 들어, 복수의 표시 장치(10) 각각은 서로 동일한 크기를 가질 수 있으나, 이에 한정되지 않는다. 다른 예를 들어, 복수의 표시 장치(10)는 서로 다른 크기를 가질 수 있다.
복수의 표시 장치(10) 각각은 장변과 단변을 포함하는 직사각형 형상일 수 있다. 복수의 표시 장치(10)는 장변 또는 단변이 서로 연결되며 배치될 수 있다. 일부의 표시 장치(10)는 타일형 표시 장치(TD)의 가장자리에 배치되어, 타일형 표시 장치(TD)의 일변을 이룰 수 있다. 다른 일부의 표시 장치(10)는 타일형 표시 장치(TD)의 모서리에 배치될 수 있고, 타일형 표시 장치(TD)의 인접한 두 개의 변을 형성할 수 있다. 또 다른 일부의 표시 장치(10)는 타일형 표시 장치(TD)의 내부에 배치될 수 있고, 다른 표시 장치들(10)에 의해 둘러싸일 수 있다.
타일형 표시 장치(TD)는 전체적으로 평면적 형상을 가질 수 있으나, 이에 한정되지 않는다. 타일형 표시 장치(TD)는 입체적 형상을 가짐으로써, 사용자에게 입체감을 줄 수 있다. 예를 들어, 타일형 표시 장치(TD)가 입체적 형상을 갖는 경우, 복수의 표시 장치(10) 중 적어도 일부의 표시 장치(10)는 커브드(Curved) 형상을 가질 수 있다. 다른 예를 들어, 복수의 표시 장치(10) 각각은 평면 형상을 갖고 서로 소정의 각도로 연결됨으로써, 타일형 표시 장치(TD)는 입체적 형상을 가질 수 있다.
타일형 표시 장치(TD)는 복수의 표시 영역(DA) 사이에 배치되는 결합 영역(SM)을 포함할 수 있다. 타일형 표시 장치(TD)는 인접한 표시 장치들(10) 각각의 비표시 영역(NDA)이 연결되어 형성될 수 있다. 복수의 표시 장치(10)는 결합 영역(SM)에 배치되는 결합 부재 또는 접착 부재를 통해 서로 연결될 수 있다. 복수의 표시 장치(10) 각각의 결합 영역(SM)은 패드부 또는 패드부에 부착되는 연성 필름을 포함하지 않을 수 있다. 따라서, 복수의 표시 장치(10) 각각의 표시 영역들(DA) 사이의 거리는 복수의 표시 장치(10) 사이의 결합 영역(SM)이 사용자에게 인지되지 않을 정도로 가까울 수 있다. 또한, 복수의 표시 장치(10) 각각의 표시 영역(DA)의 외광 반사율과 복수의 표시 장치(10) 사이의 결합 영역(SM)의 외광 반사율은 실질적으로 동일할 수 있다. 따라서, 타일형 표시 장치(TD)는 복수의 표시 장치(10) 사이의 결합 영역(SM)이 사용자에게 인지되는 것을 방지함으로써, 복수의 표시 장치(10) 사이의 단절감을 개선하고 영상의 몰입도를 향상시킬 수 있다.
도 11과 결부하여 도 12를 참조하면, 일 실시예에 따른 타일형 표시 장치(TD)는 복수의 표시 장치(10_1, 10_2) 및 이들을 결합하는 결합 부재(20)를 포함할 수 있다. 타일형 표시 장치(TD)는 제1 표시 장치(10_1)의 표시 영역(DA), 제2 표시 장치(10_2)의 표시 영역(DA), 및 제1 및 제2 표시 장치(10_1, 10_2)의 표시 영역들(DA) 사이의 결합 영역(SM)을 포함할 수 있다.
제1 표시 장치(10_1)는 제1 기판(SUB1)을 포함하고 제2 표시 장치(10_2)는 제2 기판(SUB2)을 포함할 수 있다. 각 표시 장치(10_1, 10_2)는 각 기판(SUB1, SUB2) 상에 회로층(CCL), 발광 소자층(EL), 파장 제어층(CWL), 컬러 필터층(CFL) 및 반사 방지층(LRL)을 포함할 수 있다. 회로층(CCL), 발광 소자층(EL), 파장 제어층(CWL), 컬러 필터층(CFL) 및 반사 방지층(LRL)은 상술하였으므로, 설명을 생략한다.
타일형 표시 장치(TD)는 복수의 표시 장치(10_1, 10_2)의 사이마다 배치된 결합 부재(20)를 이용하여 인접한 표시 장치들(10_1, 10_2)의 측면을 서로 결합시킬 수 있다. 결합 부재(20)는 격자 형태로 배열된 복수의 표시 장치들의 측면끼리 연결함으로써, 타일형 표시 장치(TD)를 구현할 수 있다. 결합 부재(20)는 서로 인접한 표시 장치들(10_1, 10_2)의 각 기판(SUB1, SUB2)의 측면과 반사 방지층(LRL)의 코팅층(HCL)의 측면을 결합시킬 수 있다.
예를 들어, 결합 부재(20)는 상대적으로 얇은 두께를 갖는 접착제 또는 양면 테이프로 이루어짐으로써, 복수의 표시 장치(10_1, 10_2) 사이의 간격을 최소화할 수 있다. 다른 예를 들어, 결합 부재(20)는 상대적으로 얇은 두께를 갖는 결합 프레임으로 이루어짐으로써, 복수의 표시 장치(10_1, 10_2) 사이의 간격을 최소화할 수 있다. 따라서, 타일형 표시 장치(TD)는 복수의 표시 장치(10) 사이의 결합 영역(SM)이 사용자에게 인지되는 것을 방지할 수 있다.
특히, 본 실시예에서 반사 방지층(LRL)이 코팅 또는 증착법으로 각 표시 장치(10_1, 10_2) 상에 형성된다. 반사 방지층(LRL)이 필름 형태로 이루어진 경우 각 표시 장치(10_2, 10_2) 상에 부착되고 커팅되는 공차로 인해, 복수의 표시 장치(10_1, 10_2) 사이의 간격이 넓을 수밖에 없다. 본 실시예에서는 반사 방지층(LRL)이 코팅 또는 증착법으로 형성됨으로써, 복수의 표시 장치(10_1, 10_2) 사이의 간격(예컨데 결합 영역)을 최소화할 수 있다.
이하, 제조예, 실험예 및 시뮬레이션을 통해 실시예들에 대해 더욱 구체적으로 설명한다.
<제조예 1: 코팅층 샘플의 제조>
유리 기판 상에 하기 화학식을 갖는 POSS 계열의 화합물과 용매를 혼합한 용액을 코팅하여 코팅층 샘플을 제조하였다.
Figure pat00017
<실험예 1>
상기 제조된 코팅층 샘플 표면에 Scuff 평가를 수행하였다. Scuff 평가는 No.0000 스틸-울 위에 1.5kg의 추를 올린 상태에서 코팅층 샘플 표면에서 10회 왕복 운동을 수행하여 스크래치 수준을 확인하는 평가이다. 또한, 반사 방지 필름으로 시판되는 ELR 필름(Extremely Low Reflection Film)에도 상술한 Scuff 평가를 수행하였다.
코팅층 샘플 및 ELR 필름의 Scuff 평가를 수행한 후 현미경으로 표면을 관찰한 이미지를 도 13 및 도 14에 각각 나타내었다. 도 13은 ELR 필름의 표면 이미지이다. 도 14는 코팅층 샘플의 표면 이미지이다.
도 13을 참조하면, ELR 필름의 표면은 수평 방향으로 복수의 스크래치가 관찰되었다. 반면, 도 14를 참조하면, 코팅층 샘플은 스크래치가 관찰되지 않았다.
이 실험예 1을 통해, 제조된 코팅층의 경도가 ELR 필름보다 현저히 우수함을 알 수 있다.
<시뮬레이션: 반사 방지층의 파장대별 반사율 측정>
반사 방지층의 재료, 굴절률 및 두께를 달리하여 파장대별 반사율을 측정한 시뮬레이션을 수행하였다.
샘플#1은 유리 기판 상에 굴절률이 1.6인 SiON을 60nm의 두께로 형성하고, 그 위에 굴절률이 1.7인 SiON을 140nm의 두께로 형성하고, 그 위에 굴절률이 1.27인 코팅층을 110nm의 두께로 형성하였다. 여기서, 코팅층은 상술한 제조예 1에서 제조된 코팅층에 90nm 사이즈의 중공 실리카가 약 60%로 함유하였다.
샘플#2는 유리 기판 상에 굴절률이 1.48인 SiOx를 60nm의 두께로 형성하고, 그 위에 굴절률이 1.6인 SiON을 120nm의 두께로 형성하고, 그 위에 굴절률이 1.27인 코팅층을 100nm의 두께로 형성하였다.
샘플#3은 유리 기판 상에 굴절률이 1.6인 SiON을 60nm의 두께로 형성하고, 그 위에 굴절률이 1.86인 SiNx를 130nm의 두께로 형성한 것만을 달리하여 샘플#2와 동일하게 형성하였다.
제조된 샘플#1, #2, 및 #3에 대해 380 내지 780nm의 파장대별 반사율을 측정하여 도 15에 나타내었다. 도 15는 샘플#1, #2, 및 #3에 대해 380 내지 780nm의 파장대별 반사율을 나타낸 그래프이다.
도 15를 참조하면, 샘플#1, #2 및 #3은 각각 550nm 파장대에서 반사율이 0으로 나타났고, 전체적으로 약 3.5% 이하의 반사율을 나타내었다. 특히, 사람의 눈에 잘 시인되는 550nm 파장대에서 반사율이 0으로 나타남을 확인하였다.
<제조예 2: 컬러 필터층 및 반사 방지층을 포함하는 기판 샘플의 제조>
유리 기판 상에 차광 부재들 및 차광 부재들 사이에 배치된 적색 컬러 필터, 녹색 컬러 필터 및 청색 컬러 필터를 포함하는 컬러 필터층을 형성하였다. 컬러 필터층 상에 하기와 같은 조건의 반사 방지층을 각각 형성하였다.
샘플#4는 컬러 필터층 상에 굴절률이 1.6인 SiON을 53nm의 두께로 형성하고 그 위에 굴절률이 1.7인 SiON을 130nm의 두께로 형성하며, 그 위에 샘플#1의 코팅층을 97nm의 두께로 형성하였다.
샘플#5는 코팅층의 두께를 109nm로 형성한 것만을 달리하여 샘플#4와 동일하게 형성하였다.
샘플#6은 코팅층의 두께를 118nm로 형성한 것만을 달리하여 샘플#4와 동일하게 형성하였다.
비교예로는 실험예 1의 ELR 필름을 컬러 필터층 상에 부착하였다.
상술한 샘플#4, #5, #6 및 비교예에 따라 제조된 기판 샘플들에 파장대별 반사율을 측정하여 도 16에 나타내었다. 또한, 샘플#4, #5, #6 및 비교예에 따라 제조된 기판 샘플들의 SCI, SCE, SC를 측정하여 하기 표 1에 나타내었다. 여기서, SCI는 전반사 및 난반사 값이고, SCE는 난반사 값이며, SC는 전반사 값이다. 도 16은 샘플#4, #5, #6 및 비교예에 따라 제조된 기판 샘플들에 파장대별 반사율을 나타낸 그래프이다.
샘플#4 샘플#5 샘플#6 비교예
SCI 1.51 1.10 0.96 1.08
SCE 0.33 0.34 0.34 0.34
SC 1.17 0.76 0.62 0.75
먼저, 표 1을 참조하면, 샘플#4, #5 및 #6의 기판들은 비교예와 동등 수준의 SCI, SCE 및 SC 값을 나타내었다.또한 도 16을 참조하면, 샘플#4, #5 및 #6의 기판들은 대체적으로 비교예와 동등 수준의 파장대별 반사율을 나타내었다.
이 결과를 통해, 증착 및 코팅 방식으로 형성된 반사 방지층은 기존 필름 형태의 ELR 필름과 동등 수준의 반사율 특성을 나타냄을 확인할 수 있었다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치 SUB: 기판
CCL: 회로층 EL: 발광 소자층
CWL: 파장 제어층 CFL: 컬러 필터층
LRL: 반사 방지층 INL1: 제1 무기층
INL2: 제2 무기층 HCL: 코팅층
TD: 타일형 표시 장치 DYM: 염료
FIL: 중공 입자 BAS: 베이스 물질

Claims (20)

  1. 기판 상에 배치되며, 광을 방출하는 발광 소자층;
    상기 발광 소자층 상에 배치되며, 상기 광의 파장을 변환시키는 파장 제어층;
    상기 파장 제어층 상에 배치된 컬러 필터층; 및
    상기 컬러 필터층 상에 배치된 반사 방지층을 포함하며,
    상기 반사 방지층은,
    상기 컬러 필터층 상에 배치된 제1 무기층;
    상기 제1 무기층 상에 배치된 제2 무기층; 및
    상기 제2 무기층 상에 배치되며, 염료를 포함하는 코팅층을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 무기층의 굴절률은 상기 제2 무기층의 굴절률보다 작거나 같은 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 무기층의 굴절률은 1.4 내지 1.6이며, 상기 제2 무기층의 굴절률은 1.6 내지 2.2인 표시 장치.
  4. 제2 항에 있어서,
    상기 제2 무기층의 굴절률은 상기 코팅층의 굴절률보다 큰 표시 장치.
  5. 제4 항에 있어서,
    상기 코팅층의 굴절률은 1.2 내지 1.5인 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 무기층은 실리콘 산화물 또는 실리콘 질산화물을 포함하고, 상기 제2 무기층은 실리콘 질화물 또는 실리콘 질산화물을 포함하는 표시 장치.
  7. 제1 항에 있어서,
    상기 코팅층은 POSS 계열의 유무기 복합 물질을 포함하는 베이스 물질 및 상기 베이스 물질에 포함된 중공 입자를 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 베이스 물질은 하기 화학식 A, B 및 C 중 적어도 하나 이상을 포함하는 표시 장치.
    Figure pat00018

    상기 화학식 A, B 또는 C에서, X는 각각 독립적으로 R 또는 [(SiO3/2R)4+2nO]이다. 또한, 상기 R은 각각 독립적으로 수소, 중수소, 할로겐, 아민기, 에폭시기, 사이클로헥실에폭시기, 아크릴기, 메타아크릴기 사이올기, 이소시아네이트기, 니트릴기, 니트로기, 페닐기, C1~C12의 알킬기, C2~C12의 알케닐기, C1~C40의 알콕시기, C3~C12 시클로알킬기, C3~C12의 헤테로시클로알킬기, C6~C12의 아릴기, C3~C12의 헤테로아릴기, C3~C12의 아르알킬기, C3~C12의 아릴옥시기, 및 C3~C12의 아릴사이올기 중 선택된 어느 하나이다. 또한, 상기 페닐기는 치환 또는 비치환될 수 있으며, 치환기로는 수소, 중수소, 할로겐, 아민기, 에폭시기, 사이클로헥실에폭시기, 아크릴기, 메타아크릴, 사이올기, 이소시아네이트기, 니트릴기 및 니트로기 중 선택된 어느 하나이다.
  9. 제8 항에 있어서,
    상기 베이스 물질은 하기 화학식 1 내지 9로 나타나는 화합물을 포함하는 표시 장치.
    Figure pat00019

    Figure pat00020

    Figure pat00021

    Figure pat00022

    Figure pat00023

    Figure pat00024

    Figure pat00025

    상기 화학식 1 내지 9에서, R은 각각 독립적으로 수소, 중수소, 할로겐, 아민기, 에폭시기, 사이클로헥실에폭시기, 아크릴기, 메타아크릴기 사이올기, 이소시아네이트기, 니트릴기, 니트로기, 페닐기, C1~C12의 알킬기, C2~C12의 알케닐기, C1~C40의 알콕시기, C3~C12 시클로알킬기, C3~C12의 헤테로시클로알킬기, C6~C12의 아릴기, C3~C12의 헤테로아릴기, C3~C12의 아르알킬기, C3~C12의 아릴옥시기, 및 C3~C12의 아릴사이올기 중 선택된 어느 하나이다. 또한, 상기 페닐기는 치환 또는 비치환될 수 있으며, 치환기로는 수소, 중수소, 할로겐, 아민기, 에폭시기, 사이클로헥실에폭시기, 아크릴기, 메타아크릴, 사이올기, 이소시아네이트기, 니트릴기 및 니트로기 중 선택된 어느 하나이다. X는 각각 독립적으로 R 또는 [(SiO3/2R)4+2nO]이다. 또한, a1, a2, a3, a4, b, 및 c는 1 내지 1000의 정수이다.
  10. 제7 항에 있어서,
    상기 중공 입자는 중공 실리카, 중공 아크릴 고분자, 중공 비닐 고분자 및 중공 에폭시 고분자 중에서 선택된 어느 하나 이상을 포함하는 표시 장치.
  11. 제1 항에 있어서,
    상기 제1 무기층, 상기 제2 무기층 및 상기 코팅층은 각각 50 내지 200nm의 두께로 이루어지는 표시 장치.
  12. 제1 항에 있어서,
    상기 기판과 상기 발광 소자층 사이에 적어도 하나의 트랜지스터를 포함하는 회로층을 더 포함하는 표시 장치.
  13. 제1 항에 있어서,
    상기 발광 소자층은,
    상기 기판 상에 배치되며 일 방향으로 연장된 제1 전극 및 제2 전극;
    상기 제1 전극 및 상기 제2 전극 상에 양 단부가 배치된 발광 소자; 및
    상기 발광 소자의 일 단부에 접촉하는 제1 연결 전극 및 상기 발광 소자의 타 단부에 접촉하는 제2 전극을 포함하는 표시 장치.
  14. 제1 항에 있어서,
    상기 발광 소자층은,
    상기 기판 상에 배치된 화소 전극;
    상기 화소 전극 상에 배치된 발광층; 및
    상기 발광층 상에 배치된 공통 전극을 포함하는 표시 장치.
  15. 서로 인접하여 배치된 복수의 표시 장치; 및
    상기 복수의 표시 장치의 서로 인접한 측면에 배치된 결합 부재를 포함하며,
    상기 복수의 표시 장치는 각각,
    기판 상에 배치되며, 광을 방출하는 발광 소자층;
    상기 발광 소자층 상에 배치되며, 상기 광의 파장을 변환시키는 파장 제어층;
    상기 파장 제어층 상에 배치된 컬러 필터층; 및
    상기 컬러 필터층 상에 배치되며, 상기 컬러 필터층 상에 배치된 제1 무기층, 상기 제1 무기층 상에 배치된 제2 무기층, 및 상기 제2 무기층 상에 배치되며 염료를 포함하는 코팅층을 포함하는 반사 방지층을 포함하는 타일형 표시 장치.
  16. 제15 항에 있어서,
    상기 결합 부재는 상기 복수의 표시 장치 각각의 상기 코팅층의 측면을 결합시키는 타일형 표시 장치.
  17. 제15 항에 있어서,
    상기 제1 무기층의 굴절률은 상기 제2 무기층의 굴절률보다 작거나 같으며, 상기 제1 무기층의 굴절률은 1.4 내지 1.6이며, 상기 제2 무기층의 굴절률은 1.6 내지 2.2인 타일형 표시 장치.
  18. 제17 항에 있어서,
    상기 제2 무기층의 굴절률은 상기 코팅층의 굴절률보다 크며, 상기 코팅층의 굴절률은 1.2 내지 1.5인 타일형 표시 장치.
  19. 제15 항에 있어서,
    상기 제1 무기층은 실리콘 산화물 또는 실리콘 질산화물을 포함하고, 상기 제2 무기층은 실리콘 질화물 또는 실리콘 질산화물을 포함하는 타일형 표시 장치.
  20. 제15 항에 있어서,
    상기 코팅층은 POSS 계열의 유무기 복합 물질을 포함하는 베이스 물질 및 상기 베이스 물질에 포함된 중공 입자를 포함하는 타일형 표시 장치.
KR1020210083768A 2021-06-28 2021-06-28 표시 장치 및 이를 포함하는 타일형 표시 장치 KR20230001575A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210083768A KR20230001575A (ko) 2021-06-28 2021-06-28 표시 장치 및 이를 포함하는 타일형 표시 장치
US17/708,630 US20230009629A1 (en) 2021-06-28 2022-03-30 Display device and tiled display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210083768A KR20230001575A (ko) 2021-06-28 2021-06-28 표시 장치 및 이를 포함하는 타일형 표시 장치

Publications (1)

Publication Number Publication Date
KR20230001575A true KR20230001575A (ko) 2023-01-05

Family

ID=84798801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210083768A KR20230001575A (ko) 2021-06-28 2021-06-28 표시 장치 및 이를 포함하는 타일형 표시 장치

Country Status (2)

Country Link
US (1) US20230009629A1 (ko)
KR (1) KR20230001575A (ko)

Also Published As

Publication number Publication date
US20230009629A1 (en) 2023-01-12

Similar Documents

Publication Publication Date Title
CN113963653A (zh) 显示装置以及包括该显示装置的瓦片型显示装置
US20220310976A1 (en) Display device
EP4195282A1 (en) Display device
US20220223664A1 (en) Display device
EP4191677A1 (en) Display device
KR20230060573A (ko) 표시 장치
EP4195266A2 (en) Display device
US20230006112A1 (en) Color changing substrate and display device including the same
US20230005899A1 (en) Display device
US20220181587A1 (en) Display device
US11882744B2 (en) Display device including display devices connected together via protrusions and grooves
KR20230001575A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
CN116830268A (zh) 显示设备
CN116097433A (zh) 显示设备
EP4235781A1 (en) Display device
US20230030535A1 (en) Display device
KR20230093112A (ko) 표시 장치
US20230178693A1 (en) Display device
EP4120343A1 (en) Display device
CN219961262U (zh) 显示装置
US20230275196A1 (en) Display device
KR20230072545A (ko) 표시 장치 및 그 제조 방법
KR20230168227A (ko) 표시 장치
KR20230014124A (ko) 표시 장치
CN116130502A (zh) 显示装置

Legal Events

Date Code Title Description
A201 Request for examination