KR20230000321A - 스페이서를 포함하는 표시 장치 및 그 제조방법 - Google Patents

스페이서를 포함하는 표시 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20230000321A
KR20230000321A KR1020210082612A KR20210082612A KR20230000321A KR 20230000321 A KR20230000321 A KR 20230000321A KR 1020210082612 A KR1020210082612 A KR 1020210082612A KR 20210082612 A KR20210082612 A KR 20210082612A KR 20230000321 A KR20230000321 A KR 20230000321A
Authority
KR
South Korea
Prior art keywords
spacer
spacers
bank
mask
display device
Prior art date
Application number
KR1020210082612A
Other languages
English (en)
Inventor
이경묵
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210082612A priority Critical patent/KR20230000321A/ko
Priority to CN202210727683.5A priority patent/CN115602689A/zh
Priority to GB2209216.7A priority patent/GB2610686B/en
Priority to GB2318455.9A priority patent/GB2624979A/en
Priority to GBGB2403068.6A priority patent/GB202403068D0/en
Priority to DE102022115788.1A priority patent/DE102022115788A1/de
Priority to US17/849,409 priority patent/US20220416193A1/en
Publication of KR20230000321A publication Critical patent/KR20230000321A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8428—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L51/525—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/3246—
    • H01L27/3248—
    • H01L51/0018—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8723—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 명세서의 일 실시 예에 따른 표시 장치는 기판 상에 배치되는 박막 트랜지스터; 상기 박막 트랜지스터 상에 배치되는 뱅크(bank); 및 상기 뱅크 상에 배치되며, 제1 위치에서의 이격거리와 제2 위치에서의 이격거리가 서로 다른 적어도 2개의 스페이서(spacer);를 포함할 수 있다.

Description

스페이서를 포함하는 표시 장치 및 그 제조방법{DISPLAY DEVICE COMPRISING SPACER AND FABRIATING METHOD THEREOF}
본 명세서는 고해상도의 구현을 위한 스페이서를 포함하는 표시 장치 및 그 제조방법에 관한 것이다.
기술 발전에 따라 박형화, 경량화, 저전력화 등의 우수한 성능을 지닌 다양한 표시 장치(display device)가 개발되고 있다. 이러한 표시 장치의 구체적인 예로 액정 표시 장치(Liquid Crystal Display device; LCD device), 플라즈마 표시 장치(Plasma Display Panel device; PDP device), 유기 발광 표시 장치(Organic Light Emitting Diode device: OLED device) 등을 들 수 있다.
이에 더하여 최근에는 전자 장치의 소형화에 대한 소비자의 니즈(needs)가 증가하게 되면서 디스플레이를 접거나 구부리는 등의 기술에 대한 개발도 활발히 진행되고 있다.
접거나 구부리는 형태의 디스플레이(예: 폴더블 디스플레이, 롤러블 디스플레이)에는 사용 양태, 즉 접거나 구부리는 행위에 따라 압력이 가해질 수 있다. 디스플레이에 압력이 가해지는 경우, 디스플레이의 구성 요소에는 변형이 발생할 수 있다. 예를 들어, 폴더블 디스플레이의 접힘 영역에는 접힘에 따라 변형력(stress)이 발생하게 되는데, 이에 따라 접힘 영역에 배치된 폴더블 디스플레이의 발광층(emitting layer)에는 박리 현상이 발생할 수 있다. 따라서 디스플레이에 가해지는 압력으로 인해 발생 가능한, 박리 현상과 같은 이슈(issue)를 개선하기 위한 방안이 요구된다.
본 명세서의 실시 예가 해결하고자 하는 과제는 역테이퍼 형상의 스페이서를 이용하여 디스플레이의 변형에 따라 발생 가능한 발광층의 박리 현상을 개선하는 표시 장치 및 그 제조방법을 제공하는 것이다.
다만, 본 명세서의 과제들은 이상에서 언급한 바로 제한되지 않으며, 이하의 실시 예들로부터 또 다른 기술적 과제들이 유추될 수 있다.
본 명세서의 일 실시 예에 따른 표시 장치는 기판 상에 배치되는 박막 트랜지스터; 상기 박막 트랜지스터 상에 배치되는 뱅크(bank); 및 상기 뱅크 상에 배치되며, 제1 위치에서의 이격거리와 제2 위치에서의 이격거리가 서로 다른 적어도 2개의 스페이서(spacer);를 포함할 수 있다.
본 명세서의 일 실시 예에 따른 표시 장치의 제조방법은, 기판 상에 박막 트랜지스터를 배치하는 단계; 상기 박막 트랜지스터 상에 뱅크를 배치하는 단계; 상기 뱅크 상에 네거티브 타입(negative type)의 포토레지스트(photoresist)를 도포하는 단계; 제1 위치에서의 이격거리와 제2 위치에서의 이격거리가 서로 다른 적어도 2개의 스페이서의 형상에 대응하는 마스크(mask)를 이용하여 상기 포토레지스트에 대한 노광(photolithography)을 수행하는 단계;를 포함할 수 있다.
기타 실시 예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 명세서에 따른 표시 장치는 역테이퍼 형상으로 구현되며 적어도 2개의 열(row)로 배치된 스페이서를 포함함으로써 표시 장치에 가해지는 압력으로 인한 변형을 최소화할 수 있다.
또한, 본 명세서에 따른 표시 장치는 뱅크(bank)의 폭을 축소함으로써 해상도를 향상시킬 수 있다.
다만,　본　명세서에서　얻을　수　있는　효과는　이상에서　언급한　효과들로　제한되지　않으며,　언급하지　않은　또　다른　효과들은　아래의　기재로부터　본　명세서가　속하는　기술　분야에서　통상의　지식을　가진　자에게　명확하게　이해될　수　있을　것이다.
도 1은 본 명세서의 일 실시 예에 따른 표시 장치의 단면을 개략적으로 나타내는 도면이다.
도 2는 본 명세서의 일 실시 예에 따른 표시 장치의 스페이서 및 스페이서 형성을 위한 마스크를 설명하기 위한 도면이다.
도 3은 본 명세서의 일 실시 예에 따른 표시 장치의 제1 위치에 대응하는 단면을 설명하기 위한 도면이다.
도 4는 본 명세서의 일 실시 예에 따른 표시 장치의 제2 위치에 대응하는 단면을 설명하기 위한 도면이다.
도 5는 본 명세서의 일 실시 예에 따른 표시 장치의 제3 위치에 대응하는 단면을 설명하기 위한 도면이다.
도 6은 본 명세서의 일 실시 예에 따른 표시 장치의 스페이서 및 발광소자의 배치를 설명하기 위한 도면이다.
도 7은 본 명세서의 다른 실시 예에 따른 표시 장치의 스페이서 및 스페이서 형성을 위한 마스크를 설명하기 위한 도면이다.
도 8은 본 명세서의 일 실시 예에 따른 표시 장치의 적용 예를 설명하기 위한 도면이다.
도 9는 본 명세서의 일 실시 예에 따른 표시 장치의 제조 방법의 각 단계의 흐름을 나타내는 도면이다.
실시 예들에서 사용되는 용어는 본 개시에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 개시에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 개시의 전반에 걸친 내용을 토대로 정의되어야 한다.
명세서 전체에서 어떤 부분이 어떤 구성요소를 “포함”한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다.
명세서 전체에서 기재된 “a, b, 및 c 중 적어도 하나”의 표현은, ‘a 단독’, ‘b 단독’, ‘c 단독’, ‘a 및 b’, ‘a 및 c’, ‘b 및 c’, 또는 ‘a, b, 및 c 모두’를 포괄할 수 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다.
본 명세서에서 실시 예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서의 실시 예가 도시된 사항에 제한되는 것은 아니다. 또한, 실시 예를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 실시 예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. 또한, 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. 소자 또는 층이 다른 소자 또는 층 "위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한 제1, 제2 등과 같은 용어가 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성 요소일 수도 있다.
명세서 내에 서술된 각 구성의 면적, 길이, 또는 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.
본 명세서의 여러 실시 예들 각각의 특징은 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시 예들이 서로에 대하여 독립적으로 실시할 수도 있고 연관 관계로 함께 실시할 수도 있다.
그리고　후술되는　용어들은　본　명세서의　실시에서의　기능을　고려하여　정의된　용어들로서　이는　사용자,　운용자의　의도　또는　관례　등에　따라　달라질　수　있다.　그러므로　그　정의는　본　명세서　전반에　걸친　내용을　토대로　내려져야　할　것이다.
이하에서는 도면을 참조하여 본 명세서의 실시 예들을 설명한다.
도 1은 본 명세서의 일 실시 예에 따른 표시 장치의 단면을 개략적으로 나타내는 도면이다. 구체적으로, 도 1은 역테이퍼 형상의 스페이서(150, 160)가 뱅크(140) 상에 형성된 표시 장치의 단면의 일부를 개략적으로 나타낸다.
표시 장치(100)는 기판(미도시), 박막 트랜지스터(미도시), 보호막(110), 전극(120), 유기층(130), 뱅크(140), 스페이서(150, 160) 및 커버층(170)을 포함할 수 있다.
도 1을 참조하면, 보호막(110) 상에는 전극(120)과 뱅크(140)가 형성될 수 있다. 전극(120)과 뱅크(140) 각각의 적어도 일부 상에는 유기층(130)이 형성될 수 있다. 보호막(110)은 예를 들면 PAC(photoacryl)으로 구현될 수 있으나 이에 제한되는 것은 아니며 경우에 따라 보호막(110)은 생략되거나 다른 구성으로 대체되어 구현될 수도 있다.
도시하지는 않았으나, 실시 예에서, 보호막(110)의 하단에는 박막 트랜지스터(Thin Film Transistor, TFT) 및 기판 중 적어도 하나가 배치될 수 있다. 예를 들어 기판 상에 박막 트랜지스터가 배치되고, 박막 트랜지스터 상에 보호막(110)이 배치될 수 있다. 경우에 따라 기판, 박막 트랜지스터 및 보호막(110) 중 적어도 일부의 사이에는 다른 구성(예: 버퍼층)이 더 포함될 수도 있다.
실시 예에서, 기판은 변형이 가능한 유리 또는 폴리머 기판을 포함할 수 있다. 이러한 경우 표시 장치는 플렉서블 디스플레이를 포함하도록 구현될 수 있다. 그러나 이에 제한되는 것은 아니며 기판은 특정 형상을 유지하는 유리 기판을 포함하도록 구현될 수도 있다.
실시 예에서, 박막 트랜지스터는 소스, 드레인, 게이트를 포함하며, 박막 트랜지스터에 가해지는 전류의 흐름을 조절할 수 있다. 박막 트랜지스터를 구성하는 소스, 드레인, 게이트와 같은 구성요소의 배치는 다양한 방식으로 구현될 수 있다. 예를 들어 박막 트랜지스터는 게이트가 상부에 위치하는 탑 게이트(top gate) 방식으로 구현될 수도 있고 게이트가 하부에 위치하는 바텀 게이트(bottom gate) 방식으로 구현될 수도 있다. 또한, 박막 트랜지스터는 다양한 재료를 이용하여 구현될 수 있다. 예를 들어 박막 트랜지스터는 a-si(또는 비정질 실리콘(Amorphous Silicon)) 및 LTPS(저온 다결정 실리콘(Low-Temperature Polycrystalline Silicon)) 중 적어도 하나를 이용하여 구현될 수 있다. 다만, 박막 트랜지스터의 구성요소의 배치 또는 재료에 의해 본 명세서의 실시 예가 제한되지는 않는다.
보호막(110) 상에는 전극(120)이 배치될 수 있다. 도 1의 전극(120)은 양극(anode)일 수 있으나 이에 제한되는 것은 아니고 실시 양태에 따라 음극(cathode)으로 구현될 수도 있다.
전극(120) 상에는 유기층(130)이 배치될 수 있다. 일 실시 예에서, 유기층(130)은 발광층을 포함할 수 있다. 발광층은 특정 파장의 빛을 발광하는 구성일 수 있다. 다른 일 실시 예에서, 유기층(130)은 전자 주입층(Electron Injection layer; EIL), 전자 수송층(Electron Transport Layer; ETL), 발광층, 정공 수송층(Hole Transport Layer; HTL), 정공 주입층(Hole Injection Layer; HIL)을 포함할 수 있다. 다만 이에 제한되는 것은 아니고 유기층(130)은 발광층과 다른 구성을 포함할 수도 있다.
도 1을 참조하면, 실시 예에서 뱅크(140)의 적어도 일부는 전극(120)과 중첩되도록 배치될 수 있다. 뱅크(140) 상에는 적어도 2개의 스페이서, 예를 들어 제1 스페이서(150)와 제2 스페이서(160)가 배치될 수 있다. 제1 스페이서(150)와 제2 스페이서(160)는 이격되어 배치될 수 있다. 이 때, 제1 스페이서(150)와 제2 스페이서(160)의 제1 위치에서의 이격거리와 제2 위치에서의 이격거리는 서로 다를 수 있다.
실시 예에서, 제1 스페이서(150)와 제2 스페이서(160) 각각은 열(row)(또는 라인(line))로 구현될 수 있다. 이 때, 제1 스페이서(150)와 제2 스페이서(160) 사이의 이격거리는 변화하는 형태로 구현될 수 있다. 예를 들어 제1 스페이서(150)와 제2 스페이서(160) 각각은 폭(width) 변화가 나타나는 열(row)로 형성되어 뱅크(140) 상에 나란히 배치될 수 있다. 이 때, 제1 스페이서(150)와 제2 스페이서(160) 사이의 이격거리는 제1 스페이서(150)와 제2 스페이서(160)의 일면의 폭에 반비례할 수 있다. 이와 관련된 보다 구체적인 예는 도 2를 통해 후술하겠다.
제1 스페이서(150)와 제2 스페이서(160) 각각은 도시된 바와 같이 역테이퍼 형상으로 구현될 수 있다. 제1 스페이서(150)와 제2 스페이서(160)가 역테이퍼 형상으로 구현되는 경우, 제1 스페이서(150)와 제2 스페이서(160) 각각이 뱅크(140)와 접하는 가장자리 부분, 예를 들어 제1 지점(155)에서 발광층의 접착력이 향상될 수 있다. 이러한 경우 발광층의 박리 현상이 개선됨으로써 표시 장치의 품질이 향상될 수 있다.
또한, 제1 스페이서(150)와 제2 스페이서(160)가 역테이퍼 형상으로 구현됨에 따라 스페이서(150, 160)의 적층을 위해 요구되는 뱅크(140)의 크기가 감소되어 뱅크(140)의 폭을 감소시킬 수 있다. 이러한 경우 표시 장치의 해상도가 향상될 수 있다.
나아가 도시된 바와 같이 스페이서(150, 160)가 적어도 2개로 구현되는 경우 발광층의 접착력이 향상되는 지점의 수가 증가하여 보다 효과적으로 발광층의 박리 현상이 개선될 수 있다.
실시 예에서, 유기층(130)은 제1 스페이서(150)와 제2 스페이서(160) 상에 형성될 수 있다. 도시하지는 않았으나, 유기층(130) 상에는 전극 및 무기층이 형성될 수도 있다. 유기층(130) 상에 형성되는 전극은 전극(120)과는 구분될 수 있다. 예를 들어 전극(120)이 양극인 경우 유기층(130) 상에 형성되는 전극은 음극일 수 있다.
커버층(170)은 제1 스페이서(150)와 제2 스페이서(160)의 주변(예: 상부, 측면)과 유기층(130)을 덮도록 형성될 수 있다. 도 1에서는 본 발명의 설명을 위해 간략하게 커버층(170)을 나타낸 것으로 도시된 바에 제한되지 않는다.
실시 예에 따라, 도 1에 나타난 구성(예: 보호층(110), 전극(120), 유기층(130)) 중 적어도 일부는 생략되거나 다른 구성으로 대체될 수 있다. 또한, 본 명세서의 실시 예에 따른 표시 장치는 OLED 장치 또는 LCD 장치로 한정되지 않으며 스페이서를 포함하는 다양한 장치에 적용될 수 있다.
도 2는 본 명세서의 일 실시 예에 따른 표시 장치의 스페이서 및 스페이서 형성을 위한 마스크를 설명하기 위한 도면이다. 구체적으로 도 2는 표시 장치의 제조 과정에서 뱅크 상에 스페이서를 형성하기 위해 마스크(또는 포토마스크)가 배치된 상태의 평면도를 개념적으로 나타낸다. 도 2는 도 1의 뱅크가 배치된 부분에 대응하는 평면도로 볼 수 있다.
구체적으로 도 2는 표시 장치의 제조 과정에서 뱅크 상에 스페이서를 형성하기 위해 마스크(또는 포토마스크)가 배치된 상태의 평면도를 개념적으로 나타낸다. 도 2는 한 세트의 스페이서(예: 도 1의 제1 스페이서(150)와 제2 스페이서(160))가 배치되는 뱅크 영역에 대응하는 평면도로 볼 수 있다.
도 2를 참조하면, 마스크(230)는 제1 스페이서와 제2 스페이서 사이의 이격거리가 변화되는 형태로 구현되도록 이격거리 변화에 대응하는 모양을 가질 수 있다. 예를 들어, 도시된 바와 같이 마스크(230)의 중앙 영역은 마름모가 나열된 형태 또는 지그재그 라인이 마주보는 형태를 가지도록 형성(또는 패터닝(patterning))되고 마스크(230)의 가장자리 영역은 직선의 형태를 가지도록 형성될 수 있다.
실시 예에 따라 마스크(230)의 중앙 영역은 도 2에 도시된 마름모가 나열된 형태 이외에도 둘레의 모양이 연속적으로 변화하는 다양한 형태로 구현될 수 있다. 예를 들어 마스크(230)의 중앙 영역은 타원이 나열된 형태로 구현될 수 있다. 마스크(230)의 중앙 영역이 타원이 나열된 형태로 구현되는 보다 구체적인 예는 도 7을 참고할 수 있다.
마스크(230)는 광을 차폐하기 위한 패턴으로 노광 공정에서 이용되는 포토마스크(photomask)에 대응할 수 있다. 도 2에서는 설명의 편의를 위해 마스크(230)의 일부를 나타낸 것으로 도 2에 도시된 바와 같은 패턴이 연장되거나 나열되는 형태로 마스크가 형성될 수 있다. 그러나 이에 제한되는 것은 아니고 도 2에 도시된 마스크(230)의 패턴을 포함하는 다양한 크기, 형태의 마스크로 구현될 수 있으며 이에 본 명세서가 제한되지 않는다.
제1 영역(210)과 제2 영역(220)은 마스크(230)의 개구 영역일 수 있다. 즉, 제1 영역(210)과 제2 영역(220)에는 마스크(230)를 구성하는 물질, 예를 들어 금속 물질(예: CrOx, Cr)이 배치되지 않고 뚫려있을 수 있다. 이러한 경우 마스크(230) 위에서 광이 조사되면 마스크(230) 하단의 제1 영역(210)과 제2 영역(220) 각각에 배치된 물질에는 광이 도달할 수 있다. 마스크(230)가 배치된 중앙 영역과 가장자리 영역에는 마스크(230)로 인해 광이 가려져 마스크(230) 아래 배치된 물질(예: 포토레지스트)에 광이 도달하지 않을 수 있다.
실시 예에서, 표시 장치의 제조를 위해서는 노광(lithography) 공정이 수반될 수 있다. 노광 공정은 특정 재료를 원하는 패턴으로 깎아내기 위한 공정으로서, 깍아내고자 하는 재료 위에 포토레지스트(photoresist; PR)(또는 감광제)를 도포하고 마스크를 포토레지스트 상에 올린 후, 마스크 위에 광을 조사(exposure)하여 패턴을 형성한다. 이 때, 포토레지스트의 재료 특성에 따라 광에 노출된 부분의 화학적 성질이 변화할 수 있다. 포토레지스트의 재료 특성은 포지티브 타입(positive type)과 네거티브 타입(negative type)이 있을 수 있다. 포지티브 타입의 포토레지스트는 빛에 노출되는 부분이 연화(또는 용해)되는 특성을 가진다. 네거티브 타입의 포토레지스트는 빛에 노출되는 부분이 경화되는 특성을 가진다. 이러한 경우 빛에 노출되지 않은 부분이 식각(etching)되어 패턴이 형성될 수 있다. 이러한 경우 빛에 노출된 부분이 식각되어 패턴이 형성될 수 있다. 노광 공정 및 포토레지스트의 재료 특성에 대해서는 통상의 기술자에게 자명한 범위 내에서 해석가능하며 본 명세서의 상술된 예에 제한되지 않는다.
실시 예에서, 제1 영역(210)과 제2 영역(220)이 마스크(230)의 개구 영역임에 대응하여, 노광 공정의 수행 제1 영역(210)과 제2 영역(220)은 광에 노출될 수 있다. 마스크(230)의 하단에는 미리 지정된 유형의 포토레지스트가 도포되어 있을 수 있다. 예를 들어, 마스크(230)의 하단에는 네거티브 타입의 포토레지스트가 도포되어 있을 수 있다. 이러한 경우 광에 노출된 부분은 경화될 수 있다. 이에 따라 광에 노출된 부분에 대응하는 형태로 제1 영역(210)에는 제1 스페이서가 형성되고 제2 영역(220)에는 제2 스페이서가 형성될 수 있다.
실시 예에서, 스페이서는 네거티브 타입의 포토레지스트를 재료로 하여 구현될 수 있다. 스페이서의 형성 시 스페이서의 높이는 일정하도록 미리 지정될 수 있는데, 이러한 경우 노광량이 제어될 수 있다. 예를 들어 제1 스페이서와 제2 스페이서의 이격거리(또는 제1 스페이서와 제2 스페이서 사이의 거리)에 반비례하도록 노광량이 제어될 수 있다. 다른 예를 들면 제1 스페이서와 제2 스페이서의 테이퍼 각도(스페이서 하면과 측면이 이루는 각도)에 반비례하도록 노광량이 제어될 수 있다.
다른 실시 예에서, 스페이서의 생성과 관련된 노광량이 고정될 수 있다. 이러한 경우, 스페이서의 높이는 제1 스페이서 및 제2 스페이서의 이격거리 또는 테이퍼 각도에 비례할 수 있다. 이 때 스페이서의 높이는 미리 지정된 범위 내에 포함되도록 설정될 수 있다. 즉, 노광량이 일정한 경우에는 스페이서의 높이를 이격거리와 테이퍼 각도를 고려하여 결정하는 방식으로 스페이서를 형성할 수 있다.
실시 예에서, 스페이서는 위치 별로 그 크기가 다를 수 있다. 예를 들어, 도 2의 A-A' 단면, B-B' 단면, C-C' 단면 각각에 대응하는 스페이서의 크기는 상이할 수 있다. A-A' 단면의 구체적인 예는 도 3을 통해, B-B' 단면의 구체적인 예는 도 4를 통해, C-C' 단면의 구체적인 예는 도 5를 통해 설명하겠다.
여기서 스페이서의 크기는 스페이서의 폭, 예를 들어 상면의 폭 및 하면의 폭 중 적어도 하나를 의미할 수 있다. 다만 이에 제한되는 것은 아니고 예를 들어 스페이서의 일단과 타단 사이의 거리에 대응하는 다양한 지표가 이용될 수 있다. 스페이서의 폭과 관련된 구체적인 예는 이하 도 3 내지 도 5를 통해 설명하겠다.
실시 예에 따라 스페이서의 하면은 뱅크에 인접하는 제1 면으로 지칭되고 스페이서의 상면은 제1 면에 대향하는 제2 면으로 지칭될 수 있다. 이러한 경우 스페이서가 역테이퍼 형상으로 구현됨에 따라 스페이서의 뱅크에 인접하는 제1 면의 폭은 상기 제1 면에 대향하는 제2 면의 폭 보다 짧을 수 있다.
실시 예에서, 제1 위치의 제1 스페이서와 제2 스페이서 각각의 높이(height)는 제2 위치의 제1 스페이서와 제2 스페이서 각각의 높이에 대응할 수 있다. 예를 들어, A-A' 단면의 제1 스페이서와 제2 스페이서 각각의 높이는 B-B' 단면의 제1 스페이서와 제2 스페이서 각각의 높이에 대응할 수 있다.
또한 이하 도 3 내지 도 5를 통해 나타난 다양한 수치는 설명의 편의를 위한 예시이므로 이러한 예에 본 명세서가 제한되지는 않는다.
도 2는 한 세트의 스페이서와 관련된 마스크의 일부를 확대하여 나타낸 것일 수 있다. 만약 마스크를 통해 복수의 세트의 스페이서가 형성되는 경우 도 2와 같은 부분이 복수개 존재하는 형태로 마스크가 형성될 수 있다.
도 3은 본 명세서의 일 실시 예에 따른 표시 장치의 제1 위치에 대응하는 단면을 설명하기 위한 도면이다. 구체적으로, 도 3은 도 2의 A-A' 단면의 예를 나타낸다.
도 3을 참조하면, 뱅크(또는 절연층)(305) 상에 마스크(330)가 배치될 수 있다. 마스크(330)가 배치되지 않은 영역에는 제1 스페이서(310)와 제2 스페이서(320)가 배치될 수 있다. 제1 스페이서(310)와 제2 스페이서(320)가 형성되면 마스크(330)는 제거될 수 있다. 다만 본 명세서 상에서는 설명의 편의를 위해 마스크(330)가 배치된 상태로 도시하였으며 이러한 예에 본 실시 예가 제한되지는 않는다.
도 3에서 나타나는 마스크(330)는 가장자리 영역에 형성된 것일 수 있다. 즉, 도 2의 A-A' 단면은 마름모 형태의 꼭지점 부분에 대한 단면이기 때문에 중앙 영역에는 마스크(330)가 배치되지 않을 수 있다. 이에 따라 제1 스페이서(310)와 제2 스페이서(320) 사이의 이격거리는 최소화된 상태로 구현될 수 있다. 예를 들어, 제1 스페이서(310)와 제2 스페이서(320) 사이의 이격거리는 0.8μm로 형성될 수 있다.
마스크의 중앙 영역의 폭 변화가 나타나지 않는 경우 예를 들어 중앙 영역의 마스크 형상이 직선 형태(또는 사각형의 형태, 스트라이프 형태)로 구현되는 경우 제1 스페이서와 제2 스페이서의 최소 이격거리는 본 명세서의 실시 예에 따른 최소 이격거리보다 클 수 있다. 예를 들어 마스크의 중앙 영역의 폭 변화가 나타나지 않는 경우 제1 스페이서와 제2 스페이서의 최소 이격거리는 1μm 이상으로 구현될 수 있다.
반면에 본 명세서의 실시 예와 같이 마스크 중앙 영역의 폭 변화가 나타나는 경우 제1 스페이서와 제2 스페이서의 최소 이격거리는 0.8μm 로 구현될 수 있다. 즉, 본 명세서의 실시 예에 따르면 더블 라인(또는 열)로 형성되는 적어도 2개의 스페이서 사이의 간격이 감소함에 따라 뱅크의 폭을 감소시킬 수 있다. 이에 따라 뱅크로 인해 가려지는 발광층의 부분이 적어지게 되면서 표시 장치의 해상도가 향상될 수 있다.
도면을 참고하면, 제1 스페이서(310)와 제2 스페이서(320)는 역테이퍼 형상일 수 있다. 여기서, 역테이퍼 형상은 역 사다리꼴 모양으로, 예를 들어, 제1 스페이서(310)와 제2 스페이서(320) 각각의 상면의 폭은 하면의 폭 보다 크게 형성되는 경우를 말할 수 있다. 보다 구체적으로 예를 들면, 제1 스페이서(310)와 제2 스페이서(320) 각각의 하면의 폭은 2.7μm, 상면의 폭은 3.8μm, 높이는 1.5μm로 형성될 수 있다.
실시 예에서, 제1 스페이서(310)의 일단(315)과 뱅크(305)의 일단(313) 사이의 거리는 제2 스페이서(320)의 일단(325)과 뱅크(305)의 타단(317) 사이의 거리에 대응할 수 있다. 경우에 따라 제1 스페이서(310)의 일단(315)과 뱅크(305)의 일단(313) 사이의 거리는 도면을 참고하여 제1 스페이서(310)의 일단(315)을 연장하는 연장선과 뱅크(305)의 일단(313)을 연장하는 연장선 사이의 최소거리로 해석될 수 있다. 또한, 제2 스페이서(320)의 일단(325)과 뱅크(305)의 타단(317) 사이의 거리는 도면을 참고하여 제2 스페이서(320)의 일단(325)을 연장하는 연장선과 뱅크(305)의 타단(317)을 연장하는 연장선 사이의 최소거리로 해석될 수 있다.
실시 예에서, 가장자리 영역에 배치되는 마스크(330)의 폭은 마스크(330)의 중앙 영역의 형태 변화에도 불구하고 일정하게 유지될 수 있다. 다시 말해, 가장자리 영역에 배치되는 마스크(330)의 폭은 후술하는 도 4와 도 5에서도 일정하게 나타날 수 있다.
실시 예에서, 제1 스페이서(310)의 일단(315)과 뱅크(305)의 일단(313) 사이의 거리와 제2 스페이서(320)의 일단(325)과 뱅크(305)의 타단(317) 사이의 거리는 제1 스페이서(310)와 제2 스페이서(320)의 크기(또는 폭) 변화에도 불구하고 일정하게 유지될 수 있다. 즉, 제1 스페이서(310)의 일단(315)과 제2 스페이서(320)의 일단(325)의 위치는 뱅크 상에서 일정하게 유지될 수 있다.
실시 예에서, 제1 스페이서(310)와 제2 스페이서(320)는 서로 대응하는 형상으로 구현될 수 있다. 예를 들어 제1 스페이서(310)와 제2 스페이서(320) 각각의 상면의 폭, 하면의 폭, 높이 및 테이퍼 각도는 서로 동일하게 구현될 수 있다. 다만, 이러한 예에 제한되는 것은 아니며 오차 범위 내에서 또는 설계 필요에 따라 상이하게 구현될 수도 있음은 물론이다.
도 4는 본 명세서의 일 실시 예에 따른 표시 장치의 제2 위치에 대응하는 단면을 설명하기 위한 도면이다. 구체적으로, 도 4는 도 2의 B-B' 단면의 예를 나타낸다. 이하 도 4와 관련하여 도 3에서 서술한 내용과 중복되는 내용은 생략하겠다.
도 4를 참고하면, 마스크(430)는 가장자리 영역과 중앙 영역에 형성될 수 있다. 이에 따라 제1 스페이서(410)와 제2 스페이서(420) 사이의 이격거리는 도 3의 경우보다 증가된 형태로 구현될 수 있다. 예를 들어, 제1 스페이서(410)와 제2 스페이서(420) 사이의 이격거리는 2.2μm로 형성될 수 있다.
실시 예에서, 제1 스페이서(410)와 제2 스페이서(420)는 역테이퍼 형상으로 구현될 수 있다. 다만, 역테이퍼 형상을 구성하는 스페이서의 상면과 하면 중 적어도 하나의 폭은 중앙 영역에 마스크(430)의 일부가 배치되고, 스페이서 사이의 이격거리가 증가함에 따라 변경될 수 있다. 예를 들어, 제1 스페이서(410)와 제2 스페이서(420) 각각의 상면의 폭은 제1 스페이서(410)와 제2 스페이서(420) 사이의 이격거리가 증가함에 대응하여 감소할 수 있다. 다른 예를 들어, 제1 스페이서(410)와 제2 스페이서(420) 각각의 하면의 폭은 제1 스페이서(410)와 제2 스페이서(420) 사이의 이격거리가 증가함에 대응하여 감소할 수 있다. 또 다른 예를 들면, 제1 스페이서(410)와 제2 스페이서(420) 각각의 상면의 폭은 중앙 영역에 배치되는 마스크(430)의 폭이 증가함에 대응하여 증가할 수 있다.
실시 예에서, 제1 스페이서(410)와 제2 스페이서(420)의 이격거리와 상면 또는 하면의 폭 변화에도 불구하고, 뱅크(405)의 일단(413)과 제1 스페이서(410)의 일단(415) 사이의 거리 및 뱅크(405)의 타단(417)과 제2 스페이서(420)의 일단(425) 사이의 거리는 일정하게 유지될 수 있다. 즉, 뱅크(405)의 일단(413)과 제1 스페이서(410)의 일단(415) 사이의 거리 및 뱅크(405)의 타단(417)과 제2 스페이서(420)의 일단(425) 사이의 거리는 도 3의 경우와 동일하게 유지될 수 있다.
도 5는 본 명세서의 일 실시 예에 따른 표시 장치의 제3 위치에 대응하는 단면을 설명하기 위한 도면이다. 구체적으로, 도 5는 도 2의 C-C' 단면의 예를 나타낸다. 이하 도 5와 관련하여 도 3 또는 도 4에서 서술한 내용과 중복되는 내용은 생략하겠다.
도 5를 참고하면, 마스크(530)는 도 4와 마찬가지로 가장자리 영역과 중앙 영역에 형성될 수 있다. 다만 도 5의 경우 중앙 영역에 배치되는 마스크(530)의 폭이 도 4의 경우보다 더 증가한 상태일 수 있다. 이에 따라 제1 스페이서(510)와 제2 스페이서(520) 사이의 이격거리는 도 4의 경우보다 증가된 형태로 구현될 수 있다. 예를 들어, 제1 스페이서(510)와 제2 스페이서(520) 사이의 이격거리는 3.8μm로 형성될 수 있다.
실시 예에서, 제1 스페이서(510)와 제2 스페이서(520)는 역테이퍼 형상으로 구현될 수 있다. 다만, 역테이퍼 형상을 구성하는 스페이서의 상면과 하면 중 적어도 하나의 폭은 중앙 영역에 배치되는 마스크(530)의 폭이 변화함에 따라 변경될 수 있다. 예를 들어, 제1 스페이서(510)와 제2 스페이서(520) 각각의 상면의 폭은 제1 스페이서(510)와 제2 스페이서(520) 사이의 이격거리가 증가함에 대응하여 감소할 수 있다. 다른 예를 들어, 제1 스페이서(510)와 제2 스페이서(520) 각각의 하면의 폭은 제1 스페이서(510)와 제2 스페이서(520) 사이의 이격거리가 증가함에 대응하여 감소할 수 있다. 또 다른 예를 들면, 제1 스페이서(510)와 제2 스페이서(520) 각각의 상면의 폭은 중앙 영역에 배치되는 마스크(530)의 폭이 증가함에 대응하여 증가할 수 있다.
실시 예에서, 제1 스페이서(510)와 제2 스페이서(520)의 이격거리와 상면 또는 하면의 폭 변화에도 불구하고, 뱅크(505)의 일단(513)과 제1 스페이서(510)의 일단(515) 사이의 거리 및 뱅크(505)의 타단(517)과 제2 스페이서(520)의 일단(525) 사이의 거리는 일정하게 유지될 수 있다. 즉, 뱅크(505)의 일단(513)과 제1 스페이서(510)의 일단(515) 사이의 거리 및 뱅크(405)의 타단(517)과 제2 스페이서(520)의 일단(525) 사이의 거리는 도 3 또는 도 4의 경우와 동일하게 유지될 수 있다.
전술한 바와 같이, 도 3 내지 도 5는 도 2에서 3가지 위치들(A-A', B-B', C-C')에 대한 표시 장치의 단면도들이다. 이와 관련하여, 도 3의 마스크(330), 도 4의 마스크(430) 및 도 5의 마스크(530)는 각기 서로 다른 마스크들일 수 있다. 또는 도 3의 마스크(330), 도 4의 마스크(430) 및 도 5의 마스크(530) 중 적어도 하나는 나머지와 서로 다른 마스크일 수 있다. 또는 도 3의 마스크(330), 도 4의 마스크(430) 및 도 5의 마스크(530)는 하나의 마스크(예: 도 2의 마스크(230))에서의 서로 다른 부분들일 수 있다.
또한, 도 3의 뱅크(305), 도 4의 뱅크(405) 및 도 5의 뱅크(505)는 각기 서로 다른 뱅크들(즉, 분리된 뱅크들)일 수 있다. 또는 도 3의 뱅크(305), 도 4의 뱅크(405) 및 도 5의 뱅크(505) 중 적어도 하나는 나머지와 다른 뱅크일 수 있다. 또는 도 3의 뱅크(305), 도 4의 뱅크(405) 및 도 5의 뱅크(505)는 하나의 뱅크(예: 도 1의 뱅크(140))에서의 서로 다른 부분들일 수도 있다.
또한, 도 3의 제1 스페이서(310), 도 4의 제1 스페이서(410) 및 도 5의 제1 스페이서(510)는 도 2의 제1 영역(210)에 배치될 수 있으며, 각기 서로 다른 제1 스페이서들일 수 있다. 또는 도 3의 제1 스페이서(310), 도 4의 제1 스페이서(410) 및 도 5의 제1 스페이서(510) 중 적어도 하나는 나머지와 다른 제1 스페이서일 수 있다. 또는 도 3의 제1 스페이서(310), 도 4의 제1 스페이서(410) 및 도 5의 제1 스페이서(510)는 하나의 동일한 제1 스페이서(예: 도 1의 제1 스페이서(150))에서 서로 다른 부분들일 수도 있다.
또한, 도 3의 제2 스페이서(320), 도 4의 제2 스페이서(420) 및 도 5의 제2 스페이서(520)는 도 2의 제2 영역(220)에 배치될 수 있으며, 각기 서로 다른 제2 스페이서들일 수 있다. 또는 도 3의 제2 스페이서(320), 도 4의 제2 스페이서(420) 및 도 5의 제2 스페이서(520) 중 적어도 하나는 나머지와 다른 제2 스페이서일 수 있다. 또는 도 3의 제2 스페이서(320), 도 4의 제2 스페이서(420) 및 도 5의 제2 스페이서(520)는 하나의 동일한 제1 스페이서(예: 도 1의 제2 스페이서(160))에서 서로 다른 부분들일 수도 있다.
도 6은 본 명세서의 일 실시 예에 따른 표시 장치의 스페이서 및 발광소자의 배치를 설명하기 위한 도면이다. 구체적으로, 도 6은 2개의 열(또는 더블 라인)로 형성된 복수의 스페이서가 배치된 평면을 개념적으로 나타낸다.
도 6을 참고하면, 발광소자(610, 620, 630)에 인접하여 스페이서(640)가 배치될 수 있다. 실시 예에서, 발광소자(610, 620, 630)는 도 1의 유기층(130)에 포함될 수 있다. 발광소자(610, 620, 630)는 스페이서(640)가 배치되는 평면을 보다 넓은 범위에서 설명하기 위해 예시적으로 도시한 것으로서 이에 본 실시 예가 제한되지 않는다.
실시 예에서, 스페이서(640)는 발광소자(610, 620, 630)와 소정(미리 지정된 크기)의 이격거리를 가지도록 배치될 수 있다. 이 때, 스페이서(640)가 배치되는 위치는 미리 지정될 수 있다. 예를 들어 스페이서(640)는 도시된 바와 같이 발광소자(610, 620, 630)의 위, 아래, 좌, 우로 소정(미리 지정된 크기)의 이격거리를 가지도록 미리 지정된 위치에 배치될 수 있다. 또한 발광소자(610, 620, 630)에 대한 스페이서(640)의 배치 각도 또는 배치 형태도 미리 지정될 수 있다.
경우에 따라, 스페이서(640)는 개구부와 소정의 이격거리를 가지도록 배치될 수 있다. 이러한 경우 개구부는 발광소자(610, 620, 630)가 형성되는 영역에 대응할 수 있다.
실시 예에서, 스페이서(640)는 제1 스페이서와 제2 스페이서를 포함할 수 있으며 제1 스페이서와 제2 스페이서 각각은 나란하게 2개의 열로 형성되어 배치될 수 있다. 제1 스페이서와 제2 스페이서의 이격거리는 증감을 나타내는 형태로 구현될 수 있다. 이러한 이격거리의 변화로 인해 제1 스페이서와 제2 스페이서를 위에서 내려다본 평면(제1 스페이서와 제2 스페이서 사이의 공간)은 도시된 바와 같이 마름모 형상이 구현될 수 있다.
도시하지는 않았으나, 스페이서(640)의 하단에는 뱅크가 배치될 수 있다. 스페이서(640)의 단면은 역테이퍼 형상으로 구현될 수 있고, 더블 라인으로 배치되는 2개의 스페이서 사이의 거리, 즉 이격거리의 변화에 따라 스페이서의 상면 또는 하면의 폭이 변화할 수 있다.
전술한 바와 같이, 도 6에 예시된 각 스페이서(640)는 서로 이격된 제1 스페이서와 제2 스페이서를 포함하는 스페이서 구조 집합체일 수 있으며, 인접한 2개의 발광소자 (또는 2개의 픽셀 또는 2개의 발광영역) 사이에 배치될 수 있다.
도 6에 예시된 각 스페이서(640)에 포함된 제1 스페이서와 제2 스페이서 간의 이격거리는 일정하지 않고 위치에 따라 변할 수 있다. 이를 위해, 도 6에 예시된 각 스페이서(640)에 포함된 제1 스페이서는 도 3 내지 도 5와 같이 위치 별로 폭이 일정하지 않고 변할 수 있다. 또한, 도 6에 예시된 각 스페이서(640)에 포함된 제2 스페이서는 도 3 내지 도 5와 같이 위치 별로 폭이 일정하지 않고 변할 수 있다.
도 6에서는 각 스페이서(640)에 포함된 제1 스페이서와 제2 스페이서 간의 이격거리의 변화의 일 예(선형적인 변화의 예)를 나타낸 것으로 평면(제1 스페이서와 제2 스페이서 사이의 공간)이 마름모 형상으로 구현되는 경우를 도시하였다. 그러나 이에 제한되는 것은 아니며, 제1 스페이서와 제2 스페이서 간의 이격거리 변화의 형태(모습)에 따라, 제1 스페이서와 제2 스페이서 사이의 공간 모양(예: 마름모형, 타원형, 원형 등)은 달라질 수 있다. 제1 스페이서와 제2 스페이서 간의 이격거리의 변화에 대한 다른 예(비선형적인 변화의 예)는 도 7에서 보다 자세히 서술하겠다.
도 7은 본 명세서의 다른 실시 예에 따른 표시 장치의 스페이서 및 스페이서 형성을 위한 마스크를 설명하기 위한 도면이다.
도 7은 이격거리의 변화가 도 2 또는 도 6과 다른 형태로 구현되는 경우의 예를 나타낸다. 즉, 도 7은 제1 스페이서와 제2 스페이서의 이격거리의 변화 정도가 도 2 또는 도 6의 경우 보다 작은 경우를 나타낸다. 이러한 경우 도시된 바와 같이 마스크(701)의 중앙 영역(710)은 타원이 나열된 형태를 가질 수 있다. 이러한 경우 서로 다른 위치에서 제1 스페이서와 제2 스페이서의 이격거리는 상이할 수 있다.
실시 예에서, 마스크(701)의 가장자리 영역(720)은 직선 또는 사각형의 형태를 가질 수 있다. 즉, 마스크(701)의 가장자리 영역(720)의 형상은 이격거리의 변화 정도와 독립되어 일정하게 유지될 수 있다.
마스크(701)의 중앙 영역(710)이 타원이 나열된 형태를 가짐에 대응하여 제1 스페이서와 제2 스페이서의 이격거리의 변화가 나타나는 경우 이격거리 변화에 대응하여 제1 스페이서와 제2 스페이서의 상면 또는 하면의 폭도 변화할 수 있다. 예를 들어 이격거리가 증가하는 경우 제1 스페이서와 제2 스페이서의 상면 또는 하면의 폭은 감소할 수 있다.
제1 영역(731)과 제2 영역(732)은 마스크(701)의 개구 영역일 수 있다. 즉, 제1 영역(731)과 제2 영역(732)에는 마스크(701)를 구성하는 물질, 예를 들어 금속 물질(예: CrOx, Cr)이 배치되지 않고 뚫려있을 수 있다. 이러한 경우 마스크(701) 위에서 광이 조사되면 마스크(701) 하단의 제1 영역(731)과 제2 영역(732) 각각에 배치된 물질에는 광이 도달할 수 있다. 마스크(701)가 배치된 중앙 영역과 가장자리 영역에는 마스크(701)로 인해 광이 가려져 마스크(701) 아래 배치된 물질에 광이 도달하지 않을 수 있다. 광 노출을 이용하여 스페이서를 형성하는 내용은 앞서 설명한바 구체적인 내용은 생략하겠다.
도 8은 본 명세서의 일 실시 예에 따른 표시 장치의 적용 예를 설명하기 위한 도면이다. 구체적으로, 도 8은 본 명세서의 일 실시 예에 따른 스페이서가 적용된 표시 장치의 예를 나타낸다.
도 8을 참조하면, 이동 단말기는 디스플레이를 포함하는 표시 장치로 구현될 수 있다. 도시된 바와 같이 이동 단말기(이하, 표시 장치)의 일부는 접히거나 휠 수 있으며, 이러한 경우 표시 장치의 표시 영역(active area)이 표시 장치의 접힘 또는 휨에 대응하여 변형될 수 있다.
실시 예에 따르면 표시 장치는 접힘 영역(810)과 평탄 영역(820)을 포함할 수 있다. 접힘 영역(810)의 스페이서 배치 부분을 확대한 예는 참조번호 815와 같다. 평탄 영역(820)의 스페이서 배치 부분을 확대한 예는 참조번호 825와 같다.
접힘 영역(810)은 열로 형성되며 서로의 이격거리의 변화가 나타나는 적어도 2개의 스페이서(817)를 포함할 수 있다. 이러한 경우 접힘 영역(810)의 접힘으로 인해 발생가능한 발광소자(또는 발광층)의 박리가 최소화될 수 있다. 평탄 영역(820)은 열로 형성되며 이격거리가 일정하게 형성되는 적어도 2개의 스페이서(827)를 포함할 수 있다.
실시 예에서, 접힘 영역(810)과 평탄 영역(820)은 미리 지정될 수 있다. 예를 들어 접힘 영역(810)은 접힘으로 인해 압력이 발생하는 영역에 대응하도록 미리 지정되고, 평탄 영역(820)은 접힘 영역(810)을 제외한 표시 영역으로 지정될 수 있다.
경우에 따라 접힘 영역(810)은 표시 영역의 최외곽부를 포함하는 소정 영역 또는 표시 영역 내에 홀(hole)이 형성된 부분을 포함하는 소정 영역을 포함할 수 있다.
도 8에서는 접힘 영역(810) 부분에 열로 형성되며 서로의 이격거리의 변화가 나타나는 적어도 2개의 스페이서(817)가 배치되는 경우를 나타내었지만, 이에 제한되는 것은 아니고 실시 예에 따라, 평탄 영역(820)의 적어도 일부에 적어도 2개의 스페이서(817)가 배치될 수도 있다.
한편, 본 명세서 상에서는 스페이서가 2개 형성되는 경우를 예로서 나타내었으나 이에 제한되는 것은 아니고 2개 이상의 스페이서가 형성될 수도 있다. 또한 2개 이상의 스페이서가 형성되는 경우 인접하는 스페이서 간의 거리는 이격거리에 대응할 수 있으며, 이에 따라 이격거리의 변화가 나타나도록 스페이서의 배치 또는 크기가 지정될 수 있다.
도 9는 본 명세서의 일 실시 예에 따른 표시 장치의 제조 방법의 각 단계의 흐름을 나타내는 도면이다. 도 9에 도시된 제조 방법의 각 단계는 경우에 따라 도면에 도시된 바와 그 순서를 달리하여 수행될 수 있다. 또한 이하에서는 앞서 서술한 내용과 중복되는 내용은 생략하겠다.
도 9를 참조하면, 단계 910에서 기판 상에 박막 트랜지스터가 배치될 수 있다. 기판은 표시 장치의 다양한 구성요소가 형성되도록 마련되는 판으로서 공지의 다양한 기판이 이용될 수 있다. 박막 트랜지스터는 박막을 이용하여 생성된 트랜지스터로 표시 장치에서 발광이 이루어지도록 제어하는 구성일 수 있다.
단계 920에서, 박막 트랜지스터 상에는 뱅크가 배치될 수 있다. 뱅크는 픽셀들을 구분하는 구성일 수 있다. 다만 이에 제한되는 것은 아니고 본 명세서에서 서술하지는 않은 통상의 기술자에게 이해 가능한 범위의 내의 추가적인 기능을 수행할 수도 있다.
단계 930에서, 뱅크 상에 네거티브 타입의 포토레지스트가 배치(또는 도포)될 수 있다. 네거티브 타입의 포토레지스트는 광에 노출되면 경화되는 유형의 포토레지스트일 수 있다. 네거티브 타입의 포토레지스트는 예를 들면 에폭시 기반의 폴리머가 이용될 수 있으나 이에 제한되는 것은 아니다.
단계 940에서, 제1 위치에서의 이격거리와 제2 위치에서의 이격거리가 서로 다른 적어도 2개의 스페이서(예: 제1 스페이서와 제2 스페이서)의 형상에 대응하는 마스크를 이용하여 포토레지스트에 대한 노광이 수행될 수 있다. 구체적으로, 제1 위치에서의 적어도 2개의 스페이서 사이의 거리와 제2 위치에서의 적어도 2개의 스페이서 사이의 거리는 서로 다를 수 있으며, 이와 같이 제1 위치와 제2 위치에서의 거리 차이가 반영된 마스크를 이용하여 노광이 수행될 수 있다. 마스크의 예는 도 2 또는 도 7을 참고할 수 있다.
여기서, 제1 위치는 2개의 열로 구성되는 적어도 2개의 스페이서의 일 단면에 대응할 수 있다. 제2 위치는 2개의 열로 구성되는 적어도 2개의 스페이서의 다른 단면에 대응할 수 있다.
실시 예에서, 마스크가 배치된 상태로 노광이 수행되면 마스크의 영역 중 포토레지스트가 노출된 부분에 광이 닿게 되어 광이 닿은 부분이 경화될 수 있다. 도시하지는 않았으나, 노광이 수행된 후 마스크가 제거되고, 경화되지 않은 나머지 영역에 대해 식각(etching)이 이루어질 수 있다. 이에 따라 경화된 부분이 뱅크 상에 남을 수 있는데, 이러한 경화 부분이 스페이서에 대응할 수 있다.
본 명세서의 실시 예에 따른 표시 장치는 역테이퍼 형상으로 구현되며 적어도 2개의 열(row)로 배치된 스페이서를 포함함으로써 표시 장치의 발광층의 접착력을 향상시켜 표시 장치에 가해지는 압력으로 인한 변형을 최소화할 수 있다.
또한, 본 명세서의 실시 예에 따른 표시 장치의 제조 방법은 중앙 영역의 폭이 변화하는 패턴의 마스크를 이용하여 적어도 2개의 스페이서를 형성함으로써 적어도 2개의 스페이서 사이의 거리, 즉 이격거리를 최소화할 수 있다. 이격거리의 최소화로 인해 뱅크(bank)의 폭(또는 면적)도 축소될 수 있어 표시 장치의 해상도가 향상될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시 예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시 예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 장치 110: 보호막
120: 전극 130: 유기층
140: 뱅크 150, 160: 스페이서
155: 제1 지점 170: 커버층
210: 제1 영역 220: 제2 영역
230, 330, 430, 530: 마스크 305, 405, 505: 뱅크
310, 410, 510: 제1 스페이서 320, 420, 520: 제2 스페이서
610, 620, 630: 발광소자 640: 스페이서
701: 마스크 710: 중앙 영역
720: 가장자리 영역 810: 접힘 영역
820: 평탄 영역 817, 827: 스페이서

Claims (19)

  1. 기판 상에 배치되는 박막 트랜지스터;
    상기 박막 트랜지스터 상에 배치되는 뱅크(bank); 및
    상기 뱅크 상에 배치되며, 제1 위치에서의 이격거리와 제2 위치에서의 이격거리가 서로 다른 적어도 2개의 스페이서(spacer);를 포함하는, 표시 장치.
  2. 제1항에 있어서,
    상기 적어도 2개의 스페이서 각각은 폭(width) 변화가 나타나는 열(row)로 형성되어 상기 뱅크 상에 나란히 배치되는, 표시 장치.
  3. 제1항에 있어서,
    상기 적어도 2개의 스페이서의 이격거리는 상기 적어도 2개의 스페이서의 일면의 폭에 반비례하는, 표시 장치.
  4. 제1항에 있어서,
    상기 제1 위치의 적어도 2개의 스페이서 각각의 높이(height)는 상기 제2 위치의 적어도 2개의 스페이서 각각의 높이에 대응하는, 표시 장치.
  5. 제1항에 있어서,
    상기 적어도 2개의 스페이서는 제1 스페이서 및 제2 스페이서를 포함하고,
    상기 제1 스페이서의 일단과 상기 뱅크의 일단 사이의 거리는 상기 제2 스페이서의 일단과 상기 뱅크의 타단 사이의 거리에 대응하는, 표시 장치.
  6. 제1항에 있어서,
    상기 적어도 2개의 스페이서는 역테이퍼 형상에 대응하는, 표시 장치.
  7. 제1항에 있어서,
    상기 적어도 2개의 스페이서의 상기 뱅크에 인접하는 제1 면의 폭은 상기 제1 면에 대향하는 제2 면의 폭 보다 짧은, 표시 장치.
  8. 제1항에 있어서,
    상기 적어도 2개의 스페이서는 네거티브 타입의 포토레지스터(photoresist)를 이용하여 생성된, 표시 장치.
  9. 제1항에 있어서,
    상기 적어도 2개의 스페이서의 생성을 위한 노광량은 상기 적어도 2개의 스페이서의 이격거리 또는 상기 적어도 2개의 스페이서의 테이퍼 각도에 반비례하는, 표시 장치.
  10. 제1항에 있어서,
    상기 적어도 2개의 스페이서의 높이는 상기 적어도 2개의 스페이서의 이격거리 또는 상기 적어도 2개의 스페이서의 테이퍼 각도에 비례하는, 표시 장치.
  11. 제1항에 있어서,
    상기 적어도 2개의 스페이서는 발광소자(luminous element)와 소정의 이격거리를 가지도록 배치되는, 표시 장치.
  12. 기판 상에 박막 트랜지스터를 배치하는 단계;
    상기 박막 트랜지스터 상에 뱅크(bank)를 배치하는 단계;
    상기 뱅크 상에 네거티브 타입(negative type)의 포토레지스트(photoresist)를 배치하는 단계;
    제1 위치에서의 이격거리와 제2 위치에서의 이격거리가 서로 다른 적어도 2개의 스페이서(spacer)의 형상에 대응하는 마스크(mask)를 이용하여 상기 포토레지스트에 대한 노광(photolithography)을 수행하는 단계;를 포함하는 표시 장치의 제조방법.
  13. 제11항에 있어서,
    상기 적어도 2개의 스페이서 각각은 폭(width) 변화가 나타나는 열(row)로 형성되는, 표시 장치의 제조방법.
  14. 제11항에 있어서,
    상기 적어도 2개의 스페이서 사이의 이격거리는 상기 적어도 2개의 스페이서의 일면의 폭에 반비례하는, 표시 장치의 제조방법.
  15. 제11항에 있어서,
    상기 제1 위치의 적어도 2개의 스페이서 각각의 높이(height)는 상기 제2 위치의 적어도 2개의 스페이서 각각의 높이에 대응하는, 표시 장치의 제조방법.
  16. 제11항에 있어서,
    상기 적어도 2개의 스페이서는 제1 스페이서 및 제2 스페이서를 포함하고,
    상기 제1 스페이서의 일단과 상기 뱅크의 일단 사이의 거리는 상기 제2 스페이서의 일단과 상기 뱅크의 타단 사이의 거리에 대응하는, 표시 장치의 제조방법.
  17. 제11항에 있어서,
    상기 적어도 2개의 스페이서는 역테이퍼 형상에 대응하는, 표시 장치의 제조방법.
  18. 제11항에 있어서,
    상기 적어도 2개의 스페이서의 생성을 위한 노광량은 상기 적어도 2개의 스페이서 사이의 거리 또는 상기 적어도 2개의 스페이서의 테이퍼 각도에 반비례하는, 표시 장치의 제조방법.
  19. 제11항에 있어서,
    상기 적어도 2개의 스페이서의 높이는 상기 적어도 2개의 스페이서 사이의 거리 또는 상기 적어도 2개의 스페이서의 테이퍼 각도에 비례하는, 표시 장치의 제조방법.
KR1020210082612A 2021-06-24 2021-06-24 스페이서를 포함하는 표시 장치 및 그 제조방법 KR20230000321A (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020210082612A KR20230000321A (ko) 2021-06-24 2021-06-24 스페이서를 포함하는 표시 장치 및 그 제조방법
CN202210727683.5A CN115602689A (zh) 2021-06-24 2022-06-22 包括间隔件的显示装置及其制造方法
GB2209216.7A GB2610686B (en) 2021-06-24 2022-06-23 Display device comprising a spacer and manufacturing method thereof
GB2318455.9A GB2624979A (en) 2021-06-24 2022-06-23 Display device comprising spacer and manufacturing method thereof
GBGB2403068.6A GB202403068D0 (en) 2021-06-24 2022-06-23 Display device comprising spacer and manufacturing method thereof
DE102022115788.1A DE102022115788A1 (de) 2021-06-24 2022-06-24 Anzeigevorrichtung mit einem Abstandshalter und Herstellungsverfahren dafür
US17/849,409 US20220416193A1 (en) 2021-06-24 2022-06-24 Display device comprising a spacer and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210082612A KR20230000321A (ko) 2021-06-24 2021-06-24 스페이서를 포함하는 표시 장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20230000321A true KR20230000321A (ko) 2023-01-02

Family

ID=82705526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210082612A KR20230000321A (ko) 2021-06-24 2021-06-24 스페이서를 포함하는 표시 장치 및 그 제조방법

Country Status (5)

Country Link
US (1) US20220416193A1 (ko)
KR (1) KR20230000321A (ko)
CN (1) CN115602689A (ko)
DE (1) DE102022115788A1 (ko)
GB (3) GB2610686B (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100642490B1 (ko) * 2004-09-16 2006-11-02 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그 제조방법
EP1903383B1 (en) * 2005-07-11 2012-09-12 Fujitsu Ltd. Liquid crystal display element
KR101236243B1 (ko) * 2008-11-03 2013-02-28 엘지디스플레이 주식회사 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
JP2013054188A (ja) * 2011-09-02 2013-03-21 Fujitsu Ltd 液晶表示素子
CN103454812A (zh) * 2013-08-09 2013-12-18 深圳市华星光电技术有限公司 在液晶面板内形成间隔物的方法及由此得到的液晶面板
KR20160104804A (ko) * 2015-02-26 2016-09-06 삼성디스플레이 주식회사 유기 발광 표시 장치
CN107505781A (zh) * 2017-09-28 2017-12-22 京东方科技集团股份有限公司 柔性基板以及具有该柔性基板的液晶面板
US11296156B2 (en) * 2018-11-28 2022-04-05 Lg Display Co., Ltd. Organic light emitting diode device

Also Published As

Publication number Publication date
US20220416193A1 (en) 2022-12-29
DE102022115788A1 (de) 2022-12-29
GB202403068D0 (en) 2024-04-17
GB2624979A (en) 2024-06-05
GB2610686A (en) 2023-03-15
GB202318455D0 (en) 2024-01-17
GB2610686B (en) 2023-08-30
CN115602689A (zh) 2023-01-13
GB202209216D0 (en) 2022-08-10

Similar Documents

Publication Publication Date Title
US9853241B2 (en) Organic light-emitting display apparatus and fabrication method thereof
US20220147107A1 (en) Support plate and foldable display
US6882376B2 (en) Array panel for liquid crystal display device and method of manufacturing the same
US7961288B2 (en) Liquid crystal display panel and method of manufacturing the same
US8059252B2 (en) Liquid crystal display device and manufacturing method thereof
KR101790060B1 (ko) 액정표시장치
JP2005072135A (ja) 液晶表示装置及び薄膜トランジスタの製造方法
KR20200054316A (ko) 어레이 기판, 어레이 기판의 제조 방법 및 액정 표시 패널
JP2007233334A (ja) 液晶表示装置
US11374064B2 (en) Display panel and manufacturing method thereof, and display device
JP2005228826A (ja) 薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法
JP2017011266A (ja) マスク及びこれを利用した表示装置の製造方法
US9478612B2 (en) Thin film transistor and display device using the same
WO2019184607A1 (zh) 电极排气结构、电极、显示面板及其制备方法、显示装置
JP2006243494A (ja) 液晶表示装置
US7751019B2 (en) Display panel and method of manufacturing the same comprising a column spacer having a bottom side having a shape of a concave-sided polygon
KR20230000321A (ko) 스페이서를 포함하는 표시 장치 및 그 제조방법
US20210249622A1 (en) Display device and method for manufacturing the same
KR101795021B1 (ko) 표시장치 제작용 마스크와 이를 이용한 표시장치의 제조방법
KR102185117B1 (ko) 박막트랜지스터 기판, 그를 가지는 액정 표시 패널 및 액정 표시 패널의 제조 방법
US8530144B2 (en) Photomask and method for fabricating source/drain electrode of thin film transistor
GB2618243A (en) Display device comprising spacer and manufacturing method thereof
US9733569B2 (en) Mask, method of manufacturing the same, and method of manufacturing a display panel using the same
KR20070068594A (ko) 박막 트랜지스터와 이의 제조 방법 및 박막 트랜지스터제조용 마스크
TW201527835A (zh) 畫素結構

Legal Events

Date Code Title Description
A201 Request for examination