KR20220167740A - 비-수직 프로세스 방식을 사용하여 레이아웃 치수를 감소시키는 시스템 및 방법 - Google Patents

비-수직 프로세스 방식을 사용하여 레이아웃 치수를 감소시키는 시스템 및 방법 Download PDF

Info

Publication number
KR20220167740A
KR20220167740A KR1020220025269A KR20220025269A KR20220167740A KR 20220167740 A KR20220167740 A KR 20220167740A KR 1020220025269 A KR1020220025269 A KR 1020220025269A KR 20220025269 A KR20220025269 A KR 20220025269A KR 20220167740 A KR20220167740 A KR 20220167740A
Authority
KR
South Korea
Prior art keywords
layout
wafer
separation distance
particle collision
particle
Prior art date
Application number
KR1020220025269A
Other languages
English (en)
Inventor
유-티엔 션
켄-시엔 시에
시-밍 창
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20220167740A publication Critical patent/KR20220167740A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Abstract

반도체 프로세싱 시스템은 웨이퍼에 형성될 특징부를 나타내는 복수의 레이아웃을 저장하는 레이아웃 데이터베이스를 포함한다. 반도체 프로세싱 시스템은, 레이아웃을 분석하고, 각각의 레이아웃에 대하여 웨이퍼에 레이아웃의 특징부를 형성하기 위해 포토리소그래피 프로세스와 함께 비-수직 입자 충돌 프로세스가 사용되어야 하는지 여부를 결정하는 레이아웃 분석기를 포함한다.

Description

비-수직 프로세스 방식을 사용하여 레이아웃 치수를 감소시키는 시스템 및 방법 {SYSTEM AND METHOD TO REDUCE LAYOUT DIMENSIONS USING NON-PERPENDICULAR PROCESS SCHEME}
스마트 폰, 태블릿, 데스크탑 컴퓨터, 랩탑 컴퓨터 및 기타 많은 종류의 전자 디바이스를 포함하는 전자 디바이스에서 컴퓨팅 능력(computing power)을 증가시키기 위한 지속적인 요구가 있었다. 집적 회로에서 컴퓨팅 능력을 증가시키기 위한 하나의 방식은 반도체 기판의 주어진 영역에 대하여 포함될 수 있는 트랜지스터 및 기타 집적 회로 특징부(feature)의 개수를 증가시키는 것이다.
집적 회로에서 특징부의 크기를 계속해서 감소시키기 위해, 다양한 박막 퇴적 기술, 에칭 기술 및 기타 프로세싱 기술이 구현된다. 많은 에칭 프로세스는, 포토레지스트의 층을 퇴적하고, 포토리소그래피 마스크를 통해 자외선 광에 포토레지스트를 노출시킴으로써 포토레지스트를 패터닝하는 것을 수반한다. 마스크는 포토레지스트에 형성될 패턴을 포함한다. 그러나, 원하는 특징부의 크기가 감소함에 따라, 원하는 방식으로 포토레지스트를 패터닝하는 것은 어려울 수 있다.
반도체 프로세싱 시스템은 웨이퍼에 형성될 특징부를 나타내는 복수의 레이아웃을 저장하는 레이아웃 데이터베이스를 포함한다. 반도체 프로세싱 시스템은, 레이아웃을 분석하고, 각각의 레이아웃에 대하여 웨이퍼에 레이아웃의 특징부를 형성하기 위해 포토리소그래피 프로세스와 함께 비-수직(non-perpendicular) 입자 충돌 프로세스가 사용되어야 하는지 여부를 결정하는 레이아웃 분석기를 포함한다.
본 개시의 양상은 다음의 상세한 설명으로부터 첨부 도면과 함께 볼 때 가장 잘 이해된다. 산업계에서의 표준 실시에 따라 다양한 특징부들이 실축척대로 도시되지 않은 것을 유의하여야 한다. 사실상, 다양한 특징부들의 치수는 설명을 명확하게 하기 위해 임의로 증가되거나 감소되었을 수 있다.
도 1은 일부 실시예에 따른 반도체 프로세스 시스템의 블록도이다.
도 2a 및 도 2b는 일부 실시예에 따른 레이아웃의 평면도이다.
도 3a 내지 도 3i는 일부 실시예에 따라 다양한 프로세싱 단계에서 웨이퍼의 단면도 및 평면도이다.
도 4는 일부 실시예에 따른 웨이퍼에서의 금속 라인의 평면도이다.
도 5a 및 도 5b는 일부 실시예에 따른 웨이퍼의 평면도이다.
도 6a 및 도 6b는 일부 실시예에 따른 웨이퍼의 평면도이다.
도 7a 및 도 7b는 일부 실시예에 따른 웨이퍼의 단면도이다.
도 8a 내지 도 8c는 일부 실시예에 따른 웨이퍼의 등각도이다.
도 9는 일부 실시예에 따른 비-수직 입자 충돌 시스템의 예시이다.
도 10은 일부 실시예에 따라 반도체 프로세싱 시스템을 동작시키기 위한 방법의 흐름도이다.
도 11은 일부 실시예에 따라 반도체 프로세싱 시스템을 동작시키기 위한 방법의 흐름도이다.
이하의 설명에서는, 많은 두께 및 재료가 집적 회로 다이 내의 다양한 층 및 구조물에 대하여 기재된다. 특정 치수 및 재료는 다양한 실시예에 대하여 예로써 주어진 것이다. 당해 기술 분야에서의 숙련자라면, 본 개시에 비추어, 본 개시의 범위에서 벗어나지 않고서 다른 치수 및 재료가 많은 경우에 사용될 수 있다는 것을 알 것이다.
다음의 개시는 기재된 내용의 상이한 특징들을 구현하기 위한 많은 다양한 실시예 또는 예를 제공한다. 컴포넌트 및 구성의 구체적 예가 본 기재를 단순화하도록 아래에 기재된다. 이들은 물론 단지 예일 뿐이며 한정하고자 하는 것이 아니다. 예를 들어, 이어지는 다음 기재에 있어서 제2 특징부 상에 또는 위에 제1 특징부를 형성하는 것은, 제1 및 제2 특징부가 직접 접촉하여 형성되는 실시예를 포함할 수 있고, 제1 및 제2 특징부가 직접 접촉하지 않도록 제1 특징부와 제2 특징부 사이에 추가의 특징부가 형성될 수 있는 실시예도 또한 포함할 수 있다. 또한, 본 개시는 다양한 예에서 참조 번호 및/또는 문자를 반복할 수 있다. 이 반복은 단순하고 명확하게 하기 위한 목적인 것이며, 그 자체가 설명되는 다양한 실시예 및/또는 구성 간의 관계를 지시하는 것은 아니다.
또한, “밑에”, “아래에”, “하부”, “위에”, “상부” 등과 같은 공간적으로 상대적인 용어는 도면에 예시된 바와 같이 하나의 구성요소 또는 특징부의 또다른 구성요소(들) 또는 특징부(들)에 대한 관계를 기재하고자 설명을 쉽게 하기 위해 여기에서 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시된 배향에 더하여 사용중이거나 동작중인 디바이스의 상이한 배향들을 망라하도록 의도된다. 장치는 달리 배향될 수 있고(90도 회전되거나 또는 다른 배향으로), 여기에서 사용된 공간적으로 상대적인 기술자는 마찬가지로 그에 따라 해석될 수 있다.
이하의 설명에서는, 본 개시의 다양한 실시예의 완전한 이해를 제공하기 위해 특정 구체적 세부사항들이 서술된다. 그러나, 당해 기술분야에서의 숙련자라면, 이들 구체적 세부사항 없이도 본 개시가 실시될 수 있다는 것을 이해할 것이다. 다른 경우로, 전자 컴포넌트와 연관된 잘 알려진 구조물 및 제조 기술은 본 개시의 실시예의 기재를 불필요하게 모호하게 하는 것을 피하기 위해 상세하게 기재되지 않았다.
문맥상 달리 요구하지 않는 한, 다음의 명세서 및 청구항 전반에 걸쳐, 단어 “포함하다”, 그리고 “포함한다” 및 “포함하는”과 같은 그의 변형은, 개방적이고 포괄적인 의미, 즉 “포함하지만 그에 한정되는 것은 아닌”으로 해석되어야 한다.
제1, 제2 및 제3과 같은 서수의 사용은 반드시 순서가 매겨진 의미를 암시하는 것이 아니라, 단지 동작이나 구조물의 다수 사례들 간에 구별할 수 있을 뿐이다.
본 명세서 전반에 걸쳐 “일부 실시예” 또는 “실시예”의 인용은, 그 실시예와 관련하여 기재된 특정 특징, 구조 또는 특성이 적어도 일부 실시예에 포함되는 것을 의미한다. 따라서, 본 명세서 전반에 걸쳐 다양한 곳에서 문구 “일부 실시예에서” 또는 "실시예에서”의 출현이 반드시 전부 동일 실시예를 인용하는 것은 아니다. 또한, 특정 특징, 구조 또는 특성은 하나 이상의 실시예에서 임의의 적합한 방식으로 조합될 수 있다.
본 명세서 및 첨부된 청구범위에서 사용될 때, 단수 형태 "a(한)", "an(한)" 및 "the(그)"는, 내용상 명백하게 다르게 지시하지 않는 한, 복수의 인용을 포함한다. 용어 "또는"은 일반적으로, 내용상 명백하게 다르게 지시하지 않는 한, "및/또는"을 포함하는 의미로 채용된 것임을 또한 유의하여야 한다.
본 개시의 실시예는 반도체 웨이퍼를 프로세싱하는데 있어서 이용될 복수의 레이아웃들 각각에 대하여 상이한 패터닝 프로세스들 중에 선택하는 반도체 프로세스 시스템을 제공한다. 반도체 프로세스 시스템은 레이아웃 데이터베이스 및 레이아웃 분석기를 포함한다. 레이아웃 데이터베이스는 반도체 프로세싱의 다양한 단계들과 연관된 레이아웃 데이터를 포함한다. 레이아웃 분석기는 각각의 레이아웃과 연관된 특징부의 분포 및 치수를 분석한다. 레이아웃 분석기는 레이아웃 특징부 데이터를 선택 규칙 데이터와 비교한다. 선택 규칙 데이터는 레이아웃과 연관된 특징부를 정의하기 위해 포토리소그래피 프로세스에 추가적으로 비-수직 입자 충돌 프로세스를 이용할지 여부를 결정한다. 비-수직 입자 충돌 프로세스가 레이아웃에 대하여 선택되는 경우, 레이아웃은 특징부 중 일부 사이의 치수를 감소시키도록 조정된다.
레이아웃 분석 및 프로세스 선택은 다양한 이점을 갖는다. 예를 들어, 포토리소그래피 프로세스의 패턴 스케일링 한계를 극복하도록 비-수직 이온 충돌 프로세스가 이용될 수 있다. 그 결과는, 레이아웃이 개선되고 레이아웃 특징부가 웨이퍼에 적절하게 그리고 신뢰성있게 부여되고 웨이퍼 수율이 증가한다는 것이다.
도 1은 일부 실시예에 따른 반도체 프로세스 시스템(100)의 블록도이다. 반도체 프로세스 시스템(100)은 웨이퍼(102)를 프로세싱하는 시스템에 대응할 수 있다. 반도체 프로세스 시스템(100)은 결과적으로 완전히 기능하는 집적 회로가 될 반도체 층, 유전체 층, 전도성 층, 및 다양한 기타 구조물 또는 컴포넌트를 형성하도록 웨이퍼(102)에 대해 복수의 반도체 프로세스를 수행한다.
반도체 프로세스 시스템(100)은 포토리소그래피 시스템(106)을 포함한다. 포토리소그래피 시스템(106)은 웨이퍼(102) 상에 마스크를 형성하도록 이용될 수 있다. 마스크는 특징부의 다양한 레이아웃을 구현하도록 선택되는 패턴을 갖는다.
포토리소그래피 프로세스에서, 포토리소그래피 시스템(106)은 웨이퍼(102) 상에 포토레지스트를 퇴적할 수 있다. 그 다음, 포토리소그래피 시스템(106)은 레티클을 통해 포토리소그래피 광으로 웨이퍼를 조사할 수 있다. 레티클은 포토레지스트에 형성될 마스크의 패턴을 갖는다. 포토리소그래피 시스템(106)은 포토리소그래피 광을 레티클로부터 웨이퍼(102)로 반사시키도록 지향시킬 수 있다. 포토리소그래피 광이 레티클로부터 반사된 후에, 포토리소그래피 광은 레티클의 패턴을 운반한다(carry). 포토리소그래피 광은 레티클의 패턴으로 웨이퍼(102) 상의 포토레지스트를 조사한다. 포토리소그래피 광에 의해 조사되는 포토레지스트의 부분은 구조적 변화를 겪으며, 그리하여 후속 에칭 프로세스는 포토레지스트의 타입에 따라 노출된 포토레지스트 또는 노출되지 않는 포토레지스트를 제거한다. 남은 포토레지스트는 레티클의 패턴을 갖는 마스크에 대응한다.
일부 실시예에서, 포토리소그래피 시스템(106)은 웨이퍼(102)에 금속 상호접속 구조물을 형성하기 위해 포토레지스트에 패턴을 부여한다. 금속 상호접속 구조물은 제1 방향으로 연장되는 금속 라인을 포함할 수 있다. 금속 라인 중의 일부는 제1 방향에 수직인 제2 방향에서 측대측(side-to-side) 분리 거리로 서로 분리된다. 금속 라인 중의 일부는 제1 방향을 따라 단대단(end-to-end) 분리 거리로 서로 분리된다. 일부 경우에, 포토리소그래피 시스템(106)은 측대측 분리 거리만큼 작은 단대단 분리 거리를 생성할 수 없을 수 있다. 다르게 말하자면, 포토리소그래피 시스템(106)은 제2 방향에서의 특징부들 사이의 분리 거리만큼 작은 제1 방향에서의 특징부들 사이의 분리 거리를 생성할 수 없을 수 있다.
하나의 예에서, 포토리소그래피 시스템(106)은 측대측 분리 거리를 15 nm 이상으로 만들 수 있다. 포토리소그래피 시스템(106)은 단대단 분리 거리를 30 nm 이상으로만 만들 수 있다. 단대단 분리 거리가 더 클수록 웨이퍼 영역의 더 큰 소비에 대응한다.
일부 실시예에서, 포토리소그래피 시스템(106)은 극자외선(EUV; extreme ultraviolet) 포토리소그래피 시스템이다. EUV 포토리소그래피 시스템은 EUV 광을 생성한다. 여기에서 사용될 때, 용어 "EUV 광” 및 “EUV 방사선”은 상호교환가능하게 이용될 수 있다. 일부 실시예에서, EUV 광은 10 nm 내지 15 nm의 파장을 갖는다. 하나의 예에서, EUV 광은 13.5 nm의 중심 파장을 갖는다. 포토리소그래피 프로세스에서, 웨이퍼에 형성될 수 있는 특징부의 크기에 영향을 미치는 요인 중의 하나는 포토리소그래피 프로세스에 이용되는 광의 파장이다. EUV 광은 매우 작은 파장을 갖기 때문에, EUV 광은 웨이퍼(102) 상의 매우 작은 특징부를 정의하는데 이용될 수 있다. 상이한 EUV 생성 프로세스는 EUV 광의 상이한 파장 범위 및 상이한 중심 파장을 제공할 수 있다. 따라서, EUV 광은 본 개시의 범위에서 벗어나지 않고서 상기에 기재된 바와는 상이한 파장 범위 및 상이한 중심 파장을 가질 수 있다. 포토리소그래피 시스템(106)은 본 개시의 범위에서 벗어나지 않고서 EUV 포토리소그래피 시스템 외의 포토리소그래피 시스템을 포함할 수 있다.
일부 경우에, EUV 포토리소그래피 시스템조차도 30 nm보다 더 작은 단대단 분리 거리를 갖는 특징부들을 생성하는데 어려움을 가질 수 있다. 따라서, 단대단 분리 거리가 앞서 기재된 측대측 분리 거리만큼 작은 경우보다, 특징부들 사이의 단대단 공간에 낭비되는 웨이퍼 영역이 더 많을 수 있다.
특징부들 사이의 단대단 분리 거리를 감소시키기 위하여, 반도체 프로세스 시스템(100)은 비-수직 입자 충돌 시스템(108)을 포함한다. 비-수직 입자 충돌 시스템(108)은 특징부들 사이의 단대단 거리를 감소시키기 위해 또는 포토리소그래피 프로세스 후에 마스크 구조물의 폭을 달리 감소시키기 위해 포토리소그래피 시스템(106)과 함께 이용될 수 있다. 특히, 포토리소그래피 프로세스가 수행되고 패터닝된 마스크가 웨이퍼(102) 상에 형성된 후에, 마스크 구조물의 폭을 감소시키도록 비-수직 입자 충돌 시스템(108)이 이용될 수 있으며, 그에 의해 웨이퍼(102)에 형성될 특징부들 사이의 단대단 거리를 감소시킬 수 있다.
일부 실시예에서, 입자 충돌 시스템은 수직에 대해 선택된 각도로 웨이퍼(102)를 향해 입자를 출력한다. 수직 방향은 웨이퍼(102)의 표면에 수직이다. 따라서, 입자는 웨이퍼(102)의 표면에 대해 비-수직 각도로 진행한다. 이러한 의미에서, 입자는 비-수직 각도로 진행한다.
입자는 포토레지스트의 패터닝 후에 남은 포토레지스트 구조물의 측벽에 충돌하거나 충격을 가한다. 남은 포토레지스트 구조물의 측벽 상의 입자의 충격은 남은 포토레지스트 구조물의 일부를 제거한다. 이는 남은 포토레지스트 구조물의 측방(lateral) 폭을 감소시킨다. 방향성(directional) 입자 충돌에 의한 측방 포토레지스트 치수의 이 감소는 방향성 푸시라고 부를 수 있다. 입자는 원자, 분자, 화합물, 이온 또는 기타 입자를 포함할 수 있다.
일부 실시예에서, 비-수직 입자 충돌 시스템(108)은 입자 충돌 시스템이다. 이 경우에, 입자는 이온이다. 입자 충돌 시스템은 이온들의 빔을 웨이퍼(102)를 향해 출력한다. 이온들의 빔은 수직에 대한 각도를 갖는 궤적으로, 즉 비-수직 각도로 웨이퍼(102)에 충격을 가한다. 이온은 마스크 구조물의 측벽으로부터 재료를 깨뜨리며, 그에 의해 마스크 구조물의 측방 치수를 감소시킨다.
일부 실시예에서, 비-수직 입자 충돌 시스템(108)은 방향성 플라즈마 에칭 시스템이다. 방향성 플라즈마 에칭 시스템은 마스크 구조물의 측방 표면 상의 재료를 분리시키는 고에너지 이온 또는 기타 대전 입자를 방출하는 플라즈마를 생성한다. 고에너지 이온 또는 기타 대전 입자의 궤적은 법선에 대해 웨이퍼를 틸팅(tilting)함으로써 또는 선택된 궤적으로 입자를 방출하는 플라즈마 시스(sheath)를 달리 생성함으로써 선택될 수 있다.
여기에서 사용될 때, 마스크 특징부는 포토레지스트 또는 기타 마스크 층에 형성된 트렌치 및 개구에 대응한다. 따라서, 2개의 특징부들 사이의 단대단 분리 거리는 2개의 특징부들을 분리하는 포토레지스트 또는 기타 마스크 층의 측방 폭에 대응한다. 입자 충돌 프로세스를 이용해 포토레지스트 또는 기타 마스크 층의 측방 폭을 감소시킴으로써, 특징부들 사이의 단대단 분리 거리가 감소되고, 그에 의해 이용가능한 웨이퍼 영역의 보다 완전한 사용을 가능하게 한다.
하나의 예에서, 단대단 분리 거리의 감소는 콘택 비아들이 서로 더 가까이 배치될 수 있게 한다. 마스크에서의 2개의 특징부가 초기 단대단 거리 만큼 분리된 2개의 금속 라인에 대응하는 경우, 그리고 레이아웃 설계에서 전도성 비아가 금속 라인들 각각에 접촉해야 하는 경우, 2개의 콘택은 금속 라인들 사이의 단대단 거리가 감소된다면 서로 더 가까이 배치될 수 있다. 따라서, 특징부들 사이의 단대단 거리를 감소시키는 것은 웨이퍼(102)에서의 다른 상호접속 구조물의 보다 조밀한 형성으로 이어질 수 있다.
일부 실시예에서, 입자 충돌 시스템(108)은 다수의 단계에서 입자로 포토레지스트 구조물을 충돌한다. 입자 충돌 단계에서, 입자는 수직에 대한 각도로 진행하고, 에너지 및 도즈(dose) 레벨을 갖는다. 제2 후속 입자 충돌 단계에서, 입자 빔의 하나 이상의 양상이 제1 입자 충돌 단계로부터 변경된다. 따라서, 제2 입자 충돌 단계에서, 입자 빔의 진행 각도, 에너지, 또는 도즈 레벨 중의 하나 이상이 입자 충돌 단계로부터 변경된다. 상이한 특성을 갖는 2번의 입자 충돌 단계의 결과로서, 단일 입자 충돌 단계만 수행되는 경우 또는 제2 입자 충돌 단계가 제1 입자 충돌 단계와 동일한 경우보다, 남은 포토레지스트 특징부의 폭을 보다 효과적으로 감소시키게 된다.
반도체 프로세스 시스템(100)은 레이아웃 데이터베이스(110)를 포함한다. 레이아웃 데이터베이스(110)는 복수의 레이아웃(112)을 포함한다. 각각의 레이아웃(112)은 프로세싱의 특정 단계에서 웨이퍼(102)에 형성될 특징부의 패턴을 나타낸다. 예를 들어, 제1 레이아웃은 N-웰이 형성될 반도체 기판의 영역을 나타낼 수 있다. 제2 레이아웃은 P-웰이 형성될 반도체 기판의 영역을 나타낼 수 있다. 제3 레이아웃(112)은 반도체 핀을 정의하도록 트렌치가 에칭될 영역을 나타낼 수 있다. 또다른 레이아웃은, 제1 층간 유전체 층에 금속 라인 및 전도성 비아가 형성될 영역을 나타낼 수 있다. 또다른 레이아웃은, 제2 층간 유전체 층에 금속 라인 및 전도성 비아가 형성될 영역을 나타낼 수 있다. 처음부터 끝까지 웨이퍼(102)를 프로세싱하는데 있어서 다수의 레이아웃(112)이 이용될 수 있다.
일반적으로, 하나 이상의 포토리소그래피 프로세스가 각각의 레이아웃(112)과 연관될 수 있다. 하나 이상의 레티클이 각각의 레이아웃(112)에 대하여 생성될 수 있다. 레티클은 레이아웃(112)의 패턴 또는 다양한 반도체 프로세스가 수행된 후 레이아웃이 영향받는 시드 패턴을 운반한다. 포토리소그래피 프로세스는 웨이퍼(102) 상의 포토레지스트에 레티클의 패턴을 부여한다.
레이아웃(112)의 하나의 예는 시뮬레이팅된 GDS(graphic database system) 레이아웃이지만, 다른 타입 또는 포맷의 레이아웃이 사용될 수 있다. 레이아웃(112)은 반도체 프로세싱을 위한 레이아웃을 생성하기 위한 하나 이상의 특수화된 소프트웨어 프로그램을 이용해 생성될 수 있고, 포토리소그래피 레티클은 레이아웃에 따라 생성될 수 있다.
반도체 프로세스 시스템(100)은 레이아웃 분석기(114)를 포함한다. 레이아웃 분석기(114)는 각각의 레이아웃(112)을 분석하도록 구성된다. 레이아웃 분석기(114)는, 각각의 레이아웃(112)에 대하여, 초기 포토리소그래피 패터닝 후에 마스크 특징부들 사이의 단대단 거리를 감소시키도록 입자 충돌 시스템(108)을 이용할지 여부를 선택하도록 구성된다.
레이아웃 분석기(114)가 레이아웃(112)을 분석할 때, 레이아웃 분석기(114)는 레이아웃(112)과 연관된 레이아웃 특징부 데이터(116)를 추출한다. 레이아웃 특징부 데이터(116)는 레이아웃(112)에서의 특징부의 크기, 형상 및 위치와 관련된 데이터를 포함할 수 있다. 레이아웃 분석기(114)는 레이아웃(112)으로부터 레이아웃 분석기(114)에 의해 추출된 레이아웃 특징부 데이터(116)에 기초하여 레이아웃(112)과 연관된 포토리소그래피 시스템을 수행한 후에 입자 충돌 시스템(108)이 이용되어야 하는지 여부를 결정한다.
레이아웃 특징부 데이터(116)는 레이아웃(112)의 인접한 특징부와 연관된 측대측 분리 거리를 포함할 수 있다. 앞서 기재된 바와 같이, 둘 다 제1 방향으로 서로 나란히 연장되는 2개의 인접한 특징부들에 대하여, 단대단 분리 거리는 제1 방향에서 2개의 특징부들의 인접한 단부들 사이의 거리에 대응한다. 따라서, 단대단 분리 거리는 레이아웃(112)의 2개의 특징부들의 2개의 인접한 단부들 사이의 거리에 대응할 수 있다.
일부 실시예에서, 레이아웃 특징부 데이터(116)는 피치(pitch) 데이터를 포함한다. 피치 데이터는 레이아웃(112)과 연관된 하나 이상의 피치에 관련된 데이터를 포함한다. 피치는 2개의 인접한 특징부들의 유사한 부분들 사이의 거리에 대응할 수 있다. 예를 들어, 레이아웃(112)이 2개의 인접한 금속 라인들을 포함하는 경우, 2개의 금속 라인들과 연관된 피치는 제1 금속 라인의 에지와 제2 인접 금속 라인의 동일 에지 사이의 거리일 수 있다.
레이아웃 특징부 데이터(116)는 레이아웃에서의 다수의 인접한 특징부들에 대한 단대단 및 측대측 분리 거리를 포함할 수 있다. 일부 경우에, 레이아웃 특징부 데이터(116)는 레이아웃(112)과 연관된 모든 각각의 측대측 및 단대단 분리 거리를 포함할 수 있다. 다른 경우에, 레이아웃 특징부 데이터(116)는 레이아웃(112)과 연관된 특징부의 샘플링과 연관된 측대측 및 단대단 분리 거리를 포함할 수 있다. 일부 경우에, 레이아웃 특징부 데이터(116)는 레이아웃(112)의 선택된 영역에서의 특징부들과 연관된 분리 거리를 포함할 수 있다. 하나의 예에서, 레이아웃 분석기(114)는 레이아웃(112)의 5 μm x 5 μm 부분과 연관된 분리 거리 데이터를 추출하지만, 본 개시의 범위에서 벗어나지 않고서 기타 영역 값이 이용될 수 있다. 레이아웃 특징부 데이터(116)는 레이아웃(112)의 피치들 전부, 레이아웃(112)의 피치들의 샘플링, 또는 레이아웃(112)의 선택된 영역의 피치들 전부에 대한 피치 데이터를 포함할 수 있다.
특징부 데이터(116)는 다양한 타입의 특징부 측정에 대한 임계(threshold) 데이터를 포함할 수 있다. 예를 들어, 특징부 데이터(116)는 임계 단대단 분리 거리를 포함할 수 있다. 레이아웃 특징부 데이터(116)는 레이아웃에서의 각각의 단대단 분리 거리가 임계 단대단 분리 거리보다 작은지 아니면 큰지 나타낼 수 있다. 특징부 데이터(116)는 임계 측대측 분리 거리를 포함할 수 있고, 레이아웃(112)에서의 각각의 측대측 분리 거리가 임계 측대측 분리 거리보다 작은지, 큰지 아니면 동일한지 나타낼 수 있다. 특징부 데이터(116)는 임계 피치 값 및 임계 CD(critical dimension) 값 및 레이아웃(112)에서의 CD 내의 각각의 피치에 대한 대응하는 데이터를 포함할 수 있다.
일부 실시예에서, 레이아웃 특징부 데이터(116)는 CD 데이터를 포함한다. CD 데이터는 레이아웃(112)과 연관된 하나 이상의 CD에 관련된 데이터를 포함한다. 특징부와 연관된 CD는 그 특징부와 연관된 최소 치수에 대응할 수 있다. 예를 들어, 레이아웃(112)이 100 nm의 길이 및 15 nm의 폭을 갖는 금속 라인을 포함하는 경우, 폭이 금속 라인의 최소 측방 치수이기 때문에, 그 금속 라인과 연관된 CD는 폭과 연관된 15 nm일 수 있다.
레이아웃 분석기(114)는 선택 규칙 데이터(118)를 포함할 수 있다. 선택 규칙 데이터(118)는 입자 충돌 시스템(108)이 특정 레이아웃(112)에 대하여 이용되어야 하는지 아닌지 결정하기 위한 규칙 또는 가이드라인을 포함할 수 있다. 레이아웃 분석기(114)는 레이아웃 특징부 데이터(116)를 선택 규칙 데이터(118)와 비교한다. 레이아웃 분석기(114)는 선택 규칙 데이터(118)와 레이아웃 특징부 데이터(116)의 비교에 기초하여 입자 충돌 시스템이 레이아웃과 함께 이용되어야 하는지 여부를 결정한다.
일부 실시예에서, 선택 규칙 데이터(118)는 레이아웃(112)의 하나 이상의 단대단 분리 거리가 임계 단대단 분리 거리보다 큰지 아닌지에 기초하여 입자 충돌 시스템(108)이 구현되어야 하는지 여부를 결정할 수 있다. 이 경우에, 임의의 단대단 분리 거리가 임계 단대단 분리 거리보다 큰 경우, 레이아웃 분석기(114)는 비-수직 입자 충돌 시스템(108)이 그 레이아웃과 연관되어 이용되어야 한다고 결정한다. 그렇지 않은 경우, 포토리소그래피 시스템(106)은 입자 충돌 시스템(108) 없이 이용될 수 있다.
하나의 예에서, 임계 단대단 분리 거리는 30 nm이다. 이 임계 단대단 분리 거리는 포토리소그래피 시스템(106)이 자체적으로 30 nm 미만의 단대단 분리 거리를 생성할 수 없는 상황에 유용할 수 있다. 본 개시의 범위에서 벗어나지 않고서 다른 임계 단대단 분리 거리가 이용될 수 있다.
일부 실시예에서, 선택 규칙 데이터(118)는 레이아웃(112)의 하나 이상의 측대측 분리 거리가 임계 측대측 분리 거리보다 큰지 아닌지에 기초하여 입자 충돌 시스템(108)이 구현되어야 하는지 여부를 결정할 수 있다. 이 경우에, 임의의 측대측 분리 거리가 임계 측대측 분리 거리보다 작은 경우, 레이아웃 분석기(114)는 EUV 포토리소그래피 시스템(106)이 그 레이아웃과 연관된 포토리소그래피 프로세스에 이용되어야 한다고 결정한다. 그렇지 않은 경우, 포토리소그래피 시스템(106)은 입자 충돌 시스템(108) 없이 이용될 수 있다.
하나의 예에서, 임계 측대측 분리 거리는 15 nm이다. 이 임계 측대측 분리 거리는 포토리소그래피 시스템(106)이 자체적으로 15 nm 미만의 측대측 분리 거리를 생성할 수 없는 상황에 유용할 수 있다. 본 개시의 범위에서 벗어나지 않고서 다른 임계 측대측 분리 거리가 이용될 수 있다.
일부 실시예에서, 선택 규칙 데이터(118)는, 임계 단대단 분리 거리보다 더 작은 단대단 분리 거리의 비율이 임계 비율보다 작은지 아닌지에 기초하여, 입자 충돌 시스템(108)이 구현되어야 하는지 여부를 결정할 수 있다. 예를 들어, 임계 비율은 45% 내지 55%일 수 있다. 임계 단대단 분리 거리보다 더 작은 단대단 분리 거리의 비율이 임계 비율보다 작은 경우, 레이아웃 분석기(114)는 포토리소그래피 프로세스 후에 입자 충돌 시스템(108)을 사용하기를 선택할 수 있다.
일부 실시예에서, 선택 규칙 데이터(118)는 단대단 분리 거리 및 측대측 분리 거리 둘 다에 관련된 규칙을 포함할 수 있다. 선택 규칙 데이터(118)는, 하나 이상의 측대측 분리 거리가 임계 측대측 분리 거리보다 더 작은 경우 그리고 하나 이상의 단대단 분리 거리가 임계 단대단 분리 거리보다 더 큰 경우, 레이아웃 분석기(114)가 레이아웃과 연관된 포토리소그래피 프로세스 후에 입자 충돌 시스템(108)을 이용하기를 선택하여야 함을 나타낼 수 있다.
일부 실시예에서, 선택 규칙 데이터(118)는 단대단 분리 거리, 측대측 분리 거리, 피치, CD, 및 기타 특성에 관련된 다수의 규칙을 포함할 수 있다. 선택 규칙 데이터(118)는 레이아웃 분석기(114)가 다양한 선택 규칙의 준수 또는 위반에 기초하여 입자 충돌 시스템(108)을 사용하기를 선택하여야 함을 나타낼 수 있다.
일부 실시예에서, 레이아웃 분석기(114)는 레이아웃 특징부 데이터(116) 및 선택 규칙 데이터(118)에 기초하여 레이아웃 스코어를 생성한다. 스코어는 레이아웃 특징부 데이터(116)에 의해 충족되는(또는 위반되는) 선택 규칙의 개수에 기초할 수 있다. 입자 충돌 시스템(108)의 선택은 레이아웃 스코어에 기초할 수 있다. 예를 들어, 레이아웃과 연관된 레이아웃 스코어는 임계 레이아웃 스코어와 비교될 수 있고, 레이아웃 스코어와 임계 레이아웃 스코어의 비교에 기초하여 입자 충돌 시스템(108)이 선택될 수 있다.
반도체 프로세스 시스템(100)은 또한 레이아웃 조정 시스템(122)을 포함할 수 있다. 레이아웃 조정 시스템은 레이아웃 분석기(114)가 비-수직 입자 충돌 프로세스가 이용되어야 함을 결정한 후에 레이아웃(112)을 조정할 수 있다. 하나의 예에서, 비-수직 입자 충돌 프로세스는, 입자 충돌 프로세스의 사용으로부터의 결과인 단대단 분리 거리 축소로 인해 레이아웃에서 전도성 비아들을 서로 더 가까이 배치할 수 있는 능력을 가져올 수 있다. 이들 전도성 비아의 배치를 정의하는 레이아웃은 조정되어야 할 수 있다. 또한, 웨이퍼에서 전도성 비아의 위와 아래의 특징부들의 레이아웃(112)도 또한 전도성 비아의 새로운 배치를 감안하여 조정되어야 할 수 있다. 따라서, 레이아웃 조정 시스템(122)은 비-수직 입자 충돌 시스템(108)의 선택으로 인해 일부 특징부 배치가 변화된 후 호환성(compatibility)을 위해 레이아웃을 자동으로 조정할 수 있다.
반도체 프로세스 시스템(100)은 반도체 프로세스 장비(104)를 포함한다. 통상적으로, 반도체 웨이퍼(102)는 제조 동안 다수의 프로세스를 겪는다. 이들 프로세스는 박막 퇴적, 에칭 프로세스, 도펀트 주입 프로세스, 어닐링 프로세스, 에피텍셜 성장 프로세스, 화학 기계적 평탄화(CMP; chemical mechanical planarization) 프로세스, 및 기타 타입의 프로세스를 포함할 수 있다. 반도체 프로세스 장비(104)는 웨이퍼에 대해 반도체 프로세스를 수행하기 위한 툴 및 기타 장비를 포함한다. 실제로, 포토리소그래피 시스템(106) 및 비-수직 입자 충돌 시스템(108)은 반도체 프로세스 장비(104)의 일부일 수 있다.
도 2a는 일부 실시예에 따른 레이아웃(112)을 예시한다. 레이아웃(112)은 프로세싱의 특정 단계에서 웨이퍼(102)에 구현될 특징부의 원하는 패턴의 평면도에 대응한다. 도 2a의 예에서, 레이아웃(112)은 층간 유전체 층과 같은 기판에 형성될 금속 라인의 평면도에 대응한다. 레이아웃(112)은 실제 웨이퍼가 아니라, 단지 웨이퍼에 구현될 특징부의 패턴일 뿐이다. 따라서, 레이아웃(112)은 도 1에 관련하여 기재된 바와 같이 레이아웃 데이터베이스(110)에 저장된 레이아웃 플랜의 시각적 표현이다.
레이아웃(112)은 금속 라인(130, 132, 134, 및 136)을 포함한다. 금속 라인(130)은 X 방향을 따라 도 2a의 도면에서 끊기지 않고 연장된다. 금속 라인(132)도 또한 X 방향을 따라 도 2a의 도면에서 끊기지 않고 연장된다. 금속 라인(134)은 금속 라인(130 및 132) 사이에 위치되고 X 방향을 따라 연장된다. 금속 라인(136)은 금속 라인(130 및 132) 사이에 위치되고 X 방향을 따라 연장된다. 금속 라인(134 및 136)은 X 방향을 따라 서로 정렬된다.
금속 라인(130)은 금속 라인(134 및 136)에 가장 가까운 에지(142)를 갖는다. 금속 라인(134)은 금속 라인(130)의 에지(142)에 가장 가까운 에지(144)를 갖는다. 금속 라인(136)은 금속 라인(130)의 에지(142)로부터 가장 먼 에지(145)를 갖는다. 금속 라인(134)은 단부(146)를 갖는다. 금속 라인(136)은 단부(148)를 갖는다.
금속 라인(134)은 측대측(또는 단대단) 분리 거리 DS 만큼 금속 라인(130)으로부터 분리된다. 분리 거리 DS는 금속 라인(134)의 에지(144)와 금속 라인(130)의 에지(142) 사이에 Y 방향을 따른 측방 거리에 대응한다. 명시적으로 상세하지는 않지만, 금속 라인(136)도 또한 동일한 분리 거리 DS 만큼 금속 라인(130)으로부터 분리된다.
금속 라인(134)은 단대단 분리 거리 DE만큼 금속 라인(136)으로부터 분리된다. 단대단 분리 거리 DE는 금속 라인(134)의 단부(146)와 금속 라인(136)의 단부(148) 사이의 거리에 대응한다. 금속 라인(136 및 134)의 단부(148 및 146)가 라운딩됨(rounded)에 따라, 분리 거리 DE는 단부(146 및 148)의 가장 가까운 포인트들 사이의 거리에 대응한다.
금속 라인(136) 및 금속 라인(130)은 금속 라인 피치 PL를 정의한다. 피치 PL는 금속 라인(130)의 에지(142)와 금속 라인(136)의 에지(145) 사이의 거리에 대응한다. 도 2a에 상세하지는 않지만, 금속 라인(130)과 금속 라인(134) 사이의 피치는 피치 PL와 동일하다.
금속 라인(136)은 CD를 갖는다. CD는 금속 라인(136)의 최소 치수에 대응한다. 이 예에서, CD는 Y 방향에서의 금속 라인(136)의 폭에 대응한다.
도 2a의 레이아웃(112)은 전도성 비아(138 및 140)의 위치를 정의한다. 전도성 비아(138)는 금속 라인(134)의 단부(146) 가까이 금속 라인(134)에 접촉한다. 전도성 비아(140)는 금속 라인(136)의 단부(148) 가까이 금속 라인(136)에 접촉한다. 전도성 비아(138 및 140)는 금속 라인(134 및 136)에 접촉하도록 상위 레벨로부터 연장되는 전도성 비아에 대응할 수 있다. 대안으로서, 전도성 비아(138 및 140)는 금속 라인(134 및 136)으로부터 전도성 구조물로 아래로 더 아랫쪽으로 연장되는 전도성 비아에 대응할 수 있다. 전도성 비아는 피치 PV 만큼 분리된다. 피치 PV는 전도성 비아(138)의 중심으로부터 전도성 비아(140)의 중심까지의 거리에 대응할 수 있다.
레이아웃(112)은 금속 라인(130, 132, 134 및 136)이 비-수직 입자 충돌 프로세스를 이용하지 않고 포토리소그래피 프로세스를 이용해 패터닝되는 레이아웃에 대응한다. 그리하여, 단대단 분리 거리 DE는 측대측 분리 거리 DS보다 더 크다. 이는 포토리소그래피 시스템(106)의 한계로 또는 기타 요인으로 인한 것일 수 있다.
하나의 예에서, 측대측 거리 DS는 10 nm 내지 20 nm이다. 단대단 분리 거리 DE는 25 nm 내지 35 nm이다. 비아 피치 PV는 35 nm 내지 45 nm이다. 라인 피치 PL는 25 nm 내지 35 nm이다. CD는 10 nm 내지 15 nm이다. 이들 외의 거리가 본 개시의 범위에서 벗어나지 않고서 레이아웃(112)에 대하여 이용될 수 있다.
일부 실시예에서, 레이아웃 분석기(114)는 레이아웃(112)을 분석할 수 있고 레이아웃 특징부 데이터(116)를 추출할 수 있다. 레이아웃 특징부 데이터는 금속 라인들(130, 132, 134, 및 136) 각각의 측대측 분리 거리 DS, 단대단 분리 거리 DE, 비아 피치 PV, 라인 피치 PL 및 CD를 포함한다. 레이아웃 분석기(114)는 레이아웃 특징부 데이터(116)를 선택 규칙 데이터(118)와 비교한다. 선택 규칙 데이터는, 임계 거리, 예를 들어 30 nm보다 큰 단대단 거리가 있는 경우, 단대단 분리 거리 DE를 감소시키도록 입자 충돌 시스템(108)이 이용되어야 함을 나타낼 수 있다. 다른 선택 규칙, 또는 선택 규칙 세트가, 레이아웃(112)과 연관되어 입자 충돌 시스템(108)이 이용되어야 하는지 여부를 결정하는데 있어서, 레이아웃 분석기(114)에 의해 이용될 수 있다.
도 2a의 예에서, 레이아웃 분석기(114)는 단대단 분리 거리 DE를 감소시키도록 입자 충돌 시스템(108)이 이용되어야 함을 결정한다. 레이아웃 분석기(14)가 단대단 분리 거리 DE를 감소시키도록 입자 충돌 시스템(108)이 이용되어야 함을 결정한 후에, 레이아웃 조정 시스템(122)은 레이아웃(112)을 조정한다. 조정된 레이아웃(112)이 도 2b에 도시된다.
도 2b는 입자 충돌 시스템(108)을 이용하도록 레이아웃 분석기(114)에 의한 선택에 따라 레이아웃 조정 시스템(122)에 의해 조정된 후의 도 2a의 시각적 표현(112)이다. 도 2b에는 도시되지 않았지만, 레이아웃 조정 시스템(122)은 레이아웃(112)을 조정하는 것에 응답하여 도 2b의 레이아웃(112) 아래와 위의 다른 층들의 레이아웃을 조정할 수 있다.
도 2b에서, 레이아웃(112)은 입자 충돌 시스템(108)에 의해 수행될 입자 충돌 프로세스를 고려한다. 입자 충돌 프로세스는 금속 라인(134)의 단부(146)를 금속 라인(136)의 단부(148)를 향해 밀어내고 금속 라인(136)의 단부(148)를 금속 라인(134)의 단부(146)를 향해 밀어내는 효과를 갖는다 그 결과는, 단대단 분리 거리 DE가 크게 감소된다는 것이다. 또한, 비아 피치 PV도 또한 크게 감소된다. 결과는, 웨이퍼(102)의 영역이 보다 효율적으로 이용된다는 것이다. 입자 충돌 프로세스의 세부사항이 아래에 더 서술된다.
도 2a에서 분리 거리 DE가 25 nm 내지 35 nm인 예에서, 도 2b에서의 분리 거리 DE는 이제 10 nm 내지 15 nm일 수 있다. 35 nm 내지 45 nm이었던 비아 피치 PV는 이제 20 nm 내지 25 nm이다. 본 개시의 범위에서 벗어나지 않고서 다른 거리 및 거리 변화가 이용될 수 있다. 도 2a 및 도 2b의 예에서 Y 방향에서의 치수는 입자 충돌 프로세스에 의해 변경되지 않는다. 그러나, 실제로, 입자 충돌 프로세스는 Y 방향에서도 분리 거리를 감소시키도록 수행될 수 있다.
도 3a는 하나의 실시예에 따라 프로세싱의 중간 단계에서의 웨이퍼(102)의 단면도이다. 웨이퍼(102)는 기판(150) 및 기판(150) 상의 포토레지스트 층(152)을 포함한다. 기판(150)은 유전체 층, 전도성 층, 반도체 층, 또는 다른 타입의 재료를 포함할 수 있다. 하나의 예에서, 기판(150)은 실리콘 산화물, 실리콘 질화물, 또는 다른 적합한 유전체 재료와 같은 레벨간 유전체 층이다.
도 3b에서, 포토리소그래피 프로세스가 수행되었다. 포토레지스트(152)는 레이아웃(112)에 따라 패턴을 운반하는 레티클을 통해 포토리소그래피 광에 의해 조사되었다. 포토리소그래피 광에 의한 조사 후에, 조사되지 않은 포토레지스트(152)의 부분이 제거된다.
포토레지스트(152)는 초기 패터닝 프로세스를 이용해 패터닝된 포토레지스트 층의 잔여물이다. 초기 패터닝 프로세스는, 마스크의 자외선 광에의 노출, 및 노출되거나 노출되지 않은 포토레지스트의 제거와 같은 표준 리소그래피 패터닝을 포함할 수 있다. 패터닝은 포토레지스트(152)에 트렌치(154)를 형성한다. 도 3b에 남은 포토레지스트 구조물(152)은 측벽(156), 측벽(158) 및 상부 표면(160)을 갖는다.
트렌치(154)는 단대단 분리 거리 DE 만큼 분리된다. 단대단 분리 거리는 트렌치들(154) 사이의 가장 좁은 포인트에서의 포토레지스트(152)의 폭에 대응한다.
도 3c는 도 3b의 프로세싱 단계에서 웨이퍼(102)의 평면도이다. 도 3c는 도 3b의 단면이 취해진 절단선 B도 예시한다. 도 3c의 평면도는 포토레지스트(152)에 형성된 4개의 트렌치(154)를 예시한다. 도 3c는 또한 트렌치(154)의 단부들이 어떻게 라운딩되어 있는지 예시한다. 이는 포토레지스트에 형성되는 특징부에 종종 라운딩된 단부를 생성하는 포토리소그래피 프로세스의 결과이다. 이 라운딩된 단부는 통상적으로 포토레지스트(152)의 패턴에 기초하여 형성되는 특징부에 전사된다.
도 3d는 일부 실시예에 따라 입자 충돌 프로세스 동안 웨이퍼(102)의 단면도이다. 입자 충돌 프로세스는 도 1의 비-수직 입자 충돌 시스템(108)에 의해 수행될 수 있다. 도 3d는 포토레지스트(152)의 측벽(156)의 입자 충돌 단계를 예시한다. 입자(162)는 입자 충돌 시스템(108)의 이온 소스로부터 방출된다. 입자(162)는 수직에 대한 각도 θ로 진행한다. 입자 충돌 프로세스는 비-수직 입자 충돌 프로세스로 간주될 수 있다.
일부 실시예에서, 각도 θ는 수직에 대해 35° 내지 65°이다. 본 개시의 범위에서 벗어나지 않고서 θ에 대한 다른 각도가 이용될 수 있다. 입자(162)는 0.5 keV 내지 8.0 keV의 에너지를 가질 수 있다. 입자 충돌 프로세스는 1E15 입자 내지 1E16 입자의 도즈를 가질 수 있다. 입자(162)는 이온을 포함할 수 있다. 하나의 예에서, 이온은 아르곤 이온이다. 본 개시의 범위에서 벗어나지 않고서 입자의 다른 각도, 에너지, 도즈 및 타입이 이용될 수 있다.
도 3d는 포토레지스트(152)의 측벽(156)의 입자 충돌 단계 후의 웨이퍼(102)를 예시한다. 도 3b와의 비교로 알 수 있는 바와 같이, 포토레지스트(152)의 측벽(156)으로부터 그리고 포토레지스트(152)의 상부 표면(160)으로부터 포토레지스트 재료가 제거되었다. 제거는 입자(162)에 의한 충돌의 결과이다.
도 3e는 일부 실시예에 따라 포토레지스트(152)의 측벽(158)의 입자 충돌 프로세스 동안 웨이퍼(102)의 단면도이다. 측벽(158)의 입자 충돌 프로세스는 측벽(156)의 입자 충돌 프로세스와 동일한 각도, 에너지, 도즈 및 이온 종을 가질 수 있다. 명확하게 하기 위해, 도 3e는 도 3d에서와는 상이한 방향에서 오는 입자(162)의 궤적을 예시한다. 그러나, 실제로, 도 3d와 도 3e 사이에 웨이퍼(102)가 XY 평면에서 180° 회전된다. 웨이퍼(102)의 회전은 입자 소스를 이동시키지 않고서 입자 소스가 포토레지스트(152)의 측벽(158)에 충돌할 수 있게 해준다.
도 3d 및 도 3e의 입자 충돌 프로세스 후에, 포토레지스트(152)는 트렌치들(154) 사이에 더 좁다. 이는 도 3b에서보다 더 작은 단대단 분리 거리 DE에 대응한다. 포토레지스트(152)의 두께는 도 3d 및 도 3e의 입자 충돌 프로세스 후에 감소된다. 일부 예에서, 입자 충돌 프로세스는 단대단 분리 거리를 15 nm 내지 20 nm 만큼 감소시킬 수 있지만, 본 개시의 범위에서 벗어나지 않고서 다른 분리 거리의 변화가 가능하다.
도 3f는 도 3e에 도시된 프로세싱 단계에서 웨이퍼(102)의 평면도이다. 도 3f의 평면도는 트렌치(154)의 단대단 분리 거리 DE가 도 3c에 관련하여 상당히 감소된 것을 예시한다. 또한, Y 방향에서의 트렌치(154)의 치수는 상당히 변경되지 않았다. 트렌치(154)의 단부는 입자 충돌 프로세스 후에 라운딩된 형상을 유지하였다.
도 3g에서, 에칭 프로세스가 수행되었다. 에칭 프로세스는 포토레지스트(152)의 패턴에서 기판(150)을 에칭한다. 특히, 포토레지스트(152)에서의 트렌치(154)는 기판(150) 안으로 아랫쪽으로 연장되고 있다. 에칭 프로세스는 아랫쪽 방향으로 에칭하는 이방성 에칭 프로세스이다. 에칭 프로세스는 습식 에칭, 건식 에칭, 또는 다른 타입의 에칭을 포함할 수 있다. 도 3g의 에칭 프로세스의 효과는 포토레지스트(152)의 패턴을 기판(150)에 전사하는 것이다.
도 3h에서, 전도성 재료가 트렌치(154)에 퇴적되었다. 전도성 재료의 퇴적 후에, 트렌치(154) 밖으로부터 전도성 재료 및 포토레지스트(152)의 남은 부분을 제거하는 평탄화 프로세스가 수행된다. 결과는, 전도성 재료가 트렌치(154)에만 그리고 기판(150)에만 남는다는 것이다. 전도성 재료는 텅스텐, 알루미늄, 티타늄, 구리, 금, 탄탈럼 또는 기타 전도성 재료를 포함할 수 있다. 퇴적 프로세스는, ALD, PVD, CVD, 또는 다른 적합한 퇴적 프로세스를 포함할 수 있다.
전도성 재료의 퇴적으로 인해 금속 라인(134 및 136)이 트렌치(154)에 형성되게 된다. 웨이퍼(102)에서의 금속 라인의 레이아웃은 도 2b의 레이아웃(112)에 대응한다. 이는 도 3i의 평면도에서 보다 쉽게 볼 수 있다.
도 3i는 도 3h의 프로세싱 단계에서 웨이퍼(102)의 평면도이다. 도 3i의 평면도는, 트렌치(154) 및 기판(150)에의 전도성 재료 퇴적에 의해 금속 라인(130, 132, 134, 및 136)이 형성된 것을 예시한다. 도 3i에는 보이지 않지만, 단대단 분리 거리 DE는 측대측 분리 거리 DS 이하일 수 있다. 도 2b의 레이아웃은 초기 포토리소그래피 프로세스 후에 비-수직 입자 충돌 프로세스를 이용함으로써 구현되었다. 단대단 분리 거리 DE의 감소는 추가적인 마스크의 사용 없이 달성될 수 있다. 따라서, 입자 충돌 프로세스의 포함은 추가적인 포토리소그래피 프로세스가 이용되지 않기 때문에 프로세싱 시간 및 자원 면에서 비용이 덜 든다. 도 3i는 또한 전도성 비아(138 및 140)가 위로부터 금속 라인(134 및 136)에 접촉할 부분을 예시한다.
하나의 예에서, 측대측 거리 DS는 10 nm 내지 20 nm이다. 단대단 분리 거리 DE는 10 nm 내지 20 nm이다. 비아 피치 PV는 15 nm 내지 25 nm이다. 라인 피치 PL는 25 nm 내지 35 nm이다. CD는 10 nm 내지 15 nm이다. 이들 외의 거리가 본 개시의 범위에서 벗어나지 않고서 레이아웃(112)에 대하여 이용될 수 있다.
도 4는 일부 실시예에 따라 웨이퍼(102)의 금속 라인(134)의 확대된 평면도이다. 도 4의 도면은 포토리소그래피 프로세스 및 입자 충돌 프로세스 둘 다가 수행된 후의 금속 라인(134)에 대응한다. 금속 라인(134)의 단부는 입자 충돌 프로세스가 수행된 후에 라운딩된 형상을 유지한다. 달리 서술하자면, 마스크 층의 입자 충돌 프로세스 후에, 마스크 층에서의 트렌치는 라운딩된 단부를 유지한다. 대응하는 트렌치는 마스크 아래의 기판에서 에칭된다. 그 다음, 금속 라인(134)이 기판 내의 트렌치에 형성된다. 기판 내의 트렌치는 마스크 층의 입자 충돌 프로세스 후에 마스크 층의 라운딩된 단부를 갖는다. 금속 라인(134)도 또한 라운딩된 단부를 갖는다.
일부 실시예에서, 입자 충돌 프로세스에 따라 형성된 금속 라인(134)으로 인해, 금속 라인(134)의 라운딩된 에지와 가상의 포인트 P 사이의 최소 거리 R은 금속 라인(134)의 CD를 4로 나눈 값보다 크거나 동일하게 된다. 따라서, 거리 R은 다음 관계식에 의해 주어질 수 있다:
R ≥ CD/4
포인트 P는 단부(146)로부터 그린 수직선이 금속 라인(134)의 에지(144)로부터 이어지는 수평선과 만나는 포인트에 대응한다. 본 개시의 범위에서 벗어나지 않고서 R은 다른 특성 또는 관계식을 가질 수 있다.
단대단 거리 DE가 측대측 분리 거리 DS 이하인 경우에, 금속 라인(134)은 상기의 관계식에 의해 주어지는 거리 R을 가질 수 있다. 이는 DS 이하인 단대단 거리를 형성하기 위한 다른 프로세스와는 별개일 수 있다. 예를 들어, DS 이하인 단대단 거리 DE를 형성하기 위해 사용될 수 있는 또다른 프로세스는 2번의 포토리소그래피 프로세스를 수행하는 것이다. 제1 포토리소그래피 프로세스 후에, 금속 라인(134 및 136)은 단일 연속 금속 라인일 것이다. 그 다음, 금속 라인(134 및 136)을 전기적으로 분리하는 브레이크를 에칭하도록 제2 포토리소그래피 프로세스가 이용된다. 그러나, 이 경우 금속 라인(134 및 136)의 단부는 라운딩되지 않고 직사각형일 것이다. 이는 작은 단대단 분리 거리 DE를 생성할 수 있지만, 2번의 포토리소그래피 프로세스를 수행하는 것보다 상기에 기재된 바와 같이 입자 충돌 프로세스와 결합된 단일 포토리소그래피 프로세스를 수행하는 것이 훨씬 더 비용 효과적이다. 이는 포토리소그래피 프로세스와 연관된 추가적인 시간 및 비용 뿐만 아니라 제2 마스크와 연관된 오버레이/정렬 오차 가능성으로 인한 것이다.
포토리소그래피 프로세스는 30 nm의 단대단 분리 거리를 달성할 수 있을 뿐이기 때문에, 비-수직 입자 충돌 프로세스를 사용하여 단대단 분리를 15 nm 이하 정도로 감소시키는 것은 유리하다. 또한, 비-수직 입자 충돌 프로세스는 측대측 분리 거리 이하인 단대단 분리를 생성할 수 있다.
도 5a는 일부 실시예에 따라 초기 포토리소그래피 프로세스 후의 웨이퍼(102)의 평면도이다. 포토리소그래피 프로세스는 포토레지스트 층(152)에 트렌치(154)를 패터닝하는 것을 포함한다. 대안으로서, 웨이퍼(102)의 평면도는 포토레지스트(152)와는 상이한 마스크 층에, 또는 포토레지스트 층(152)에 그리고 기판(150)에 형성된 트렌치(154)를 포함할 수 있다. 트렌치는 단대단 분리 거리 DE, 측대측 분리 거리 DE 및 라인 피치 PL을 갖는다. 하나의 예에서, 측대측 분리 거리 DS는 약 15 nm이고, 단대단 분리 거리 DE는 약 30 nm이고, 라인 피치는 약 30 nm이다. 본 개시의 범위에서 벗어나지 않고서 다른 치수가 도 5a에 도시된 레이아웃에 대하여 이용될 수 있다.
도 5b는 입자 충돌 프로세스가 수행된 후의 도 5a의 웨이퍼(102)의 평면도이다. 입자 충돌 프로세스는 트렌치들(154) 사이의 단대단 분리 거리 DE를 감소시키는 효과를 갖는다. 라인 피치 PL에서의 측대측 분리 거리 DS는 실질적으로 변경되지 않는다. 입자 충돌 프로세스는 단대단 분리 거리 DE 데이터 값을 측대측 분리 거리 DS 이하가 되게 하는 효과를 갖는다. 대안으로서, 단대단 분리 거리 DE는 여전히 측대측 분리 거리 DS보다 약간 더 클 수 있다.
하나의 예에서, 입자 충돌 프로세스 후에, 단대단 분리 거리 DE는 약 14 nm이고, 측대측 분리 거리 DS는 약 14 nm이고, 라인 피치 PL는 약 30 nm이다. 본 개시의 범위에서 벗어나지 않고서 입자 충돌 프로세스를 이용해 다른 치수가 달성될 수 있다.
도 6a 및 도 6b는 일부 실시예에 따른 다수의 입자 충돌 프로세스의 사용을 예시한다. 도 6a에서, 일부 실시예에 따라 초기 포토리소그래피 프로세스가 수행된다. 포토리소그래피 프로세스는 포토레지스트 층(152)에 트렌치(154)를 패터닝하는 것을 포함한다. 도 6a에서, 제1 입자 충돌 프로세스가 수행된다. 제1 입자 충돌 프로세스 동안, 웨이퍼(102)는 제1 에너지, 수직에 대한 제1 각도, 및 제1 도즈 또는 경과 시간을 갖는 입자로 충돌된다. 제1 입자 충돌 프로세스의 이온 특성은, 단대단 분리 거리 DE에서의 변화가 거의 또는 아예 실시되지 않도록 선택될 수 있다. 제1 입자 충돌 프로세스의 특성은 제2 입자 충돌 프로세스를 위해 포토레지스트(152)를 준비하도록 선택될 수 있다.
도 6b에서, 입자 충돌 프로세스의 제2 단계가 수행된다. 입자 충돌 프로세스의 제2 단계 동안, 웨이퍼(102)는 제2 에너지, 수직에 대한 제2 각도, 및 제2 도즈 또는 경과 시간을 갖는 입자로 충돌된다. 제2 입자 충돌 단계의 이온 특성은 단대단 분리 거리 DE를 상당히 감소시키도록 선택될 수 있다. 제2 입자 충돌 단계 동안, 제2 에너지, 제2 각도, 및 제2 도즈 또는 경과 시간 중의 하나 이상은 제1 에너지, 제1 각도, 및 제1 도즈 또는 경과 시간과 상이하다. 제1 및 제2 입자 충돌 프로세스의 조합의 결과는, 단대단 분리 거리 DE가 제1 및 제2 입자 충돌 프로세스 전의 단대단 분리 거리 DE에 관련하여 크게 감소된다는 것이다.
입자 충돌 시스템(108)은 다수 단계에서 입자로 웨이퍼(102)를 충돌한다. 제1 입자 충돌 단계에서, 입자는 수직에 대한 각도로 진행하고 에너지 및 도즈 레벨을 갖는다. 제2 후속 입자 충돌 단계에서, 이온 빔의 하나 이상의 양상이 제1 입자 충돌 단계로부터 변경된다. 따라서, 제2 입자 충돌 단계에서, 이온 빔의 진행 각도, 에너지 또는 도즈 레벨 중의 하나 이상이 제1 입자 충돌 단계로부터 변경된다. 상이한 특성을 갖는 2번의 이온 충돌 단계의 결과로서, 단일 입자 충돌 단계만 수행되는 경우 또는 제2 입자 충돌 단계가 제1 입자 충돌 단계와 동일한 경우보다, 남은 포토레지스트 특징부의 폭을 더 효과적으로 감소시키게 된다.
하나의 예에서, 제1 입자 충돌 단계에서, 입자는 수직에 대한 제1 각도로 웨이퍼(102)를 향해 출력된다. 제2 후속 입자 충돌 단계에서, 입자는 제1 각도와는 상이한 제2 각도로 웨이퍼(102)를 향해 출력된다. 상이한 입자 충돌 각도의 이 조합은 쉐도잉 효과를 감소시키고 포토레지스트를 효과적으로 제거하게 된다. 쉐도잉은 입자 충돌 프로세스의 효과를 감소시킬 수 있다.
하나의 예에서, 제1 입자 충돌 단계에서, 입자는 제1 에너지로 웨이퍼(102)를 향해 출력된다. 제2 후속 입자 충돌 단계에서, 입자는 제1 에너지와는 상이한 제2 에너지로 웨이퍼(102)를 향해 출력된다. 상이한 입자 충돌 에너지의 이 조합은 경화(hardening)를 감소시키고 효과적인 포토레지스트 제거로 이어진다. 이온의 에너지는 그의 운동 에너지에 대응한다. 동일 질량의 2개 입자에 대하여, 더 많은 에너지를 갖는 이온이 더 적은 에너지를 갖는 이온보다 더 높은 속도를 가질 것이다.
하나의 예에서, 제1 입자 충돌 단계에서, 제1 도즈의 입자가 입자 충돌 시스템으로부터 웨이퍼(102)로 출력된다. 제2 후속 입자 충돌 단계에서, 제1 도즈와는 상이한 제2 도즈의 입자가 입자 충돌 시스템으로부터 웨이퍼(102)로 출력된다. 여기에서 사용될 때, 도즈는 주어진 입자 충돌 단계에서 웨이퍼(102)에 충돌하는 입자의 개수에 대응한다. 더 높은 입자 충돌 도즈는 더 큰 수의 입자가 웨이퍼(102)에 충돌하는 것에 대응한다. 2번의 입자 충돌 단계에 대하여 초당 입자의 수가 일정한 경우, 더 높은 도즈는 더 긴 기간 동안 웨이퍼(102)에 충돌하는 것에 대응할 수 있다.
실제로, 2번의 입자 충돌 단계는 포토레지스트 구조물의 각각의 측부에 대하여 수행될 것이다. 포토레지스트 구조물이 2개의 수직 측부를 갖는 수직 벽 및 상부 표면으로서 고려되는 경우, 하나의 실시예에서 2번의 입자 충돌 단계는 하나의 수직 측부에 대해 먼저 그리고 그 다음 다른 수직 측부에 대해 수행될 것이다. 따라서, 2번의 입자 충돌 단계가 제1 수직 측부에 대해 수행된 후에, 제2 수직 측부에 대해 2번의 입자 충돌 단계가 수행될 것이다. 이를 달성하기 위해, 웨이퍼(102)는 처음 2번의 입자 충돌 단계 후에 X-Y 평면에서 180° 회전된다. 회전 후에 그 다음, 두 번째 2번의 입자 충돌 단계가 수행된다.
하나의 실시예에서, 제1 입자 충돌 단계는 포토레지스트 구조물의 제1 수직 측부에 대해 먼저 수행된다. 그 다음, 웨이퍼는 X-Y 평면에서 180° 회전되고, 그 다음, 제1 입자 충돌 단계가 포토레지스트 구조물의 제2 수직 측부에 대해 수행된다. 그 다음, 제2 입자 충돌 단계가 포토레지스트 구조물의 제2 수직 측부에 대해 수행된다. 그 다음, 웨이퍼는 X-Y 평면에서 180° 회전되고, 그 다음, 제2 입자 충돌 단계가 포토레지스트 구조물의 제1 수직 측부에 대해 수행된다.
도 7a는 일부 실시예에 따라 프로세싱의 중간 단계에서 웨이퍼(102)의 단면도이다. 도 7a에서, 포토레지스트 층(152)은 제1 포토리소그래피 프로세스에서 마스크를 형성하도록 패터닝되었다. 패터닝 프로세스는 포토레지스트(152)에 복수의 트렌치(154)를 형성한다. 마스크는 기판(150) 상에 형성된다. 기판(150)은 복수의 층을 포함할 수 있다.
도 7a에서, 기판(150)은 제1 층(164), 제2 층(166), 제3 층(168) 및 제4 층(170)을 포함한다. 하나의 예에서, 층(164)은 테트라에톡시실란(TEOS)을 포함하고, 층(166)은 티타늄 질화물을 포함하고, 층(168)은 TEOS를 포함하고, 층(170)은 유기 폴리머 재료 또는 또다른 타입의 유전체 층을 포함한다. 본 개시의 범위에서 벗어나지 않고서 다른 재료 및 층의 개수, 및 층들의 조합이 기판(150)에 대하여 이용될 수 있다.
도 7b에서, 입자 충돌 프로세스가 수행된다. 입자 충돌 프로세스는 트렌치(154)를 분리하는 포토레지스트 구조물(152)로부터의 재료를 제거한다. 입자 충돌 프로세스는 포토레지스트 구조물(152)의 측방 폭을 감소시키는 효과를 갖는다. 일부 실시예에서, 입자 충돌 프로세스는 포토레지스트 구조물(152)의 하나의 측부에 대해서만 수행된다. 포토레지스트 구조물(152)의 단일 측부 상의 입자 충돌 프로세스로 포토레지스트 구조물(152)의 폭을 충분히 감소시킬 수 있으며, 그리하여 포토레지스트 구조물(152)의 다른 측부 상의 입자 충돌 프로세스가 이용되지 않는다. 대안으로서,입자 충돌 프로세스는 포토레지스트 구조물(152)의 양 측부에 대해 수행될 수 있다.
도 8a는 일부 실시예에 따라 초기 포토리소그래피 프로세스 후의 웨이퍼(102)의 등각도이다. 포토리소그래피 프로세스는 포토레지스트 층(152)에 트렌치(154)를 패터닝하는 것을 포함한다. 포토레지스트(152)는 기판(150) 상에 위치된다. 기판(150)은 실리콘 산화물 또는 또다른 재료를 포함할 수 있다. 대안으로서, 웨이퍼(102)는 포토레지스트(152)와는 상이한 마스크 층에, 또는 포토레지스트 층(152)에 그리고 기판(150)에 형성된 트렌치(154)를 포함할 수 있다. 기판(150)은 하드 마스크 층에 대응할 수 있다.
도 8b에서, 입자 충돌 프로세스가 수행된다. 앞서 기재된 바와 같이, 입자(162)는 비-수직 각도로 포토레지스트(152)에 충돌한다. 도 8c는 입자 충돌 프로세스가 수행된 후의 웨이퍼(102)의 도면이다. 입자 충돌 프로세스는 포토레지스트 재료를 제거하였고 트렌치(154)를 넓혔다. 트렌치(154)는 입자 충돌 프로세스 후에 라운딩된 단부를 유지하였다.
도 9는 일부 실시예에 따른 입자 충돌 시스템(108)의 예시이다. 입자 충돌 시스템(108)은 이온 충돌 시스템이다. 이온 충돌 시스템은 이온 주입 시스템과 유사한 시스템에 대응할 수 있다. 이온 충돌 시스템은, 도 1 내지 도 8b에 관련하여 기재된 프로세스, 시스템 및 컴포넌트에 관련하여 이용될 수 있는 입자 충돌 시스템(108)의 하나의 예이다. 입자 충돌 시스템(108)은 이온 소스(172)를 포함한다. 이온 소스는 이온 스트림(162)을 방출한다. 하나의 예에서, 이온은 아르곤 이온이지만, 본 개시의 범위에서 벗어나지 않고서 다른 타입의 입자가 이용될 수 있다.
시스템(108)은 이온 선택 마그넷(174)을 포함한다. 이온 선택 마그넷은 자기장을 확립함으로써 입자(162)의 궤적을 변경한다. 입자(162)는 순 전기 전하를 운반하기 때문에, 입자(162)가 자기장을 통과할 때 입자(162)의 궤적은 변경된다. 특정 전하 대 질량 비를 갖는 입자는 이온 선택 마그넷에 의해 이온 선택 개구(176)로 성공적으로 지향될 것이다. 순 전하를 운반하지 않는 입자는 이온 선택 마그넷(174)에 의해 재지향되지 않을 것이다. 선택된 전하 대 질량 비를 운반하지 않는 입자는 이온 선택 개구(176)로 지향되지 않을 것이다. 입자 충돌 시스템(108)은 이온(162)의 리본 빔을 웨이퍼(102)로 지향시키도록 다양한 개구, 필터 및 디바이스를 포함할 수 있다.
시스템(108)은 웨이퍼 지지부(178)를 포함한다. 웨이퍼 지지부(178)는 웨이퍼(102)를 홀딩하도록 구성된다. 웨이퍼 지지부(178)는 틸팅, 병진이동(translate) 및 회전할 수 있다. 웨이퍼 지지부(178)의 틸팅 각도는 입자 충돌 각도 θ를 정의한다. 다르게 말하자면, 웨이퍼 지지부(178)의 틸팅 각도를 조정하는 것은 입자 충돌 각도 θ를 조정하는 것에 대응한다. 웨이퍼 지지부(178)의 병진이동은 웨이퍼 지지부(178)를 위아래로 또는 좌우로 이동시키는 것에 대응한다. 웨이퍼 지지부(178)의 병진이동은 웨이퍼(102)의 상이한 부분들이 입자로 충돌될 수 있게 한다. 웨이퍼 지지부(178)의 회전은 포토레지스트 구조물의 양측부의 충돌을 가능하게 한다. 예를 들어, 도 3d 및 도 3e에 관련하여, 도 3d에서 입자는 포토레지스트(152)의 제1 측부(156)에 충돌한다. 도 3e에서, 웨이퍼 지지부(178)가 웨이퍼를 180° 회전하였고, 그리하여 입자는 포토레지스트(152)의 제2 측부(158)에 충돌한다. 본 개시의 범위에서 벗어나지 않고서 입자 충돌 시스템(108)의 다른 구성이 이용될 수 있다.
도 10은 일부 실시예에 따른 방법(1000)의 흐름도이다. 방법(1000)은 도 1 내지 도 9에 관련하여 기재된 시스템, 프로세스 및 구조물을 이용할 수 있다. 1002에서, 방법(1000)은 웨이퍼에 대하여 제1 레이아웃과 연관된 레이아웃 데이터를 저장하는 것을 포함한다. 레이아웃 데이터의 하나의 예는 도 1의 레이아웃 데이터(110)이다. 웨이퍼의 하나의 예는 도 1의 웨이퍼(102)이다. 1004에서, 방법(1000)은 제1 레이아웃의 특징부와 연관된 치수를 나타내는 특징부 데이터를 레이아웃 데이터로부터 추출하는 것을 포함한다. 특징부 데이터의 하나의 예는 도 1의 특징부 데이터(116)이다. 1006에서, 방법(1000)은 특징부 데이터를 선택 규칙과 비교하는 것을 포함한다. 선택 규칙의 하나의 예는 도 1의 선택 규칙 데이터(118)이다. 1008에서, 방법(1000)은 특징부 데이터가 선택 규칙을 충족하는 것에 응답하여 웨이퍼에 레이아웃을 구현하기 위해 비-수직 입자 충돌 프로세스를 선택하는 것을 포함한다.
도 11은 일부 실시예에 따른 방법(1100)의 흐름도이다. 방법(1100)은 도 1 내지 도 10에 관련하여 기재된 시스템, 프로세스 및 구조물을 이용할 수 있다. 1102에서, 방법(1100)은 웨이퍼 프로세싱과 연관된 레이아웃을 분석하는 것을 포함한다. 레이아웃의 하나의 예는 도 1의 레이아웃(112)이다. 1104에서, 방법(1100)은, 레이아웃에 대하여, 레이아웃의 특징부와 연관된 치수에 기초하여 비-수직 입자 충돌 프로세스를 선택하는 것을 포함한다. 1106에서, 방법(1100)은, 포토리소그래피 프로세스를 이용해, 레이아웃의 패턴에 따라 웨이퍼 상의 마스크에 제1 트렌치 및 제2 트렌치를 정의하는 것을 포함한다. 제1 및 제2 트렌치의 하나의 예는 도 3c의 트렌치(154)이다. 마스크의 하나의 예는 도 3c의 포토레지스트(152)이다. 웨이퍼의 하나의 예는 도 1의 웨이퍼(102)이다. 1108에서, 방법(1100)은 웨이퍼에 대해 비-수직 입자 충돌 프로세스를 수행함으로써 제1 트렌치 및 제2 트렌치의 치수를 조정하는 것을 포함한다.
본 개시의 실시예는 반도체 웨이퍼를 프로세싱하는데 있어서 이용될 복수의 레이아웃들 각각에 대하여 상이한 패터닝 프로세스들 중에 선택하는 반도체 프로세스 시스템을 제공한다. 반도체 프로세스 시스템은 레이아웃 데이터베이스 및 레이아웃 분석기를 포함한다. 레이아웃 데이터베이스는 반도체 프로세싱의 다양한 단계들과 연관된 레이아웃 데이터를 포함한다. 레이아웃 분석기는 각각의 레이아웃과 연관된 특징부의 분포 및 치수를 분석한다. 레이아웃 분석기는 레이아웃 특징부 데이터를 선택 규칙 데이터와 비교한다. 선택 규칙 데이터는 레이아웃과 연관된 특징부를 정의하도록 포토리소그래피 프로세스에 추가적으로 비-수직 입자 충돌 프로세스를 이용할지 여부를 결정한다. 비-수직 입자 충돌 프로세스가 레이아웃에 대하여 선택되는 경우, 레이아웃은 특징부 중 일부 사이의 치수를 감소시키도록 조정된다.
레이아웃 분석 및 프로세스 선택은 다양한 이점을 갖는다. 예를 들어, 비-수직 이온 충돌 프로세스는 포토리소그래피 프로세스의 패턴 스케일링 한계를 극복하기 위해 이용될 수 있다. 그 결과는, 레이아웃이 개선되고 레이아웃 특징부가 웨이퍼에 적절하게 그리고 신뢰성있게 부여되며 웨이퍼 수율이 증가한다는 것이다.
일부 실시예에서, 방법은, 웨이퍼에 대하여 제1 레이아웃과 연관된 레이아웃 데이터를 저장하는 단계, 및 상기 레이아웃 데이터로부터, 상기 제1 레이아웃의 특징부와 연관된 치수를 나타내는 특징부 데이터를 추출하는 단계를 포함한다. 상기 방법은, 상기 특징부 데이터를 선택 규칙과 비교하는 단계, 및 상기 특징부 데이터가 상기 선택 규칙을 충족하는 것에 응답하여 상기 웨이퍼에 상기 레이아웃을 구현하기 위해 비-수직 입자 충돌 프로세스를 선택하는 단계를 포함한다.
일부 실시예에서, 방법은, 웨이퍼 프로세싱과 연관된 레이아웃을 분석하는 단계, 및 상기 레이아웃에 대하여, 상기 레이아웃의 특징부와 연관된 치수에 기초하여 비-수직 입자 충돌 프로세스를 선택하는 단계를 포함한다. 상기 방법은, 포토리소그래피 프로세스를 이용해, 상기 레이아웃의 패턴에 따라 웨이퍼 상의 마스크에 제1 트렌치 및 제2 트렌치를 정의하는 단계, 및 상기 웨이퍼에 대해 상기 비-수직 입자 충돌 프로세스를 수행함으로써 상기 제1 트렌치 및 상기 제2 트렌치의 치수를 조정하는 단계를 포함한다.
일부 실시예에서, 디바이스는, 기판, 제1 방향으로 연장되며, 제1 라운딩된 단부를 갖는, 상기 기판 내의 제1 금속 라인, 및 상기 제1 금속 라인과 나란히 상기 제1 방향으로 연장되며, 상기 제1 라운딩된 단부로부터 단대단 분리 거리만큼 분리된 제2 라운딩된 단부를 갖는, 상기 기판 내의 제2 금속 라인을 포함한다. 상기 디바이스는, 상기 제1 방향으로 연장되며, 상기 제1 방향에 수직인 제2 방향에서 상기 제1 금속 라인으로부터 상기 단대단 분리 거리 이상인 측대측 분리 거리만큼 분리되는, 상기 기판 내의 제3 금속 라인을 포함한다.
전술한 바는 당해 기술 분야에서의 숙련자들이 본 개시의 양상을 보다 잘 이해할 수 있도록 여러 실시예들의 특징을 나타낸 것이다. 당해 기술 분야에서의 숙련자라면, 여기에서 소개된 실시예와 동일한 목적을 수행하고/하거나 동일한 이점을 달성하기 위해 다른 프로세스 및 구조를 설계 또는 수정하기 위한 기반으로서 본 개시를 용이하게 사용할 수 있다는 것을 알아야 한다. 당해 기술 분야에서의 숙련자는 또한, 이러한 등가의 구성이 본 개시의 진정한 의미 및 범위로부터 벗어나지 않으며, 본 개시의 진정한 의미 및 범위에서 벗어나지 않고서 다양한 변경, 치환 및 대안을 행할 수 있다는 것을 알아야 한다.
실시예
실시예 1. 방법에 있어서,
웨이퍼에 대하여 제1 레이아웃과 연관된 레이아웃 데이터를 저장하는 단계;
상기 레이아웃 데이터로부터, 상기 제1 레이아웃의 특징부(feature)와 연관된 치수를 나타내는 특징부 데이터를 추출하는 단계;
상기 특징부 데이터를 선택 규칙과 비교하는 단계; 및
상기 특징부 데이터가 상기 선택 규칙을 충족하는 것에 응답하여 상기 웨이퍼에 상기 레이아웃을 구현하기 위해 비-수직(non-perpendicular) 입자 충돌 프로세스를 선택하는 단계
를 포함하는, 방법.
실시예 2. 실시예 1에 있어서,
상기 비-수직 입자 충돌 프로세스를 선택하는 것에 응답하여 상기 제1 레이아웃을 조정하는 단계를 더 포함하는, 방법.
실시예 3. 실시예 2에 있어서,
상기 제1 레이아웃에 대하여 상기 비-수직 입자 충돌 프로세스를 선택하는 것에 응답하여 상기 제1 레이아웃 전의 또는 후의 웨이퍼 프로세싱 단계에 대응하는 제2 레이아웃을 조정하는 단계를 더 포함하는, 방법.
실시예 4. 실시예 2에 있어서,
상기 제1 레이아웃을 조정하는 단계는, 제1 전도성 비아 위치 및 제2 전도성 비아 위치를 서로 더 가깝게 하는 단계를 포함하는 것인, 방법.
실시예 5. 실시예 1에 있어서,
상기 선택 규칙은 제1 방향으로 서로 정렬되는 인접한 레이아웃 특징부들에 대한 임계(threshold) 단대단(end-to-end) 분리 거리를 포함하는 것인, 방법.
실시예 6. 실시예 2에 있어서,
상기 선택 규칙은, 상기 제1 방향으로 연장되며 상기 제1 방향에 수직인 제2 방향으로 서로 분리되는 인접한 레이아웃 특징부들에 대한 임계 측대측(side-to-side) 분리 거리를 포함하는 것인, 방법.
실시예 7. 실시예 1에 있어서,
상기 비-수직 입자 충돌 프로세스는 방향성(directional) 플라즈마 에칭 프로세스인 것인, 방법.
실시예 8. 실시예 1에 있어서,
상기 비-수직 입자 충돌 프로세스는 이온 충돌 프로세스인 것인, 방법.
실시예 9. 방법에 있어서,
웨이퍼 프로세싱과 연관된 레이아웃을 분석하는 단계;
상기 레이아웃에 대하여, 상기 레이아웃의 특징부와 연관된 치수에 기초하여 비-수직 입자 충돌 프로세스를 선택하는 단계;
포토리소그래피 프로세스를 이용해, 상기 레이아웃의 패턴에 따라 웨이퍼 상의 마스크에 제1 트렌치 및 제2 트렌치를 정의하는 단계; 및
상기 웨이퍼에 대해 상기 비-수직 입자 충돌 프로세스를 수행함으로써 상기 제1 트렌치 및 상기 제2 트렌치의 치수를 조정하는 단계
를 포함하는, 방법.
실시예 10. 실시예 9에 있어서,
상기 비-수직 입자 충돌 프로세스는, 비-수직 각도로 입자를 상기 웨이퍼에 충돌시킴으로써 상기 제1 트렌치의 단부와 상기 제2 트렌치의 단부 사이의 단대단 분리 거리를 감소시키는 것을 포함하는 것인, 방법,
실시예 11. 실시예 10에 있어서,
상기 제1 트렌치의 단부 및 상기 제2 트렌치의 단부는 상기 비-수직 입자 충돌 프로세스 전에 라운딩되는(rounded) 것인, 방법.
실시예 12. 실시예 11에 있어서,
상기 제1 트렌치의 단부 및 상기 제2 트렌치의 단부는 상기 비-수직 입자 충돌 프로세스 후에 라운딩되는 것인, 방법.
실시예 13. 실시예 10에 있어서,
에칭 프로세스를 수행함으로써 상기 마스크 아래의 기판 안으로 아랫쪽으로 상기 제1 트렌치 및 상기 제2 트렌치를 연장하는 단계; 및
상기 기판 내의 상기 제1 및 제2 트렌치에 전도성 재료를 퇴적함으로써 상기 기판 내의 상기 제1 트렌치에 제1 금속 라인을 그리고 상기 기판 내의 상기 제2 트렌치에 제2 금속 라인을 형성하는 단계
를 더 포함하는, 방법.
실시예 14. 실시예 13에 있어서,
상기 제1 금속 라인은 라운딩된 단부를 포함하고, 상기 제2 금속 라인은 라운딩된 단부를 포함하며, 상기 제1 금속 라인의 상기 라운딩된 단부는 제1 방향에서 상기 제2 금속 라인의 상기 라운딩된 단부로부터 상기 단대단 분리 거리만큼 분리되는 것인, 방법.
실시예 15. 실시예 14에 있어서,
상기 제1 금속 라인은 상기 제1 방향에 수직인 제2 방향에서 상기 제1 금속 라인에 인접한 제3 금속 라인으로부터 상기 단대단 분리 거리 이상인 측대측 분리 거리만큼 분리되는 것인, 방법.
실시예 16. 실시예 15에 있어서,
상기 단대단 분리 거리는 15 nm 이하인 것인, 방법.
실시예 17. 실시예 9에 있어서,
상기 마스크는 포토레지스트를 포함하는 것인, 방법.
실시예 18. 디바이스에 있어서,
기판;
제1 방향으로 연장되며, 제1 라운딩된 단부를 갖는, 상기 기판 내의 제1 금속 라인;
상기 제1 금속 라인과 나란히 상기 제1 방향으로 연장되며, 상기 제1 라운딩된 단부로부터 단대단 분리 거리만큼 분리된 제2 라운딩된 단부를 갖는, 상기 기판 내의 제2 금속 라인; 및
상기 제1 방향으로 연장되며, 상기 제1 방향에 수직인 제2 방향에서 상기 제1 금속 라인으로부터 상기 단대단 분리 거리 이상인 측대측 분리 거리만큼 분리되는, 상기 기판 내의 제3 금속 라인
을 포함하는, 디바이스.
실시예 19. 실시예 18에 있어서,
상기 단대단 분리 거리는 15 nm 이하인 것인, 디바이스.
실시예 20. 실시예 19에 있어서,
상기 제1 금속 라인은:
상기 제2 방향으로의 폭; 및
상기 제3 금속 라인에 인접하며 상기 제1 방향으로 연장되는 에지를 포함하고, 상기 제1 방향에서 상기 에지로부터 연장되는 제1 라인과 상기 라운딩된 단부의 팁으로부터 연장되는 제2 라인의 수렴 포인트와 상기 라운딩된 단부 사이의 최소 거리는 상기 제1 금속 라인의 폭을 4로 나눈 값 이상인 것인, 디바이스.

Claims (10)

  1. 방법에 있어서,
    웨이퍼에 대하여 제1 레이아웃과 연관된 레이아웃 데이터를 저장하는 단계;
    상기 레이아웃 데이터로부터, 상기 제1 레이아웃의 특징부(feature)와 연관된 치수를 나타내는 특징부 데이터를 추출하는 단계;
    상기 특징부 데이터를 선택 규칙과 비교하는 단계; 및
    상기 특징부 데이터가 상기 선택 규칙을 충족하는 것에 응답하여 상기 웨이퍼에 상기 레이아웃을 구현하기 위해 비-수직(non-perpendicular) 입자 충돌 프로세스를 선택하는 단계
    를 포함하는, 방법.
  2. 청구항 1에 있어서,
    상기 비-수직 입자 충돌 프로세스를 선택하는 것에 응답하여 상기 제1 레이아웃을 조정하는 단계를 더 포함하는, 방법.
  3. 청구항 2에 있어서,
    상기 제1 레이아웃에 대하여 상기 비-수직 입자 충돌 프로세스를 선택하는 것에 응답하여 상기 제1 레이아웃 전의 또는 후의 웨이퍼 프로세싱 단계에 대응하는 제2 레이아웃을 조정하는 단계를 더 포함하는, 방법.
  4. 청구항 2에 있어서,
    상기 제1 레이아웃을 조정하는 단계는, 제1 전도성 비아 위치 및 제2 전도성 비아 위치를 서로 더 가깝게 하는 단계를 포함하는 것인, 방법.
  5. 청구항 1에 있어서,
    상기 선택 규칙은 제1 방향으로 서로 정렬되는 인접한 레이아웃 특징부들에 대한 임계(threshold) 단대단(end-to-end) 분리 거리를 포함하는 것인, 방법.
  6. 청구항 2에 있어서,
    상기 선택 규칙은, 상기 제1 방향으로 연장되며 상기 제1 방향에 수직인 제2 방향으로 서로 분리되는 인접한 레이아웃 특징부들에 대한 임계 측대측(side-to-side) 분리 거리를 포함하는 것인, 방법.
  7. 청구항 1에 있어서,
    상기 비-수직 입자 충돌 프로세스는 방향성(directional) 플라즈마 에칭 프로세스인 것인, 방법.
  8. 청구항 1에 있어서,
    상기 비-수직 입자 충돌 프로세스는 이온 충돌 프로세스인 것인, 방법.
  9. 방법에 있어서,
    웨이퍼 프로세싱과 연관된 레이아웃을 분석하는 단계;
    상기 레이아웃에 대하여, 상기 레이아웃의 특징부와 연관된 치수에 기초하여 비-수직 입자 충돌 프로세스를 선택하는 단계;
    포토리소그래피 프로세스를 이용해, 상기 레이아웃의 패턴에 따라 웨이퍼 상의 마스크에 제1 트렌치 및 제2 트렌치를 정의하는 단계; 및
    상기 웨이퍼에 대해 상기 비-수직 입자 충돌 프로세스를 수행함으로써 상기 제1 트렌치 및 상기 제2 트렌치의 치수를 조정하는 단계
    를 포함하는, 방법.
  10. 디바이스에 있어서,
    기판;
    제1 방향으로 연장되며, 제1 라운딩된 단부를 갖는, 상기 기판 내의 제1 금속 라인;
    상기 제1 금속 라인과 나란히 상기 제1 방향으로 연장되며, 상기 제1 라운딩된 단부로부터 단대단 분리 거리만큼 분리된 제2 라운딩된 단부를 갖는, 상기 기판 내의 제2 금속 라인; 및
    상기 제1 방향으로 연장되며, 상기 제1 방향에 수직인 제2 방향에서 상기 제1 금속 라인으로부터 상기 단대단 분리 거리 이상인 측대측 분리 거리만큼 분리되는, 상기 기판 내의 제3 금속 라인
    을 포함하는, 디바이스.
KR1020220025269A 2021-06-14 2022-02-25 비-수직 프로세스 방식을 사용하여 레이아웃 치수를 감소시키는 시스템 및 방법 KR20220167740A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163210420P 2021-06-14 2021-06-14
US63/210,420 2021-06-14
US17/566,564 US20220399272A1 (en) 2021-06-14 2021-12-30 System and method to reduce layout dimensions using non-perpendicular process scheme
US17/566,564 2021-12-30

Publications (1)

Publication Number Publication Date
KR20220167740A true KR20220167740A (ko) 2022-12-21

Family

ID=83854914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220025269A KR20220167740A (ko) 2021-06-14 2022-02-25 비-수직 프로세스 방식을 사용하여 레이아웃 치수를 감소시키는 시스템 및 방법

Country Status (4)

Country Link
US (1) US20220399272A1 (ko)
KR (1) KR20220167740A (ko)
CN (1) CN115312375A (ko)
DE (1) DE102022100197A1 (ko)

Also Published As

Publication number Publication date
DE102022100197A1 (de) 2022-12-15
CN115312375A (zh) 2022-11-08
TW202248886A (zh) 2022-12-16
US20220399272A1 (en) 2022-12-15

Similar Documents

Publication Publication Date Title
US9099530B2 (en) Methods of patterning small via pitch dimensions
US10971368B2 (en) Techniques for processing substrates using directional reactive ion etching
US10347501B2 (en) Enhanced patterning of integrated circuit layer by tilted ion implantation
KR102386268B1 (ko) 원하는 치수들로 재료 층을 패터닝하기 위한 방법
US6436810B1 (en) Bi-layer resist process for dual damascene
KR20170070149A (ko) 블록 공중합체의 직접 자기 조립을 사용하는 자기 정렬 패턴화
CN110957211B (zh) 形成半导体器件的方法
WO2020258124A1 (en) Interconnect structure and method of forming the same
US9530689B2 (en) Methods for fabricating integrated circuits using multi-patterning processes
KR20220167740A (ko) 비-수직 프로세스 방식을 사용하여 레이아웃 치수를 감소시키는 시스템 및 방법
TWI835076B (zh) 處理晶圓之方法及半導體裝置
WO2018222915A1 (en) Two-dimensional patterning of integrated circuit layer by tilted ion implantation
US7303648B2 (en) Via etch process
TWI789254B (zh) 選擇光刻製程的方法及半導體處理系統
US11749570B2 (en) Etch monitoring and performing
TWI820468B (zh) 半導體的製造方法及半導體製程系統
CN112670168B (zh) 半导体结构的形成方法、晶体管
US20060031068A1 (en) Analysis method
US20220157648A1 (en) Method and equipment for forming gaps in a material layer
KR102342465B1 (ko) 반도체 디바이스를 형성하는 방법
KR20240044389A (ko) 경사 퇴적 및 에칭 프로세스
CN114975087A (zh) 半导体元件的制造方法
US20140273443A1 (en) Methods of forming trench/hole type features in a layer of material of an integrated circuit product
KR20090068589A (ko) 반도체 소자의 패턴 형성 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal