TW202248886A - 處理晶圓之方法及半導體裝置 - Google Patents

處理晶圓之方法及半導體裝置 Download PDF

Info

Publication number
TW202248886A
TW202248886A TW111106441A TW111106441A TW202248886A TW 202248886 A TW202248886 A TW 202248886A TW 111106441 A TW111106441 A TW 111106441A TW 111106441 A TW111106441 A TW 111106441A TW 202248886 A TW202248886 A TW 202248886A
Authority
TW
Taiwan
Prior art keywords
layout
particle bombardment
separation distance
wafer
trench
Prior art date
Application number
TW111106441A
Other languages
English (en)
Other versions
TWI835076B (zh
Inventor
沈育佃
謝艮軒
張世明
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202248886A publication Critical patent/TW202248886A/zh
Application granted granted Critical
Publication of TWI835076B publication Critical patent/TWI835076B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一種半導體處理系統包括佈局資料庫，該佈局資料庫儲存指示要在晶圓中形成的特徵的複數個佈局。該半導體處理系統包括佈局分析器，該佈局分析器分析該些佈局並為各佈局判定是否應當結合光刻製程利用非垂直粒子轟擊製程以在晶圓中形成該佈局之該些特徵。

Description

使用非垂直製程方案減小佈局尺寸的系統及方法
無
存在對增加電子裝置中的計算能力的不斷需求，該些電子裝置包括智慧手機、平板電腦、桌上型電腦、膝上型電腦及許多其他種類的電子裝置。增加積體電路中的計算能力的一種方式是增加電晶體及其他積體電路特徵之數目，該些積體電路特徵可被包括用於半導體基板之給定區域。
為了繼續減小積體電路中特徵之尺寸，實施各種薄膜沉積技術、蝕刻技術及其他處理技術。許多蝕刻製程涉及沉積一層光阻劑及藉由透過光刻遮罩將光阻劑曝露於紫外光來對光阻劑進行圖案化。遮罩包括要在光阻劑中形成的圖案。然而，隨著所要特徵之尺寸減小，可能很難以所要方式對光阻劑進行圖案化。
無
在以下描述中，描述了積體電路晶粒內各種層及結構的許多厚度及材料。針對各種實施例以實例方式給出特定尺寸及材料。根據本揭露，熟習此項技術者將認識到，在不脫離本揭露之範疇的情況下，在許多情況下可使用其他尺寸及材料。
以下揭示內容提供用於實現所描述標的物之不同特徵的許多不同實施例或實例。為了簡化本說明書，在下文描述組件及配置之特定實例。當然，這些組件及配置僅僅係實例且並不意欲進行限制。例如，在以下描述中，在第二特徵之上或在其上形成第一特徵可包括將第一特徵與第二特徵形成為直接接觸的實施例，且亦可包括可在第一特徵與第二特徵之間形成附加特徵以使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可在各個實例中重複參考數字及/或字母。此重複係為了簡單及清楚之目的，且本身並不決定所討論之各種實施例及/或組態之間的關係。
此外，為便於描述，在本文中可使用空間相對用語諸如「在......之下」、「在......下方」、「下部」、「在......上方」、「上部」及類似者來描述如圖中所例示之一個元件或特徵與另一個或一些元件或特徵之關係。除了圖中所描繪之定向之外，空間相對用語意欲涵蓋元件在使用中或操作中的不同定向。可以其他方式來定向裝置(旋轉90度或以其他定向)，且同樣可相應地解釋本文所使用之空間相對描述詞。
在以下描述中，闡述某些特定細節以便提供對本揭露之各種實施例的透徹理解。然而，熟習此項技術者將理解，本揭露可在沒有這些具體細節的情況下實踐。在其他情況下，為了避免不必要地混淆對本揭露之實施例的描述，未詳細描述與電子組件及製造技術相關聯的公知結構。
除非上下文另外要求，否則在之後的說明書及申請專利範圍全篇中，字詞「包含」及其變型(諸如「包括」及「含有」)應以開放式、包括性意義解釋，亦即，解釋為「包括但不限於」。
諸如第一、第二及第三的序數的使用不一定隱示次序之排序意義，而是僅可在動作或結構之多種情況之間進行區分。
在本說明書全篇中對「一些實施例」或「一實施例」的參考意指，結合該實施例描述的特定特徵、結構或特性包括在至少一些實施例中。因此，片語「在一些實施例中」、「在一實施例中」或「在一些實施例中」在本說明書全篇中各個地方的出現不一定全部係指同一實施例。此外，可在一或多個實施例中以任何適合方式組合特定特徵、結構或特性。
如本說明書及隨附申請專利範圍中所用，除非文中內容另外清楚地規定，單數形式「一」、「一種」及「該」包括複數提及物。亦應當注意，除非文中內容另外清楚地規定，否則用語「或」通常在其包括「及/或」的意義上加以使用。
本揭露之實施例提供一種針對處理半導體晶圓中要利用的複數個佈局中之各者在不同圖案化製程中進行選擇的半導體製程系統。該半導體製程系統包括佈局資料庫及佈局分析器。佈局資料庫包括與各種半導體處理階段相關聯之佈局資料。佈局分析器分析與各佈局相關聯之特徵之分佈及尺寸。佈局分析器將佈局特徵資料與選擇規則資料進行比較。選擇規則資料判定是否除了光刻製程之外利用非垂直粒子轟擊製程來界定與佈局相關聯之特徵。若為佈局選擇了非垂直粒子轟擊製程，則調整佈局以減小某些特徵之間的尺寸。
佈局分析與製程選擇具有各種益處。例如，非垂直離子轟擊製程可用於克服光刻製程之圖案縮放限制。結果是佈局得到改良，佈局特徵正確且可靠地施加至晶圓，且晶圓良率提高。
第1圖係根據一些實施例的半導體製程系統100之方塊圖。半導體製程系統100可對應於處理晶圓102的系統。半導體製程系統100對晶圓102執行複數個半導體製程，以形成導致全功能積體電路的半導體層、介電層、導電層及各種其他結構或組件。
半導體製程系統100包括光刻系統106。光刻系統106可用於將遮罩形成於晶圓102上。該些遮罩具有經選擇以實現特徵之各種佈局的圖案。
在光刻製程中，光刻系統106可將光阻劑沉積於晶圓102上。光刻系統106然後可經由標線利用光刻光輻照晶圓。標線使遮罩之圖案形成於光阻劑中。光刻系統106可引導光刻光自標線反射至晶圓102上。在光刻光已自標線反射出之後，光刻光帶有標線之圖案。光刻光以標線之圖案輻照晶圓102上的光阻劑。光阻劑經光刻光輻照的部分經歷結構變化，使得後續蝕刻製程移除經曝光之光阻劑或未曝光之光阻劑，這視光阻劑之類型而定。剩餘光阻劑對應於具有標線之圖案的遮罩。
在一些實施例中，光刻系統106將圖案施加至光阻劑上以在晶圓102上形成金屬互連結構。該些金屬互連結構可包括在第一方向上延伸的金屬線。一些金屬線在垂直於第一方向的第二方向上彼此分開側邊對側邊分隔距離。一些金屬線沿著第一方向彼此分隔端部對端部分隔距離。在一些情況下，光刻系統106可能無法產生與側邊對側邊分隔距離一樣小的端部對端部分隔距離。換言之，光刻系統106可能無法產生與第二方向上特徵之間分隔距離一樣小的第一方向上特徵之間分隔距離。
在一個實例中，光刻系統106可能無法使側邊對側邊分隔距離大於或等於15 nm。光刻系統106可能僅能夠使端部對端部分隔距離大於或等於30 nm。更大的端部對端部分隔距離對應於更大的晶圓面積消耗。
在一些實施例中，光刻系統106係極紫外(extreme ultraviolet，EUV)光刻系統。EUV光刻系統產生EUV光。如本文所用，用語「EUV光」及「EUV輻射」可互換地利用。在一些實施例中，EUV光具有介於10 nm與15 nm之間的波長。在一個實例中，EUV光具有13.5 nm的中心波長。在光刻製程中，影響可形成於晶圓中的特徵之尺寸的一個因素是光刻製程中所利用的光之波長。因為EUV光具有非常小的波長，所以EUV光可用於在晶圓102上界定非常小的特徵。不同的EUV產生製程可提供不同波長範圍的EUV光及不同的中心波長。因此，在不脫離本揭露之範疇的情況下，EUV光可具有與上述那些相比不同範圍的波長及不同的中心波長。在不脫離本揭露之範疇的情況下，光刻系統106可包括EUV光刻系統之外的光刻系統。
在一些情況下，甚至EUV光刻系統在產生端部對端部分隔距離小於30 nm的特徵時亦可能有困難。因此，相比端部對端部分隔距離與先前所述之側邊對側邊分隔距離一樣小的情況，在特徵之間的端部對端部空間中可能浪費更大量的晶圓面積。
為了減小特徵之間的端部對端部分隔距離，半導體製程系統100包括非垂直粒子轟擊系統108。非垂直粒子轟擊系統108可與光刻系統106結合利用以在光刻製程之後減小特徵之間的端部對端部距離或以其他方式減小遮罩結構之寬度。特別地，在光刻製程已執行且圖案化遮罩以形成於晶圓102上之後，非垂直粒子轟擊系統108可用於減小遮罩結構之寬度，從而減小要在晶圓102中形成的特徵之間的端部對端部距離。
在一些實施例中，粒子轟擊系統以相對於豎直方向成選定角度將粒子朝向晶圓102輸出。豎直方向係垂直於晶圓102之表面。因此，粒子以相對於晶圓102之表面成非豎直角度行進。就此而言，粒子以非垂直角度行進。
粒子轟擊或撞擊對光阻劑進行圖案化之後的剩餘光阻劑結構之側壁。粒子對剩餘光阻劑結構之側壁的撞擊移除剩餘光阻劑結構之一部分。這減小剩餘光阻劑結構之側向寬度。此種藉由定向粒子撞擊減小側向光阻劑尺寸可稱為定向推動。粒子可包括原子、分子、化合物、離子或其他粒子。
在一些實施例中，非垂直粒子轟擊系統108係粒子轟擊系統。在此情況下，粒子係離子。粒子轟擊系統將離子束朝向晶圓102輸出。離子束以相對於豎直方向具有一角度的軌跡(即，以非垂直角度)撞擊晶圓102。離子使材料自遮罩結構之側壁脫離，從而減小遮罩結構之側向尺寸。
在一些實施例中，非垂直粒子轟擊系統108係定向電漿蝕刻系統。定向電漿蝕刻系統產生電漿，該電漿發射使遮罩結構之側向表面上的材料破裂的高能離子或其他帶電粒子。可藉由使晶圓相對於法線傾斜或藉由以其他方式產生發射具有選定軌跡的粒子的電漿鞘來選擇高能離子或其他帶電粒子之軌跡。
如本文所用，遮罩特徵對應於形成於光阻劑或其他遮罩層中的溝槽及開孔。因此，兩個特徵之間的端部對端部分隔距離對應於光阻劑或其他遮罩層的將兩個特徵分隔的側向寬度。藉由利用粒子轟擊製程減小光阻劑或其他遮罩層之側向寬度，減小了特徵之間的端部對端部分隔距離，從而使得能夠更充分地使用可用晶圓面積。
在一個實例中，端部對端部分隔距離之減小使得接觸通孔能夠更靠近地放置。若遮罩中的兩個特徵對應於分隔初始端部對端部距離的兩個金屬線，且若佈局設計需要導電通孔接觸金屬線中之各者，則這兩個觸點在金屬線之間的端部對端部距離減小的情況下可更靠近地放置。因此，減小特徵之間的端部對端部距離可導致晶圓102中其他互連結構的更密集形成。
在一些實施例中，粒子轟擊系統108在多個步驟中用粒子轟擊光阻劑結構。在粒子轟擊步驟中，粒子以相對於豎直方向成一角度行進，具有能量及劑量位準。在後續的第二粒子轟擊步驟中，粒子束之一或多個態樣自第一粒子轟擊步驟改變。因此，在第二粒子轟擊步驟中，粒子束之行進角度、能量或劑量位準中之一或多者自粒子轟擊步驟改變。相比僅執行單個粒子轟擊步驟的情況或第二粒子轟擊步驟與第一粒子轟擊步驟相同的情況，具有不同特性的這兩個粒子轟擊步驟導致更有效地減小剩餘光阻劑特徵之寬度。
半導體製程系統100包括佈局資料庫110。佈局資料庫110包括複數種佈局112。各佈局112指示在特定處理階段要在晶圓102中形成的特徵之圖案。例如，第一佈局可指示半導體基板之將在該處形成N型井的區域。第二佈局可指示半導體基板之將在該處形成P型井的區域。第三佈局112可指示將在該處蝕刻溝槽以界定半導體鰭的區域。另一種佈局可指示將在其中在第一層間介電層中形成金屬線及導電通孔的區域。另一種佈局可指示將在其中在第二層間介電層中形成金屬線及導電通孔的區域。在處理晶圓102時自始至終都可利用大量佈局112。
一般而言，一或多個光刻製程可與各佈局112相關聯。可為各佈局112產生一或多個遮罩或標線。標線帶有佈局112之圖案或在已執行各種半導體製程之後自其實現佈局的晶種圖案。光刻製程將標線之圖案施加至晶圓102上的光阻劑上。
佈局112之一個實例是模擬圖形資料庫系統(graphic database system，GDS)佈局，但可使用其他類型或格式的佈局。可利用產生用於半導體處理的佈局的一或多個專用軟體程式來產生佈局112，可根據佈局產生光刻標線。
半導體製程系統100包括佈局分析器114。佈局分析器114用以分析各佈局112。佈局分析器114用以為各佈局112選擇是否利用粒子轟擊系統108來減小初始光刻圖案化之後遮罩特徵之間的端部對端部距離。
當佈局分析器114分析佈局112時，佈局分析器114萃取與該佈局112相關聯之佈局特徵資料116。佈局特徵資料116可包括與佈局112中的特徵之尺寸、形狀及位置相關的資料。佈局分析器114基於佈局分析器114自佈局112萃取的佈局特徵資料116判定在執行與佈局112相關聯之光刻系統之後是否應當利用利用粒子轟擊系統108。
佈局特徵資料116可包括與佈局112之相鄰特徵相關聯之側邊對側邊分隔距離。如先前所述，對於在第一方向上彼此成一直線延伸的兩個相鄰特徵，端部對端部分隔距離對應於第一方向上兩個特徵之相鄰端之間的距離。因此，端部對端部分隔距離可對應於佈局112之兩個特徵之兩個相鄰端之間的距離。
在一些實施例中，佈局特徵資料116包括節距資料。節距資料包括與跟佈局112相關聯之一或多個節距相關的資料。節距可對應於兩個相鄰特徵之類同部分之間的距離。例如，若佈局112包括兩個相鄰金屬線，則與這兩個金屬線相關聯之節距可係第一金屬線之邊緣與第二相鄰金屬線之相同邊緣之間的距離。
佈局特徵資料116可包括佈局中的大量相鄰特徵的端部對端部分隔距離及側邊對側邊分隔距離。在一些情況下，佈局特徵資料116可包括與佈局112相關聯之每個側邊對側邊分隔距離及端部對端部分隔距離。在其他情況下，佈局特徵資料116可包括與跟佈局112相關聯之特徵的採樣相關聯之側邊對側邊分隔距離及端部對端部分隔距離。在一些情況下，佈局特徵資料116可包括與佈局112之選定區域中的特徵相關聯之分隔距離。在一個實例中，佈局分析器114萃取與佈局112之5 μm×5 μm部分相關聯之分隔距離，但在不脫離本揭露之範疇的情況下，可利用其他面積值。佈局特徵資料116可包括以下的節距資料：佈局112之所有節距、佈局112之節距的採樣或佈局112之選定區域之所有節距。
特徵資料116可包括各種類型的特徵測量的臨界資料。例如，特徵資料116可包括臨界端部對端部分隔距離。佈局特徵資料116可指示佈局中的各端部對端部分隔距離是否小於或大於臨界端部對端部分隔距離。特徵資料116可包括臨界側邊對側邊分隔距離，且可指示佈局112中的各側邊對側邊分隔距離是否小於、大於或等於臨界側邊對側邊分隔距離。特徵資料116可包括臨界節距值及臨界關鍵尺寸值以及佈局112中關鍵尺寸中的各節距的對應資料。
在一些實施例中，佈局特徵資料116包括關鍵尺寸(critical dimension，CD)資料。CD資料包括與跟佈局112相關聯之一或多個CD相關的資料。與特徵相關聯之CD可對應於與該特徵相關聯之最小尺寸。例如，若佈局112包括具有100 nm長度及15 nm寬度的金屬線，則與該金屬線相關聯之CD可為與寬度相關聯之15 nm，這是因為寬度係金屬線的最小側向尺寸。
佈局分析器114可包括選擇規則資料118。選擇規則資料118可包括用於判定是否應當對特定佈局112利用粒子轟擊系統108的規則或準則。佈局分析器114將佈局特徵資料116與選擇規則資料118進行比較。佈局分析器114基於選擇規則資料118與佈局特徵資料116之比較判定是否應當對佈局利用粒子轟擊系統。
在一些實施例中，選擇規則資料118可基於佈局112之一或多個端部對端部分隔距離是否大於臨界端部對端部分隔距離判定是否應當實施粒子轟擊系統108。在此情況下，若任何端部對端部分隔距離大於臨界端部對端部分隔距離，則佈局分析器114判定應當與該佈局相關聯地利用非垂直粒子轟擊系統108。否則，在沒有粒子轟擊系統108的情況下可利用光刻系統106。
在一個實例中，臨界端部對端部分隔距離為30 nm。此臨界端部對端部分隔距離可用於光刻系統106本身無法產生小於30 nm的端部對端部分隔距離的情況。在不脫離本揭露之範疇的情況下，可利用其他臨界端部對端部分隔距離。
在一些實施例中，選擇規則資料118可基於佈局112之一或多個側邊對側邊分隔距離是否大於臨界側邊對側邊分隔距離判定是否應當實施粒子轟擊系統108。在此情況下，若任何側邊對側邊分隔距離小於臨界端部對端部分隔距離，則佈局分析器114判定應當利用EUV光刻系統106來進行與該佈局相關聯之光刻製程。否則，在沒有粒子轟擊系統108的情況下可利用光刻系統106。
在一個實例中，臨界側邊對側邊分隔距離為15 nm。此臨界側邊對側邊分隔距離可用於光刻系統106本身無法產生小於15 nm的側邊對側邊分隔距離的情況。在不脫離本揭露之範疇的情況下，可利用其他臨界側邊對側邊分隔距離。
在一些實施例中，選擇規則資料118可基於小於臨界端部對端部分隔距離的端部對端部分隔距離之百分率是否小於臨界百分率判定是否應當實施粒子轟擊系統108。例如，臨界百分率可介於45%與55%之間。若小於臨界端部對端部分隔距離的端部對端部分隔距離之百分率小於臨界百分率，則佈局分析器114可選擇在光刻製程之後使用粒子轟擊系統108。
在一些實施例中，選擇規則資料118可包括與端部對端部分隔距離及側邊對側邊分隔距離二者相關的規則。選擇規則資料118可指示：若一或多個側邊對側邊分隔距離小於臨界側邊對側邊分隔距離且若一或多個端部對端部分隔距離大於臨界端部對端部分隔距離，則佈局分析器114應當選擇在與佈局相關聯之光刻製程之後利用粒子轟擊系統108。
在一些實施例中，選擇規則資料118可包括與端部對端部分隔距離、側邊對側邊分隔距離、節距、CD及其他特性相關的多個規則。選擇規則資料118可指示佈局分析器114應當基於各種選擇規則的遵守或違反來選擇使用粒子轟擊系統108。
在一些實施例中，佈局分析器114基於佈局特徵資料116及選擇規則資料118產生佈局分數。該分數可基於佈局特徵資料116滿足(或違反)的選擇規則資料的數目。對粒子轟擊系統108的選擇可基於佈局分數。例如，可將與佈局相關聯之佈局分數與臨界佈局分數進行比較，且可基於佈局分數與臨界佈局分數之比較來選擇粒子轟擊系統108。
半導體製程系統100亦可包括佈局調整系統122。佈局調整系統可在佈局分析器114判定應當利用非垂直粒子轟擊製程之後調整佈局112。在一個實例中，由於因使用粒子轟擊製程導致的端部對端部分隔距離縮小，非垂直粒子轟擊製程可導致你能夠將導電通孔更靠近地放置在佈局中。可能需要調整界定這些導電通孔放置的佈局。此外，亦可能需要調整晶圓中導電通孔上方及下方的特徵之佈局112，以考慮導電通孔的新放置。因此，佈局調整系統122可在對非垂直粒子轟擊系統108的選擇導致某些特徵放置發生改變之後自動調整佈局以達成兼容性。
半導體製程系統100包括半導體製程設備104。通常，半導體晶圓102在製造期間經歷大量製程。這些製程可包括薄膜沉積、蝕刻製程、摻雜劑植入製程、退火製程、磊晶生長製程、化學機械平坦化(chemical mechanical planarization，CMP)製程及其他類型的製程。半導體製程設備104包括對晶圓執行半導體製程的工具及其他設備。在實踐中，光刻系統106及非垂直粒子轟擊系統108可係半導體製程設備104之部分。
第2A圖例示出根據一些實施例的佈局112。佈局112與在特定處理階段的要在晶圓102中實現的特徵之所要圖案之俯視圖相對應。在第2A圖之實例中，佈局112與要在諸如層間介電層的基板中形成的金屬線之俯視圖相對應。佈局112並非實際的晶圓，只是要在晶圓中實現的特徵之圖案。因此，佈局112係如關於第1圖所描述的儲存於佈局資料庫110中的佈局計劃的視覺表示。
佈局112包括金屬線130、132、134及136。在第2A圖之視圖中，金屬線130沿著X方向不間斷地延伸。在第2A圖之視圖中，金屬線132亦沿著X方向不間斷地延伸。金屬線134定位於金屬線130與132之間且沿著X方向延伸。金屬線136定位於金屬線130與132之間且沿著X方向延伸。金屬線134及136沿著X方向彼此對準。
金屬線130具有最靠近金屬線134及136的邊緣142。金屬線134具有最靠近金屬線130之邊緣142的邊緣144。金屬線136具有離金屬線130之邊緣142最遠的邊緣145。金屬線144具有端部146。金屬線136具有端部148。
金屬線134與金屬線130分隔側邊對側邊(或邊緣對邊緣)分隔距離D S。分隔距離D S對應於金屬線134之邊緣144與金屬線130之邊緣142之間沿著Y方向的側向距離。儘管未詳細解釋，但金屬線136亦與金屬線130分隔相同的分隔距離D S。
金屬線134與金屬線136分隔端部對端部分隔距離D E。端部對端部分隔距離D E對應於金屬線134之端部146與金屬線136之端部148之間的距離。由於金屬線136之端部148及金屬線134之端部146是修圓的，因此分隔距離D E對應於端部146及148之最靠近點之間的距離。
金屬線140及金屬線130界定金屬線節距P L。節距P L對應於金屬線130之邊緣142與金屬線136之邊緣145之間的距離。儘管未在第2A圖中詳述，但金屬線130與金屬線134之間的節距與節距P L相同。
金屬線136具有關鍵尺寸CD。關鍵尺寸CD對應於金屬線136之最小尺寸。在此實例中，CD對應於金屬線136之寬度及Y方向。
第2A圖之佈局112界定導電通孔138及140之位置。導電通孔138在金屬線134之端部146附近接觸金屬線134。導電通孔140在金屬線136之端部148附近接觸金屬線136。導電通孔138及140可對應於自更高層級延伸以接觸金屬線134及136的導電通孔。替代地，導電通孔138及140可對應於自金屬線134及136向下延伸至在下文進一步描述的導電結構的導電通孔。導電通孔分隔節距P V。節距P V可對應於自導電通孔138之中心至導電通孔140之中心的距離。
佈局112對應於其中金屬線130、132、134及136利用光刻製程但沒有非垂直粒子轟擊製程圖案化的佈局。因此，端部對端部分隔距離D E大於側邊對側邊分隔距離D S。這可能是由於光刻系統106的限制或由於其他因素造成的。
在一個實例中，側邊對側邊距離D S介於10 nm與20 nm之間。端部對端部分隔距離D S介於25 nm與35 nm之間。通孔節距P V介於35 nm與45 nm之間。線節距P L介於25 nm與35 nm之間。CD介於10 nm與15 nm之間。在不脫離本揭露之範疇的情況下，對於佈局112，可利用這些距離之外的距離。
在一些實施例中，佈局分析器114可分析佈局112且可萃取佈局特徵資料116。佈局特徵資料包括金屬線130、132、134及136中之各者之側邊對側邊分隔距離D S、端部對端部分隔距離D E、通孔節距P V、線節距P L及CD。佈局分析器114將佈局特徵資料116與選擇規則資料118進行比較。選擇規則資料可指示：若存在端部對端部距離大於臨界距離(例如，30 nm)，則應當利用粒子轟擊系統108來減小端部對端部分隔距離D E。佈局分析器114可利用其他分隔規則或分隔規則集合來判定是否應當與佈局112相關聯地利用粒子轟擊系統108。
在第2A圖之實例中，佈局分析器114判定應當利用粒子轟擊系統108來減小端部對端部分隔距離D E。在佈局分析器114判定應當利用粒子轟擊系統108來減小端部對端部分隔距離D E之後，佈局調整系統122調整佈局112。調整後的佈局112在第2B圖中示出。
第2B圖係佈局調整系統122根據佈局分析器114對利用粒子轟擊系統108的選擇進行調整之後的第2A圖之視覺表示112。儘管未在第2B圖中示出，但佈局調整系統122可回應於調整佈局112而調整第2B圖之佈局112下方及上方的其他層之佈局。
在第2B圖中，佈局112考慮了將由粒子轟擊系統108執行的粒子轟擊製程。粒子轟擊製程具有將金屬線134之端部146朝向金屬線136之端部148推動及將金屬線136之端部148朝向金屬線134之端部146推動的效果。結果是端部對端部分隔距離D E大大減小。此外，通孔節距P V亦大大減小。結果是晶圓102之面積得到更有效的利用。粒子轟擊製程之細節在下文中進一步闡述。
在第2A圖中分隔距離D E介於25 nm與35 nm之間的實例中，第2B圖中的分隔距離D E現在可介於10 nm與15 nm之間。可能已介於35 nm與45 nm之間的通孔節距現在介於20 nm與25 nm之間。在不脫離本揭露之範疇的情況下，可利用其他距離及距離變化。Y方向上的尺寸不會因第2A圖及第2B圖之實例中的粒子轟擊製程而改變。然而，在實踐中，亦可執行粒子轟擊製程以減小Y方向上的分隔距離。
第3A圖係根據一個實施例的在處理中間階段的晶圓102之剖面圖。晶圓102包括基板150及形成於基板150上的一層光阻劑152。基板150可包括介電層、導電層、半導體層或其他類型的材料。在一個實例中，基板150係層間介電層，諸如氧化矽、氮化矽或其他合適的介電材料。
在第3B圖中，已執行光刻製程。光阻劑152已經由帶有根據佈局112的圖案的標線被光刻光輻照。在經光刻光輻照之後，光阻劑152之未輻照的部分被移除。
光阻劑152係已用初始圖案化製程圖案化的光阻劑之殘餘物。初始圖案化製程可包括標準光刻圖案化，諸如將紫外光曝露於遮罩以及移除經曝光或未曝光之光阻劑。圖案化在光阻劑152中形成溝槽154。第3B圖中剩餘的光阻劑結構152具有側壁156、側壁158及頂表面160。
溝槽154分隔端部對端部分隔距離D E。端部對端部分隔距離對應於光阻劑152在溝槽154之間的最窄點處的寬度。
第3C圖係在第3B圖之處理階段的晶圓102之俯視圖。第3C圖亦例示出截取第3B圖之剖面所沿著的切割線B。第3B圖之俯視圖例示出形成於光阻劑152中的四個溝槽154。第3C圖亦例示出如何修圓溝槽154之端部。這是經常在形成於光阻劑中的特徵中產生修圓端部的光刻製程的結果。這些修圓端部通常轉移至基於光阻劑152的圖案形成的特徵。
第3D圖係根據一些實施例的在粒子轟擊製程期間的晶圓102之剖面圖。粒子轟擊製程可由第1圖之非垂直粒子轟擊系統108執行。第3D圖例示出光阻劑152之側壁156之粒子轟擊步驟。自粒子轟擊系統108之離子源發射粒子162。粒子162以相對於豎直方向成角度θ行進。可認為粒子轟擊製程係非垂直粒子轟擊製程。
在一些實施例中，角度θ相對於豎直方向在35°與65°之間。在不脫離本揭露之範疇的情況下，對於θ，可利用其他角度。粒子162可具有介於0.5 keV與8.0 keV之間的能量。粒子轟擊製程可具有介於1E15與1E16粒子之間的劑量。粒子162可包括離子。在一個實例中，離子係氬離子。在不脫離本揭露之範疇的情況下，可利用其他角度、能量、劑量及類型的粒子。
第3D圖例示出在光阻劑152之側壁156之粒子轟擊步驟之後的晶圓102。如與第3B圖比較可看出，已自光阻劑152之側壁156及自光阻劑152之頂表面160移除光阻劑材料。移除係粒子162轟擊的結果。
第3E圖係根據一些實施例的在光阻劑152之側壁158之粒子轟擊製程期間的晶圓102之剖面圖。側壁158之粒子轟擊製程可與側壁156之粒子轟擊製程具有相同的角度、能量、劑量及離子物種。為清楚起見，第3E圖例示出來自與第3D圖中不同的方向的粒子162之軌跡。然而，在實踐中，在第3D圖與第3E圖之間，晶圓102在XY平面中旋轉180°。晶圓102之旋轉允許在不移動粒子源的情況下粒子源轟擊光阻劑152之側壁158。
在第3D圖及第3E圖之粒子轟擊製程之後，光阻劑152在溝槽154之間變窄。這對應於比第3B圖中小的端部對端部分隔距離D E。在第3D圖及第3E圖之粒子轟擊製程之後，光阻劑152之厚度減小。在一些實例中，粒子轟擊製程可將端部對端部分隔距離減小15 nm至20 nm之間，但在不脫離本揭露之範疇的情況下，分隔距離之其他變化是可能的。
第3F圖係在第3E圖所示之處理階段的晶圓102之俯視圖。第3F圖之俯視圖例示出溝槽154之端部對端部分隔距離D E相對於第3C圖已顯著減小。此外，溝槽154之尺寸及Y方向沒有顯著改變。在粒子轟擊製程之後，溝槽154之端部保持修圓形狀。
在第3G圖中，已執行蝕刻製程。蝕刻製程以光阻劑152之圖案蝕刻基板150。特別地，光阻劑152中的溝槽150向下延伸至基板150中。蝕刻製程係在向下方向上進行蝕刻的各向異性蝕刻製程。蝕刻製程可包括濕蝕刻、乾蝕刻或其他類型的蝕刻。第3G圖之蝕刻製程之效果係將光阻劑152之圖案轉移至基板150。
在第3H圖中，導電材料已沉積於溝槽154中。在沉積導電材料之後，執行平坦化製程，該平坦化製程將導電材料及光阻劑152之剩餘部分自溝槽154之外部移除。結果是導電材料僅保留於溝槽154及基板150中。導電材料可包括鎢、鋁、鈦、銅、金、鉭或其他導電材料。沉積製程可包括ALD、PVD、CVD或其他合適的沉積製程。
導電材料之沉積導致在溝槽154中形成金屬線134及136。金屬線在晶圓102中的佈局對應於第2B圖之佈局112。這在第3I圖之俯視圖中可更容易地看到。
第3I圖係在第3H圖之處理階段的晶圓102之俯視圖。第3I圖之俯視圖例示出金屬線130、132、134及136已藉由導電材料之沉積而形成於溝槽154及基板150中。儘管在第3I圖中不明顯，但端部對端部分隔距離D E可小於或等於側邊對側邊分隔距離D S。第2B圖之佈局已藉由在初始光刻製程之後利用非垂直粒子轟擊製程實現。可在不使用額外遮罩的情況下實現端部對端部分隔距離D E之減小。因此，包括粒子轟擊製程在處理時間及資源方面是昂貴的，因為沒有利用額外的光刻製程。第3I圖亦例示出導電通孔138及140將自上方接觸金屬線134及136的位置。
在一個實例中，側邊對側邊距離DS介於10 nm與20 nm之間。端部對端部分隔距離D E介於10 nm與20 nm之間。通孔節距P V介於15 nm與25 nm之間。線節距P L介於25 nm與35 nm之間。CD介於10 nm與15 nm之間。在不脫離本揭露之範疇的情況下，對於佈局112，可利用這些距離之外的距離。
第4圖係根據一些實施例的晶圓102之金屬線134之放大俯視圖。第4圖之視圖對應於在已執行光刻製程及粒子轟擊製程二者之後的金屬線134。在已執行粒子轟擊製程之後，金屬線134之端部保持修圓形狀。換言之，在遮罩層之粒子轟擊製程之後，遮罩層中的溝槽保持修圓形狀。在遮罩下方在基板中蝕刻對應的溝槽。金屬線134然後在溝槽中形成於基板中。在遮罩層之粒子轟擊製程之後，基板中的溝槽具有遮罩層之修圓端部。金屬線134亦具有修圓端部。
在一些實施例中，根據粒子轟擊製程形成的金屬線134導致金屬線134之修圓邊緣與假設點P之間大於或等於金屬線134之CD除以四的最小距離R。因此，距離R可藉由以下關係給出：
Figure 02_image001
點P對應於自端部146繪製的豎直線與自金屬線134之邊緣144延續的水平線相交的點。在不脫離本揭露之範疇的情況下，R可具有其他特性或關係。
在端部對端部距離D E小於或等於側邊對側邊分隔D S的情況下，金屬線134可具有由上述關係給出的距離R。這可不同於用於形成小於或等於D S的端部對端部距離的其他製程。例如，可用於形成小於或等於D S的端部對端部距離D E的另一種製程係執行兩個光刻製程。在第一光刻製程之後，金屬線134及136將係單個連續金屬線。然後利用第二光刻製程來蝕刻將金屬線134及136電分隔的裂縫。然而，在此情況下，金屬線134及136之端部將不是修圓的，而是矩形的。雖然這可產生小的端部對端部分隔距離D E，但執行如上所述的與粒子轟擊製程相結合的單個光刻製程比執行兩個光刻製程更具成本效益。這是由於與光刻製程相關聯之額外時間及成本以及與第二遮罩相關聯之覆蓋/對準誤差的可能性所致。
由於光刻製程可能只能達成30 nm的端部對端部分隔距離，因此使用非垂直轟擊製程將端部對端部分隔減小至大約15 nm或更小是有益的。此外，非垂直粒子轟擊製程看產生小於或等於側邊對側邊分隔距離的端部對端部分隔。
第5A圖係根據一些實施例的在初始光刻製程之後的晶圓102之俯視圖。光刻製程包括在一層光阻劑152中圖案化溝槽154。替代地，晶圓102之頂部可包括在與光阻劑152不同的遮罩層中、或一層光阻劑152中及基板150中形成的溝槽154。溝槽具有端部對端部分隔距離D E、側邊對側邊分隔距離D S及線節距P L。在一個實例中，側邊對側邊分隔距離D S為約15 nm，端部對端部分隔距離D E為約30 nm，在線節距中為約30 nm。在不脫離本揭露之範疇的情況下，對於示出第5A圖的佈局，可利用其他尺寸。
第5B圖係在已執行粒子轟擊製程之後的第5A圖之晶圓102之俯視圖。粒子轟擊製程具有減小溝槽154之間的端部對端部分隔距離D E的效果。節距P L中的側邊對側邊分隔距離D S實質上不改變。粒子轟擊製程具有致使端部對端部分隔距離D E資料值小於或等於側邊對側邊分隔距離D S的效果。替代地，端部對端部分隔距離D E仍可略大於側邊對側邊分隔距離D S。
在一個實例中，在粒子轟擊製程之後，端部對端部分隔距離D E為約14 nm，側邊對側邊分隔距離D S為約14nm，且線節距P L為約30 nm。在不脫離本揭露之範疇的情況下，可利用粒子轟擊製程達成其他尺寸。
第6A圖及第6B圖係根據一些實施例的多個粒子轟擊製程的使用。在第6A圖中，根據一些實施例的初始光刻製程。光刻製程包括在一層光阻劑152中圖案化溝槽154。在第6A圖中，執行第一粒子轟擊製程。在第一粒子轟擊製程期間，利用具有第一能量、相對於豎直方向成第一角度及第一劑量或耗用時間的粒子轟擊晶圓102。第一粒子轟擊製程之離子特性可選擇成使得端部對端部分隔距離D E幾乎沒有變化或沒有變化。第一粒子轟擊製程之特性可經選擇以為第二粒子轟擊製程製備光阻劑152。
在第6B圖中，執行粒子轟擊製程之第二步驟。在粒子轟擊製程之第二步驟期間，利用具有第二能量、相對於豎直方向成第二角度及第二劑量或耗用時間的粒子轟擊晶圓102。第二粒子轟擊製程之離子特性可選擇成使得顯著減小端部對端部分隔距離D E。在第二粒子轟擊步驟期間，第二能量、第二角度及第二劑量或耗用時間中之一或多者不同於第一能量、第一角度及第一劑量或耗用時間。第一粒子轟擊製程及第二粒子轟擊製程之組合的結果是端部對端部分隔距離D E相對於第一粒子轟擊製程及第二粒子轟擊製程之前的端部對端部分隔距離D E大大減小。
粒子轟擊系統108在多個步驟中用粒子轟擊晶圓102。在第一粒子轟擊步驟中，粒子以相對於豎直方向成一角度行進，具有能量及劑量位準。在後續的第二粒子轟擊步驟中，離子束之一或多個態樣自第一粒子轟擊步驟改變。因此，在第二粒子轟擊步驟中，離子束之行進角度、能量或劑量位準中之一或多者自第一粒子轟擊步驟改變。相比僅執行單個粒子轟擊步驟的情況或第二粒子轟擊步驟與第一粒子轟擊步驟相同的情況，具有不同特性的這兩個粒子轟擊步驟導致更有效地減小剩餘光阻劑特徵之寬度。
在一個實例中，在第一粒子轟擊步驟中，以相對於豎直方向成第一角度將粒子朝向晶圓102輸出。在後續的第二粒子轟擊步驟中，以不同於第一角度的第二角度將粒子朝向晶圓102輸出。此種不同粒子轟擊角度之組合降低遮蔽的影響並導致有效移除光阻劑。遮蔽可能降低粒子轟擊製程的有效性。
在一個實例中，在第一粒子轟擊步驟中，以第一能量將粒子朝向晶圓102輸出。在後續的第二粒子轟擊步驟中，以不同於第一能量的第二能量將粒子朝向晶圓102輸出。此種不同粒子轟擊能量之組合減少硬化並導致有效的光阻劑移除。離子的能量對應於離子的動能。對於相同質量的兩個粒子，具有更多能量的離子將比具有更少能量的離子具有更高的速度。
在一個實例中，在第一粒子轟擊步驟中，將第一劑量的粒子自粒子轟擊系統輸出至晶圓102。在後續的第二粒子轟擊步驟中，將與第一劑量不同的第二劑量的粒子自粒子轟擊系統輸出至晶圓102。如本文所用，劑量對應於在給定粒子轟擊步驟中轟擊晶圓102的粒子數目。更高的粒子轟擊劑量對應於更大數目的粒子轟擊晶圓102。若對於兩個粒子轟擊步驟，每秒的粒子數目是恆定的，則更高的劑量可對應於轟擊晶圓102持續更長的時間週期。
在實踐中，將針對光阻劑結構之各側執行這兩個粒子轟擊步驟。若光阻劑結構被認為是具有兩個豎直側及頂表面的豎直壁，則在一個實施例中，將首先對一個豎直側執行這兩個粒子轟擊步驟，且然後對另一個豎直側執行這兩個粒子轟擊步驟。因此，在已對第一豎直側執行這兩個粒子轟擊步驟之後，然後將對第二豎直側執行這兩個粒子轟擊步驟。為了達成這一點，在前兩個粒子轟擊步驟之後，將晶圓102在X-Y平面中旋轉180°。然後在旋轉之後執行後兩個粒子轟擊步驟。
在一個實施例中，首先對光阻劑結構之第一豎直側執行第一粒子轟擊步驟。然後將晶圓在X-Y平面中旋轉180°，且然後對光阻劑結構之第二豎直側執行第一粒子轟擊步驟。然後對光阻劑結構之第二豎直側執行第二粒子轟擊步驟。然後將晶圓在X-Y平面中旋轉180°，且對光阻劑結構之第一豎直側執行第二粒子轟擊步驟。
第7A圖係根據一些實施例的在處理中間階段的晶圓102之剖面圖。在第7A圖中，已在第一光刻製程中對一層光阻劑152進行圖案化以形成遮罩。圖案化製程在光阻劑152中形成複數個溝槽154。遮罩形成於基板150上。基板150可包括複數個層。
在第7A圖中，基板150包括第一層164、第二層166、第三層168及第四層170。在一個實例中，層164包括正矽酸乙酯(TEOS)，層166包括氮化鈦，層168包括TEOS，層170包括有機聚合物材料或其他類型的介電層。在不脫離本揭露之範疇的情況下，對於基板150，可利用其他材料及數目的層及層組合。
在第7B圖中，執行粒子轟擊製程。粒子轟擊製程將材料自分隔溝槽154的光阻劑結構152移除。粒子轟擊製程具有減小光阻劑結構152之側向寬度的效果。在一些實施例中，僅對光阻劑結構152之一側執行粒子轟擊製程。對光阻劑結構152之單側的粒子轟擊製程可導致光阻劑結構152之寬度的充分減小，以使得不利用對光阻劑結構152之另一側的粒子轟擊製程。替代地，可對光阻劑結構152之兩側執行粒子轟擊製程。
第8A圖係根據一些實施例的在初始光刻製程之後的晶圓102之等角視圖。光刻製程包括在一層光阻劑152中圖案化溝槽154。光阻劑152定位於基板150上。基板150可包括氧化矽或另一種材料。替代地，晶圓102可包括在與光阻劑152不同的遮罩層中、或一層光阻劑152中及基板150中形成的溝槽154。基板150可對應於硬質遮罩層。
在第8B圖中，執行粒子轟擊製程。粒子162以非垂直角度轟擊光阻劑152，如先前所述。第8C圖係在已執行粒子轟擊製程之後的晶圓102之視圖。粒子轟擊製程已移除光阻劑材料且已加寬溝槽154。在粒子轟擊製程之後，溝槽154保持修圓端部。
第9圖係根據一些實施例的粒子轟擊系統108之圖解。粒子轟擊系統108係離子轟擊系統。離子轟擊系統可對應於與離子植入系統相似的系統。離子轟擊系統係可關於第1圖至第8B圖描述的製程、系統及組件利用的粒子轟擊系統108的一個實例。粒子轟擊系統108包括離子源172。該離子源發射離子流162。在一個實例中，離子係氬離子，但在不脫離本揭露之範疇的情況下，可利用其他類型的粒子。
系統108包括離子選擇磁體174。離子選擇磁體藉由建立磁場來改變粒子162之軌跡。因為粒子162帶有淨電荷，所以粒子162之軌跡在粒子162穿過磁場時改變。具有特定電荷對質量比率的粒子將被離子選擇磁體成功地引導至離子選擇開孔176。不帶有淨電荷的粒子將被離子選擇磁體174重新引導。不帶有選定電荷對質量比率的粒子將不被引導至離子選擇開孔176。粒子轟擊系統108可包括各種開孔、濾波器及裝置以將帶狀離子束162引導至晶圓102上。
系統108包括晶圓支撐件178。晶圓支撐件178用以支持晶圓102。晶圓支撐件178亦可傾斜、平移及旋轉。晶圓支撐件178之傾斜角度定義粒子轟擊角度θ。換言之，調整晶圓支撐件178之傾斜角度對應於調整粒子轟擊角度θ。晶圓支撐件178之平移對應於上下或左右移動晶圓支撐件178。晶圓支撐件178之平移使得晶圓102之不同部分能夠被粒子轟擊。晶圓支撐件178之旋轉使得能夠轟擊光阻劑結構之相反側。例如，參考第3圖中的第3D圖及第3E圖，粒子轟擊光阻劑152之第一側156。在第3D圖中，晶圓支撐件178已使晶圓旋轉180°，使得粒子轟擊光阻劑152之第二側158。在不脫離本揭露之範疇的情況下，可利用其他組態的粒子轟擊系統108。
第10圖係根據一些實施例的方法1000之流程圖。方法1000可利用關於第1圖至第9圖描述的系統、製程及結構。在操作1002處，方法1000包括儲存與用於晶圓的第一佈局相關聯之佈局資料之步驟。佈局資料之一個實例係第1圖之佈局資料110。晶圓之一個實例係第1圖之晶圓102。在操作1004處，方法1000包括自佈局資料萃取指示與第一佈局之特徵相關聯之尺寸的特徵資料之步驟。特徵資料之一個實例係第1圖之特徵資料116。在操作1006處，方法1000包括將特徵資料與選擇規則進行比較之步驟。選擇規則之一個實例係第1圖之選擇規則資料118。在操作1008處，方法1000包括回應於特徵資料滿足選擇規則而選擇非垂直粒子轟擊製程來實現晶圓中的佈局之步驟。
第11圖係根據一些實施例的方法1100之流程圖。方法1100可利用關於第1圖至第10圖描述的系統、製程及結構。在操作1102處，方法1100包括分析與晶圓處理相關聯之佈局之步驟。佈局之一個實例係第1圖之佈局112。在操作1104處，方法1100包括基於與佈局之特徵相關聯之尺寸為佈局選擇非垂直粒子轟擊製程之步驟。在操作1106處，方法1100包括根據佈局之圖案利用光刻製程在晶圓上的遮罩中界定第一溝槽及第二溝槽之步驟。第一溝槽及第二溝槽之一個實例係第3C圖之溝槽154。遮罩之一個實例係第3C圖之光阻劑152。晶圓之一個實例係第1圖之晶圓102。在操作1108處，方法1100包括藉由對晶圓執行非垂直粒子轟擊製程來調整第一溝槽及第二溝槽之尺寸之步驟。
本揭露之實施例提供一種針對處理半導體晶圓中要利用的複數個佈局中之各者在不同圖案化製程中進行選擇的半導體製程系統。該半導體製程系統包括佈局資料庫及佈局分析器。佈局資料庫包括與各種半導體處理階段相關聯之佈局資料。佈局分析器分析與各佈局相關聯之特徵之分佈及尺寸。佈局分析器將佈局特徵資料與選擇規則資料進行比較。選擇規則資料判定是否除了光刻製程之外利用非垂直粒子轟擊製程來界定與佈局相關聯之特徵。若為佈局選擇了非垂直粒子轟擊製程，則調整佈局以減小某些特徵之間的尺寸。
佈局分析與製程選擇具有各種益處。例如，非垂直離子轟擊製程可用於克服光刻製程之圖案縮放限制。結果是佈局得到改良，佈局特徵正確且可靠地施加至晶圓，且晶圓良率提高。
在一些實施例中，一種方法包括：儲存與用於晶圓的第一佈局相關聯之佈局資料；及自佈局資料萃取指示與第一佈局之特徵相關聯之尺寸的特徵資料。該方法包括：將該特徵資料與多個選擇規則進行比較；及回應於特徵資料滿足選擇規則而選擇非垂直粒子轟擊製程來實現晶圓中的佈局。
在一些實施例中，一種方法包括：分析與晶圓處理相關聯之佈局；及基於與佈局之特徵相關聯之尺寸為佈局選擇非垂直粒子轟擊製程。方法包括以下步驟：根據佈局之圖案利用光刻製程在晶圓上的遮罩中界定第一溝槽及第二溝槽；及藉由對晶圓執行非垂直粒子轟擊製程來調整第一溝槽及第二溝槽之尺寸。
在一些實施例中，一種裝置包括：基板；第一金屬線，第一金屬線位於基板中，在第一方向上延伸且具有第一修圓端部；及第二金屬線，第二金屬線位於基板中，在第一方向上與第一金屬線成直線地延伸且具有與第一修圓端部分隔端部對端部分隔距離的第二修圓端部。裝置包括：第三金屬線，第三金屬線位於基板中，在第一方向上延伸且在垂直於第一方向的第二方向上與第一金屬線分隔大於或等於端部對端部分隔距離的側邊對側邊分隔距離。
前述內容概述若干實施例之特徵，使得熟習此項技術者可更好地理解本揭露之態樣。熟習此項技術者應瞭解，他們可容易地將本揭露用作設計或修改用於實施相同目的及/或達成本文所介紹之實施例之優點的其他製程及結構的基礎。熟習此項技術者亦應認識到，此類等效構造不脫離本揭露之精神及範疇，且他們可在不脫離本揭露之精神及範疇的情況下在本文中作出各種改變、取代及變更。
100:半導體製程系統 102:晶圓 104:半導體製程設備 106:光刻系統 108:系統 110:佈局資料庫 112:佈局 114:佈局分析器 116:特徵資料 118:選擇規則資料 120:製程選擇資料 122:佈局調整系統 130、132、134、136:金屬線 138、140:導電通孔 142、144、145:邊緣 146、148:端部 150:基板 152:光阻劑/光阻劑結構 154:溝槽 156、158:側壁 160:頂表面 162:粒子 164:層 166:層 168:層 170:層 172:離子源 174:離子選擇磁體 176:離子選擇開孔 178:晶圓支撐件 1000:方法 1002、1004、1006、1008:操作 1100:方法 1102、1104、1106、1108:操作
當結合附圖閱讀以下詳細描述時可最好地理解本揭露之態樣。應注意，根據業內之標準慣例，各種特徵並未按比例繪製。事實上，為了討論清楚起見，可任意增大或減小各種特徵之尺寸。 第1圖係根據一些實施例的半導體製程系統之方塊圖。 第2A圖及第2B圖係根據一些實施例的佈局之俯視圖。 第3A圖至第3I圖係根據一些實施例的在各種處理階段的晶圓之剖面圖及俯視圖。 第4圖係根據一些實施例的晶圓中的金屬線之俯視圖。 第5A圖及第5B圖係根據一些實施例的晶圓之俯視圖。 第6A圖及第6B圖係根據一些實施例的晶圓之俯視圖。 第7A圖及第7B圖係根據一些實施例的晶圓之剖面圖。 第8A圖至第8C圖係根據一些實施例的晶圓之等角視圖。 第9圖係根據一些實施例的非垂直粒子轟擊系統之圖解。 第10圖係根據一些實施例的用於操作半導體處理系統的方法之流程圖。 第11圖係根據一些實施例的用於操作半導體處理系統的方法之流程圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
1000:方法
1002、1004、1006、1008:方法步驟

Claims (20)

  1. 一種方法，包含： 儲存與用於一晶圓的一第一佈局相關聯之佈局資料； 自該佈局資料萃取指示與該第一佈局之多個特徵相關聯之多個尺寸的特徵資料； 將該特徵資料與多個選擇規則進行比較；及 回應於該特徵資料滿足該些選擇規則而選擇一非垂直粒子轟擊製程來實現該晶圓中的該佈局。
  2. 如請求項1所述之方法，進一步包含：回應於選擇該非垂直粒子轟擊製程而調整該第一佈局。
  3. 如請求項2所述之方法，進一步包含：回應於為該第一佈局選擇該非垂直粒子轟擊製程而調整對應於在該第一佈局之前或之後的一晶圓處理階段的一第二佈局。
  4. 如請求項2所述之方法，其中調整該第一佈局包括：使一第一導電通孔位置及一第二導電通孔位置更靠近。
  5. 如請求項1所述之方法，其中該些選擇規則包括在一第一方向上彼此對準的相鄰之多個佈局特徵的一臨界端部對端部分隔距離。
  6. 如請求項2所述之方法，其中該些選擇規則包括在該第一方向上延伸且在垂直於該第一方向的一第二方向上彼此分隔的相鄰之多個佈局特徵的一臨界側邊對側邊分隔距離。
  7. 如請求項1所述之方法，其中該非垂直粒子轟擊製程係一定向電漿蝕刻製程。
  8. 如請求項1所述之方法，其中該非垂直粒子轟擊製程係一離子轟擊製程。
  9. 一種方法，包含： 分析與晶圓處理相關聯之一佈局； 基於與該佈局之多個特徵相關聯之多個尺寸為該佈局選擇一非垂直粒子轟擊製程； 根據該佈局之一圖案利用一光刻製程在一晶圓上的一遮罩中界定一第一溝槽及一第二溝槽；及 藉由對該晶圓執行該非垂直粒子轟擊製程來調整該第一溝槽及該第二溝槽之多個尺寸。
  10. 如請求項9所述之方法，其中該非垂直粒子轟擊製程包括藉由利用多個粒子以一非垂直角度轟擊該晶圓來減小該第一溝槽之一端部與該第二溝槽之一端部之間的一端部對端部分隔距離。
  11. 如請求項10所述之方法，其中該第一溝槽之該端部與該第二溝槽之該端部在該非垂直粒子轟擊製程之前被修圓。
  12. 如請求項11所述之方法，其中該第一溝槽之該端部與該第二溝槽之該端部在該非垂直粒子轟擊製程之後被修圓。
  13. 如請求項10所述之方法，進一步包含： 藉由執行一蝕刻製程將該第一溝槽及該第二溝槽向下延伸至該遮罩下方的一基板中；及 藉由將一導電材料沉積在該基板中的該第一溝槽及該第二溝槽中而在該基板中的該第一溝槽中形成一第一金屬線且在該基板中的該第二溝槽中形成一第二金屬線。
  14. 如請求項13所述之方法，其中該第一金屬線包括一修圓端部且該第二金屬線包括一修圓端部，其中該第一金屬線之該修圓端部在一第一方向上與該第二金屬線之該修圓端部分隔該端部對端部分隔距離。
  15. 如請求項14所述之方法，其中該第一金屬線與相鄰於該第一金屬線的一第三金屬線在垂直於該第一方向的一第二方向上分隔大於或等於該端部對端部分隔距離的一側邊對側邊分隔距離。
  16. 如請求項15所述之方法，其中該端部對端部分隔距離小於或等於15 nm。
  17. 如請求項9所述之方法，其中該遮罩層包括光阻劑。
  18. 一種裝置，包含： 一基板； 一第一金屬線，該第一金屬線位於該基板中，在一第一方向上延伸且具有一第一修圓端部； 一第二金屬線，該第二金屬線位於該基板中，在該第一方向上與該第一金屬線成直線地延伸且具有與該第一修圓端部分隔一端部對端部分隔距離的一第二修圓端部；及 一第三金屬線，該第三金屬線位於該基板中，在該第一方向上延伸且在垂直於該第一方向的一第二方向上與該第一金屬線分隔大於或等於該端部對端部分隔距離的一側邊對側邊分隔距離。
  19. 如請求項18所述之裝置，其中該端部對端部分隔距離小於或等於15 nm。
  20. 如請求項19所述之裝置，其中該第一金屬線包括： 在該第二方向上的一寬度；及 相鄰於該第三金屬線且在該第一方向上延伸的一邊緣，其中該修圓端部與自該第一邊緣在該第一方向上延伸的一第一線及自該修圓端部之一頂端延伸的一第二線之會聚點之間的一最小距離大於或等於該第一金屬線之該寬度除以四。
TW111106441A 2021-06-14 2022-02-22 處理晶圓之方法及半導體裝置 TWI835076B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163210420P 2021-06-14 2021-06-14
US63/210,420 2021-06-14
US17/566,564 US20220399272A1 (en) 2021-06-14 2021-12-30 System and method to reduce layout dimensions using non-perpendicular process scheme
US17/566,564 2021-12-30

Publications (2)

Publication Number Publication Date
TW202248886A true TW202248886A (zh) 2022-12-16
TWI835076B TWI835076B (zh) 2024-03-11

Family

ID=83854914

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111106441A TWI835076B (zh) 2021-06-14 2022-02-22 處理晶圓之方法及半導體裝置

Country Status (5)

Country Link
US (1) US20220399272A1 (zh)
KR (1) KR20220167740A (zh)
CN (1) CN115312375A (zh)
DE (1) DE102022100197A1 (zh)
TW (1) TWI835076B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326698B1 (en) * 2000-06-08 2001-12-04 Micron Technology, Inc. Semiconductor devices having protective layers thereon through which contact pads are exposed and stereolithographic methods of fabricating such semiconductor devices
US8806392B2 (en) * 2012-12-03 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Distinguishable IC patterns with encoded information
US9824894B2 (en) * 2014-04-09 2017-11-21 Tokyo Electron Limited Method for correcting wafer bow from overlay

Also Published As

Publication number Publication date
CN115312375A (zh) 2022-11-08
TWI835076B (zh) 2024-03-11
KR20220167740A (ko) 2022-12-21
DE102022100197A1 (de) 2022-12-15
US20220399272A1 (en) 2022-12-15

Similar Documents

Publication Publication Date Title
US9099530B2 (en) Methods of patterning small via pitch dimensions
US10971368B2 (en) Techniques for processing substrates using directional reactive ion etching
US10347501B2 (en) Enhanced patterning of integrated circuit layer by tilted ion implantation
TWI703618B (zh) 用於圖案化具有所需尺度的材料層的方法
US10373826B2 (en) Metal interconnect structure
TWI729651B (zh) 用於製造半導體元件的方法
US7501348B2 (en) Method for forming a semiconductor structure having nanometer line-width
JP2004134574A (ja) 半導体装置の製造方法
US20090024978A1 (en) Semiconductor device mask, method of forming the same and method of manufacturing semiconductor device using the same
TW202002075A (zh) 半導體元件製造方法
WO2018222915A1 (en) Two-dimensional patterning of integrated circuit layer by tilted ion implantation
TWI835076B (zh) 處理晶圓之方法及半導體裝置
US20050186753A1 (en) FIB exposure of alignment marks in MIM technology
US7303648B2 (en) Via etch process
TWI789254B (zh) 選擇光刻製程的方法及半導體處理系統
TWI820468B (zh) 半導體的製造方法及半導體製程系統
US20220157657A1 (en) Singulating individual chips from wafers having small chips and small separation channels
US20060031068A1 (en) Analysis method
US20220392771A1 (en) Oblique Deposition and Etch Processes
TW202242568A (zh) 半導體元件的製造方法