KR20220159644A - Wafer defect detecting system in semiconductor process - Google Patents

Wafer defect detecting system in semiconductor process Download PDF

Info

Publication number
KR20220159644A
KR20220159644A KR1020210067493A KR20210067493A KR20220159644A KR 20220159644 A KR20220159644 A KR 20220159644A KR 1020210067493 A KR1020210067493 A KR 1020210067493A KR 20210067493 A KR20210067493 A KR 20210067493A KR 20220159644 A KR20220159644 A KR 20220159644A
Authority
KR
South Korea
Prior art keywords
wafer
efem
image
wafer defect
semiconductor process
Prior art date
Application number
KR1020210067493A
Other languages
Korean (ko)
Other versions
KR102588842B1 (en
Inventor
이창우
Original Assignee
그린정보통신(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 그린정보통신(주) filed Critical 그린정보통신(주)
Priority to KR1020210067493A priority Critical patent/KR102588842B1/en
Publication of KR20220159644A publication Critical patent/KR20220159644A/en
Application granted granted Critical
Publication of KR102588842B1 publication Critical patent/KR102588842B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8806—Specially adapted optical and illumination features
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G01N2021/8887—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges based on image processing techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Biochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Pathology (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Signal Processing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

The present invention relates to a wafer defect detecting system of a semiconductor process, which can improve product productivity, comprising: an equipment controller; a moving sensor installed inside an EFEM; a line scan camera installed inside the EFEM; a lighting unit for providing lighting for a wafer; and a wafer defect detector for detecting a defect of the wafer.

Description

반도체 공정의 웨이퍼 결함 검출 시스템{WAFER DEFECT DETECTING SYSTEM IN SEMICONDUCTOR PROCESS}Wafer defect detection system in semiconductor process {WAFER DEFECT DETECTING SYSTEM IN SEMICONDUCTOR PROCESS}

본 발명은 반도체 공정의 웨이퍼 결함 검출 시스템에 관한 것이다. 보다 구체적으로, 본 발명은 반도체 공정 중에 반도체 장비에서 웨이퍼에 대한 공정 처리 시 발생할 수 있는 결함을 검출하기 위해 요구되는 웨이퍼 이동 감지수단, 촬영수단, 조명수단을 공정 인터페이스의 기능을 하는 EFEM(Equipment Front End Module)의 내부에 설치하여 반도체 장비 내의 모든 공정 처리 후 또는 공정을 시작하기 전 시점에서 웨이퍼의 표면상태를 검사함으로써, 결함이 발생한 웨이퍼에 대한 불필요한 공정 진행을 방지하고, 웨이퍼 결함 검출을 위해 요구되는 공정과 장치 구성을 간소화하고, 제품 생산성을 향상시킬 수 있는 반도체 공정의 웨이퍼 결함 검출 시스템에 관한 것이다.The present invention relates to a wafer defect detection system for semiconductor processing. More specifically, the present invention is an EFEM (Equipment Front) that functions as a process interface for a wafer movement detection means, a photographing means, and a lighting means required to detect defects that may occur during processing of a wafer in semiconductor equipment during a semiconductor process. End Module) to inspect the surface condition of the wafer after all processing in the semiconductor equipment or before the start of the process to prevent unnecessary processing of defective wafers and to detect wafer defects. It relates to a wafer defect detection system in a semiconductor process that can simplify the process and device configuration and improve product productivity.

반도체 공정은 웨이퍼를 반도체 장비를 구성하는 로드 포트(load Port)에 로드한 후 EFEM(Equipment Front End Module)을 이용하여 공정 처리를 위한 영역(Pocess Area)인 공정 챔버로 이송하여 웨이퍼를 공정 처리한 후, 다시 EFEM을 이용하여 다음 단계의 장비로 이송하는 방식이 반복되도록 구성된다.In the semiconductor process, after loading a wafer into a load port constituting semiconductor equipment, EFEM (Equipment Front End Module) is used to transfer the wafer to a process chamber, which is a process area, to process the wafer. After that, the method of transferring to the next equipment using EFEM is configured to be repeated.

한편, 이러한 반도체 공정에서는 웨이퍼에 결함이 발생하였는지를 확인하는 공정이 필수적으로 수행되는데, 종래의 웨이퍼 검출 방식에 따르면, 반도체 장비의 내부 공간중에서 반도체 장비를 구성하는 개별 장치들의 외부의 협소한 공간에 별도의 검사 장치를 설치하여 웨이퍼 결함을 검사하기 때문에, 제품 생산성이 저하될 수 있으며, 검사 장치 설치를 위한 별도의 설치 공간이 필요하다는 문제점이 있다.On the other hand, in such a semiconductor process, a process of confirming whether a defect has occurred on a wafer is necessarily performed. According to the conventional wafer detection method, a separate space outside the individual devices constituting the semiconductor equipment is located in a narrow space outside the internal space of the semiconductor equipment. Since wafer defects are inspected by installing an inspection device, product productivity may decrease, and there is a problem in that a separate installation space for installing the inspection device is required.

대한민국 공개특허공보 제10-2006-0117032호(공개일자: 2006년 11월 16일, 명칭: 웨이퍼 결함 검출 방법)Republic of Korea Patent Publication No. 10-2006-0117032 (Publication date: November 16, 2006, name: wafer defect detection method) 대한민국 공개특허공보 제10-2003-0005956호(공개일자: 2003년 01월 23일, 명칭: 포토리소그래피 공정시스템 및 그 방법)Republic of Korea Patent Publication No. 10-2003-0005956 (published date: January 23, 2003, name: photolithography process system and method) 대한민국 공개특허공보 제10-2016-0068228호(공개일자: 2016년 06월 15일, 명칭: 웨이퍼 결함 검사 장치)Republic of Korea Patent Publication No. 10-2016-0068228 (published date: June 15, 2016, name: wafer defect inspection device)

본 발명의 기술적 과제는 반도체 공정 중에 반도체 장비에서 웨이퍼에 대한 공정 처리 시 발생할 수 있는 결함을 검출하기 위해 요구되는 웨이퍼 이동 감지수단, 촬영수단, 조명수단을 공정 인터페이스의 기능을 하는 EFEM(Equipment Front End Module)의 내부에 설치하여 반도체 장비 내의 모든 공정 처리 후 또는 공정을 시작하기 전 시점에서 웨이퍼의 표면상태를 검사함으로써, 결함이 발생한 웨이퍼에 대한 불필요한 공정 진행을 방지하고, 웨이퍼 결함 검출을 위해 요구되는 공정과 장치 구성을 간소화하고, 제품 생산성을 향상시킬 수 있는 반도체 공정의 웨이퍼 결함 검출 시스템을 제공하는 것이다.The technical problem of the present invention is the EFEM (Equipment Front End), which functions as a process interface for wafer movement detection means, photographing means, and lighting means required to detect defects that may occur during processing of wafers in semiconductor equipment during semiconductor processing. Module) to prevent unnecessary processing of defective wafers by inspecting the surface state of wafers after all processing in semiconductor equipment or before starting processing, and It is to provide a wafer defect detection system in a semiconductor process that can simplify process and device configuration and improve product productivity.

이러한 기술적 과제를 해결하기 위한 본 발명은 웨이퍼를 이송하는 용기인 FOUP(Front Opening Unified Pod)가 로딩되는 로드 포트(Load Port), 상기 로드 포트에 연결된 EFEM(Equipment Front End Module), 상기 EFEM에 연결된 로드락(Load Lock) 챔버, 상기 로드락 챔버에 연결되어 상기 웨이퍼에 대한 공정 처리가 수행되는 공정 챔버를 포함하는 반도체 장비에서 웨이퍼의 결함을 검출하는 시스템으로서, 상기 반도체 장비의 동작을 제어하는 장비 제어기, 상기 EFEM의 내부에 설치되어 상기 웨이퍼의 움직임과 이동속도를 감지하는 무빙 센서, 상기 EFEM의 내부에 설치되어 상기 웨이퍼의 표면을 촬영하는 라인 스캔 카메라, 상기 EFEM의 내부에 설치되어 상기 라인 스캔 카메라의 촬영시점에 동작하여 상기 웨이퍼에 조명을 제공하는 조명부 및 상기 장비 제어기와 원격지에 설치된 호스트 서버 간의 통신을 후킹(hooking)하여 처리 대상인 웨이퍼들의 로트 아이디(Lot ID) 및 공정 레시피(Recipe) 정보를 획득하고, 상기 무빙 센서로부터 전달받은 웨이퍼 감지신호에 따라 상기 라인 스캔 카메라와 상기 조명부의 동작을 제어하고, 상기 라인 스캔 카메라로부터 전송받은 검출 이미지에서 상기 웨이퍼의 결함을 검출하는 웨이퍼 결함 검출기를 포함한다.The present invention for solving these technical problems is a load port (Load Port) loaded with a FOUP (Front Opening Unified Pod), a container for transferring wafers, an EFEM (Equipment Front End Module) connected to the load port, and connected to the EFEM A system for detecting a defect in a wafer in semiconductor equipment including a load lock chamber and a process chamber connected to the load lock chamber to perform processing on the wafer, the equipment controlling the operation of the semiconductor equipment A controller, a moving sensor installed inside the EFEM to detect the movement and speed of the wafer, a line scan camera installed inside the EFEM to photograph the surface of the wafer, and a line scan installed inside the EFEM Lot ID and process recipe information of wafers to be processed by hooking communication between a lighting unit operating at the time of camera shooting and providing light to the wafer and the equipment controller and a host server installed in a remote location A wafer defect detector for acquiring, controlling the operation of the line scan camera and the lighting unit according to the wafer detection signal received from the moving sensor, and detecting defects in the wafer from the detection image received from the line scan camera. do.

본 발명에 따른 반도체 공정의 웨이퍼 결함 검출 시스템에 있어서, 상기 무빙 센서, 상기 라인 스캔 카메라 및 상기 조명부는 상기 EFEM과 상기 로드락 챔버를 연결하는 셔터의 인근 영역을 향하도록 상기 EFEM의 내부에 설치되어 있는 것을 특징으로 한다.In the wafer defect detection system of the semiconductor process according to the present invention, the moving sensor, the line scan camera, and the lighting unit are installed inside the EFEM to face a region near a shutter connecting the EFEM and the load lock chamber, It is characterized by having

본 발명에 따른 반도체 공정의 웨이퍼 결함 검출 시스템에 있어서, 상기 웨이퍼 결함 검출기는 상기 무빙 센서로부터 전달받은 상기 웨이퍼의 이동 속도에 비례하도록 상기 라인 스캔 카메라의 셔터 속도를 조절하는 것을 특징으로 한다.In the wafer defect detection system of the semiconductor process according to the present invention, the wafer defect detector adjusts the shutter speed of the line scan camera in proportion to the moving speed of the wafer received from the moving sensor.

본 발명에 따른 반도체 공정의 웨이퍼 결함 검출 시스템에 있어서, 상기 웨이퍼 결함 검출기는 상기 무빙 센서로부터 전달받은 상기 웨이퍼의 이동 속도에 비례하도록 상기 조명부의 조도를 조절하는 것을 특징으로 한다.In the wafer defect detection system of the semiconductor process according to the present invention, the wafer defect detector adjusts the illuminance of the lighting unit in proportion to the moving speed of the wafer received from the moving sensor.

본 발명에 따른 반도체 공정의 웨이퍼 결함 검출 시스템에 있어서, 상기 웨이퍼 결함 검출기는 상기 로트 아이디에 해당하는 웨이퍼들 중에서 초기에 투입되는 초기 웨이퍼의 미리 설정된 검사영역에 대한 이미지 검사결과, 상기 초기 웨이퍼에 결함이 없는 것으로 판단된 경우 상기 초기 웨이퍼의 이미지를 기준 이미지로 결정하는 것을 특징으로 한다.In the wafer defect detection system of the semiconductor process according to the present invention, the wafer defect detector detects defects in the initial wafer according to an image inspection result for a preset inspection area of an initially input wafer among wafers corresponding to the lot ID. When it is determined that there is no image, it is characterized in that the image of the initial wafer is determined as a reference image.

본 발명에 따른 반도체 공정의 웨이퍼 결함 검출 시스템에 있어서, 상기 초기 웨이퍼의 수는 하나 이상이고, 상기 웨이퍼 결함 검출기는 상기 기준 이미지가 결정될 때까지 상기 초기 웨이퍼를 구성하는 웨이퍼들에 대한 이미지 검사를 반복하는 것을 특징으로 한다.In the wafer defect detection system for a semiconductor process according to the present invention, the number of initial wafers is one or more, and the wafer defect detector repeats image inspection for wafers constituting the initial wafer until the reference image is determined. It is characterized by doing.

본 발명에 따른 반도체 공정의 웨이퍼 결함 검출 시스템에 있어서, 상기 웨이퍼 결함 검출기는 상기 검출 이미지와 상기 기준 이미지의 차 영상을 획득하고, 상기 차 영상에 미리 설정된 임계치를 적용하여 상기 검출 이미지에 포함된 결함을 검출하는 것을 특징으로 한다.In the wafer defect detection system of the semiconductor process according to the present invention, the wafer defect detector obtains a difference image between the detected image and the reference image, and applies a preset threshold to the difference image to determine defects included in the detected image. It is characterized by detecting.

본 발명에 따른 반도체 공정의 웨이퍼 결함 검출 시스템에 있어서, 상기 웨이퍼 결함 검출기는 상기 검출 이미지에 포함된 웨이퍼의 다이(DIE) 형태가 설정된 형태와 상이하거나 상기 검출 이미지에 결함으로 간주할 수 있는 설정된 패턴이 존재하는 경우 상기 웨이퍼에 결함이 존재하는 것으로 판단하는 것을 특징으로 한다.In the wafer defect detection system of the semiconductor process according to the present invention, the wafer defect detector has a set pattern in which the shape of the die (DIE) of the wafer included in the detected image is different from the set shape or can be regarded as a defect in the detected image. When there exists, it is characterized in that it is determined that a defect exists in the wafer.

본 발명에 따른 반도체 공정의 웨이퍼 결함 검출 시스템에 있어서, 상기 웨이퍼 결함 검출기는 상기 웨이퍼의 결함에 대한 검출정보를 결함 검출 분류/관리장치로 전송하고, 상기 결함 검출 분류/관리장치는 상기 웨이퍼 결함 검출기로부터 전송받은 검출정보를 저장하여 관리하는 것을 특징으로 한다.In the wafer defect detection system of the semiconductor process according to the present invention, the wafer defect detector transmits detection information on the defect of the wafer to a defect detection classification/management device, and the defect detection classification/management device transmits the detection information to the wafer defect detector It is characterized in that the detection information transmitted from is stored and managed.

본 발명에 따른 반도체 공정의 웨이퍼 결함 검출 시스템에 있어서, 상기 무빙 센서는 상기 조명부를 구성하는 하우징에 장착되어 있는 것을 특징으로 한다.In the wafer defect detection system of the semiconductor process according to the present invention, the moving sensor is characterized in that it is mounted on a housing constituting the lighting unit.

본 발명에 따르면, 반도체 공정 중에 반도체 장비에서 웨이퍼에 대한 공정 처리 시 발생할 수 있는 결함을 검출하기 위해 요구되는 웨이퍼 이동 감지수단, 촬영수단, 조명수단을 공정 인터페이스의 기능을 하는 EFEM(Equipment Front End Module)의 내부에 설치하여 반도체 장비 내의 모든 공정 처리 후 또는 공정을 시작하기 전 시점에서 웨이퍼의 표면상태를 검사함으로써, 결함이 발생한 웨이퍼에 대한 불필요한 공정 진행을 방지하고, 웨이퍼 결함 검출을 위해 요구되는 공정과 장치 구성을 간소화하고, 제품 생산성을 향상시킬 수 있는 반도체 공정의 웨이퍼 결함 검출 시스템이 제공되는 효과가 있다.According to the present invention, an Equipment Front End Module (EFEM), which functions as a process interface, is a wafer movement detection means, a photographing means, and a lighting means required to detect defects that may occur during processing of a wafer in semiconductor equipment during a semiconductor process. ) is installed inside the semiconductor equipment to inspect the surface state of the wafer after all processing in the semiconductor equipment or before the start of the process, preventing unnecessary processing of defective wafers and the process required for detecting wafer defects. There is an effect of providing a wafer defect detection system in a semiconductor process capable of simplifying the device configuration and improving product productivity.

도 1은 본 발명의 일 실시 예에 따른 반도체 공정의 웨이퍼 결함 검출 시스템을 나타낸 도면이고,
도 2는 본 발명의 일 실시 예에 있어서, 반도체 장비 및 이 반도체 장비를 구성하는 EFEM의 내부에 무빙 센서, 라인 스캔 카메라, 조명부가 설치되는 예시적인 구성을 개념적으로 나타낸 도면이고,
도 3은 본 발명의 일 실시 예에 있어서, EFEM의 내부에 무빙 센서, 라인 스캔 카메라, 조명부가 설치되는 예시적인 구성을 보다 구체적으로 나타낸 도면이고,
도 4는 본 발명의 일 실시 예에 있어서, 기준 이미지를 결정하기 위해 초기 웨이퍼에 설정되는 검사영역을 예시적으로 나타낸 도면이고,
도 5 및 도 6은 본 발명의 일 실시 예에 있어서, 웨이퍼 결함 검출기가 검출 이미지에 포함된 결함을 검출하는 예시적인 구성을 나타낸 도면이다.1 is a diagram showing a wafer defect detection system in a semiconductor process according to an embodiment of the present invention;
2 is a diagram conceptually showing an exemplary configuration in which a moving sensor, a line scan camera, and a lighting unit are installed inside a semiconductor device and an EFEM constituting the semiconductor device according to an embodiment of the present invention;
3 is a diagram showing in more detail an exemplary configuration in which a moving sensor, a line scan camera, and a lighting unit are installed inside an EFEM according to an embodiment of the present invention;
4 is a diagram exemplarily illustrating an inspection area set in an initial wafer to determine a reference image according to an embodiment of the present invention;
5 and 6 are diagrams illustrating exemplary configurations in which a wafer defect detector detects defects included in a detection image according to an embodiment of the present invention.

본 명세서에 개시된 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.Specific structural or functional descriptions of the embodiments according to the concept of the present invention disclosed in this specification are only exemplified for the purpose of explaining the embodiments according to the concept of the present invention, and the embodiments according to the concept of the present invention may take various forms. It can be implemented as and is not limited to the embodiments described herein.

본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에서 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.Embodiments according to the concept of the present invention can apply various changes and have various forms, so the embodiments are illustrated in the drawings and described in detail in this specification. However, this is not intended to limit the embodiments according to the concept of the present invention to specific disclosure forms, and includes all changes, equivalents, or substitutes included in the spirit and technical scope of the present invention.

제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 벗어나지 않은 채, 제1 구성 요소는 제2 구성 요소로 명명될 수 있고 유사하게 제2 구성 요소는 제1 구성 요소로도 명명될 수 있다.Terms such as first or second may be used to describe various components, but the components should not be limited by the terms. The above terms are used only for the purpose of distinguishing one component from another, e.g. without departing from the scope of rights according to the concept of the present invention, a first component may be termed a second component and similarly a second component may be termed a second component. A component may also be referred to as a first component.

어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접 연결되어 있거나 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소간의 관계를 설명하는 다른 표현들, 즉 "~사이에" 와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.It should be understood that when a component is referred to as being "connected" or "connected" to another component, it may be directly connected or connected to the other component, but other components may exist in the middle. will be. On the other hand, when a component is referred to as “directly connected” or “directly connected” to another component, it should be understood that no other component exists in the middle. Other expressions describing the relationship between components, such as "between" and "directly between" or "adjacent to" and "directly adjacent to" should be interpreted similarly.

본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Terms used in this specification are used only to describe specific embodiments, and are not intended to limit the present invention. Singular expressions include plural expressions unless the context clearly dictates otherwise. In this specification, terms such as "comprise" or "having" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in this specification, but one or more other features It should be understood that it does not preclude the possibility of the presence or addition of numbers, steps, operations, components, parts, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 나타낸다. 일반적으로 사용되는 사전에 정의된 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical and scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries should be interpreted as having a meaning consistent with the meaning in the context of the related art, and are not interpreted in an ideal or overly formal sense unless explicitly defined herein. .

이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시 예에 따른 반도체 공정의 웨이퍼 결함 검출 시스템을 나타낸 도면이고, 도 2는 본 발명의 일 실시 예에 있어서, 반도체 장비(10) 및 이 반도체 장비(10)를 구성하는 EFEM(300)의 내부에 무빙 센서(25), 라인 스캔 카메라(30), 조명부(40)가 설치되는 예시적인 구성을 개념적으로 나타낸 도면이고, 도 3은 본 발명의 일 실시 예에 있어서, EFEM(300)의 내부에 무빙 센서(25), 라인 스캔 카메라(30), 조명부(40)가 설치되는 예시적인 구성을 보다 구체적으로 나타낸 도면이다.1 is a diagram showing a wafer defect detection system in a semiconductor process according to an embodiment of the present invention, and FIG. 2 is a semiconductor equipment 10 and components constituting the semiconductor equipment 10 according to an embodiment of the present invention. It is a diagram conceptually showing an exemplary configuration in which the moving sensor 25, the line scan camera 30, and the lighting unit 40 are installed inside the EFEM 300, and FIG. 3 is an EFEM according to an embodiment of the present invention. It is a diagram showing an exemplary configuration in which the moving sensor 25, the line scan camera 30, and the lighting unit 40 are installed inside the 300 in more detail.

도 1 내지 도 3을 참조하면, 본 발명의 일 실시 예는 웨이퍼를 이송하는 용기인 FOUP(Front Opening Unified Pod, 100)가 로딩되는 로드 포트(Load Port, 200), 로드 포트(200)에 연결된 EFEM(Equipment Front End Module, 300), EFEM(300)에 연결된 로드락(Load Lock) 챔버(400), 로드락 챔버(400)에 연결되어 웨이퍼에 대한 공정 처리가 수행되는 공정 챔버(500)를 포함하는 반도체 장비(10)에서 웨이퍼의 결함을 검출하는 반도체 공정의 웨이퍼 결함 검출 시스템으로서, 장비 제어기(20), 무빙 센서(25), 라인 스캔 카메라(30), 조명부(40) 및 웨이퍼 결함 검출기(50)를 포함한다.1 to 3, an embodiment of the present invention is connected to a load port (Load Port, 200) loaded with a FOUP (Front Opening Unified Pod, 100), which is a container for transferring wafers, and a load port (200). EFEM (Equipment Front End Module, 300), a load lock chamber 400 connected to the EFEM 300, and a process chamber 500 connected to the load lock chamber 400 to perform processing on wafers. A wafer defect detection system in a semiconductor process for detecting defects in a wafer in semiconductor equipment 10 including, an equipment controller 20, a moving sensor 25, a line scan camera 30, a lighting unit 40, and a wafer defect detector (50).

먼저 도 2를 참조하여, 본 발명의 일 실시 예가 적용되는 반도체 장비(10)를 예시적으로 설명한다. 도 2는 반도체 장비(10)에 대한 하나의 예시적인 구성일 뿐이며, 본 발명의 일 실시 예가 적용되는 반도체 장비(10)가 도 2에 예시된 구성에 한정되지는 않는다.First, referring to FIG. 2 , a semiconductor device 10 to which an exemplary embodiment of the present invention is applied will be described as an example. FIG. 2 is only one exemplary configuration of the semiconductor device 10 , and the semiconductor device 10 to which an exemplary embodiment of the present invention is applied is not limited to the configuration illustrated in FIG. 2 .

도 2를 참조하면, 본 발명의 일 실시 예가 적용되는 반도체 장비(10)는 로드 포트(200), EFEM(300), 로드락 챔버(400) 및 공정 챔버(500)를 포함하여 구성될 수 있다.Referring to FIG. 2 , a semiconductor device 10 to which an embodiment of the present invention is applied may include a load port 200, an EFEM 300, a load lock chamber 400, and a process chamber 500. .

로드 포트(200)에는 OHT(Overhead HOIST Transfer) 등의 이송 수단에 의해 이송되는 FOUP(Front Opening Unified Pod, 100)가 로딩된다. FOUP(100)은 복수의 웨이퍼를 수납하여 이송하는 용기이다.The load port 200 is loaded with a FOUP (Front Opening Unified Pod, 100) transported by a transport means such as OHT (Overhead HOIST Transfer). The FOUP 100 is a container for storing and transporting a plurality of wafers.

EFEM(300)은 반도체 제조 라인에서 FOUP(100)과 같은 이송 용기에 수납되어 로드 포트(200)에 로드되는 웨이퍼를 반도체 장비(10)를 구성하는 공정 챔버(500)에 공급하는 공정 인터페이스 모듈이다. 이러한 EFEM(300)의 내부 공간은 웨이퍼가 노출되는 공간으로 고청정 상태의 유지가 반드시 필요하다. 예를 들어, 고청정 상태 유지를 위하여, EFEM(300) 상부에는 팬(fan)과 입자 필터(particle filter) 또는 선택적으로 화학 필터(chemical filter)가 설치되어, 공기 내 오염 물질이 걸러진 고청정 공기가 EFEM(300)의 내부로 공급되도록 구성될 수 있다. 또한 예를 들어, EFEM(300)의 내부는 외부의 오염된 공기가 유입되지 않도록 항상 양압으로 유지되도록 구성될 수 있다.The EFEM 300 is a process interface module that supplies wafers stored in a transfer container such as the FOUP 100 in a semiconductor manufacturing line and loaded into the load port 200 to the process chamber 500 constituting the semiconductor equipment 10. . The inner space of the EFEM 300 is a space where wafers are exposed, and it is essential to maintain a high-clean state. For example, in order to maintain a high clean state, a fan, a particle filter, or optionally a chemical filter are installed on the top of the EFEM (300), so that pollutants in the air are filtered out. may be configured to be supplied to the inside of the EFEM (300). Also, for example, the inside of the EFEM 300 may be configured to always maintain a positive pressure so that outside contaminated air is not introduced.

웨이퍼는 EFEM(300) 내부에 구비된 이송 장치에 의하여 로드락 챔버(400)로 이송된 후, 공정 챔버(500)의 내부로 이송되어 정해진 공정 처리가 수행된다.After the wafer is transferred to the load lock chamber 400 by a transfer device provided inside the EFEM 300, it is transferred into the process chamber 500 and a predetermined process is performed.

공정 챔버(500)에서 정해진 공정 처리가 수행된 후, 웨이퍼는 다시 이송 장치에 의해 로드락 챔버(400), EFEM(300), 로드 포트(200)를 거쳐 FOUP(100)으로 회수되고, FOUP(100)으로 회수된 복수의 웨이퍼는 OHT를 통해 다은 단계의 장비로 이송된다.After a predetermined process is performed in the process chamber 500, the wafer is returned to the FOUP 100 via the load lock chamber 400, the EFEM 300, and the load port 200 by the transfer device, and the FOUP ( The plurality of wafers collected in 100) are transferred to the next stage of equipment through the OHT.

앞서 설명한 바와 같이, 종래의 웨이퍼 검출 방식에 따르면, 반도체 장비(10)의 내부 공간중에서 반도체 장비(10)를 구성하는 개별 장치들의 외부의 협소한 공간에 별도의 검사 장치를 설치하여 웨이퍼 결함을 검사하기 때문에, 제품 생산성이 저하될 수 있으며, 검사 장치 설치를 위한 별도의 설치 공간이 필요하다는 문제점이 있다.As described above, according to the conventional wafer detection method, a separate inspection device is installed in a narrow space outside the individual devices constituting the semiconductor device 10 in the inner space of the semiconductor device 10 to inspect wafer defects. Therefore, product productivity may decrease, and there is a problem in that a separate installation space for installing the inspection device is required.

그러나 본 발명의 일 실시 예에 따르면, 반도체 공정 중에 반도체 장비(10)에서 웨이퍼에 대한 공정 처리 시 발생할 수 있는 결함을 검출하기 위해 요구되는 웨이퍼의 이동 감지수단, 촬영수단, 조명수단을 공정 인터페이스의 기능을 하는 EFEM(300)의 내부에 설치하여 반도체 장비(10) 내의 모든 공정 처리 후 또는 공정을 시작하기 전 시점에서 웨이퍼의 표면상태를 검사함으로써, 결함이 발생한 웨이퍼에 대한 불필요한 공정 진행을 방지하고, 웨이퍼 결함 검출을 위해 요구되는 공정과 장치 구성을 간소화하고, 제품 생산성을 향상시킬 수 있다.However, according to an embodiment of the present invention, the wafer movement detection means, the photographing means, and the lighting means required to detect defects that may occur during processing of the wafer in the semiconductor equipment 10 during the semiconductor process are provided as a process interface. It is installed inside the functioning EFEM 300 to inspect the surface state of the wafer after all processes in the semiconductor equipment 10 or before the start of the process, thereby preventing unnecessary process progress for wafers with defects , it is possible to simplify the process and device configuration required for wafer defect detection, and improve product productivity.

이를 위한 구성을 상세히 설명하면 다음과 같다.A configuration for this is explained in detail as follows.

장비 제어기(20)는 반도체 장비(10)의 동작을 제어하는 구성요소이다. 예를 들어, 이러한 장비 제어기(20)는 원격지의 호스트 서버(60)로부터 처리 대상인 웨이퍼들의 로트 아이디(Lot ID) 및 공정 레시피(Recipe) 정보를 전송받아 해당 공정이 수행되도록 제어하고, 공정의 진행상태에 대한 정보를 호스트 서버(60)로 전송하도록 구성될 수 있다.The device controller 20 is a component that controls the operation of the semiconductor device 10 . For example, the equipment controller 20 receives lot ID and process recipe information of wafers to be processed from the remote host server 60, controls the corresponding process to be performed, and proceeds with the process. It may be configured to transmit status information to the host server 60 .

무빙 센서(25)는 EFEM(300)의 내부에 설치되어 웨이퍼의 움직임과 이동속도를 감지하는 구성요소이다.The moving sensor 25 is a component installed inside the EFEM 300 to detect the movement and speed of the wafer.

예를 들어, 무빙 센서(25)는 EFEM(300)과 로드락 챔버(400)를 연결하는 셔터의 인근 영역을 향하도록 EFEM(300)의 내부에 설치될 수 있다.For example, the moving sensor 25 may be installed inside the EFEM 300 so as to face a region adjacent to a shutter connecting the EFEM 300 and the load lock chamber 400 .

라인 스캔 카메라(30)는 EFEM(300)의 내부에 설치되어 있으며 이송 장치 등에 의해 소정의 속도로 이동하는 웨이퍼의 표면을 라인 스캔(line scan) 방식으로 촬영하는 구성요소이다.The line scan camera 30 is installed inside the EFEM 300 and is a component that takes pictures of the surface of a wafer moving at a predetermined speed by a transfer device in a line scan manner.

예를 들어, 라인 스캔 카메라(30)도 EFEM(300)과 로드락 챔버(400)를 연결하는 셔터의 인근 영역을 향하도록 EFEM(300)의 내부에 설치될 수 있다.For example, the line scan camera 30 may also be installed inside the EFEM 300 so as to face an area adjacent to a shutter connecting the EFEM 300 and the load lock chamber 400 .

조명부(40)는 EFEM(300)의 내부에 설치되어 라인 스캔 카메라(30)의 촬영시점에 동작함으로써 피사체인 웨이퍼에 조명을 제공하는 구성요소이다.The lighting unit 40 is a component that is installed inside the EFEM 300 and provides illumination to a wafer, which is a subject, by operating at a time when the line scan camera 30 takes a picture.

예를 들어, 조명부(40)도 EFEM(300)과 로드락 챔버(400)를 연결하는 셔터의 인근 영역을 향하도록 EFEM(300)의 내부에 설치될 수 있다.For example, the lighting unit 40 may also be installed inside the EFEM 300 so as to face a region adjacent to a shutter connecting the EFEM 300 and the load lock chamber 400 .

웨이퍼 결함 검출기(50)는 장비 제어기(20)와 원격지에 설치된 호스트 서버(60) 간의 통신을 후킹(hooking)하여 처리 대상인 웨이퍼들의 로트 아이디(Lot ID) 및 공정 레시피(Recipe) 정보를 획득하고, 무빙 센서(25)로부터 전달받은 웨이퍼 감지신호에 따라 라인 스캔 카메라(30)와 조명부(40)의 동작을 제어하고, 라인 스캔 카메라(30)로부터 전송받은 웨이퍼에 대한 검출 이미지에서 웨이퍼의 결함을 검출하는 구성요소이다.The wafer defect detector 50 obtains lot ID and process recipe information of wafers to be processed by hooking communication between the equipment controller 20 and the host server 60 installed in a remote location, Controls the operation of the line scan camera 30 and the lighting unit 40 according to the wafer detection signal received from the moving sensor 25, and detects defects in the wafer from the wafer detection image received from the line scan camera 30. It is a component that

예를 들어, 웨이퍼 결함 검출기(50)는 무빙 센서(25)로부터 전달받은 웨이퍼의 이동 속도에 비례하도록 라인 스캔 카메라(30)의 셔터 속도를 조절하도록 구성될 수 있다. For example, the wafer defect detector 50 may be configured to adjust the shutter speed of the line scan camera 30 in proportion to the moving speed of the wafer received from the moving sensor 25 .

또한, 예를 들어, 웨이퍼 결함 검출기(50)는 무빙 센서(25)로부터 전달받은 웨이퍼의 이동 속도에 비례하도록 조명부(40)의 조도를 조절하도록 구성될 수 있다.Also, for example, the wafer defect detector 50 may be configured to adjust the illuminance of the lighting unit 40 in proportion to the moving speed of the wafer received from the moving sensor 25 .

구체적인 예로, 무빙 센서(25)로부터 전달받은 웨이퍼의 이동 속도가 빠른 경우, 웨이퍼 결함 검출기(50)는 라인 스캔 카메라(30)의 셔터 속도와 조명부(40)의 조도를 높이도록 구성될 수 있다. 이와 반대로, 무빙 센서(25)로부터 전달받은 웨이퍼의 이동 속도가 느린 경우, 웨이퍼 결함 검출기(50)는 라인 스캔 카메라(30)의 셔터 속도와 조명부(40)의 조도를 낮추도록 구성될 수 있다.As a specific example, when the moving speed of the wafer received from the moving sensor 25 is high, the wafer defect detector 50 may be configured to increase the shutter speed of the line scan camera 30 and the illumination of the lighting unit 40 . Conversely, when the moving speed of the wafer received from the moving sensor 25 is slow, the wafer defect detector 50 may be configured to lower the shutter speed of the line scan camera 30 and the illumination of the lighting unit 40 .

예를 들어, 웨이퍼 결함 검출기(50)는 라인 스캔 카메라(30)로부터 전송받은 웨이퍼에 대한 검출 이미지를 미리 저장되어 있는 기준 이미지와 비교하여 웨이퍼의 결함을 검출할 수 있다.For example, the wafer defect detector 50 may compare the detection image of the wafer received from the line scan camera 30 with a pre-stored reference image to detect defects in the wafer.

예를 들어, 웨이퍼 결함 검출기(50)는 로트 아이디에 해당하는 웨이퍼들 중에서 초기에 투입되는 초기 웨이퍼의 미리 설정된 검사영역에 대한 이미지 검사결과, 초기 웨이퍼에 결함이 없는 것으로 판단된 경우 초기 웨이퍼의 이미지를 기준 이미지로 결정하도록 구성될 수 있다. 이러한 구성에 있어서, 초기 웨이퍼의 수는 하나 이상이고, 웨이퍼 결함 검출기(50)는 기준 이미지가 결정될 때까지 초기 웨이퍼를 구성하는 웨이퍼들에 대한 이미지 검사를 반복하도록 구성될 수 있다.For example, the wafer defect detector 50 determines that the initial wafer has no defects as a result of image inspection of a preset inspection area of an initially input wafer among the wafers corresponding to the lot ID, the image of the initial wafer It may be configured to determine as a reference image. In this configuration, the number of initial wafers is one or more, and the wafer defect detector 50 may be configured to repeat image inspection for wafers constituting the initial wafer until a reference image is determined.

이러한 구성을 도 4를 추가로 참조하여 설명하면 다음과 같다.This configuration will be described with additional reference to FIG. 4 as follows.

웨이퍼 결함 검출기(50)는 로트 아이디에 해당하는 웨이퍼들 중에서 초기에 투입되는 초기 웨이퍼의 미리 설정된 검사영역에 대한 이미지 검사결과, 초기 웨이퍼에 결함이 없는 것으로 판단된 경우 초기 웨이퍼의 이미지를 기준 이미지로 결정하도록 구성될 수 있다. 이 경우, 검사영역은 웨이퍼의 셀(cell) 단위로 특정될 수 있으며, 10개 내지 그 이상의 영역이 검사영역으로 설정될 수 있고, 이러한 검사영역은 웨이퍼 결함 검출기(50)에 연결된 입출력 인터페이스 장치를 통해 관리자가 설정하거나 재설정할 수 있다. 예를 들어, 각각의 셀(cell)이 동일한 경우 웨이퍼에 결함이 없는 것으로 보고 기준 이미지로 설정할 수 있으며, 이러한 방법은 기준이미지 생성을 위하여 검사하는 과정에서 초기 웨이퍼에서도 웨이퍼 상의 오류를 검출할 수 있다.The wafer defect detector 50 uses the image of the initial wafer as a reference image when it is determined that the initial wafer has no defects as a result of image inspection of the preset inspection area of the initial wafer initially input among the wafers corresponding to the lot ID. can be configured to determine In this case, the inspection area may be specified in units of cells of the wafer, and 10 or more areas may be set as inspection areas, and these inspection areas include an input/output interface device connected to the wafer defect detector 50. This can be set or reset by the administrator. For example, if each cell is the same, the wafer can be regarded as having no defects and set as a reference image. This method can detect errors on the wafer even in the initial wafer during the inspection process to create the reference image. .

예를 들어, 초기 웨이퍼의 수는 하나 이상이고, 웨이퍼 결함 검출기(50)는 기준 이미지가 결정될 때까지 초기 웨이퍼를 구성하는 웨이퍼들에 대한 이미지 검사가 반복하도록 구성될 수 있으며, 초기 웨이퍼의 수는 웨이퍼 결함 검출기(50)에 연결된 입출력 인터페이스 장치를 통해 관리자가 설정하거나 재설정할 수 있다. 구체적인 예로, 초기 웨이퍼의 수가 3개로 설정된 경우, 첫번째로 투입된 웨이퍼에 결함이 없는 경우 이 첫번째 웨이퍼의 이미지를 기준 이미지로 결정하고, 기준 이미지 결정을 위한 추가 공정은 진행되지 않도록 구성될 수 있다.For example, if the number of initial wafers is one or more, the wafer defect detector 50 may be configured to repeat image inspection of wafers constituting the initial wafer until a reference image is determined, and the number of initial wafers is It can be set or reset by a manager through an input/output interface device connected to the wafer defect detector 50 . As a specific example, when the number of initial wafers is set to 3, if the wafer introduced first has no defects, the image of the first wafer is determined as a reference image, and an additional process for determining the reference image may not be performed.

도 5 및 도 6은 본 발명의 일 실시 예에 있어서, 웨이퍼 결함 검출기(50)가 검출 이미지에 포함된 결함을 검출하는 예시적인 구성을 나타낸 도면이다.5 and 6 are diagrams illustrating exemplary configurations in which the wafer defect detector 50 detects defects included in a detection image according to an embodiment of the present invention.

도 5 및 도 6을 추가로 참조하면, 웨이퍼 결함 검출기(50)는 검출 이미지와 기준 이미지의 차 영상을 획득하고, 차 영상에 미리 설정된 임계치를 적용하여 검출 이미지에 포함된 결함을 검출할 수 있다.5 and 6 , the wafer defect detector 50 obtains a difference image between the detection image and the reference image, and applies a preset threshold to the difference image to detect defects included in the detection image. .

예를 들어, 웨이퍼 결함 검출기(50)는 라인 스캔 카메라(30)로부터 전달받은 검출 이미지를 분석하여, 이 검출 이미지에 포함된 웨이퍼의 다이(DIE) 형태가 설정된 형태와 상이하거나 검출 이미지에 결함으로 간주할 수 있는 설정된 패턴이 존재하는 경우 웨이퍼에 결함이 존재하는 것으로 판단할 수 있다. 다이(DIE)는 웨이퍼를 개별 칩으로 구분하는 사각형의 조각들이다.For example, the wafer defect detector 50 analyzes the detection image received from the line scan camera 30, and if the shape of the die (DIE) of the wafer included in the detection image is different from the set shape, or the detection image is defective. When a set pattern that can be considered exists, it can be determined that a defect exists in the wafer. Dies (DIEs) are the rectangular pieces that separate the wafer into individual chips.

예를 들어, 이와 병행하여 결함 검출을 위한 소벨 에지(Sobel Edge) 알고리즘을 적용하여 특징점들을 찾아내고 찾아낸 특징점들을 웨이퍼의 특징정보와 연동, 즉, 비교하여 결함을 검출할 수 있으며, 특징점에는 웨이퍼의 가공공정에 따라 특정 패턴 및 칼라 등이 포함될 수 있다.For example, in parallel with this, a Sobel Edge algorithm for defect detection is applied to find feature points, and defects can be detected by interlocking, that is, comparing the found feature points with feature information of the wafer. Depending on the processing process, specific patterns and colors may be included.

예를 들어, 웨이퍼 결함 검출기(50)는 웨이퍼의 결함에 대한 검출정보를 결함 검출 분류/관리장치(70)로 전송하고, 결함 검출 분류/관리장치(70)는 웨이퍼 결함 검출기(50)로부터 전송받은 검출정보를 저장하여 관리할 수 있다.For example, the wafer defect detector 50 transmits detection information on wafer defects to the defect detection classification/management device 70, and the defect detection classification/management device 70 transmits information from the wafer defect detector 50. Received detection information can be stored and managed.

이상에서 상세히 설명한 바와 같이 본 발명에 따르면, 반도체 공정 중에 반도체 장비(10)에서 웨이퍼에 대한 공정 처리 시 발생할 수 있는 결함을 검출하기 위해 요구되는 웨이퍼 이동 감지수단, 촬영수단, 조명수단을 공정 인터페이스의 기능을 하는 EFEM(Equipment Front End Module, 300)의 내부에 설치하여 반도체 장비(10) 내의 모든 공정 처리 후 또는 공정을 시작하기 전 시점에서 웨이퍼의 표면상태를 검사함으로써, 결함이 발생한 웨이퍼에 대한 불필요한 공정 진행을 방지하고, 웨이퍼 결함 검출을 위해 요구되는 공정과 장치 구성을 간소화하고, 제품 생산성을 향상시킬 수 있는 반도체 공정의 웨이퍼 결함 검출 시스템이 제공되는 효과가 있다.As described in detail above, according to the present invention, the wafer movement detection means, the photographing means, and the lighting means required to detect defects that may occur during processing of the wafer in the semiconductor equipment 10 during the semiconductor process are provided as a process interface. It is installed inside the functional EFEM (Equipment Front End Module, 300) and inspects the surface state of the wafer after all processes in the semiconductor equipment 10 or before the start of the process, thereby eliminating unnecessary damage to defective wafers. There is an effect of providing a wafer defect detection system in a semiconductor process capable of preventing process progress, simplifying a process and apparatus configuration required for wafer defect detection, and improving product productivity.

10: 반도체 장비
20: 장비 제어기
25: 무빙 센서
30: 라인 스캔 카메라
40: 조명부
50: 웨이퍼 결함 검출기
60: 호스트 서버
70: 결함 검출 분류/관리장치
100: FOUP(Front Opening Unified Pod)
200: 로드 포트(Load Port)
300: EFEM(Equipment Front End Module)
400: 로드락(Load Lock) 챔버
500: 공정 챔버10: semiconductor equipment
20: equipment controller
25: moving sensor
30: line scan camera
40: lighting unit
50: wafer defect detector
60: host server
70: defect detection classification / management device
100: FOUP (Front Opening Unified Pod)
200: Load Port
300: EFEM (Equipment Front End Module)
400: Load Lock chamber
500: process chamber

Claims (10)

웨이퍼를 이송하는 용기인 FOUP(Front Opening Unified Pod)가 로딩되는 로드 포트(Load Port), 상기 로드 포트에 연결된 EFEM(Equipment Front End Module), 상기 EFEM에 연결된 로드락(Load Lock) 챔버, 상기 로드락 챔버에 연결되어 상기 웨이퍼에 대한 공정 처리가 수행되는 공정 챔버를 포함하는 반도체 장비에서 웨이퍼의 결함을 검출하는 시스템으로서,
상기 반도체 장비의 동작을 제어하는 장비 제어기;
상기 EFEM의 내부에 설치되어 상기 웨이퍼의 움직임과 이동속도를 감지하는 무빙 센서;
상기 EFEM의 내부에 설치되어 상기 웨이퍼의 표면을 촬영하는 라인 스캔 카메라;
상기 EFEM의 내부에 설치되어 상기 라인 스캔 카메라의 촬영시점에 동작하여 상기 웨이퍼에 조명을 제공하는 조명부; 및
상기 장비 제어기와 원격지에 설치된 호스트 서버 간의 통신을 후킹(hooking)하여 처리 대상인 웨이퍼들의 로트 아이디(Lot ID) 및 공정 레시피(Recipe) 정보를 획득하고, 상기 무빙 센서로부터 전달받은 웨이퍼 감지신호에 따라 상기 라인 스캔 카메라와 상기 조명부의 동작을 제어하고, 상기 라인 스캔 카메라로부터 전송받은 검출 이미지에서 상기 웨이퍼의 결함을 검출하는 웨이퍼 결함 검출기를 포함하는, 반도체 공정의 웨이퍼 결함 검출 시스템.
A load port into which a front opening unified pod (FOUP), which is a container for transporting wafers, is loaded, an equipment front end module (EFEM) connected to the load port, a load lock chamber connected to the EFEM, and the load A system for detecting defects in a wafer in semiconductor equipment including a process chamber connected to a lock chamber to perform processing on the wafer, comprising:
an equipment controller controlling an operation of the semiconductor equipment;
a moving sensor installed inside the EFEM to detect movement and speed of the wafer;
a line scan camera installed inside the EFEM to photograph the surface of the wafer;
a lighting unit installed inside the EFEM and operating at a time when the line scan camera captures the light to provide illumination to the wafer; and
Lot ID and process recipe information of wafers to be processed are obtained by hooking communication between the equipment controller and a host server installed in a remote location, and the wafer detection signal received from the moving sensor A wafer defect detection system in a semiconductor process, comprising: a wafer defect detector controlling operations of a line scan camera and the illumination unit and detecting defects of the wafer in a detection image transmitted from the line scan camera.
 제1항에 있어서,
상기 무빙 센서, 상기 라인 스캔 카메라 및 상기 조명부는 상기 EFEM과 상기 로드락 챔버를 연결하는 셔터의 인근 영역을 향하도록 상기 EFEM의 내부에 설치되어 있는 것을 특징으로 하는, 반도체 공정의 웨이퍼 결함 검출 시스템.
According to claim 1,
The moving sensor, the line scan camera, and the lighting unit are installed inside the EFEM to face a region near a shutter connecting the EFEM and the load lock chamber.
 제2항에 있어서,
상기 웨이퍼 결함 검출기는 상기 무빙 센서로부터 전달받은 상기 웨이퍼의 이동 속도에 비례하도록 상기 라인 스캔 카메라의 셔터 속도를 조절하는 것을 특징으로 하는, 반도체 공정의 웨이퍼 결함 검출 시스템.
According to claim 2,
The wafer defect detection system of the semiconductor process, characterized in that the wafer defect detector adjusts the shutter speed of the line scan camera in proportion to the moving speed of the wafer received from the moving sensor.
 제3항에 있어서,
상기 웨이퍼 결함 검출기는 상기 무빙 센서로부터 전달받은 상기 웨이퍼의 이동 속도에 비례하도록 상기 조명부의 조도를 조절하는 것을 특징으로 하는, 반도체 공정의 웨이퍼 결함 검출 시스템.
According to claim 3,
The wafer defect detection system of the semiconductor process, characterized in that the wafer defect detector adjusts the illumination of the lighting unit in proportion to the moving speed of the wafer transmitted from the moving sensor.
 제1항에 있어서,
상기 웨이퍼 결함 검출기는,
상기 로트 아이디에 해당하는 웨이퍼들 중에서 초기에 투입되는 초기 웨이퍼의 미리 설정된 검사영역에 대한 이미지 검사결과, 상기 초기 웨이퍼에 결함이 없는 것으로 판단된 경우 상기 초기 웨이퍼의 이미지를 기준 이미지로 결정하는 것을 특징으로 하는, 반도체 공정의 웨이퍼 결함 검출 시스템.
According to claim 1,
The wafer defect detector,
If it is determined that the initial wafer has no defects as a result of the image inspection of the preset inspection area of the initially input wafer among the wafers corresponding to the lot ID, the image of the initial wafer is determined as a reference image. To, a wafer defect detection system in a semiconductor process.
 제5항에 있어서,
상기 초기 웨이퍼의 수는 하나 이상이고,
상기 웨이퍼 결함 검출기는, 상기 기준 이미지가 결정될 때까지 상기 초기 웨이퍼를 구성하는 웨이퍼들에 대한 이미지 검사를 반복하는 것을 특징으로 하는, 반도체 공정의 웨이퍼 결함 검출 시스템.
According to claim 5,
The number of the initial wafers is one or more,
The wafer defect detection system of the semiconductor process, characterized in that the wafer defect detector repeats image inspection for wafers constituting the initial wafer until the reference image is determined.
 제5항에 있어서,
상기 웨이퍼 결함 검출기는,
상기 검출 이미지와 상기 기준 이미지의 차 영상을 획득하고,
상기 차 영상에 미리 설정된 임계치를 적용하여 상기 검출 이미지에 포함된 결함을 검출하는 것을 특징으로 하는, 반도체 공정의 웨이퍼 결함 검출 시스템.
According to claim 5,
The wafer defect detector,
Obtaining a difference image between the detection image and the reference image;
A wafer defect detection system in a semiconductor process, characterized in that for detecting defects included in the detection image by applying a preset threshold to the difference image.
 제1항에 있어서,
상기 웨이퍼 결함 검출기는,
상기 검출 이미지에 포함된 웨이퍼의 다이(DIE) 형태가 설정된 형태와 상이하거나 상기 검출 이미지에 결함으로 간주할 수 있는 설정된 패턴이 존재하는 경우 상기 웨이퍼에 결함이 존재하는 것으로 판단하는 것을 특징으로 하는, 반도체 공정의 웨이퍼 결함 검출 시스템.
According to claim 1,
The wafer defect detector,
Characterized in that determining that a defect exists in the wafer when the shape of the die (DIE) of the wafer included in the detection image is different from the set shape or if a set pattern that can be regarded as a defect exists in the detection image, Wafer defect detection system in semiconductor process.
 제1항에 있어서,
상기 웨이퍼 결함 검출기는,
상기 웨이퍼의 결함에 대한 검출정보를 결함 검출 분류/관리장치로 전송하고,
상기 결함 검출 분류/관리장치는 상기 웨이퍼 결함 검출기로부터 전송받은 검출정보를 저장하여 관리하는 것을 특징으로 하는, 반도체 공정의 웨이퍼 결함 검출 시스템.
According to claim 1,
The wafer defect detector,
Transmitting detection information on defects of the wafer to a defect detection classification/management device;
Characterized in that the defect detection classification / management device stores and manages the detection information transmitted from the wafer defect detector, the wafer defect detection system of the semiconductor process.
 제1항에 있어서,
상기 무빙 센서는 상기 조명부를 구성하는 하우징에 장착되어 있는 것을 특징으로 하는, 반도체 공정의 웨이퍼 결함 검출 시스템.
According to claim 1,
The moving sensor is characterized in that mounted on the housing constituting the lighting unit, the wafer defect detection system of the semiconductor process.
KR1020210067493A 2021-05-26 2021-05-26 Wafer defect detecting system in semiconductor process KR102588842B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210067493A KR102588842B1 (en) 2021-05-26 2021-05-26 Wafer defect detecting system in semiconductor process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210067493A KR102588842B1 (en) 2021-05-26 2021-05-26 Wafer defect detecting system in semiconductor process

Publications (2)

Publication Number Publication Date
KR20220159644A true KR20220159644A (en) 2022-12-05
KR102588842B1 KR102588842B1 (en) 2023-10-16

Family

ID=84391927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210067493A KR102588842B1 (en) 2021-05-26 2021-05-26 Wafer defect detecting system in semiconductor process

Country Status (1)

Country Link
KR (1) KR102588842B1 (en)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980070627A (en) * 1997-01-20 1998-10-26 하세가와다께히꼬 Component Recognition Device of Mounting Machine
KR20030005956A (en) 2001-07-11 2003-01-23 삼성전자 주식회사 photo-lithography fabrication system and method there of
JP2003028804A (en) * 2001-07-11 2003-01-29 Fuji Photo Film Co Ltd Apparatus for adjusting quantity of light
KR20060117032A (en) 2005-05-12 2006-11-16 삼성전자주식회사 Method for detecting a defect of wafer
JP2009210504A (en) * 2008-03-06 2009-09-17 Olympus Corp Substrate inspecting method
KR101031070B1 (en) * 2008-07-23 2011-04-25 충북대학교 산학협력단 Defects detection method and system of TCP and COF by image processing technique
JP2015169564A (en) * 2014-03-07 2015-09-28 株式会社ダイヘン Image inspection device and image inspection method
KR20160068228A (en) 2014-12-05 2016-06-15 세메스 주식회사 Apparatus for inspecting defects of a substrate
KR20190014214A (en) * 2017-07-28 2019-02-12 디아이티 주식회사 Defect review device for glass substrate and method thereof
JP2020118501A (en) * 2019-01-22 2020-08-06 コニカミノルタ株式会社 Image inspection device, image forming system, image inspection method, and program

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980070627A (en) * 1997-01-20 1998-10-26 하세가와다께히꼬 Component Recognition Device of Mounting Machine
KR20030005956A (en) 2001-07-11 2003-01-23 삼성전자 주식회사 photo-lithography fabrication system and method there of
JP2003028804A (en) * 2001-07-11 2003-01-29 Fuji Photo Film Co Ltd Apparatus for adjusting quantity of light
KR20060117032A (en) 2005-05-12 2006-11-16 삼성전자주식회사 Method for detecting a defect of wafer
JP2009210504A (en) * 2008-03-06 2009-09-17 Olympus Corp Substrate inspecting method
KR101031070B1 (en) * 2008-07-23 2011-04-25 충북대학교 산학협력단 Defects detection method and system of TCP and COF by image processing technique
JP2015169564A (en) * 2014-03-07 2015-09-28 株式会社ダイヘン Image inspection device and image inspection method
KR20160068228A (en) 2014-12-05 2016-06-15 세메스 주식회사 Apparatus for inspecting defects of a substrate
KR20190014214A (en) * 2017-07-28 2019-02-12 디아이티 주식회사 Defect review device for glass substrate and method thereof
JP2020118501A (en) * 2019-01-22 2020-08-06 コニカミノルタ株式会社 Image inspection device, image forming system, image inspection method, and program

Also Published As

Publication number Publication date
KR102588842B1 (en) 2023-10-16

Similar Documents

Publication Publication Date Title
KR102138347B1 (en) Automated inspection tool
JP4575886B2 (en) Crack inspection apparatus and crack inspection method for polycrystalline semiconductor wafer
TWI688035B (en) Apparatus, method and system for inspecting wafer carriers
KR20170006263A (en) Substrate processing apparatus, substrate processing method, and storage medium
KR20080013059A (en) Equipment and method for checking wafer of chemical mechanical polishing process device trereof
CN115668451A (en) Substrate processing method and substrate processing apparatus
US9569834B2 (en) Automated image-based process monitoring and control
JP2014109436A (en) Substrate defect inspection method, substrate defect inspection device, program, and computer storage medium
TWI760523B (en) Method, non-transitory computer readable medium, and system for detecting a defect
US20070002316A1 (en) Wafer aligner, semiconductor manufacturing equipment, and method for detecting particles on a wafer
KR102588842B1 (en) Wafer defect detecting system in semiconductor process
TW202314888A (en) Inspection method and inspection system
TWI762039B (en) Wafer defect detecting system in semiconductor photolithography process
CN114113132A (en) Image acquisition method, image acquisition apparatus, and wafer inspection apparatus
TWI601221B (en) Automated image-based process monitoring and control
CN113363175B (en) Substrate processing apparatus provided with substrate scanner
US11551955B2 (en) Substrate processing apparatus equipped with substrate scanner
TWI825721B (en) Wafer appearance inspection device and wafer appearance inspection method
CN115326817A (en) Substrate inspection method and substrate inspection apparatus
KR20070041654A (en) Method for measuring a number of wafer and wafer arrangement using image recognition system in a semiconductor fabrication apparatus
KR20230021892A (en) Substrate inspection appratus and substrate inspection method
WO2020012789A1 (en) Substrate processing device and substrate processing method
KR20230066183A (en) Method for testing light emitting device and apparatus for testing light emitting device
KR20060025834A (en) System and control method for detecting abnormal state of semiconductor manufactoring equipment and wafer
CN110890288A (en) Semiconductor manufacturing system, edge detection device, and method for detecting removal region

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant