KR20220158765A - Method for electrodeposition of gray or black layers on electrical circuits and electrical circuits for electronic modules of chip cards comprising such layers - Google Patents

Method for electrodeposition of gray or black layers on electrical circuits and electrical circuits for electronic modules of chip cards comprising such layers Download PDF

Info

Publication number
KR20220158765A
KR20220158765A KR1020227036560A KR20227036560A KR20220158765A KR 20220158765 A KR20220158765 A KR 20220158765A KR 1020227036560 A KR1020227036560 A KR 1020227036560A KR 20227036560 A KR20227036560 A KR 20227036560A KR 20220158765 A KR20220158765 A KR 20220158765A
Authority
KR
South Korea
Prior art keywords
layer
electrically conductive
conductive material
sheet
surface layer
Prior art date
Application number
KR1020227036560A
Other languages
Korean (ko)
Inventor
제롬 상송
위그 은살람비
Original Assignee
랑셍 홀딩
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 랑셍 홀딩 filed Critical 랑셍 홀딩
Publication of KR20220158765A publication Critical patent/KR20220158765A/en

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/50Electroplating: Baths therefor from solutions of platinum group metals
    • C25D3/52Electroplating: Baths therefor from solutions of platinum group metals characterised by the organic bath constituents used
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • C25D5/12Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743External electrical contacts
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 회색 또는 흑색 층을 전기 회로에 전착하는 방법에 관한 것이다. 전기 회로는, 예를 들어, 칩 카드와 같은 카드 내로 통합되도록 의도된 모듈을 생산하기 위한 인쇄 회로-유형의 전기 회로이다. 모듈은, 칩이 판독/기록 시스템에 연결될 수 있게 하고 이와 통신할 수 있게 하는 전기 콘택 패드 - 또는 연결부(3))- 를 포함한다. 흑색 또는 거의 흑색인 색상을 갖는 전기 콘택 패드를 제공하기 위해서, 전기 콘택 패드는 루테늄을 함유하는 표면 층(13)으로 적어도 부분적으로 덮인다. 이러한 표면 층은 적어도 루테늄 및 침착의 반응속도를 억제하는 제제를 함유하는 전해질 배스로부터 전착된다. 본 발명은 유사하게 이러한 방법을 이용하여 얻어진 전기 회로에 관한 것이다.The present invention relates to a method for electrodepositing a gray or black layer onto an electrical circuit. An electrical circuit is, for example, a printed circuit-type electrical circuit for producing a module intended to be integrated into a card, such as a chip card. The module contains electrical contact pads - or connections (3) - which allow the chip to connect to and communicate with the read/write system. To provide an electrical contact pad with a black or nearly black color, the electrical contact pad is at least partially covered with a surface layer 13 containing ruthenium. This surface layer is electrodeposited from an electrolyte bath containing at least ruthenium and an agent that inhibits the kinetics of deposition. The invention similarly relates to electrical circuits obtained using this method.

Description

전기 회로에 회색 또는 흑색 층을 전착시키기 위한 방법, 및 이러한 층을 포함하는 칩 카드의 전자 모듈을 위한 전기 회로Method for electrodeposition of gray or black layers on electrical circuits and electrical circuits for electronic modules of chip cards comprising such layers

본 발명은 연결부와 저-저항 전기 콘택을 형성하도록 의도된 표면을 포함하는 전기 회로의 분야에 관한 것이다.The present invention relates to the field of electrical circuits comprising surfaces intended to form connections and low-resistance electrical contacts.

예를 들어, 본 발명에 따라 생산된 전기 회로는, 컷팅되고(cut out) 절연 기판과 공통-적층된 전도성 재료의 시트로 이루어진 하나 이상의 리드 프레임을 포함하는 에칭된 인쇄 회로 또는 회로들일 수 있다. 이러한 전기 회로는, 예를 들어, 연결부의 콘택, 예를 들어 칩 카드의 전자 모듈용 콘택, 메모리 스틱(USB 스틱 또는 기타)의 콘택 등을 생산하기 위해서 이용된다. 더 구체적으로, 본 발명에 따라 생산된 전기 회로는, 그 현재의 사용 중에 적어도 부분적으로 보이도록 의도될 때, 특정 장점을 갖는다.For example, an electrical circuit produced in accordance with the present invention may be an etched printed circuit or circuits comprising one or more lead frames made of sheets of conductive material cut out and co-laminated with an insulating substrate. Such electrical circuits are used, for example, to produce contacts for connections, for example contacts for electronic modules of chip cards, contacts of memory sticks (USB sticks or others), and the like. More specifically, an electrical circuit produced according to the present invention, when intended to be at least partially visible in its present use, has certain advantages.

본 발명은 칩 카드의 연결부의 콘택을 형성하도록 의도된 전기 회로의 예를 이용하여 이하에서 설명되나, 이러한 예는 제한적인 것으로 이해되지 않아야 하고, 일반적으로, 이하에서 설명되는 침착 방법은 임의의 유형의 금속 전도성 기부에 적용될 수 있다.The present invention is described below using examples of electrical circuits intended to form contacts of connections of chip cards, but such examples should not be construed as limiting and, in general, the deposition methods described below may be of any type. It can be applied to the metal conductive base of

예시로서, 칩 카드를 예로 들면, 칩 카드는 일반적으로 카드의 주요 부분을 구성하는, 예를 들어 플라스틱으로 제조된, 강성 기부로 이루어지고, 별도로 제조된 전자 모듈이 이러한 기부 내로 통합된다. 이러한 전자 모듈은 일반적으로 가요성인 인쇄 회로를 포함하고, 인쇄 회로는 칩(집적 회로), 및 데이터를 칩으로부터/칩으로 판독 및/또는 기록할 수 있게 하는 장치에 칩을 연결하기 위한 수단을 구비한다. 이러한 연결 수단(또는 연결부)은 예를 들어, 카드의 기부의 표면에서, 전자 모듈과 동일한 높이인 전도성 금속 트랙으로 구성된 콘택을 의미한다. 한편으로 칩과 콘택 사이에, 그리고 다른 한편으로 콘택과 판독/기록 장치 사이에서 전기가 양호하게 전도되어야 할 필요성과 별개로, 칩 카드의 제조자는 콘택의 색상을 카드의 하나 이상의 색상과 매칭시키는 것을 원한다. 이를 위해서, 콘택은 일반적으로, 금색 마감을 획득하기 위해서 금의 층으로 덮이거나, 은색 마감을 획득하기 위해서 은 또는 팔라듐의 층으로 덮인다.Taking a chip card as an example, a chip card generally consists of a rigid base, eg made of plastic, which constitutes the main part of the card, into which a separately manufactured electronic module is integrated. Such electronic modules generally include a flexible printed circuit, which includes a chip (integrated circuit) and means for connecting the chip to a device that allows data to be read and/or written to/from the chip. do. These connecting means (or connecting parts) mean contacts made of conductive metal tracks flush with the electronic module, for example on the surface of the base of the card. Apart from the need for good conduction of electricity between the chip and the contact on the one hand and between the contact and the read/write device on the other hand, manufacturers of chip cards are encouraged to match the color of the contacts to one or more colors on the card. want. To this end, the contact is typically covered with a layer of gold to obtain a gold finish, or a layer of silver or palladium to obtain a silver finish.

더 많은 색상을 획득하기 위해서, 문헌 US6259035B1에 설명된 바와 같은 방법을 이용할 수 있다. 이러한 방법은, 더 넓은 스펙트럼의 색상을 획득하기 위해서, 금-계, 팔라듐-계 또는 은-계 용액을 이용하는 것을 기초로 한다. 그러나, 이러한 유형의 방법은 특정 색상, 특히 흑색의 색상 또는 흑색에 가까운 색상을 획득할 수 없다. 문헌 WO2014064278A1은, 티오요소(thiourea)와 함께 침착된 루테늄을 포함하는 층으로부터 흑색 색상을 얻는 방법을 개시한다. 그러나, 티오요소는, 침착된 층을 산화시키고 내식성을 저하시키는 유기 분자이다. 얻어진 층은 완전히 만족스러운 내식성을 제공하지 못한다. 역으로, 문헌 FR3074193A1은 만족스러운 내식성을 가지는, 본질적으로 로듐을 포함하는 층이 위에 침착된 칩 카드의 콘택을 획득할 수 있게 하는 방법을 개시한다. 그러나, 얻어지는 색상은 백색 또는 백색에 가까운 색상이다.To obtain more colors, a method as described in document US6259035B1 can be used. This method is based on using gold-based, palladium-based or silver-based solutions to obtain a broader spectrum of colors. However, this type of method cannot obtain a specific color, particularly a color of black or a color close to black. Document WO2014064278A1 discloses a method for obtaining a black color from a layer comprising ruthenium deposited with thiourea. However, thiourea is an organic molecule that oxidizes the deposited layer and lowers its corrosion resistance. The resulting layer does not provide completely satisfactory corrosion resistance. Conversely, document FR3074193A1 discloses a method which makes it possible to obtain a contact of a chip card on which is deposited a layer comprising essentially rhodium, which has satisfactory corrosion resistance. However, the color obtained is white or a color close to white.

본 발명의 목적은, 최종 제품에서 보일 수 있는 한편, 동시에, 특히 수많은 연결 및 분리 사이클 과정에 걸쳐, 연결부에 전기적으로 연결되도록 의도된 콘택으로서의 사용을 위한 적절한 전기적 및 기계적 특성을 유지하는, 흑색 또는 흑색에 가까운 색상인 전도성 트랙을 포함하는 인쇄 회로를 획득하는 것이다.It is an object of the present invention to achieve a black or black color that is visible in the final product while simultaneously retaining the appropriate electrical and mechanical properties for use as a contact intended to be electrically connected to a joint, in particular over the course of numerous connect and disconnect cycles. To obtain a printed circuit containing conductive tracks of a color close to black.

이를 위해서, 회색 또는 흑색 층을 전기 회로에 전착하는 방법이 제시된다. 전술한 바와 같이, 이러한 방법은 특히 칩 카드의 모듈을 생산하기 위해서 사용될 수 있다. 이러한 방법은 유전체 기판 상에 놓인 전기 전도성 재료의 시트를 갖는 유전체 기판을 제공하는 단계를 포함한다. 예를 들어, 기판은 에폭시 유리 기판이고, 전기 전도성 재료의 시트는 구리 또는 구리 합금으로 제조된다.To this end, a method for electrodepositing a gray or black layer onto an electrical circuit is presented. As mentioned above, this method can be used in particular to produce modules of chip cards. This method includes providing a dielectric substrate having a sheet of electrically conductive material disposed on the dielectric substrate. For example, the substrate is an epoxy glass substrate, and the sheet of electrically conductive material is made of copper or a copper alloy.

유리하게, 기판 및 전기 전도성 재료의 시트를 포함하는 조립체는 가요성을 갖는다(이는 조립체를 릴-대-릴(reel-to-reel) 또는 롤-대-롤 방법에서 이용할 수 있게 한다). 전기 전도성 재료의 시트는 접착 재료의 층을 사이에서 이용하거나(접착 본딩 및 적층) 이용하지 않고(예를 들어, 열을 이용한 적층) 유전체 기판에 부착될 수 있다. 이러한 전기 전도성 재료의 시트는 적어도 하나의 전기 콘택을 포함한다. 이러한 전기 콘택은 유전체 기판을 향하는 내부 측면 및 이러한 내부 측면에 대향되는 외부 측면을 갖는다. 외부 측면은 연결부와 전기 연결을 형성하도록 의도된 콘택 표면을 갖는다. 전기 전도성 재료의 시트를 유전체 기판 상으로 전달하기 전에(예를 들어, 전술한 리드 프레임 기술의 맥락) 또는 후에(예를 들어, 포토리소그래피 기술을 이용), 하나 이상의 콘택이 전기 전도성 재료의 시트 내에 생성될 수 있다.Advantageously, the assembly comprising the substrate and the sheet of electrically conductive material is flexible (this allows the assembly to be used in a reel-to-reel or roll-to-roll method). Sheets of electrically conductive material can be attached to the dielectric substrate with or without (eg, thermal lamination) layers of adhesive material between them (adhesive bonding and lamination). This sheet of electrically conductive material includes at least one electrical contact. These electrical contacts have an inner side facing the dielectric substrate and an outer side opposite the inner side. The outer side has a contact surface intended to form an electrical connection with the connector. Before (eg, in the context of the lead frame technology described above) or after (eg, using photolithography techniques) transferring the sheet of electrically conductive material onto the dielectric substrate, one or more contacts are placed within the sheet of electrically conductive material. can be created

이러한 방법은 또한 전기 전도성 재료의 적어도 하나의 층을 전기 전도성 재료의 시트에 전기화학적으로 침착시키는 단계를 포함한다. 이러한 침착은, 전기 전도성 재료의 시트가 유전체 기판 상으로 전달되기 전에 또는 후에, 이루어질 수 있다. 전기 전도성 재료의 시트에 그렇게 침착된 전기 전도성 재료의 하나 이상의 층은 적어도 하나의 전기 콘택의 콘택 표면의 적어도 하나의 영역을 덮는 표면 층을 포함한다. 따라서, 전기 전도성 재료의 시트는, 전기화학적으로 침착된 표면 층 아래에 있는 하나 이상의 전기 화학적으로 침착된 금속화 층(metallization layer)을 포함할 수 있다. 이러한 또는 이들 금속화 층은 예를 들어 니켈, 금, 은, 팔라듐, 또는 그 합금의 층이다.The method also includes electrochemically depositing at least one layer of electrically conductive material onto the sheet of electrically conductive material. This deposition can be done either before or after the sheet of electrically conductive material is transferred onto the dielectric substrate. The one or more layers of electrically conductive material so deposited on the sheet of electrically conductive material include a surface layer covering at least one region of the contact surface of the at least one electrical contact. Thus, the sheet of electrically conductive material may include one or more electrochemically deposited metallization layers below the electrochemically deposited surface layer. This or these metallization layers are, for example, layers of nickel, gold, silver, palladium, or alloys thereof.

표면 층은, 적어도 루테늄 및 표면 층의 침착의 전기화학적 반응속도의 억제제를 포함하는 전해질 배스(bath)로부터 전기화학적으로 침착된다. 억제제의 역할은 침착의 전기화학적 반응속도를 늦추는 것이다. 전기화학적 반응속도는, 정의에 의해서, 전극과 전해질 사이의 계면에서의 산화환원 반응과 관련된다. 그러한 산화환원 반응은 침착 또는 분해만을 초래할 수 있다. 본 경우에, 억제제는 침착의 반응속도에 영향을 미친다.The surface layer is electrochemically deposited from an electrolyte bath comprising at least ruthenium and an inhibitor of the electrochemical kinetics of deposition of the surface layer. The role of inhibitors is to slow down the electrochemical reaction rate of deposition. The electrochemical reaction rate is, by definition, related to the redox reaction at the interface between the electrode and the electrolyte. Such redox reactions can only lead to deposition or decomposition. In this case, the inhibitor affects the kinetics of the deposition.

본 명세서에서, "루테늄의 침착"이라는 표현은 금속 루테늄의 침착뿐만 아니라, 루테늄을 포함하는 다른 화합물, 그리고 특히 루테늄 산화물 또는 루테늄 염화물의 침착을 지칭한다.In this specification, the expression “deposition of ruthenium” refers to the deposition of metal ruthenium, as well as other compounds comprising ruthenium, and in particular ruthenium oxide or ruthenium chloride.

억제제의 기능은 루테늄의 침착을 감속시키는 것이고 이러한 침착의 표면의 형태를 변경하는 것이다. 광 반사가 그에 의해서 변경되고, 이는 또한 흑색 색상의 인지에 영향을 미친다.The function of the inhibitor is to slow down the deposition of ruthenium and to alter the morphology of the surface of this deposition. Light reflection is thereby altered, which also affects the perception of black color.

금속 루테늄은 매우 뛰어난 전기 전도도(13.7 × 106 S·m-1)를 갖는다. 이산화루테늄은 흑색 외관을 갖는다. 표면 층 내의 루테늄 및 루테늄 산화물의 존재는, 흑색 색상의 표면 층 및 낮은 접촉 저항 모두를 획득할 수 있게 한다.Metallic ruthenium has very good electrical conductivity (13.7 × 10 6 S·m -1 ). Ruthenium dioxide has a black appearance. The presence of ruthenium and ruthenium oxide in the surface layer makes it possible to obtain both a black colored surface layer and a low contact resistance.

따라서, 예상 흑색(또는 흑색에 가까운) 색상 및 표면 층과 판독기(예를 들어, 칩 카드용 판독/기록 장치의 연결부) 사이의 콘택을 통한 양호한 연결에 적합한 전도도 모두를 가지는 표면 층이 얻어 진다.Thus, a surface layer is obtained which has both the expected black (or close to black) color and conductivity suitable for a good connection through the contact between the surface layer and the reader (eg a connection in a read/write device for a chip card).

회색 또는 흑색 층을 전기 회로에 전착시키는 방법은 잠재적으로, 각각 다른 특징과 독립적으로 또는 하나 이상의 다른 특징과 조합되어 고려되는, 이하의 특징 중 하나 또는 다른 하나를 포함할 수 있다:The method of electrodepositing a gray or black layer onto an electrical circuit can potentially include one or another of the following features, each considered independently of the other features or in combination with one or more other features:

- 표면 층의 두께는 유리하게 5 나노미터 내지 3 마이크로미터이다. 25 나노미터의 최소 두께는 균일한 어두운 색상(흑색 또는 흑색에 가까운 색상)을 획득하는데 유용하고; 25 나노미터 미만의 루테늄 두께에서, 무지개 효과를 획득할 수 있고; 대조적으로, 3 미크론 초과의 루테늄을 전도성 층에 침착시키는 것은 장점이 없거나 거의 없다;- the thickness of the surface layer is advantageously between 5 nanometers and 3 micrometers. A minimum thickness of 25 nanometers is useful for obtaining a uniform dark color (black or near black); At a ruthenium thickness of less than 25 nanometers, a rainbow effect can be obtained; In contrast, depositing more than 3 microns of ruthenium into the conductive layer has little or no benefit;

- 표면 층의 침착의 전기화학적 반응속도의 억제제는 루테늄과 함께 침착되지 않고; 그에 따라, 특정 황 화합물(이하 참조)의 경우에서와 같이, 억제제 자체는 흑색 입자를 직접적으로 생성하지 않는다;- inhibitors of the electrochemical kinetics of the deposition of the surface layer are not deposited together with ruthenium; Thus, as is the case with certain sulfur compounds (see below), the inhibitor itself does not directly produce black particles;

- 표면 층 침착의 전기화학적 반응속도의 억제제는 유기 분자이며; 예를 들어, 이는 카르복실산 작용기를 갖는 아민을 포함하고; 예를 들어, 이러한 카르복실산 아민은 N-카르복시메틸이미노비스(에틸렌니트릴로)테트라아세트산이다;- inhibitors of the electrochemical kinetics of surface layer deposition are organic molecules; For example, it includes amines with carboxylic acid functional groups; For example, such a carboxylic acid amine is N-carboxymethyliminobis(ethylenenitrilo)tetraacetic acid;

- 전착된 루테늄을 포함하는 표면 층을 헹굼하는 적어도 하나의 단계가 알칼라인 용액 내에서 수행되고; 표면 층은 산 배스 내에서 전기화학적으로 침착되고; 헹굼 단계는 전착된 루테늄을 포함하는 표면 층의 내식성 특성을 현저하게 개선한다(이러한 단계는 침착된 표면 층 내에 포획된 산 화합물을 보다 잘 제거 및/또는 중화할 수 있게 한다);- at least one step of rinsing the surface layer comprising electrodeposited ruthenium is carried out in an alkaline solution; The surface layer is electrochemically deposited in an acid bath; The rinsing step significantly improves the corrosion resistance properties of the surface layer comprising electrodeposited ruthenium (this step allows better removal and/or neutralization of acid compounds trapped in the deposited surface layer);

- 전기 전도성 재료의 적어도 하나의 층을 전기 전도성 재료의 시트에 전기화학적으로 침착시키는 단계는, 표면 층의 침착 전에, 구리, 니켈, 니켈 합금, 금, 은, 팔라듐, 및 백색 청동의 목록에 포함되는 재료 중 적어도 하나로 이루어진, 표면 층 아래의, 적어도 하나의 층을 침착시키는 단계를 포함한다;- electrochemically depositing at least one layer of electrically conductive material onto a sheet of electrically conductive material, prior to deposition of a surface layer, included in the list of copper, nickel, nickel alloys, gold, silver, palladium, and white bronze depositing at least one layer below the surface layer, made of at least one of the following materials;

- 전기 전도성 재료의 시트 및 표면 층 아래의 층을 포함하는 층들 중 적어도 하나는 광택 층이고; 예를 들어 전기 전도성 재료의 시트는 구리 또는 구리 합금의 시트이고, 그 표면은 (제조에 의해서 또는 제조 후의 광택 처리에 의해서) 광택을 갖는다;- at least one of the layers comprising the sheet of electrically conductive material and the layer below the surface layer is a gloss layer; For example, the sheet of electrically conductive material is a sheet of copper or a copper alloy, the surface of which has a luster (either by manufacture or by a polishing treatment after manufacture);

- 구리, 니켈, 니켈 합금 및 백색 청동의 목록에 포함된 재료로 이루어진 적어도 하나의 층을 폴리싱하는 또는 전기폴리싱하는 단계를 수행하여 광택 층을 형성한다;- carrying out a step of polishing or electropolishing at least one layer made of a material included in the list of copper, nickel, nickel alloys and white bronze to form a lustrous layer;

대안적으로, 구리, 니켈, 니켈 합금 및 백색 청동 목록에 포함되는 재료의 적어도 하나의 층을 광택 침착시키는 적어도 하나의 단계가 수행된다.Alternatively, at least one step of gloss depositing at least one layer of a material included in the copper, nickel, nickel alloys and white bronze inventories is performed.

본 발명은 또한, 특히 칩 카드의 모듈을 생산하기 위한 전기 회로에 관한 것으로서:The invention also relates to an electrical circuit for producing modules of chip cards, in particular:

- 가요성 유전체 기판;- a flexible dielectric substrate;

- 유전체 기판 상에 놓인 구리-계 전기 전도성 재료의 시트로서, 이러한 전기 전도성 재료의 시트는 유전체 기판을 향하는 내부 측면 및 이러한 내부 측면에 대향되는 외부 측면을 갖는 적어도 하나의 전기 콘택을 포함하고, 이러한 외부 측면은 연결부와 전기 연결을 형성하도록 의도된 콘택 표면을 가지는, 전기 전도성 재료의 시트,- a sheet of copper-based electrically conductive material placed on a dielectric substrate, the sheet of electrically conductive material comprising at least one electrical contact having an inner side facing the dielectric substrate and an outer side opposite to the inner side; a sheet of electrically conductive material, the outer side having a contact surface intended to form an electrical connection with the connector;

- 전기 전도성 재료의 시트 상에 직접 놓이는 전기 전도성 재료의 적어도 하나의 층으로서, 이러한 전기 전도성 재료의 층이, 구리, 니켈, 니켈 합금, 금, 은, 팔라듐 및 백색 청동의 목록에 포함되는 재료 중 적어도 하나를 포함하는 잠재적으로 광택이 나는 하부 층, 및 하부 층에 전기화학적으로 침착되고 적어도 하나의 전기 콘택의 콘택 표면의 적어도 하나의 영역을 덮는 표면 층을 포함하는, 전기 전도성 재료의 적어도 하나의 층을 포함한다.- at least one layer of electrically conductive material laid directly on a sheet of electrically conductive material, which layer of electrically conductive material is among the materials included in the list of copper, nickel, nickel alloys, gold, silver, palladium and white bronze at least one electrically conductive material comprising a potentially shiny lower layer comprising at least one and a surface layer electrochemically deposited on the lower layer and covering at least one region of the contact surface of the at least one electrical contact; contains a layer

이러한 전기 회로에서, 표면 층은 전술한 바와 같은 회색 또는 흑색 층을 전착시키기 위한 방법을 이용하여 생산된다.In this electrical circuit, the surface layer is produced using the method for electrodepositing a gray or black layer as described above.

비제한적인 예로서 주어진 첨부 도면과 관련하여 이하의 상세한 설명을 읽을 때, 전술한 전기 회로의 다른 특징, 목적 및 장점이 명확해질 것이다.
도 1은 본 발명에 따른 전기 회로를 갖는 모듈의 예를 포함하는 칩 카드를 개략적으로 그리고 원근적으로 도시한다.
도 2는 본 발명에 따른 전기 회로의 일부를 개략적으로 그리고 위로부터 도시한다.
도 3은 본 발명에 따른 방법으로 얻어 질 수 있는 바와 같은 층들의 스택(stack)의 예를 개략적으로 그리고 횡단면으로 도시한다.
도 4a 내지 도 4k는 본 발명에 따른 방법의 구현예의 예를 단계를 개략적으로 도시한다.
Other features, objects and advantages of the foregoing electrical circuit will become apparent upon reading the following detailed description in conjunction with the accompanying drawings, given by way of non-limiting example.
1 shows schematically and in perspective a chip card comprising an example of a module having an electrical circuit according to the invention.
2 shows schematically and from above a part of an electrical circuit according to the invention.
Figure 3 schematically and in cross section shows an example of a stack of layers as obtainable with the method according to the invention.
Figures 4a to 4k schematically show the steps of an example of an embodiment of the method according to the present invention.

본 발명에 따른 전기 회로의 실시형태의 예를 이하에서 설명한다. 이러한 예는 칩 카드 분야로부터 얻어 진 것이나, 당업자는, 본 발명의 기술에 관한 훈련이 없이, 이러한 예를 전기 회로의 다른 적용예에 작용할 수 있을 것이다. 특히, 본 발명은, 예를 들어, SD 메모리 카드 또는 USB 스틱을 위한 흑색-색상의 콘택 또는 전도성 트랙을 생성하는 것이 미적 가치를 부가할 수 있는 모든 경우에 특히 유리하다.An example of embodiment of an electric circuit according to the present invention is described below. Although these examples are from the chip card field, a person skilled in the art, without training in the techniques of the present invention, will be able to apply these examples to other applications of electrical circuitry. In particular, the present invention is particularly advantageous in all cases where creating black-colored contacts or conductive tracks, for example for SD memory cards or USB sticks, can add aesthetic value.

도 1에 도시된 바와 같이, 칩 카드(1)는 예를 들어 연결부(3)를 갖는 모듈(2)을 포함한다. 모듈(2)은 일반적으로, 카드(1) 내에 만들어진 공동 내로 삽입되는 별도의 요소의 형태로 생산된다. 이러한 요소는, 칩(미도시)이 후속하여 연결되는 연결부(3)가 위에 생성되는, PET, 에폭시 유리 등으로 이루어지고 일반적으로 가요성인 기판(4)(도 2 참조)을 포함한다.As shown in FIG. 1 , the chip card 1 comprises a module 2 having, for example, a connection part 3 . The module 2 is usually produced in the form of a separate element that is inserted into a cavity made in the card 1 . This element comprises a generally flexible substrate 4 (see FIG. 2 ) made of PET, epoxy glass or the like, on which a connection 3 , to which chips (not shown) are subsequently connected, is created.

도 2는 6개의 연결부(3)를 가지는, 여기에서 인쇄 회로(5)인, 전기 회로의 일부의 예를 도시한다. 각각의 연결부(3)는 전도성 트랙(6)으로 형성된 콘택 패드(8)를 포함한다. 도시된 예에서, 8개의 전기 콘택(7)이 전도성 트랙(6)으로부터 생성된다.2 shows an example of a part of an electrical circuit, here a printed circuit 5 , with six connections 3 . Each connecting portion 3 includes a contact pad 8 formed of a conductive track 6 . In the example shown, eight electrical contacts 7 are created from the conductive tracks 6 .

보다 특히, 도 3에서 횡단면으로 도시된 바와 같이, 연결부(3)(즉, 본질적으로 칩이 없는 모듈)는, 예를 들어, 기판(4), 접착제의 층(9), (예를 들어, 구리 또는 구리 합금으로 이루어진) 전기 전도성 시트(10), 및 더 많거나 적을 수 있는 층(A, B, C 및/또는 D)의 스택으로 형성된 다층 구조물을 포함한다.More particularly, as shown in cross section in FIG. 3 , the connection 3 (i.e. essentially a chipless module) comprises, for example, a substrate 4, a layer of adhesive 9, (e.g., made of copper or copper alloy), and a multilayer structure formed from a stack of layers (A, B, C and/or D), which may be more or less.

이러한 연결부(3)의 각각의 전기 콘택(7)은 유전체 기판을 향하는 내부 측면(18) 및 이러한 내부 측면에 대향되는 외부 측면을 포함한다. 내부 측면(18)은 공동(15) 내에 수용될 수 있는 칩과 전기 연결을 형성하기 위해서 연결 웰(connection well)(14)의 하단부에서 노출된다. 외부 측면은 다른 연결부와 전기 연결을 형성하도록 의도된 콘택 표면을 갖는다. 내부 및 외부 측면에 침착된 층들이 반드시 동일한 특성 또는 동일한 두께를 가질 필요는 없다.Each electrical contact 7 of this connection 3 has an inner side 18 facing the dielectric substrate and an outer side opposite to this inner side. The inner side 18 is exposed at the lower end of the connection well 14 to form an electrical connection with a chip that can be received within the cavity 15. The outer side has contact surfaces intended to form electrical connections with other connectors. The layers deposited on the inner and outer sides do not necessarily have the same properties or the same thickness.

이하의 표는 가능한 스택을 예시한다:The table below illustrates possible stacks:

Figure pct00001
Figure pct00001

이미 구리 또는 구리 합금으로 잠재적으로 구성된 전기 전도성 시트(10) 상에 구리를 전해질 침착시키는 것에 의해서, 구리가 광택을 가질 수 있다는 것에 주목할 수 있을 것이다.It will be noted that by electrolytically depositing copper onto an electrically conductive sheet 10 that is already potentially composed of copper or a copper alloy, copper can be brightened.

금의 층(C)이 선택적이라는 것에 주목할 수 있을 것이다. 이는 플래시(flash)의 형태로 침착되고, 다시 말해서 0 나노미터 내지 15 나노미터의 두께로 전착된다. 이는 팔라듐을 가지지 않거나 팔라듐에 의해서 대체될 수 있다.It will be noted that the gold layer (C) is optional. It is deposited in the form of a flash, ie electrodeposited to a thickness of 0 nanometers to 15 nanometers. It may be free of palladium or replaced by palladium.

루테늄 침착부 아래에 있는 (선택적) 광택 층의 존재는, 더 광택이 나는 외관 및 더 진한 흑색 색상을 갖는 전기 회로(3)를 획득할 수 있게 한다.The presence of an (optional) gloss layer under the ruthenium deposits makes it possible to obtain an electrical circuit 3 with a glossier appearance and a deeper black color.

도 4a 내지 도 4k는 연결부(3)를 제조하기 위한 본 발명에 따른 방법의 예의 여러 단계를 개략적으로 도시하며, 이러한 연결부의 층의 스택은 도 3에 도시되어 있다.4a to 4k schematically show the different steps of an example of the method according to the invention for producing a connector 3 , the stack of layers of which connector is shown in FIG. 3 .

이러한 단계는:These steps are:

- 기판(4) 제공 단계(도 4a),- providing a substrate 4 (Fig. 4a);

- 기판(4)의 측면을 접착제의 층(9)으로 코팅하는 단계(도 4b),- coating the side surface of the substrate 4 with a layer 9 of adhesive (Fig. 4b);

- 칩이 후속하여 내부에 수용될 잠재적 공동(15) 및 연결 웰(14)을 생성하기 위해서, 접착제의 층(9)을 구비한 기판(4)을 천공하는 단계(도 4c),- drilling the substrate 4 with a layer 9 of adhesive, in order to create potential cavities 15 and connection wells 14 in which the chip will subsequently be accommodated (Fig. 4c);

- 접착제의 층(9)을 구비한 기판(4)과 (예를 들어, 구리의 시트와 같은) 전기 전도성 재료의 시트(10)를 복합체화하고(complexing), 열 하에서 접착제의 층(9)을 가교 결합시키고, 그렇게 얻어진 복합체를 탈산하는 단계(도 4d),- complexing a sheet 10 of an electrically conductive material (eg a sheet of copper) with a substrate 4 with a layer 9 of adhesive and, under heat, a layer 9 of adhesive cross-linking and deoxidizing the resulting composite (FIG. 4d);

- 건식 필름 포토레지스트(16)를 적층하는 단계(도 4e),- depositing dry film photoresist 16 (Fig. 4e);

- 마스크를 통해서 필름 포토레지스트(16)를 광에 노광시키는 단계(도 4f),- exposing the film photoresist 16 to light through a mask (Fig. 4f);

- 필름 포토레지스트(16)를 현상하는 단계(도 4g),- developing the film photoresist 16 (Fig. 4g);

- 전도성 트랙 및/또는 콘택(17)을 형성하기 위해서, 필름 포토레지스트(16)에 의해서 보호되지 않은 영역 내의 전기 전도성 재료의 시트(10)를 화학적으로 에칭하는 단계(도 4h),- chemically etching the sheet 10 of electrically conductive material in areas not protected by the film photoresist 16, to form conductive tracks and/or contacts 17 (FIG. 4h);

- 필름 포토레지스트(16)를 용해시키는 단계(도 4i),- dissolving the film photoresist 16 (Fig. 4i);

- 전기 전도성 재료의 시트(10)를 에칭한 후에 얻어진 트랙의 적어도 일부 및/또는 콘택(17)의 적어도 일부를 금속화하는 단계로서, 이러한 금속화는, 도 3과 관련하여 전술한 바와 같은 층의 스택을 형성하기 위해서, 하나 이상의 단계로 수행될 수 있고; 예를 들어, 이러한 스택은 니켈의 층(11) 및 금의 층(12)을 포함하는, 단계(도 4j),- metallizing at least part of the tracks and/or at least part of the contacts 17 obtained after etching the sheet 10 of electrically conductive material, this metallization comprising a layer as described above with respect to FIG. 3 . may be performed in one or more steps, to form a stack of; For example, such a stack includes a layer 11 of nickel and a layer 12 of gold (FIG. 4j),

- (루테늄을 포함하는 다른 화합물을 또한 포함하는) 루테늄의 표면 층(13)을 형성하기 위해서 다시 금속화하는 단계, 및- metallization again to form a surface layer 13 of ruthenium (which also contains other compounds comprising ruthenium), and

- 전착된 루테늄을 포함하는 표면 층(13)을 알칼라인 용액(예를 들어, NaOH)에서 헹굼하는 단계를 포함한다.- rinsing the surface layer 13 comprising electrodeposited ruthenium in an alkaline solution (eg NaOH).

도 3에 도시된 바와 같이, (도 4k에서와 같이) 금의 층(12) 만을 및/또는 니켈 층 및/또는 (예를 들어, 니켈 또는 백금 청동의) 다른 합금을 위에 침착시키기 위해서, 내부 측면(18)(즉, 최종 제품에서 보이지 않도록 의도된 측면)을 마스크 처리할 수 있다. 사실상, 칩에 대한 연결 와이어의 보다 양호한 용접성을 획득하기 위해서, 루테늄의 표면 층(13)을 침착하는 단계 중에, 보호 필름을 (전방 측면 또는 콘택 측면 또는 외부 측면으로 지칭되는 것에 대향되는, 그리고 루테늄을 수용하도록 의도된) 전도성 트랙(17)의 내부 측면(18)에 도포하는 것, 또는 이러한 측면에 대해서 마스킹 벨트를 프레스(press)하는 것이 유리할 수 있다.3, to deposit only a layer 12 of gold (as in FIG. 4K) and/or a layer of nickel and/or another alloy (eg of nickel or platinum bronze) thereon, Sides 18 (ie, sides intended to be invisible in the final product) may be masked. In fact, in order to obtain better weldability of the connecting wire to the chip, during the step of depositing the surface layer 13 of ruthenium, a protective film (opposite to what is called the front side or contact side or outer side, and ruthenium It may be advantageous to apply to the inner side 18 of the conductive track 17 (which is intended to receive the surface), or to press the masking belt against this side.

루테늄의 표면 층(13)은 5 나노미터 내지 3 마이크로미터의 두께에 걸쳐 그리고 더 바람직하게 100 나노미터 또는 그에 가까운 두께에 걸쳐 전기화학적으로 침착된다. 표면 층(13)의 침착을 위한 전기화학적 배스 내의 루테늄의 질량 농도는 리터 당 1 내지 15 그램이다. 표면 층(13)을 침착시킬 수 있게 하는 루테늄 용액은 예를 들어 Atotech®에 의해서 판매된다. 루테늄은 유리하게 0.1 내지 2 pH에서 그리고 65℃ +/- 10℃의 온도에서 침착된다. 루테늄 용액이 표면 층(13)을 침착시킬 수 있도록, 루테늄의 침착의 전기화학적 반응속도의 억제제가 첨가된다.A surface layer 13 of ruthenium is deposited electrochemically over a thickness of 5 nanometers to 3 micrometers, and more preferably over a thickness of 100 nanometers or nearer. The mass concentration of ruthenium in the electrochemical bath for the deposition of the surface layer 13 is between 1 and 15 grams per liter. A ruthenium solution enabling the deposition of the surface layer 13 is sold, for example, by Atotech ® . Ruthenium is advantageously deposited at a pH of 0.1 to 2 and at a temperature of 65°C +/- 10°C. In order for the ruthenium solution to deposit the surface layer 13, an inhibitor of the electrochemical kinetics of the deposition of ruthenium is added.

표면 층(13)의 침착의 전기화학적 반응속도의 억제제는 유기 분자, 예를 들어 카르복실산 작용기를 갖는 아민이다.The inhibitor of the electrochemical rate of deposition of the surface layer 13 is an organic molecule, for example an amine with a carboxylic acid functional group.

루테늄의 표면 층(13)에 대해서 얻어 지는 색상은 침착 조건에 따라 달라진다.The color obtained for the surface layer 13 of ruthenium depends on the deposition conditions.

따라서, CIELab 색공간의 L* 지수로 측정된 밝기는 약 64 미만이다. 비색 측정을, 정반사를 포함하는, 반사에서 수행하였다. 본 발명자는, 56.1 내지 63.3의 L* 지수로, 그러나 침착의 전기화학적 반응속도의 억제제가 없이, 표면 층을 획득하였고, L* 지수는 71.3 보다 크다. 그에 따라, 표면 층(13)을 침착시키기 위한 전기화학적 배스 내의 침착의 전기화학적 반응속도의 억제제의 존재는 더 진한 흑색 외관을 갖는 전기 회로(3)를 획득할 수 있게 한다(이하의 표에 표시된 바와 같이, CIELab 색공간의 좌표 a 및 b는 0에 매우 근접하고; 그에 따라 녹색, 적색, 황색 또는 청색의 성분은 실질적으로 존재하지 않고; 따라서 흑색 외관이 얻어진다).Therefore, the brightness measured by the L* index of the CIELab color space is less than about 64. Colorimetric measurements were performed in reflection, including specular reflection. We obtained a surface layer with an L* index of 56.1 to 63.3, but without inhibitors of the electrochemical kinetics of deposition, with an L* index greater than 71.3. Accordingly, the presence of an electrochemical kinetic inhibitor of deposition in the electrochemical bath for depositing the surface layer 13 makes it possible to obtain the electrical circuit 3 having a darker black appearance (shown in the table below). As can be seen, the coordinates a and b of the CIELab color space are very close to 0; thus there are practically no green, red, yellow or blue components; thus a black appearance is obtained).

루테늄을 전기화학적으로 침착시키기 위한 배스에서, 이러한 침착의 전기화학적 반응속도의 억제제의 농도는 침착 속도에 영향을 미친다. 본 발명자에 의해서 얻어진 그리고 이하의 표에 요약된 결과의 일부로부터, 루테늄을 함유하는 전해질 용액의 동일 농도(즉, 리터당 약 6.5 그램)에서, 동일한 전류(즉, 1.5 A/dm2)에서, 그리고 동일한 침착 속도(즉, 5분)에서, 전기화학적 반응속도의 억제제의 농도가 높을수록, (배스의 pH가 어떠하든 간에) 얻어 지는 표면 층의 두께가 얇아진다.In a bath for electrochemically depositing ruthenium, the concentration of the electrochemical kinetic inhibitor of this deposition affects the deposition rate. From some of the results obtained by the present inventors and summarized in the tables below, it is clear that at the same concentration (ie, about 6.5 grams per liter) of an electrolyte solution containing ruthenium, at the same current (ie, 1.5 A/dm 2 ), and At the same deposition rate (i.e. 5 minutes), the higher the concentration of the electrochemical kinetic inhibitor, the thinner the surface layer obtained (whatever the pH of the bath).

Figure pct00002
Figure pct00002

침착의 전기화학적 반응속도의 억제제의 농도뿐만 아니라 pH가 색상에 영향을 미친다. 따라서, 색상을 이하의 방식으로 구성된 분광 비색계를 이용하여 측정하였다(측정 장치: X Rite SP62):The pH as well as the concentration of the inhibitor of the electrochemical kinetics of the deposition affect the color. Therefore, the color was measured using a spectroscopic colorimeter configured in the following manner (measuring device: X Rite SP62):

- 발광체 D65(즉, 6500 K의 일광에 상응하는 광을 갖는다);- Illuminant D65 (ie has a light corresponding to daylight at 6500 K);

- 10도의 각도에서의 관찰;- observation at an angle of 10 degrees;

- 측정에 포함된 스펙트럼적으로 확산된 광;− the spectrally diffused light involved in the measurement;

- 8도의, 반사에서의 광의 입사광.- incident light of light at reflection, of 8 degrees.

Figure pct00003
Figure pct00003

표와 관련하여 언급된 조건에서 얻어지고 70 나노미터 초과의 표면 층 두께를 가지는 전기 회로(3)는, 특히, 지불 칩 카드에 대한 적용을 위한 (그리고 특히 ISO 10373 표준 또는 EMV® 사양에 따른, 콘택 저항 측정 또는 CRM과 관련된) 힘의 요건을 만족시킨다.An electrical circuit 3 obtained under the conditions mentioned in relation to the table and having a surface layer thickness of more than 70 nanometers is, in particular, for application to payment chip cards (and in particular according to the ISO 10373 standard or the EMV ® specification, It satisfies the force requirements (related to contact resistance measurement or CRM).

특히, 이러한 전기 회로(3)는 염 분무 부식 테스트, 2-가스(H2S 및 SO2) 산업 부식 테스트, 및 온도 습도 테스트(THT)를 만족시키고, 이러한 테스트를 24시간 동안 수행한 후에 500 밀리오옴 미만의 콘택 저항을 유지한다.In particular, this electric circuit 3 satisfies the salt spray corrosion test, the two-gas (H 2 S and SO 2 ) industrial corrosion test, and the temperature humidity test (THT), and after performing these tests for 24 hours, a 500 Keep the contact resistance below milliohms.

양호한 콘택 저항 및 양호한 내식성은 특히, 루테늄의 침착의 전기화학적 반응속도의 억제제가 루테늄과 함께 침착되지 않는다는 사실과 연관된다. 이하의 표 4에서, 값들은, 칩 카드의 연결부 상의 루테늄의 침착에 대한 고해상도 XPS 스펙트럼으로부터의 원자%로서 표현되어 있다. 예 1 및 예 2는, 문헌 WO2014064278A1의 개시 내용에 따른, 티오요소를 함유하는 2개의 배스로 생산되었다. 예 3 및 예 4는 아민 유형의 침착의 전기화학적 반응속도의 억제제를 함유하는 배스로 생산되었다. 이러한 표에서, 티오요소를 갖는 배스를 이용하는 경우에, 침착된 층 내의 황의 존재가 체계적으로 검출된다는 것이 관찰될 수 있고, 이는 티오요소가 함께 침착된다는 것을 나타낸다. 대조적으로, 아민 유형의 루테늄의 침착의 전기화학적 반응속도의 억제제를 갖는 배스를 이용할 때, XPS 측정은 층 내에서 이러한 제제(agent)를 검출할 수 없다. 잠재적인 검출은 억제제의 아민 작용기로부터 기원하는 유기 형태의 질소를 나타낼 것이나, 본 경우에는 그렇지 않다.Good contact resistance and good corrosion resistance are related in particular to the fact that inhibitors of the electrochemical kinetics of the deposition of ruthenium are not deposited together with ruthenium. In Table 4 below, values are expressed as atomic percent from high-resolution XPS spectra for the deposition of ruthenium on the connections of chip cards. Examples 1 and 2 were produced with two baths containing thiourea according to the disclosure of document WO2014064278A1. Examples 3 and 4 were produced with baths containing electrochemical kinetic inhibitors of amine-type deposition. From this table, it can be observed that when using a bath with thiourea, the presence of sulfur in the deposited layer is systematically detected, indicating that thiourea is co-deposited. In contrast, when using a bath with an inhibitor of the electrochemical kinetics of the deposition of ruthenium of the amine type, the XPS measurement cannot detect this agent in the layer. Potential detection would indicate an organic form of nitrogen originating from the inhibitor's amine functional group, which in this case was not the case.

Figure pct00004
Figure pct00004

전술한 전기 회로(3)는 1면형 또는 양면형 회로일 수 있다. 유리하게, 양면형 회로의 경우에, 루테늄의 표면 층(13)은 콘택(7)을 가지는 측면 상에서만 생성될 것이다.The electric circuit 3 described above may be a one-sided type or a double-sided type circuit. Advantageously, in the case of a double-sided circuit, the surface layer 13 of ruthenium will be created only on the side with the contact 7 .

Claims (12)

특히 칩 카드(1)의 모듈(2)을 생산하기 위해서, 회색 또는 흑색 층을 전기 회로 상에 전착시키는 방법으로서:
- 유전체 기판(4) 상에 놓인 전기 전도성 재료의 시트(10)를 갖는 유전체 기판(4)을 제공하는 단계로서, 이러한 전기 전도성 재료의 시트(10)는, 유전체 기판(4)을 향하는 내부 측면(18) 및 이러한 내부 측면(18)에 대향되는 외부 측면을 갖는 적어도 하나의 전기 콘택(7)을 포함하고, 이러한 외부 측면은 연결부와 전기 연결을 형성하도록 의도된 콘택 표면을 가지는, 단계,
- 전기 전도성 재료의 적어도 하나의 층을 전기 전도성 재료의 시트(10) 상에 침착시키는 단계로서, 전기 전도성 재료의 이러한 층은 적어도 하나의 전기 콘택(7)의 콘택 표면의 적어도 하나의 영역을 덮는 전기화학적으로 침착된 표면 층(13)을 포함하는, 단계를 포함하고,
표면 층(13)은 적어도 루테늄을 포함하는 전해질 배스로부터 전기화학적으로 침착되는, 방법에 있어서,
적어도 루테늄을 포함하는 전해질 배스는 표면 층(13)의 침착의 전기화학적 반응속도의 억제제를 포함하고, 표면 층(13)의 침착의 전기화학적 반응속도의 이러한 억제제는 루테늄과 함께 침착되지 않고, 표면 층(13)은, 황 화합물에 의해서 생성되지 않은 회색 또는 흑색 색상을 가지는 것을 특징으로 하는 방법.
As a method of electrodepositing a gray or black layer onto an electrical circuit, in particular to produce a module (2) of a chip card (1):
- providing a dielectric substrate (4) with a sheet (10) of an electrically conductive material placed on the dielectric substrate (4), the sheet (10) of this electrically conductive material having an inner side facing the dielectric substrate (4). (18) and at least one electrical contact (7) having an outer side opposite this inner side (18), which outer side has a contact surface intended to form an electrical connection with the connector,
- depositing at least one layer of electrically conductive material onto the sheet (10) of electrically conductive material, which layer of electrically conductive material covers at least one area of the contact surface of the at least one electrical contact (7). comprising an electrochemically deposited surface layer (13);
wherein the surface layer (13) is electrochemically deposited from an electrolyte bath comprising at least ruthenium,
The electrolyte bath comprising at least ruthenium contains an electrochemical kinetic inhibitor of the deposition of the surface layer 13, and this inhibitor of the electrochemical kinetic of the deposition of the surface layer 13 is not deposited together with the ruthenium, Characterized in that the layer (13) has a gray or black color not produced by sulfur compounds.
제1항에 있어서,
전착된 루테늄을 포함하는 표면 층(13)을 알칼라인 용액에서 헹굼하는 적어도 하나의 단계를 포함하는, 방법.
According to claim 1,
A method comprising at least one step of rinsing the surface layer (13) comprising electrodeposited ruthenium in an alkaline solution.
제1항 또는 제2항에 있어서,
표면 층(13)의 침착의 전기화학적 반응속도의 억제제는 유기 분자인, 방법.
According to claim 1 or 2,
wherein the inhibitor of the electrochemical rate of deposition of the surface layer (13) is an organic molecule.
제1항 내지 제3항 중 어느 한 항에 있어서,
표면 층(13)의 침착의 전기화학적 반응속도의 억제제는 카르복실산 작용기를 갖는 아민을 포함하는, 방법.
According to any one of claims 1 to 3,
wherein the inhibitor of the electrochemical rate of deposition of the surface layer (13) comprises an amine having a carboxylic acid functional group.
제1항 내지 제4항 중 어느 한 항에 있어서,
전기 전도성 재료의 적어도 하나의 층을 전기 전도성 재료의 시트(10) 상에 전기화학적으로 침착시키는 단계는, 표면 층(13)의 침착 전에, 구리, 니켈, 니켈 합금, 금, 은, 팔라듐, 및 백색 청동의 목록에 포함되는 재료 중 적어도 하나로 이루어진, 표면 층(13) 아래의, 적어도 하나의 층(A, B 또는 C)을 침착시키는 단계를 포함하는, 방법.
According to any one of claims 1 to 4,
Electrochemically depositing at least one layer of electrically conductive material onto the sheet of electrically conductive material 10 comprises, prior to deposition of the surface layer 13, copper, nickel, nickel alloys, gold, silver, palladium, and depositing at least one layer (A, B or C) below the surface layer (13), consisting of at least one of the materials included in the list of white bronzes.
제1항 내지 제5항 중 어느 한 항에 있어서,
전기 전도성 재료의 시트(10)는 구리 또는 구리 합금의 시트인, 방법.
According to any one of claims 1 to 5,
wherein the sheet of electrically conductive material (10) is a sheet of copper or a copper alloy.
제5항 및 제6항에 있어서,
전기 전도성 재료의 시트(10)를 포함하는 층 및 표면 층(13) 아래의 층(A, B 또는 C) 중 적어도 하나가 광택 층인, 방법.
According to claims 5 and 6,
wherein at least one of the layer comprising the sheet (10) of electrically conductive material and the layer (A, B or C) below the surface layer (13) is a gloss layer.
제7항에 있어서,
구리, 니켈, 니켈 합금, 금, 은, 팔라듐 및 백색 청동 목록에 포함되는 재료의 적어도 하나의 층을 광택 침착시키는 적어도 하나의 단계를 포함하는, 방법.
According to claim 7,
A method comprising at least one step of gloss depositing at least one layer of a material included in the inventories of copper, nickel, nickel alloys, gold, silver, palladium and white bronze.
제7항에 있어서,
광택 층을 형성하기 위해서, 구리, 니켈, 니켈 합금, 금, 은, 팔라듐 및 백색 청동의 목록에 포함된 재료로 이루어진 적어도 하나의 층을 폴리싱하는 또는 전기폴리싱하는 단계를 포함하는, 방법.
According to claim 7,
A method comprising polishing or electropolishing at least one layer made of a material included in the list of copper, nickel, nickel alloys, gold, silver, palladium and white bronze to form a lustrous layer.
제7항에 있어서,
전기 전도성 재료의 시트(10)는, 표면이 광택을 갖는 구리 또는 구리 합금의 시트인, 방법.
According to claim 7,
The method of claim 1 , wherein the sheet of electrically conductive material (10) is a sheet of copper or copper alloy having a lustrous surface.
특히 칩 카드(1)의 모듈(2)을 생산하기 위한 전기 회로이며:
- 가요성 유전체 기판(4);
- 유전체 기판(4) 상에 놓인 구리-계 전기 전도성 재료의 시트(10)로서, 이러한 전기 전도성 재료의 시트(10)는 유전체 기판(4)을 향하는 내부 측면(18) 및 이러한 내부 측면에 대향되는 외부 측면을 갖는 적어도 하나의 전기 콘택(7)을 포함하고, 이러한 외부 측면은 연결부와 전기 연결을 형성하도록 의도된 콘택 표면을 가지는, 구리-계 전기 전도성 재료의 시트(10),
- 전기 전도성 재료의 시트(10) 상에 직접 놓이는 전기 전도성 재료의 적어도 하나의 층으로서, 이러한 전기 전도성 재료의 층이, 구리, 니켈, 니켈 합금, 금, 은, 팔라듐 및 백색 청동의 목록에 포함되는 재료 중 적어도 하나를 포함하는 하부 층, 및 하부 층 상에 전기화학적으로 침착되고 적어도 하나의 전기 콘택(7)의 콘택 표면의 적어도 하나의 영역을 덮는 표면 층(13)을 포함하는, 전기 전도성 재료의 적어도 하나의 층을 포함하고,
표면 층(13)은 제1항 내지 제10항 중 어느 한 항에서 청구된 바와 같은 방법을 이용하여 생성되고, 황 화합물에 의해서 생성되지 않는 회색 또는 흑색 색상을 가지는, 전기 회로.
In particular, an electrical circuit for producing a module 2 of a chip card 1:
- flexible dielectric substrate 4;
- a sheet 10 of copper-based electrically conductive material placed on a dielectric substrate 4, the sheet 10 of electrically conductive material having an inner side 18 facing the dielectric substrate 4 and opposite to this inner side a sheet (10) of copper-based electrically conductive material comprising at least one electrical contact (7) having an outer side surface which is the outer side surface having a contact surface intended to form an electrical connection with the connecting portion;
- at least one layer of electrically conductive material lying directly on the sheet 10 of electrically conductive material, which layer of electrically conductive material is included in the list of copper, nickel, nickel alloys, gold, silver, palladium and white bronze and a surface layer (13) electrochemically deposited on the lower layer and covering at least one area of the contact surface of the at least one electrical contact (7). at least one layer of material;
The surface layer (13) is produced using a method as claimed in any one of claims 1 to 10 and has a gray or black color not produced by sulfur compounds.
제11항에 청구된 바와 같은 전기 회로(5)로부터 제조되고 카드(1) 내에 만들어진 공동 내로 삽입되는, 모듈(2)을 포함하는 칩 카드(1).A chip card (1) comprising a module (2) manufactured from an electrical circuit (5) as claimed in claim 11 and inserted into a cavity made in the card (1).
KR1020227036560A 2020-03-27 2021-03-25 Method for electrodeposition of gray or black layers on electrical circuits and electrical circuits for electronic modules of chip cards comprising such layers KR20220158765A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR2003062A FR3108634B1 (en) 2020-03-27 2020-03-27 Process for electrodepositing a gray or black layer on an electrical circuit, electrical circuit for an electronic chip card module comprising such a layer
FR2003062 2020-03-27
PCT/EP2021/057697 WO2021191334A1 (en) 2020-03-27 2021-03-25 Method for electrodepositing a grey or black layer on an electrical circuit, and electrical circuit for an electronic module of a chip card comprising such a layer

Publications (1)

Publication Number Publication Date
KR20220158765A true KR20220158765A (en) 2022-12-01

Family

ID=70738738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227036560A KR20220158765A (en) 2020-03-27 2021-03-25 Method for electrodeposition of gray or black layers on electrical circuits and electrical circuits for electronic modules of chip cards comprising such layers

Country Status (4)

Country Link
KR (1) KR20220158765A (en)
CN (1) CN115349034A (en)
FR (1) FR3108634B1 (en)
WO (1) WO2021191334A1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997001823A2 (en) 1995-06-27 1997-01-16 Orga Kartensysteme Gmbh Chip card
FR2997550B1 (en) * 2012-10-26 2016-01-22 Linxens Holding ELECTRICAL CIRCUIT, ELECTRONIC MODULE FOR A CHIP CARD COMPRISING ON THIS ELECTRIC CIRCUIT AND METHOD FOR PRODUCING SUCH ELECTRIC CIRCUIT.
FR3074193B1 (en) * 2017-11-28 2020-07-10 Linxens Holding ELECTRICAL CIRCUIT, ELECTRONIC MODULE FOR A CHIP CARD REALIZED ON THIS ELECTRICAL CIRCUIT AND METHOD FOR THE PRODUCTION OF SUCH AN ELECTRICAL CIRCUIT.

Also Published As

Publication number Publication date
CN115349034A (en) 2022-11-15
FR3108634A1 (en) 2021-10-01
FR3108634B1 (en) 2022-07-15
WO2021191334A1 (en) 2021-09-30

Similar Documents

Publication Publication Date Title
US20080261071A1 (en) Preserving Solderability and Inhibiting Whisker Growth in Tin Surfaces of Electronic Components
US20240117518A1 (en) Method for Depositing a Bronze Alloy on a Printed Circuit and Printed Circuit Obtained by Said Method
JP2003031914A5 (en)
US20120058692A1 (en) Contact of electrical connector and plating method thereof
KR102438037B1 (en) An electric circuit, an electronic module for a chip card formed on the electric circuit, and a method for manufacturing such an electric circuit
KR101384793B1 (en) Tab for printed circuit board with excellent corrosion resistance and durability of abrasion and method of manufacturing the same
KR20220158765A (en) Method for electrodeposition of gray or black layers on electrical circuits and electrical circuits for electronic modules of chip cards comprising such layers
KR20220110247A (en) Tapes for electrical circuits having rose gold contact pads and methods of making such tapes
KR100852406B1 (en) a PCB manufacturing method
EP3892759B1 (en) Tape for electrical circuits with rose-gold contact pads and method for manufacturing such a tape
TW201230265A (en) Package structure, packaging substrate and chip
CN219040795U (en) Connector terminal and wearable electronic equipment
CN217182467U (en) Conductive terminal
CN217215176U (en) Conductive terminal
KR20140056881A (en) Lead frame of surface conducting type and method of manufacturing light emitting device package using the same and lead frame array by surface conducting type
CN210668752U (en) Conductive terminal, electric connector and terminal equipment
JP2024524269A (en) Bronze layers as a substitute for precious metals
CN203490719U (en) Intelligent card and intelligent card touch panel
JPH07297524A (en) Ic card printed wiring board
WO2004059305A3 (en) Printed board for the electrochemical detection of biomolecules
TWI531282B (en) Circuit board and method for manufacturing the same
WO2012168752A1 (en) A method for manufacturing a card connector
CN104244566A (en) Circuit board with nickel and palladium alloy clad layer and production method of circuit board
JP2000251043A (en) Ic card and terminal board for ic card
FR3141834A1 (en) Printed circuit with a gold-substituting alloy layer and method of manufacturing such a printed circuit