KR20220158325A - 강유전체 성능 향상을 위한 이중 산화물층들을 갖는 v-nand 메모리 및 그의 제조 방법 - Google Patents
강유전체 성능 향상을 위한 이중 산화물층들을 갖는 v-nand 메모리 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR20220158325A KR20220158325A KR1020210065930A KR20210065930A KR20220158325A KR 20220158325 A KR20220158325 A KR 20220158325A KR 1020210065930 A KR1020210065930 A KR 1020210065930A KR 20210065930 A KR20210065930 A KR 20210065930A KR 20220158325 A KR20220158325 A KR 20220158325A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- nand memory
- oxide
- ferroelectric
- ferroelectric layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title description 5
- 239000011229 interlayer Substances 0.000 title 1
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 7
- 239000001301 oxygen Substances 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims description 9
- 230000001939 inductive effect Effects 0.000 claims 1
- 239000000463 material Substances 0.000 description 16
- 239000010936 titanium Substances 0.000 description 12
- 229910052719 titanium Inorganic materials 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 229910052726 zirconium Inorganic materials 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 230000014509 gene expression Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910052746 lanthanum Inorganic materials 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000001771 vacuum deposition Methods 0.000 description 3
- QNRATNLHPGXHMA-XZHTYLCXSA-N (r)-(6-ethoxyquinolin-4-yl)-[(2s,4s,5r)-5-ethyl-1-azabicyclo[2.2.2]octan-2-yl]methanol;hydrochloride Chemical compound Cl.C([C@H]([C@H](C1)CC)C2)CN1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OCC)C=C21 QNRATNLHPGXHMA-XZHTYLCXSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 2
- 229910004140 HfO Inorganic materials 0.000 description 2
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000002033 PVDF binder Substances 0.000 description 2
- 229920001166 Poly(vinylidene fluoride-co-trifluoroethylene) Polymers 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910007541 Zn O Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229920002981 polyvinylidene fluoride Polymers 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
- H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
-
- H01L27/1159—
-
- H01L27/11597—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
- H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
다양한 실시예들은 강유전체 성능 향상을 위한 이중 산화물층들을 갖는 V-NAND 메모리 및 그 제조 방법을 제공하며, V-NAND 메모리는 일 방향으로 연장되는 강유전체층, 및 강유전체층을 사이에 두고 서로의 맞은 편에서, 일 방향으로 각각 연장되는 이중의 산화물층들을 포함할 수 있다. 다양한 실시예들에 따르면, 산화물층들이 산화물층들 사이에서의 열팽창 계수 차이를 이용하여 강유전체층에 대해 사방정상(orthorhombic phase) 형성을 유발시키고, 강유전체층에 대해 산소 빈자리 결함(oxygen vacancy) 형성을 억제시킴으로써, V-NAND 메모리에서의 강유전체 성능이 향상될 수 있다.
Description
다양한 실시예들은 강유전체 성능 향상을 위한 이중 산화물층들을 갖는 V-NAND 메모리 및 그의 제조 방법에 관한 것이다.
현재 사용하고 있는 V(vertical)-NAND 메모리는 CTF(charge trap flash) 모델이라 불리며, 전자를 O/N/O 부도체에 저장하는 방식으로 메모리 역할을 하는 MOSFET(metal-oxide-semiconductor field-effect transistor)을 스트링(string) 구조로 제작한 것을 나타낸다. 이러한 V-NAND 메모리는, 과거부터 지금까지 48단, 64단, 96단, 128단, 256단으로 계속해서 적층 단수를 증가시키며, 메모리 용량이 증가되고 있다. 하지만, 적층 단수가 증가될수록 고도화된 공정 기술을 필요로 하며 역효과(side effect)의 발생으로 인해 적층 구조에 한계가 있다. 따라서, 구조적인 혁신이 아닌 메모리 반도체 역할을 잘 수행할 수 있는 내부 소재적인 혁신이 필요로 되고 있다.
다양한 실시예들은, O/N/O 부도체를 대신하여 강유전체를 이용한 V-NAND 메모리 및 그의 제조 방법을 제공한다.
다양한 실시예들은, 강유전체 성능 향상을 위한 이중 산화물층들을 갖는 V-NAND 메모리 및 그 제조 방법을 제공한다.
다양한 실시예들은 복수의 메모리 셀들이 일 방향을 따라 적층되어 구현되는 V-NAND 메모리 및 그의 제조 방법을 제공한다.
다양한 실시예들에 따른 V-NAND 메모리는, 상기 일 방향으로 연장되는 강유전체층, 및 상기 강유전체층을 사이에 두고 서로의 맞은 편에서, 상기 일 방향으로 각각 연장되는 이중의 산화물층들을 포함할 수 있다.
다양한 실시예들에 따른 V-NAND 메모리의 제조 방법은, 상기 일 방향으로 연장되는 채널층을 둘러싸는 제1 산화물층을 형성하는 단계, 상기 제 1 산화물층을 둘러싸는 강유전체층을 형성하는 단계, 및 상기 강유전체층을 둘러싸는 제 2 산화물층을 형성하는 단계를 포함할 수 있다.
다양한 실시예들에 따르면, V-NAND 메모리가 강유전체층을 갖고 구현됨에 따라, 기존의 적층 구조를 구현하기 위해 야기되는 한계를 극복할 수 있으며, V-NAND 메모리의 소형화가 가능하다. 그리고, 이중 산화물층들에 의해, 강유전체층을 갖는 V-NAND 메모리의 메모리 특성이 극대화될 수 있다. 즉, V-NAND 메모리에서, 이중의 산화물층들이 강유전체층을 사이에 두고 서로에 대향하여 배치됨으로써, V-NAND 메모리의 강유전체 성능이 향상될 수 있다. 구체적으로, 산화물층들이 산화물층들 사이에서의 열팽창 계수 차이를 이용하여 강유전체층에 대해 사방정상(orthorhombic phase) 형성을 유발시킬 수 있다. 여기서, 산화물층들의 각각에서의 산화물 종류 및 조성비가 조절됨에 따라, 열팽창 계수 차이가 조절될 수 있을 것이다. 게다가, 산화물층들이 강유전체층에 대해 산소 빈자리 결함(oxygen vacancy) 형성을 억제할 수 있다. 아울러, 산화물층들 중 하나는 채널층과 강유전체층의 사이에서, 전자의 이동 통로인 채널층으로서 이용될 수도 있다.
도 1은 다양한 실시예들에 따른 V-NAND 메모리의 절개 사시도이다.
도 2는 도 1의 A 영역을 나타내는 단면도이다.
도 3은 다양한 실시예들에 따른 V-NAND 메모리에서 이중 산화물층들에 의한 효과를 설명하기 위한 단면도이다.
도 4는 다양한 실시예들에 따른 V-NAND 메모리에서 이중 산화물층들에 의한 효과를 설명하기 위한 그래프들이다.
도 5는 다양한 실시예들에 따른 V-NAND 메모리의 제조 방법을 나타내는 순서도이다.
도 2는 도 1의 A 영역을 나타내는 단면도이다.
도 3은 다양한 실시예들에 따른 V-NAND 메모리에서 이중 산화물층들에 의한 효과를 설명하기 위한 단면도이다.
도 4는 다양한 실시예들에 따른 V-NAND 메모리에서 이중 산화물층들에 의한 효과를 설명하기 위한 그래프들이다.
도 5는 다양한 실시예들에 따른 V-NAND 메모리의 제조 방법을 나타내는 순서도이다.
이하, 본 문서의 다양한 실시예들이 첨부된 도면을 참조하여 설명된다.
도 1은 다양한 실시예들에 따른 V-NAND 메모리(100)의 절개 사시도이다. 도 2는 도 1의 A 영역을 나타내는 단면도이다. 도 3은 다양한 실시예들에 따른 V-NAND 메모리(100)에서 이중 산화물층들(220, 240)에 의한 효과를 설명하기 위한 단면도이다. 도 4는 다양한 실시예들에 따른 V-NAND 메모리(100)에서 이중 산화물층들(220, 240)에 의한 효과를 설명하기 위한 그래프들이다. 여기서, 도 4의 (a)는 이중 산화물층들(220, 240)이 없는 강유전체층(230)에 대한 그래프이며, 도 4의 (b)는 이중 산화물층들(220, 240) 사이의 강유전체층(230)에 대한 그래프이다.
도 1 및 도 2를 참조하면, 다양한 실시예들에 따른 V-NAND 메모리(100)는, 복수의 메모리 셀들이 일 방향을 따라 수직으로 적층된 구조로 구현될 수 있다. 여기서, 메모리 셀들이 적층되는 방향이 제 1 방향(V)으로 정의되고, 제 1 방향(V)에 수직한 방향들이 제 2 방향(H)으로 정의될 수 있다. 구체적으로, V-NAND 메모리(100)는 채널층(210), 강유전체층(230), 복수의 전극(250)들, 및 이중 산화물층들(220, 240)을 포함할 수 있다.
채널층(210)은 V-NAND 메모리(100)의 중심에서 제 1 방향(V)으로 연장될 수 있다. 이러한 채널층(210)은 전자의 이동 통로로서 역할을 할 수 있다. 여기서, 채널층(210)은 Zn, In, Ga, 4족 반도체 재료, 또는 3-5족 화합물을 포함하는 반도체 재료로 이루어질 수 있다. 예를 들면, 채널층(210)은 AZO, ZTO, IZO, ITO, IGZO 또는 Ag-ZnO 중 적어도 하나를 포함하는 ZnOx 계열의 재료, 단결정 실리콘(single crystal silicon), 또는 다결정 실리콘(polycrystalline silicon; polysilicon; poly-si)으로 이루어질 수 있다. 도시되지는 않았으나, 채널층(210)의 중심에는 절연층(도시되지 않음)이 마련될 수 있다. 이러한 경우, 채널층(210)이 제 1 방향(V)을 중심으로 절연층을 둘러싸면서, 제 1 방향(V)으로 연장될 수 있다.
강유전체층(230)은 제 1 방향(V)을 중심으로 채널층(210)을 둘러싸면서, 제 1 방향(V)으로 연장될 수 있다. 이러한 강유전체층(230)은 전자의 저장소로서 역할을 할 수 있다. 바꿔 말하면, 강유전체층(230)은 일반적인 V-NAND 메모리의 O/N/O 부도체를 대체하기 위한 구성으로서 제공될 수 있다. 여기서, 강유전체층(230)의 두께는 대략 10 nm일 수 있다. 일 예로, 강유전체층(230)은 HfO2 기반 강유전체 재료로 이루어질 수 있다. 다른 예로, 강유전체층(230)은 Al, Zr 또는 Si 중 적어도 하나가 도핑된 HfO2 기반 강유전체 재료로 이루어질 수 있다. 또 다른 예로, 강유전체층(230)은 PZT(Pb(Zr, Ti)O3), PTO(PbTiO3), SBT(SrBi2Ti2O3), BLT(Bi(La, Ti)O3), PLZT(Pb(La, Zr)TiO3), BST(Bi(Sr, Ti)O3), 티탄산바륨(barium titanate)(BaTiO3), P(VDF-TrFE), PVDF, AlOx, ZnOx, TiOx, TaOx 또는 InOx 중 적어도 하나를 포함하는 강유전체 재료로 이루어질 수 있다.
그런데, 강유전체 재료는, 그 극성(polarity) 값이 고정적으로 유지되기 어렵다는 단점이 있다. 즉, 연속적인 사이클링(cycling) 중 강유전체 재료에서의 산소 빈자리 결함(oxygen vacancy) 형성이 증가됨에 따라, 도 4의 (a)에 도시된 바와 같이, 강유전체 재료에 대해 웨이크업 이펙트(wake up effect)가 발생되고, 이로써 강유전체 재료의 극성 값이 유지되기 어려울 수 있다.
전극(250)들은 제 1 방향(V)을 중심으로 강유전체층(230)을 각각 둘러싸면서, 제 1 방향(V)을 따라 적층될 수 있다. 이 때, 전극(250)들은 제 1 방향(V)을 따라 서로로부터 이격될 수 있다. 그리고, 전극(250)들의 각각은 제 2 방향(H)으로 연장될 수 있다. 이러한 전극(250)들의 각각은 게이트(gate) 전극으로서 역할을 할 수 있다. 예를 들면, 전극(250)들은 텅스텐(W), 몰리브덴(Mo), 코발트(Co), 티타늄(Ti) 또는 탄탈륨(Ta) 중 적어도 하나의 금속 재료로 이루어질 수 있다.
이중 산화물층들(220, 240)은 제 2 방향(H)을 따라, 강유전체층(230)을 사이에 두고 서로의 맞은 편에 배치될 수 있다. 바꿔 말하면, 이중 산화물층들(220, 240)은 채널층(210)과 전극(250)들의 사이에서, 강유전체층(230)의 양 측면들에 각각 배치될 수 있다. 이중 산화물층들(220, 240)은 제 1산화물층(220) 및 제 2 산화물층(240)을 포함할 수 있다.
제 1 산화물층(220)은 제 1 방향(V)을 중심으로 채널층(210)을 둘러싸면서, 제 1 방향(V)으로 연장될 수 있다. 이 때, 제 1 산화물층(220)은 채널층(210)과 강유전체층(230)의 사이에 개재될 수 있다. 이러한 제 1 산화물층(220)은, 도 3에 도시된 바와 같이, 채널층으로서, 즉 전자의 이동 통로로서 역할을 할 수 있으며, 이로써 반도체성 산화물층으로 지칭될 수 있다. 바꿔 말하면, 제 1 산화물층(220)은 채널층(210)과 함께 추가적인 채널층으로서 역할을 할 수 있다. 여기서, 제 1 산화물층(220)은 반도체성 산화물로 이루어질 수 있다. 예를 들면, 반도체성 산화물은 In-Gz-Zn-O 재료를 포함할 수 있다.
제 2 산화물층(240)은 제 1 방향(V)을 중심으로 강유전체층(230)을 둘러싸면서, 제 1 방향(V)으로 연장될 수 있다. 이 때, 제 2 산화물층(240)은 강유전체층(230)과 전극(250)들의 사이에 개재될 수 있다. 이러한 제 2 산화물층(240)은 절연성 산화물층으로 지칭될 수 있다. 여기서, 제 2 산화물층(240)은 절연성 산화물로 이루어질 수 있다. 예를 들면, 절연성 산화물은 Ga2O3, Al2O3, HfO2, ZrO2, Ta2O5 또는 La2O3 중 적어도 하나를 포함할 수 있다.
다양한 실시예들에 따르면, V-NAND 메모리(100)가 강유전체층(230)을 갖고 구현됨에 따라, 기존의 O/N/O 부도체를 이용한 적층 구조를 구현하기 위해 야기되는 한계를 극복할 수 있으며, V-NAND 메모리(100)의 소형화가 가능하다. 그리고, 이중 산화물층들(220, 240)에 의해, 강유전체층(230)을 갖는 V-NAND 메모리(100)의 메모리 특성이 극대화될 수 있다. 즉, 이중 산화물층들(220, 240)이 강유전체층(230)을 사이에 두고 서로에 대향하여 배치됨으로써, 강유전체층(230)의 강유전체 성능이 향상될 수 있다. 구체적으로, 이중 산화물층들(220, 240)이 이중 산화물층들(220, 240) 사이에서의 열팽창 계수 차이를 이용하여, 도 3에 도시된 바와 같이, 강유전체층(230)에 대해 사방정상 형성을 유발시킬 수 있다. 이를 통해, 강유전체층(230)에 대해 더 큰 극성 값이 형성될 수 있다. 여기서, 이중 산화물층들(220, 240)의 각각에서의 산화물 종류 및 조성비가 조절됨에 따라, 열팽창 계수 차이가 조절될 수 있다. 게다가, 이중 산화물층들(220, 240)이 강유전체층(230)에 대해 산소 빈자리 결함 형성을 억제할 수 있다. 이를 통해, 도 4의 (b)에 도시된 바와 같이, 이중 산화물층들(220, 240)의 사이에서 강유전체층(230)에 대해 웨이크업 이펙트가 감소되고, 이로써 강유전체층(230)의 극성 값이 유지될 수 있다. 이에 따라, V-NAND 메모리(100)에서의 강유전체층(230)에 대한 안정성(stability)이 개선되고, V-NAND 메모리(100)에 대해, 반도체성 산화막을 이용한 Fe-FET(ferroelectric field-effect transistor)의 구현이 가능하다.
도 5는 다양한 실시예들에 따른 V-NAND 메모리(100)의 제조 방법을 나타내는 순서도이다.
도 5를 참조하면, 510 단계에서, 제 1 산화물층(220)이 채널층(210)에 형성될 수 있다. 먼저, 채널층(210)이 준비된 다음, 제 1 산화물층(220)이 채널층(210)에 형성될 수 있다. 채널층(210)은 제 1 방향(V)으로 연장될 수 있다. 예를 들면, 채널층(210)은 AZO, ZTO, IZO, ITO, IGZO 또는 Ag-ZnO 중 적어도 하나를 포함하는 ZnOx 계열의 재료, 단결정 실리콘, 또는 다결정 실리콘으로 이루어질 수 있다. 도시되지는 않았으나, 채널층(210)의 중심에는 절연층(도시되지 않음)이 마련될 수 있다. 이러한 경우, 채널층(210)이 제 1 방향(V)을 중심으로 절연층을 둘러싸면서, 제 1 방향(V)으로 연장될 수 있다. 제 1 산화물층(220)은 제 1 방향(V)을 중심으로 채널층(210)을 둘러싸면서, 제 1 방향(V)으로 연장될 수 있다. 이 때, 제 1 산화물층(220)은 ALD(atomic layer deposition), CVD(chemical vapor deposition) 또는 PVD(physical vapor deposition)와 같은 진공 증착 공정을 통해, 채널층(210)의 표면에 증착될 수 있다. 여기서, 제 1 산화물층(220)은 반도체성 산화물로 이루어질 수 있다. 예를 들면, 반도체성 산화물은 In-Gz-Zn-O 재료를 포함할 수 있다.
520 단계에서, 강유전체층(230)이 제 1 산화물층(220)에 형성될 수 있다. 강유전체층(230)은 제 1 방향(V)을 중심으로 제 1 산화물층(220)을 둘러싸면서, 제 1 방향(V)으로 연장될 수 있다. 이 때, 강유전체층(230)은 ALD, CVD 또는 PVD와 같은 진공 증착 공정을 통해, 제 1 산화물층(220)의 표면에 증착될 수 있다. 이를 통해, 제 1 산화물층(220)은 채널층(210)과 강유전체층(230)의 사이에 개재될 수 있다. 여기서, 강유전체층(230)의 두께는 대략 10 nm일 수 있다. 일 예로, 강유전체층(230)은 HfO2 기반 강유전체 재료로 이루어질 수 있다. 다른 예로, 강유전체층(230)은 Al, Zr 또는 Si 중 적어도 하나가 도핑된 HfO2 기반 강유전체 재료로 이루어질 수 있다. 또 다른 예로, 강유전체층(230)은 PZT(Pb(Zr, Ti)O3), PTO(PbTiO3), SBT(SrBi2Ti2O3), BLT(Bi(La, Ti)O3), PLZT(Pb(La, Zr)TiO3), BST(Bi(Sr, Ti)O3), 티탄산바륨(barium titanate)(BaTiO3), P(VDF-TrFE), PVDF, AlOx, ZnOx, TiOx, TaOx 또는 InOx 중 적어도 하나를 포함하는 강유전체 재료로 이루어질 수 있다.
530 단계에서, 제 2 산화물층(240)이 강유전체층(230)에 형성될 수 있다. 제 2 산화물층(240)은 제 1 방향(V)을 중심으로 강유전체층(230)을 둘러싸면서, 제 1 방향(V)으로 연장될 수 있다. 이 때, 제 2 산화물층(240)은 ALD, CVD 또는 PVD와 같은 진공 증착 공정을 통해, 강유전체층(230)의 표면에 증착될 수 있다. 이러한 제 2 산화물층(240)은 절연성 산화물층으로 지칭될 수 있다. 여기서, 제 2 산화물층(240)은 절연성 산화물로 이루어질 수 있다. 예를 들면, 절연성 산화물은 Ga2O3, Al2O3, HfO2, ZrO2, Ta2O5 또는 La2O3 중 적어도 하나를 포함할 수 있다.
540 단계에서, 복수의 전극(250)들이 제 2 산화물층(240)에 형성될 수 있다. 전극(250)들은 제 1 방향(V)을 중심으로 제 2 산화물층(240)을 각각 둘러싸면서, 제 1 방향(V)을 따라 적층될 수 있다. 이 때, 전극(250)들은 제 1 방향(V)을 따라 서로로부터 이격될 수 있다. 그리고, 전극(250)들의 각각은 제 2 방향(H)으로 연장될 수 있다. 예를 들면, 전극(250)들은 텅스텐(W), 몰리브덴(Mo), 코발트(Co), 티타늄(Ti) 또는 탄탈륨(Ta) 중 적어도 하나의 금속 재료로 이루어질 수 있다.
이에 따라, 다양한 실시예들에 따른 V-NAND 메모리(100)가 제조될 수 있다. 즉, V-NAND 메모리(100)는, 복수의 메모리 셀들이 일 방향을 따라 수직으로 적층된 구조로 구현될 수 있다. 이 때, 채널층(210)은 전자의 이동 통로로서 역할을 하고, 강유전체층(230)은 전자의 저장소로서 역할을 하며, 전극(250)들의 각각은 게이트 전극으로서 역할을 할 수 있다. 그리고, 제 1 산화물층(220)은 채널층(210)과 함께, 전자의 이동 통로로서 역할을 할 수 있다. V-NAND 메모리(100)가 강유전체층(230)을 갖고 구현됨에 따라, 기존의 O/N/O 부도체를 이용한 적층 구조를 구현하기 위해 야기되는 한계를 극복할 수 있으며, V-NAND 메모리(100)의 소형화가 가능하다. 그리고, 제 1 산화물층(220) 및 제 2 산화물층(240)에 의해, 강유전체층(230)을 갖는 V-NAND 메모리(100)의 메모리 특성이 극대화될 수 있다.
다양한 실시예들에 따르면, 제 1 산화물층(220) 및 제 2 산화물층(240)이 강유전체층(230)을 사이에 두고 서로에 대향하여 배치됨으로써, 강유전체층(230)의 강유전체 성능이 향상될 수 있다. 구체적으로, 제 1 산화물층(220) 및 제 2 산화물층(240)이 그들 사이에서의 열팽창 계수 차이를 이용하여 강유전체층(230)에 대해 사방정상 형성을 유발시킬 수 있다. 이를 통해, 강유전체층(230)에 대해 더 큰 극성 값이 형성될 수 있다. 여기서, 이중 산화물층들(220, 240)의 각각에서의 산화물 종류 및 조성비가 조절됨에 따라, 열팽창 계수 차이가 조절될 수 있다. 게다가, 제 1 산화물층(220) 및 제 2 산화물층(240)이 강유전체층(230)에 대해 산소 빈자리 결함 형성을 억제할 수 있다. 이를 통해, 제 1 산화물층(220) 및 제 2 산화물층(240)의 사이에서 강유전체층(230)에 대해 웨이크업 이펙트가 감소되고, 이로써 강유전체층(230)의 극성 값이 유지될 수 있다. 이에 따라, V-NAND 메모리(100)에서의 강유전체층(230)에 대한 안정성이 개선되고, V-NAND 메모리(100)에 대해, 반도체성 산화막을 이용한 Fe-FET의 구현이 가능하다.
다양한 실시예들은 복수의 메모리 셀들이 일 방향, 즉 제 1 방향(V)을 따라 적층되어 구현되는 V-NAND 메모리(100)를 제공할 수 있다.
다양한 실시예들에 따르면, V-NAND 메모리(100)는, 제 1 방향(V)으로 연장되는 강유전체층(230), 및 강유전체층(230)을 사이에 두고 서로의 맞은 편에서, 제 1 방향(V)으로 각각 연장되는 이중의 산화물층들(220, 240)을 포함할 수 있다.
다양한 실시예들에 따르면, V-NAND 메모리(100)는, 제 1 방향(V)으로 연장되는 채널층(210)을 더 포함할 수 있다.
다양한 실시예들에 따르면, 강유전체층(230)은, 제 1 방향(V)을 중심으로 채널층(210)을 둘러쌀 수 있다.
다양한 실시예들에 따르면, 산화물층들 중 하나(220)는, 채널층(210)과 강유전체층(230) 사이에 개재되며, 전자의 이동 통로인 채널층으로서 이용되는 반도체성 산화물층일 수 있다.
다양한 실시예들에 따르면, V-NAND 메모리(100)는, 제 1 방향(V)을 중심으로 강유전체층(230)을 각각 둘러싸면서 제 1 방향(V)을 따라 적층되는 복수의 전극(250)들을 더 포함할 수 있다.
다양한 실시예들에 따르면, 산화물층들 중 하나(240)는, 강유전체층(230)과 전극(250)들 사이에 개재되는 절연성 산화물층일 수 있다.
다양한 실시예들에 따르면, 산화물층들(220, 240)은, 산화물층들(220, 240) 사이에서의 열팽창 계수 차이를 이용하여 강유전체층(230)에 대해 사방정상 형성을 유발시키고, 강유전체층(230)에 대해 산소 빈자리 결함 형성을 억제시킬 수 있다.
다양한 실시예들은 복수의 메모리 셀들이 일 방향, 즉 제 1 방향(V)을 따라 적층되어 구현되는 V-NAND 메모리(100)의 제조 방법을 제공할 수 있다.
다양한 실시예들에 따르면, V-NAND 메모리(100)의 제조 방법은, 제 1 방향(V)으로 연장되는 채널층(210)을 둘러싸는 제1 산화물층(220)을 형성하는 단계(510 단계), 제 1 산화물층(220)을 둘러싸는 강유전체층(230)을 형성하는 단계(520 단계), 및 강유전체층(230)을 둘러싸는 제 2 산화물층(240)을 형성하는 단계(530 단계)를 포함할 수 있다.
다양한 실시예들에 따르면, 제 1 산화물층(220)은, 채널층(210)과 강유전체층(230) 사이에서, 전자의 이동 통로인 채널층으로서 이용되며, 반도체성 산화물로 이루어질 수 있다.
다양한 실시예들에 따르면, V-NAND 메모리(100)의 제조 방법은, 제 1 방향(V)을 중심으로 제 2 산화물층(240)을 각각 둘러싸면서 제 1 방향(V)을 따라 적층되는 복수의 전극(250)들을 형성하는 단계(540 단계)를 더 포함할 수 있다.
다양한 실시예들에 따르면, 제 2 산화물층(240)은, 절연성 산화물로 이루어질 수 있다.
본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성 요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및/또는 B 중 적어도 하나", "A, B 또는 C" 또는 "A, B 및/또는 C 중 적어도 하나" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", "첫째" 또는 "둘째" 등의 표현들은 해당 구성 요소들을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성 요소를 다른 구성 요소와 구분하기 위해 사용될 뿐 해당 구성 요소들을 한정하지 않는다. 어떤(예: 제 1) 구성 요소가 다른(예: 제 2) 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 상기 어떤 구성 요소가 상기 다른 구성 요소에 직접적으로 연결되거나, 다른 구성 요소(예: 제 3 구성 요소)를 통하여 연결될 수 있다.
다양한 실시예들에 따르면, 기술한 구성 요소들의 각각의 구성 요소는 단수 또는 복수의 개체를 포함할 수 있다. 다양한 실시예들에 따르면, 전술한 해당 구성 요소들 중 하나 이상의 구성 요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성 요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성 요소들은 하나의 구성 요소로 통합될 수 있다. 이런 경우, 통합된 구성 요소는 복수의 구성 요소들 각각의 구성 요소의 하나 이상의 기능들을 통합 이전에 복수의 구성 요소들 중 해당 구성 요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다.
Claims (10)
- 복수의 메모리 셀들이 일 방향을 따라 적층되어 구현되는 V-NAND 메모리에 있어서,
상기 일 방향으로 연장되는 강유전체층; 및
상기 강유전체층을 사이에 두고 서로의 맞은 편에서, 상기 일 방향으로 각각 연장되는 이중의 산화물층들
을 포함하는,
V-NAND 메모리.
- 제 1 항에 있어서,
상기 일 방향으로 연장되는 채널층
을 더 포함하고,
상기 강유전체층은,
상기 일 방향을 중심으로 상기 채널층을 둘러싸는,
V-NAND 메모리.
- 제 2 항에 있어서,
상기 산화물층들 중 하나는,
상기 채널층과 상기 강유전체층 사이에 개재되며, 전자의 이동 통로인 채널층으로서 이용되는 반도체성 산화물층인,
V-NAND 메모리.
- 제 1 항에 있어서,
상기 일 방향을 중심으로 상기 강유전체층을 각각 둘러싸면서 상기 일 방향을 따라 적층되는 복수의 전극들
을 더 포함하는,
V-NAND 메모리.
- 제 4 항에 있어서,
상기 산화물층들 중 하나는,
상기 강유전체층과 상기 전극들 사이에 개재되는 절연성 산화물층인,
V-NAND 메모리.
- 제 1 항에 있어서,
상기 산화물층들은,
상기 산화물층들 사이에서의 열팽창 계수 차이를 이용하여 상기 강유전체층에 대해 사방정상(orthorhombic phase) 형성을 유발시키고,
상기 강유전체층에 대해 산소 빈자리 결함(oxygen vacancy) 형성을 억제시키는,
V-NAND 메모리.
- 복수의 메모리 셀들이 일 방향을 따라 적층되어 구현되는 V-NAND 메모리의 제조 방법에 있어서,
상기 일 방향으로 연장되는 채널층을 둘러싸는 제1 산화물층을 형성하는 단계;
상기 제 1 산화물층을 둘러싸는 강유전체층을 형성하는 단계; 및
상기 강유전체층을 둘러싸는 제 2 산화물층을 형성하는 단계
를 포함하는,
V-NAND 메모리의 제조 방법.
- 제 7 항에 있어서,
상기 제 1 산화물층은,
상기 채널층과 상기 강유전체층 사이에서, 전자의 이동 통로인 채널층으로서 이용되며, 반도체성 산화물로 이루어지는,
V-NAND 메모리의 제조 방법.
- 제 7 항에 있어서,
상기 일 방향을 중심으로 상기 제 2 산화물층을 각각 둘러싸면서 상기 일 방향을 따라 적층되는 복수의 전극들을 형성하는 단계
를 더 포함하는,
V-NAND 메모리의 제조 방법.
- 제 9 항에 있어서,
상기 제 2 산화물층은,
절연성 산화물로 이루어지는,
V-NAND 메모리의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210065930A KR102635390B1 (ko) | 2021-05-24 | 2021-05-24 | 강유전체 성능 향상을 위한 이중 산화물층들을 갖는 v-nand 메모리 및 그의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210065930A KR102635390B1 (ko) | 2021-05-24 | 2021-05-24 | 강유전체 성능 향상을 위한 이중 산화물층들을 갖는 v-nand 메모리 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220158325A true KR20220158325A (ko) | 2022-12-01 |
| KR102635390B1 KR102635390B1 (ko) | 2024-02-08 |
Family
ID=84440784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210065930A KR102635390B1 (ko) | 2021-05-24 | 2021-05-24 | 강유전체 성능 향상을 위한 이중 산화물층들을 갖는 v-nand 메모리 및 그의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102635390B1 (ko) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9837435B1 (en) * | 2017-01-20 | 2017-12-05 | Phison Electronics Corp. | Three-dimensional non-volatile memory structure and manufacturing method thereof |
| WO2018038783A1 (en) * | 2016-08-24 | 2018-03-01 | Sandisk Technologies Llc | 3d nand with partial block erase |
| EP3499580A1 (en) * | 2017-12-18 | 2019-06-19 | IMEC vzw | Method of manufacturing a 3d semiconductor memory device and device manufactured using such method |
| JP2019169574A (ja) * | 2018-03-23 | 2019-10-03 | 東芝メモリ株式会社 | 半導体記憶装置 |
| KR20190123163A (ko) * | 2018-04-23 | 2019-10-31 | 에스케이하이닉스 주식회사 | 3차원 낸드 플래시 메모리 소자 및 이의 제조 방법 |
| KR20200074573A (ko) * | 2018-12-17 | 2020-06-25 | 에스케이하이닉스 주식회사 | 3차원 비휘발성 메모리 장치의 제조방법 |
-
2021
- 2021-05-24 KR KR1020210065930A patent/KR102635390B1/ko active IP Right Grant
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018038783A1 (en) * | 2016-08-24 | 2018-03-01 | Sandisk Technologies Llc | 3d nand with partial block erase |
| US9837435B1 (en) * | 2017-01-20 | 2017-12-05 | Phison Electronics Corp. | Three-dimensional non-volatile memory structure and manufacturing method thereof |
| EP3499580A1 (en) * | 2017-12-18 | 2019-06-19 | IMEC vzw | Method of manufacturing a 3d semiconductor memory device and device manufactured using such method |
| JP2019169574A (ja) * | 2018-03-23 | 2019-10-03 | 東芝メモリ株式会社 | 半導体記憶装置 |
| KR20190123163A (ko) * | 2018-04-23 | 2019-10-31 | 에스케이하이닉스 주식회사 | 3차원 낸드 플래시 메모리 소자 및 이의 제조 방법 |
| KR20200074573A (ko) * | 2018-12-17 | 2020-06-25 | 에스케이하이닉스 주식회사 | 3차원 비휘발성 메모리 장치의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102635390B1 (ko) | 2024-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10600808B2 (en) | Ferroelectric memory cell for an integrated circuit | |
| TWI721437B (zh) | 半導體記憶裝置 | |
| US9053802B2 (en) | Ferroelectric memory cell for an integrated circuit | |
| TWI605575B (zh) | 三維非揮發性記憶體結構及其製造方法 | |
| JP4132824B2 (ja) | 半導体素子の誘電体膜及びその製造方法 | |
| US8546236B2 (en) | High performance dielectric stack for DRAM capacitor | |
| US20160308070A1 (en) | Semiconductor device | |
| US8847397B2 (en) | High work function, manufacturable top electrode | |
| EP3910687A1 (en) | Thin film structure and semiconductor device including the same | |
| US20040069990A1 (en) | Thin film transistor with metal oxide layer and method of making same | |
| JP2008270313A (ja) | 半導体記憶素子 | |
| KR20020037367A (ko) | 불휘발성 메모리 | |
| TW202234684A (zh) | 積體電路 | |
| US20060081905A1 (en) | Dielectric multilayer of microelectronic device and method of fabricating the same | |
| JP2008524866A (ja) | 超常誘電性ゲート絶縁体を有する半導体デバイス | |
| US20160093625A1 (en) | Method to Improve DRAM Performance | |
| US11985829B2 (en) | Switching element, semiconductor memory device including switching element, and method for fabricating the semiconductor memory device | |
| US20240038891A1 (en) | Electronic device and method of manufacturing the same | |
| US9318546B1 (en) | Doped electrode for DRAM capacitor stack | |
| JP7357901B2 (ja) | トランジスタおよび不揮発性メモリ | |
| KR102635390B1 (ko) | 강유전체 성능 향상을 위한 이중 산화물층들을 갖는 v-nand 메모리 및 그의 제조 방법 | |
| KR20020064624A (ko) | 반도체소자의 유전체막 및 그 제조방법 | |
| KR102629339B1 (ko) | 강유전체 성능 향상을 위한 산화물층을 갖는 v-nand 메모리 및 그 제조 방법 | |
| US8604537B2 (en) | Nonvolatile memory device and method of fabricating the same | |
| JP3232661B2 (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |