KR20220151137A - 전계 발광 표시 장치 - Google Patents
전계 발광 표시 장치 Download PDFInfo
- Publication number
- KR20220151137A KR20220151137A KR1020220139642A KR20220139642A KR20220151137A KR 20220151137 A KR20220151137 A KR 20220151137A KR 1020220139642 A KR1020220139642 A KR 1020220139642A KR 20220139642 A KR20220139642 A KR 20220139642A KR 20220151137 A KR20220151137 A KR 20220151137A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- display area
- hole
- area
- crack
- Prior art date
Links
- 230000002265 prevention Effects 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 223
- 239000010408 film Substances 0.000 claims description 149
- 239000010409 thin film Substances 0.000 claims description 65
- 239000000758 substrate Substances 0.000 claims description 56
- 238000002161 passivation Methods 0.000 claims description 48
- 239000011229 interlayer Substances 0.000 claims description 38
- 239000004642 Polyimide Substances 0.000 claims description 24
- 229920001721 polyimide Polymers 0.000 claims description 22
- 238000009966 trimming Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 19
- 239000004033 plastic Substances 0.000 claims description 18
- 229920003023 plastic Polymers 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 11
- 230000009975 flexible effect Effects 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 description 27
- 238000004519 manufacturing process Methods 0.000 description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 21
- 229910052814 silicon oxide Inorganic materials 0.000 description 21
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 239000007769 metal material Substances 0.000 description 17
- 230000001681 protective effect Effects 0.000 description 15
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- 230000008569 process Effects 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- -1 acryl Chemical group 0.000 description 10
- 230000001070 adhesive effect Effects 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 10
- 238000005452 bending Methods 0.000 description 9
- 239000011368 organic material Substances 0.000 description 9
- 101001045744 Sus scrofa Hepatocyte nuclear factor 1-beta Proteins 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 239000002356 single layer Substances 0.000 description 8
- 229920000642 polymer Polymers 0.000 description 7
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 230000006378 damage Effects 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 230000000149 penetrating effect Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 239000012044 organic layer Substances 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 description 4
- 239000005020 polyethylene terephthalate Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- 239000004698 Polyethylene Substances 0.000 description 2
- 239000004743 Polypropylene Substances 0.000 description 2
- 150000001336 alkenes Chemical class 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- JRZJOMJEPLMPRA-UHFFFAOYSA-N olefin Natural products CCCCCCCC=C JRZJOMJEPLMPRA-UHFFFAOYSA-N 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920000573 polyethylene Polymers 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 241001279686 Allium moly Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
-
- H01L27/3258—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H01L27/3246—
-
- H01L27/3248—
-
- H01L27/3262—
-
- H01L27/3276—
-
- H01L51/5012—
-
- H01L51/5206—
-
- H01L51/5221—
-
- H01L51/5253—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/868—Arrangements for polarized light emission
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
- H10K77/10—Substrates, e.g. flexible substrates
- H10K77/111—Flexible substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
Abstract
본 발명은 전계 발광 표시 장치에 관한 것으로, 전계 발광 표시장치는 비표시영역에 위치하는 복수의 절연막 중 적어도 하나의 절연막에 형성된 적어도 하나의 크랙 방지 홀을 포함하고, 적어도 하나의 크랙 방지 홀 아래에 위치하는 하부 절연막과, 적어도 하나의 크랙 방지 홀 위에 위치하는 상부 절연막이 적어도 하나의 크랙 방지 홀을 통해 컨택한다.
Description
본 발명은 전계 발광 표시 장치(Electroluminescent Display Device)에 관한 것으로서, 보다 구체적으로는 표시 장치의 제조시에 크랙이 많이 발생하는 표시영역의 외곽에 위치하는 패드영역 또는 이 패드영역을 포함한 비표시 영역에 라인 홀을 형성하여 단차부를 둠으로써 크랙의 발생을 최소화할 수 있는 전계 발광 표시 장치에 관한 것이다.
평판 디스플레이(FPD: Flat Panel Display) 중 하나인 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한, 스스로 빛을 내는 자체 발광형이기 때문에 명암 대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(μs) 정도로 동화상 구형이 쉽고, 시야각의 제한이 없으며, 저온에서도 안정적이고, 직류 5 내지 15 V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.
또한, 상기 유기전계 발광소자의 제조공정은 증착(Deposition) 및 인캡슐레이션(encapsulation) 장비가 전부라고 할 수 있기 때문에 제조 공정이 매우 단순하다.
이러한 특성을 갖는 유기전계 발광소자는 크게 패시브 매트릭스 타입과 매트릭스 타입으로 나뉘어지는데, 패시브 매트릭스 방식에서는 주사선(scan line)과 신호선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성하며, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인 수를 곱한 것만큼의 순간 휘도를 내야만 한다.
그러나, 액티브 매트릭스 방식에서는, 화소영역을 온(on)/오프(off)하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor; TFT)가 각 화소영역별로 위치하고, 이러한 스위칭 박막트랜지스터와 연결되며 구동 박막트랜지스터가 전원배선 및 유기전계 발광 다이오드와 연결되며, 각 화소영역별로 형성되고 있다.
이때, 상기 구동 박막트랜지스터와 연결된 제1 전극은 화소영역 단위로 온(on)/오프(off)되고, 상기 제1 전극과 대향하는 제2 전극은 공통전극의 역할을 함으로써 이들 두 전극 사이에 개재된 유기 발광층과 더불어 상기 유기전계 발광 다이오드를 이룬다.
이러한 특징을 갖는 액티브 매트릭스 방식에서는 화소영역에 인가되는 전압이 스토리지 커패시터(Cst)에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선 수에 관계없이 한 화면동안 계속해서 구동한다.
따라서, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가지므로 최근에는 액티브 매트릭스 타입의 유기전계 발광소자가 주로 이용되고 있다.
이러한 관점에서, 종래기술에 따른 유기전계 발광장치에 대해 도 1 및 2를 참조하여 설명하면 다음과 같다.
도 1은 종래기술에 따른 유기전계 발광장치를 개략적으로 도시한 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ선에 따른 단면도로서, 종래기술에 따른 유기전계 발광장치의 개략적인 단면도이다.
도 1을 참조하면, 종래기술에 따른 유기전계 발광장치(10)는 기판(미도시)에 표시영역(AA)이 정의되어 있으며, 상기 표시영역(AA) 외측으로 패드영역를 구비한 비표시영역(미도시)이 정의되어 있으며, 상기 표시영역(AA)에는 게이트 배선(미도시)과 데이터 배선(미도시)에 의해 포획되는 영역으로 정의되는 다수의 화소영역(미도시)이 구비되어 있으며, 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 구비되어 있다.
여기서, 상기 다수의 각 화소영역(미도시)에는 스위칭 박막트랜지스터(미도시, STr) 및 구동 박막트랜지스터(미도시, DTr)가 형성되어 있고, 상기 구동 박막트랜지스터(DTr)와 연결되어 있다.
종래기술에 따른 유기전계 발광장치(10)는 구동 박막트랜지스터(DTr)와 유기전계 발광소자(E)가 형성된 기판(미도시; 도 2의 11 참조)이 보호필름(미도시; 도 2의 47 참조)에 의해 인캡슐레이션화(encapsulation)되어 있다.
종래기술에 따른 유기전계 발광장치를 구체적으로 설명하면, 도 2에 도시된 바와 같이, 기판(11)에는 표시영역(AA)이 정의되어 있으며, 상기 표시영역 (AA) 외측으로 패드영역(PD)를 포함하는 비표시영역(미도시)이 정의되어 있으며, 상기 표시영역(AA)에는 게이트 배선(미도시)과 데이터 배선(미도시)에 의해 포획되는 영역으로 정의되는 다수의 화소영역(미도시)이 구비되어 있으며, 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 구비되어 있다.
여기서, 상기 유리 재질의 기판(11) 상에는 폴리이미드층(15)이 형성되어 있으며, 상기 폴리이미드층(15)와 기판(11) 사이에는 희생층(13)이 형성되어 있다.
상기 폴리이미드층(15) 상에는 절연물질 예를 들면 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 버퍼층(미도시)이 형성되어 있다.
또한, 상기 버퍼층(미도시) 상부의 표시영역(AA) 내의 각 화소영역에는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 채널 영역(19a) 그리고 상기 채널 영역 (19a) 양 측면으로 고농도의 불순물이 도핑된 소스영역(19b) 및 드레인 영역(19c)으로 구성된 활성층(19)이 형성되어 있다.
상기 활성층(19)을 포함한 버퍼층(미도시) 상에는 게이트 절연막(21)이 형성되어 있으며, 상기 게이트 절연막(21) 위로는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 있어 상기 각 활성층(19)의 채널 영역(19a)에 대응하여 게이트 전극(23)이 형성되어 있다.
또한, 상기 게이트 절연막(21) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(23)과 연결되며 일 방향으로 연장하며 게이트 배선(미도시)이 형성되어 있다.
한편, 상기 게이트 전극(23)과 게이트 배선(미도시) 상부의 표시영역 전면에 는 층간 절연막(25)이 형성되어 있다. 이때, 상기 층간 절연막(25)과 그 하부의 게이트 절연막(21)에는 상기 각 활성층의 채널영역(19a) 양 측면에 위치한 상기 소스영역(19b) 및 드레인 영역(19c) 각각을 노출시키는 콘택홀들(미도시)이 구비되어 있다.
또한, 상기 콘택홀(미도시)을 포함하는 상기 층간절연막(25) 상부에는 게이트 배선(미도시)과 교차하며, 상기 화소영역을 정의하며 금속물질로 이루어진 데이터배선(미도시)과, 이와 이격하여 전원배선(미도시)이 형성되어 있다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막 상에 상기 게이트 배선(미도시)과 이격하며 나란히 형성될 수도 있다.
그리고, 상기 층간절연막(25) 위로 상기 각 구동영역(미도시) 및 스위칭 영역(미도시)에는 서로 이격하며 상기 콘택홀(미도시)을 통해 노출된 상기 소스영역 (19b) 및 드레인 영역(19c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 금속 물질로 이루어진 소스전극(27a) 및 드레인전극(27b)이 형성되어 있다. 이때, 상기 구동영역(미도시)에 순차적으로 적층된 상기 활성층(19)과 게이트 절연막(21) 및 게이트 전극(23)과 층간절연막(25)과 서로 이격하며 형성된 상기 소스전극 (27a) 및 드레인 전극(27b)은 구동 박막트랜지스터(미도시)를 이룬다.
한편, 상기 구동 박막트랜지스터(미도시) 및 스위칭 박막트랜지스터(미도시) 위로는 상기 구동 박막트랜지스터의 드레인 전극(27b)을 노출시키는 드레인 콘택홀 (미도시)을 갖는 제1 패시베이션막(31)과 평탄화막(33)이 형성되어 있다.
또한, 상기 평탄화막(33) 위로는 상기 구동 박막트랜지스터(미도시)의 드레인 전극(27b)과 상기 드레인 콘택홀(미도시)을 통해 접촉되며, 각 화소영역 별로 분리된 형태를 가지는 제1 전극(35)이 형성되어 있다.
그리고, 상기 제1 전극(35) 위로 각 화소영역을 분리 형성하는 화소 정의막 (37)이 형성되어 있다. 이때, 상기 화소 정의막(37)는 인접하는 화소영역들 사이에 배치되어 있다.
상기 화소 정의막(37)으로 둘러싸인 각 화소영역 내의 상기 제1 전극(35) 위로는 각각 적, 녹 및 청색을 발광하는 발광층(미도시)으로 구성된 유기발광층(39)이 형성되어 있다.
또한, 상기 유기발광층(39)과 상기 화소 정의막(37) 상부에는 상기 표시영역 (AA) 전면에 제2 전극(41)이 형성되어 있다. 이때, 상기 제1 전극(35)과 제2 전극 (41) 및 이들 두 전극(35, 41) 사이에 개재된 유기발광층(39)은 유기전계 발광소자(E)를 구성한다.
상기 제2 전극(41)을 포함한 기판 전면에는 유기막(43)이 형성되고, 그 위에는 제2 패시베이션막(45)이 형성된다.
그리고, 상기 제2 패시베이션막(45) 상에는 상기 유기전계 발광소자(E)의 인캡슐레이션 및 상부 투습을 방지하기 위한 보호 필름(barrier film) (47)과 대향하여 위치하게 되는데, 상기 기판(11)과 보호 필름(47) 사이에는 점착제(Press Sensitive Adhesive; 이하 PSA라 침함) (미도시)가 공기층 없이 상기 기판(11) 및 보호필름(47)과 완전 밀착되어 개재되어 있으며, 상기 보호필름(47) 상부에는 편광판(53)이 배치된다. 이때, 상기 패시베이션막(39), 접착제(41) 및 보호필름(47)은 페이스 씰(face seal) 구조를 이룬다.
이렇게 점착제(미도시)에 의해 상기 기판(11)과 보호필름(barrier film) (47)이 고정되어 패널 상태를 이룸으로써 종래기술에 따른 유기전계 발광장치(10)가 구성된다.
상기 구성으로 이루어진 유기전계 발광장치(10)를 플라스틱 유기전계 발광장치로 만들기 위해, 먼저 상기 유기전계 발광장치(10)의 기판(11) 배면을 세정하고, 이어 레이저 조사를 통해 상기 기판(11)과 폴리이미드층(15) 사이에 개재된 희생층 (13)이 열에 의해 분리되도록 하여 상기 기판(11)을 상기 유기전계 발광장치 (10)로부터 박리시킨다.
그 다음, 상기 분리된 유기전계 발광장치(10)의 폴리이미드층(15) 표면에 백플레이트(Back Plate; 미도시)를 라미네이션(Lamination)화하여 플라스틱 유기전계 발광장치를 형성하게 된다.
그러나, 종래기술에 따른 플라스틱 유기전계 발광장치를 제조하기 위해 상기 기판(10)을 상기 유기전계 발광장치(10)로부터 박리 공정을 진행시에, 상기 유기전계 발광장치(10)를 구성하는 보호필름(47), 편광판(53) 및 박막트랜지스터부의 자체 스트레스(stress)에 의해 유기전계 발광장치(10)가 휘어지게 된다.
도 3은 종래기술에 따른 유기전계 발광장치의 개략적인 사시도로서, 유기전계 발광장치의 패드영역으로부터의 크랙이 전달되어 유기전계 발광장치의 비틀림 (Curl) 현상이 발생한 것을 개략적으로 도시한 도면이다.
도 3에 도시된 바와 같이, 이후에 기판(11)이 박리된 폴리이미드층(15) 표면에 백 플레이트(Back Plate; 미도시)를 라미네이션화 하는 공정 진행시에, 휘어짐 및 펴짐의 반복으로 취약 영역, 예를 들어 인쇄회로기판(FPCB)이 연결되는 패드영역 (PD)에서의 크랙(C)이 발생되어, 이 크랙(C)이 장치 내부의 박막트랜지스터부에까지 전이됨으로써 유기전계 발광장치의 불량을 초래하게 된다. 특히, 기판 제거 후 패드영역(PD)를 구성하고 있는 층들 대부분이 무기막으로 이루어져 있으며, 폴리이미드층(15)의 경우도 파손(Brittle) 정도가 커서 크랙 발생에 매우 취약한 구조이다.
따라서, 종래기술에 따른 플라스틱 유기전계 발광장치 제조시에 휘어짐 및 펴짐의 반복으로 취약 영역인 인쇄회로기판(FPCB)이 연결되는 패드영역(PD)에서의 크랙(C)이 발생되어, 이 크랙(C)이 장치 내부의 박막 트랜지스터에까지 전이됨으로써 유기전계 발광장치의 불량을 초래하게 된다.
또한, 이렇게 발생하는 크랙은 이후 공정을 거치면서 성장하게 되고 패널의 신호 배선(signal line)까지 간섭을 유발하여 구동 불량 및 기타 화면 이상의 불량으로 나타나게 된다.
본 발명은 종래기술의 문제점들을 해결하기 위한 것으로서, 본 발명의 목적은 표시 장치의 제조시에 휘어짐 및 펴짐의 반복으로 취약 영역인 인쇄회로기판(FPCB)이 연결되는 패드영역(PD), 또는 이 패드영역을 포함한 비표시 영역에 위치하는 다수의 무기막 표면에 라인 홀패턴을 형성하여 크랙의 경로를 우회시켜 장치 내부로 전이되지 않도록 함으로써 전계 발광 표시 장치에 대한 데미지를 최소화할 수 있는 전계 발광 표시 장치 및 그 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 전계 발광 표시장치는, 다수의 화소영역을 포함하는 표시영역과, 상기 표시영역 외측에 위치되고 상기 표시영역의 변들보다 더 짧은 변들을 갖는 비표시영역과, 상기 비표시영역에 위치하고, 상기 표시영역을 따라 배치되며, 상기 비표시영역의 단변에 인접하도록 연장된 크랙 방지 홀을 포함할 수 있다.
여기서, 상기 크랙 방지 홀은 절곡부 및 직선부를 가질 수 있다.
상기 비표시영역은 상기 단변보다 큰 장변을 갖는 제1 영역과 상기 단변을 갖는 제2 영역을 구비하고, 상기 크랙 방지 홀의 상기 절곡부는 상기 제1 영역이 상기 제2 영역에 접하는 코너부일 수 있다.
상기 비표시영역의 패드 영역에 연결되는 플렉서블 인쇄 회로 기판을 더 포함할 수 있다.
상기 플렉서블 인쇄 회로 기판은 상기 크랙 방지 홀에 중첩될 수 있다.
기판상에 형성되는 상기 표시영역 및 상기 비표시영역은 버퍼층, 게이트 절연막, 층간 절연막, 평탄화막, 및 하부 패시베이션막을 구비하고, 상기 크랙 방지 홀은 상기 비표시영역에서 상기 층간 절연막이 제거된 홀이고, 상기 하부 하부 패시베이션막은 상기 크랙 방지 홀 상에 위치할 수 있다.
상기 크랙 방지 홀은 상기 패드영역의 주변부에 위치하는 트리밍 라인(Trimming line)을 감싸는 절곡부를 갖는 제1 홀 패턴과, 상기 제1 홀 패턴으로부터 연장되어 상기 비표시영역에 상기 표시영역을 감싸는 직선부를 갖는 제2 홀 패턴을 구비할 수 있다.
상기 크랙 방지 홀 하측의 어느 절연막은 상기 크랙 방지 홀 상측의 다른 어느 절연막과 접촉되고 상기 크랙 방지 홀에 채워질 수 있다.
본 발명에 따른 전계 발광 표시 장치 및 그 제조방법은 표시 장치 제조시에 휘어짐 및 펴짐의 반복으로 인해 취약 영역인 인쇄회로기판(FPCB)이 연결되는 패드영역(PD), 또는 이 패드영역을 포함한 비표시 영역에 위치하는 다수의 무기막, 즉 게이트 절연막, 층간 절연막 또는 패시베이션막 표면에 라인 홀 패턴들을 형성하여 크랙의 경로를 우회시켜 장치 내부로 전이되지 않도록 함으로써 전계 발광 표시 장치에 대한 데미지를 최소화할 수 있다.
특히, 스크라이브 라인(Scribe Line)에 인접한 위크 포인트(weak point)에 다수의 라인홀 패턴을 형성함으로써 크랙 발생시에 상기 위크 포인트에서의 선 파괴 및 크랙의 진로를 우회시킴으로써 임계 포인트(Critical point)인 패널 배선 크랙을 방지할 수 있다.
또한, 본 발명에 따른 전계 발광 표시 장치 및 그 제조방법은, 표시 장치 제조시에 패널의 패드영역의 상면 및 하면 가장자리부에 정의된 트리밍 라인(Chamfering Line)에 챔퍼링 커팅(trimming cutting)이 이루어지게 되는데, 상기 패드영역의 상면 및 하면 가장자리부에 상기 트리밍 라인을 둘러싸는 곡선 홀 패턴을 형성하여 절단된 트리밍 라인으로부터 크랙(Crack)이 패널 (Panel) 내부로 침투되는 것을 방지하기 위해 우회 단차를 형성해 줌으로써, 상기 패드영역의 상면 및 하면 가장자리부로부터 크랙(Crack)이 표시영역으로 전달되는 것이 방지된다.
그리고, 본 발명에 따른 전계 발광 표시 장치 및 그 제조방법은, 표시 장치 제조시에 패드영역의 상면 및 하면 가장자리부 이외에 상기 패널의 패드영역의 반대편에 위치하는 비표시영역의 상면 및 하면 가장자리부에 정의된 트리밍 라인(Trimming line)에도 챔퍼링 커팅(trimming cutting)이 이루어지게 되는데, 상기 비표시영역에 상기 패드영역의 곡선 홀 패턴으로부터 연장되어 표시영역을 둘러싸도록 라인홀 패턴을 상기 곡선 홀 패턴과 일체로 형성하여 절단된 비표시영역의 트리밍 라인으로부터 크랙(Crack)이 패널(Panel) 내부로 침투되는 것을 방지하기 위한 우회 단차를 형성해 줌으로써, 상기 비표시영역의 트리밍 라인으로부터 크랙(Crack)이 표시영역으로 전달되는 것이 방지된다.
도 1은 종래기술에 따른 유기전계 발광장치를 개략적으로 도시한 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ선에 따른 단면도로서, 종래기술에 따른 유기전계 발광장치의 개략적인 단면도이다.
도 3은 종래기술에 따른 유기전계 발광장치의 개략적인 사시도로서, 유기전계 발광장치의 패드영역으로부터의 크랙이 전달되어 유기전계 발광장치의 비틀림 (Curl) 현상이 발생한 것을 개략적으로 도시한 도면이다.
도 4는 본 발명에 따른 전계 발광 표시 장치를 개략적으로 도시한 평면도이다.
도 5는 도 4의 Ⅴ-Ⅴ선에 따른 단면도로서, 본 발명에 따른 전계 발광 표시 장치의 개략적인 단면도이다.
도 6은 본 발명에 따른 전계 발광 표시 장치의 패드 영역을 확대 도시한 개략적인 단면도이다.
도 7a 내지 7s는 본 발명에 따른 전계 발광 표시 장치의 제조공정 단면도들이다.
도 8은 본 발명에 따른 전계 발광 표시 장치의 개략적인 사시도이다.
도 9는 본 발명에 따른 전계 발광 표시 장치의 패드영역을 개략적으로 도시한 확대 평면도로서, 크랙이 다수의 라인홀패턴을 따라 진로가 우회되는 상태를 개략적으로 보여 주는 평면도이다.
도 10은 본 발명에 따른 전계 발광 표시 장치의 패드영역의 라인홀패턴의 다른 실시 예를 개략적으로 도시한 사시도이다.
도 11은 본 발명에 따른 전계 발광 표시 장치의 라인홀 패턴의 또 다른 실시 예를 개략적으로 도시한 사시도이다.
도 2는 도 1의 Ⅱ-Ⅱ선에 따른 단면도로서, 종래기술에 따른 유기전계 발광장치의 개략적인 단면도이다.
도 3은 종래기술에 따른 유기전계 발광장치의 개략적인 사시도로서, 유기전계 발광장치의 패드영역으로부터의 크랙이 전달되어 유기전계 발광장치의 비틀림 (Curl) 현상이 발생한 것을 개략적으로 도시한 도면이다.
도 4는 본 발명에 따른 전계 발광 표시 장치를 개략적으로 도시한 평면도이다.
도 5는 도 4의 Ⅴ-Ⅴ선에 따른 단면도로서, 본 발명에 따른 전계 발광 표시 장치의 개략적인 단면도이다.
도 6은 본 발명에 따른 전계 발광 표시 장치의 패드 영역을 확대 도시한 개략적인 단면도이다.
도 7a 내지 7s는 본 발명에 따른 전계 발광 표시 장치의 제조공정 단면도들이다.
도 8은 본 발명에 따른 전계 발광 표시 장치의 개략적인 사시도이다.
도 9는 본 발명에 따른 전계 발광 표시 장치의 패드영역을 개략적으로 도시한 확대 평면도로서, 크랙이 다수의 라인홀패턴을 따라 진로가 우회되는 상태를 개략적으로 보여 주는 평면도이다.
도 10은 본 발명에 따른 전계 발광 표시 장치의 패드영역의 라인홀패턴의 다른 실시 예를 개략적으로 도시한 사시도이다.
도 11은 본 발명에 따른 전계 발광 표시 장치의 라인홀 패턴의 또 다른 실시 예를 개략적으로 도시한 사시도이다.
이하, 본 발명의 바람직한 실시 예에 따른 전계 발광 표시 장치에 대해 상세히 설명한다.
본 발명의 구성 및 그에 따른 작용 효과는 이하의 상세한 설명을 통해 명확하게 이해될 것이다. 본 발명의 상세한 설명에 앞서, 동일한 구성요소에 대해서는 다른 도면상에 표시되더라도 가능한 동일한 부호로 표시되며, 공지된 구성에 대해서는 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 구체적인 설명은 생략하기로 함에 유의한다.
본 발명에 따른 전계 발광 표시 장치는 발광된 빛의 투과 방향에 따라 상부 발광방식(top emission type)과 하부 발광방식(bottom emission type)으로 나뉘게 되는데, 이하 본 발명에서는 하부 발광방식을 일례로 설명하도록 하겠다.
본 발명의 바람직한 실시 예에 따른 전계 발광 표시 장치에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 4는 본 발명에 따른 전계 발광 표시 장치를 개략적으로 도시한 평면도이다.
도 5는 도 4의 Ⅴ-Ⅴ선에 따른 단면도로서, 본 발명에 따른 전계 발광 표시 장치의 개략적인 단면도이다.
도 6은 본 발명에 따른 전계 발광 표시 장치의 패드 영역을 확대 도시한 개략적인 단면도이다.
도 4를 참조하면, 본 발명에 따른 전계 발광 표시 장치는 구동 박막트랜지스터(미도시, DTr)와 유기전계 발광소자(E)가 형성된 기판(101)이 보호필름 (151)에 의해 인캡슐레이션화(encapsulation)되어 있다.
본 발명에 따른 전계 발광 표시 장치를 구체적으로 설명하면, 도 4 및 5에 도시된 바와 같이, 유리 재질의 기판(101)에는 표시영역(AA)이 정의되어 있으며, 상기 표시영역(AA) 외측으로 패드영역(PD)을 포함하는 비표시영역(NA)이 정의되어 있으며, 상기 표시영역(AA)에는 게이트 배선(미도시)과 데이터 배선(미도시)에 의해 포획되는 영역으로 정의되는 다수의 화소영역(미도시)이 구비되어 있으며, 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 구비되어 있다.
여기서, 상기 유리 재질의 기판(101)은 유기전계 발광장치 제조 이후에 박리되고, 박리된 부분에는 플라스틱한 백 플레이트(미도시, 도 7s의 161 참조)가 라미네이션(Lamination)되는데, 상기 백 플레이트(161)는 전계 발광 표시 장치가 종이처럼 휘어져도 표시 성능을 그대로 유지할 수 있도록 유연한 특성을 갖는 플렉서블(flexible) 유리기판이나 플라스틱 재질로 이루어진다.
또한, 상기 기판(101) 상에는 유기 물질인 폴리이미드층(Polyimide Layer; 105)이 형성되고, 상기 폴리이미드층(105) 상에는 무기 절연물질 예를 들면 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 다수 층 구조로 이루어진 버퍼층(107)이 형성되어 있다. 이때, 상기 버퍼층(107)을 후속 공정에서 형성되는 활성층(109) 하부에 형성하는 이유는 상기 활성층(109)의 결정화시에 상기 기판(101)의 내부로부터 나오는 알칼리 이온의 방출에 의한 상기 활성층(109)의 특성 저하를 방지하기 위함이다.
상기 기판(101)과 상기 폴리이미드층(105) 사이에는 비정질 실리콘 또는 질화 실리콘(SiNx)으로 이루어진 희생층(103)이 형성되어 있는데, 상기 희생층 (103)은 유기전계 발광장치 제조 이후에 레이저 조사 공정을 통해 상기 기판(101)을 상기 폴리이미드층(105)으로부터 박리가 용이하게 이루어지도록 하는 역할을 담당한다.
그리고, 상기 버퍼층(107) 상부의 표시영역(AA) 내의 각 화소영역(미도시)에는 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 채널영역(109a) 그리고 상기 채널영역 (109a) 양 측면으로 고농도의 불순물이 도핑된 소스영역(109b) 및 드레인 영역 (109c)으로 구성된 활성층(109)이 형성되어 있다.
상기 활성층(109)을 포함한 버퍼층(107) 상에는 게이트 절연막(113)이 형성되어 있으며, 상기 게이트 절연막(113) 위로는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 있어 상기 각 활성층(109)의 채널영역(109a)에 대응하여 게이트 전극(115a)이 형성되어 있다. 이때, 상기 패드 영역(PD)에 위치하는 상기 게이트 절연막(113)에는 적어도 하나 이상의 라인홀패턴(Line Hole Pattern; 미도시)이 패드영역의 장변 방향, 즉 표시영역(AA)에 대향하여 형성될 수 있다.
또한, 상기 게이트 절연막(113) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(115a)과 연결되며 일 방향으로 연장하며 게이트 배선(미도시)이 형성되어 있다. 이때, 상기 게이트 전극(115a)과 게이트 배선(미도시)은 저저항 특성을 갖는 제1 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일층 구조를 가질 수도 있으며, 또는 둘 이상의 상기 제1 금속물질로 이루어짐으로써 이중 층 또는 삼중 층 구조를 가질 수도 있다. 도면에 있어서는 상기 게이트 전극(115a)과 게이트 배선(미도시)이 단일 층 구조를 갖는 것을 일례로 도시하였다.
한편, 상기 게이트 전극(115a)과 게이트 배선(미도시)을 포함한 기판의 표시영역 전면에 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 층간 절연막(121)이 형성되어 있다. 이때, 상기 층간 절연막(121)과 그 하부의 게이트 절연막(113)에는 상기 활성층(109)의 채널영역(109a) 양 측면에 위치한 상기 소스영역(109b) 및 드레인 영역(109c) 각 각을 노출시키는 활성층 콘택홀(미도시)이 구비되어 있다.
또한, 상기 패드영역(PD)에 위치하는 상기 층간 절연막(121)에는 적어도 하나 이상의 제1 라인홀패턴(125c)이 형성되어 있다. 이때, 상기 제1 라인홀패턴 (125c)은 패드영역(PD)의 장변 방향, 즉 표시영역(AA)에 대향하여 형성되어 있다.
그리고, 상기 활성층 콘택홀(미도시)을 포함하는 상기 층간 절연막(121) 상부에는 상기 게이트 배선(미도시)과 교차하며, 상기 화소영역(미도시)을 정의하며 제2 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질로서 이루어진 데이터배선(미도시)과, 이와 이격하여 전원배선(미도시)이 형성되어 있다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막(113) 상에 상기 게이트 배선(미도시)과 이격되어 나란히 형성될 수도 있다.
더욱이, 상기 층간 절연막(121) 상의 각 구동영역(미도시) 및 스위칭 영역(미도시)에는 서로 이격하며 상기 활성층 콘택홀(미도시)을 통해 노출된 상기 소스영역(109b) 및 드레인 영역(109c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 제2 금속물질로 이루어진 소스전극(127a) 및 드레인 전극(127b)이 형성되어 있다. 이때, 상기 구동영역(미도시)에 순차적으로 적층된 상기 활성층(109)과 게이트 절연막(113) 및 게이트 전극(115a)과 층간 절연막(121)과 서로 이격하며 형성된 상기 소스전극(127a) 및 드레인 전극(127b)은 구동 박막 트랜지스터(미도시, DTr)를 구성한다.
한편, 도면에 있어서는 상기 데이터배선(미도시)과 소스전극(127a) 및 드레인 전극(127b)은 모두 단일 층 구조를 갖는 것을 일례로 나타내고 있지만, 이들 구성 요소는 이중 층 또는 삼중 층 구조를 이룰 수도 있다.
이때, 도면에는 도시하지 않았지만, 상기 구동 박막 트랜지스터(DTr)와 동일한 적층 구조를 갖는 스위칭 박막 트랜지스터(미도시) 또한 상기 스위칭 영역(미도시)에 형성되어 있다. 이때, 상기 스위칭 박막 트랜지스터(미도시)는 상기 구동 박막 트랜지스터(DTr)와 상기 게이트 배선(미도시) 및 데이터 배선(미도시)과 전기적으로 연결되어 있다. 즉, 상기 게이트 배선(미도시) 및 데이터 배선(미도시)은 각각 상기 스위칭 박막트랜지스터(미도시)의 게이트 전극(미도시) 및 소스 전극(미도시)과 연결되어 있으며, 상기 스위칭 박막 트랜지스터(미도시)의 드레인 전극(미도시)은 상기 구동 박막 트랜지스터의 게이트 전극(115a)과 전기적으로 연결되어 있다.
한편, 본 발명에 따른 전계 발광 표시 장치는 구동 박막 트랜지스터(DTr) 및 스위칭 박막 트랜지스터(미도시)는 폴리실리콘의 활성층(109)을 가지며, 탑 게이트 타입(Top gate type)으로 구성된 것을 일례로 나타내고 있지만, 상기 구동 스위칭 박막 트랜지스터(미도시) 및 스위칭 박막 트랜지스터(미도시)는 비정질 실리콘의 활성층을 갖는 바텀 게이트 타입(Bottom gate type)으로도 구성될 수 있다.
상기 구동 박막트랜지스터(미도시, DTr) 및 스위칭 박막트랜지스터(미도시; STr)가 바텀 게이트 타입으로 구성되는 경우, 그 적층 구조는 게이트 전극/ 게이트절연막/ 순수 비정질 실리콘의 액티브층과 서로 이격하며 불순물 비정질 실리콘의 오믹 콘택층으로 이루어진 활성층과/ 서로 이격하는 소스전극 및 드레인 전극으로 이루어지게 된다. 이때, 게이트 배선은 상기 게이트 전극이 형성된 층에 상기 스위칭 박막 트랜지스터의 게이트 전극과 연결되도록 형성되며, 상기 데이터 배선은 상기 스위칭 박막 트랜지스터의 소스전극이 형성된 층에 상기 소스 전극과 연결되도록 형성된다.
한편, 상기 구동 박막 트랜지스터(DTr) 및 스위칭 박막 트랜지스터(미도시) 위로는 상기 구동 박막 트랜지스터(DTr)의 드레인 전극(127b)을 노출시키는 드레인 콘택홀(미도시)을 갖는 패시베이션막(131) 및 평탄화막(133)이 적층되어 있다. 이때, 상기 층간 절연막(121)으로는 절연물질, 예를 들어 무기절연물질인 산화실리콘 (SiO2) 또는 질화 실리콘(SiNx)이 사용된다. 또한, 평탄화막(133)으로는 포토 아크릴(Photo Acryl)을 포함하는 유기 물질 군에서 선택하여 사용한다.
한편, 상기 패시베이션막(131) 중 상기 패드영역(PD)에 위치하는 부분에는 적어도 하나 이상의 제2 라인홀패턴(135b)이 형성되어 있다. 이때, 상기 제2 라인홀패턴(135b)은 패드영역(PD)의 장변 방향, 즉 표시영역(AA)에 대향하여 형성되어 있다. 이때, 상기 적어도 하나 이상의 제2 라인홀패턴(135b)은 그 하부의 제1 라인홀패턴(125c)와 겹쳐지거나 또는 겹쳐지지 않도록 형성될 수 있다.
또한, 상기 평탄화막(133) 위로는 상기 구동 박막 트랜지스터(DTr)의 드레인 전극(127b)과 상기 드레인 콘택홀(미도시)을 통해 접촉되며, 각 화소영역 별로 분리된 형태를 가지는 제1 전극(137)이 형성되어 있다. 이때, 상기 제1 전극(137)은 투명 전극 및 반사형 전극으로 구비될 수 있는데, 투명전극으로 사용될 경우에는 ITO, IZO, ZnO, 또는 In2O3 로 구비될 수 있고, 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3 를 형성할 수도 있다.
그리고, 상기 제1 전극(137) 위로는 각 화소영역의 경계 지역에는 절연물질 특히 예를 들어 벤소사이클로부텐 (BCB), 폴리 이미드 (Poly-Imide) 또는 포토아크릴 (photo acryl)로 이루어진 화소 정의막(139)이 형성되어 있다. 이때, 상기 화소 정의막(139)은 각 화소영역(미도시)을 둘러싸는 형태로 상기 제1 전극(137)의 테두리와 중첩되도록 형성되어 있으며, 표시영역(AA) 전체적으로는 다수의 개구부를 갖는 격자 형태를 이루고 있다.
상기 화소 정의막(139)으로 둘러싸인 각 화소영역 내의 상기 제1 전극(137) 위로는 각각 적, 녹 및 청색을 발광하는 유기 물질로 구성된 유기 발광층(141)이 형성되어 있다. 상기 유기 발광층(141)은 유기 발광물질로 이루어진 단일층으로 구성될 수도 있으며, 또는 도면에 나타나지 않았지만 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광층 (emitting material layer), 전자 수송층 (electron transporting layer) 및 전자 주입층(electron injection layer)의 다중층으로 구성될 수도 있다.
또한, 상기 유기 발광층(141)과 상기 화소 정의막(139)을 포함한 상기 표시영역(AA) 전면에 제2 전극(143)이 형성되어 있다. 이때, 상기 제1 전극(137)과 제2 전극(143) 및 이들 두 전극(137, 141) 사이에 개재된 유기 발광층(141)은 유기전계 발광 소자(E)를 구성한다.
따라서, 상기 유기전계 발광 소자(E)는 선택된 색 신호에 따라 제1 전극 (137)과 제2 전극(143)으로 소정의 전압이 인가되면, 제1 전극(137)으로부터 주입된 정공과 제2 전극(143)으로부터 제공된 전자가 유기 발광층(141)으로 수송되어 엑시톤(exciton)을 이루고, 이러한 엑시톤이 여기 상태에서 기저 상태로 천이 될 때 빛이 발생되어 가시광선 형태로 방출된다. 이때, 발광된 빛은 투명한 제2 전극 (143)을 통과하여 외부로 나가게 되므로, 플라스틱 유기전계 발광소자는 임의의 화상을 구현하게 된다.
한편, 상기 제2 전극(143)을 포함한 기판 전면에는 절연물질, 특히 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 하부 패시베이션막 (145)이 형성되어 있다. 이때, 상기 제2 전극(143) 만으로는 상기 유기 발광층 (141)으로의 수분 침투를 완전히 억제할 수 없기 때문에, 상기 제2 전극(143) 위로 상기 하부 패시베이션막(145)을 형성함으로써 상기 유기발광층(141)으로의 수분 침투를 완전히 억제할 수 있게 된다.
또한, 상기 하부 패시베이션막(145) 상의 표시영역(AA)에는 폴리머(polymer)와 같은 고분자 유기 물질로 이루어진 유기막(147)이 형성되어 있다. 이때, 상기 유기막(147)을 구성하는 고분자 박막으로는 올레핀계 고분자(polyethylene, polypropylene), 폴리에틸렌테레프탈레이트(PET), 에폭시 수지(epoxy resin), 플루오르 수지(fluoro resin), 폴리실록산(polysiloxane) 등이 사용될 수 있다.
그리고, 상기 유기막(147)을 포함한 기판 전면에는 상기 유기막(147)을 통해 수분이 침투되는 것을 차단하기 위해 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 상부 패시베이션막(149)이 추가로 형성되어 있다.
상기 상부 패시베이션막(149)을 포함한 기판 전면에는 상기 유기발광 소자 (E)의 인캡슐레이션을 위해 보호 필름(151)이 대향하여 위치하게 되는데, 상기 기판(101)과 보호 필름(151) 사이에는 투명하며 접착 특성을 갖는 프릿(frit), 유기절연물질, 고분자 물질 중 어느 하나로 이루어진 점착제(미도시)가 공기층 없이 상기 기판(101) 및 보호 필름(Barrier film) (151)과 완전 밀착되어 개재되어 있으며, 상기 보호필름(151) 상에 편광판(153)이 배치되어 있다.
이렇게 점착제(미도시)에 의해 상기 기판(101)과 보호필름(Barrier film) (151)이 고정되어 패널 상태를 이룸으로써 본 발명에 따른 유기전계 발광장치가 구성된다.
또한, 상기 구성으로 이루어진 전계 발광 표시 장치를 플라스틱 전계 발광 표시 장치로 만들기 위해, 먼저 상기 전계 발광 표시 장치의 기판(101) 배면을 세정하고, 이어 레이저 조사를 통해 상기 기판(101)과 폴리이미드층(105) 사이에 개재된 희생층(103)이 열에 의해 분리되도록 하여 상기 기판(101)을 상기 전계 발광 표시 장치로부터 박리시킨다.
이후에, 상기 분리된 전계 발광 표시 장치의 폴리이미드층(105) 표면에 백플레이트(Back Plate; 미도시)를 라미네이션(Lamination)화 함으로써 플라스틱 전계 발광 표시 장치가 형성된다.
이와 같이, 본 발명에 따른 전계 발광 표시 장치에 따르면, 표시 장치의 제조시에 휘어짐 및 펴짐의 반복으로 인해 취약 영역인 인쇄회로기판(FPCB)이 연결되는 패드영역(PD)에 위치하는 다수의 무기막, 즉 게이트 절연막, 층간 절연막 또는 패시베이션막 표면에 라인 홀패턴들을 형성하여 크랙의 경로를 우회시켜 장치 내부로 전이되지 않도록 함으로써 전계 발광 표시 장치에 대한 데미지를 최소화할 수 있다.
특히, 스크라이브 라인(SL; scribe line)에 인접한 위크 포인트(weak point)에 다수의 라인홀패턴을 형성함으로써 크랙 발생시에 상기 위크 포인트에서의 선 파괴 및 크랙의 진로를 우회시킴으로써 임계 포인트(Critical point)인 패널 배선 크랙을 방지할 수 있다.
한편, 본 발명에 따른 플라스틱 유기전계 발광소자 제조방법에 대해 도 7a 내지 7s를 참조하여 설명하면 다음과 같다.
도 7a 내지 7s는 본 발명에 따른 전계 발광 표시 장치의 제조방법을 개략적으로 도시한 공정 단면도들이다.
도 7a에 도시된 바와 같이, 표시영역(AA)과, 상기 표시영역(AA) 외측으로 패드영역(PD)을 포함하는 비표시영역(NA)이 정의된 유리 재질의 기판(101)을 준비한다. 이때, 상기 기판(101)은 유기전계 발광장치 제조 이후에 박리되고, 박리된 부분에는 플라스틱한 백 플레이트(미도시, 도 7s의 161 참조)가 라미네이션 (Lamination)되는데, 상기 백 플레이트(161)는 플라스틱 유기전계 발광장치 (OLED)가 종이처럼 휘어져도 표시 성능을 그대로 유지할 수 있도록 유연한 특성을 갖는 플렉서블(flexible)한 유리기판이나 플라스틱 재질로 이루어진다.
그 다음, 상기 기판(101) 상에 유기 물질인 폴리이미드층(Polyimide Layer; 105)을 형성하고, 상기 폴리이미드층(105) 상에 무기 절연물질 예를 들면 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 다수 층 구조로 이루어진 버퍼층(107)을 형성한다. 이때, 상기 버퍼층(107)을 후속 공정에서 형성되는 활성층(109) 하부에 형성하는 이유는 상기 활성층(109)의 결정화시에 상기 기판(101)의 내부로부터 나오는 알칼리 이온의 방출에 의한 상기 활성층 (109)의 특성 저하를 방지하기 위함이다.
상기 기판(101)과 상기 폴리이미드층(105) 사이에는 비정질 실리콘 또는 질화 실리콘(SiNx)으로 이루어진 희생층(103)이 형성되어 있는데, 상기 희생층(103)은 유기전계 발광장치 제조 이후에 레이저 조사 공정을 통해 상기 기판(101)을 상기 폴리이미드층(105)으로부터 박리가 용이하게 이루어지도록 하는 역할을 담당한다.
상부의 표시영역 (AA) 내의 각 화소영역에 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 채널영역 (109a) 그리고 상기 채널영역(109a) 양 측면으로 고농도의 불순물이 도핑된 소스영역(109b) 및 드레인 영역(109c)으로 구성된 활성층(109)을 형성한다.
그 다음, 도 7b에 도시된 바와 같이, 상기 버퍼층(107) 상에 활성층(109)을 형성한다. 이때, 상기 활성층(109)은 표시영역(AA) 내의 각 화소영역에 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리실리콘으로 이루어진다.
이어서, 도 7c에 도시된 바와 같이, 상기 버퍼층(미도시) 상에 제1 감광막(미도시)을 도포하고, 노광 공정 및 현상 공정을 통해 상기 제1 감광막(미도시)을 선택적으로 패터닝하여 제1 감광막패턴(111)을 형성한다.
그 다음, 도 7d에 도시된 바와 같이, 상기 제1 감광막패턴(111)을 식각 마스크로 상기 활성층(109)을 선택적으로 제거한다.
이어서, 도 7e에 도시된 바와 같이, 상기 제1 감광막패턴(111)을 제거하고, 상기 활성층(109)을 포함한 상기 버퍼층(107) 상에 게이트 절연막(113)과 제1 금속 물질층(115)을 차례로 증착한다. 이때, 상기 제1 금속 물질층(115)은 저저항 특성을 갖는 제1 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일층 구조를 가질 수도 있으며, 또는 둘 이상의 상기 제1 금속물질로 이루어짐으로써 이중층 또는 삼중층 구조를 가질 수도 있다. 도면에 있어서는 상기 게이트전극과 게이트 배선(미도시)이 단일 층 구조를 갖는 것을 일례로 도시하였다.
그 다음, 상기 제1 금속 물질층(115) 상에 제2 감광막(미도시)을 도포한 후, 노광 및 현상 공정을 통해 상기 제2 감광막(미도시)을 선택적으로 패터닝하여 제2 감광막패턴(117)을 형성한다.
이어서, 도 7f에 도시된 바와 같이, 상기 제2 감광막패턴(117)을 식각 마스크로 상기 제1 금속 물질층(115)을 선택적으로 식각하여, 게이트 전극(115a)을 형성한다. 이때, 상기 게이트 절연막(113) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(115a)과 연결되며 일 방향으로 연장된 게이트 배선(미도시)이 형성된다.
그 다음, 상기 제2 감광막패턴(117)을 제거하고, 상기 게이트 전극(115a) 양측 아래의 활성층(109)에 불순물을 주입하여, 상기 활성층(109)의 중앙부에 채널을 이루는 채널영역(109a)과, 상기 채널영역(109a)을 기준으로 이격된 소스영역(109b) 및 드레인 영역(109c)을 형성한다.
이어서, 도 7g에 도시된 바와 같이, 상기 게이트 전극(115a)과 게이트 배선(미도시) 위로 표시영역 전면에 절연물질, 예를 들어 무기절연물질인 산화실리콘 (SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 층간 절연막(121)을 형성한다.
그 다음, 상기 층간 절연막(121) 상부에 제3 감광막(미도시)을 도포한 후, 노광 및 현상 공정을 통해 선택적으로 패터닝하여, 제3 감광막패턴(123)을 형성한다.
이어서, 도 7h에 도시된 바와 같이, 상기 제3 감광막패턴(123)을 식각 마스크로 상기 층간 절연막(121)과 그 아래의 게이트 절연막(125)을 선택적으로 식각하여 상기 활성층(109)의 소스영역(109b)과 드레인 영역(109c)을 노출시키는 소스영역 콘택홀(125a) 및 드레인 영역 콘택홀(125b)을 동시에 형성한다. 이때, 소스영역 콘택홀(125a) 및 드레인 영역 콘택홀(125b) 형성시에, 상기 층간 절연막(121) 중 패드 영역(PD)에 위치하는 부분에도 적어도 하나 이상의 라인홀패턴(Line Hole Pattern; 125c)도 함께 형성된다. 여기서, 상기 제1 라인홀패턴(125c)은 패드영역 (PD)의 장변 방향, 즉 표시영역(AA)에 대향하여 형성된다.
그 다음, 도 7i에 도시된 바와 같이, 상기 제3 감광막패턴(123)을 제거하고, 상기 제1 라인홀패턴(125c)을 포함한 층간 절연막(121) 상부에 게이트 배선(미도시)과 교차하며, 상기 화소영역(미도시)을 정의하며 제2 금속 물질층(127)을 형성한다. 이때, 상기 제2 금속 물질층(127)은 알루미늄(Al), 알루미늄 합금 (AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질로서 이루어진다.
이어서, 상기 제2 금속 물질층(127) 상에 제4 감광막(미도시)을 도포한 후, 노광 및 현상 공정을 통해 패터닝하여 제4 감광막패턴(129)을 형성한다.
그 다음, 도 7j에 도시된 바와 같이, 상기 제4 감광막패턴(129)을 식각 마스크로 상기 제2 금속 물질층(127)을 선택적으로 식각하여, 게이트 배선(미도시)과 교차하며, 상기 화소영역(P)을 정의하는 데이터배선(미도시)과, 이와 이격하여 전원배선(미도시)을 형성한다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막 상에 상기 게이트 배선(미도시)과 이격하며 나란히 형성될 수도 있다.
또한, 상기 데이터 배선(미도시) 형성시에, 상기 층간 절연막(121) 위로 상기 각 구동영역(미도시) 및 스위칭 영역(미도시)에 서로 이격하며, 상기 소스영역 콘택홀(125a) 및 드레인 영역 콘택홀(125b)을 통해 상기 활성층(109)의 소스영역 (109b) 및 드레인 영역(109c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 제2 금속물질로 이루어진 소스전극(127a) 및 드레인 전극(127b)을 동시에 형성한다. 이때, 상기 구동영역(미도시)에 순차적으로 적층된 상기 활성층(109)과 게이트 절연막(113) 및 게이트 전극(115a)과 층간 절연막(121)과 서로 이격하며 형성된 상기 소스전극(127a) 및 드레인 전극(127b)은 구동 박막트랜지스터(미도시; DTr)를 구성한다.
한편, 도면에 있어서는 상기 데이터배선(미도시)과 소스전극(127a) 및 드레인전극(127b)은 모두 단일 층 구조를 갖는 것을 일례로 나타내고 있지만, 이들 구성 요소는 이중 층 또는 삼중 층 구조를 이룰 수도 있다.
이때, 도면에는 도시하지 않았지만, 상기 구동 박막 트랜지스터와 동일한 적층 구조를 갖는 스위칭 박막 트랜지스터(미도시) 또한 상기 스위칭 영역(미도시)에 형성되어 있다. 상기 스위칭 박막 트랜지스터(미도시)는 상기 구동 박막 트랜지스터(미도시)와 상기 게이트 배선(미도시) 및 데이터 배선(미도시)과 전기적으로 연결되어 있다. 즉, 상기 게이트 배선(미도시) 및 데이터 배선(미도시)은 각각 상기 스위칭 박막 트랜지스터(미도시)의 게이트 전극(미도시) 및 소스 전극(미도시)과 연결되어 있으며, 상기 스위칭 박막 트랜지스터(미도시)의 드레인 전극(미도시)은 상기 구동 박막트랜지스터의 게이트 전극(115a)과 전기적으로 연결되어 있다.
한편, 본 발명에 따른 유기전계 발광장치는 상기 구동 박막트랜지스터(미도시) 및 스위칭 박막 트랜지스터(미도시)는 폴리실리콘의 활성층(109)을 가지며, 탑 게이트 타입(Top gate type)으로 구성된 것을 일례로 나타내고 있지만, 상기 구동 스위칭 박막 트랜지스터 및 스위칭 박막 트랜지스터(미도시)는 비정질 실리콘의 활성층을 갖는 바텀 게이트 타입 (Bottom gate type)으로 구성될 수 있다.
상기 구동 박막트랜지스터(미도시) 및 스위칭 박막트랜지스터(미도시)가 바텀 게이트 타입으로 구성되는 경우, 그 적층 구조는 게이트 전극/ 게이트절연막/ 순수 비정질 실리콘의 액티브층과 서로 이격하며 불순물 비정질 실리콘의 오믹 콘택층으로 이루어진 활성층과 서로 이격하는 소스전극 및 드레인 전극으로 이루어지게 된다. 이때, 게이트 배선은 상기 게이트 전극이 형성된 층에 상기 스위칭 박막트랜지스터의 게이트 전극과 연결되도록 형성되며, 상기 데이터 배선은 상기 스위칭 박막트랜지스터의 소스전극이 형성된 층에 상기 소스 전극과 연결되도록 형성된다.
이어서, 도 7k에 도시된 바와 같이, 상기 제4 감광막패턴(129)을 제거한 후, 상기 소스전극(127a) 및 드레인 전극(127b)을 포함한 기판 전면에 패시베이션막 (131)을 형성한다. 이때, 상기 패시베이션막(131)으로는 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)을 사용한다.
그 다음, 도 7l에 도시된 바와 같이, 상기 패시베이션막(131) 상부에 유기 물질로 이루어진 평탄화막(133)을 형성한다. 이때, 상기 유기 물질로는 절연 특성을 갖는 소수성의 유기계로서 폴리아크릴(polyacryl), 폴리이미드(polyimide), 폴리아마이드(PA), 벤조사이클로부텐(BCB) 및 페놀수지로 이루어진 군에서 선택되는 하나로 형성될 수 있다.
이어서, 도 7m에 도시된 바와 같이, 상기 평탄화막(133)과 그 하부의 패시베이션막(131)을 순차적으로 식각하여 상기 드레인 전극(127b)을 노출시키는 드레인 콘택홀(135a)을 형성한다. 이때, 상기 드레인 콘택홀(135a) 형성시에, 상기 패시베이션막(131) 중 패드영역 (PD)에 위치하는 부분에도 적어도 하나 이상의 제2 라인홀패턴(Line Hole Pattern; 135b)를 함께 형성한다. 여기서, 상기 제2 라인홀패턴 (135b)은 패드영역(PD)의 장변 방향, 즉 표시영역(AA)에 대향하여 형성되며, 상기 층간 절연막(121)에 형성된 제1 라인홀패턴(125c)과 겹쳐지기 않거나 겹쳐지도록 형성할 수도 있다.
그 다음, 도 7n에 도시된 바와 같이, 상기 평탄화막(133) 상에 도전 물질층(미도시)을 증착한 후, 마스크 공정을 통해 상기 도전 물질층을 선택적으로 식각하여 상기 드레인 콘택홀(135a)을 통해 상기 박막 트랜지스터(DTr)의 드레인 전극 (127b)과 접촉되며, 각 화소영역 별로 분리된 형태를 가지는 제1 전극(137)을 형성한다. 이때, 상기 도전 물질층(미도시)은 투명 전극 및 반사형 전극으로 구비될 수 있는데, 투명전극으로 사용될 경우에는 ITO, IZO, ZnO, 또는 In2O3 로 구비될 수 있고, 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3 를 형성할 수도 있다.
이어서, 도 7o에 도시된 바와 같이, 상기 제1 전극(137) 상에 각 화소영역 의 경계지역에 예를 들어 벤소사이클로부텐(BCB), 폴리이미드 (Poly-Imide) 또는 포토아크릴(photo acryl)로 이루어진 절연 물질층(미도시)을 형성한다.
그 다음, 상기 절연 물질층(미도시)을 선택적으로 패터닝하여, 화소 정의막 (139)를 형성한다. 이때, 상기 화소 정의막(139)는 각 화소영역을 둘러싸는 형태로 상기 제1 전극(137)의 테두리와 중첩되도록 형성되어 있으며, 표시영역(AA) 전체적으로는 다수의 개구부를 갖는 격자 형태를 이루고 있다.
이어서, 도 7p에 도시된 바와 같이, 상기 화소 정의막(139)로 둘러싸인 각 화소영역 내의 상기 제1 전극(137) 위에 각각 적, 녹 및 청색을 발광하는 유기 발광층(141)을 형성한다. 이때, 상기 유기 발광층(141)은 유기 발광물질로 이루어진 단일층으로 구성될 수도 있으며, 또는 도면에 나타나지 않았지만 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광 물질층(emitting material layer), 전자 수송층 (electron transporting layer) 및 전자 주입층(electron injection layer)의 다중층으로 구성될 수도 있다.
그 다음, 도 7q에 도시된 바와 같이, 상기 유기 발광층(141)과 상기 화소 정의막(139)의 상부를 포함한 상기 표시영역(AA) 전면에 제2 전극(143)을 형성한다. 이때, 상기 제2 전극(143)은 투명 전극 또는 반사형 전극으로 구비될 수 있는데, 투명전극으로 사용될 때에는 제2 전극(143)이 캐소드 전극으로 사용되므로, 일함수가 작은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, 및 이들의 화합물이 유기층(129)의 방향을 향하도록 증착한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극층이나 버스 전극 라인을 형성할 수 있다. 그리고, 반사형 전극으로 사용될 때에는 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, 및 이들의 화합물을 전면 증착하여 형성한다.
따라서, 유기 전계 발광 소자(E)는 전류의 흐름에 따라 적, 녹, 청색의 빛을 발광하여 소정의 화상 정보를 표시하는 것으로, 박막 트랜지스터의 드레인 전극 (127b)과 연결되어 이로부터 플러스 전원을 공급하는 제1 전극(137)과, 전체 화소를 덮도록 구비되어 마이너스 전원을 공급하는 제2 전극(143) 및 이들 제1 전극 (137)과 제2 전극(143)의 사이에 배치되어 발광하는 유기 발광층(141)으로 구성된다.
상기 제1 전극(137) 및 제2 전극(143)은 유기 발광층(141)에 의해 서로 절연되어 있으며, 상기 유기 발광층(141)에 서로 다른 극성의 전압을 가해 유기 발광층 (141)에서 발광이 이루어지게 된다.
따라서, 이러한 유기전계 발광 다이오드(E)는 선택된 색 신호에 따라 제1 전극(137)과 제2 전극(143)으로 소정의 전압이 인가되면, 제1 전극(137)으로부터 주입된 정공과 제2 전극(141)으로부터 제공된 전자가 유기 발광층(141)으로 수송되어 엑시톤(exciton)을 이루고, 이러한 엑시톤이 여기 상태에서 기저 상태로 천이 될 때 빛이 발생되어 가시광선 형태로 방출된다. 이때, 발광된 빛은 투명한 제2 전극 (143)을 통과하여 외부로 나가게 되므로, 플라스틱 유기전계 발광소자는 임의의 화상을 구현하게 된다.
이어서, 도 7r에 도시된 바와 같이, 상기 제2 전극(143)을 포함한 기판 전면에는 절연물질, 특히 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 하부 패시베이션막(145)을 형성한다. 이때, 상기 제2 전극(143) 만으로는 상기 유기 발광층(141)으로의 수분 침투를 완전히 억제할 수 없기 때문에, 상기 제2 전극(143) 위로 상기 하부 패시베이션막(145)을 형성함으로써 상기 유기 발광층(141)으로의 수분 침투를 완전히 억제할 수 있게 된다.
그 다음, 상기 하부 패시베이션막(145) 상의 표시영역(AA) 및 비표시영역 (NA)에 스크린 인쇄(screen printing) 방법과 같은 도포 방법을 통해 폴리머 (polymer)와 같은 고분자 유기 물질로 이루어진 유기막(147)을 형성한다. 이때, 상기 유기막 (147)을 구성하는 고분자 박막으로는 올레핀계 고분자(polyethylene, polypropylene), 폴리에틸렌테레프탈레이트 (PET), 에폭시 수지(epoxy resin), 플루오르 수지(fluoro resin), 폴리실록산 (polysiloxane) 등이 사용될 수 있다. 상기 유기막(147)은 상기 표시영역(AA) 상에 형성된다.
이어서, 상기 유기막(147)을 포함한 기판 전면에 상기 유기막(147)을 통해 수분이 침투되는 것을 차단하기 위해 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 상부 패시베이션막(149)을 추가로 형성한다.
그 다음, 상기 상부 패시베이션막(149)을 포함한 기판 전면에 상기 유기발광 소자(E)의 인캡슐레이션을 위해 보호 필름(151)을 대향하여 위치시키게 되는데, 상기 기판(101)과 보호 필름(151) 사이에 투명하며 접착 특성을 갖는 프릿 (frit), 유기절연물질, 고분자 물질 중 어느 하나로 이루어진 점착제(미도시)를 개재하여, 공기층 없이 상기 기판(101) 및 보호 필름(151이 완전 밀착되도록 한 이후에, 상기 보호필름(151) 상부에 편광판(153)을 부착한다.
이렇게 점착제(미도시)에 의해 상기 기판(101)과 보호필름(barrier film) (151)이 고정되어 패널 상태를 이루도록 함으로써 본 발명에 따른 유기전계 발광소자 제조공정을 완료한다.
이후에, 도 7s에 도시된 바와 같이, 상기 구성으로 이루어진 유기전계 발광장치를 플라스틱 유기전계 발광장치로 만들기 위해, 상기 유기전계 발광장치의 기판(101) 배면을 세정하고, 이어 레이저 조사를 통해 상기 기판(101)과 폴리이미드층(105) 사이에 개재된 희생층(103)이 열에 의해 분리되도록 하여 상기 기판(101)을 상기 유기전계 발광장치로부터 박리시킨다.
그 다음, 상기 분리된 유기전계 발광장치의 폴리이미드층(105) 표면에 백플레이트(Back Plate; 161)를 라미네이션(Lamination)화 함으로써 본 발명에 따른 플라스틱 전계 발광 표시 장치 제조 공정을 완료하게 된다.
도 8은 본 발명에 따른 전계 발광 표시 장치의 개략적인 사시도이다.
도 9는 본 발명에 따른 전계 발광 표시 장치의 패드영역을 개략적으로 도시한 확대 평면도로서, 크랙이 다수의 라인홀패턴을 따라 진로가 우회되는 상태를 개략적으로 보여 주는 평면도이다.
도 8에 도시된 바와 같이, 전계 발광 표시 장치 제조시에 휘어짐 및 펴짐의 반복으로 인해 취약 영역인 인쇄회로기판(FPCB; 170)이 연결되는 패드영역 (PD)에 위치하는 다수의 무기막, 예를 들어 층간 절연막(121) 또는 패시베이션막 (131) 표면에 라인 홀패턴(125c, 135b)들을 형성하게 된다.
도 9에 도시된 바와 같이, 전계 발광 표시 장치 제조시에 휘어짐 및 펴짐의 반복으로 인해 취약 영역인 인쇄회로기판(FPCB; 170)이 연결되는 패드영역 (PD)에 위치하는 층간 절연막(121) 또는 패시베이션막(131) 표면에 스크라이브 라인(SL)에 인접하여 라인 홀패턴(125c, 135b)들을 형성함으로써, 외부 충격시에 약한 지점(weak point)에서 흡수 및 파괴로 인해 생성되는 크랙(crack)이 전이 경로를 우회시키게 되고, 그로 인해 크랙이 표시영역 내부로 전이되는 것을 최소화시킬 수 있게 된다.
한편, 본 발명에 따른 전계 발광 표시 장치의 패드영역에 마련되는 라인홀패턴의 다른 실시 예에 대해 도 10을 참조하여 개략적으로 설명하면 다음과 같다.
도 10은 본 발명에 따른 전계 발광 표시 장치의 패드영역의 라인홀패턴의 다른 실시 예를 개략적으로 도시한 사시도이다.
본 발명에 따른 전계 발광 표시 장치는, 적용 분야에 따라 필요에 의해 전계 발광 표시 장치에 별도의 부재, 예를 들어 카메라 또는 기타 부재들이 배치될 수 있는데, 이러한 경우에 표시영역(AA)에는 이러한 부재들을 배치할 수 없기 때문에 패드영역(PD)을 이용하게 된다. 이때, 상기 패드영역(PD)의 일부 지역에 이들 카메라 또는 기타 구성 요소들이 배치되어야 하기 때문에, 그만큼 패드영역(PD)의 면적을 줄여 설계해야 하는 경우가 발생하게 된다.
이렇게 되면, 본 발명에 따른 전계 발광 표시 장치의 패드영역(PD)의 면적이 줄어들게 됨으로 인해, 상기 패드영역(PD)에 형성되는 라인홀패턴 형태도 변경해야 된다.
이때, 본 발명의 다른 실시 예에 따른 제1, 2 라인홀패턴(225, 235)은 도 5에 도시된 본 발명의 제1 실시 예의 게이트 절연막(113), 층간 절연막(121) 및 패시베이션막(131)에 형성되는 경우와 동일한 경우를 예로 들어 설명한다.
즉, 상기 제1 라인홀패턴(225)은 층간 절연막(미도시, 121)에 형성되는 경우이고, 상기 제2 라인홀패턴(235)은 패시베이션막(미도시, 도 5의 131 참조)에 형성되는 경우를 예로 들어 설명한다.
도 10을 참조하면, 본 발명에 따른 전계 발광 표시 장치(200)는 기판 (미도시)에 표시영역(AA)이 정의되어 있으며, 상기 표시영역(AA) 외측으로 패드영역(PD)을 포함하는 비표시영역(NA)이 정의되어 있다.
상기 패드영역(PD)과 인접하여 비표시영역(NA)의 양측 가장자리부에는 카메라 또는 기타 부재들이 배치될 수 있는 별도의 공간부(240)가 마련되어 있다. 이때, 상기 패드영역(PD)은 본 발명의 제1 실시 예의 경우보다 작은 면적을 갖게 되고, 그로 인해 상기 패드영역(PD)에 위치하는 층간 절연막(미도시) 또는 패시베이션막(미도시)에 형성되는 제1, 2 라인홀 패턴(225, 235) 형태도 변경되게 된다.
여기서, 상기 제1, 2 라인홀 패턴(225, 235) 각각은 중앙영역은 직선부 (225a, 235a)와 절곡부(225b, 235b)로 구성되는데, 상기 직선부(225a, 225a)는 상기 제1, 2 라인홀패턴(225, 235)의 중앙영역에 해당되고, 상기 절곡부(225b, 235b)는 상기 제1, 2 라인홀 패턴(225, 235)의 양 측단 영역에 해당된다.
따라서, 본 발명은 필요에 의해 패드영역(PD)의 면적이 작아지는 것을 감안하여 제1 , 2 라인홀 패턴(225, 235)의 양측 단 영역에 절곡부(225b)를 형성해 줌으로써 플라스틱 유기전계 발광장치 제조시에 휘어짐 및 펴짐의 반복으로 인해 발생하는 충격 등에 의한 크랙의 경로를 우회시켜 장치 내부로 전이되지 않도록 함으로써 전계 발광 표시 장치에 대한 데미지를 최소화할 수 있다.
이와 같이, 본 발명에 따른 전계 발광 표시 장치 및 제조방법에 따르면, 표시 장치 제조시에 휘어짐 및 펴짐의 반복으로 인해 취약 영역인 인쇄회로기판(FPCB)이 연결되는 패드영역(PD)에 위치하는 다수의 무기막, 즉 게이트 절연막, 층간 절연막 또는 패시베이션막 표면에 라인홀 패턴을 형성하여 크랙의 경로를 우회시켜 장치 내부로 전이되지 않도록 함으로써 전계 발광 표시 장치에 대한 데미지를 최소화할 수 있다.
특히, 스크라이브 라인(SL; Scribe line)에 인접한 위크 포인트(weak point)에 라인홀패턴을 형성함으로써 크랙 발생시에 상기 위크 포인트에서의 선 파괴 및 크랙의 진로를 우회시킴으로써 임계 포인트(Critical point)인 패널 배선 크랙을 방지할 수 있다.
또 한편, 본 발명에 따른 전계 발광 표시 장치의 패드영역에 마련되는 라인홀패턴의 또 다른 실시 예에 대해 도 11을 참조하여 개략적으로 설명하면 다음과 같다.
도 11은 본 발명에 따른 전계 발광 표시 장치의 패드영역의 라인홀패턴의 또 다른 실시 예를 개략적으로 도시한 사시도이다.
본 발명의 또 다른 실시 예에 따른 크랙 방지홀 패턴(325)은 도 5에 도시된 본 발명의 제1 실시 예의 게이트절연막(113), 층간 절연막(121) 및 패시베이션막 (131) 중 적어도 어느 하나에 형성되는 경우와 동일한 경우를 예로 들어 설명한다. 여기서, 상기 크랙 방지홀 패턴(325)은 층간 절연막(미도시, 121)에 형성되는 경우를 예로 들어 설명하기로 한다.
도 11을 참조하면, 본 발명에 따른 전계 발광 표시 장치(300)는 기판 (미도시)에 표시영역(AA)와, 상기 표시영역(AA) 외곽으로 패드영역(PD)을 포함하는 비표시영역(NA)이 정의되어 있으며, 상기 비표시영역(NA)의 외측으로는 스크라이브 라인(SL; Scribe Line)이 형성되어 있으며, 상기 패드영역(PD)의 상면 및 하면 가장자리부에 제1 트리밍 라인(CL1; trimming Line)이 정의되어 있으며, 상기 패드영역(PD)의 반대편에 위치하는 비표시영역(NA)의 상면 및 하면 가장자리부에 제2 트리밍 라인(CL2; trimming Line)이 정의되어 있다.
이때, 플렉서블 전계 발광 표시 장치(300) 제조시에 패널의 패드영역(PD)의 상면 및 하면 가장자리부에 정의된 제1 트리밍 라인(CL1), 및 상기 패드영역 (PD)의 반대편에 위치하는 비표시영역(NA)의 상면 및 하면 가장자리부에 정의된 제2 트리밍 라인(CL2)에 챔퍼링 커팅(trimming cutting)이 이루어지게 된다.
도 11을 참조하면, 상기 패드영역(PD)의 상면 및 하면 가장자리부에는 상기 제1 트리밍 라인(CL1)을 둘러싸는 제1 홀 패턴(325a)이 형성되어 있다. 상기 제1 홀 패턴(325a)은 곡선 형태 또는 직선 형태로 형성할 수도 있다.
이때, 상기 제1 홀 패턴(325a)은 상기 트리밍 라인으로부터 크랙(Crack)이 패널(Panel) 내부로 침투되는 것을 방지하기 위해 우회 단차를 형성해 주게 된다.
따라서, 상기 제1 홀 패턴(325a)은 상기 제1 트리밍 라인(CL1)으로부터 크랙(Crack)이 패널(Panel) 내부로 침투되는 것을 방지하기 위한 우회 단차를 형성해 주기 때문에, 상기 패드영역(PD)의 상면 및 하면 가장자리부의 제1 트리밍 라인 (CL1)으로부터 크랙(Crack)이 표시영역(AA)으로 전달되는 것이 방지된다.
또한, 도 11을 참조하면, 상기 표시영역(AA)의 외곽에 위치하는 비표시영역 (NA)에는 상기 패드영역(PD)의 제1 홀 패턴(325a)으로부터 연장되어 상기 표시영역 (AA)을 둘러싸도록 제2 홀 패턴(325b)이 상기 제1 홀 패턴(325a)과 일체로 형성되어 크랙 방지홀 패턴(325)을 구성하고 있다. 이때, 상기 제2 홀 패턴(325b)은 직선 형태로 형성된다. 상기 제2 홀 패턴(325b)은 상기 비표시영역(NA)의 제2 트리밍 라인(CL2)으로부터 크랙(Crack)이 패널(Panel) 내부로 침투되는 것을 방지하기 위해 우회 단차를 형성해 준다.
따라서, 상기 제2 홀 패턴(325b)은 상기 비표시영역(NA)의 제2 트리밍 라인 (CL2)으로부터 크랙(Crack)이 패널(Panel) 내부로 침투되는 것을 방지하기 위해 우회 단차를 형성해 줌으로써, 상기 비표시영역의 트리밍 라인으로부터 크랙 (Crack)이 표시영역으로 전달되는 것이 방지된다.
이상에서와 같이, 본 발명에 따른 전계 발광 표시 장치 및 제조방법은 패드영역의 상면 및 하면 가장자리부에 형성된 상기 제1 트리밍 라인을 둘러싸는 제1 홀 패턴과, 이 제1 홀 패턴으로부터 연장되어 표시영역을 둘러싸도록 형성된 제2 홀 패턴을 일체로 형성하여 크랙 방지홀 패턴을 구성함으로써, 상기 패드영역의 상면 및 하면 가장자리부의 제1 트리밍 라인으로부터 크랙(Crack)이 표시영역으로 전달되는 것이 방지될 뿐만 아니라, 상기 비표시영역의 제2 트리밍 라인으로부터 크랙(Crack)이 표시영역으로 전달되는 것이 방지된다.
본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
101: 기판 103: 희생층
105: 폴리이미드층 107: 버퍼층
109: 활성층 113: 게이트 절연막
115a: 게이트 전극 121: 층간 절연막
125c: 제1 라인홀패턴 127a: 소스전극
127b: 드레인 전극 131: 패시베이션막
133: 평탄화막 135a: 드레인 콘택홀
135b: 제2 라인홀패턴 137: 제1 전극
139: 화소 정의막 141: 유기 발광층
143: 제2 전극 145: 하부 패시베이션막
147: 유기막 149: 상부 패시베이션막
151: 보호필름 153: 편광판
161: 백 플레이트(Back Plate)
105: 폴리이미드층 107: 버퍼층
109: 활성층 113: 게이트 절연막
115a: 게이트 전극 121: 층간 절연막
125c: 제1 라인홀패턴 127a: 소스전극
127b: 드레인 전극 131: 패시베이션막
133: 평탄화막 135a: 드레인 콘택홀
135b: 제2 라인홀패턴 137: 제1 전극
139: 화소 정의막 141: 유기 발광층
143: 제2 전극 145: 하부 패시베이션막
147: 유기막 149: 상부 패시베이션막
151: 보호필름 153: 편광판
161: 백 플레이트(Back Plate)
Claims (20)
- 다수의 화소영역을 포함하는 표시영역;
상기 표시영역 외측에 위치되고 상기 표시영역의 변들보다 더 짧은 단변들을 갖는 비표시영역; 및
상기 비표시영역의 적어도 하나의 무기 절연층에 구비되고, 상기 표시영역을 따라 배치되며, 상기 표시영역의 변들보다 더 짧은 상기 비표시영역의 단변들을 따라 연장되어 상기 비표시영역의 스크라이브 라인과 교차하여 만나는 크랙 방지 홀을 포함하는 전계 발광 표시장치. - 제 1 항에 있어서,
상기 크랙 방지 홀은 절곡부 및 직선부를 갖는 전계 발광 표시장치. - 제 2 항에 있어서,
상기 비표시영역은 상기 단변보다 큰 장변을 갖는 제1 영역과 상기 단변을 갖는 제2 영역을 구비하고,
상기 크랙 방지 홀의 상기 절곡부는 상기 제1 영역과 상기 제2 영역이 만나는 코너부에 위치하는 것을 특징으로 하는 전계 발광 표시장치. - 제 2 항에 있어서,
상기 크랙 방지 홀은 버퍼층상에 위치되는 전계 발광 표시장치. - 제 4 항에 있어서,
상기 크랙 방지 홀은 상기 버퍼층상에 위치되는 적어도 하나의 무기 절연층에 위치되는 전계 발광 표시장치. - 제 1 항에 있어서,
상기 비표시영역의 패드 영역에 연결되는 플렉서블 인쇄 회로 기판을 더 포함하는 전계 발광 표시장치. - 제 6 항에 있어서,
상기 플렉서블 인쇄 회로 기판은 상기 크랙 방지 홀에 중첩되는 전계 발광 표시장치. - 제 1 항에 있어서,
기판상에 형성되는 상기 표시영역 및 상기 비표시영역은 버퍼층, 게이트 절연막, 층간 절연막, 평탄화막, 및 하부 패시베이션막을 구비하고,
상기 크랙 방지 홀은 상기 비표시영역에서 상기 층간 절연막이 제거된 홀이고,
상기 하부 패시베이션막은 상기 크랙 방지 홀 상에 위치하는 전계 발광 표시장치. - 제 1 항에 있어서,
폴리이미드층과 다수의 박막트랜지스터들 사이에 위치하는 다수의 버퍼층을구비하고,
상기 크랙 방지 홀은 상기 다수의 버퍼층상에 위치하는 전계 발광 표시장치. - 제 1 항에 있어서,
상기 크랙 방지 홀은 적어도 하나의 라인 홀 패턴을 구비하고, 상기 라인 홀 패턴은 하나보다 많을 때 중첩되는 전계 발광 표시장치. - 제 1 항에 있어서,
상기 크랙 방지 홀은 적어도 하나의 라인 홀 패턴을 구비하고, 상기 라인 홀 패턴은 하나보다 많을 때 중첩되지 않는 전계 발광 표시장치. - 제 1 항에 있어서,
상기 크랙 방지 홀은 상기 비표시영역의 패드 영역에 위치하거나 상기 패드영역을 구비한 상기 비표시영역에 위치하는 전계 발광 표시장치. - 제 1 항에 있어서,
상기 크랙 방지 홀은 상기 비표시영역 내 패드영역의 주변부에 위치하는 트리밍 라인(Trimming line)을 감싸는 절곡부를 갖는 제1 홀 패턴과, 상기 제1 홀 패턴으로부터 연장되어 상기 비표시영역 내에 상기 표시영역을 감싸는 직선부를 갖는 제2 홀 패턴을 구비한 전계 발광 표시장치. - 제 1 항에 있어서,
상기 표시영역과 상기 비표시영역은,
기판;
상기 기판 상에 위치하는 버퍼층;
상기 버퍼층 상에 위치하는 다수의 박막트랜지스터;
상기 다수의 박막트랜지스터를 구비하는 게이트 절연막 및 층간 절연막;
상기 다수의 박막트랜지스터 상에 위치하는 패시베이션막;
상기 패시베이션막 상에 위치하는 평탄화막;
상기 평탄화막 상의 각 화소 영역에 위치하고 상기 패시베이션막과 상기 평탄화막을 통해 형성된 콘택홀을 통해 상기 다수의 박막트랜지스터 중 어느 하나와 연결되는 제1 전극;
상기 평탄화막 상에 각 화소 영역을 감싸도록 형성되고 상기 제1 전극의 소정 부분에 중첩되는 화소 정의막;
상기 제1 전극 상의 각 화소 영역에 형성되는 발광층; 및
상기 화소 정의막 및 상기 발광층 상에 형성되는 제2 전극을 구비한 전계 발광 표시장치. - 제 14 항에 있어서,
상기 표시영역과 상기 비표시영역은,
상기 제2 전극 상에 형성되는 하부 패시베이션막;
상기 표시영역의 상기 하부 패시베이션막 상에 형성되는 유기 절연막;
상기 유기 절연막을 포함한 상기 하부 패시베이션막 상에 형성되는 상부 패시베이션막;
상기 상부 패시베이션막이 형성된 상기 기판에 마주하도록 형성된 베리어층; 및
상기 베리어층에 접착된 편광판을 더 구비하는 전계 발광 표시장치. - 제 15 항에 있어서,
상기 하부 패시베이션막은 상기 유기 절연막의 외측에서 상기 상부 패시베이션막과 접촉하는 전계 발광 표시장치. - 제 14 항에 있어서,
상기 기판은 플라스틱 재질로 형성되는 전계 발광 표시장치. - 제 15 항에 있어서,
상기 크랙 방지 홀은 상기 게이트 절연막, 상기 층간 절연막 및 상기 패시베이션막 중 적어도 하나에 위치되는 전계 발광 표시장치. - 제 18 항에 있어서,
상기 크랙 방지 홀 하측의 어느 절연막은 상기 크랙 방지 홀 상측의 다른 어느 절연막과 접촉되고 상기 크랙 방지 홀에 채워지는 전계 발광 표시장치. - 제 15 항에 있어서,
상기 크랙 방지 홀 하측의 상기 버퍼층, 상기 게이트 절연막 및 상기 층간 절연막 중 어느 하나는, 상기 크랙 방지 홀을 통해, 상기 크랙 방지 홀 상측의 상기 패시베이션막 및 상기 하부 패시베이션막 중 어느 하나와 접촉되는 전계 발광 표시장치.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20130104342 | 2013-08-30 | ||
| KR1020130104342 | 2013-08-30 | ||
| KR1020210026445A KR20210025567A (ko) | 2013-08-30 | 2021-02-26 | 전계 발광 표시 장치 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210026445A Division KR20210025567A (ko) | 2013-08-30 | 2021-02-26 | 전계 발광 표시 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220151137A true KR20220151137A (ko) | 2022-11-14 |
| KR102652822B1 KR102652822B1 (ko) | 2024-04-02 |
Family
ID=53022583
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130149446A KR102223650B1 (ko) | 2013-08-30 | 2013-12-03 | 전계 발광 표시 장치 및 그 제조방법 |
| KR1020210026445A KR20210025567A (ko) | 2013-08-30 | 2021-02-26 | 전계 발광 표시 장치 |
| KR1020220139642A KR102652822B1 (ko) | 2013-08-30 | 2022-10-26 | 전계 발광 표시 장치 |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130149446A KR102223650B1 (ko) | 2013-08-30 | 2013-12-03 | 전계 발광 표시 장치 및 그 제조방법 |
| KR1020210026445A KR20210025567A (ko) | 2013-08-30 | 2021-02-26 | 전계 발광 표시 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (3) | KR102223650B1 (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102517446B1 (ko) * | 2015-12-02 | 2023-04-04 | 엘지디스플레이 주식회사 | 표시장치 및 그 제조방법 |
| KR102446889B1 (ko) | 2015-12-28 | 2022-09-26 | 삼성디스플레이 주식회사 | 플렉서블 기판 및 이를 포함하는 플렉서블 표시 장치 |
| CN107134496B (zh) * | 2016-02-29 | 2019-05-31 | 昆山工研院新型平板显示技术中心有限公司 | 薄膜晶体管及其制造方法、显示面板及显示装置 |
| KR102563284B1 (ko) | 2016-07-13 | 2023-08-03 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
| KR102550693B1 (ko) * | 2016-08-04 | 2023-07-04 | 삼성디스플레이 주식회사 | 플렉시블 디스플레이 장치 및 제조 방법 |
| KR102649632B1 (ko) | 2016-09-13 | 2024-03-21 | 삼성디스플레이 주식회사 | 표시장치 |
| KR102627283B1 (ko) * | 2016-09-30 | 2024-01-23 | 엘지디스플레이 주식회사 | 측변 구부림 구조를 갖는 유기발광 다이오드 표시 장치 |
| KR102413058B1 (ko) * | 2017-10-16 | 2022-06-27 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102421528B1 (ko) * | 2017-11-30 | 2022-07-14 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR20220039918A (ko) | 2020-09-21 | 2022-03-30 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조방법 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001237065A (ja) * | 2000-02-25 | 2001-08-31 | Toppan Printing Co Ltd | 高分子ｅｌ素子およびその製造方法 |
| KR20020084934A (ko) * | 2001-05-03 | 2002-11-16 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자의 제조 방법 |
| KR20050049999A (ko) * | 2003-11-24 | 2005-05-27 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 |
| JP2006054111A (ja) * | 2004-08-12 | 2006-02-23 | Sony Corp | 表示装置 |
| KR20070021535A (ko) * | 2005-08-18 | 2007-02-23 | 삼성에스디아이 주식회사 | 가요성 표시 장치 |
| JP2007179813A (ja) * | 2005-12-27 | 2007-07-12 | Casio Comput Co Ltd | 表示装置及びその製造方法 |
| KR100871551B1 (ko) * | 2007-11-06 | 2008-12-01 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100990616B1 (ko) * | 2008-06-26 | 2010-10-29 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
-
2013
- 2013-12-03 KR KR1020130149446A patent/KR102223650B1/ko active IP Right Grant
-
2021
- 2021-02-26 KR KR1020210026445A patent/KR20210025567A/ko not_active Application Discontinuation
-
2022
- 2022-10-26 KR KR1020220139642A patent/KR102652822B1/ko active IP Right Grant
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001237065A (ja) * | 2000-02-25 | 2001-08-31 | Toppan Printing Co Ltd | 高分子ｅｌ素子およびその製造方法 |
| KR20020084934A (ko) * | 2001-05-03 | 2002-11-16 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자의 제조 방법 |
| KR20050049999A (ko) * | 2003-11-24 | 2005-05-27 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 |
| JP2006054111A (ja) * | 2004-08-12 | 2006-02-23 | Sony Corp | 表示装置 |
| KR20070021535A (ko) * | 2005-08-18 | 2007-02-23 | 삼성에스디아이 주식회사 | 가요성 표시 장치 |
| KR100709221B1 (ko) * | 2005-08-18 | 2007-04-18 | 삼성에스디아이 주식회사 | 가요성 표시 장치 |
| JP2007179813A (ja) * | 2005-12-27 | 2007-07-12 | Casio Comput Co Ltd | 表示装置及びその製造方法 |
| KR100871551B1 (ko) * | 2007-11-06 | 2008-12-01 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102652822B1 (ko) | 2024-04-02 |
| KR20210025567A (ko) | 2021-03-09 |
| KR102223650B1 (ko) | 2021-03-05 |
| KR20150026709A (ko) | 2015-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11164928B2 (en) | Flexible organic electroluminescent device and method for fabricating the same | |
| KR102652822B1 (ko) | 전계 발광 표시 장치 | |
| KR102514414B1 (ko) | 유기 발광 표시 장치 | |
| KR101994227B1 (ko) | 유기전계 발광소자 및 그 제조방법 | |
| KR102050434B1 (ko) | 플렉서블 유기전계 발광소자 및 그 제조방법 | |
| KR101967600B1 (ko) | 플렉서블 유기전계발광소자 및 그 제조방법 | |
| KR101978783B1 (ko) | 플렉서블 유기전계발광소자 및 그 제조방법 | |
| KR102009802B1 (ko) | 플렉서블 유기발광 표시장치 및 이의 제조방법 | |
| KR102491875B1 (ko) | 디스플레이 장치 | |
| KR102139677B1 (ko) | 플렉서블 유기전계 발광장치 및 그 제조방법 | |
| KR101927334B1 (ko) | 유기전계발광소자 및 그 제조방법 | |
| KR20140064154A (ko) | 유기발광 표시패널 및 이의 제조방법 | |
| KR102016070B1 (ko) | 플렉서블 유기전계 발광소자 및 그의 제조방법 | |
| KR20140080229A (ko) | 유기발광 표시장치 및 이의 제조방법 | |
| KR20170080224A (ko) | 유기전계 발광소자 및 그 제조방법 | |
| KR102320187B1 (ko) | 유기발광표시장치 및 그 제조방법 | |
| KR101992903B1 (ko) | 플렉서블 유기전계 발광소자 및 그 제조방법 | |
| KR102141558B1 (ko) | 플렉서블 유기전계발광소자 및 그 제조방법 | |
| KR102034050B1 (ko) | 플렉서블 유기발광 표시장치 | |
| KR102467218B1 (ko) | 표시장치 및 그 제조방법 | |
| KR102683138B1 (ko) | 표시 장치 | |
| KR102678860B1 (ko) | 유기 발광 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |