KR20220150470A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220150470A
KR20220150470A KR1020210057084A KR20210057084A KR20220150470A KR 20220150470 A KR20220150470 A KR 20220150470A KR 1020210057084 A KR1020210057084 A KR 1020210057084A KR 20210057084 A KR20210057084 A KR 20210057084A KR 20220150470 A KR20220150470 A KR 20220150470A
Authority
KR
South Korea
Prior art keywords
pixel
display device
layer
pixel electrode
disposed
Prior art date
Application number
KR1020210057084A
Other languages
English (en)
Inventor
이소영
성승우
윤일구
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210057084A priority Critical patent/KR20220150470A/ko
Priority to US17/693,589 priority patent/US20220352270A1/en
Priority to CN202210405100.7A priority patent/CN115295580A/zh
Publication of KR20220150470A publication Critical patent/KR20220150470A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H01L27/3218—
    • H01L27/3246—
    • H01L27/326—
    • H01L51/5036—
    • H01L51/5253—
    • H01L51/5281—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 제1 트랜지스터, 트랜지스터 상에 배치되는 절연층, 절연층 상에서 제1 트랜지스터와 연결되고, 절연층을 노출시키는 제1 개구를 갖는 제1 화소 전극, 상기 제1 화소 전극 상에 배치되고, 상기 제1 화소 전극을 노출시키는 복수의 제2 개구들을 갖는 화소 정의막 및 상기 화소 정의막 상에서 상기 복수의 제2 개구들을 채우며 배치되는 제1 발광층을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 복수의 화소들을 포함하는 표시 장치에 관한 것이다.
평판 표시 장치는 경량 및 박형 등의 특성으로 인하여, 음극선관 표시 장치를 대체하는 표시 장치로서 사용되고 있다. 이러한 평판 표시 장치의 대표적인 예로서 액정 표시 장치와 유기 발광 표시 장치가 있다.
일반적으로 표시 장치는 광시야각이 구현되도록 제조되나, 공공의 장소에서 사용자 외 다른 사람이 화면을 볼 수 없도록 일시적으로 표시 장치가 협시야각으로 구현되는 것이 필요할 수 있다.
본 발명의 일 목적은 복수의 화소들을 포함하는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 장치는 제1 트랜지스터, 상기 트랜지스터 상에 배치되는 절연층, 상기 절연층 상에서 상기 제1 트랜지스터와 연결되고, 상기 절연층을 노출시키는 제1 개구를 갖는 제1 화소 전극, 상기 제1 화소 전극 상에 배치되고, 상기 제1 화소 전극을 노출시키는 복수의 제2 개구들을 갖는 화소 정의막 및 상기 화소 정의막 상에서 상기 복수의 제2 개구들을 채우며 배치되는 제1 발광층을 포함할 수 있다.
일 실시예에 있어서, 상기 화소 정의막은 상기 제1 개구를 채우며 배치될 수 있다.
일 실시예에 있어서, 제2 트랜지스터, 상기 제2 트랜지스터 상에 배치되는 상기 절연층 상에서 상기 제2 트랜지스터와 연결되고, 상기 절연층을 노출시키지 않는 제2 화소 전극 및 상기 제2 화소 전극 상에 배치되는 제2 발광층을 더 포함할 수 있다.
일 실시예에 있어서, 상기 화소 정의막은 상기 제2 화소 전극 상에 배치되고, 상기 제2 화소 전극을 노출시키는 제3 개구를 가지며, 상기 제2 발광층은 상기 제3 개구에 배치될 수 있다.
일 실시예에 있어서, 상기 제1 발광층 및 상기 제2 발광층은 동일한 색의 광을 방출하고, 상기 제1 발광층이 상기 제1 화소 전극과 접촉하는 면적은 상기 제2 발광층이 상기 제2 화소 전극과 접촉하는 면적과 동일할 수 있다.
일 실시예에 있어서, 상기 제1 발광층 및 상기 제2 발광층 상에 배치되는 공통 전극 및 상기 공통 전극 상에 배치되는 봉지층을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1 화소 전극과 상기 제1 발광층이 접촉하는 영역들은 발광 영역들을 형성하고, 평면도 상에서 상기 발광 영역들을 노출시키며 배치되는 차광 패턴을 더 포함할 수 있다.
일 실시예에 있어서, 상기 차광 패턴은 상기 제1 개구와 중첩하도록 배치될 수 있다.
일 실시예에 있어서, 상기 발광 영역들은 동일한 색의 광을 방출할 수 있다.
일 실시예에 있어서, 제2 트랜지스터, 상기 제2 트랜지스터 상에 배치되는 상기 절연층 상에서 상기 제2 트랜지스터와 연결되고, 상기 절연층을 노출시키는 제3 개구를 갖는 제2 화소 전극 및 상기 제2 화소 전극 상에 배치되는 제2 발광층을 더 포함할 수 있다.
일 실시예에 있어서, 상기 화소 정의막은 상기 제2 화소 전극 상에 배치되고, 상기 제2 화소 전극을 노출시키는 복수의 제4 개구들을 가지며, 상기 제2 발광층은 상기 제4 개구들을 채우며 배치될 수 있다.
일 실시예에 있어서, 상기 화소 정의막은 상기 제3 개구를 채우며 배치될 수 있다.
일 실시예에 있어서, 상기 제1 발광층 및 상기 제2 발광층은 서로 동일한 색의 광을 방출할 수 있다.
일 실시예에 있어서, 상기 제1 발광층 및 상기 제2 발광층은 서로 다른 색의 광을 방출할 수 있다.
일 실시예에 있어서, 상기 제1 화소 전극은 상기 제1 트랜지스터로부터 상기 제1 발광층을 구동하기 위한 신호를 전달 받을 수 있다.
일 실시예에 있어서, 상기 제1 개구는 다각형 또는 원형일 수 있다.
일 실시예에 있어서, 상기 제1 개구는 십자형일 수 있다.
일 실시예에 있어서, 상기 제1 개구는 일 방향으로 연장되는 형상일 수 있다.
일 실시예에 있어서, 상기 제1 개구는 복수 개일 수 있다.
본 발명의 실시예들에 따른 표시 장치는 제1 트랜지스터, 상기 트랜지스터 상에 배치되는 절연층, 상기 절연층 상에서 상기 제1 트랜지스터와 연결되고, 상기 절연층을 노출시키는 제1 개구를 갖는 제1 화소 전극, 상기 제1 화소 전극 상에 배치되고, 상기 제1 화소 전극을 노출시키는 복수의 제2 개구들을 갖는 화소 정의막 및 상기 화소 정의막 상에서 상기 복수의 제2 개구들을 채우며 배치되는 제1 발광층을 포함할 수 있다.
상기 절연층 및 상기 화소 정의막을 형성하는 과정(예를 들어, 베이킹 공정)에서 방출하는 가스가 상기 제1 개구를 통해 효과적으로 방출될 수 있다. 이에 따라, 상기 가스에 의한 압력으로 발생하는 불량이 줄어들 수 있다.
다만, 본 발명의 효과가 전술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치의 표시 패널에 배치되는 화소들의 일 실시예를 나타내는 평면도이다.
도 3 내지 도 5는 도 1의 표시 장치의 표시 패널에 배치되는 화소들의 다른 실시예들을 나타내는 평면도이다.
도 6은 도 2의 I-I' 라인을 따라 절취한 일 실시예를 나타내는 단면도이다.
도 7은 도 2의 I-I' 라인을 따라 절취한 일 실시예를 나타내는 단면도이다.
도 8은 도 2의 I-I' 라인을 따라 절취한 일 실시예를 나타내는 단면도이다.
도 9는 도 2의 II-II' 라인을 따라 절취한 일 실시예를 나타내는 단면도이다.
도 10은 도 3의 III-III' 라인을 따라 절취한 일 실시예를 나타내는 단면도이다.
도 11은 본 발명의 일 실시예에 따른 전자 기기를 나타내는 블록도이다.
도 12는 도 11의 전자 기기가 텔레비전으로 구현되는 일 실시예를 나타내는 도면이다.
도 13은 도 11의 전자 기기가 스마트폰으로 구현되는 일 실시예를 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들에 따른 게이트 구동부 및 표시 장치를 보다 상세하게 설명한다. 첨부된 도면들 상의 동일한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치는 복수의 화소들(P)을 포함하는 표시 패널(DP), 데이터 구동부(DDV), 게이트 구동부(GDV) 및 타이밍 제어부(CON)를 포함할 수 있다.
표시 장치는 표시 패널(DP)을 통해 영상을 표시할 수 있다. 이를 위해, 표시 패널(DP)은 복수의 화소들(P)을 포함할 수 있다. 화소들(P) 각각은 발광 소자 및 발광 소자를 구동하기 위한 소자들(예를 들어, 트랜지스터, 커패시터 등)을 포함할 수 있다. 화소들(P) 각각은 복수의 서브 화소들을 포함할 수 있다. 화소들(P)은 표시 패널(DP)에 전체적으로 배치될 수 있다. 예를 들어, 화소들(P)은 표시 패널(DP)에 매트릭스 형태로 배치될 수 있다.
화소들(P)은 복수의 서브 화소들을 포함할 수 있다. 예를 들어, 하나의 화소(P)는 하나의 적색 서브 화소, 하나의 청색 서브 화소, 및 하나의 녹색 서브 화소를 포함할 수 있다. 또는, 하나의 화소(P)는 하나의 적색 서브 화소, 하나의 청색 서브 화소, 및 두 개의 녹색 서브 화소를 포함할 수 있다. 상기 복수의 서브 화소들은 매트릭스 형태, 펜타일 형태, S-스트라이프 형태 등으로 배치될 수 있다.
실시예들에 있어서, 표시 패널(DP)은 단일한 패널로 구성될 수 있다. 또는, 실시예들에 있어서, 표시 패널(DP)은 복수의 패널들이 연결되어 구성될 수 있다.
타이밍 제어부(CON)는 외부로부터 제공되는 제어 신호(CTRL) 및 입력 영상 데이터(IDAT)에 기초하여 게이트 제어 신호(GCTRL), 데이터 제어 신호(DCTRL) 및 출력 영상 데이터(ODAT)를 생성할 수 있다. 예를 들어, 제어 신호(CTRL)는 수직 동기 신호, 수평 동기 신호, 입력 데이터 인에이블 신호, 마스터 클록 신호 등을 포함할 수 있다. 예를 들어, 입력 영상 데이터(IDAT)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함하는 RGB 데이터일 수 있다. 또는, 입력 영상 데이터(IDAT)는 마젠타색 영상 데이터, 시안색 영상 데이터, 황색 영상 데이터를 포함할 수도 있다.
게이트 구동부(GDV)는 타이밍 제어부(CON)로부터 제공되는 게이트 제어 신호(GCTRL)에 기초하여 게이트 신호들을 생성할 수 있다. 예를 들어, 게이트 제어 신호(GCTRL)는 수직 개시 신호, 클록 신호 등을 포함할 수 있다. 게이트 구동부(GDV)는 표시 패널(DP)과 전기적으로 연결되며, 게이트 신호들을 순차적으로 출력할 수 있다. 화소들(P) 각각은 상기 게이트 신호들 각각의 제어에 따라 데이터 전압을 제공받을 수 있다.
데이터 구동부(DDV)는 타이밍 제어부(CON)로부터 제공되는 데이터 제어 신호(DCTRL) 및 출력 영상 데이터(ODAT)에 기초하여 데이터 전압을 생성할 수 있다. 예를 들어, 데이터 제어 신호(DCTRL)는 출력 데이터 인에이블 신호, 수평 개시 신호, 로드 신호 등을 포함할 수 있다. 데이터 구동부(DDV)는 표시 패널(DP)과 전기적으로 연결되며, 복수의 데이터 전압들을 생성할 수 있다. 화소들(P) 각각은 상기 데이터 전압들 각각에 상응하는 휘도에 대한 신호를 수신하여 영상을 표시할 수 있다.
도 2는 도 1의 표시 장치의 표시 패널에 배치되는 화소들의 일 실시예를 나타내는 평면도이다.
도 1 및 도 2를 참조하면, 화소(P)는 노말 화소(NP) 및 프라이빗 화소(PP)를 포함할 수 있다. 노말 화소(NP)는 제1 적색 서브 화소(SPR1), 제1 청색 서브 화소(SPB1), 제1-a 녹색 서브 화소(SPG1a) 및 제1-b 녹색 서브 화소(SPG1b)를 포함할 수 있다. 프라이빗 화소(PP)는 제2 적색 서브 화소(SPR2), 제2 청색 서브 화소(SPB2), 제2-a 녹색 서브 화소(SPG2a) 및 제2-b 녹색 서브 화소(SPG2b)를 포함할 수 있다.
노말 화소(NP)와 프라이빗 화소(PP)는 서로 인접하게 배치될 수 있고, 노말 화소(NP)와 프라이빗 화소(PP)는 서로 교대로 배치될 수 있다. 즉, 노말 화소들(NP)은 프라이빗 화소(PP)에 의해 서로 이격되어 배치될 수 있고, 프라이빗 화소들(PP)은 노말 화소(NP)에 의해 서로 이격되어 배치될 수 있다.
일 실시예에 있어서, 제1 청색 서브 화소(SPB1)는 제1 화소 전극(PE1)을 포함할 수 있다. 제1 화소 전극(PE1) 중 일부가 광을 방출하는 발광 영역일 수 있다. 예를 들어, 제1 청색 서브 화소(SPB1)는 제1 청색 발광 영역(BEA1)에서 광을 방출할 수 있다. 제1 청색 발광 영역(BEA1)은 제1 화소 전극(PE1)과 발광층이 접촉하는 영역을 의미할 수 있다.
제1-a 녹색 서브 화소(SPG1a)는 제2 화소 전극(PE2)을 포함할 수 있다. 제2 화소 전극(PE2) 중 일부가 광을 방출하는 발광 영역일 수 있다. 예를 들어, 제1-a 녹색 서브 화소(SPG1a)는 제1-a 녹색 발광 영역(GEA1a)에서 광을 방출할 수 있다. 제1-a 녹색 발광 영역(GEA1a)은 제2 화소 전극(PE2)과 발광층이 접촉하는 영역을 의미할 수 있다.
제1-b 녹색 서브 화소(SPG1b)는 제3 화소 전극(PE3)을 포함할 수 있다. 제3 화소 전극(PE3) 중 일부가 광을 방출하는 발광 영역일 수 있다. 예를 들어, 제1-b 녹색 서브 화소(SPG1b)는 제1-b 녹색 발광 영역(GEA1b)에서 광을 방출할 수 있다. 제1-b 녹색 발광 영역(GEA1b)은 제3 화소 전극(PE3)과 발광층이 접촉하는 영역을 의미할 수 있다.
제1 적색 서브 화소(SPR1)는 제4 화소 전극(PE4)을 포함할 수 있다. 제4 화소 전극(PE4) 중 일부가 광을 방출하는 발광 영역일 수 있다. 예를 들어, 제1 적색 서브 화소(SPR1)는 제1 적색 발광 영역(REA1)에서 광을 방출할 수 있다. 제1 적색 발광 영역(REA1)은 제4 화소 전극(PE4)과 발광층이 접촉하는 영역을 의미할 수 있다.
제2 청색 서브 화소(SPB2)는 제5 화소 전극(PE5)을 포함할 수 있다. 제5 화소 전극(PE5) 중 일부가 광을 방출하는 발광 영역일 수 있다. 이 때, 상기 발광 영역은 적어도 하나 이상일 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 제2 청색 서브 화소(SPB2)는 네 개의 제2 청색 발광 영역(BEA2)에서 광을 방출할 수 있다. 제2 청색 발광 영역(BEA2)은 제5 화소 전극(PE5)과 발광층이 접촉하는 영역을 의미할 수 있다.
제2-a 녹색 서브 화소(SPG2a)는 제6 화소 전극(PE6)을 포함할 수 있다. 제6 화소 전극(PE6) 중 일부가 광을 방출하는 발광 영역일 수 있다. 이 때, 상기 발광 영역은 적어도 하나 이상일 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 제2-a 녹색 서브 화소(SPG2a)는 네 개의 제2-a 녹색 발광 영역(GEA2a)에서 광을 방출할 수 있다. 제2-a 녹색 발광 영역(GEA2a)은 제6 화소 전극(PE6)과 발광층이 접촉하는 영역을 의미할 수 있다.
제2-b 녹색 서브 화소(SPG2b)는 제7 화소 전극(PE7)을 포함할 수 있다. 제7 화소 전극(PE7) 중 일부가 광을 방출하는 발광 영역일 수 있다. 이 때, 상기 발광 영역은 적어도 하나 이상일 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 제2-b 녹색 서브 화소(SPG2b)는 네 개의 제2-b 녹색 발광 영역(GEA2b)에서 광을 방출할 수 있다. 제2-b 녹색 발광 영역(GEA2b)은 제7 화소 전극(PE7)과 발광층이 접촉하는 영역을 의미할 수 있다.
제2 적색 서브 화소(SPR2)는 제8 화소 전극(PE8)을 포함할 수 있다. 제8 화소 전극(PE8) 중 일부가 광을 방출하는 발광 영역일 수 있다. 이 때, 상기 발광 영역은 적어도 하나 이상일 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 제2 적색 서브 화소(SPR2)는 네 개의 제2 적색 발광 영역(REA2)에서 광을 방출할 수 있다. 제2 적색 발광 영역(REA2)은 제8 화소 전극(PE8)과 발광층이 접촉하는 영역을 의미할 수 있다.
일 실시예에 있어서, 프라이빗 화소(PP)에서는 발광 영역들(BEA2, GEA2a, GEA2b, REA2)이 서로 분리될 수 있다. 다만, 표시 장치의 휘도를 유지하기 위해, 프라이빗 화소(PP)의 발광 영역들(BEA2, GEA2a, GEA2b, REA2)의 면적의 합은 노말 화소(NP)의 발광 영역들(BEA1, GEA1a, GEA1b, REA1)의 면적과 실질적으로 동일할 수 있다. 예를 들어, 동일한 색의 광을 방출하는 발광 영역들의 면적이 서로 동일할 수 있다.
이 때, 프라이빗 화소(PP)의 화소 전극들(PE5, PE6, PE7, PE8)의 면적이 노말 화소(PP)의 화소 전극들(PE1, PE2, PE3, PE4)의 면적보다 넓어야 프라이빗 화소(PP)의 발광 영역들(BEA2, GEA2a, GEA2b, REA2)의 면적의 합이 노말 화소(NP)의 발광 영역들(BEA1, GEA1a, GEA1b, REA1)의 면적과 실질적으로 동일하게 유지하면서 광을 방출할 수 있다.
다만, 프라이빗 화소(PP)의 화소 전극들(PE5, PE6, PE7, PE8)의 면적이 커짐에 따라, 비아 절연층 및 화소 정의막을 형성하는 과정에서 발생하는 가스가 용이하게 방출되지 못할 수 있다. 이 경우 방출되지 못한 가스에 의해 발광층이 정상적으로 광을 방출하지 못할 수 있다. 이를 방지하기 위해, 프라이빗 화소(PP)의 화소 전극들(PE5, PE6, PE7, PE8)에는 제1 개구(H1)가 형성될 수 있다. 이에 따라, 비아 절연층 및 화소 정의막을 형성하는 과정에서 발생하는 가스가 제1 개구(H1)를 통해 빠져나갈 수 있다.
제1 개구(H1)는 각각 프라이빗 화소(PP)의 화소 전극들(PE5, PE6, PE7, PE8)의 중앙부에 형성될 수 있다. 제1 개구(H1)는 프라이빗 화소(PP)의 화소 전극들(PE5, PE6, PE7, PE8) 각각을 분리시키지 않는 범위 내에서 형성될 수 있다. 이에 따라, 프라이빗 화소(PP)의 화소 전극들(PE5, PE6, PE7, PE8) 각각에는 동시에 동일한 신호가 전달될 수 있다. 예를 들어, 제8 화소 전극(PE8)에 전달된 신호에 의해 네 개의 제2 적색 발광 영역(REA2)에서 동일한 광을 동시에 방출할 수 있다.
도 3 내지 도 5는 도 1의 표시 장치의 표시 패널에 배치되는 화소들의 다른 실시예들을 나타내는 평면도이다. 도 3 내지 도 5는 프라이빗 화소의 화소 전극들에 형성되는 개구들의 형상을 제외하면 도 2와 실질적으로 동일할 수 있다. 이에 따라, 중복되는 구성에 대한 설명은 생략하기로 한다.
도 3을 참조하면, 프라이빗 화소(PP)의 화소 전극들(PE5, PE6, PE7, PE8)에는 제2 개구(H2)가 형성될 수 있다. 제2 개구(H2)는 십자 형상으로 형성될 수 있다. 이를 통해, 비아 절연층 및 화소 정의막을 형성하는 과정에서 발생하는 가스가 제2 개구(H2)를 통해 방출될 수 있다.
도 4를 참조하면, 프라이빗 화소(PP)의 화소 전극들(PE5, PE6, PE7, PE8)에는 제3 개구(H3)가 형성될 수 있다. 제3 개구(H3)는 일 방향으로 연장되도록 형성될 수 있다. 이를 통해, 비아 절연층 및 화소 정의막을 형성하는 과정에서 발생하는 가스가 제3 개구(H3)를 통해 방출될 수 있다.
도 5를 참조하면, 프라이빗 화소(PP)의 화소 전극들(PE5, PE6, PE7, PE8)에는 제4 개구(H4)가 형성될 수 있다. 제4 개구(H4)는 적어도 하나 이상이 형성될 수 있다. 예를 들어, 도 5에 도시된 바와 같이, 제4 개구(H4)는 서로 이격되어 네 개가 형성될 수 있다. 이를 통해, 비아 절연층 및 화소 정의막을 형성하는 과정에서 발생하는 가스가 제4 개구(H4)를 통해 방출될 수 있다.
도 6은 도 2의 I-I' 라인을 따라 절취한 일 실시예를 나타내는 단면도이다.
도 2 및 도 6을 참조하면, 표시 장치는 기판(SUB), 버퍼층(BUF), 게이트 절연층(GI), 절연층, 제8 화소 전극(PE8) 및 제1 트랜지스터(TFT1)를 포함할 수 있다. 제1 트랜지스터(TFT1)는 제1 액티브층(ACT1), 제1 게이트 전극(GE1), 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 포함할 수 있다.
기판(SUB)은 글라스 또는 플라스틱을 포함할 수 있다. 예를 들어, 기판(SUB)은 글라스를 포함할 수 있고, 이에 따라 기판(SUB)은 리지드한 특성을 가질 수 있다. 또는, 기판(SUB)은 플라스틱을 포함할 수 있고, 이에 따라 기판(SUB)은 플렉서블한 특성을 가질 수도 있다. 기판(SUB)은 이 외에도 다양한 물질을 포함할 수 있다.
버퍼층(BUF)은 기판(SUB) 상에 배치될 수 있다. 버퍼층(BUF)은 기판(SUB)을 통해 침투하는 이물이 제1 트랜지스터(TFT1)로 전달되는 것을 방지할 수 있다. 또한, 버퍼층(BUF)은 기판(SUB)의 평탄도를 향상시키는 역할을 수행할 수 있고, 이에 따라 버퍼층(BUF)은 제1 트랜지스터(TFT1)가 배치되는 균일한 평면을 형성할 수 있다. 버퍼층(BUF)은 무기 절연 물질을 포함할 수 있다.
제1 액티브층(ACT1)은 버퍼층(BUF) 상에 배치될 수 있다. 제1 액티브층(ACT1)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질을 포함할 수 있다.
게이트 절연층(GI)은 제1 액티브층(ACT1)을 덮으며 버퍼층(BUF) 상에 배치될 수 있다. 게이트 절연층(GI)은 제1 액티브층(ACT1)과 제1 게이트 전극(GE1)을 절연하는 역할을 수행할 수 있다. 게이트 절연층(GI)은 무기 절연 물질을 포함할 수 있다.
제1 게이트 전극(GE1)은 게이트 절연층(GI) 상에 배치될 수 있다. 제1 게이트 전극(GE1)은 제1 액티브층(ACT1)과 중첩하도록 배치될 수 있다. 제1 게이트 전극(GE1)은 도전성 물질을 포함할 수 있고, 게이트 신호가 인가될 수 있다. 제1 게이트 전극(GE1)에 게이트 신호가 인가될 경우, 제1 액티브층(ACT1)이 활성화될 수 있다. 이 때, 제1 소스 전극(SE1)을 통해 전달되는 신호가 제1 액티브층(ACT1)을 통해 제1 드레인 전극(DE1)으로 흐를 수 있다.
층간 절연층(ILD)은 제1 게이트 전극(GE1)을 덮으며 게이트 절연층(GI) 상에 배치될 수 있다. 층간 절연층(ILD)은 제1 게이트 전극(GE1)과 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 서로 절연하는 역할을 수행할 수 있다. 층간 절연층(ILD)은 무기 절연 물질을 포함할 수 있다.
제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)은 층간 절연층(ILD) 상에 배치될 수 있다. 제1 소스 전극(SE1)은 콘택홀을 통해 제1 액티브층(ACT1)과 접촉할 수 있고, 제1 드레인 전극(DE1)도 콘택홀을 통해 제1 액티브층(ACT1)과 접촉할 수 있다. 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)은 도전성 물질을 포함할 수 있다.
실시예들에 있어서, 상기 절연층은 비아 절연층(VIA)일 수 있다. 비아 절연층(VIA)은 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 덮으며 층간 절연층(ILD) 상에 배치될 수 있다. 비아 절연층(VIA)은 유기 절연 물질을 포함할 수 있다. 비아 절연층(VIA)은 발광 소자가 배치되기 위해 평탄한 상면을 가질 수 있도록 평탄화 공정을 거칠 수 있다. 또한, 비아 절연층(VIA)은 제8 화소 전극(PE8)과 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 절연하는 역할을 수행할 수 있다.
제8 화소 전극(PE8)은 비아 절연층(VIA) 상에 배치될 수 있다. 제8 화소 전극(PE8)은 도전성 물질을 포함할 수 있다. 제8 화소 전극(PE8)은 콘택홀을 통해 제1 드레인 전극(DE1)과 연결될 수 있다. 도 6에서는 제8 화소 전극(PE8)이 서로 단절된 것처럼 도시되었지만, 도 2를 참조하면, 제8 화소 전극(PE8)은 서로 연결되어 있을 수 있다. 이에 따라, 제1 트랜지스터(TFT1)를 통해 전달된 신호가 제8 화소 전극(PE8)에 전체적으로 전달될 수 있다. 제8 화소 전극(PE8)의 중앙부에는 제1 개구(H1)가 형성될 수 있다.
실시예들에 있어서, 비아 절연층(VIA)을 형성하는 과정에서 비아 절연층(VIA)에 포함된 가스 및/또는 수분을 제거하기 위해 베이킹 공정이 진행될 수 있다. 이 때, 제8 화소 전극(PE8)이 제1 개구(H1) 없이 비아 절연층(VIA)의 상면을 덮고 있을 경우, 상기 베이킹 공정에서 방출되는 가스가 용이하게 방출되지 못할 수 있다.
프라이빗 화소(PP)에 포함되는 제8 화소 전극(PE8)은 노말 화소(NP)에 포함되는 화소 전극들에 비해 면적이 커서, 비아 절연층(VIA)의 상면을 넓은 면적에서 덮을 수 있다. 이에 따라, 제8 화소 전극(PE8)에 의해 상기 베이킹 공정에서 방출되는 가스가 용이하게 방출되지 못할 수 있다.
이로 인해, 제8 화소 전극(PE8)의 평탄도가 유지되지 못할 수 있다. 즉, 방출되는 가스에 의한 압력으로 제8 화소 전극(PE8)이 상부로 돌출될 수 있다. 이에 따라, 제8 화소 전극(PE8) 상에 형성되는 발광층이 정상적으로 발광하지 못할 수도 있다.
다만, 일 실시예에 따른 표시 장치는 제8 화소 전극(PE8)에 제1 개구(H1)가 형성됨에 따라, 제1 개구(H1)를 통해 가스가 용이하게 방출될 수 있다. 이에 따라, 제8 화소 전극(PE8) 상에 배치되는 발광층이 평탄하게 형성되어 정상적으로 발광할 수 있다.
도 7은 도 2의 I-I' 라인을 따라 절취한 일 실시예를 나타내는 단면도이다. 도 7은 도 6에서 화소 정의막이 추가로 형성된 것을 제외하면, 도 6과 실질적으로 동일할 수 있다. 이에 중복되는 구성에 대한 설명은 생략하기로 한다.
도 2 및 도 7을 참조하면, 상기 표시 장치는 화소 정의막(PDL)을 더 포함할 수 있다. 화소 정의막(PDL)은 비아 절연층(VIA) 상에서 제8 화소 전극(PE8)의 일부를 덮으며 배치될 수 있다. 화소 정의막(PDL)은 제8 화소 전극(PE8)을 노출시키는 적어도 하나 이상의 개구(OP)를 포함할 수 있다.
화소 정의막(PDL)은 제8 화소 전극(PE8)과 다른 화소 전극을 구분하는 역할을 수행할 수 있다. 예를 들어, 제8 화소 전극(PE8)은 인접하는 제5 화소 전극(PE5), 제6 화소 전극(PE6) 및 제7 화소 전극(PE7)과 화소 정의막(PDL)에 의해 구분될 수 있다. 제5 화소 전극(PE5), 제6 화소 전극(PE6) 및 제7 화소 전극(PE7)도 각각 화소 정의막(PDL)에 의해 서로 구분될 수 있다.
또한, 화소 정의막(PDL)은 제8 화소 전극(PE8) 상에서 복수의 제2 적색 발광 영역들(REA2)을 구분할 수 있다. 이 때, 화소 정의막(PDL)은 제1 개구(H1)를 채우며 배치될 수 있다.
화소 정의막(PDL)은 유기 절연 물질을 포함할 수 있다. 실시예들에 있어서, 화소 정의막(PDL)은 비아 절연층(VIA)과 동일한 물질로 형성될 수 있다. 이에 따라, 화소 정의막(PDL)도 가스 및/또는 수분을 포함할 수 있다. 화소 정의막(PDL)에 포함된 가스 및/또는 수분을 제거하기 위해 상기 베이킹 공정이 진행될 수 있다.
상기 베이킹 공정은 비아 절연층(VIA)이 형성된 후 진행되고, 화소 정의막(PDL)이 형성된 후 다시 한 번 진행될 수 있다. 또는, 상기 베이킹 공정은 비아 절연층(VIA) 및 화소 정의막(PDL)이 모두 형성된 후에 진행될 수도 있다.
화소 정의막(PDL)에 상기 베이킹 공정이 진행될 때, 비아 절연층(VIA)에 포함된 가스 및/또는 수분은 화소 정의막(PDL)을 통해 외부로 방출될 수 있다. 따라서, 제1 개구(H1)에 배치되는 화소 정의막(PDL)을 통해서도 비아 절연층(VIA1)에 포함된 가스 및/또는 수분이 빠져나갈 수 있다.
노말 화소(NP)의 화소 전극들보다 큰 면적을 갖는 프라이빗 화소(PP)의 제8 화소 전극(PE8)에 제1 개구(H1)가 형성되어 있지 않다면, 방출되는 가스 및/또는 수분에 의해 압력에 의해 제8 화소 전극(PE8)이 평탄하게 배치되지 못하고 상부로 돌출될 수 있다.
전술한 바에서는 제8 화소 전극(PP)을 예시로 들어 설명하였지만, 제1 개구(H1)는 프라이빗 화소(PP)의 화소 전극들(PE5, PE6, PE7)에도 형성될 수 있다.
도 8은 도 2의 I-I' 라인을 따라 절취한 일 실시예를 나타내는 단면도이다. 도 8은 도 7에서 일부 구성이 추가된 것을 제외하면 실질적으로 동일할 수 있다. 이에 따라, 중복되는 구성에 대한 설명은 생략하기로 한다.
도 2 및 도 8을 참조하면, 상기 표시 장치는 발광층(EL), 공통 전극(CE), 봉지층(EN), 터치 감지층(TL), 집광층(MLP) 및 차광 패턴(LSP)을 더 포함할 수 있다.
봉지층(EN)은 공통 전극(CE) 상에 배치될 수 있다. 봉지층(EN)은 공통 전극(CE)을 커버하며, 외부의 불순물로부터 봉지층(EN)의 하부에 배치되는 구성들을 보호할 수 있다.
실시예들에 있어서, 봉지층(EN)은 적어도 하나의 무기 봉지층 및 적어도 하나의 유기 봉지층을 포함할 수 있다. 예를 들면, 봉지층(EN)은 제1 무기 봉지층, 상기 제1 무기 봉지층 상에 배치되는 유기 봉지층, 및 상기 유기 봉지층 상에 배치되는 제2 무기 봉지층을 포함할 수 있다.
실시예들에 있어서, 봉지층(EN)은 글래스를 포함할 수 있다. 예를 들어, 유리 재질의 프릿으로 만들어진 봉지층(EN)이 공통 전극(CE)의 상부에 배치될 수 있다. 이 때, 봉지층(EN)과 공통 전극(CE) 사이에는 빈 공간이 형성될 수 있다.
일 실시예에 있어서, 봉지층(EN) 상에는 터치 감지층(TL)이 배치될 수 있다. 터치 감지층(TL)은 사용자의 접촉 또는 비접촉 터치를 감지할 수 있다. 예를 들면, 터치 감지층(TL)은 정전 용량 방식으로 사용자의 터치를 감지할 수 있다. 구체적인 예로, 터치 감지층(TL)은 자기 정전 용량(self-capacitance) 방식 또는 상호 정전 용량(mutual capacitance) 방식으로 사용자의 터치를 감지할 수 있다. 다른 실시예에 있어서, 터치 감지층(TL)은 생략될 수도 있다.
일 실시예에 있어서, 터치 감지층(TC) 상에는 집광층(MLP)이 배치될 수 있다. 예를 들면, 집광층(MLP)은 복수의 마이크로 렌즈들을 포함할 수 있다. 이에 따라, 발광층(EL)에서 방출되는 광의 광 경로가 일정한 방향으로 집광될 수 있다. 다른 실시예에 있어서, 집광층(MLP)은 생략될 수도 있다.
일 실시예에서, 집광층(MLP) 상에는 차광 패턴(LSP)이 배치될 수 있다. 차광 패턴(LSP)은 화소 정의막(PDL)과 중첩하도록 배치될 수 있다. 차광 패턴(LSP)은 평면도 상에서 제2 적색 발광 영역들(REA2)을 노출시키며 배치될 수 있다. 이에 따라, 발광층(EL)에서 방출되는 광이 차광 패턴(LSP) 사이로 방출될 수 있다. 이 때, 방출되는 광 중에서 일부는 차광 패턴(LSP)에 의해 차단될 수 있고, 이에 따라, 프라이빗 화소(PP)에서 방출되는 광은 좁은 시야각을 가지며 방출될 수 있다. 상기 차광 패턴(LSP)은 광을 차단할 수 있는 물질로 이루어질 수 있다. 예를 들어, 실시예들에 있어서, 차광 패턴(LSP)은 블랙 매트릭스일 수 있다. 상기 블랙 매트릭스는 크롬(Cr), 크롬 산화물(CrOx), 크롬 질화물(CrNx), 카본 블랙, 안료 혼합물, 염료 혼합물 등으로 형성될 수 있다.
도 9는 도 2의 II-II' 라인을 따라 절취한 일 실시예를 나타내는 단면도이다. 도 9는 차광 패턴이 배치되지 않은 점을 제외하면 도 8과 실질적으로 동일할 수 있다. 이에 따라, 중복되는 구성에 대한 설명은 생략하기로 한다.
도 2 및 도 9를 참조하면, 상기 표시 장치는 기판(SUB), 버퍼층(BUF), 게이트 절연층(GI), 층간 절연층(ILD), 비아 절연층(VIA), 제2 트랜지스터(TFT2), 화소 정의막(PDL), 제4 화소 전극(PE4), 발광층(EL), 공통 전극(CE), 봉지층(EN), 터치 감지층(TL) 및 집광층(MLP)을 포함할 수 있다. 제2 트랜지스터(TFT2)는 제2 액티브층(ACT2), 제2 게이트 전극(GE2), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)을 포함할 수 있다.
제2 액티브층(ACT2)은 제2 게이트 전극(GE2)에 인가되는 신호에 의해 활성화 될 수 있다. 이 때, 제2 액티브층(ACT2)이 활성화되면, 제2 소스 전극(SE2)을 통해 전달된 신호가 제2 액티브층(ACT2)을 거쳐 제2 드레인 전극(DE2)에 전달될 수 있다.
제4 화소 전극(PE4)에는 제2 트랜지스터(TFT2)에서 전달된 신호가 전달될 수 있다. 이에 따라, 제1 적색 발광 영역(REA1)에서 광을 방출할 수 있다.
노말 화소(NP)를 구성하는 제1 적색 서브 화소(SPR1)의 발광 영역은 분할되지 않을 수 있다. 이에 따라, 동일한 발광 영역을 확보하기 위해 제4 화소 전극(PE4)의 면적이 커지지 않아도 된다. 그러므로, 전술한 제8 화소 전극(PE8)과 달리, 제4 화소 전극(PE4)은 개구를 포함하지 않을 수 있다.
도 6 내지 도 9에서는 적색 서브 화소들(SPR1, SPR2)을 기준으로 설명하였지만, 이는 예시적인 것으로 이에 제한되지 않는다. 전술한 내용들은 청색 서브 화소들(SPB1, SPB2) 및 녹색 서브 화소들(SPG1a, SPG1b)에도 동일하게 적용될 수 있다.
또한, 노말 화소(NP)는 시야각을 좁게 할 필요가 없기 때문에, 차광 패턴(LSP)이 별도로 배치되지 않아도 무방하다. 다만, 실시예들에 있어서, 필요에 따라 노말 화소(NP)의 상부에도 차광 패턴(LSP)이 배치될 수 있다.
상기 표시 장치는 프라이빗 화소(PP)만 구동되는 경우, 좁은 시야각을 갖도록 영상을 표시할 수 있다. 또한, 상기 표시 장치는 프라이빗 화소(PP)와 노말 화소(NP)가 동시에 구동되는 경우 프라이빗 화소(PP)만 구동할 때보다 상대적으로 넓은 시야각을 갖도록 영상을 표시할 수 있다.
도 10은 도 3의 III-III' 라인을 따라 절취한 일 실시예를 나타내는 단면도이다.
도 3 및 도 10을 참조하면, 상기 표시 장치는 기판(SUB), 버퍼층(BUF), 제3 트랜지스터(TFT3), 게이트 절연층(GI), 층간 절연층(ILD), 비아 절연층(VIA) 및 제8 화소 전극(PE8)을 포함할 수 있다. 제3 트랜지스터(TFT3)는 제3 액티브층(ACT3), 제3 게이트 전극(GE3), 제3 소스 전극(SE3) 및 제3 드레인 전극(DE3)을 포함할 수 있다.
제8 화소 전극(PE8)에는 십자 형상으로 제2 개구(H2)가 형성될 수 있다. 제2 개구(H2)는 전술한 제1 개구(H1)에 비해 면적이 상대적으로 넓어 제2 개구(H2)를 통해 가스 및/또는 수분이 효과적으로 방출될 수 있다.
도 3에 도시된 바와 같이 제2 홀(H2)이 형성되어도 제8 화소 전극(PE8)가 절단되지 않을 수 있다. 이에 따라, 제8 화소 전극(PE8)에는 신호가 인가되면 제2 적색 발광 영역들(REA2)에서 동시에 동일한 광이 방출될 수 있다.
도 11은 본 발명의 일 실시예에 따른 전자 기기를 나타내는 블록도이고, 도 12는 도 11의 전자 기기가 컴퓨터 모니터로 구현되는 일 실시예를 나타내는 도면이며, 도 13은 도 11의 전자 기기가 스마트폰으로 구현되는 일 실시예를 나타내는 도면이다.
도 11 내지 도 13을 참조하면, 전자 기기(DD)는 프로세서(510), 메모리 장치(520), 스토리지 장치(530), 입출력 장치(540), 파워 서플라이(550), 및 표시 장치(560)를 포함할 수 있다. 이 경우, 표시 장치(560)는 전술한 도면을 참조하여 설명한 표시 장치에 상응할 수 있다. 전자 기기(DD)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신할 수 있는 여러 포트들을 더 포함할 수 있다. 일 실시예에 있어서, 도 12에 도시된 바와 같이, 전자 기기(DD)는 컴퓨터 모니터로 구현될 수 있다. 다른 실시예에 있어서, 도 13에 도시된 바와 같이, 전자 기기(DD)는 스마트폰으로 구현될 수 있다. 그러나 전자 기기(DD)는 이에 한정되지 아니하고, 예를 들면, 전자 기기(DD)는 휴대폰, 비디오폰, 스마트패드(smart pad), 스마트 워치(smart watch), 태블릿(tablet) PC, 차량용 내비게이션, 텔레비전, 노트북, 헤드 마운트 디스플레이(head mounted display; HMD) 등으로 구현될 수도 있다.
프로세서(510)는 특정 계산들 또는 태스크들(tasks)을 수행할 수 있다. 일 실시예에 있어서, 프로세서(510)는 마이크로프로세서(micro processor), 중앙 처리 유닛(central processing unit; CPU), 어플리케이션 프로세서(application processor; AP) 등일 수 있다. 프로세서(510)는 어드레스 버스(address bus), 제어 버스(control bus), 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 일 실시예에 있어서, 프로세서(510)는 주변 구성 요소 상호 연결(peripheral component interconnect; PCI) 버스 등과 같은 확장 버스에도 연결될 수 있다.
메모리 장치(520)는 전자 기기(DD)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들면, 메모리 장치(520)는 이피롬(erasable programmable read-only memory; EPROM) 장치, 이이피롬(electrically erasable programmable read-only memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(phase change random access memory; PRAM) 장치, 알램(resistance random access memory; RRAM) 장치, 엔에프지엠(nano floating gate memory; NFGM) 장치, 폴리머램(polymer random access memory; PoRAM) 장치, 엠램(magnetic random access memory; MRAM), 에프램(ferroelectric random access memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(dynamic random access memory; DRAM) 장치, 에스램(static random access memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
스토리지 장치(530)는 솔리드 스테이트 드라이브(solid state drive; SSD), 하드 디스크 드라이브(hard disk drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(540)는 키보드, 키패드, 터치 패드, 터치 스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다.
파워 서플라이(550)는 전자 기기(DD)의 동작에 필요한 전원을 공급할 수 있다. 표시 장치(560)는 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다. 일 실시예에 있어서, 표시 장치(560)는 입출력 장치(540)에 포함될 수도 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명의 예시적인 실시예들에 따른 표시 장치는 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어 등에 포함되는 표시 장치에 적용될 수 있다.
이상, 본 발명의 예시적인 실시예들에 따른 표시 장치에 대하여 도면들을 참조하여 설명하였지만, 설시한 실시예들은 예시적인 것으로서 하기의 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
P: 화소 DDV: 데이터 구동부
GDV: 게이트 구동부 DP: 표시 패널
NP: 노말 화소 PP: 프라이빗 화소
SPB1: 제1 청색 서브 화소 SPB2: 제2 청색 서브 화소
SPG1a: 제1-a 녹색 서브 화소 SPG1b: 제1-b 녹색 서브 화소
SPG2a: 제2-a 녹색 서브 화소 SPG2b: 제2-b 녹색 서브 화소
SPR1: 제1 적색 서브 화소 SPR2: 제2 적색 서브 화소
BEA1: 제1 청색 발광 영역 BEA2: 제2 청색 발광 영역
GEA1a: 제1-a 녹색 발광 영역 GEA1b: 제1-b 녹색 발광 영역
GEA2a: 제2-a 녹색 발광 영역 GEA2b: 제2-b 녹색 발광 영역
REA1: 제1 적색 발광 영역 REA2: 제2 적색 발광 영역
H1, H2, H3: 제1 내지 제3 개구들
PE1, PE2, PE3, PE4, PE5, PE6, PE7, PE8: 제1 내지 제8 화소 전극들
TFT1, TFT2, TFT3: 제1 내지 제3 트랜지스터들
ACT1, ACT2, ACT3: 제1 내지 제3 액티브층들
GE1, GE2, GE3: 제1 내지 제3 게이트 전극들
SE1, SE2, SE3: 제1 내지 제3 소스 전극들
DE1, DE2, DE3: 제1 내지 제3 드레인 전극들
SUB: 기판 BUF: 버퍼층
GI: 게이트 절연층 ILD: 층간 절연층
VIA: 비아 절연층 PDL: 화소 정의막
CE: 공통 전극 EN: 봉지층
TL: 터치 감지층 MLP: 집광층
LSP: 차광 패턴

Claims (19)

  1. 제1 트랜지스터;
    상기 트랜지스터 상에 배치되는 절연층;
    상기 절연층 상에서 상기 제1 트랜지스터와 연결되고, 상기 절연층을 노출시키는 제1 개구를 갖는 제1 화소 전극;
    상기 제1 화소 전극 상에 배치되고, 상기 제1 화소 전극을 노출시키는 복수의 제2 개구들을 갖는 화소 정의막; 및
    상기 화소 정의막 상에서 상기 복수의 제2 개구들을 채우며 배치되는 제1 발광층을 포함하는 표시 장치.
  2. 제1 항에 있어서, 상기 화소 정의막은 상기 제1 개구를 채우며 배치되는 것을 특징으로 하는 표시 장치.
  3. 제1 항에 있어서,
    제2 트랜지스터;
    상기 제2 트랜지스터 상에 배치되는 상기 절연층 상에서 상기 제2 트랜지스터와 연결되고, 상기 절연층을 노출시키지 않는 제2 화소 전극; 및
    상기 제2 화소 전극 상에 배치되는 제2 발광층을 더 포함하는 것을 특징으로 하는 표시 장치.
  4. 제3 항에 있어서, 상기 화소 정의막은 상기 제2 화소 전극 상에 배치되고, 상기 제2 화소 전극을 노출시키는 제3 개구를 가지며,
    상기 제2 발광층은 상기 제3 개구에 배치되는 것을 특징으로 하는 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 발광층 및 상기 제2 발광층은 동일한 색의 광을 방출하고,
    상기 제1 발광층이 상기 제1 화소 전극과 접촉하는 면적은 상기 제2 발광층이 상기 제2 화소 전극과 접촉하는 면적과 동일한 것을 특징으로 하는 표시 장치.
  6. 제3 항에 있어서,
    상기 제1 발광층 및 상기 제2 발광층 상에 배치되는 공통 전극; 및
    상기 공통 전극 상에 배치되는 봉지층을 더 포함하는 것을 특징으로 하는 표시 장치.
  7. 제3 항에 있어서,
    상기 제1 화소 전극과 상기 제1 발광층이 접촉하는 영역들은 발광 영역들을 형성하고,
    평면도 상에서 상기 발광 영역들을 노출시키며 배치되는 차광 패턴을 더 포함하는 것을 특징으로 하는 표시 장치.
  8. 제7 항에 있어서, 상기 차광 패턴은 상기 제1 개구와 중첩하도록 배치되는 것을 특징으로 하는 표시 장치.
  9. 제7 항에 있어서, 상기 발광 영역들은 동일한 색의 광을 방출하는 것을 특징으로 하는 표시 장치.
  10. 제1 항에 있어서,
    제2 트랜지스터;
    상기 제2 트랜지스터 상에 배치되는 상기 절연층 상에서 상기 제2 트랜지스터와 연결되고, 상기 절연층을 노출시키는 제3 개구를 갖는 제2 화소 전극; 및
    상기 제2 화소 전극 상에 배치되는 제2 발광층을 더 포함하는 것을 특징으로 하는 표시 장치.
  11. 제10 항에 있어서, 상기 화소 정의막은 상기 제2 화소 전극 상에 배치되고, 상기 제2 화소 전극을 노출시키는 복수의 제4 개구들을 가지며,
    상기 제2 발광층은 상기 제4 개구들을 채우며 배치되는 것을 특징으로 하는 표시 장치.
  12. 제11 항에 있어서, 상기 화소 정의막은 상기 제3 개구를 채우며 배치되는 것을 특징으로 하는 표시 장치.
  13. 제10 항에 있어서, 상기 제1 발광층 및 상기 제2 발광층은 서로 동일한 색의 광을 방출하는 것을 특징으로 하는 표시 장치.
  14. 제10 항에 있어서, 상기 제1 발광층 및 상기 제2 발광층은 서로 다른 색의 광을 방출하는 것을 특징으로 하는 표시 장치.
  15. 제1 항에 있어서,
    상기 제1 화소 전극은 상기 제1 트랜지스터로부터 상기 제1 발광층을 구동하기 위한 신호를 전달 받는 것을 특징으로 하는 표시 장치.
  16. 제1 항에 있어서, 상기 제1 개구는 다각형 또는 원형인 것을 특징으로 하는 표시 장치.
  17. 제1 항에 있어서, 상기 제1 개구는 십자형인 것을 특징으로 하는 표시 장치.
  18. 제1 항에 있어서, 상기 제1 개구는 일 방향으로 연장되는 형상인 것을 특징으로 하는 표시 장치.
  19. 제1 항에 있어서, 상기 제1 개구는 복수 개인 것을 특징으로 하는 표시 장치.
KR1020210057084A 2021-05-03 2021-05-03 표시 장치 KR20220150470A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210057084A KR20220150470A (ko) 2021-05-03 2021-05-03 표시 장치
US17/693,589 US20220352270A1 (en) 2021-05-03 2022-03-14 Display device
CN202210405100.7A CN115295580A (zh) 2021-05-03 2022-04-18 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210057084A KR20220150470A (ko) 2021-05-03 2021-05-03 표시 장치

Publications (1)

Publication Number Publication Date
KR20220150470A true KR20220150470A (ko) 2022-11-11

Family

ID=83808705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210057084A KR20220150470A (ko) 2021-05-03 2021-05-03 표시 장치

Country Status (3)

Country Link
US (1) US20220352270A1 (ko)
KR (1) KR20220150470A (ko)
CN (1) CN115295580A (ko)

Also Published As

Publication number Publication date
CN115295580A (zh) 2022-11-04
US20220352270A1 (en) 2022-11-03

Similar Documents

Publication Publication Date Title
KR102625859B1 (ko) 표시 모듈, 이를 포함하는 전자 시계, 및 이를 포함하는 전자 장치
CN110808265A (zh) 有机发光显示设备
US11957034B2 (en) Display apparatus having an improved display quality and a reduced peripheral (non-display) region for use in electronic device having a bypass data line arranged in the display and peripheral regions
KR102382639B1 (ko) 터치센서를 포함하는 표시장치 및 그의 제조방법
KR102569316B1 (ko) 플렉서블 표시장치
US20230276679A1 (en) Display device
CN110660812A (zh) 显示装置
CN109860231A (zh) 显示设备
CN104698675A (zh) 显示面板及其形成方法
US11257884B2 (en) Display apparatus that protects internal elements from external shock
US10437114B2 (en) Display device
KR20200064207A (ko) 표시 장치 및 이의 제조 방법
CN110890384A (zh) 显示设备
US11545533B2 (en) Display apparatus
JP7420518B2 (ja) 表示装置
KR20210018588A (ko) 표시 장치
KR20220150470A (ko) 표시 장치
US20230031015A1 (en) Display apparatus
US20220045149A1 (en) Display apparatus and method of manufacturing the same
KR102624491B1 (ko) 표시 장치
KR20180002436A (ko) 상부 발광형 유기발광 다이오드 표시장치
US11693502B2 (en) Display device
US20230389365A1 (en) Display device
KR20230033181A (ko) 표시 장치 및 표시 장치의 제조 방법
JP2017107175A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination