KR20220147544A - 소형 발광 다이오드 칩, 이를 포함하는 발광 장치 및 전자 장치 - Google Patents

소형 발광 다이오드 칩, 이를 포함하는 발광 장치 및 전자 장치 Download PDF

Info

Publication number
KR20220147544A
KR20220147544A KR1020220127804A KR20220127804A KR20220147544A KR 20220147544 A KR20220147544 A KR 20220147544A KR 1020220127804 A KR1020220127804 A KR 1020220127804A KR 20220127804 A KR20220127804 A KR 20220127804A KR 20220147544 A KR20220147544 A KR 20220147544A
Authority
KR
South Korea
Prior art keywords
light emitting
substrate
diode chip
emitting diode
pad electrode
Prior art date
Application number
KR1020220127804A
Other languages
English (en)
Inventor
김예슬
김경완
김지혜
우상원
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020150144997A external-priority patent/KR20170045067A/ko
Priority claimed from KR1020210149298A external-priority patent/KR102453827B1/ko
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020220127804A priority Critical patent/KR20220147544A/ko
Publication of KR20220147544A publication Critical patent/KR20220147544A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

일 실시예에 따른 발광 다이오드 칩은, 복수의 돌출부들을 포함하는 기판; 1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하고, 제1 도전형 반도체층의 일부를 노출시키는 발광 구조체; 제2 도전형 반도체층에 오믹 컨택하는 광 투과성 도전성 산화물을 포함하는 컨택 전극; 노출된 제1 도전형 반도체층 상부에 형성된 제1 개구부 및 컨택 전극을 부분적으로 노출시키는 제2 개구부를 포함하는 광 반사성 절연층; 제1 개구부를 통해 제1 도전형 반도체층과 전기적으로 연결된 제1 패드 전극; 및 제2 개구부를 통해 컨택 전극과 전기적으로 연결된 제2 패드 전극을 포함하고, 광 반사성 절연층은 발광 구조체의 주변에 노출된 기판의 상면 및 복수의 돌출부들과 접하되, 노출된 기판의 상면 및 복수의 돌출부들은 제1 도전형 반도체층을 둘러싸며, 제1 패드 전극은 제1 개구부를 모두 덮으며, 제2 패드 전극은 제1 개구부 및 제1 패드 전극과 중첩하지 않도록 제1 개구부 및 제1 패드 전극으로부터 수평 방향으로 이격되고, 기판은 적어도 일 측면에서 수평 방향으로 연장된 띠 형상을 가지는 하나의 개질 영역을 갖되, 노출된 기판 상면의 일부는 개질 영역과 중첩되는 영역을 갖는다.

Description

소형 발광 다이오드 칩, 이를 포함하는 발광 장치 및 전자 장치{COMPACT LIGHT EMITTING DIODE CHIP, LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE INCLUDING THE SAME}
본 발명은 소형 발광 다이오드 칩, 이를 포함하는 발광 장치 및 전자 장치에 관한 것으로, 특히, 면적이 작고 두께가 얇은 소형 발광 다이오드 칩, 이를 포함하는 발광 장치 및 전자 장치에 관한 것이다.
최근 휴대용스마트폰, 태블릿 PC, 노트북 등과 같은 휴대용 기기들의 사용이 증가하면서, 휴대성이 우수한 휴대용 기기에 대한 요구가 증가하고 있다. 이에 따라, 소형화되면서 슬림화된 휴대용 전자 기기들의 개발이 필요하다. 이러한 휴대용 전자 기기에는 다양한 종류의 디스플레이 및 발광 장치가 요구되는데, 상기 휴대용 전자 기기의 소형화 및 슬림화를 위해서는 부피가 작은 발광 장치가 필수적으로 필요하게 된다.
발광 다이오드는 상술한 휴대용 기기의 발광 장치로서 폭넓게 이용되는데, 슬림화 및/또는 소형화된 휴대용 전자 기기에 적합한 구조를 가지도록 부피가 작으며, 발광 효율이 높고, 또한 제조 수율이 높은 발광 다이오드 칩 및 발광 장치의 개발이 요구된다.
본 발명이 해결하고자 하는 과제는, 면적 및 두께를 최소화하면서, 발광 효율이 높고 제조 수율이 높은 발광 다이오드 칩을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 소형화 및 슬림화된 발광 다이오드 칩을 최소한의 두께의 본딩부를 이용하여 기판 상에 실장함으로써, 슬림화된 발광 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 소형화 및 슬림화된 발광 다이오드 칩 및/또는 발광 장치를 포함하는 전자 장치를 제공하는 것이다.
본 발명의 일 측면에 따른 발광 다이오드 칩은, 상면에 형성된 복수의 돌출부들을 포함하는 기판; 상기 기판 상에 위치하며, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층, 및 상기 제1 및 제2 도전형 반도체층의 사이에 위치하는 활성층을 포함하고, 상기 제2 도전형 반도체층 및 상기 활성층을 관통하여 상기 제1 도전형 반도체층의 일부를 노출시키는 적어도 하나의 홀을 포함하는 발광 구조체; 상기 제2 도전형 반도체층 상에 적어도 부분적으로 위치하며, 상기 제2 도전형 반도체층에 오믹 컨택하는 광 투과성 도전성 산화물을 포함하는 컨택 전극; 상기 발광 구조체의 측면 및 상면을 덮으며, 상기 홀을 통해 노출된 제1 도전형 반도체층을 노출시키는 제1 개구부 및 상기 컨택 전극을 부분적으로 노출시키는 제2 개구부를 포함하며, 분포 브래그 반사기를 포함하는 광 반사성 절연층; 상기 광 반사성 절연층 상에 위치하며, 상기 제1 개구부를 통해 상기 제1 도전형 반도체층과 전기적으로 연결된 제1 패드 전극; 및 상기 광 반사성 절연층 상에 위치하며, 상기 제2 개구부를 통해 상기 컨택 전극과 전기적으로 연결된 제2 패드 전극을 포함하고, 상기 기판 상면의 일부는 상기 발광 구조체의 주변에 노출되고, 상기 광 반사성 절연층은 상기 발광 구조체의 주변에 노출된 기판의 상면과 접하되, 상기 기판의 상부 모서리는 상기 광 반사성 절연층과 이격된다.
본 발명의 또 다른 측면에 따른 발광 장치는, 제2 기판; 상기 제2 기판 상에 위치하는 발광 다이오드 칩; 및 상기 발광 다이오드 칩과 상기 제2 기판의 사이에 위치하는 제1 본딩부 및 제2 본딩부를 포함하고, 상기 발광 다이오드 칩은, 하면에 형성된 복수의 돌출부들을 포함하는 제1 기판; 상기 제1 기판의 아래에 위치하며, 제2 도전형 반도체층, 상기 제2 도전형 반도체층 상에 위치하는 제1 도전형 반도체층, 및 상기 제1 및 제2 도전형 반도체층의 사이에 위치하는 활성층을 포함하고, 상기 제2 도전형 반도체층 및 상기 활성층을 관통하여 상기 제1 도전형 반도체층의 일부를 노출시키는 적어도 하나의 홀을 포함하는 발광 구조체; 상기 제2 도전형 반도체층의 아래에 적어도 부분적으로 위치하며, 상기 제2 도전형 반도체층에 오믹 컨택하는 컨택 전극; 상기 발광 구조체의 측면 및 하면을 덮으며, 상기 홀을 통해 노출된 제1 도전형 반도체층을 노출시키는 제1 개구부 및 상기 컨택 전극을 부분적으로 노출시키는 제2 개구부를 포함하며, 분포 브래그 반사기를 포함하는 광 반사성 절연층; 상기 광 반사성 절연층의 아래에 위치하며, 상기 제1 개구부를 통해 상기 제1 도전형 반도체층과 전기적으로 연결된 제1 패드 전극; 및 상기 광 반사성 절연층 아래에 위치하며, 상기 제2 개구부를 통해 상기 컨택 전극과 전기적으로 연결된 제2 패드 전극을 포함하고, 상기 제1 기판 하면의 일부는 상기 발광 구조체의 주변에 노출되며, 상기 광 반사성 절연층은 상기 발광 구조체의 주변에 노출된 제1 기판의 하면과 접하되, 상기 제1 기판의 하부 모서리는 상기 광 반사성 절연층과 이격되고, 상기 제1 본딩부 및 상기 제2 본딩부는 각각 상기 제1 및 제2 패드 전극에 전기적으로 연결된다.
본 발명의 또 다른 측면에 따른 입력 장치를 포함하는 전자 장치에 있어서, 상기 전자 장치는 다양한 실시예들에 따른 발광 다이오드 칩들 및 발광 장치들 중 적어도 하나를 포함한다.
본 발명에 따르면, 발광 구조체 주변에 기판의 상면이 노출되고, 발광 구조체의 상면 및 측면을 덮는 광 반사성 절연층을 포함하며, 광 투과성 컨택 전극을 포함하는 발광 다이오드 칩이 제공됨으로써, 소형화 및 슬림화된 고효율 발광 다이오드 칩이 제공될 수 있다. 또한, 상기 발광 다이오드 칩의 측면까지 덮도록 형성된 본딩부를 포함하는 발광 장치를 제공함으로써, 소형화 및 슬림화된 고효율 발광 장치가 제공될 수 있다. 나아가, 소형화 및 슬림화된 고효율 발광 다이오드 칩 및/또는 발광 장치를 포함하는 전자 장치가 제공될 수 있다.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 발광 다이오드 칩을 설명하기 위한 평면도들 및 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 발광 장치를 설명하기 위한 단면도이다.
도 5a 내지 도 10b는 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩의 제조 방법을 설명하기 위한 평면도들 및 단면도들이다.
도 11a 내지 도 13은 본 발명의 또 다른 실시예에 따른 전자 장치를 설명하기 위한 사시도, 평면도, 단면도 및 회로도이다.
본 발명의 실시예들에 따른 발광 다이오드 칩, 발광 장치, 및 전자 장치는 다양한 양태로 구현될 수 있다.
본 발명의 다양한 측면들에 따른 발광 다이오드 칩은, 상면에 형성된 복수의 돌출부들을 포함하는 기판; 상기 기판 상에 위치하며, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층, 및 상기 제1 및 제2 도전형 반도체층의 사이에 위치하는 활성층을 포함하고, 상기 제2 도전형 반도체층 및 상기 활성층을 관통하여 상기 제1 도전형 반도체층의 일부를 노출시키는 적어도 하나의 홀을 포함하는 발광 구조체; 상기 제2 도전형 반도체층 상에 적어도 부분적으로 위치하며, 상기 제2 도전형 반도체층에 오믹 컨택하는 광 투과성 도전성 산화물을 포함하는 컨택 전극; 상기 발광 구조체의 측면 및 상면을 덮으며, 상기 홀을 통해 노출된 제1 도전형 반도체층을 노출시키는 제1 개구부 및 상기 컨택 전극을 부분적으로 노출시키는 제2 개구부를 포함하며, 분포 브래그 반사기를 포함하는 광 반사성 절연층; 상기 광 반사성 절연층 상에 위치하며, 상기 제1 개구부를 통해 상기 제1 도전형 반도체층과 전기적으로 연결된 제1 패드 전극; 및 상기 광 반사성 절연층 상에 위치하며, 상기 제2 개구부를 통해 상기 컨택 전극과 전기적으로 연결된 제2 패드 전극을 포함하고, 상기 기판 상면의 일부는 상기 발광 구조체의 주변에 노출되고, 상기 광 반사성 절연층은 상기 발광 구조체의 주변에 노출된 기판의 상면과 접하되, 상기 기판의 상부 모서리는 상기 광 반사성 절연층과 이격된다.
상기 발광 다이오드 칩의 두께는 40㎛ 이상 90㎛ 이하일 수 있다.
상기 발광 다이오드 칩의 수평 단면적은 30000㎛2 이상 65000㎛2 이하일 수 있다.
상기 발광 다이오드 칩의 구동 전류의 전류 밀도는 7mA/mm2 이상 250mA/mm2 이하일 수 있다.
상기 제1 패드 전극 및 상기 제2 패드 전극의 면적의 합은, 상기 발광 다이오드 칩의 수평 면적의 80% 이상 95% 이하일 수 있다.
상기 제1 패드 전극 및 제2 패드 전극의 최단 이격거리는 3㎛ 내지 20㎛일 수 있다.
상기 기판의 상면에 노출된 돌출부들 중 일부는 상기 광 반사성 절연층에 덮일 수 있다.
상기 기판의 상면에 노출된 돌출부들 중 나머지 일부는 노출될 수 있다.
상기 컨택 전극은 상기 제2 도전형 반도체층의 상면을 덮되, 상기 발광 구조체의 홀을 노출시키는 제3 개구부, 및 상기 제2 도전형 반도체층을 부분적으로 노출시키는 적어도 하나의 제4 개구부를 포함할 수 있다.
상기 제4 개구부의 폭은 상기 제2 개구부의 폭보다 작으며, 상기 컨택 전극의 상면의 일부는 상기 제2 패드 전극과 접할 수 있다.
상기 기판은 패턴된 사파이어 기판을 포함할 수 있다.
상기 제1 패드 전극은 그 상면에 형성되며, 상기 제1 개구부의 위치에 대응하여 위치하는 오목부를 포함할 수 있고, 상기 제2 패드 전극은 그 상면에 형성되며, 상기 제2 개구부의 위치에 대응하여 위치하는 오목부를 포함할 수 있다.
본 발명의 다양한 측면들에 따른 발광 장치는, 제2 기판; 상기 제2 기판 상에 위치하는 발광 다이오드 칩; 및 상기 발광 다이오드 칩과 상기 제2 기판의 사이에 위치하는 제1 본딩부 및 제2 본딩부를 포함하고, 상기 발광 다이오드 칩은, 하면에 형성된 복수의 돌출부들을 포함하는 제1 기판; 상기 제1 기판의 아래에 위치하며, 제2 도전형 반도체층, 상기 제2 도전형 반도체층 상에 위치하는 제1 도전형 반도체층, 및 상기 제1 및 제2 도전형 반도체층의 사이에 위치하는 활성층을 포함하고, 상기 제2 도전형 반도체층 및 상기 활성층을 관통하여 상기 제1 도전형 반도체층의 일부를 노출시키는 적어도 하나의 홀을 포함하는 발광 구조체; 상기 제2 도전형 반도체층의 아래에 적어도 부분적으로 위치하며, 상기 제2 도전형 반도체층에 오믹 컨택하는 컨택 전극; 상기 발광 구조체의 측면 및 하면을 덮으며, 상기 홀을 통해 노출된 제1 도전형 반도체층을 노출시키는 제1 개구부 및 상기 컨택 전극을 부분적으로 노출시키는 제2 개구부를 포함하며, 분포 브래그 반사기를 포함하는 광 반사성 절연층; 상기 광 반사성 절연층의 아래에 위치하며, 상기 제1 개구부를 통해 상기 제1 도전형 반도체층과 전기적으로 연결된 제1 패드 전극; 및 상기 광 반사성 절연층 아래에 위치하며, 상기 제2 개구부를 통해 상기 컨택 전극과 전기적으로 연결된 제2 패드 전극을 포함하고, 상기 제1 기판 하면의 일부는 상기 발광 구조체의 주변에 노출되며, 상기 광 반사성 절연층은 상기 발광 구조체의 주변에 노출된 제1 기판의 하면과 접하되, 상기 제1 기판의 하부 모서리는 상기 광 반사성 절연층과 이격되고, 상기 제1 본딩부 및 상기 제2 본딩부는 각각 상기 제1 및 제2 패드 전극에 전기적으로 연결된다.
상기 제1 및 제2 본딩부 간의 최단 이격거리는 상기 제1 및 제2 패드 전극 간의 최단 이격거리보다 클 수 있다.
상기 제1 본딩부 및 제2 본딩부 중 적어도 하나는 상기 발광 구조체의 측면을 덮는 광 반사성 절연층을 적어도 부분적으로 덮을 수 있다.
상기 제1 및 제2 본딩부 중 적어도 하나는 상기 발광 구조체의 주변에 노출된 제1 기판의 하면을 적어도 부분적으로 덮을 수 있다.
상기 제1 및 제2 본딩부 중 적어도 하나는 상기 제1 기판의 측면을 적어도 부분적으로 덮을 수 있다.
상기 제1 및 제2 본딩부는 솔더를 포함할 수 있다.
본 발명의 다양한 측면들에 따른 입력 장치를 포함하는 전자 장치에 있어서, 상기 전자 장치는 실시예들에 따른 발광 다이오드 칩 및 발광 장치 중 적어도 어느 하나를 포함한다.
상기 입력 장치는 복수의 키패드를 포함할 수 있고, 상기 복수의 키패드는 그 상면에 형성된 발광 영역을 포함할 수 있으며, 상기 발광 영역으로부터 방출되는 광은 상기 발광 다이오드 칩 또는 상기 발광 장치로부터 방출된 광일 수 있다.
상기 입력 장치는 복수의 키패드를 포함할 수 있고, 상기 복수의 키패드는 그 상면에 형성된 발광 영역을 포함하며, 상기 복수의 키패드 중 적어도 일부의 아래에는 상기 발광 다이오드 칩이 위치할 수 있고, 상기 발광 다이오드 칩 또는 상기 발광 장치로부터 방출된 광은 상기 발광 영역을 통해 방출될 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 발광 다이오드 칩(100)을 설명하기 위한 평면도들 및 단면도이다. 구체적으로, 도 1은 상기 발광 다이오드 칩(100)의 평면을 도시하는 평면도이고, 도 2는 설명의 편의를 위하여 제1 및 제2 패드 전극(151, 153) 및 광 반사성 절연층(140)을 생략하고, 메사(120m) 및 컨택 전극(130)의 평면을 도시하는 평면도이다. 도 3은 도 1 및 도 2의 A-A'선에 대응하는 부분의 단면을 도시하는 단면도이다.
도 1 내지 도 3을 참조하면, 발광 다이오드 칩(100)은 기판(110), 발광 구조체(120), 컨택 전극(130), 광 반사성 절연층(140), 제1 패드 전극(151) 및 제2 패드 전극(153)을 포함한다.
발광 다이오드 칩(100)은 비교적 작은 수평 면적을 갖는 소형 발광 다이오드 칩일 수 있다. 발광 다이오드 칩(100)은 약 65000㎛2 이하의 수평 단면적을 가질 수 있고, 나아가, 약 30000㎛2 이상 약 65000㎛2 이하의 수평 단면적을 가질 수 있다. 예를 들어, 발광 다이오드 칩(100)은 230㎛×180㎛ 또는 250㎛×200㎛의 크기를 가질 수 있다. 다만, 실시예들에 따른 발광 다이오드 칩(100)의 가로 및 세로의 길이가 상술한 바에 한정되는 것은 아니다. 또한, 발광 다이오드 칩(100)은 비교적 얇은 두께를 갖는 소형 발광 다이오드 칩일 수 있다. 발광 다이오드 칩(100)은 약 90㎛ 이하의 두께(T1)를 가질 수 있고, 나아가, 약 40㎛ 이상 90㎛ 이하의 두께(T1)를 가질 수 있다. 발광 다이오드 칩(100)은 7mA/mm2 이상 250mA/mm2 이하의 전류 밀도로 구동될 수 있다. 본 실시예의 발광 다이오드 칩(100)이 상술한 수평 단면적 및 두께를 가짐으로써, 소형 및/또는 슬림 발광 장치가 필요한 다양한 전자 장치에 상기 발광 다이오드 칩(100)이 용이하게 적용될 수 있다.
기판(110)은 절연성 또는 도전성 기판일 수 있다. 기판(110)은 발광 구조체(120)를 성장시키기 위한 성장 기판일 수 있으며, 사파이어 기판, 실리콘 카바이드 기판, 실리콘 기판, 질화갈륨 기판, 질화알루미늄 기판 등을 포함할 수 있다. 또한, 기판(110)은 그 상면의 적어도 일부 영역에 형성된 복수의 돌출부(110p)들을 포함한다. 기판(110)의 복수의 돌출부(110p)들은 규칙적인 및/또는 불규칙적인 패턴으로 형성될 수 있다. 예를 들어, 기판(110)은 상면에 형성된 복수의 돌출부(110p)들을 포함하는 패턴된 사파이어 기판(Patterned sapphire substrate; PSS)을 포함할 수 있다.
나아가, 기판(110)은, 기판(110)의 적어도 일 측면에서 수평 방향으로 연장된 띠 형상을 가지는 적어도 하나의 개질 영역(111)을 포함할 수 있다. 개질 영역(111)은 기판(110)을 분리하여 소자를 개별화하는 과정에서 형성될 수 있다. 예를 들어, 내부 가공 방법(예컨대, 스텔스 다이싱 장비)을 이용하여 기판(110)을 내부 가공함으로써 개질 영역(111)이 형성될 수 있다. 상기 내부 가공 레이저를 통해 기판(110)의 내부에 스크라이빙면을 형성할 수 있다. 이때, 개질 영역(111)으로부터 기판(110)의 하부면까지의 거리는, 개질 영역(111)으로부터 기판(110)의 상부면까지의 거리보다 작을 수 있다. 발광 다이오드 칩(100)의 측면으로 방사되는 광을 고려할 때, 기판(110)의 아래쪽으로 치우쳐서 레이저 가공을 하여 상기 개질 영역(111)이 상대적으로 하부로 치우쳐 형성되게 함으로써, 발광 구조체(120)에서 형성된 광의 외부로의 추출 효율을 향상시킬 수 있다. 또한, 개질 영역(111)이 발광 구조체(120)에 가깝게 형성되면, 레이저 가공 공정 중에 질화물계 반도체가 손상되어 전기적 특성에 문제가 발생할 수 있다. 따라서 개질 영역(111)을 기판(110)의 아래쪽에 치우쳐 위치하도록 형성함으로써, 발광 구조체(120)의 손상에 따른 발광 다이오드 칩(100)의 신뢰성 저하 및 발광 효율 저하을 방지할 수 있다.
발광 구조체(120)는 기판(110) 상에 위치한다. 또한, 발광 구조체(120)의 하면의 면적은 기판(110)의 상면의 면적보다 작을 수 있고, 이에 따라, 발광 구조체(120) 주변의 적어도 일부 영역에 기판(110)의 상면이 노출될 수 있다. 복수의 돌출부(110p)들의 일부는 발광 구조체(120)와 기판(110)의 사이에 위치할 수 있고, 복수의 돌출부(110p)들의 일부는 발광 구조체(120)의 주변에 노출될 수 있다.
발광 구조체(120)의 주변에 기판(110)의 상면이 노출됨으로써, 발광 다이오드 칩(100)의 제조 과정에서의 보우잉(bowing)이 감소되어 의한 발광 구조체(120)의 손상을 방지하여 제조 수율을 향상시킬 수 있다. 또한, 상기 보우잉이 감소되어 발광 구조체(120)에 인가되는 스트레스를 감소시킬 수 있어, 기판(110)의 두께를 더욱 얇게 가공할 수 있다. 이에 따라, 약 90㎛ 이하의 얇은 두께를 갖는 슬림화된 발광 다이오드 칩(100)이 제공될 수 있다. 이와 관련하여 후술하는 실시예에서 더욱 상세하게 설명한다.
발광 구조체(120)는 제1 도전형 반도체층(121), 제1 도전형 반도체층(121) 상에 위치하는 제2 도전형 반도체층(125), 및 제1 도전형 반도체층(121)과 제2 도전형 반도체층(125)의 사이에 위치하는 활성층(123)을 포함한다. 제1 도전형 반도체층(121), 활성층(123) 및 제2 도전형 반도체층(125)은 Ⅲ-Ⅴ 계열 질화물계 반도체를 포함할 수 있고, 예를 들어, (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있다. 제1 도전형 반도체층(121)은 n형 불순물 (예를 들어, Si, Ge. Sn)을 포함할 수 있고, 제2 도전형 반도체층(125)은 p형 불순물 (예를 들어, Mg, Sr, Ba)을 포함할 수 있다. 또한, 그 반대일 수도 있다. 활성층(123)은 다중양자우물 구조(MQW)를 포함할 수 있고, 원하는 파장을 방출하도록 질화물계 반도체의 조성비가 조절될 수 있다. 특히, 본 실시예에 있어서, 제2 도전형 반도체층(125)은 p형 반도체층일 수 있다.
발광 구조체(120)는 활성층(123) 및 제2 도전형 반도체층(125)을 적어도 부분적으로 관통하여 제1 도전형 반도체층(121)이 노출되는 적어도 하나의 홀(120h)을 포함할 수 있다. 홀(120h)은 제1 도전형 반도체층(121)을 부분적으로 노출시키되, 홀(120h)의 측면은 활성층(123) 및 제2 도전형 반도체층(125)에 둘러싸일 수 있다. 또한, 발광 구조체(120)는 활성층(123) 및 제2 도전형 반도체층(125)을 포함하는 메사(120m)를 포함할 수 있다. 메사(120m)는 제1 도전형 반도체층(121) 상에 위치한다. 홀(120h)은 메사(120m)를 관통하도록 형성될 수 있으며, 이에 따라, 홀(120h)은 메사(120m)에 둘러싸인 형태로 형성될 수 있다. 다만, 본 실시예에 따른 발광 다이오드 칩(100)은 홀(120h)에 의해 제1 도전형 반도체층(121)이 노출되는 구조를 갖는 경우이면 제한되지 않으며, 메사(120m)는 생략될 수도 있다.
컨택 전극(130)은 제2 도전형 반도체층(125) 상에 위치한다. 컨택 전극(130)은 제2 도전형 반도체층(125)에 오믹 컨택할 수 있다. 컨택 전극(130)은 투명 전극을 포함할 수 있다. 투명 전극은, 예를 들어, ITO(Indium Tin Oxide), ZnO(Zinc Oxide), ZITO (Zinc Indium Tin Oxide), ZIO (Zinc Indium Oxide), ZTO (Zinc Tin Oxide), GITO (Gallium Indium Tin Oxide), GIO (Gallium Indium Oxide), GZO (Gallium Zinc Oxide), AZO(Aluminum doped Zinc Oxide), FTO (Fluorine Tin Oxide)등과 같은 광 투과성 도전성 산화물 및 Ni/Au 등과 같은 광 투과성 금속층 중 적어도 하나를 포함할 수도 있다. 상기 도전성 산화물은 다양한 도펀트를 더 포함할 수도 있다.
특히, 광 투과성 도전성 산화물 포함하는 컨택 전극(130)은 제2 도전형 반도체층(125)과의 오믹 컨택 효율이 높다. 즉, ITO 또는 ZnO 등과 같은 도전성 산화물과 제2 도전형 반도체층(125)의 접촉 저항은 금속성 전극과의 제2 도전형 반도체층(125)과의 접촉 저항에 비해 낮아, 도전성 산화물을 포함하는 컨택 전극(130)을 적용함으로써 발광 다이오드 칩(100)의 순방향 전압(Vf)을 감소시켜 발광 효율을 향상시킬 수 있다. 특히, 본 실시예의 발광 다이오드 칩(100)과 같이 비교적 낮은 전류 밀도로 구동되는 소형 발광 다이오드 칩의 경우, 컨택 전극(130)과 제2 도전형 반도체층(125)과의 접촉 저항을 낮춰 오믹 특성을 향상시킴으로써 더욱 효과적으로 발광 효율을 향상시킬 수 있다. 또한, 도전성 산화물은 금속성 전극에 비해 질화물계 반도체층으로부터 박리(peeling)될 확률이 적으므로, 도전성 산화물을 포함하는 컨택 전극(130)을 갖는 발광 다이오드 칩(100)은 높은 신뢰성을 갖는다. 한편, 도전성 산화물은 금속성 전극에 비해 수평 방향으로의 전류 분산 효율이 상대적으로 낮으나, 본 실시예의 발광 다이오드 칩(100)은 약 65000㎛2 이하의 수평 단면적을 가지므로, 전류 분산 효율 저하에 따른 발광 효율 저하가 매우 작거나 거의 없다. 따라서, 도전성 산화물을 포함하는 컨택 전극(130)을 발광 다이오드 칩(100)에 적용함으로써, 전기적 특성을 향상시키고 발광 효율을 향상시킬 수 있다.
컨택 전극(130)의 두께는 제한되지 않으나, 약 2000Å 내지 3000Å의 두께를 가질 수 있다. 예를 들어, ITO를 포함하는 컨택 전극(130)은 약 2400Å의 두께로 형성될 수 있다. 컨택 전극(130)이 상술한 범위의 두께를 가짐으로써, 전류를 원활하게 수평 방향으로 분산시켜 발광 다이오드 칩(100)의 전기적 특성을 향상시킬 수 있다.
또한, 컨택 전극(130)은 적어도 하나의 홀(120h)을 노출시키는 제1 개구부(130a)를 포함한다. 제1 개구부(130a)의 측면은 적어도 하나의 홀(120h)로부터 이격되되, 적어도 하나의 홀(120h)을 둘러싸도록 형성될 수 있다. 이때, 제1 개구부(130a)의 크기는 홀(120h)의 상부의 크기보다 크다. 컨택 전극(130)은 제2 도전형 반도체층(125)의 상면을 대체로 전체적으로 덮도록 형성됨으로써, 발광 다이오드 칩(100) 구동 시 전류 분산 효율을 향상시킬 수 있다. 나아가, 컨택 전극(130)은 제2 도전형 반도체층(125)을 부분적으로 노출시키는 적어도 하나의 제2 개구부(130b)를 더 포함할 수 있다. 후술하는 제2 패드 전극(153)가 제2 개구부(130b)를 적어도 부분적으로 채우도록 형성됨으로써, 제2 패드 전극(153)의 접촉면적을 증가시킬 수 있다. 이에 따라, 제2 패드 전극(153)이 컨택 전극(130)이나 발광 구조체(120)로부터 박리되는 것을 효과적으로 방지할 수 있다. 이와 관련하여 후술하여 더욱 상세하게 설명한다.
광 반사성 절연층(140)은 발광 구조체(120)의 상면 및 측면을 덮으며, 또한, 컨택 전극(130)을 덮는다. 또한, 광 반사성 절연층(140)은 발광 구조체(120)의 주변에 노출된 기판(110)의 상면까지 연장되도록 형성될 수 있다. 이에 따라, 광 반사성 절연층(140)은 기판(110)의 상면과 접할 수 있으며, 따라서 발광 구조체(120)의 측면을 덮는 광 반사성 절연층(140)이 더욱 안정적으로 배치될 수 있다. 다만, 광 반사성 절연층(140)은 기판(110)의 상부 모서리 부분까지 연장되어 형성되지 않으며, 기판(110)의 상부 모서리 주변의 상면은 노출된다. 또한, 광 반사성 절연층(140)은 적어도 하나의 홀(120h)에 노출된 제1 도전형 반도체층(121)을 부분적으로 노출시키는 제3 개구부(140a) 및 컨택 전극(130)을 부분적으로 노출시키는 제4 개구부(140b)를 포함할 수 있다.
광 반사성 절연층(140)의 제3 개구부(140a)는 적어도 하나의 홀(120h)에 노출된 제1 도전형 반도체층(121)을 부분적으로 노출시킨다. 이때, 홀(120h)의 측면은 광 반사성 절연층(140)에 덮여, 전기적 쇼트가 방지된다. 제3 개구부(140a)는 제1 도전형 반도체층(121)과 제1 패드 전극(151)의 전기적 접속을 허용하는 통로로 이용될 수 있다. 광 반사성 절연층(140)의 제4 개구부(140b)는 컨택 전극(130)을 부분적으로 노출시킨다. 제4 개구부(140b)는 컨택 전극(130)과 제2 패드 전극(153)의 전기적 접속을 허용하는 통로로 이용될 수 있다. 한편, 몇몇 실시예들에 있어서, 제4 개구부(140b)는 컨택 전극(130)의 제2 개구부(130b)의 위치에 대응하여 위치한다. 이때, 제4 개구부(140b)의 크기는 제2 개구부(130b)의 크기보다 크며, 이에 따라, 제4 개구부(140b)에는 컨택 전극(130)의 상면이 부분적으로 노출된다.
광 반사성 절연층(140)은 분포 브래그 반사기를 포함할 수 있다. 상기 분포 브래그 반사기는 굴절률이 서로 다른 유전체층들이 반복 적층되어 형성될 수 있으며, 예컨대, 상기 유전체층들은 TiO2 , SiO2, HfO2, ZrO2, Nb2O5, MgF2등을 포함할 수 있다. 몇몇 실시예들에서, 광 반사성 절연층(140)은 교대로 적층된 TiO2층/SiO2층의 구조를 가질 수 있다. 분포 브래그 반사기의 각 층은 특정 파장의 1/4의 광학 두께를 가질 수 있으며, 4 내지 20 페어(pairs)로 형성할 수 있다. 광 반사성 절연층(140)의 최상부층은 SiNx로 형성될 수 있다. SiNx로 형성된 층은 방습성이 우수하여, 발광 다이오드 칩을 습기로부터 보호할 수 있다.
광 반사성 절연층(140)이 분포 브래그 반사기를 포함하는 경우, 광 반사성 절연층(140)의 최하부 층은 분포 브래그 반사기의 막질을 향상시킬 수 있는 기반층 내지 계면층의 역할을 할 수 있다. 도 3의 확대도에 도시된 바와 같이, 광 반사성 절연층(140)은 상대적으로 두꺼운 두께를 갖는 계면층(141) 및 계면층(141) 상에 위치하는 굴절률이 서로 다른 유전체층들의 적층 구조(143)를 포함할 수 있다. 예컨대, 광 반사성 절연층(140)은 약 0.2㎛ 내지 1.0㎛ 두께의 SiO2로 형성된 계면층(141) 및 계면층(141) 상에 TiO2층/SiO2층이 소정 주기로 반복 적층된 적층 구조(143)를 포함할 수 있다.
상기 분포 브래그 반사기는 비교적 높은 가시광에 대한 반사율을 가질 수 있다. 상기 분포 브래그 반사기는 입사각이 0~60°이고, 파장이 400~700nm인 광에 대해 90% 이상의 반사율을 갖도록 설계될 수 있다. 상술한 반사율을 갖는 분포 브래그 반사기는 분포 브래그 반사기를 형성하는 복수의 유전체층들의 종류, 두께, 적층 주기등을 제어함으로써 제공될 수 있다. 이에 따라, 상대적으로 장파장의 광(예컨대, 550nm 내지 700nm) 및 상대적으로 단파장의 광(예컨대, 400nm 내지 550nm)에 대해 높은 반사율을 갖는 분포 브래그 반사기를 형성할 수 있다.
이와 같이, 분포 브래그 반사기가 넓은 파장대의 광에 대해 높은 반사율을 갖도록, 상기 분포 브래그 반사기는 다중 적층 구조를 포함할 수 있다. 즉, 상기 분포 브래그 반사기는 제1 두께를 갖는 유전체층들이 적층된 제1 적층 구조, 제2 두께를 갖는 유전체층들이 적층된 제2 적층 구조를 포함할 수 있다. 예를 들어, 상기 분포 브래그 반사기는 가시광의 중심 파장(약 550nm)의 광에 대해 1/4의 광학 두께보다 작은 두께를 갖는 유전체층들이 적층된 제1 적층 구조, 및 가시광의 중심 파장(약 550nm)의 광에 대해 1/4의 광학 두께보다 두꺼운 두께를 갖는 유전체층들이 적층된 제2 적층 구조를 포함할 수 있다. 나아가, 상기 분포 브래그 반사기는, 가시광의 중심 파장(약 550nm)의 광에 대해 1/4의 광학 두께보다 두꺼운 두께를 갖는 유전체층과 상기 광에 대해 1/4의 광학 두께보다 얇은 두께를 갖는 유전체층이 반복 적층된 제3 적층 구조를 더 포함할 수 있다.
광 반사성 절연층(140)은 기판(110)의 상면이 노출된 부분을 부분적으로 덮을 수 있다. 이때, 광 반사성 절연층(140)은 기판(110)의 상면이 노출된 부분의 돌출부(110p)들을 부분적으로 덮을 수 있다. 도 3의 확대도에 도시된 바와 같이, 광 반사성 절연층(140)은 노출된 돌출부(110p)들의 일부를 덮을 수 있다. 기판(110)의 상면을 덮는 광 반사성 절연층(140)의 표면은 기판(110)의 표면과 대체로 유사한 표면 프로파일을 가질 수 있다. 광 반사성 절연층(140)이 기판(110)의 노출된 돌출부(110p)들을 덮도록 형성됨으로써, 노출된 돌출부(110p)에 의해 산란된 광을 반사시켜 발광 다이오드 칩(100)의 발광 효율을 향상시킬 수 있다.
발광 구조체(120)의 상면 및 측면을 거의 전반적으로 덮는 광 반사성 절연층(140)의 분포 브래그 반사기에 광이 반사됨으로써, 상기 발광 다이오드 칩(100)의 발광 효율이 향상될 수 있다. 특히, 발광 다이오드 칩(100)의 전기적 특성을 향상시킬 수 있는 도전성 산화물을 포함하는 컨택 전극(130)을 투과한 광이 광 반사성 절연층(140)에 반사되어 기판(110)의 하부로 방출될 수 있다. 또한, 광 반사성 절연층(140)이 발광 구조체(120)의 측면까지 덮도록 형성되어, 발광 구조체(120)의 측면을 향하는 광 역시 광 반사성 절연층(140)에 반사되어 기판(110)의 하부로 방출시킬 수 있다. 또한, 발광 구조체(120) 주변의 기판(110)의 상면이 노출됨으로써, 광 반사성 절연층(140)이 기판(110)의 상면에 접하여 발광 구조체(120)의 측면을 더욱 안정적으로 덮어, 발광 구조체(120)의 측면을 통해 손실되는 광을 최소화할 수 있다.
한편, 광 반사성 절연층(140)이 기판(110)의 상면에 접하는 경우에도, 기판(110)의 상부 모서리 주변의 상면은 노출된다. 즉, 기판(110)의 상부 모서리는 광 반사성 절연층(140)과 이격된다. 이에 따라, 웨이퍼를 분할하여 복수의 발광 다이오드 칩(100)을 형성하는 과정에서, 기판(110)의 분할 과정(예컨대, 내부가공 다이싱, 스크라이빙 및/또는 브레이킹을 통한 기판(110)의 분할)에서 레이저 등에 의한 광 반사성 절연층(140)의 손상(예컨대, 박리, 깨짐 등)이 방지된다. 특히, 광 반사성 절연층(140)이 분포 브래그 반사기를 포함하는 경우, 광 반사성 절연층(140)이 손상되면 광 반사율이 저하될 수 있다. 본 실시예에 따르면, 이러한 광 반사성 절연층(140)의 손상으로 인한 발광 효율 저하를 방지할 수 있다. 이와 관련하여 후술하는 실시예에서 더욱 상세하게 설명한다.
제1 패드 전극(151)과 제2 패드 전극(153)은 광 반사성 절연층(140) 상에 위치한다. 제1 패드 전극(151)은 제3 개구부(140a)를 통해 제1 도전형 반도체층(121)과 오믹 컨택할 수 있고, 제2 패드 전극(153)은 제4 개구부(140b)를 통해 컨택 전극(130)과 전기적으로 연결될 수 있다. 컨택 전극(130)이 제2 개구부(130b)를 포함하는 경우, 제2 패드 전극(153)은 제2 도전형 반도체층(125)과 접촉될 수 있다. 다만, 이 경우, 제2 패드 전극(153)과 제2 도전형 반도체층(125) 간의 접촉 저항은 제2 패드 전극(153)과 컨택 전극(130) 간의 접촉 저항에 비해 높아, 제2 패드 전극(153)을 통해 도통되는 전류는 컨택 전극(130)으로 흐를 확률이 높다. 예컨대, 제2 패드 전극(153)과 제2 도전형 반도체층(125)은 쇼트키 컨택을 형성할 수 있다. 따라서, 제2 패드 전극(153)이 제2 도전형 반도체층(125)에 접촉함으로써 발생할 수 있는 전류 밀집(current crowding)이 최소화 될 수 있다.
제1 패드 전극(151) 및 제2 패드 전극(153)은 각각 그것들이 형성되는 부분의 하부면의 표면 프로파일에 대응하는 상면 프로파일을 가질 수 있다. 이에 따라, 제1 패드 전극(151)은 제3 개구부(140a) 상에 위치하는 오목부(151a)를 포함할 수 있고, 제2 패드 전극(153)은 제4 개구부(140b) 상에 위치하는 오목부(153a)를 포함할 수 있다. 이와 같이, 제1 및 제2 패드 전극(151, 153)의 하부에 단차를 갖는 표면이 형성되어, 제1 및 제2 패드 전극(151, 153)의 접촉 면적이 증가하고 접촉하는 부분에 단차가 발생하여 제1 및 제2 패드 전극(151, 153)의 박리가 방지될 수 있다. 특히, 컨택 전극(130)이 제2 개구부(130b)를 포함하는 경우, 제2 패드 전극(153)은 단턱부를 갖는 오목부(153a)가 형성되며, 더욱 효과적으로 제2 패드 전극(153)의 박리가 방지될 수 있다.
한편, 제1 패드 전극(151)과 제2 패드 전극(153)의 최단 이격거리(D1)는 상대적으로 매우 작게 형성될 수 있으며, 예를 들어, 약 3㎛ 내지 약 20㎛일 수 있다. 발광 구조체(120)의 측면을 덮는 광 반사성 절연층(140)을 안정적으로 형성할 수 있기 때문에, 이는, 후술하는 실시예에서 설명하는 바와 같이, 발광 다이오드 칩(100)을 제2 기판(300)에 본딩하는 본딩부(211, 213)가 발광 다이오드 칩(100)의 측면까지 덮도록 형성될 수 있다. 이에 따라, 제1 패드 전극(151)과 제2 패드 전극(153)의 최단 이격거리(D1)를 통한 공정 마진을 확보할 필요성이 없어서, 제1 패드 전극(151)과 제2 패드 전극(153)의 최단 이격거리(D1)를 최소한으로 감소시킬 수 있다. 또한, 본 실시예의 소형 발광 다이오드 칩(100)은 비교적 낮은 전류 밀도로 구동되므로, 제1 패드 전극(151)과 제2 패드 전극(153)의 최단 이격거리를 더욱 감소시킬 수 있다. 제1 패드 전극(151)과 제2 패드 전극(153)의 최단 이격거리(D1)를 상술한 범위로 형성함으로써, 발광 다이오드 칩(100)의 방열 효율을 향상시킬 수 있다. 이때, 제1 패드 전극(151)의 면적과 제2 패드 전극(153)의 면적의 합은 발광 다이오드 칩(100)의 수평 단면적의 약 80% 이상 95% 이상일 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 발광 장치를 설명하기 위한 단면도이다.
도 4를 참조하면, 상기 발광 장치는, 제2 기판(300), 제2 기판(300) 상에 위치하는 발광 다이오드 칩(100), 제1 본딩부(211) 및 제2 본딩부(213)를 포함한다.
제2 기판(300)은 발광 다이오드 칩(100)이 실장되는 영역을 제공할 수 있으며, 예컨대, 발광 다이오드 패키지의 기판 또는 발광 모듈의 기판 등일 수 있다. 제2 기판(300)은 베이스(310) 및 베이스(310) 상에 위치하는 제1 및 제2 도전성 패턴(321, 323)을 포함할 수 있다. 제2 기판(300)은 도전성 기판, 절연성 기판 또는 인쇄회로기판(PCB)을 포함할 수 있다. 예컨대, 도시된 바와 같이, 제2 기판(300)은 절연성 베이스(310), 베이스(310) 상에 위치하며, 서로 전기적으로 이격된 제1 및 제2 도전성 패턴(321, 323)을 포함할 수 있다. 예컨대, 제1 및 제2 도전성 패턴(321, 323)은 D3의 이격거리로 서로 이격되어 전기적으로 절연될 수 있다. 이때, 제1 및 제2 도전성 패턴(321, 323)은 각각 발광 다이오드 칩(100)의 제1 패드 전극(151) 및 제2 패드 전극(153)에 전기적으로 연결될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 제2 기판(300)은 발광 다이오드 칩(100)이 실장되는 영역을 제공하며, 발광 다이오드 칩(100)과 전기적 연결을 형성할 수 있는 구조를 갖는 경우이면 제한되지 않는다.
발광 다이오드 칩(100)은 제2 기판(300) 상에 위치하며, 제2 기판(300)과 전기적으로 연결된다. 발광 다이오드 칩(100)은 도 1 내지 도 3을 참조하여 설명한 다양한 실시예들에 따른 발광 다이오드 칩(100)일 수 있다.
제1 본딩부(211) 및 제2 본딩부(213)는 발광 다이오드 칩(100)과 제2 기판(300)의 사이에 위치하여, 발광 다이오드 칩(100)을 제2 기판(300)에 본딩함과 아울러, 전기적으로 서로 연결한다. 제1 본딩부(211)는 발광 다이오드 칩(100)의 제1 패드 전극(151)과 접촉하고, 제2 기판(300)의 제1 도전성 패턴(321)과 접촉할 수 있다. 이와 유사하게, 제2 본딩부(213)는 발광 다이오드 칩(100)의 제2 패드 전극(153)과 접촉하고, 제2 기판(300)의 제2 도전성 패턴(321)과 접촉할 수 있다. 제1 및 제2 본딩부(211, 213)는 발광 다이오드 칩(100)과 제2 기판(300)을 전기적으로 연결하고, 서로 본딩하는 물질이면 제한되지 않으며, 예컨대, 솔더를 포함할 수 있다.
또한, 제1 본딩부(211) 및 제2 본딩부(213) 중 적어도 하나는 발광 다이오드 칩(100)의 측면의 적어도 일부에 접촉할 수 있다. 일 실시예에서, 제1 본딩부(211) 및 제2 본딩부(213) 중 적어도 하나는 발광 구조체(120)의 측면을 덮는 광 반사성 절연층(140)의 측면의 적어도 일부를 덮을 수 있고, 나아가, 발광 구조체(120)의 주변에 노출된 기판(110)의 하면의 적어도 일부를 덮을 수 있으며, 더 나아가, 기판(110)의 측면의 적어도 일부를 더 덮을 수 있다.
이와 같이, 제1 본딩부(211) 및 제2 본딩부(213) 중 적어도 하나는 발광 다이오드 칩(100)의 측면의 적어도 일부에 접촉하도록 형성됨으로써, 제1 본딩부(211)와 제2 본딩부(213) 간의 최단 이격거리(D2)는 제1 패드 전극(151)과 제2 패드 전극(153) 간의 최단 이격거리(D1)에 비해 작을 수 있다. 따라서, D1이 비교적 작게 형성되더라도(예를 들어, 약 3㎛ 내지 20㎛), D2를 D1보다 크게 형성할 수 있으므로 발광 다이오드 칩(100)의 실장 시 전기적 쇼트가 발생하는 것을 방지할 수 있다. 특히, 발광 다이오드 칩(100)의 광 반사성 절연층(140)은 안정적으로 발광 구조체(120)의 측면을 덮으므로, 제1 본딩부(211) 및/또는 제2 본딩부(213)가 발광 다이오드 칩(100)의 측면에 접촉하더라도 전기적 문제가 발생하지 않는다. 특히, 광 반사성 절연층(140)은 기판(110)의 노출된 상면까지 연장되어 형성되므로, 발광 구조체(120)의 측면을 더욱 안정적으로 절연시킬 수 있어, 본딩부들(211, 213)과 발광 구조체(120)의 측면을 통한 전기적 쇼트가 방지된다. 또한, 본딩부들(211, 213)이 발광 다이오드 칩(100)에 접촉하는 면적이 증가하여 발광 다이오드 칩(100)이 더욱 안정적으로 실장될 수 있어, 발광 장치의 기계적 안정성이 향상될 수 있다. 나아가, 본딩부들(211, 213)이 발광 다이오드 칩(100)과 제2 기판(300) 사이에 개재되는 두께(즉, 발광 다이오드 칩(100)과 제2 기판(300) 사이의 이격거리)를 감소시킬 수 있으므로, 발광 장치를 더욱 소형화 및 슬림화할 수 있다.
도 5a 내지 도 10b는 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩(100)의 제조 방법을 설명하기 위한 평면도들 및 단면도들이다.
상술한 실시예들에서 설명한 구성과 실질적으로 동일한 구성에 대한 상세한 설명은 생략한다. 또한, 후술하는 실시예의 도면들에서, 두 개의 발광 다이오드 칩(100)을 제조하는 방법에 대해 도시하나, 본 발명은 이에 한정되지 않는다. 단일의 발광 다이오드 칩(100)을 제조하는 경우 및 대면적 웨이퍼 상에 세 개 이상의 복수의 발광 다이오드 칩(100)들을 형성하는 경우에도 후술하는 실시예들에 따른 발광 다이오드 칩(100)의 제조 방법이 적용될 수 있다. 각 도면들에 있어서, L1선은 단위 소자 영역(UD1)들의 경계선으로 정의된다. 즉, L1선을 기준으로 양측의 발광 구조체(120)들은 분리되어 두 개의 발광 다이오드 칩(100)로 제조될 수 있다. 또한, 각각의 단면도들은, 대응하는 평면도에서의 B-B'선에 대응하는 부분의 단면을 도시한다. 예컨대, 도 5a의 B-B'선에 대응하는 부분의 단면은 도 5b에 도시된다.
도 5a 및 도 5b를 참조하면, 기판(100) 상에 발광 구조체(120)를 형성한다. 발광 구조체(120)는 일반적으로 알려진 다양한 방법을 이용하여 성장될 수 있으며, 예를 들어, MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy) 또는 HVPE(Hydride Vapor Phase Epitaxy) 등의 기술을 이용하여 성장될 수 있다.
다음, 도 6a 내지 도 7b를 참조하면, 발광 구조체(120)에 적어도 하나의 홀(120h) 및 컨택 전극(130)을 형성한다. 나아가, 발광 구조체(120)를 부분적으로 제거하여, 기판(110)의 상면을 노출시키는 아이솔레이션 홈(120i)을 형성한다.
구체적으로 먼저, 도 6a 및 도 6b를 참조하면, 발광 구조체(120) 상에 컨택 전극(130)을 형성한다.
컨택 전극(130)은 발광 구조체(120)의 제2 도전형 반도체층(125) 상에 형성되어, 제2 도전형 반도체층(125)과 오믹 컨택을 형성할 수 있다. 컨택 전극(130)은 광 투과성 도전성 산화물 및/또는 광 투과성 금속을 포함할 수 있다. 예컨대, 컨택 전극(130)을 형성하는 것은, 스퍼터링 및/또는 전자성 증착과 같은 증착 방법을 잉용하여 제2 도전형 반도체층(125) 상에 ITO를 형성하는 것을 포함할 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 컨택 전극(130)을 형성하는 것은 ZnO 등과 같은 다른 다양한 종류의 광 투과성 도전성 산화물을 형성하는 것을 포함할 수 있으며, 도전성 산화물의 종류에 따라 다양한 제조 공정이 적용될 수 있다.
이어서, 도 7a 및 도 7b를 참조하면, 발광 구조체(120)를 패터닝하여, 제2 도전형 반도체층(125) 및 활성층(123)을 관통하는 적어도 하나의 홈(120h)을 형성한다. 나아가, 발광 구조체(120)를 패터닝하여, 제2 도전형 반도체층(125), 활성층(123) 및 제1 도전형 반도체층(121)을 관통하며 기판(110)의 상면을 노출시키는 아이솔레이션 홈(120i)을 형성한다. 발광 구조체(120)를 패터닝하는 것은, 예컨대, 건식 식각 및/또는 습식 식각 공정을 이용할 수 있다.
아이솔레이션 홈(120i)에 의해, 발광 구조체(120)는 각 단위 소자 영역(UD1) 상에 위치하는 복수의 발광 구조체(120)들로 분할된다. 따라서, 아이솔레이션 홈(120i)은 L1선을 따라 형성될 수 있다. 이와 같이, 아이솔레이션 홈(120i)을 형성하여 발광 구조체(120)를 복수의 단위 소자 영역(UD1) 상에 위치하는 복수의 발광 구조체(120)들로 분할함으로써, 기판(110)과 발광 구조체(120) 간의 열팽창계수 차이로 발생하는 스트레스가 완화될 수 있다. 이에 따라, 발광 다이오드 칩(100) 제조 시 발생하는 웨이퍼의 보우잉(bowing)을 감소시킬 수 있다.
컨택 전극(130)은 패터닝될 수 있으며, 컨택 전극(130)을 패터닝하는 것은 적어도 하나의 홈(120h)을 노출시키는 제1 개구부(130a)를 형성하는 것을 포함할 수 있다. 나아가, 컨택 전극(130)을 패터닝하는 것은 제2 도전형 반도체층(125)을 부분적으로 노출시키는 제2 개구부(130b)를 형성하는 것을 더 포함할 수 있다. 컨택 전극(130)을 패터닝하는 것은, 예컨대, 건식 식각 및/또는 습식 식각 공정을 이용할 수 있다.
상술한 실시예에서, 컨택 전극(130)을 먼저 형성하고 발광 구조체(120)를 패터닝하는 것으로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 다양한 실시예들에서, 발광 구조체(120)를 먼저 패터닝한 후, 제2 도전형 반도체층(125) 상에 컨택 전극(130)을 형성할 수도 있다.
이어서, 도 8a 및 도 8b를 참조하면, 발광 구조체(120)의 상면 및 측면을 덮되, 제3 개구부(140a) 및 제4 개구부(140b)를 포함하는 광 반사성 절연층(140)을 형성한다.
광 반사성 절연층(140)을 형성하는 것은, 굴절률이 서로 다른 물질이 교대로 적층된 분포 브래그 반사기를 형성하는 것을 포함할 수 있다. 예를 들어, 광 반사성 절연층(140)을 형성하는 것은, 스퍼터링과 같은 공지의 증착 방법을 이용하여 SiO2층과 TiO2층을 교대로 반복 적층하는 것을 포함할 수 있다. 또한, 광 반사성 절연층(140)을 형성하는 것은, 발광 구조체(120)의 상면과 측면, 및 아이솔레이션 홈(120i)을 덮는 분포 브래그 반사기를 형성하고, 상기 분포 브래그 반사기를 패터닝하여 제3 개구부(140a), 제4 개구부(140b)를 형성함과 아울러, 아이솔레이션(120i) 홈의 기판(110)의 상면을 노출시킬 수 있다. 따라서, 일 단위 소자 영역(UD1)의 발광 구조체(120)를 덮는 광 반사성 절연층(140)은 인접하는 다른 단위 소자 영역(UD1)의 발광 구조체(120)를 덮는 광 반사성 절연층(140)과 서로 이격된다.
다음, 도 9a 및 도 9b를 참조하면, 광 반사성 절연층(140) 상에 제1 패드 전극(151) 및 제2 패드 전극(153)을 형성할 수 있다.
제1 패드 전극(151)은 광 반사성 절연층(140)의 제3 개구부(140a)를 통해 제1 도전형 반도체층(121)과 접촉될 수 있으며, 오믹 컨택할 수 있다. 이와 유사하게, 제2 패드 전극(153)은 광 반사성 절연층(140)의 제4 개구부(140b)를 통해 컨택 전극(130)과 접촉 및 전기적으로 연결될 수 있다. 제1 및 제2 패드 전극(151, 153)은 동일 공정으로 함께 형성될 수 있으며, 예를 들어, 증착 및/또는 도금 공정을 통해 형성된 후, 사진/식각 기술 또는 리프트 오프 기술을 통해 패터닝될 수 있다.
이어서, 도 10a 및 도 10b를 참조하면, 기판(110)의 일부분(110a)을 제거함으로써, 기판(110)의 두께를 감소시킬 수 있다. 이에 따라, 복수의 단위 소자 영역(UD1)의 두께가 T1만큼 얇아질 수 있다. 이 후, L1을 따라 기판(110)을 분할함으로써, 도 1 내지 도 3에 도시된 바와 같은 복수의 발광 다이오드 칩(100)이 제공될 수 있다.
기판(110)의 일부분(110a)을 제거하는 것은, 물리적 및/또는 화학적 방법을 통해 기판(110)을 부분적으로 제거하는 것을 포함할 수 있다. 예를 들어, 기판(110)은 래핑, 그라인딩 등의 방법을 이용하여 부분적으로 제거될 수 있다. 기판(110)의 두께를 감소시키면, 열 팽창 계수 차이로 인하여 웨이퍼가 보우잉된 상태에서 웨이퍼를 지지하는 기판(110)이 얇아짐으로써 스트레스가 증가한다. 이에 따라, 발광 구조체(120)에 인가되는 스트레스가 증가하여 발광 구조체(120)에 손상이 발생할 가능성이 높다. 그러나 본 실시예에 따르면, 기판(110)의 두께를 감소시키기 전에, 발광 구조체(120)를 복수의 발광 구조체(120)로 분할하는 아이솔레이션 홈(120i)을 형성함으로써, 보우잉을 완화시키고, 스트레스를 완화시켜 기판(110)의 두께 감소에 의해 발생할 수 있는 발광 구조체(120)의 손상을 방지할 수 있다. 특히, 상대적으로 크기가 작은 단위 소자 영역(UD1)들로 인하여, 스트레스가 더욱 감소될 수 있어, 각 단위 소자 영역(UD1)의 두께는 약 90㎛ 이하의 두께로 감소될 수 있다.
기판(110)을 L1선을 따라 분할하는 것은, 스크라이빙 및 브레이킹 공정을 통해 기판(110)을 분리하는 것을 포함할 수 있다. 이때, 스크라이빙 공정은, 내부 가공 레이저(예컨대, 스텔스 레이저)를 이용하여 기판(110)을 내부 가공하는 것을 포함할 수 있다. 이때, 내부 가공 레이저를 이용하는 경우, 기판(110)의 적어도 일 측면에는 수평 방향으로 연장된 띠 형상을 가지는 적어도 하나의 개질 영역(111)이 형성될 수 있다.
본 실시예에 따르면, 아이솔레이션 홈(120i)이 L1선을 따라 형성되고, 광 반사성 절연층(140)들이 아이솔레이션 홈(120i)이 노출되도록 서로 이격된다. 이에 따라, 기판(110)의 분할 과정에서 레이저 등에 의해 광 반사성 절연층(140)이 영향을 받거나 손상되지 않으므로, 광 반사성 절연층(140)에 의한 광 반사성 절연층(140)의 손상(예컨대, 박리, 깨짐 등)이 방지된다. 특히, 광 반사성 절연층(140)이 분포 브래그 반사기를 포함하는 경우, 광 반사성 절연층(140)이 손상되면 광 반사율이 저하될 수 있다. 본 실시예의 제조 방법에 따르면, 이러한 광 반사성 절연층(140)의 손상으로 인하여 제조된 발광 다이오드 칩(100)의 발광 효율 저하를 방지할 수 있다.
상술한 실시예들에 따른 발광 다이오드 칩(100) 및 발광 장치는 기판(110)의 상면이 노출되는 부분을 포함하여, 발광 다이오드 칩(100)의 제조 과정에서의 웨이퍼 보우잉을 감소시킨다. 이에 따라, 웨이퍼 보우잉의 정도가 비교적 작으므로, 상술한 바와 같이 기판(110)의 두께를 감소시킬 수 있고, 발광 다이오드 칩(100)의 제조 수율을 향상시킬 수 있다. 따라서, 소형화 및 슬림화되고 신뢰성이 높은 발광 다이오드 칩(100) 및 발광 장치가 제공된다. 또한, 광 반사성 절연층(140)이 발광 구조체(120)의 측면을 덮으며 기판(110)의 노출된 상면, 특히, 기판(110)의 돌출부(110p)까지 더 덮도록 연장되어 형성됨으로써, 발광 다이오드 칩(100)의 발광 효율을 향상시킬 수 있다. 또한, 이러한 광 반사성 절연층(140)을 통해 본딩부(211, 213)가 발광 다이오드 칩(100)의 측면까지 덮을 수 있어, 발광 장치가 소형화될 수 있고, 발광 장치의 기계적 안정성이 향상될 수 있다.
이와 같이, 실시예들에 따른 발광 장치는 기계적 안정성 및 발광 효율이 우수하고, 소형화 및 슬림화되어 있으므로, 휴대용 전자 장치에 유리하게 적용될 수 있다. 일례로, 얇은 두께가 요구되는 페이퍼 라이팅 보드(paper writing board)에 상기 발광 장치 또는 발광 다이오드 칩(100)이 적용될 수 있다. 또 다른 예로서, 키보드와 같은 입력 장치에 상기 발광 장치가 적용되는 경우, 상기 발광 장치의 키패드의 아래에 위치하여 키패드를 발광시킬 수 있다. 이러한 입력 장치에서, 키패드는 반복적인 외부의 스트레스를 받는다(예를 들어, 입력을 위한 가압). 또한, 휴대용 입력 장치는 얇은 두께 및 작은 크기가 요구된다. 실시예들에 따른 발광 장치는 소형화 및 슬림화되어 있어 슬림한 휴대용 입력 장치에 적합하며, 기계적 안정성이 우수하여 키보드의 작동(예를 들어, 키패드에 가해지는 압력)에 의해 발광 장치의 불량이 발생할 확률이 매우 적다.
도 11a 내지 도 13은 본 발명의 다른 실시예들에 따른 전자 장치를 설명하기 위한 사시도, 평면도, 단면도 및 회로도이다. 도 12는 키패드들(440) 중 각 단위 키패드(440u)를 설명하기 위한 단면도이고, 도 13은 키패드(440u)의 동작에 따른 발광부(460)의 동작의 예시를 설명하기 위한 회로도이다.
도 11a를 참조하면, 전자 장치(10)는 입력 장치(400)를 포함한다. 예컨대, 전자 장치(10)는 도 11a에 도시된 바와 같은, 노트북 컴퓨터일 수 있고, 입력 장치(400)는 키보드일 수 있다. 상기 전자 장치(10)는 기본 프레임을 구성하는 하우징(12), 디스플레이(10) 및 입력 장치(400)를 포함할 수 있다. 이때, 입력 장치(400)는 전자 장치(10)와 일체로 형성될 수 있다. 한편, 다양한 실시예에서, 입력 장치(400)는 별로도 분리될 수도 있다. 도 11b에 도시된 바와 같이, 입력 장치(400)는 개별적으로 전자 장치를 구성할 수도 있다. 다만, 본 실시예의 전자 장치(10)는 일례에 해당하며, 입력 장치(400)를 포함하는 경우이면 본 발명의 발광 다이오드 칩 및/또는 발광 장치가 적용될 수 있다. 예컨대, 입력 장치(400)를 포함하는 데스크톱 컴퓨터, 검출 기기, 통신 기기 등 다양한 전자 장치들이 본 발명에 포함될 수 있다.
도 11a 및 도 11b에 도시된 바와 같이, 입력 장치(400)는 키패드(440) 및 발광부(460)를 포함하고, 나아가, 하우징(12 또는 410), 입력 구조물(420), 백라이트(430)를 더 포함할 수 있다.
하우징(12 또는 410)은 입력 장치(400)의 외부 프레임을 구성할 수 있으며, 입력 구조물(420), 백라이트(430) 및 키패드(440)를 지지하는 역할을 한다. 입력 구조물(420)은 사용자의 키패드(440) 컨트롤에 따른 다양한 입력 신호를 수신 및 송신하는 역할을 할 수 있다. 입력 구조물(420)은 키패드(440)들의 아래에 위치할 수 있으며, 다양한 공지의 구조를 가질 수 있다. 백라이트(430)는 키보드와 같은 입력 장치(400)의 시감도를 향상시키기 위해 및/또는 입력 장치(400)에 추가적인 기능성을 제공하기 위해 아래로부터 키패드(440)를 조명할 수 있다. 백라이트(430)는 상술한 실시예들에 따른 발광 다이오드 칩 및/또는 발광 장치를 포함할 수 있다. 백라이트(430)는 키패드(440)들을 둘러싸는 형태로 배치될 수도 있고, 이와 달리, 키패드(440)들의 아래에 배치될 수도 있다. 다만, 백라이트(430)는 생략될 수도 있다.
일 실시예에서, 발광부(460)는 복수의 키패드(440)들 중 적어도 하나의 키패드(440)의 아래에 위치할 수 있다. 이때, 키패드(440)는 표면에 형성된 발광 영역을 포함할 수 있으며, 발광부(460)에서 방출된 광은 키패드(440)의 발광 영역을 통해 방출될 수 있다. 도 12를 참조하면, 단위 키패드(440)는 회로 기판(411) 상에 위치하며, 지지부(450)에 의해 지지된다. 이때, 회로 기판(411)과 지지부(450)는 입력 구조물(420)에 포함될 수 있으며, 사용자가 키패드(440)에 신호(예컨대, 압력 또는 터치를 통한 입력)를 전달하면, 지지부(450)와 회로 기판(411)을 통해 상기 신호가 입력될 수 있다. 발광부(460)는 회로 기판(411) 상에 위치하며, 키패드(440)의 아래에 위치할 수 있다. 발광부(460)는 키패드(440)의 입력 신호에 따라 온/오프가 제어될 수 있다. 예를 들어, 도 13에 도시된 바와 같이, 키패드(440)의 입력 신호에 따라 스위치(SWkey)가 온/오프될 수 있고, 이에 따라 회로의 저항(Rkey)이 연결 또는 개방되어 발광부(460)에 인가되는 전류가 제어된다. 이와 같은 동작을 통해, 사용자가 키패드(440)에 압력을 가하여 신호가 입력되면, 발광부(460)가 온(on) 상태로 동작함으로써, 압력을 받아 입력되는 키패드(440)들의 발광 영역을 통해 광이 방출될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 다양한 실시예들이 가능하다. 다른 실시예들로서, 발광부(460)는 상시 온(on) 상태로 유지하되, 사용자가 키패드(440)에 압력을 가하여 신호가 입력되면, 발광부(460)가 오프(off) 상태로 동작함으로써, 키패드(440)들의 발광 영역이 암전되는 형태로 구동될 수도 있다. 또한 다른 실시예들로서, 사용자가 키패드(440)에 압력을 가하여 신호가 입력되면, 발광부(460)의 광도가 가변적으로 변하도록 동작함으로써, 압력을 받아 입력되는 키패드(440)들의 발광 영역의 광도가 변화하는 형태로 구동될 수도 있다.
이러한 키패드(440)의 아래에 위치하는 발광부(460)는 상술한 실시예들에서 설명한 발광 다이오드 칩 및/또는 발광 장치를 포함할 수 있다. 전자 기기의 슬림화 및 소형화에 따라, 입력 장치(400)의 매우 얇은 두께가 요구되므로, 소형 발광 다이오드 칩 및/또는 소형 발광 장치가 적용될 수 있다. 특히, 휴대용 키보드와 같은 입력 장치, 경량 노트북과 같은 전자 장치의 입력 장치에 본 발명의 소형 발광 다이오드 칩 및/또는 소형 발광 장치를 적용함으로써, 발광부(460)의 크기 증가에 따른 전자 장치의 부피를 증가를 방지할 수 있어, 상기 전자 장치들의 휴대성을 향상시킬 수 있다. 또한, 키패드(440)의 아래에 위치하는 발광부(460)는 키패드(440)의 입력에 따라 지속적인 스트레스를 받고, 이러한 스트레스는 발광부(460)의 발광 장치 또는 발광 다이오드 칩(100)에 전달되어 발광부(460)의 불량을 일으킬 수 있다. 그러나 상기 입력 장치(400)는 기계적 안정성이 우수한 본 실시예들의 발광 다이오드 칩(100) 또는 발광 장치를 포함하므로, 키패드(440)의 지속적인 동작에 따른 발광부(460)의 불량을 방지할 수 있다.
상술한 실시예에서, 본 발명의 다양한 실시예들에 따른 발광 다이오드 칩 및/또는 발광 장치가 전자 장치의 입력 장치에 적용된 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 상기 발광 다이오드 칩 및/또는 발광 장치는 소형 발광부가 요구되는 다른 다양한 전자 장치에도 적용될 수 있으며, 예를 들어, 조명 기기, 디스플레이 장치 등에도 적용될 수 있다.

Claims (13)

  1. 상면에 형성된 복수의 돌출부들을 포함하는 기판;
    상기 기판 상에 위치하며, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층, 및 상기 제1 및 제2 도전형 반도체층의 사이에 위치하는 활성층을 포함하고, 상기 제2 도전형 반도체층 및 상기 활성층을 제거하여 상기 제1 도전형 반도체층의 일부를 노출시키는 발광 구조체;
    상기 제2 도전형 반도체층 상에 적어도 부분적으로 위치하며, 상기 제2 도전형 반도체층에 오믹 컨택하는 광 투과성 도전성 산화물을 포함하는 컨택 전극;
    상기 발광 구조체의 측면 및 상면을 덮으며, 상기 노출된 제1 도전형 반도체층 상부에 형성된 제1 개구부 및 상기 컨택 전극을 부분적으로 노출시키는 제2 개구부를 포함하는 광 반사성 절연층;
    상기 광 반사성 절연층 상에 위치하며, 상기 제1 개구부를 통해 상기 제1 도전형 반도체층과 전기적으로 연결된 제1 패드 전극; 및
    상기 광 반사성 절연층 상에 위치하며, 상기 제2 개구부를 통해 상기 컨택 전극과 전기적으로 연결된 제2 패드 전극을 포함하고,
    상기 기판 상면의 일부는 상기 발광 구조체의 주변에 노출되고, 상기 광 반사성 절연층은 상기 발광 구조체의 주변에 노출된 기판의 상면 및 상기 복수의 돌출부들과 접하되, 노출된 기판의 상면 및 복수의 돌출부들은 상기 제1 도전형 반도체층을 둘러싸며,
    상기 제1 패드 전극은 상기 광 반사성 절연층의 상면 및 상기 제1 개구부 내의 측벽에 접하고,
    상기 제2 패드 전극은 상기 광 반사성 절연층의 상면 및 상기 제2 개구부 내의 측벽에 접하고,
    상기 제1 패드 전극은 상기 제1 개구부를 모두 덮으며,
    상기 제2 패드 전극은 상기 제1 개구부 및 상기 제1 패드 전극과 중첩하지 않도록 상기 제1 개구부 및 상기 제1 패드 전극으로부터 수평 방향으로 이격되고,
    상기 기판은 적어도 일 측면에서 수평 방향으로 연장된 띠 형상을 가지는 하나의 개질 영역을 갖되, 상기 노출된 상기 기판 상면의 일부는 상기 개질 영역과 중첩되는 영역을 갖는 발광 다이오드 칩.
  2. 청구항 1에 있어서,
    상기 발광 다이오드 칩의 두께는 40㎛ 이상인 발광 다이오드 칩.
  3. 청구항 1에 있어서,
    상기 발광 다이오드 칩의 두께는 90㎛ 이하인 발광 다이오드 칩.
  4. 청구항 1에 있어서,
    상기 발광 다이오드 칩의 수평 단면적은 65000㎛2 이하인 발광 다이오드 칩.
  5. 청구항 1에 있어서,
    상기 제1 패드 전극 및 상기 제2 패드 전극의 면적의 합은, 상기 발광 다이오드 칩의 수평 면적의 80% 이상 95% 이하인 발광 다이오드 칩.
  6. 청구항 5에 있어서,
    상기 제1 패드 전극 및 제2 패드 전극의 최단 이격거리는 3㎛ 내지 20㎛인 발광 다이오드 칩.
  7. 청구항 1에 있어서,
    상기 기판의 상면에 노출된 돌출부들 중 일부는 상기 광 반사성 절연층에 덮이는 발광 다이오드 칩.
  8. 청구항 7에 있어서,
    상기 기판의 상면에 노출된 돌출부들 중 나머지 일부는 노출되는 발광 다이오드 칩.
  9. 청구항 1에 있어서,
    상기 제1 패드 전극은 상면에 형성되며, 상기 제1 개구부의 위치에 대응하여 위치하는 오목부를 포함하고,
    상기 제2 패드 전극은 상면에 형성되며, 상기 제2 개구부의 위치에 대응하여 위치하는 오목부를 포함하는 발광 다이오드 칩.
  10. 청구항 1에 있어서,
    상기 컨택 전극의 두께는 3000Å 이하인 발광 다이오드 칩.
  11. 청구항 1에 있어서,
    상기 제1 패드 전극과 상기 제2 패드 전극은 동일 물질로 구성되는 발광 다이오드 칩.
  12. 청구항 1에 있어서,
    상기 발광 다이오드 칩의 구동 전류의 전류 밀도는 250mA/mm2 이하인 발광 다이오드 칩.
  13. 청구항 1에 있어서,
    상기 발광 다이오드 칩은 디스플레이 장치에 적용되는 것을 특징으로 하는 발광 다이오드 칩.
KR1020220127804A 2015-10-16 2022-10-06 소형 발광 다이오드 칩, 이를 포함하는 발광 장치 및 전자 장치 KR20220147544A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220127804A KR20220147544A (ko) 2015-10-16 2022-10-06 소형 발광 다이오드 칩, 이를 포함하는 발광 장치 및 전자 장치

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020150144997A KR20170045067A (ko) 2015-10-16 2015-10-16 소형 발광 다이오드 칩, 이를 포함하는 발광 장치 및 전자 장치
KR1020180057877A KR102323828B1 (ko) 2015-10-16 2018-05-21 소형 발광 다이오드 칩, 이를 포함하는 발광 장치 및 전자 장치
KR1020210149298A KR102453827B1 (ko) 2018-05-21 2021-11-03 소형 발광 다이오드 칩, 이를 포함하는 발광 장치 및 전자 장치
KR1020220127804A KR20220147544A (ko) 2015-10-16 2022-10-06 소형 발광 다이오드 칩, 이를 포함하는 발광 장치 및 전자 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020210149298A Division KR102453827B1 (ko) 2015-10-16 2021-11-03 소형 발광 다이오드 칩, 이를 포함하는 발광 장치 및 전자 장치

Publications (1)

Publication Number Publication Date
KR20220147544A true KR20220147544A (ko) 2022-11-03

Family

ID=62628283

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180057877A KR102323828B1 (ko) 2015-10-16 2018-05-21 소형 발광 다이오드 칩, 이를 포함하는 발광 장치 및 전자 장치
KR1020220127804A KR20220147544A (ko) 2015-10-16 2022-10-06 소형 발광 다이오드 칩, 이를 포함하는 발광 장치 및 전자 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020180057877A KR102323828B1 (ko) 2015-10-16 2018-05-21 소형 발광 다이오드 칩, 이를 포함하는 발광 장치 및 전자 장치

Country Status (1)

Country Link
KR (2) KR102323828B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878600A (zh) * 2018-06-21 2018-11-23 厦门乾照光电股份有限公司 发光二极管的倒装芯片及其制造方法
KR102624112B1 (ko) * 2018-10-23 2024-01-12 서울바이오시스 주식회사 플립칩형 발광 다이오드 칩
KR102673667B1 (ko) * 2019-03-27 2024-06-12 서울바이오시스 주식회사 발광 다이오드 칩
US20220123184A1 (en) * 2020-10-16 2022-04-21 Seoul Viosys Co., Ltd. Unit pixel having light emitting device, method of fabricating the same, and displaying apparatus having the same
US20230122492A1 (en) * 2021-10-14 2023-04-20 Lumileds Llc Narrowband reflector for micro-led arrays

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2870210B2 (ja) * 1991-04-16 1999-03-17 富士通株式会社 発光素子付薄型キーボードと発光素子実装方法
JP4507358B2 (ja) * 2000-06-16 2010-07-21 日亜化学工業株式会社 光半導体素子
DE102007019776A1 (de) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente
KR101883842B1 (ko) * 2011-12-26 2018-08-01 엘지이노텍 주식회사 발광소자 및 이를 포함하는 조명시스템
KR102013364B1 (ko) * 2012-12-06 2019-10-21 서울바이오시스 주식회사 발광 다이오드 및 그것의 어플리케이션

Also Published As

Publication number Publication date
KR20180059406A (ko) 2018-06-04
KR102323828B1 (ko) 2021-11-10

Similar Documents

Publication Publication Date Title
CN109920894B (zh) 发光装置
US10359153B2 (en) Light emitting diode chip having a small area and slim thickness, light emitting device and electronic device including the same
US10126831B2 (en) Compact light emitting diode chip, light emitting device and electronic device including the same
KR102323828B1 (ko) 소형 발광 다이오드 칩, 이를 포함하는 발광 장치 및 전자 장치
CN102194958B (zh) 发光器件和发光器件封装
US9263652B2 (en) Semiconductor light-emitting device
US20110204403A1 (en) Light emitting device, light emitting device package, and lighting system
CN102163670B (zh) 发光器件、发光器件封装以及照明系统
KR20170045067A (ko) 소형 발광 다이오드 칩, 이를 포함하는 발광 장치 및 전자 장치
KR101873501B1 (ko) 소형 발광 다이오드 칩, 이를 포함하는 발광 장치 및 전자 장치
KR20130006952A (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
US11342488B2 (en) Light emitting diode chip and light emitting diode device
KR102673667B1 (ko) 발광 다이오드 칩
KR101894046B1 (ko) 소형 발광 다이오드 칩 및 그것을 포함하는 발광 장치
KR102453827B1 (ko) 소형 발광 다이오드 칩, 이를 포함하는 발광 장치 및 전자 장치
KR20130014255A (ko) 발광 소자, 발광 소자 제조방법 및 조명 시스템
KR20130005837A (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
US20210336090A1 (en) Light-emitting device and manufacturing method thereof
CN113130713A (zh) 发光元件及其制造方法
CN113380932B (zh) 覆晶式发光二极管的结构及其制造方法
US20230317765A1 (en) Light-emitting device
KR20130005589A (ko) 발광 소자, 발광 소자 패키지, 라이트 유닛, 발광 소자 제조방법
KR101895300B1 (ko) 반도체 발광 소자
TWI799231B (zh) 發光元件及其製造方法
TW202141814A (zh) 發光元件及其製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E601 Decision to refuse application