KR20220143014A - 반도체 고장 해석 장치 및 반도체 고장 해석 방법 - Google Patents

반도체 고장 해석 장치 및 반도체 고장 해석 방법 Download PDF

Info

Publication number
KR20220143014A
KR20220143014A KR1020227026608A KR20227026608A KR20220143014A KR 20220143014 A KR20220143014 A KR 20220143014A KR 1020227026608 A KR1020227026608 A KR 1020227026608A KR 20227026608 A KR20227026608 A KR 20227026608A KR 20220143014 A KR20220143014 A KR 20220143014A
Authority
KR
South Korea
Prior art keywords
unit
optical system
semiconductor device
marking
target
Prior art date
Application number
KR1020227026608A
Other languages
English (en)
Inventor
마사타카 이케스
신스케 스즈키
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Publication of KR20220143014A publication Critical patent/KR20220143014A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/265—Contactless testing
    • G01R31/2656—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/303—Contactless testing of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Laser Beam Processing (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

반도체 고장 해석 장치(1)는, 반도체 디바이스(D)의 고장 개소를 해석하는 해석부(10)와, 반도체 디바이스(D)에 레이저 광을 조사하는 마킹부(20)와, 반도체 디바이스(D)를 유지함과 아울러 얼라인먼트 타겟(50)이 마련된 웨이퍼 척(32)이 해석부(10) 및 마킹부(20)에 대하여 상대적으로 이동하는 디바이스 배치부(30)와, 해석부(10), 마킹부(20) 및 디바이스 배치부(30)에 명령을 출력하는 제어부(41b)를 구비한다. 제어부(41b)는, 해석부(10)가 얼라인먼트 타겟(50)을 촬상 가능한 위치로 웨이퍼 척(32)을 이동시킨 후에, 얼라인먼트 타겟(50)을 기준으로 하여, 마킹부(20)를 해석부(10)에 맞추는 얼라인먼트 명령을 출력하고, 마킹부(20)와 해석부(10)의 위치 관계를 유지한 상태에서, 반도체 디바이스(D)에 레이저 광을 조사시킨다.

Description

반도체 고장 해석 장치 및 반도체 고장 해석 방법
본 발명은, 반도체 고장 해석 장치 및 반도체 고장 해석 방법에 관한 것이다.
반도체 디바이스를 해석하는 기술로서, 고장 개소가 특정되었을 경우에, 고장 개소의 주위에서의 여러 곳에 대하여, 레이저 광의 조사에 의해서 마크를 붙이는 기술이 있다. 고장 해석에서의 후공정에서는, 마크에 기초하여, 고장 개소를 용이하게 파악할 수 있다. 따라서, 이러한 기술은, 극히 유효하다.
특허문헌 1은, 반도체 디바이스의 해석 장치를 개시한다. 특허문헌 1이 개시하는 해석 장치는, 반도체 디바이스의 고장 개소를 해석하는 구성과, 고장 개소의 주위에 마크를 붙이는 구성을 갖는다. 해석 장치는, 우선, 고장 개소를 검출하는 구성과 마크를 붙이는 구성과의 위치 맞춤을 행한다. 다음으로, 해석 장치는, 고장 개소를 검출하는 구성을 반도체 디바이스에 대하여 이동시키면서, 고장 개소를 해석한다. 고장 개소를 검출하는 구성이 고장 개소의 위치를 특정한 때, 해석 장치는, 마크를 붙이는 구성을 고장 개소의 위치까지 이동시킨다.
일본 특허 공개 2016-148550호 공보
고장 해석의 후공정에서는, 마크에 기초하여 고장 개소의 위치를 특정한다. 따라서, 마크는, 고장 개소의 위치를 정확히 나타내는 것이 요구된다. 한편, 장치의 구성 요소를 이동시키는 XY 스테이지와 같은 이동 기구는, 고정밀도의 것이었다 해도, 이동 지령값이 나타내는 위치와 실제의 위치에 약간의 오차가 생긴다. 약간의 오차라도, 실제의 고장 개소의 위치에 대하여 마크가 나타내는 고장 개소의 위치가 어긋날 가능성이 있다. 즉, 실제의 고장 개소의 위치와 마크가 나타내는 고장 개소의 위치와의 어긋남은, 이동 기구의 정밀도에 의존한다.
본 발명은, 고장 개소의 위치와 마크가 나타내는 고장 개소의 위치와의 어긋남을 저감하는 것이 가능한 반도체 고장 해석 장치 및 반도체 고장 해석 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 형태인 반도체 고장 해석 장치는, 반도체 디바이스로부터 제1 광학계를 통해 제1 광을 제1 광 검출부가 받고, 제1 광학계가 반도체 디바이스에 대하여 제1 구동부에 의해서 상대적으로 이동하는 해석부와, 반도체 디바이스로부터 제2 광학계를 통해 제2 광을 제2 광 검출부가 받음과 아울러, 반도체 디바이스에 대하여 제2 광학계를 통해 레이저 광을 조사하고, 제2 광학계가 반도체 디바이스에 대하여 제2 구동부에 의해서 상대적으로 이동하는 마킹부와, 해석부와 마킹부와의 사이에 배치되어, 반도체 디바이스를 유지함과 아울러, 제1 광학계의 광축과 제2 광학계의 광축과의 위치 맞춤을 위한 타겟이 마련된 척을 갖고, 척이 해석부 및 마킹부에 대하여 제3 구동부에 의해서 상대적으로 이동하는 디바이스 배치부와, 해석부, 마킹부 및 디바이스 배치부에 명령을 출력하는 제어부를 구비한다. 타겟은, 타겟의 일방의 측으로부터 제1 광 검출부에 의해서 검출 가능함과 아울러, 타겟의 타방의 측으로부터 제2 광 검출부에 의해서 검출 가능하다. 제어부는, 제1 광 검출부가 타겟을 검출 가능한 위치에 척을 이동시킨 후에, 타겟을 기준으로 하여, 제2 광학계의 광축을 제1 광학계의 광축에 맞추는 얼라인먼트 명령을 마킹부 및 디바이스 배치부에 출력하고, 제1 광학계의 광축과 제2 광학계의 광축과의 위치 관계를 유지한 상태에서, 반도체 디바이스에 설정되는 마킹 위치에 레이저 광을 조사시키는 마킹 명령을 마킹부 및 디바이스 배치부에 출력한다.
본 발명의 다른 형태는, 반도체 고장 해석 장치를 이용하여 반도체 디바이스를 해석하는 반도체 고장 해석 방법이다. 반도체 고장 해석 장치는, 반도체 디바이스로부터 제1 광학계를 통해 제1 광을 제1 광 검출부가 받고, 제1 광학계가 반도체 디바이스에 대하여 제1 구동부에 의해서 상대적으로 이동하는 해석부와, 반도체 디바이스로부터 제2 광학계를 통해 제2 광을 제2 광 검출부가 받음과 아울러, 반도체 디바이스에 대하여 제2 광학계를 통해 레이저 광을 조사하고, 제2 광학계가 반도체 디바이스에 대하여 제2 구동부에 의해서 상대적으로 이동하는 마킹부와, 해석부와 마킹부와의 사이에 배치되어, 반도체 디바이스를 유지함과 아울러, 제1 광학계의 광축과 제2 광학계의 광축과의 위치 맞춤을 위한 타겟이 마련된 척을 갖고, 척이 해석부 및 마킹부에 대하여 제3 구동부에 의해서 상대적으로 이동하는 디바이스 배치부와, 해석부, 마킹부 및 디바이스 배치부에 명령을 출력하는 제어부를 구비한다. 타겟은, 타겟의 일방의 측으로부터 제1 광 검출부에 의해서 검출 가능함과 아울러, 타겟의 타방의 측으로부터 제2 광 검출부에 의해서 검출 가능하다. 반도체 고장 해석 방법은, 제1 광 검출부가 타겟을 검출 가능한 위치에 척을 이동시킨 후에, 타겟을 기준으로 하여, 제2 광학계의 광축을 제1 광학계의 광축에 맞추는 얼라인먼트 공정과, 제1 광학계의 광축과 제2 광학계의 광축과의 위치 관계를 유지한 상태에서, 반도체 디바이스에 설정되는 마킹 위치에 레이저 광을 조사시키는 마킹 공정을 갖는다.
반도체 고장 해석 장치 및 반도체 고장 해석 방법에서는, 우선, 마킹부가 갖는 제2 광학계의 광축을, 척에 마련된 타겟에 기초하여 해석부가 갖는 제1 광학계의 광축에 맞춘다. 그 후, 제1 광학계의 광축과 제2 광학계의 광축과의 위치 관계를 유지한 상태에서, 반도체 디바이스에 설정되는 마킹 위치에 레이저 광을 조사시킨다. 즉, 제1 광학계의 광축과 제2 광학계의 광축을 맞춘 후에는, 제1 광학계 및 제2 광학계는, 일방이 타방에 대하여 상대적으로 이동하지 않는다. 따라서, 이동에 의해서 생길 가능성이 있는 이동 지령값이 나타내는 위치와 실제의 위치와의 어긋남은 생기지 않는다. 그 결과, 해석부가 나타내는 고장 개소의 위치에 대하여, 마크가 나타내는 고장 개소의 위치의 어긋남을 저감할 수 있다.
일 형태의 반도체 고장 해석 장치에서, 제어부는, 얼라인먼트 명령을 출력하기 전에, 해석부에 의해서 반도체 디바이스의 고장 개소를 해석하는 해석 명령을 해석부에 출력해도 된다. 마찬가지로, 다른 형태의 반도체 고장 해석 방법은, 얼라인먼트 공정의 전에, 해석부에 의해서 반도체 디바이스의 고장 해석을 해석하는 해석 공정을 더 가져도 된다. 이 구성에 의하면, 고장 개소의 위치를 정밀도 좋게 나타내는 마크를 붙일 수 있다.
일 형태의 반도체 고장 해석 장치에서, 마킹 명령은, 제3 구동부에 의해서 척을 마킹 위치에 이동시킨 후에, 반도체 디바이스에 레이저 광을 조사시켜도 된다. 마찬가지로, 다른 형태의 반도체 고장 해석 방법에서, 마킹 공정은, 제3 구동부에 의해서 척을 마킹 위치에 이동시킨 후에, 반도체 디바이스에 레이저 광을 조사시켜도 된다. 이 구성에 의하면, 제1 광학계의 광축에 제2 광학계의 광축을 맞춘 후에, 제1 광학계 및 제2 광학계의 상대적인 위치에 더하여 절대적인 위치도 유지한 채로, 반도체 디바이스의 원하는 위치에 레이저 광을 조사할 수 있다. 그 결과, 마킹부에 의해서 붙여지는 마크가 나타내는 고장 개소의 위치의 어긋남을 더 저감할 수 있다.
일 형태의 반도체 고장 해석 장치에서, 얼라인먼트 명령은, 제1 광 검출부에 일방의 측으로부터의 타겟의 제1 화상을 취득시키고, 제2 광 검출부에 타방의 측으로부터의 타겟의 제2 화상을 취득시키고, 제1 화상 및 제2 화상에 기초하여 제2 광학계의 광축을 제1 광학계의 광축에 맞추도록 제2 광학계를 이동시켜도 된다. 마찬가지로, 다른 형태의 반도체 고장 해석 방법에서, 얼라인먼트 공정은, 제1 광 검출부에 일방의 측으로부터의 타겟의 제1 화상을 취득시키고, 제2 광 검출부에 타방의 측으로부터의 타겟의 제2 화상을 취득시키고, 제1 화상 및 제2 화상에 기초하여 제2 광학계의 광축을 제1 광학계의 광축에 맞추도록 제2 구동부를 이동시켜도 된다. 이 구성에 의하면, 제1 광학계의 광축에 제2 광학계의 광축을 맞추는 동작을 확실히 행할 수 있다.
일 형태의 반도체 고장 해석 장치에서, 타겟은, 척에서 반도체 디바이스가 유지되는 디바이스 유지부와는 다른 장소에 마련되어도 된다. 이 구성에 의하면, 반도체 디바이스의 종류에 의하지 않고, 제1 광학계의 광축에 제2 광학계의 광축을 맞출 수 있다.
일 형태의 반도체 고장 해석 장치에서, 제1 광 검출부는, 타겟을 일방의 측으로부터 본 제1 화상을 취득해도 된다. 제2 광 검출부는, 타겟을 타방의 측으로부터 본 제2 화상을 취득해도 된다. 이 구성에 의해서도, 제1 광학계의 광축에 제2 광학계의 광축을 맞추는 동작을 확실히 행할 수 있다.
일 형태의 반도체 고장 해석 장치에서, 타겟은, 제1 광 검출부 및 제2 광 검출부가 검출 가능한 광을 투과하는 광 투과부를 포함해도 된다. 이 구성에 의해서도, 제1 광학계의 광축에 제2 광학계의 광축을 맞추는 동작을 확실히 행할 수 있다.
본 발명에 의하면, 고장 개소의 위치와 마크가 나타내는 위치와의 어긋남을 저감하는 것이 가능한 반도체 고장 해석 장치 및 반도체 고장 해석 방법이 제공된다.
도 1은, 실시 형태에 관한 반도체 고장 해석 장치의 구성도이다.
도 2는, 반도체 디바이스에의 마킹 이미지를 설명하기 위한 도면이다. 도 2의 (a)는 레이저 마킹된 반도체 디바이스의 이면(裏面)을 나타내는 도면이다. 도 2의 (b)는 레이저 마킹된 반도체 디바이스의 표면을 나타내는 도면이다. 도 2의 (c)는 도 2의 (b)의 II(c)-II(c)에 따른 도면이다.
도 3은, 도 1의 해석 장치에서의 마킹 제어를 설명하기 위한 도면이다.
도 4는, 타겟을 평면시하여 나타내는 도면이다.
도 5는, 도 1의 해석 장치를 이용한 고장 해석 방법의 주요한 공정을 나타내는 플로우 도면이다.
도 6의 (a)는 해석 공정을 나타내는 도면이다. 도 6의 (b)는 얼라인먼트 공정을 구성하는 일 공정을 나타내는 도면이다.
도 7의 (a)는, 도 6의 (b)에 이어지는 얼라인먼트 공정을 구성하는 일 공정을 나타내는 도면이다. 도 7의 (b)는, 도 7의 (a)에 이어지는 얼라인먼트 공정을 구성하는 일 공정을 나타내는 도면이다.
도 8은, 도 7의 (b)에 이어지는 얼라인먼트 공정을 구성하는 일 공정을 나타내는 도면이다.
이하, 첨부 도면을 참조하면서 본 발명을 실시하기 위한 형태를 상세히 설명한다. 도면의 설명에서 동일의 요소에는 동일의 부호를 붙이고, 중복하는 설명을 생략한다.
도 1에 나타내는 바와 같이, 본 실시 형태에 관한 반도체 고장 해석 장치는, 피검사 디바이스(DUT: Device Under Test)인 반도체 디바이스(D)를 해석한다. 이하의 설명에서, 본 실시 형태에 관한 반도체 고장 해석 장치는, 간단히 「해석 장치(1)」라고 칭한다. 또한, 반도체 디바이스(D)의 해석이란, 예를 들면, 반도체 디바이스(D)가 포함하는 고장 개소의 위치의 특정을 들 수 있다. 또한, 반도체 디바이스(D)의 해석은, 고장 개소의 위치의 특정에 한정되지 않는다. 반도체 디바이스(D)의 해석은, 반도체 디바이스(D)에 관한 그 외의 해석 및 검사 등을 포함한다. 이하, 본 실시 형태의 해석 장치(1)는, 반도체 디바이스(D)가 포함하는 고장 개소의 위치를 특정하는 것으로 설명한다.
또한, 해석 장치(1)는, 고장 개소의 위치를 특정함과 아울러, 고장 개소의 주위에, 고장 개소를 나타내는 표시(마크)를 붙인다. 이 표시를 붙이는 동작을 「마킹」이라 칭한다. 마크는, 고장 해석의 후공정에서, 해석 장치(1)가 특정한 고장 개소를 용이하게 파악하기 위한 것이다.
반도체 디바이스(D)로서는, 트랜지스터 등의 PN 접합을 갖는 집적 회로(IC: Integrated Circuit), 혹은 대규모 집적 회로(LSI: Large Scale Integration)인 로직 디바이스, 메모리 디바이스, 아날로그 디바이스, 또한, 그들을 조합시킨 믹스드 시그널 디바이스, 또는, 대전류용/고압용 MOS 트랜지스터, 바이폴라 트랜지스터, IGBT 등의 전력용 반도체 디바이스(파워 디바이스) 등을 들 수 있다. 반도체 디바이스(D)는, 기판 및 메탈층을 포함하는 적층 구조를 갖는다. 반도체 디바이스(D)의 기판으로서는, 예를 들면 실리콘 기판이 이용된다.
해석 장치(1)는, 해석부(10)와, 마킹부(20)와, 디바이스 배치부(30)와, 계산기(40)를 포함한다. 해석부(10)는, 반도체 디바이스(D)의 고장 개소를 특정한다. 마킹부(20)는, 고장 개소의 위치를 나타내는 마크를 붙인다. 디바이스 배치부(30)에는, 반도체 디바이스(D)가 배치된다. 해석 장치(1)는, 예를 들면, 레이저 마킹의 기능을 갖는 도립형의 이미션(emission) 현미경이어도 된다.
<해석부>
해석부(10)는, 테스터 유닛(11)과, 광원(12)(제1 광원)과, 관찰용 광학계(13)(제1 광학계)와, XYZ 스테이지(14)(제1 구동부)와, 2차원 카메라(15)(제1 광 검출부)를 갖는다.
테스터 유닛(11)은, 케이블을 통해 반도체 디바이스(D)에 전기적으로 접속되어 있다. 테스터 유닛(11)은, 반도체 디바이스(D)에 자극 신호를 인가하는 자극 신호 인가부이다. 테스터 유닛(11)은, 도시하지 않은 전원에 의해서 동작시켜 진다. 테스터 유닛(11)은, 반도체 디바이스(D)에 소정의 테스트 패턴 등의 자극 신호를 반복적으로 인가한다. 테스터 유닛(11)이 출력하는 자극 신호는, 변조 전류 신호여도 되고, CW(continuous wave) 전류 신호여도 된다.
테스터 유닛(11)은, 케이블을 통해 계산기(40)에 전기적으로 접속되어 있다. 테스터 유닛(11)은, 계산기(40)로부터 지정된 자극 신호를, 반도체 디바이스(D)에 인가한다. 테스터 유닛(11)은, 반드시 계산기(40)에 전기적으로 접속되어 있지 않아도 된다. 테스터 유닛(11)은, 계산기(40)에 전기적으로 접속되어 있지 않은 경우에는, 단체(單體)로 테스트 패턴 등의 자극 신호를 결정한다. 또한, 전원 또는 펄스 제너레이터(generator) 등을 테스터 유닛(11)으로서 이용해도 된다.
광원(12)은, 반도체 디바이스(D)에 광을 출력한다. 광원(12)은, 예를 들면 LED(Light Emitting Diode) 또는 SLD(Super Luminescent Diode)여도 된다. 또한, 광원(12)은, 램프 광원 등의 인코히런트(incoherent) 광원 또는 레이저 광원 등의 코히런트(coherent) 광원이어도 된다. 광원(12)으로부터 출력되는 광은, 반도체 디바이스(D)의 기판을 투과한다. 예를 들면, 반도체 디바이스(D)의 기판이 실리콘인 경우, 광원(12)으로부터 출력된 광의 파장은, 바람직하게는 1064nm 이상이다. 광원(12)으로부터 출력된 광은 관찰용 광학계(13)에 제공된다.
관찰용 광학계(13)는, 광원(12)으로부터 출력된 광을 반도체 디바이스(D)에 출력한다. 예를 들면, 광원(12)은, 마킹 처리 중에서, 반도체 디바이스(D)의 이면(D1) 측에 광을 조사한다. 관찰용 광학계(13)는, 대물 렌즈(13a) 및 빔 스플리터(13b)를 갖는다. 대물 렌즈(13a)는, 관찰 에어리어(area)에 광을 집광한다.
관찰용 광학계(13)는, 반도체 디바이스(D)에서 반사된 광을, 2차원 카메라(15)로 안내한다. 구체적으로는, 관찰용 광학계(13)로부터 조사된 광은, 반도체 디바이스(D)의 기판(SiE)(도 2의 (c) 참조)을 투과한다. 다음으로, 기판(SiE)을 투과한 광은 메탈층(ME)(도 2의 (c) 참조)에서 반사된다. 다음으로, 메탈층(ME)을 반사한 광은, 다시 기판(SiE)을 투과한다. 그리고, 기판(SiE)을 투과한 광은, 관찰용 광학계(13)의 대물 렌즈(13a) 및 빔 스플리터(13b)를 거쳐 2차원 카메라(15)에 입력된다. 또한, 관찰용 광학계(13)는, 자극 신호의 인가에 의해서 반도체 디바이스(D)에서 발생한 발광을 2차원 카메라(15)로 안내한다. 구체적으로는, 반도체 디바이스(D)의 메탈층(ME)은, 자극 신호의 인가에 기인하여 이미션 광 등의 광을 발하는 경우가 있다. 메탈층(ME)이 발한 광은, 기판(SiE)을 투과한 후에, 관찰용 광학계(13)의 대물 렌즈(13a) 및 빔 스플리터(13b)를 거쳐 2차원 카메라(15)에 입력된다.
관찰용 광학계(13)는, XYZ 스테이지(14)에 재치(載置)되어 있다. Z축 방향은, 대물 렌즈(13a)의 광축 방향이다. XYZ 스테이지(14)는, Z축 방향으로 이동 가능하다. 또한, XYZ 스테이지는, Z축 방향에 직교하는 X축 방향 및 Y축 방향으로도 이동 가능하다. XYZ 스테이지(14)는, 후술하는 계산기(40)의 제어부(41b)에 제어된다. XYZ 스테이지(14)의 위치에 의해서 관찰 에어리어가 결정된다. 관찰용 광학계(13)는, 조사된 광에 따른 반도체 디바이스(D)로부터의 반사광을, 반도체 디바이스(D)로부터의 광으로서 2차원 카메라(15)에 안내한다.
2차원 카메라(15)는, 반도체 디바이스(D)로부터의 광(제1 광)을 받는다. 2차원 카메라(15)는, 받은 광에 기초하는 화상 데이터를 출력한다. 본 명세서에서 말하는 반도체 디바이스(D)로부터의 광은, 조명광에 따라서 반도체 디바이스(D)에서 반사된 반사광이어도 된다. 또한, 본 명세서에서 말하는 반도체 디바이스(D)로부터의 광은, 자극 신호에 따라서 생긴 이미션 광이어도 된다. 예를 들면, 2차원 카메라(15)는, 마킹 처리 중에서, 반도체 디바이스(D)의 기판(SiE) 측으로부터, 반도체 디바이스(D)를 촬상한다. 다시 말하면, 2차원 카메라(15)는, 마킹 처리 중에서, 반도체 디바이스(D)의 이면(D1) 측으로부터, 반도체 디바이스(D)를 촬상한다.
2차원 카메라(15)는, 반도체 디바이스(D)에서 반사된 광을 받는다. 그리고, 2차원 카메라(15)는, 받은 광에 기초하여, 패턴 화상을 작성하기 위한 화상 데이터를 계산기(40)에 출력한다. 패턴 화상에 의하면, 마킹 위치를 파악할 수 있다. 또한, 2차원 카메라(15)는, 자극 신호에 따라 생긴 이미션 광을 받는다. 2차원 카메라(15)는, 받은 광에 기초하여, 발광 화상을 생성하기 위한 화상 데이터를 계산기(40)에 출력한다. 발광 화상에 의하면, 반도체 디바이스(D)에서의 발광 개소를 특정할 수 있다. 발광 개소를 특정하는 것에 의해, 반도체 디바이스(D)의 고장 개소를 특정할 수 있다.
2차원 카메라(15)로서는, 반도체 디바이스(D)의 기판(SiE)을 투과하는 파장의 광을 검출 가능한 촬상 장치를 이용해도 된다. 2차원 카메라(15)로서, CCD(Charge Coupled Device) 이미지 센서 또는 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서가 탑재된 카메라를 채용해도 된다. 2차원 카메라(15)로서, InGaAs 카메라 또는 MCT 카메라 등을 채용해도 된다. 또한, 발광 계측 시에는, 광원(12)으로부터의 조명광은, 불필요하다. 즉, 발광 계측 시에는, 광원(12)을 동작시킬 필요가 없다.
<마킹부>
다음으로, 마킹부(20)에 대하여 설명한다. 마킹부(20)는, 고장 개소를 나타내는 마크를 붙인다. 마킹부(20)는, 레이저 광원(21)과 레이저 마킹용 광학계(22)(제2 광학계)와, XYZ 스테이지(23)(제2 구동부)와, 프로빙(probing) 카메라(24)(제2 광 검출부)와, 조명 광원(25)을 갖는다.
마킹부(20)는, 해석부(10)에서 특정된 고장 개소의 주위에, 마크를 붙인다. 도 2의 (a) 및 도 2의 (b)에 나타낸 바와 같이, 고장 개소(fp)의 주위에 마킹 개소(mp)가 설정된다. 도 2의 (a) 및 도 2의 (b)에서는, 4개의 마킹 개소(mp)를 도시한다. 레이저 마킹이 완료된 상태에서는, 도 2의 (c)에 도시된 바와 같이, 반도체 디바이스(D)의 메탈층(ME)을 관통하는 관통 구멍이 형성된다. 레이저 마킹은, 관통 구멍이 메탈층(ME)과 기판(SiE)과의 경계면(ss)에 이르는 것에 의해, 기판(SiE)에서의 메탈층(ME)에 접하는 면이 노출되는 정도까지 행해진다. 즉, 본 명세서에서 말하는 「마크」란, 메탈층(ME)에 형성된 관통 구멍을 의미해도 된다. 또한, 본 명세서에서 말하는 「마크」란, 관통 구멍으로부터 노출되는 기판(SiE)을 의미해도 된다.
마킹부(20)는, 도 3에 나타낸 바와 같이, 레이저 광원(21)에 의해서 출력된 레이저 광을, 레이저 마킹용 광학계(22)를 통해 반도체 디바이스(D)의 마킹 개소(mp)에 조사한다. 마킹부(20)는, 반도체 디바이스(D)의 메탈층(ME) 측으로부터 마킹 개소(mp)에 레이저 광을 조사한다. 이하, 마킹부(20)의 상세에 대하여 설명한다.
도 1에 나타낸 바와 같이, 레이저 광원(21)은, 반도체 디바이스(D)에 조사되는 레이저 광을 출력한다. 레이저 광은, 메탈층(ME)에 관통 구멍을 형성한다. 레이저 광원(21)은, 계산기(40)로부터 출력 개시 명령이 입력되면, 레이저 광의 출력을 개시한다. 레이저 광원(21)은, 예를 들면 고체 레이저 광원 및 반도체 레이저 광원 등을 채용해도 된다. 레이저 광원(21)으로부터 출력된 광의 파장은, 250nm 이상 2000nm 이하이다.
레이저 마킹용 광학계(22)는, 반도체 디바이스(D)의 마킹 개소(mp)에 레이저 광을 조사한다. 구체적으로는, 레이저 마킹용 광학계(22)는, 반도체 디바이스(D)의 메탈층(ME) 측으로부터 레이저 광을 반도체 디바이스(D)에 조사한다. 다시 말하면, 레이저 마킹용 광학계(22)는, 반도체 디바이스(D)의 표면(D2) 측으로부터 레이저 광을 반도체 디바이스(D)에 조사한다. 레이저 마킹용 광학계(22)는, 대물 렌즈(22a) 및 전환부(22b)를 갖고 있다. 전환부(22b)는 레이저 광원(21) 및 프로빙 카메라(24)의 광로를 전환한다. 대물 렌즈(22a)는, 레이저 광을 마킹 개소(mp)에 집광한다. 대물 렌즈(22a)는, 반도체 디바이스(D)의 표면으로부터 오는 광을 프로빙 카메라(24)로 안내한다.
레이저 마킹용 광학계(22)는, XYZ 스테이지(23)에 재치되어 있다. XYZ 스테이지(23)의 Z축 방향은, 대물 렌즈(22a)의 광축 방향이다. XYZ 스테이지(23)는, 계산기(40)로부터 제어 명령을 받는다. XYZ 스테이지(23)는, 제어 명령에 따라서, Z축 방향으로 레이저 마킹용 광학계(22)를 이동시킨다. 또한, XYZ 스테이지(23)는, 제어 명령에 따라서, Z축 방향에 직교하는 X축 방향 및 Y축 방향으로 레이저 마킹용 광학계(22)를 이동시킨다. 또한, 레이저 마킹용 광학계(22)가 XYZ 스테이지(23)를 대체하는 광 주사부를 갖고, 반도체 디바이스(D)의 표면(D2) 상의 마킹 개소(mp)에 레이저 광을 집광시켜도 된다. 광 주사부로서, 예를 들면 갈바노 미러 또는 MEMS 미러 등의 광 주사 소자를 이용해도 된다. 또한, 레이저 마킹용 광학계(22)는, 셔터를 구비해도 된다. 이 구성에 의하면, 셔터에 의해서, 제어부(41b)로부터의 제어에 의해서 레이저 광원(21)으로부터의 레이저 광을 통과시키거나 차단하거나 한다. 그 결과, 레이저 광의 출력을 제어할 수 있다.
프로빙 카메라(24)는, 반도체 디바이스(D)의 표면(D2) 측으로부터, 반도체 디바이스(D)의 메탈층(ME)을 촬상한다. 프로빙 카메라(24)는, 촬상한 촬상 화상을 계산기(40)에 출력한다. 유저는, 촬상 화상을 확인하는 것에 의해, 반도체 디바이스(D)의 표면(D2) 측으로부터 본 레이저 마킹의 상황을 파악할 수 있다. 조명 광원(25)은, 프로빙 카메라(24)로 촬상할 시에 반도체 디바이스(D)에 조명광을 조명한다.
<디바이스 배치부>
디바이스 배치부(30)는, 반도체 디바이스(D)를 유지한다. 또한, 디바이스 배치부(30)는, 관찰용 광학계(13)에 대한 반도체 디바이스(D)의 위치를 변경한다. 마찬가지로, 디바이스 배치부(30)는, 레이저 마킹용 광학계(22)에 대한 반도체 디바이스(D)의 위치를 변경한다. 디바이스 배치부(30)는, 샘플 스테이지(31)와, 웨이퍼 척(32)과, XY 구동부(33)(제3 구동부)를 갖는다.
따라서, 해석 장치(1)는, 관찰용 광학계(13)와, 레이저 마킹용 광학계(22)와, 디바이스 배치부(30) 각각이 구동 기구를 가지고 있다. 즉, 해석 장치(1)는, 3개의 자유도를 갖는다. 3개의 자유도를 갖는 구성에 의하면, 예를 들면, 관찰용 광학계(13)를 고정한 상태에서, 레이저 마킹용 광학계(22) 및 디바이스 배치부(30)를 이동시킬 수 있다. 또한, 관찰용 광학계(13) 및 레이저 마킹용 광학계(22)를 고정한 상태에서, 디바이스 배치부(30)를 이동시킬 수도 있다. 「고정」이란, 위치를 변경하지 않는 것을 의미한다. 예를 들면, 「관찰용 광학계(13) 및 레이저 마킹용 광학계(22)를 고정한 상태」란, 관찰용 광학계(13)에 대한 레이저 마킹용 광학계(22) 상대적인 위치가 유지되는 상태를 말한다.
샘플 스테이지(31)에는, 웨이퍼 척(32)이 접동(摺動) 가능하게 재치된다. 웨이퍼 척(32)은, 반도체 디바이스(D)를 유지하는 디바이스 유지부(32a)를 갖는다. 디바이스 유지부(32a)는, 웨이퍼 척(32)에 마련된 관통 구멍과, 관통 구멍을 물리적으로 막는 글래스판을 포함한다.
웨이퍼 척(32)은, 얼라인먼트 타겟(50)을 갖는다. 얼라인먼트 타겟(50)(도 4 참조)은, 글래스판이다. 글래스판의 일방의 면에는, 기준점(bp)을 중심으로 방사상으로 연장되는 패턴이 마련되어 있다. 이 패턴은 예를 들면, 금속 막이다. 일 예로서는, 패턴은 알루미늄 박막에 의해서 작성된다. 따라서, 패턴은, 불투명부(50b)를 구성한다. 글래스판은, 반도체 디바이스(D)의 기판(SiE)을 투과하는 파장의 광을 투과한다. 그 결과, 글래스판은, 조명 광원(25) 및 광원(12)으로부터 출력되는 광도 투과한다. 따라서, 패턴이 마련되어 있지 않은 영역은, 광 투과부(50a)를 구성한다. 웨이퍼 척(32)은, 얼라인먼트 타겟(50)이 배치된 타겟 구멍(32b)을 갖고 있다. 얼라인먼트 타겟(50)은, 타겟 구멍(32b)을 폐쇄하도록 배치된다. 이 배치에 의하면, 프로빙 카메라(24) 및 2차원 카메라(15)는, 글래스판의 일면에 마련된 패턴의 상을 취득할 수 있다.
얼라인먼트 타겟(50)은, 웨이퍼 척(32)에 마련되어 있다. 즉, 웨이퍼 척(32)에서, 디바이스 유지부(32a)가 마련된 위치는, 얼라인먼트 타겟(50)이 마련된 위치와 다르다. XY 구동부(33)에 의해서 웨이퍼 척(32)의 위치가 변경된 경우에는, 반도체 디바이스(D)의 위치 및 얼라인먼트 타겟(50)의 위치가 동시에 변경된다. 즉, 웨이퍼 척(32)에 장착된 반도체 디바이스(D)에 대한 얼라인먼트 타겟(50)의 위치는, 불변이다.
XY 구동부(33)는, 계산기(40)로부터의 제어 명령에 따라서, 웨이퍼 척(32)을 X축 방향 또는 Y축 방향으로 이동시킨다. 그 결과, 관찰용 광학계(13)를 이동시키지 않고, 관찰 에어리어를 변경할 수 있다. 마찬가지로, 레이저 마킹용 광학계(22)를 이동시키지 않고, 레이저 광의 조사 위치를 변경시킬 수 있다.
또한, 디바이스 배치부(30)의 구체적인 구성은, 상기의 구성에 한정되지 않는다. 디바이스 배치부(30)는, 반도체 디바이스(D)를 유지하는 기능과, 반도체 디바이스(D)를 X축 방향 및 Y축 방향 중 적어도 일방으로 이동시키는 기능을 이루는 구성을 채용해도 된다. 예를 들면, 샘플 스테이지(31) 및 XY 구동부(33)에 대신하여, 웨이퍼 척(32)을 X축 방향 및 Y축 방향 중 적어도 일방으로 이동시키는 XY 스테이지를 가져도 된다.
<계산기>
계산기(40)는, 퍼스널 컴퓨터 등의 컴퓨터이다. 계산기(40)는, 물리적으로, RAM, ROM 등의 메모리, CPU 등의 프로세서(연산 회로), 통신 인터페이스, 하드 디스크 등의 격납부를 구비하여 구성되어 있다. 계산기(40)로서는, 예를 들면 퍼스널 컴퓨터, 클라우드 서버, 스마트 디바이스(스마트 폰, 태블릿 단말 등) 등을 들 수 있다. 계산기(40)는, 메모리에 격납되는 프로그램을 컴퓨터 시스템의 CPU에서 실행하는 것에 의해 기능한다. 계산기(40)는, 기능적인 구성 요소로서, 조건 설정부(41a)와, 제어부(41b)와, 화상 처리부(41c)를 갖는다.
<조건 설정부>
조건 설정부(41a)는, 입력부(41e)로부터 입력된 고장 개소(fp)를 나타내는 정보에 기초하여, 마킹 개소(mp)를 설정한다. 특정된 고장 개소(fp)의 주위에는, 여러 곳의 마킹 개소(mp)가 설정된다. 여러 곳은 예를 들어 4개소이다. 조건 설정부(41a)는, 예를 들면 고장 개소(fp)를 나타내는 정보가 입력된 경우에는, 고장 개소(fp)를 중심으로 하여, 고장 개소(fp)의 주위의 4개소에, 마킹 개소(mp)를 자동적으로 설정한다. 구체적으로는, 조건 설정부(41a)는, 예를 들면 평면시에서, 고장 개소(fp)를 중심으로 한 십자 모양으로 마킹 개소(mp)를 설정한다(도 2의 (a) 및 도 2의 (b) 참조). 또한, 마킹 개소(mp)는, 표시부(41d)에 표시된 해석 화상을 본 유저로부터의 마킹 개소(mp)를 나타내는 정보의 입력을 입력부(41e)가 접수하는 것에 의해 설정되어도 된다. 이 경우, 조건 설정부(41a)는, 마킹 개소(mp)를 자동적으로 설정하지 않는다. 조건 설정부(41a)는, 입력부(41e)로부터 입력되는 마킹 개소(mp)를 나타내는 정보에 기초하여, 마킹 개소(mp)를 설정한다. 조건 설정부(41a)는, 레퍼런스 화상을 생성한다. 레퍼런스 화상은, 해석 화상에 대하여, 고장 개소(fp)를 나타내는 표지와, 마킹 개소(mp)를 나타내는 표지를 부가한 것이다. 조건 설정부(41a)는, 레퍼런스 화상을 계산기(40)의 메모리에 보존한다.
<제어부>
제어부(41b)는, 2차원 카메라(15)의 시야에 고장 개소의 관찰 에어리어가 들어가도록, 해석부(10)의 XYZ 스테이지(14)를 제어한다. 제어부(41b)는, 관찰용 광학계(13)의 광축에 레이저 마킹용 광학계(22)의 광축이 일치하도록, 마킹부(20)의 XYZ 스테이지(23)를 제어한다. 제어부(41b)는, 레이저 마킹용 광학계(22)의 광축이 마킹 개소(mp)에 중복하도록, 디바이스 배치부(30)의 XY 구동부(33)를 제어한다.
제어부(41b)는, 레이저 광원(21)도 제어한다. 제어부(41b)는, 화상 처리부(41c)에 의해서 마크 상이 나타났다고 판단된 경우에, 레이저 광원(21)에 대하여 출력 정지 신호를 출력한다. 레이저 광원(21)은, 출력 정지 신호가 입력된 경우에, 레이저 광의 출력을 정지한다. 이 때문에, 레이저 광원(21)은, 제어부(41b)에 의해서 출력 개시 신호가 입력되고 나서 출력 정지 신호기 입력될 때까지의 동안 레이저 광을 계속 출력한다. 이상에 의해, 제어부(41b)는, 레이저 마킹에 의해서 형성된 마크 상이 패턴 화상에 나타날 때까지 레이저 마킹이 행해지도록, 레이저 광원(21)을 제어한다. 또한, 레이저 광의 관통 역치가 설정되어 있으므로, 제어부(41b)는, 레이저 광이 메탈층(ME)을 관통할 때까지 레이저 마킹이 행해지도록, 레이저 광원(21)을 제어한다.
<화상 처리부>
계산기(40)는, 케이블을 통해 2차원 카메라(15)에 전기적으로 접속되어 있다. 계산기(40)는, 2차원 카메라(15)로부터 입력된 화상 데이터를 이용하여, 패턴 화상 및 발광 화상을 작성한다. 여기서, 상술한 발광 화상만으로는, 반도체 디바이스(D)의 패턴에서의 발광 위치를 특정하는 것이 어렵다. 그래서, 계산기(40)는, 해석 화상으로서, 반도체 디바이스(D)로부터의 반사광에 기초하는 패턴 화상과 반도체 디바이스(D)로부터의 발광에 기초하는 발광 화상을 중첩시킨 중첩 화상을 생성한다.
화상 처리부(41c)는, 마킹 화상을 작성한다. 마킹 화상은, 마크 상을 포함하는 패턴 화상과 발광 화상이 중첩되어 있다. 작성된 마킹 화상은, 계산기(40)의 메모리에 보존된다. 또한, 화상 처리부(41c)는, 마킹 화상을 표시부(41d)에 표시한다. 마킹 화상에 의해, 유저는, 후공정에서, 고장 개소의 위치에 대한 마킹 위치를 정확하게 파악할 수 있다. 또한, 화상 처리부(41c)는, 마킹 정보를 취득한다. 마킹 정보란, 고장 개소의 위치에 대한 마킹 위치를 파악하기 위해 필요한 정보이다. 마킹 정보로서, 예를 들면, 마킹 위치로부터 고장 개소까지의 위치의 거리, 및 고장 개소의 위치를 기준으로 한 마킹 위치의 방위 등을 들 수 있다. 취득된 마킹 정보는, 리스트로서 표시해도 된다. 또한, 마킹 정보는, 마킹 화상에 부가하여 표시해도 된다. 또한, 마킹 정보는, 종이 매체로 출력해도 된다.
계산기(40)는, 해석 화상을 표시부(41d)에 출력한다. 표시부(41d)는, 유저에게 해석 화상 등을 나타내기 위한 디스플레이 등의 표시 장치이다. 유저는, 표시부(41d)에 표시된 해석 화상으로부터 고장 개소의 위치를 확인할 수 있다. 또한, 유저는, 입력부(41e)를 이용하여 고장 개소를 나타내는 정보를 입력한다. 입력부(41e)는, 유저로부터의 입력을 접수하는 키보드 및 마우스 등의 입력 장치이다. 입력부(41e)는, 고장 개소를 나타내는 정보를 계산기(40)에 출력한다. 또한, 계산기(40), 표시부(41d), 및 입력부(41e)는, 태블릿 단말이어도 된다.
또한, 화상 처리부(41c)는, 레이저 광의 조사를 정지시키는 제어 명령을 제어부(41b)에 출력시켜도 된다. 레이저 광의 조사를 정지시키는 제어 명령은, 패턴 화상에 나타나는 마크 상을 이용하여 생성된다. 구체적으로는, 화상 처리부(41c)는, 레이저 광원(21)이 출력한 레이저 광에 의한 레이저 마킹과 병행하여, 패턴 화상을 순차 생성한다. 레이저 마킹에 의해서, 마킹 개소(mp)의 메탈층(ME)에는 구멍이 형성된다. 메탈층(ME)의 구멍이 얕은 때에는, 마킹 위치에서의 반사광의 강도 변화가 작고 광학 반사상의 변화도 작다. 다시 말하면, 레이저 마킹에 의해 형성된 구멍이 메탈층(ME)에만 형성되고 기판(SiE)에까지 도달하지 않을 때에는, 마킹 위치에서의 반사광의 강도 변화가 작다. 따라서, 광학 반사 화상의 변화도 작다. 그 결과, 레이저 마킹의 영향은, 패턴 화상에 나타나지 않는다. 한편, 메탈층(ME)의 구멍이 깊어지면, 이면(D1) 측의 광의 굴절률, 투과율, 및 반사율 중 적어도 어느 하나의 변화가 커지게 된다. 구체적으로는, 구멍이 메탈층(ME)과 기판(SiE)의 경계면(ss)에 도달할 정도로 깊어지면, 이면(D1) 측의 광의 굴절률, 투과율, 및 반사율 중 적어도 어느 하나의 변화가 커지게 된다. 이들의 변화에 기인하여, 마킹 위치에서의 반사광의 강도 변화가 커지게 된다. 그 결과, 패턴 화상에는 마킹 개소를 나타내는 마크 상이 나타난다.
화상 처리부(41c)는, 예를 들면, 상술한 레퍼런스 화상과, 패턴 화상을 비교한다. 비교의 결과, 화상의 차이가 미리 정한 규정값보다도 크게 되어 있는 경우에, 화상 처리부(41c)는, 마크 화상이 나타났다고 판단한다. 규정값을 미리 설정해 두는 것에 의해, 마크 상이 나타났다고 판단되는 타이밍을 결정할 수 있다.
또한, 화상 처리부(41c)는, 유저로부터의 입력 내용에 따라서, 마크 상이 나타났는지 아닌지를 판단해도 된다. 또한, 화상 처리부(41c)는, 마크 상이 나타났다고 판단한 경우에서, 레퍼런스 화상과 패턴 화상을 비교한다. 그리고, 패턴 화상의 마크 형성 개소가, 레퍼런스 화상의 마킹 개소(mp)와 어긋나 있는 경우에는, 화상 처리부(41c)는, 마크의 위치 어긋남이 생겨 있다고 판단해도 된다. 이 경우, 올바른 마킹 개소(mp)에 마크가 형성되도록 재차 레이저 마킹을 행해도 된다.
다음으로, 해석 장치(1)의 마킹 처리에 대해 도 5 내지 도 8을 이용하여 설명한다. 도 5는, 해석 장치(1)의 마킹 처리의 주요한 공정을 나타내는 플로우 도면이다.
<해석 공정(S10)>
우선, 반도체 디바이스(D)의 고장 개소를 특정한다(S10). 제어부(41b)는, 공정(S10)을 위한 해석 명령을 해석부(10)에 출력한다. 구체적으로는, 도 6의 (a)에 나타낸 바와 같이, 관찰용 광학계(13)의 시야에 관찰하고 싶은 에어리어를 잡도록, XYZ 스테이지(14)는, X축 방향 및 Y축 방향을 제어하여 관찰용 광학계(13)를 이동시킨다. 다음으로, 관찰하고 싶은 에어리어에 대물 렌즈(13a)의 초점 위치가 맞도록, XYZ 스테이지(14)의 Z축 방향을 제어하여, 관찰용 광학계(13)를 이동시킨다. 다음으로, 광원(12)은, 반도체 디바이스(D)에 광을 조사한다. 그리고, 2차원 카메라(15)는, 반도체 디바이스(D)로부터의 반사광을 받는다. 2차원 카메라(15)는, 반사광에 기초하여 광학 반사상을 생성한다. 그리고, 2차원 카메라(15)는, 광학 반사상을 계산기(40)에 출력한다. 광학 반사상이 출력된 후에는, 광원(12)은, 반도체 디바이스(D)로의 광의 조사를 정지한다. 이어서, 테스터 유닛(11)은, 반도체 디바이스(D)에 자극 신호를 인가한다. 그리고, 2차원 카메라(15)는, 자극 신호에 기인하는 광을 받는다. 2차원 카메라(15)는, 자극 신호에 기인하는 광에 기초하여 발광상을 생성한다. 그리고, 2차원 카메라(15)는, 발광상을 계산기(40)에 출력한다. 화상 처리부(41c)는, 광학 반사 화상과 발광 화상이 중첩된 해석 화상을 생성한다. 다음으로, 해석 화상을 이용하여, 고장 개소(fp)가 특정된다.
상술한 바와 같이, 해석 공정이 행해지고 있는 기간에서, 반도체 디바이스(D)에 대한 관찰용 광학계(13)의 위치 관계는, 관찰용 광학계(13)의 시야에 관찰 에어리어가 포함되어 있다. 그리고, 해석 공정이 행해지고 있는 기간에서, 반도체 디바이스(D)에 대한 관찰용 광학계(13)의 위치 관계는, 유지된다. 한편, 해석 공정이 행해지고 있는 기간에서, 반도체 디바이스(D)에 대한 레이저 마킹용 광학계(22)의 위치는, 특별히 제한은 없다. 예를 들면, 레이저 마킹용 광학계(22)의 광축은, 관찰용 광학계(13)의 광축에 대해서 일치해도 되고, 일치하지 않아도 된다. 통상은, 광축의 위치 맞춤을 행하지 않는 한, 레이저 마킹용 광학계(22)의 광축은, 관찰용 광학계(13)의 광축에 대해서 일치하지 않는다. 본 실시 형태의 해석 방법에서는, 상술한 해석 공정 전에, 광축의 위치 맞춤을 실시해도 되지만, 필수는 아니다. 본 실시 형태의 해석 방법에서, 광축의 위치 맞춤은, 해석 공정이 완료된 후에 실시한다.
<얼라인먼트 공정(S20)>
다음으로, 관찰용 광학계(13)와 레이저 마킹용 광학계(22)의 위치 맞춤을 행한다(S20). 제어부(41b)는, 공정(S20)을 위한 얼라인먼트 명령을 마킹부(20) 및 디바이스 배치부(30)에 출력한다. 이하의 설명에서는, 얼라인먼트 공정을 실시하기 직전에 있어서, 관찰용 광학계(13)의 광축은, 반도체 디바이스(D)의 고장 개소와 교차하고 있는 상태를 예시한다. 우선, 도 6의 (b)에 나타낸 바와 같이, 관찰용 광학계(13)의 시야에 얼라인먼트 타겟(50)을 잡도록, XY 구동부(33)는, X축 방향 및 Y축 방향을 제어하여 웨이퍼 척(32)을 이동시킨다(S21). 이 이동을 「반도체 디바이스(D)의 퇴피」라고도 칭한다. 이 때, 제어부(41b)는, 반도체 디바이스(D)(웨이퍼 척(32))의 이동량을 기억한다.
다음으로, 도 7의 (a)에 나타낸 바와 같이, 레이저 마킹용 광학계(22)의 시야에 얼라인먼트 타겟(50)을 잡도록, XYZ 스테이지(23)는, X축 방향 및 Y축 방향을 제어하여 레이저 마킹용 광학계(22)를 이동시킨다(S22). 다음으로, 조명 광원(25)은, 얼라인먼트 타겟(50)을 향하여 조명광을 출력한다. 조명광은, 얼라인먼트 타겟(50)의 광 투과부(50a)를 투과하여, 관찰용 광학계(13)에 입사한다. 입사된 조명광은, 프로빙 카메라(24)에 잡힌다. 프로빙 카메라(24)는, 투과상을 계산기(40)에 출력한다. 또한, 조명광은, 얼라인먼트 타겟(50)의 불투명부(50b)에서 반사한다. 반사한 광은, 레이저 마킹용 광학계(22)에 다시 입사한다. 그리고, 입사한 반사광은, 프로빙 카메라(24)에 잡힌다. 프로빙 카메라(24)는, 반사상을 계산기(40)에 출력한다. 화상 처리부(41c)는, 투과상 및 반사상을 이용해, 관찰용 광학계(13)의 광축에 대한 레이저 마킹용 광학계(22)의 광축의 어긋남을 산출한다. 이 어긋남이 허용 범위에 들어갈 때까지, 레이저 마킹용 광학계(22)의 이동과, 어긋남량의 확인을 반복하여 행한다. 이 어긋남이 허용 범위에 들어갔다고 판정되었을 때, 광축의 위치 맞춤이 완료된다.
광축의 위치 맞춤이 완료된 후에, 도 7의 (b)에 나타낸 바와 같이, 관찰용 광학계(13)의 시야에 반도체 디바이스(D)의 고장 위치를 잡도록, XY 구동부(33)는, X축 방향 및 Y축 방향을 제어하여 웨이퍼 척(32)을 이동시킨다(S23). 이 때, 제어부(41b)는, 반도체 디바이스(D)의 퇴피 시에 기억한 이동량에 기초하여, XY 구동부(33)를 제어해도 된다. 또한, 2차원 카메라(15) 및 프로빙 카메라(24)로부터 출력된 화상 데이터를 이용하여, 레이저 마킹용 광학계(22)와 반도체 디바이스(D)와의 상대적인 위치를 제어해도 된다. 이 경우에도, 이동의 대상은, 반도체 디바이스(D)뿐이다. 그리고, 이 공정에서의 반도체 디바이스(D)의 이동을 「반도체 디바이스(D)의 복귀」라고도 칭한다. 즉, 광축의 위치 맞춤이 완료된 직후는, 반도체 디바이스(D)가 퇴피하고 있으므로, 관찰용 광학계(13) 및 레이저 마킹용 광학계(22)의 시야에 반도체 디바이스(D)는 존재하지 않는다. 따라서, 광축의 위치 맞춤이 완료된 후에, 관찰용 광학계(13) 및 레이저 마킹용 광학계(22)의 시야에 반도체 디바이스(D)를 들어가게 한다. 보다 상세하게는, 관찰용 광학계(13)의 광축 및 레이저 마킹용 광학계(22)의 광축에, 반도체 디바이스(D)의 고장 개소를 일치시킨다. 즉, 위치 맞춤이 완료된 후에 이동시키는 것은, 반도체 디바이스(D)이다. 다시 말하면, 위치 맞춤이 완료된 후에는, 관찰용 광학계(13) 및 레이저 마킹용 광학계(22)는, 이동시키지 않는다. 그 결과, 관찰용 광학계(13) 및 레이저 마킹용 광학계(22)의 상대적인 위치 관계는, 위치 맞춤의 결과가 유지된다.
<마킹 공정(S30)>
도 8에 나타낸 바와 같이, 마킹 개소(mp)에의 레이저 마킹을 실행한다(S30). 제어부(41b)는, 공정(S30)을 위한 마킹 명령을 마킹부(20) 및 디바이스 배치부(30)에 출력한다. 구체적으로는, 레이저 광원(21)은, 레이저 광을 출력한다. 레이저 마킹은, 설정된 마킹 개소(mp)의 전부에 대하여 실행한다. 또한, 각각의 마킹 개소(mp)에의 레이저 광의 출력 동작에 있어서, 화상 처리부(41c)는, 패턴 화상 상에 마크 상이 나타났는지 아닌지를 판정해도 된다. 패턴 화상 상에 마크 상이 나타나 있지 않다고 판정된 경우에는, 재차, 레이저 광의 조사를 실행한다. 이 레이저 광의 조사 동작과 병행하여, 화상 처리부(41c)는, 패턴 화상을 생성한다.
이하, 본 실시 형태의 반도체 고장 해석 장치(1)의 작용 효과에 대하여 설명한다.
반도체 고장 해석 장치(1) 및 반도체 고장 해석 방법에서는, 우선, 마킹부(20)가 갖는 레이저 마킹용 광학계(22)의 광축을, 웨이퍼 척(32)에 마련된 얼라인먼트 타겟(50)에 기초하여 해석부(10)가 갖는 관찰용 광학계(13)의 광축에 맞춘다. 그 후, 관찰용 광학계(13)의 광축과 레이저 마킹용 광학계(22)의 광축과의 위치 관계를 유지한 상태에서, 반도체 디바이스(D)에 설정된 마킹 위치에 레이저 광을 조사시킨다. 즉, 관찰용 광학계(13)의 광축과 레이저 마킹용 광학계(22)의 광축을 맞춘 후는, 관찰용 광학계(13) 및 레이저 마킹용 광학계(22)는, 일방이 타방에 대하여 상대적으로 이동하지 않는다. 따라서, 이동에 의해서 생길 수 있는 이동 지령값이 나타내는 위치와 실제 위치와의 어긋남은 생기지 않는다. 그 결과, 해석부(10)가 나타내는 고장 개소의 위치에 대하여, 마킹부(20)에 의해서 붙여지는 마크가 나타내는 위치의 어긋남을 저감할 수 있다.
제어부(41b)는, 얼라인먼트 명령을 출력하기 전에, 해석부(10)에 의해서 반도체 디바이스(D)의 고장 개소를 해석하는 해석 명령을 해석부(10)에 출력한다. 이 구성에 의하면, 고장 개소의 위치를 정밀도 좋게 나타내는 마크를 붙일 수 있다.
마킹 명령은, XY 구동부(33)에 의해서 웨이퍼 척(32)을 마킹 위치로 이동시킨 후에, 반도체 디바이스(D)에 레이저 광을 조사시켜도 된다. 이 구성에 의하면, 관찰용 광학계(13)의 광축에 레이저 마킹용 광학계(22)의 광축을 맞춘 후에, 관찰용 광학계(13) 및 레이저 마킹용 광학계(22)의 상대적인 위치에 더하여 절대적인 위치를 유지한 채로, 반도체 디바이스(D)의 원하는 위치에 레이저 광을 조사할 수 있다. 그 결과, 마킹부(20)에 의해서 붙여지는 마크가 나타내는 위치의 어긋남을 더욱 저감할 수 있다.
얼라인먼트 명령은, 2차원 카메라(15)에 일방의 측으로부터의 얼라인먼트 타겟(50)의 제1 화상을 취득시키고, 프로빙 카메라(24)에 타방의 측으로부터의 얼라인먼트 타겟(50)의 제2 화상을 취득시키고, 제1 화상 및 제2 화상에 기초하여 레이저 마킹용 광학계(22)의 광축을 관찰용 광학계(13)의 광축에 ??추도록 제2 구동부를 이동시킨다. 이 구성에 의하면, 관찰용 광학계(13)의 광축에 레이저 마킹용 광학계(22)의 광축을 맞추는 동작을 확실히 행할 수 있다.
얼라인먼트 타겟(50)은, 웨이퍼 척(32)에서 반도체 디바이스(D)가 유지되는 디바이스 유지부(32a)와는 다른 장소에 마련된다. 이 구성에 의하면, 반도체 디바이스(D)의 종류에 의하지 않고, 관찰용 광학계(13)의 광축에 레이저 마킹용 광학계(22)의 광축을 맞출 수 있다.
2차원 카메라(15)는, 얼라인먼트 타겟(50)을 일방의 측으로부터 본 제1 화상을 취득한다. 프로빙 카메라(24)는, 타겟을 타방의 측으로부터 본 제2 화상을 취득한다. 이 구성에 의해서도, 관찰용 광학계(13)의 광축에 레이저 마킹용 광학계(22)의 광축을 맞추는 동작을 확실히 행할 수 있다.
얼라인먼트 타겟(50)은, 2차원 카메라(15) 및 프로빙 카메라(24)가 검출 가능한 광을 투과하는 광 투과부(50a)를 포함한다. 이 구성에 의해서도, 관찰용 광학계(13)의 광축에 레이저 마킹용 광학계(22)의 광축을 맞추는 동작을 확실히 행할 수 있다.
이상, 본 발명의 실시 형태에 대해서 설명했지만, 본 발명은 상기 실시 형태에 한정되지 않는다.
예를 들면, 레이저 광이 메탈층(ME)을 관통하고, 기판(SiE)에서의 메탈층(ME)에 접하는 면이 노출하는 정도까지 레이저 마킹이 행해진다고 설명했다. 그러나, 이 양태는, 제한되지 않는다. 레이저 마킹에 의한 구멍의 깊이는, 마크 상이 패턴 화상에 나타나는 정도이면 된다. 구체적으로는, 예를 들면, 메탈층(ME)을 관통함과 아울러 기판(SiE)에서의 메탈층(ME)에 접하는 면이 노출된 후에도 추가로 레이저 마킹이 행해져도 된다. 예를 들면 메탈층(ME)의 두께가 10μm이고, 기판(SiE)의 두께가 500μm인 경우에, 기판(SiE)에서의 메탈층(ME)에 접하는 면으로부터 추가로 1μm 정도 깊게, 레이저 마킹에 의한 구멍이 형성되어도 된다. 또한, 레이저 마킹은 반드시 메탈층(ME)을 관통하도록 행해지지 않아도 된다. 예를 들면, 메탈층(ME)의 두께가 10μm이고, 기판(SiE)의 두께가 500μm인 경우에, 레이저 마킹에 의한 구멍이 형성된 개소의 메탈층(ME)의 두께가 50nm 정도여도 된다. 즉, 구멍은, 기판(SiE)에서의 메탈층(ME)에 접하는 면에 도달하지 않아도 된다.
패턴 화상의 생성은 레이저 마킹이 행해지고 있는 동안에 행해진다고 설명했다. 그러나, 이 양태에 한정되지 않는다. 예를 들면, 레이저 광의 출력이 정지하여 있을 때에, 패턴 화상이 생성되어도 된다. 이 경우, 레이저 광의 출력 및 레이저 광의 정지 즉 패턴 화상의 생성은, 소정의 간격으로 교대로 행해져도 된다.
레이저 광원(21)으로부터 출력되는 레이저 광의 파장이 1000 나노미터 이상인 경우는, 관찰용 광학계(13)는, 1000 나노미터 이상인 파장의 레이저 광만을 막는 광학 필터를 가져도 된다. 이 때문에, 레이저 광원(21)으로부터 출력된 레이저 광이 반도체 디바이스(D)의 기판(SiE)을 투과한 경우에도, 레이저 광은 관찰용 광학계(13)에서 차광된다. 그 결과, 레이저 광에 의해서 광 검출부가 파괴되는 것을 억제할 수 있다.
레이저 광원(21)으로부터 출력되는 레이저 광의 파장이 1000 나노미터 미만이어도 된다. 이 경우, 예를 들면 반도체 디바이스(D)가 실리콘 기판 등의 기판에 의해 구성되어 있는 경우에는, 기판에 레이저 광이 흡수된다. 그 결과, 광학 필터 등을 구비하지 않고, 2차원 카메라(15) 등의 광 검출기가 레이저 광에 의해 파괴되는 것을 억제할 수 있다.
반도체 디바이스(D)에 자극 신호를 인가하는 구성 요소는, 테스터 유닛(11)에 한정되지 않는다. 반도체 디바이스(D)에 자극 신호를 인가하는 구성 요소인 자극 신호 인가부로서, 반도체 디바이스(D)에 전압 또는 전류를 인가하는 장치를 채용해도 된다. 그리고, 이들 장치를 이용하여, 반도체 디바이스(D)에 자극 신호를 인가해도 된다.
1: 반도체 고장 해석 장치
10: 해석부
11: 테스터 유닛
12: 광원
13: 관찰용 광학계(제1 광학계)
14: XYZ 스테이지(제1 구동부)
15: 2차원 카메라(제1 광 검출부)
20: 마킹부
21: 레이저 광원
22: 레이저 마킹용 광학계(제2 광학계)
23: XYZ 스테이지(제2 구동부)
24: 프로빙 카메라(제2 광 검출부)
25: 조명 광원
30: 디바이스 배치부
31: 샘플 스테이지
32: 웨이퍼 척
33: XY 구동부(제3 구동부)
32a: 디바이스 유지부
32b: 타겟 구멍
40: 계산기
41a: 조건 설정부
41b: 제어부
41c: 화상 처리부
41e: 입력부
41d: 표시부
50: 얼라인먼트 타겟
50a: 광 투과부
D: 반도체 디바이스
ME: 메탈층
fp: 고장 개소
mp: 마킹 개소

Claims (11)

  1. 반도체 디바이스로부터 제1 광학계를 통해 제1 광을 제1 광 검출부가 받고, 상기 제1 광학계가 상기 반도체 디바이스에 대하여 제1 구동부에 의해서 상대적으로 이동하는 해석부와,
    상기 반도체 디바이스로부터 제2 광학계를 통해 제2 광을 제2 광 검출부가 받음과 아울러, 상기 반도체 디바이스에 대하여 상기 제2 광학계를 통해 레이저 광을 조사하고, 상기 제2 광학계가 상기 반도체 디바이스에 대하여 제2 구동부에 의해서 상대적으로 이동하는 마킹부와,
    상기 해석부와 상기 마킹부와의 사이에 배치되어, 상기 반도체 디바이스를 유지함과 아울러, 상기 제1 광학계의 광축과 상기 제2 광학계의 광축과의 위치 맞춤을 위한 타겟이 마련된 척을 갖고, 상기 척이 상기 해석부 및 상기 마킹부에 대하여 제3 구동부에 의해서 상대적으로 이동하는 디바이스 배치부와,
    상기 해석부, 상기 마킹부 및 상기 디바이스 배치부에 명령을 출력하는 제어부를 구비하고,
    상기 타겟은, 상기 타겟의 일방의 측으로부터 상기 제1 광 검출부에 의해서 검출 가능함과 아울러, 상기 타겟의 타방의 측으로부터 상기 제2 광 검출부에 의해서 검출 가능하고,
    상기 제어부는,
    상기 제1 광 검출부가 상기 타겟을 검출 가능한 위치에 상기 척을 이동시킨 후에, 상기 타겟을 기준으로 하여, 상기 제2 광학계의 광축을 상기 제1 광학계의 광축에 맞추는 얼라인먼트 명령을 상기 마킹부 및 상기 디바이스 배치부에 출력하고,
    상기 제1 광학계의 광축과 상기 제2 광학계의 광축과의 위치 관계를 유지한 상태에서, 상기 반도체 디바이스에 설정되는 마킹 위치에 상기 레이저 광을 조사시키는 마킹 명령을 상기 마킹부 및 상기 디바이스 배치부에 출력하는, 반도체 고장 해석 장치.
  2. 청구항 1에 있어서,
    상기 제어부는, 상기 얼라인먼트 명령을 출력하기 전에, 상기 해석부에 의해서 상기 반도체 디바이스의 고장 개소를 해석하는 해석 명령을 상기 해석부에 출력하는, 반도체 고장 해석 장치.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 마킹 명령은, 상기 제3 구동부에 의해서 상기 척을 상기 마킹 위치에 이동시킨 후에, 상기 반도체 디바이스에 상기 레이저 광을 조사시키는, 반도체 고장 해석 장치.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 얼라인먼트 명령은, 상기 제1 광 검출부에 일방의 측으로부터의 상기 타겟의 제1 화상을 취득시키고, 상기 제2 광 검출부에 타방의 측으로부터의 상기 타겟의 제2 화상을 취득시키고, 상기 제1 화상 및 상기 제2 화상에 기초하여 상기 제2 광학계의 광축을 상기 제1 광학계의 광축에 맞추도록 상기 제2 광학계를 이동시키는, 반도체 고장 해석 장치.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 타겟은, 상기 척에서 상기 반도체 디바이스가 유지되는 디바이스 유지부와는 다른 장소에 마련되어 있는, 반도체 고장 해석 장치.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 제1 광 검출부는, 상기 타겟을 일방의 측으로부터 본 제1 화상을 취득하고,
    상기 제2 광 검출부는, 상기 타겟을 타방의 측으로부터 본 제2 화상을 취득하는, 반도체 고장 해석 장치.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 타겟은, 상기 제1 광 검출부 및 상기 제2 광 검출부가 검출 가능한 광을 투과하는 광 투과부를 포함하는, 반도체 고장 해석 장치.
  8. 반도체 고장 해석 장치를 이용하여 반도체 디바이스를 해석하는 반도체 고장 해석 방법으로서,
    상기 반도체 고장 해석 장치는,
    반도체 디바이스로부터 제1 광학계를 통해 제1 광을 제1 광 검출부가 받고, 상기 제1 광학계가 상기 반도체 디바이스에 대하여 제1 구동부에 의해서 상대적으로 이동하는 해석부와,
    상기 반도체 디바이스로부터 제2 광학계를 통해 제2 광을 제2 광 검출부가 받음과 아울러, 상기 반도체 디바이스에 대하여 상기 제2 광학계를 통해 레이저 광을 조사하고, 상기 제2 광학계가 상기 반도체 디바이스에 대하여 제2 구동부에 의해서 상대적으로 이동하는 마킹부와,
    상기 해석부와 상기 마킹부와의 사이에 배치되어, 상기 반도체 디바이스를 유지함과 아울러, 상기 제1 광학계의 광축과 상기 제2 광학계의 광축과의 위치 맞춤을 위한 타겟이 마련된 척을 갖고, 상기 척이 상기 해석부 및 상기 마킹부에 대하여 제3 구동부에 의해서 상대적으로 이동하는 디바이스 배치부와,
    상기 해석부, 상기 마킹부 및 상기 디바이스 배치부에 명령을 출력하는 제어부를 구비하고,
    상기 타겟은, 상기 타겟의 일방의 측으로부터 상기 제1 광 검출부에 의해서 검출 가능함과 아울러, 상기 타겟의 타방의 측으로부터 상기 제2 광 검출부에 의해서 검출 가능하고,
    상기 제1 광 검출부가 상기 타겟을 검출 가능한 위치에 상기 척을 이동시킨 후에, 상기 타겟을 기준으로 하여, 상기 제2 광학계의 광축을 상기 제1 광학계의 광축에 맞추는 얼라인먼트 공정과,
    상기 제1 광학계의 광축과 상기 제2 광학계의 광축과의 위치 관계를 유지한 상태에서, 상기 반도체 디바이스에 설정되는 마킹 위치에 상기 레이저 광을 조사시키는 마킹 공정을 갖는, 반도체 고장 해석 방법.
  9. 청구항 8에 있어서,
    상기 얼라인먼트 공정의 전에, 상기 해석부에 의해서 상기 반도체 디바이스의 고장 개소를 해석하는 해석 공정을 더 갖는, 반도체 고장 해석 방법.
  10. 청구항 8 또는 청구항 9에 있어서,
    상기 마킹 공정은, 상기 제3 구동부에 의해서 상기 척을 상기 마킹 위치에 이동시킨 후에, 상기 반도체 디바이스에 상기 레이저 광을 조사시키는, 반도체 고장 해석 방법.
  11. 청구항 8 내지 청구항 10 중 어느 한 항에 있어서,
    상기 얼라인먼트 공정은, 상기 제1 광 검출부에 일방의 측으로부터의 상기 타겟의 제1 화상을 취득시키고, 상기 제2 광 검출부에 타방의 측으로부터의 상기 타겟의 제2 화상을 취득시키고, 상기 제1 화상 및 상기 제2 화상에 기초하여 상기 제2 광학계의 광축을 상기 제1 광학계의 광축에 맞추도록 상기 제2 구동부를 이동시키는, 반도체 고장 해석 방법.
KR1020227026608A 2020-02-18 2020-11-17 반도체 고장 해석 장치 및 반도체 고장 해석 방법 KR20220143014A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020025354 2020-02-18
JPJP-P-2020-025354 2020-02-18
PCT/JP2020/042821 WO2021166345A1 (ja) 2020-02-18 2020-11-17 半導体故障解析装置及び半導体故障解析方法

Publications (1)

Publication Number Publication Date
KR20220143014A true KR20220143014A (ko) 2022-10-24

Family

ID=77390589

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020227026608A KR20220143014A (ko) 2020-02-18 2020-11-17 반도체 고장 해석 장치 및 반도체 고장 해석 방법
KR1020227026609A KR20220143015A (ko) 2020-02-18 2021-01-13 반도체 고장 해석 장치 및 반도체 고장 해석 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020227026609A KR20220143015A (ko) 2020-02-18 2021-01-13 반도체 고장 해석 장치 및 반도체 고장 해석 방법

Country Status (7)

Country Link
US (2) US20230072615A1 (ko)
EP (2) EP4102547A4 (ko)
JP (2) JP6984075B1 (ko)
KR (2) KR20220143014A (ko)
CN (2) CN115136288A (ko)
TW (2) TW202145394A (ko)
WO (2) WO2021166345A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7186934B1 (ja) * 2021-07-19 2022-12-09 浜松ホトニクス株式会社 半導体故障解析装置及び半導体故障解析方法
WO2023002688A1 (ja) * 2021-07-19 2023-01-26 浜松ホトニクス株式会社 半導体故障解析装置及び半導体故障解析方法
CN115841969B (zh) * 2022-12-12 2023-09-08 江苏宜兴德融科技有限公司 一种半导体器件激光钝化设备及钝化方法
CN116259554B (zh) * 2023-05-15 2023-10-17 拓荆键科(海宁)半导体设备有限公司 一种晶圆键合装置、控制方法及存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016148550A (ja) 2015-02-10 2016-08-18 浜松ホトニクス株式会社 検査装置及び検査方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098103A (ja) * 1995-06-19 1997-01-10 Nikon Corp 投影露光装置及び投影露光方法
JP2002168798A (ja) * 2000-11-30 2002-06-14 Toshiba Corp 不良解析装置
KR100445974B1 (ko) * 2001-12-01 2004-08-25 주식회사 이오테크닉스 칩 스케일 마커의 마킹 위치 보정 방법 및 그 장치
JP2004146428A (ja) * 2002-10-22 2004-05-20 Renesas Technology Corp 故障解析方法
JP5060821B2 (ja) * 2007-04-10 2012-10-31 ラピスセミコンダクタ株式会社 基板検査装置及び基板検査方法
JP5432551B2 (ja) * 2009-03-13 2014-03-05 株式会社テクノホロン プローブ方法及びプローブ装置
KR101008319B1 (ko) * 2010-07-05 2011-01-13 (주)앤앤아이테크 반도체 칩 검사장치
JP6166032B2 (ja) 2012-11-06 2017-07-19 浜松ホトニクス株式会社 半導体デバイス検査装置及び半導体デバイス検査方法
JP6218959B2 (ja) 2014-10-09 2017-10-25 浜松ホトニクス株式会社 解析装置及び解析方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016148550A (ja) 2015-02-10 2016-08-18 浜松ホトニクス株式会社 検査装置及び検査方法

Also Published As

Publication number Publication date
JP2022031283A (ja) 2022-02-18
EP4102548A1 (en) 2022-12-14
JP6984075B1 (ja) 2021-12-17
CN115136289A (zh) 2022-09-30
WO2021166345A1 (ja) 2021-08-26
US20230072615A1 (en) 2023-03-09
EP4102547A4 (en) 2024-03-20
EP4102548A4 (en) 2024-04-17
TW202133291A (zh) 2021-09-01
CN115136288A (zh) 2022-09-30
US20230061399A1 (en) 2023-03-02
JPWO2021166496A1 (ko) 2021-08-26
WO2021166496A1 (ja) 2021-08-26
EP4102547A1 (en) 2022-12-14
KR20220143015A (ko) 2022-10-24
TW202145394A (zh) 2021-12-01

Similar Documents

Publication Publication Date Title
KR102547930B1 (ko) 검사 장치 및 검사 방법
KR20220143014A (ko) 반도체 고장 해석 장치 및 반도체 고장 해석 방법
TWI802125B (zh) 檢查方法、檢查裝置、及標記形成方法
JP5137088B2 (ja) モールド除去方法
JP7186934B1 (ja) 半導体故障解析装置及び半導体故障解析方法
WO2023002688A1 (ja) 半導体故障解析装置及び半導体故障解析方法
JP2017022387A (ja) 検査装置及び検査方法