KR20220139690A - Semiconductor light emitting device and light emitting device package having the same - Google Patents

Semiconductor light emitting device and light emitting device package having the same Download PDF

Info

Publication number
KR20220139690A
KR20220139690A KR1020210045955A KR20210045955A KR20220139690A KR 20220139690 A KR20220139690 A KR 20220139690A KR 1020210045955 A KR1020210045955 A KR 1020210045955A KR 20210045955 A KR20210045955 A KR 20210045955A KR 20220139690 A KR20220139690 A KR 20220139690A
Authority
KR
South Korea
Prior art keywords
electrode layer
layer
light emitting
disposed
type semiconductor
Prior art date
Application number
KR1020210045955A
Other languages
Korean (ko)
Inventor
고성원
유재령
김보경
김진환
허원구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210045955A priority Critical patent/KR20220139690A/en
Publication of KR20220139690A publication Critical patent/KR20220139690A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures

Abstract

One embodiment of the present invention provides a semiconductor light emitting device, which comprises: a first electrode layer having first and second regions; a light emitting structure disposed to overlap the first region on the first electrode layer, including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer, and having a plurality of holes connected to the first conductivity type semiconductor layer through the active layer, wherein the first conductivity type semiconductor layer forms a first surface of the light emitting structure, and the second conductivity type semiconductor layer forms a second surface opposite to the first surface; a concavo-convex pattern disposed on one region of the first surface; a dam structure surrounding one region of the first surface and disposed at the corner of the first surface; a transparent electrode layer disposed between the first electrode layer and the light emitting structure, overlapping the first region, and being in contact with the second conductive type semiconductor layer; an interlayer insulating layer disposed between the transparent electrode layer and the first electrode layer and having a plurality of first openings respectively connected to the plurality of holes and a plurality of second openings connected to the transparent electrode layer; a second electrode layer disposed between the first electrode layer and the interlayer insulating layer, connected to the transparent electrode layer through the plurality of second openings, disposed to be separated from the first electrode layer, and extending onto the second region of the first electrode layer; an electrode pad disposed on the second electrode layer to overlap the second region; and a plurality of contact electrodes passing through the second electrode layer, the interlayer insulating layer, and the transparent electrode layer and connected to the first conductivity type semiconductor layer through the plurality of holes. Accordingly, it is possible to provide the semiconductor light emitting device with a reduced defect rate in a manufacturing process.

Description

반도체 발광소자 및 이를 구비한 발광소자 패키지 {SEMICONDUCTOR LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE HAVING THE SAME}Semiconductor light emitting device and light emitting device package having same

본 발명은 반도체 발광소자 및 이를 구비한 발광소자 패키지에 관한 것이다.The present invention relates to a semiconductor light emitting device and a light emitting device package having the same.

반도체 발광소자는 종래의 광원에 비해 긴 수명, 낮은 소비전력, 빠른 응답 속도, 환경 친화성 등의 장점을 갖는 차세대 광원으로 알려져 있다. 특히, 반도체 발광소자는 우수한 광속을 가지므로, 전장 장치 및 조명 장치와 같은 다양한 제품의 주요 광원으로서 주목받고 있다. 한편, 반도체 발광소자를 패키징하는 과정에서 반도체 발광소자에 가해지는 스트레스를 감소시켜 불량률을 감소시키기 위한 방안이 요청되고 있다.The semiconductor light emitting device is known as a next-generation light source having advantages such as a long lifespan, low power consumption, fast response speed, and environmental friendliness compared to conventional light sources. In particular, since the semiconductor light emitting device has an excellent luminous flux, it is attracting attention as a main light source for various products such as electric devices and lighting devices. Meanwhile, there is a demand for a method for reducing the defect rate by reducing stress applied to the semiconductor light emitting device in the process of packaging the semiconductor light emitting device.

본 발명이 해결하려는 과제들 중 하나는 패키징 과정에서 가해지는 스트레스가 감소된 반도체 발광소자를 제공하는데 있다. One of the problems to be solved by the present invention is to provide a semiconductor light emitting device in which stress applied during a packaging process is reduced.

본 발명이 해결하려는 과제들 중 다른 하나는 패키징 과정에서 반도체 발광소자에 가해지는 스트레스가 감소된 발광소자 패키지를 제공하는 데 있다.Another object of the present invention is to provide a light emitting device package in which stress applied to a semiconductor light emitting device during a packaging process is reduced.

본 발명의 일 실시예는, 제1 및 제2 영역을 갖는 제1 전극층; 상기 제1 전극층 상에 상기 제1 영역과 중첩하도록 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고, 상기 활성층을 통하여 상기 제1 도전형 반도체층에 연결된 복수의 홀을 갖는 발광 구조물 - 상기 제1 도전형 반도체층은 상기 발광 구조물의 제1 면을 이루며, 상기 제2 도전형 반도체층은 상기 제1 면에 반대되는 제2 면을 이룸-; 상기 제1 면의 일 영역에 배치된 요철 패턴; 상기 제1 면의 일 영역을 둘러싸며 상기 제1 면의 모서리에 배치된 댐 구조물; 상기 제1 전극층과 상기 발광 구조물의 사이에, 상기 제1 영역과 중첩하여 배치되며, 상기 제2 도전형 반도체층과 접하는 투명 전극층; 상기 투명 전극층과 상기 제1 전극층의 사이에 배치되며, 상기 복수의 홀과 각각 연결된 복수의 제1 개구 및 상기 투명 전극층에 연결되는 복수의 제2 개구를 갖는 층간 절연층; 상기 제1 전극층과 상기 층간 절연층 사이에 배치되며, 상기 복수의 제2 개구를 통해 상기 투명 전극층과 접속되고, 상기 제1 전극층과 분리되도록 배치되고, 상기 제1 전극층의 상기 제2 영역 상으로 연장된 제2 전극층; 상기 제2 전극층 상에 상기 제2 영역과 중첩되도록 배치된 전극 패드; 및 상기 제2 전극층, 상기 층간 절연층, 상기 투명 전극층을 관통하여 상기 복수의 홀을 통해 상기 제1 도전형 반도체층과 접속되는 복수의 콘택 전극을 포함하는 반도체 발광소자를 제공한다.An embodiment of the present invention includes a first electrode layer having first and second regions; A plurality of layers disposed on the first electrode layer to overlap the first region, including a first conductivity-type semiconductor layer, an active layer, and a second conductivity-type semiconductor layer, and connected to the first conductivity-type semiconductor layer through the active layer a light emitting structure having a hole, wherein the first conductivity type semiconductor layer forms a first surface of the light emitting structure, and the second conductivity type semiconductor layer forms a second surface opposite to the first surface; a concave-convex pattern disposed on one region of the first surface; a dam structure surrounding an area of the first surface and disposed at a corner of the first surface; a transparent electrode layer disposed between the first electrode layer and the light emitting structure, overlapping the first region, and in contact with the second conductivity-type semiconductor layer; an interlayer insulating layer disposed between the transparent electrode layer and the first electrode layer and having a plurality of first openings respectively connected to the plurality of holes and a plurality of second openings connected to the transparent electrode layer; It is disposed between the first electrode layer and the interlayer insulating layer, is connected to the transparent electrode layer through the plurality of second openings, is disposed to be separated from the first electrode layer, and is disposed on the second region of the first electrode layer. an extended second electrode layer; an electrode pad disposed on the second electrode layer to overlap the second region; and a plurality of contact electrodes passing through the second electrode layer, the interlayer insulating layer, and the transparent electrode layer and connected to the first conductivity-type semiconductor layer through the plurality of holes.

본 발명의 일 실시예는, 제1 및 제2 리드 프레임을 갖는 패키지 기판; 상기 제1 리드 프레임에 접하며 제1 및 제2 영역을 갖는 제1 전극층과, 상기 제1 전극층의 상기 제1 영역과 중첩하도록 배치된 발광 구조물과, 상기 제2 리드 프레임에 전기적으로 연결된 전극 패드를 갖는 반도체 발광소자; 상기 반도체 발광소자를 덮는 파장변환필름; 및 상기 패키지 기판 상에 배치되며, 상기 반도체 발광소자의 측면 및 상기 파장변환필름의 측면을 덮는 반사성 수지층을 포함하며, 상기 반도체 발광소자는, 상기 제1 전극층과, 상기 제1 전극층 상에 상기 제1 영역과 중첩하도록 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고, 상기 활성층을 통하여 상기 제1 도전형 반도체층에 연결된 복수의 홀을 갖는 발광 구조물 - 상기 제1 도전형 반도체층은 상기 발광 구조물의 제1 면을 이루며, 상기 제2 도전형 반도체층은 상기 제1 면에 반대되는 제2 면을 이룸-과, 상기 제1 면의 일 영역에 배치된 요철 패턴과, 상기 제1 면의 일 영역을 둘러싸며 상기 제1 면의 모서리에 배치된 댐 구조물과, 상기 제1 전극층과 상기 발광 구조물의 사이에, 상기 제1 영역과 중첩하여 배치되며, 상기 제2 도전형 반도체층과 접하는 투명 전극층과, 상기 투명 전극층과 상기 제1 전극층의 사이에 배치되며, 상기 복수의 홀과 각각 연결된 복수의 제1 개구 및 상기 투명 전극층에 연결되는 복수의 제2 개구를 갖는 층간 절연층과, 상기 제1 전극층과 상기 층간 절연층 사이에 배치되며, 상기 복수의 제2 개구를 통해 상기 투명 전극층과 접속되고, 상기 제1 전극층과 분리되도록 배치되고, 상기 제1 전극층의 상기 제2 영역 상으로 연장된 제2 전극층과, 상기 제2 전극층 상에 상기 제2 영역과 중첩되도록 배치된 전극 패드와, 상기 제2 전극층, 상기 층간 절연층, 상기 투명 전극층을 관통하여 상기 복수의 홀을 통해 상기 제1 도전형 반도체층과 접속되는 복수의 콘택 전극을 포함하는 발광소자 패키지를 제공한다One embodiment of the present invention, a package substrate having first and second lead frames; a first electrode layer in contact with the first lead frame and having first and second regions; a light emitting structure disposed to overlap the first region of the first electrode layer; and an electrode pad electrically connected to the second lead frame; a semiconductor light emitting device having; a wavelength conversion film covering the semiconductor light emitting device; and a reflective resin layer disposed on the package substrate and covering a side surface of the semiconductor light emitting device and a side surface of the wavelength conversion film, wherein the semiconductor light emitting device includes the first electrode layer and the first electrode layer on the first electrode layer. A light emitting structure disposed to overlap the first region, including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer, and having a plurality of holes connected to the first conductivity type semiconductor layer through the active layer - the The first conductivity type semiconductor layer forms a first surface of the light emitting structure, and the second conductivity type semiconductor layer forms a second surface opposite to the first surface - and is disposed in one region of the first surface A concave-convex pattern, a dam structure surrounding a region of the first surface and disposed at a corner of the first surface, is disposed between the first electrode layer and the light emitting structure, and overlaps the first area; A transparent electrode layer in contact with the second conductivity-type semiconductor layer, and disposed between the transparent electrode layer and the first electrode layer, a plurality of first openings respectively connected to the plurality of holes and a plurality of second openings connected to the transparent electrode layer an interlayer insulating layer having a second electrode layer extending onto the second region of; an electrode pad disposed on the second electrode layer to overlap the second region; Provided is a light emitting device package including a plurality of contact electrodes connected to the first conductivity-type semiconductor layer through a plurality of holes.

패키징 과정에서 반도체 발광소자에 가해지는 스트레스가 감소되어, 제조과정에서 불량률이 감소된 반도체 발광소자 및 발광소자 패키지를 제공할 수 있다.It is possible to provide a semiconductor light emitting device and a light emitting device package having a reduced defect rate in the manufacturing process by reducing stress applied to the semiconductor light emitting device during the packaging process.

도 1은 본 발명의 일 실시예에 의한 반도체 발광소자를 개략적으로 나타내는 사시도이다.
도 2는 도 1의 I-I'선을 따라 절개하여 본 측단면도이다.
도 3은 도 1의 II방향에서 바라본 평면도이다.
도 4(a) 내지 도 4(c)는 도 3에 도시된 댐 구조물의 다양한 변형예이다.
도 5는 본 발명의 일 실시예에 의한 반도체 발광소자를 탑재한 발광소자 패키지의 단면도이다.
도 6(a)는 도 5의 A부분의 확대도이다.
도 6(b) 및 도 6(c)는 반도체 발광소자에 댐 구조물이 배치되지 않은 비교예이다.1 is a perspective view schematically illustrating a semiconductor light emitting device according to an embodiment of the present invention.
FIG. 2 is a side cross-sectional view taken along line I-I' of FIG. 1 .
FIG. 3 is a plan view viewed from the II direction of FIG. 1 .
4 (a) to 4 (c) are various modifications of the dam structure shown in FIG.
5 is a cross-sectional view of a light emitting device package in which a semiconductor light emitting device according to an embodiment of the present invention is mounted.
FIG. 6(a) is an enlarged view of part A of FIG. 5 .
6(b) and 6(c) are comparative examples in which a dam structure is not disposed in the semiconductor light emitting device.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명하기로 한다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 의한 반도체 발광소자를 개략적으로 나타내는 사시도이고, 도 2는 도 1의 I-I'선을 따라 절개하여 본 측단면도이며, 도 3은 도 1의 II방향에서 바라본 평면도이다.1 is a perspective view schematically showing a semiconductor light emitting device according to an embodiment of the present invention, FIG. 2 is a side cross-sectional view taken along line I-I' of FIG. 1 , and FIG. 3 is a view taken in the II direction of FIG. This is the flat view.

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 의한 반도체 발광소자(100)는 제1 전극층(131), 발광 구조물(110), 투명 전극층(122), 층간 절연층(124), 제2 전극층(126) 및 전극 패드(BP)를 포함할 수 있다. 1 and 2, the semiconductor light emitting device 100 according to an embodiment of the present invention includes a first electrode layer 131, a light emitting structure 110, a transparent electrode layer 122, an interlayer insulating layer 124, It may include a second electrode layer 126 and an electrode pad BP.

제1 전극층(131)은 제1 및 제2 영역(R1, R2)을 갖는 상면(131A)을 가질 수 있다. 제1 영역(R1)은 광이 방출되는 영역으로 제공될 수 있으며, 제2 영역(R2)은 상부에 전극 패드(BP)가 배치되는 영역으로 제공될 수 있다. 본 실시예에서 제2 영역(R2)은 제1 영역(R1)의 일 측에 길게 배치될 수 있다. The first electrode layer 131 may have a top surface 131A having first and second regions R1 and R2 . The first region R1 may serve as a region from which light is emitted, and the second region R2 may serve as a region on which the electrode pad BP is disposed. In the present exemplary embodiment, the second region R2 may be elongated at one side of the first region R1 .

제1 전극층(131)은 도전성 기판(138)과 접합 금속층(136)을 포함할 수 있다. 제1 전극층(131)은 발광 구조물(110)을 지지하며, 도전성으로 인해 전원이 인가되는 전극으로 사용될 수 있다. 예를 들어, 도전성 기판(138)은 실리콘, 스트레인 실리콘(strained Si), 실리콘 합금, SOI(Silicon-On-Insulator), 실리콘 카바이드(SiC), 실리콘 게르마늄(SiGe), 실리콘 게르마늄 카바이드(SiGeC), 게르마늄, 게르마늄 합금, 갈륨 아세나이드(GaAs), 인듐 아세나이드(InAs) 및 III-V 반도체, II-VI반도체 중 하나일 수 있다. 접합 금속층(195)은 Au, Sn, Ni, Au-Sn, Ni-Sn 또는 Ni-Au-Sn와 같은 본딩 금속일 수 있다. 따라서, 제1 전극층(131)을 통해 제1 도전형 반도체층(112)에 전원이 인가될 수 있다. 본 실시예의 경우, 제1 전극층(131) 및 콘택 전극(134)을 통해 제1 도전형 반도체층(112)에 전원이 인가될 수 있다.The first electrode layer 131 may include a conductive substrate 138 and a bonding metal layer 136 . The first electrode layer 131 supports the light emitting structure 110 and may be used as an electrode to which power is applied due to conductivity. For example, the conductive substrate 138 may include silicon, strained silicon (Si), a silicon alloy, silicon-on-insulator (SOI), silicon carbide (SiC), silicon germanium (SiGe), silicon germanium carbide (SiGeC), It may be one of germanium, a germanium alloy, gallium arsenide (GaAs), indium arsenide (InAs), and III-V semiconductors and II-VI semiconductors. The bonding metal layer 195 may be a bonding metal such as Au, Sn, Ni, Au-Sn, Ni-Sn, or Ni-Au-Sn. Accordingly, power may be applied to the first conductivity-type semiconductor layer 112 through the first electrode layer 131 . In this embodiment, power may be applied to the first conductivity-type semiconductor layer 112 through the first electrode layer 131 and the contact electrode 134 .

도 2를 참조하면, 발광 구조물(110)은 제1 전극층(131)의 제1 영역(R1) 상에 배치될 수 있다. 발광 구조물(110)은 제1 도전형 반도체층(112), 활성층(114) 및 제2 도전형 반도체층(116)을 포함할 수 있다. 일 실시예의 경우, 발광 구조물(110)은 제1 전극층(131) 상에 제2 도전형 반도체층(116), 활성층(114) 및 제1 도전형 반도체층(112)의 순서로 적층된 구조일 수 있다.Referring to FIG. 2 , the light emitting structure 110 may be disposed on the first region R1 of the first electrode layer 131 . The light emitting structure 110 may include a first conductivity type semiconductor layer 112 , an active layer 114 , and a second conductivity type semiconductor layer 116 . In one embodiment, the light emitting structure 110 has a structure in which a second conductivity type semiconductor layer 116 , an active layer 114 , and a first conductivity type semiconductor layer 112 are stacked in this order on the first electrode layer 131 . can

예를 들어, 제1 도전형 반도체층(112)은 n형 InxAlyGa1-x-yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체를 포함할 수 있으며, n형 불순물은 Si일 수 있다. 예를 들어, 제1 도전형 반도체층(112)은 n형 GaN층을 포함할 수 있다. 제2 도전형 반도체층(116)은 p형 InxAlyGa1-x-yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체층일 수 있으며, p형 불순물은 Mg일 수 있다. 일부 실시예에서는, 제2 도전형 반도체층(116)은 단층 구조로 구현될 수도 있으나, 다른 실시예에서는 서로 다른 조성을 갖는 다층 구조를 가질 수 있다. 활성층(114)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조일 수 있다. 예를 들어, 양자우물층과 양자장벽층은 서로 다른 조성을 갖는 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)일 수 있다. 특정 예에서, 양자우물층은 InxGa1-xN (0<x≤1)이며, 양자장벽층은 GaN 또는 AlGaN일 수 있다. For example, the first conductivity type semiconductor layer 112 is a nitride satisfying n-type In x Al y Ga 1-xy N (0≤x<1, 0≤y<1, 0≤x+y<1). It may include a semiconductor, and the n-type impurity may be Si. For example, the first conductivity-type semiconductor layer 112 may include an n-type GaN layer. The second conductivity type semiconductor layer 116 may be a nitride semiconductor layer satisfying p-type In x Al y Ga 1-xy N (0≤x<1, 0≤y<1, 0≤x+y<1), , the p-type impurity may be Mg. In some embodiments, the second conductivity type semiconductor layer 116 may be implemented as a single-layer structure, but in other embodiments, it may have a multi-layer structure having different compositions. The active layer 114 may have a multi-quantum well (MQW) structure in which quantum well layers and quantum barrier layers are alternately stacked with each other. For example, the quantum well layer and the quantum barrier layer may be In x Al y Ga 1-xy N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) having different compositions. In a specific example, the quantum well layer may be In x Ga 1-x N (0<x≤1), and the quantum barrier layer may be GaN or AlGaN.

본 실시예에서, 발광 구조물(110)은 제2 도전형 반도체층(116) 및 활성층(114)을 통하여 제1 도전형 반도체층(112)에 연결된 복수의 홀(H)을 가질 수 있다. 복수의 홀(H)은 후술하는 층간 절연층(124)의 복수의 제1 개구(OPA)에 각각 연결되어, 제1 도전형 반도체층(112)과 제1 전극층(131)을 연결하는 복수의 비아홀(V)을 이룰 수 있다. 복수의 홀(H)은 발광 구조물(110)의 표면에 실질적으로 동일한 이격거리를 갖도록 주기적으로 배치될 수 있다. 다만, 이에 한정하는 것은 아니며, 실시예에 따라서는, 복수의 홀(H)은 비 주기적으로 배치될 수도 있다. In this embodiment, the light emitting structure 110 may have a plurality of holes H connected to the first conductivity type semiconductor layer 112 through the second conductivity type semiconductor layer 116 and the active layer 114 . The plurality of holes H are respectively connected to a plurality of first openings OPA of the interlayer insulating layer 124 , which will be described later, to connect the first conductive semiconductor layer 112 and the first electrode layer 131 to each other. A via hole (V) may be formed. The plurality of holes H may be periodically arranged to have substantially the same spacing on the surface of the light emitting structure 110 . However, the present invention is not limited thereto, and according to embodiments, the plurality of holes H may be aperiodically arranged.

도 2 및 도 3을 참조하면, 발광 구조물(110)의 상면(112A)에는 요철 패턴(140) 및 댐 구조물(150)이 배치될 수 있다. 요철 패턴(140)은 발광 구조물(110)의 상면(112A)의 중앙 영역에 배치될 수 있으며, 복수의 볼록부(141)를 포함할 수 있다. 요철 패턴(140) 및 발광 구조물(110)은 발광 구조물(110)의 제1 도전형 반도체층(112)을 건식 또는 습식 식각하여 형성할 수 있다. 또한, 제1 도전형 반도체층(112) 상에 절연층을 적층한 후, 건식 또는 습식 식각하여 형성할 수도 있다. 절연층은 SiO2, SiN 및 SiOxNy와 같은 투광성 절연물질로 이루어질 수 있다. 따라서, 요철 패턴(140) 및 발광 구조물(110)은 제1 도전형 반도체층(112)과 동일한 물질로 이루어질 수 있으며, 제1 도전형 반도체층(112)과 상이한 물질로 이루어질 수 도 있다. 실시예에 따라서는, 요철 패턴(140) 및 발광 구조물(110) 중 어느 하나는 제1 도전형 반도체층(112)과 동일한 물질로 이루어지고, 다른 하나는 제1 도전형 반도체층(112)과 상이한 물질로 이루어질 수도 있다.2 and 3 , the concave-convex pattern 140 and the dam structure 150 may be disposed on the upper surface 112A of the light emitting structure 110 . The concave-convex pattern 140 may be disposed in a central region of the upper surface 112A of the light emitting structure 110 , and may include a plurality of convex portions 141 . The concave-convex pattern 140 and the light emitting structure 110 may be formed by dry or wet etching the first conductivity type semiconductor layer 112 of the light emitting structure 110 . In addition, after laminating an insulating layer on the first conductivity type semiconductor layer 112, it may be formed by dry or wet etching. The insulating layer may be made of a light-transmitting insulating material such as SiO 2 , SiN, and SiO x N y . Accordingly, the concave-convex pattern 140 and the light emitting structure 110 may be made of the same material as the first conductivity type semiconductor layer 112 , or may be formed of a material different from that of the first conductivity type semiconductor layer 112 . According to an embodiment, any one of the concave-convex pattern 140 and the light emitting structure 110 is made of the same material as the first conductivity type semiconductor layer 112 , and the other one is formed of the same material as the first conductivity type semiconductor layer 112 and the first conductivity type semiconductor layer 112 . It may consist of different materials.

요철 패턴(140)은 활성층(114)에서 방출된 광의 광추출 효율을 향상시키기 위한 것이며, 댐 구조물(150)은 반도체 발광소자(100)를 이용한 발광소자 패키지를 제조하는 과정에서, 반도체 발광소자(100)와 파장변환필름(30)의 사이에 반사성 수지층이 유입되는 것을 방지할 수 있다. 이에 관해서는 후술한다.The uneven pattern 140 is for improving the light extraction efficiency of the light emitted from the active layer 114, and the dam structure 150 is a semiconductor light emitting device ( It is possible to prevent the reflective resin layer from being introduced between the 100) and the wavelength conversion film 30 . This will be described later.

복수의 볼록부(141)는 각각 원형 또는, 삼각형 사각형과 같은 다각형의 단면을 가지며, 격자형 또는 스트라이트(stripe)형으로 배치될 수 있다. Each of the plurality of convex portions 141 may have a polygonal cross section such as a circular or triangular quadrangle, and may be disposed in a grid shape or a stripe shape.

댐 구조물(150)은 요철 패턴(140)을 둘러싸도록 발광 구조물(110)의 상면(112A)의 가장자리를 둘러싸도록 배치될 수 있다. 댐 구조물(150)은 요철 패턴(140) 보다 높은 레벨을 갖도록, 요철 패턴(140)의 높이(H1) 보다 큰 높이(H2)를 가질 수 있다. 또한, 댐 구조물(150)은 요철 패턴(140)의 폭(W1) 보다 큰 폭(W2)을 가질 수 있다. 일 실시예의 경우, 댐 구조물(150)은 8~10 ㎛의 폭을 가질 수 있다.The dam structure 150 may be disposed to surround the edge of the upper surface 112A of the light emitting structure 110 so as to surround the uneven pattern 140 . The dam structure 150 may have a height H2 greater than the height H1 of the uneven pattern 140 to have a higher level than the uneven pattern 140 . Also, the dam structure 150 may have a width W2 greater than the width W1 of the concavo-convex pattern 140 . In one embodiment, the dam structure 150 may have a width of 8 to 10 ㎛.

댐 구조물(150)은 발광 구조물(110)의 상면(112A)의 모서리 영역(E)을 따라, 발광 구조물(110)의 측면(112S)과 공면(coplanar)인 측면(150S)을 갖도록 배치될 수 있다. 댐 구조물(150)은 발광 구조물(110)의 상면(112A)의 각 모서리 영역(E)을 따라 연장 배치될 수 있다. 댐 구조물(150)은 평탄한 상면(150A)을 갖는 사각형의 단면을 가질 수 있으며, 스트라이프형으로 배치될 수 있다. 다만, 댐 구조물(150)의 단면 형상을 사각형으로 한정하는 것은 아니며, 평탄한 상면(150A)을 가지는 다양한 단면구조로 변형될 수 있다.The dam structure 150 may be arranged to have a side surface 150S that is coplanar with the side surface 112S of the light emitting structure 110 along the edge region E of the upper surface 112A of the light emitting structure 110 . have. The dam structure 150 may be disposed to extend along each corner area E of the upper surface 112A of the light emitting structure 110 . The dam structure 150 may have a rectangular cross-section having a flat upper surface 150A, and may be arranged in a stripe shape. However, the cross-sectional shape of the dam structure 150 is not limited to a quadrangle, and may be deformed into various cross-sectional structures having a flat upper surface 150A.

또한, 댐 구조물(150)은 다양하게 변형될 수 있다. 도 4(a) 내지 도 4(c)를 참조하여 이에 대해 설명한다. 도 4(a) 내지 도 4(c)는 도 3에 도시된 댐 구조물의 다양한 변형예이다.In addition, the dam structure 150 may be variously deformed. This will be described with reference to FIGS. 4(a) to 4(c). 4 (a) to 4 (c) are various modifications of the dam structure shown in FIG.

도 4(a)의 반도체 발광소자(200)는 앞서 설명한 실시예와 비교할 때, 댐 구조물(250)이 요철 구조(240)를 둘러싸도록 제1 면(212A)의 모서리 영역(E)을 따라 배치된 점에서는 유사하나, 제1 면(212A)의 꼭지점 영역(C)을 제외한 영역에만 댐 구조물(250)이 배치된 차이점이 있다. Compared to the embodiment described above, the semiconductor light emitting device 200 of FIG. 4A is disposed along the edge region E of the first surface 212A so that the dam structure 250 surrounds the concave-convex structure 240 . Although similar in point, there is a difference in that the dam structure 250 is disposed only in the area except for the vertex area C of the first surface 212A.

도 4(b)의 반도체 발광소자(300)는 앞서 설명한 실시예와 비교할 때, 댐 구조물(350)이 요철 구조(240)를 둘러싸도록 제1 면(212A)의 모서리 영역(E)을 따라 배치된 점에서는 유사하나, 제1 면(312A)의 모서리 영역(E) 중 중앙 영역(EC)을 제외한 영역에만 댐 구조물(350)이 배치된 차이점이 있다. The semiconductor light emitting device 300 of FIG. 4B is disposed along the edge region E of the first surface 212A so that the dam structure 350 surrounds the concave-convex structure 240 as compared with the above-described embodiment. Although similar in point, there is a difference in that the dam structure 350 is disposed only in an area excluding the central area EC among the corner areas E of the first surface 312A.

도 4(c)의 반도체 발광소자(400)는 앞서 설명한 실시예와 비교할 때, 제1 댐 구조물(450)이 요철 구조(440)를 둘러싸도록 제1 면(412A)의 모서리 영역(E)을 따라 배치된 점에서는 유사하나, 제1 면(412A)의 중앙에 제2 댐 구조물(460)이 더 배치된 차이점이 있다.Compared to the embodiment described above, the semiconductor light emitting device 400 of FIG. 4C has the edge region E of the first surface 412A so that the first dam structure 450 surrounds the concave-convex structure 440 . It is similar in that it is disposed along, but there is a difference in that the second dam structure 460 is further disposed in the center of the first surface 412A.

다시 도 2를 참조하면, 제1 전극층(131)과 발광 구조물(110)의 사이에는 층간 절연층(124)이 배치될 수 있다. 층간 절연층(124)은 제1 전극층(131)의 제1 영역(R1)과 중첩하도록 배치될 수 있다. 층간 절연층(124)은 활성층(114)에서 방출된 빛 중 투명 전극층(122)으로 향하는 빛을 제1 도전형 반도체층(112) 방향으로 반사하기 위한 반사체이다. 층간 절연층(124)에는 층간 절연층(124)을 두께 방향으로 관통하도록 형성된 복수의 제1 개구(OPA) 및 복수의 제2 개구(OPB)가 형성될 수 있다.Referring back to FIG. 2 , an interlayer insulating layer 124 may be disposed between the first electrode layer 131 and the light emitting structure 110 . The interlayer insulating layer 124 may be disposed to overlap the first region R1 of the first electrode layer 131 . The interlayer insulating layer 124 is a reflector for reflecting light emitted from the active layer 114 toward the transparent electrode layer 122 in the direction of the first conductivity-type semiconductor layer 112 . A plurality of first openings OPA and a plurality of second openings OPB formed to pass through the interlayer insulating layer 124 in a thickness direction may be formed in the interlayer insulating layer 124 .

층간 절연층(124)은 절연 특성 및 광투과 특성을 지닌 물질로 이루어질 수 있다. 층간 절연층(124)은 실리콘 산화물 또는 실리콘 질화물을 포함하여 이루어질 수 있으며, 예를 들어, SiO2, SiN, SiOxNy, TiO2, Si3N4, Al2O3, TiN, AlN, ZrO2, TiAlN, TiSiN 등으로 이루어질 수 있다.The interlayer insulating layer 124 may be made of a material having insulating properties and light transmitting properties. The insulating interlayer 124 may include silicon oxide or silicon nitride, for example, SiO 2 , SiN, SiO x N y , TiO 2 , Si 3 N 4 , Al 2 O 3 , TiN, AlN, ZrO 2 , TiAlN, may be made of TiSiN.

층간 절연층(124)은 다층막 또는 단일막 구조로 이루어질 수 있다. 이러한 다층막 구조는 서로 다른 굴절률인 제1 및 제2 굴절률을 갖는 제1 절연층(124A)과 제2 절연층(124B)이 교대로 적층된 구조일 수 있다. 이러한 적층구조를 통해, 층간 절연층(124)은 분산형 브래그 반사기(Distributed Bragg Reflector, DBR)를 이룰 수 있다. The interlayer insulating layer 124 may have a multilayer or single layer structure. The multilayer structure may have a structure in which first and second insulating layers 124A and 124B having first and second refractive indices that are different from each other are alternately stacked. Through such a stacked structure, the interlayer insulating layer 124 may form a distributed Bragg reflector (DBR).

실시예에 따라서, 층간 절연층(124)은 단일막 구조로 이루어질 수 있으며, 층간 절연층(124)과 접하여 배치된 제2 전극층(126)과 전향성 반사기(Omni Directional Reflector, ODR)를 이룰 수 있다.According to an embodiment, the interlayer insulating layer 124 may have a single-layer structure, and an omni directional reflector (ODR) may be formed with the second electrode layer 126 disposed in contact with the interlayer insulating layer 124 . have.

제2 전극층(126)은 제1 전극층(131)과 층간 절연층(124)의 사이에, 층간 절연층(124)과 접하여 배치될 수 있으며, 제2 영역(R2)까지 연장될 수 있다. 제2 전극층(126) 중 제2 영역(R2)까지 연장된 부분에는 전극 패드(BP)가 배치될 수 있다. 제2 전극층(126)은 층간 절연층(124)의 제2 개구(OPB)를 채우도록 배치될 수 있다. 따라서, 제2 전극층(126)은 층간 절연층(124)의 제2 개구(OPB)를 통하여 투명 전극층(122)에 접속될 수 있다. 또한, 제2 전극층(126)에는 층간 절연층(124)의 제1 개구(OPA)가 연장되어 형성될 수 있다. 제2 전극층(126)은 투명 전극층(122)과 오믹 특성을 갖는 도전성 물질이 1층 또는 다층 구조로 이루어질 수 있다. 예를 들어, 제2 전극층(126)은 Au, W, Pt, Si, Ir, Ag, Cu, Ni, Ti, Cr 등과 같은 반사성이 높은 물질 및 그 합금 중 하나 이상을 포함한 물질로 형성될 수 있다. 제1 전극층(131)과 제2 전극층(126) 사이에는 절연성 분리층(128)이 개재되어, 이들을 전기적으로 절연시킬 수 있다. 절연성 분리층 (128)은 예컨대, 실리콘 산화막을 포함할 수 있다.The second electrode layer 126 may be disposed between the first electrode layer 131 and the interlayer insulating layer 124 in contact with the interlayer insulating layer 124 , and may extend to the second region R2 . An electrode pad BP may be disposed on a portion of the second electrode layer 126 extending to the second region R2 . The second electrode layer 126 may be disposed to fill the second opening OPB of the interlayer insulating layer 124 . Accordingly, the second electrode layer 126 may be connected to the transparent electrode layer 122 through the second opening OPB of the interlayer insulating layer 124 . In addition, the first opening OPA of the interlayer insulating layer 124 may extend to the second electrode layer 126 . The second electrode layer 126 may include the transparent electrode layer 122 and a conductive material having an ohmic characteristic in a single layer or multi-layer structure. For example, the second electrode layer 126 may be formed of a material including one or more of a highly reflective material such as Au, W, Pt, Si, Ir, Ag, Cu, Ni, Ti, Cr, and the like and an alloy thereof. . An insulating separation layer 128 may be interposed between the first electrode layer 131 and the second electrode layer 126 to electrically insulate them. The insulating isolation layer 128 may include, for example, a silicon oxide film.

콘택 전극(134)은 비아 전극으로 제1 전극층(131)과 제1 도전형 반도체층(112)을 전기적으로 접속하도록 배치될 수 있다. 콘택 전극(134)은 절연성 분리층 (128), 제2 전극층(126), 층간 절연층(124), 투명 전극층(122), 제2 도전형 반도체층(116) 및 활성층(114)을 관통하여, 제1 전극층(131)과 제1 도전형 반도체층(112)을 전기적으로 접속할 수 있다. 콘택 전극(134)은 발광 구조물(110)의 복수의 홀(H)과 층간 절연층(124)의 제1 개구(OPA)가 연장되어 형성된 비아홀(V) 내에 배치될 수 있다. 따라서, 콘택 전극(134)은 제1 개구(OPA)에 각각 대응되는 개수로 배치될 수 있다. 콘택 전극(134)은 Cu, Al 또는 W과 같은 금속 물질을 포함할 수 있다. 콘택 전극(134)의 둘레에는 절연 스페이서(132)가 배치될 수 있다. 절연 스페이서(132)는 실리콘 산화막 또는 실리콘 질화막을 포함할 수 있다. 일 실시예의 경우, 도 1에 도시된 바와 같이, 반도체 발광소자(100)의 상면에서 보았을 때, 25개의 콘택 전극(134)이 배치되었으나, 이에 한정하는 것은 아니며, 콘택 전극(134)의 개수는 2개 이상의 범위에서 다양하게 변형될 수 있다.The contact electrode 134 may be a via electrode and may be disposed to electrically connect the first electrode layer 131 and the first conductivity-type semiconductor layer 112 . The contact electrode 134 penetrates through the insulating separation layer 128 , the second electrode layer 126 , the interlayer insulating layer 124 , the transparent electrode layer 122 , the second conductivity type semiconductor layer 116 , and the active layer 114 . , the first electrode layer 131 and the first conductivity-type semiconductor layer 112 may be electrically connected to each other. The contact electrode 134 may be disposed in the via hole V formed by extending the plurality of holes H of the light emitting structure 110 and the first opening OPA of the interlayer insulating layer 124 . Accordingly, the number of contact electrodes 134 may be respectively corresponding to the first opening OPA. The contact electrode 134 may include a metal material such as Cu, Al, or W. An insulating spacer 132 may be disposed around the contact electrode 134 . The insulating spacer 132 may include a silicon oxide layer or a silicon nitride layer. In one embodiment, as shown in FIG. 1 , when viewed from the top of the semiconductor light emitting device 100 , 25 contact electrodes 134 are disposed, but the present invention is not limited thereto, and the number of contact electrodes 134 is It can be variously modified in two or more ranges.

층간 절연층(124)과 발광 구조물(110)의 사이에는 투명 전극층(122)이 배치될 수 있다. 투명 전극층(122)은 제1 전극층(131)의 제1 영역(R1)에 중첩하여 배치되며, 발광 구조물(110)의 제2 도전형 반도체층(116)과 접촉하여 배치될 수 있다. 투명 전극층(122)은 제2 전극층(126)으로부터 주입되는 전류를 확산시켜, 주입된 전류가 제2 도전형 반도체층(116)의 일 영역에 집중되는 것을 완화할 수 있다. 투명 전극층(122)은 제2 도전형 반도체층(116)을 전체적으로 덮도록 배치될 수 있으나, 실시예에 따라서는 제2 도전형 반도체층(116)의 일부 영역만 접하도록 배치될 수 있다. 투명 전극층(122)은 ITO(Indium Tin Oxide), ZITO(Zinc-doped Indium Tin Oxide), ZIO(Zinc Indium Oxide), GIO(Gallium Indium Oxide), ZTO(Zinc TinOxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminium-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide), In4Sn3O12 또는 Zn(1-x)MgxO(Zinc Magnesium Oxide, 0≤x≤1)과 같은 TCO(Transparent Conductive Oxide)물질을 채용할 수 있으며, Ag 나노와이어(nano wire) 및 CNT(carbon nano tube) 중 적어도 하나가 포함되어 전도성을 가지는 광투과성 폴리머 레진을 채용할 수도 있다.A transparent electrode layer 122 may be disposed between the interlayer insulating layer 124 and the light emitting structure 110 . The transparent electrode layer 122 may be disposed to overlap the first region R1 of the first electrode layer 131 , and may be disposed in contact with the second conductivity-type semiconductor layer 116 of the light emitting structure 110 . The transparent electrode layer 122 diffuses the current injected from the second electrode layer 126 , thereby reducing concentration of the injected current on one region of the second conductivity-type semiconductor layer 116 . The transparent electrode layer 122 may be disposed to completely cover the second conductivity-type semiconductor layer 116 , but may be disposed to contact only a partial region of the second conductivity-type semiconductor layer 116 according to an exemplary embodiment. The transparent electrode layer 122 may include Indium Tin Oxide (ITO), Zinc-doped Indium Tin Oxide (ZITO), Zinc Indium Oxide (ZIO), Gallium Indium Oxide (GIO), Zinc TinOxide (ZTO), Fluorine-doped Tin Oxide (FTO). ), TCO such as Aluminum-doped Zinc Oxide (AZO), Gallium-doped Zinc Oxide (GZO), In 4 Sn 3 O 12 or Zn (1-x) Mg x O (Zinc Magnesium Oxide, 0≤x≤1) A (Transparent Conductive Oxide) material may be employed, and a light-transmitting polymer resin having conductivity by including at least one of Ag nanowires and CNTs (carbon nanotubes) may be employed.

투명 전극층(122)에는 층간 절연층(124)의 제1 개구(OPA)가 연장되어 형성될 수 있다. 따라서, 콘택 전극(134)은 투명 전극층(122)과 절연된 상태로 발광 구조물(110)의 제1 도전형 반도체층(112)과 전기적으로 접할 수 있다.The first opening OPA of the interlayer insulating layer 124 may extend to the transparent electrode layer 122 . Accordingly, the contact electrode 134 may electrically contact the first conductivity-type semiconductor layer 112 of the light emitting structure 110 in a state insulated from the transparent electrode layer 122 .

전극 패드(BP)는 제2 전극층(126) 중 제2 영역(R2)과 중첩하는 영역에 배치될 수 있다. 전극 패드(BP)는 전원을 인가하기 위한 와이어가 본딩되는 영역으로, 와이어를 통해 공급된 전류는 제2 전극층(126)을 거쳐 투명 전극층(122)에 주입될 수 있다. 본 실시예에서, 전극 패드(BP)가 1개 배치된 형태로 예시되어 있으나, 실시예에 따라서, 전극 패드(BP)는 제2 영역(R2)에 복수개가 배치될 수 있다.The electrode pad BP may be disposed in a region overlapping the second region R2 of the second electrode layer 126 . The electrode pad BP is a region to which a wire for applying power is bonded, and current supplied through the wire may be injected into the transparent electrode layer 122 through the second electrode layer 126 . In the present embodiment, one electrode pad BP is exemplified, but a plurality of electrode pads BP may be arranged in the second region R2 according to an embodiment.

도 5는 도 1의 반도체 발광소자를 채용한 발광소자 패키지를 나타내는 측단면도이다. 5 is a side cross-sectional view illustrating a light emitting device package employing the semiconductor light emitting device of FIG. 1 .

도 5를 참조하면, 발광소자 패키지(1)는, 제1 및 제2 리드 프레임(16, 18)을 갖는 패키지 기판(10)과, 패키지 기판(10) 상에 배치된 반도체 발광소자(100)를 포함할 수 있다. 반도체 발광소자(100)는 도 3에 도시된 반도체 발광소자일 수 있다.Referring to FIG. 5 , the light emitting device package 1 includes a package substrate 10 having first and second lead frames 16 and 18 , and a semiconductor light emitting device 100 disposed on the package substrate 10 . may include. The semiconductor light emitting device 100 may be the semiconductor light emitting device shown in FIG. 3 .

패키지 기판(10)은 제1 및 제2 리드 프레임(16, 18)을 포함하며, 제1 및 제2 리드 프레임(16, 18)은 각각 패키지 기판(10)의 상면(10A)에 위치하도록 구성될 수 있다. 반도체 발광소자(100)는 제1 리드 프레임(16)에 전기적으로 접속될 수 있다. 반도체 발광소자(100)의 전극 패드(BP)는 와이어(W)를 이용하여 제2 리드 프레임(18)에 전기적으로 접속될 수 있다.The package substrate 10 includes first and second lead frames 16 and 18 , and the first and second lead frames 16 and 18 are configured to be positioned on the upper surface 10A of the package substrate 10 , respectively. can be The semiconductor light emitting device 100 may be electrically connected to the first lead frame 16 . The electrode pad BP of the semiconductor light emitting device 100 may be electrically connected to the second lead frame 18 using a wire W. As shown in FIG.

반도체 발광소자(100)의 상부에는 파장변환필름(30)이 배치될 수 있다. 파장변환필름(30)은 반도체 발광소자(100)에서 생성된 광의 파장을 변환하는 형광체 또는 양자점과 같은 파장변환물질을 포함할 수 있다. 파장변환필름(30)은 반도체 발광소자(100)의 상면에 접착층(50)으로 부착될 수 있다. The wavelength conversion film 30 may be disposed on the semiconductor light emitting device 100 . The wavelength conversion film 30 may include a wavelength conversion material such as a phosphor or quantum dots that converts the wavelength of light generated by the semiconductor light emitting device 100 . The wavelength conversion film 30 may be attached to the upper surface of the semiconductor light emitting device 100 as an adhesive layer 50 .

또한, 발광소자 패키지(1)는 패키지 기판(10) 상에 배치되며 반도체 발광소자(100)를 둘러싸는 반사성 수지층(40)을 더 포함할 수 있다. 반사성 수지층(40)은 TiO2, Al2O3 등과 같은 광반사성 분말들을 포함하는 몰딩부재를 포함할 수 있다.In addition, the light emitting device package 1 may further include a reflective resin layer 40 disposed on the package substrate 10 and surrounding the semiconductor light emitting device 100 . The reflective resin layer 40 may include a molding member including light reflective powders such as TiO 2 , Al 2 O 3 , and the like.

일 실시예의 반도체 발광소자(100)의 댐 구조물(150)은, 발광소자 패키지(1) 제조공정에서, 반사성 수지층(40)이 반도체 발광소자(100)의 상면에 유입되어 반도체 발광소자(100)에 스트레스(stress)를 가하는 것을 방지할 수 있다. 또한, 접착층(50)이 반도체 발광소자(100)의 측면으로 유출되는 것을 방지할 수 있다. In the dam structure 150 of the semiconductor light emitting device 100 according to an embodiment, in the light emitting device package 1 manufacturing process, the reflective resin layer 40 is introduced into the upper surface of the semiconductor light emitting device 100 to form the semiconductor light emitting device 100 . ) can be prevented from being stressed. In addition, it is possible to prevent the adhesive layer 50 from leaking to the side of the semiconductor light emitting device 100 .

도 6(a) 내지 도 6(c)를 참조하여, 이에 대해 설명한다. 도 6(a)는 도 5의 A부분의 확대도이며, 도 6(b) 및 도 6(c)는 반도체 발광소자에 댐 구조물이 배치되지 않은 비교예이다.6(a) to 6(c), this will be described. 6(a) is an enlarged view of part A of FIG. 5, and FIGS. 6(b) and 6(c) are comparative examples in which a dam structure is not disposed in the semiconductor light emitting device.

도 6(a)를 참조하면, 일 실시예의 경우, 댐 구조물(150)에 의해 반사성 수지층(40)이 차단되어, 반사성 수지층(40)이 반도체 발광소자(100)의 상면(112A)으로 유입되는 것이 방지된 것을 볼 수 있다. 또한, 댐 구조물(150)에 의해 접착층(50)이 반도체 발광소자(100)의 측면으로 유출되는 것이 차단된 것을 볼 수 있다. Referring to FIG. 6( a ), in the case of one embodiment, the reflective resin layer 40 is blocked by the dam structure 150 , and the reflective resin layer 40 is the upper surface 112A of the semiconductor light emitting device 100 . It can be seen that the ingress is prevented. In addition, it can be seen that the dam structure 150 prevents the adhesive layer 50 from flowing to the side of the semiconductor light emitting device 100 .

반면에, 도 6(b)의 비교예는, 반도체 발광소자(100)의 상면(112A) 중 접착층(50)이 도포되지 않은 영역에 반사성 수지층(40)이 유입된 것을 볼 수 있다. 파장변환필름(30)과 반도체 발광소자(100)의 상면(112A) 사이에 유입된 반사성 수지층(40)은, 경화과정에서 반도체 발광소자(100)에 스트레스를 가하여, 발광소자 패키지(1)의 신뢰성을 감소시킬 수 있다.On the other hand, in the comparative example of FIG. 6(b) , it can be seen that the reflective resin layer 40 is introduced into the region where the adhesive layer 50 is not applied among the upper surface 112A of the semiconductor light emitting device 100 . The reflective resin layer 40 introduced between the wavelength conversion film 30 and the upper surface 112A of the semiconductor light emitting device 100 applies stress to the semiconductor light emitting device 100 during the curing process, and the light emitting device package (1) may reduce the reliability of

또한, 도 6(c)의 비교예는, 반도체 발광소자(100)의 상면(112A)에 도포된 접착층(50)이 반도체 발광소자(100)의 측면(112S)으로 흘러나와, 반사성 수지층(40)을 향하여 돌출된 영역(51)을 갖는 것을 볼 수 있다. 이 경우, 반사성 수지층(40)에서 반사되는 광의 경로가 왜곡되는 문제가 발생할 수 있다.In addition, in the comparative example of FIG. 6(c), the adhesive layer 50 applied to the upper surface 112A of the semiconductor light-emitting device 100 flows out to the side surface 112S of the semiconductor light-emitting device 100, and the reflective resin layer ( It can be seen that it has a region 51 that protrudes toward 40). In this case, a problem in that the path of the light reflected from the reflective resin layer 40 is distorted may occur.

본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.The present invention is not limited by the above-described embodiments and the accompanying drawings, but is intended to be limited by the appended claims. Therefore, various types of substitution, modification and change will be possible by those skilled in the art within the scope not departing from the technical spirit of the present invention described in the claims, and it is also said that it falls within the scope of the present invention. something to do.

1: 발광소자 패키지 16: 제1 리드 프레임
18: 제2 리드 프레임 30: 파장변환필름
40: 반사성 수지층 100: 반도체 발광소자
110: 발광 구조물 112: 제1 도전형 반도체층
114: 활성층 116: 제2 도전형 반도체층
122: 투명 전극층 124: 층간 절연층
126: 제2 전극층 128: 절연성 분리층
131: 제1 전극층 132: 절연 스페이서
134: 연결 콘택 138: 도전 기판
BP: 전극 패드 W: 와이어
R1: 제1 영역 R2: 제2 영역1: light emitting device package 16: first lead frame
18: second lead frame 30: wavelength conversion film
40: reflective resin layer 100: semiconductor light emitting device
110: light emitting structure 112: first conductivity type semiconductor layer
114: active layer 116: second conductivity type semiconductor layer
122: transparent electrode layer 124: interlayer insulating layer
126: second electrode layer 128: insulating separation layer
131: first electrode layer 132: insulating spacer
134: connection contact 138: conductive substrate
BP: electrode pad W: wire
R1: first region R2: second region

Claims (10)

제1 및 제2 영역을 갖는 제1 전극층;
상기 제1 전극층 상에 상기 제1 영역과 중첩하도록 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고, 상기 활성층을 통하여 상기 제1 도전형 반도체층에 연결된 복수의 홀을 갖는 발광 구조물 - 상기 제1 도전형 반도체층은 상기 발광 구조물의 제1 면을 이루며, 상기 제2 도전형 반도체층은 상기 제1 면에 반대되는 제2 면을 이룸-;
상기 제1 면의 일 영역에 배치된 요철 패턴;
상기 제1 면의 일 영역을 둘러싸며 상기 제1 면의 모서리에 배치된 댐 구조물;
상기 제1 전극층과 상기 발광 구조물의 사이에, 상기 제1 영역과 중첩하여 배치되며, 상기 제2 도전형 반도체층과 접하는 투명 전극층;
상기 투명 전극층과 상기 제1 전극층의 사이에 배치되며, 상기 복수의 홀과 각각 연결된 복수의 제1 개구 및 상기 투명 전극층에 연결되는 복수의 제2 개구를 갖는 층간 절연층;
상기 제1 전극층과 상기 층간 절연층 사이에 배치되며, 상기 복수의 제2 개구를 통해 상기 투명 전극층과 접속되고, 상기 제1 전극층과 분리되도록 배치되고, 상기 제1 전극층의 상기 제2 영역 상으로 연장된 제2 전극층;
상기 제2 전극층 상에 상기 제2 영역과 중첩되도록 배치된 전극 패드; 및
상기 제2 전극층, 상기 층간 절연층, 상기 투명 전극층을 관통하여 상기 복수의 홀을 통해 상기 제1 도전형 반도체층과 접속되는 복수의 콘택 전극을 포함하는 반도체 발광소자.
a first electrode layer having first and second regions;
A plurality of layers disposed on the first electrode layer to overlap the first region, including a first conductivity-type semiconductor layer, an active layer, and a second conductivity-type semiconductor layer, and connected to the first conductivity-type semiconductor layer through the active layer a light emitting structure having a hole, wherein the first conductivity type semiconductor layer forms a first surface of the light emitting structure, and the second conductivity type semiconductor layer forms a second surface opposite to the first surface;
a concave-convex pattern disposed on one region of the first surface;
a dam structure surrounding an area of the first surface and disposed at a corner of the first surface;
a transparent electrode layer disposed between the first electrode layer and the light emitting structure, overlapping the first region, and in contact with the second conductivity-type semiconductor layer;
an interlayer insulating layer disposed between the transparent electrode layer and the first electrode layer and having a plurality of first openings respectively connected to the plurality of holes and a plurality of second openings connected to the transparent electrode layer;
It is disposed between the first electrode layer and the interlayer insulating layer, is connected to the transparent electrode layer through the plurality of second openings, is disposed to be separated from the first electrode layer, and is disposed on the second region of the first electrode layer. an extended second electrode layer;
an electrode pad disposed on the second electrode layer to overlap the second region; and
and a plurality of contact electrodes passing through the second electrode layer, the interlayer insulating layer, and the transparent electrode layer and connected to the first conductivity-type semiconductor layer through the plurality of holes.
 제1항에 있어서,
상기 댐 구조물의 측면은 상기 발광 구조물의 측면과 공면(coplanar)을 이루는 반도체 발광소자.
According to claim 1,
A side surface of the dam structure is a semiconductor light emitting device coplanar with a side surface of the light emitting structure.
 제1항에 있어서,
상기 요철 패턴 및 상기 댐 구조물은 상기 제1 도전형 반도체층과 동일한 물질로 이루어진 반도체 발광소자.
According to claim 1,
The concave-convex pattern and the dam structure are made of the same material as the first conductivity type semiconductor layer.
 제1항에 있어서,
상기 요철 패턴 및 상기 댐 구조물은 상기 제1 도전형 반도체층과 상이한 물질로 이루어진 반도체 발광소자.
According to claim 1,
The concave-convex pattern and the dam structure are made of a material different from that of the first conductivity-type semiconductor layer.
 제4항에 있어서,
상기 요철 패턴 및 상기 댐 구조물은 SiO2, SiN 및 SiOxNy 중 적어도 하나의 물질을 포함하는 반도체 발광소자.
5. The method of claim 4,
The concave-convex pattern and the dam structure may include at least one of SiO 2 , SiN, and SiO x N y .
 제1항에 있어서,
상기 댐 구조물은 상기 제1 면에 대하여, 상기 요철 패턴 보다 높은 레벨을 갖는 반도체 발광소자.
According to claim 1,
The dam structure is a semiconductor light emitting device having a higher level than the concave-convex pattern with respect to the first surface.
 제1항에 있어서,
상기 댐 구조물은 상기 제1 면의 각 모서리를 따라 연장 배치된 반도체 발광소자.
According to claim 1,
The dam structure is a semiconductor light emitting device extending along each edge of the first surface.
 제1 및 제2 리드 프레임을 갖는 패키지 기판;
상기 제1 리드 프레임에 접하며 제1 및 제2 영역을 갖는 제1 전극층과, 상기 제1 전극층의 상기 제1 영역과 중첩하도록 배치된 발광 구조물과, 상기 제2 리드 프레임에 전기적으로 연결된 전극 패드를 갖는 반도체 발광소자;
상기 반도체 발광소자를 덮는 파장변환필름; 및
상기 패키지 기판 상에 배치되며, 상기 반도체 발광소자의 측면 및 상기 파장변환필름의 측면을 덮는 반사성 수지층을 포함하며,
상기 반도체 발광소자는,
상기 제1 전극층과,
상기 제1 전극층 상에 상기 제1 영역과 중첩하도록 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고, 상기 활성층을 통하여 상기 제1 도전형 반도체층에 연결된 복수의 홀을 갖는 발광 구조물 - 상기 제1 도전형 반도체층은 상기 발광 구조물의 제1 면을 이루며, 상기 제2 도전형 반도체층은 상기 제1 면에 반대되는 제2 면을 이룸-과,
상기 제1 면의 일 영역에 배치된 요철 패턴과,
상기 제1 면의 일 영역을 둘러싸며 상기 제1 면의 모서리에 배치된 댐 구조물과,
상기 제1 전극층과 상기 발광 구조물의 사이에, 상기 제1 영역과 중첩하여 배치되며, 상기 제2 도전형 반도체층과 접하는 투명 전극층과,
상기 투명 전극층과 상기 제1 전극층의 사이에 배치되며, 상기 복수의 홀과 각각 연결된 복수의 제1 개구 및 상기 투명 전극층에 연결되는 복수의 제2 개구를 갖는 층간 절연층과,
상기 제1 전극층과 상기 층간 절연층 사이에 배치되며, 상기 복수의 제2 개구를 통해 상기 투명 전극층과 접속되고, 상기 제1 전극층과 분리되도록 배치되고, 상기 제1 전극층의 상기 제2 영역 상으로 연장된 제2 전극층과,
상기 제2 전극층 상에 상기 제2 영역과 중첩되도록 배치된 전극 패드와,
상기 제2 전극층, 상기 층간 절연층, 상기 투명 전극층을 관통하여 상기 복수의 홀을 통해 상기 제1 도전형 반도체층과 접속되는 복수의 콘택 전극을 포함하는 발광소자 패키지.
a package substrate having first and second lead frames;
a first electrode layer in contact with the first lead frame and having first and second regions; a light emitting structure disposed to overlap the first region of the first electrode layer; and an electrode pad electrically connected to the second lead frame; a semiconductor light emitting device having;
a wavelength conversion film covering the semiconductor light emitting device; and
and a reflective resin layer disposed on the package substrate and covering a side surface of the semiconductor light emitting device and a side surface of the wavelength conversion film,
The semiconductor light emitting device,
the first electrode layer;
A plurality of layers disposed on the first electrode layer to overlap the first region, including a first conductivity-type semiconductor layer, an active layer, and a second conductivity-type semiconductor layer, and connected to the first conductivity-type semiconductor layer through the active layer a light emitting structure having a hole, wherein the first conductivity type semiconductor layer forms a first surface of the light emitting structure, and the second conductivity type semiconductor layer forms a second surface opposite to the first surface;
a concave-convex pattern disposed on one region of the first surface;
a dam structure surrounding a region of the first surface and disposed at a corner of the first surface;
a transparent electrode layer disposed between the first electrode layer and the light emitting structure, overlapping the first region, and in contact with the second conductivity-type semiconductor layer;
an interlayer insulating layer disposed between the transparent electrode layer and the first electrode layer and having a plurality of first openings respectively connected to the plurality of holes and a plurality of second openings connected to the transparent electrode layer;
It is disposed between the first electrode layer and the interlayer insulating layer, is connected to the transparent electrode layer through the plurality of second openings, is disposed to be separated from the first electrode layer, and is disposed on the second region of the first electrode layer. an extended second electrode layer;
an electrode pad disposed on the second electrode layer to overlap the second region;
and a plurality of contact electrodes passing through the second electrode layer, the interlayer insulating layer, and the transparent electrode layer and connected to the first conductivity-type semiconductor layer through the plurality of holes.
 제8항에 있어서,
상기 반도체 발광소자와 상기 파장변환필름의 사이를 채우는 접착층을 더 포함하는 발광소자 패키지.
9. The method of claim 8,
The light emitting device package further comprising an adhesive layer filling between the semiconductor light emitting device and the wavelength conversion film.
 제9항에 있어서,
상기 댐 구조물의 상면은 상기 파장변환필름과 접하는 발광소자 패키지.


10. The method of claim 9,
The upper surface of the dam structure is a light emitting device package in contact with the wavelength conversion film.
KR1020210045955A 2021-04-08 2021-04-08 Semiconductor light emitting device and light emitting device package having the same KR20220139690A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210045955A KR20220139690A (en) 2021-04-08 2021-04-08 Semiconductor light emitting device and light emitting device package having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210045955A KR20220139690A (en) 2021-04-08 2021-04-08 Semiconductor light emitting device and light emitting device package having the same

Publications (1)

Publication Number Publication Date
KR20220139690A true KR20220139690A (en) 2022-10-17

Family

ID=83809865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210045955A KR20220139690A (en) 2021-04-08 2021-04-08 Semiconductor light emitting device and light emitting device package having the same

Country Status (1)

Country Link
KR (1) KR20220139690A (en)

Similar Documents

Publication Publication Date Title
US10243109B2 (en) Light-emitting diode with improved light extraction efficiency
JP5949294B2 (en) Semiconductor light emitting device
US8541806B2 (en) Light emitting diode having electrode pads
KR101081135B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101017394B1 (en) Light emitting device and method of fabricating the same
KR102543183B1 (en) Semiconductor light emitting device
KR102427642B1 (en) Semiconductor light emitting device
KR101014102B1 (en) Semiconductor light emitting device and fabrication method thereof
JP4777293B2 (en) Nitride semiconductor light emitting diode
JP6199948B2 (en) Light emitting device, light emitting device package
JP6347600B2 (en) High efficiency light emitting diode
JP5816243B2 (en) Light emitting device and light emitting device package
KR20110096680A (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR100999701B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
JP2012080104A (en) Semiconductor light-emitting element and manufacturing method therefor
KR20120039412A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20110111799A (en) Light emitting diode employing non-polar substrate
KR20110132161A (en) Semiconductor light emitting diode and method of manufacturing thereof
JP2000049376A (en) Light emitting element
KR20160059221A (en) Light emitting device and lighting system
KR20220139690A (en) Semiconductor light emitting device and light emitting device package having the same
KR20120039811A (en) High efficiency light emitting diode and method of fabricating the same
KR20120016831A (en) Semiconductor light emitting diode and method of manufacturing thereof
KR20190017650A (en) Light emitting diode
KR102426840B1 (en) Light emitting device and lighting module having thereof

Legal Events

Date Code Title Description
A201 Request for examination