KR20220138392A - 금속 피처들의 포토레지스트가 없는 형성을 위한 전기 유체 역학적 방출 프린팅 및 전기 도금 - Google Patents

금속 피처들의 포토레지스트가 없는 형성을 위한 전기 유체 역학적 방출 프린팅 및 전기 도금 Download PDF

Info

Publication number
KR20220138392A
KR20220138392A KR1020227030341A KR20227030341A KR20220138392A KR 20220138392 A KR20220138392 A KR 20220138392A KR 1020227030341 A KR1020227030341 A KR 1020227030341A KR 20227030341 A KR20227030341 A KR 20227030341A KR 20220138392 A KR20220138392 A KR 20220138392A
Authority
KR
South Korea
Prior art keywords
substrate
ink
electroplating
metal
printing
Prior art date
Application number
KR1020227030341A
Other languages
English (en)
Inventor
스티븐 티. 메이어
카리 소켈슨
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20220138392A publication Critical patent/KR20220138392A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/024—Electroplating of selected surface areas using locally applied electromagnetic radiation, e.g. lasers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/026—Electroplating of selected surface areas using locally applied jets of electrolyte
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/16—Electroplating with layers of varying thickness
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D11/00—Inks
    • C09D11/02—Printing inks
    • C09D11/03—Printing inks characterised by features other than the chemical nature of the binder
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D11/00—Inks
    • C09D11/02—Printing inks
    • C09D11/03—Printing inks characterised by features other than the chemical nature of the binder
    • C09D11/033—Printing inks characterised by features other than the chemical nature of the binder characterised by the solvent
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1886—Multistep pretreatment
    • C23C18/1889—Multistep pretreatment with use of metal first
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/002—Cell separation, e.g. membranes, diaphragms
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/008—Current shielding devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/10—Agitating of electrolytes; Moving of racks
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H01L2224/0331—Manufacturing methods by local deposition of the material of the bonding area in liquid form
    • H01L2224/03318—Manufacturing methods by local deposition of the material of the bonding area in liquid form by dispensing droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05681—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys

Abstract

반도체 기판들 상에 금속 피처들 (features) 을 형성하기 위한 방법들, 잉크들, 장치 및 시스템들이 본 명세서에 제공된다. 유리하게, 본 명세서의 기법들은 포토레지스트 (photoresist) 의 사용을 요구하지 않고, 그리고 종래의 프로세스 플로우에서 사용된 많은 프로세스들 및 장치들 없이 달성될 수 있다. 대신, 전기 유체 역학적 (electrohydrodynamic) 방출 프린팅 (ejection printing) 은 촉진제 (accelerator) 또는 저해제 (inhibitor) 와 같은 전기 도금 첨가제 (additive) 를 포함하는 잉크를 증착하도록 사용된다. 이어서 프린팅된 기판은 잉크가 존재하는 기판의 영역들 상에서 제 1 증착 레이트 및 잉크가 부재하는 기판의 영역들 상에서 제 2 증착 레이트를 달성하는 우선적인 증착 프로세스로 전기 도금될 수 있고, 제 1 증착 레이트 및 제 2 증착 레이트는 서로 상이하다. 전기 도금 후, 화학적 에칭은 우선적으로 성장된 금속 피처들을 서로 공간적으로 격리하도록 사용될 수도 있다.

Description

금속 피처들의 포토레지스트가 없는 형성을 위한 전기 유체 역학적 방출 프린팅 및 전기 도금
반도체 디바이스들의 제조는 일반적으로 미세 라인 (fine line) 상호 연결부들 또는 다른 금속 피처들 (features) 을 형성하기 위한 일련의 단계들을 수반한다. 이러한 피처들은 반도체 프로세싱 장비의 많은 상이한 부품들을 수반하는 몇몇 프로세싱 단계들의 코스를 통해 형성될 수도 있다. 예를 들어, 3D 패키징의 영역에서, 금속화는 기판 상에 전도성 시드 층을 형성하는 단계, 시드 층 상에 포토레지스트 (photoresist) 층을 형성하는 단계, 내부에 패턴을 규정하기 위해 포토레지스트 층을 노출 및 현상하는 단계, 패터닝된 피처들 내에 남아 있는 목표되지 않은 (undesired) 포토레지스트를 제거하기 위해 기판을 디스커밍하는 (descum) 단계, 금속으로 기판을 도금하는 단계, 포토레지스트를 스트립핑하는 (strip) 단계 및 포토레지스트에 의해 이전에 보호된 임의의 노출된 시드 층을 제거하기 위해 화학적 에칭하는 단계를 수반할 수도 있다.
본 명세서에 제공된 배경기술 기술 (description) 은 본 개시의 맥락을 일반적으로 제시할 목적이다. 이 배경기술 섹션에 기술된 정도의 본 명세서에 명명된 발명자들의 업적, 뿐만 아니라 출원 시 종래 기술로서 달리 인증되지 않을 수도 있는 본 기술의 양태들은 본 개시에 대한 종래 기술로서 명시적으로나 암시적으로 인정되지 않는다.
참조로서 인용
PCT 신청 양식은 본 출원의 일부로서 본 명세서와 동시에 제출되었다. 본 출원이 동시에 제출된 PCT 신청 양식에서 식별된 바와 같이 우선권 또는 이익을 주장하는 출원 각각은 전체가 모든 목적들을 위해 참조로서 본 명세서에 인용된다.
본 명세서의 다양한 실시 예들은 전기 유체 역학적 (electrohydrodynamic) 방출 프린팅 (ejection printing) 및 전기 도금 (electroplate) 을 위한 방법들, 장치, 시스템들, 잉크들 및 전기 도금 전해질들에 관한 것이다. 본 명세서에 기술된 기법들은 금속 피처들 (features) 의 포토레지스트가 없는 (photoresist-free) 형성을 인에이블하고 (enable), 이러한 피처들을 형성하기 위한 프로세스 스킴 (scheme) 을 실질적으로 단순화하고 연관된 자본 및 프로세싱 비용들을 최소화한다. 일반적으로, 본 명세서의 기법들은 도금 촉진제 (accelerator) 또는 도금 저해제 (inhibitor) 와 같은 하나 이상의 전기 도금 첨가제들 (additives) 을 포함하는 특정한 잉크들을 활용한다. 잉크는 목표된 패턴으로 기판 상에 선택적으로 프린팅되고, 그리고 첨가제들은 표면에 강하게 흡착되기 위해 기판 표면과 반응한다. 잉크가 건조된 후, 기판은 전기 도금되고, 그리고 프린팅된 잉크로부터 강하게 흡착된 전기 도금 첨가제는 프린팅된 표면 상에 흡착된 채로 있고, 그리고 기판의 프린팅된 영역 대 프린팅되지 않은 영역에서 차등 도금 레이트들을 제공하는 우선적인 도금 프로세스를 유발한다. 차등 도금 레이트들은 금속 피처들의 형성을 발생시킨다. 도금 후, 피처들은 에칭에 의해 서로 전기적으로 그리고 공간적으로 격리될 수 있다.
개시된 실시 예들의 일 양태에서, 기판 상에 금속을 증착하는 방법이 제공되고, 방법은 (a) 시드 (seed) 층을 포함하는 기판을 수용하는 단계로서, 시드 층은 전도성이고 그리고 기판의 표면 상에 노출되는, 기판을 수용하는 단계; (b) 전기 유체 역학적 방출 프린팅을 통해 시드 층 상에 패턴으로 잉크를 프린팅하는 단계로서, 잉크는 용매에 용해된 전기 도금 첨가제를 포함하고, 전기 도금 첨가제는 촉진제 또는 저해제를 포함하고, 그리고 전기 도금 첨가제는 시드 층 상에 흡착되는, 잉크를 프린팅하는 단계; 및 (c) 잉크로부터 전기 도금 첨가제가 존재하는 위치들에 제 1 증착 레이트 및 잉크로부터 전기 도금 첨가제가 부재하는 위치들에 제 2 증착 레이트를 제공하는 우선적인 증착을 통해 기판 상의 금속을 전기 도금하는 단계로서, 제 1 증착 레이트는 제 2 증착 레이트와 상이한, 금속을 전기 도금하는 단계를 포함한다.
일부 실시 예들에서, 전기 도금 첨가제는 촉진제를 포함하고, 그리고 제 1 증착 레이트는 금속이 잉크로부터 촉진제가 존재하는 위치들에 우선적으로 증착되도록 제 2 증착 레이트보다 보다 크다. 이들 또는 다른 경우들에서, 촉진제는 적어도 하나의 메르캅토산기 (mercapto acid group) 및 하나의 설폰산기 (sulfonic acid group) 를 갖는 알칸 사슬, 또는 산-염 (acid-salt) 을 포함할 수도 있다. 예를 들어, 촉진제는 메르캅토프로판 설폰산 또는 메르캅토에탄 설폰산을 포함할 수도 있다. 이들 또는 다른 경우들에서, 잉크 내 용매는 물, 테르피네올, 에틸렌 카보네이트, 프로필렌 카보네이트, 디메틸 설폭사이드 (dimethyl sulfoxide; DMSO), 에틸렌 글리콜 및 프로필렌 글리콜로 구성된 그룹으로부터 선택된 적어도 하나의 재료를 포함할 수도 있다.
방법은 단계 (c) 에서 증착된 금속의 일부 및 시드 층의 일부를 제거하도록 기판을 화학적으로 에칭하여, 잉크로부터 촉진제가 존재하는 위치들에 금속 피처들을 형성하는 단계를 더 포함할 수도 있고, 금속 피처들은 서로 공간적으로 격리된다. 일부 이러한 경우들에서, 단계 (c) 에서 기판은 약 10 내지 1000 ppm의 도금 억제제 (suppressor) 첨가제, 약 10 내지 60 g/L의 구리 이온들, 약 5 내지 180 g/L의 산 및 약 30 내지 80 ppm의 할라이드 이온들을 포함하는 전해질로 전기 도금된다. 이러한 실시 예들에서, (존재한다면) 전해질의 촉진제는 잉크로부터 촉진제가 부재하는 영역들 (예를 들어, 프린팅되지 않은 영역들) 에서 도금 레이트를 증가시키는 경향이 있을 것이고, 프린팅된 영역과 프린팅되지 않은 영역 사이의 증착 레이트의 콘트라스트 (contrast) 를 감소시키는 경향이 있을 것이다. 따라서, 다양한 실시 예들에서, 전해질은 촉진제가 없거나 미량의 촉진제만을 가질 수도 있다.
일부 실시 예들에서, 전기 도금 첨가제는 저해제를 포함한다. 이러한 실시 예들에서, 제 1 증착 레이트는 금속이 잉크로부터 저해제가 부재하는 위치들에 우선적으로 증착되도록 제 2 증착 레이트보다 보다 낮다.
특정한 실시 예들에서, 방법은 단계 (c) 에서 증착된 금속의 일부, 단계 (b) 에서 프린팅된 잉크 및 시드 층의 일부를 제거하도록 기판을 화학적으로 에칭하여, 잉크로부터 저해제가 부재하고, 금속 피처들은 서로 공간적으로 격리된다. 저해제 잉크를 사용하는 일부 경우들에서, 기판은 약 0 내지 1000 ppm의 촉진제, 약 10 내지 60 g/L의 구리 이온들 및 약 5 내지 180 g/L의 산을 포함하는 전해질로 단계 (c) 에서 전기 도금될 수도 있다. 다양한 실시 예들에서, 전해질은 저해제가 없거나 미량의 저해제만을 가질 수도 있다. 일부 이러한 경우들에서, 전해질은 또한 도금 억제제 첨가제가 없을 수도 있고, 또는 미량의 도금 억제제 첨가제만을 가질 수도 있다.
일부 실시 예들에서, 기판은 시드 층 아래에 위치된 접착 배리어 (barrier) 층을 더 포함한다. 방법은 (d) 단계 (c) 에서 증착된 금속의 일부 및 시드 층의 일부를 제거하도록 기판을 화학적으로 에칭하여, 금속 피처들을 형성하고, 금속 피처들은 서로 공간적으로 격리되는 단계; 및 (e) 기판 상으로 제 2 금속을 전기 도금하는 단계를 포함할 수도 있고, 제 2 금속은 접착 배리어 층 상에 실질적으로 형성되지 않고 단계 (d) 에서 형성된 상기 금속 피처들 상에 선택적으로 증착된다. 일부 이러한 경우들에서, 제 2 금속은 확산 배리어 층을 형성할 수도 있다. 방법은 (f) 확산 배리어 층 상에 납땜 (solder) 재료를 전기 도금하는 단계를 더 포함할 수도 있고, 여기서 납땜 재료는 접착 배리어 층 상에 실질적으로 형성되지 않고, 단계 (e) 에서 형성된 확산 배리어 층 상에 선택적으로 증착된다. 다양한 실시 예들에서, 잉크의 전기 도금 첨가제는 기판 상의 시드 층과 반응하고 화학적으로 바인딩한다.
개시된 실시 예들의 또 다른 양태에서, 본 명세서에 청구되거나 달리 기술된 전기 유체 역학적 프린팅 단계들 중 임의의 하나 이상을 유발하도록 구성된 제어기를 포함하는, 전기 유체 역학적 방출 프린팅 장치가 제공된다.
일부 실시 예들에서, 전기 유체 역학적 방출 프린팅 장치는 팁을 갖는 노즐로서, 약 50 내지 5000 ㎚의 직경을 갖는 개구부를 갖는, 팁, 노즐과 유체 연통된 (fluidically connect) 잉크 저장부 (reservoir), 프린팅 동안 기판을 지지하기 위한 기판 지지부 및 노즐과 기판 지지부 사이 또는 노즐과 기판 사이에 전위를 인가하도록 구성된 전력 공급부를 포함할 수도 있다.
개시된 실시 예들의 또 다른 양태에서, 본 명세서에 청구되거나 달리 기술된 전기 도금 단계들 중 임의의 하나 이상을 유발하도록 구성된 제어기를 포함하는, 전기 도금 장치가 제공된다.
일부 실시 예들에서, 전기 도금 장치는 전해질을 홀딩하기 위한 챔버, 전기 도금 동안 기판을 홀딩하도록 구성된 기판 홀더, 애노드 (anode) 및 전기 도금 동안 애노드와 기판 사이에 전위를 인가하도록 구성된 전력 공급부를 포함한다.
개시된 실시 예들의 또 다른 양태에서, 기판을 프로세싱하기 위한 시스템이 제공되고, 이 시스템은, 전기 유체 역학적 방출 프린팅 장치; 전기 도금 장치; 및 본 명세서에 청구되거나 달리 기술된 단계들 중 임의의 하나 이상을 유발하도록 구성된 제어기를 포함한다.
개시된 실시 예들의 추가 양태에서, 기판을 프로세싱하기 위한 시스템이 제공되고, 이 시스템은, 약 50 내지 5000 ㎚의 직경을 갖는 개구부를 갖는 노즐, 노즐과 유체 연통된 잉크 저장부, 프린팅 동안 기판을 지지하기 위한 기판 지지부 및 노즐과 기판 지지부 사이 또는 노즐과 기판 사이에 전위를 인가하도록 구성된 전력 공급부를 포함하는 전기 유체 역학적 방출 프린팅 장치; 전해질을 홀딩하기 위한 챔버, 전기 도금 동안 기판을 홀딩하도록 구성된 기판 홀더, 애노드 및 전기 도금 동안 애노드와 기판 사이에 전위를 인가하도록 구성된 전력 공급부를 포함하는 전기 도금 장치; 및 제어기를 포함하고, 제어기는 전기 유체 역학적 방출 프린팅 장치를 사용하여 기판 상에 패턴으로 잉크를 프린팅하는 단계로서, 잉크는 용매에 용해된 전기 도금 첨가제를 포함하고, 전기 도금 첨가제는 촉진제 또는 저해제를 포함하는, 잉크를 프린팅하는 단계 및 기판 상에 잉크를 프린팅한 후, 전기 도금 장치를 사용하여 기판 상에 금속을 전기 도금하는 단계를 유발하도록 구성되고, 전기 도금은 잉크로부터 전기 도금 첨가제가 존재하는 위치들에서 제 1 증착 레이트 및 잉크로부터 전기 도금 첨가제가 부재하는 위치들에서 제 2 증착 레이트를 제공하는 우선적인 증착을 통해 발생하고, 그리고 제 1 증착 레이트는 제 2 증착 레이트와 상이하다.
다양한 실시 예들에서, 시스템은 기판 상에 시드 층을 증착하도록 구성된 장치를 더 포함할 수도 있다. 특정한 구현 예들에서, 시스템은 기판 상에 시드 층을 증착하도록 구성된 물리적 기상 증착 장치를 더 포함할 수도 있다. 특정한 구현 예들에서, 시스템은 기판 상에 시드 층을 증착하도록 구성된 무전해 (electroless) 도금 모듈을 더 포함한다. 특정한 실시 예들에서, 시스템은 무전해 도금 활성화 모듈을 더 포함한다. 이들 또는 다른 실시 예들에서, 제어기는 잉크가 기판 상에 프린팅되기 전에 기판 상에 시드 층을 증착하는 단계를 유발하도록 구성될 수도 있다.
일부 구현 예들에서, 시스템은 기판으로부터 금속을 제거하도록 구성된 화학적 에칭 장치를 더 포함한다. 이들 또는 다른 실시 예들에서, 제어기는 기판 상에 전기 도금된 금속의 일부를 제거하는 단계 및 기판 상의 시드 층의 일부를 제거하는 단계를 유발하도록 구성될 수도 있다. 일부 구현 예들에서, 전기 유체 역학적 방출 프린팅 장치 및 전기 도금 장치는 단일 툴에 함께 제공될 수도 있다.
개시된 실시 예들의 추가 양태에서, 전기 유체 역학적 방출 프린팅용 잉크가 제공되고, 잉크는, 물, 테르피네올, 에틸렌 카보네이트, 프로필렌 카보네이트, 디메틸 설폭사이드 (DMSO), 에틸렌 글리콜 및 프로필렌 글리콜로 구성된 그룹으로부터 선택된 적어도 하나의 재료를 포함하는 용매; 및 용매에 용해된 전기 도금 첨가제를 포함하고, 전기 도금 첨가제는 촉진제 또는 저해제를 포함하고, 그리고 전기 도금 첨가제는 약 0.1 내지 10 g/L의 농도로 용매에 존재한다.
개시된 실시 예들의 또 다른 양태에서, 전기 유체 역학적 방출 프린팅용 잉크가 제공되고, 잉크는, 촉진제 또는 저해제를 포함하는 전기 도금 첨가제로서, 약 0.1 내지 10 g/L의 농도로 존재하는 전기 도금 첨가제; 및 25 ℃에서 약 24 Torr 이하인 증기압 및 약 40 내지 90의 유전 상수를 갖는 용매를 포함하고, 잉크는 약 0.7 내지 20 cP의 점도를 갖고, 전기 도금 첨가제는 용매에 완전히 용해된다.
일부 실시 예들에서, 잉크 내 산소의 농도는 약 1 ppm 이하이다. 산소는 시간이 흐름에 따라 특정한 잉크 첨가제들과 반응할 수도 있고 이에 따라 잉크의 임계 전기 화학적 활성 화합물의 필요한 농도를 감소시킬 수도 있다. 일부 실시 예들에서, 잉크는 산소와 반응할 수 있고 산소를 소비할 수 있는 부가적인 종을 포함한다. 산소와 반응할 수 있고 산소를 소비할 수 있는 종은 잉크의 산소 농도를 약 1 ppm 이하로 유지하기에 충분한 농도로 존재할 수도 있다. 이는 잉크의 저장 수명 (shelf-life) 을 개선할 수도 있다. 일부 실시 예들에서, 산소와 반응할 수 있고 산소를 소비할 수 있는 종은 설파이트 화합물이다. 일 특정한 예는 나트륨 설파이트이다. 일부 구현 예들에서, 잉크의 전기 도금 첨가제는 촉진제를 포함한다. 일부 다른 구현 예들에서, 잉크의 전기 도금 첨가제는 저해제를 포함한다. 다수의 실시 예들에서, 용매는 물, 테르피네올, 에틸렌 카보네이트, 프로필렌 카보네이트, 디메틸 설폭사이드 (DMSO), 에틸렌 글리콜 및 프로필렌 글리콜로 구성된 그룹으로부터 선택된 적어도 하나의 재료를 포함할 수도 있다. 일부 실시 예들에서, 용매는 유기물이다. 이들 또는 다른 실시 예들에서, 용매는 약 95 내지 275 ℃의 자연 비등점 (natural boiling point) 을 가질 수도 있다. 이들 또는 다른 실시 예들에서, 용매는 제 1 공-용매 (co-solvent) 및 제 2 공-용매를 포함할 수도 있다. 이들 또는 다른 경우들에서, 용매는 습윤제 (wetting agent) 를 포함할 수도 있다. 습윤제는 잉크와 시드 층 사이의 콘택트 (contact) 각도를 감소시킨다. 습윤제는 불연속적 또는 적하방식 (drop-wise) 프린팅을 방지할 수도 있다. 이들 또는 다른 경우들에서, 잉크는 염을 포함할 수도 있다.
이들 및 다른 양태들은 도면들을 참조하여 이하에 더 기술된다.
도 1a는 포토레지스트 (photoresist) 기반 기법들을 사용하여 금속 피처들 (features) 을 형성하는 방법을 기술하는 플로우 차트이다.
도 1b는 도 1a의 방법을 수행하기 위해 사용된 다양한 반도체 프로세싱 장비 부품들을 도시한다.
도 2a는 본 명세서의 실시 예에 따른 금속 피처들을 형성하는 방법을 기술하는 플로우 차트이다.
도 2b는 도 2a의 방법을 수행하기 위해 사용된 프로세싱 장비를 예시한다.
도 3a 내지 도 3d는 전기 유체 역학적 (electrohydrodynamic) 방출 프린팅 (ejection printing) 프로세스에서 촉진제 (accelerator) 잉크를 활용한 도 2a의 방법을 겪을 때 부분적으로 제조된 반도체 기판을 도시한다.
도 4a 내지 도 4d는 전기 유체 역학적 방출 프린팅 프로세스에서 저해제 잉크를 활용한 도 2a의 방법을 겪을 때 부분적으로 제조된 반도체 기판을 도시한다.
도 5는 특정한 실시 예들에 따른 전기 유체 역학적 방출 프린팅 프로세스 동안 노즐 및 기판의 확대도를 예시한다.
도 6은 특정한 구현 예들에 따른 전기 도금 셀 (cell) 을 도시한다.
도 7은 특정한 실시 예들에 따른 복수의 전기 도금 셀들 및 다른 피처들을 갖는 전기 도금 툴을 예시한다.
도 8은 특정한 실시 예들에 따른 복수의 전기 도금 셀들 및 다른 피처들을 갖는 전기 도금 툴을 도시한다.
도 9a 내지 도 9d는 특정한 실시 예들에 따른 멀티-필름 스택 (stack) 의 형성을 겪을 때 부분적으로 제조된 반도체 기판을 예시한다.
이하의 기술 (description) 에서, 제시된 실시 예들의 완전한 이해를 제공하기 위해 수많은 구체적 상세들이 제시되었다. 개시된 실시 예들은 이들 구체적인 상세들 중 일부 또는 전부 없이 실시될 수도 있다. 다른 예들에서, 공지된 프로세스 동작들은 개시된 실시 예들을 불필요하게 모호하게 하지 않기 위해 상세히 기술되지 않았다. 개시된 실시 예들이 구체적인 실시 예들과 함께 기술될 것이지만, 이는 개시된 실시 예들을 제한하는 것으로 의도되지 않았다는 것이 이해될 것이다.
도 1a는 종래의 방법들에 따라 기판 상에 미세 라인 (fine line) 상호 연결부, 패드, 또는 다른 금속 피처 (feature) 를 형성하기 위한 일련의 단계들을 기술하는 플로우 차트이다. 도 1b는 도 1a에 기술된 방법 (100) 을 수행하기 위해 사용된 다양한 반도체 프로세싱 장비 부품들을 도시한다. 도 1에 도시된 단계들은 도 1b에 도시된 장치들의 맥락에서 기술될 것이다.
도 1a에서, 방법 (100) 은 전도성 시드 층이 기판 상에 증착되는, 동작 (101) 으로 시작된다. 이 증착은 도 1b에 도시된 물리적 기상 증착 장치 (150) 에서 발생한다. 다음에, 기판은 포토레지스트 (photoresist) 증착 장치 (152) 로 이송되고, 그리고 동작 (103) 에서 포토레지스트 층이 시드 (seed) 층 상에 형성된다. 포토레지스트는 스핀 코팅과 같은 습식 프로세싱 방법들을 통해 형성될 수도 있고, 또는 예를 들어 기판 위에 미리 형성된 포토레지스트 재료의 롤 (roll) 을 도포하는 것과 같은 건식 방법들을 통해 형성될 수도 있다.
포토레지스트 층이 형성된 후, 기판은 포토레지스트 층이 동작 (105) 에서 특정한 광 조건들에 대한 노출을 통해 패터닝되는, 포토레지스트 패터닝 (pattern) 장치 (154) 로 이송된다. 또한 동작 (105) 에서, 기판은 기판 상에 노출된 패턴이 현상되는, 포토레지스트 현상 장치 (155) 로 이송된다. 일 예에서, 포토레지스트는 내부에 용해 염 (salt) 을 갖는 용액, 예컨대 물에 칼륨 카보네이트 용액에 기판을 노출시키는 것을 수반하는 습식 화학적 처리를 통해 현상된다. 함께, 이들 패터닝 동작들은 포토레지스트 층에 리세스된 (recessed) 피처들의 형성을 발생시킨다. 이들 리세스된 피처들은 나중에 금속이 증착될 공간들을 규정한다.
다음에, 기판은 플라즈마 에칭 장치 (156) 로 이송되고, 그리고 동작 (107) 에서 피처들의 하단부들로부터 과잉 포토레지스트 재료를 제거하기 위해 디스커밍 (descum) 프로세스가 발생한다. 디스커밍 프로세스는 통상적으로 피처들의 하단부에서 과잉 포토레지스트를 연소시키기 위해 작용하는 산소-함유 플라즈마에 대한 노출을 수반한다.
이어서 기판은 전기 도금 (electroplate) 장치 (158) 로 이송되고, 그리고 동작 (109) 에서 금속은 포토레지스트 층에 규정된 피처들 내로 (예를 들어, 전기 도금 또는 무전해 (electroless) 도금을 통해) 도금된다. 이어서 기판은 포토레지스트 스트립핑 (strip) 장치 (160) 로 이송되고, 그리고 동작 (111) 에서 포토레지스트 층은 기판으로부터 스트립핑된다. 포토레지스트는 건식 플라즈마 에칭 기법들을 통해 (예를 들어, 기판을 산소-함유 플라즈마에 노출시킴으로써) 또는 습식 기법들을 통해 (예를 들어, 포토레지스트 막을 용해시키거나 팽윤시키기 (swell) 위해 기판을 포토레지스트 용매들에 노출시킴으로써, 그 후 포토레지스트는 고 플로우, 초음파 에너지, 또는 다른 방법들로 제거될 수도 있음) 스트립핑될 수도 있다. 포토레지스트 층이 제거된 후, 기판은 화학적 에칭 장치 (162) 로 이송되고, 그리고 동작 (113) 에서 시드 층은 포토레지스트 층에 의해 이전에 보호된 영역들에서 제거된다.
많은 경우들에서, 도 1b에 도시된 장치들 각각은 도 1a에 기술된 프로세스 플로우에서 특정한 동작을 수행하도록 각각 구성된, 구별되는 장치들이다. 함께, 도 1a 및 도 1b는 미세 라인 상호 연결부들과 같은 금속화된 피처들을 형성하기 위한 종래의 프로세스 플로우가 복잡하고, 시간 소모적이며, 비용이 많이 든다는 것을 예시한다. 많은 상이한 특수화된 반도체 프로세싱 장치들이 요구되고, 각각은 특정한 애플리케이션을 위해 적절하게 구성되어야 한다. 종래의 프로세스 플로우와 관련된 많은 수의 단계들 및 장치들은 모든 프로세스 및 장비 부품이 적절히 조정되어야 하기 때문에, (예를 들어, 기판 설계 및 레이아웃을 포함하는) 기판 프로세싱 기법들에 대한 임의의 변화들 또는 조정들을 하는 것을 어렵게 한다. 이는 일 기판 타입의 생산 또는 기판 설계를 다른 설계 사이에서 전환하는 것을 어렵게 한다. 유사하게, 복잡한 프로세스 플로우 및 수반된 많은 수의 장치들로 인해 테스트들을 실행하는 것, 프로토타입 기판들을 만드는 것, 등이 어렵다.
본 명세서에 기술된 기법들은 도 1a 및 도 1b에 기술된 많은 프로세스들 및 장치들을 필요로 하지 않고, 미세 라인 상호 연결부들, 패드들 및 다른 유사한 금속화된 피처들의 형성을 허용한다. 그 결과, 제조 프로세스는 상당히 단순화되고, 프로세싱 장치들의 수는 실질적으로 감소되고, 그리고 (예를 들어, 보다 적은 단계들이 수반되기 때문에, 그리고 프로세싱 비용의 상당한 부분이 프로세싱 장치들을 획득하는 자본 비용과 직접적으로 관련되기 때문에) 프로세싱과 연관된 비용은 유사하게 감소된다.
도 2a는 본 명세서의 실시 예에 따른 미세 라인 상호 연결부 또는 유사한 금속화된 피처를 형성하는 방법을 기술하는 플로우 차트이다. 도 2b는 도 2a의 방법 (200) 을 수행하기 위해 사용된 프로세싱 장비를 도시한다. 도 2a에 도시된 단계들은 도 2b에 도시된 장치들의 맥락에서 기술될 것이다.
도 2a에서, 방법 (200) 은 전도성 시드 층이 시드 층 증착 장치 (250) 의 기판 상에 형성되는, 동작 (201) 에서 시작된다. 일부 경우들에서, 시드 층은 물리적 기상 증착 장치에서 물리적 기상 증착을 통해 형성될 수도 있다. 당업계에 공지된 바와 같이, 시드 층은 또한 무전해 도금과 같은 다른 방법들에 의해 형성될 수도 있다. 일부 실시 예들에서, 무전해 도금은 (예를 들어, 기판을 주석 이온들에 노출시키는 것을 수반할 수도 있는) 무전해 활성화 단계로 시작하고, 이어서 팔라듐 이온-함유 전해질을 사용한 주석 (II) 대 주석 (IV) 치환/활성화가 이어진다. 이는 기판 표면 상에 팔라듐 전극 촉매 (electrocatalyst) 를 남기고, 그리고 많은 유전체 재료들의 금속화를 허용한다. 일부 경우들에서, 무전해 도금은 시드 층으로서 도금되도록 목표된 금속의 금속 이온 및 환원제를 함유하는 용액을 통해 발생할 수도 있다. 구리의 시드 층을 생성하는데 사용하기 적합한 환원제들의 예들은 디메틸아민 보란 (dimethylamine borane; DMAB) 및 칼륨 하이포포스페이트를 포함한다.
다양한 실시 예들에서, 기판은 시드 층이 동작 (201) 에서 형성된 후 그리고 동작 (203) 에서 전기 유체 역학적 방출 프린팅 전에 선택 가능하게 (optionally) 전처리될 수도 있다. 이 전처리는 시드 층 상의 표면 옥사이드들을 제거하기 위해 수행될 수도 있다. 전처리는 습식 방법들 또는 건식 방법들을 통해 발생할 수도 있다. 예를 들어, 습식 방법들은 H2SO4와 같은 희석된 산 또는 디메틸아민 보란 (DMAB) 과 같은 환원제를 기판에 도포하는 것을 수반할 수도 있다. 건식 방법들은 형성 가스와 같은 환원 분위기 (atmosphere) 에서 약 100 내지 200 ℃의 온도로 기판을 가열하는 것을 수반할 수도 있다. 이러한 전처리는 동작 (201) 에서 시드 층의 증착 후 그리고 동작 (203) 에서 전기 유체 역학적 방출 프린팅 전에 기판이 대기 (atmospheric) 조건들 (또는 다른 산소-함유 환경) 에 노출되는 실시 예들에서 특히 유리할 수도 있다.
시드 층을 형성하고 선택 가능하게 전처리하는데 사용된 특정한 방법이 무엇이든, 기판은 전기 유체 역학적 방출 프린팅 장치 (252) 에 제공되고, 그리고 동작 (203) 에서, 잉크는 전기 유체 역학적 방출 프린팅을 통해 기판 상에 선택적으로 프린팅된다. 잉크는 이하에 더 기술된 바와 같이 전기 화학적 (electrochemically) 활성 (active) 잉크이다. 기판 상에 잉크를 증착하는 다른 방법들이 사용될 수 있지만, 전기 유체 역학적 방출 프린팅은 특히 매우 높은 해상도의 액체 전달이 요구되는 애플리케이션들, 특히 라인들, 공간들 및 구조체들이 일반적으로 약 50 ㎛보다 보다 작은, 보다 흔하게 10 ㎛보다 보다 작거나, 심지어 임계 치수에서 2 ㎛보다 보다 작은, 반도체 상호 연결부 및 패키징 애플리케이션들에 특히 적합하다.
전기 유체 역학적 방출 프린팅 프로세스를 사용한 전기 화학적 활성 잉크의 선택적인 증착은 또한 저장, 이송, 기판 표면으로의 전달 및 이 프로세스와 함께 작동하기 위한 적절한 용매들 및 활성 화학 물질들과 같은 활성 화학 성분들의 용해도에 대한 적합한 특성들을 갖는 잉크들의 개발을 수반한다. 본 명세서의 다양한 실시 예들에서, 잉크는 용매에 용해된 하나 이상의 도금 첨가제 (additive) 를 포함한다. 예시적인 도금 첨가제들은 이하에 더 논의된, 촉진제들 (accelerators) 및 저해제들 (inhibitors) 을 포함한다. 잉크에 존재할 수도 있는 적절한 용매들 및 다른 종은 또한 이하에 더 논의된다.
잉크가 기판 표면 상에서 건조된 후, 잉크의 도금 첨가제 및 임의의 다른 비휘발성 재료들은 기판 표면 상에 남는다 (remain). 이 지점에서, 기판은 예를 들어 탈 이온수로 선택 가능하게 린싱될 (rinse) 수도 있다. 임의의 특정한 모델 또는 이론에 얽매이지 않고, 본 명세서의 실시 예들에 따른 기능적으로 유용한 도금 첨가제들은 이들이 기판 금속 시드 층과 화학적으로 반응하고 표면에 강하게 부착되고 고정되면 (immobilize) 가장 효과적인 것으로 여겨진다. 즉, 도금 첨가제는 기판 상의 시드 층과 반응할 수도 있고 그리고 화학적으로 바인딩할 수도 있다. 일 부류로서, 티올 말단기 (예를 들어, R-S-H 말단기들) 메르캅토-화합물들은 구리 시드 층 (및 일부 다른 금속 시드 층들 또는 다른 표면들) 에 바인딩하고 목표된 고정 특성들을 나타낼 재료들의 일 예이다. 이 부류의 화합물들의 구체적인 예들은 (예를 들어, 촉진제로서 작용할 수도 있는) 메르캅토-프로판 설폰산 및 (예를 들어, 저해제로서 작용할 수도 있는) 메르캅토 헥산올을 포함한다. 강하게 금속-바인딩하는 화합물들의 또 다른 예시적인 부류는 트리아졸들이다. 벤조트리아졸은 저해제로서 작용할 수도 있는 유용한 트리아졸의 일 예이다. 벤조트리아졸-5-설폰산 및 벤조트리아졸-5-카르복실산은 촉진제들로서 작용할 수도 있는 트리아졸들의 예들이다. 린싱 후, 기판은 임의의 목표되지 않은 재료들을 제거하기 위해 스핀 건조 또는 또 다른 건조 방법을 겪을 수도 있다. 린싱은 도금 첨가제를 제외하고, 잉크로부터 비롯된 비휘발성 재료들의 일부 또는 전부를 제거할 수도 있다. 대부분의 또는 모든 도금 첨가제는 예를 들어 상기 기술된 고정의 결과로서, 선택 가능한 린싱 후에 기판 표면 상에 남아 있어야 한다.
다음에, 기판은 전기 도금 장치 (254) 로 이송되고, 그리고 동작 (205) 에서, 금속은 우선적인 증착을 통해 피처들을 형성하기 위해 기판 상에 전기 도금된다. 증착 프로세스는 잉크가 잉크/도금 첨가제가 부재하는 영역들에 비해 도금을 촉진하거나 (예를 들어, 촉진제) 또는 지연시키는 (예를 들어, 저해제) 적어도 하나의 도금 첨가제를 포함하기 때문에 우선적이다.
예를 들어, 잉크가 도금 촉진제를 포함하는 경우들에서, 잉크가 존재하는 기판의 영역들은 잉크가 부재하는 기판의 영역들과 비교하여 우선적인 전기 도금을 경험할 것이다. 반대로, 잉크가 도금 저해제를 포함하는 경우들에서, 잉크가 부재하는 기판의 영역들은 잉크가 존재하는 기판의 영역들과 비교하여 우선적인 전기 도금을 겪을 것이다. 이들 예들 각각은 이하에, 도 3a 내지 도 3d 및 도 4a 내지 도 4d와 관련하여 더 기술된다. 어느 경우든, 일부 양 (예를 들어, 0이 아닌 양) 의 증착은 기판의 프린팅된 영역 및 프린팅되지 않은 영역 모두에서 발생할 수도 있다. 그러나, 프린팅된 영역 대 프린팅되지 않은 영역에서 달성된 상이한 증착 레이트들은 패터닝된 피처들의 성장을 발생시킨다. 피처들은 보다 큰 금속 증착 레이트들을 경험하는 영역들에 위치된다. 즉, 본 명세서에 사용된 바와 같은 용어 "피처"는 달리 언급되지 않는 한, 네거티브/리세스된 피처가 아니라 포지티브/상승된 피처를 지칭하도록 의도된다.
금속이 우선적인 증착 프로세스를 통해 전기 도금된 후, 기판은 화학적 에칭 장치 (256) 로 이송되고, 그리고 동작 (207) 에서 기판은 과잉 도금된 금속 및 시드 층을 제거하기 위해 화학적으로 에칭된다. 도금된 금속은 피처들이 존재하는 영역들에서 부분적으로 제거될 수도 있다. 도금된 금속 및 시드 층은 (피처들이 존재하는 영역들과 비교하여) 에칭 전에 피처들 사이의 영역들에 상대적으로 보다 적은 금속이 있기 때문에, 이들 영역들에서 실질적으로 또는 완전히 제거될 수도 있다. 이 에칭은 금속 피처들을 서로 공간적으로 그리고 전자적으로 격리하기 위해 작용한다.
다양한 프로세싱 장비 부품들은 다양한 방식들로 결합될 수도 있다. 일 예에서, 시스템은 물리적 기상 증착 장치, 전기 유체 역학적 방출 프린팅 장치, 전기 도금 장치 및 화학적 에칭 장치를 포함하고, 장치 각각은 다른 장치들과 구별되고 별개이다. 또 다른 실시 예에서, 도 2b에 도시된 장치들 중 하나 이상은 복수의 프로세스들을 수행하는 보다 큰 장치의 모듈에 제공될 수도 있다. 예를 들어, 물리적 기상 증착 장치는 별개의 장치일 수도 있는 반면, 액체-기반 대기 프로세싱 장치들, 예컨대 전기 유체 역학적 방출 프린팅 장치, 전기 도금 장치 및 화학적 에칭 장치는 통합된 프로세싱 장치의 모듈들로서 제공될 수도 있다. 또 다른 예에서, 물리적 기상 증착 장치 및 화학적 에칭 장치 각각은 별개의, 구별되는 장치들일 수도 있는 반면, 전기 유체 역학적 방출 프린팅 장치 및 전기 도금 장치는 각각 보다 큰 통합된 프로세싱 장치 내에서 모듈로서 제공된다. 또 다른 예에서, 화학적 에칭 장치는 별개의, 구별되는 장치인 반면, 물리적 기상 증착 장치, 전기 유체 역학적 방출 프린팅 장치 및 전기 도금 장치는 각각 보다 큰, 통합된 프로세싱 장치의 모듈들로서 제공된다. 또 다른 예에서, 물리적 기상 증착 장치 및 전기 유체 역학적 방출 프린팅 장치는 각각 보다 큰, 통합된 프로세싱 장치의 모듈들로서 제공되는 반면, 전기 도금 장치 및 화학적 에칭 장치는 별개의, 구별되는 프로세싱 장치들로서, 또는 제 2 통합 프로세싱 장치로서 함께 제공된다. 또 다른 실시 예들에서, 물리적 기상 증착 장치 및/또는 전기 도금 장치 중 하나 이상은 전기 유체 역학적 방출 프린팅을 수행하기 위한 하드웨어를 포함하기 위해 변경될 수도 있다. 전기 유체 역학적 방출 프린팅을 수행하기 위한 하드웨어를 포함하기 위해 전기 도금 장치가 변경되는 경우들에서, 전기 유체 역학적 방출 프린팅 프로세스에 사용된 잉크가 전기 도금 용액을 오염시킬 수 없다는 것을 보장하기 위해 주의를 기울여야 한다. 이동식 배플들 (baffles) 또는 다른 봉쇄 (containment) 하드웨어가 제공될 수도 있다. 도 2b에 도시된 장치들의 많은 구성들은 가능하고, 그리고 임의의 이러한 조합들은 본 명세서의 실시 예들의 범위 내에 있는 것으로 간주된다. 구성된 툴들은 선형, 멀티-레벨, 캐로셀, 컨베이어, 클러스터, 또는 다른 일반적인 툴 설계일 수 있고 그리고 프로세스의 타입 각각에 대한 모듈들의 수는 실질적으로 하나보다 많을 수 있고 (예를 들어, 10), 병렬로 동작하는 프로세스 모듈의 타입 각각의 수의 혼합은 툴의 생산성/출력에 기반하여 최적화된다.
도 3a 내지 도 3d는 일 실시 예에 따라 상부에 피처들이 형성될 때 부분적으로 제조된 반도체 기판을 도시한다. 도 3a 내지 도 3d의 실시 예에서, 전기 유체 역학적 방출 프린팅 프로세스에 사용된 잉크는 전기 도금 촉진제를 포함한다. 이와 같이, 이 예에서 잉크는 "촉진제 잉크"로 지칭된다. 도 3a 내지 도 3d는 도 2a 및 도 2b에서 기술된 동작들 및 장치들의 맥락에서 설명될 것이다. 도 3a는 상부에 시드 층 (301) 을 갖는 기판 (300) 을 도시한다. 특정한 예에서, 기판 (300) 은 실리콘 웨이퍼 위에 실리콘 다이옥사이드 층을 포함하지만, 많은 상이한 기판들 및 재료들이 사용될 수도 있다. 시드 층 (301) 은 구리, 탄탈룸, 또는 이들의 조합과 같은 전도성 재료를 포함한다. 또 다른 예에서, 시드 층 (301) 은 니켈을 포함한다. 다양한 재료들 및 재료들의 조합들이 시드 층을 위해 사용될 수도 있다. 시드 층 (301) 이 재료들의 조합을 포함하는 특정한 경우들에서, 시드 층의 최상단 노출된 부분은 도금될 금속 구조체와 동일한 금속이지만 (예를 들어, 구리 라인들에 대한 구리 시드), 항상 그럴 필요는 없다. 일반적으로 말하면, 시드 층 (301) 의 노출된 표면은 수성 (aqueous) 도금이 사용된다면 수성 용액에서 전기 도금 가능한 금속이어야 한다 (예를 들어, 니켈 시드 층은 구리 라인을 도금하기 위해 사용될 수 있지만, 일반적으로 도금될 수없는 금속들의 노출된 표면은 예를 들어, W, Ta, Ti 등과 같은 산화 저해 표면 층들로 인해, 사용될 수 없다). 도 2a 및 도 2b를 참조하면, 시드 층 (301) 은 동작 (201) 에서 시드 층 증착 장치 (250) (예를 들어, 물리적 기상 증착 장치 또는 일부 경우들에서 무전해 증착 장치) 에 형성될 수도 있다. 시드 층 (301) 이 제공된 후, 촉진제 잉크 (302) 는 도 3b에 도시된 바와 같이, 시드 층 (301) 상에 프린팅된다. 이 프린팅은 동작 (203) 에서 전기 유체 역학적 방출 프린팅 장치 (252) 에서 달성될 수도 있다. 촉진제 잉크 (302) 는 목표된 금속 피처들의 패턴에 대응하는 패턴으로 프린팅된다.
촉진제 잉크 (302) 가 시드 층 (301) 상에 프린팅된 후, 금속 (303) 은 시드 층 (301) 상에 그리고 촉진제 잉크 (302) 상에 전기 도금된다. 이 전기 도금은 동작 (205) 에서 전기 도금 장치 (254) 에서 발생한다. 금속 (303) 이 도 3c에 도시된 바와 같이 프린팅된 영역과 프린팅되지 않은 영역 모두에 형성되지만, 촉진제 잉크 (302) 로 프린팅되는 영역들에 걸쳐 보다 신속하게, 따라서 보다 광범위하게 성장한다. 실제로, 촉진제 잉크 (302) 내의 촉진제 존재는, 전기 도금 용액 내의 선택 가능한 부가적인 도금 첨가제들 (예를 들어, 비촉진제-프린팅된 영역들의 상대적인 도금 레이트를 늦추는 억제제 (suppressor) 및 선택 가능한 평탄화제) 과 함께, 프린팅되지 않은 영역들에 비해 프린팅된 영역들에서 보다 큰 전기 도금 레이트를 촉진하도록 작용한다. 이 예에서, 금속 (303) 은 프린팅되지 않은 영역들에 비해 프린팅된 영역들에서 3 배 보다 빠르게 우선적으로 도금된다. 본 명세서의 많은 실시 예들에서, 금속 (303) 은 프린팅되지 않은 영역들에 비해 프린팅된 영역들에서 적어도 4 배 보다 빠르게, 또는 적어도 10 배 보다 빠르게, 또는 적어도 20 배 보다 빠르게 우선적으로 도금된다. 상대적인 증착 레이트들은 프린팅에 의해 증착된 첨가제의 농도, 인가된 전압 또는 총 인가된 전류, 온도 및 도금 전해질에서 임의의 선택된 도금 첨가제들 (예를 들어, 억제제 및/또는 평탄화제) 의 화학적 아이덴티티 (identity) 및 산 및/또는 구리 농도의 선택과 같은 인자들에 종속된다. 차등 증착 레이트들의 결과로서, 촉진제 잉크 (302) 에 의해 제공된 패턴은 금속 (303) 을 통해 전사된다. 전기 도금 후, 기판 (300) 은 화학적 에칭 장치 (256) 로 이송되고, 그리고 도 3d에 도시된 바와 같이, 금속 (303) 의 일부 및 시드 층 (301) 의 일부를 제거하기 위해 동작 (207) 에서 화학적 에칭을 겪는다. 구체적으로, 기판 (300) 은 금속 (303) 및 시드 층 (301) 모두가 프린팅되지 않은 영역들 (예를 들어, 촉진제 잉크 (302) 가 부재하는 영역들) 에서 완전히 제거되는 정도까지 에칭되지만, 프린팅된 영역들 (예를 들어, 촉진제 잉크 (302) 가 존재하는 영역들) 에서는 여전히 남아 있다. 도 3d의 참조 번호 (303d) 는 동작 (207) 에서 화학적으로 에칭된 후 기판 (300) 상에 남아 있는 금속 피처들을 나타낸다. 이 에칭 동작 후, 금속 피처들 (303d) 은 서로 공간적으로 그리고 전자적으로 격리된다.
도 4a 내지 도 4d는 또 다른 실시 예에 따라 상부에 피처들이 형성될 때 부분적으로 제조된 반도체 기판을 도시한다. 도 4a 내지 도 4d의 실시 예에서, 전기 유체 역학적 방출 프린팅 프로세스에 사용된 잉크는 전기 도금 저해제를 포함한다. 이와 같이, 이 예에서 잉크는 "저해제 잉크"로 지칭된다. 도 4a 내지 도 4d는 도 2a 및 도 2b에 기술된 동작들 및 장치들의 맥락에서 설명될 것이다. 도 4a는 상부에 시드 층 (401) 을 갖는 기판 (400) 을 도시한다. 시드 층 (401) 은 도 3a의 시드 층 (301) 과 유사하다. 시드 층 (401) 은 시드 층 증착 장치 (250) 내 동작 (201) 에서 형성될 수도 있다. 시드 층 (401) 이 제공된 후, 저해제 잉크 (402) 는 도 4b에 도시된 바와 같이, 시드 층 (401) 상에 프린팅된다. 이 프린팅은 동작 (203) 에서 전기 유체 역학적 방출 프린팅 장치 (252) 에서 달성될 수도 있다. 저해제 잉크 (402) 는 목표된 금속 피처들의 패턴의 역 (inverse) 에 대응하는 패턴으로 프린팅된다. 즉, 저해제 잉크 (402) 는 금속 피처들이 목표되지 않는 영역들에 제공된다.
저해제 잉크 (402) 가 시드 층 (401) 상에 프린팅된 후, 금속 (403) 이 시드 층 (401) 상에 그리고 저해제 잉크 (402) 상에 전기 도금된다. 이 전기 도금은 동작 (205) 에서 전기 도금 장치 (254) 에서 발생한다. 금속 (403) 이 도 4c에 도시된 바와 같이 프린팅된 영역과 프린팅되지 않은 영역 모두에 형성되지만, 저해제 잉크 (402) 가 부재하는 영역들에 걸쳐 보다 신속하게, 따라서 보다 광범위하게 성장한다. 실제로, 저해제 잉크 (402) 내에 존재하는 도금 저해제는 전기 도금 용액 내의 부가적인 도금 첨가제들 (예를 들어, 촉진제 및 선택 가능한 억제제 및/또는 평탄화제) 을 함께 사용하여 프린팅된 영역들보다 프린팅되지 않은 영역들에서 보다 큰 전기 도금 레이트를 촉진하도록 작용한다. 이 예에서, 금속 (403) 은 프린팅된 영역들에 비해 프린팅되지 않은 영역들에서 3 배 보다 빠르게 우선적으로 도금된다. 본 명세서의 많은 실시 예들에서, 금속 (403) 은 프린팅된 영역들에 비해 프린팅되지 않은 영역들에서 적어도 4 배 보다 빠르게, 또는 적어도 10 배 보다 빠르게, 또는 적어도 20 배 보다 빠르게 우선적으로 도금된다. 도 3a 내지 도 3d과 관련하여 도시된 바와 같이, 상대적인 증착 레이트들은 프린팅에 의해 증착된 첨가제의 농도, 인가된 전압 또는 총 인가된 전류, 온도 및 도금 전해질에서 임의의 선택된 도금 첨가제들 (예를 들어, 촉진제, 억제제 및/또는 평탄화제) 의 화학적 아이덴티티 및 산 및/또는 구리 농도의 선택과 같은 인자들에 종속된다. 차등 증착 레이트들의 결과로서, 저해제 잉크 (402) 에 의해 제공된 역 패턴은 금속 (403) 을 통해 전사된다. 전기 도금 후, 기판 (400) 은 화학적 에칭 장치 (256) 로 이송되고, 그리고 도 4d에 도시된 바와 같이, 금속 (403) 의 일부, 저해제 잉크 (402) 및 시드 층 (401) 의 일부를 제거하기 위해 동작 (207) 에서 화학적 에칭을 겪는다. 구체적으로, 기판 (400) 은 금속 (403), 저해제 잉크 (402) 및 시드 층 (401) 이 프린팅된 영역들 (예를 들어, 저해제 잉크 (402) 가 존재하는 영역들) 에서 완전히 제거되는 정도까지 에칭되지만, 프린팅되지 않은 영역들 (예를 들어, 저해제 잉크 (402) 가 부재하는 영역들) 에서는 여전히 남아 있다. 도 4d의 참조 번호 (403d) 는 동작 (207) 에서 화학적으로 에칭된 후 기판 (400) 상에 남아 있는 금속 피처들을 나타낸다. 이 에칭 동작 후, 금속 피처들 (403d) 은 서로 공간적으로 그리고 전자적으로 격리된다.
도 9a 내지 도 9d는 특정한 실시 예들에서 사용될 수도 있는 예시적인 프로세스 플로우를 예시한다. 도 9a 내지 도 9d의 프로세스 플로우는 도 3a 내지 도 3d 및 도 4a 내지 도 4d에 도시된 것들과 결합될 수도 있다. 즉, 이 프로세스 플로우는 전기 화학적 활성 잉크 (예를 들어, 촉진제 잉크 또는 저해제 잉크) 를 사용하여 피처들을 우선적으로 전기 도금한 후에 사용될 수 있다. 도 9a 내지 도 9d에 도시된 실시 예는 상이한 타입들의 금속을 포함하는 스택 (stack) 의 형성을 인에이블한다. 이러한 실시 예들은 형성될 피처가 상이한 금속들의 층들을 포함하는 맥락들에서 특히 유용할 수도 있다. 일 예시적인 맥락은, 예를 들어, 상부에 확산 배리어 (barrier) 및 납땜 (solder) 층들을 갖는 금속 피처들을 포함할 수도 있는, 상호 연결부 필라들 (pillars) 의 형성이다. 특정한 예에서, 금속 피처들은 구리이고, 확산 배리어는 니켈이고, 그리고 납땜은 주석 또는 주석-은이다. 또 다른 예시적인 맥락은 상대적으로 넓지만 얇은 전기적 연결부 패드들의 형성이다. 다양한 실시 예들에서, 형성된 스택은 구리, 니켈, 주석, 인듐, 은, 금, 등의 임의의 조합을 포함할 수도 있다.
기판 (900) 은 도 9a에 도시된 바와 같이 시작된다. 기판 (900) 은 접착 배리어 층 (911) 위에 위치된 시드 층 (901) 을 포함한다. 시드 층 (901) 은 본 명세서에 기술된 다른 시드 층들과 유사하다. 접착 배리어 층 (911) 은 텅스텐, 티타늄, 탄탈룸, 티타늄-텅스텐, 탄탈룸-텅스텐, 등과 같은 재료를 포함할 수도 있다. 금속 (903) 은 시드 층 상에 전기 도금되어, 상승된 피처들을 형성한다. 이 전기 도금은 예를 들어 기판의 표면 상에 전기 화학적 활성 잉크를 제공하기 위해 전기 유체 역학적 방출 프린팅 장치 (252) 를 사용하고, 이어서 상승된 피처들을 형성하기 위해 전기 도금 장치 (254) 내에서 우선적인 전기 도금하는 본 명세서에 기술된 기법들을 사용하여, 행해질 수도 있다. 도 9a 내지 도 9d는 잉크를 도시하지 않지만, 이러한 건조된 잉크는 도 3c 및 도 4c와 관련하여 설명되고 예시된 바와 같이, 시드 층 (901) 과 금속 (903) 사이에 존재할 수도 있다는 것이 이해된다. 또한, 도 9a는 이웃하는 피처들 사이에 임의의 금속 (903) 을 도시하지 않지만, 도 3c 및 도 4c에 도시된 바와 같이, 이러한 금속이 존재할 수도 있다는 것이 이해된다.
금속 (903) 이 시드 층 (901) 상에 도금된 후, 기판 (900) 은 도 2b의 화학적 에칭 장치 (256) 와 같은 에칭 챔버로 이송된다. 여기서, 시드 층 (901) 및 금속 (903) 은 도 9b에 도시된 바와 같이, 노출되는 영역들에서 시드 층 (901) 을 제거하기 위해 에칭된다. 이 에칭은 도 2a의 화학적 에칭 동작 (207) 과 유사하다. 에칭 프로세스는 선택적이고, 그리고 접착 배리어 층 (911) 을 실질적으로 온전하게 남기면서 노출된 시드 층 (901) 을 제거하는 것을 타깃팅한다 (target).
다음에, 기판은 전기 도금 장치 (254) 로 리턴되고, 그리고 확산 배리어 층 (912) 은 도 9c에 도시된 바와 같이, 접착 배리어 층 (911) 상에 실질적으로 증착되지 않고, 금속 (903) 상에 선택적으로 도금된다. 일부 양의 확산 배리어 층 (912) 은 접착 배리어 층 (911) 상에, 예를 들어, 시드 층 (901)/금속 (903) 이 접착 배리어 층 (911) 과 콘택트하는 코너에서 형성될 수도 있다는 것이 이해된다. 본 출원의 목적들을 위해, 이러한 증착은 실질적인 것으로 간주되지 않는다. 또한, 이러한 증착은 오직 시드 층 (901)/금속 (903) 의 존재로 인해 발생하고, 그리고 확산 배리어 층 (912) 은 시드 층 (901)/금속 (903) 에 의해 형성된 피처들로부터 제거된 위치들에서 접착 배리어 층 (911) 상에 형성되지 않는다는 것이 이해된다.
확산 배리어 층을 위한 일 예시적인 재료는 니켈이지만, 다른 재료들이 목표된 바와 같이 사용될 수도 있다. 작용의 이론 또는 메커니즘에 얽매이지 않고, 시드 층 (901) 이 제거되고 접착 배리어 층이 산소/수분에 노출된 후 접착 배리어 층 (911) 이 산화되기 때문에 확산 배리어 층 (912) 은 접착 배리어 층 (911) 상에 형성되지 않는다고 여겨진다. 산소/수분에 대한 이러한 노출은 기판이 에칭 챔버와 전기 도금 챔버 사이에서 이송될 때 발생할 수도 있다. 접착 배리어 층 (911) 의 산화된 재료는 도금된 금속의 직접적인 핵 생성 및 성장을 상당히 억제하고, 이는 금속 (예를 들어, 확산 배리어 층 (912)) 이 산화된 재료 상에 도금되지 않는다는 것을 의미한다. 또한, 접착 배리어 층 (911) 의 상단 노출된 표면이 산화되지만, 접착 배리어 층 (911) 은 여전히 금속 (903) 의 인접한 피처들 사이에 일부 전기적 연결성을 제공하여, 금속 (903) 상의 추가 전기 도금을 인에이블한다. 이와 같이, 확산 배리어 층 (912) 이 도금될 때, 접착 배리어 층 (911) 상에 증착되지 않고, 금속 (903) 상에 선택적으로 증착된다. 확산 배리어 층 (912) 은 금속 (903) 의 모든 노출된 측면들 (뿐만 아니라 여전히 금속 (903) 아래에 존재하는, 시드 층 (901) 의 노출된 부분들) 상에 증착된다.
다음에, 납땜 층 (913) 은 도 9d에 도시된 바와 같이, 접착 배리어 층 (911) 상에 실질적으로 증착되지 않고, 확산 배리어 층 (912) 상에 선택적으로 증착된다. 이 증착은 확산 배리어 층 (912) 의 증착과 관련하여 상기 기술된 동일한 이유들로 선택적이다. 도 9d에 도시된 피처들은 예를 들어, 납땜 코팅된 필라들 또는 연결부 패드들일 수도 있다. 도 9a 내지 도 9d와 관련하여 기술된 특정한 구조들 및 재료들은 상이한 금속들의 층들을 포함하는 피처들의 형성을 예시할 목적으로 제공된다. 실시 예들은 이 섹션에 기술된 특정한 구조들 또는 재료들로 제한되도록 의도되지 않는다. 본 명세서에 기술된 금속들의 임의의 조합을 포함하여, 다양한 구조체들 및 재료들이 특정한 적용 예에 대해 목표된 바와 같이 형성될 수도 있다.
전기 유체 역학적 방출 프린팅은 이전에 잉크젯 프린팅과 같은 대안적인 프린팅 방법들로는 달성할 수 없었던 매우 미세하고 작은 스케일의 패턴들을 생성하기 위해 사용될 수 있다. 예를 들어, 잉크젯 프린팅은 약 50 내지 100 ㎛만큼 작은 직경을 갖는 도트들과 같은 피처들을 생성할 수 있다. 이에 비해, 전기 유체 역학적 방출 프린팅은 0.5 ㎛ 미만의 치수들을 갖는 도트들, 라인들, 또는 다른 피처들을 형성하기 위해 사용될 수 있다. 보다 큰 피처들이 목표된다면, 전기 유체 역학적 방출 프린팅은 예를 들어 0.5 ㎛ 미만의 해상도들로 매우 정밀하게 피처들을 형성하기 위해 사용될 수 있다. 즉, 전기 유체 역학적 방출 프린팅은 매우 작은 스케일의 피처들을 형성하는 데 유용할 뿐만 아니라, 높은 정밀도로 다소 보다 큰 피처들을 형성하는 데도 유용하다. 전기 유체 역학적 방출 프린팅의 원리들은 도 5을 참조하여 설명될 것이다.
도 5는 전기 유체 역학적 방출 프린팅 프로세스 동안 기판 (500) 을 예시한다. 노즐 (501) 은 잉크 (502) 로 충진된다. 또한, 노즐 (501) 은 필요에 따라 노즐 (501) 내로 잉크 (502) 를 제공하는 잉크 저장부 (미도시) 와 유체로 연통한다. 노즐 팁 (503) 은 노즐 (501) 의 하단에 있다. 노즐 팁 (503) 은 기판 (500) 에 매우 근접하게 도입된다. 노즐 (501) 과 기판 (500) 사이에 큰 전위 (504) 의 인가 시, 기판 (500) 의 표면과 잉크 (502) 내의 용매 분자들의 쌍극자 모멘트 재배향 (dipole moment reorientation) 은 기판 표면과 반대되는 부호 (sign) 의 액상 (liquid phase) 표면 공간 전하의 생성을 발생시킨다. 이는 기판 (500) 의 표면을 향해 잉크 (502) 를 인출하여 (draw), 노즐 팁 (503) 에서 Taylor 콘을 형성하고, 이로부터 잉크 (502) 는 결국 잉크 액적 (droplet) (505) 으로서 방출된다. 잉크 액적 (505) 은 잔류 전하를 포함하고, 그리고 전위 (504) 에 의해 생성된 전기장에서 기판 (500) 의 표면을 향해 가속된다. 기판 (500) 의 표면에 충돌할 (impact) 때, 잉크 액적 (505) 의 전하는 중성화된다. 이 액적-기반 유체 플로우의 결과로서, 전류는 노즐 (501) 과 기판 (500) 사이에 생성된 "회로"에서 간헐적으로 흐른다. 기판 (500) 에 충돌한 후, 잉크 액적 (505) 내의 용매는 건조되어, 잉크 (502) 내의 임의의 비휘발성 물질들을 남긴다. 본 명세서의 다양한 실시 예들에서, 이러한 비휘발성 물질들은 촉진제들 또는 저해제들과 같은 전기 도금 첨가제들일 수도 있다.
도 5는 단일 노즐만을 도시하지만, 전기 유체 역학적 방출 프린팅 프로세스는 행, 열, 어레이, 또는 다른 구성으로 제공된 다수의 독립적으로 제어 가능한 노즐들을 활용할 수도 있다는 것이 이해된다. 이러한 노즐들 각각은 목표된 바와 같이, 노즐들 각각으로 하여금 입자들을 방출하도록 또는 방출하지 않도록 독립적으로 바이어스될 수 있다. 또한, 노즐들 및 기판은 노즐 각각이 목표된 바와 같이, 다양한 위치들에서 기판과 상호 작용할 수 있도록 서로에 대해 이동할 수도 있다. 일부 경우들에서, 노즐들은 이동 가능하다. 또 다른 경우에, 기판 (예를 들어, 기판 지지부) 은 이동 가능하다. 또 다른 경우에, 노즐들 및 기판 모두 이동 가능하다. 도 5는 하향으로 돌출하는 상대적으로 길고 좁은 샤프트 (shaft) 로서 노즐 (501) 을 도시하지만, 다른 노즐 설계들이 또한 사용될 수도 있다. 또 다른 실시 예에서, 잉크를 전달하기 위한 노즐은, 예를 들어 잉크 저장부와 유체로 연통하는 오리피스 (orifice) 를 포함하여, 보다 단순할 수도 있다. 이러한 실시 예에서, 오리피스는 노즐 팁 (503) 의 개구부와 유사하다. 본 명세서에 사용된 바와 같이, 용어 오리피스 및 개구부는 달리 언급되지 않는 한 상호 교환 가능하게 사용된다.
특정한 실시 예들에서, 노즐 팁 (503) 에서 개구부의 폭은 약 50 내지 5000 ㎚일 수도 있다. 많은 경우들에서, 액적의 사이즈는 노즐 팁 개구부보다 약 3 배 보다 작다. 예를 들어, 약 300 ㎚의 직경을 갖는 노즐 팁 개구부가 약 100 ㎚의 직경을 갖는 액적들을 형성하기 위해 사용될 수도 있다. 일반적으로, 노즐 팁 개구부의 폭은 작은 스케일 피처들을 프린팅하기 위해 상대적으로 작아야 한다. 예를 들어, 많은 경우들에서 상기 범위의 노즐 폭들은 약 20 내지 1500 ㎚ 정도의 직경들을 갖는 잉크 액적들을 생성하기 위해 사용될 수도 있다. 이 범위의 액적 사이즈들은 예를 들어 0.5 ㎛ 미만의 매우 높은 해상도로 패턴들 (그리고 결국 도금된 금속 피처들) 을 형성하기 위해 사용될 수도 있다. 특정한 구현 예들에서, 노즐 팁 (503) 과 기판 (500) 의 표면 사이의 거리 (506) 는 약 0.05 내지 5 ㎜일 수도 있다.
장치는 또한 도 5에 도시되지 않은 예컨대 기판에 대한 노즐/프린팅 헤드의 3D 위치를 조절하기 위한 노즐 및/또는 기판 위치 디바이스들과 같은, 전체 프린팅 프로세스를 지지하는 다수의 다른 피처들을 포함할 수도 있다. 예를 들어, 장치는 광학적 위치 결정 및 귀환 (homing) 을 위한 하드웨어를 포함할 수도 있다. 이러한 하드웨어는 웨이퍼 상의 기준들 (fiducials) 을 검출하도록 구성될 수도 있고, 이에 따라 기판 상의 기본 (underlying) 구조체, 노치 및/또는 기판 상의 다른 기준들 및/또는 기판의 에지에 대해 기판 상의 목표된 위치들에서 프린팅이 일어나도록, 노즐/프린팅 헤드와 기판 사이의 정밀한 정렬을 허용한다. 장치는 벌크 저장 컨테이너로부터 노즐 헤드 (예를 들어, 펌프들, 튜브들, 필터들, 등) 로 프린팅 잉크의 제어된 전달을 위한 하드웨어를 포함할 수도 있다. 장치는 멀티-노즐 헤드 내에서 복수의 노즐들의 동시 독립 위치를 지지하는 피처들을 포함할 수도 있다. 복수의 개별 압전 (piezoelectric) 위치 디바이스들이 제공될 수도 있고, 각각은 멀티-노즐 헤드 어셈블리의 하나 이상의 노즐들을 서로에 대해 이동시킬 수 있고, 이에 따라 가변 라인-대-라인 (line-to-line) 병렬 프린팅 동작 간격을 가능하게 한다. 장치는 열 제거 또는 첨가의 제어, 그리고 잉크, 기판, 또는 잉크, 기판 모두의 온도 제어를 위한 엘리먼트들 (elements) 을 포함할 수도 있다.
장치는 프린팅 헤드 및 워크피스 (workpiece) 위의 영역이 (예를 들어, 분위기 챔버를 형성하여) 실질적으로 시일링되도록 (seal), 헤드 주변 공간 및/또는 프린팅 헤드와 웨이퍼 사이의 갭에서 대기 분위기가 존재하는 온도 및/또는 가스들에 대해 제어되도록 설계될 수도 있다. 예를 들어, 분위기 챔버는 목표되지 않은 가스 (예를 들어, 산소 또는 습도) 를 제거하기 위해 사용될 수도 있다. 이들 또는 다른 예들에서, 하나 이상의 가스 (예를 들어, 반응성 또는 불활성) 가 예를 들어 잉크 또는 기판과 반응하거나 불활성 분위기 (예를 들어, 질소, 아르곤) 를 생성하기 위해, 챔버에 첨가될 수도 있다. 이들 또는 다른 예들에서, 장치는 증발된 잉크 용매의 제어된 양을 함유하도록, 그리고/또는 (예를 들어, 용매의 증발을 보조할 수도 있는) 진공 조건들 하에서 프린팅을 수행하도록 분위기를 조절할 수 있는 하드웨어를 포함할 수도 있다. 이들 또는 다른 예들에서, 장치는 제어된 환경에서 기판들을 단단하고 안전하게 홀딩하기 위해 설계된 인클로저들인, 하나 이상의 FOUP들 (front opening unified pods) 을 가질 수도 있다. 기판들은 예를 들어, 도 7과 관련하여 이하에 논의된 바와 같이, 적절한 로드 포트들 및 로봇 핸들링 시스템들을 구비한 툴들에 의해 FOUP로부터 제거될 수도 있다. FOUP들은 인입 및/또는 인출하는 기판들을 장치 내에서 프로세싱되기 전 및/또는 후에 각각 저장하기 위해 사용될 수도 있다.
일부 실시 예들에서, 장치는 서로 병렬로 동작하는 2 개 이상의 모듈들을 포함할 수도 있다. 모듈 각각은 본 명세서에 기술된 바와 같이, 예를 들어 기판 표면 상에 전기 유체 역학적 방출 프린팅을 제공하도록 구성될 수도 있다. 대안적으로 또는 부가적으로, 하나 이상의 모듈들은 도 7 및 도 8과 관련하여 이하에 더 기술된 바와 같이, 다른 기능들을 수행하도록 구성될 수도 있다. 이러한 다른 기능들은 프린팅 전에 기판을 전처리하는 것, 프린팅 후 그리고 전기 도금 전에 기판을 린싱하는 것, 린싱한 후에 기판을 건조하는 것 및 기판을 전기 도금하는 것을 포함할 수도 있지만, 이로 제한되지 않는다. 일부 예들에서, 프린팅 전에 기판을 전처리하기 위한 모듈은 웨이퍼로부터 표면 옥사이드들을 제거하기 위해 동작할 수도 있다. 이 제거는 습식 전처리 스테이션에서 습식 방법들을 사용하여, 또는 건식 전처리 스테이션에서 건식 방법들을 사용하여 달성될 수도 있다. 습식 방법들은 H2SO4와 같은 희석된 산 또는 디메틸아민 보란 (DMAB) 과 같은 환원제를 기판 표면에 도포하는 것을 수반할 수도 있다. 건식 방법들은 형성 가스와 같은 환원 분위기에서 기판을 (예를 들어, 약 100 내지 200 ℃의 온도로) 가열하는 것을 수반할 수도 있다. 다양한 실시 예들에서, 장치는 도 7 및 도 8과 관련하여 이하에 더 논의된 바와 같이, 다양한 모듈들 사이에서 웨이퍼를 홀딩하고 전달하기 위한 시스템 (예를 들어, 로봇 핸들링 시스템) 을 포함할 수도 있다.
다른 일반적인 장치 피처들은 유체 상태 전달 제어 장치 (예를 들어, 히터들/냉각기들 및 열 교환기들, 레벨 제어기들, 등) 및 예를 들어, 노즐 위치 (예를 들어, 전기 유체 역학적 전류에 대해 연결되는 노즐 높이로 전류 피드백을 사용함) 및 유체 전달 (예를 들어, 기판 상의 액체 막의 광학적 분석을 사용함) 을 조절하기 위한 피드백 제어 계측을 포함할 수도 있다. 멀티-채널 전력 및/또는 전력 스위칭 디바이스들은 또한 보다 큰 "프린팅 헤드" 내에서 개별적으로 동작될 전기 유체 역학적 방출 프린팅 헤드들의 어레이 (array) 의 온-오프 (on-off) 제어를 인에이블하기 위해 구상된다.
전기 유체 역학적 방출 프린팅 동안 제어될 수도 있는 일 인자는 하나 이상의 노즐들 (501) 각각과 기판 (500) 사이에 인가된 전위 (504) (또는 관련하여, 전류) 의 크기이다. 전기장이 특정한 한계를 초과할 때, Taylor 콘의 정점 (apex) 에서 표면 전하 반발로부터의 응력은 표면 장력을 초과하고, 그리고 잉크 액적 (505) 은 기판 (500) 을 향해 방출된다. 전기장 전위 (504) 는 복수의 방향들로 잉크의 불량하게 제어된 스프레이 또는 분무화 (atomization) 를 발생시킬 전위 미만이어야 한다. 특정한 구현 예들에서, 노즐 (501) 과 기판 (500) 사이에 인가된 전위 (504) 의 크기는 약 0.5 내지 10 kV, 또는 약 1.5 내지 4 kV일 수도 있다. 전위의 크기는 예를 들어, 잉크 (502) 내의 용매의 아이덴티티 및 특성들, 잉크 (502) 내의 전기 도금 첨가제의 아이덴티티 및 특성들, (존재한다면) 잉크 (502) 내에 존재하는 임의의 부가적인 종의 아이덴티티 및 특성들, 노즐 팁 (503) 과 기판 (500) 사이의 거리 (506) 및 프린팅된 패턴의 피처들의 목표된 사이즈 및 해상도를 포함하는 다수의 피처들에 종속될 수도 있다.
다양한 실시 예들에서, 잉크 및/또는 잉크 액적은 특정한 특성들을 가질 수도 있다. 본 명세서의 실시 예들에서, 잉크는 용매에 용해된 적어도 하나의 전기 도금 첨가제를 포함한다. 잉크 액적이 기판 표면에 도달하는 것을 보장하기 위해, 잉크 액적은 특정한 사이즈를 가질 수도 있고, 그리고 잉크의 용매는 특정한 휘발성을 가질 수도 있다. 다양한 실시 예들에서, 액적 사이즈는 적어도 약 20 nm, 적어도 약 50 nm, 또는 적어도 약 100 nm일 수도 있다. 이들 또는 다른 경우들에서, 액적 사이즈는 약 1500 ㎚ 이하, 약 1000 ㎚ 이하, 약 400 ㎚ 이하, 약 200 ㎚ 이하, 약 100 ㎚ 이하, 또는 약 50 ㎚ 이하일 수도 있다. 일부 특정한 예들에서, 액적 사이즈는 약 20 내지 1000 ㎚, 또는 약 100 내지 400 ㎚일 수도 있다. 이들 또는 다른 실시 예들에서, 잉크에 존재하는 용매는 약 90 내지 275 ℃ 또는 약 100 내지 225 ℃의 정상 비등점 (normal boiling point) 을 가질 수도 있다. 특정한 경우들에서, 용매는 적어도 약 95 ℃, 적어도 약 100 ℃, 적어도 약 125 ℃, 적어도 약 150 ℃, 또는 적어도 약 175 ℃의 정상 비등점을 가질 수도 있다. 이들 또는 다른 실시 예들에서, 용매는 약 275 ℃ 이하, 예를 들어 약 225 ℃ 이하, 또는 약 150 ℃ 이하의 정상 비등점을 가질 수도 있다. 이들 또는 다른 실시 예들에서, 잉크 내에 존재하는 용매는 25 ℃에서 약 0.05 내지 30 Torr (예를 들어, 약 6 내지 4000 Pa), 또는 약 0.1 내지 25 Torr (예를 들어, 약 13 내지 3300 Pa) 의 증기압을 가질 수도 있다. 많은 경우들에서, 용매는 25 ℃에서 거의 물의 증기압 이하인 증기압을 가질 수도 있다. 25 ℃에서, 물은 약 23.8 Torr (예를 들어, 약 3175 Pa) 의 증기압을 갖는다. 이와 같이, 다양한 실시 예들에서, 용매는 25 ℃에서 약 24 Torr 이하 (예를 들어, 약 3200 Pa 이하) 인 증기압을 가질 수도 있다. 증기압은 25 ℃에서 고려되지만, 용매는 사용 동안 상이한 온도일 수도 있다는 것이 이해된다. 보다 휘발성인 용매들은 기판 표면에 도달하기 전에 건조될 수도 있고, 이 지점에서 자유 전하는 공기 중 용매를 분해한다. 이 경우, 패턴은 기판 표면 상에 효과적으로 프린팅될 수 없다. 반대로, 덜 휘발성인 용매들은 일단 기판의 표면 상에 존재하면 충분히 신속하게 건조되지 않을 수도 있다. 이 경우에, 잉크는 번질 (smear) 수도 있고 그리고 목표된 패턴의 타깃 치수들을 넘어 습윤될 수도 있다. 많은 경우들에서, 액적들이 기판 표면에 도달한 후 100 ms 이내에 완전히 건조되는 것이 바람직하다.
잉크에 관한 또 다른 고려 사항은 용매가 전기 도금 첨가제를 충분히 용해해야 한다는 것이다. 많은 경우들에서 전기 도금 첨가제는 극성 유기 도금 첨가제이다. 이러한 경우들에서, 용매는 또한 극성 유기 도금 첨가제를 용해시키는 것을 도울 수도 있는, 극성일 수도 있다. 사용될 수도 있는 극성 유기 도금 첨가제의 일 예는 촉진제 메르캅토-프로판 설폰산이다. 일부 경우들에서, 용매는 도금 첨가제를 용해시키는 능력을 반영할 수도 있는, 특정한 유전 상수를 가질 수도 있다. 특정한 경우들에서, 용매는 일반적으로 물의 유전 상수와 유사하고 약 40 내지 90인 유전 상수를 가질 수도 있다. 일반적으로 말하면, 용매 및 도금 첨가제는 유사한 극성을 가져야 한다.
상기 기준을 만족하는 예시적인 용매들은 물, 테르피네올, 에틸렌 카보네이트, 프로필렌 카보네이트, 디메틸 설폭사이드 (DMSO), 에틸렌 글리콜, 폴리프로필렌 글리콜 및 이들의 조합들을 포함한다. 이들 예시적인 용매들은 또한 용매들 내 전기 도금 첨가제의 휘발성 및 용해도가 상기 제공된 가이드 라인들 내에 남아 있다면, 다른 용매들과 조합될 수도 있다. 많은 경우들에서, 용매는 유기적이고 비수성이지만, 일부 경우들에서 물이 사용될 수도 있다. 타깃 성능을 갖는 잉크를 생성하기 위해 베이스 용매의 점도, 유전 상수 및 다른 특성들을 개질하기 위해 사용될 수 있는 공-용매들의 예들은 디메틸 카르보네이트, 디에틸 카르보네이트, DMSO 및 물을 포함한다. 함께 사용될 수도 있는 공-용매들의 다른 예들은, 디에틸 카보네이트/프로필렌 카보네이트, 디메틸 카보네이트/프로필렌 카보네이트, 디에틸 카보네이트/에틸렌 카보네이트 및 디메틸 카보네이트/에틸렌 카보네이트를 포함하지만, 이로 제한되는 것은 아니다.
잉크에 관한 추가 고려 사항은 잉크의 점도이다. 너무 점성인 잉크들은 프로세스하기 그리고/또는 프린팅 헤드로 전달하기, 또는 적절한 방식으로 노즐 팁으로부터 인출하기 너무 어려울 수도 있는 반면, 불충분하게 점성인 잉크들은 기판 표면 상에서 건조하기 전에 신속하게/쉽게 번질 수도 있다. 특정한 구현 예들에서, 잉크는 약 0.7 내지 20 cP의 주변 온도 (예를 들어, 20 ℃에서) 점도, 보다 일반적으로 약 0.8 내지 3 cP를 가질 수도 있다.
전기 도금 첨가제는 잉크 내에 특정한 농도로 제공될 수도 있다. 일부 실시 예들에서, 전기 도금 첨가제는 약 0.01 내지 10 g/L (10 내지 10,000 ppm), 또는 약 0.1 내지 10 g/L, 일부 경우들에서 약 0.1 내지 1 g/L (약 100 내지 1000 ppm) 의 농도로 제공될 수도 있다. 일부 이러한 실시 예들에서, 전기 도금 첨가제는 적어도 약 0.1 g/L (100 ppm), 또는 적어도 약 0.15 g/L (150 ppm), 또는 적어도 약 0.2 g/L (200 ppm) 의 농도로 제공될 수도 있다. 특정한 적용 예를 위한 전기 도금 첨가제의 이상적인 농도는 전기 도금 첨가제의 아이덴티티 및 특성들, 용매의 아이덴티티 및 특성들, 나중에 금속 피처들을 전기 도금하기 위해 사용되는 전기 도금 용액의 조성과 같은 인자들에 종속될 수도 있다. 다양한 실시 예들에서, 목표는 잉크가 습윤되는 표면 (예를 들어, 프린팅된 잉크가 목표되는 위치들에서의 시드 층) 을 완전히 커버하고 반응하고, 적어도 흡착된 재료의 단일 층을 형성하기에 충분한 전기 도금 첨가제를 공급하는 것이다. 단일 층은 일반적으로 잉크가 프린팅된 영역들로 제한된다는 것이 이해된다.
전기 도금 첨가제 및 용매에 더하여, 잉크는 하나 이상의 부가적인 종을 포함할 수도 있다. 예를 들어, 일부 경우들에서 잉크는 습윤제 (예를 들어, 계면 활성제) 를 포함할 수도 있다. 존재할 때, 습윤제는 용매의 표면 장력을 변화시킬 수도 있고, 이에 따라 잉크 액적들의 사이즈 및 발생되는 프린팅된 패턴 및 도금된 금속 피처들의 사이즈 및 형상에 영향을 준다. 습윤제는 잉크와 잉크가 프린팅되는 금속 표면 (예를 들어, 시드 층) 사이의 콘택트 각도를 감소시킬 수도 있고, 이에 따라 잉크의 습윤성을 개선한다. 습윤제는 비-전기 화학적 활성 화합물일 수도 있다. 많은 경우들에서, 습윤제는 금속 표면 (예를 들어, 시드 층) 에 바인딩되지 않고, 따라서 도금 용액과의 린싱 및/또는 콘택트 시 용해될 것이다. 습윤제들로서 작용할 수도 있는 예시적인 계면 활성제들은 예를 들어, 나트륨 라우릴 설페이트, 폴리프로필렌 글리콜 또는 에틸렌 글리콜 또는 옥사이드들을 포함한다. 이들 또는 다른 경우들에서, 잉크는 염을 포함할 수도 있다. 존재할 때, 염은 증기압, 점도 및 잉크의 다른 특성들을 변화시킬 수도 있고, 이에 따라 액적 사이즈 및 발생되는 프린팅된 패턴 및 도금된 금속 피처들에 영향을 준다. 예시적인 염들은 예를 들어, 테트라메틸-카르보네이트 또는 테트라에틸-카르보네이트, 시트레이트, 또는 하이드로옥사이드 및 구리 설페이트를 포함할 수도 있다. 잉크가 촉진제를 포함하는 경우들에서, 잉크는 억제제들 및/또는 저해제들이 없을 수도 있다. 유사하게, 잉크가 저해제를 포함하는 경우들에서, 잉크는 촉진제가 없을 수도 있다. 일부 경우들에서, 예를 들어 습윤제가 촉진제 잉크와 조합하여 사용되고 습윤제가 또한 도금 억제제로서 거동하는 경우, 잉크는 촉진제 및 억제제 (예를 들어, 습윤제) 모두를 포함할 수도 있다. 촉진제, 억제제 및 저해제들과 같은 전기 도금 첨가제들, 뿐만 아니라 전기 도금 프로세스 동안 이들의 상호 작용이 이하에 더 논의된다.
잉크는 전기 유체 역학적 방출 프린팅 장치의 노즐로 전달될 때 특정한 최대 산소 농도를 가질 수도 있다. 일부 경우들에서, 잉크 내 산소의 농도가 최대 타깃 농도 미만임을 보장하기 위해 탈기 장치 (degasser) 가 제공될 수도 있다. 탈기 장치는 잉크 저장부에, 또는 잉크 저장부와 노즐 사이에 유체로 연통될 수도 있다. 특정한 실시 예들에서, 노즐로 전달된 잉크의 최대 산소 농도는 약 1 ppm이다. 잉크의 산소 레벨은 또한 유기 또는 무기 설파이트와 같이, 잉크 자체에 산소와 반응하고 산소를 소비하는 종을 포함함으로써 제어될 수 있다. 일 특정한 예는 나트륨 설파이트이다. 산소와 반응하고 산소를 소비하는 종은 잉크에서 산소 농도를 약 1 ppm 이하로 유지하기에 충분한 농도로 잉크에 제공될 수도 있다.
전기 유체 역학적 방출 프린팅 프로세스의 결과들에 영향을 줄 수 있는 또 다른 인자는 프린팅이 일어나는 온도이다. 예를 들어, 잉크의 온도는 액적 사이즈 그리고 발생되는 프린팅된 패턴/도금된 피처들에 영향을 줄 수 있는, 잉크의 점도에 영향을 줄 수도 있다. 유사하게, 기판의 온도는 잉크가 얼마나 빨리 건조되는지에 영향을 줄 수 있다. 다양한 경우들에서, 잉크의 온도, 노즐의 온도 및/또는 기판 (또는 기판이 위치되는 지지부) 의 온도는 프린팅 동안 제어될 수도 있다. 예를 들어, 잉크 및 노즐은 프린팅 동안 약 100 내지 200 ℃의 온도로 유지될 수도 있다. 이들 또는 다른 경우들에서, 기판 또는 기판 지지부의 온도는 프린팅 동안 제어될 수도 있다. 예를 들어, 기판 또는 기판 지지부는 특정한 용매 및 잉크 특성에 따라 냉각되거나 가열된 온도로 유지될 수도 있다. 예를 들어, 기판 또는 기판 지지부는 프린팅 동안 약 100 내지 200 ℃의 온도로 유지될 수도 있다.
일부 경우들에서, 잉크는 장기간 동안 저장될 수 있도록 화학적으로 안정할 수도 있다. 다른 경우들에서, 잉크는 화학적으로 보다 덜 안정할 수도 있다. 일부 이러한 실시 예들에서, 잉크는 사용 직전 (예를 들어, 사용 전 약 1 주 이하, 예를 들어 사용 전 약 3 일 이하, 또는 사용 전 약 24 시간 이하) 에 목표된 농도들로 관련 용매에 관련 컴포넌트들 (components) 을 혼합함으로써 준비될 수도 있다.
기판은 또한 특정한 특성들을 가질 수도 있다. 예를 들어, 많은 경우들에서 기판은 실리콘 반도체 웨이퍼이다. 종종, 기판은 상부에 실리콘 옥사이드 층을 갖는다. 또한, 기판은 도 3a 및 도 4a에 도시된 바와 같이, 기판이 전기 유체 역학적 방출 프린팅 장치에 제공될 때 노출되는, 전도성 시드 층을 통상적으로 포함한다. 전도성 시드 층은 통상적으로 금속성이고, 그리고 종종 구리, 탄탈룸, 니켈, 또는 이들의 혼합물을 포함한다. 일부 경우들에서 다른 금속들이 또한 사용될 수 있다. 시드 층은 약 50 내지 2000 Å의 두께를 가질 수도 있다. 전기 유체 역학적 방출 프린팅 프로세스에서 프린팅한 후, 건조 잉크는 약 0.01 내지 0.25 ㎛의 두께를 가질 수도 있다. 도금 후 그리고 에칭 전에, 우선적으로 도금된 피처들은 약 0.25 내지 25 ㎛의 (예를 들어, 높이로서 측정된) 두께를 가질 수도 있다. 우선적으로 도금된 피처들 사이의 도금된 금속 (예를 들어, 상대적으로 보다 느린 레이트로 성장한 금속) 의 두께는 약 0.05 내지 2 ㎛의 (예를 들어, 높이로서 측정된) 두께를 가질 수도 있다. 도 3d 및 도 4d와 관련하여 설명된 바와 같이, 화학적 에칭은 전기 도금 후에 (i) 우선적으로 도금된 피처들 사이의 원치 않은 금속, (ii) 우선적으로 도금된 피처들 사이의 원치 않은 시드 층, (iii) 존재한다면, 원치 않은 잉크 및 (iv) 우선적으로 도금된 피처들 상의 금속의 상단 부분을 에칭 제거 (etch away) 하기 위해 사용될 수도 있다. 에칭 후, 우선적으로 도금된 금속 피처들은 서로 공간적으로 그리고 전자적으로 격리된다. 격리된 피처들은 약 0.20 내지 20 ㎛의 높이를 가질 수도 있다.
상기 주지된 바와 같이, 잉크는 통상적으로 프린팅된 영역 대 프린팅되지 않은 영역에서 차등 도금 레이트들을 촉진하기 위해 작용하는 전기 도금 첨가제를 포함한다. 많은 경우들에서, 첨가제는 촉진제 또는 저해제이다. 잉크가 촉진제를 포함하는 경우들에서, 전기 도금 용액은 통상적으로 억제제 (및 선택 가능한 평탄화제) 를 포함한다. 잉크가 저해제를 포함하는 경우들에서, 전기 도금 용액은 통상적으로 촉진제 (및 선택 가능한 평탄화제) 를 포함한다. 그러나, 일부 경우들에서, 전기 도금 용액은 촉진제들, 억제제들, 저해제들 및/또는 평탄화제들이 없을 수도 (또는 실질적으로 없을 수도) 있다. 이러한 경우들에서, 전해질은 용매 (예를 들어, 물), 도금될 금속의 이온들 (예를 들어, 구리 피처들을 도금하기 위한 구리 이온들) 및 산을 포함할 수도 있다.
어떤 이론 또는 작용 메커니즘에 얽매이지 않고, 폴리에틸렌 글리콜, 폴리에틸렌 옥사이드, 폴리프로필렌 글리콜 및 (단독으로 또는 다른 전기 도금 배스 (bath) 첨가제와 함께) 폴리프로필렌 옥사이드와 같은 전기 도금 억제제들은 특히 표면 흡착 할라이드 (예를 들어, 클로라이드 또는 브로마이드) 와 조합하여 존재할 때, 기판-전해질 계면에 걸친 전압 강하 (drop) 의 상당한 증가를 야기하는 표면-운동 (surface-kinetic) 제한 (또는 분극화) 화합물들이라고 여겨진다. 할라이드는 억제제 분자들과 기판 표면 사이의 화학 흡착 (chemisorbed) 브리지 (bridge) 로서 역할할 수도 있다. 억제제는 (1) 억제제가 존재하는 영역들에서의 기판 표면의 국부적 분극을 억제제가 부재하는 영역들에 비하여 증가시키고, (2) 전반적으로 기판 표면의 분극을 증가시키는 것 모두를 한다. 증가된 (국부적 및/또는 전반적) 분극은 상승된 저항/임피던스, 그리고 따라서 특정한 인가된 전위에서 보다 느린 도금에 대응한다.
통상적인 도금 억제제들은 기판 표면 상에 강하게 또는 화학적으로 흡착되지 않고, 증착된 막 내로 상당히 통합되지 않지만, 전기 도금 배스에서 전기 분해 또는 화학적 분해에 의해 시간이 흐름에 따라 천천히 열화될 (degrade) 수도 있다고 여겨진다. 통상적인 도금 억제제들이 기판 표면 상에 강하게 흡착되지 않기 때문에, 이들 분자들은 일반적으로 잉크에 제공될 때 본 명세서에 기술된 차등 도금 레이트들을 유발하지 않는다. 대신, 잉크에 제공된 통상적인 도금 억제제는 린싱 또는 전기 도금 용액과의 콘택트 시 세정 제거 (wash away) 될 가능성이 있다. 통상적인 전기 도금 억제제들은 종종 상대적으로 큰 분자들이고, 그리고 많은 경우들에서 이들은 본질적으로 폴리머성이다 (예를 들어, 폴리에틸렌 옥사이드, 폴리프로필렌 옥사이드, 폴리에틸렌 글리콜, 폴리프로필렌 글리콜, 다양한 코-폴리머들 및 이들의 혼합물들, 등). 억제제들의 다른 예들은 S-함유 작용기 및/또는 N-함유 작용기를 갖는 폴리에틸렌 옥사이드 및 폴리프로필렌 옥사이드, 폴리에틸렌 옥사이드 및 폴리프로필렌 옥사이드의 블록 폴리머들, 등을 포함한다. 억제제들은 선형 사슬 구조들 또는 브랜치 구조들 또는 둘 다를 가질 수 있다. 다양한 분자량들을 갖는 억제제 분자들이 상업적 억제제 용액에서 공존하는 것이 일반적이다. 본 명세서에 기술된 (예를 들어, 저해제 잉크에서 편광제들로서 사용될 수도 있는) 저해제들과 달리, 억제제 분자들은 일반적으로 표면에 강하게 바인딩하지 않고 그리고 린싱에 의해 표면으로부터 제거될 수 있거나, 또는 도금 용액과의 콘택트 시 표면으로부터 도금 용액 내로 확산 제거될 것이다. 따라서 본 명세서에 사용된 바와 같은 억제제 분자들은 표면에 상대적으로 느슨하게 바인딩하고 저해제 잉크에서 주요 저해제로서 유용하지 않은 편광제들이다. 즉, 억제제들은 차등 도금 레이트를 유발하는 것 이외의 목적들을 위해 전기 유체 역학적 방출 프린팅 잉크에 첨가될 수도 있다. 예를 들어, 일부 억제제들은 또한 습윤제들/계면 활성제들로서 작용한다. 이러한 억제제들은 관련된 시드 층 상의 잉크의 습윤성을 개선할 목적으로 전기 유체 역학적 방출 프린팅 잉크 (예를 들어, 촉진제 잉크 또는 저해제 잉크) 로 제공될 수도 있다. 억제제들은 또한 프린팅 후 기판이 도금되는 전기 도금 용액에 존재할 수도 있다. 이러한 억제제들은 잉크가 촉진제 잉크인 경우들에 특히 유리할 수도 있다.
어떠한 이론 또는 작용 메커니즘에도 얽매이지 않고, 촉진제들 (단독 또는 다른 배스 첨가제들과 조합하여) 은 억제제들의 존재와 연관된 분극 효과를 국부적으로 감소시키고, 이에 따라 전착 (electrodeposition) 레이트를 국부적으로 상승시키는 경향이 있는 것으로 여겨진다. 감소된 분극 효과는 흡착된 촉진제가 가장 집중된 영역들에서 가장 현저하다 (즉, 분극은 흡착된 촉진제의 국부 표면 농도의 함수로서 감소됨). 예시적인 촉진제들은 이에 제한되지 않지만 디메르캅토프로판 설폰산, 디메르캅토에탄 설폰산, 메르캅토프로판 설폰산, 메르캅토에탄 설폰산, 비스-(3-설포프로필) 디설파이드 (SPS) 및 이들의 유도체들을 포함한다. 본 명세서의 다양한 실시 예들에서, 촉진제는 적어도 하나의 메르캅토산기 및 하나의 설폰산기 또는 염을 갖는 알칸 사슬을 포함한다. 촉진제는 프린팅 프로세스 및/또는 도금 반응들의 결과로서 기판 표면에 강하게 흡착될 수도 있고 그리고 일반적으로 횡적으로 (laterally) 표면 고정되지만, 촉진제는 일반적으로 막 내로 상당히 통합되지 않는다. 따라서, 실질적인 금속 막이 증착되기에 충분한, 상당한 정도의 시간 동안 금속이 증착될 때 촉진제는 표면 상에 남아 있다.
본 개시의 목적들을 위해, (예를 들어, 잉크에 존재할 수도 있는) 저해제는 (i) 표면이 린스되거나 전기 도금 용액과 콘택트할 때 표면 상에 남아 있도록 기판 표면 (예를 들어, 시드 층) 과 반응하거나 충분히 강하게 흡착되게 하고, 그리고 (ii) 표면의 분극을 증가시키는 (또는 동등하게, 전하 전달 저항을 증가시키거나, 도금 동안 표면을 통해 동일한 양의 전류를 구동하기 위해 필요한 전압을 증가시키는) 전기 화학적 활성 화합물이다.
특정한 실시 예들에서, 평탄화제는 잉크 및/또는 전기 도금 용액에 존재할 수도 있다. 어떠한 이론 또는 작용 메커니즘에 얽매이지 않고, (단독으로 또는 다른 배스 첨가제와 함께) 평탄화제가 편광제들로서 작용한다고 여겨진다. 일부 경우들에서, 평탄화제는 성장하는 금속 막 내로 통합되도록 촉진제를 대체, 제거 또는 구동할 수도 있고, 이에 따라 촉진제들과 연관된 탈분극 효과에 대응한다.
평탄화제는 기판의 분극/표면 저항을 국부적으로 상승시킬 수도 있고, 이에 따라 평탄화제가 존재하는 영역들에서 국부적 전착 반응을 느리게 한다. 평탄화제들의 주요 속성은 평탄화제들의 국부적인 표면 농도가 질량 이송에 의해 어느 정도 결정된다는 것이고, 그리고 통상적으로 평탄화제는 성장하는 도금된 막 내로 연속적으로 소비되거나 표면과의 콘택트 및/또는 전기 환원의 결과로서 비억제성 부산물로 변환된다. 이 소비/변환 때문에, 평탄화제는 표면에서 목표된 평탄화제 농도를 유지하기 위해 표면에 연속적으로 공급된다. 평탄화제들은 주로 표면으로부터 돌출하고 용액 환경에 보다 노출되는 기하 구조들을 갖는 표면 구조체들에 작용할 것이다. 이 반응은 전착된 층의 표면을 "평활화한다 (smooth)". 많은 경우들에서 평탄화제는 확산 제한된 레이트이거나 그 근방인 확산 제한된 레이트로 기판 표면에서 반응하거나 소비되고, 따라서 평탄화제의 연속적인 공급은 시간이 흐름에 따라 균일한 도금 조건들을 유지하는데 종종 유리한 것으로 여겨진다. 특정한 구현 예들에서, 잉크 및 전기 도금 용액 모두는 평탄화제가 없을 수도 있다 (또는 유사하게, 평탄화제가 존재할 수도 있지만 미량으로만 존재할 수도 있다).
평탄화제 화합물들은 일반적으로 그들의 전기 화학적 기능 및 영향에 기초하여 평탄화제들로 분류되고, 특정한 화학 구조 또는 제형 (formulation) 을 필요로 하지 않는다. 그러나, 평탄화제들은 종종 하나 이상의 질소, 아민, 이미드 또는 이미다졸을 함유하고, 또한 황 작용기들을 함유할 수도 있다. 특정한 평탄화제들은 하나 이상의 5 원 (member) 링들과 6 원 링들 및/또는 컨주게이션된 (conjugated) 유기 화합물 유도체들을 함유한다. 질소기들이 링 구조의 일부를 형성할 수도 있다. 아민-함유 평탄화제들에서, 아민들은 1 차, 2 차, 3 차 또는 4 차 알킬 또는 아릴 아민들일 수도 있다. 또한, 아민은 아릴 아민 (aryl amine) 또는 헤테로사이클릭 아민 (heterocyclic amine) 일 수도 있다. 예시적인 아민들은 디알킬아민들 (dialkylamines), 트리알킬아민들 (trialkylamines), 아릴알킬아민들 (arylalkylamines), 트리아졸들 (triazoles), 이미다졸 (imidazole), 트리아졸 (triazole), 테트라졸 (tetrazole), 벤즈이미다졸 (benzimidazole), 벤조트리아졸 (benzotriazole), 피페리딘 (piperidine), 모르폴린들 (morpholines), 피페라진 (piperazine), 피리딘 (pyridine), 옥사졸 (oxazole), 벤즈옥사졸 (benzoxazole), 피리미딘 (pyrimidine), 퀴놀린 (quonoline) 및 이소퀴놀린 (isoquinoline) 을 포함하지만, 이로 제한되지 않는다. 이미다졸 및 피리딘이 특히 유용할 수도 있다. 또 다른 예시적인 평탄화제는 Janus Green B이다. 평탄화제 화합물들은 또한 에톡사이드 (ethoxide) 기를 포함할 수도 있다. 예를 들어, 평탄화제는 폴리에틸렌 글리콜 또는 폴리에틸렌 옥사이드에서 발견된 것과 유사한 일반적인 백본 (backbone) 을 포함할 수도 있고, 사슬 위에 기능적으로 삽입된 아민의 단편들을 갖는다 (예를 들어, Janus Green B)). 예시적인 에폭사이드들은 이로 제한되지 않지만, 에피클로로하이드린 (epichlorohydrin) 및 에피브로모하이드린 (epibromohydrin) 과 같은 에피할로하이드린들 (epihalohydrins) 및 폴리에폭사이드 (polyepoxide) 화합물들을 포함한다. 에테르 함유 링키지 (linkage) 에 의해 서로 결합된 2 개 이상의 에폭사이드 모이어티들 (moieties) 을 갖는 폴리에폭사이드 화합물들이 특히 유용할 수도 있다. 일부 평탄화제 화합물들은 폴리머성이지만, 다른 화합물들은 그렇지 않다. 예시적인 폴리머성 평탄화제 화합물들은 이로 제한되지 않지만, 폴리에틸렌이민 (polyethylenimine), 폴리아미도아민들 (polyamidoamines), 4 차화된 폴리(비닐피리딘) 및 아민과 다양한 산소 에폭사이드들 또는 설파이드들의 반응 생성물들을 포함한다. 비폴리머성 평탄화제 및 전기 도금 억제 화합물의 일 예는 6-메르캅토-헥산올이다. 유사하게, 많은 다른 유기 티올 알코올 및 티올-설폰기-함유 화합물들 이외의 화합물들은 표면에 흡착될 때, 평탄화제들/도금 저해제들로서 작용할 것이다. 적합한 평탄화제의 또 다른 예는 PVP (polyvinylpyrrolidone) 이다.
일반적으로 말하면, 촉진제들은 도금 레이트를 증가시키고 저해제들, 억제제들 및 평탄화제들은 도금 레이트를 감소시킨다. 평탄화제들이 또한 도금 레이트를 감소시키도록 기능하기 때문에, 특정한 평탄화제들은 저해제의 기준을 충족한다면, 본 출원의 목적들을 위해 저해제들로 간주될 수도 있다. 상기 기술된 바와 같이, 저해제는 기판의 표면 (예를 들어, 시드 층) 에 바인딩되고 그리고 저해제가 부재하는 경우와 반대로, 저해제가 존재하는 도금 반응을 우선적으로 지연시키기 위해 작용하는 종이다. 저해제 잉크가 사용될 때, 저해제 잉크의 저해제로부터 발생하는 국부적인 도금 억제는 전기 도금 동안 도금 콘트라스트 (contrast) (예를 들어, 저해제가 부재하는 보다 큰 도금을 갖는 영역 및 저해제가 존재하는 보다 적은 도금을 갖는 영역) 를 생성하기 위해 충분히 길게 지속되어야 한다.
전기 도금 프로세스에 사용된 전해질은 특정한 특성들을 가질 수도 있다. 일 예에서, 전기 유체 역학적 방출 프린팅 프로세스에 사용된 잉크는 전기 도금 촉진제 (예를 들어, 촉진제 잉크) 를 포함한다. 이와 같이, 전기 도금 프로세스에 사용된 전해질은 촉진제가 없을 수도 있다 (또는 미량의 촉진제만을 가질 수도 있다). 이는 촉진제가 목표된 위치들, 예를 들어, 촉진제 잉크가 프린팅되는 위치들 및 금속 피처들이 목표되는 위치들에서만 기판 표면 상에 흡착된다는 것을 보장한다. 이들 경우들에서, 전해질은 억제제 및 선택 가능한 평탄화제와 같은 하나 이상의 다른 도금 첨가제들을 포함한다. 예시적인 억제제 농도들은 10 내지 1000 ppm일 수도 있고 그리고 존재한다면, 예시적인 평탄화제 농도들은 약 0.1 내지 2 ppm일 수도 있다. 또한, 전해질은 통상적으로 약 10 내지 60 g/L의 농도의 구리 이온들 (예를 들어, 구리 설페이트 또는 다른 소스로부터), 약 5 내지 180 g/L의 농도의 산 (예를 들어, 황산) 및 약 30 내지 80 ppm의 농도의 할라이드 이온 (예를 들어, 클로라이드, 브로마이드, 플루오라이드, 등) 을 포함한다. 할라이드 이온들은 기판 표면 상의 억제제 분자들의 흡착을 강화시키기 위해 작용할 수도 있다. 이 예에서, 전류는 전기 도금 동안 기판에 인가되고, 촉진제 잉크로 프린팅된 영역들 상에서 발생하는 우선적인 (예를 들어, 보다 큰) 증착을 사용하여, 구리로 하여금 프린팅된 영역과 프린팅되지 않은 영역 모두에 증착되게 한다.
또 다른 예에서, 전기 유체 역학적 방출 프린팅 프로세스에 사용된 잉크는 전기 도금 저해제 (예를 들어, 저해제 잉크) 를 포함한다. 이와 같이, 전기 도금 프로세스에 사용된 전해질은 저해제들이 없을 수도 있다 (또는 미량의 저해제들만을 가질 수도 있다). 이는 저해제가 목표된 위치들, 예를 들어 저해제 잉크가 프린팅되는 위치들 및 금속 피처들이 목표되지 않는 위치들에서만 기판 표면 상에 흡착된다는 것을 보장한다. 일부 실시 예들에서, 피처들을 전기 도금하기 위해 사용된 도금 용액은 산 (예를 들어, 약 5 내지 180 g/L의 황산) 및 제 2 구리 이온 (예를 들어, 약 10 내지 60 g/L) 만을 함유할 수도 있다. 그러나, 저해제 잉크의 저해제와 도금 배스에서 사용된 촉진제 사이의 상대적인 표면 흡착 강도에 따라, 하나 이상의 부가적인 컴포넌트들, 예컨대, 촉진제, 클로라이드 이온 및 억제제가 도금 레이트 콘트라스트를 강화시키기 위해 도금 배스에 존재할 수도 있다. 특히, 저해제가 보다 강하게 흡착되고 그리고 촉진제에 의해 표면에서 대체되지 않을 것이라면, 촉진제는 도금 용액에 존재할 수 있고 그리고 표면의 저해제가 없는 영역들에 흡착할 것이다. 이들 경우들에서, 전해질은 촉진제 및 선택 가능한 평탄화제와 같은 하나 이상의 다른 도금 첨가제를 포함할 수 있다. 예시적인 촉진제 농도들은 약 10 내지 1000 ppm일 수도 있고, 그리고 존재한다면, 예시적인 평탄화제 농도들은 약 0.1 내지 2 ppm일 수도 있다. 또한, 전해질은 통상적으로 약 10 내지 60 g/L의 농도의 구리 이온들 (예를 들어, 구리 설페이트 또는 다른 소스로부터), 약 5 내지 180 g/L의 농도의 산 (예를 들어, 황산) 및 다양한 경우들에서 약 30 내지 80 ppm의 농도의 할라이드 이온 (예를 들어, 클로라이드, 브로마이드, 플루오라이드, 등) 을 포함한다. 이 예에서, 전류는 전기 도금 동안 기판에 인가되고, 저해제 잉크가 부재하는 영역들 상에서 발생하는 우선적인 (예를 들어, 보다 큰) 증착을 사용하여, 구리로 하여금 프린팅된 영역과 프린팅되지 않은 영역 모두에 증착되게 한다.
저해제가 기판 표면 상에 흡착되는 것보다 촉진제가 기판 표면 상에 보다 약하게 흡착되는 대안적인 실시 예에서, 저해제를 표면 상에 프린팅한 후, 메르캅토프로판 설폰산과 같은 촉진제가 도금 전에 전체 표면에 노출될 수 있다. 이 실시 예의 일 예로서, 저해제 잉크를 사용하여 표면을 선택적으로 프린팅한 후, 1 g/L 메르캅토프로판 설폰산 (또는 다른 촉진제) 을 함유하는 용액이 스프레이되거나 그렇지 않으면 전체 표면을 촉진제에 노출시키기 위해 표면을 회전시키는 동안 기판 표면 상에 제공된다. 어떠한 특정한 모델 또는 이론에 얽매이지 않고, 촉진제는 금속 표면의 저해제가 없는 영역들 상에 흡착되지만, 프린팅된 저해제와 반응하거나 프린팅된 저해제를 대체하지 않는다. 이어서 표면을 린스하기 위해 표면은 웨이퍼로 스프레이되고, 이어서 선택 가능하게 스핀 건조된다. 이는 프린팅 프로세스로부터 흡착된 저해제의 영역들 및 스프레이 프로세스로부터 흡착된 촉진제의 영역들을 갖는 표면을 남긴다. 흡착된 저해제의 영역들은 저해제 잉크로 프린팅된 영역들에 대응하는 반면, 흡착된 촉진제의 영역들은 이들 영역들의 반대 영역에 대응한다. (촉진제가 없을 수도 있는) 도금 용액 내 표면의 후속하는 도금은 2 개의 영역들 사이에서 도금 레이트의 높은 콘트라스트를 야기한다.
기판이 전기 도금된 후, 과잉 도금된 금속, 잉크 및 시드 층을 제거하기 위해 화학적 에칭 동작을 겪을 수도 있고, 이에 따라 목표된 바와 같이 개별 금속 피처들을 공간적으로 그리고 전자적으로 격리시킬 수도 있다. 에칭 프로세스는 기판을 화학적 에천트와 콘택트시키는 것을 수반할 수도 있다. 에칭 프로세스는 원치 않은 재료들을 제거하기 충분한 지속 기간 동안 진행되지만, 목표된 금속 피처들을 완전히 제거하기에 충분히 길지 않다.
도 6은 전기 도금이 발생할 수도 있는 전기 도금 셀 (cell) 의 일 예를 제공한다. 종종, 전기 도금 장치는 기판들 (예를 들어, 웨이퍼들) 이 프로세싱되는 하나 이상의 전기 도금 셀들을 포함한다. 명료성을 보존하기 위해 도 6에 단 하나의 전기 도금 셀이 도시된다. 전기 도금을 최적화하고 전기 도금 첨가제들이 연장된 시간 기간에 걸쳐 기능할 수 있다는 것을 보장하기 위해, 전기 도금 첨가제들이 애노드 (anode) 와 반응하는 것을 방지해야 한다. 따라서, 상이한 조성의 도금 용액들이 영역 각각에서 사용될 수도 있도록 도금 셀의 애노드 영역 및 캐소드 영역은 때때로 멤브레인에 의해 분리된다. 캐소드 영역의 도금 용액은 캐소드액 (catholyte) 그리고 애노드 영역에서, 애노드액 (anolyte) 으로 불린다. 전기 도금 첨가제들은 애노드와 원치 않은 반응들을 방지하기 위해 캐소드액으로 제한될 수도 있다. 도금 장치 내로 애노드액 및 캐소드액을 도입하기 위해 다수의 엔지니어링 설계들이 사용될 수 있다.
도 6을 참조하면, 일 실시 예에 따른 전기 도금 장치 (601) 의 도식적인 (diagrammatical) 단면도가 도시된다. 도금 배스 (603) 는 레벨 (605) 로 도시된, (본 명세서에 제공된 바와 같은 조성을 갖는) 전기 도금 용액을 담는다. 이 용기의 캐소드액 부분은 캐소드액 내에 기판들을 수용하도록 구성된다. 웨이퍼 (607) 가 도금 용액 내로 침지되고, 예를 들어, 웨이퍼 (607) 와 함께 클램쉘 (clamshell) 기판 홀더 (609) 의 회전을 허용하는, 회전 가능한 스핀들 (spindle) (611) 상에 장착된, "클램쉘" 기판 홀더 (609) 에 의해 홀딩된다. 본 발명과 함께 사용하기에 적합한 양태들을 갖는 클램쉘-타입 도금 장치의 일반적인 기술은 Patton 등에 허여된 미국 특허 번호 제 6,156,167 호 및 Reid 등에 허여된 미국 특허 번호 제 6,800,187 호에 상세히 기술된다.
애노드 (613) 가 도금 배스 (603) 내에서 웨이퍼 아래에 배치되고, 그리고 멤브레인 (615), 바람직하게 이온 선택성 멤브레인에 의해 웨이퍼 영역으로부터 분리된다. 예를 들어, Nafion™ CEM (cationic exchange membrane) 이 사용될 수도 있다. 애노드 멤브레인 아래 영역은 종종 "애노드 챔버"로 지칭된다. 이온 선택성 애노드 멤브레인 (615) 은 도금 셀의 애노드 영역과 캐소드 영역 사이의 이온 연통을 허용하는 반면, 애노드에서 생성된 입자들이 웨이퍼 근방으로 들어가서 웨이퍼를 오염시키는 것을 방지한다. 애노드 멤브레인은 또한 도금 프로세스 동안 전류 플로우를 재분배하여 도금 균일도를 개선하는데 유용하다. 적합한 애노딕 멤브레인들의 상세한 기술들은 Reid 등에 허여된 미국 특허 제 6,126,798 호 및 제 6,569,299 호에 제공된다. 양이온 교환 멤브레인들과 같은 이온 교환 멤브레인들이, 특히 이들 애플리케이션들에 적합하다. 이들 멤브레인들은 통상적으로 이오노머 재료들, 예컨대 설폰기들을 함유하는 퍼플루오르화된 코-폴리머들 (예를 들어, Nafion™), 설폰화된 폴리이미드들 및 양이온 교환에 적합한 것으로 당업자에게 공지된 다른 재료들로 이루어진다. 적합한 Nafion™ 멤브레인들의 선택된 예들은 Dupont de Nemours Co.로부터 입수 가능한 N324 및 N424 멤브레인들을 포함한다.
일부 경우들에서, 도금 배스 전체에 걸친 대류 및/또는 확산이 제어될 수도 있다. 확산을 보조하는 통상적인 방식은 펌프 (617) 에 의해 제공된 전기 도금 용액의 대류 플로우를 통한 것이다. 부가적으로, 진동 교반 또는 음파 교반 부재가 웨이퍼 회전과 함께, 사용될 수도 있다. 예를 들어, 진동 변환기 (vibration transducer) (608) 가 클램쉘 기판 홀더 (609) 에 부착될 수도 있다. 도금 용액은 펌프 (617) 에 의해 도금 배스 (603) 에 연속적으로 제공된다. 일반적으로, 도금 용액은 애노드 멤브레인 (615) 및 확산기 플레이트 (619) 를 통해 웨이퍼 (607) 의 중심으로 그리고 이어서 웨이퍼 (607) 를 가로질러 방사상으로 외측으로 흐른다. 도금 용액은 또한 도금 배스 (603) 의 측면으로부터 배스의 애노드 영역 내로 제공될 수도 있다. 이어서 도금 용액은 도금 배스 (603) 를 오버플로우 (overflow) 저장부 (621) 로 오버플로우한다. 이어서 도금 용액은 필터링되고 (미도시) 펌프 (617) 로 리턴되어 도금 용액의 재순환을 완료한다. 도금 셀의 특정한 구성들에서, 주 도금 용액과의 혼합이 저 투과성 멤브레인들 또는 이온 선택성 멤브레인들을 사용하여 방지되는 동안, 구별되는 전해질이 애노드가 담긴 도금 셀의 부분을 통해 순환된다.
기준 전극 (631) 은 별도의 챔버 (633) 내 도금 배스 (603) 의 외부에 위치되고, 챔버는 메인 도금 배스 (603) 로부터 오버플로우에 의해 보충된다. 대안적으로 일부 실시 예들에서, 기준 전극은 기판 표면에 가능한 가깝게 위치되고, 기준 전극 챔버는 모세관을 통해 또는 또 다른 방법에 의해, 웨이퍼 기판의 측면에 또는 웨이퍼 기판 바로 아래에 연결된다. 일부 바람직한 실시 예들에서, 장치는 웨이퍼 주변부에 연결되고 웨이퍼의 주변부에서 금속 시드 층의 전위를 센싱하도록 구성되지만 웨이퍼로 어떠한 전류도 전달하지 않는 콘택트 센싱 리드들 (leads) 을 더 포함한다.
기준 전극 (631) 은 제어된 전위에서 전기 도금이 목표될 때 통상적으로 채용된다. 기준 전극 (631) 은 수은/수은 설페이트, 은 클로라이드, 포화된 칼로멜, 또는 구리 금속과 같은 다양한 일반적으로 사용되는 타입들 중 하나일 수도 있다. 웨이퍼 (607) 와 직접 콘택트하는 콘택트 센싱 리드는 보다 정확한 전위 측정 (미도시) 을 위해, 일부 실시 예들에서 기준 전극에 더하여 사용될 수도 있다.
DC 전력 공급부 (635) 가 웨이퍼 (607) 로의 전류 플로우를 제어하기 위해 사용될 수 있다. 전력 공급부 (635) 는 하나 이상의 슬립 링들, 브러시들 및 콘택트들 (미도시) 을 통해 웨이퍼 (607) 에 전기적으로 연결된 네거티브 출력 리드 (639) 를 갖는다. 전력 공급부 (635) 의 포지티브 출력 리드 (641) 는 도금 배스 (603) 내에 위치된 애노드 (613) 에 전기적으로 연결된다. 전력 공급부 (635), 기준 전극 (631) 및 콘택트 센싱 리드 (미도시) 는 다른 기능들 중에서, 전기 도금 셀의 엘리먼트들에 제공된 전류 및 전위의 변조를 허용하는 시스템 제어기 (647) 에 연결될 수 있다. 예를 들어, 제어기는 전위-제어된 레짐 (regime) 및 전류-제어된 레짐에서 전기 도금을 허용할 수도 있다. 제어기는 도금 셀의 다양한 엘리먼트들에 인가되어야 하는 전류 및 전압 레벨들, 뿐만 아니라 이들 레벨들이 변화되어야 하는 시간들을 특정하는 프로그램 인스트럭션들을 포함할 수도 있다. 순방향 전류가 인가될 때, 전력 공급부 (635) 는 애노드 (613) 에 대해 음의 전위를 갖도록 웨이퍼 (607) 를 바이어싱한다. 이는 전류로 하여금 애노드 (613) 로부터 웨이퍼 (607) 로 흐르게 하고, 전기 화학적 환원 (예를 들어, Cu2+ + 2e- = Cu0) 이 웨이퍼 표면 (캐소드) 상에서 발생하고, 이는 웨이퍼의 표면들 상에 전기적으로 전도성 층 (예를 들어, 구리) 의 증착을 발생시킨다. 불활성 애노드 (614) 는 도금 배스 (603) 내에서 웨이퍼 (607) 아래에 설치될 수도 있고 멤브레인 (615) 에 의해 웨이퍼 영역으로부터 분리될 수도 있다.
장치는 또한 도금 용액의 온도를 특정한 레벨로 유지하기 위한 히터 (645) 를 포함할 수도 있다. 도금 용액은 도금 배스의 다른 엘리먼트들로 열을 전달하기 위해 사용될 수도 있다. 예를 들어, 웨이퍼 (607) 가 도금 배스 내로 로딩될 때, 히터 (645) 및 펌프 (617) 는 장치 전체의 온도가 실질적으로 균일해질 때까지 전기 도금 장치 (601) 를 통해 도금 용액을 순환시키도록 턴온될 (turn on) 수도 있다. 일 실시 예에서, 히터는 시스템 제어기 (647) 에 연결된다. 시스템 제어기 (647) 는 전기 도금 장치 내에서 도금 용액 온도의 피드백을 수신하고 부가적인 가열에 대한 필요성을 결정하도록 열전대 (thermocouple) 에 연결될 수도 있다.
제어기는 통상적으로 하나 이상의 메모리 디바이스들 및 하나 이상의 프로세서들을 포함할 것이다. 프로세서는 CPU 또는 컴퓨터, 아날로그 입력/출력 연결부 및/또는 디지털 입력/출력 연결부, 스텝퍼 모터 제어기 보드들, 등을 포함할 수도 있다. 특정한 실시 예들에서, 제어기는 전기 도금 장치의 모든 액티비티들을 제어한다. 본 실시 예들에 따른 프로세스 동작들을 제어하기 위한 인스트럭션들을 담는 비일시적, 머신-판독가능 매체가 시스템 제어기에 커플링될 수도 있다.
통상적으로 제어기 (647) 와 연관된 사용자 인터페이스가 있을 것이다. 사용자 인터페이스는 디스플레이 스크린, 장치 및/또는 프로세스 조건들의 그래픽 소프트웨어 디스플레이들 및 포인팅 디바이스들, 키보드들, 터치 스크린들, 마이크로폰들, 등과 같은 사용자 입력 디바이스들을 포함할 수도 있다. 전기 도금 프로세스들을 제어하기 위한 컴퓨터 프로그램 코드는 임의의 종래의 컴퓨터 판독 가능 프로그래밍 언어, 예를 들어, 어셈블리어, C, C ++, Pascal, Fortran, 또는 다른 언어들로 작성될 수 있다. 컴파일링된 객체 코드 또는 스크립트가 프로그램에서 식별된 태스크들을 수행하기 위해 프로세서에 의해 실행된다. 본 명세서의 실시 예들에 따라 사용될 수도 있는 도금 장치의 일 예는 Lam Research Sabre 툴이다. 전착은 보다 큰 전착 장치를 형성하는 컴포넌트들에서 수행될 수 있다.
도 7은 예시적인 전착 장치의 평면도의 개략도를 도시한다. 전착 장치 (700) 는 3 개의 별개의 전기 도금 모듈들 (702, 704 및 706) 을 포함할 수 있다. 전착 장치 (700) 는 또한 다양한 프로세스 동작들을 위해 구성된 3 개의 별개의 모듈들 (712, 714 및 716) 을 포함할 수 있다. 예를 들어, 일부 실시 예들에서, 모듈들 (712, 714 및 716) 중 하나 이상은 스핀 린스 건조 (Spin Rinse Drying; SRD) 모듈일 수도 있다. 이러한 모듈은 기판 상에 잉크가 프린팅된 후 기판을 린스하고 건조하기 위해 사용될 수도 있다. 다른 실시 예들에서, 모듈들 (712, 714 및 716) 중 하나 이상은 전기충진-후 모듈들 (Post-Electrofill Modules; PEMs) 일 수도 있고, 각각은 기판이 전기 도금 모듈들 (702, 704 및 706) 중 하나에 의해 프로세싱된 후 에지 베벨 제거, 후면 에칭 및 기판들의 산 세정과 같은, 기능을 수행하도록 구성된다. 일부 실시 예들에서, 모듈들 (712, 714 및 716) 중 하나 이상은 기판 상에 시드 층을 제공하도록 구성될 수도 있다. 이들 또는 다른 실시 예들에서, 모듈들 (712, 714 및 716) 중 하나 이상은 예를 들어, 시드 층의 상단 표면으로부터 옥사이드 층을 제거하기 위해 습식 또는 건식 프로세싱 방법들을 사용하여, 본 명세서에 기술된 바와 같이 기판을 전처리하도록 구성된 전처리 모듈일 수도 있다. 이들 또는 다른 실시 예들에서, 모듈들 (712, 714 및 716) 중 하나 이상은 본 명세서에 기술된 전기 유체 역학적 방출 프린팅 프로세스를 수행하도록 구성된 전기 유체 역학적 방출 프린팅 모듈일 수도 있다. 이러한 전기 유체 역학적 방출 프린팅 모듈은 도 5와 관련하여 기술된 피처들 중 임의의 하나 이상을 가질 수도 있다. 이들 또는 다른 실시 예들에서, 모듈들 (712, 714 및 716) 중 하나 이상은 본 명세서에 기술된 바와 같이, 전기 도금 후에 기판을 화학적으로 에칭하도록 구성된 화학적 에칭 모듈일 수도 있다. 특정한 실시 예들에서, 부가적인 모듈들 (미도시) 이 본 명세서에 기술된 이들 기능들 또는 다른 기능들 중 임의의 기능을 수행하기 위해 제공될 수도 있다.
전착 장치 (700) 는 중앙 전착 챔버 (724) 를 포함한다. 중앙 전착 챔버 (724) 는 전기 도금 모듈들 (702, 704, 706) 에서 전기 도금 용액으로 사용된 화학적 용액을 홀딩하는 챔버이다. 전착 장치 (700) 는 또한 전기 도금 용액에 대한 첨가제들을 저장할 수도 있고 전달할 수도 있는 도징 시스템 (726) 을 포함한다. 화학적 희석 모듈 (722) 이 에천트 (etchant) 로 사용될 화학 물질들을 저장할 수도 있고 혼합할 수도 있다. 여과 및 펌핑 유닛 (728) 이 중앙 전착 챔버 (724) 에 대한 전기 도금 용액을 필터링할 수도 있고, 이를 전기 도금 모듈들로 펌핑할 수도 있다.
시스템 제어기 (730) 는 전착 장치 (700) 를 동작시키기 위해 전자적 제어 및 인터페이스 제어를 제공한다. (하나 이상의 물리적 또는 논리적 제어기들을 포함할 수도 있는) 시스템 제어기 (730) 는 전착 장치 (700) 의 일부 또는 모든 속성들을 제어한다.
프로세스를 모니터링하기 위한 신호들은 다양한 프로세스 툴 센서들로부터 시스템 제어기 (730) 의 아날로그 입력 연결부 및/또는 디지털 입력 연결부에 의해 제공될 수도 있다. 프로세스를 제어하기 위한 신호들은 프로세스 툴의 아날로그 출력 연결부 및 디지털 출력 연결부 상에 출력될 수도 있다. 모니터링될 수도 있는 프로세스 툴 센서들의 비한정적인 예들은 질량 유량 제어기들, (마노미터들 (manometers) 과 같은) 압력 센서들, 열전대들 (thermocouples), 광학 위치 센서들, 등을 포함한다. 적절하게 프로그래밍된 피드백 및 제어 알고리즘들이 프로세스 조건들을 유지하기 위해 이들 센서들로부터 데이터와 함께 사용될 수도 있다.
핸드-오프 툴 (740) 은 카세트 (742) 또는 카세트 (744) 와 같은 기판 카세트로부터 기판을 선택할 수도 있다. 카세트들 (742 또는 744) 은 FOUP들 (Front Opening Unified Pods) 일 수도 있다. FOUP는 제어된 환경에서 기판을 단단하고 안전하게 홀딩하고, 기판들로 하여금 적절한 로드 포트들 및 로봇 핸들링 시스템들을 구비한 툴들에 의해 프로세싱 또는 측정을 위해 제거되게 하도록 설계된 인클로저 (enclosure) 이다. 핸드 오프 툴 (740) 은 진공 부착 또는 일부 다른 부착 메커니즘을 사용하여 기판을 홀딩할 수도 있다.
핸드 오프 툴 (740) 은 웨이퍼 핸들링 스테이션 (732), 카세트들 (742 또는 744), 이송 스테이션 (750), 또는 정렬기 (748) 와 인터페이싱할 (interface) 수도 있다. 이송 스테이션 (750) 으로부터, 핸드 오프 툴 (746) 은 기판으로의 액세스를 얻을 수도 있다. 이송 스테이션 (750) 은 핸드 오프 툴들 (740 및 746) 이 정렬기 (748) 를 통과하지 않고 기판들을 통과할 수도 있는 슬롯 또는 위치일 수도 있다. 그러나, 일부 실시 예들에서, 기판이 전기 도금 모듈로의 정밀 전달을 위해 핸드 오프 툴 (746) 에 적절하게 정렬되는 것을 보장하기 위해, 핸드 오프 툴 (746) 은 정렬기 (748) 로 기판을 정렬할 수도 있다. 핸드 오프 툴 (746) 은 또한 기판을 전기 도금 모듈 (702, 704, 또는 706) 중 하나로 또는 다양한 프로세스 동작들을 위해 구성된 3 개의 별개의 모듈들 (712, 714 및 716) 중 하나로 전달할 수도 있다.
상기 기술된 방법들에 따른 프로세스 동작의 일 예는 이하와 같이 진행될 수도 있다, (1) 전기 도금 모듈 (704) 의 기판 상에 구리 또는 또 다른 재료를 전착; (2) 모듈 (712) 의 SRD에서 기판을 린싱 및 건조; 및 (3) 모듈 (714) 에서 에지 베벨 제거를 수행.
순차적인 도금, 린싱, 건조 및 PEM 프로세스 동작들을 통해 기판들의 효율적인 사이클링을 허용하도록 구성된 장치가 제작 환경에서 사용하기 위한 구현 예들에 유용할 수도 있다. 이를 달성하기 위해, 모듈 (712) 은 스핀 린스 건조기 및 에지 베벨 제거 챔버로 구성될 수 있다. 이러한 모듈 (712) 에서, 기판은 구리 도금 및 EBR 동작들을 위해 전기 도금 모듈 (704) 과 모듈 (712) 사이로만 이송되어야 할 것이다. 일부 실시 예들에서, 본 명세서에 기술된 방법들은 전기 도금 장치 및 스텝퍼를 포함하는 시스템에서 구현될 것이다.
전착 장치 (800) 의 대안적인 실시 예가 도 8에 개략적으로 예시된다. 이 실시 예에서, 전착 장치 (800) 는 전기 도금 셀들 (807) 의 세트를 갖고, 각각은 쌍을 이루거나 복수의 "듀엣" 구성으로, 전기 도금 배스를 포함한다. 전기 도금 그 자체 (per se) 에 더하여, 전착 장치 (800) 는 예를 들어, 다양한 다른 전기 도금 관련 프로세스들 및 하위 단계들, 예컨대 스핀-린싱, 스핀-건조, 금속 및 실리콘 습식 에칭, 무전해 증착, 사전 습식 처리 및 사전 화학 처리, 환원, 어닐링, 전기 에칭 및/또는 전기 폴리싱, 포토레지스트 스트립핑 및 표면 사전 활성화를 수행할 수도 있다. 일부 실시 예들에서, 전착 장치 (800) 는 예를 들어, 시드 층의 증착, 전기 유체 역학적 방출 프린팅 및 화학적 에칭을 포함하여, 본 명세서에 기술된 다양한 동작들을 달성하기 위한 하나 이상의 모듈들을 포함할 수도 있다. 전착 장치 (800) 는 도 8에 위에서 아래로 보는 것으로 개략적으로 도시되고, 단일 레벨 또는 "플로어"만이 도면에 드러나지만, 이러한 장치, 예를 들어, Lam SabreTM 3D 툴이 서로 상단 상에 "스택된" 2 개 이상의 레벨들을 가질 수 있고, 각각은 잠재적으로 프로세싱 스테이션들의 동일하거나 상이한 타입들을 갖는 것이 당업자에 의해 쉽게 이해된다.
도 8을 다시 참조하면, 전기 도금될 기판 (806) 은 일반적으로 프론트 엔드 로딩 FOUP (801) 를 통해 전착 장치 (800) 에 피딩되고 (feed), 이 예에서, 이는 액세스 가능한 스테이션들의 일 스테이션으로부터 또 다른 스테이션으로 복수의 차원들에서 스핀들 (spindle) (803) 에 의해 구동된 기판 (806) 을 집어넣고 (retract) 이동시킬 수 있는, 프론트-엔드 로봇 (802) 을 통해 FOUP로부터 전착 장치 (800) 의 메인 기판 프로세싱 영역에 전달된다―2 개의 프론트-엔드 액세스 가능한 스테이션들 (804) 및 또한 2 개의 프론트-엔드 액세스 가능한 스테이션들 (808) 이 이 예에서 도시된다. 프론트-엔드 액세스 가능한 스테이션들 (804 및 808) 은 예를 들어, 전처리 스테이션들 및 SRD (spin rinse drying) 스테이션들을 포함할 수도 있다. 프론트-엔드 로봇 (802) 의 좌우 (from side-to-side) 측방향 이동은 로봇 트랙 (802a) 을 활용하여 달성된다. 기판들 (806) 각각은 모터 (미도시) 에 연결된 스핀들 (803) 에 의해 구동된 컵/콘 어셈블리 (미도시) 에 의해 홀딩될 수도 있고, 그리고 모터는 장착 브라켓 (809) 에 부착될 수도 있다. 이 예에서 또한 도시된 것은 전기 도금 셀들 (807) 의 4 개의 "듀엣들"이고, 총 8 개의 전기 도금 셀들 (807) 이다. 시스템 제어기 (미도시) 가 전착 장치 (800) 의 속성들 중 일부 또는 전부를 제어하기 위해 전착 장치 (800) 에 커플링될 수도 있다. 시스템 제어기는 본 명세서에 앞서 기술된 프로세스들에 따른 인스트럭션들을 실행하도록 프로그래밍되거나 달리 구성될 수도 있다.
도 7 및 도 8에 도시된 바와 같은 기판 프로세싱 장치는 도 5의 전기 유체 역학적 방출 프린팅 장치와 관련하여 기술된 피처들 중 임의의 하나 이상을 포함하기 위해 변경될 수도 있다.
일부 구현 예들에서, 제어기는 상기 기술된 예들의 일부일 수도 있는, 시스템의 일부이다. 이러한 시스템들은 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱을 위한 플랫폼 또는 플랫폼들 및/또는 특정 프로세싱 컴포넌트들 (웨이퍼 페데스탈, 가스 플로우 시스템, 등) 을 포함하는, 반도체 프로세싱 장비를 포함할 수 있다. 특정한 예에서, 시스템은 도 2b와 관련하여 기술된 다양한 장치, 또는 이들의 임의의 서브 세트를 포함한다. 2 개 이상의 장치들은 통합된 장치로 결합될 수도 있고, 또는 이들은 모두 서로 구별될 수도 있다. 특정한 예들이 상기에 제공된다. 이들 시스템들은 반도체 웨이퍼 또는 기판의 프로세싱 이전에, 프로세싱 동안에, 그리고 프로세싱 이후에 그들의 동작을 제어하기 위한 전자 장치들과 통합될 수도 있다. 전자 장치는 시스템들 또는 시스템의 서브 파트들 또는 다양한 컴포넌트들을 제어할 수도 있는 "제어기 (controller)"로서 지칭될 수도 있다. 제어기는, 시스템의 프로세싱 요건들 및/또는 타입에 따라서, 프로세싱 가스들의 전달, 온도 설정 사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정 사항들, 진공 설정 사항들, 전력 설정 사항들, 무선 주파수 (RF) 생성기 설정 사항들, RF 매칭 회로 설정 사항들, 주파수 설정 사항들, 플로우 레이트 설정 사항들, 유체 전달 설정 사항들, 위치 및 동작 설정 사항들, 툴 및 다른 이송 툴들 및/또는 특정 시스템과 연결되거나 인터페이싱된 로드 록들 내외로의 웨이퍼 이송들을 포함하는, 본 명세서에 개시된 프로세스들 중 임의의 프로세스들을 제어하도록 프로그래밍될 수도 있다.
일반적으로 말하면, 제어기는 인스트럭션들을 수신하고, 인스트럭션들을 발행하고, 동작을 제어하고, 세정 동작들을 인에이블하고, 엔드포인트 측정들을 인에이블하게 하는, 등을 하는 다양한 집적 회로들, 로직, 메모리 및/또는 소프트웨어를 갖는 전자 장치로서 규정될 수도 있다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 신호 프로세서들 (DSPs), ASICs (Application Specific Integrated Circuits) 로서 규정되는 칩들 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함할 수도 있다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 수행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정 사항들 (또는 프로그램 파일들) 의 형태로 제어기와 통신하는 또는 시스템과 통신하는 인스트럭션들일 수도 있다. 일부 실시 예들에서, 동작 파라미터들은 하나 이상의 층들, 재료들, 금속들, 옥사이드들, 실리콘, 실리콘 다이옥사이드, 표면들, 회로들 및/또는 웨이퍼의 다이들 (dies) 의 제조 동안에 하나 이상의 프로세싱 단계들을 달성하도록 프로세스 엔지니어들에 의해서 규정된 레시피의 일부일 수도 있다.
제어기는, 일부 구현 예들에서, 시스템과 통합되거나, 시스템에 커플링되거나, 그렇지 않으면 시스템에 네트워킹되거나, 또는 이들의 조합인 컴퓨터에 커플링되거나 이의 일부일 수도 있다. 예를 들어, 제어기는 웨이퍼 프로세싱의 원격 액세스를 가능하게할 수 있는 공장 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 "클라우드" 내에 있을 수도 있다. 컴퓨터는 제조 동작들의 현 진행을 모니터링하거나, 과거 제조 동작들의 이력을 조사하거나, 복수의 제조 동작들로부터 경향들 또는 성능 계측치들을 조사하거나, 현 프로세싱의 파라미터들을 변경하거나, 현 프로세싱을 따르는 프로세싱 단계들을 설정하거나, 새로운 프로세스를 시작하기 위해서, 시스템으로의 원격 액세스를 인에이블할 수도 있다. 일부 예들에서, 원격 컴퓨터 (예를 들어, 서버) 가 로컬 네트워크 또는 인터넷을 포함할 수도 있는, 네트워크를 통해 프로세스 레시피들을 시스템에 제공할 수 있다. 원격 컴퓨터는 차후에 원격 컴퓨터로부터 시스템으로 전달될 파라미터들 및/또는 설정 사항들의 입력 또는 프로그래밍을 인에이블하는 사용자 인터페이스를 포함할 수도 있다. 일부 예들에서, 제어기는 하나 이상의 동작들 동안 수행될 프로세싱 단계들 각각에 대한 파라미터들을 특정하는, 데이터의 형태의 인스트럭션들을 수신한다. 파라미터들은 제어기가 제어하거나 인터페이싱하도록 구성되는 툴의 타입 및 수행될 프로세스의 타입에 특정적일 수도 있다는 것이 이해되어야 한다. 따라서, 상기 기술된 바와 같이, 제어기는 예컨대 본 명세서에 기술된 프로세스들 및 제어들과 같은, 공동의 목적을 향해 함께 네트워킹되고 작동하는 하나 이상의 개별 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적들을 위한 분산형 제어기의 일 예는 챔버 상의 프로세스를 제어하도록 조합되는 (예컨대 플랫폼 레벨에서 또는 원격 컴퓨터의 일부로서) 원격으로 위치한 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들일 것이다.
비한정적으로, 예시적인 시스템들은 플라즈마 에칭 챔버 또는 모듈, 증착 챔버 또는 모듈, 스핀-린스 챔버 또는 모듈, 금속 도금 챔버 또는 모듈, 세정 챔버 또는 모듈, 베벨 에지 에칭 챔버 또는 모듈, PVD (Physical Vapor Deposition) 챔버 또는 모듈, CVD 챔버 또는 모듈, ALD 챔버 또는 모듈, ALE (Atomic Layer Etch) 챔버 또는 모듈, 이온 주입 챔버 또는 모듈, 트랙 (track) 챔버 또는 모듈 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관될 수도 있는 임의의 다른 반도체 프로세싱 시스템들을 포함할 수도 있다.
상술한 바와 같이, 툴에 의해서 수행될 프로세스 단계 또는 단계들에 따라서, 제어기는, 반도체 제작 공장 내의 툴 위치들 및/또는 로드 포트들로부터/로드 포트들로 웨이퍼들의 컨테이너들을 이동시키는 재료 이송 시에 사용되는, 다른 툴 회로들 또는 모듈들, 다른 툴 컴포넌트들, 클러스터 툴들, 다른 툴 인터페이스들, 인접 툴들, 이웃하는 툴들, 공장 도처에 위치한 툴들, 메인 컴퓨터, 또 다른 제어기, 또는 툴들 중 하나 이상과 통신할 수도 있다.
결론
본 명세서에 기술된 기법들은 높은 정확도 및 정밀도로 매우 작은 스케일 (예를 들어, 0.5 ㎛ 미만) 의 미세 라인 상호 연결부들, 패드들 및 다른 금속 피처들의 형성을 인에이블한다. 유리하게, 기법들은 도 1a 및 도 1b와 관련하여 기술된 종래의 프로세스 플로우에서 사용된 많은 종래의 프로세스들, 장치들 및 재료들 없이 실시될 수 있다. 예를 들어, 본 명세서의 기법들은 포토레지스트, 리소그래피 툴들, 포토레지스트 소성 장비, 포토레지스트 경화 장비, 포토마스크들, 현상 화학 물질들 및 툴링, 산소 플라즈마 디스컴 장비, 또는 포토레지스트 세정 및 스트립핑 장비의 사용을 요구하지 않는다. 이와 같이, 미세 라인 상호 연결부들, 패드들 및 다른 금속 피처들의 형성과 연관된 소유 및 프로세싱 비용들은 실질적으로 감소된다. 전기 유체 역학적 방출 프린팅은 현재 및 미래 시장의 기술 수요들에 비례하여 작은 라인들의 기록을 가능하게 한다. 예를 들어, RDL 배선을 패키징하는 것은 현재 5 ㎛ 초과의 라인들과 공간들의 형성을 수반하지만, 앞으로 몇 년 동안 2 ㎛ 초과를 넘어서는 방향으로 계속될 것이다. 본 명세서에 기술된 기법들은 훨씬 보다 비싸고 복잡한 종래의 프로세스 플로우들과 비교하여 저 비용으로 이러한 피처들을 형성하기 위한 일 경로를 제공한다.
전술한 실시 예들이 이해의 명확성의 목적들을 위해 다소 상세히 기술되었지만, 특정한 변화들 및 수정들이 첨부된 청구항들의 범위 내에서 실시될 수도 있다는 것이 자명할 것이다. 본 실시 예들의 프로세스들, 시스템들 및 장치를 구현하는 많은 대안적인 방식들이 있다는 것을 주의해야 한다. 이에 따라, 본 실시 예들은 예시적이고, 제한적이지 않은 것으로 간주될 것이며, 실시 예들은 본 명세서에 주어진 상세들로 제한되지 않을 것이다.

Claims (33)

  1. 기판 상에 금속을 증착하는 방법에 있어서,
    (a) 시드 (seed) 층을 포함하는 기판을 수용하는 단계로서, 상기 시드 층은 전도성이고 그리고 상기 기판의 표면 상에 노출되는, 상기 기판을 수용하는 단계;
    (b) 전기 유체 역학적 (electrohydrodynamic) 방출 프린팅 (ejection printing) 을 통해 상기 시드 층 상에 패턴으로 잉크를 프린팅하는 단계로서, 상기 잉크는 용매에 용해된 전기 도금 (electroplate) 첨가제 (additive) 를 포함하고, 상기 전기 도금 첨가제는 촉진제 (accelerator) 또는 저해제 (inhibitor) 를 포함하고, 그리고 상기 전기 도금 첨가제는 상기 시드 층 상에 흡착되는, 상기 잉크를 프린팅하는 단계; 및
    (c) 상기 잉크로부터 상기 전기 도금 첨가제가 존재하는 위치들에 제 1 증착 레이트 및 상기 잉크로부터 상기 전기 도금 첨가제가 부재하는 위치들에 제 2 증착 레이트를 제공하는 우선적인 증착을 통해 기판 상의 금속을 전기 도금하는 단계로서, 상기 제 1 증착 레이트는 상기 제 2 증착 레이트와 상이한, 상기 금속을 전기 도금하는 단계를 포함하는, 기판 상에 금속을 증착하는 방법.
  2. 제 1 항에 있어서,
    상기 전기 도금 첨가제는 촉진제를 포함하고, 그리고 상기 제 1 증착 레이트는 상기 금속이 상기 잉크로부터 상기 촉진제가 존재하는 위치들에 우선적으로 증착되도록 상기 제 2 증착 레이트보다 보다 큰, 기판 상에 금속을 증착하는 방법.
  3. 제 2 항에 있어서,
    상기 촉진제는 적어도 하나의 메르캅토산기 (mercapto acid group) 및 하나의 설폰산기 (sulfonic acid group) 를 갖는 알칸 사슬, 또는 산-염 (acid-salt) 을 포함하는, 기판 상에 금속을 증착하는 방법.
  4. 제 3 항에 있어서,
    상기 촉진제는 메르캅토프로판 설폰산 또는 메르캅토에탄 설폰산을 포함하는, 기판 상에 금속을 증착하는 방법.
  5. 제 3 항에 있어서,
    상기 잉크 내 상기 용매는 물, 테르피네올, 에틸렌 카보네이트, 프로필렌 카보네이트, 디메틸 설폭사이드 (dimethyl sulfoxide; DMSO), 에틸렌 글리콜 및 프로필렌 글리콜로 구성된 그룹으로부터 선택된 적어도 하나의 재료를 포함하는, 기판 상에 금속을 증착하는 방법.
  6. 제 2 항에 있어서,
    상기 단계 (c) 에서 증착된 상기 금속의 일부 및 상기 시드 층의 일부를 제거하도록 상기 기판을 화학적으로 에칭하여, 상기 잉크로부터 상기 촉진제가 존재하는 위치들에 금속 피처들 (features) 을 형성하는 단계를 더 포함하고, 상기 금속 피처들은 서로 공간적으로 격리되는, 기판 상에 금속을 증착하는 방법.
  7. 제 6 항에 있어서,
    상기 단계 (c) 에서 상기 기판은,
    약 10 내지 1000 ppm의 도금 억제제 (suppressor) 첨가제,
    약 10 내지 60 g/L의 구리 이온들,
    약 5 내지 180 g/L의 산 및
    약 30 내지 80 ppm의 할라이드 이온들을 포함하는, 전해질로 전기 도금되는, 기판 상에 금속을 증착하는 방법.
  8. 제 7 항에 있어서,
    상기 전해질은 촉진제가 없거나 미량의 촉진제만을 갖는, 기판 상에 금속을 증착하는 방법.
  9. 제 1 항에 있어서,
    상기 전기 도금 첨가제는 저해제를 포함하고, 그리고 상기 제 1 증착 레이트는 상기 금속이 상기 잉크로부터 상기 저해제가 부재하는 위치들에 우선적으로 증착되도록 상기 제 2 증착 레이트보다 보다 낮은, 기판 상에 금속을 증착하는 방법.
  10. 제 9 항에 있어서,
    상기 저해제는 6-메르캅토헥산올 및 벤조트리아졸로 구성된 그룹으로부터 선택된 적어도 하나의 재료를 포함하는, 기판 상에 금속을 증착하는 방법.
  11. 제 9 항에 있어서,
    상기 단계 (c) 에서 증착된 상기 금속의 일부, 상기 단계 (b) 에서 프린팅된 상기 잉크 및 상기 시드 층의 일부를 제거하도록 상기 기판을 화학적으로 에칭하여, 상기 잉크로부터 상기 저해제가 부재하는 위치들에 금속 피처들을 형성하는 단계를 더 포함하고, 상기 금속 피처들은 서로 공간적으로 격리되는, 기판 상에 금속을 증착하는 방법.
  12. 제 9 항에 있어서,
    상기 단계 (c) 에서 상기 기판은,
    약 0 내지 1000 ppm의 촉진제,
    약 10 내지 60 g/L의 구리 이온들 및
    약 5 내지 180 g/L의 산을 포함하는, 전해질로 전기 도금되는, 기판 상에 금속을 증착하는 방법.
  13. 제 12 항에 있어서,
    상기 전해질은 상기 저해제가 없거나 미량의 상기 저해제만을 갖는, 기판 상에 금속을 증착하는 방법.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 기판은 상기 시드 층 아래에 위치된 접착 배리어 (barrier) 층을 더 포함하고, 상기 방법은,
    (d) 상기 단계 (c) 에서 증착된 상기 금속의 일부 및 상기 시드 층의 일부를 제거하도록 상기 기판을 화학적으로 에칭하여, 금속 피처들을 형성하는 단계로서, 상기 금속 피처들은 서로 공간적으로 격리되는, 상기 화학적으로 에칭하는 단계; 및
    (e) 상기 기판 상으로 제 2 금속을 전기 도금하는 단계로서, 상기 제 2 금속은 상기 접착 배리어 층 상에 실질적으로 형성되지 않고, 상기 단계 (d) 에서 형성된 상기 금속 피처들 상에 선택적으로 증착되는, 상기 제 2 금속을 전기 도금하는 단계를 더 포함하는, 기판 상에 금속을 증착하는 방법.
  15. 제 14 항에 있어서,
    상기 제 2 금속은 확산 배리어 층을 형성하고, 상기 방법은,
    (f) 상기 확산 배리어 층 상에 납땜 (solder) 재료를 전기 도금하는 단계를 더 포함하고, 상기 납땜 재료는 상기 접착 배리어 층 상에 실질적으로 형성되지 않고, 상기 단계 (e) 에서 형성된 상기 확산 배리어 층 상에 선택적으로 증착되는, 기판 상에 금속을 증착하는 방법.
  16. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 잉크의 상기 전기 도금 첨가제는 상기 기판 상의 상기 시드 층과 반응하고 화학적으로 바인딩하는, 기판 상에 금속을 증착하는 방법.
  17. 기판을 프로세싱하기 위한 시스템에 있어서,
    전기 유체 역학적 방출 프린팅 장치로서,
    약 50 내지 5000 ㎚의 직경을 갖는 개구부를 갖는 노즐,
    상기 노즐과 유체 연통된 (fluidically connect) 잉크 저장부 (reservoir),
    프린팅 동안 기판을 지지하기 위한 기판 지지부, 및
    상기 노즐과 상기 기판 지지부 사이 또는 상기 노즐과 상기 기판 사이에 전위를 인가하도록 구성된 전력 공급부를 포함하는, 상기 전기 유체 역학적 방출 프린팅 장치,
    전기 도금 장치로서,
    전해질을 홀딩하기 위한 챔버,
    전기 도금 동안 상기 기판을 홀딩하도록 구성된 기판 홀더,
    애노드 (anode), 및
    전기 도금 동안 상기 애노드와 상기 기판 사이에 전위를 인가하도록 구성된 전력 공급부를 포함하는, 상기 전기 도금 장치; 및
    제어기를 포함하고, 상기 제어기는,
    상기 전기 유체 역학적 방출 프린팅 장치를 사용하여 상기 기판 상에 패턴으로 잉크를 프린팅하는 단계로서, 상기 잉크는 용매에 용해된 전기 도금 첨가제를 포함하고, 상기 전기 도금 첨가제는 촉진제 또는 저해제를 포함하는, 상기 잉크를 프린팅하는 단계, 및
    상기 기판 상에 상기 잉크를 프린팅한 후, 상기 전기 도금 장치를 사용하여 상기 기판 상에 금속을 전기 도금하는 단계를 유발하도록 구성되고, 상기 전기 도금은 상기 잉크로부터 상기 전기 도금 첨가제가 존재하는 위치들에 제 1 증착 레이트 및 상기 잉크로부터 상기 전기 도금 첨가제가 부재하는 위치들에 제 2 증착 레이트를 제공하는 우선적인 증착을 통해 발생하고, 그리고 상기 제 1 증착 레이트는 상기 제 2 증착 레이트와 상이한, 기판을 프로세싱하기 위한 시스템.
  18. 제 17 항에 있어서,
    상기 기판 상에 시드 층을 증착하도록 구성된 장치를 더 포함하고, 상기 제어기는 상기 잉크가 상기 기판 상에 프린팅되기 전에 상기 기판 상에 상기 시드 층을 증착하는 단계를 유발하도록 구성되는, 기판을 프로세싱하기 위한 시스템.
  19. 제 18 항에 있어서,
    상기 기판으로부터 금속을 제거하도록 구성된 화학적 에칭 장치를 더 포함하고, 상기 제어기는 상기 기판 상에 전기 도금된 상기 금속의 일부를 제거하는 단계 및 상기 기판 상의 상기 시드 층의 일부를 제거하는 단계를 유발하도록 구성되는, 기판을 프로세싱하기 위한 시스템.
  20. 제 17 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 전기 유체 역학적 방출 프린팅 장치 및 상기 전기 도금 장치는 단일 툴에 함께 제공되는, 기판을 프로세싱하기 위한 시스템.
  21. 전기 유체 역학적 방출 프린팅용 잉크에 있어서,
    (a) 촉진제 또는 저해제를 포함하는 전기 도금 첨가제로서, 상기 전기 도금 첨가제는 약 0.1 내지 10 g/L의 농도로 존재하는, 상기 전기 도금 첨가제; 및
    (b) 용매로서,
    i. 25 ℃에서 약 24 Torr 이하인 증기압, 및
    ii. 약 40 내지 90의 유전 상수를 갖는, 상기 용매를 포함하고,
    상기 잉크는 약 0.7 내지 20 cP의 점도를 갖고,
    그리고 상기 전기 도금 첨가제는 상기 용매에 완전히 용해되는, 전기 유체 역학적 방출 프린팅용 잉크.
  22. 제 21 항에 있어서,
    상기 잉크의 산소 농도는 약 1 ppm 이하인, 전기 유체 역학적 방출 프린팅용 잉크.
  23. 제 21 항에 있어서,
    산소와 반응할 수 있고 산소를 소비할 수 있는 종을 더 포함하고, 상기 산소와 반응할 수 있고 산소를 소비할 수 있는 종은 상기 잉크 내의 산소의 농도를 약 1 ppm 이하로 유지하기에 충분한 농도로 존재하는, 전기 유체 역학적 방출 프린팅용 잉크.
  24. 제 23 항에 있어서,
    상기 산소와 반응할 수 있고 산소를 소비할 수 있는 종은 설파이트 화합물을 포함하는, 전기 유체 역학적 방출 프린팅용 잉크.
  25. 제 21 항에 있어서,
    상기 전기 도금 첨가제는 상기 촉진제를 포함하는, 전기 유체 역학적 방출 프린팅용 잉크.
  26. 제 21 항에 있어서,
    상기 전기 도금 첨가제는 상기 저해제를 포함하는, 전기 유체 역학적 방출 프린팅용 잉크.
  27. 제 26 항에 있어서,
    약 30 내지 80 ppm의 농도의 할라이드 이온들을 더 포함하는, 전기 유체 역학적 방출 프린팅용 잉크.
  28. 제 21 항 내지 제 27 항 중 어느 한 항에 있어서,
    상기 용매는 물, 테르피네올, 에틸렌 카보네이트, 프로필렌 카보네이트, 디메틸 설폭사이드 (DMSO), 에틸렌 글리콜 및 프로필렌 글리콜로 구성된 그룹으로부터 선택된 적어도 하나의 재료를 포함하는, 전기 유체 역학적 방출 프린팅용 잉크.
  29. 제 28 항에 있어서,
    상기 용매는 유기물인, 전기 유체 역학적 방출 프린팅용 잉크.
  30. 제 21 항 내지 제 27 항 중 어느 한 항에 있어서,
    상기 용매는 약 95 내지 275 ℃의 자연 비등점 (natural boiling point) 을 갖는, 전기 유체 역학적 방출 프린팅용 잉크.
  31. 제 21 항 내지 제 27 항 중 어느 한 항에 있어서,
    상기 용매는 제 1 공-용매 (co-solvent) 및 제 2 공-용매를 포함하는, 전기 유체 역학적 방출 프린팅용 잉크.
  32. 제 21 항 내지 제 27 항 중 어느 한 항에 있어서,
    상기 잉크는 습윤제 (wetting agent) 를 포함하는, 전기 유체 역학적 방출 프린팅용 잉크.
  33. 제 21 항 내지 제 27 항 중 어느 한 항에 있어서,
    상기 잉크는 염을 포함하는, 전기 유체 역학적 방출 프린팅용 잉크.

KR1020227030341A 2020-02-03 2021-01-27 금속 피처들의 포토레지스트가 없는 형성을 위한 전기 유체 역학적 방출 프린팅 및 전기 도금 KR20220138392A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202062969368P 2020-02-03 2020-02-03
US62/969,368 2020-02-03
PCT/US2021/015247 WO2021158402A1 (en) 2020-02-03 2021-01-27 Electrohydrodynamic ejection printing and electroplating for photoresist-free formation of metal features

Publications (1)

Publication Number Publication Date
KR20220138392A true KR20220138392A (ko) 2022-10-12

Family

ID=77200428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227030341A KR20220138392A (ko) 2020-02-03 2021-01-27 금속 피처들의 포토레지스트가 없는 형성을 위한 전기 유체 역학적 방출 프린팅 및 전기 도금

Country Status (6)

Country Link
US (1) US20230340686A1 (ko)
JP (1) JP2023512199A (ko)
KR (1) KR20220138392A (ko)
CN (1) CN115053326A (ko)
TW (1) TW202146710A (ko)
WO (1) WO2021158402A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116504756B (zh) * 2023-06-28 2023-09-08 合肥安德科铭半导体科技有限公司 一种栅极氧化层对准标记的装置及其形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8500985B2 (en) * 2006-07-21 2013-08-06 Novellus Systems, Inc. Photoresist-free metal deposition
KR101374401B1 (ko) * 2010-10-07 2014-03-17 포항공과대학교 산학협력단 전기장 보조 로보틱 노즐 프린터 및 이를 이용한 정렬된 유기 와이어 패턴의 제조 방법
KR101396444B1 (ko) * 2013-05-06 2014-05-22 한화케미칼 주식회사 태양전지의 전극의 제조방법 및 이를 이용한 태양전지
CN104217878B (zh) * 2014-09-15 2016-06-22 南通万德科技有限公司 一种镀贵金属开关触点元件及其制备方法
KR20160149962A (ko) * 2015-06-18 2016-12-28 포항공과대학교 산학협력단 금속 나노선 패턴 제조방법

Also Published As

Publication number Publication date
JP2023512199A (ja) 2023-03-24
TW202146710A (zh) 2021-12-16
WO2021158402A1 (en) 2021-08-12
US20230340686A1 (en) 2023-10-26
CN115053326A (zh) 2022-09-13

Similar Documents

Publication Publication Date Title
US10214828B2 (en) Control of current density in an electroplating apparatus
TWI624567B (zh) 真空電鍍槽
KR102309859B1 (ko) 다마신 피처들 내의 보텀―업 충진
KR20210054496A (ko) 충진 및 디펙트 제어를 위한 저 구리 전기도금 용액들
KR102568350B1 (ko) 전기화학적 도금 장치 상에서 도금 전해질 농도 제어
US20220275531A1 (en) Differential contrast plating for advanced packaging applications
US20230340686A1 (en) Electrohydrodynamic ejection printing and electroplating for photoresist-free formation of metal features
US20160355939A1 (en) Polarization stabilizer additive for electroplating
US10508351B2 (en) Layer-by-layer deposition using hydrogen
US20230026818A1 (en) Tsv process window and fill performance enhancement by long pulsing and ramping
CN115867695A (zh) 电镀钴、镍及其合金
US20200277708A1 (en) Control of current density in an electroplating apparatus
WO2023204978A1 (en) Conformal copper deposition on thin liner layer
KR20200116163A (ko) 불활성 애노드 및 활성 애노드를 갖는 전기도금 시스템