KR20220135307A - 적층형 수광소자를 가지는 이미지 센서용 화소 리드아웃 회로 및 그 구동 방법 - Google Patents

적층형 수광소자를 가지는 이미지 센서용 화소 리드아웃 회로 및 그 구동 방법 Download PDF

Info

Publication number
KR20220135307A
KR20220135307A KR1020210040779A KR20210040779A KR20220135307A KR 20220135307 A KR20220135307 A KR 20220135307A KR 1020210040779 A KR1020210040779 A KR 1020210040779A KR 20210040779 A KR20210040779 A KR 20210040779A KR 20220135307 A KR20220135307 A KR 20220135307A
Authority
KR
South Korea
Prior art keywords
pixel
receiving element
circuit
light
light receiving
Prior art date
Application number
KR1020210040779A
Other languages
English (en)
Other versions
KR102468363B1 (ko
Inventor
박재현
Original Assignee
한국전자기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자기술연구원 filed Critical 한국전자기술연구원
Priority to KR1020210040779A priority Critical patent/KR102468363B1/ko
Publication of KR20220135307A publication Critical patent/KR20220135307A/ko
Application granted granted Critical
Publication of KR102468363B1 publication Critical patent/KR102468363B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H04N5/378—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H04N5/374—
    • H04N5/379—
    • H04N9/045—

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 적층형 수광소자를 가지는 이미지 센서용 화소 리드아웃 회로 및 그 구동 방법이 개시된다. 본 발명의 화소 리드아웃 회로는 실리콘(Si) 수광소자 및 이종소재의 수광소자가 적층된 적층형 수광소자 중 R 수광소자와 연결되고, 적층형 수광소자의 R 화소에 대한 신호를 읽어내는 능동 화소 회로, 적층형 수광소자 중 G 수광소자와 연결되는 제1 고속 전류-전압 변환 회로 및 이미지 센서 중 B 수광소자와 연결되는 제2 고속 전류-전압 변환 회로를 포함하고, 적층형 수광소자의 G 화소 및 B 화소에 대한 신호의 전류를 전압으로 변환하는 고속 전류-전압 변환 회로 및 입력단 중 하나가 능동 화소 회로와 연결되고, 나머지 하나가 제1 고속 전류-전압 변환 회로와 연결되는 제1 전압 감산 회로 및 입력단 중 하나가 능동 화소 회로와 연결되고, 나머지 하나가 제2 고속 전류-전압 변환 회로와 연결되는 제2 전압 감산 회로를 포함하며, R 화소에 대한 신호를 기준 신호로 설정하고, 기준 신호와 G 화소 및 B 화소에 대한 신호의 전압차를 각각 산출하여 G 화소 및 B 화소에 대한 신호를 읽어내는 전압 감산 회로를 포함한다.

Description

적층형 수광소자를 가지는 이미지 센서용 화소 리드아웃 회로 및 그 구동 방법{Pixel readout circuit for image sensor comprising stacked light-receiving element and driving method thereof}
본 발명은 이미지 센서용 화소 리드아웃 회로에 관한 것으로, 더욱 상세하게는 적층형 수광소자를 가지는 이미지 센서의 각 화소 신호를 읽어내는 적층형 수광소자를 가지는 이미지 센서용 화소 리드아웃 회로 및 그 구동방법에 관한 것이다.
최근 유기 소재 및 유무기 복합소재 기술의 발전으로 이들 소재를 이용하여 CMOS(Complementary Metal-Oxide Semiconductor) 이미지 센서의 실리콘(Si) 기판 위에 RGB 수광소자 또는 그 일부를 적층시키는 시도가 이루어지고 있다. 이러한 적층형 수광소자를 이미지 센서에 적용하기 위해서는 화소(pixel)별 수광소자의 신호를 손실 없이 효과적으로 읽어내기 위한 화소별 및 열(column)별 리드아웃 회로가 필요하다.
종래의 일반적인 CMOS 이미지 센서는 도 1(a)과 같이 실리콘 기판 위에 평면으로 베이어 패턴(Bayer Pattern) 형태로 2×2 배열의 RGB 화소를 구성하고, 각 화소는 도 1(b)과 같이 수광소자와 능동 화소(active pixel) 회로를 구성한다. 이들은 모두 실리콘 기판 위에 CMOS 공정을 기반으로 제작되는데 반도체 공정기술의 비약적인 발전을 바탕으로 기생적으로 형성되는 소자를 활용하는 등 매우 효율적으로 신호를 읽어내고 있다.
한편 능동 화소 회로는 실리콘이 아닌 새로운 소재를 기반으로 하는 수광소자를 적용하기에 공정상 호환 문제가 있으며, 이와 함께 기생 소자가 형성되지 않거나, 이를 활용하는 것이 불가능한 문제점을 가지고 있다.
이러한 문제로 인해 적외선 이미지 센서 등과 같이 실리콘 이외 소재의 수광소자를 적용하는 경우 하이브리드 형태로 이미지 센서를 구성하고, 이러한 구조에 적합한 리드아웃 회로를 별도로 개발해야 하는 실정이다.
한국등록특허공보 제10-1377063호(2014.03.26.)
본 발명이 이루고자 하는 기술적 과제는 유기 소재 또는 유무기 복합소재를 이용한 적층형 수광소자를 가지는 이미지 센서에서 각 화소의 신호를 읽어내는 적층형 수광소자를 가지는 이미지 센서용 화소 리드아웃 회로 및 그 구동방법을 제공하는데 목적이 있다.
상기 목적을 달성하기 위해 본 발명에 따른 적층형 수광소자를 가지는 이미지 센서용 화소 리드아웃 회로는 실리콘(Si) 수광소자 및 이종소재의 수광소자가 적층된 적층형 수광소자 중 R 수광소자와 연결되고, 상기 적층형 수광소자의 R 화소에 대한 신호를 읽어내는 능동 화소 회로, 상기 적층형 수광소자 중 G 수광소자와 연결되는 제1 고속 전류-전압 변환 회로 및 상기 적층형 수광소자 중 B 수광소자와 연결되는 제2 고속 전류-전압 변환 회로를 포함하고, 상기 적층형 수광소자의 G 화소 및 B 화소에 대한 신호의 전류를 전압으로 변환하는 고속 전류-전압 변환 회로 및 입력단 중 하나가 상기 능동 화소 회로와 연결되고, 나머지 하나가 상기 제1 고속 전류-전압 변환 회로와 연결되는 제1 전압 감산 회로 및 입력단 중 하나가 상기 능동 화소 회로와 연결되고, 나머지 하나가 상기 제2 고속 전류-전압 변환 회로와 연결되는 제2 전압 감산 회로를 포함하며, 상기 R 화소에 대한 신호를 기준 신호로 설정하고, 상기 기준 신호와 상기 G 화소 및 상기 B 화소에 대한 신호의 전압차를 각각 산출하여 상기 G 화소 및 상기 B 화소에 대한 신호를 읽어내는 전압 감산 회로를 포함한다.
또한 상기 적층형 수광소자는, 상기 R 수광소자를 실리콘 수광소자로 형성하고, 상기 G 수광소자 및 상기 B 수광소자를 이종소재의 수광소자로 형성하며, 상기 R 수광소자의 상부에 상기 G 수광소자 및 상기 B 수광소자가 수직으로 적층되도록 형성하는 것을 특징으로 한다.
또한 상기 R 수광소자는, pinned 포토다이오드(photo-diode)를 포함하는 능동 화소 형태로 형성되는 것을 특징으로 한다.
또한 상기 G 수광소자 및 상기 B 수광소자는, 유기 소재 또는 유무기 복합소재를 이용하여 실리콘 기판 위에 적층되는 형태로 형성되는 것을 특징으로 한다.
또한 상기 G 수광소자 및 상기 B 수광소자는, 실리콘 기판에 CMOS(Complementary Metal-Oxide Semiconductor) 공정을 이용하여 구성하는 하이브리드 형태로 구현되는 것을 특징으로 한다.
또한 상기 고속 전류-전압 변환 회로는, 저항 소자 또는 게이트 전압 제어가 가능한 MOSFET(Metal Oxide Semiconductor Field Effect transistor)을 피드백 소자로 이용하는 것을 특징으로 한다.
또한 상기 전압 감산 회로는, 연산증폭기, 계측용 증폭기(instrumentation amplifier) 및 상관 이중 샘플링(correlated double sampling, CDS) 기법 중 어느 하나를 이용하여 구현되는 것을 특징으로 한다.
또한 상기 전압 감산 회로는, 상기 계측용 증폭기 형태로 구현된 경우, 상기 R 수광소자, 상기 G 수광소자 및 상기 B 수광소자의 신호선을 동일한 X-Y 좌표상에 구현하여 대칭성(symmetry)을 확보하는 것을 특징으로 한다.
또한 상기 능동 화소 회로 및 상기 전압 감산 회로의 출력단과 연결되고, 상관 이중 샘플링 회로, 프로그래머블 이득 증폭기(programmable gain amplifier, PGA) 및 아날로그-디지털 변환기(analog-to-digital, ADC) 중 적어도 하나를 포함하는 아날로그 회로를 더 포함하는 것을 특징으로 한다.
본 발명에 따른 적층형 수광소자를 가지는 이미지 센서용 화소 리드아웃 회로의 구동 방법은 화소 리드아웃 회로가 실리콘 수광소자 및 이종소재의 수광소자를 적층한 적층형 수광소자의 R 화소에 대한 신호를 읽는 단계, 상기 화소 리드아웃 회로가 상기 적층형 수광소자의 G 화소 및 B 화소에 대한 신호의 전류를 전압으로 변환하는 단계 및 상기 화소 리드아웃 회로가 상기 R 화소에 대한 신호를 기준 신호로 설정하고, 상기 기준 신호와 상기 G 화소 및 상기 B 화소에 대한 신호의 전압차를 각각 산출하여 상기 G 화소 및 상기 B 화소에 대한 신호를 읽어내는 단계를 포함한다.
본 발명의 적층형 수광소자를 가지는 이미지 센서용 화소 리드아웃 회로 및 그 구동방법은 능동 화소 회로 및 수동 화소 회로 형태로 고속 전류-전압 변환기를 이용하여 동일한 X-Y 좌표상에 수직 방향으로 적층시킨 적층형 수광 소자에 대한 RGB 화소 신호를 읽어낼 수 있다.
또한 일반적인 하이브리드형 이미지 센서에서 사용하는 커패시터를 포함하는 적분 회로를 사용하지 않음으로써, 리드아웃 회로의 면적을 최소화하여 화소 밀도를 높일 수 있다.
또한 전압 감산 회로를 적용하여 적층된 각 화소의 공통 모드(common mode) 잡음을 제거할 수 있다.
도 1은 종래의 CMOS 이미지 센서를 설명하기 위한 도면이다.
도 2는 본 발명의 실시예에 따른 화소 리드아웃 회로를 설명하기 위한 도면이다.
도 3은 본 발명의 실시예에 따른 적층형 수광소자의 구조를 설명하기 위한 도면이다.
도 4는 본 발명의 실시예에 따른 저항 소자를 이용한 고속 전류-전압 변환 회로를 설명하기 위한 도면이다.
도 5는 본 발명의 실시예에 따른 MOSFET을 이용한 고속 전류-전압 변환 회로를 설명하기 위한 도면이다.
도 6은 본 발명의 실시예에 따른 연산증폭기를 이용한 전압 감산 회로를 설명하기 위한 도면이다.
도 7은 본 발명의 실시예에 따른 계측용 증폭기를 이용한 전압 감산 회로를 설명하기 위한 도면이다.
도 8은 본 발명의 실시예에 따른 화소 리드아웃 회로의 구동 방법을 설명하기 위한 도면이다.
이하 본 발명의 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의한다. 또한 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 당업자에게 자명하거나 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 2는 본 발명의 실시예에 따른 화소 리드아웃 회로를 설명하기 위한 도면이고, 도 3은 본 발명의 실시예에 따른 적층형 수광소자의 구조를 설명하기 위한 도면이며, 도 4는 본 발명의 실시예에 따른 저항 소자를 이용한 고속 전류-전압 변환 회로를 설명하기 위한 도면이고, 도 5는 본 발명의 실시예에 따른 MOSFET을 이용한 고속 전류-전압 변환 회로를 설명하기 위한 도면이며, 도 6은 본 발명의 실시예에 따른 연산증폭기를 이용한 전압 감산 회로를 설명하기 위한 도면이고, 도 7은 본 발명의 실시예에 따른 계측용 증폭기를 이용한 전압 감산 회로를 설명하기 위한 도면이다.
도 2 내지 도 7을 참조하면, 화소 리드아웃 회로(100)는 유기 소재 또는 유무기 복합소재를 이용한 적층형 수광소자(200)에서 각 화소의 신호를 읽어낸다. 화소 리드아웃 회로(100)는 일반적인 하이브리드형 이미지 센서에서 사용하는 커패시터를 포함하는 적분 회로를 사용하지 않음으로써, 리드아웃 회로의 면적을 최소화하여 화소 밀도를 높일 수 있다. 여기서 적층형 수광소자(200)는 실리콘(Si) 기판상에 제작된 RGB 수광소자를 포함하고, 실리콘 기판의 동일한 X-Y 좌표상에 수직 방향으로 빨간색에 해당하는 R 수광소자(210), 초록색에 해당하는 G 수광소자(220) 및 파란색에 해당하는 B 수광소자(230)를 쌓아 올린 형태로 구성된다. 상세하게는 적층형 수광소자(200)는 R 수광소자(210)를 실리콘 수광소자로 형성하고, G 수광소자(220) 및 B 수광소자(230)를 이종소재의 수광소자로 형성한다. 또한 적층형 수광소자(200)는 R 수광소자(210)의 상부에 G 수광소자(220) 및 B 수광소자(230)가 수직으로 적층되도록 형성하고, 바람직하게는 R 수광소자(210), G 수광소자(220) 및 B 수광소자(230) 순으로 적층될 수 있다. 이때 R 수광소자(210)는 pinned 포토다이오드(photo-diode)를 포함하는 능동 화소 형태로 형성되고, G 수광소자(220) 및 B 수광소자(230)는 유기 소재 또는 유무기 복합소재를 이용하여 실리콘 기판 위에 적층되는 형태로 형성될 수 있다. 특히 G 수광소자(220) 및 B 수광소자(230)는 실리콘 기판에 CMOS 공정을 이용하여 구성하는 하이브리드 형태로 구현될 수 있다. 화소 리드아웃 회로(100)는 능동 화소 회로(10), 고속 전류-전압 변환 회로(20) 및 전압 감산 회로(30)를 포함하고, 아날로그 회로(40)를 더 포함할 수 있다.
능동 화소 회로(10)는 적층형 수광소자(200) 중 R 수광소자(210)와 연결된다. 능동 화소 회로(10)는 적층형 수광소자(200)의 R 화소에 대한 신호를 읽어낸다. 여기서 R 화소에 대한 신호는 전류 또는 전하에서 전압으로 변환된 신호일 수 있다. 능동 화소 회로(10)는 도 1(b)과 같은 형태로 회로를 구현할 수 있다. 즉 능동 화소 회로(10)는 종래의 CMOS 이미지 센서와 동일한 능동 화소 형태로 구현을 할 수 있다.
고속 전류-전압 변환 회로(20)는 G 수광소자(220)와 연결된 제1 고속 전류-전압 변환 회로(20a) 및 B 수광소자(230)와 연결된 제2 고속 전류-전압 변환 회로(20b)를 포함한다. 이를 통해 고속 전류-전압 변환 회로(20)는 적층형 수광소자(200)의 G 화소 및 B 화소에 대한 신호의 전류를 전압으로 변환한다. 고속 전류-전압 변환 회로(20)는 광통신에서 사용하는 트랜스-임피던스 증폭기(trans-impedance amplifier, TIA)에서 주로 사용하는 형태로 회로가 구현될 수 있다. 예를 들어 고속 전류-전압 변환 회로(20)는 증폭기의 플러스(+) 단에 기준전압(VREF)을 연결하고, 마이너스(-) 단에는 G/B 수광소자 및 출력단(VOUT)과 연결되는 피드백 소자를 연결할 수 있다. 이때 고속 전류-전압 변환 회로(20)는 피드백 소자를 저항 소자(RF)(21) 또는 MOSFET(Metal Oxide Semiconductor Field Effect transistor)(23)을 사용하여 구현할 수 있다. 고속 전류-전압 변환 회로(20)는 저항 소자(21)를 사용하여 회로 구현하면 회로를 쉽게 구현할 수 있다는 장점이 있으나 CMOS 집적회로에서 값이 큰 저항 소자의 면적이 크다는 단점이 있으므로, 회로의 면적을 최소화시킨다는 측면에서 MOSFET(23)을 통한 회로 구현이 바람직하다. 또한 고속 전류-전압 변환 회로(20)는 MOSFET(23)을 저항 소자(21) 대신으로 사용하는 경우, 게이트 전압(VA)을 조절하여 원하는 저항값을 구현함으로써, 전류-전압 변화이득에 대한 조절을 쉽게 할 수 있다.
전압 감산 회로(30)는 입력단 중 하나가 능동 화소 회로(10)와 연결되고, 나머지 하나가 제1 고속 전류-전압 변환 회로(20a)와 연결되는 제1 전압 감산 회로(30a) 및 입력단 중 하나가 능동 화소 회로(10)와 연결되고, 나머지 하나가 제2 고속 전류-전압 변환 회로(20b)와 연결되는 제2 전압 감산 회로(30b)를 포함한다. 이때 제1 전압 감산 회로(30a)의 플러스 단은 능동 화소 회로(10)와 연결되고, 제1 전압 감산 회로(30a)의 마이너스 단은 제1 고속 전류-전압 변환 회로(20a)와 연결된다. 제2 전압 감산 회로(30b)의 플러스 단은 능동 화소 회로(10)와 연결되고, 제2 전압 감산 회로(30b)의 마이너스 단은 제2 고속 전류-전압 변환 회로(20b)와 연결된다. 전압 감산 회로(30)는 능동 화소 회로(10)로부터 출력된 R 화소에 대한 신호를 기준 신호(V1)로 설정한다. 전압 감산 회로(30)는 설정된 기준 신호와 G 화소 및 B 화소에 대한 신호(V2)의 전압차를 각각 산출하여 G 화소 및 B 화소에 대한 신호(VOUT)를 읽어낸다. 즉 제1 전압 감산 회로(30a)는 기준 신호인 R 화소에 대한 신호와 G 화소에 대한 신호의 전압차를 통해 G 화소에 대한 신호를 읽어내고, 제2 전압 감산 회로(30b)는 기준 신호인 R 화소에 대한 신호와 B 화소에 대한 신호의 전압차를 통해 B 화소에 대한 신호를 읽어낸다. 전압 감산 회로(30)는 연산증폭기 또는 계측용 증폭기(instrumentation amplifier)를 이용하여 구현될 수 있다. 여기서 전압 감산 회로(30)가 계측용 증폭기 형태로 구현된 경우, R 수광소자(210), G 수광소자(220) 및 B 수광소자(230)의 신호선을 동일한 X-Y 좌표상에 구현하여 완전한 대칭성(symmetry)을 확보할 수 있다. 이를 통해 전압 감산 회로(30)는 공통 모드 잡음을 줄일 수 있다. 또한 전압 감산 회로(30)는 일반적인 CMOS 이미지 센서에서 고정 패턴 잡음(fixed pattern nosie, FPN)을 제거하기 위해 사용되는 상관 이중 샘플링(correlated double sampling, CDS) 기법을 이용하여 구현될 수 있다.
아날로그 회로(40)는 능동 화소 회로(10) 및 전압 감산 회로(30)의 출력단과 연결된다. 아날로그 회로(40)는 능동 화소 회로(10), 고속 전류-전압 변환 회로(20) 및 전압 감산 회로(30)를 통해 읽어진 RGB 화소에 대한 신호를 필터링, 증폭, 디지털화 등을 할 수 있다. 이를 위해 아날로그 회로(40)는 상관 이중 샘플링 회로, 프로그래머블 이득 증폭기(programmable gain amplifier, PGA) 및 아날로그-디지털 변환기(analog-to-digital, ADC) 중 적어도 하나를 포함한다.
도 8은 본 발명의 실시예에 따른 화소 리드아웃 회로의 구동 방법을 설명하기 위한 도면이다.
도 2 및 도 8을 참조하면, 화소 리드아웃 회로(100)의 구동 방법(이하 ‘구동 방법’이라 함)은 능동 화소 회로 및 수동 화소 회로 형태로 고속 전류-전압 변환기를 이용하여 동일한 X-Y 좌표상에 수직 방향으로 적층시킨 적층형 수광 소자에 대한 RGB 화소 신호를 읽어낼 수 있다.
S110 단계에서, 화소 리드아웃 회로(100)는 실리콘 수광소자 및 이종소재의 수광소자를 적층한 적층형 수광소자(200)의 R 화소에 대한 신호를 읽는다. 화소 리드아웃 회로(100)는 종래의 CMOS 이미지 센서와 동일한 능동 화소 형태로 구현된 능동 화소 회로(10)를 통해 R 화소에 대한 신호를 읽을 수 있다.
S120 단계에서, 화소 리드아웃 회로(100)는 적층형 수광소자(200)의 G 화소 및 B 화소에 대한 신호의 전류를 전압으로 변환한다. 화소 리드아웃 회로(100)는 트랜스-임피던스 증폭기에서 주로 사용하는 형태의 피드백 회로를 통해 각각의 G 화소 및 B 화소에 대한 신호의 전류를 전압으로 변환한다.
S130 단계에서, 화소 리드아웃 회로(100)는 R 화소에 대한 신호를 기준 신호로 설정하고, 기준 신호와 G 화소 및 B 화소에 대한 신호의 전압차를 각각 산출하여 G 화소 및 B 화소에 대한 신호를 읽어낸다. 화소 리드아웃 회로(100)는 전압 감산 회로를 통해 R 화소에 대한 신호와 G 화소 및 B 화소에 대한 신호의 전압차를 산출하고, 산출된 전압차를 기초로 G 화소 및 B 화소에 대한 신호를 읽어낼 수 있다.
이상으로 본 발명의 기술적 사상을 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 이와 같이 도시되고 설명된 그대로의 구성 및 작용에만 국한되는 것은 아니며, 기술적 사상의 범주를 이탈함없이 본 발명에 대해 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다. 따라서 그러한 모든 적절한 변경 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
10: 능동 화소 회로
20: 고속 전류-전압 변환 회로
21: 저항
23: MOSFET
30: 전압 감산 회로
40: 아날로그 회로
100: 화소 리드아웃 회로
200: 적층형 수광소자
210: R 수광소자
220: G 수광소자
230: B 수광소자

Claims (10)

  1. 실리콘(Si) 수광소자 및 이종소재의 수광소자가 적층된 적층형 수광소자 중 R 수광소자와 연결되고, 상기 적층형 수광소자의 R 화소에 대한 신호를 읽어내는 능동 화소 회로;
    상기 적층형 수광소자 중 G 수광소자와 연결되는 제1 고속 전류-전압 변환 회로 및 상기 적층형 수광소자 중 B 수광소자와 연결되는 제2 고속 전류-전압 변환 회로를 포함하고, 상기 적층형 수광소자의 G 화소 및 B 화소에 대한 신호의 전류를 전압으로 변환하는 고속 전류-전압 변환 회로; 및
    입력단 중 하나가 상기 능동 화소 회로와 연결되고, 나머지 하나가 상기 제1 고속 전류-전압 변환 회로와 연결되는 제1 전압 감산 회로 및 입력단 중 하나가 상기 능동 화소 회로와 연결되고, 나머지 하나가 상기 제2 고속 전류-전압 변환 회로와 연결되는 제2 전압 감산 회로를 포함하며, 상기 R 화소에 대한 신호를 기준 신호로 설정하고, 상기 기준 신호와 상기 G 화소 및 상기 B 화소에 대한 신호의 전압차를 각각 산출하여 상기 G 화소 및 상기 B 화소에 대한 신호를 읽어내는 전압 감산 회로;
    를 포함하는 적층형 수광소자를 가지는 이미지 센서용 화소 리드아웃 회로.
  2. 제 1항에 있어서
    상기 적층형 수광소자는,
    상기 R 수광소자를 실리콘 수광소자로 형성하고, 상기 G 수광소자 및 상기 B 수광소자를 이종소재의 수광소자로 형성하며, 상기 R 수광소자의 상부에 상기 G 수광소자 및 상기 B 수광소자가 수직으로 적층되도록 형성하는 것을 특징으로 하는 적층형 수광소자를 가지는 이미지 센서용 화소 리드아웃 회로.
  3. 제 2항에 있어서,
    상기 R 수광소자는
    pinned 포토다이오드(photo-diode)를 포함하는 능동 화소 형태로 형성되는 것을 특징으로 하는 적층형 수광소자를 가지는 이미지 센서용 화소 리드아웃 회로.
  4. 제 2항에 있어서,
    상기 G 수광소자 및 상기 B 수광소자는,
    유기 소재 또는 유무기 복합소재를 이용하여 실리콘 기판 위에 적층되는 형태로 형성되는 것을 특징으로 하는 적층형 수광소자를 가지는 이미지 센서용 화소 리드아웃 회로.
  5. 제 4항에 있어서,
    상기 G 수광소자 및 상기 B 수광소자는,
    실리콘 기판에 CMOS(Complementary Metal-Oxide Semiconductor) 공정을 이용하여 구성하는 하이브리드 형태로 구현되는 것을 특징으로 하는 적층형 수광소자를 가지는 이미지 센서용 화소 리드아웃 회로.
  6. 제 1항에 있어서,
    상기 고속 전류-전압 변환 회로는,
    저항 소자 또는 게이트 전압 제어가 가능한 MOSFET(Metal Oxide Semiconductor Field Effect transistor)을 피드백 소자로 이용하는 것을 특징으로 하는 적층형 수광소자를 가지는 이미지 센서용 화소 리드아웃 회로.
  7. 제 1항에 있어서,
    상기 전압 감산 회로는,
    연산증폭기, 계측용 증폭기(instrumentation amplifier) 및 상관 이중 샘플링(correlated double sampling, CDS) 기법 중 어느 하나를 이용하여 구현되는 것을 특징으로 하는 적층형 수광소자를 가지는 이미지 센서용 화소 리드아웃 회로.
  8. 제 7항에 있어서,
    상기 전압 감산 회로는,
    상기 계측용 증폭기 형태로 구현된 경우, 상기 R 수광소자, 상기 G 수광소자 및 상기 B 수광소자의 신호선을 동일한 X-Y 좌표상에 구현하여 대칭성(symmetry)을 확보하는 것을 특징으로 하는 적층형 수광소자를 가지는 이미지 센서용 화소 리드아웃 회로.
  9. 제 1항에 있어서,
    상기 능동 화소 회로 및 상기 전압 감산 회로의 출력단과 연결되고, 상관 이중 샘플링 회로, 프로그래머블 이득 증폭기(programmable gain amplifier, PGA) 및 아날로그-디지털 변환기(analog-to-digital, ADC) 중 적어도 하나를 포함하는 아날로그 회로;
    를 더 포함하는 것을 특징으로 하는 적층형 수광소자를 가지는 이미지 센서용 화소 리드아웃 회로.
  10. 화소 리드아웃 회로가 실리콘 수광소자 및 이종소재의 수광소자를 적층한 적층형 수광소자의 R 화소에 대한 신호를 읽는 단계;
    상기 화소 리드아웃 회로가 상기 적층형 수광소자의 G 화소 및 B 화소에 대한 신호의 전류를 전압으로 변환하는 단계; 및
    상기 화소 리드아웃 회로가 상기 R 화소에 대한 신호를 기준 신호로 설정하고, 상기 기준 신호와 상기 G 화소 및 상기 B 화소에 대한 신호의 전압차를 각각 산출하여 상기 G 화소 및 상기 B 화소에 대한 신호를 읽어내는 단계;
    를 포함하는 적층형 수광소자를 가지는 이미지 센서용 화소 리드아웃 회로의 구동 방법.
KR1020210040779A 2021-03-30 2021-03-30 적층형 수광소자를 가지는 이미지 센서용 화소 리드아웃 회로 및 그 구동 방법 KR102468363B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210040779A KR102468363B1 (ko) 2021-03-30 2021-03-30 적층형 수광소자를 가지는 이미지 센서용 화소 리드아웃 회로 및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210040779A KR102468363B1 (ko) 2021-03-30 2021-03-30 적층형 수광소자를 가지는 이미지 센서용 화소 리드아웃 회로 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20220135307A true KR20220135307A (ko) 2022-10-07
KR102468363B1 KR102468363B1 (ko) 2022-11-17

Family

ID=83595418

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210040779A KR102468363B1 (ko) 2021-03-30 2021-03-30 적층형 수광소자를 가지는 이미지 센서용 화소 리드아웃 회로 및 그 구동 방법

Country Status (1)

Country Link
KR (1) KR102468363B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003304450A (ja) * 2002-04-09 2003-10-24 Canon Inc 固体撮像装置及び撮影システム
JP2003332551A (ja) * 2002-05-08 2003-11-21 Canon Inc カラー撮像素子及びカラー受光素子
JP2007165886A (ja) * 2005-12-09 2007-06-28 Dongbu Electronics Co Ltd 垂直カラーフィルタ検出器群及びその製造方法
KR101377063B1 (ko) 2013-09-26 2014-03-26 (주)실리콘화일 기판 적층형 이미지 센서의 글로벌 셔터를 위한 픽셀회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003304450A (ja) * 2002-04-09 2003-10-24 Canon Inc 固体撮像装置及び撮影システム
JP2003332551A (ja) * 2002-05-08 2003-11-21 Canon Inc カラー撮像素子及びカラー受光素子
JP2007165886A (ja) * 2005-12-09 2007-06-28 Dongbu Electronics Co Ltd 垂直カラーフィルタ検出器群及びその製造方法
KR101377063B1 (ko) 2013-09-26 2014-03-26 (주)실리콘화일 기판 적층형 이미지 센서의 글로벌 셔터를 위한 픽셀회로

Also Published As

Publication number Publication date
KR102468363B1 (ko) 2022-11-17

Similar Documents

Publication Publication Date Title
US11817465B2 (en) Image sensors
US7626620B2 (en) Photoelectric conversion unit stacked structure
KR102324713B1 (ko) 이미지 센서의 램프 신호 생성기 및 이미지 센서
KR101696410B1 (ko) 이미지 센서 및 그 동작 방법
US6921891B2 (en) Photodetector with high dynamic range and increased operating temperature
US20050253943A1 (en) Image pickup apparatus
US10868057B2 (en) Solid-state imaging device
US9200956B2 (en) Readout transistor circuits for CMOS imagers
US20210072411A1 (en) Silicon photomultipliers with split microcells
WO2006034599A1 (en) Highly sensitive solid-state image sensor
KR100718786B1 (ko) 시모스 이미지 센서
US20220303488A1 (en) Image sensor and image capturing device
US8102451B2 (en) VLN biasing scheme to achieve low vertical shading for high-speed and large-format CMOS image sensors with top/bottom readout scheme
JP2015084492A (ja) 信号読み出し回路および信号読み出し回路の制御方法
US11025851B2 (en) Fast image sensor with pixel binning
KR102468363B1 (ko) 적층형 수광소자를 가지는 이미지 센서용 화소 리드아웃 회로 및 그 구동 방법
US20200014873A1 (en) Solid-state imaging device, and camera system using same
US20050098797A1 (en) Photoelectric conversion device and image sensor IC
KR100651577B1 (ko) 시모스 이미지 센서
JP2004241490A (ja) センサチップ及び画像処理装置
KR20070071006A (ko) 시모스 이미지 센서

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant