KR20220133379A - 디스플레이 패널 및 그 제조방법 - Google Patents

디스플레이 패널 및 그 제조방법 Download PDF

Info

Publication number
KR20220133379A
KR20220133379A KR1020210038281A KR20210038281A KR20220133379A KR 20220133379 A KR20220133379 A KR 20220133379A KR 1020210038281 A KR1020210038281 A KR 1020210038281A KR 20210038281 A KR20210038281 A KR 20210038281A KR 20220133379 A KR20220133379 A KR 20220133379A
Authority
KR
South Korea
Prior art keywords
layer
sub
opening
electrode
inorganic
Prior art date
Application number
KR1020210038281A
Other languages
English (en)
Inventor
박형준
김민정
안준용
엄누리
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210038281A priority Critical patent/KR20220133379A/ko
Priority to CN202220485695.7U priority patent/CN217522010U/zh
Priority to CN202210219253.2A priority patent/CN115132782A/zh
Priority to US17/655,758 priority patent/US20220310972A1/en
Publication of KR20220133379A publication Critical patent/KR20220133379A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H01L51/5237—
    • H01L27/3223—
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 측면에 의하면, 투과영역, 상기 투과영역을 둘러싸는 표시영역 및 상기 투과영역과 상기 표시영역 사이의 중간영역을 포함하는, 기판, 상기 표시영역에 위치하는 발광소자 및 상기 중간영역에 위치하고, 순차로 적층된 제1서브층, 제2서브층 및 제3서브층을 갖는 금속층의 제1개구와 상기 금속층을 덮는 무기층의 제2개구를 포함하는, 그루브를 구비하고, 상기 제1개구는 서로 중첩하는 상기 제1서브층의 제1-1개구, 상기 제2서브층의 제1-2개구, 상기 제3서브층의 제1-3개구를 포함하고, 상기 제2서브층의 내측면은 상기 제1서브층의 내측면 및 상기 제3서브층의 내측면보다 상기 제1개구의 중심에서 멀어지는 방향으로 함몰된 오목부를 갖는, 디스플레이 패널을 제공한다.

Description

디스플레이 패널 및 그 제조방법{Display panel and method of manufacturing the same}
본 발명의 실시예들은 디스플레이 패널 및 그 제조방법에 관한 것으로서, 보다 상세하게는 투과영역을 구비하는 디스플레이 패널 및 그 제조방법에 관한 것이다.
근래에 디스플레이 장치는 그 용도가 다양해지고 있다. 또한, 디스플레이 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
디스플레이 장치 중 표시영역이 차지하는 면적을 확대하면서, 디스플레이 장치에 접목 또는 연계하는 다양한 기능들이 추가되고 있다. 면적을 확대하면서 다양한 기능을 추가하기 위한 방안으로서 표시영역 내측에 이미지 디스플레이가 아닌 다양한 기능을 부가하기 위한 영역을 갖는 디스플레이 장치의 연구가 계속되고 있다.
그러나 이러한 종래의 투과영역을 갖는 디스플레이 패널에는 투과영역에서의 투습으로 인한 불량이 발생하는 문제점이 존재하였다.
본 발명의 실시예들은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 투습 방지 성능이 향상된 디스플레이 패널 및 공정의 효율성이 향상된 디스플레이 패널의 제조방법을 제공할 수 있다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 투과영역, 상기 투과영역을 둘러싸는 표시영역 및 상기 투과영역과 상기 표시영역 사이의 중간영역을 포함하는, 기판, 상기 표시영역에 위치하는 발광소자 및 상기 중간영역에 위치하고, 순차로 적층된 제1서브층, 제2서브층 및 제3서브층을 갖는 금속층의 제1개구와 상기 금속층을 덮는 무기층의 제2개구를 포함하는, 그루브를 구비하고, 상기 제1개구는 서로 중첩하는 상기 제1서브층의 제1-1개구, 상기 제2서브층의 제1-2개구, 상기 제3서브층의 제1-3개구를 포함하고, 상기 제2서브층의 내측면은 상기 제1서브층의 내측면 및 상기 제3서브층의 내측면보다 상기 제1개구의 중심에서 멀어지는 방향으로 함몰된 오목부를 갖는, 디스플레이 패널이 제공된다.
본 실시예에 따르면, 상기 발광소자는 제1전극, 제2전극 및 상기 제1전극과 상기 제2전극 사이에 위치하는 중간층을 갖고, 상기 중간층이 포함하는 적어도 하나의 공통층은 상기 그루브에 의해 단절될 수 있다.
본 실시예에 따르면, 상기 제2서브층의 상면의 상기 제1-2개구의 중심 방향의 에지는 상기 제3서브층의 하면의 상기 제1-3개구의 중심 방향의 에지와 일치하고, 상기 제2서브층의 하면의 상기 제1-2개구의 중심 방향의 에지는 상기 제1서브층의 상면의 상기 제1-1개구의 중심 방향의 에지와 일치할 수 있다.
본 실시예에 따르면, 상기 제1-3개구의 너비는 상기 제1-1개구의 너비보다 클 수 있다.
본 실시예에 따르면, 상기 제3서브층의 상면의 상기 제1-3개구의 중심 방향의 에지는 상기 무기층의 하면의 상기 제2개구의 중심 방향의 에지와 일치할 수 있다.
본 실시예에 따르면, 상기 표시영역에 위치하고, 상기 발광소자와 전기적으로 연결되는, 박막트랜지스터를 더 구비하고, 상기 박막트랜지스터의 소스전극 및 드레인전극은 각각 순차로 적층된 제1도전층, 제2도전층 및 제3도전층을 포함할 수 있다.
본 실시예에 따르면, 상기 제1서브층과 상기 제1도전층은 동일한 물질을 포함하고, 상기 제2서브층과 상기 제2도전층은 동일한 물질을 포함하고, 상기 제3서브층과 상기 제3도전층은 동일한 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 무기층은 상기 표시영역까지 연장되어 상기 소스전극 및 상기 드레인전극을 덮을 수 있다.
본 실시예에 따르면, 상기 발광소자를 덮고, 적어도 하나의 무기봉지층을 포함하는, 봉지층을 더 구비하고, 상기 적어도 하나의 무기봉지층은 상기 표시영역으로부터 상기 중간영역으로 연장되어 상기 무기층의 상면, 상기 무기층의 내측면, 상기 금속층의 내측면 및 상기 그루브의 바닥면을 연속적으로 덮을 수 있다.
본 실시예에 따르면, 상기 중간영역에 위치하는 격벽을 더 구비하고, 상기 그루브는 상기 격벽과 상기 표시영역 사이 및 상기 격벽과 상기 투과영역 사이 중 적어도 하나에 위치할 수 있다.
본 발명의 다른 관점에 따르면, 기판의 투과영역을 둘러싸는 중간영역에, 순차로 적층된 제1서브층, 제2서브층 및 제3서브층을 갖는 금속층의 제1개구와 상기 금속층을 덮는 무기층의 제2개구를 포함하는, 그루브를 형성하는 단계 및 상기 중간영역을 둘러싸는 표시영역에 발광소자를 형성하는 단계를 포함하고, 상기 그루브를 형성하는 단계는, 상기 중간영역에 상기 제1서브층의 제1-1개구, 상기 제2서브층의 제1-2개구 및 상기 제3서브층의 제1-3개구를 포함하는 상기 제1개구를 갖는, 금속층을 형성하는 단계, 상기 금속층 상에 상기 제3서브층의 일부를 노출시키는 상기 제2개구를 갖는 무기층을 형성하는 단계, 상기 제2개구에 의해 노출된 상기 제3서브층을 식각하는 단계 및 상기 제2서브층의 내측면이 상기 제1서브층의 내측면 및 상기 제3서브층의 내측면보다 상기 제1개구의 중심에서 멀어지는 방향으로 함몰된 오목부를 갖도록, 상기 제2서브층을 식각하는 단계를 포함하는, 디스플레이 패널의 제조방법이 제공된다.
본 실시예에 따르면, 상기 발광소자를 형성하는 단계는, 상기 표시영역에 제1전극, 제2전극 및 상기 제1전극과 상기 제2전극 사이에 위치하는 중간층을 형성하는 단계를 포함하고, 상기 중간층이 포함하는 적어도 하나의 공통층은 상기 그루브에 의해 단절될 수 있다.
본 실시예에 따르면, 상기 제2서브층을 식각하는 단계는, 상기 제1전극을 형성하는 단계에서 상기 제2서브층을 상기 제1전극과 동시에 식각하는 단계일 수 있다.
본 실시예에 따르면, 상기 제2서브층의 상면의 상기 제1-2개구의 중심 방향의 에지는 상기 제3서브층의 하면의 상기 제1-3개구의 중심 방향의 에지와 일치하고, 상기 제2서브층의 하면의 상기 제1-2개구의 중심 방향의 에지는 상기 제1서브층의 상면의 상기 제1-1개구의 중심 방향의 에지와 일치할 수 있다.
본 실시예에 따르면, 상기 제1-3개구의 너비는 상기 제1-1개구의 너비보다 클 수 있다.
본 실시예에 따르면, 상기 제3서브층을 식각하는 단계는, 상기 제3서브층의 상면의 상기 제1-3개구의 중심 방향의 에지가 상기 무기층의 하면의 상기 제2개구의 중심 방향의 에지와 일치하도록 상기 제3서브층을 식각하는 단계일 수 있다.
본 실시예에 따르면, 상기 발광소자를 형성하는 단계는, 상기 표시영역에 형성된 박막트랜지스터 상부에 상기 발광소자를 형성하는 단계이고, 상기 박막트랜지스터의 소스전극 및 드레인전극은 각각 순차로 적층된 제1도전층, 제2도전층 및 제3도전층을 포함할 수 있다.
본 실시예에 따르면, 상기 소스전극 및 상기 드레인전극은 상기 금속층을 형성하는 단계에서 상기 금속층과 동시에 형성되고, 상기 제1서브층과 상기 제1도전층은 동일한 물질을 포함하고, 상기 제2서브층과 상기 제2도전층은 동일한 물질을 포함하고, 상기 제3서브층과 상기 제3도전층은 동일한 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 무기층은 상기 표시영역까지 연장되어 상기 소스전극 및 상기 드레인전극을 덮을 수 있다.
본 실시예에 따르면, 상기 발광소자를 덮고 적어도 하나의 무기봉지층을 포함하는, 봉지층을 형성하는 단계를 더 포함하고, 상기 적어도 하나의 무기봉지층은 상기 표시영역으로부터 상기 중간영역으로 연장되어 상기 무기층의 상면, 상기 무기층의 내측면, 상기 금속층의 내측면 및 상기 그루브의 바닥면을 연속적으로 덮을 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
또한, 이러한 일반적이고 구체적인 측면이 시스템, 방법, 컴퓨터 프로그램, 또는 어떠한 시스템, 방법, 컴퓨터 프로그램의 조합을 사용하여 실시될 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 투습 방지 성능이 향상된 디스플레이 패널 및 공정의 효율성이 향상된 디스플레이 패널의 제조방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 사시도이다.
도 2는 도 1의 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 패널의 일부를 개략적으로 도시하는 평면도이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 패널이 구비하는 어느 하나의 화소의 등가회로도이다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 패널의 일부를 개략적으로 도시하는 평면도이다.
도 6은 본 발명의 일 실시예에 따른 디스플레이 패널의 일부를 개략적으로 도시하는 단면도이다.
도 7은 본 발명의 일 실시예에 따른 디스플레이 패널이 구비하는 그루브를 확대하여 개략적으로 도시하는 단면도이다.
도 8 내지 도 12는 본 발명의 일 실시예에 따른 디스플레이 패널의 제조방법을 순차적으로 도시하는 단면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서 상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
본 명세서에서 “A 및/또는 B”은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, “A 및 B 중 적어도 하나”는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 사시도이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 디스플레이 장치(1)는 투과영역(TA, 또는 제1영역) 및 투과영역(TA)을 둘러싸는 표시영역(DA, 또는 제2영역)을 포함할 수 있다. 표시영역(DA)에는 복수의 화소들이 배치될 수 있으며, 표시영역(DA)은 화소들을 통해 이미지를 표시할 수 있다. 투과영역(TA)은 표시영역(DA)에 의해 전체적으로 둘러싸일 수 있다.
투과영역(TA)과 표시영역(DA) 사이에는 중간영역(MA, 또는 제3영역)이 구비될 수 있다. 중간영역(MA)은 화소들이 배치되지 않는 비표시영역으로 투과영역(TA)을 우회하는 배선들이 배치될 수 있다. 표시영역(DA)을 둘러싸는 외곽영역(PA, 또는 제4영역)도 중간영역(MA)과 마찬가지로 화소들이 배치되지 않는 비표시영역일 수 있으며, 외곽영역(PA)에는 다양한 종류의 배선들 및 내장 회로 등이 배치될 수 있다.
도 1에서는 투과영역(TA)이 디스플레이 장치(1)의 폭 방향(예, x방향)을 따라 표시영역(DA)의 중심 부분에 배치된 것을 도시하고 있으나, 다른 실시예에서 투과영역(TA)은 디스플레이 장치(1)의 폭 방향을 따라 좌측 또는 우측에 오프셋되어 배치될 수 있다. 또한, 투과영역(TA)은 디스플레이 장치(1)의 길이 방향(예, y방향)을 따라 상측에 배치되거나, 가운데 배치되거나, 하측에 배치되는 것과 같이 다양한 위치에 배치될 수 있다.
또한, 도 1은 디스플레이 장치(1)가 하나의 투과영역(TA)을 포함하는 경우를 도시하고 있으나, 다른 실시예에서 디스플레이 장치(1)는 복수의 투과영역(TA)들을 포함할 수 있다.
도 2는 도 1의 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다. 도 2는 도 1의 Ⅰ-Ⅰ' 선을 따라 취한 디스플레이 장치(1)의 단면도에 대응한다.
도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 디스플레이 장치(1)는 디스플레이 패널(10) 및 디스플레이 패널(10)의 투과영역(TA)에 배치되는 컴포넌트(70)를 포함할 수 있다. 일 실시예로, 디스플레이 패널(10) 및 컴포넌트(70)는 하우징(HS)에 수용될 수 있다. 다른 실시예로, 하우징(HS)은 생략될 수 있다.
디스플레이 패널(10)은 표시요소층(20), 입력감지층(40), 광학기능층(50) 및 커버 윈도우(60)를 포함할 수 있다.
표시요소층(20)은 이미지를 표시하기 위하여 빛을 방출하는 발광소자들을 포함할 수 있다. 일 실시예로, 발광소자는 유기물을 포함하는 유기발광 다이오드일 수 있다. 다른 실시예로, 발광소자는 무기물을 포함하는 무기발광 다이오드일 수 있다. 무기발광 다이오드는 무기물 반도체 기반의 재료들을 포함하는 PN다이오드를 포함할 수 있다. 또 다른 실시예로, 발광소자는 발광층으로 양자점을 포함할 수 있다. 이하에서는 설명의 편의상, 발광소자가 유기발광 다이오드인 경우를 중심으로 설명한다.
입력감지층(40)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 입력감지층(40)은 감지전극 및 감지전극과 연결된 신호라인(trace line)들을 포함할 수 있다. 입력감지층(40)은 표시요소층(20) 상부에 배치될 수 있다. 입력감지층(40)은 뮤추얼 캡 방식 또는/및 셀프 캡 방식으로 외부 입력을 감지할 수 있으나 이에 제한되는 것은 아니다.
입력감지층(40)은 표시요소층(20) 상에 직접 형성되거나, 별도로 형성된 후 광학 투명 점착제와 같은 점착층을 통해 결합될 수 있다. 예컨대, 입력감지층(40)은 표시요소층(20)을 형성하는 공정 이후에 연속적으로 형성될 수 있다. 다른 실시예로, 입력감지층(40)과 표시요소층(20) 사이의 점착층은 생략될 수 있다. 도 2에는 입력감지층(40)이 표시요소층(20)과 광학기능층(50) 사이에 개재된 것을 도시하지만, 다른 실시예로서 입력감지층(40)은 광학기능층(50) 상부에 배치되는 것도 가능하다.
광학기능층(50)은 반사 방지층을 포함할 수 있다. 반사 방지층은 커버 윈도우(60)를 통해 외부에서 디스플레이 패널(10)을 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다. 반사 방지층은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 다른 실시예로, 반사 방지층은 블랙매트릭스와 컬러필터들을 포함할 수 있다. 컬러필터들은 표시요소층(20)의 발광소자들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다.
투과영역(TA)의 투과율을 향상시키기 위하여 디스플레이 패널(10)은 디스플레이 패널(10)을 구성하는 층들 중 일부를 관통하는 패널 개구(10H)를 포함할 수 있다. 패널 개구(10H)는 표시요소층(20), 입력감지층(40) 및 광학기능층(50)을 각각 관통하는 제1개구 내지 제3개구(20H, 40H, 50H)를 포함할 수 있다. 표시요소층(20)의 개구(20H), 입력감지층(40)의 개구(40H) 및 광학기능층(50)의 개구(50H)는 서로 중첩하여 디스플레이 패널(10)을 패널 개구(10H)를 형성할 수 있다.
커버 윈도우(60)는 광학기능층(50) 상에 배치될 수 있다. 커버 윈도우(60)는 글래스재 또는 플라스틱을 포함할 수 있다. 예컨대, 커버 윈도우(60)는 초박형 글래스(ultra-thin glass; UTG)를 포함할 수 있다.
일 실시예로, 커버 윈도우(60)는 광학기능층(50)과의 사이에 개재된 투명 광학 투명 점착제(OCA, optical clear adhesive)와 같은 점착층을 통해 결합될 수 있다. 다른 실시예로, 이러한 점착층은 생략될 수 있다. 한편, 점착층은 커버 윈도우(60)의 전면을 덮도록 배치될 수 있으나 이에 제한되는 것은 아니다. 예컨대, 도 2에 도시된 바와 같이, 점착층은 패널 개구(10H)와 중첩하는 점착층 개구(OCA_H)를 포함할 수 있다.
투과영역(TA)은 디스플레이 장치(1)에 다양한 기능을 부가하기 위한 컴포넌트(70)가 위치하는 일종의 컴포넌트 영역(예, 센서 영역, 카메라 영역, 스피커 영역 등)일 수 있다.
컴포넌트(70)는 전자요소를 포함할 수 있다. 예컨대, 컴포넌트(70)는 빛이나 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 적외선 센서와 같이 빛을 이용하는 센서, 빛을 수광하여 이미지를 촬상하는 카메라, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문 등을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 소리를 출력하는 스피커 등을 포함할 수 있다. 빛을 이용하는 전자요소는, 가시광, 적외선광, 자외선광 등과 같이 다양한 파장 대역의 빛을 이용할 수 있다. 투과영역(TA)은 컴포넌트(70)로부터 외부로 출력되거나 외부로부터 전자요소를 향해 진행하는 빛 또는/및 음향이 투과할 수 있는 투과영역(transmission area)에 해당할 수 있다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 패널의 일부를 개략적으로 도시하는 평면도이다.
도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 디스플레이 패널(10)은 투과영역(TA), 표시영역(DA), 중간영역(MA) 및 외곽영역(PA)을 포함할 수 있다.
디스플레이 패널(10)은 표시영역(DA)에 배치된 복수의 화소(P)들을 포함하며, 디스플레이 패널(10)은 각 화소(P)에서 방출되는 빛을 이용하여 이미지를 표시할 수 있다. 일 실시예로, 각 화소(P)는 발광소자를 구비하여 적색, 녹색, 또는 청색의 빛을 방출할 수 있다. 각 화소(P)의 발광소자는 스캔라인(SL) 및 데이터라인(DL)에 전기적으로 연결될 수 있다.
외곽영역(PA)에는 화소(P)들에 스캔신호를 제공하는 스캔 드라이버(2100), 화소(P)들에 데이터신호를 제공하는 데이터 드라이버(2200) 및 각각 제1전원전압과 제2전원전압을 제공하는 제1메인 전원배선(미도시)과 제2메인 전원배선(미도시)이 배치될 수 있다. 스캔 드라이버(2100)는 표시영역(DA)을 사이에 두고 양측에 각각 배치될 수 있다. 이 경우 투과영역(TA)을 중심으로 좌측에 배치된 화소(P)는 좌측에 배치된 스캔 드라이버(2100)에 연결되고, 투과영역(TA)을 중심으로 우측에 배치된 화소(P)는 우측에 배치된 스캔 드라이버(2100)에 연결될 수 있다.
중간영역(MA)은 투과영역(TA)을 둘러쌀 수 있다. 중간영역(MA)은 빛을 방출하는 발광소자가 배치되지 않은 영역으로, 중간영역(MA)에는 투과영역(TA) 주변에 구비된 화소(P)들에 신호를 제공하는 신호라인들이 지나갈 수 있다. 예컨대, 데이터라인(DL)들 및/또는 스캔라인(SL)들은 표시영역(DA)을 가로지르되, 데이터라인(DL)들 및/또는 스캔라인(SL)들의 일 부분들은 투과영역(TA)에 형성된 디스플레이 패널(10)의 패널 개구(10H)의 에지를 따라 중간영역(MA)에서 우회할 수 있다. 일 실시예로, 도 3은 데이터라인(DL)들이 y방향을 따라 표시영역(DA)을 가로지르되 일부 데이터라인(DL)들이 중간영역(MA)에서 투과영역(TA)을 부분적으로 둘러싸도록 우회하는 것을 도시한다. 스캔라인(SL)들은 x방향을 따라 표시영역(DA)을 가로지르되, 투과영역(TA)을 사이에 두고 상호 이격될 수 있다.
도 3에는 데이터 드라이버(2200)가 기판(100)의 일 측변에 인접하게 배치된 것을 도시하나, 다른 실시예로, 데이터 드라이버(2200)는 디스플레이 패널(10)의 일 측에 배치된 패드와 전기적으로 접속된 회로기판(printed circuit board) 상에 배치될 수 있다. 회로기판은 가요성을 가질 수 있으며, 회로기판의 일부는 기판(100)의 배면 아래에 위치하도록 구부러질 수 있다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 패널이 구비하는 어느 하나의 화소의 등가회로도이다.
도 4에 도시된 바와 같이, 각 화소(P)의 발광소자는 유기발광 다이오드(OLED)를 포함할 수 있으며, 각 유기발광 다이오드(OLED)는 화소회로(PC)에 전기적으로 연결될 수 있다.
화소회로(PC)는 제1박막트랜지스터(T1), 제2박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제2박막트랜지스터(T2)는 스위칭 박막트랜지스터로서, 스캔라인(SL) 및 데이터라인(DL)에 연결되며, 스캔라인(SL)으로부터 입력되는 스위칭 전압에 따라 데이터라인(DL)으로부터 입력된 데이터 전압을 제1박막트랜지스터(T1)로 전달할 수 있다. 스토리지 커패시터(Cst)는 제2박막트랜지스터(T2)와 구동전압선(PL)에 연결되며, 제2박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
제1박막트랜지스터(T1)는 구동 박막트랜지스터로서, 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광 다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광 다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광 다이오드(OLED)의 제2전극(예, 캐소드)은 제2전원전압(ELVSS)을 공급받을 수 있다.
도 4는 화소회로(PC)가 2개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 박막트랜지스터의 개수 및 스토리지 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변형될 수 있다. 예컨대, 화소회로(PC)는 전술한 2개의 박막트랜지스터 외에 4개 또는 5개 또는 그 이상의 박막트랜지스터들을 더 포함할 수 있다. 또한, 전술한 스토리지 커패시터(Cst) 외에 1개 이상의 커패시터를 더 포함할 수 있다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 패널의 일부를 개략적으로 도시하는 평면도이다.
도 5에 도시된 바와 같이, 본 발명의 일 실시예에 따른 디스플레이 패널은 표시영역(DA), 투과영역(TA) 및 표시영역(DA)과 투과영역(TA) 사이의 중간영역(MA)을 포함한다.
도 5를 참조하면, 표시영역(DA)에는 화소(P)들이 배치되며, 투과영역(TA)과 표시영역(DA) 사이에는 중간영역(MA)이 위치할 수 있다. 투과영역(TA)에 인접한 화소(P)들은 평면상에서 투과영역(TA)을 중심으로 상호 이격되어 배치될 수 있다. 도 5의 평면에 도시된 것과 같이 화소(P)들은 투과영역(TA)을 중심으로 상하로 이격되어 배치되거나, 투과영역(TA)을 중심으로 좌우로 이격되어 배치될 수 있다. 전술한 바와 같이 각 화소(P)는 적색, 녹색 또는 청색의 빛을 방출하는 발광소자를 구비하는 바, 도 5에 도시된 화소(P)들의 위치는 각각 발광소자들의 위치에 대응할 수 있다. 따라서, 화소(P)들이 평면상에서 투과영역(TA)을 중심으로 상호 이격되어 배치된다고 함은 발광소자들이 평면 상에서 투과영역(TA)을 중심으로 상호 이격되어 배치되는 것을 나타낼 수 있다. 예컨대, 평면상에서, 발광소자들은 투과영역(TA)을 중심으로 상하로 이격되어 배치되거나, 투과영역(TA)을 중심으로 좌우로 이격되어 배치될 수 있다.
각 화소(P)의 발광소자에 연결된 화소회로(PC, 도 4 참조)로 신호를 공급하는 신호라인들 중 투과영역(TA)과 인접한 신호라인들은 투과영역(TA)을 우회할 수 있다. 표시영역(DA)을 지나는 데이터라인들 중 일부 데이터라인(DL)은, 투과영역(TA)을 사이에 두고 위와 아래에 각각 배치된 화소(P)들에 데이터신호를 제공하도록 ±y방향으로 연장되되, 중간영역(MA)에서 투과영역(TA) 및/또는 패널 개구(10H)의 에지를 따라 우회할 수 있다. 표시영역(DA)을 지나는 스캔라인(SL)들 중 일부는, 투과영역(TA)을 사이에 두고 좌우에 각각 배치된 화소(P)들에 스캔신호를 제공하도록 ±x방향으로 연장되되, 중간영역(MA)에서 투과영역(TA) 및/또는 패널 개구(10H)의 에지를 따라 우회할 있다.
이와 관련하여 도 5에는 스캔라인(SL)이 중간영역(MA)에서 투과영역(TA)을 우회하는 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 스캔라인(SL)은 투과영역(TA)을 중심으로 분리 또는 단절될 수 있으며, 투과영역(TA)을 중심으로 좌측에 배치된 스캔라인(SL)은 표시영역(DA)을 중심으로 좌측에 배치된 스캔 드라이버(2100, 도 3 참조)로부터 신호를 전달받을 수 있고, 투과영역(TA)을 중심으로 우측에 배치된 스캔라인(SL)은 표시영역(DA)을 중심으로 스캔 드라이버(2100)의 반대편에 배치된 추가 스캔 드라이버로부터 신호를 전달받을 수 있다.
중간영역(MA)에는 적어도 하나의 그루브(G)가 배치될 수 있다. 그루브(G)는 투과영역(TA)을 통해 수분이 유입되어 발광소자가 손상되는 것을 방지하는 역할을 할 수 있다. 구체적으로, 그루브(G)는 기판(100, 도 3 참조) 상에 형성된 층들 중 수분의 이동 경로가 될 수 있는 층을 단절(또는 분리)시킴으로써, 수분이 표시영역(DA)으로 침투하는 것을 방지하는 역할을 할 수 있다. 예컨대, 그루브(G)는 후술하는 중간층(222, 도 6 참조)이 포함하는 공통층들의 적어도 일부 및/또는 제2전극(223, 도 6 참조)을 단절(또는 분리)시킬 수 있다.
그루브(G)는 평면도 상에서 투과영역(TA)을 전체적으로 둘러싸도록 배치될 수 있다. 예컨대, 그루브(G)는 중간영역(MA)에서 고리 형상으로 배치될 수 있다. 또한, 복수개의 그루브(G)들이 배치되는 경우, 그루브(G)들 각각은 상호 이격될 수 있다. 도 5에서는 두 개의 그루브(G)들이 배치된 경우를 도시하였으나 이에 제한되는 것은 아니고, 디스플레이 장치는 하나의 그루브(G)를 구비하거나, 세 개 이상의 그루브(G)들을 구비하는 것도 가능하다.
도 6은 본 발명의 일 실시예에 따른 디스플레이 패널의 일부를 개략적으로 도시하는 단면도이다.
도 6에 도시된 바와 같이, 본 발명의 일 실시예에 따른 디스플레이 패널(10, 도 2 참조)은 표시요소층(20) 및 표시요소층(20) 상부에 위치하는 입력감지층(40)을 구비할 수 있다. 한편, 도 6에서는 도시를 생략하였으나, 입력감지층(40) 상부에는 도 2를 참조하여 전술한 광학기능층(50, 도 2 참조) 및/또는 커버 윈도우(60, 도 2 참조)가 더 배치될 수 있다.디스플레이 패널(10)이 구비하는 표시요소층(20)은 기판(100), 기판(100) 상에 위치하는 표시층(200) 및 표시층(200) 상에 위치하는 봉지층(300)을 포함할 수 있다. 디스플레이 패널(10)은 투과영역(TA)에 대응하는 패널 개구(10H)를 포함할 수 있다. 패널 개구(10H)는 기판(100), 표시층(200) 및 봉지층(300)을 관통하도록 형성될 수 있다.
기판(100)은 글래스, 금속 또는 고분자 수지를 포함할 수 있다. 만일 기판(100)이 플렉서블 또는 벤더블 특성을 갖는다면, 기판(100)은 예컨대 폴리에테르술폰(polyethersulphone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다. 물론 기판(100)은 각각 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 (실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등의) 무기물을 포함하는 배리어층을 가지는 다층구조로 형성될 수도 있는 등, 다양한 변형이 가능하다.
기판(100) 상에는 버퍼층(201)이 위치할 수 있다. 버퍼층(201)은 기판(100)의 상면의 평활성을 높이거나, 기판(100)의 외측 등으로부터의 불순물 또는 습기가 표시층으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다. 이러한 버퍼층(201)은 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등과 같은 무기물을 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다.
표시영역(DA)에서 기판(100) 상부에는 화소들 각각이 구비하는 화소회로(PC) 및 화소회로(PC)와 전기적으로 연결된 발광소자, 예컨대 유기발광 다이오드(OLED)가 배치될 수 있다.
화소회로(PC)는 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 박막트랜지스터(TFT)는 반도체층(Act), 게이트전극(GE), 소스전극(SE) 및 드레인전극(DE)을 포함할 수 있다.
반도체층(Act)은 채널영역과 채널영역 양측에 배치된 소스영역 및 드레인영역을 포함할 수 있다. 이러한 반도체층(Act)은 폴리 실리콘을 포함할 수 있다. 또는, 반도체층(Act)은 비정질(amorphous) 실리콘을 포함하거나, 산화물 반도체를 포함하거나, 유기 반도체 등을 포함할 수 있다.
게이트전극(GE)은 반도체층(Act)의 채널영역과 중첩하도록 배치된다. 게이트전극(GE)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 전술한 물질을 포함하는 단층 또는 다층 구조를 포함할 수 있다. 예컨대, 게이트전극(GE)은 Mo층 및/또는 Al층을 포함하거나, Mo층/Al층/Mo층의 3층 구조를 가질 수 있다.
반도체층(Act)과 게이트전극(GE) 사이에는 게이트절연층(203)이 배치될 수 있다. 게이트절연층(203)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단층 또는 다층 구조를 포함할 수 있다.
소스전극(SE) 및 드레인전극(DE)은 게이트전극(GE) 상부에 배치된 절연층 상에 배치될 수 있다. 일 실시예로, 소스전극(SE) 및 드레인전극(DE)은 스토리지 커패시터(Cst)의 상부 전극(CE2)을 덮는 제2층간절연층(207) 상에 배치될 수 있다. 소스전극(SE) 및 드레인전극(DE)은 컨택홀을 통해서 반도체층(Act)의 소스영역 또는 드레인영역에 전기적으로 연결될 수 있다. 이러한 소스전극(SE) 및 드레인전극(DE)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 다양한 도전성 물질을 포함하며 다양한 층 구조를 가질 수 있다. 예컨대, 소스전극(SE) 및 드레인전극(DE)은 Ti층 및/또는 Al층을 포함하거나, Ti층/Al층/Ti층의 3층 구조를 가질 수 있다. 구체적으로, 소스전극(SE) 및 드레인전극(DE) 각각은 순차로 적층된 제1도전층(e1), 제2도전층(e2) 및 제3도전층(e3)을 포함할 수 있다. 여기서 제1도전층(e1)은 티타늄(Ti)을 포함하고, 제2도전층(e2)은 알루미늄(Al)을 포함하고, 제3도전층(e3)은 티타늄(Ti)을 포함할 수 있다.
한편, 도 6을 참조하면, 데이터라인(DL)은 소스전극(SE) 및 드레인전극(DE)과 동일한 층 상에 배치되고, 소스전극(SE) 및 드레인전극(DE)과 동일한 물질을 포함할 수 있다. 다른 실시예로, 도 6과 달리, 데이터라인(DL)은 콘택메탈층(CM)과 동일한 층 상에 배치되고, 콘택메탈층(CM)과 동일한 물질을 포함할 수 있다.
소스전극(SE), 드레인전극(DE) 및/또는 데이터라인(DL)은 무기층(208)으로 덮일 수 있다. 무기층(208)은 표시영역(DA)으로부터 중간영역(MA)까지 연장될 수 있다. 무기층(208)은 중간영역(MA)에 배치된 그루브(G)를 구성하는 개구를 가질 수 있다. 이러한 무기층(208)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단층 또는 다층 구조를 포함할 수 있다.
스토리지 커패시터(Cst)는 제1층간절연층(205)을 사이에 두고 중첩하는 하부 전극(CE1)과 상부 전극(CE2)을 포함할 수 있다. 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩될 수 있다. 이와 관련하여, 도 6은 박막트랜지스터(TFT)의 게이트전극(GE)이 스토리지 커패시터(Cst)의 하부 전극(CE1)인 것을 도시하고 있다. 다른 실시예로, 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩하지 않을 수 있다. 스토리지 커패시터(Cst)는 제2층간절연층(207)으로 커버될 수 있다. 스토리지 커패시터(Cst)의 상부 전극(CE2)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층일 수 있다.
제1층간절연층(205) 및/또는 제2층간절연층(207)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다. 제1층간절연층(205) 및 제2층간절연층(207)은 전술한 물질을 포함하는 단층 또는 다층 구조를 포함할 수 있다.
박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함하는 화소회로(PC)는 제1유기절연층(209)으로 커버될 수 있다. 제1유기절연층(209)은 상면이 대략 편평한 면을 포함할 수 있다.
화소회로(PC)는 제1전극(예컨대, 애노드, 221)과 전기적으로 연결될 수 있다. 예를 들어, 도 6에 도시된 바와 같이 박막트랜지스터(TFT)와 제1전극(221) 사이에는 콘택메탈층(CM)이 개재될 수 있다. 콘택메탈층(CM)은 제1유기절연층(209)에 형성된 콘택홀을 통해 박막트랜지스터(TFT)와 접속할 수 있으며, 제1전극(221)은 콘택메탈층(CM) 상의 제2유기절연층(211)에 형성된 콘택홀을 통해 콘택메탈층(CM)에 접속할 수 있다. 콘택메탈층(CM)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
제1유기절연층(209) 및/또는 제2유기절연층(211)은 Polystyrene(PS) 또는 Polymethylmethacrylate(PMMA) 등과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다. 일 실시예로, 제1유기절연층(209) 및/또는 제2유기절연층(211)은 폴리이미드를 포함할 수 있다.
제1전극(221)은 제2유기절연층(211) 상에 형성될 수 있다. 제1전극(221)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 또한, 제1전극(221)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 일 실시예로, 제1전극(221)은 순차로 적층된 ITO층/Ag층/ITO층의 3층 구조로 형성될 수 있다.
제1전극(221) 상에는 화소정의막(215)이 형성될 수 있다. 화소정의막(215)은 제1전극(221)의 상면을 노출하는 개구를 포함하되, 제1전극(221)의 가장자리를 커버할 수 있다. 화소정의막(215)은 유기 절연물을 포함할 수 있다. 또는, 화소정의막(215)은 실리콘나이트라이드나 실리콘옥시나이트라이드, 또는 실리콘옥사이드와 같은 무기 절연물을 포함할 수 있다. 또는, 화소정의막(215)은 유기절연물 및 무기절연물을 포함할 수 있다.
중간층(222)은 발광층(222b)을 포함한다. 중간층(222)은 발광층(222b)의 아래에 배치된 제1공통층(222a) 및/또는 발광층(222b)의 위에 배치된 제2공통층(222c)을 포함할 수 있다. 발광층(222b)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다.
제1공통층(222a)은 단층 또는 다층일 수 있다. 예를 들어 제1공통층(222a)이 고분자 물질로 형성되는 경우, 제1공통층(222a)은 단층 구조인 홀 수송층(HTL: Hole Transport Layer)으로서, 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(3,4)-ethylene-dihydroxy thiophene)이나 폴리아닐린(PANI: polyaniline)으로 형성할 수 있다. 제1공통층(222a)이 저분자 물질로 형성되는 경우, 제1공통층(222a)은 홀 주입층(HIL: Hole Injection Layer) 및/또는 홀 수송층(HTL)을 포함할 수 있다.
제2공통층(222c)은 선택적(optional)이다. 예를 들어, 제1공통층(222a)과 발광층(222b)을 고분자 물질로 형성하는 경우, 제2공통층(222c)을 형성하는 것이 바람직하다. 제2공통층(222c)은 단층 또는 다층일 수 있다. 제2공통층(222c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
중간층(222) 중 발광층(222b)은 표시영역(DA)에서 각 화소마다 배치될 수 있다. 발광층(222b)은 제1전극(221)과 대응하도록 패터닝될 수 있다. 발광층(222b)과 달리, 중간층(222) 중 제1공통층(222a) 및/또는 제2공통층(222c)은 표시영역(DA)뿐만 아니라 중간영역(MA)에도 위치하며 기판(100) 상에 일체로 형성될 수 있다.
제2전극(예컨대, 캐소드, 223)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예를 들어, 제2전극(223)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 제2전극(223)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 제2전극(223)은 표시영역(DA)뿐만 아니라 중간영역(MA) 상에도 일체로 형성될 수 있다. 제1공통층(222a), 제2공통층(222c) 및 제2전극(223)은 열 증착법에 의해 형성될 수 있다.
일 실시예로, 제2전극(223) 상에는 캐핑층(미도시)이 위치할 수 있다. 캐핑층(230)은 LiF층을 포함할 수 있으며, 열 증착법에 의해 형성될 수 있다.
중간층(222)이 포함하는 공통층들(222a, 222c) 및/또는 제2전극(223)은 표시영역(DA)으로부터 중간영역(MA)까지 연장될 수 있다. 즉, 중간층(222) 및/또는 제2전극(223)은 표시영역(DA) 및 중간영역(MA)의 전면에 걸쳐서 배치될 수 있다. 이러한 공통층들(222a, 222c)의 적어도 일부 및/또는 제2전극(223)은 중간영역(MA)에 배치된 그루브(G)에 의해 단절(또는 분리)될 수 있다. 이에 대한 상세한 설명은 후술한다.
화소정의막(215) 상에는 스페이서(217)가 형성될 수 있다. 스페이서(217)는 폴리이미드와 같은 유기 절연물을 포함할 수 있다. 또는, 스페이서(217)는 무기 절연물을 포함하거나, 유기절연물 및 무기절연물을 포함할 수 있다.
스페이서(217)는 화소정의막(215)과 다른 물질을 포함하거나, 화소정의막(215)과 동일한 물질을 포함할 수 있다. 일 실시예로, 화소정의막(215) 및 스페이서(217)는 폴리이미드를 포함할 수 있다. 화소정의막(215)과 스페이서(217)는 하프톤 마스크를 이용한 마스크 공정에서 함께 형성될 수 있다.
유기발광 다이오드(OLED)는 봉지층(300)으로 커버될 수 있다. 봉지층(300)은 적어도 하나의 유기봉지층 및 적어도 하나의 무기봉지층을 포함할 수 있다. 일 실시예로, 도 6은 봉지층(300)이 제1 및 제2무기봉지층(310, 330) 및 이들 사이에 개재된 유기봉지층(320)을 포함하는 것을 도시한다.
제1무기봉지층(310) 및 제2무기봉지층(330)은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 중 하나 이상의 무기물을 포함할 수 있다. 제1무기봉지층(310) 및 제2무기봉지층(330)은 전술한 물질을 포함하는 단일 층 또는 다층일 수 있다. 유기봉지층(320)은 폴리머 계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 유기봉지층(320)은 아크릴레이트를 포함할 수 있다.
도 6의 중간영역(MA)을 참조하면, 중간영역(MA)에는 격벽(PW)이 위치할 수 있다. 격벽(PW)은 순차로 적층된 복수의 격벽층들을 포함할 수 있다. 일 실시예로, 도 6에 도시된 바와 같이, 격벽(PW)은 제1격벽층(PW1), 제2격벽층(PW2) 및 제3격벽층(PW3)을 포함할 수 있다. 제1격벽층(PW1)은 제1유기절연층(209)과 동일한 물질을 포함하며 동일한 층 구조를 가질 수 있고 동일한 공정에서 함께 형성될 수 있으며, 제2격벽층(PW2)은 제2유기절연층(211)과 동일한 물질을 포함하며 동일한 층 구조를 가질 수 있고 동일한 공정에서 함께 형성될 수 있으며, 제3격벽층(PW3)은 화소정의막(215) 및/또는 스페이서(217)와 동일한 물질을 포함하며 동일한 층 구조를 가질 수 있고 동일한 공정에서 함께 형성될 수 있다.
격벽(PW)은 그루브(G)와 이격되어 배치될 수 있다. 또한, 격벽(PW)은 그루브(G)와 마찬가지로 평면도 상에서 투과영역(TA)을 전체적으로 둘러쌀 수 있다.
중간영역(MA)에는 하나 이상의 그루브(G)가 중간영역(MA)에 배치될 수 있다. 그루브(G)는 중간영역(MA)에 배치되며 순차로 적층된 제1서브층(sML1), 제2서브층(sML2) 및 제3서브층(sML3)을 갖는 금속층(ML)의 제1개구(OP1, 도 7 참조) 및 금속층(ML)을 덮는 무기층(208)의 제2개구(OP2, 도 7 참조)를 포함할 수 있다. 그루브(G)의 세부 구조에 대한 상세한 설명은 도 7을 참조하여 후술한다.
한편, 도 6에서는 금속층(ML)이 제2층간절연층(207) 상에 위치하는 경우를 도시하고 있으나 이에 제한되는 것은 아니다. 예컨대, 금속층(ML)은 기판(100) 상에 위치하거나, 버퍼층(201) 상에 위치하거나, 게이트절연층(203) 상에 위치하거나, 제1층간절연층(205) 상에 위치할 수 있다.
일 실시예로, 그루브(G)는 중간영역(MA)에서 격벽(PW)과 표시영역(DA) 사이 및/또는 격벽(PW)과 투과영역(TA) 사이에 배치될 수 있다. 이와 관련하여 도 6에서는 그루브(G)가 격벽(PW)과 표시영역(DA) 사이 및 격벽(PW)과 투과영역(TA) 사이 각각에 배치된 것을 도시하고 있으나 이에 제한되는 것은 아니다. 예컨대, 그루브(G)는 격벽(PW)과 표시영역(DA) 사이에만 배치되거나, 격벽(PW)과 투과영역(TA) 사이에만 배치될 수 있다.
또한, 중간영역(MA)에 배치되는 그루브(G)의 개수에는 제한이 없다. 이와 관련하여 도 6에서는 그루브(G)가 격벽(PW)과 표시영역(DA) 사이 및 격벽(PW)과 투과영역(TA) 사이 각각에 1개씩 배치된 것을 도시하고 있으나 이제 제한되는 것은 아니다. 예컨대, 그루브(G)는 격벽(PW)과 표시영역(DA) 사이 및/또는 격벽(PW)과 투과영역(TA) 사이에 2개 이상이 배치될 수 있다.
중간층(222)이 포함하는 공통층들의 일부 및 제2전극(223)은 중간영역(MA)에 배치된 그루브(G)에 의해 단절(또는 분리)될 수 있다. 예컨대, 제1공통층(222a), 제2공통층(222c) 및/또는 제2전극(223)은 그루브(G)에 의해 단절될 수 있다.
봉지층(300)은 중간영역(MA)에도 위치할 수 있다. 제1 및 제2무기봉지층(310, 330)은 전술한 제1공통층(222a), 제2공통층(222c), 제2전극(223) 및/또는 캐핑층보다 스텝 커버리지가 상대적으로 우수할 수 있다. 제1 및 제2무기봉지층(310, 330)은 도 6에 도시된 바와 같이 연속적으로 형성될 수 있다. 예를 들어, 제1 및 제2무기봉지층(310, 330)은 그루브(G)의 형상에 따라 그루브(G)의 내측면 및/또는 바닥면을 연속적으로 그리고 전체적으로 커버할 수 있다. 이러한 제1 및 제2무기봉지층(310, 330)은 화학기상증착법에 의해 형성될 수 있다.
표시요소층(20) 상부에는 입력감지층(40)이 위치할 수 있다.
입력감지층(40)은 순차로 적층된 제1절연층(410), 제2절연층(420), 제3절연층(440) 및 제4절연층(460)을 포함할 수 있다. 또한, 입력감지층(40)은 제2절연층(420)과 제3절연층(440) 사이의 제1도전층(430) 및 제3절연층(440)과 제4절연층(460) 사이의 제2도전층(450)을 포함할 수 있다. 제1도전층(430) 및/또는 제2도전층(450)은 터치 입력을 센싱하기 위한 터치전극들 및 터치전극들에 연결된 트레이스라인들을 포함할 수 있다.
제1절연층(410), 제2절연층(420), 제3절연층(440) 및 제4절연층(460)은 표시영역(DA) 및 중간영역(MA)에 위치하도록 일체로 형성될 수 있다. 이러한 제1절연층(410), 제2절연층(420) 및 제3절연층(440)은 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있고, 제4절연층(460)은 유기절연물을 포함할 수 있다. 예를 들어, 제4절연층(460)은 유기절연물은 포토레지스트(네거티브 또는 포지티브)이거나 폴리머(polymer) 계열의 유기물 등을 포함할 수 있다.
제1도전층(430) 및/또는 제2도전층(450)은 금속 또는 투명한 도전성 산화물(TCO)을 포함할 수 있다. 일부 실시예에서, 제1도전층(430) 및/또는 제2도전층(450)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있다.
평탄화층(415)은 유기절연층일 수 있다. 평탄화층(415)은 폴리머 계열의 물질을 포함할 수 있다. 예를 들어, 평탄화층(415)은 실리콘계 수지, 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 평탄화층(415)은 유기봉지층(320)과 다른 물질을 포함할 수 있다.
유기봉지층(320)은 격벽(PW)의 일측에 위치하며, 중간영역(MA) 중 유기봉지층(320)으로 커버되지 않는 영역은 평탄화층(415)으로 커버될 수 있다. 유기봉지층(320)의 일부분은 평탄화층(415)과 중첩할 수 있다. 평탄화층(415)은 중간영역(MA)에서 유기봉지층(320)으로 커버되지 않는 영역에 위치함으로써, 패널 개구(10H) 주변에서 디스플레이 패널(10)의 편평도를 증가시킬 수 있다. 이에 따라 디스플레이 패널(10) 상의 입력감지층(40) 및/또는 광학기능층(50)이 박리되는 등의 문제를 방지할 수 있다.
평탄화층(415)은 중간영역(MA)에서 제2무기봉지층(330), 제1절연층(410), 제2절연층(420), 제3절연층(440) 및 제4절연층(460) 중 어느 두 절연층 사이에 개재될 수 있다. 일 실시예로, 도 6에 도시된 바와 같이, 평탄화층(415)은 중간영역(MA)에서 제1절연층(410)과 제2절연층(420) 사이에 개재될 수 있다. 이 경우, 서로 중첩하는 유기봉지층(320)과 평탄화층(415) 사이에는 제2무기봉지층(330) 및 제1절연층(410)이 개재될 수 있다. 다른 실시예로, 평탄화층(415)은 중간영역(MA)에서 제3절연층(440)과 제4절연층(460) 사이에 개재될 수 있다. 이 경우, 제1 내지 제3절연층(410, 420, 440)은 그루브(G)들을 커버하는 봉지층(300)의 상면을 덮을 수 있다.
도 7은 본 발명의 일 실시예에 따른 디스플레이 패널이 구비하는 그루브를 확대하여 개략적으로 도시하는 단면도이다. 도 7은 도 6의 A 부분을 확대하여 도시하는 단면도에 대응한다.
도 7에 도시된 바와 같이, 본 발명의 일 실시예에 따른 디스플레이 패널이 구비하는 그루브(G)는 금속층(ML)의 제1개구(OP1) 및 금속층(ML)을 덮는 무기층(208)의 제2개구(OP2)를 포함할 수 있다.
금속층(ML)은 제1서브층(sML1), 제2서브층(sML2) 및 제3서브층(sML3)이 순차로 적층된 3층 구조를 가질 수 있다. 또한, 제1서브층(sML1), 제2서브층(sML2) 및 제3서브층(sML3) 각각은 금속층(ML)의 제1개구(OP1)를 형성하는 개구를 가질 수 있다. 구체적으로, 제1서브층(sML1)은 제1-1개구(OP1-1)를 갖고, 제2서브층(sML2)은 제1-1개구(OP1-1)와 중첩하는 제1-2개구(OP1-2)를 갖고, 제3서브층(sML3)은 제1-1개구(OP1-1) 및 제1-2개구(OP1-2)와 중첩하는 제1-3개구(OP1-3)를 가질 수 있다. 즉, 금속층(ML)의 제1개구(OP1)는 서로 중첩하는 제1서브층(sML1)의 제1-1개구(OP1-1), 제2서브층(sML2)의 제1-2개구(OP1-2) 및 제3서브층(sML3)의 제1-3개구(OP1-3)를 포함할 수 있다.
일 실시예로, 금속층(ML)은 전술한 소스전극(SE, 도 6 참조) 및 드레인전극(DE, 도 6 참조)과 동일한 층 구조를 가지며 동일한 물질을 포함할 수 있고 동일한 공정에서 함께 형성될 수 있다. 구체적으로, 금속층(ML)은 순차로 적층된 제1서브층(sML1), 제2서브층(sML2) 및 제3서브층(sML3)을 갖고, 소스전극(SE) 및 드레인전극(DE)은 제1도전층(e1), 제2도전층(e2) 및 제3도전층(e3)을 가질 수 있다. 예컨대, 제1서브층(sML1)과 제1도전층(e1)은 티타늄(Ti)을 포함하고, 제2서브층(sML2)과 제2도전층(e2)은 알루미늄(Al)을 포함하고, 제3서브층(sML3)과 제3도전층(e3)은 티타늄(Ti)을 포함할 수 있다.
그루브(G)는 각각 그루브(G)를 덮는 중간층(222)이 포함하는 공통층들(222a, 222c) 및/또는 제2전극(223)을 단절시킬 수 있는 형상을 갖는다. 구체적으로, 그루브(G)의 제1개구(OP1)가 형성된 금속층(ML)은 제1개구(OP1) 내측면에 오목부(또는 언더컷 구조)를 구비하고, 그루브(G)의 제2개구(OP2)가 형성된 무기층(208)은 그루브(G)의 양측에 배치된 한 쌍의 팁을 구비한다. 그루브(G)를 덮는 중간층(222)이 포함하는 공통층들(222a, 222c) 및/또는 제2전극(223)은 금속층(ML)의 오목부(또는 언더컷 구조) 또는 무기층(208)의 팁에 의해 단절될 수 있다.
금속층(ML)의 오목부(또는 언더컷 구조)는 제2서브층(sML2)에 형성될 수 있다. 제2서브층(sML2)의 제1-2개구(OP1-2)의 중심 방향의 내측면은 제1서브층(sML1)의 제1-1개구(OP1-1)의 중심 방향의 내측면 및 제3서브층(sML3)의 제1-3개구(OP1-3)의 중심 방향의 내측면보다 제1개구(OP1)의 중심에서 멀어지는 방향으로 함몰된 오목부를 가질 수 있다. 즉, 기판(100, 도 6 참조)에 수직인 방향에서 바라볼 시, 제1-2개구(OP1-2)의 면적은 제2서브층(sML2)의 상면에서 제2서브층(sML2)의 중심부로 갈수록 커지다가, 제2서브층(sML2)의 중심부에서 제2서브층(sML2)의 하면으로 갈수록 작아질 수 있다.
일 실시예로, 제2서브층(sML2)의 상면의 제1-2개구(OP1-2)의 중심 방향의 에지는 제3서브층(sML3)의 하면의 제1-3개구(OP1-3)의 중심 방향의 에지와 일치할 수 있다. 또한, 제2서브층(sML2)의 하면의 제1-2개구(OP1-2)의 중심 방향의 에지는 제1서브층(sML1)의 상면의 제1-1개구(OP1-1)의 중심 방향의 에지와 일치할 수 있다.
또한, 기판(100)에 수직인 방향에서 바라볼 시, 제3서브층(sML3)의 제1-3개구(OP1-3)의 면적은 제1서브층(sML1)의 제1-1개구(OP1-1)의 면적보다 클 수 있다. 즉, 제1-3개구(OP1-3)의 너비(W2)는 제1서브층(sML1)의 제1-1개구(OP1-1)의 너비(W1)보다 클 수 있다. 여기서 "개구의 너비"는 개구가 형성된 층의 하면의 내측 에지들 간의 거리를 의미한다.
일 실시예로, 제3서브층(sML3)의 상면의 제1-3개구(OP1-3)의 중심 방향의 에지는 무기층(208)의 제2개구(OP2)의 중심 방향의 에지와 일치할 수 있다. 또한, 제3서브층(sML3)의 제1-3개구(OP1-3)의 중심 방향의 내측면은 무기층(208)의 제2개구(OP2)의 중심 방향의 내측면과 단차가 없을 수 있다.
전술한 구조를 갖는 그루브(G)는 중간층(222, 도 6 참조) 및 제2전극(223)을 형성하는 공정 전에 형성될 수 있다. 기판(100, 도 6 참조) 상에 형성된 층들 중 유기물을 포함하는 층은 수분이 진행하는 경로가 될 수 있다. 예를 들어, 투과영역(TA, 도 6 참조)에서 유입된 수분은 기판(100) 상에 형성된 유기물층을 통해 기판(100)의 상면과 나란한 방향을 따라 표시영역(DA)으로 침투할 수 있다. 본 발명의 실시예들에 따르면 그루브(G)에 의해 유기물층, 예를 들어 제1공통층(222a) 및/또는 제2공통층(222c)이 단절되거나 분리될 수 있다. 제1공통층(222a) 및/또는 제2공통층(222c)은 열 증착법에 의해 형성될 수 있으며, 제1공통층(222a) 및/또는 제2공통층(222c)의 증착 시 그루브(G)에 의해 제1공통층(222a) 및/또는 제2공통층(222c)은 단절되어 불연속적으로 형성될 수 있다. 유사하게, 제2전극(223) 및/또는 캐핑층도 열 증착법에 형성될 수 있으며, 그루브(G)에 의해 단절되어 불연속적으로 형성될 수 있다.
한편, 상대적으로 스텝 커버리지가 우수한 제1무기봉지층(310), 제2무기봉지층(330) 및 제1절연층(410)은 그루브(G)에 의해 단절되지 않고 그루브(G)의 형상을 따라 연속적으로 형성될 수 있다. 구체적으로, 제1무기봉지층(310), 제2무기봉지층(330) 및 제1절연층(410)은 표시영역(DA, 도 6 참조)으로부터 중간영역(MA)으로 연장되며, 무기층(208)의 상면, 무기층(208)의 내측면, 금속층(ML)의 내측면 및 그루브(G)의 바닥면을 연속적으로 덮을 수 있다.
도 8 내지 도 12는 본 발명의 일 실시예에 따른 디스플레이 패널의 제조방법을 순차적으로 도시하는 단면도들이다. 도 8 내지 도 12는 편의상 그루브(G)가 배치된 부분을 확대하여 도시한 것인 바, 도 8 내지 도 12에 도시되지 않은 부분의 구성들의 적어도 일부는 도 8 내지 도 12에 도시된 부분의 구성들과 함께 형성될 수 있다.
본 발명의 일 실시예에 따른 디스플레이 패널의 제조방법은 그루브를 형성하는 단계 및 발광소자를 형성하는 단계를 포함할 수 있다.
또한, 그루브를 형성하는 단계는, 기판(100, 도 6 참조)의 중간영역(MA, 도 6 참조)에 제1개구(OP1)를 갖는 금속층(ML)을 형성하는 단계, 금속층(ML) 상에 제3서브층(sML3)의 일부를 노출시키는 제2개구(OP2)를 갖는 무기층(208)을 형성하는 단계, 제2개구(OP2)에 의해 노출된 제3서브층(sML3)을 식각하는 단계 및 제2서브층(sML2)이 오목부를 갖도록 제2서브층(sML2)을 식각하는 단계를 포함할 수 있다.
또한, 발광소자를 형성하는 단계는 기판(100)의 중간영역(MA)을 둘러싸는 표시영역(DA, 도 6 참조)에 제1전극(221), 제2전극(223) 및 제1전극(221)과 제2전극(223) 사이에 위치하는 중간층(222, 도 6 참조)을 형성하는 단계를 포함할 수 있다.
먼저 도 8에 도시된 바와 같이, 기판(100)의 투과영역(TA)을 둘러싸는 중간영역(MA)에 순차로 적층된 제1서브층(sML1), 제2서브층(sML2) 및 제3서브층(sML3)을 갖는 금속층(ML)을 형성하고, 그루브(G)가 배치될 부분에 대응하여 제1개구(OP1)를 형성한다. 여기서 제1개구(OP1)는 서로 중첩하는 제1서브층(sML1)의 제1-1개구(OP1-1), 제2서브층(sML2)의 제1-2개구(OP1-2) 및 제3서브층(sML3)의 제1-3개구(OP1-3)를 포함한다.
한편, 도 8에서는 도시가 생략되었으나, 금속층(ML)을 형성하는 공정에서 표시영역(DA, 도 6 참조)에는 소스전극(SE, 도 6 참조) 및 드레인전극(DE, 도 6 참조) 이 동시에 형성될 수 있다. 이 경우, 금속층(ML), 소스전극(SE) 및 드레인전극(DE) 은 동일한 층 구조를 가지며 동일한 물질을 포함할 수 있다. 예컨대, 금속층(ML)은 순차로 적층된 제1서브층(sML1), 제2서브층(sML2) 및 제3서브층(sML3)을 갖고, 소스전극(SE) 및 드레인전극(DE)은 제1도전층(e1, 도 6 참조), 제2도전층(e2, 도 6 참조) 및 제3도전층(e3, 도 6 참조)을 가질 수 있다. 이때, 제1서브층(sML1)과 제1도전층(e1)은 티타늄(Ti)을 포함하고, 제2서브층(sML2)과 제2도전층(e2)은 알루미늄(Al)을 포함하고, 제3서브층(sML3)과 제3도전층(e3)은 티타늄(Ti)을 포함할 수 있다.
이어서 도 9에 도시된 바와 같이, 금속층(ML)의 적어도 일부를 덮는 무기층(208)을 형성한다. 무기층(208)은 금속층(ML)의 측면 및 금속층(ML)의 상면의 일부를 덮는다. 무기층(208)은 금속층(ML)의 상면, 즉, 제3서브층(sML3)의 상면의 일부를 노출시키는 제2개구(OP2)를 갖는다. 제2개구(OP2)는 제1개구(OP1)와 중첩한다.
한편, 도 9에서는 도시가 생략되었으나, 무기층(208)은 표시영역(DA, 도 6 참조)까지 연장되어 소스전극(SE, 도 6 참조) 및 드레인전극(DE, 도 6 참조)을 덮도록 형성될 수 있다.
이어서 도 10에 도시된 바와 같이, 제2개구(OP2)에 의해 노출된 제3서브층(sML3)을 식각한다.
제3서브층(sML3)의 일부를 식각하는 공정은 무기층(208)을 형성한 후에 수행되는 후속 공정들 중 어느 하나와 동시에 수행될 수 있다. 예컨대, 제2개구(OP2)에 의해 노출된 제3서브층(sML3)은 전술한 콘택메탈층(CM, 도 6 참조)을 에칭하는 공정 수행 시에 식각액(etchant)에 노출되어 식각될 수 있다. 즉, 제3서브층(sML3)과 콘택메탈층(CM)은 하나의 공정에서 동시에 식각될 수 있다.
한편, 제3서브층(sML3) 중 제2개구(OP2)에 의해 노출되지 않고 무기층(208)으로 커버된 부분은 무기층(208)에 의해 마스킹되어 식각액(etchant)에 노출되지 않음으로써 보존될 수 있다. 즉, 무기층(208)은 제3서브층(sML3)의 일부를 식각하는 공정에서 마스크 역할을 수행할 수 있다.
무기층(208)이 마스크 역할을 수행함으로써 금속층(ML)과 무기층(208)이 정렬(align)될 수 있다. 또한, 무기층(208)은 금속층(ML)의 상면의 에지와 정렬된 한 쌍의 팁을 가질 수 있다. 이러한 무기층(208)이 갖는 한 쌍의 팁은 후속하는 제2서브층(sML2)을 식각하여 오목부(또는 언더컷 구조)를 형성하는 공정에서 오목부(또는 언더컷 구조)가 보다 뚜렷하게 형성되도록 하는 역할을 할 수 있다. 한편, 본 공정은 콘택메탈층(CM)을 패터닝하는 공정과 동시에 수행되는 바, 금속층(ML)과 무기층(208)의 정렬(align)을 위한 별도의 공정을 수행할 필요가 없게 되어 공정의 효율성이 향상될 수 있다.
일 실시예로, 제3서브층(sML3)의 상면의 제1-3개구(OP1-3)의 중심 방향의 에지는 무기층(208)의 제2개구(OP2)의 중심 방향의 에지와 일치하도록 형성될 수 있다. 제3서브층(sML3)의 제1-3개구(OP1-3)의 중심 방향의 내측면은 무기층(208)의 제2개구(OP2)의 중심 방향의 내측면과 단차가 없을 수 있다.
한편, 도 10을 참조하면, 본 공정에서 제3서브층(sML3) 하부에 위치하는 제2서브층(sML2)의 내측면의 일부도 식각될 수 있다.
이어서 도 11에 도시된 바와 같이, 제2서브층(sML2)의 내측면이 제1서브층(sML1)의 내측면 및 제3서브층(sML3)의 내측면보다 제1개구(OP1)의 중심에서 멀어지는 방향으로 함몰된 오목부를 갖도록, 제2서브층(sML2)을 식각한다.
제2서브층(sML2)의 내측면을 식각하는 공정은 전술한 제3서브층(sML3)의 일부를 식각하는 공정 후에 수행되는 후속 공정들 중 어느 하나와 동시에 수행될 수 있다. 예컨대, 제2서브층(sML2)의 내측면은 전술한 발광소자의 제1전극(221)을 에칭하는 공정 수행 시에 식각액에 노출되어 식각될 수 있다. 즉, 제2서브층(sML2)은 제1전극(221)과 하나의 공정에서 동시에 식각될 수 있다.
한편, 제2서브층(sML2)과 달리, 제1서브층(sML1) 및 제3서브층(sML3)은 식각비 차이로 인하여 식각되지 않고 보존될 수 있다. 이를 위해 제2서브층(sML2)은 제1서브층(sML1) 및 제3서브층(sML3)과 상이한 물질을 포함할 수 있다. 예컨대, 제2서브층(sML2)은 식각률(etch rate)이 상대적으로 높은 알루미늄(Al)을 포함하고, 제1서브층(sML1) 및 제3서브층(sML3)은 식각률(etch rate)이 상대적으로 낮은 티타늄(Ti)을 포함할 수 있다.
이와 같이 제2서브층(sML2)은 제1전극(221)을 패터닝하는 공정에서 제1전극(221)과 동시에 에칭되어 오목한 형상을 갖게 되는 바, 그루브(G)의 오목부(또는 언더컷 구조)를 형성하기 위한 별도의 공정을 수행할 필요가 없게 되어 공정의 효율성이 향상될 수 있다.
일 실시예로, 제2서브층(sML2)의 상면의 제1-2개구(OP1-2)의 중심 방향의 에지는 제3서브층(sML3)의 하면의 제1-3개구(OP1-3)의 중심 방향의 에지와 일치할 수 있다. 또한, 제2서브층(sML2)의 하면의 제1-2개구(OP1-2)의 중심 방향의 에지는 제1서브층(sML1)의 상면의 제1-1개구(OP1-1)의 중심 방향의 에지와 일치할 수 있다.
또한, 기판(100)에 수직인 방향에서 바라볼 시, 제3서브층(sML3)의 제1-3개구(OP1-3)의 면적은 제1서브층(sML1)의 제1-1개구(OP1-1)의 면적보다 클 수 있다. 즉, 제1-3개구(OP1-3)의 너비(W2)는 제1서브층(sML1)의 제1-1개구(OP1-1)의 너비(W1)보다 클 수 있다. 여기서 "개구의 너비"는 개구가 형성된 층의 하면의 내측 에지들 간의 거리를 의미한다.
이어서 도 12에 도시된 바와 같이, 중간층(222, 도 6 참조), 제2전극(223) 및 봉지층(300)을 순차적으로 형성한다. 중간층(222)은 제1공통층(222a) 및/또는 제2공통층(222c)을 포함할 수 있고, 봉지층(300)은 제1무기봉지층(310), 유기봉지층(320) 및 제2무기봉지층(330)을 포함할 수 있다.
제1공통층(222a) 및/또는 제2공통층(222c)은 열 증착법에 의해 형성될 수 있으며, 제1공통층(222a) 및/또는 제2공통층(222c)의 증착 시 그루브(G)에 의해 제1공통층(222a) 및/또는 제2공통층(222c)은 단절되어 불연속적으로 형성될 수 있다. 유사하게, 제2전극(223) 및/또는 캐핑층(미도시)층도 열 증착법에 의해 형성될 수 있으며, 그루브(G)에 의해 단절되어 불연속적으로 형성될 수 있다.
한편, 상대적으로 스텝 커버리지가 우수한 제1 및 제2무기봉지층(310, 330)은 그루브(G)에 의해 단절되지 않고 그루브(G)의 형상을 따라 연속적으로 형성될 수 있다. 구체적으로, 제1 및 제2무기봉지층(310, 330)은 표시영역(DA, 도 6 참조)으로부터 중간영역(MA)으로 연장되며, 무기층(208)의 상면, 무기층(208)의 내측면, 금속층(ML)의 내측면 및 그루브(G)의 바닥면을 연속적으로 덮도록 형성될 수 있다.
이어서 도 12에는 도시가 생략되었으나, 봉지층(300) 상에 전술한 입력감지층(40), 광학기능층(50) 및/또는 커버 윈도우(60)를 형성하는 단계를 더 포함할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 디스플레이 장치
10: 디스플레이 패널
100: 기판
208: 무기층
221: 제1전극
222: 중간층
222a, 222c: 제1공통층, 제2공통층
222b: 발광층
223: 제2전극
300: 봉지층
310, 330: 제1무기봉지층, 제2무기봉지층
320: 유기봉지층
G: 그루브
ML: 금속층
sML1, sML2, sML3: 제1서브층, 제2서브층, 제3서브층
e1, e2, e3: 제1도전층, 제2도전층, 제3도전층
OP1, OP2: 제1개구, 제2개구
OP1-1, OP1-2, OP1-3: 제1-1개구, 제1-2개구, 제1-3개구

Claims (20)

  1. 투과영역, 상기 투과영역을 둘러싸는 표시영역 및 상기 투과영역과 상기 표시영역 사이의 중간영역을 포함하는, 기판;
    상기 표시영역에 위치하는 발광소자; 및
    상기 중간영역에 위치하고, 순차로 적층된 제1서브층, 제2서브층 및 제3서브층을 갖는 금속층의 제1개구와 상기 금속층을 덮는 무기층의 제2개구를 포함하는, 그루브;
    를 구비하고,
    상기 제1개구는 서로 중첩하는 상기 제1서브층의 제1-1개구, 상기 제2서브층의 제1-2개구, 상기 제3서브층의 제1-3개구를 포함하고,
    상기 제2서브층의 내측면은 상기 제1서브층의 내측면 및 상기 제3서브층의 내측면보다 상기 제1개구의 중심에서 멀어지는 방향으로 함몰된 오목부를 갖는, 디스플레이 패널.
  2. 제1항에 있어서,
    상기 발광소자는 제1전극, 제2전극 및 상기 제1전극과 상기 제2전극 사이에 위치하는 중간층을 갖고,
    상기 중간층이 포함하는 적어도 하나의 공통층은 상기 그루브에 의해 단절되는, 디스플레이 패널.
  3. 제1항에 있어서,
    상기 제2서브층의 상면의 상기 제1-2개구의 중심 방향의 에지는 상기 제3서브층의 하면의 상기 제1-3개구의 중심 방향의 에지와 일치하고,
    상기 제2서브층의 하면의 상기 제1-2개구의 중심 방향의 에지는 상기 제1서브층의 상면의 상기 제1-1개구의 중심 방향의 에지와 일치하는, 디스플레이 패널.
  4. 제3항에 있어서,
    상기 제1-3개구의 너비는 상기 제1-1개구의 너비보다 큰, 디스플레이 패널.
  5. 제3항에 있어서,
    상기 제3서브층의 상면의 상기 제1-3개구의 중심 방향의 에지는 상기 무기층의 하면의 상기 제2개구의 중심 방향의 에지와 일치하는, 디스플레이 패널.
  6. 제1항에 있어서,
    상기 표시영역에 위치하고, 상기 발광소자와 전기적으로 연결되는, 박막트랜지스터;를 더 구비하고,
    상기 박막트랜지스터의 소스전극 및 드레인전극은 각각 순차로 적층된 제1도전층, 제2도전층 및 제3도전층을 포함하는, 디스플레이 패널.
  7. 제6항에 있어서,
    상기 제1서브층과 상기 제1도전층은 동일한 물질을 포함하고,
    상기 제2서브층과 상기 제2도전층은 동일한 물질을 포함하고,
    상기 제3서브층과 상기 제3도전층은 동일한 물질을 포함하는, 디스플레이 패널.
  8. 제7항에 있어서,
    상기 무기층은 상기 표시영역까지 연장되어 상기 소스전극 및 상기 드레인전극을 덮는, 디스플레이 패널.
  9. 제1항에 있어서,
    상기 발광소자를 덮고, 적어도 하나의 무기봉지층을 포함하는, 봉지층;을 더 구비하고,
    상기 적어도 하나의 무기봉지층은 상기 표시영역으로부터 상기 중간영역으로 연장되어 상기 무기층의 상면, 상기 무기층의 내측면, 상기 금속층의 내측면 및 상기 그루브의 바닥면을 연속적으로 덮는, 디스플레이 패널.
  10. 제1항에 있어서,
    상기 중간영역에 위치하는 격벽;을 더 구비하고,
    상기 그루브는 상기 격벽과 상기 표시영역 사이 및 상기 격벽과 상기 투과영역 사이 중 적어도 하나에 위치하는, 디스플레이 패널.
  11. 기판의 투과영역을 둘러싸는 중간영역에, 순차로 적층된 제1서브층, 제2서브층 및 제3서브층을 갖는 금속층의 제1개구와 상기 금속층을 덮는 무기층의 제2개구를 포함하는, 그루브를 형성하는 단계; 및
    상기 중간영역을 둘러싸는 표시영역에 발광소자를 형성하는 단계;
    를 포함하고,
    상기 그루브를 형성하는 단계는,
    상기 중간영역에 상기 제1서브층의 제1-1개구, 상기 제2서브층의 제1-2개구 및 상기 제3서브층의 제1-3개구를 포함하는 상기 제1개구를 갖는, 금속층을 형성하는 단계;
    상기 금속층 상에 상기 제3서브층의 일부를 노출시키는 상기 제2개구를 갖는 무기층을 형성하는 단계;
    상기 제2개구에 의해 노출된 상기 제3서브층을 식각하는 단계; 및
    상기 제2서브층의 내측면이 상기 제1서브층의 내측면 및 상기 제3서브층의 내측면보다 상기 제1개구의 중심에서 멀어지는 방향으로 함몰된 오목부를 갖도록, 상기 제2서브층을 식각하는 단계;를 포함하는, 디스플레이 패널의 제조방법.
  12. 제11항에 있어서,
    상기 발광소자를 형성하는 단계는,
    상기 표시영역에 제1전극, 제2전극 및 상기 제1전극과 상기 제2전극 사이에 위치하는 중간층을 형성하는 단계를 포함하고,
    상기 중간층이 포함하는 적어도 하나의 공통층은 상기 그루브에 의해 단절되는, 디스플레이 패널의 제조방법.
  13. 제12항에 있어서,
    상기 제2서브층을 식각하는 단계는,
    상기 제1전극을 형성하는 단계에서 상기 제2서브층을 상기 제1전극과 동시에 식각하는 단계인, 디스플레이 패널의 제조방법.
  14. 제11항에 있어서,
    상기 제2서브층의 상면의 상기 제1-2개구의 중심 방향의 에지는 상기 제3서브층의 하면의 상기 제1-3개구의 중심 방향의 에지와 일치하고,
    상기 제2서브층의 하면의 상기 제1-2개구의 중심 방향의 에지는 상기 제1서브층의 상면의 상기 제1-1개구의 중심 방향의 에지와 일치하는, 디스플레이 패널의 제조방법.
  15. 제14항에 있어서,
    상기 제1-3개구의 너비는 상기 제1-1개구의 너비보다 큰, 디스플레이 패널의 제조방법.
  16. 제14항에 있어서,
    상기 제3서브층을 식각하는 단계는,
    상기 제3서브층의 상면의 상기 제1-3개구의 중심 방향의 에지가 상기 무기층의 하면의 상기 제2개구의 중심 방향의 에지와 일치하도록 상기 제3서브층을 식각하는 단계인, 디스플레이 패널의 제조방법.
  17. 제11항에 있어서,
    상기 발광소자를 형성하는 단계는,
    상기 표시영역에 형성된 박막트랜지스터 상부에 상기 발광소자를 형성하는 단계이고,
    상기 박막트랜지스터의 소스전극 및 드레인전극은 각각 순차로 적층된 제1도전층, 제2도전층 및 제3도전층을 포함하는, 디스플레이 패널의 제조방법.
  18. 제17항에 있어서,
    상기 소스전극 및 상기 드레인전극은 상기 금속층을 형성하는 단계에서 상기 금속층과 동시에 형성되고,
    상기 제1서브층과 상기 제1도전층은 동일한 물질을 포함하고,
    상기 제2서브층과 상기 제2도전층은 동일한 물질을 포함하고,
    상기 제3서브층과 상기 제3도전층은 동일한 물질을 포함하는, 디스플레이 패널의 제조방법.
  19. 제18항에 있어서,
    상기 무기층은 상기 표시영역까지 연장되어 상기 소스전극 및 상기 드레인전극을 덮는, 디스플레이 패널의 제조방법.
  20. 제11항에 있어서,
    상기 발광소자를 덮고 적어도 하나의 무기봉지층을 포함하는, 봉지층을 형성하는 단계;를 더 포함하고,
    상기 적어도 하나의 무기봉지층은 상기 표시영역으로부터 상기 중간영역으로 연장되어 상기 무기층의 상면, 상기 무기층의 내측면, 상기 금속층의 내측면 및 상기 그루브의 바닥면을 연속적으로 덮는, 디스플레이 패널의 제조방법.
KR1020210038281A 2021-03-24 2021-03-24 디스플레이 패널 및 그 제조방법 KR20220133379A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210038281A KR20220133379A (ko) 2021-03-24 2021-03-24 디스플레이 패널 및 그 제조방법
CN202220485695.7U CN217522010U (zh) 2021-03-24 2022-03-08 显示面板
CN202210219253.2A CN115132782A (zh) 2021-03-24 2022-03-08 显示面板和制造显示面板的方法
US17/655,758 US20220310972A1 (en) 2021-03-24 2022-03-21 Display panel and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210038281A KR20220133379A (ko) 2021-03-24 2021-03-24 디스플레이 패널 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20220133379A true KR20220133379A (ko) 2022-10-05

Family

ID=83363721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210038281A KR20220133379A (ko) 2021-03-24 2021-03-24 디스플레이 패널 및 그 제조방법

Country Status (3)

Country Link
US (1) US20220310972A1 (ko)
KR (1) KR20220133379A (ko)
CN (2) CN217522010U (ko)

Also Published As

Publication number Publication date
US20220310972A1 (en) 2022-09-29
CN115132782A (zh) 2022-09-30
CN217522010U (zh) 2022-09-30

Similar Documents

Publication Publication Date Title
KR102663899B1 (ko) 표시 패널
US11758775B2 (en) Display apparatus and method of manufacturing the same
KR20200039903A (ko) 표시 장치
KR20200060594A (ko) 표시 패널
KR20200041420A (ko) 표시 패널
KR20200003336A (ko) 표시 패널 및 이를 포함하는 표시 장치
US11956990B2 (en) Display device with metal tip protruding toward groove center
US11825705B2 (en) Display panel including area for component inside display area and display apparatus including the same
CN111755477A (zh) 显示面板
US11296167B2 (en) Display device
KR20200108145A (ko) 표시 패널
KR20200145902A (ko) 표시 패널
KR20200100238A (ko) 표시 패널
KR102632613B1 (ko) 표시 패널
KR20220030433A (ko) 디스플레이 장치 및 그 제조방법
KR20210131507A (ko) 디스플레이 장치 및 그 제조방법
CN216902951U (zh) 显示面板
KR20200090595A (ko) 표시 패널
US11502155B2 (en) Display panel including grooves surrounded by signal lines
KR20220133379A (ko) 디스플레이 패널 및 그 제조방법
US20220190295A1 (en) Display apparatus
KR102203105B1 (ko) 디스플레이 장치
KR20210087610A (ko) 표시장치
KR20220111778A (ko) 디스플레이 장치
KR20220120793A (ko) 디스플레이 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination