KR20220131507A - 발광소자, 표시패널 및 표시장치 - Google Patents

발광소자, 표시패널 및 표시장치 Download PDF

Info

Publication number
KR20220131507A
KR20220131507A KR1020220116560A KR20220116560A KR20220131507A KR 20220131507 A KR20220131507 A KR 20220131507A KR 1020220116560 A KR1020220116560 A KR 1020220116560A KR 20220116560 A KR20220116560 A KR 20220116560A KR 20220131507 A KR20220131507 A KR 20220131507A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
sub
pixels
horizontal line
Prior art date
Application number
KR1020220116560A
Other languages
English (en)
Other versions
KR102550859B1 (ko
Inventor
최재용
장승호
한명수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020220116560A priority Critical patent/KR102550859B1/ko
Publication of KR20220131507A publication Critical patent/KR20220131507A/ko
Application granted granted Critical
Publication of KR102550859B1 publication Critical patent/KR102550859B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Illuminated Signs And Luminous Advertising (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Display Devices Of Pinball Game Machines (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 실시예들은, 발광소자, 표시패널 및 표시장치에 관한 것으로, 더욱 상세하게는, 발광소자를 서로 다른 라인에서 어긋나게 배열하고, 인접한 발광소자의 일부 서브픽셀로 픽셀을 구현한 발광소자, 표시패널 및 표시장치에 관한 것이다. 본 발명의 실시예들에 의하면, 하나의 발광소자가 서로 분리된 여러 개의 활성층이 여러 개의 서브픽셀을 구현하여, 고정세 및 고해상도의 디스플레이를 가능하게 하는 발광소자, 표시패널 및 표시장치를 제공할 수 있다.

Description

발광소자, 표시패널 및 표시장치{LIGHT EMITTING DEVICE, DISPLAY PANEL AND DISPLAY DEVICE}
본 발명의 실시예들은 발광소자, 표시패널 및 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하는 표시장치에 대한 요구가 증가하고 있으며, 액정 표시장치(Liquid Crystal Display Device), 유기발광 표시장치(Organic Light Emitting Display Device) 등과 같은 다양한 유형의 표시장치가 활용되고 있다.
이러한 표시장치는, 다수의 서브픽셀이 배열된 표시패널과, 이를 구동하기 위한 게이트 구동 회로, 데이터 구동 회로 등과 같은 각종 구동 회로를 포함할 수 있다.
종래 표시장치에서, 표시패널은 기판 상에 트랜지스터, 각종 전극 및 각종 신호 배선 등이 형성되어 구성되고, 집적 회로로 구현될 수 있는 구동 회로는 인쇄 회로에 실장되어 표시패널과 전기적으로 연결된다.
이러한 표시패널은 기술의 발전에 따라 그 두께가 점점 얇아지고 있어 경량화된 표시장치를 구현할 수 있도록 한다.
또한, 최근에는 소형 표시장치에 적합한 구조를 갖는 마이크로 발광 다이오드(μLED)를 이용한 표시장치(이하, "마이크로 표시장치"라고도 함)가 등장하고 있으며, 마이크로 발광 다이오드(μLED)는 수십 ㎛ 이하의 크기를 갖는 초소형 발광 다이오드를 의미한다.
이러한 마이크로 표시장치는 마이크로 발광 다이오드(μLED) 자체를 픽셀로 이용하며, 소형화, 경량화가 가능하여 스마트 워치, 모바일 기기, 가상 현실 장치, 증강 현실 장치 및 플렉시블 표시장치 등에 다양하게 활용될 수 있는 이점을 제공한다.
이러한 마이크로 발광 다이오드(μLED)는, 하나의 다이오드가 서브픽셀(Subpixel)을 구현하게 되므로, 고해상도의 표시장치를 구현하기 위해 표시패널에 다수의 다이오드가 포함되어야 한다.
그러나, 고정세(Fine pitch)의 마이크로 표시장치를 구현하기 위해서는, 마이크로 발광 다이오드(μLED) 자체의 크기를 줄일 필요가 있으나, 다이오드의 크기를 줄이는 것은 제조 상의 어려움 등으로 인한 한계가 존재한다.
따라서, 다이오드의 크기 자체를 줄이지 않고도 마이크로 표시장치의 고정세를 구현하여, 고해상도의 영상을 표시하는 마이크로 표시장치를 제공할 필요성이 있어왔다.
본 발명의 실시예들의 목적은, 하나의 발광소자가 서로 분리된 여러 개의 활성층을 포함한 발광소자, 표시패널 및 표시장치를 제공하는 데 있다.
본 발명의 실시예들의 목적은, 발광소자를 서로 다른 라인에서 어긋나게 배열하고, 인접한 발광소자의 일부 서브픽셀로 픽셀을 구현한 발광소자, 표시패널 및 표시장치를 제공하는 데 있다.
또한, 본 발명의 실시예들의 목적은 여기에 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
일 측면에서, 본 발명의 실시예들은, 발광소자의 활성층이 서로 분리되어, 하나의 소자에 여러 개의 서브픽셀이 구현된 발광소자, 표시패널 및 표시장치를 제공한다.
다른 측면에서, 본 발명의 실시예들은, 서로 다른 색상의 광을 방출하는 발광소자를 인접하게 위치시키고, 발광소자의 일부 서브픽셀이 픽셀을 구현하는 발광소자, 표시패널 및 표시장치를 제공한다.
또 다른 측면에서, 본 발명의 실시예들은, 발광소자를 서로 다른 라인에서 어긋나게 배열하고, 인접한 발광소자의 서브픽셀이 픽셀을 구현하는 발광소자, 표시패널 및 표시장치를 제공한다.
본 발명의 실시예들에 의하면, 하나의 발광소자가 서로 분리된 여러 개의 활성층이 여러 개의 서브픽셀을 구현하여, 고정세 및 고해상도의 디스플레이를 가능하게 하는 발광소자, 표시패널 및 표시장치를 제공할 수 있다.
본 발명의 실시예들에 의하면, 발광소자를 서로 다른 라인에서 어긋나게 배열하고, 인접한 발광소자의 서브픽셀로 픽셀을 구현하여 발광소자의 리던던시(Redundancy) 구현이 가능한 발광소자, 표시패널 및 표시장치를 제공할 수 있다.
또한, 본 발명의 실시예들에 의하면, 하나의 발광소자가 서로 분리된 여러 개의 서브픽셀을 포함하므로, 발광소자를 별도의 반도체 기판에서 성장시킨 후, 표시장치의 기판에 이식시키는 전사(Transfer) 공정을 줄일 수 있는 발광소자, 표시패널 및 표시장치를 제공할 수 있다.
도 1은 본 발명의 실시예들에 따른 표시장치의 개략적인 구성을 나타낸 도면이다.
도 2a는 서브픽셀의 회로 구조를 설명하기 위한 도면이다.
도 2b는 서브픽셀의 회로 구조를 설명하기 위한 다른 도면이다.
도 3a는 본 발명의 실시예들에 따른 표시장치의 표시패널에 배열된 서브픽셀의 회로 구조의 예시를 나타낸 도면이다.
도 3b는 본 발명의 실시예들에 따른 발광소자를 나타낸 도면이다.
도 3c는 본 발명의 실시예들에 따른 발광소자의 상면을 나타낸 도면이다.
도 3d는 본 발명의 실시예들에 따른 발광소자의 단면을 나타낸 도면이다.
도 3e는 본 발명의 실시예들에 따른 발광소자의 단면을 나타낸 도면이다.
도 3f는 본 발명의 실시예들에 따른 표시장치의 픽셀 회로 구조를 설명하기 위한 개략적인 도면이다.
도 3g는 본 발명의 실시예들에 따른 발광소자를 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 발광소자의 배열을 설명하기 위한 도면이다.
도 5는 본 발명의 실시예들에 따른 발광소자가 배열된 표시장치를 설명하기 위한 도면이다.
도 6은 본 발명의 실시예들에 따른 발광소자가 배열된 표시장치를 설명하기 위한 도면이다.
도 7은 본 발명의 실시예들에 따른 발광소자가 배열된 표시패널을 설명하기 위한 도면이다.
도 8은 본 발명의 실시예들에 따른 표시장치의 효과를 개략적으로 나타내기 위한 도면이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성요소를 다른 구성요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성요소 사이에 다른 구성요소가 "개재"되거나, 각 구성요소가 다른 구성요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 발명의 실시예들에 따른 표시장치의 개략적인 구성을 나타낸 도면이고, 도 2a는 서브픽셀의 회로 구조를 설명하기 위한 도면이며, 도 2b는 서브픽셀의 회로 구조를 설명하기 위한 다른 도면이고, 도 3a는 본 발명의 실시예들에 따른 표시장치의 표시패널에 배열된 서브픽셀의 회로 구조의 예시를 나타낸 도면이며, 도 3b는 본 발명의 실시예들에 따른 발광소자를 나타낸 도면이고, 도 3c는 본 발명의 실시예들에 따른 발광소자의 상면을 나타낸 도면이며, 도 3d는 본 발명의 실시예들에 따른 발광소자의 단면을 나타낸 도면이고, 도 3e는 본 발명의 실시예들에 따른 발광소자의 단면을 나타낸 도면이며, 도 3f는 본 발명의 실시예들에 따른 표시장치의 픽셀 회로 구조를 설명하기 위한 개략적인 도면이고, 도 3g는 본 발명의 실시예들에 따른 발광소자를 나타낸 도면이며, 도 4는 본 발명의 실시예들에 따른 발광소자의 배열을 설명하기 위한가 배열된 표시장치를 설명하기 위한 도면이고, 도 5는 본 발명의 실시예들에 따른 발광소자가 배열된 표시장치를 설명하기 위한 도면이며, 도 6은 본 발명의 실시예들에 따른 발광소자가 배열된 표시장치를 설명하기 위한 도면이고, 도 7는 본 발명의 실시예들에 따른 발광소자가 배열된 표시패널을 설명하기 위한 도면이며, 도 8은 본 발명의 실시예들에 따른 표시장치의 효과를 개략적으로 나타내기 위한 도면이다.
도 1은 본 발명의 실시예들에 따른 표시장치(100)의 개략적인 구성을 나타낸 것이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 표시장치(100)는, 다수의 서브픽셀(SP)이 배열된 표시패널(110)과, 표시패널(110)을 구동하기 위한 게이트 구동 회로(120), 데이터 구동 회로(130) 및 컨트롤러(140) 등을 포함할 수 있다.
표시패널(110)에는, 다수의 게이트 라인(GL)과 다수의 데이터 라인(DL)이 배치되고, 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 영역에 서브픽셀(SP)이 배치된다. 이러한 서브픽셀(SP)은 픽셀(PXL)을 구성할 수 있고, 둘 이상의 서브픽셀(SP)이 하나의 픽셀(PXL)을 구성할 수 있다. 일 예로, 도 1과 같이 4개의 서브픽셀(SP)이 하나의 픽셀(PXL)을 구성할 수 있으며, 이는 후술하여 부가적으로 설명하도록 한다.
게이트 구동 회로(120)는, 컨트롤러(140)에 의해 제어되며, 표시패널(110)에 배치된 다수의 게이트 라인(GL)으로 스캔 신호를 순차적으로 출력하여 다수의 서브픽셀(SP)의 구동 타이밍을 제어한다.
게이트 구동 회로(120)는, 하나 이상의 게이트 드라이버 집적 회로(GDIC, Gate Driver Integrated Circuit)를 포함할 수 있으며, 구동 방식에 따라 표시패널(110)의 일 측에만 위치할 수도 있고 양 측에 위치할 수도 있다. 또는, 게이트 구동 회로(120)는, 표시패널(110)의 배면에 위치할 수도 있다.
데이터 구동 회로(130)는, 컨트롤러(140)로부터 영상 데이터를 수신하고, 영상 데이터를 아날로그 형태의 데이터 전압으로 변환한다. 그리고, 게이트 라인(GL)을 통해 스캔 신호가 인가되는 타이밍에 맞춰 데이터 전압을 각각의 데이터 라인(DL)으로 출력하여 각각의 서브픽셀(SP)이 영상 데이터에 따른 밝기를 표현하도록 한다.
데이터 구동 회로(130)는, 하나 이상의 소스 드라이버 집적 회로(SDIC, Source Driver Integrated Circuit)를 포함할 수 있다.
컨트롤러(140)는, 게이트 구동 회로(120)와 데이터 구동 회로(130)로 각종 제어 신호를 공급하며, 게이트 구동 회로(120)와 데이터 구동 회로(130)의 동작을 제어한다.
컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 게이트 구동 회로(120)가 스캔 신호를 출력하도록 하며, 외부에서 수신한 영상 데이터를 데이터 구동 회로(130)에서 사용하는 데이터 신호 형식에 맞게 변환하여 변환된 영상 데이터를 데이터 구동 회로(130)로 출력한다.
컨트롤러(140)는, 영상 데이터와 함께 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블 신호(DE, Data Enable), 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호를 외부(예, 호스트 시스템)로부터 수신한다.
컨트롤러(140)는, 외부로부터 수신한 각종 타이밍 신호를 이용하여 각종 제어 신호를 생성하고 게이트 구동 회로(120) 및 데이터 구동 회로(130)로 출력할 수 있다.
일 예로, 컨트롤러(140)는, 게이트 구동 회로(120)를 제어하기 위하여, 게이트 스타트 펄스(GSP, Gate Start Pulse), 게이트 시프트 클럭(GSC, Gate Shift Clock), 게이트 출력 인에이블 신호(GOE, Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호를 출력한다.
여기서, 게이트 스타트 펄스(GSP)는 게이트 구동 회로(120)를 구성하는 하나 이상의 게이트 드라이버 집적 회로의 동작 스타트 타이밍을 제어한다. 게이트 시프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적 회로에 공통으로 입력되는 클럭 신호로서, 스캔 신호의 시프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적 회로의 타이밍 정보를 지정하고 있다.
또한, 컨트롤러(140)는, 데이터 구동 회로(130)를 제어하기 위하여, 소스 스타트 펄스(SSP, Source Start Pulse), 소스 샘플링 클럭(SSC, Source Sampling Clock), 소스 출력 인에이블 신호(SOE, Source Output Enable) 등을 포함하는 각종 데이터 제어 신호를 출력한다.
여기서, 소스 스타트 펄스(SSP)는 데이터 구동 회로(130)를 구성하는 하나 이상의 소스 드라이버 집적 회로의 데이터 샘플링 스타트 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적 회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동 회로(130)의 출력 타이밍을 제어한다.
이러한 표시장치(100)는, 표시패널(110), 게이트 구동 회로(120), 데이터 구동 회로(130) 등으로 각종 전압 또는 전류를 공급해주거나, 공급할 각종 전압 또는 전류를 제어하는 전원 관리 집적 회로를 더 포함할 수 있다.
표시패널(110)에는, 게이트 라인(GL)과 데이터 라인(DL) 이외에 각종 신호나 전압이 공급되는 전압 라인이 배치될 수 있으며, 각각의 서브픽셀(SP)에는 발광소자(300)와 이를 구동하기 위한 트랜지스터 등이 배치될 수 있다.
도 2a와 도 2b는 서브픽셀(SP)의 회로 구조를 설명하기 위한 도면이다. 이러한 회로 구조는 개념적인 것으로, 본 발명의 실시예들에 따른 표시장치(100)의 표시패널(110)은 이러한 회로 구조를 기초로 일부 변형된 픽셀 회로 구조를 가질 수 있다. 이는 후술하여 상세히 설명한다.
도 2a를 참조하면, 서브픽셀(SP)에는 게이트 라인(GL)과 데이터 라인(DL)이 교차하며 배치된다. 그리고, 구동 전압(Vdd)이 공급되는 구동 전압 라인(DVL)과 공통 전압(Vcom)이 공급되는 공통 전압 라인(CVL)이 배치될 수 있다.
각각의 서브픽셀(SP)에는 마이크로 발광 다이오드(μLED)와, 이를 구동하기 위한 구동 트랜지스터(DRT)와, 구동 트랜지스터(DRT)의 동작 타이밍을 제어하는 스위칭 트랜지스터(SWT)와, 스토리지 캐패시터(Cst) 등이 배치될 수 있다.
스위칭 트랜지스터(SWT)는, 데이터 라인(DL)과 구동 트랜지스터(DRT)의 제1 노드(N1) 사이에 전기적으로 연결되며, 게이트 라인(GL)으로 인가되는 스캔 신호에 의해 턴-온 되고 데이터 전압(Vdata)이 구동 트랜지스터(DRT)의 제1 노드(N1)로 공급되도록 한다.
구동 트랜지스터(DRT)는, 제1 노드(N1)에 인가되는 데이터 전압(Vdata)에 따라 구동 전압(Vdd)이 마이크로 발광 다이오드(μLED)의 애노드 전극으로 인가되도록 한다.
스토리지 캐패시터(Cst)는, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제3 노드(N3) 사이에 전기적으로 연결되며, 제1 노드(N1)에 인가된 데이터 전압(Vdata)을 한 프레임 동안 유지시켜줄 수 있다.
마이크로 발광 다이오드(μLED)는, 애노드 전극으로 데이터 전압(Vdata)에 따라 공급되는 구동 전압(Vdd)을 인가받고, 캐소드 전극으로 공통 전압(Vcom)을 인가받는다. 그리고, 애노드 전극과 캐소드 전극의 전압 차에 따라 밝기를 나타낼 수 있다.
이러한 마이크로 발광 다이오드(μLED)는, 애노드 전극이 구동 트랜지스터(DRT)의 제3 노드(N3)와 연결될 수도 있으나, 구동 전압 라인(DVL)과 연결되는 구조일 수도 있다.
도 2b를 참조하면, 각각의 서브픽셀(SP)에는 마이크로 발광 다이오드(μLED)와, 스위칭 트랜지스터(SWT), 구동 트랜지스터(DRT) 및 스토리지 캐패시터(Cst) 등이 배치될 수 있다.
여기서, 마이크로 발광 다이오드(μLED)의 애노드 전극은 구동 전압(Vdd)이 인가되는 구동 전압 라인(DVL)과 연결된다. 그리고, 마이크로 발광 다이오드(μLED)의 캐소드 전극은 구동 트랜지스터(DRT)의 제2 노드(N2)와 전기적으로 연결될 수 있다.
이와 같이, 마이크로 발광 다이오드(μLED)의 캐소드 전극이 구동 트랜지스터(DRT)와 연결되도록 함으로써, 마이크로 발광 다이오드(μLED)에 흐르는 전류 제어가 용이하도록 할 수 있다.
구체적으로, 도 2a에 도시된 회로 구조와 같이, 마이크로 발광 다이오드(μLED)의 애노드 전극이 구동 트랜지스터(DRT)와 연결된 경우, 마이크로 발광 다이오드(μLED)에 흐르는 전류는 아래 수학식 1과 같이 산출될 수 있다.
Figure pat00001
여기서, μ, Cp는 각각 구동 트랜지스터(DRT)의 이동도와 기생 정전 용량을 의미하고, W, L은 각각 구동 트랜지스터(DRT)의 채널의 폭과 길이를 의미한다. 그리고, Vgs는 제1 노드(N1)와 제3 노드(N3) 사이의 전압 차를 의미하고, Vth는 구동 트랜지스터(DRT)의 문턱 전압을 의미하며, Vled는 마이크로 발광 다이오드(μLED)의 애노드 전극과 캐소드 전극 사이의 전압 차를 의미한다.
반면, 도 2b에 도시된 회로 구조와 같이, 마이크로 발광 다이오드(μLED)의 캐소드 전극이 구동 트랜지스터(DRT)와 연결된 경우, 마이크로 발광 다이오드(μLED)에 흐르는 전류는 아래 수학식 2와 같이 산출될 수 있다.
Figure pat00002
즉, 마이크로 발광 다이오드(μLED)의 애노드 전극이 구동 전압 라인(DVL)과 연결되고 캐소드 전극이 구동 트랜지스터(DRT)와 연결된 구조에서는, 마이크로 발광 다이오드(μLED)에 걸리는 전압 Vled를 고려하지 않고 공통 전압(Vcom)만 고려하여 데이터 전압(Vdata)을 인가하면 된다. 따라서, 마이크로 발광 다이오드(μLED)에 흐르는 전류를 용이하게 제어하도록 할 수 있다.
한편, 이러한 마이크로 발광 다이오드(μLED)가 각각 하나의 서브픽셀(SP)을 구현하는 경우, 서로 다른 3색을 발광하는 3개의 다이오드를 이용해 픽셀을 구현하여야 하므로, 동일한 기판 상에 배치될 수 있는 다이오드 개수의 한계로 인해 고해상도의 표시장치(100)를 구현하기 어려운 문제점이 존재한다.
이하에서는 도 3을 참조하여 본 발명의 실시예들에 따른 표시장치(100)의 표시패널(110)과 발광소자(300)를 상세히 살펴본다.
먼저, 도 3a를 참조하면, 표시패널(110)에는, 다수의 데이터 라인(DL)과 다수의 게이트 라인(GL)이 배치되며, 이러한 다수의 데이터 라인(DL)과 다수의 게이트 라인(GL)으로 정의되는 다수의 서브픽셀이 배열된다.
이때, 다수의 서브픽셀은, 동일한 색상의 광을 방출하며 인접하게 위치한 C(C는 3 이상의 자연수)개의 서브픽셀을 포함할 수 있다.
이와 같은 C개의 서브픽셀을 도 3a를 참조하여 살펴보면, 도 3a에는 인접하게 위치한 4개의 서브픽셀을 포함한 표시패널(110)의 회로 구조의 일부가 도시되어 있다. 이하에서 별도로 언급하지 않는 한 C는 4를 의미하는 것으로 하여 설명하도록 한다.
C개의 서브픽셀 각각은, 후술할 발광소자(300)의 C개의 셀 중 대응되는 셀을 구동하며, 제1 노드(N1), 제2 노드(N2) 및 제3 노드(N3)를 갖는 구동 트랜지스터(DRT)와, 구동 트랜지스터(DRT)의 제1 노드와 데이터 라인(DL) 사이에 전기적으로 연결된 스위칭 트랜지스터(SWT)와, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제3 노드(N3) 사이에 전기적으로 연결된 스토리지 캐패시터(Cst)를 포함하고, 구동 트랜지스터(DRT)의 제2 노드(N2)가 발광소자(300)의 C개의 제1 전극(311)과 연결될 수 있다.
도 3a에 도시된 마이크로 발광 다이오드(μLED)는, 셀이 C개로 분리된 발광소자(300)를 개념적으로 도시한 것으로, 도 3a의 각각의 서브픽셀(SP1, SP2, SP3, SP4)의 마이크로 발광 다이오드(μLED) 전체가 하나의 발광소자(300)에 대응된다.
다만, 도 3a와 달리 C개의 서브픽셀 각각은, 도 2a와 같은 회로 구조를 가질 수도 있다. 즉, 구동 트랜지스터(DRT)의 제2 노드(N2)는 구동 전압 라인(DVL)에 연결되고, 제3 노드(N3)가 발광소자(300)의 제2 전극(313)과 연결될 수도 있다. 다만, 설명의 편의를 위해 아래에서는 C개의 서브픽셀 각각이 도 2b와 같은 구조로 연결되는 것으로 설명하도록 한다.
도 3a를 참조하면, 좌측 상단의 서브픽셀(SP1)을 기준으로 시계 방향으로 4개의 서브픽셀(SP1, SP2, SP3, SP4)이 포함되어 있고, 각각의 서브픽셀은 구동 트랜지스터(DRT)와, 스위칭 트랜지스터(SWT)와, 스토리지 캐패시터(Cst)를 포함하고 있다.
한편, 이러한 C개의 서브픽셀마다 1개의 발광소자(300)가 배치될 수 있다. 즉, 4개의 서브픽셀(SP1, SP2, SP3, SP4)마다 1개의 발광소자(300)가 4개의 서브픽셀에 대응되게 배치될 수 있다.
이를, 도 3b 및 도 3c를 참조하여 살펴보면, 발광소자(300)는, 하나의 발광소자(300)에 여러 개의 서브픽셀(SP1, SP2, SP3, SP4)이 대응될 수 있다. 즉, 하나의 발광소자(300)는 C개의 셀(Cell)을 가질 수 있다. 여기서, 용어의 혼동을 방지하고자, 셀(Cell)은 광을 방출하는 발광소자(300)의 구조적인 영역을 의미하고, 이러한 셀을 통해 광이 방출되면서 인식된 공간을 서브픽셀(SP)로 구분하도록 한다.
보다 구체적으로, 발광소자(300)는 하나의 발광소자(300)에 분리된 여러 개의 셀이 구비될 수 있으며, 셀은 4개로 분리되어 구비될 수 있다. 예를 들어, 도 3b를 참조하면, 하나의 발광소자(300)에 서로 분리된 4개의 셀이 구비될 수 있고, 이러한 발광소자(300)의 셀은 각각의 서브픽셀(SP1, SP2, SP3, SP4)에 대응될 수 있다.
그리고, 발광소자(300)는 전극(310)을 가지고 있으며, 전극(310)은 각각의 셀마다 분리된 전극과, 각각의 셀에 공통으로 형성된 전극으로 구현될 수도 있다.
이러한 구조의 발광소자(300)는, 하나의 소자에 서로 다른 여러 개의 셀이 구비되고, 이러한 셀을 통해 광을 방출할 수 있으므로, 하나의 소자만으로 여러 개의 구분된 서브픽셀을 구현할 수 있다.
그리고, 각각의 셀이 독립적으로 구동되는 전극 구조를 가질 수 있어, 하나의 발광소자(300)에 구비된 여러 개의 셀을 독립적으로 동작하여, 발광소자(300)의 발광패턴을 다르게 구현할 수도 있다.
이러한 발광소자(300)를 도 3d 및 도 3e를 참조해 상세히 살펴본다. 도 3d 및 도 3e는 도 3c에 도시된 라인을 따른 단면을 나타낸다.
도 3d를 참조하면, 발광소자(300)는 제1 반도체층(301), 활성층(303), 제2 반도체층(305), 제1 전극(311) 및 제2 전극(313)을 포함하고 있다.
제1 반도체층(301)은 사파이어(Sapphire) 또는 실리콘(Si)과 같은 반도체 웨이퍼(wafer) 기판(미도시) 상에 적층되면서 결정화된다. 이러한 제1 반도체층(301)은 GaN, AlGaN, InGaN, 또는 AlInGaN 등과 같은 반도체 물질로 이루어질 수 있다.
활성층(303)은 제1 반도체층(301) 상에 위치한다. 이러한 활성층(303)은 우물층과 우물층보다 밴드 갭이 높은 장벽층을 갖는 다중 양자 우물(MQW; Multi Quantum Well) 구조를 갖는다. 활성층(303)은 일 예로 InGaN/GaN 등의 다중 양자 우물 구조를 가질 수 있다.
활성층(303)은 서로 전기적으로 분리된 C개인 것일 수 있다. 즉, 활성층(303)은 제1 반도체층(301) 상에서 전기적으로 분리된 4개인 것일 수 있다.
그리고, 분리된 C개의 활성층(303)은 동일한 색상의 광을 방출하도록 동일한 물질을 포함할 수 있다. 이때 동일한 색상은 적색(Red), 녹색(Green) 및 청색(Blue) 중 어느 하나인 것일 수 있다.
예를 들어, 활성층(303)이 적색을 발광하는 경우, 활성층(303)은 InGaAlP 물질을 포함할 수 있고, 활성층(303)이 녹색이나 청색을 발광하는 경우, InGaN 물질을 포함하고, In 함량에 따라 녹색 또는 청색을 발광하도록 할 수 있다.
제2 반도체층(305)은 C개의 활성층(303) 상에 대응하여 위치한다. 제2 반도체층(305)은 GaN, AlGaN, InGaN, 또는 AlInGaN 등과 같은 반도체 물질로 이루어질 수 있다.
그리고, 제2 반도체층(305)은 C개의 활성층(303) 상에 위치하면서, C개의 활성층(303)과 마찬가지로 서로 전기적으로 분리된 C개로 존재할 수 있다. 즉, C개의 활성층(303)에 대응하여 제2 반도체층(305)도 C개로 분리될 수 있다.
이러한 제1 반도체층(301)과 제2 반도체층(305)은, 제1 반도체층(301)이 n형 반도체층이고, 제2 반도체층(303)이 p형 반도체층인 것일 수 있다.
이 경우, 제1 반도체층(301)은 n형 반도체층으로, n-GaN계 반도체 물질로 이루어질 수 있으며, 반도체 물질에 불순물로 Si, Ge, Se, Te, 또는 C 등이 사용될 수 있다.
그리고, 제2 반도체층(305)은 p형 반도체층으로, P-GaN계 반도체 물질로 이루어질 수 있으며, 반도체 물질에 불순물로는 Mg, Zn, 또는 Be 등이 사용될 수 있다.
그리고, 제1 반도체층(301)이 n형 반도체층인 경우, 제1 반도체층(301)은 활성층(303)에 전자를 제공하고, 제2 반도체층(305)이 p형 반도체층인 경우, 제2 반도체층(305)은 활성층(303)에 정공을 제공할 수 있다.
한편, 발광소자(300)에 구비된 전극(310)은, 제1 전극(311)과 제2 전극(313)인 것일 수 있다.
제1 전극(311)은 C개의 제2 반도체층(305) 상에 위치하며, C개의 제2 반도체층(305)과 절연되며, 제1 반도체층(301)과 전기적으로 연결된다.
제1 전극(311)은 Au, W, Pt, Si, Ir, Ag, Cu, Ni, Ti, 또는 Cr 등의 금속 물질 및 그 합금 중 하나 이상을 포함한 도전성 물질로 이루어질 수 있다. 다만, 활성층(303)으로부터 방출되는 광의 손실을 최소화 하기 위해, 제1 전극(311)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등과 같은 투명 도전성 재질로 이루어질 수도 있다.
이러한 제1 전극(311)은, C개의 제2 반도체층(305) 상에서 C개의 제2 반도체층(305)과 대응되는 C개의 전극으로 구비될 수 있다. 즉, 도 3d와 같이 C개의 제2 반도체층(305) 상에 대응되어 제1 전극(311)이 C개로 구비될 수 있다.
이 경우, C개의 제1 전극(311) 각각은 C개의 제2 반도체층(305) 중 대응되는 제2 반도체층(305)과 C개의 활성층(303) 중 대응되는 활성층(303)을 관통하는 비아홀(320)을 통해 제1 반도체층(301)과 전기적으로 연결될 수 있다.
한편, 전술한 C개의 활성층(303), C개의 제2 반도체층(305) 및 C개의 제1 전극(311)은 서로 대응되어 C개의 셀을 구현할 수 있다.
즉, 서로 분리된 1개의 활성층(303), 제2 반도체층(305), 제1 전극(311)은 각각의 셀을 이루면서 C개의 셀을 구현할 수 있다. 전술한 바와 같이 이러한 C개의 셀은 C개의 서브픽셀에 각각 대응될 수 있다.
한편, 제2 전극(313)은 C개의 제2 반도체층(305) 상에 위치하며, 제1 반도체층(301)과 절연되고, C개의 제2 반도체층(305)과 전기적으로 연결된다.
제2 전극(313)은 Au, W, Pt, Si, Ir, Ag, Cu, Ni, Ti, 또는 Cr 등의 금속 물질 및 그 합금 중 하나 이상을 포함한 도전성 물질로 이루어질 수 있다. 다만, 활성층(303)으로부터 방출되는 광의 손실을 최소화 하기 위해 제2 전극(313)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등과 같은 투명 도전성 재질로 이루어질 수도 있다.
이러한 제2 전극(313)은, C개의 제2 반도체층(305)에 공통으로 연결되는 전극으로 구비될 수 있다. 즉, 도 3d와 같이 C개의 제2 반도체층(305)과 공통으로 연결되어 제2 전극(313)이 1개로 구비될 수 있다.
이 경우, 제2 전극(313)은, C개의 제2 반도체층(305)의 일부와 공통으로 중첩되면서 전기적으로 연결될 수 있다.
즉, 도 3d와 같이 제2 전극(313)은 C개의 제2 반도체층(305)의 단부 일부분을 덮으면서 제2 반도체층(305)와 접촉하여 제2 반도체층(305)과 연결될 수 있다.
그리고, C개의 제2 반도체층(305) 상에서 C개의 제1 전극(311)과 제2 전극(313) 사이에는 절연층(307)이 위치할 수 있다.
그리고, 절연층(307)은 C개의 활성층(303) 및 C개의 제2 반도체층(305)이 분리된 측면과 C개의 제2 반도체층(305)의 상면을 더 덮도록 마련될 수 있다.
또는, 절연층(307)이 발광소자(300)를 전체적으로 감싸도록 제1 반도체층(301), 활성층(303) 및 제2 반도체층(305)의 측면과 제1 반도체층(301)의 하면을 덮도록 마련되거나, 비아홀(320)에 마련될 수도 있다. 이러한 절연층(307)은 SiO2와 같은 물질을 포함할 수도 있다.
한편, 도 3d와 같은 구조를 갖는 발광소자(300)의 제1 전극(311)과 제2 전극(313)에 전류가 공급되면, 제1 전극(311)에 대응되는 제1 반도체층(301)에서는 전자가, 제2 전극(313)에 대응되는 제2 반도체층(305)에서는 정공이 존재하고, 이러한 전자와 정공이 활성층(303)에서 결합하면서 광을 방출하게 된다.
이때, C개의 제1 전극(311) 중 전류가 공급되는 제1 전극(311) 주위의 제1 반도체층(301)에만 전자가 존재하고, 이러한 전자는 쉽게 전파되지 않게 된다.
따라서, C개의 제1 전극(311) 중에서 일부 전극에만 전류를 인가하면, C개의 활성층(303) 중에서 이에 대응된 활성층(303)에서만 전자와 정공이 재결합하여, 이러한 활성층(303)에 대응된 특정 셀에서만 광이 방출될 수 있다.
즉, C개의 제1 전극(311) 각각이 독립적으로 구동되면서 특정 셀에서만 광을 방출하도록 조절할 수 있다.
전술한 제1 전극(311)과 제2 전극(313)은, 서로 위치적으로 반대로 구현될 수도 있다.
도 3e를 참조하면, 도 3d에서 C개의 전극으로 구비된 제1 전극(311)은, 도 3e에서 제1 반도체층(301)에 공통으로 연결되는 1개의 전극이고, 도 3d에서 1개의 전극으로 구비된 제2 전극(313)은, 도 3e에서 C개의 제2 반도체층(305) 각각에 전기적으로 연결되는 C개의 전극일 수 있다.
즉, 도 3d는 제2 전극(313)을 공통의 전극으로 구비하나, 도 3e는 제1 전극(311)을 공통의 전극으로 구비할 수 있다.
이 경우, 제1 전극(311)은 분리된 C개의 활성층(303)과 C개의 제2 반도체층(305) 사이로 제1 반도체층(301)과 전기적으로 연결되는 1개의 전극이고, 제2 전극(313)은 C개의 제2 반도체층(305) 상에 대응되어 위치하면서 C개의 제2 반도체층 일부와 중첩되면서 전기적으로 연결되는 C개의 전극일 수 있다.
그리고, 제1 전극(311)은, 제1 반도체층(301)이 n형 반도체층인 경우 캐소드인 것일 수 있고, 제2 전극(313)은, 제2 반도체층(305)이 p형 반도체층인 경우 애노드인 것일 수 있다. 다만, 제1 반도체층(301)과 제2 반도체층(305)은 n형과 p형이 서로 반대로 구현될 수도 있다.
한편, 전술한 구조의 발광소자(300)와 표시패널(110)의 픽셀 회로의 연결 예시를 도 3f를 통해 살펴본다.
도 3f를 참조하면, 표시패널(110)의 상에, 하나의 발광소자(300)와 대응되는 다수의 스위칭 트랜지스터(SWT1, SWT2, SWT3, SWT4), 다수의 구동 트랜지스터(DRT1, DRT2, DRT3, DRT4), 다수의 스토리지 캐패시터(Cst1, Cst2, Cst3, Cst4) 및 다수의 신호 라인(Scan, Data, Vdd, Vcom)이 배치되어 있다. 도 3f에 도시된 픽셀 회로는 발광소자(300)가 4개의 분리된 셀을 가지는 경우를 예시하여 도시한 것이다.
그리고, 도 3f에 도시된 다수의 신호 라인(Scan, Data, Vdd, Vcom)은, 2개의 데이터 라인(DL), 2개의 게이트 라인(GL), 2개의 구동 전압 라인(DVL) 및 2개의 공통 전압 라인(CVL)을 갖는 것으로 예시적으로 도시되어 있으나, 이에 한정되는 것은 아니다. 즉, 발광소자(300)의 분리된 셀에 대응된 서브픽셀(SP1, SP2, SP3, SP4) 서로 다른 신호를 공급하는 다양한 신호 라인 구조를 더 가질 수도 있다.
또한, 도 3f에 도시된 다수의 신호 라인(Scan, Data, Vdd, Vcom)은, 발광소자(300)가 인버티드(Inverted) 형태로 연결된 경우의 회로 구조의 예시이나, 도 2a와 같은 회로 구조의 경우에도 적용되도록 구조가 달라질 수도 있다. 다만, 설명의 편의를 위해 인버티드 형태로 연결된 회로 구조로 설명하도록 한다.
표시패널(110) 상에, 발광소자(300)의 분리된 C개의 셀, 즉 C개의 활성층(303)과 C개의 제2 반도체층(305) 각각에 대응되는 다수의 스위칭 트랜지스터(SWT1, SWT2, SWT3, SWT4), 다수의 구동 트랜지스터(DRT1, DRT2, DRT3, DRT4), 다수의 스토리지 캐패시터(Cst1, Cst2, Cst3, Cst4)가 위치할 수 있다. 이를 편의상 좌측 상단부터 시계 방향 순서대로 넘버링하여 설명하도록 한다.
도 3f를 참조하면, 제1 스위칭 트랜지스터(SWT1)는, 2개의 게이트 라인(GL) 중 어느 하나의 게이트 라인(GL)으로 인가되는 스캔 신호에 의해 턴-온되어, 데이터 전압(Vdata)이 제1 구동 트랜지스터(DRT1)로 공급되도록 한다.
제1 구동 트랜지스터(DRT1)는, 2개의 데이터 라인(DL) 중 어느 하나의 데이터 라인(DL)을 통해 인가되는 데이터 전압(Vdata)에 따라 턴-온되어, 데이터 전압(Vdata)이 서로 분리된 다수의 N-pad 중 어느 하나(도 3f 좌측 상단)로 인가되도록 한다.
한편, P-pad는 구동 전압(Vdd)이 인가되는 구동 전압 라인(DVL)과 연결되어 있다.
이러한 N-pad와, 발광소자(300)의 C개의 제1 전극(311) 중 어느 한 전극이 연결되고, P-pad에 발광소자(300)의 제2 전극(313)이 연결되면, 발광소자(300)의 제2 전극(313)에 인가되는 구동 전압(Vdd)과 제1 전극(311)에 인가되는 데이터 전압(Vdata)의 전압차로 인해 발생된 전류로 인해, 발광소자(300)의 제1 반도체층(301)의 전자와, C개의 제2 반도체층(305) 중 대응된 제2 반도체층(305)의 정공이, C개의 활성층(303) 중에서 대응된 활성층(303)에서 재결합하면서 발광할 수 있다.
한편, 도 3f를 참조하면, 제2 스위칭 트랜지스터(SWT2)는, 2개의 게이트 라인(GL) 중 제1 스위칭 트랜지스터(SWT1)와 연결되지 않은 다른 게이트 라인(GL)으로 인가되는 스캔 신호에 의해 턴-온되어, 데이터 전압(Vdata)이 제2 구동 트랜지스터(DRT2)의 제1 노드(N1)로 공급되도록 한다.
그리고, 제2 구동 트랜지스터(DRT2)는, 2개의 데이터 라인(DL) 중 제1 구동 트랜지스터(DRT1)에 연결된 데이터 라인(DL)을 통해 인가되는 데이터 전압(Vdata)에 따라 턴-온되어, 데이터 전압(Vdata)이 서로 분리된 다수의 N-pad 중 어느 하나(도 3f 우측 상단)로 인가되도록 한다.
그리고, P-pad는 구동 전압(Vdd)이 인가되는 구동 전압 라인(DVL)과 연결되어 있다.
이러한 N-pad와 발광소자(300)의 C개의 제1 전극(311) 중 어느 한 전극이 연결되고, P-pad와 발광소자(300)의 제2 전극(313)이 연결되면, 발광소자(300)의 제2 전극(313)에 인가되는 구동 전압(Vdd)과 제1 전극(311)에 인가되는 데이터 전압(Vdata)의 전압차로 인해 발생된 전류로 인해, 발광소자(300)의 제1 반도체층(301)의 전자와, C개의 제2 반도체층(305) 중 대응된 제2 반도체층(305)의 정공이 C개의 활성층(303) 중에서 대응된 활성층(303)에서 재결합하면서 발광할 수 있다.
이때, 발광소자(300)의 서로 다른 C개의 제1 전극(311)은, 이와 연결되는 각각의 N-pad가 서로 다른 스위칭 트랜지스터(SWT1, SWT2)와, 서로 다른 구동 트랜지스터(DRT1, DRT2)와 전기적으로 연결되어 있으므로, 비록 동일한 데이터 라인(DL)을 통해 데이터 전압(Vdata)이 인가되더라도, 서로 다른 게이트 라인(GL)을 통해 턴-온과 턴-오프가 다르게 제어됨에 따라 독립적 구동이 가능하다.
이와 유사한 방식으로, 제3 스위칭 트랜지스터(SWT3)와 제3 구동 트랜지스터(DRT3) 및 제4 스위칭 트랜지스터(SWT4)와 제4 구동 트랜지스터(DRT4)를 각각 독립적으로 구동할 수 있으므로, 발광소자(300)의 C개의 셀이 독립적으로 구동될 수 있다.
위와 같은 연결 구조로 표시패널(110)의 픽셀 회로와 연결된 발광소자(300)는, C개의 활성층(303)마다 독립적인 구동이 가능하여, 하나의 발광소자(300)를 통해 C개의 셀의 개별적인 발광이 가능하다. 다만, 전술한 픽셀 회로는 발광소자(300)의 셀의 독립적 구동을 가능하게 하는 일 예를 나타낸 것으로, 이 외에도 독립적 구동을 가능하게 하는 다양한 픽셀 회로의 구현이 가능할 수 있을 것이다.
한편, 전술한 표시패널(110)의 픽셀 회로 상으로 발광소자(300)가 위치하게 되며, 표시패널(110)의 픽셀 회로와 발광소자(300)의 연결은, 도 3b 내지 도 3e와 같은 수평(Lateral) 구조를 갖는 발광소자(300)의 제1 전극(311)과 제2 전극(313)을, 와이어(Wire)를 이용해 N-pad와 P-pad에 연결할 수도 있고, 표시패널(110) 상에 픽셀 전극과 공통 전극을 형성하여 연결할 수도 있다. 또는, 발광소자(300)의 제1 전극(311)과 제2 전극(313)이 직접 픽셀 회로의 N-pad와 P-pad와 부착되어 연결되는 플립(Flip) 형태로 연결될 수도 있다.
또한, 발광소자(300)는 도시된 수평(Lateral) 구조 외에도, 제1 전극(311)과 제2 전극(313)이 발광소자(300)의 상면과 하면에 각각 위치하는 수직(Vertical) 구조를 가질 수도 있다.
한편, 발광소자(300)는 도 3g와 같이, 하나의 발광소자(300)가 3개의 분리된 셀을 가져, 3개의 서브픽셀을 구현할 수도 있다. 즉, 전술한 분리된 C개의 셀에서 C가 3인 것일 수도 있다.
도 3g를 참조하면, 하나의 발광소자(300)에는, 동일한 색상의 광을 방출하며 서로 분리된 3개의 셀이 구비되고, 3개의 셀을 각각 구동하기 위한 전극(310)이 위치할 수 있다.
이러한 전극(310)은, 각각의 셀마다 분리된 제1 전극(311)과, 각각의 셀이 공통으로 공유하는 제2 전극(313)인 것일 수 있다. 다만, 전술한 바와 같이 제1 전극(311)과 제2 전극(313)은 서로 치환될 수도 있다.
그리고, 3개의 셀 각각에는, 셀마다 전기적으로 분리된 활성층(303)과 제2 반도체층(305)이 위치하고, 활성층(303) 아래에 하나의 제1 반도체층(301)이 위치할 수 있다.
이와 같은 구조를 갖는 발광소자(300)는, 하나의 발광소자(300)가 3개의 서브픽셀을 구현할 수 있고, 이러한 발광소자(300)를 인접하게 위치시켜 픽셀(PXL)을 구현할 수 있으므로, 동일 면적의 표시장치(100)에 보다 많은 픽셀(PXL)이 구현될 수 있다.
도 4를 참조하여, 도 3g에 도시된 발광소자(300)를 표시패널(110)에 배열하여 픽셀을 구현하는 방법을 살펴본다.
그리고, 3개의 서브픽셀을 갖고, 서로 다른 색상의 광을 방출하는 발광소자(300) 3개를 인접하게 위치시켜 픽셀(PXL)을 구현할 수 있다.
도 4에 도시된 3개의 발광소자(300)는 각각 적색, 녹색, 청색의 광을 방출하는 발광소자(300)인 것일 수 있고, 각각의 발광소자(300)는 분리된 3개의 서브픽셀을 가질 수 있다.
이때, 3개의 발광소자(300)를 서로 인접하게 위치시키면, 서로 다른 발광소자(300)의 서브픽셀이 서로 다른 색상의 광을 방출하므로, 각각의 발광소자(300)의 분리된 서브픽셀 3개가 모여 하나의 픽셀(PXL)을 이룰 수 있다.
도 4에서는, 가장 좌측의 발광소자(300)가 적색광을 방출하고, 중앙의 발광소자(300)가 녹색광을 방출하며, 가장 우측의 발광소자(300)가 청색광을 방출하고 있다.
이 경우, 서로 다른 발광소자(300)의 서브픽셀 3개가 각각 적색, 녹색, 청색의 광을 방출할 수 있으므로, 이러한 서브픽셀 3개가 하나의 픽셀(PXL)을 이루고, 각각의 발광소자(300) 마다 3개의 서브픽셀이 구현되므로, 3개의 발광소자(300)를 통해 3개의 픽셀(PXL)을 구현할 수 있다.
전술한 바와 같이, 서로 다른 색상의 광을 방출하는 발광소자(300) 3개를 인접하게 위치시키면, 표시장치(100)의 픽셀(PXL)을 구현할 수 있으며, 이를 반복하여 배치하는 것으로 표시장치(100)의 다수의 픽셀(PXL)을 구현할 수 있다. 그리고, 각각의 발광소자(300)가 3개의 서브픽셀을 가지고 있으므로, 동일한 면적의 표시장치(100) 상에 보다 많은 픽셀(PXL)을 구현할 수 있는 이점이 있다.
한편, 도 5를 참조하여 표시패널(110)에 발광소자(300)가 배열되는 구현 예를 살펴보도록 한다.
도 5를 참조하면, 표시패널(110)에 전술한 발광소자(300)가 배열된다.
그리고, 발광소자(300)는 전술한 바와 같이 하나의 발광소자(300)가 C개의 활성층(303)을 가지고 있으며, 도 5에서 표시패널(110)에 배열되는 발광소자(300)는 4개의 분리된 활성층(303)을 가져 4개의 셀을 가지는 것일 수 있다.
한편, 하나의 발광소자(300)에 포함된 C개의 활성층(303)은 서로 다른 C개의 셀을 구현하고, C개의 셀은 C개의 서브픽셀에 대응되며, 하나의 발광소자(300)의 C개의 활성층(303)은 동일한 색상의 광을 방출한다.
일 예로, 발광소자(300)는, 제1 색상의 광을 방출하는 제1 발광소자(510)와, 제2 색상의 광을 방출하는 제2 발광소자(520)와, 제3 색상의 광을 방출하는 제3 발광소자(530)를 포함할 수 있다.
그리고, 제1 발광소자(510)의 제1 색상은 적색(Red)이고, 제2 발광소자(520)의 제2 색상은 녹색(Green)이고, 제3 발광소자(530)의 제3 색상은 청색(Blue)인 것일 수 있다.
한편, 다시 도 4를 참조하면, 표시패널(110) 상에 제1 수평 라인(L1)을 따라 발광소자(300)가 배열되고, 제1 수평 라인(L1) 아래에 위치한 제2 수평 라인(L2)을 따라 발광소자(300)가 배열될 수 있다.
그리고, 제1 수평 라인(L1)과 제2 수평 라인(L2)은 서로 평행하며, 표시패널(110) 상에서 교번하여 배열될 수 있다.
이때, 제1 수평 라인(L1)에 배열된 발광소자(300)와 제2 수평 라인(L2)에 배열된 발광소자(300)는 서로 소정 간격만큼 어긋나게 배열될 수 있다.
제1 수평 라인(L1)에 배열된 발광소자(300)와 제2 수평 라인(L2)에 배열된 발광소자(300)가 어긋난 간격은, 일 예로 각각의 발광소자(300)의 분리된 셀의 크기만큼 인 것일 수 있으나, 이에 한정되는 것은 아니고, 다양한 간격을 가질 수도 있다.
그리고, 제1 수평 라인(L1)에 배열된 발광소자(300)는, 일 예로 제1 발광소자(510)와 제2 발광소자(520)와 제3 발광소자(530)가 순서대로 교번하여 배열될 수 있고, 제2 수평 라인(L2)에는, 일 예로 제3 발광소자(530)와 제1 발광소자(510)와 제2 발광소자(520)가 순서대로 교번하여 배열될 수 있다.
이때, 제1 발광소자(510)가 적색(Red, R)이고, 제2 발광소자(520)가 녹색(Green, G)이며, 제3 발광소자(530)가 청색(Blue, B)을 발광하는 경우, 제1 수평 라인(L1) 상에 배열된 발광소자(300)는 R, G, B 순서로 발광소자(300)가 배열되고, 제2 수평 라인(L2) 상에 배열된 발광소자(300)는 B, R, G 순서로 배열된다. 다만, 제1 수평 라인(L1)과 제2 수평 라인(L2)에 배열된 발광소자(300)의 색상은 다양한 형태로 변경될 수도 있다.
한편, 제1 수평 라인(L1)과 제2 수평 라인(L2) 상에 배열된 발광소자(300) 중 서로 인접한 3개의 발광소자(300)의 서브픽셀이 하나의 픽셀(PXL)을 이룰 수 있다. 이러한 발광소자(300)는 각각 방출되는 광의 색상이 서로 다를 수 있고, 각각의 발광소자(300)가 적색, 녹색 및 청색의 광을 방출할 수 있다.
예를 들어, 제1 수평 라인(L1)에 배열된 R, G 색상의 발광소자(300)와, 제1 수평 라인(L1)에 배열된 발광소자(300)와 인접하여 어긋나게 배열된 제2 수평 라인(L2)에 배열된 B 색상의 발광소자(300)는, 제1 수평 라인(L1)과 제2 수평 라인(L2) 사이에 픽셀을 구현할 수 있다.
보다 구체적으로, 제1 수평 라인(L1)에 배열된 R, G 색상의 발광소자(300)의 일부 서브픽셀과, 제1 수평 라인(L1)의 발광소자(300)와 어긋나게 배열된 제2 수평 라인(L2)의 B 색상의 발광소자(300)의 일부 서브픽셀이 픽셀을 구현할 수 있다.
즉, 제1 수평 라인(L1)에 배열된 제1 발광소자(510, R)의 분리된 서브픽셀(510의 우측 하단)과, 제2 발광소자(520, G)의 분리된 서브픽셀(520의 좌측 하단)과, 제2 수평 라인(L2)에 어긋나게 배열된 제3 발광소자(530, B)의 분리된 서브픽셀(530의 좌우측 상단)이 하나의 픽셀(PXL1)을 구현하는 것일 수 있다.
이때, 각각의 발광소자(300)의 C개의 셀은 독립 구동되므로, 픽셀(PXL1)을 구현하지 않는 발광소자(300)의 나머지 셀은 오프(off)될 수도 있다. 이 경우, 발광소자(300)의 셀 중 온(on)된 셀과 오프(off)된 셀이 표시패널(110)의 표시영역(Active Area, A/A)과 비표시영역(Non-active area, N/A)을 구분하는 것일 수 있다.
마찬가지로, 제1 수평 라인(L1)에 배열된 제2 발광소자(520, G)의 분리된 서브픽셀(520 우측 하단)과, 제3 발광소자(530, B)의 분리된 서브픽셀(530 좌측 하단)과, 제2 수평 라인(L2)에 어긋나게 배열된 제1 발광소자(510, R)의 분리된 서브픽셀(510 좌우측 상단)이 또 다른 픽셀(PXL2)을 구현하는 것일 수 있다.
한편, 각각의 픽셀(PXL1, PXL2)에 중복하여 구현된 서브픽셀로 인해 픽셀의 색감이 달라지는 것을 방지하기 위해, 발광소자(300)에서 중복하여 구현된 서브픽셀에 대응된 셀의 발광 세기를, 중복되지 않은 서브픽셀의 셀의 발광 세기의 절반으로 구동하는 것일 수도 있다.
예를 들어, 청색 서브픽셀이 중복된 픽셀(PXL1)의 경우, 청색 서브픽셀을 갖는 제3 발광소자(530)의 일부 서브픽셀(좌우측 상단)의 발광 세기를 각각 절반으로 하여, 두 개의 청색 서브픽셀이 하나의 적색 서브픽셀 또는 하나의 녹색 서브픽셀의 밝기와 동일한 밝기로 발광하도록 구동될 수 있다.
이와 같이 제1 수평 라인(L1)에 배열된 발광소자(300)의 서브픽셀과, 제1 수평 라인(L1)에 배열된 발광소자(300)와 서로 어긋나게 배열된 제2 수평 라인(L2)에 배열된 발광소자(300)의 서브픽셀이 연속하여 픽셀을 구현하면서, 표시장치(100)의 표시영역(A/A) 내에서 영상을 디스플레이할 수 있다.
한편, 전술한 픽셀의 다른 구현 예로, 제1 수평 라인(L1)과 제2 수평 라인(L2) 사이에 인접한 3개의 발광소자(300)의 두 개의 서브픽셀을 하나의 픽셀로 구현할 수도 있다.
도 6을 참조하면, 제1 수평 라인(L1)에 배열된 제1 발광소자(510, R)의 분리된 두 개의 서브픽셀(좌우측 하단)과, 제2 발광소자(520, G)의 분리된 두 개의 서브픽셀(좌우측 하단)과, 제2 수평 라인(L2)에 어긋나게 배열된 제3 발광소자(530, B)의 분리된 두 개의 서브픽셀(좌우측 상단)이 하나의 픽셀(PXL3)을 구현하는 것일 수 있다.
이 경우, 보다 높은 휘도의 영상을 디스플레이 하기 위해, 픽셀(PXL3)을 구현하는 각각의 발광소자(300)의 서브픽셀 모두를 온 동작하여 사용할 수도 있고, 리던던시(Redundancy) 구현을 위해, 각각의 발광소자(300)의 서브픽셀의 일부(Main)만을 사용하고, 나머지(Spare)를 사용하지 않는 것일 수도 있다.
한편, 전술한 발광소자(300)와는 다른 관점에서, 발광소자(300)의 C개의 셀을 발광소자부로 정의할 수도 있다.
즉, 발광소자(300)는, 제1 색상의 광을 방출하며 제1 반도체층(301), 제1 전극(311), 제2 반도체층(305), 제2 전극(313), 활성층(303)을 포함하는 제1 발광소자부와, 제1 색상의 광을 방출하며 제1 반도체층(301), 제1 전극(311), 제2 반도체층(305), 제2 전극(313), 활성층(303)을 포함하는 제2 발광소자부와, 제1 색상의 광을 방출하며 제1 반도체층(301), 제1 전극(311), 제2 반도체층(305), 제2 전극(313), 활성층(303)을 포함하는 제3 발광소자부와, 제1 색상의 광을 방출하며 제1 반도체층(301), 제1 전극(311), 제2 반도체층(305), 제2 전극(313), 활성층(303)을 포함하는 제4 발광소자부를 포함하는 것일 수 있다. 이러한 제1 내지 제4 발광소자부는 전술한 발광소자(300)의 C개의 셀에 각각 대응될 수 있다.
이러한 제1 내지 제4 발광소자부를 갖는 발광소자(300)는, 도 3b와 같이 제1 반도체층(301) 및 제2 전극(313)을 공유하고, 제2 반도체층(305), 제1 전극(311) 및 활성층(303)을 개별적으로 포함할 수 있다.
그리고, 제1 내지 제4 발광소자부 각각에 개별적으로 포함된 제1 전극(311)은 제1 반도체층(301)과 전기적으로 연결되고, 개별적으로 포함된 제2 반도체층(305)은 제2 전극(313)과 전기적으로 연결될 수 있다.
또한 다른 관점에서, 전술한 표시패널(110)은 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)이 배치되며, 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)으로 정의되는 다수의 서브픽셀이 배열되고, 이러한 다수의 서브픽셀이 제1 서브픽셀 그룹(710)과, 제2 서브픽셀 그룹(720) 및 제3 서브픽셀 그룹(730)을 포함하는 것일 수 있다.
도 7을 참조하면, 제1 서브픽셀 그룹(710)은 제1 색상의 광을 방출하며, 인접하게 2행 2열로 배열된 4개의 제1 색상 서브픽셀을 포함한다. 이러한 제1 서브픽셀 그룹(710)은 도 4의 제1 발광소자(510)와 대응되거나 유사한 개념일 수 있고, 제1 색상 서브픽셀은 적색 서브픽셀일 수 있다.
제2 서브픽셀 그룹(720)은 제2 색상의 광을 방출하며, 인접하게 2행 2열로 배열된 4개의 제2 색상 서브픽셀을 포함한다. 이러한 제2 서브픽셀 그룹(720)은 도 4의 제2 발광소자(520)와 대응되거나 유사한 개념일 수 있고, 제2 색상 서브픽셀은 녹색 서브픽셀일 수 있다.
그리고, 제3 서브픽셀 그룹(730)은 제3 색상의 광을 방출하며, 인접하게 2행 2열로 배열된 4개의 제3 색상 서브픽셀을 포함한다. 이러한 제3 서브픽셀 그룹(730)은 도 4의 제3 발광소자(530)와 대응되거나 유사한 개념일 수 있고, 제3 색상 서브픽셀은 청색 서브픽셀일 수 있다.
전술한 제2 서브픽셀 그룹(720)은 제1 서브픽셀 그룹(710)과 행(Row) 방향으로 인접하게 위치하고, 제3 서브픽셀 그룹(730)은 제1 서브픽셀 그룹(710) 및 제2 서브픽셀 그룹(720)의 열(Column) 방향으로, 제1 서브픽셀 그룹(710) 및 제2 서브픽셀 그룹(720)과 공통으로 인접하게 위치할 수 있다.
그리고, 제1 내지 제3 서브픽셀 그룹(710, 720, 730)에는 발광칩(700)이 배치될 수 있다.
발광칩은 광을 방출하는 독립 제조된 발광장치로, 일 예로 마이크로 발광 다이오드(μLED)일 수 있으며, 전술한 발광소자(300)이거나, 발광소자(300)의 C개의 셀 하나에 대응되는 크기의 보다 작은 마이크로 발광 다이오드(μLED)일 수도 있다.
발광칩(700)은 Case 1과 같이 제1 내지 제3 서브픽셀 그룹(710, 720, 730)마다 하나의 발광칩(700)이 배치될 수도 있고, Case 2와 같이 제1 내지 제3 서브픽셀 그룹(710, 720, 730)을 이루는 각각의 서브픽셀마다 하나의 발광칩(700)이 배치될 수도 있다.
도 8을 참조하여 본 발명의 실시예들에 따른 표시장치(100)의 효과를 개략적으로 살펴보면, 하나의 발광소자가 하나의 색상의 광을 하나의 서브픽셀을 통해 발광하는 종래의 표시장치의 경우, 3개의 발광소자가 하나의 픽셀을 구현하므로, 한정된 면적 내에 픽셀을 구현하는 데 한계가 존재한다.(4 pixel)
이에 비해, 본 발명의 실시예들에 따른 표시장치(100)의 경우, 하나의 발광소자(300)가 4개의 서브픽셀을 구현하고 있으며, 인접한 발광소자(300)의 서브픽셀이 모여 하나의 픽셀을 구현하고 있으므로, 동일한 면적 내에 보다 다수의 픽셀을 구현할 수 있다.(9 pixel)
따라서, 발광소자(300)의 크기를 줄이지 않고도 표시장치(100)의 고정세 및 고해상도를 구현할 수 있게 되고, 표시장치(100)의 발광소자(300)의 리페어(Repair) 및 리던던시(Redundancy) 구현이 용이한 장점이 있다.
본 발명의 실시예들에 의하면, 하나의 발광소자가 서로 분리된 여러 개의 활성층을 포함하여, 고정세 및 고해상도의 디스플레이를 가능하게 하는 발광소자, 표시패널 및 표시장치를 제공할 수 있다.
본 발명의 실시예들에 의하면, 발광소자를 서로 다른 라인에서 어긋나게 배열하고, 인접한 발광소자의 활성층이 픽셀을 구현하여 발광소자의 리페어(Repair) 및 리던던시(Redundancy) 구현이 가능한 발광소자, 표시패널 및 표시장치를 제공할 수 있다.
또한, 본 발명의 실시예들에 의하면, 하나의 발광소자가 서로 분리된 여러 개의 활성층을 포함하므로, 발광소자를 별도의 반도체 기판에서 성장시킨 후, 표시장치의 기판에 이식시키는 전사(Transfer) 공정을 줄일 수 있는 발광소자, 표시패널 및 표시장치를 제공할 수 있다.
이상에서, 본 발명의 실시예를 구성하는 모든 구성 요소들이 하나로 결합되거나 결합되어 동작하는 것으로 설명되었다고 해서, 본 발명이 반드시 이러한 실시예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성 요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다.
또한, 이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥 상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 표시장치 110 : 표시패널
120 : 게이트 구동 회로 130 : 데이터 구동 회로
300 : 발광소자 301 : 제1 반도체층
303 : 활성층 305 : 제2 반도체층
307 : 절연층 310 : 전극
311 : 제1 전극 313 : 제2 전극
320 : 비아홀 510 : 제1 발광소자
520 : 제2 발광소자 530 : 제3 발광소자
700 : 발광칩 710 : 제1 서브픽셀 그룹
720 : 제2 서브픽셀 그룹 730 : 제3 서브픽셀 그룹

Claims (14)

  1. 애노드 전극 및 캐소드 전극을 포함하는 발광소자를 포함한 복수의 서브픽셀이 배치된 표시패널을 포함하며,
    상기 복수의 서브픽셀은 동일한 색상의 광을 방출하며 인접하게 위치한 두 개 이상의 서브픽셀을 포함하고,
    상기 복수의 서브픽셀 각각은,
    스캔 신호를 제공하고 수평 라인으로 배치된 게이트 라인;
    데이터 전압을 제공하고 상기 수평 라인과 교차하는 수직 라인 방향으로 배치된 데이터 라인;
    제1 노드, 제2 노드 및 제3 노드를 갖는 구동 트랜지스터;
    상기 제1 노드와 상기 데이터 라인 사이에 전기적으로 연결된 스위칭 트랜지스터;
    상기 제1 노드 및 상기 스위칭 트랜지스터와 연결된 스토리지 캐패시터;
    상기 게이트 라인과 평행하게 배치되고 상기 애노드 전극과 연결된 구동 전압 라인; 및
    상기 구동 전압 라인과 평행하게 배치되고, 상기 제3 노드와 전기적으로 연결된 공통 전압 라인;을 포함하고,
    상기 제2 노드는 상기 캐소드 전극과 연결된 표시장치.
  2. 제1항에 있어서
    상기 발광소자는,
    제1 반도체층;
    상기 제1 반도체층 상에 위치하며, 전기적으로 분리된 C개(C는 3 이상의 자연수)의 활성층; 및
    상기 C개의 활성층 상에 대응되어 위치하며, 전기적으로 분리된 C개의 제2 반도체층;을 더 포함하고,
    상기 캐소드 전극은 상기 C개의 제2 반도체층 상에 대응되어 위치하며, 상기 C개의 제2 반도체층과 절연되고, 상기 제1 반도체층과 전기적으로 연결되며,
    상기 애노드 전극은 상기 C개의 제2 반도체층 상에 위치하며, 상기 제1 반도체층과 절연되고, 상기 C개의 제2 반도체층에 공통으로 연결되는 표시장치.
  3. 제1항에 있어서,
    상기 발광소자는,
    상기 C개의 활성층, 상기 C개의 제2 반도체층 및 상기 C개의 캐소드 전극이 서로 대응되어 C개의 셀을 구현하고,
    상기 C개의 셀은 상기 C개의 서브픽셀에 대응된 표시장치.
  4. 제1항에 있어서,
    상기 발광소자는 마이크로 발광 다이오드인 표시장치.
  5. 제1항에 있어서,
    상기 표시패널 상의 제1 수평 라인을 따라 상기 발광소자가 배열되고,
    상기 제1 수평 라인 아래에 위치한 제2 수평 라인을 따라 상기 발광소자가 배열되며,
    상기 제1 수평 라인과 상기 제2 수평 라인은 상기 표시패널 상에서 교번하여 배열되고,
    상기 제1 수평 라인에 배열된 발광소자와 상기 제2 수평 라인에 배열된 발광소자는 서로 소정 간격만큼 어긋나게 배열된 표시장치.
  6. 제5항에 있어서,
    상기 발광소자는,
    제1 색상의 광을 방출하는 제1 발광소자;
    제2 색상의 광을 방출하는 제2 발광소자; 및
    제3 색상의 광을 방출하는 제3 발광소자를 포함하는 표시장치.
  7. 제6항에 있어서,
    상기 제1 수평 라인에는 상기 제1 발광소자, 상기 제2 발광소자 및 상기 제3 발광소자가 교번하여 배열되고,
    상기 제2 수평 라인에는 상기 제3 발광소자, 상기 제1 발광소자 및 상기 제2 발광소자가 발광소자가 교번하여 배열된 표시장치.
  8. 제5에 있어서,
    상기 제1 수평 라인과 상기 제2 수평 라인 상에 배열된 발광소자 중 서로 인접한 3개의 발광소자의 서브픽셀이 하나의 픽셀을 이루며,
    상기 3개의 발광소자에서 방출되는 광의 색상이 각각 다른 표시장치.
  9. 제8항에 있어서,
    상기 3개의 발광소자는 각각 적색, 녹색 및 청색의 광을 방출하는 표시장치.
  10. 제5항에 있어서,
    상기 제1 수평 라인과 상기 제2 수평 라인 상에 배열된 발광소자 중 서로 인접한 3개의 발광소자의 두 개의 서브픽셀이 하나의 픽셀을 이루며,
    상기 3개의 발광소자에서 방출되는 광의 색상이 각각 다른 표시장치.
  11. 제10항에 있어서,
    상기 3개의 발광소자는,
    각각의 발광소자의 두 개의 서브픽셀 중 하나는 메인 서브픽셀이고, 다른 하나는 리던던시 서브픽셀인 표시장치.
  12. 제1항에 있어서
    상기 두 개 이상의 서브픽셀에 포함된 발광소자는 일체형인 표시장치.
  13. 제12항에 있어서
    상기 복수의 서브픽셀은 4개의 적색, 녹색, 및 청색 서브픽셀을 포함하고, 상기 두 개 이상의 서브픽셀은 상기 적색, 상기 녹색, 및 상기 청색 중 하나의 색상을 방출하는 표시장치.
  14. 제1항에 있어서,
    상기 두 개의 서브픽셀에 포함된 하나의 발광소자는 메인 발광소자이고 다른 하나는 리던던시 발광소자인 표시장치
KR1020220116560A 2017-12-22 2022-09-15 발광소자, 표시패널 및 표시장치 KR102550859B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220116560A KR102550859B1 (ko) 2017-12-22 2022-09-15 발광소자, 표시패널 및 표시장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170178664A KR102446015B1 (ko) 2017-12-22 2017-12-22 발광소자, 표시패널 및 표시장치
KR1020220116560A KR102550859B1 (ko) 2017-12-22 2022-09-15 발광소자, 표시패널 및 표시장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170178664A Division KR102446015B1 (ko) 2017-12-22 2017-12-22 발광소자, 표시패널 및 표시장치

Publications (2)

Publication Number Publication Date
KR20220131507A true KR20220131507A (ko) 2022-09-28
KR102550859B1 KR102550859B1 (ko) 2023-07-04

Family

ID=67258158

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170178664A KR102446015B1 (ko) 2017-12-22 2017-12-22 발광소자, 표시패널 및 표시장치
KR1020220116560A KR102550859B1 (ko) 2017-12-22 2022-09-15 발광소자, 표시패널 및 표시장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020170178664A KR102446015B1 (ko) 2017-12-22 2017-12-22 발광소자, 표시패널 및 표시장치

Country Status (1)

Country Link
KR (2) KR102446015B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024072873A3 (en) * 2022-09-29 2024-05-10 Glo Technologies Llc Light emitting device including led die having portions located in adjacent pixels and method of making same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210082754A (ko) * 2019-12-26 2021-07-06 엘지디스플레이 주식회사 Led 표시장치 및 이의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129505A (ja) * 2003-09-30 2005-05-19 Sanyo Electric Co Ltd 発光表示装置及びその画素レイアウト形成方法
US20120161184A1 (en) * 2010-12-28 2012-06-28 Nichia Corporation Semiconductor light emitting device
KR20170081110A (ko) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 표시패널 및 이를 구비하는 표시장치
KR20170117101A (ko) * 2015-02-12 2017-10-20 배 시스템즈 피엘시 구동기에서의 관련된 개선 방법
KR20170120962A (ko) * 2016-04-22 2017-11-01 엘지이노텍 주식회사 발광소자 및 이를 포함하는 표시장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101639977B1 (ko) * 2014-07-10 2016-07-18 엘지디스플레이 주식회사 표시 장치와 표시 패널

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129505A (ja) * 2003-09-30 2005-05-19 Sanyo Electric Co Ltd 発光表示装置及びその画素レイアウト形成方法
US20120161184A1 (en) * 2010-12-28 2012-06-28 Nichia Corporation Semiconductor light emitting device
KR20170117101A (ko) * 2015-02-12 2017-10-20 배 시스템즈 피엘시 구동기에서의 관련된 개선 방법
KR20170081110A (ko) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 표시패널 및 이를 구비하는 표시장치
KR20170120962A (ko) * 2016-04-22 2017-11-01 엘지이노텍 주식회사 발광소자 및 이를 포함하는 표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024072873A3 (en) * 2022-09-29 2024-05-10 Glo Technologies Llc Light emitting device including led die having portions located in adjacent pixels and method of making same

Also Published As

Publication number Publication date
KR102550859B1 (ko) 2023-07-04
KR102446015B1 (ko) 2022-09-22
KR20190076673A (ko) 2019-07-02

Similar Documents

Publication Publication Date Title
US11004394B2 (en) Display apparatus
KR101890582B1 (ko) 발광 다이오드 칩, 마이크로 디스플레이 장치
US11790837B2 (en) Pixel and display apparatus including same
KR102550859B1 (ko) 발광소자, 표시패널 및 표시장치
KR101862793B1 (ko) 화소 배열 구조 및 이를 포함한 유기전계발광 표시장치
EP2293275A1 (en) Pixel driving circuit for light emitting display panel
CN110047827B (zh) 发光音频装置、音频输出装置和显示装置
KR102648463B1 (ko) 발광 소자, 디스플레이 집적 회로 및 마이크로 디스플레이 장치
CN109920375B (zh) 微显示装置和显示集成电路
US10840308B2 (en) Organic light-emitting display
CN112673412B (zh) 显示装置
US9093407B2 (en) Organic light emitting display
CN111326673B (zh) 显示装置
JP2011081043A (ja) 自発光素子パネル、画像表示装置、および、自発光素子のパッシブ駆動方法
US11328659B2 (en) Display device
KR102588293B1 (ko) 발광 소자, 마이크로 디스플레이 장치
KR102594557B1 (ko) 유기발광표시패널 및 이를 이용한 유기발광표시장치
KR102442725B1 (ko) 발광 소자, 마이크로 디스플레이 장치
US11811002B2 (en) Display with dual red emitters
KR20220164851A (ko) 발광 표시 장치
CN114586090A (zh) 发光显示装置
KR20240065670A (ko) 발광 소자 및 발광 소자를 포함하는 표시 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant