KR20220123682A - 데이터 프로세싱 방법 및 장치 - Google Patents

데이터 프로세싱 방법 및 장치 Download PDF

Info

Publication number
KR20220123682A
KR20220123682A KR1020227026725A KR20227026725A KR20220123682A KR 20220123682 A KR20220123682 A KR 20220123682A KR 1020227026725 A KR1020227026725 A KR 1020227026725A KR 20227026725 A KR20227026725 A KR 20227026725A KR 20220123682 A KR20220123682 A KR 20220123682A
Authority
KR
South Korea
Prior art keywords
rus
tone
data processing
dual
modulation mode
Prior art date
Application number
KR1020227026725A
Other languages
English (en)
Inventor
지안 위
밍 간
Original Assignee
후아웨이 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후아웨이 테크놀러지 컴퍼니 리미티드 filed Critical 후아웨이 테크놀러지 컴퍼니 리미티드
Publication of KR20220123682A publication Critical patent/KR20220123682A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/04—Wireless resource allocation
    • H04W72/044—Wireless resource allocation based on the type of the allocated resource
    • H04W72/0453—Resources in frequency domain, e.g. a carrier in FDMA
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/0001—Arrangements for dividing the transmission path
    • H04L5/0003—Two-dimensional division
    • H04L5/0005—Time-frequency
    • H04L5/0007—Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H04L27/2627—Modulators
    • H04L27/2634—Inverse fast Fourier transform [IFFT] or inverse discrete Fourier transform [IDFT] modulators in combination with other circuits for modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0044—Arrangements for allocating sub-channels of the transmission path allocation of payload
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0053—Allocation of signaling, i.e. of overhead other than pilot signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/50—Allocation or scheduling criteria for wireless resources
    • H04W72/535—Allocation or scheduling criteria for wireless resources based on resource usage policies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Hardware Redundancy (AREA)

Abstract

이 출원의 실시예는 하나의 인터리버 또는 하나의 LDPC 톤 맵퍼를 이용함으로써, 복수의 RU가 할당되는 사용자의 비트스트림의 비트 시퀀스를 스크램블하기 위한 데이터 프로세싱 방법 및 장치를 제공하고, 이로써 하드웨어 비용이 줄어든다. 이 방법은 제1 사용자의 코딩된 비트스트림을 M 개의 RU, 또는 M 개의 RU를 포함하는 제1 RU에 할당하는 단계 - M 개의 RU 또는 제1 RU는 제1 사용자에게 할당된 RU이고, M은 1 초과인 양의 정수임 -; 제1 인터리버 또는 제1 톤 맵퍼를 이용함으로써 코딩된 비트스트림 내의 모든 비트들을 재순서화하는 단계를 포함한다.

Description

데이터 프로세싱 방법 및 장치
관련된 출원에 대한 교차-참조
이 출원은 2020년 1월 8일자로 중국 특허청에 출원된 "데이터 프로세싱 방법 및 장치(DATA PROCESSING METHOD AND APPARATUS)"라는 명칭의 중국 특허 출원 제202010019316.0호에 대한 우선권을 주장하고, 이 중국 특허 출원은 그 전체적으로 참조로 본 명세서에 통합된다.
이 출원은 무선 통신 기술의 분야에 관한 것으로, 특히, 데이터 프로세싱 방법 및 장치에 관한 것이다.
통신 시스템에서, 채널 코딩은 일반적으로, 데이터 송신 신뢰성을 개선시키고 통신 품질을 보장하기 위하여 이용된다. 페이딩 채널 상에서, 비트 에러(즉, 버스트 에러)는 종종 스트링에서 발생하고, 채널 코딩은 단일 에러, 또는 매우 길지 않은 에러 스트링(error string)의 검출 및 정정에서만 효과적이다. 그러므로, 기존의 기술에서는, 비트스트림 내의 비트 시퀀스(bit sequence)는 통상적으로, 비트스트림이 송신되기 전에 스크램블(scramble)된다. 이러한 방식으로, 데이터 버스트 에러의 확률은 줄어들 수 있고, 에러가 발생하더라도, 에러는 단일 에러이거나, 극도로 짧은 길이를 갖는 에러 스트링이다. 이러한 방식으로, 채널 코딩의 에러 정정 능력은 에러를 정정하기 위하여 이용될 수 있어서, 원래의 비트 시퀀스가 복원될 수 있다. 현재, 비트스트림 내의 비트 시퀀스를 스크램블하기 위한 주로 다음의 2 개의 방법이 있다: (1) 2진 콘볼루션 코드(binary convolution code, BCC) 코딩의 비트스트림에 대하여, 성상도 맵핑(constellation mapping) 전에, 행/열 인터리버(row/column interleaver) 또는 랜덤 인터리버(random interleaver)와 같은) 인터리버는 비트스트림에서 비트들을 인터리빙(interleave)하기 위하여 이용된다. (2) 저-밀도 패리티 체크 코드(low-density parity code, LDPC) 코딩의 비트스트림에 대하여, 성상도 맵핑 후에, 비트들은 LDPC 톤 맵퍼( tone mapper)를 이용함으로써 스크램블된다.
현재, 하나의 RU는 통상적으로, 하나의 사용자에게 할당되고, 인터리버 또는 LDPC 톤 맵퍼는 하나의 RU에서 동작을 수행한다. 다시 말해서, 상이한 RU들 내의 비트들에 대하여, 상이한 인터리버들이 인터리빙을 위하여 이용될 수 필요가 있거나, 상이한 LDPC 톤 맵퍼들이 톤 맵핑을 위하여 이용될 필요가 있다.
그러나, 차세대 무선 로컬 영역 네트워크(wireless local area network, WLAN) 표준 802.11be에서는, 직교 주파수 분할 다중 액세스(orthogonal frequency division multiple access, OFDMA) 시스템을 위하여, 하나의 사용자에 대한 복수의 RU의 할당이 지원될 필요가 있다. 그러나, 복수의 RU가 할당되는 사용자를 위한 인터리버 또는 LDPC 톤 맵퍼를 어떻게 설계할 것인지에 대한 구체적인 해결책이 없다.
이 출원의 실시예는 하나의 인터리버(interleaver) 또는 하나의 LDPC 톤 맵퍼(tone mapper)를 이용함으로써, 복수의 RU가 할당되는 사용자의 비트스트림의 비트 시퀀스를 스크램블(scramble)하기 위한 데이터 프로세싱 방법 및 장치를 제공하고, 이로써 하드웨어 비용이 줄어든다.
제1 측면에 따르면, 데이터 프로세싱 방법이 이 출원의 실시예에서 제공되고, 송신단(transmit end)에 적용될 수 있다. 이 방법은 제1 사용자의 코딩된 비트스트림을 M 개의 자원 유닛(resource allocation, RU) 또는 M 개의 RU를 포함하는 제1 RU에 할당하는 단계 - M 개의 RU 또는 제1 RU는 제1 사용자에게 할당된 RU이고, M은 1 초과인 양의 정수임 -; 및 제1 인터리버 또는 제1 톤 맵퍼를 이용함으로써 코딩된 비트스트림 내의 모든 비트들을 재순서화하는 단계를 포함한다.
이 출원의 이 실시예에서, M 개의 RU, 또는 M 개의 RU를 포함하는 제1 RU가 제1 사용자에게 할당될 때, 제1 사용자의 코딩된 비트스트림은 M 개의 RU, 또는 M 개의 RU를 포함하는 제1 RU에 먼저 할당되고, 그 다음으로, 통합된 제1 인터리버 또는 통합된 제1 톤 맵퍼는 코딩된 비트스트림 내의 모든 비트를 재순서화하기 위하여 이용되어, 이로써 하드웨어 비용이 줄어들 수 있다.
제2 측면에 따르면, 데이터 프로세싱 방법이 이 출원의 실시예에서 제공되고, 송신단에 적용될 수 있다. 이 방법은 제1 사용자의 코딩된 비트스트림 내의 모든 비트를 제1 인터리버 또는 제1 톤 맵퍼로 입력하는 단계 - M 개의 RU, 또는 M 개의 RU를 포함하는 제1 RU는 제1 사용자에게 할당되고, M은 1 초과인 양의 정수임 -; 및 제1 인터리버 또는 제1 톤 맵퍼를 이용함으로써 코딩된 비트스트림 내의 모든 비트를 재순서화하는 단계를 포함한다.
이 출원의 이 실시예에서, M 개의 RU, 또는 M 개의 RU를 포함하는 제1 RU가 제1 사용자에게 할당될 때, 제1 사용자의 코딩된 비트스트림 내의 모든 비트는 통합된 제1 인터리버 또는 통합된 제1 톤 맵퍼로 직접적으로 입력되고, 그 다음으로, 제1 인터리버 또는 제1 톤 맵퍼는 코딩된 비트스트림 내의 모든 비트를 재순서화하기 위하여 이용되어, 이로써 하드웨어 비용이 줄어들 수 있다.
이 출원의 실시예의 제1 측면 또는 제2 측면에 따른 방법을 참조하면, 가능한 설계에서, 제1 사용자의 코딩된 비트스트림을 M 개의 RU, 또는 M 개의 RU를 포함하는 제1 RU에 할당하는 것은: 스트림 파서(stream parser)에 의해 출력되는 제1 사용자의 코딩된 비트스트림을 비트 시퀀스에서 M 개의 RU, 또는 M 개의 RU를 포함하는 제1 RU에 순차적으로 또는 교대로 할당하는 것을 포함한다.
이러한 방식으로, 비트 할당기가 절약될 수 있고, 하드웨어 비용이 추가로 줄어들 수 있다.
이 출원의 실시예의 제1 측면 또는 제2 측면에 따른 방법을 참조하면, 가능한 설계에서, 제1 인터리버 또는 제1 톤 맵퍼의 데이터 서브캐리어(data subcarrier)의 수
Figure pct00001
의 값은
Figure pct00002
에서의 임의의 양의 정수이다. 여기서,
Figure pct00003
은 모든 M 개의 RU 내에 포함된 데이터 서브캐리어의 수들의 합이고,
Figure pct00004
은 모든 M 개의 RU 내에 포함된 서브캐리어의 수들의 합이고, Q는 하나의 데이터 비트가 맵핑되는 데이터 서브캐리어의 수이다.
이러한 방식으로, 제1 인터리버 또는 제1 톤 맵퍼의 데이터 서브캐리어의 수
Figure pct00005
는 요건에 기초하여
Figure pct00006
으로부터 신축적으로 선택될 수 있어서, 이로써 이 해결책의 신축성이 개선될 수 있다.
이 출원의 실시예의 제1 측면 또는 제2 측면에 따른 방법을 참조하면, 가능한 설계에서, 제1 인터리버의 열의 수
Figure pct00007
및 행의 수
Figure pct00008
는 다음의 관계를 충족시키고:
Figure pct00009
, 여기서,
Figure pct00010
은 각각의 공간적 데이터 스트림의 각각의 서브캐리어 상에서 운반되는 코딩된 비트의 수이다.
이러한 방식으로, 제1 인터리버의 열의 수
Figure pct00011
및 행의 수
Figure pct00012
의 값들이 신뢰성 있고, 제1 인터리버는 인터리빙을 정확하게 수행할 수 있다는 것이 보장된다.
이 출원의 실시예의 제1 측면 또는 제2 측면에 따른 방법을 참조하면, 가능한 설계에서, 코딩된 비트스트림이 복수의 공간적 데이터 스트림을 포함할 경우에, 이 방법은 다음의 방식 중의 임의의 하나로 제1 인터리버의 주파수 회전 파라미터
Figure pct00013
을 결정하는 단계를 더 포함한다.
방식 1:
Figure pct00014
은 공식
Figure pct00015
에 기초하여 결정된다.
방식 2: 수신단(receive end)의 패킷 에러 레이트(packet error rate, PER)가 최소가 되는 것을 가능하게 하는 양의 정수, 또는 수신단의 PER이 미리 설정된 값일 때에 요구된 신호-대-잡음 비율(signal-to-noise ratio, SNR)이 최소가 되는 것을 가능하게 하는 양의 정수는
Figure pct00016
으로부터
Figure pct00017
으로서 선택된다. 여기서,
Figure pct00018
은 포함된 데이터 서브캐리어의 수가
Figure pct00019
미만이고
Figure pct00020
에 가장 근접한, RU에 대응하는 제2 인터리버의 주파수 회전 파라미터이고,
Figure pct00021
은 포함된 데이터 서브캐리어의 수가
Figure pct00022
초과이고
Figure pct00023
에 가장 근접한, RU에 대응하는 제3 인터리버의 주파수 회전 파라미터이다.
제1 인터리버의 주파수 회전 파라미터
Figure pct00024
를 결정하기 위한 2 개의 방법은 이 구현예에서 제공되어, 이로써 이 해결책의 신축성이 개선된다.
이 출원의 실시예의 제1 측면 또는 제2 측면에 따른 방법을 참조하면, 가능한 설계에서, M 개의 RU는 하나의 26-톤 자원 유닛(26-tone resource unit, 26-tone RU) 및 하나의 52-톤 RU를 포함한다.
이중-캐리어 변조 모드(dual-carrier modulation mode)가 이용되지 않을 때,
Figure pct00025
,
Figure pct00026
,
Figure pct00027
, 및
Figure pct00028
이다.
이중-캐리어 변조 모드가 이용될 때,
Figure pct00029
,
Figure pct00030
,
Figure pct00031
, 및
Figure pct00032
이거나;
Figure pct00033
,
Figure pct00034
,
Figure pct00035
, 및
Figure pct00036
이다.
이 구현예에서, 26-톤 RU 및 52-톤 RU에 대한 통합된 인터리빙을 수행하는 제1 인터리버의 파라미터를 설계하기 위한 방법이 제공되어, 이로써 인터리버의 하드웨어 비용이 효과적으로 줄어들 수 있다.
이 출원의 실시예의 제1 측면 또는 제2 측면에 따른 방법을 참조하면, 가능한 설계에서, M 개의 RU는 하나의 26-톤 RU 및 하나의 106-톤 RU를 포함한다.
이중-캐리어 변조 모드가 이용되지 않을 때,
Figure pct00037
은 126 또는 128이고;
Figure pct00038
일 경우에,
Figure pct00039
,
Figure pct00040
이고,
Figure pct00041
은 29로부터 58까지의 양의 정수(29 및 58을 포함함)이거나;
Figure pct00042
일 경우에,
Figure pct00043
,
Figure pct00044
이고,
Figure pct00045
은 29로부터 58까지의 양의 정수(29 및 58을 포함함)이다.
이중-캐리어 변조 모드가 이용될 때,
Figure pct00046
은 63 또는 64이고;
Figure pct00047
일 경우에,
Figure pct00048
,
Figure pct00049
이고,
Figure pct00050
은 11로부터 29까지의 양의 정수이거나;
Figure pct00051
일 경우에,
Figure pct00052
,
Figure pct00053
이고,
Figure pct00054
은 11로부터 29까지의 양의 정수이다.
이 구현예에서, 26-톤 RU 및 106-톤 RU에 대한 통합된 인터리빙을 수행하는 제1 인터리버의 파라미터를 설계하기 위한 방법이 제공되어, 이로써 인터리버의 하드웨어 비용이 효과적으로 줄어들 수 있다.
이 출원의 실시예의 제1 측면 또는 제2 측면에 따른 방법을 참조하면, 가능한 설계에서, 제1 톤 맵퍼의 톤 맵핑 거리 파라미터
Figure pct00055
는
Figure pct00056
의 공약수(common divisor)이고,
Figure pct00057
은 제1 톤 맵퍼의 데이터 서브캐리어의 수이다.
이러한 방식으로, 제1 톤 맵퍼의 톤 맵핑 거리 파라미터
Figure pct00058
가 신뢰성 있다는 것이 보장되고, 제1 톤 맵퍼는 톤 맵핑을 정확하게 수행할 수 있다는 것이 보장된다.
이 출원의 실시예의 제1 측면 또는 제2 측면에 따른 방법을 참조하면, 가능한 설계에서, 이 방법은 다음의 방식 중의 임의의 하나로
Figure pct00059
를 결정하는 단계를 더 포함한다.
방식 1: 양의 정수는
Figure pct00060
으로부터
Figure pct00061
로서 선택된다. 여기서,
Figure pct00062
는 포함된 데이터 서브캐리어의 수가
Figure pct00063
미만이고
Figure pct00064
에 가장 근접한, RU에 대응하는 제2 톤 맵퍼에 대응하는 톤 맵핑 거리 파라미터이고,
Figure pct00065
는 포함된 데이터 서브캐리어의 수가
Figure pct00066
초과이고
Figure pct00067
에 가장 근접한, RU에 대응하는 제3 톤 맵퍼에 대응하는 톤 맵핑 거리 파라미터이다.
방식 2: 수신단의 PER이 최소가 되는 것을 가능하게 하는 양의 정수, 또는 수신단의 PER이 미리 설정된 값일 때에 요구된 SNR이 최소가 되는 것을 가능하게 하는 양의 정수는
Figure pct00068
로부터
Figure pct00069
로서 선택된다.
방식 3: 제1 톤 맵퍼와 동일한 RU 크기를 갖는 제1 인터리버의
Figure pct00070
에 대한
Figure pct00071
의 비율
Figure pct00072
은
Figure pct00073
로서 이용된다.
톤 맵핑 거리 파라미터
Figure pct00074
를 결정하기 위한 3 개의 방법은 이 구현예에서 제공되어, 이로써 이 해결책의 신축성이 개선된다.
이 출원의 실시예의 제1 측면 또는 제2 측면에 따른 방법을 참조하면, 가능한 설계에서, M 개의 RU는 하나의 26-톤 RU 및 하나의 52-톤 RU를 포함한다.
이중-캐리어 변조 모드가 이용되지 않을 때,
Figure pct00075
이고,
Figure pct00076
는 4 또는 6이다.
이중-캐리어 변조 모드가 이용될 때,
Figure pct00077
이고,
Figure pct00078
는 2 또는 3이다.
이 구현예에서, 26-톤 RU 및 52-톤 RU에 대한 통합된 톤 맵핑을 수행하는 제1 톤 맵퍼의 파라미터를 설계하기 위한 방법이 제공되어, 이로써 톤 맵퍼의 하드웨어 비용이 효과적으로 줄어들 수 있다.
이 출원의 실시예의 제1 측면 또는 제2 측면에 따른 방법을 참조하면, 가능한 설계에서, M 개의 RU는 하나의 26-톤 RU 및 하나의 106-톤 RU를 포함한다.
이중-캐리어 변조 모드가 이용되지 않을 때,
Figure pct00079
은 126 또는 128이고;
Figure pct00080
일 경우에,
Figure pct00081
는 7 또는 9이거나;
Figure pct00082
일 경우에,
Figure pct00083
는 8이다.
이중-캐리어 변조 모드가 이용될 때,
Figure pct00084
은 63 또는 64이고;
Figure pct00085
일 경우에,
Figure pct00086
는 7 또는 9이거나;
Figure pct00087
일 경우에,
Figure pct00088
는 4 또는 8이다.
이 구현예에서, 26-톤 RU 및 106-톤 RU에 대한 통합된 톤 맵핑을 수행하는 제1 톤 맵퍼의 파라미터를 설계하기 위한 방법이 제공되어, 이로써 톤 맵퍼의 하드웨어 비용이 효과적으로 줄어들 수 있다.
이 출원의 실시예의 제1 측면 또는 제2 측면에 따른 방법을 참조하면, 가능한 설계에서, M 개의 RU는 M 개의 242-톤 RU이다.
M = 2일 때, 이중-캐리어 변조 모드가 이용되지 않을 때에는
Figure pct00089
이 468이고
Figure pct00090
가 12이고, 이중-캐리어 변조 모드가 이용될 때에는
Figure pct00091
이 234이고
Figure pct00092
가 9이다.
M = 3일 때, 이중-캐리어 변조 모드가 이용되지 않을 때에는
Figure pct00093
이 702이고
Figure pct00094
가 13 또는 18이고, 이중-캐리어 변조 모드가 이용될 때에는
Figure pct00095
이 351이고
Figure pct00096
가 9 또는 13이다.
M = 4일 때, 이중-캐리어 변조 모드가 이용되지 않을 때에는
Figure pct00097
이 980이고
Figure pct00098
가 20이고, 이중-캐리어 변조 모드가 이용될 때에는
Figure pct00099
이 490이고
Figure pct00100
가 14이다.
이 구현예에서, 복수의 242-톤 RU에 대한 통합된 톤 맵핑을 수행하는 제1 톤 맵퍼의 파라미터를 설계하기 위한 방법이 제공되어, 이로써 톤 맵퍼의 하드웨어 비용이 효과적으로 줄어들 수 있다.
제3 측면에 따르면, 데이터 프로세싱 방법이 이 출원의 실시예에서 제공되고, 송신단에 적용될 수 있다. 이 방법은 제1 사용자의 총 대역폭을 N 개의 서브-대역폭으로 분할하는 단계 - N 개의 서브-대역폭 중의 적어도 하나는 복수의 RU를 포함함 -; 제1 사용자의 코딩된 비트스트림을 N 개의 서브-대역폭에 할당하는 단계; 제1 서브-대역폭 상에서의 코딩된 비트스트림을 M 개의 RU, 또는 M 개의 RU를 포함하는 제1 RU에 할당하는 단계 - 제1 서브-대역폭은 적어도 하나의 서브-대역폭 중의 임의의 하나임 -; 및 제1 톤 맵퍼를 이용함으로써 제1 서브-대역폭 상에서의 모든 코딩된 비트스트림 내의 모든 비트를 재순서화하는 단계를 포함한다.
이 출원의 이 실시예에서, 제1 사용자의 총 대역폭이 먼저 세그먼트화(segment)되고(다시 말해서, 복수의 서브-대역폭으로 분할됨), 그 다음으로, 통합된 톤 맵핑이 각각의 세그먼트 내의 RU에 대하여 별도로 수행되어, 이로써 이 해결책의 신축성이 개선되고, 총 대역폭이 상대적으로 클 때, LDPC 톤 맵퍼의 하드웨어 비용이 높다는 문제가 해결된다.
제4 측면에 따르면, 데이터 프로세싱 방법이 이 출원의 실시예에서 제공되고, 수신단에 적용될 수 있다. 이 방법은 M 개의 RU, 또는 M 개의 RU를 포함하는 제1 RU로부터 제1 사용자의 재순서화된 비트스트림을 획득하는 단계 - M 개의 RU 또는 제1 RU는 제1 사용자에게 할당된 RU이고, M은 1 초과인 양의 정수임 -; 및 제1 디인터리버(deinterleaver) 또는 제1 톤 디맵퍼(tone demapper)를 이용함으로써 재순서화된 비트스트림 내의 모든 비트의 시퀀스를 복원하는 단계를 포함한다.
가능한 설계에서, 제1 디인터리버 또는 제1 톤 디맵퍼의 데이터 서브캐리어의 수
Figure pct00101
의 값은
Figure pct00102
에서의 임의의 양의 정수이다. 여기서,
Figure pct00103
은 모든 M 개의 RU 내에 포함된 데이터 서브캐리어의 수들의 합이고,
Figure pct00104
은 모든 M 개의 RU 내에 포함된 서브캐리어의 수들의 합이고, Q는 하나의 데이터 비트가 맵핑되는 데이터 서브캐리어의 수이다.
가능한 설계에서, 제1 디인터리버의 열의 수
Figure pct00105
및 행의 수
Figure pct00106
은 다음의 관계를 충족시킨다:
Figure pct00107
, 여기서,
Figure pct00108
은 각각의 공간적 데이터 스트림의 각각의 서브캐리어 상에서 운반되는 코딩된 비트의 수이다.
가능한 설계에서, 코딩된 비트스트림이 복수의 공간적 데이터 스트림을 포함할 경우에, 이 방법은 다음의 방식 중의 임의의 하나로 제1 디인터리버의 주파수 회전 파라미터
Figure pct00109
을 결정하는 단계를 더 포함한다.
방식 1:
Figure pct00110
은 공식
Figure pct00111
에 기초하여 결정된다.
방식 2: 수신단의 PER이 최소가 되는 것을 가능하게 하는 양의 정수, 또는 수신단의 PER이 미리 설정된 값일 때에 요구된 SNR이 최소가 되는 것을 가능하게 하는 양의 정수는
Figure pct00112
으로부터
Figure pct00113
으로서 선택된다. 여기서,
Figure pct00114
은 포함된 데이터 서브캐리어의 수가
Figure pct00115
미만이고
Figure pct00116
에 가장 근접한, RU에 대응하는 제2 디인터리버의 주파수 회전 파라미터이고,
Figure pct00117
은 포함된 데이터 서브캐리어의 수가
Figure pct00118
초과이고
Figure pct00119
에 가장 근접한, RU에 대응하는 제3 디인터리버의 주파수 회전 파라미터이다.
가능한 설계에서, M 개의 RU는 하나의 26-톤 자원 유닛(26-톤 RU) 및 하나의 52-톤 RU를 포함한다.
이중-캐리어 변조 모드가 이용되지 않을 때,
Figure pct00120
,
Figure pct00121
,
Figure pct00122
, 및
Figure pct00123
이다.
이중-캐리어 변조 모드가 이용될 때,
Figure pct00124
,
Figure pct00125
,
Figure pct00126
, 및
Figure pct00127
이거나;
Figure pct00128
,
Figure pct00129
,
Figure pct00130
, 및
Figure pct00131
이다.
가능한 설계에서, M 개의 RU는 하나의 26-톤 RU 및 하나의 106-톤 RU를 포함한다.
이중-캐리어 변조 모드가 이용되지 않을 때,
Figure pct00132
은 126 또는 128이고;
Figure pct00133
일 경우에,
Figure pct00134
,
Figure pct00135
이고,
Figure pct00136
은 29로부터 58까지의 양의 정수(29 및 58을 포함함)이거나;
Figure pct00137
일 경우에,
Figure pct00138
,
Figure pct00139
이고,
Figure pct00140
은 29로부터 58까지의 양의 정수(29 및 58을 포함함)이다.
이중-캐리어 변조 모드가 이용될 때,
Figure pct00141
은 63 또는 64이고;
Figure pct00142
일 경우에,
Figure pct00143
,
Figure pct00144
이고,
Figure pct00145
은 11로부터 29까지의 양의 정수이거나;
Figure pct00146
일 경우에,
Figure pct00147
,
Figure pct00148
이고,
Figure pct00149
은 11로부터 29까지의 양의 정수이다.
가능한 설계에서, 제1 톤 디맵퍼의 톤 맵핑 거리 파라미터
Figure pct00150
는
Figure pct00151
의 공약수이고,
Figure pct00152
은 제1 톤 디맵퍼의 데이터 서브캐리어의 수이다.
가능한 설계에서, 이 방법은 다음의 방식 중의 임의의 하나로
Figure pct00153
를 결정하는 단계를 더 포함한다.
방식 1: 양의 정수는
Figure pct00154
으로부터
Figure pct00155
로서 선택된다. 여기서,
Figure pct00156
는 포함된 데이터 서브캐리어의 수가
Figure pct00157
미만이고
Figure pct00158
에 가장 근접한, RU에 대응하는 제2 톤 디맵퍼에 대응하는 톤 맵핑 거리 파라미터이고,
Figure pct00159
는 포함된 데이터 서브캐리어의 수가
Figure pct00160
초과이고
Figure pct00161
에 가장 근접한, RU에 대응하는 제3 톤 디맵퍼에 대응하는 톤 맵핑 거리 파라미터이다.
방식 2: 수신단의 PER이 최소가 되는 것을 가능하게 하는 양의 정수, 또는 수신단의 PER이 미리 설정된 값일 때에 요구된 SNR이 최소가 되는 것을 가능하게 하는 양의 정수는
Figure pct00162
로부터
Figure pct00163
로서 선택된다.
방식 3: 제1 톤 디맵퍼와 동일한 RU 크기를 갖는 제1 디인터리버의
Figure pct00164
에 대한
Figure pct00165
의 비율
Figure pct00166
은
Figure pct00167
로서 이용된다.
가능한 설계에서, M 개의 RU는 하나의 26-톤 RU 및 하나의 52-톤 RU를 포함한다.
이중-캐리어 변조 모드가 이용되지 않을 때,
Figure pct00168
이고,
Figure pct00169
는 4 또는 6이다.
이중-캐리어 변조 모드가 이용될 때,
Figure pct00170
이고,
Figure pct00171
는 2 또는 3이다.
가능한 설계에서, M 개의 RU는 하나의 26-톤 RU 및 하나의 106-톤 RU를 포함한다.
이중-캐리어 변조 모드가 이용되지 않을 때,
Figure pct00172
은 126 또는 128이고;
Figure pct00173
일 경우에,
Figure pct00174
는 7 또는 9이거나;
Figure pct00175
일 경우에,
Figure pct00176
는 8이다.
이중-캐리어 변조 모드가 이용될 때,
Figure pct00177
은 63 또는 64이고;
Figure pct00178
일 경우에,
Figure pct00179
는 7 또는 9이거나;
Figure pct00180
일 경우에,
Figure pct00181
는 4 또는 8이다.
가능한 설계에서, M 개의 RU는 M 개의 242-톤 RU이다.
M = 2일 때, 이중-캐리어 변조 모드가 이용되지 않을 때에는
Figure pct00182
이 468이고
Figure pct00183
가 12이고, 이중-캐리어 변조 모드가 이용될 때에는
Figure pct00184
이 234이고
Figure pct00185
가 9이다.
M = 3일 때, 이중-캐리어 변조 모드가 이용되지 않을 때에는
Figure pct00186
이 702이고
Figure pct00187
가 13 또는 18이고, 이중-캐리어 변조 모드가 이용될 때에는
Figure pct00188
이 351이고
Figure pct00189
가 9 또는 13이다.
M = 4일 때, 이중-캐리어 변조 모드가 이용되지 않을 때에는
Figure pct00190
이 980이고
Figure pct00191
가 20이고, 이중-캐리어 변조 모드가 이용될 때에는
Figure pct00192
이 490이고
Figure pct00193
가 14이다.
제5 측면에 따르면, 데이터 프로세싱 장치가 이 출원의 실시예에서 제공되고, 송신단에서 위치될 수 있다. 이 장치는 제1 측면 또는 제1 측면의 임의의 가능한 구현예에 따른 방법을 수행하도록 구성된 모듈/유닛을 포함한다.
예를 들어, 순차적 비트 할당기(sequential bit allocator)는 제1 사용자의 코딩된 비트스트림을 M 개의 RU, 또는 M 개의 RU를 포함하는 제1 RU에 할당하도록 구성된다. 여기서, M 개의 RU 또는 제1 RU는 제1 사용자에게 할당된 RU이고, M은 1 초과인 양의 정수이다.
제1 인터리버 또는 제1 톤 맵퍼는 코딩된 비트스트림 내의 모든 비트를 재순서화하도록 구성된다.
제6 측면에 따르면, 데이터 프로세싱 장치가 이 출원의 실시예에서 제공되고, 송신단에서 위치될 수 있다. 이 장치는 제2 측면 또는 제2 측면의 임의의 가능한 구현예에 따른 방법을 수행하도록 구성된 모듈/유닛을 포함한다.
예를 들어, 프로세서는 제1 사용자의 코딩된 비트스트림 내의 모든 비트를 제1 인터리버 또는 제1 톤 맵퍼로 입력하도록 구성된다. 여기서, M 개의 RU, 또는 M 개의 RU를 포함하는 제1 RU는 제1 사용자에게 할당되고, M은 1 초과인 양의 정수이다.
제1 인터리버 또는 제1 톤 맵퍼는 코딩된 비트스트림 내의 모든 비트를 재순서화하도록 구성된다.
제7 측면에 따르면, 데이터 프로세싱 장치가 이 출원의 실시예에서 제공되고, 송신단에서 위치될 수 있다. 이 장치는 제3 측면 또는 제3 측면의 임의의 가능한 구현예에 따른 방법을 수행하도록 구성된 모듈/유닛을 포함한다.
예를 들어, 프로세서는 제1 사용자의 총 대역폭을 N 개의 서브-대역폭으로 분할하도록 구성된다. 여기서, N 개의 서브-대역폭 중의 적어도 하나는 복수의 RU를 포함한다.
순차적 비트 할당기는 제1 사용자의 코딩된 비트스트림을 N 개의 서브-대역폭에 할당하고, 제1 서브-대역폭 상에서의 코딩된 비트스트림을 M 개의 RU, 또는 M 개의 RU를 포함하는 제1 RU에 할당하도록 구성된다. 여기서, 제1 서브-대역폭은 적어도 하나의 서브-대역폭 중의 임의의 하나이다.
제1 인터리버 또는 제1 톤 맵퍼는 제1 서브-대역폭 상에서의 모든 코딩된 비트스트림 내의 모든 비트를 재순서화하도록 구성된다.
제8 측면에 따르면, 데이터 프로세싱 장치가 이 출원의 실시예에서 제공되고, 수신단에서 위치될 수 있다. 이 장치는 제4 측면 또는 제4 측면의 임의의 가능한 구현예에 따른 방법을 수행하도록 구성된 모듈/유닛을 포함한다.
예를 들어, 프로세서는 M 개의 RU, 또는 M 개의 RU를 포함하는 제1 RU로부터 제1 사용자의 재순서화된 비트스트림을 획득하도록 구성된다. 여기서, M 개의 RU 또는 제1 RU는 제1 사용자에게 할당된 RU이고, M은 1 초과인 양의 정수이다.
제1 디인터리버 또는 제1 톤 디맵퍼는 재순서화된 비트스트림 내의 모든 비트의 시퀀스를 복원하도록 구성된다.
제9 측면에 따르면, 데이터 프로세싱 장치가 이 출원의 실시예에서 제공되고, 프로세서를 포함하고, 제1 측면, 제2 측면, 제3 측면, 또는 제4 측면에서의 방법을 구현하도록 구성된다.
임의적으로, 이 장치는 프로그램 명령 및 데이터를 저장하도록 구성된 메모리를 더 포함할 수 있다. 메모리는 프로세서에 결합되고, 프로세서는 제1 측면, 제2 측면, 제3 측면, 또는 제4 측면에서의 방법을 구현하기 위하여 메모리 내에 저장된 프로그램 명령을 소환하고 실행할 수 있다.
제10 측면에 따르면, 컴퓨터-판독가능 저장 매체가 이 출원의 실시예에서 제공되고, 컴퓨터-판독가능 저장 매체는 컴퓨터 프로그램을 저장하고, 컴퓨터 프로그램은 프로그램 명령을 포함한다. 프로그램 명령이 컴퓨터에 의해 실행될 때, 컴퓨터는 제1 측면, 제2 측면, 제3 측면, 또는 제4 측면에서의 방법을 수행하는 것이 가능하게 된다.
제11 측면에 따르면, 컴퓨터 프로그램 제품이 이 출원의 실시예에서 제공되고, 컴퓨터 프로그램 제품은 명령을 포함한다. 명령이 컴퓨터 상에서 작동될 때, 컴퓨터는 제1 측면, 제2 측면, 제3 측면, 또는 제4 측면에서의 방법을 수행하는 것이 가능하게 된다.
제12 측면에 따르면, 통신 시스템이 이 출원의 실시예에서 제공되고, 컴퓨터 시스템은 제1 측면, 제2 측면, 또는 제3 측면에서 제공된 데이터 프로세싱 장치 및 제4 측면에서 제공된 데이터 프로세싱 장치를 포함한다.
도 1은 BCC 코딩이 WLAN 표준에서 이용될 때, BICM 시스템의 부분적인 아키텍처의 블록도이다.
도 2는 인터리버(1)의 원리의 도면이다.
도 3은 인터리버(2)의 원리의 도면이다.
도 4는 20 MHz 대역폭의 자원 유닛 분할의 도면이다.
도 5는 40 MHz 대역폭의 자원 유닛 분할의 도면이다.
도 6은 80 MHz 대역폭의 자원 유닛 분할의 도면이다.
도 7은 이 출원의 실시예에 따른 데이터 프로세싱 방법의 개략적인 흐름도이다.
도 8은 이 출원의 실시예에 따른 데이터 프로세싱 방법의 개략적인 흐름도이다.
도 9는 이 출원의 실시예가 적용가능한 WLAN의 네트워크 아키텍처의 개략도이다.
도 10은 이 출원의 실시예에 따른 데이터 프로세싱 방법의 흐름도이다.
도 11a 내지 도 11f는 코딩된 데이터 스트림을 M 개의 RU에 할당하는 개략도들이다.
도 12a 및 도 12b는 PER 곡선들의 도면들이다.
도 13은 이 출원의 실시예에 따른 또 다른 데이터 프로세싱 방법의 개략적인 흐름도이다.
도 14는 제1 사용자의 총 대역폭의 세그먼트화의 개략도이다.
도 15는 M 개의 RU의 총 대역폭이 세그먼트화될 때, 톤 맵퍼의 개략적인 흐름도이다.
도 16은 이 출원의 실시예에 따른 또 다른 데이터 프로세싱 방법의 개략적인 흐름도이다.
도 17은 이 출원의 실시예에 따른 또 다른 데이터 프로세싱 방법의 개략적인 흐름도이다.
도 18은 이 출원의 실시예에 따른 또 다른 데이터 프로세싱 방법의 개략적인 흐름도이다.
도 19는 이 출원의 실시예에 따른, 송신단에서의 제1 유형의 데이터 프로세싱 장치(1900)의 구조의 개략도이다.
도 20은 이 출원의 실시예에 따른, 송신단에서의 제2 유형의 데이터 프로세싱 장치(2000)의 구조의 개략도이다.
도 21은 이 출원의 실시예에 따른, 송신단에서의 제3 유형의 데이터 프로세싱 장치(2100)의 구조의 개략도이다.
도 22는 이 출원의 실시예에 따른, 수신단에서의 데이터 프로세싱 장치(2200)의 구조의 개략도이다.
최신 무선 통신에서 해결될 필요가 있는 핵심 문제는 시스템의 스펙트럼 사용 및 송신 신뢰성을 어떻게 추가로 개선시킬 것인지이다. 멀티-캐리어 기술로서, 직교 주파수 분할 멀티플렉싱(orthogonal frequency division multiplexing, OFDM)에서, 채널은 몇몇 직교 서브-채널로 분할되고, 고속 데이터 신호는 병렬 저속 서브-데이터 스트림으로 변환되고, 병렬 저속 서브-데이터 스트림은 송신을 위하여 각각의 서브-채널로 변조된다. OFDM에서의 캐리어는 상호 직교적이고, 각각의 캐리어는 하나의 심볼 시간(symbol time) 내에 정수 개의 서브캐리어 주기(subcarrier period)를 가지고, 각각의 캐리어의 스펙트럼의 제로 포인트(zero point)는 이웃하는 캐리어의 제로 포인트와 중첩한다. 이러한 방식으로, 캐리어간 간섭이 감소된다. 캐리어들이 부분적으로 중첩하므로, 기존의 주파수 분할 멀티플렉싱 기술과 비교하여 주파수 대역 사용이 개선되고, 기존의 단일-캐리어 시스템에서의 성능보다 더 양호한, 주파수의 선택적인 페이딩(fading)을 회피하는 성능이 제공된다. 상기한 장점에 기초하여, OFDM 기술은 (802.11a/n/ac와 같은) 현존하는 무선 로컬 영역 네트워크(wireless local area network, WLAN) 표준에서 폭넓게 이용된다.
페이딩 채널 상에서의 시스템의 송신 신뢰성을 추가로 개선시키기 위하여, 비트-인터리빙된 코딩된 변조(bit-interleaved coded modulation, BICM)에 기초한 시스템 프레임워크는 (HSPA/LTE, IEEE 802.11a/g/n/ac, 또는 DVB-T2/S2/C2와 같은) 많은 무선 통신 표준에서 이용된다. 구체적으로, 하나의 채널 인코더(encoder), 하나의 인터리버(interleaver), 및 하나의 무기억성 성상도 맵퍼(constellation mapper)는 직렬로 캐스케이딩된다. 페이딩 채널 상에서, BICM 시스템에서는, 캐스케이딩된 인터리버가 채널 코딩 이득을 증가시키기 위하여 이용되어, 이로써 시스템의 송신 신뢰성이 효과적으로 개선된다.
현존하는 WLAN 표준에서, OFDM 기술 및 BICM 기술은 OFDM 변조 전에 채널의 코딩된 비트 시퀀스에 대한 인터리빙 동작을 수행하도록 조합되어, 라디오 페이딩 채널 상에서 주파수 도메인 코딩 다이버시티 이득을 획득한다.
도 1은 2진 콘볼루션 코드(binary convolution code, BCC) 코딩이 WLAN 표준에서 이용될 때, BICM의 부분적인 아키텍처의 블록도이다. 부분적인 아키텍처는 직렬로 순차적으로 캐스케이딩(cascade)되는 순방향 에러 제어(forward error control, FCC) 인코더, 스트림 파서(stream parser), 인터리버, 성상도 맵퍼(constellation mapper), 및 순환 시프트 다이버시티(cyclic shift diversity, CSD) 디바이스를 포함한다.
인터리버는 통상적으로, 직렬로 캐스케이딩되는 3 개의 부분(또는 3 개의 구체적인 인터리버, 여기서, 인터리버 1, 인터리버 2, 및 인터리버 3이 이하에서 이용됨)을 포함한다.
인터리버 1은 인접한 코딩된 비트를 비-인접한 OFDM 서브캐리어로 맵핑한다.
도 2는 기존의 행/열 인터리버의 인터리빙 원리의 도면이다. 기존의 행/열 인터리버는 행 형태로 데이터를 입력하고, 열 형태로 데이터를 판독한다. 기존의 행/열 인터리버의 파라미터는
Figure pct00194
및
Figure pct00195
이다.
Figure pct00196
은 행의 수이고,
Figure pct00197
은 열의 수이다.
인터리빙 전후의 비트는 각각
Figure pct00198
및
Figure pct00199
이다. 이 경우에, 인터리버 1의 인터리빙 공식은 다음과 같다:
Figure pct00200
(1)
Figure pct00201
는
Figure pct00202
를 버림(round down)하는 것을 나타내고,
Figure pct00203
은
Figure pct00204
를
Figure pct00205
에 의해 제산(divide)한 후에 획득된 나머지를 나타내고,
Figure pct00206
는 비트스트림 내의 비인터리빙된 비트의 위치의 식별자이고, i는 비트스트림 내의 인터리빙된 비트의 위치의 식별자이다. k=0, 1, ...,
Figure pct00207
이다. 여기서,
Figure pct00208
는 현재의 공간적 데이터 스트림의 시퀀스 번호이고,
Figure pct00209
은 인터리버로 현재 입력되고 있는 비트스트림의 비트의 총 수(또는 인터리버에 의해 현재 프로세싱되고 있는 비트스트림의 비트의 총 수)이다.
인터리버 2는 인접한 코딩된 비트를 성상도 다이어그램(constellation diagram) 내의 최하위 비트(least significant bit, LSB) 및 최상위 비트(most significant bit, MSB)로 교대로 맵핑하여, 코딩된 비트가 최하위 비트로 연속적으로 맵핑되는 경우를 회피한다.
Figure pct00210
은 성상도 변조 차수(constellation modulation order)(M은 직교 진폭 변조(quadrature amplitude modulation, QAM) 방식이고, 예를 들어, 변조 방식이 64 QAM일 때,
Figure pct00211
임)이고, 인터리빙 전후의 비트는 각각
Figure pct00212
및
Figure pct00213
이다. 이 경우에, 인터리버 2의 인터리빙 공식은 다음과 같다:
Figure pct00214
(2)
Figure pct00215
이고,
Figure pct00216
은 각각의 공간적 데이터 스트림 내의 각각의 심볼의 코딩된 비트의 수이고,
Figure pct00217
는 비트스트림 내의 비인터리빙된 비트의 위치의 식별자이고, j는 비트스트림 내의 인터리빙된 비트의 위치의 식별자이다.
도 3에서 도시된 바와 같이, 인터리버 2가 인터리빙을 수행하기 전에, 제1 열 내의 코딩된 비트는 최상위 비트로 맵핑되고, 제2 열 내의 코딩된 비트는 중간 유효 비트(intermediate significant bit)로 맵핑되고, 제3 열 내의 코딩된 비트는 최하위 비트로 맵핑되고; 그러므로, 인접한 코딩된 비트는 성상도 다이어그램 내의 상대적으로 낮고 상대적으로 높은 유효 비트로 연속적으로 맵핑된다. 인터리버 2가 인터리빙을 수행한 후에, 각각의 열 내의 인접한 코딩된 비트는 성상도 다이어그램 내의 상대적으로 낮고 상대적으로 높은 유효 비트로 교대로 맵핑되어, 저신뢰성 (LSB) 비트의 장시간 작동이 회피된다.
인터리버 2의 입력은 실제적으로 인터리버 1의 출력인 것이 이해되어야 한다. 그러므로, 본 명세서에서의 인터리버 2 내의 비인터리빙된 비트는 인터리버 1의 인터리빙된 비트에 대응하고; 다시 말해서, 인터리버 2에서의 k는 인터리버 1에서의 k와 같지 않고, 인터리버 2에서의 k는 인터리버 1에서의 i와 실제적으로 같을 필요가 있다.
인터리버 3: 하나 초과의 공간적 데이터 스트림이 있을 경우에, 인터리버 3이 있다. 이 인터리버는 추가적인 공간적 데이터 스트림에 대한 주파수 도메인 회전 동작을 수행한다. 인터리버 3의 파라미터는
Figure pct00218
이고, 현재의 공간적 데이터 스트림의 주파수 회전을 지시한다.
인터리빙 전후의 비트는 각각
Figure pct00219
및
Figure pct00220
이다. 이 경우에, 인터리버 3의 인터리빙 공식은 다음과 같다:
Figure pct00221
(3)
Figure pct00222
는 현재의 공간적 데이터 스트림의 시퀀스 번호를 나타내고, r은 비트스트림 내의 인터리빙된 비트의 위치의 식별자이다. 인터리버 3의 입력은 실제적으로 인터리버 2의 출력인 것이 이해되어야 한다. 그러므로, 본 명세서에서의 인터리버 3 내의 비인터리빙된 비트는 인터리버 2의 인터리빙된 비트에 대응하고; 다시 말해서, 인터리버 3에서의 k는 인터리버 2 또는 인터리버 1에서의 k와 같지 않고, 인터리버 3에서의 k는 인터리버 2에서의 j와 실제적으로 같을 필요가 있다.
멀티-사용자 시스템의 송신 효율을 추가로 개선시키기 위하여, 직교 주파수 분할 다중 액세스(orthogonal frequency division multiple access, OFDMA) 기술이 802.11ax 표준에서 도입된다. OFDMA에서, 송신 대역폭은 일련의 직교 및 비-중첩 서브캐리어 세트로 분할되고, 상이한 서브캐리어 세트들은 상이한 사용자들에게 할당되어 다중 액세스가 구현된다. OFDM 기술과 비교하면, OFDMA 시스템에서는, 이용가능한 대역폭 자원이 어떤 요건으로 사용자에게 동적으로 할당될 수 있어서, 이로써 시스템 자원의 이용을 최적화하는 것이 용이하다. 각각의 OFDM 심볼 내의 상이한 서브캐리어 세트들은 상이한 사용자들에게 할당된다.
26-톤 자원 유닛(26-tone resource unit, 26-tone RU), 52-톤 RU, 106-톤 RU, 242-톤 RU, 484-톤 RU, 996-톤 RU, 및 2×996-톤 RU는 802.11ax에서 정의된다. 추가적으로, 각각의 사용자는 오직 하나의 RU 내의 데이터를 수신하거나 전송하도록 요구된다. 추가적으로, 인터리버는 하나의 RU에서 동작을 수행하고; 다시 말해서, 상이한 RU들 내의 비트에 대하여, 상이한 인터리버들은 인터리빙을 위하여 이용될 필요가 있다. 이러한 방식으로, 각각의 사용자에 대하여, 인터리버 1, 인터리버 2, 및 인터리버 3의 절차가 여전히 이용될 수 있다.
도 4, 도 5, 및 도 6은 802.11ax에서 정의되는 20 MHz 대역폭, 40 MHz 대역폭, 및 80 MHz 대역폭의 자원 유닛 분할의 도면들이다.
도 4를 참조한다. 대역폭이 20 MHz일 때, 전체 대역폭은 전체 242-톤 RU를 포함할 수 있거나, 26-톤 RU, 52-톤 RU, 및 106-톤 RU의 다양한 조합을 포함할 수 있다. 데이터를 송신하기 위하여 이용된 RU에 추가적으로, 일부 보호(guard) 서브캐리어, 널(null) 서브캐리어, 직류(direct current, DC) 서브캐리어 등이 포함된다.
도 5를 참조한다. 대역폭이 40 MHz일 때, 전체 대역폭은 20 MHz 서브캐리어의 분포의 복제(replication)와 거의 같고, 전체 대역폭은 전체 484-톤 RU를 포함할 수 있거나, 26-톤 RU, 52-톤 RU, 106-톤 RU, 및 242-톤 RU의 다양한 조합을 포함할 수 있다.
도 6을 참조한다. 대역폭이 80 MHz일 때, 전체 대역폭은 242-톤 RU의 단위로 4 개의 자원 유닛을 포함한다. 구체적으로, 전체 대역폭의 중간에는, 2 개의 13-톤 서브유닛(subunit)을 포함하는 또 다른 중간 26-톤 RU가 있다. 전체 대역폭은 전체 996-톤 RU를 포함할 수 있거나, 26-톤 RU, 52-톤 RU, 106-톤 RU, 242-톤 RU, 및 484-톤 RU의 다양한 조합을 포함할 수 있다.
대역폭이 160 MHz 또는 80+80 MHz일 때, 전체 대역폭은 2 개의 80 MHz 서브캐리어의 분포의 복제로서 간주될 수 있다. 전체 대역폭은 전체 2x996-톤 RU를 포함할 수 있거나, 26-톤 RU, 52-톤 RU, 106-톤 RU, 242-톤 RU, 484-톤 RU, 및 996-톤 RU의 다양한 조합을 포함할 수 있다. 도면 예는 본 명세서에서 하나씩 제공되지는 않는다.
차세대 WLAN 표준 802.11be에서는, 복수의 RU가 하나의 사용자에게 할당되는 경우가 OFDMA 시스템을 위하여 지원될 수 있다. 그러나, 복수의 RU가 할당되는 사용자를 위한 인터리버 또는 LDPC 톤 맵퍼를 어떻게 설계할 것인지에 대하여 기존의 기술에서는 구체적인 해결책이 없다.
그러므로, 데이터 프로세싱 방법이 이 출원의 실시예에서 제공된다. 도 7에서 도시된 바와 같이, n 개의 RU가 동일한 사용자에게 할당되고, 여기서, n이 1 초과일 경우에, 인터리빙 모듈은 2 개의 레벨의 프로세싱 유닛으로 분할될 수 있다. 제1 레벨의 프로세싱 유닛은 순차적 비트 할당기를 이용함으로써 데이터 비트를 단일 사용자의 상이한 RU들에 교대로 할당하고, 제2 레벨의 프로세싱 유닛은 (기존의 WLAN 표준에서 인터리버 1 및 인터리버 2를 일반적으로 포함하는) 기존의 인터리버를 이용함으로써 각각의 RU 내의 비트를 인터리빙한다. 이 해결책에서, 제2 레벨의 프로세싱 유닛은 RU 블록의 크기에 대하여 인터리버를 설계하기만 하면 되고, 그러므로, 구현이 상대적으로 간단하다. 그러나, 사용자는 복수의 RU 인터리버를 병렬로 지원할 필요가 있고; 다시 말해서, 대응하는 인터리버는 각각의 RU에 대하여 별도로 설계될 필요가 있다. 결과적으로, 하드웨어 비용이 증가된다.
상기한 인터리버는 BCC 코딩의 비트를 주로 인터리빙한다. 그러나, 802.11 시스템에서의 또 다른 코딩 기술: 저밀도 패리티 체크 코드(low density parity code, LDPC) 코디에 대하여, 도 8에서 도시된 바와 같이, 또 다른 데이터 프로세싱 방법이 이 출원의 실시예에서 제공된다. 성상도 맵핑이 수행된 후에, 비트는 LDPC 톤 맵퍼를 이용함으로써 스크램블되고, BCC에서의 행/열 인터리버의 인터리빙 효과와 동일한 인터리빙 효과가 달성될 수 있다(다시 말해서, 비트가 재순서화됨). LDPC 코딩 방식에서, 복수의 RU가 사용자에게 할당될 경우에, 사용자는 또한, 복수의 LDPC 톤 맵퍼를 병렬로 지원할 필요가 있고; 다시 말해서, 대응하는 LDPC 톤 맵퍼가 각각의 RU에 대하여 별도로 설계될 필요가 있지만, 높은 하드웨어 비용의 문제는 여전히 존재한다.
그러므로, 데이터 프로세싱 방법이 이 출원의 실시예에서 추가로 제공되어, 낮은 비용으로, 복수의 RU가 할당되는 사용자의 비트스트림의 비트 시퀀스가 스크램블된다. 구체적으로, 복수의 RU가 동일한 사용자(예를 들어, 제1 사용자)에게 할당되거나, 복수의 RU를 포함하는 대형 RU(또는 새로운 RU)가 동일한 사용자에게 할당될 때, 새로운 파라미터를 갖는 통합된 인터리버(unified interleaver with new parameters)는 사용자의 복수의 RU 내의 모든 비트를 균일하게 인터리빙하도록 설계되거나, 새로운 파라미터를 갖는 통합된 LDPC 톤 맵퍼(Unified LDPC tone mapper with new parameters)는 사용자의 복수의 RU 내의 모든 비트를 균일하게 스크램블하도록 설계된다. 이러한 방식으로, 사용자의 비트 데이터에 대하여, 큰 수의 RU 인터리버 또는 LDPC 톤 맵퍼를 병렬로 설계하는 것이 요구되지 않을 수 있어서, 이로써 하드웨어 비용이 효과적으로 감소될 수 있다.
이 출원의 실시예에서의 기술적 해결책은 다양한 통신 시스템, 예를 들어, 이동 통신을 위한 글로벌 시스템(global system for mobile communication, GSM) 시스템, 코드 분할 다중 액세스(code division multiple access, CDMA) 시스템, 광대역 코드 분할 다중 액세스(wideband code division multiple access, WCDMA) 시스템, 일반 패킷 라디오 서비스(general packet radio service, GPRS), 롱텀 에볼루션(long term evolution, LTE) 시스템, LTE 주파수 분할 듀플렉스(frequency division duplex, FDD) 시스템, LTE 시간 분할 듀플렉스(time division duplex, TDD) 시스템, 유니버셜 이동 전기통신 시스템(universal mobile telecommunication system, UMTS), 마이크로파 액세스를 위한 전세계 상호운용성(worldwide interoperability for microwave access, WiMAX) 통신 시스템, NR과 같은 5세대(5th generation, 5G) 시스템, 및 6G 시스템과 같은 미래의 통신 시스템에 적용될 수 있다. 확실히, 데이터가 통신 시스템에서 수신되고 및/또는 전송된다면, 이 출원의 실시예에서의 기술적 해결책은 또한, 또 다른 통신 시스템에 적용될 수 있다.
이 출원의 실시예에서의 기술적 해결책은 무선 로컬 영역 네트워크(wireless local area network, WLAN) 시나리오에 추가로 적용가능할 수 있고, (IEEE 802.11a/n/ac 표준과 같은) IEEE 802.11 시스템 표준, (802.11be와 같은) 차세대 WLAN 표준, 또는 추가의 차세대 표준에 적용가능할 수 있고, 사물 인터넷(internet of things, IoT) 네트워크 또는 차량-대-만물(Vehicle to X, V2X) 네트워크를 포함하지만, 이것으로 제한되지는 않는 무선 로컬 영역 네트워크 시스템에 적용가능할 수 있다.
예를 들어, 도 9는 이 출원의 실시예가 적용가능한 WLAN의 네트워크 아키텍처의 개략도이다. 이 통신 시스템에서의 디바이스는 액세스 포인트(access point, AP) 및 스테이션(station, STA)을 포함한다. 통신 시스템에서의 통신의 유형은 하나 이상의 무선 액세스 포인트(access point, AP)와 하나 이상의 스테이션(station, STA) 사이의 데이터 통신, 하나 이상의 AP와 하나 이상의 AP 사이의 데이터 통신, 하나 이상의 STA와 하나 이상의 STA 사이의 데이터 통신 등을 포함한다.
통신 시스템에서, 임의의 AP는 임의의 AP와 연관된 및/또는 임의의 AP와 연관되지 않은 STA를 위한 라디오 자원을 스케줄링할 수 있고, 스케줄링된 라디오 자원 상에서 데이터를 STA로 송신할 수 있다. 데이터 송신 유형은 업링크 송신 및/또는 다운링크 송신을 포함한다. 예를 들어, 도 9에서의 AP 1은 STA 1 및 STA 2에 대한 라디오 자원을 스케줄링할 수 있다. 설명의 용이함을 위하여, 오직 2 개의 AP 및 3 개의 STA가 도 9에서 도시된다. 그러나, WLAN 시스템은 더 많거나 더 적은 AP 및 더 많거나 더 적은 STA를 더 포함할 수 있다는 것이 이해되어야 한다. 추가적으로, AP는 분산형 시스템(distributed system, DS)을 이용함으로써 서로 통신할 수 있다. 또한, STA는 또한, 서로 통신할 수 있다. 이것은 이 출원의 이 실시예에서 구체적으로 제한되지 않는다.
이 출원에서 관여된 STA는 무선 통신 기능을 가지는 임의의 사용자 단말, 사용자 장치, 액세스 장치, 가입자국, 가입자 유닛, 이동국, 사용자 에이전트, 사용자 장비, 또는 또 다른 명칭일 수 있다. 사용자 단말은 무선 통신 기능을 가지는 다양한 핸드헬드 디바이스, 차량-장착형 디바이스, 웨어러블 디바이스, 컴퓨팅 디바이스, 또는 무선 모뎀에 접속된 다른 프로세싱 디바이스, 그리고 무선 모뎀을 이용함으로써 네트워크 통신을 수행하도록 구성된 다양한 형태의 사용자 장비(user equipment, UE), 이동국(mobile station, MS), 단말(terminal), 단말 장비(terminal equipment), 휴대용 통신 디바이스, 핸드헬드 디바이스, 휴대용 컴퓨팅 디바이스, 엔터테인먼트 디바이스, 게임 디바이스 또는 시스템, 글로벌 위치결정 시스템 디바이스, 또는 임의의 다른 적당한 디바이스를 포함할 수 있다. 본 명세서에서는, 설명의 용이함을 위하여, 위에서 언급된 디바이스가 스테이션 또는 STA로서 집합적으로 지칭된다.
이 출원에서 관여된 AP는 AP와 연관된 STA를 위한 무선 통신 기능을 제공하기 위하여 무선 통신 네트워크에서 전개된 장치이다. AP는 통신 시스템의 허브(hub)로서 이용될 수 있고, 기지국, 라우터, 게이트웨이, 중계기, 통신 서버, 스위치, 또는 브릿지(bridge)와 같은 통신 디바이스일 수 있다. 기지국은 다양한 형태의 매크로 기지국, 마이크로 기지국, 및 중계국을 포함할 수 있다. 본 명세서에서는, 설명의 용이함을 위하여, 위에서 언급된 디바이스가 액세스 포인트 또는 AP로서 집합적으로 지칭된다.
이 출원의 목적, 기술적 해결책, 및 장점을 더 명확하게 하기 위하여, 이 출원의 실시예는 이 명세서의 첨부 도면을 참조하여 이하에서 구체적으로 설명된다. 이 출원의 실시예에서 이용된 용어는 이 출원의 구체적인 실시예를 설명하기 위하여 오직 이용되지만, 이 출원을 제한하도록 의도되지 않는다는 것이 주목되어야 한다.
다음의 설명에서, "및/또는(and/or)"은 연관된 객체의 연관성 관계를 설명하고, 3 개의 관계가 있을 수 있다는 것을 나타낸다는 것이 이해되어야 한다. 예를 들어, A 및/또는 B는 3 개의 경우들: 오직 A가 존재하는 것, A 및 B의 둘 모두가 존재하는 것, 및 오직 B가 존재하는 것을 나타낼 수 있다. 문자 "/"는 일반적으로, 연관된 객체 사이의 "또는(or)" 관계를 지시한다.
이 출원에서 관여된 "적어도 하나(at least one)"는 하나 이상을 의미하고, "복수의(a plurality of)"는 2 개 이상을 의미한다. "제1(first)" 및 "제2(second)"와 같은 단어는 구별하는 목적을 위하여 단지 이용되고, 상대적인 중요성의 지시 또는 암시로서 이해될 수 없고, 순서의 지시 또는 암시로서 이해될 수 없다. 이 출원에서, 심볼(symbol), 파라미터(parameter), 라벨(label), 용어 등의 설명은 전체 출원 문서에 적용될 수 있다.
도 10은 이 출원의 실시예에 따른 데이터 프로세싱 방법의 흐름도이다. 방법은 도 9에서 도시된 WLAN 시스템에 적용될 수 있다.
S1001: 송신단은 제1 사용자의 코딩된 비트스트림을 M 개의 RU, 또는 M 개의 RU를 포함하는 제1 RU에 할당한다. 여기서, M 개의 RU 또는 제1 RU는 제1 사용자에게 할당되고, M은 1 초과인 양의 정수이다.
송신단은 WLAN 시스템 내의 STA일 수 있거나, AP일 수 있다. 이것은 본 명세서에서 제한되지 않는다. 본 명세서에서의 RU는 상기한 설명에서 26-톤 RU, 52-톤 RU, 106-톤 RU, 242-톤 RU, 484-톤 RU, 996-톤 RU, 2x996-톤 RU 등을 포함하지만, 이것으로 제한되지는 않는다.
이 출원의 이 실시예에서는, 제1 사용자에게 할당된 RU에 대한 다음의 2 개의 이해가 있을 수 있다.
제1 이해에서, M 개의 RU는 제1 사용자에게 할당되고, M은 1 초과인 양의 정수이다. M 개의 RU는 스펙트럼 대역폭에서 연속적 또는 불연속적일 수 있다는 것이 주목되어야 한다. 이것은 본 명세서에서 제한되지 않는다. 추가적으로, M 개의 RU의 유형(또는 RU의 크기)은 동일하거나 상이할 수 있다. 이것은 본 명세서에서 제한되지 않는다. 예를 들어, M 개의 RU는 하나의 26-톤 RU 및 하나의 52-톤 RU, 하나의 26-톤 RU 및 하나의 106-톤 RU, 2 개의 242-톤 RU, 12 개의 242-톤 RU 등일 수 있다.
제2 이해에서, 제1 사용자에게 할당된 RU는 M 개의 RU를 포함하는(또는 조합하는) 제1 RU(또는 대형 RU 또는 새로운 RU)이고, M은 1 초과인 양의 정수이다. 예를 들어, 제1 RU는 하나의 26-톤 RU 및 하나의 52-톤 RU를 포함하는 78-톤 RU, 하나의 26-톤 RU 및 하나의 106-톤 RU를 포함하는 132-톤 RU, 2 개의 242-톤 RU를 포함하는 484-톤 RU, 또는 12 개의 242-톤 RU를 포함하는 2904-톤 RU일 수 있다.
상기한 2 개의 이해에서의 M 개의 RU 및 제1 RU는 스펙트럼 대역폭 내의 동일한 위치에서의 자원(또는 동일한 크기의 자원)을 필수적으로 나타낸다는 것이 주목되어야 한다. 다시 말해서, 이 출원의 이 실시예에서, "M 개의 RU" 및 "제1 RU"는 서로 대체될 수 있다.
S1002: 송신단은 제1 인터리버 또는 제1 톤 맵퍼를 이용함으로써 코딩된 비트스트림 내의 모든 비트를 재순서화한다.
상이한 코딩 방식들에 대하여, 비트를 재순서화하기 위한 상이한 해결책들이 이용될 수 있다. 예를 들어, 비트스트림의 코딩 방식이 BCC일 경우에, 송신단은 제1 인터리버를 이용함으로써 코딩된 비트스트림 내의 모든 비트를 재순서화한다. 본 명세서에서의 제1 인터리버는 M 개의 RU에 대하여 설계되는 새로운 파라미터를 갖는 인터리버인 것이 이해되어야 한다. 비트스트림의 코딩 방식이 LDPC일 경우에, 송신단은 제1 톤 맵퍼를 이용함으로써 코딩된 비트스트림 내의 모든 비트를 재순서화한다. 본 명세서에서의 제1 톤 맵퍼는 M 개의 RU에 대하여 설계되는 새로운 파라미터를 갖는 톤 맵퍼인 것이 이해되어야 한다.
가능한 구현예에서, 단계(S1001)의 구체적인 구현예에서, 송신단이 제1 사용자의 코딩된 비트스트림을 M 개의 RU에 할당하는 구체적인 방식은 다음과 같을 수 있다:
방식 1: 송신단은 스트림 파서(stream parser)에 의해 출력되는 비트를 비트 시퀀스에서 M 개의 RU에 순차적으로 그리고 교대로 할당한다.
예를 들어, M 개의 RU는 하나의 26-톤 RU(24 개의 데이터 서브캐리어를 포함하고, 24 개 비트의 데이터가 운반될 수 있는 것으로 가정함) 및 하나의 52-톤 RU(48 개의 데이터 서브캐리어를 포함하고, 48 개 비트의 데이터가 운반될 수 있는 것으로 가정함)이고, 코딩된 비트스트림은 총 72 개 비트를 가지는 것으로 가정된다. 이 경우에, 송신단은 먼저, 비트스트림(총 72 개 비트의 데이터) 내의 첫 번째 비트 내지 24 번째 비트를 비트 시퀀스에서 26-톤 RU에 할당할 수 있고, 그 다음으로, 비트스트림 내의 25 번째 비트 내지 72 번째 비트를 52-톤 RU에 할당할 수 있다. 실제적인 응용예에서, 비트스트림의 비트의 총 수는 대안적으로, M 개의 RU에 의해 운반될 수 있는 비트의 수 미만 또는 그 초과일 수 있다는 것이 주목되어야 한다. 비트스트림의 비트의 총 수가 M 개의 RU에 의해 운반될 수 있는 비트의 수 미만, 예를 들어, 70 개 비트일 경우에, 비트스트림은 패딩(pad)될 필요가 있고; 다시 말해서, 비트스트림은 72 개 비트로 보충된 후에 인터리빙된다. 비트스트림의 비트의 총 수가 M 개의 RU에 의해 운반될 수 있는 비트의 수 초과일 경우에, 인터리빙은 심볼의 단위로 수행된다. 예를 들어, 비트스트림의 비트의 총 수가 144 개 비트일 경우에, 인터리빙 동작이 비트스트림에 대해 2 번 수행될 필요가 있고, 72 개 비트는 매번 인터리빙된다.
제1 인터리버는 예로서 이용된다. 도 11a에서 도시된 바와 같이, 인코더를 이용함으로써 비트에 대한 채널 코딩을 수행한 후에, 송신단은 스트림 파서를 이용함으로써, 인코더에 의해 출력되는 코딩된 비트스트림에 대해 스트림 파싱을 수행하고(다시 말해서, 비트스트림을 상이한 공간적 스트림들에 할당함), 그 다음으로, 순차적 비트 할당기(sequential bit allocator)를 이용함으로써, 스트림 파서에 의해 출력되는 비트를 비트 시퀀스에서 M 개의 RU에 순차적으로 그리고 교대로 할당하고, 최종적으로, M 개의 RU에 할당된 비트를 새로운 파라미터를 갖는 통합된 인터리버(즉, 제1 인터리버)로 균일하게 입력하고 비트 시퀀스를 재순서화한다.
제1 톤 맵퍼는 예로서 이용된다. 도 11b에서 도시된 바와 같이, 인코더를 이용함으로써 비트에 대한 채널 코딩을 수행한 후에, 송신단은 스트림 파서를 이용함으로써, 인코더에 의해 출력되는 코딩된 비트스트림에 대한 스트림 파싱을 수행하고, 그 다음으로, 순차적 비트 할당기(sequential bit allocator)를 이용함으로써 스트림 파서에 의해 출력되는 비트를 비트 시퀀스에서 M 개의 RU에 순차적으로 그리고 교대로 할당하고, 그 다음으로, M 개의 RU에 할당된 비트를 새로운 파라미터를 갖는 통합된 톤 맵퍼(즉, 제1 톤 맵퍼)로 균일하게 입력하고 비트 시퀀스를 재순서화하고, 그 다음으로, 성상도 맵핑, 공간적/시간 블록 코딩, 및 CSD와 같은 동작을 수행한다.
이 할당 방식에서는, 코딩된 비트스트림 내의 모든 비트가 동일한 인터리버 또는 톤 맵퍼에 순서대로 순차적으로 진입하므로, 송신단이 코딩된 비트스트림을 M 개의 RU에 할당하는 프로세스를 가지는 것이 아니라, 코딩된 비트스트림을 제1 인터리버 또는 제1 톤 맵퍼로 순서대로 직접적으로 입력하는 것으로 또한 간주될 수 있다는 것이 이해되어야 한다. 그러므로, 도 11a에서의 파선 부분은 도 11c에서 도시된 바와 같이, 그려지지 않을 수 있다. 유사하게, 도 11b에서의 파선 부분은 도 11d에서 도시된 바와 같이, 그려지지 않을 수 있다.
그러므로, 이 할당 방식에서는, 단계(S1001)가 대안적으로, 다음으로 대체될 수 있다: 제1 사용자의 코딩된 비트스트림 내의 모든 비트를 제1 인터리버 또는 제1 톤 맵퍼로 입력하고, 여기서, M 개의 RU, 또는 M 개의 RU를 포함하는 제1 RU는 제1 사용자에게 할당되고, M은 1 초과인 양의 정수이다.
또 다른 가능한 구현예에서, 단계(S1001)의 구체적인 구현예에서, 송신단이 제1 사용자의 코딩된 비트스트림을 M 개의 RU에 할당하는 구체적인 방식은 다음과 같을 수 있다:
방식 2: 송신단은 순차적 비트 할당기(Sequential Bit Allocator)를 이용함으로써 미리 설정된 규칙에 기초하여, 스트림 파서에 의해 출력되는 비트를 M 개의 RU의 각각에 교대로 할당하고, 그 다음으로, 제1 인터리버를 이용함으로써 모든 할당된 비트를 균일하게 인터리빙한다.
예를 들어, 비트스트림이 총 72 비트를 가지고, M 개의 RU는 하나의 26-톤 RU(24 개의 데이터 서브캐리어를 포함하고, 24 비트의 데이터가 운반될 수 있는 것으로 가정함) 및 하나의 52-톤 RU(48 개의 데이터 서브캐리어를 포함하고, 48 비트의 데이터가 운반될 수 있는 것으로 가정함)인 것으로 가정하면, 송신단은 비트 할당기를 이용함으로써 미리 설정된 규칙에 기초하여 비트스트림 내의 비트를 26-톤 RU 및 52-톤 RU에 할당할 수 있다. 예를 들어, 비트스트림 내의 비트는 비트 시퀀스에서 26-톤 RU 및 52-톤 RU에 순차적으로 그리고 교대로 할당된다: 제1 비트는 26-톤 RU에 할당되고, 제2 비트는 52-톤 RU에 할당되고, 제3 비트는 26-톤 RU에 할당되고, 제4 비트는 52-톤 RU에 할당되고, 제5 비트는 26-톤 RU에 할당되고, 제6 비트는 52-톤 RU에 할당되는 등과 같다. 또 다른 예에 대하여, 비트는 RU들의 크기 비율에 기초하여 26-톤 RU 및 52-톤 RU에 교대로 할당된다: 제1 비트는 26-톤 RU에 할당되고, 제2 비트 및 제3 비트는 52-톤 RU에 할당되고, 제4 비트는 26-톤 RU에 할당되고, 제5 비트 및 제6 비트는 52-톤 RU에 할당되는 등과 같다.
방식 1은 또한, 방식 2의 특수한 예로서 이해될 수 있다는 것이 이해되어야 한다.
제1 인터리버는 예로서 이용된다. 도 11e에서 도시된 바와 같이, 인코더를 이용함으로써 비트에 대한 채널 코딩을 수행한 후에, 송신단은 스트림 파서를 이용함으로써, 인코더에 의해 출력되는 코딩된 비트스트림에 대한 스트림 파싱을 수행하고(다시 말해서, 비트스트림을 상이한 공간적 스트림들에 할당함), 그 다음으로, 순차적 비트 할당기를 이용함으로써 미리 설정된 규칙에 기초하여, 스트림 파서에 의해 출력되는 비트를 M 개의 RU에 할당하고, 최종적으로, M 개의 RU에 할당된 비트를 새로운 파라미터를 갖는 통합된 인터리버(즉, 제1 인터리버)로 균일하게 입력하고 비트 시퀀스를 재순서화한다.
제1 톤 맵퍼는 예로서 이용된다. 도 11f에서 도시된 바와 같이, 인코더를 이용함으로써 비트에 대한 채널 코딩을 수행한 후에, 송신단은 스트림 파서를 이용함으로써, 인코더에 의해 출력되는 코딩된 비트스트림에 대한 스트림 파싱을 수행하고, 그 다음으로, 순차적 비트 할당기를 이용함으로써 미리 설정된 규칙에 기초하여, 스트림 파서에 의해 출력되는 비트를 M 개의 RU에 할당하고, 그 다음으로, M 개의 RU에 할당된 비트를 새로운 파라미터를 갖는 통합된 톤 맵퍼(즉, 제1 톤 맵퍼)로 균일하게 입력하고 비트 시퀀스를 재순서화하고, 그 다음으로, 성상도 맵핑, 공간적/시간 블록 코딩, 및 CSD와 같은 동작을 수행한다.
이 출원의 이 실시예에서, 복수의 RU(또는 복수의 RU를 포함하는 제1 RU)가 제1 사용자에게 할당될 때, 사용자의 복수의 RU(또는 제1 RU) 내의 모든 비트는 새로운 파라미터를 갖는 인터리버 또는 새로운 파라미터를 갖는 LDPC 톤 맵퍼(Unified LDPC tone mapper with new parameters)를 이용함으로써 재순서화되고, 복수의 RU를 갖는 사용자의 코딩된 비트는 복수의 RU 인터리버 또는 복수의 LDPC 톤 맵퍼를 병렬로 지원할 필요 없이 재순서화될 수 있다. 이러한 방식으로, 하드웨어 비용은 효과적으로 감소될 수 있다.
제1 인터리버 및 제1 톤 맵퍼의 파라미터를 설계하기 위한 방법은 몇몇 구체적인 실시예를 이용함으로써 이하에서 상세하게 설명된다.
실시예 1
제1 인터리버의 파라미터의 설계는 실시예 1에서 주로 설명된다.
제1 인터리버의 인터리빙 프로세스를 위하여, 위에서 언급된 인터리버 1, 인터리버 2, 및 인터리버 3의 절차가 재이용될 수 있다. 그러나, M 개의 RU의 총 크기(또는 제1 RU의 크기)는 현존하는 RU의 크기와는 상이하므로, 대응하는 파라미터는 M 개의 RU(또는 제1 RU)에 기초하여 재설계될 필요가 있다.
(1) 제1 인터리버의 데이터 서브캐리어의 수
Figure pct00223
(즉, 제1 RU의 데이터 서브캐리어의 수
Figure pct00224
)을 결정한다.
구체적으로, 하나의 RU는 데이터 서브캐리어 및 파일럿 서브캐리어(pilot subcarrier)를 포함한다. 파일럿 서브캐리어는 위상 추적을 위하여 이용되어, 위상 차이 및 주파수 차이에 의해 수신 성능에 대해 가해진 영향을 감소시킨다. 데이터 서브캐리어는 데이터를 운반하기 위하여 이용되고, 인터리빙될 필요가 있는 부분은 또한, 데이터 서브캐리어이다. 그러므로, 제1 인터리버의 데이터 서브캐리어의 설계는 M 개의 RU 내의 데이터 서브캐리어의 수에 종속된다.
예를 들어, RU 26(26-tone-RU의 약어)은 24 개의 데이터 서브캐리어(
Figure pct00225
) 및 2 개의 파일럿 서브캐리어를 포함하고, RU 52(52-tone-RU의 약어)는 48 개의 데이터 서브캐리어 및 4 개의 파일럿 서브캐리어를 포함한다. 그러므로, RU 26 및 RU 52를 조합한 후에 획득된 RU 78(78-tone-RU의 약어)은 72 개의 데이터 서브캐리어 및 6 개의 파일럿 서브캐리어를 포함한다.
예를 들어, RU 26은 24 개의 데이터 서브캐리어 및 2 개의 파일럿 서브캐리어를 포함하고, RU 106(106-tone-RU의 약어)은 102 개의 데이터 서브캐리어 및 4 개의 파일럿 서브캐리어를 포함한다. 그러므로, RU 26 및 RU 106을 조합한 후에 획득된 RU 132(132-tone-RU의 약어)는 126 개의 데이터 서브캐리어 및 6 개의 파일럿 서브캐리어를 포함한다.
일부 가능한 설계에서, 데이터 송신 효율을 추가로 개선시키기 위하여, 조합 후에 획득된 새로운 RU에 대하여, 원래의 파일럿 서브캐리어는 또한, 데이터 서브캐리어로서 이용될 수 있다. 예를 들어, RU 132 = RU 106 + RU 26인 경우에 대하여, RU 26 내의 모든 서브캐리어는 데이터 서브캐리어로서 이용될 수 있다. 그러므로, RU 106 및 RU 26을 조합하여 획득된 RU 132는 128 개의 데이터 서브캐리어 및 4 개의 파일럿 서브캐리어를 포함한다.
그러므로, 이 출원의 이 실시예에서, 제1 인터리버의
Figure pct00226
의 값은
Figure pct00227
에서의 임의의 양의 정수로서 요약될 수 있다. 여기서,
Figure pct00228
은 모든 M 개의 RU 내에 포함된 데이터 서브캐리어의 수의 합이고,
Figure pct00229
은 모든 M 개의 RU 내에 포함된 서브캐리어의 수의 합이다.
이 출원에서의
Figure pct00230
은 폐쇄된 간격을 나타내고; 다시 말해서, 제1 인터리버의
Figure pct00231
의 최소 값은
Figure pct00232
일 수 있고, 최대 값은
Figure pct00233
일 수 있다는 것이 이해되어야 한다.
이중-캐리어 변조(dual-carrier modulation, DCM)가 이용되지 않는 경우의 제1 인터리버의 데이터 서브캐리어의 값은 위에서 설명된다. DCM이 이용될 경우에, 그것은 동일한 데이터 비트가 2 개의 서브캐리어로 맵핑되어야 한다는 것을 지시하고, 이것은 제1 RU에 의해 운반될 수 있는 데이터 서브캐리어의 절반과 같다. 예를 들어, RU 78의
Figure pct00234
은 36으로 변경된다.
그러므로, 이 출원의 이 실시예에서, DCM을 이용할 것인지 여부가 추가로 고려될 경우에, 제1 인터리버의
Figure pct00235
은
Figure pct00236
에서의 임의의 양의 정수로서 요약될 수 있다. 여기서,
Figure pct00237
은 모든 M 개의 RU 내에 포함된 데이터 서브캐리어의 수의 합이고,
Figure pct00238
은 모든 M 개의 RU 내에 포함된 서브캐리어의 수의 합이고, Q는 하나의 데이터 비트가 맵핑되는 데이터 서브캐리어의 수이다.
Q의 값은 또한, 캐리어의 변조 모드로서 이해될 수 있다. 예를 들어, 이중-캐리어 변조 모드가 이용될 때, 하나의 데이터 비트는 2 개의 데이터 서브캐리어로 맵핑되어야 하고, Q = 2이다. 이중-캐리어 변조 모드가 이용되지 않을 때, 하나의 데이터 비트는 하나의 데이터 서브캐리어로 맵핑되어야 하고, Q = 1이다.
현재의 WLAN 표준에 기초하여, 이중-캐리어 변조 모드가 이용되지 않을 때, 하나의 데이터 비트가 하나의 데이터 서브캐리어로 맵핑되어야 한다는 것이 디폴트(default)에 의해 고려되고; 다시 말해서, Q = 1이라는 것이 주목되어야 한다. 그러나, 하나의 데이터 비트가 차세대 WLAN 표준 또는 추가의 차세대 표준과 같은 미래의 WLAN 표준에서 더 많은 데이터 서브캐리어로 맵핑되어야 할 경우에, Q의 값도 이에 따라 변경된다. 예를 들어, 하나의 데이터 비트가 4 개의 데이터 서브캐리어로 맵핑되어야 할 경우에(또는 4-캐리어 변조 모드가 이용됨), Q = 4이다. 설명의 용이함을 위하여, 다음의 설명에서는, 이중-캐리어 변조 모드가 이용되지 않을 때, 디폴트에 의해, 하나의 데이터 비트가 하나의 데이터 서브캐리어로 맵핑되어야 하는 예(즉, Q = 1)가 설명을 위하여 주로 이용된다.
(2) 제1 인터리버의 열의 수
Figure pct00239
및 행의 수
Figure pct00240
을 결정한다.
구체적으로, 열의 수
Figure pct00241
및 행의 수
Figure pct00242
은 다음의 관계를 충족시킨다:
Figure pct00243
(4)
Figure pct00244
은 각각의 공간적 데이터 스트림의 각각의 서브캐리어 상에서 운반된 코딩된 비트의 수(공간적 스트림 당 서브캐리어 당 코딩된 비트의 수)를 나타낸다.
RU 78 = RU 26 + RU 52는 예로서 이용되고, RU 78에 대응하는 데이터 서브캐리어의 총 수는 72이다.
Figure pct00245
은 1이고, RU 78에 대응하는 제1 인터리버의 열의 수
Figure pct00246
및 행의 수
Figure pct00247
은 24x3, 18x4, 12x6, 또는 9x8과 같은 조합일 수 있는 것으로 가정된다.
일부 가능한 설계에서, 제1 RU에 대응하는 열의 수
Figure pct00248
및 행의 수
Figure pct00249
에 대하여, 값들은 제1 RU의 포위하는 RU에 대응하는 열의 수
Figure pct00250
및 행의 수
Figure pct00251
에 근접한다. 본 명세서에서의 포위하는 RU는 포함된 데이터 서브캐리어의 수가 제1 RU의
Figure pct00252
에 근접한 RU이다. 일반적으로, 제1 RU는 최대 2 개의 포위하는 RU, 즉, 포함된 데이터 서브캐리어의 수가 제1 RU의
Figure pct00253
미만이고 제1 RU의
Figure pct00254
에 가장 근접한 (제1 RU의 좌측 RU로서 지칭될 수 있는) RU, 및 포함된 데이터 서브캐리어의 수가 제1 RU의
Figure pct00255
초과이고 제1 RU의
Figure pct00256
에 가장 근접한 (제1 RU의 우측 RU로서 지칭될 수 있는) RU를 가질 수 있다.
예를 들어, RU 78은 RU 52의 열 및 행 값(즉, 16x3) 및 RU 106의 열 및 행 값(즉, 17x6)을 참조하여 18x4일 수 있다.
예를 들어, RU 132는 RU 106의 열 및 행 값(17x6)을 참조하여 18x7 또는 16x8일 수 있다.
이러한 방식으로, 제1 RU에 대응하는 제1 인터리버 또는 제1 톤 맵퍼(예를 들어, RU 78)의 성능은 이미 검증된 현존하는 RU(즉, RU 52 및 RU 106)에 대응하는 인터리버 또는 톤 맵퍼의 성능과 유사할 수 있어서, 이로써 새롭게 설계된 RU에 대응하는 제1 인터리버 또는 제1 톤 맵퍼의 성능이 보장되고, 테스팅되고 비교된 파라미터 그룹의 수는 감소될 수 있다.
(1)과 유사하게, DCM이 이용될 경우에,
Figure pct00257
또는
Figure pct00258
을 2에 의해 제산하는 동작은
Figure pct00259
및
Figure pct00260
에 대하여 추가로 요구된다.
예를 들어, RU 78에 대하여, 열 및 행 값이 이중-캐리어 변조가 이용되지 않을 때에 18x4일 경우에, 열 및 행 값은 이중-캐리어 변조가 이용될 때에 9x4이다.
예를 들어, RU 132에 대하여, 열 및 행 값이 이중-캐리어 변조가 이용되지 않을 때에 18x7 또는 16x8일 경우에, 열 및 행 값은 이중-캐리어 변조가 이용될 때에 9x7 또는 16x4이다.
(3) 복수의 공간적 데이터 스트림이 포함될 경우에, 제1 인터리버의 주파수 회전 파라미터
Figure pct00261
이 추가로 결정될 필요가 있다.
구체적으로, 주파수 회전 파라미터는 다음의 2 개의 규칙을 이용함으로써 결정될 수 있다.
규칙 1:
Figure pct00262
은 공식
Figure pct00263
에 기초하여 결정된다. 여기서, floor는 버림을 의미한다. 이 공식은 표준 802.11ac에서 40 MHz 대역폭 및 80 MHz의
Figure pct00264
의 값을 참조하여 획득된 실증적인 공식이다.
예를 들어, RU 78의
Figure pct00265
의 값에 대하여, DCM이 이용되지 않을 때,
Figure pct00266
= floor(72/4) = 18이고; DCM이 이용될 때,
Figure pct00267
- 2 = floor(36/4) = 9이다.
규칙 2: 수신단의 패킷 에러 레이트(packet error rate, PER)가 최소가 되는 것을 가능하게 하는 양의 정수, 또는 수신단의 PER이 미리 설정된 값일 때에 요구된 신호-대-잡음 비율(signal-to-noise ratio, SNR)이 최소가 되는 것을 가능하게 하는 양의 정수는
Figure pct00268
으로부터
Figure pct00269
으로서 선택된다. 여기서,
Figure pct00270
은 포함된 데이터 서브캐리어의 수가
Figure pct00271
미만이고
Figure pct00272
에 가장 근접한, RU에 대응하는 제2 인터리버의 주파수 회전 파라미터이고,
Figure pct00273
은 포함된 데이터 서브캐리어의 수가
Figure pct00274
초과이고
Figure pct00275
에 가장 근접한, RU에 대응하는 제3 인터리버의 주파수 회전 파라미터이다.
예를 들어, RU 78의
Figure pct00276
의 값에 대하여, 시뮬레이션을 통해 RU 52 및 RU 106의
Figure pct00277
의 값을 참조한다. DCM이 이용되지 않을 때, 수신단의 PER이 10 %일 때에 요구된 SNR이 최소가 되는 것을 가능하게 하는 파라미터는 [11, 12, 13, 14, ..., 29]로부터 선택된다. DCM이 이용되지 않을 때, RU 52의
Figure pct00278
의 값은 11이고, RU 106의
Figure pct00279
의 값은 29이다. DCM이 이용될 때, 수신단의 PER이 10 %일 때에 요구된 SNR이 최소가 되는 것을 가능하게 하는 파라미터는 [2, 3, 4, 5, ..., 11]로부터 선택된다. DCM이 이용될 때, RU 52의
Figure pct00280
의 값은 2이고, RU 106의
Figure pct00281
의 값은 11이다.
표 1은 RU 26 및 RU 52를 조합함으로써 획득된 RU 78의 파라미터를 설계하기 위한 가능한 해결책, 및 RU 106 및 RU 26을 조합함으로써 획득된 RU 132의 파라미터를 설계하기 위한 2 개의 가능한 해결책을 제공한다.
Figure pct00282
78-톤 RU에 대하여, 파라미터의 값은 다음과 같다:
이중-캐리어 변조 모드가 이용되지 않을 경우에,
Figure pct00283
,
Figure pct00284
,
Figure pct00285
, 및
Figure pct00286
이고; 이중-캐리어 변조 모드가 이용될 경우에,
Figure pct00287
,
Figure pct00288
,
Figure pct00289
, 및
Figure pct00290
이다. 확실히, 표 1에서의 파라미터의 값은 오직 가능한 예이다. 구체적인 구현예에서는, 또 다른 값 방식이 있을 수 있다. 예를 들어, 이중-캐리어 변조 모드가 이용될 때, 파라미터의 값은 대안적으로, 다음일 수 있다:
Figure pct00291
,
Figure pct00292
,
Figure pct00293
, 및
Figure pct00294
.
132-톤 RU에 대하여, RU 106은 102 개의 데이터 서브캐리어 및 4 개의 파일럿 서브캐리어를 포함한다. 직접 스플라이싱(direct splicing)이 수행될 경우에, 126 개의 데이터 서브캐리어 및 6 개의 파일럿 서브캐리어가 포함된다. RU 78과 유사한 사상이 이용되고, RU 132의 인터리버의 파라미터의 값은 표 1에서의 RU 132의 해결책 1에서 도시된다.
이중-캐리어 변조 모드가 이용되지 않을 경우에,
Figure pct00295
은 126이고,
Figure pct00296
이고,
Figure pct00297
이다. 이중-캐리어 변조 모드가 이용될 경우에,
Figure pct00298
은 63이고,
Figure pct00299
이고,
Figure pct00300
이다.
송신 효율을 추가로 개선시키기 위하여, 132-톤 RU에 대하여, 2 개의 데이터 서브캐리어가 추가될 수 있고, 2 개의 파일럿 서브캐리어가 감소될 수 있다. 예를 들어, RU 26 내의 모든 서브캐리어가 데이터 서브캐리어로서 이용될 경우에, 128 개의 데이터 서브캐리어 및 4 개의 파일럿 서브캐리어가 포함되고, 인터리버의 파라미터의 값은 표에서의 RU 132의 해결책 2에서 도시된다.
이중-캐리어 변조 모드가 이용되지 않을 경우에,
Figure pct00301
은 128이고,
Figure pct00302
이고,
Figure pct00303
이다. 이중-캐리어 변조 모드가 이용될 경우에,
Figure pct00304
은 64이고,
Figure pct00305
이고,
Figure pct00306
이다.
Figure pct00307
,
Figure pct00308
,
Figure pct00309
, 및
Figure pct00310
의 값은 상기한 규칙 1 및 규칙 2에 기초하여 결정될 수 있다. 값은 구체적으로 다음의 값일 수 있다.
Figure pct00311
Figure pct00312
의 시뮬레이션 예는 이하에서 제공된다.
송신단에서의 4 개의 안테나 및 수신단에서의 3 개의 안테나가 있고, 3 개의 공간적 스트림이 있고, BCC 코딩이 이용된다. 변조 및 코딩 방식 MCS5, 즉, 64 QAM 및 비트 레이트 2/3이 이용된다. 78-톤 RU에 대하여,
Figure pct00313
및
Figure pct00314
은 표 1에서 도시되고, 상이한
Figure pct00315
이 선택되어 상이한 PER 곡선들이 획득되고, 10 %의 PER에 대응하는 신호-대-잡음 비율(signal-to-noise ratio, SNR)이 비교를 위하여 선택되어, 계산을 통해 최적의
Figure pct00316
이 획득된다.
Figure pct00317
일 때, PER 곡선은 도 12a에서 도시되고, 10 %의 PER에 대응하는 SNR은 26.35이다.
Figure pct00318
일 때, PER 곡선은 도 12b에서 도시되고, 10 %의 PER에 대응하는 SNR은 26.25이다.
유사하게,
Figure pct00319
의 다른 상이한 값들에 대하여, 10 %의 PER에 대응하는 SNR의 값은 다음과 같다:
Figure pct00320
상기한 시뮬레이션 구성의 경우에는, 최적의
Figure pct00321
이 19인 것이 표 3에서 도시된 시뮬레이션 결과로부터 학습될 수 있다. 확실히, SNR이 19에 대응하는 SNR로부터의 0.1 dB 미만인 차이를 가지는
Figure pct00322
의 또 다른 값은 또한, 후보 값일 수 있다.
확실히, 공간적 스트림의 상이한 수 및 상이한 변조 및 코딩 방식(MCS)에 대하여,
Figure pct00323
의 최적의 값은 상이할 수 있다. 포괄적인 고려 후에, 복수의 상이한 경우들 중 가장 큰 수의 최적 및 차선의 경우들을 갖는
Figure pct00324
의 값이 선택될 수 있다.
Figure pct00325
,
Figure pct00326
, 및
Figure pct00327
의 원리는 이것과 유사하고, 세부사항은 본 명세서에서 다시 설명되지 않는다.
송신단이 제1 인터리버를 이용함으로써 구체적인 인터리빙 동작을 수행할 때, 제1 인터리버의 파라미터를 결정하는 프로세스는 단지 표 룩업 프로세스(table lookup process)(예를 들어, 표 1 또는 표 2에서 파라미터를 검색함) 또는 맵핑 룩업 프로세스(mapping lookup process)일 수 있다는 것이 주목되어야 한다. (1), (2), 및 (3)에서의 방법 단계는 이 출원의 이 실시예에서 제1 인터리버의 파라미터를 설계하는 원리/프로세스를 단지 설명하기 위한 것이고, 제1 인터리버의 파라미터를 결정하는 프로세스와 반드시 같지는 않다.
BCC 코딩에서의 몇몇 구체적인 RU(RU 26, RU 52, RU 106 등)의 조합에 대한 간단한 인터리빙 방법이 이 실시예에서 제공되고, 데이터 서브캐리어의 수, 파일럿 서브캐리어의 수, 및 인터리버 파라미터(예를 들어,
Figure pct00328
,
Figure pct00329
, 및
Figure pct00330
)를 설계하기 위한 구체적인 방법은 조합 후에 획득된 RU에 대응하는 통합된 인터리버(즉, 제1 인터리버)에 대하여 제공된다. 이러한 방식으로, 이 해결책의 신축성은 개선되고, 인터리버의 하드웨어 비용은 효과적으로 감소될 수 있다.
실시예 2
제1 톤 맵퍼의 파라미터의 설계는 실시예 2에서 주로 설명된다. 실시예 2의 사상은 실시예 1의 사상과 유사하고, 복수의 소형 RU는 조합된 대형 RU로서 간주될 수 있다. 차이점은 파라미터가 LDPC 코딩을 위한 톤 맵퍼의 파라미터로서 설계된다는 점에 있다.
제1 톤 맵퍼의 파라미터는 데이터 서브캐리어의 수
Figure pct00331
을 포함한다. 구체적인 결정 방법에 대하여, 실시예 1에서 제1 인터리버의 데이터 서브캐리어의 수를 결정하기 위한 방법을 참조한다. 세부사항은 본 명세서에서 다시 설명되지 않는다.
제1 톤 맵퍼의 파라미터는 표 4에서 도시된 바와 같이, 연속적인 비트가 스크램블되는 정도로서 이해될 수 있는 톤 맵핑 거리 파라미터
Figure pct00332
을 더 포함한다.
Figure pct00333
Figure pct00334
이 충족시키는 필요한 요건은:
Figure pct00335
이
Figure pct00336
의 공약수인 것이다.
Figure pct00337
을 설계하기 위한 방법은 다음의 3 개의 규칙을 포함하지만, 이것으로 제한되지는 않는다:
규칙 1: 양의 정수는
Figure pct00338
으로부터
Figure pct00339
로서 선택된다. 여기서,
Figure pct00340
는 포함된 데이터 서브캐리어의 수가
Figure pct00341
미만이고
Figure pct00342
에 가장 근접한, RU에 대응하는 제2 톤 맵퍼에 대응하는 톤 맵핑 거리 파라미터이고,
Figure pct00343
는 포함된 데이터 서브캐리어의 수가
Figure pct00344
초과이고
Figure pct00345
에 가장 근접한, RU에 대응하는 제3 톤 맵퍼에 대응하는 톤 맵핑 거리 파라미터이다.
예를 들어, RU 78의
Figure pct00346
에 대하여, 포위하는 RU 52 및 RU 106의 값을 참조한다. 양의 정수는 [3, 6]으로부터 선택된다. DCM이 없을 때,
Figure pct00347
이
Figure pct00348
의 공약수일 필요가 있으므로,
Figure pct00349
은 4 또는 6일 수 있다.
규칙 2: 제1 톤 맵퍼와 동일한 RU 크기를 갖는 제1 인터리버의
Figure pct00350
에 대한
Figure pct00351
의 비율
Figure pct00352
은
Figure pct00353
로서 이용된다.
예를 들어, RU 78에 대하여, DCM이 없을 때, RU 78에 대응하는 제1 인터리버에 대해서는,
Figure pct00354
및
Figure pct00355
이다. 이 규칙이 이용될 경우에,
Figure pct00356
이다. DCM이 있을 때,
Figure pct00357
는 2 또는 3일 수 있다.
규칙 3: 시뮬레이션을 통해, 수신단의 PER이 최소가 되는 것을 가능하게 하는 양의 정수, 또는 수신단의 PER이 미리 설정된 값(예를 들어, 10 %)일 때에 요구된 SNR이 최소가 되는 것을 가능하게 하는 양의 정수는
Figure pct00358
로부터
Figure pct00359
으로서 선택된다.
유사하게,
Figure pct00360
은 규칙 1이 이용될 때에 7 또는 9일 수 있고, 규칙 2가 이용될 때에 7일 수 있다.
유사하게,
Figure pct00361
는 규칙 1이 이용될 때에 7 또는 9일 수 있고, 규칙 2가 이용될 때에 7일 수 있다.
유사하게,
Figure pct00362
는 규칙 1이 이용될 때에 8일 수 있고, 규칙 2가 이용될 때에 8일 수 있다.
유사하게,
Figure pct00363
은 규칙 1이 이용될 때에 4 또는 8일 수 있고, 규칙 2가 이용될 때에 8일 수 있다.
송신단이 제1 톤 맵퍼를 이용함으로써 구체적인 톤 맵핑 동작을 수행할 때, 제1 톤 맵퍼의 파라미터를 결정하는 프로세스는 단지 표 룩업 프로세스(예를 들어, 표 4에서 파라미터를 검색함) 또는 맵핑 룩업 프로세스일 수 있다는 것이 주목되어야 한다. 상기한 방법 단계는 이 출원의 이 실시예에서 제1 톤 맵퍼의 파라미터를 설계하는 원리/프로세스를 단지 설명하기 위한 것이고, 제1 톤 맵퍼의 파라미터를 결정하는 프로세스와 반드시 같지는 않다.
LDPC 코딩에서의 몇몇 구체적인 RU(RU 26, RU 52, RU 106 등)의 조합에 대한 간단한 톤 맵핑이 이 실시예에서 제공되고, 데이터 캐리어의 수, 파일럿 서브캐리어의 수, 및 톤 맵퍼 파라미터(예를 들어,
Figure pct00364
)를 설계하기 위한 구체적인 방법은 조합 후에 획득된 RU에 대응하는 통합된 톤 맵퍼(즉, 제1 톤 맵퍼)에 대하여 제공된다. 이러한 방식으로, 톤 맵퍼의 하드웨어 비용은 효과적으로 감소될 수 있다.
실시예 3
M 개의 242-톤 RU를 포함하는 조합된 대형 RU에 대한 LDPC 코딩에서의 파라미터의 설계는 실시예 3에서 주로 설명된다.
2 개의 242-톤 RU의 조합 및 4 개의 242-톤 RU의 조합에 대하여, 484-톤 RU 및 996-톤 RU의 파라미터는 이하의 표 5에서 도시된 바와 같이 재이용될 수 있다.
Figure pct00365
실시예 2에서의 원리와 유사한 242×3-톤 RU에 대하여, 242x3-톤 RU의 좌측 및 우측 상에 이미 존재하는 RU(즉, 484-톤 RU 및 996-톤 RU)의
Figure pct00366
의 값을 참조한다. 추가적으로,
Figure pct00367
이
Figure pct00368
의 공약수일 필요가 있다는 사실을 고려할 시에,
Figure pct00369
의 값은 13 또는 18일 수 있다.
유사하게,
Figure pct00370
는 9 또는 13이다. BCC 코딩은 서브캐리어의 수가 242 톤 초과인 RU를 위하여 이용되지 않는다는 것이 802.11ax 표준에서 특정되므로,
Figure pct00371
의 값은 본 명세서에서의 BCC의 파라미터를 이용함으로써 획득될 수 없다.
확실히, 최적
Figure pct00372
및 최적
Figure pct00373
는 대안적으로, 시뮬레이션을 통해 획득될 수 있다.
LDPC 코딩에서의 복수의 RU 242의 조합에 대한 간단한 톤 맵핑 방법이 이 실시예에서 제공되고, 데이터 서브캐리어의 수, 파일럿 파라미터의 수, 및 톤 맵퍼 파라미터(예를 들어,
Figure pct00374
)를 설계하기 위한 구체적인 방법은 조합 후에 획득된 RU에 대응하는 통합된 톤 맵퍼(즉, 제1 톤 맵퍼)에 대하여 제공된다. 이러한 방식으로, 이 해결책의 신축성은 개선되고, 톤 맵퍼의 하드웨어 비용은 효과적으로 감소될 수 있다.
실시예 4
다음은 실시예 4에서 주로 설명된다: M 개의 RU의 총 대역폭이 미리 설정된 값(예를 들어, 80 MHz) 초과일 때, M 개의 RU의 총 대역폭이 먼저 세그먼트화될 수 있고, 그 다음으로, 도 10에서 도시된 방법 절차는 각각의 세그먼트 내의 RU에 대하여 별도로 수행된다.
도 13은 이 출원의 실시예에 따른 또 다른 데이터 프로세싱 방법을 도시한다. 방법은 다음의 단계를 포함한다:
S1301: 송신단은 제1 사용자의 총 대역폭을 N 개의 서브-대역폭으로 분할한다. 여기서, N 개의 서브-대역폭 중의 적어도 하나는 복수의 RU를 포함한다.
S1302: 송신단은 제1 사용자의 코딩된 비트스트림을 N 개의 서브-대역폭에 할당한다.
S1303: 송신단은 제1 서브-대역폭 상에서의 코딩된 비트스트림을 M 개의 RU, 또는 M 개의 RU를 포함하는 제1 RU에 할당한다. 여기서, 제1 서브-대역폭은 적어도 하나의 서브-대역폭 중의 임의의 하나이다.
S1304: 송신단은 제1 톤 맵퍼를 이용함으로써 제1 서브-대역폭 상에서의 모든 코딩된 비트스트림 내의 모든 비트를 재순서화한다.
N 개의 서브-대역폭 중 2 개의 서브-대역폭이 상이할 경우에, 2 개의 서브-대역폭에 별도로 대응하는 톤 맵퍼의 파라미터 설계가 상이할 수 있다는 것이 이해되어야 한다. 예를 들어, N 개의 서브-대역폭 중 제1 서브-대역폭 및 제2 서브-대역폭이 크기에 있어서 상이할 경우에, 제1 서브-대역폭에 대응하는 제1 톤 맵퍼의 파라미터는 제2 서브-대역폭에 대응하는 제2 톤 맵퍼의 파라미터와는 상이하다.
M 개의 242-톤 RU를 포함하는 조합된 대형 RU에 대한 LDPC 코딩에서의 파라미터의 설계는 이하의 예로서 이용되고, M은 5 초과이다.
M이 5 초과인 것은, M 개의 242-톤 RU의 총 대역폭이 적어도 80 MHz 초과인 것을 지시한다. 802.11ax에서의 최대 대역폭은 160 MHz이다. 이 경우에, 전체 대역폭은 80 MHz의 단위로 2 개의 부분으로 분할될 수 있다. 각각의 80 MHz는 세그먼트(segment)로서 지칭된다. 그러므로, M이 5 초과일 때, 적어도 2 개의 세그먼트가 있고, 확실히, 3 개의 세그먼트(총 대역폭은 240 MHz임) 또는 4 개의 세그먼트(총 대역폭이 320 MHz임)가 있을 수 있다. 총 대역폭은 전체 대역폭의 일부 채널이 펑처링(puncture)되기 때문에 결정되고, 나머지 채널 상에서의 서브캐리어가 동등하게 조합될 때에 획득된 RU는 242xn-톤 RU이다. 본 명세서에서, n은 상이한 값들일 수 있고, 예를 들어, n = 1, ..., M이다.
예를 들어, 도 14를 참조한다. 도 14에서의 각각의 사다리꼴은 하나의 242-톤 RU를 나타내고, 총 12 개의 242-톤 RU가 있고; 다시 말해서, M = 12이다. 도 14에서의 세그먼트화 경우에 기초하여, 총 4 개의 세그먼트가 있다.
복수의 세그먼트가 있을 때, 세그먼트 파싱(segment parsing)은 먼저, 세그먼트의 단위로 수행된다. 그 다음으로, 각각의 세그먼트에서, 복수의 현존하는 RU는 동등하게 조합되고, 조합이 각각의 세그먼트에서 수행된 후에 획득된 RU는 242-톤 RU, 484-톤 RU, 242x3-톤 RU, 또는 242x4-톤 RU일 수 있다.
도 15는 M 개의 RU의 총 대역폭을 세그먼트화하기 위한 LDPC 톤 맵퍼의 절차를 도시한다. 도 15에서 도시된 바와 같이, 송신단은 먼저, 데이터 비트에 대해 프리-FEC(pre-FEC) 물리적 계층 패딩(physical layer padding), FEC (LDPC) 코딩, 포스트-FEC(post-FEC) 물리적 계층 패딩 동작, 및 데이터 스트림 파싱을 순차적으로 수행하고; 그 다음으로, 스트림 파싱 후에 출력되는 코딩된 데이터 스트림에 대해 세그먼트 파싱을 수행하고, 각각의 세그먼트에 대한 다음의 동작: 성상도 맵핑, 톤 맵핑 동작, 공간 시간 블록 코드(space time block code, STBC) 코딩, 스트림 당 CSD(CSD per stream), 공간-주파수 맵핑, 역 이산 푸리에 변환(inverse discrete fourier transform, IDFT), 보호 간격 및 윈도우잉(guard interval & windowing, GI & W), 및 아날로그 및 라디오 주파수(analog & radio frequency, A & RF)를 수행하고; 최종적으로, 안테나를 이용함으로써 데이터 스트림을 전송한다. 통합된 톤 맵핑 동작은 LDPC 톤 맵퍼를 이용함으로써 각각의 세그먼트 내의 비트에 대해 수행된다.
일부 특수한 경우에는, 예를 들어, 제1 세그먼트 내에 242x2-톤 RU가 있고 제2 세그먼트 내에 242x1-톤 RU가 있을 때, n = 3이지만, 세그먼트화가 먼저 수행되고 LDPC 톤 맵핑이 각각의 세그먼트에서 그 다음으로 수행하는 절차가 여전히 이용될 수 있다.
세그먼트화가 먼저 수행되고 통합된 톤 맵핑이 각각의 세그먼트 내의 RU에 대하여 별도로 수행되는 방법은 실시예 4에서 제공된다. 이러한 방식으로, 이 해결책의 신축성이 개선되고, 총 대역폭이 상대적으로 클 때, LDPC 톤 맵퍼의 하드웨어 비용이 높다는 문제가 해결된다.
송신단에 의해 수행된 방법 저라는 상기한 실시예에서 설명된다. 수신단에 의해 수행된 방법 절차에 대하여, 송신단의 역 프로세스가 수행된다.
도 16은 이 출원의 실시예에 따른 또 다른 데이터 프로세싱 방법을 도시한다. 방법은 도 9에서 도시된 WLAN 시스템에 적용될 수 있다. 방법은 다음의 단계를 포함한다:
S1601: 수신단은 M 개의 RU, 또는 M 개의 RU를 포함하는 제1 RU로부터 제1 사용자의 재순서화된 비트스트림을 획득한다. 여기서, M 개의 RU 또는 제1 RU는 제1 사용자에게 할당된 RU이고, M은 1 초과인 양의 정수이다.
S1602: 수신단은 제1 디인터리버 또는 제1 톤 디맵퍼를 이용함으로써 재순서화된 비트스트림 내의 모든 비트의 시퀀스를 복원한다.
수신단의 유형은 STA일 수 있거나 AP일 수 있고, 이것은 본 명세서에서 제한되지 않는다. 제1 사용자에게 할당된 M 개의 RU 또는 제1 RU는 도 10에서 도시된 상기한 실시예에서의 것과 동일하다. 세부사항은 본 명세서에서 다시 설명되지 않는다.
구체적으로, 제1 디인터리버의 전체 프로세스는 제1 인터리버의 역 프로세스이다. 도 17에서 도시된 바와 같이, 수신된 신호에 대한 CSD 및 성상도 맵핑을 순차적으로 수행한 후에, 수신단은 새로운 파라미터를 갖는 제1 디인터리버를 이용함으로써 통합된 디인터리빙을 수행하고, 그 다음으로, M 개의 RU를 조합한 후에 획득된 대형 RU(즉, 제1 RU)로부터 비트스트림을 순서대로 추출하고, 역 스트림 파싱을 수행하고, 최종적으로, BCC 디코딩을 수행한다. 제1 디인터리버의 파라미터(
Figure pct00375
,
Figure pct00376
, 및
Figure pct00377
)는 제1 인터리버의 파라미터(
Figure pct00378
,
Figure pct00379
, 및
Figure pct00380
)에 완전히 대응하고, 세부사항은 본 명세서에서 다시 설명되지 않는다.
유사하게, 제1 톤 디맵퍼의 전체 프로세스는 제1 톤 맵퍼의 역 프로세스이다. 도 18에서 도시된 바와 같이, 수신된 신호에 대한 CSD를 별도로 수행한 후에, 수신단은 새로운 파라미터를 갖는 제1 톤 디맵퍼를 이용함으로써 통합된 디맵핑을 수행하고, 그 다음으로, 성상도 디맵핑 동작을 수행하고, M 개의 RU를 조합한 후에 획득된 대형 RU(즉, 제1 RU)로부터 비트스트림을 순서대로 추출하고, 역 스트림 파싱을 수행하고, 최종적으로, BCC 디코딩을 수행한다. 제1 톤 디맵퍼의 파라미터(
Figure pct00381
및
Figure pct00382
)는 제1 톤 맵퍼의 파라미터(
Figure pct00383
및
Figure pct00384
)에 완전히 대응하고, 세부사항은 본 명세서에서 다시 설명되지 않는다.
상기한 실시예는 상이한 기술적 효과들을 구현하기 위하여 조합될 수 있다.
이 출원의 실시예에서의 데이터 프로세싱 방법은 위에서 설명되어 있고, 이 출원의 실시예에서의 데이터 프로세싱 장치는 이하에서 설명된다.
도 19는 이 출원의 실시예에 따른, 송신단에서의 제1 유형의 프로세싱 장치(1900)를 도시한다. 프로세싱 장치(1900)는:
제1 사용자의 코딩된 비트스트림을 M 개의 RU, 또는 M 개의 RU를 포함하는 제1 RU에 할당하도록 구성된 순차적 비트 할당기(1901) - M 개의 RU 또는 제1 RU는 제1 사용자에게 할당된 RU이고, M은 1 초과인 양의 정수임 -; 및
코딩된 비트스트림 내의 모든 비트를 재순서화하도록 구성된 제1 인터리버 또는 제1 톤 맵퍼(1902)를 포함한다.
이 출원의 이 실시예에서의 데이터 프로세싱 장치(1900)는 상기한 방법에서의 송신단의 임의의 기능을 가지고, 세부사항은 본 명세서에서 다시 설명되지 않는다.
도 20은 이 출원의 실시예에 따른, 송신단에서의 제2 유형의 데이터 프로세싱 장치(2000)를 도시한다. 데이터 프로세싱 장치(2000)는:
제1 사용자의 코딩된 비트스트림 내의 모든 비트를 제1 인터리버 또는 제1 톤 맵퍼로 입력하도록 구성된 프로세서(2001) - M 개의 RU, 또는 M 개의 RU를 포함하는 제1 RU는 제1 사용자에게 할당되고, M은 1 초과인 양의 정수임 -; 및
코딩된 비트스트림 내의 모든 비트를 재순서화하도록 구성된 제1 인터리버 또는 제1 톤 맵퍼(2002)를 포함한다.
이 출원의 이 실시예에서의 데이터 프로세싱 장치(2000)는 상기한 방법에서의 송신단의 임의의 기능을 가지고, 세부사항은 본 명세서에서 다시 설명되지 않는다.
도 21은 이 출원의 실시예에 따른, 송신단에서의 제3 유형의 데이터 프로세싱 장치(2100)를 도시한다. 데이터 프로세싱 장치(2100)는:
제1 사용자의 총 대역폭을 N 개의 서브-대역폭으로 분할하도록 구성된 프로세서(2101) - N 개의 서브-대역폭 중의 적어도 하나는 복수의 RU를 포함함 -;
제1 사용자의 코딩된 비트스트림을 N 개의 서브-대역폭에 할당하고, 제1 서브-대역폭 상에서의 코딩된 비트스트림을 M 개의 RU, 또는 M 개의 RU를 포함하는 제1 RU에 할당하도록 구성된 순차적 비트 할당기(2102) - 제1 서브-대역폭은 적어도 하나의 서브-대역폭 중의 임의의 하나임 -; 및
제1 서브-대역폭 상에서의 모든 코딩된 비트스트림 내의 모든 비트를 재순서화하도록 구성된 제1 인터리버 또는 제1 톤 맵퍼(2103)를 포함한다.
이 출원의 이 실시예에서의 데이터 프로세싱 장치(2100)는 상기한 방법에서의 송신단의 임의의 기능을 가지고, 세부사항은 본 명세서에서 다시 설명되지 않는다.
이 출원의 실시예에서의 송신단에서의 데이터 프로세싱 장치가 위에서 설명되어 있고, 송신단에서의 데이터 프로세싱 장치의 가능한 제품 형태는 이하에서 설명된다. 도 19 내지 도 21에서 도시된 프로세싱 장치의 기능을 가지는 임의의 형태의 임의의 제품은 이 출원의 실시예의 보호 범위 내에 속한다는 것이 이해되어야 한다. 또한, 다음의 설명은 단지 예이고, 이 출원의 실시예에서의 데이터 프로세싱 장치의 제품 형태는 이러한 예로 제한되지 않는다는 것이 이해되어야 한다.
가능한 제품 형태에서, 이 출원의 실시예에서의 데이터 프로세싱 장치는 일반적인 버스 아키텍처에 의해 구현될 수 있다.
순차적 비트 할당기 및 제1 인터리버는 프로세서에 의해 구현될 수 있거나, 순차적 비트 할당기 및 제1 톤 맵퍼는 프로세서에 의해 구현될 수 있다.
임의적으로, 데이터 프로세싱 장치는 메모리를 더 포함할 수 있고, 메모리는 프로세서에 의해 실행된 명령을 저장하도록 구성된다.
가능한 제품 형태에서, 이 출원의 실시예에서의 데이터 프로세싱 장치는 순차적 비트 할당 회로 및 인터리빙 회로에 의해 구현될 수 있거나, 순차적 비트 할당 회로 및 톤 맵핑 회로에 의해 구현될 수 있다.
임의적으로, 데이터 프로세싱 장치는 저장 매체를 더 포함할 수 있고, 저장 매체는 순차적 비트 할당 회로 및 인터리빙 회로에 의해 실행된 명령을 저장하도록 구성되거나, 순차적 비트 할당 회로 및 톤 맵핑 회로에 의해 실행된 명령을 저장하도록 구성된다.
가능한 제품 형태에서, 이 출원의 실시예에서의 데이터 송신 장치는 대안적으로, 다음을 이용함으로써 구현될 수 있다: 이 출원에서 설명된 다양한 기능을 실행할 수 있는 하나 이상의 필드 프로그래밍가능 게이트 어레이(field programmable gate array, FPGA), 프로그래밍가능 로직 디바이스(programmable logic device, PLD), 제어기, 상태 머신(state machine), 게이트 로직(gate logic), 개별 하드웨어 컴포넌트, 임의의 다른 적당한 회로, 또는 회로들의 임의의 조합.
다양한 제품 형태인 상기한 데이터 프로세싱 장치는 상기한 방법 실시예에서의 송신단에서 위치된 데이터 프로세싱 장치의 임의의 기능을 가지고, 세부사항은 본 명세서에서 다시 설명되지 않는다는 것이 이해되어야 한다.
도 22는 이 출원의 실시예에 따른, 수신단에서의 데이터 프로세싱 장치(2200)를 도시한다. 데이터 프로세싱 장치(2200)는:
M 개의 RU, 또는 M 개의 RU를 포함하는 제1 RU로부터 제1 사용자의 재순서화된 비트스트림을 획득하도록 구성된 프로세서(2201) - M 개의 RU 또는 제1 RU는 제1 사용자에게 할당된 RU이고, M은 1 초과인 양의 정수임 -; 및
재순서화된 비트스트림 내의 모든 비트의 시퀀스를 복원하도록 구성된 제1 디인터리버 또는 제1 톤 디맵퍼(2202)를 포함한다.
이 출원의 이 실시예에서의 데이터 프로세싱 장치(2200)는 상기한 방법에서의 수신단의 임의의 기능을 가지고, 세부사항은 본 명세서에서 다시 설명되지 않는다.
이 출원의 실시예에서의 수신단에서의 데이터 프로세싱 장치가 위에서 설명되어 있고, 수신단에서의 데이터 프로세싱 장치의 가능한 제품 형태는 이하에서 설명된다. 도 22에서 도시된 데이터 장치의 기능을 가지는 임의의 형태의 임의의 제품은 이 출원의 실시예의 보호 범위 내에 속한다는 것이 이해되어야 한다. 또한, 다음의 설명은 단지 예이고, 이 출원의 실시예에서의 데이터 프로세싱 장치의 제품 형태는 이러한 예로 제한되지 않는다는 것이 이해되어야 한다.
가능한 제품 형태에서, 이 출원의 실시예에서의 데이터 프로세싱 장치는 일반적인 버스 아키텍처에 의해 구현될 수 있다.
프로세서 및 제1 디인터리버는 프로세서에 의해 구현될 수 있거나, 프로세서 및 제1 톤 디맵퍼는 프로세서에 의해 구현될 수 있다.
임의적으로, 데이터 프로세싱 장치는 메모리를 더 포함할 수 있고, 메모리는 프로세서에 의해 실행된 명령을 저장하도록 구성된다.
가능한 제품 형태에서, 이 출원의 실시예에서의 데이터 프로세싱 장치는 프로세싱 회로 및 디인터리빙 회로에 의해 구현될 수 있거나, 프로세싱 회로 및 톤 디맵핑 회로에 의해 구현될 수 있다.
임의적으로, 데이터 프로세싱 장치는 저장 매체를 더 포함할 수 있고, 저장 매체는 프로세싱 회로 및 디인터리빙 회로에 의해 실행된 명령을 저장하도록 구성되거나, 프로세싱 회로 및 톤 디맵핑 회로에 의해 실행된 명령을 저장하도록 구성된다.
가능한 제품 형태에서, 이 출원의 실시예에서의 데이터 송신 장치는 대안적으로, 다음을 이용함으로써 구현될 수 있다: 이 출원에서 설명된 다양한 기능을 실행할 수 있는 하나 이상의 FPGA(field programmable gate array), PLD(programmable logic device), 제어기, 상태 머신(state machine), 게이트 로직(gate logic), 개별 하드웨어 컴포넌트, 임의의 다른 적당한 회로, 또는 회로들의 임의의 조합.
다양한 제품 형태인 상기한 데이터 프로세싱 장치는 상기한 방법 실시예에서의 수신단에서 위치된 데이터 프로세싱 장치의 임의의 기능을 가지고, 세부사항은 본 명세서에서 다시 설명되지 않는다는 것이 이해되어야 한다.
이 출원의 실시예에서, 프로세서는 범용 프로세서, 디지털 신호 프로세서, 애플리케이션-특정 집적 회로, 필드 프로그래밍가능 게이트 어레이 또는 또 다른 프로그래밍가능 로직 디바이스, 개별 게이트 또는 트랜지스터 로직 디바이스, 또는 개별 하드웨어 컴포넌트일 수 있고, 이 출원의 실시예에서 개시된 방법, 단계, 및 논리적 블록도를 구현하거나 실행할 수 있다. 범용 프로세서는 마이크로프로세서 또는 임의의 기존의 프로세서 등일 수 있다. 이 출원의 실시예를 참조하여 개시된 방법의 단계는 하드웨어 프로세서에 의해 직접적으로 수행될 수 있거나, 프로세서 내의 하드웨어 및 소프트웨어 모듈의 조합을 이용함으로써 수행될 수 있다.
이 출원의 실시예에서 관여된 메모리는 하드 디스크 드라이브(hard disk drive, HDD) 또는 솔리드-스테이트 드라이브(solid-state drive, SSD)와 같은 비-휘발성 메모리일 수 있거나, 랜덤 액세스 메모리(random-access memory, RAM)와 같은 휘발성 메모리(volatile memory)일 수 있다. 메모리는, 명령 또는 데이터 구조의 형태로 예상된 프로그램 코드를 운반하거나 저장할 수 있고 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체이지만, 이것으로 제한되지는 않는다. 이 출원의 실시예에서의 메모리는 대안적으로, 저장 기능을 구현할 수 있는 회로 또는 임의의 다른 장치일 수 있고, 프로그램 명령 및/또는 데이터를 저장하도록 구성된다.
본 기술분야에서의 통상의 기술자는 이 명세서에서 개시된 실시예에서 설명된 예를 조합하여, 방법 단계 및 유닛이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 그 조합에 의해 구현될 수 있다는 것을 인지할 수 있다. 하드웨어와 소프트웨어 사이의 상호 교환가능성을 명확하게 설명하기 위하여, 상기한 것은 기능에 따른 각각의 실시예의 단계 및 구성을 일반적으로 설명하였다. 기능이 하드웨어 또는 소프트웨어에 의해 수행되는지 여부는 특정한 응용예, 및 기술적 해결책의 설계 제약 조건에 종속된다. 본 기술분야에서의 통상의 기술자는 각각의 특정한 응용예를 위한 설명된 기능을 구현하기 위하여 상이한 방법들을 이용할 수 있지만, 구현예는 이 출원의 범위를 초월하는 것으로 간주되지 않아야 한다.
편리하고 간단한 설명의 목적을 위하여, 상기한 시스템, 장치, 및 유닛의 상세한 작동 프로세스에 대하여, 상기한 방법 실시예에서의 대응하는 프로세스를 참조하고, 세부사항은 본 명세서에서 다시 설명되지 않는다는 것이 본 기술분야에서의 통상의 기술자에 의해 명확하게 이해될 수 있다.
이 출원에서 제공된 몇몇 실시예에서는, 개시된 시스템, 장치, 및 방법이 다른 방식으로 구현될 수 있다는 것이 이해되어야 한다. 예를 들어, 설명된 장치 실시예는 단지 예이다. 예를 들어, 유닛으로의 분할은 단지 논리적 기능 분할이고, 실제적인 구현예에서는 다른 분할일 수 있다. 예를 들어, 복수의 유닛 또는 컴포넌트는 또 다른 시스템으로 조합되거나 통합될 수 있거나, 또는 일부 특징은 무시되거나 수행되지 않을 수 있다. 추가적으로, 디스플레이되거나 논의된 상호 결합 또는 직접 결합 또는 통신 접속은 장치들 또는 유닛들 사이의 일부 인터페이스, 간접적인 결합, 또는 통신 접속, 또는 전기적 접속, 기계적 접속, 또는 다른 형태인 접속을 통해 구현될 수 있다.
별도의 부분으로서 설명된 유닛은 물리적으로 별도이거나 그렇지 않을 수 있고, 유닛으로서 디스플레이된 부분은 물리적 유닛이거나 그렇지 않을 수 있거나, 하나의 위치에서 위치될 수 있거나, 복수의 네트워크 유닛 상에서 분산될 수 있다. 유닛의 일부 또는 전부는 이 출원에서의 실시예의 해결책의 목적을 달성하기 위하여 실제적인 요건에 따라 선택될 수 있다.
추가적으로, 이 출원의 실시예에서의 기능적인 유닛은 하나의 프로세싱 유닛으로 통합될 수 있거나, 유닛들의 각각은 물리적으로 단독으로 존재할 수 있거나, 2 개 이상의 유닛이 하나의 유닛으로 통합된다. 통합된 유닛은 하드웨어의 형태로 구현될 수 있거나, 소프트웨어 기능적 유닛의 형태로 구현될 수 있다.
통합된 유닛이 소프트웨어 기능 유닛의 형태로 구현되고, 독립적인 제품으로서 판매되거나 이용될 때, 통합된 유닛은 컴퓨터-판독가능 저장 매체 내에 저장될 수 있다. 이러한 이해에 기초하여, 이 출원의 실시예의 기술적 해결책은 필수적으로, 또는 기존의 기술에 기여하는 부분, 또는 기술적 해결책의 일부 또는 전부는 소프트웨어 제품의 형태로 구현될 수 있다. 소프트웨어 제품은 저장 매체 내에 저장되고, 이 출원의 실시예에서 설명된 방법의 단계의 전부 또는 일부를 수행하도록 (개인용 컴퓨터, 서버, 또는 네트워크 디바이스일 수 있는) 컴퓨터 디바이스에 명령하기 위한 몇몇 명령을 포함한다. 상기한 저장 매체는 USB 플래시 드라이브, 분리가능한 하드 디스크, 판독-전용 메모리(read-only memory, ROM), 랜덤 액세스 메모리(random access memory, RAM), 자기 디스크, 또는 광학 디스크와 같은, 프로그램 코드를 저장할 수 있는 임의의 매체를 포함한다.
상기한 설명은 이 출원의 단지 구체적인 실시예이지만, 이 출원의 보호 범위를 제한하도록 의도되지 않는다. 이 출원에서 개시된 기술적 범위 내에서 본 기술분야에서의 통상의 기술자에 의해 용이하게 도출된 임의의 수정 또는 대체는 이 출원의 보호 범위 내에 속할 것이다. 그러므로, 이 출원의 보호 범위는 청구항의 보호 범위에 종속될 것이다.

Claims (39)

  1. 데이터 프로세싱 방법으로서,
    제1 사용자의 코딩된 비트스트림을 M 개의 자원 유닛(resource unit, RU), 또는 M 개의 RU를 포함하는 제1 RU에 할당하는 단계 - 상기 M 개의 RU 또는 상기 제1 RU는 상기 제1 사용자에게 할당된 RU이고, M은 1 초과인 양의 정수임 -; 및
    제1 인터리버(interleaver) 또는 제1 톤 맵퍼(tone mapper)를 이용함으로써 상기 코딩된 비트스트림 내의 모든 비트를 재순서화하는 단계
    를 포함하는 데이터 프로세싱 방법.
  2. 데이터 프로세싱 방법으로서,
    제1 사용자의 코딩된 비트스트림 내의 모든 비트를 제1 인터리버 또는 제1 톤 맵퍼로 입력하는 단계 - 상기 제1 사용자에게 M 개의 RU, 또는 M 개의 RU를 포함하는 제1 RU가 할당되고, M은 1 초과인 양의 정수임 -; 및
    상기 제1 인터리버 또는 상기 제1 톤 맵퍼를 이용함으로써 상기 코딩된 비트스트림 내의 모든 비트를 재순서화하는 단계
    를 포함하는 데이터 프로세싱 방법.
  3. 제1항에 있어서,
    상기 제1 사용자의 코딩된 비트스트림을 M 개의 RU, 또는 M 개의 RU를 포함하는 제1 RU에 할당하는 단계는,
    스트림 파서(stream parser)에 의해 출력되는 상기 제1 사용자의 상기 코딩된 비트스트림을 비트 시퀀스에서 상기 M 개의 RU, 또는 M 개의 RU를 포함하는 상기 제1 RU에 순차적으로 그리고 교대로 할당하는 단계를 포함하는, 데이터 프로세싱 방법.
  4. 데이터 프로세싱 방법으로서,
    제1 사용자의 총 대역폭을 N 개의 서브-대역폭으로 분할하는 단계 - 상기 N 개의 서브-대역폭 중의 적어도 하나는 복수의 RU를 포함함 -;
    상기 제1 사용자의 코딩된 비트스트림을 상기 N 개의 서브-대역폭에 할당하는 단계;
    제1 서브-대역폭 상에서의 코딩된 비트스트림을 M 개의 RU, 또는 M 개의 RU를 포함하는 제1 RU에 할당하는 단계 - 상기 제1 서브-대역폭은 상기 적어도 하나의 서브-대역폭 중의 임의의 하나이고, M은 1 초과인 양의 정수임 -; 및
    제1 톤 맵퍼를 이용함으로써 상기 제1 서브-대역폭 상에서의 모든 코딩된 비트스트림 내의 모든 비트를 재순서화하는 단계
    를 포함하는 데이터 프로세싱 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 인터리버 또는 상기 제1 톤 맵퍼의 데이터 서브캐리어의 수의 값은
    Figure pct00385
    에서의 임의의 양의 정수이고,
    Figure pct00386
    은 모든 RU 내에 포함된 데이터 서브캐리어의 합이고,
    Figure pct00387
    은 모든 RU 내에 포함된 서브캐리어의 합이고, Q는 하나의 데이터 비트가 맵핑되는 데이터 서브캐리어의 수인, 데이터 프로세싱 방법.
  6. 제5항에 있어서,
    상기 제1 인터리버의 열의 수
    Figure pct00388
    및 행의 수
    Figure pct00389
    은 다음의 관계를 충족시키고:
    Figure pct00390
    ,
    Figure pct00391
    은 각각의 공간적 데이터 스트림의 각각의 서브캐리어 상에서 운반되는 코딩된 비트의 수인, 데이터 프로세싱 방법.
  7. 제6항에 있어서,
    상기 코딩된 비트스트림이 복수의 공간적 데이터 스트림을 포함할 경우에, 상기 데이터 프로세싱 방법은, 다음의 방식 중의 임의의 하나로 상기 제1 인터리버의 주파수 회전 파라미터
    Figure pct00392
    을 결정하는 단계를 더 포함하는, 데이터 프로세싱 방법:
    방식 1:
    Figure pct00393
    이 공식
    Figure pct00394
    에 기초하여 결정되는 방식; 및
    방식 2: 수신단의 패킷 에러 레이트(packet error rate, PER)가 최소가 되는 것을 가능하게 하는 양의 정수, 또는 수신단의 PER이 미리 설정된 값일 때에 요구된 신호-대-잡음 비율(signal-to-noise ratio, SNR)이 최소가 되는 것을 가능하게 하는 양의 정수가
    Figure pct00395
    으로부터
    Figure pct00396
    으로서 선택되는 방식 -
    Figure pct00397
    은 포함된 데이터 서브캐리어의 수가
    Figure pct00398
    미만이고
    Figure pct00399
    에 가장 근접한, RU에 대응하는 제2 인터리버의 주파수 회전 파라미터이고,
    Figure pct00400
    은 포함된 데이터 서브캐리어의 수가
    Figure pct00401
    초과이고
    Figure pct00402
    에 가장 근접한, RU에 대응하는 제3 인터리버의 주파수 회전 파라미터임 -.
  8. 제7항에 있어서,
    상기 M 개의 RU는 하나의 26-톤 자원 유닛(26-tone resource unit, 26-tone RU) 및 하나의 52-톤 RU를 포함하고;
    이중-캐리어 변조 모드가 이용되지 않을 때,
    Figure pct00403
    ,
    Figure pct00404
    ,
    Figure pct00405
    , 및
    Figure pct00406
    인, 데이터 프로세싱 방법.
  9. 제7항에 있어서,
    상기 M 개의 RU는 하나의 26-톤 RU 및 하나의 106-톤 RU를 포함하고;
    이중-캐리어 변조 모드가 이용되지 않을 때,
    Figure pct00407
    는 126 또는 128이거나;
    상기 이중-캐리어 변조 모드가 이용될 때,
    Figure pct00408
    는 63 또는 64인, 데이터 프로세싱 방법.
  10. 제9항에 있어서,
    상기 M 개의 RU는 하나의 26-톤 RU 및 하나의 106-톤 RU를 포함하고;
    상기 이중-캐리어 변조 모드가 이용되지 않을 때의
    Figure pct00409
    의 값은 상기 이중-캐리어 변조 모드가 이용될 때의
    Figure pct00410
    의 값의 2 배인, 데이터 프로세싱 방법.
  11. 제9항에 있어서,
    상기 이중-캐리어 변조 모드가 이용되지 않을 때,
    Figure pct00411
    인, 데이터 프로세싱 방법.
  12. 제5항에 있어서,
    상기 제1 톤 맵퍼의 톤 맵핑 거리 파라미터
    Figure pct00412
    는
    Figure pct00413
    의 공약수이고,
    Figure pct00414
    은 상기 제1 톤 맵퍼의 데이터 서브캐리어의 수인, 데이터 프로세싱 방법.
  13. 제12항에 있어서,
    상기 데이터 프로세싱 방법은 다음의 방식 중의 임의의 하나로
    Figure pct00415
    를 결정하는 단계를 더 포함하는, 데이터 프로세싱 방법:
    방식 1: 양의 정수가
    Figure pct00416
    으로부터
    Figure pct00417
    으로서 선택되는 방식 -
    Figure pct00418
    는 포함된 데이터 서브캐리어의 수가
    Figure pct00419
    미만이고
    Figure pct00420
    에 가장 근접한, RU에 대응하는 제2 톤 맵퍼에 대응하는 톤 맵핑 거리 파라미터이고,
    Figure pct00421
    는 포함된 데이터 서브캐리어의 수가
    Figure pct00422
    초과이고
    Figure pct00423
    에 가장 근접한, RU에 대응하는 제3 톤 맵퍼에 대응하는 톤 맵핑 거리 파라미터임 -;
    방식 2: 상기 수신단의 PER이 최소가 되는 것을 가능하게 하는 양의 정수, 또는 상기 수신단의 PER이 미리 설정된 값일 때에 요구된 SNR이 최소가 되는 것을 가능하게 하는 양의 정수가
    Figure pct00424
    으로부터
    Figure pct00425
    으로서 선택되는 방식; 및
    방식 3: 상기 제1 톤 맵퍼와 동일한 RU 크기를 갖는 제1 인터리버의
    Figure pct00426
    에 대한
    Figure pct00427
    의 비율
    Figure pct00428
    가
    Figure pct00429
    으로서 이용되는 방식.
  14. 제12항에 있어서,
    상기 M 개의 RU는 하나의 26-톤 RU 및 하나의 52-톤 RU를 포함하고;
    이중-캐리어 변조 모드가 이용되지 않을 때,
    Figure pct00430
    이고,
    Figure pct00431
    는 4 또는 6이거나;
    상기 이중-캐리어 변조 모드가 이용될 때,
    Figure pct00432
    이고,
    Figure pct00433
    는 2 또는 3인, 데이터 프로세싱 방법.
  15. 제12항에 있어서,
    상기 M 개의 RU는 하나의 26-톤 RU 및 하나의 106-톤 RU를 포함하고;
    이중-캐리어 변조 모드가 이용되지 않을 때,
    Figure pct00434
    는 126 또는 128이거나;
    상기 이중-캐리어 변조 모드가 이용될 때,
    Figure pct00435
    는 63 또는 64인, 데이터 프로세싱 방법.
  16. 제12항에 있어서,
    상기 M 개의 RU는 M 개의 242-톤 RU이고;
    M = 2일 때, 이중-캐리어 변조 모드가 이용되지 않을 때에는
    Figure pct00436
    이 468이고
    Figure pct00437
    가 12이고, 상기 이중-캐리어 변조 모드가 이용될 때에는
    Figure pct00438
    이 234이고
    Figure pct00439
    가 9이거나;
    M = 3일 때, 이중-캐리어 변조 모드가 이용되지 않을 때에는
    Figure pct00440
    이 702이고
    Figure pct00441
    가 13 또는 18이고, 상기 이중-캐리어 변조 모드가 이용될 때에는
    Figure pct00442
    이 351이고
    Figure pct00443
    가 9 또는 13이거나;
    M = 4일 때, 이중-캐리어 변조 모드가 이용되지 않을 때에는
    Figure pct00444
    이 980이고
    Figure pct00445
    가 20이고, 상기 이중-캐리어 변조 모드가 이용될 때에는
    Figure pct00446
    이 490이고
    Figure pct00447
    가 14인, 데이터 프로세싱 방법.
  17. 데이터 프로세싱 방법으로서,
    M 개의 RU, 또는 M 개의 RU를 포함하는 제1 RU로부터 제1 사용자의 재순서화된 비트스트림을 획득하는 단계 - 상기 M 개의 RU 또는 상기 제1 RU는 상기 제1 사용자에게 할당된 RU이고, M은 1 초과인 양의 정수임 -; 및
    제1 디인터리버(deinterleaver) 또는 제1 톤 디맵퍼(tone demapper)를 이용함으로써 상기 재순서화된 비트스트림 내의 모든 비트의 시퀀스를 복원하는 단계
    를 포함하는 데이터 프로세싱 방법.
  18. 제17항에 있어서,
    상기 제1 디인터리버 또는 상기 제1 톤 디맵퍼의 데이터 서브캐리어의 수
    Figure pct00448
    의 값은
    Figure pct00449
    에서의 임의의 양의 정수이고,
    Figure pct00450
    은 모든 RU 내에 포함된 데이터 서브캐리어의 합이고,
    Figure pct00451
    은 모든 RU 내에 포함된 서브캐리어의 합이고, Q는 하나의 데이터 비트가 맵핑되는 데이터 서브캐리어의 수인, 데이터 프로세싱 방법.
  19. 제18항에 있어서,
    상기 제1 디인터리버의 열의 수
    Figure pct00452
    및 행의 수
    Figure pct00453
    은 다음의 관계를 충족시키고:
    Figure pct00454
    ,
    Figure pct00455
    은 각각의 공간적 데이터 스트림의 각각의 서브캐리어 상에서 운반되는 코딩된 비트의 수인, 데이터 프로세싱 방법.
  20. 제19항에 있어서,
    상기 코딩된 비트스트림이 복수의 공간적 데이터 스트림을 포함할 경우에, 상기 데이터 프로세싱 방법은, 다음의 방식 중의 임의의 하나로 상기 제1 디인터리버의 주파수 회전 파라미터
    Figure pct00456
    을 결정하는 단계를 더 포함하는, 데이터 프로세싱 방법:
    방식 1:
    Figure pct00457
    가 공식
    Figure pct00458
    에 기초하여 결정되는 방식; 및
    방식 2: 수신단의 PER이 최소가 되는 것을 가능하게 하는 양의 정수, 또는 수신단의 PER이 미리 설정된 값일 때에 요구된 SNR이 최소가 되는 것을 가능하게 하는 양의 정수가
    Figure pct00459
    으로부터
    Figure pct00460
    으로서 선택되는 방식 -
    Figure pct00461
    은 포함된 데이터 서브캐리어의 수가
    Figure pct00462
    미만이고
    Figure pct00463
    에 가장 근접한, RU에 대응하는 제2 디인터리버의 주파수 회전 파라미터이고,
    Figure pct00464
    은 포함된 데이터 서브캐리어의 수가
    Figure pct00465
    초과이고
    Figure pct00466
    에 가장 근접한, RU에 대응하는 제3 디인터리버의 주파수 회전 파라미터임 -.
  21. 제20항에 있어서,
    상기 M 개의 RU는 하나의 26-톤 자원 유닛 26-톤 RU 및 하나의 52-톤 RU를 포함하고;
    이중-캐리어 변조 모드가 이용되지 않을 때,
    Figure pct00467
    ,
    Figure pct00468
    , 및
    Figure pct00469
    인, 데이터 프로세싱 방법.
  22. 제20항에 있어서,
    상기 M 개의 RU는 하나의 26-톤 RU 및 하나의 106-톤 RU를 포함하고;
    이중-캐리어 변조 모드가 이용되지 않을 때,
    Figure pct00470
    는 126 또는 128이거나;
    상기 이중-캐리어 변조 모드가 이용될 때,
    Figure pct00471
    는 63 또는 64인, 데이터 프로세싱 방법.
  23. 제22항에 있어서,
    상기 M 개의 RU는 하나의 26-톤 RU 및 하나의 106-톤 RU를 포함하고;
    상기 이중-캐리어 변조 모드가 이용되지 않을 때의
    Figure pct00472
    의 값은 상기 이중-캐리어 변조 모드가 이용될 때의
    Figure pct00473
    의 값의 2 배인, 데이터 프로세싱 방법.
  24. 제22항에 있어서,
    상기 이중-캐리어 변조 모드가 이용되지 않을 때,
    Figure pct00474
    인, 데이터 프로세싱 방법.
  25. 제18항에 있어서,
    상기 제1 톤 디맵퍼의 톤 맵핑 거리 파라미터
    Figure pct00475
    는
    Figure pct00476
    의 공약수이고,
    Figure pct00477
    은 상기 제1 톤 디맵퍼의 데이터 서브캐리어의 수인, 데이터 프로세싱 방법.
  26. 제18항에 있어서,
    상기 데이터 프로세싱 방법은 다음의 방식 중의 임의의 하나로
    Figure pct00478
    를 결정하는 단계를 더 포함하는, 데이터 프로세싱 방법:
    방식 1: 양의 정수가
    Figure pct00479
    으로부터
    Figure pct00480
    으로서 선택되는 방식 -
    Figure pct00481
    는 포함된 데이터 서브캐리어의 수가
    Figure pct00482
    미만이고
    Figure pct00483
    에 가장 근접한, RU에 대응하는 제2 톤 디맵퍼에 대응하는 톤 맵핑 거리 파라미터이고,
    Figure pct00484
    는 포함된 데이터 서브캐리어의 수가
    Figure pct00485
    초과이고
    Figure pct00486
    에 가장 근접한, RU에 대응하는 제3 톤 디맵퍼에 대응하는 톤 맵핑 거리 파라미터임 -;
    방식 2: 상기 수신단의 PER이 최소가 되는 것을 가능하게 하는 양의 정수, 또는 상기 수신단의 PER이 미리 설정된 값일 때에 요구된 SNR이 최소가 되는 것을 가능하게 하는 양의 정수가
    Figure pct00487
    으로부터
    Figure pct00488
    으로서 선택되는 방식; 및
    방식 3: 상기 제1 톤 디맵퍼와 동일한 RU 크기를 갖는 제1 디인터리버의
    Figure pct00489
    에 대한
    Figure pct00490
    의 비율
    Figure pct00491
    가
    Figure pct00492
    으로서 이용되는 방식.
  27. 제18항에 있어서,
    상기 M 개의 RU는 하나의 26-톤 RU 및 하나의 52-톤 RU를 포함하고;
    이중-캐리어 변조 모드가 이용되지 않을 때,
    Figure pct00493
    이고,
    Figure pct00494
    는 4 또는 6이고,
    상기 이중-캐리어 변조 모드가 이용될 때,
    Figure pct00495
    이고,
    Figure pct00496
    는 2 또는 3인, 데이터 프로세싱 방법.
  28. 제18항에 있어서,
    상기 M 개의 RU는 하나의 26-톤 RU 및 하나의 106-톤 RU를 포함하고;
    이중-캐리어 변조 모드가 이용되지 않을 때,
    Figure pct00497
    는 126 또는 128이거나;
    상기 이중-캐리어 변조 모드가 이용될 때,
    Figure pct00498
    는 63 또는 64인, 데이터 프로세싱 방법.
  29. 제18항에 있어서,
    상기 M 개의 RU는 M 개의 242-톤 RU이고;
    M = 2일 때, 이중-캐리어 변조 모드가 이용되지 않을 때에는
    Figure pct00499
    이 468이고
    Figure pct00500
    가 12이고, 상기 이중-캐리어 변조 모드가 이용될 때에는
    Figure pct00501
    이 234이고
    Figure pct00502
    가 9이거나;
    M = 3일 때, 이중-캐리어 변조 모드가 이용되지 않을 때에는
    Figure pct00503
    이 702이고
    Figure pct00504
    가 13 또는 18이고, 상기 이중-캐리어 변조 모드가 이용될 때에는
    Figure pct00505
    이 351이고
    Figure pct00506
    가 9 또는 13이거나;
    M = 4일 때, 이중-캐리어 변조 모드가 이용되지 않을 때에는
    Figure pct00507
    이 980이고
    Figure pct00508
    가 20이고, 상기 이중-캐리어 변조 모드가 이용될 때에는
    Figure pct00509
    이 490이고
    Figure pct00510
    가 14인, 데이터 프로세싱 방법.
  30. 데이터 프로세싱 장치로서,
    제1 사용자의 코딩된 비트스트림을 M 개의 RU, 또는 M 개의 RU를 포함하는 제1 RU에 할당하도록 구성된 순차적 비트 할당기 - 상기 M 개의 RU 또는 상기 제1 RU는 상기 제1 사용자에게 할당된 RU이고, M은 1 초과인 양의 정수임 -; 및
    상기 코딩된 비트스트림 내의 모든 비트를 재순서화하도록 구성된 제1 인터리버 또는 제1 톤 맵퍼
    를 포함하는 데이터 프로세싱 장치.
  31. 데이터 프로세싱 장치로서,
    제1 사용자의 코딩된 비트스트림 내의 모든 비트를 제1 인터리버 또는 제1 톤 맵퍼로 입력하도록 구성된 프로세서 - 상기 제1 사용자에게 M 개의 RU, 또는 M 개의 RU를 포함하는 제1 RU가 할당되고, M은 1 초과인 양의 정수임 -; 및
    상기 코딩된 비트스트림 내의 모든 비트를 재순서화하도록 구성된 제1 인터리버 또는 제1 톤 맵퍼
    를 포함하는 데이터 프로세싱 장치.
  32. 데이터 프로세싱 장치로서,
    제1 사용자의 총 대역폭을 N 개의 서브-대역폭으로 분할하고 - 상기 N 개의 서브-대역폭 중의 적어도 하나는 복수의 RU를 포함함 -; 상기 제1 사용자의 코딩된 비트스트림을 상기 N 개의 서브-대역폭에 할당하고, 제1 서브-대역폭 상에서의 코딩된 비트스트림을 M 개의 RU, 또는 M 개의 RU를 포함하는 제1 RU에 할당하도록 - 상기 제1 서브-대역폭은 상기 적어도 하나의 서브-대역폭 중의 임의의 하나이고, M은 1 초과인 양의 정수임 - 구성된 순차적 비트 할당기; 및
    상기 제1 서브-대역폭 상에서의 모든 코딩된 비트스트림 내의 모든 비트를 재순서화하도록 구성된 제1 톤 맵퍼
    를 포함하는 데이터 프로세싱 장치.
  33. 데이터 프로세싱 장치로서,
    M 개의 RU, 또는 M 개의 RU를 포함하는 제1 RU로부터 제1 사용자의 재순서화된 비트스트림을 획득하도록 구성된 프로세서 - 상기 M 개의 RU 또는 상기 제1 RU는 상기 제1 사용자에게 할당된 RU이고, M은 1 초과인 양의 정수임 -; 및
    상기 재순서화된 비트스트림 내의 모든 비트의 시퀀스를 복원하도록 구성된 제1 디인터리버 또는 제1 톤 디맵퍼
    를 포함하는 데이터 프로세싱 장치.
  34. 데이터 프로세싱 장치로서,
    프로세서 및 메모리
    를 포함하고,
    상기 메모리는 상기 프로세서에 의해 실행가능한 명령을 저장하고, 상기 프로세서는 제1항 내지 제16항, 또는 제17항 내지 제29항 중 어느 한 항에 따른 상기 데이터 프로세싱 방법을 수행하기 위하여 상기 메모리 내에 저장된 명령을 실행하는, 데이터 프로세싱 장치.
  35. 컴퓨터-판독가능 저장 매체로서,
    상기 컴퓨터-판독가능 저장 매체는 컴퓨터 프로그램을 저장하고, 상기 컴퓨터 프로그램은 프로그램 명령을 포함하고; 상기 프로그램 명령이 컴퓨터에 의해 실행될 때, 상기 컴퓨터는 제1항 내지 제16항, 또는 제17항 내지 제29항 중 어느 한 항에 따른 상기 데이터 프로세싱 방법을 수행하는 것이 가능하게 되는, 컴퓨터-판독가능 저장 매체.
  36. 컴퓨터 프로그램 제품으로서,
    상기 컴퓨터 프로그램 제품은 명령을 포함하고; 상기 명령이 컴퓨터 상에서 작동될 때, 상기 컴퓨터는 제1항 내지 제16항, 또는 제17항 내지 제29항 중 어느 한 항에 따른 상기 데이터 프로세싱 방법을 수행하는 것이 가능하게 되는, 컴퓨터 프로그램 제품.
  37. 통신 장치로서,
    프로세서 및 인터페이스 회로
    를 포함하고,
    상기 인터페이스 회로는 코드 명령을 수신하고 상기 코드 명령을 상기 프로세서로 송신하도록 구성되고, 상기 프로세서는 제1항 내지 제16항, 또는 제17항 내지 제29항 중 어느 한 항에 따른 상기 데이터 프로세싱 방법을 수행하기 위하여 상기 코드 명령을 작동시키는, 통신 장치.
  38. 칩으로서,
    상기 칩은 메모리에 결합되고, 상기 메모리 내에 저장된 프로그램 명령을 판독하고 실행하도록 구성되어, 제1항 내지 제16항, 또는 제17항 내지 제29항 중 어느 한 항에 따른 상기 데이터 프로세싱 방법을 구현하는, 칩.
  39. 통신 시스템으로서,
    제1항 내지 제16항 중 어느 한 항에 따른 상기 데이터 프로세싱 방법을 수행하도록 구성된 송신단; 및
    제17항 내지 제29항 중 어느 한 항에 따른 상기 데이터 프로세싱 방법을 수행하도록 구성된 수신단
    을 포함하는 통신 시스템.
KR1020227026725A 2020-01-08 2020-12-28 데이터 프로세싱 방법 및 장치 KR20220123682A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010019316.0A CN113098655A (zh) 2020-01-08 2020-01-08 一种数据处理方法、装置
CN202010019316.0 2020-01-08
PCT/CN2020/140439 WO2021139558A1 (zh) 2020-01-08 2020-12-28 一种数据处理方法、装置

Publications (1)

Publication Number Publication Date
KR20220123682A true KR20220123682A (ko) 2022-09-08

Family

ID=76663437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227026725A KR20220123682A (ko) 2020-01-08 2020-12-28 데이터 프로세싱 방법 및 장치

Country Status (10)

Country Link
US (2) US11943052B2 (ko)
EP (1) EP4075694A4 (ko)
JP (1) JP2023509761A (ko)
KR (1) KR20220123682A (ko)
CN (3) CN116709521A (ko)
AU (1) AU2020420057A1 (ko)
BR (1) BR112022013498A2 (ko)
CA (1) CA3167142A1 (ko)
MX (1) MX2022008489A (ko)
WO (1) WO2021139558A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021153940A1 (ko) 2020-01-28 2021-08-05 엘지전자 주식회사 무선랜 시스템에서 multi-ru에서 bcc 인터리빙이 수행된 ppdu를 수신하는 방법 및 장치
EP3910863A1 (en) * 2020-04-23 2021-11-17 Samsung Electronics Co., Ltd. Communication based on a multi-resource unit in wireless local area network system
CN116346565B (zh) * 2023-05-31 2023-08-04 极芯通讯技术(南京)有限公司 填充比特的删除方法、终端设备及存储介质

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PL3737054T3 (pl) * 2014-06-12 2023-12-11 Huawei Technologies Co., Ltd. Przyrząd do alokacji zasobów w wielokrotnym dostępie z ortogonalnym podziałem częstotliwości (OFDMA)
US20150365195A1 (en) * 2014-06-16 2015-12-17 Qualcomm Incorporated Interleaving in ofdma data tone plans
US9894663B2 (en) * 2014-07-23 2018-02-13 Qualcomm Incorporated Systems and methods for improved communication efficiency in wireless networks
WO2016021941A1 (ko) * 2014-08-06 2016-02-11 엘지전자 주식회사 무선랜에서 데이터의 송신 또는 수신을 위한 무선 자원을 할당하는 방법 및 장치
US10028284B2 (en) * 2014-08-14 2018-07-17 Qualcomm Incorporated Systems and methods for improved communication efficiency in wireless networks
US9844028B2 (en) * 2014-08-15 2017-12-12 Qualcomm Incorporated Systems and methods for improved communication efficiency in wireless networks
EP3348011B1 (en) * 2015-09-11 2020-04-08 Interdigital Patent Holdings, Inc. Multiple resource unit allocation for ofdma wlan
US10110406B2 (en) * 2015-10-30 2018-10-23 Qualcomm Incorporated Systems and methods for channel interleaving in wireless networks
US10200228B2 (en) * 2015-12-17 2019-02-05 Mediatek Inc. Interleaver design for dual sub-carrier modulation in WLAN
CN107733557A (zh) * 2016-08-12 2018-02-23 中兴通讯股份有限公司 一种数据发送的方法及装置、通信设备
US20190141717A1 (en) * 2017-11-06 2019-05-09 Qualcomm Incorporated Techniques for interleaving in single user preamble puncturing
US11044056B2 (en) * 2018-02-01 2021-06-22 Mediatek Singapore Pte. Ltd. Enhanced resource unit allocation schemes for OFDMA transmission in WLAN
US10856311B2 (en) * 2018-03-06 2020-12-01 Qualcomm Incorporated Systems and methods of communicating via sub-bands in wireless communication networks
EP3910863A1 (en) * 2020-04-23 2021-11-17 Samsung Electronics Co., Ltd. Communication based on a multi-resource unit in wireless local area network system

Also Published As

Publication number Publication date
CN116709520A (zh) 2023-09-05
US20240171310A1 (en) 2024-05-23
BR112022013498A2 (pt) 2022-09-13
CN116709521A (zh) 2023-09-05
CN116709520B (zh) 2024-03-01
US11943052B2 (en) 2024-03-26
MX2022008489A (es) 2022-10-27
US20220353015A1 (en) 2022-11-03
WO2021139558A1 (zh) 2021-07-15
EP4075694A4 (en) 2023-01-11
CA3167142A1 (en) 2021-07-15
CN113098655A (zh) 2021-07-09
EP4075694A1 (en) 2022-10-19
AU2020420057A1 (en) 2022-08-04
JP2023509761A (ja) 2023-03-09

Similar Documents

Publication Publication Date Title
CN112272929B (zh) 在无线通信网络中经由子带进行通信的系统和方法
KR102398402B1 (ko) 기지국 장치, 단말 장치, 통신 방법, 및 집적 회로
US11943052B2 (en) Data processing method and apparatus
JP7149846B2 (ja) 基地局装置、端末装置、通信方法、および、集積回路
RU2472292C2 (ru) Устройство и способ назначения поднесущих при кластерном мультиплексировании с ортогональным частотным разделением и дискретным преобразованием фурье
JP2011530203A (ja) 反復重複のあるシンボルのリソース・ブロック・マッピング
KR20170042581A (ko) 무선 네트워크들에서 개선된 통신 효율을 위한 시스템들 및 방법들
US10873414B2 (en) Terminal apparatus, base station apparatus, and communication method
US20240015715A1 (en) Apparatus and method of communication based on extended bandwidth and multi-resource unit in wireless local area network system
JP2023530024A (ja) リソースインジケーション方法、アクセスポイント、及びステーション
CN112448803A (zh) 数据传输方法及装置
US11696178B2 (en) Apparatus and method for reducing overhead of signaling field in physical layer convergence protocol in wireless local area network system
CN113395144B (zh) 一种资源单元合并指示方法及通信装置
EP4152710A1 (en) Interleaving and subcarrier mapping method supporting unequal modulation, and related device
WO2022028588A1 (en) Coverage recovery in reduced capability wireless devices
US20240113822A1 (en) Device and method for supporting communication using plurality of bandwidths in wireless local area network system
KR101061131B1 (ko) 무선 통신 시스템에서의 신호 전송 방법 및 이를 위한 장치
WO2023030639A1 (en) Facilitating improved decoding of punctured synchronization signal block data
CN116326079A (zh) 搜索空间束
JP2016152609A (ja) 無線通信装置および無線通信方法
KR20110015775A (ko) 상향링크 신호를 전송하기 위한 단말 장치 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination