KR20220105702A

KR20220105702A - 전자 장치 및 전자 장치의 동작 방법

Info

Publication number: KR20220105702A
Application number: KR1020210008063A
Authority: KR
Inventors: 박동욱
Original assignee: 삼성전자주식회사
Priority date: 2021-01-20
Filing date: 2021-01-20
Publication date: 2022-07-28
Also published as: US20220231829A1

Abstract

본 발명은 전자 장치에 관한 것이다. 본 발명의 전자 장치는 외부 장치로부터 제1 신호를 수신하고, 그리고 상기 제1 신호에 기반하여 제2 신호를 출력하도록 구성되는 제어 회로, 제1 클럭 신호를 출력하도록 구성되는 위상 고정 루프 회로, 상기 위상 고정 루프 회로로부터 상기 제1 클럭 신호를 수신하고, 상기 제어 회로로부터 상기 제2 신호를 수신하고, 그리고 상기 제1 클럭 신호 및 상기 제2 신호에 기반하여 제3 신호를 출력하도록 구성되는 물리 회로, 그리고 상기 제3 신호에 기반하여 송신 신호를 출력하도록 구성되는 구동 회로를 포함한다. 상기 제어 회로는 고속 모드 및 저전력 모드를 갖는다. 상기 제어 회로는 상기 저전력 모드에서 상기 위상 고정 루프 회로를 파워-오프 하고, 그리고 상기 고속 모드에서 상기 위상 고정 루프 회로를 파워-온 한다.

Description

전자 장치 및 전자 장치의 동작 방법{ELECTRONIC DEVICE AND OPERATING METHOD OF ELECTRONIC DEVICE}

본 발명은 전자 장치에 관한 것으로, 더 상세하게는 감소된 소비 전력으로 신호를 전송하는 전자 장치 및 전자 장치의 동작 방법에 관한 것이다.

전자 장치는 다양한 형태의 통신 프로토콜들에 기반하여 다른 전자 장치와 신호를 교환할 수 있다. 통신 프로토콜들에 기반하여 통신하는 전자 장치들은 컴퓨터, 스마트폰, 스마트패드 등과 같은 서로 분리된 전자 장치들일 수 있다. 또는, 통신 프로토콜에 기반하여 통신하는 전자 장치들은 시스템-온-칩 또는 집적 회로의 내부에 포함된 회로 블록들일 수 있다. 통신 프로토콜들은 감소된 소비 전력으로 그리고 향상된 속도로 신호를 교환할 수 있도록 연구 및 개발되고 있다.

통신 프로토콜들 중 일부는 다양한 종류의 전자 장치들 사이에서 신호를 교환하는데 사용되며, 따라서 다양한 형태 또는 종류의 데이터를 전달하도록 구현될 수 있다. 통신 프로토콜들 중 다른 일부는 특정한 종류의 전자 장치들 사이에서 신호를 교환하는데 사용되며, 따라서 특정한 형태 또는 종류의 데이터를 전달하도록 구현될 수 있다.

특정한 전자 장치들이 특정한 형태 또는 종류의 데이터를 교환하도록 구현되면, 특정한 형태 또는 종류의 데이터의 특성에 기반하여 전자 장치들의 성능이 더 개선될 수 있다.

본 발명의 목적은 감소된 소비 전력으로 신호를 전송하는 전자 장치 및 전자 장치의 동작 방법을 제공하는데 있다.

본 발명의 실시 예에 따른 전자 장치는 외부 장치로부터 제1 신호를 수신하고, 그리고 상기 제1 신호에 기반하여 제2 신호를 출력하도록 구성되는 제어 회로, 제1 클럭 신호를 출력하도록 구성되는 위상 고정 루프 회로, 상기 위상 고정 루프 회로로부터 상기 제1 클럭 신호를 수신하고, 상기 제어 회로로부터 상기 제2 신호를 수신하고, 그리고 상기 제1 클럭 신호 및 상기 제2 신호에 기반하여 제3 신호를 출력하도록 구성되는 물리 회로, 그리고 상기 제3 신호에 기반하여 송신 신호를 출력하도록 구성되는 구동 회로를 포함한다. 상기 제어 회로는 고속 모드 및 저전력 모드를 갖는다. 상기 제어 회로는 상기 저전력 모드에서 상기 위상 고정 루프 회로를 파워-오프 하고, 그리고 상기 고속 모드에서 상기 위상 고정 루프 회로를 파워-온 한다.

본 발명의 실시 예에 따른 전자 장치는 외부 장치로부터 제1 신호를 수신하고, 그리고 상기 제1 신호에 기반하여 제2 신호를 출력하도록 구성되는 제어 회로, 제1 클럭 신호를 출력하도록 구성되는 위상 고정 루프 회로, 기준 전압을 생성하도록 구성되는 기준 전압 생성기, 상기 위상 고정 루프 회로로부터 상기 제1 클럭 신호를 수신하고, 상기 제어 회로로부터 상기 제2 신호를 수신하고, 상기 기준 전압 생성기로부터 상기 기준 전압을 수신하고, 그리고 상기 제1 클럭 신호, 상기 제2 신호 및 상기 기준 전압에 기반하여 제3 신호를 출력하도록 구성되는 물리 회로, 그리고 상기 기준 전압 및 상기 제3 신호를 수신하고, 그리고 상기 기준 전압 및 상기 제3 신호에 기반하여 송신 신호를 출력하도록 구성되는 구동 회로를 포함한다. 상기 제어 회로는 고속 모드 및 저전력 모드를 갖는다. 상기 제어 회로는 상기 저전력 모드에서 상기 기준 전압 생성기를 파워-오프 하고, 그리고 상기 고속 모드에서 상기 기준 전압 생성기를 파워-온 한다.

송신기 및 수신기를 포함하는 본 발명의 실시 예에 따른 전자 장치의 동작 방법은, 상기 송신기가 고속 모드로 진입하는 단계, 상기 고속 모드에서, 상기 송신기가 상기 수신기로 이미지 프레임을 송신하는 단계, 상기 송신기가 블랭크(blank) 구간에서 저전력 모드로 진입하는 단계, 상기 송신기가 상기 저전력 모드로 진입하는 것에 응답하여, 상기 수신기가 적어도 하나의 구성 요소를 파워-오프 하는 단계, 상기 송신기의 상기 블랭크 구간이 종료되기 전에, 상기 수신기가 상기 적어도 하나의 구성 요소를 파워-온 하는 단계, 그리고 상기 블랭크 구간의 종료에 응답하여, 상기 송신기가 상기 고속 모드로 재진입하는 단계를 포함한다.

본 발명에 따르면, 전자 장치는 이미지 프레임을 전송하되, 주기적으로 발생하는 블랭크(blank) 구간의 저전력 모드에서 위상 고정 루프 또는 기준 전압 생성기를 포함하는 적어도 하나의 구성 요소를 파워-오프 할 수 있다. 따라서, 감소된 소비 전력으로 신호를 전송하는 전자 장치 및 전자 장치의 동작 방법이 제공된다.

도 1은 본 발명의 제1 실시 예에 따른 전자 장치를 보여준다.
도 2는 본 발명의 실시 예에 따른 전자 장치의 동작 방법을 보여준다.
도 3은 본 발명의 실시 예에 따른 위상 고정 루프 회로를 보여준다.
도 4는 본 발명의 실시 예에 따른 위상 고정 루프 회로의 신호들의 파형들의 예들을 보여준다.
도 5는 제2 내부 클럭 신호, 제1 버퍼 활성 신호, 제3 내부 클럭 신호 및 제2 버퍼 활성 신호의 타이밍들을 더 상세히 보여준다.
도 6은 본 발명의 다른 실시 예에 따른 전자 장치의 동작 방법을 보여준다.
도 7a는 본 발명의 실시 예에 따른 레퍼런스 생성기를 보여준다.
도 7b는 제어 회로가 레퍼런스 생성기를 제어하는 예를 보여준다.
도 8은 본 발명의 제1 실시 예에 따른 구동 회로를 보여준다.
도 9는 본 발명의 제2 실시 예에 따른 구동 회로를 보여준다.
도 10a는 본 발명의 제2 실시 예에 따른 전자 장치를 보여준다.
도 10b는 본 발명의 제1 실시 예에 따른 수신 회로를 보여준다.
도 10c는 본 발명의 제2 실시 예에 따른 수신 회로를 보여준다.
도 11은 제1 실시 예에 따른 전자 장치와 제2 실시 예에 따른 전자 장치 사이의 상호 작용의 예를 보여준다.
도 12는 제2 실시 예에 따른 전자 장치와 제2 실시 예에 따른 전자 장치 사이의 상호 작용의 예를 보여준다.
도 13은 제1 실시 예에 따른 전자 장치 및 제2 실시 예에 따른 전자 장치가 상호 작용을 통해 소비 전력을 절감하는 예를 보여준다.

이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.

도 1은 본 발명의 제1 실시 예에 따른 전자 장치(10)를 보여준다. 전자 장치(10)는 송신 장치(100) 및 신호 생성 장치(200)를 포함할 수 있다. 송신 장치(100)는 신호 생성 장치(200)에 의해 생성되는 신호를 특정한 통신 프로토콜에 기반하여 송신할 수 있다. 신호 생성 장치(200)는 송신 장치(100)를 통해 송신할 신호를 생성할 수 있다. 예를 들어, 신호 생성 장치(200)는 이미지 프레임을 생성하도록 구성되는 이미지 센서 또는 이미지 프레임을 전송하도록 구성되는 프로세서를 포함할 수 있다.

송신 장치(100)는 제어 회로(110), 위상 고정 루프 회로(120), 물리 회로(130), 그리고 구동 회로(140)를 포함할 수 있다. 제어 회로(110)는 신호 생성 장치(200)에 의해 생성되는 신호를 이미지 프레임(FRM)으로 변환하여 물리 회로(130)로 전달할 수 있다. 예를 들어, 제어 회로(110)는 링크(link) 계층의 적어도 일부를 포함하도록 구현될 수 있다.

제어 회로(110)는 활성 신호(EN), 슬립 신호(SLEEP), 그리고 기준 클럭 신호(CLKR)를 위상 고정 루프 회로(120)에 제공하여 위상 고정 루프 회로(120)를 제어할 수 있다. 제어 회로(110)는 또한 제어 신호(CTRL)를 물리 회로(130)에 제공하여 물리 회로(130)를 제어할 수 있다.

위상 고정 루프 회로(120)는 제어 회로(110)로부터 활성 신호(EN), 슬립 신호(SLEEP) 및 기준 클럭 신호(CLKR)를 수신할 수 있다. 위상 고정 루프 회로(120)는 활성 신호(EN)의 활성화에 응답하여 파워-온 되어, 클럭 신호(CLK)를 물리 회로(130)에 제공할 수 있다.

위상 고정 루프 회로(120)는 슬립 신호(SLEEP)의 활성화에 응답하여 파워-오프 되어 저전력 모드로 진입할 수 있다. 저전력 모드에서, 위상 고정 루프 회로(120)는 클럭 신호(CLK)를 생성하지 않고 소비 전력을 줄일 수 있다. 위상 고정 루프 회로(120)는 슬립 신호(SLEEP)의 비활성화에 응답하여 파워-온 되어 고속 모드로 진입할 수 있다.

고속 모드에서, 위상 고정 루프 회로(120)는 기준 클럭 신호(CLKR)에 응답하여 클럭 신호(CLK)를 생성하여, 물리 회로(130)가 통신을 수행하게 할 수 있다. 도 1에서 위상 고정 루프 회로(120)는 물리 회로(130)와 구별되는 구성 요소인 것으로 도시되지만, 위상 고정 루프 회로(120)는 물리 회로(130)의 내부에 포함되도록 구현될 수 있다.

물리 회로(130)는 제어 회로(110)로부터 이미지 프레임(FRM) 및 제어 신호(CTRL)를 수신할 수 있다. 또한, 물리 회로(130)는 위상 고정 루프 회로(120)로부터 클럭 신호(CLK)를 수신할 수 있다. 물리 회로(130)는 제어 회로(110)로부터 클럭 신호(CLK)를 수신할 수 있다.

물리 회로(130)는 제어 신호(CTRL)에 응답하여 동작 모드를 변경할 수 있다. 예를 들어, 물리 회로(130)는 제어 신호(CTRL)에 응답하여 고속 모드 및 저전력 모드 중 하나로 진입할 수 있다. 고속 모드에서, 물리 회로(130)는 클럭 신호(CLK)에 기반하여 이미지 프레임(FRM)을 제1 송신 신호(STX1)로 출력할 수 있다. 저전력 모드에서, 물리 회로(130)는 고속 모드와 다른 형태로, 이미지 프레임(FRM) 외의 다른 정보를 제1 송신 신호(STX1)로 출력할 수 있다.

물리 회로(130)는 레퍼런스 생성기(135)를 포함할 수 있다. 레퍼런스 생성기(135)는 송신 장치(100)의 통신 프로토콜에 의해 정해진 전압들을 생성하는데 필요한 기준 전압 또는 통신 프로토콜에 의해 정해진 전류들을 생성하는데 필요한 기준 전류를 생성할 수 있다. 본 발명의 기술적 사상을 간결하게 전달하기 위하여, 레퍼런스 생성기(135)는 기준 전압을 생성하는 것으로 아래에서 기술된다. 그러나 레퍼런스 생성기(135)는 기준 전류를 생성하는 것으로도 해석될 수 있다.

고속 모드에서, 레퍼런스 생성기(135)는 제어 신호(CTRL)에 응답하여 파워-온 되고, 기준 전압을 생성하도록 구현될 수 있다. 저전력 모드에서, 레퍼런스 생성기(135)는 제어 신호(CTRL)에 응답하여 파워-오프 되고, 기준 전압의 생성을 중지할 수 있다.

도 1에서, 레퍼런스 생성기(135)는 물리 회로(130)의 내부에 포함되는 것으로 도시되었다. 그러나 레퍼런스 생성기(135)는 물리 회로(130)의 외부에 물리 회로(130)와 구별되는 구성 요소로 제공될 수 있다. 레퍼런스 생성기(135)는 물리 회로(130)뿐 아니라 구동 회로(140)에도 기준 전압을 제공하도록 구성될 수 있다. 레퍼런스 생성기(135)는 기준 전압을 생성하는 관점에서 기준 전압 생성기로도 불릴 수 있다.

구동 회로(140)는 물리 회로(130)로부터 제1 송신 신호(STX1)를 수신할 수 있다. 구동 회로(140)는 제1 송신 신호(STX1)를 송신 장치(100)의 통신 프로토콜에 부합하는 제2 송신 신호(STX2)로 변경하고, 그리고 제2 송신 신호(STX2)를 외부의 장치(예를 들어, 수신 장치)로 전송할 수 있다. 예를 들어, 구동 회로(140)는 고속 모드에서 적어도 두 개의 상의 신호들의 형태로 제2 송신 신호(STX2)를 전송할 수 있다. 저전력 모드에서, 구동 회로(140)는 서로 독립적인 단일 상의 신호들의 형태로 제2 송신 신호(STX2)를 전송할 수 있다.

예시적으로, 물리 회로(130) 및 구동 회로(140)는 물리 계층(Physical layer)를 구성하도록 구현될 수 있다.

도 2는 본 발명의 실시 예에 따른 전자 장치(10)의 동작 방법을 보여준다. 도 1 및 도 2를 참조하면, S110 단계에서, 전자 장치(10)는 저전력 모드로 진입할 수 있다. S120 단계에서, 저전력 모드로 진입하는 것에 응답하여, 전자 장치(10)의 송신 장치(100)의 제어 회로(110)는 저전력 모드의 제1 시간 구간 동안 위상 고정 루프 회로(120)를 파워-오프 할 수 있다. 따라서, 전자 장치(10)의 전력 소비가 감소할 수 있다.

S130 단계에서, 저전력 모드의 제1 시간 구간이 경과하는 것에 응답하여, 제어 회로(110)는 저전력 모드의 제2 시간 구간 동안 위상 고정 루프 회로(120)를 파워-온 할 수 있다. 예를 들어, 제2 시간 구간 동안 위상 고정 루프 회로(120)는 클럭 신호(CLK)의 위상을 고정할 수 있다.

S140 단계에서, 저전력 모드의 제2 시간 구간이 경과하는 것에 응답하여, 전자 장치(10)는 고속 모드로 진입할 수 있다. 고속 모드에서, 전자 장치(10)는 클럭 신호(CLK)를 이용하여 제2 송신 신호(STX2)를 외부의 장치로 전송할 수 있다.

상술된 바와 같이, 전자 장치(10)는 저전력 모드에서 위상 고정 루프 회로(120)를 파워-오프 함으로써, 소비 전력을 줄일 수 있다. 또한, 전자 장치(10)는 고속 모드에 진입하기 전에 위상 고정 루프 회로(120)가 클럭 신호(CLK)의 위상을 고정시킬 수 있도록, 고속 모드의 시작의 제2 시간 구간 전에 위상 고정 루프 회로(120)를 파워-온 할 수 있다. 따라서, 위상 고정 루프 회로(120)의 파워-오프로 인해 고속 모드의 동작이 영향을 받지 않는다.

예시적으로, 제어 회로(110)는 링크 계층의 적어도 일부를 포함하도록 구현될 수 있다. 신호 생성 장치(200)는 이미지 프레임(FRM)을 생성하도록 구성되는 이미지 센서 또는 이미지 프레임(FRM)의 표시를 위해 이미지 프레임(FRM)을 전송하도록 구성되는 프로세서일 수 있다.

송신 장치(100)는 고속 모드에서 하나의 이미지 프레임(FRM)을 제2 송신 신호(STX2)로 전송하고, 그리고 다음 이미지 프레임(FRM)을 제2 송신 신호(STX2)로 전송하기 전에 수직 블랭크(vertical blank) 구간을 가질 수 있다. 소비 전력을 줄이기 위하여, 수직 블랭크 구간 동안 송신 장치(100)는 저전력 모드로 진입할 수 있다.

수직 블랭크 구간 동안 저전력 모드로 진입하는 것에 응답하여, 송신 장치(100)는 위상 고정 루프 회로(120)를 파워-오프 할 수 있다. 이미지 프레임(FRM)의 전송을 위해 고속 모드로 진입하기 전에, 송신 장치(100)는 위상 고정 루프 회로(120)를 파워-온 할 수 있다.

예시적으로, 이미지 프레임(FRM)은 픽셀들의 행의 단위로 전송될 수 있다. 송신 장치(100)는 고속 모드에서 하나의 행의 이미지 데이터(예를 들어, 하나의 행의 픽셀들에 의해 생성되는 또는 하나의 행의 픽셀들에 대응하는 이미지 데이터)를 제2 송신 신호(STX2)로 전송하고, 그리고 다음 행의 이미지 데이터를 제2 송신 신호(STX2)로 전송하기 전에 수평 블랭크(horizontal blank) 구간을 가질 수 있다. 소비 전력을 줄이기 위하여, 수평 블랭크 구간 동안 송신 장치(100)는 저전력 모드로 진입할 수 있다.

수평 블랭크 구간 동안 저전력 모드로 진입하는 것에 응답하여, 송신 장치(100)는 위상 고정 루프 회로(120)를 파워-오프 할 수 있다. 다음 행의 이미지 데이터의 전송을 위해 고속 모드로 진입하기 전에, 송신 장치(100)는 위상 고정 루프 회로(120)를 파워-온 할 수 있다.

제어 회로(110)가 링크 계층의 적어도 일부를 포함하도록 구현되므로, 제어 회로(110)는 수직 블랭크 구간(또는 수평 블랭크 구간)의 시간 길이를 알 수 있다. 제어 회로(110)는 수직 블랭크 구간(또는 수평 블랭크 구간)의 시간 길이 및 위상 고정 루프 회로(120)가 클럭 신호(CLK)의 위상을 고정하는데 필요한 시간에 기반하여 저전력 모드의 제1 시간 구간 및 제2 시간 구간을 설정할 수 있다.

예를 들어, 제어 회로(110)는 위상 고정 루프 회로(120)가 클럭 신호(CLK)의 위상을 고정하는데 필요한 시간과 같거나 더 길어지도록, 저전력 모드의 제2 시간 구간의 길이를 설정할 수 있다. 제2 시간 구간의 길이가 설정되면, 제어 회로(110)는 저전력 모드의 나머지 시간 구간을 제1 시간 구간으로 설정할 수 있다.

예시적으로, 신호 생성 장치(200)가 프로세서이고, 그리고 송신 장치(100)가 제2 송신 신호(STX2)를 송신하는 외부 장치가 디스플레이일 때, 제어 회로(110)는 티어링 이펙트(TE)(Tearing Effect) 신호를 생성(또는 수신)할 수 있다. 티어링 이펙트 신호는 수직 블랭크 구간이 종료되기 전에 활성화될 수 있다. 제어 회로(110)는 티어링 이펙트 신호에 응답하여, 제2 시간 구간을 시작하도록 구현될 수 있다.

도 3은 본 발명의 실시 예에 따른 위상 고정 루프 회로(300)를 보여준다. 도 1 및 도 3을 참조하면, 위상 고정 루프 회로(300)는 도 1의 위상 고정 루프 회로(120)에 대응할 수 있다.

위상 고정 루프 회로(300)는 제어 로직(310), 위상 고정 루프(320), 제1 멀티플렉서(330), 지연기(340), 제1 플립플롭(350), 제2 플립플롭(360), 그리고 제2 멀티플렉서(370)를 포함할 수 있다.

제어 로직(310)은 제어 회로(110)로부터 활성 신호(EN), 슬립 신호(SLEEP) 및 기준 클럭 신호(CLKR)를 수신할 수 있다. 제어 로직(310)은 기준 클럭 신호(CLKR)에 동기되어 동작할 수 있다. 제어 로직(310)은 활성 신호(EN) 및 슬립 신호(SLEEP)에 응답하여 내부 활성 신호(INT_EN)를 생성할 수 있다.

활성 신호(EN)가 비활성 상태인 것에 응답하여, 제어 로직(310)은 내부 활성 신호(INT_EN)를 비활성화할 수 있다. 활성 신호(EN)가 활성 상태이고 그리고 슬립 신호(SLEEP)가 비활성 상태인 것에 응답하여, 제어 로직(310)은 내부 활성 신호(INT_EN)를 활성화할 수 있다. 슬립 신호(SLEEP)가 활성 상태인 것에 응답하여, 제어 로직(310)은 내부 활성 신호(INT_EN)를 비활성화할 수 있다.

제어 로직(310)은 카운터(315)를 포함할 수 있다. 제어 로직(310)은 내부 활성 신호(INT_EN)를 활성화하는 것에 응답하여, 카운터(315)를 이용하여 카운트를 시작할 수 있다. 카운터(315)의 카운트 값이 특정한 값에 도달하는 것에 응답하여, 제어 로직(310)는 잠금 신호(LOCK)를 활성화할 수 있다.

잠금 신호(LOCK)의 활성화는 위상 고정 루프(320)가 제1 내부 클럭 신호(iCLK1)의 위상을 고정하였음을 나타낼 수 있다. 예시적으로, 카운터(315)의 카운트 값과 비교되는 특정한 값은 위상 고정 루프(320)가 제1 내부 클럭 신호(iCLK1)의 위상을 고정하는데 필요한 시간에 기반하여 정해질 수 있다.

잠금 신호(LOCK)를 활성화하는 것에 응답하여, 제어 로직(310)은 제1 버퍼 활성 신호(BUF_EN1)를 활성화할 수 있다. 제1 버퍼 활성 신호(BUF_EN1)는 위상 고정 루프 회로(300)가 클럭 신호(CLK)의 출력을 시작하도록 제어할 수 있다.

위상 고정 루프(320)는 제어 회로(110)로부터 기준 클럭 신호(CLKR)를 수신하고, 그리고 제어 로직(310)으로부터 내부 활성 신호(INT_EN)를 수신할 수 있다. 내부 활성 신호(INT_EN)가 활성화되는 것에 응답하여, 위상 고정 루프(320)는 파워-온 되고, 그리고 기준 클럭 신호(CLKR)로부터 제1 내부 클럭 신호(iCLK1)를 생성할 수 있다. 내부 활성 신호(INT_EN)가 비활성화되는 것에 응답하여, 위상 고정 루프(320)는 파워-오프 되고, 전력을 소비하지 않을 수 있다.

제1 멀티플렉서(330)는 위상 고정 루프(320)로부터 출력되는 제1 내부 클럭 신호(iCLK1)를 수신하고, 그리고 접지 노드로부터 접지 전압(VSS)을 수신할 수 있다. 잠금 신호(LOCK)가 비활성화되는 것에 응답하여, 제1 멀티플렉서(330)는 접지 전압(VSS)을 출력할 수 있다. 잠금 신호(LOCK)가 활성화되는 것에 응답하여, 제1 멀티플렉서(330)는 제1 내부 클럭 신호(iCLK1)를 출력할 수 있다. 예시적으로, 제1 멀티플렉서(330)의 출력은 제2 내부 클럭 신호(iCLK2)일 수 있다.

지연기(340)는 제1 멀티플렉서(330)로부터 출력되는 제2 내부 클럭 신호(iCLK2)를 수신할 수 있다. 지연기(340)는 제2 내부 클럭 신호(iCLK2)를 지연하여 제3 내부 클럭 신호(iCLK3)로 출력할 수 있다. 제3 내부 클럭 신호(iCLK3)는 제1 플립플롭(350)의 클럭 입력 및 제2 플립플롭(360)의 클럭 입력에 전달될 수 있다.

제1 플립플롭(350)은 제어 로직(310)으로부터 제1 버퍼 활성 신호(BUF_EN1)를 수신할 수 있다. 제3 내부 클럭 신호(iCLK3)에 동기되어, 제1 플립플롭(350)은 제1 버퍼 활성 신호(BUF_EN1)를 제2 플립플롭(360)으로 전달할 수 있다. 제3 내부 클럭 신호(iCLK3)에 동기되어, 제2 플립플롭(360)은 제1 플립플롭(350)의 출력을 제2 버퍼 활성 신호(BUF_EN2)로서 제2 멀티플렉서(370)로 전달할 수 있다.

지연기(340), 제1 플립플롭(350) 및 제2 플립플롭(360)은 제1 버퍼 활성 신호(BUF_EN1)를 지연하여 제2 버퍼 활성 신호(BUF_EN2)로서 제2 멀티플렉서(370)로 전달할 수 있다. 따라서, 지연기(340), 제1 플립플롭(350) 및 제2 플립플롭(360)은 제1 버퍼 활성 신호(BUF_EN1)를 지연하는 지연 회로 그룹이라 불릴 수 있다. 지연 회로 그룹은 클럭 신호(CLK)에서 글리치(glitch)가 발생하지 않도록, 제2 버퍼 활성 신호(BUF_EN2)의 활성화 타이밍을 조절할 수 있다.

제2 멀티플렉서(370)는 제1 멀티플렉서(330)로부터 제2 내부 클럭 신호(iCLK2)를 수신하고, 그리고 접지 노드로부터 접지 전압(VSS)을 수신할 수 있다. 제2 버퍼 활성 신호(BUF_EN2)가 비활성화되는 것에 응답하여, 제2 멀티플렉서(370)는 접지 전압(VSS)을 출력할 수 있다. 제2 버퍼 활성 신호(BUF_EN2)가 활성화되는 것에 응답하여, 제2 멀티플렉서(370)는 제2 내부 클럭 신호(iCLK2)를 출력할 수 있다. 예시적으로, 제2 멀티플렉서(370)의 출력은 클럭 신호(CLK)일 수 있다.

도 4는 본 발명의 실시 예에 따른 위상 고정 루프 회로(300)의 신호들의 파형들의 예들을 보여준다. 도 1, 도 3 및 도 4를 참조하면, 기준 클럭 신호(CLKR)는 지속적으로 하이 레벨과 로우 레벨의 사이를 토글할 수 있다. 위상 고정 루프 회로(300)는 기준 클럭 신호(CLKR)에 동기되어 동작할 수 있다.

전자 장치(10)가 파워-온 되면, 제1 시간(t1)에 제어 회로(110)는 활성 신호(EN)를 활성화할 수 있다. 예를 들어, 활성 신호(EN)는 기준 클럭 신호(CLKR)에 동기되지 않는 비동기 신호일 수 있다.

활성 신호(EN)가 활성화된 후 기준 클럭 신호(CLKR)의 상승 에지(예를 들어, 첫 번째 상승 에지)인 제2 시간(t2)에, 제어 로직(310)은 내부 활성 신호(INT_EN)를 활성화할 수 있다. 내부 활성 신호(INT_EN)의 활성화에 응답하여, 위상 고정 루프(320)는 제1 내부 클럭 신호(iCLK1)의 위상 고정을 시작할 수 있다. 내부 활성 신호(INT_EN)의 활성화에 응답하여, 제3 시간(t3)에, 제어 로직(310)은 카운터(315)의 카운트를 시작할 수 있다.

제1 생략 구간(SI1) 동안, 카운터(315)의 카운트가 증가하고 그리고 기준 클럭 신호(CLKR)가 토글하는 것을 제외하면, 신호들의 레벨들은 유지될 수 있다. 카운터(315)의 카운트가 특정한 값(예를 들어, 양의 정수인 N)에 도달하는 것에 응답하여, 제4 시간(t4)에, 제어 로직(310)은 잠금 신호(LOCK)를 활성화할 수 있다. 제어 로직(310)은 카운터(315)의 카운트 값을 초기화할 수 있다.

적어도 제4 시간(t4)부터, 위상 고정 루프(320)는 위상이 고정된 제1 내부 클럭 신호(iCLK1)를 출력할 수 있다. 잠금 신호(LOCK)가 활성화되기 전에, 제1 멀티플렉서(330)는 제2 내부 클럭 신호(iCLK2)로 접지 전압(VSS)을 출력할 수 있다. 잠금 신호(LOCK)가 활성화되는 것에 응답하여, 제1 멀티플렉서(330)는 제1 내부 클럭 신호(iCLK1)를 제2 내부 클럭 신호(iCLK2)로 출력할 수 있다. 즉, 제2 내부 클럭 신호(iCLK2)는 제4 시간(t4)부터 하이 레벨과 로우 레벨의 사이를 토글할 수 있다.

잠금 신호(LOCK)를 활성화한 것에 응답하여, 제5 시간(t5)에, 제어 로직(310)은 제1 버퍼 활성 신호(BUF_EN1)를 활성화할 수 있다. 제1 버퍼 활성 신호(BUF_EN1)가 활성화된 후 지연 회로 그룹에 의한 지연 시간 후에, 제2 버퍼 활성 신호(BUF_EN2)가 활성화될 수 있다. 제2 버퍼 활성 신호(BUF_EN2)의 활성화에 응답하여, 위상 고정 루프 회로(300)는 하이 레벨과 로우 레벨의 사이를 토글하는 클럭 신호(CLK)를 출력할 수 있다.

제1 시간(t1) 내지 제6 시간(t6) 사이의 동작은 위상 고정 루프 회로(300)의 초기화 구간(INI)에 대응할 수 있다. 제6 시간(t6)부터 송신 장치(100)는 고속 모드로 동작하는 고속 구간(HSI)에 진입할 수 있다.

제2 생략 구간(SI2) 동안, 송신 장치(100)는 고속 모드로 동작하는 고속 구간(HSI)을 유지할 수 있다. 제7 시간(t7)에, 제어 회로(110)는 슬립 신호(SLEEP)를 활성화할 수 있다. 슬립 신호(SLEEP)는 기준 클럭 신호(CLKR)에 동기되지 않는 비동기 신호일 수 있다.

슬립 신호(SLEEP)가 활성화된 후 기준 클럭 신호(CLKR)의 상승 에지(예를 들어, 첫 번째 상승 에지)인 제8 시간(t8)에, 제어 로직(310)은 제1 버퍼 활성 신호(BUF_EN1)를 비활성화할 수 있다. 제1 버퍼 활성 신호(BUF_EN1)가 비활성화된 후 지연 회로 그룹에 의한 지연 시간 후에, 제2 버퍼 활성 신호(BUF_EN2)가 비활성화될 수 있다. 제2 버퍼 활성 신호(BUF_EN2)의 비활성화에 응답하여, 위상 고정 루프 회로(300)는 클럭 신호(CLK)로서 접지 레벨을 출력할 수 있다.

제1 버퍼 활성 신호(BUF_EN1)의 비활성화에 응답하여, 제9 시간(t9)에, 제어 로직(310)은 잠금 신호(LOCK) 및 내부 활성 신호(INT_EN)를 비활성화할 수 있다. 잠금 신호(LOCK)의 비활성화에 응답하여, 제2 내부 클럭 신호(iCLK2)는 토글을 중지할 수 있다. 예를 들어, 제1 멀티플렉서(330)는 잠금 신호(LOCK)의 비활성화에 응답하여 접지 전압(VSS)을 출력할 수 있다.

예시적으로, 제2 버퍼 활성 신호(BUF_EN2)가 비활성화되는 시간과 제9 시간(t9)이 동일한 것으로 도시되어 있지만, 이는 예시에 불과하다. 위상 고정 루프(320)가 생성하는 제1 내부 클럭 신호(iCLK1)의 주파수 및 지연 회로 그룹의 지연량에 따라, 제2 버퍼 활성 신호(BUF_EN2)가 비활성화되는 시간과 제9 시간(t9)은 달라질 수 있다.

제6 시간(t6) 내지 제9 시간(t9) 사이의 동작은 위상 고정 루프 회로(300)의 고속 구간(HSI)에 대응할 수 있다. 제9 시간(t9)부터 송신 장치(100)는 저전력 모드로 동작하는 저전력 구간(LPI)에 진입할 수 있다.

제3 생략 구간(SI3) 동안, 송신 장치(100)는 저전력 모드로 동작하는 저전력 구간(LPI)을 유지할 수 있다. 제10 시간(t10)에, 제어 회로(110)는 슬립 신호(SLEEP)를 비활성화할 수 있다. 슬립 신호(SLEEP)는 기준 클럭 신호(CLKR)에 동기되지 않는 비동기 신호일 수 있다.

슬립 신호(SLEEP)가 비활성화된 후 기준 클럭 신호(CLKR)의 특정 횟수의 클럭 사이클, 예를 들어 제11시간(t11) 및 제12 시간(t12)의 클럭 사이클들이 경과한 후에, 제13 시간(t13)에, 제어 로직(310)은 내부 활성 신호(INT_EN)를 활성화할 수 있다. 이후에, 제14 시간(t14), 제15시간(t15), 제16시간(t16) 및 제17 시간(t17)은 제3 시간(t3), 제4 시간(t4), 제5 시간(t5) 및 제6 시간(t6)과 동일하게 수행될 수 있다. 제4 생략 구간(SI4)은 제1 생략 구간(SI1)과 동일할 수 있다.

제9 시간(t9) 내지 제17 시간(t17) 사이의 동작은 위상 고정 루프 회로(300)의 저전력 구간(LPI)에 대응할 수 있다. 제17 시간(t17)부터 송신 장치(100)는 고속 모드로 동작하는 고속 구간(HSI)에 진입할 수 있다.

도 5는 제2 내부 클럭 신호(iCLK2), 제1 버퍼 활성 신호(BUF_EN1), 제3 내부 클럭 신호(iCLK3) 및 제2 버퍼 활성 신호(BUF_EN2)의 타이밍들을 더 상세히 보여준다. 도 1, 도 3 및 도 5를 참조하면, 지연기(340)는 제2 내부 클럭 신호(iCLK2)를 지연량(D) 만큼 지연하여 제3 내부 클럭 신호(iCLK3)를 출력할 수 있다.

제1 버퍼 활성 신호(BUF_EN1)는 제3 내부 클럭 신호(iCLK3)에 동기되어 제2 버퍼 활성 신호(BUF_EN2)로 출력될 수 있다. 예를 들어, 제1 버퍼 활성 신호(BUF_EN1)는 제1 플립플롭(350) 및 제2 플립플롭(360)을 통해 제2 버퍼 활성 신호(BUF_EN2)로 전달되므로, 제1 버퍼 활성 신호(BUF_EN1)가 활성화되고 제3 내부 클럭 신호(iCLK3)의 두 번째의 상승 에지에서 제1 버퍼 활성 신호(BUF_EN1)가 제2 버퍼 활성 신호(BUF_EN2)로 전달될 수 있다.

제1 버퍼 활성 신호(BUF_EN1)가 제1 시간(t1)에 활성화되면, 제2 버퍼 활성 신호(BUF_EN2)는 제2 시간(t2)에 활성화될 수 있다. 제2 버퍼 활성 신호(BUF_EN2)가 활성화될 때에 제2 내부 클럭 신호(iCLK2)가 하이 레벨이면, 클럭 신호(CLK)에서 글리치가 발생할 수 있다. 따라서, 지연기(340)는 제2 버퍼 활성 신호(BUF_EN2)가 활성화된 후에 제2 내부 클럭 신호(iCLK2)의 상승 에지가 발생하도록, 예를 들어 내부 클럭 신호(iCLK2)가 로우 레벨인 동안 제2 버퍼 활성 신호(BUF_EN2)가 활성화 되도록 설정된 지연량(D)을 가질 수 있다. 따라서, 클럭 신호(CLK)에서 글리치가 발생하는 것이 방지될 수 있다.

예를 들어, 지연량(D)은 제1 버퍼 활성 신호(BUF_EN1)가 활성화된 후 제2 버퍼 활성 신호(BUF_EN2)가 활성화될 때까지의 총 지연량일 수 있다. 지연량(D)은 지연기(340)의 지연량, 제1 플립플롭(350)의 지연량 및 제2 플립플롭(360)의 지연량을 포함할 수 있다. 지연량(D)은 제2 내부 클럭 신호(iCKL2)의 하이 레벨의 폭(예를 들어, 듀티)보다 긴 시간, 그리고 제2 내부 클럭 신호(iCLK2)의 주기보다 작은 시간에 대응할 수 있다.

지연량(D)이 제2 내부 클럭 신호(iCLK2)의 하이 레벨의 폭보다 긴 시간에 대응하므로, 제2 내부 클럭 신호(iCLK2)가 로우 레벨이 된 후에 제2 버퍼 활성 신호(BUF_EN2)가 활성화될 수 있다. 지연량(D)이 제2 내부 클럭 신호(iCLK2)의 주기보다 작은 시간에 대응하므로, 제2 내부 클럭 신호(iCLK2)가 하이 레벨이 되기 전에 제2 버퍼 활성 신호(BUF_EN2)가 활성화될 수 있다. 따라서, 제2 내부 클럭 신호(iCLK2)가 로우 레벨인 동안, 제2 버퍼 활성 신호(BUF_EN2)가 활성화될 수 있다.

도 6은 본 발명의 다른 실시 예에 따른 전자 장치(10)의 동작 방법을 보여준다. 도 1 및 도 6을 참조하면, S210 단계에서, 전자 장치(10)는 저전력 모드로 진입할 수 있다. S220 단계에서, 저전력 모드로 진입하는 것에 응답하여, 전자 장치(10)의 송신 장치(100)의 제어 회로(110)는 저전력 모드의 제1 시간 구간 동안 물리 회로(130)의 레퍼런스 생성기(135)를 파워-오프 할 수 있다. 따라서, 전자 장치(10)의 전력 소비가 감소할 수 있다.

S230 단계에서, 저전력 모드의 제1 시간 구간이 경과하는 것에 응답하여, 제어 회로(110)는 저전력 모드의 제2 시간 구간 동안 레퍼런스 생성기(135)를 파워-온 할 수 있다. 예를 들어, 제2 시간 구간 동안 레퍼런스 생성기(135)는 기준 전압의 레벨을 목표 레벨로 조절할 수 있다.

S240 단계에서, 저전력 모드의 제2 시간 구간이 경과하는 것에 응답하여, 전자 장치(10)는 고속 모드로 진입할 수 있다. 고속 모드에서, 전자 장치(10)는 기준 전압을 이용하여 제2 송신 신호(STX2)를 외부의 장치로 전송할 수 있다.

상술된 바와 같이, 전자 장치(10)는 저전력 모드에서 레퍼런스 생성기(135)를 파워-오프 함으로써, 소비 전력을 줄일 수 있다. 또한, 전자 장치(10)는 고속 모드에 진입하기 전에 레퍼런스 생성기(135)가 기준 전압의 레벨을 목표 레벨로 조절할 수 있도록, 고속 모드의 시작의 제2 시간 구간 전에 레퍼런스 생성기(135)를 파워-온 할 수 있다. 따라서, 레퍼런스 생성기(135)의 파워-오프로 인해 고속 모드의 동작이 영향을 받지 않는다.

수직 블랭크 구간 동안 저전력 모드로 진입하는 것에 응답하여, 송신 장치(100)는 레퍼런스 생성기(135)를 파워-오프 할 수 있다. 이미지 프레임(FRM)의 전송을 위해 고속 모드로 진입하기 전에, 송신 장치(100)는 레퍼런스 생성기(135)를 파워-온 할 수 있다.

또는, 송신 장치(100)는 고속 모드에서 하나의 이미지 행의 픽셀들에 대응하는 이미지 데이터를 제2 송신 신호(STX2)로 전송하고, 그리고 다음 행의 이미지 데이터를 제2 송신 신호(STX2)로 전송하기 전에 수평 블랭크(horizontal blank) 구간을 가질 수 있다. 소비 전력을 줄이기 위하여, 수평 블랭크 구간 동안 송신 장치(100)는 저전력 모드로 진입할 수 있다.

수평 블랭크 구간 동안 저전력 모드로 진입하는 것에 응답하여, 송신 장치(100)는 레퍼런스 생성기(135)를 파워-오프 할 수 있다. 다음 행의 이미지 데이터의 전송을 위해 고속 모드로 진입하기 전에, 송신 장치(100)는 레퍼런스 생성기(135)를 파워-온 할 수 있다.

제어 회로(110)가 링크 계층의 적어도 일부를 포함하도록 구현되므로, 제어 회로(110)는 블랭크 구간(예를 들어, 수직 블랭크 구간 또는 수평 블랭크 구간)의 시간 길이를 알 수 있다. 제어 회로(110)는 블랭크 구간의 시간 길이 및 레퍼런스 생성기(135)가 기준 전압의 레벨을 목표 레벨로 조절하는데 필요한 시간에 기반하여 저전력 모드의 제1 시간 구간 및 제2 시간 구간을 설정할 수 있다.

예를 들어, 제어 회로(110)는 레퍼런스 생성기(135)가 기준 전압의 레벨을 목표 레벨로 조절하는데 필요한 시간과 같거나 더 길어지도록, 저전력 모드의 제2 시간 구간의 길이를 설정할 수 있다. 제2 시간 구간의 길이가 설정되면, 제어 회로(110)는 저전력 모드의 나머지 시간 구간을 제1 시간 구간으로 설정할 수 있다.

예시적으로, 제어 회로(110)는 저전력 모드의 제1 시간 구간에서 위상 고정 루프 회로(120) 및 레퍼런스 생성기(135) 모두를 파워-오프 할 수 있다. 제어 회로(110)는 저전력 모드의 제2 시간 구간에서 위상 고정 루프 회로(120) 및 레퍼런스 생성기(135)의 모두를 파워-온 할 수 있다.

예시적으로, 도 4를 참조하여 설명된 것과 유사하게, 초기화 시에 송신 장치(100)는 레퍼런스 생성기(135)를 파워-온 활 수 있다. 이후에, 송신 장치(100)가 저전력 모드로 진입하는 것에 응답하여, S210 단계 내지 S230 단계가 수행될 수 있다.

예시적으로, 송신 장치(100)는 저전력 모드에서 위상 고정 루프 회로(120) 및 레퍼런스 생성기(135)를 선택적으로 파워-오프 및 파워-온 하도록 설정될 수 있다.

도 7a는 본 발명의 실시 예에 따른 레퍼런스 생성기(400)를 보여준다. 도 1 및 도 7a를 참조하면, 레퍼런스 생성기(400)는 밴드갭 기준전압 생성기(410), 필터(420), 그리고 바이패스 스위치(430)를 포함할 수 있다.

밴드갭 기준전압 생성기(410)는 제1 제어 신호(C1)에 응답하여 동작할 수 있다. 제1 제어 신호(C1)는 제어 신호(CTRL)에 포함될 수 있다. 제1 제어 신호(C1)가 활성화되는 것에 응답하여, 밴드갭 기준전압 생성기(410)는 파워-온 되고, 밴드갭 기준전압(BGRV)을 출력할 수 있다. 제1 제어 신호(C1)가 비활성화되는 것에 응답하여, 밴드갭 기준전압 생성기(410)는 파워-오프 되고, 소비 전력을 줄일 수 있다.

필터(420)는 밴드갭 기준전압 생성기(410)로부터 출력되는 밴드갭 기준전압(BGRV)을 수신할 수 있다. 필터(420)는 밴드갭 기준전압(BGRV)에 대해 저대역 통과 필터링을 수행하여 기준 전압(VR)으로 출력할 수 있다. 예를 들어, 필터(420)는 밴드갭 기준전압 생성기(410)의 출력과 기준 전압(VR)이 출력되는 출력 노드의 사이에 연결되는 저항(421), 그리고 출력 노드와 접지 전압(VSS)이 공급되는 접지 노드의 사이에 연결되는 커패시터(422)를 포함할 수 있다.

바이패스 스위치(430)는 밴드갭 기준전압 생성기(410)의 출력과 출력 노드의 사이에 연결될 수 있다 바이패스 스위치(430)는 제2 제어 신호(C2)에 응답하여 동작할 수 있다. 제2 제어 신호(C2)는 제어 신호(CTRL)에 포함될 수 있다.

제2 제어 신호(C2)가 활성화되는 것에 응답하여, 바이패스 스위치(430)는 밴드갭 기준전압 생성기(410)의 출력과 출력 노드를 전기적으로 연결할 수 있다. 즉, 바이패스 스위치(430)는 필터(420)를 바이패스 하여, 밴드갭 기준전압(BGRV)을 기준 전압(VR)으로 전달할 수 있다.

제2 제어 신호(C2)가 비활성화되는 것에 응답하여, 바이패스 스위치(430)는 밴드갭 기준전압 생성기(410)의 출력과 출력 노드를 전기적으로 분리할 수 있다. 즉, 바이패스 스위치(430)는 밴드갭 기준전압(BGRV)이 필터(420)를 통해 기준 전압(VR)으로 전달되도록 바이패스 경로를 차단할 수 있다.

필터(420)는 밴드갭 기준전압(BGRV)에서 잡음 및 리플을 제거하여 기준 전압(VR)으로 전달할 수 있다. 그러나 필터(420)는 기준 전압(VR)이 목표 레벨에 도달하는 시간을 지연시킬 수 있다. 따라서, 필터(420)는 밴드갭 기준전압 생성기(410)가 저전력 모드의 제2 시간 구간 동안 목표 레벨에 대응하는 기준 전압을 출력하는 것을 저해할 수 있다.

본 발명의 실시 예에 따른 제어 회로(110)는 저전력 모드의 제1 시간 구간에서 제1 제어 신호(C1)를 비활성화하여 밴드갭 기준전압 생성기(410)를 파워-오프 할 수 있다. 예시적으로, 저전력 모드의 제1 시간 구간에서, 제어 회로(110)는 제2 제어 신호(C2)를 활성화 하거나 또는 비활성화 할 수 있다.

제어 회로(110)는 저전력 모드의 제2 시간 구간에서 제1 제어 신호(C1)를 활성화하여 밴드갭 기준전압 생성기(410)를 파워-온 할 수 있다. 또한, 제어 회로(110)는 저전력 모드의 제2 시간 구간에서 제2 제어 신호(C2)를 활성화하여, 필터(420)를 바이패스하여 밴드갭 기준전압(BGRV)을 기준 전압(VR)으로 전달할 수 있다. 따라서, 기준 전압(VR)이 목표 레벨에 도달하는 시간이 단축될 수 있다.

고속 모드에서, 제어 회로(110)는 제1 제어 신호(C1)의 활성 상태를 유지하여 밴드갭 기준전압 생성기(410)의 파워-온 상태를 유지할 수 있다. 고속 모드에서, 제어 회로(110)는 제2 제어 신호(C2)를 비활성화하여, 바이패스 경로를 제거할 수 있다. 따라서, 목표 레벨에 도달한 기준 전압(VR)에서 잡음 및 리플이 제거될 수 있다.

도 7b는 제어 회로(110)가 레퍼런스 생성기(400)를 제어하는 예를 보여준다. 도 1, 도 3, 도 7a 및 도 7b를 참조하면, 제1 시간(t1)에 활성 신호(EN)가 활성화될 수 있다. 활성 신호(EN)의 활성화에 응답하여, 기준 클럭 신호(CLKR)의 상승 에지에 동기된 제2 시간(t2)에, 제어 회로(110)는 제1 제어 신호(C1)를 활성화할 수 있다.

제1 제어 신호(C1)의 활성화에 응답하여, 밴드갭 기준전압 생성기(410)는 파워-온 될 수 있다. 밴드갭 기준전압 생성기(410)는 기준 전압(VR)의 생성을 시작할 수 있다.

제3 시간(t3)에 카운터가 카운트를 시작할 수 있다. 도 3을 참조하여 설명된 바와 같이, 카운터는 위상 고정 루프 회로(300)의 제어 로직(310)에 포함될 수 있다. 또는, 카운터는 제어 회로(110)에 포함될 수 있다. 제1 생략 구간(SI1) 동안, 카운터(315)의 카운트가 증가하고 그리고 기준 클럭 신호(CKLR)가 토글하는 것을 제외하면, 신호들의 레벨들은 유지될 수 있다.

제2 생략 구간(SI2) 동안, 기준 클럭 신호(CKLR)가 토글하는 것을 제외하면, 신호들의 레벨들은 유지될 수 있다. 제4 시간(t4) 및 제5 시간(t5) 사이의 시간 동안, 레퍼런스 생성기(400)는 유효한 기준 전압(VR)을 생성할 수 있다.

제5 시간(t5)에 슬립 신호(SLEEP)가 활성화될 수 있다. 슬립 신호(SLEEP)의 활성화에 응답하여, 기준 클럭 신호(CLKR)의 상승 에지에 동기된 제6 시간(t6)에, 제어 회로(110)는 제1 제어 신호(C1)를 비활성화할 수 있다. 제1 제어 신호(C1)의 비활성화에 응답하여, 밴드갭 기준전압 생성기(410)는 파워-오프 될 수 있다. 제3 생략 구간(SI3) 동안, 기준 클럭 신호(CKLR)가 토글하는 것을 제외하면, 신호들의 레벨들은 유지될 수 있다.

제7 시간(t7)에 슬립 신호(SLEEP)가 비활성화될 수 있다. 슬립 신호(CLEEP)의 비활성화에 응답하여, 기준 클럭 신호(CLKR)의 상승 에지에 동기된 제8 시간(t8)에, 제어 회로(110)는 제1 제어 신호(C1)를 활성화할 수 있다. 또한, 제8 시간(t8)에, 제어 회로(110)는 제2 제어 신호(C2)를 활성화할 수 있다.

제2 제어 신호(C2)의 활성화에 응답하여, 바이패스 스위치(430)는 턴-온 되어 필터(420)의 바이패스 경로를 활성화할 수 있다. 바이패스 스위치(430)는 기준 전압(VR)이 목표 레벨에 도달하는 시간 또는 속도를 가속할 수 있다. 제4 생략 구간(SI4) 동안, 기준 클럭 신호(CKLR)가 토글하는 것을 제외하면, 신호들의 레벨들은 유지될 수 있다.

제2 제어 신호(C2)가 활성화된 후 특정한 시간(예를 들어, 10us)이 경과하는 것에 응답하여 또는 카운터의 카운트 값이 특정한 값에 도달하는 것에 응답하여, 제9 시간(t9)에, 제어 회로(110)는 제2 제어 신호(C2)를 비활성화할 수 있다.

제2 제어 신호(C2)의 비활성화에 응답하여, 바이패스 스위치(430)는 턴-오프 되고, 필터(420)의 바이패스 경로가 제거될 수 있다. 필터(420)는 활성화되어 기준 전압(VR)의 잡음 및 리플을 억제할 수 있다. 예시적으로, 특정한 시간 또는 카운터의 카운트 값은 밴드갭 기준전압 생성기(410)의 특성에 기반하여 정해질 수 있다.

상술된 바와 같이, 저전력 모드에서 블랭크 구간에 진입하는 것에 응답하여, 제어 회로(110)는 물리 회로(130)의 레퍼런스 생성기(135)를 파워-오프 할 수 있다. 따라서, 송신 장치(100)의 소비 전력이 절감될 수 있다. 도 7a 및 도 7b에서 레퍼런스 생성기(400)는 기준 전압(VR)을 생성하는 것으로 설명되었다. 그러나 레퍼런스 생성기(400)는 기준 전류를 생성하도록 구현될 수 있다.

도 8은 본 발명의 제1 실시 예에 따른 구동 회로(500)를 보여준다. 도 1 및 도 8을 참조하면, 구동 회로(500)는 제1 커넥터(501), 제2 커넥터(502), 제3 커넥터(503), 제1 송신기(T1), 제2 송신기(T2), 제3 송신기(T3), 그리고 제1 고속 송신기(HT1)를 포함할 수 있다. 제1 커넥터(501), 제2 커넥터(502) 및 제3 커넥터(503)는 제2 송신 신호(STX2)를 출력할 수 있다.

제1 송신기(T1)는 저전력 모드에서 활성화될 수 있다. 저전력 모드에서, 제1 송신기(T1)는 물리 회로(130)로부터 전달되는 신호를 제1 커넥터(501)를 통해 외부의 장치로 전송할 수 있다. 제2 송신기(T2)는 저전력 모드에서 활성화될 수 있다. 저전력 모드에서, 제2 송신기(T2)는 물리 회로(130)로부터 전달되는 신호를 제2 커넥터(502)를 통해 외부의 장치로 전송할 수 있다. 제3 송신기(T3)는 저전력 모드에서 활성화될 수 있다. 저전력 모드에서, 제3 송신기(T3)는 물리 회로(130)로부터 전달되는 신호를 제3 커넥터(503)를 통해 외부의 장치로 전송할 수 있다.

제1 고속 송신기(HT1)는 고속 모드에서 활성화될 수 있다. 고속 모드에서, 제1 고속 송신기(HT1)는 물리 회로(130)로부터 전달되는 제1 송신 신호(STX1)를 3상의 신호들로 변환하고, 그리고 3상의 신호들을 제1 커넥터(501), 제2 커넥터(502) 및 제3 커넥터(503)를 통해 제2 송신 신호(STX2)로서 외부의 장치로 전송할 수 있다.

예시적으로, 제1 고속 송신기(HT1)는 임베디드 클럭의 형태로, 제2 송신 신호(STX2)에 클럭 신호(CLK)를 포함시켜 전송할 수 있다. 즉, 제1 고속 송신기(HT1)는 제1 송신 신호(STX1)에 클럭 신호(CLK)를 혼합하여 제2 송신 신호(STX2)로 출력할 수 있다.

예시적으로, 물리 회로(130) 및 구동 회로(500)는 MIPI(Mobile Industry Processor Interface)에 의해 정해진 C-PHY의 표준에 기반하여 구현될 수 있다.

도 9는 본 발명의 제2 실시 예에 따른 구동 회로(600)를 보여준다. 도 1 및 도 9를 참조하면, 구동 회로(600)는 제1 커넥터(601), 제2 커넥터(602), 제3 커넥터(603), 제4 커넥터(604), 제4 송신기(T4), 제5 송신기(T5), 제2 고속 송신기(HT2), 그리고 클럭 드라이버(CD)를 포함할 수 있다. 제1 커넥터(601), 제2 커넥터(602), 제3 커넥터(603) 및 제4 커넥터(604)는 제2 송신 신호(STX2)를 출력할 수 있다.

제4 송신기(T4)는 저전력 모드에서 활성화될 수 있다. 저전력 모드에서, 제4 송신기(T4)는 물리 회로(130)로부터 전달되는 신호를 제1 커넥터(601)를 통해 외부의 장치로 전송할 수 있다. 제5 송신기(T5)는 저전력 모드에서 활성화될 수 있다. 저전력 모드에서, 제5 송신기(T5)는 물리 회로(130)로부터 전달되는 신호를 제2 커넥터(602)를 통해 외부의 장치로 전송할 수 있다.

제2 고속 송신기(HT2)는 고속 모드에서 활성화될 수 있다. 고속 모드에서, 제2 고속 송신기(HT2)는 물리 회로(130)로부터 전달되는 제1 송신 신호(STX1)를 2상의 신호들로 변환하고, 그리고 2상의 신호들을 제1 커넥터(601) 및 제2 커넥터(602)를 통해 제2 송신 신호(STX2)로서 외부의 장치로 전송할 수 있다.

클럭 드라이버(CD)는 물리 회로(130)로부터 전달되는 클럭 신호(CLK)를 제3 커넥터(603) 및 제4 커넥터(604)를 통해 외부의 장치로 전송할 수 있다. 예를 들어, 클럭 드라이버(CD)는 클럭 신호(CLK)를 상보적인 클럭 신호들로 변환하여 제3 커넥터(603) 및 제4 커넥터(604)를 통해 전송할 수 있다. 예시적으로, 물리 회로(130) 및 구동 회로(600)는 MIPI(Mobile Industry Processor Interface)에 의해 정해진 D-PHY의 표준에 기반하여 구현될 수 있다.

도 10a는 본 발명의 제2 실시 예에 따른 전자 장치(20)를 보여준다. 전자 장치(20)는 수신 장치(700) 및 신호 처리 장치(800)를 포함할 수 있다. 수신 장치(700)는 외부의 장치로부터 전달되는 신호를 특정한 통신 프로토콜에 기반하여 수신할 수 있다. 신호 처리 장치(800)는 수신 장치(700)를 통해 수신된 신호를 처리할 수 있다. 예를 들어, 신호 처리 장치(800)는 이미지 프레임을 표시하도록 구성되는 디스플레이 또는 이미지 프레임을 수신하도록 구성되는 프로세서를 포함할 수 있다.

수신 장치(700)는 수신 회로(710), 물리 회로(720), 그리고 제어 회로(730)를 포함할 수 있다. 수신 회로(710)는 제2 송신 신호(STX2)를 수신하여 수신 신호(SRX)로 출력할 수 있다. 수신 회로(710)는 수신 장치(700)의 통신 프로토콜에 따라 수신 신호(SRX)를 출력할 수 있다.

물리 회로(720)는 제어 회로(110)로부터 제어 신호(CTRL)를 수신할 수 있다. 또한, 물리 회로(130)는 수신 회로(710)로부터 수신 신호(SRX)를 수신할 수 있다. 물리 회로(130)는 제어 신호(CTRL)에 응답하여 동작할 수 있다. 물리 회로(130)는 수신 신호(SRX)로부터 이미지 프레임(FRM)을 추출할 수 있다. 물리 회로(720)는 이미지 프레임(FRM)을 제어 회로(730)로 전달할 수 있다.

물리 회로(720)는 레퍼런스 생성기(725)를 포함할 수 있다. 레퍼런스 생성기(725)는 수신 회로(710) 및 물리 회로(720)에서 사용되는 기준 전압을 생성할 수 있다. 레퍼런스 생성기(725)는 도 1 및 도 7a를 참조하여 설명된 레퍼런스 생성기(400)를 포함할 수 있다. 레퍼런스 생성기(725)의 각각은 물리 회로(720)와 구별되는 구성 요소로 물리 회로(720)의 외부에 제공될 수 있다.

제어 회로(730)는 물리 회로(720)로부터 이미지 프레임(FRM)을 수신할 수 있다. 제어 회로(730)는 이미지 프레임(FRM)을 신호 처리 장치(800)로 전달할 수 있다. 또한, 제어 회로(730)는 제어 신호(CTRL)를 이용하여 물리 회로(720)를 제어할 수 있다.

수신 회로(710) 및 물리 회로(720)는 물리 계층(physical layer)으로 구현될 수 있다. 물리 계층은 MIPI에 의해 정해진 C-PHY 또는 D-PHY에 기반하여 구현될 수 있다.

도 10b는 본 발명의 제1 실시 예에 따른 수신 회로(900a)를 보여준다. 도 10a 및 도 10b를 참조하면, 수신 회로(900a)는 제1 커넥터(901), 제2 커넥터(902), 제3 커넥터(903), 제1 수신기(R1), 제2 수신기(R2), 제3 수신기(R3), 그리고 제1 고속 수신기(HR1)를 포함할 수 있다. 제1 커넥터(901), 제2 커넥터(902) 및 제3 커넥터(903)는 제2 송신 신호(STX2)를 수신할 수 있다.

제1 수신기(R1)는 저전력 모드에서 활성화될 수 있다. 저전력 모드에서, 제1 수신기(R1)는 제1 커넥터(901)로부터 전달되는 신호를 수신 신호(SRX)의 일부로서 물리 회로(720)로 전송할 수 있다. 제2 수신기(R2)는 저전력 모드에서 활성화될 수 있다. 저전력 모드에서, 제2 수신기(R2)는 제2 커넥터(902)로부터 전달되는 신호를 수신 신호(SRX)의 일부로서 물리 회로(720)로 전송할 수 있다. 제3 수신기(R3)는 저전력 모드에서 활성화될 수 있다. 저전력 모드에서, 제3 수신기(R3)는 제3 커넥터(903)로부터 전달되는 신호를 수신 신호(SRX)의 일부로서 물리 회로(720)로 전송할 수 있다.

제1 고속 수신기(HR1)는 고속 모드에서 활성화될 수 있다. 고속 모드에서, 제1 고속 수신기(HR1)는 제1 커넥터(901), 제2 커넥터(902) 및 제3 커넥터(903)로부터 전달되는 3상의 신호들의 차이 신호들을 물리 회로(720)로 전송할 수 있다. 예를 들어, 제1 고속 수신기(HR1)는 제1 상의 신호와 제2 상의 신호의 차이 신호, 제2 상의 신호와 제3 상의 신호의 차이 신호, 그리고 제3 상의 신호와 제1 상의 신호의 차이 신호를 수신 신호(SRX)로서 물리 회로(720)로 전달할 수 있다.

예시적으로, 제2 송신 신호(STX2)는 3상의 신호들에 혼합된 임베디드 클럭 신호를 포함할 수 있다. 물리 회로(720)는 세 개의 차이 신호들로부터 임베디드 클럭 신호를 복원(또는 추출)할 수 있다. 물리 회로(720)는 복원(또는 추출)된 클럭 신호에 기반하여, 3개의 차이 신호들로부터 정보를 추출할 수 있다.

예시적으로, 물리 회로(720) 및 수신 회로(900a)는 MIPI(Mobile Industry Processor Interface)에 의해 정해진 C-PHY의 표준에 기반하여 구현될 수 있다.

도 10c는 본 발명의 제2 실시 예에 따른 수신 회로(900b)를 보여준다. 도 10a 및 도 10c를 참조하면, 수신 회로(900b)는 제1 커넥터(901), 제2 커넥터(902), 제3 커넥터(903), 제4 커넥터(904), 제4 수신기(R4), 제5 수신기(R5), 제2 고속 수신기(HR2), 그리고 클럭 수신기(CR)를 포함할 수 있다. 제1 커넥터(901), 제2 커넥터(902), 제3 커넥터(903) 및 제4 커넥터(904)는 제2 송신 신호(STX2)를 수신할 수 있다.

제5 수신기(R1)는 저전력 모드에서 활성화될 수 있다. 저전력 모드에서, 제5 수신기(R1)는 제1 커넥터(901)로부터 전달되는 신호를 수신 신호(SRX)의 일부로서 물리 회로(720)로 전송할 수 있다. 제6 수신기(R6)는 저전력 모드에서 활성화될 수 있다. 저전력 모드에서, 제6 수신기(R6)는 제2 커넥터(902)로부터 전달되는 신호를 수신 신호(SRX)의 일부로서 물리 회로(720)로 전송할 수 있다.

제2 고속 수신기(HR2)는 고속 모드에서 활성화될 수 있다. 고속 모드에서, 제2 고속 수신기(HR2)는 제1 커넥터(901) 및 제2 커넥터(902)로부터 전달되는 2상의 신호들의 차이 신호를 수신 신호(SRX)의 일부로서 물리 회로(720)로 전송할 수 있다.

클럭 수신기(CR)는 제3 커넥터(903) 및 제4 커넥터(904)로부터 전달되는 상보적인 클럭 신호들을 수신 신호(SRX)의 일부로서 물리 회로(720)로 전송할 수 있다. 예시적으로, 물리 회로(720) 및 수신 회로(900b)는 MIPI(Mobile Industry Processor Interface)에 의해 정해진 D-PHY의 표준에 기반하여 구현될 수 있다.

도 11은 제1 실시 예에 따른 전자 장치(10)와 제2 실시 예에 따른 전자 장치(20) 사이의 상호 작용의 예를 보여준다. 도 1, 도 10 및 도 11을 참조하면, 시간에 따른 제2 송신 신호(STX2)의 파형의 예가 도시된다. 예시적으로, 제2 송신 신호(STX2)는 MIPI에 의해 정해진 C-PHY에 기반하여 구현될 수 있다.

저전력 구간(LPI)에서, 전자 장치(10)는 제2 송신 신호(STX2)의 레벨을 특정한 레벨로 유지할 수 있다. 특정한 레벨은, 예를 들어 MIPI에 의해 정해진 C-PHY의 표준에 의존할 수 있다.

고속 구간(HSI)은 전송 시작 구간(SoT), 전송 종료 구간(EoT), 그리고 전송 시작 구간(SoT) 및 전송 종료 구간(EoT)의 사이에서 이미지 프레임(FRM)이 전송되는 송신 구간을 포함할 수 있다. 전송 시작 구간(SoT)에서, 전자 장치(10)는 전자 장치(20)에게 이미지 프레임(FRM)의 전송이 시작될 것임을 알릴 수 있다. 전송 종료 구간(EoT)에서, 전자 장치(10)는 전자 장치(20)에게 이미지 프레임(FRM)의 전송이 종료될 것임을 알릴 수 있다. 송신 구간에서, 전자 장치(10)는 제1 송신 신호(STX1) 및 클럭 신호(CLK)를 혼합하여 제2 송신 신호(STX2)로 전송할 수 있다.

예시적으로, 전자 장치(10)는 고속 구간(HSI)에서 하나의 이미지 프레임(FRM) 또는 하나의 행의 이미지 데이터를 전송하고, 그리고 블랭크 구간(예를 들어, 수직 블랭크 구간 또는 수평 블랭크 구간)에서 저전력 구간(LPI)으로 진입할 수 있다. 전자 장치(10)는 주기적으로 반복되는 전송 구간 및 블랭크 구간 중에서 블랭크 구간(예를 들어, 수직 블랭크 구간 또는 수평 블랭크 구간)에서 위상 고정 루프 회로(120) 또는 레퍼런스 생성기(135)를 파워-오프 함으로써, 소비 전력을 절감할 수 있다.

도 12는 제2 실시 예에 따른 전자 장치(10)와 제2 실시 예에 따른 전자 장치(20) 사이의 상호 작용의 예를 보여준다. 도 1, 도 10 및 도 12를 참조하면, 시간에 따른 제2 송신 신호(STX2)의 파형의 예가 도시된다. 예시적으로, 제2 송신 신호(STX2)는 MIPI에 의해 정해진 D-PHY에 기반하여 구현될 수 있다.

제2 송신 신호(STX2)는 제1 신호(S1) 및 제2 신호(S2)를 포함할 수 있다. 제1 신호(S1)는 클럭 신호(CLK)일 수 있다. 제2 신호(S2)는 제1 송신 신호(STX1)에 기반한 2상의 신호일 수 있다. 저전력 구간(LPI)에서, 전자 장치(10)는 제1 신호(S1)의 레벨을 특정한 레벨로 유지하고, 그리고 제2 신호(S2)의 레벨을 특정한 레벨로 유지할 수 있다. 특정한 레벨은, 예를 들어 MIPI에 의해 정해진 D-PHY의 표준에 의존할 수 있다.

고속 구간(HSI)에서, 제1 신호(S1) 및 제2 신호(S2)의 각각은 도 11을 참조하여 설명된 바와 같이 전송 시작 구간(SoT), 전송 종료 구간(EoT), 그리고 전송 시작 구간(SoT) 및 전송 종료 구간(EoT)의 사이의 송신 구간을 포함할 수 있다.

제1 신호(S1)는 제2 신호(S2)보다 앞선 전송 시작 구간(SoT)을 가질 수 있다. 제1 신호(S1)의 전송 시작 구간(SoT) 이후에, 제1 신호(S1)는 유효한 클럭 신호(CLK)로 사용될 수 있다. 제1 신호(S1)는 제2 신호(S2)보다 뒤진 전송 종료 구간(EoT)을 가질 수 있다. 제1 신호(S1)의 전송 종료 구간(EoT)까지, 제1 신호(S1)는 유효한 클럭 신호(CLK)로 사용될 수 있다.

제2 신호(S2)는 제1 신호(S1)보다 뒤진 전송 시작 구간(SoT)을 가질 수 있다. 제2 신호(S2)의 전송 시작 구간(SoT) 이후에, 제2 신호(S2)는 제1 신호(S1)에 동기된 2상의 신호일 수 있다. 제2 신호(S2)는 제1 신호(S1)보다 앞선 전송 종료 구간(EoT)을 가질 수 있다. 제2 신호(S2)의 전송 종료 구간(EoT)까지, 제2 신호(S2)는 제1 신호(S1)에 동기된 2상의 신호일 수 있다.

제1 신호(S1)의 전송 시작 구간(SoT)에서, 전자 장치(10)는 전자 장치(20)에게 이미지 프레임(FRM)의 전송이 시작될 것임을 알릴 수 있다. 제1 신호(S1)의 전송 종료 구간(EoT)에서, 전자 장치(10)는 전자 장치(20)에게 이미지 프레임(FRM)의 전송이 종료될 것임을 알릴 수 있다.

도 13은 제1 실시 예에 따른 전자 장치(10) 및 제2 실시 예에 따른 전자 장치(20)가 상호 작용을 통해 소비 전력을 절감하는 예를 보여준다. 도 1, 도 10 및 도 13을 참조하면, S310 단계에서 전자 장치(10)는 초기화를 수행할 수 있다. 또한, S410 단계에서 전자 장치(20)는 초기화를 수행할 수 있다.

전자 장치(10) 및 전자 장치(20)는 각각 도 2 내지 도 4를 참조하여 설명된 바와 같이, 위상 고정 루프 회로(120)를 활성화할 수 있다. 전자 장치(10) 및 전자 장치(20)는 각각 도 6 및 도 7을 참조하여 설명된 바와 같이 전압 생성기(135, 725)를 활성화할 수 있다.

S320 단계에서, 전자 장치(10)는 제2 송신 신호(STX2)를 통해 데이터, 예를 들어 이미지 프레임(FRM) 또는 하나의 행의 이미지 데이터를 전자 장치(20)로 전송할 수 있다. S510 단계로 표시된 바와 같이, S420 단계에서, 전자 장치(20)는 전자 장치(10)로부터 데이터, 예를 들어 이미지 프레임(FRM) 또는 하나의 행의 이미지 데이터를 수신할 수 있다. 예시적으로, 전자 장치(10) 및 전자 장치(20)는 전송 시작 구간(SoT), 데이터가 전송되는 고속 전송 구간(HST), 그리고 전송 종료 구간(EoT)을 통해 핸드셰이크(handshake)를 수행하고, 그리고 이미지 프레임 또는 하나의 행의 이미지 데이터를 전송 및 수신할 수 있다.

전송 종료 구간(EoT)에 응답하여, 전자 장치(10)는 저전력 모드로 진입할 수 있다. 또한, 전송 종료 구간(EoT)에 응답하여, 전자 장치(20)는 저전력 모드로 진입할 수 있다.

S340 단계에서, 전자 장치(10)는 블랭크 구간이고 그리고 슬립 상태로 진입할 타이밍인지 판단할 수 있다. 블랭크 구간이 아닌 것에 응답하여 또는 블랭크 구간이지만 슬립 상태로 진입할 타이밍이 아닌 것에 응답하여(예를 들어, 상대적으로 시간의 길이가 짧은 수평 블랭크와 같은), 전자 장치(10)는 S380 단계를 수행할 수 있다. 블랭크 구간인 것에 응답하여 그리고 슬립 상태로 진입할 타이밍인 것에 응답하여(예를 들어, 수직 블랭크 또는 수평 블랭크), 전자 장치(10)는 S350 단계로 진입할 수 있다.

마찬가지로, S440 단계에서, 전자 장치(20)는 블랭크 구간이고 그리고 슬립 상태로 진입할 타이밍인지 판단할 수 있다. 블랭크 구간이 아닌 것에 응답하여 또는 블랭크 구간이지만 슬립 상태로 진입할 타이밍이 아닌 것에 응답하여(예를 들어, 상대적으로 시간의 길이가 짧은 수평 블랭크와 같은), 전자 장치(20)는 S480 단계를 수행할 수 있다. 블랭크 구간인 것에 응답하여 그리고 슬립 상태로 진입할 타이밍인 것에 응답하여(예를 들어, 수직 블랭크 또는 수평 블랭크), 전자 장치(20)는 S450 단계로 진입할 수 있다.

예시적으로, 전자 장치(20)는 송신 장치의 링크 계층을 포함하지 않으므로, 전자 장치(20)는 자체적으로 블랭크 구간의 도달 여부그리고/또는 슬립 상태로 진입할 타이밍인지의 여부를 판단하기 어렵다. 블랭크 구간의 판단 여부그리고/또는 슬립 상태로 진입할 타이밍인지의 여부를 식별하기 위해, S520 단계로 표시된 바와 같이, 핸드셰이크 또는 타이머 기반 판단이 수행될 수 있다.

예시적으로, 핸드셰이크의 기반의 실시 예에서, 전자 장치(10)는 블랭크 구간에 진입하는 것에 응답하여 그리고 슬립 상태로 진입할 타이밍인 것에 응답하여 전자 장치(20)에 특정한 패턴을 전송할 수 있다. 예를 들어, 전자 장치(10)는 저전력 모드에서 활성화되는 제1 내지 제5 송신기들(T1~T5) 중 적어도 일부를 이용하여 특정한 패턴을 전자 장치(20)로 전송할 수 있다. 전자 장치(20)는 저전력 모드에서 활성화되는 제1 내지 제5 수신기들(R1~R5) 중 적어도 일부를 통해 특정한 패턴이 수신되는 것에 응답하여 블랭크 구간에 진입하였음을 그리고 슬립 상태로 진입할 타이밍임을 식별할 수 있다.

예시적으로, 타이머 기반 판단의 실시 예에서, 전자 장치(20)는 전자 장치(10)가 저전력 모드로 진입한 후 특정한 시간이 경과하는 것에 응답하여, 블랭크 구간에 진입하였음을 그리고 슬립 상태로 진입할 타이밍임을 식별할 수 있다.

블랭크 구간인 것에 응답하여 그리고 슬립 상태로 진입할 타이밍인 것에 응답하여, S350 단계에서, 전자 장치(10)는 슬립 상태로 진입할 수 있다. 슬립 상태로 진입하는 것에 응답하여, 전자 장치(10)는 위상 고정 루프 회로(120) 또는 레퍼런스 생성기(135)를 파워-오프 할 수 있다. 또한, 블랭크 구간인 것에 응답하여그리고 슬립 상태로 진입할 타이밍인 것에 응답하여, S440 단계에서, 전자 장치(20)는 슬립 상태로 진입할 수 있다. 슬립 상태에서, 전자 장치(20)는 레퍼런스 생성기(725)를 파워-오프 할 수 있다.

S360 단계에서, 전자 장치(10)는 슬립 시간이 경과했는지 판단할 수 있다. 슬립 시간은 전자 장치(10)의 블랭크 구간의 시간 길이, 그리고 카운터(325)가 카운트하는 특정한 값에 해당하는 시간에 의해 정해질 수 있다. 예를 들어, 슬립 시간은 카운터(325)가 카운트하는 특정한 값에 해당하는 시간보다 길게 설정될 수 있다. 슬립 시간은 전자 장치(10)의 블링크 구간의 시간 갈이보다 짧게 설정될 수 있다.

슬립 시간은 블랭크 구간의 시간 길이로부터 카운터(325)가 카운트하는 특정한 값에 해당하는 시간을 감한 시간에 대응할 수 있다. 슬립 시간은 슬립 상태에서 전자 장치(10)가 위상 고정 루프 회로(120) 또는 레퍼런스 생성기(135)를 파워-온 한 후에 전자 장치(10)가 고속 모드를 정상적으로 지원할 수 있도록 설정될 수 있다. 슬립 시간은 전자 장치(10)의 특성 및 통신 프로토콜에 의해 정해질 수 있다.

예를 들어, 제어 회로(110)는 저전력 모드의 제2 시간 구간에 도달하는 것에 응답하여, 슬립 시간이 경과했음을 판단할 수 있다. 슬립 시간이 경과하지 않으면, 전자 장치(10)는 위상 고정 루프 회로(120) 또는 레퍼런스 생성기(135)를 파워-오프 한 상태로 슬립 상태를 유지할 수 있다. 슬립 시간이 경과하면, 전자 장치(10)는 특정한 패턴을 전자 장치(20)로 전송한 후에, S370 단계로 진입할 수 있다.

S460 단계에서, 전자 장치(20)는 전자 장치(10)로부터 특정한 패턴이 수신되는지 판단할 수 있다. 예를 들어, 전자 장치(20)는 저전력 모드에서 활성화되는 수신기들(R1~R5) 중 적어도 일부를 이용하여, 전자 장치(10)의 저전력 모드에서 활성화되는 송신기들(T1~T5) 중 적어도 일부로부터 특정한 패턴이 수신되는지 판단할 수 있다.

특정한 패턴이 수신되지 않으면, 전자 장치(20)는 패턴이 수신될 때까지 레퍼런스 생성기(725)를 파워-오프 한 상태로 슬립 상태를 유지할 수 있다. 특정한 패턴이 수신되면, 전자 장치(20)는 S470 단계로 진입할 수 있다.

S370 단계에서, 전자 장치(10)는 슬립 상태로부터 탈출할 수 있다. 전자 장치(10)는 위상 고정 루프 회로(120) 또는 레퍼런스 생성기(135)를 파워-온 할 수 있다. 마찬가지로, S470 단계에서, 전자 장치(20)는 슬립 상태로부터 탈출할 수 있다. 전자 장치(20)는 레퍼런스 생성기(725)를 파워-온 할 수 있다.

이후에, S380 단계에서, 전자 장치(10)는 고속 모드를 준비할 수 있다. 마찬가지로, S480 단계에서, 전자 장치(20)는 고속 모드를 준비할 수 있다. 이후에, 전자 장치(10)는 고속 모드로 진입하고, 그리고 S320 단계의 데이터 전송을 수행할 수 있다. 또한, 전자 장치(20)는 고속 모드로 진입하고, 그리고 S420 단계의 데이터 수신을 수행할 수 있다.

도 13을 참조하여 설명된 바와 같이, 전자 장치(20)는 전자 장치(10)의 제어에 응답하여 또는 전자 장치(10)의 상태를 타이머 기반으로 판단함으로써, 전력 소비를 줄일 수 있다. 따라서, 전자 장치(10) 및 전자 장치(20)를 포함하는 전자 장치의 전력 소비가 절감될 수 있다.

도 14는 본 발명의 제3 실시 예에 따른 전자 장치(1000)를 보여준다. 도 12를 참조하면, 전자 장치(1000)는 메인 프로세서(1100), 터치 패널(1200), 터치 구동 회로(1202)(TDI)(Touch Driver IC), 디스플레이 패널(1300), 디스플레이 구동 회로(1302)(DDI)(Display Driver IC), 시스템 메모리(1400), 스토리지 장치(1500), 오디오 처리기(1600), 통신 블록(1700), 이미지 처리기(1800), 그리고 사용자 인터페이스(1900)를 포함할 수 있다. 예시적인 실시 예에서, 전자 장치(1000)는 개인용 컴퓨터, 랩탑 컴퓨터, 서버, 워크스테이션, 이동식 통신 단말기, PDA(Personal Digital Assistant), PMP(Portable Media Player), 디지털 카메라, 스마트폰, 태블릿 컴퓨터, 웨어러블(Wearable) 장치 등과 같은 다양한 전자 장치 중 하나일 수 있다.

메인 프로세서(1100)는 전자 장치(1000)의 전반적인 동작들을 제어할 수 있다. 메인 프로세서(1100)는 전자 장치(1000)의 구성 요소들의 동작들을 제어/관리할 수 있다. 메인 프로세서(1100)는 전자 장치(1000)를 동작시키기 위해 다양한 연산을 처리할 수 있다. 터치 패널(1200)은 터치 구동 회로(1202)의 제어에 따라 사용자로부터의 터치 입력을 감지하도록 구성될 수 있다. 디스플레이 패널(1300)은 디스플레이 구동 회로(1302)의 제어에 따라 영상 정보를 표시하도록 구성될 수 있다.

시스템 메모리(1400)는 전자 장치(1000)의 동작에 이용되는 데이터를 저장할 수 있다. 예로서, 시스템 메모리(1400)는 SRAM(Static Random Access Memory), DRAM(Dynamic RAM), SDRAM(Synchronous DRAM) 등과 같은 휘발성 메모리, 및/또는 PRAM(Phase-change RAM), MRAM(Magneto-resistive RAM), ReRAM(Resistive RAM), FRAM(Ferro-electric RAM) 등과 같은 불휘발성 메모리를 포함할 수 있다.

스토리지 장치(1500)는 전원 공급에 관계없이 데이터를 저장할 수 있다. 예로서, 스토리지 장치(1500)는 플래시 메모리, PRAM, MRAM, ReRAM, FRAM 등과 같은 다양한 불휘발성 메모리 중 적어도 하나를 포함할 수 있다. 예로서, 스토리지 장치(1500)는 전자 장치(1000)의 내장 메모리 및/또는 착탈식 메모리를 포함할 수 있다.

오디오 처리기(1600)는 오디오 신호 처리기(1610)를 이용하여 오디오 신호를 처리할 수 있다. 오디오 처리기(1600)는 마이크(1620)를 통해 오디오 입력을 수신하거나, 스피커(1630)를 통해 오디오 출력을 제공할 수 있다. 통신 블록(1700)은 안테나(1710)를 통해 외부 장치/시스템과 신호를 교환할 수 있다. 통신 블록(1700)의 송수신기(1720) 및 MODEM(Modulator/Demodulator, 2730)은 LTE(Long Term Evolution), WiMax(Worldwide Interoperability for Microwave Access), GSM(Global System for Mobile communication), CDMA(Code Division Multiple Access), Bluetooth, NFC(Near Field Communication), Wi-Fi(Wireless Fidelity), RFID(Radio Frequency Identification) 등과 같은 다양한 무선 통신 규약 중 적어도 하나에 따라, 외부 장치/시스템과 교환되는 신호를 처리할 수 있다.

이미지 처리기(1800)는 렌즈(1810)를 통해 광을 수신할 수 있다. 이미지 처리기(1800)에 포함되는 이미지 장치(1820) 및 이미지 신호 처리기(1830)(ISP)(Image Signal Processor)는 수신된 광에 기초하여, 외부 객체에 관한 이미지 정보를 생성할 수 있다. 사용자 인터페이스(1900)는 터치 패널(1200), 디스플레이 패널(1300), 오디오 처리기(1600) 및 이미지 처리기(1800)를 제외한, 사용자와 정보를 교환할 수 있는 인터페이스를 포함할 수 있다. 사용자 인터페이스(1900)는 키보드, 마우스, 프린터, 프로젝터, 다양한 센서들, 인체 통신 장치 등을 포함할 수 있다.

전자 장치(1000)는 전력 관리 회로(1010)(PMIC)(Power Management IC), 배터리(1020) 및 전원 커넥터(1030)를 더 포함할 수 있다. 전력 관리 회로(1010)는 배터리(1020)로부터 공급되는 전원 또는 전원 커넥터(1030)로부터 공급되는 전원으로부터 내부 전원을 생성하고, 내부 전원을 메인 프로세서(1100), 터치 패널(1200), 터치 구동 회로(1202)(TDI)(Touch Driver IC), 디스플레이 패널(1300), 디스플레이 구동 회로(1302)(DDI)(Display Driver IC), 시스템 메모리(1400), 스토리지 장치(1500), 오디오 처리기(1600), 통신 블록(1700), 이미지 처리기(1800), 그리고 사용자 인터페이스(1900)에 제공할 수 있다.

예시적으로, 이미지 처리기(1800)는 전자 장치(10)를 포함하고, 그리고 메인 프로세서(1100)는 전자 장치(20)를 포함할 수 있다. 또는, 메인 프로세서(1100)는 전자 장치(10)를 포함하고, 그리고 디스플레이 구동 회로(1302)는 전자 장치(20)를 포함할 수 있다.

상술된 실시 예들에서, 제1, 제2, 제3 등의 용어들을 사용하여 본 발명의 기술적 사상에 따른 구성 요소들이 설명되었다. 그러나 제1, 제2, 제3 등과 같은 용어들은 구성 요소들을 서로 구별하기 위해 사용되며, 본 발명을 한정하지 않는다. 예를 들어, 제1, 제2, 제3 등과 같은 용어들은 순서 또는 임의의 형태의 수치적 의미를 내포하지 않는다.

상술된 실시 예들에서, 블록들을 사용하여 본 발명의 실시 예들에 따른 구성 요소들이 참조되었다. 블록들은 IC (Integrated Circuit), ASIC (Application Specific IC), FPGA (Field Programmable Gate Array), CPLD (Complex Programmable Logic Device) 등과 같은 다양한 하드웨어 장치들, 하드웨어 장치들에서 구동되는 펌웨어, 응용과 같은 소프트웨어, 또는 하드웨어 장치와 소프트웨어가 조합된 형태로 구현될 수 있다. 또한, 블록들은 IC 내의 반도체 소자들로 구성되는 회로들 또는 IP(Intellectual Property)로 등록된 회로들을 포함할 수 있다.

상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.

10: 전자 장치
100: 송신 장치
110: 제어 회로
120: 위상 고정 루프 회로
130: 물리 회로
135: 전압 생성기
140: 구동 회로
200: 신호 생성 장치
300: 위상 고정 루프 회로
310: 제어 로직
315: 카운터
320: 위상 고정 루프
330, 370: 멀티플렉서
340: 지연기
350, 360: 플립플롭

Claims

외부 장치로부터 제1 신호를 수신하고, 그리고 상기 제1 신호에 기반하여 제2 신호를 출력하도록 구성되는 제어 회로;
제1 클럭 신호를 출력하도록 구성되는 위상 고정 루프 회로;
상기 위상 고정 루프 회로로부터 상기 제1 클럭 신호를 수신하고, 상기 제어 회로로부터 상기 제2 신호를 수신하고, 그리고 상기 제1 클럭 신호 및 상기 제2 신호에 기반하여 제3 신호를 출력하도록 구성되는 물리 회로; 그리고
상기 제3 신호에 기반하여 송신 신호를 출력하도록 구성되는 구동 회로를 포함하고,
상기 제어 회로는 고속 모드 및 저전력 모드를 갖고,
상기 제어 회로는 상기 저전력 모드에서 상기 위상 고정 루프 회로를 파워-오프 하고, 그리고 상기 고속 모드에서 상기 위상 고정 루프 회로를 파워-온 하는 전자 장치.
제1항에 있어서,
상기 구동 회로는:
제1 패드들;
상기 저전력 모드에서 상기 제1 패드들을 통해 제1 송신 신호를 상기 송신 신호로서 출력하는 제1 송신기들; 그리고
상기 고속 모드에서 상기 제1 패드들을 통해 제2 송신 신호를 상기 송신 신호로서 출력하는 제2 송신기를 포함하는 전자 장치.
제2항에 있어서,
상기 구동 회로는:
제2 패드; 그리고
상기 물리 회로로부터 제2 클럭 신호를 수신하고, 그리고 상기 제2 패드를 통해 상기 제2 클럭 신호를 출력하는 클럭 드라이버를 더 포함하는 전자 장치.
제2항에 있어서,
상기 제2 송신기는 상기 제2 송신 신호와 임베디드 클럭 신호를 혼합하여 상기 송신 신호로 출력하는 전자 장치.
제1항에 있어서,
상기 제어 회로는 상기 고속 모드에서 하나의 이미지 프레임을 출력하도록 상기 물리 회로 및 상기 구동 회로를 제어하고, 그리고
상기 제어 회로는 블랭크(blank) 구간에서 상기 저전력 모드로 진입하는 전자 장치.
제1항에 있어서,
상기 제어 회로는 상기 저전력 모드의 제1 시간 구간 동안 상기 위상 고정 루프 회로를 파워-오프 하고, 그리고 상기 저전력 모드의 제2 시간 구간 동안 상기 위상 고정 루프 회로를 파워-온 하는 전자 장치.
제6항에 있어서,
상기 제2 시간 구간의 길이는 상기 위상 고정 루프 회로가 상기 클럭 신호의 위상을 고정하는데 필요한 시간과 같거나 그보다 긴 전자 장치.
제1항에 있어서,
상기 위상 고정 루프 회로는:
파워-온 되는 것에 응답하여 기준 클럭 신호로부터 내부 클럭 신호를 출력하는 위상 고정 루프;
상기 내부 클럭 신호 및 접지 전압을 수신하는 제1 멀티플렉서;
상기 위상 고정 루프가 파워-온 된 후에 상기 접지 전압을 출력하도록, 그리고 상기 위상 고정 루프가 상기 내부 클럭 신호의 위상을 고정하는 것에 응답하여 상기 내부 클럭 신호를 출력하도록 상기 제1 멀티플렉서를 제어하는 제어 로직을 포함하는 전자 장치.
제8항에 있어서,
상기 제어 로직은 카운터를 포함하고,
상기 제어 로직은 상기 위상 고정 루프가 파워-온 되는 것에 응답하여 상기 카운터의 카운트를 시작하고, 그리고 상기 카운터의 카운트 값이 특정한 값에 도달하는 것에 응답하여 상기 위상 고정 루프가 상기 내부 클럭 신호의 상기 위상을 고정하였음을 식별하는 전자 장치.
제8항에 있어서,
상기 제어 로직은 상기 위상 고정 루프가 상기 내부 클럭 신호의 상기 위상을 고정하는 것에 응답하여 버퍼 활성 신호를 활성화하고,
상기 위상 고정 루프 회로는:
상기 제1 멀티플렉서의 출력 및 접지 전압을 수신하는 제2 멀티플렉서; 그리고
상기 제1 버퍼 활성 신호를 지연하여 상기 제2 멀티플렉서로 전달하는 지연 회로 그룹을 더 포함하는 전자 장치.
제10항에 있어서,
상기 지연 회로 그룹은 상기 내부 클럭 신호의 하강 에지와 상승 에지의 사이에서 상기 버퍼 활성 신호가 상기 제2 멀티플렉서로 전달되도록 상기 제1 버퍼 활성 신호를 지연하는 전자 장치.
제8항에 있어서,
상기 제어 로직은 상기 기준 클럭 신호를 수신하고, 그리고 상기 기준 클럭 신호에 동기되어 상기 위상 고정 루프 및 상기 제1 멀티플렉서를 제어하는 전자 장치.
외부 장치로부터 제1 신호를 수신하고, 그리고 상기 제1 신호에 기반하여 제2 신호를 출력하도록 구성되는 제어 회로;
제1 클럭 신호를 출력하도록 구성되는 위상 고정 루프 회로;
기준 전압을 생성하도록 구성되는 기준 전압 생성기;
상기 위상 고정 루프 회로로부터 상기 제1 클럭 신호를 수신하고, 상기 제어 회로로부터 상기 제2 신호를 수신하고, 상기 기준 전압 생성기로부터 상기 기준 전압을 수신하고, 그리고 상기 제1 클럭 신호, 상기 제2 신호 및 상기 기준 전압에 기반하여 제3 신호를 출력하도록 구성되는 물리 회로; 그리고
상기 기준 전압 및 상기 제3 신호를 수신하고, 그리고 상기 기준 전압 및 상기 제3 신호에 기반하여 송신 신호를 출력하도록 구성되는 구동 회로를 포함하고,
상기 제어 회로는 고속 모드 및 저전력 모드를 갖고,
상기 제어 회로는 상기 저전력 모드에서 상기 기준 전압 생성기를 파워-오프 하고, 그리고 상기 고속 모드에서 상기 기준 전압 생성기를 파워-온 하는 전자 장치.
제13항에 있어서,
상기 기준 전압 생성기는:
상기 기준 전압을 생성하는 밴드갭 기준 전압 생성기;
상기 밴드갭 기준 전압 생성기로부터 출력되는 상기 기준 전압을 필터링하여 출력 노드로 전달하는 저대역 통과 필터; 그리고
상기 밴드갭 기준 전압 생성기로부터 출력되는 상기 기준 전압을 제어 신호에 응답하여 상기 출력 노드로 직접 전달하도록 구성되는 바이패스 스위치를 포함하는 전자 장치.
제14항에 있어서,
상기 제어 회로는 상기 저전력 모드의 제1 시간 구간 동안 상기 밴드갭 기준 전압 생성기를 파워-오프 하고 그리고 상기 바이패스 스위치를 턴-오프 하고, 그리고 상기 저전력 모드의 제2 시간 구간 동안 상기 밴드갭 기준 전압 생성기를 파워-온 하고 그리고 상기 바이패스 스위치를 턴-온 하는 전자 장치.
제15항에 있어서,
상기 제어 회로는 상기 고속 모드에서 상기 바이패스 스위치를 턴-오프 하는 전자 장치.
송신기 및 수신기를 포함하는 전자 장치의 동작 방법에 있어서:
상기 송신기가 고속 모드로 진입하는 단계;
상기 고속 모드에서, 상기 송신기가 상기 수신기로 이미지 프레임을 송신하는 단계;
상기 송신기가 블랭크(blank) 구간에서 저전력 모드로 진입하는 단계;
상기 송신기가 상기 저전력 모드로 진입하는 것에 응답하여, 상기 수신기가 적어도 하나의 구성 요소를 파워-오프 하는 단계;
상기 송신기의 상기 블랭크 구간이 종료되기 전에, 상기 수신기가 상기 적어도 하나의 구성 요소를 파워-온 하는 단계; 그리고
상기 블랭크 구간의 종료에 응답하여, 상기 송신기가 상기 고속 모드로 재진입하는 단계를 포함하는 동작 방법.
제17항에 있어서,
상기 적어도 하나의 구성 요소는 기준 전압 생성기 및 클럭 생성기 중 적어도 하나를 포함하는 동작 방법.
제17항에 있어서,
상기 수신기가 상기 적어도 하나의 구성 요소를 파워-온 하는 단계는, 상기 송신기로부터 특정한 패턴이 수신되는 것에 응답하여 상기 적어도 하나의 구성 요소를 파워-온 하는 단계를 포함하는 동작 방법.
제17항에 있어서,
상기 수신기가 상기 적어도 하나의 구성 요소를 파워-오프 하는 단계는, 상기 송신기로부터 특정한 패턴이 수신되는 것에 응답하여, 또는 상기 송신기로부터 특정 시간 동안 정보가 수신되지 않는 것에 응답하여 상기 적어도 하나의 구성 요소를 파워-오프 하는 단계를 포함하는 동작 방법.