KR20220105020A - Efficient solar power generation substrate texturing - Google Patents

Efficient solar power generation substrate texturing Download PDF

Info

Publication number
KR20220105020A
KR20220105020A KR1020210007546A KR20210007546A KR20220105020A KR 20220105020 A KR20220105020 A KR 20220105020A KR 1020210007546 A KR1020210007546 A KR 1020210007546A KR 20210007546 A KR20210007546 A KR 20210007546A KR 20220105020 A KR20220105020 A KR 20220105020A
Authority
KR
South Korea
Prior art keywords
texturing
substrate
irregularities
solar cell
gas
Prior art date
Application number
KR1020210007546A
Other languages
Korean (ko)
Inventor
강대찬
Original Assignee
주식회사 비에스에너지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 비에스에너지 filed Critical 주식회사 비에스에너지
Priority to KR1020210007546A priority Critical patent/KR20220105020A/en
Publication of KR20220105020A publication Critical patent/KR20220105020A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Abstract

The present invention relates to efficient solar power generation substrate texturing. A solar cell according to an embodiment of the present invention includes a substrate of a first conductivity type; and a first texturing surface formed on the light-receiving surface side of the substrate and including a plurality of fine irregularities. At this time, the size of the irregularities is 200 nm to 500 nm. In the vertical section of the irregularities, the ratio (a/b) of the length (a) of a virtual line connecting vertices to the length (b) of a straight line connecting the start and end points of the virtual line is 11 to 13. The surface area/real area ratio of the first texturing surface is 2 to 25.

Description

효율적인 태양열 발전장치 기판 텍스처링{Efficient solar power generation substrate texturing}Efficient solar power generation substrate texturing

태양전지는 태양 에너지로부터 전기 에너지를 생산하는 전지로서, 에너지 자원이 풍부하고 환경오염에 대한 문제점이 없어 주목 받고 있다.A solar cell is a cell that produces electric energy from solar energy, and is attracting attention because it has abundant energy resources and has no problems with environmental pollution.

태양전지는 사용 재료의 종류에 따라서 결정계, 비정질계, 화합물계 등으로분류되며, 결정계 실리콘 태양전지는 단결정형 및 다결정형으로 분류된다.Solar cells are classified into crystalline, amorphous, and compound types according to the type of material used, and crystalline silicon solar cells are classified into single crystal type and polycrystalline type.

단결정 실리콘 태양전지는 기판의 품질이 좋기 때문에 고효율화가 용이하지만 기판의 제조 비용이 큰 단점이 있다. 이에 반하여 다결정 실리콘 태양전지는 단결정 실리콘 태양전지에 비해 상대적으로 기판의 품질이 좋지 않기 때문에 고효율화가 어려운 단점이 있었지만, 최근에는 기판의 품질이 향상되고 공정 기술이 진일보함에 따라 고효율화가 가능하게 되고 있다.The single crystal silicon solar cell is easy to achieve high efficiency because the quality of the substrate is good, but it has a disadvantage in that the manufacturing cost of the substrate is large. On the other hand, polycrystalline silicon solar cells have disadvantages in that it is difficult to achieve high efficiency because the substrate quality is relatively poor compared to single crystal silicon solar cells.

다결정 실리콘 태양전지의 고효율화를 위한 방법의 하나로, 기판의 수광면에 입사하는 빛의 반사도를 저감하는 방법이 있다.As one of the methods for increasing the efficiency of the polysilicon solar cell, there is a method of reducing the reflectivity of light incident on the light-receiving surface of the substrate.

빛의 반사도를 저감하기 위한 기술로, 기판의 수광면 표면에 미세 요철을 형성하는 기술이 있다. 이하에서는 미세 요철이 형성된 기판의 표면을 텍스처링 표면이라 한다.As a technique for reducing the reflectance of light, there is a technique of forming fine irregularities on the surface of the light receiving surface of the substrate. Hereinafter, the surface of the substrate on which the fine irregularities are formed is referred to as a texturing surface.

텍스처링 표면에 형성된 미세 요철은 수백 나노미터의 크기를 가지므로, 각 요철은 기판 쪽으로 굴절률이 연속적으로 변하게 된다. 즉, 각 요철의 상부 쪽은 공기의 굴절률과 가까운 굴절률을 갖게 되고, 요철의 하부 쪽은 기판의 재료인 실리콘(Si)의 굴절률과 가까운 굴절률을 갖게 되어 굴절률이 연속적으로 변하는 막의 적층 효과(stack effect)가 발생한다.Since the fine irregularities formed on the texturing surface have a size of several hundred nanometers, the refractive index of each irregularity is continuously changed toward the substrate. That is, the upper side of each unevenness has a refractive index close to the refractive index of air, and the lower side of the unevenness has a refractive index close to that of silicon (Si), the material of the substrate, so that the refractive index continuously changes. ) occurs.

따라서 굴절률 변화에 따라 흡수되는 빛의 파장대도 변하게 되어 기판으로 입사되는 빛의 파장 범위가 증가하고, 이로 인해 빛의 반사도가 감소한다.Accordingly, the wavelength band of the absorbed light is also changed according to the change of the refractive index, so that the wavelength range of the light incident on the substrate is increased, thereby reducing the reflectivity of the light.

그런데 빛의 반사도는 요철의 크기와 균일도에 의해 영향을 받으며, 태양전지의 변환 효율은 반사도의 크기에 의해 영향을 받는다. 따라서 태양전지의 효율을 향상시키기 위해서는 최적화된 요철의 크기 및 균일도에 대한 연구 및 반사도의 최적화된 범위에 대한 연구가 필요하다.However, the reflectivity of light is affected by the size and uniformity of the irregularities, and the conversion efficiency of the solar cell is affected by the size of the reflectivity. Therefore, in order to improve the efficiency of the solar cell, it is necessary to study the optimized size and uniformity of the unevenness and the optimized range of reflectivity.

본 발명이 이루고자 하는 기술적 과제는 효율이 향상된 태양전지를 제공하는 것이다.An object of the present invention is to provide a solar cell with improved efficiency.

본 발명이 이루고자 하는 다른 기술적 과제는 미세 요철의 크기 및 균일도와 빛의 반사도를 최적화할 수 있는 태양전지용 기판의 텍스처링 방법을 제공하는 것이다.Another technical problem to be achieved by the present invention is to provide a method for texturing a substrate for a solar cell capable of optimizing the size and uniformity of fine irregularities and reflectivity of light.

본 발명의 한 특징에 따른 태양전지는 제1 도전성 타입의 기판; 및 기판의 수광면 쪽에 형성되며, 복수의 미세한 요철을 포함하는 제1 텍스처링 표면을 포함한다. 이때, 요철의 크기는 200㎚ 내지 500㎚이고, 요철들의 수직 단면에 있어서 정점을 연결한 가상선의 길이(a)와 상기 가상선의 시점과 종점을 연결한 직선의 길이(b)의 비율(a/b)은 11 내지 13이다. 여기에서, 상기 크기는 상기 요철의 폭 및 높이를 포함하며, 상기 비율(a/b)을 측정하기 위한 요철들의 개수는 3개 이상, 바람직하게는 5개 이상이다.A solar cell according to one aspect of the present invention includes a substrate of a first conductivity type; and a first texturing surface formed on the light-receiving surface side of the substrate and including a plurality of fine irregularities. At this time, the size of the irregularities is 200 nm to 500 nm, and in the vertical section of the irregularities, the ratio (a/ b) is 11 to 13. Here, the size includes the width and height of the irregularities, and the number of irregularities for measuring the ratio (a/b) is 3 or more, preferably 5 or more.

이러한 구성의 제1 텍스처링 표면은 7% 내지 10%의 반사도로 빛을 반사하며, 제1 텍스처링 표면에서의 빛의 반사도는 상기 비율(a/b)과 반비례하여 증가 및 감소한다. 그리고 제1 텍스처링 표면의 표면적/실면적의 비율은 2 내지 25에 포함된다. 이때, 상기 표면적/실면적의 비율을 측정하기 위한 단위 면적은 10㎛×10㎛의 면적일 수 있으며, 변경이 가능하다.The first texturing surface of this configuration reflects light with a reflectivity of 7% to 10%, and the reflectivity of light at the first texturing surface increases and decreases in inverse proportion to the ratio (a/b). And the ratio of the surface area/actual area of the first texturing surface is included in 2 to 25. In this case, the unit area for measuring the ratio of the surface area/actual area may be an area of 10 μm×10 μm, and can be changed.

제1 텍스처링 표면은 제2 텍스처링 표면 위에 위치한다. 제2 텍스처링 표면은 제1 텍스처링 표면에 형성된 요철보다 큰 크기의 요철들을 포함한다.The first texturing surface is overlying the second texturing surface. The second texturing surface includes irregularities having a size greater than the irregularities formed on the first texturing surface.

이러한 구성의 태양전지는 제1 텍스처링 표면 위에 위치하는 제2 도전성 타입의 에미터부; 상기 에미터부 위에 위치하며, 상기 에미터부와 전기적으로 연결되는 복수의 제1 전극; 및 상기 에미터부 위에 위치하며, 상기 제1 전극과 교차하는 방향으로 형성되는 적어도 하나의 제1 집전부를 더 포함할 수 있으며, 필요에 따라 상기 제1 전극 및 제1 집전부가 형성되지 않은 영역의 상기 에미터부 위에 위치하는 반사방지막을 더 포함할 수 있다.The solar cell of this configuration includes an emitter portion of a second conductivity type positioned on the first texturing surface; a plurality of first electrodes positioned on the emitter part and electrically connected to the emitter part; and at least one first current collector positioned on the emitter part and formed in a direction crossing the first electrode, if necessary, in a region where the first electrode and the first current collector are not formed It may further include an anti-reflection film positioned on the emitter portion of the.

본 발명의 한 특징에 따른 태양전지용 기판의 텍스처링 방법은 제1 식각 가스를 이용한 제1 식각 공정을 실시하여 상기 기판의 한 표면을 건식 식각함으로써 상기 표면에 제1 크기의 요철들을 형성하는 단계; 제2 식각 가스를 이용한 제2 식각 공정을 실시하여 상기 제1 크기의 요철들을 건식 식각함으로써 상기 제1 크기의 요철들을 상기 제1 크기보다 작은 제2 크기의 요철들로 변화시키는 단계; 제3 식각 가스를 이용한 제3 식각 공정을 실시하여 상기 기판의 표면을 건식 식각함으로써 상기 제2 크기의 요철들의 형상을 유지한 상태에서 상기 기판의 표면에 위치하는 잔류물을 제거하는 단계; 및 제4 식각 가스를 이용한 제4 식각 공정을 실시하여 상기 제2 크기의 요철들을 식각함으로써 상기 제2 크기의 요철들의 형상을 유지한 상태에서 상기 제2 크기의 요철들의 표면 손상부위를 제거하여 제1 텍스처링 표면을 형성하는 단계를 포함하고, 상기 제2 크기의 요철들은 200㎚ 내지 500㎚의 폭 및 높이를 각각 가지며, 상기 제2 요철들의 수직 단면에 있어서 정점을 연결한 가상선의 길이(a)와 상기 가상선의 시점과 종점을 연결한 직선의 길이(b)의 비율(a/b)이 11 내지 13이다.A method for texturing a substrate for a solar cell according to one aspect of the present invention comprises the steps of: performing a first etching process using a first etching gas to dry-etch one surface of the substrate to form irregularities of a first size on the surface; changing the irregularities of the first size into irregularities of a second size smaller than the first size by dry etching the irregularities of the first size by performing a second etching process using a second etching gas; removing residues located on the surface of the substrate while maintaining the shapes of the irregularities of the second size by dry etching the surface of the substrate by performing a third etching process using a third etching gas; And by performing a fourth etching process using a fourth etching gas to etch the irregularities of the second size by removing the surface damaged portion of the irregularities of the second size while maintaining the shape of the irregularities of the second size 1 comprising forming a texturing surface, wherein the irregularities of the second size have a width and a height of 200 nm to 500 nm, respectively, and a length (a) of an imaginary line connecting vertices in a vertical cross section of the second irregularities and the ratio (a/b) of the length (b) of the straight line connecting the starting point and the ending point of the virtual line is 11 to 13.

제1 식각 공정 내지 제4 식각 공정은 01 내지 05mTorr의 압력으로 챔버 내부를 유지하고, 05slm 내지 15slm의 유량으로 식각 가스를 도입하며, 33kW 내지 55kW의 크기로 RF 파워를 인가하는 조건 하에서 실시할 수 있다.The first etching process to the fourth etching process can be carried out under conditions of maintaining the inside of the chamber at a pressure of 01 to 05 mTorr, introducing an etching gas at a flow rate of 05 slm to 15 slm, and applying RF power in a size of 33 kW to 55 kW. have.

제1 크기의 요철들을 형성하기 위해, 제1 식각 가스는 플루오린계 가스와 산소 가스의 혼합 가스, 예를 들어 SF6/O2 가스를 사용하는 것이 바람직하며, SF6와 O2는 1:1의 비율로 혼합하는 것이 바람직하다.In order to form the irregularities of the first size, the first etching gas is preferably a mixed gas of a fluorine-based gas and an oxygen gas, for example, SF6/O2 gas, and SF6 and O2 are mixed in a ratio of 1:1. It is preferable to do

제1 크기의 요철들을 제2 크기의 요철들로 변화시키기 위해, 제2 식각 가스는 플루오린계 가스, 염소계 가스 및 산소 가스의 혼합 가스, 예를 들어 SF6/Cl2/O2 가스를 사용하는 것이 바람직하며, SF6와 Cl2 및 O2는 1:4~8:1~3의 비율로 혼합하는 것이 바람직하다.In order to change the unevenness of the first size to the unevenness of the second size, the second etching gas is preferably a mixed gas of a fluorine-based gas, a chlorine-based gas, and an oxygen gas, for example, SF6/Cl2/O2 gas, , SF6, Cl2 and O2 are preferably mixed in a ratio of 1:4-8:1-3.

기판의 표면에 위치하는 잔류물을 제거하기 위해, 제3 식각 가스는 플루오린계 가스 및 염소계 가스의 혼합 가스, 예를 들어 SF6/Cl2 가스를 사용하는 것이 바람직하다.In order to remove the residue located on the surface of the substrate, it is preferable to use a mixed gas of a fluorine-based gas and a chlorine-based gas, for example, SF6/Cl2 gas as the third etching gas.

그리고 제2 크기의 요철들의 표면 손상 부위를 제거하기 위해, 제4 식각 가스는 플루오린계 가스, 예를 들어 SF6를 사용하는 것이 바람직하다.In addition, in order to remove the surface damage portion of the second-size irregularities, it is preferable to use a fluorine-based gas, for example, SF6 as the fourth etching gas.

제2 크기의 요철들은 200㎚ 내지 500㎚의 폭 및 높이를 가진다.The irregularities of the second size have a width and a height of 200 nm to 500 nm.

그리고 제1 텍스처링 표면은 제2 텍스처링 표면 위에 위치할 수 있으며, 제2 텍스처링 표면은 알칼리 또는 산을 이용하여 상기 기판의 한 표면을 습식 식각하는 것에 따라 형성할 수 있다.In addition, the first texturing surface may be positioned on the second texturing surface, and the second texturing surface may be formed by wet-etching one surface of the substrate using an alkali or acid.

그리고 제1 식각 공정 내지 제4 식각 공정은 반응성 이온 식각법(RIE)에 의해 이루어질 수 있다.In addition, the first to fourth etching processes may be performed by reactive ion etching (RIE).

이러한 특징에 따르면, 제1 텍스처링 표면에 형성된 요철들의 크기 및 균일도가 최적화되므로, 빛의 반사도가 최적화된 범위, 예를 들어 7% 내지 10%로 유지된다. 따라서 변환 효율을 효과적으로 개선할 수 있다.According to this feature, since the size and uniformity of the irregularities formed on the first texturing surface are optimized, the reflectivity of light is maintained in an optimized range, for example, 7% to 10%. Therefore, the conversion efficiency can be effectively improved.

또한 기판의 텍스처링 표면 형성뿐만 아니라 텍스처링 표면에 남아있는 잔류물의 제거도 건식 식각법으로 행해지므로, 텍스처링 표면 형성 시간이 감소하여 태양전지의 제조 시간이 줄어든다.In addition, not only the formation of the texturing surface of the substrate but also the removal of residues remaining on the texturing surface are performed by the dry etching method, so that the texturing surface formation time is reduced, thereby reducing the manufacturing time of the solar cell.

도 1은 본 발명의 한 실시예에 따른 태양전지의 일부 사시도이다.
도 2는 도 1에 도시한 태양전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 3은 도 2의 주요부 확대도이다.
도 4는 제1 텍스처링 표면에 형성되는 요철들의 비율(a/b)이 13보다 큰 경우의 제1 텍스처링 표면을 촬영한 사진이다.
도 5는 제1 텍스처링 표면에 형성되는 요철들의 비율(a/b)이 11보다 작은 경우의 제1 텍스처링 표면을 촬영한 사진이다.
도 6은 제1 텍스처링 표면의 표면적/실면적의 비율을 나타내기 위한 개념도이다.
도 7a 내지 도 7c는 본 발명의 한 실시예에 따른 텍스처링 방법을 순차적으로 나타낸 도면이다.
도 8은 도 7의 제1 식각 공정 내지 제4 식각 공정이 진행되는 건식 식각 장치의 개략적인 구성도이다.1 is a partial perspective view of a solar cell according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view illustrating the solar cell shown in FIG. 1 taken along line II-II.
Fig. 3 is an enlarged view of the main part of Fig. 2;
4 is a photograph of the first texturing surface when the ratio (a/b) of irregularities formed on the first texturing surface is greater than 13. FIG.
FIG. 5 is a photograph of the first texturing surface when the ratio (a/b) of irregularities formed on the first texturing surface is less than 11. Referring to FIG.
6 is a conceptual diagram illustrating a ratio of a surface area/actual area of a first texturing surface.
7A to 7C are diagrams sequentially illustrating a texturing method according to an embodiment of the present invention.
8 is a schematic configuration diagram of a dry etching apparatus in which the first to fourth etching processes of FIG. 7 are performed.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those of ordinary skill in the art to which the present invention pertains can easily implement them. However, the present invention may be embodied in several different forms and is not limited to the embodiments described herein. And in order to clearly explain the present invention in the drawings, parts irrelevant to the description are omitted, and similar reference numerals are attached to similar parts throughout the specification.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다.In order to clearly express various layers and regions in the drawings, the thicknesses are enlarged. Throughout the specification, like reference numerals are assigned to similar parts. When a part of a layer, film, region, plate, etc. is said to be "on" another part, it includes not only the case where it is "directly on" another part, but also the case where there is another part in between.

반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것도 포함한다.Conversely, when we say that a part is "just above" another part, we mean that there is no other part in the middle. In addition, when a part is said to be formed "wholely" on another part, it includes not only those formed on the entire surface (or front) of the other part, but also those that are not formed on a part of the edge.

그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 태양전지에 대하여 설명한다.Then, a solar cell according to an embodiment of the present invention will be described with reference to the accompanying drawings.

먼저, 도 1을 참고로 하여 본 발명의 한 실시예에 따른 태양전지에 대하여 상세하게 설명한다.First, a solar cell according to an embodiment of the present invention will be described in detail with reference to FIG. 1 .

도 1은 본 발명의 한 실시예에 따른 태양전지의 일부 사시도이고, 도 2는 도 1에 도시한 태양전지를 II-II선을 따라 잘라 도시한 단면도이며, 도 3은 도 2의 주요부 확대도이다.1 is a partial perspective view of a solar cell according to an embodiment of the present invention, FIG. 2 is a cross-sectional view illustrating the solar cell shown in FIG. 1 taken along line II-II, and FIG. 3 is an enlarged view of the main part of FIG. to be.

도면을 참고로 하면, 본 발명의 한 실시예에 따른 태양전지는 기판(10), 빛이 입사되는 기판(10)의 전면(frontsurface, 이하 '수광면'이라 함)에 위치한 에미터부(20), 에미터부(20) 위에 위치하는 반사 방지막(30), 에미터부(20)와 전기적으로 연결된 복수의 제1 전극(40), 기판(10)의 후면에 위치하는 제2 전극(50), 그리고 제2 전극(50)과 기판(10) 사이에 위치하는 후면전계(back surface field, BSF)부(60)를 구비한다.Referring to the drawings, the solar cell according to an embodiment of the present invention has an emitter unit 20 located on a substrate 10 and a front surface (hereinafter referred to as a 'light receiving surface') of the substrate 10 on which light is incident. , an anti-reflection film 30 positioned on the emitter part 20 , a plurality of first electrodes 40 electrically connected to the emitter part 20 , a second electrode 50 positioned on the rear surface of the substrate 10 , and A back surface field (BSF) unit 60 positioned between the second electrode 50 and the substrate 10 is provided.

기판(10)은 제1 도전성 타입, 예를 들어 p형 도전성 타입의 실리콘으로 이루어진 반도체 기판이다. 이때, 실리콘은 단결정 실리콘, 다결정 실리콘 또는 비정질 실리콘일 수 있다.The substrate 10 is a semiconductor substrate made of silicon of a first conductivity type, for example, a p-type conductivity type. In this case, the silicon may be single crystal silicon, polycrystalline silicon, or amorphous silicon.

기판(10)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물을 함유한다.When the substrate 10 has a p-type conductivity, it contains impurities of trivalent elements such as boron (B), gallium, indium, and the like.

하지만, 이와는 달리, 기판(10)은 n형 도전성 타입일 수 있다. 기판(10)이 n형의 도전성 타입을 가질 경우, 기판(10)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 함유할 수 있다.However, alternatively, the substrate 10 may be of an n-type conductivity type. When the substrate 10 has an n-type conductivity, the substrate 10 may contain impurities of a pentavalent element, such as phosphorus (P), arsenic (As), or antimony (Sb).

이러한 기판(10)은 텍스처링(texturing)되어 복수의 요철(12a)을 갖는 제1 텍스처링 표면(first texturingsurface)(12)을 포함한다.This substrate 10 includes a first texturing surface 12 which is textured and has a plurality of irregularities 12a.

이때, 제1 텍스처링 표면(12)에서, 각 요철(12a)의 폭(w)은 200㎚ 내지 500㎚이고, 각 요철(12a)의 높이(h) 역시 200㎚ 내지 500㎚이다.At this time, in the first texturing surface 12 , the width w of each unevenness 12a is 200 nm to 500 nm, and the height h of each unevenness 12a is also 200 nm to 500 nm.

그리고, 요철(12a)들의 수직 단면에 있어서, 정점을 연결한 가상선의 길이(a)와 상기 가상선의 시점(startpoint, SP)과 종점(finish point, FP)을 연결한 직선의 길이(b)의 비율(a/b)은 11 내지 13이다.And, in the vertical section of the irregularities 12a, the length (a) of the virtual line connecting the vertices and the length (b) of the straight line connecting the start point (SP) and the finish point (FP) of the virtual line The ratio (a/b) is 11 to 13.

도 3은 9개의 요철(12a)들에 대해 상기 비율(a/b)을 측정하는 것을 도시하고 있지만, 상기 비율(a/b)은 3개 이상의 요철들에 대해 측정이 가능하며, 측정의 신뢰도를 위해서는 최소 5개 이상의 요철들에 대해 측정하는 것이 바람직하다.Although FIG. 3 shows that the ratio (a/b) is measured with respect to the nine irregularities 12a, the ratio (a/b) can be measured for three or more irregularities, and the reliability of the measurement For this purpose, it is desirable to measure at least five or more irregularities.

도 4는 상기 비율(a/b)이 13보다 큰 경우의 제1 텍스처링 표면을 촬영한 사진이며, 도 5는 상기 비율(a/b)이 11보다 작은 경우의 제1 텍스처링 표면을 촬영한 사진이다.4 is a photograph of the first texturing surface when the ratio (a/b) is greater than 13, and FIG. 5 is a photograph of the first texturing surface when the ratio (a/b) is less than 11 to be.

도 4를 참고하면, 상기 비율(a/b)이 13보다 큰 경우에는 제1 텍스처링 표면(12)의 요철(12a)들의 크기, 즉 폭(w) 및 높이(h)가 대략 500㎚ 내지 1,000㎚로 형성되며, 각 요철(12a)들의 크기가 불균일하여 전체적으로 균일도가 낮다.Referring to FIG. 4 , when the ratio (a/b) is greater than 13, the sizes of the irregularities 12a of the first texturing surface 12, that is, the width w and the height h, are approximately 500 nm to 1,000 nm. It is formed in nm, and the size of each of the concavities and convexities 12a is non-uniform, so that the overall uniformity is low.

그리고 상기 비율(a/b)이 11보다 작은 경우에는 제1 텍스처링 표면(12)의 요철(12a)들의 크기가 대략 200㎚ 이하의 크기를 가지며, 각 요철(12a)들의 크기가 균일하여 전체적으로 균일도가 우수한 것을 알 수 있다.And when the ratio (a/b) is less than 11, the size of the unevenness 12a of the first texturing surface 12 has a size of about 200 nm or less, and the size of each unevenness 12a is uniform, so that the overall uniformity is found to be excellent.

이와 같이 요철(12a)들의 균일도 측면에서 보면 도 5의 제1 텍스처링 표면이 도 4의 제1 텍스처링 표면에 비해 우수하다.As described above, in terms of the uniformity of the irregularities 12a, the first texturing surface of FIG. 5 is superior to the first texturing surface of FIG. 4 .

하지만 빛의 반사도를 살펴 보면, 도 4의 제1 텍스처링 표면은 빛의 반사도가 7% 이하로 측정된 반면에 도 5의 제1 텍스처링 표면은 빛의 반사도가 10% 이상으로 측정되었다.However, looking at the reflectivity of light, the light reflectivity of the first texturing surface of FIG. 4 was measured to be 7% or less, whereas the light reflectivity of the first texturing surface of FIG. 5 was measured to be 10% or more.

이와 같이, 제1 텍스처링 표면에서의 빛의 반사도는 상기 비율(a/b)과 반비례하여 증가 및 감소하는데, 빛의 반사도가 상기 비율(a/b)과 반비례하는 이유는 상기 비율(a/b)이 1에 가까울수록 요철(12a)의 크기가 줄어들게 되고, 이로 인해 빛의 반사도가 증가하기 때문으로 생각된다.As such, the reflectivity of light on the first texturing surface increases and decreases in inverse proportion to the ratio (a/b). The reason why the reflectivity of light is inversely proportional to the ratio (a/b) is ) is closer to 1, the size of the concavo-convex 12a decreases, which is thought to be because the reflectivity of light increases.

위에서 설명한 바에 따르면 상기 비율(a/b)이 13보다 큰 경우 빛의 반사도가 낮으므로 태양전지의 변환 효율을 개선할 수 있을 것으로 추론된다. 그러나 실질적으로는 상기 비율(a/b)이 13보다 크면 도 5의 경우에 비해 요철(12a)의 크기가 크고 균일도가 저하되어 전자와 정공의 재결합률이 증가한다. 또한 전류 통로(current path)가 증가하며, 데드 영역(dead area) 또한 증가한다. 따라서 상기한 이유로 인해 전류 손실이 크게 발생하므로, 변환 효율을 개선하기 위해서는 상기 비율(a/b)이 13 이하가 되도록 제1 텍스처링 표면을 형성하는 것이 바람직하다.As described above, when the ratio (a/b) is greater than 13, the light reflectivity is low, so it is inferred that the conversion efficiency of the solar cell can be improved. However, in reality, when the ratio (a/b) is greater than 13, the size of the unevenness 12a is larger and the uniformity is lowered compared to the case of FIG. 5, so that the recombination rate of electrons and holes is increased. Also, the current path increases, and the dead area also increases. Therefore, since the current loss is large due to the above reasons, it is preferable to form the first texturing surface so that the ratio (a/b) is 13 or less in order to improve the conversion efficiency.

또한 상기 비율(a/b)이 11보다 작은 경우에는 도 4의 제1 텍스처링 표면에서 발생하는 문제점을 억제할 수 있지만, 빛의 반사도가 크게 증가함으로 인해 도 4의 경우에 비해 단락 전류 밀도(Jsc)가 증가하고, 이로 인해 변환 효율이 감소한다. 따라서 변환 효율을 개선하기 위해서는 상기 비율(a/b)이 11 이상이 되도록 제1 텍스처링 표면을 형성하는 것이 바람직하다.In addition, when the ratio (a/b) is less than 11, it is possible to suppress a problem occurring on the first texturing surface of FIG. 4, but the short-circuit current density (Jsc) compared to the case of FIG. 4 due to a large increase in light reflectivity ) increases, which reduces the conversion efficiency. Therefore, in order to improve the conversion efficiency, it is preferable to form the first texturing surface so that the ratio (a/b) is 11 or more.

이상에서 설명한 바에 따르면, 제1 텍스처링 표면(12)에 형성되는 요철(12a)들은 상기 비율(a/b)이 11 내지 13에 포함되도록 하고, 요철(12a)의 크기가 200㎚ 내지 500㎚가 되도록 형성하는 것이 바람직한 것을 알 수 있다.As described above, the unevenness 12a formed on the first texturing surface 12 is such that the ratio (a/b) is included in 11 to 13, and the size of the unevenness 12a is 200 nm to 500 nm. It can be seen that it is preferable to form as possible.

이와 같이, 제1 텍스처링 표면(12)에 형성되는 요철(12a)들의 상기 비율(a/b)이 11 내지 13에 포함되도록 하면, 단위 면적, 예를 들어 10㎛×10㎛의 면적에 대해 제1 텍스처링 표면(12)의 표면적/실면적의 비율은 2 내지 25에 속하게 된다. 이때, 상기 단위 면적은 변경이 가능하다.In this way, if the ratio (a/b) of the irregularities 12a formed on the first texturing surface 12 is included in 11 to 13, the second for a unit area, for example, an area of 10 μm×10 μm 1 The ratio of the surface area/actual area of the texturing surface 12 belongs to 2 to 25. In this case, the unit area can be changed.

여기에서, 표면적은 단위 면적 내의 제1 텍스처링 표면(12)에 형성된 요철(12a)들의 표면적을 포함한 면적(도 6에 있어서 삼각형 A+B+C+D+E+F+G+H+I+J의 합)이고, 실면적은 기판 면의 수직 방향으로부터 보는 투영 면적(도 6에 있어서 S)이다.Here, the surface area is an area including the surface area of the irregularities 12a formed on the first texturing surface 12 within a unit area (triangle A+B+C+D+E+F+G+H+I+ in FIG. 6 ) sum of J), and the actual area is the projected area (S in Fig. 6) viewed from the vertical direction of the substrate surface.

한편, 도 3에 도시한 바와 같이 상기한 제1 텍스처링 표면(12)은 기판의 수광면에 형성된 제2 텍스처링 표면(14) 위에 형성된다.Meanwhile, as shown in FIG. 3 , the first texturing surface 12 is formed on the second texturing surface 14 formed on the light-receiving surface of the substrate.

일반적으로, 다결정 실리콘으로 이루어진 기판(10)은 실리콘 블록(block)이나 잉곳(ingot)을 블레이드(blade) 또는 멀티 와이어 소우(multi wire saw)로 슬라이스(slice)하여 제조하는데, 이때 기판(10)에는 기계적 손상층(mechanical damage layer)이 형성된다.In general, the substrate 10 made of polycrystalline silicon is manufactured by slicing a silicon block or ingot with a blade or a multi wire saw, at this time the substrate 10 A mechanical damage layer is formed.

따라서 기계적 손상층으로 인한 태양전지의 특성 저하를 방지하기 위해, 상기 제1 텍스처링 표면(12)을 형성하기 전에 습식 식각을 실시하여 기계적 손상층을 제거한다. 이때, 습식 식각에는 알칼리(alkaline) 또는 산(acid) 식각액(etchant)을 사용한다.Therefore, in order to prevent deterioration of the properties of the solar cell due to the mechanical damage layer, wet etching is performed before forming the first texturing surface 12 to remove the mechanical damage layer. In this case, an alkali or acid etchant is used for wet etching.

상기 제2 텍스처링 표면(14)은 기판(10)을 습식 식각하는 것에 따라 기판(10)의 표면에 형성되며, 제1 텍스처링 표면(12)에 형성된 요철(12a)들에 비해 큰 크기(폭 및 높이)를 갖는 요철(14a)들을 갖는다.The second texturing surface 14 is formed on the surface of the substrate 10 by wet-etching the substrate 10 , and has a larger size (width and size) than the irregularities 12a formed on the first texturing surface 12 . height) with irregularities 14a.

제1 텍스처링 표면(12) 위에 위치하는 에미터부(20)는 기판(10)의 도전성 타입과 반대인 제2 도전성 타입, 예를들어, n형의 도전성 타입을 구비하고 있는 불순물부로서, 반도체 기판(10)과 p-n 접합을 이룬다. 이때, 기판(10)으로의 불순물 확산에 의해 에미터부(20)가 형성되므로, 기판(10)의 전면에 형성된 에미터부(20)는 기판(10)의 텍스처링 표면을 갖는다.The emitter portion 20 located on the first texturing surface 12 is an impurity portion having a second conductivity type opposite to that of the substrate 10 , for example, an n-type conductivity type, and is a semiconductor substrate. (10) forms a p-n junction. At this time, since the emitter portion 20 is formed by diffusion of impurities into the substrate 10 , the emitter portion 20 formed on the entire surface of the substrate 10 has the texturing surface of the substrate 10 .

이러한 p-n 접합에 인한 내부 전위차(built-in potential difference)에 의해, 기판(10)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. 따라서, 기판(10)이 p형이고 에미터부(20)가 n형일 경우, 분리된 정공은 기판(10)쪽으로 이동하고 분리된 전자는 에미터부(20)쪽으로 이동하여, 기판(10)에서 정공은 다수 캐리어가 되며, 에미터부(20)에서 전자는 다수 캐리어가 된다.Due to the built-in potential difference due to the p-n junction, the electron-hole pair, which is the charge generated by the light incident on the substrate 10, is separated into electrons and holes, so that the electrons move toward the n-type and holes moves toward the p-type. Therefore, when the substrate 10 is p-type and the emitter part 20 is n-type, the separated holes move toward the substrate 10 and the separated electrons move toward the emitter part 20 , and the holes in the substrate 10 are becomes a majority carrier, and electrons in the emitter unit 20 become a majority carrier.

에미터부(20)는 기판(10)과 p-n접합을 형성하므로, 본 실시예와 달리, 기판(10)이 n형의 도전성 타입을 가질 경우, 에미터부(20)는 p형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 기판(10)쪽으로 이동하고 분리된 정공은 에미터부(20)쪽으로 이동한다.Since the emitter portion 20 forms a p-n junction with the substrate 10 , unlike this embodiment, when the substrate 10 has an n-type conductivity type, the emitter portion 20 has a p-type conductivity type. . In this case, the separated electrons move toward the substrate 10 and the separated holes move toward the emitter unit 20 .

에미터부(20)가 n형의 도전성 타입을 가질 경우, 에미터부(20)는 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 기판(10)에 도핑하여 형성될 수 있고, 반대로 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물을 기판(10)에 도핑하여 형성될 수 있다.When the emitter part 20 has an n-type conductivity type, the emitter part 20 is doped with an impurity of a pentavalent element such as phosphorus (P), arsenic (As), antimony (Sb), etc. Conversely, in the case of having a p-type conductivity, the substrate 10 may be formed by doping impurities of a trivalent element such as boron (B), gallium (Ga), indium (In), or the like.

에미터부(20) 위에 실리콘 질화막(SiNx)이나 실리콘 산화막(SiOx) 등으로 이루어진 반사방지막(30)이 형성되어 있다. 반사방지막(30)은 태양전지로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양전지의 효율을 높인다.An anti-reflection film 30 made of a silicon nitride film (SiNx) or a silicon oxide film (SiOx) is formed on the emitter part 20 . The anti-reflection film 30 reduces the reflectivity of light incident on the solar cell and increases the selectivity of a specific wavelength region, thereby increasing the efficiency of the solar cell.

복수의 제1 전극(40)은 일부 에미터부(20) 위에 위치하여 에미터부(20)와 전기적으로 연결되어 있고, 서로 이격된 상태에서 정해진 방향으로 뻗어있다. 복수의 제1 전극(40)은 에미터부(20)쪽으로 이동한 전하(전자)를 수집하여 외부 장치로 출력한다.The plurality of first electrodes 40 are positioned on a part of the emitter part 20 , are electrically connected to the emitter part 20 , and extend in a predetermined direction while being spaced apart from each other. The plurality of first electrodes 40 collects charges (electrons) that have moved toward the emitter unit 20 and outputs them to an external device.

복수의 제1 전극(40)은 은(Ag)과 같은 도전성 물질을 함유하고 있지만, 은 대신, 니켈(Ni), 구리(Cu), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있으며, 이외의 다른 도전성 금속 물질을 포함할 수도 있다.The plurality of first electrodes 40 contain a conductive material such as silver (Ag), but instead of silver, nickel (Ni), copper (Cu), aluminum (Al), tin (Sn), zinc (Zn), At least one selected from the group consisting of indium (In), titanium (Ti), gold (Au), and combinations thereof may be included, and other conductive metal materials may be included.

제2 전극(50)은 실질적으로 기판(10)의 후면 전체에 형성되어 있다. 제2 전극(50)은 알루미늄(Al)과 같은 도전성 물질을 함유하고 있고, 기판(10)과 전기적으로 연결되어 있으며, 기판(10)쪽으로부터 이동하는 전하(정공)를 수집하여 외부 장치로 출력한다.The second electrode 50 is substantially formed on the entire rear surface of the substrate 10 . The second electrode 50 contains a conductive material such as aluminum (Al), is electrically connected to the substrate 10, collects charges (holes) moving from the substrate 10, and outputs it to an external device. do.

제2 전극(50)은 알루미늄(Al) 외에 니켈(Ni), 구리(Cu), 은(Ag), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 물질을 포함할 수 있고, 이외의 다른 도전성 물질을 포함할 수 있다.In addition to aluminum (Al), the second electrode 50 includes nickel (Ni), copper (Cu), silver (Ag), tin (Sn), zinc (Zn), indium (In), titanium (Ti), and gold (Au). ) and at least one conductive material selected from the group consisting of combinations thereof, and may include other conductive materials.

제2 전극(50)과 기판(10) 사이에 위치하는 후면전계부(60)는 기판(10)과 동일한 도전성 타입의 불순물이 기판(10)보다 고농도로 도핑된 영역, 예를 들면, P+ 영역이다.The rear electric field unit 60 positioned between the second electrode 50 and the substrate 10 is a region doped with impurities of the same conductivity type as that of the substrate 10 at a higher concentration than the substrate 10 , for example, a P+ region. to be.

후면전계부(60)는 기판(10)과 후면전계부(60)와의 불순물 농도 차이로 인해 형성된 전위 장벽으로 인해 기판(10) 후면쪽으로의 전자 이동을 방해함으로써 기판(10)의 후면 근처에서 전자와 정공이 재결합하여 소멸되는 것을 감소시킨다.The rear electric field unit 60 prevents electrons from moving toward the rear surface of the substrate 10 due to a potential barrier formed due to a difference in impurity concentration between the substrate 10 and the rear electric field unit 60, thereby preventing electrons from moving near the rear surface of the substrate 10. It reduces the recombination of and annihilation of holes.

제1 텍스처링 표면(12)의 표면적/실면적의 비율이 2 내지 25가 되도록 형성하거나, 요철(12a)의 수직 단면에 있어서 정점을 연결한 가상선의 길이(a)와 상기 가상선의 시점(SP)과 종점(FP)을 연결한 직선의 길이(b)의 비율(a/b)이 11 내지 13이 되도록 형성하기 위해, 본 발명은 건식 식각 공정, 바람직하게는 반응성 이온 식각법(reaction ion etching, RIE)을 이용한다.Formed so that the ratio of the surface area/actual area of the first texturing surface 12 is 2 to 25, or the length (a) of the imaginary line connecting the vertices in the vertical section of the unevenness 12a and the starting point (SP) of the imaginary line; In order to form the ratio (a/b) of the length (b) of the straight line connecting the end points (FP) to be 11 to 13, the present invention is a dry etching process, preferably a reactive ion etching (RIE) method. ) is used.

이하, 도 7a 내지 도 7c와 도 8을 참고로 하여 본 발명의 한 실시예에 따른 기판 텍스처링 방법을 설명한다.Hereinafter, a substrate texturing method according to an embodiment of the present invention will be described with reference to FIGS. 7A to 7C and FIG. 8 .

도 7a 내지 도 7c는 본 발명의 한 실시예에 따른 기판 텍스처링 방법을 순차적으로 나타낸 도면으로서, 본 실시예에 따른 기판 텍스처링 방법은 제1 식각 공정 내지 제4 식각 공정을 포함한다.7A to 7C are views sequentially illustrating a substrate texturing method according to an embodiment of the present invention. The substrate texturing method according to the present embodiment includes a first etching process to a fourth etching process.

본 실시예에 의하면, 제1 식각 공정 내지 제4 식각 공정은 반응성 이온 식각법(RIE)으로 이루어진다. 반응성 이온 식각법은 다결정 실리콘과 같이 결정 방향이 60%의 (111)면과 40%의 (110), (100) 방향을 갖는 불규칙적인 결정의 면 방위에 좌우되지 않으면서 미세한 요철을 균일하게 형성할 수 있으므로, 제1 텍스처링 표면(12)의 요철(12a)들을 효과적으로 형성할 수 있다.According to the present embodiment, the first to fourth etching processes are performed by reactive ion etching (RIE). Reactive ion etching, like polycrystalline silicon, forms fine irregularities uniformly without being influenced by the plane orientation of irregular crystals having 60% (111) plane and 40% (110), (100) orientation. Therefore, it is possible to effectively form the irregularities 12a of the first texturing surface 12 .

제1 식각 공정 내지 제4 식각 공정은 도 8에 도시한 건식 식각 장치에 의해 진행된다. 건식 식각 장치는 01 내지 05mTorr의 압력으로 유지되는 챔버(110)를 구비하며, 챔버(110)의 내부에 설치된 전극(120)에는 35kW 내지 55Kw의 RF 파워(130)가 인가된다. 그리고 제1 식각 공정 내지 제4 식각 공정을 진행하는데 소요되는 전체 공정 시간은 5분(min) 이내이며, 샤워 헤드(140)와 기판(10) 사이의 간격은 10㎜ 내지 30㎜이다.The first etching process to the fourth etching process are performed by the dry etching apparatus shown in FIG. 8 . The dry etching apparatus includes a chamber 110 maintained at a pressure of 01 to 05 mTorr, and an RF power 130 of 35 kW to 55 Kw is applied to the electrode 120 installed inside the chamber 110 . In addition, the total process time required to perform the first to fourth etching processes is within 5 minutes (min), and the interval between the shower head 140 and the substrate 10 is 10 mm to 30 mm.

도 8에서, 미설명 도면부호 150, 160 및 170은 유량 조정기, 압력 조정기, 진공 펌프를 각각 나타낸다.In FIG. 8 , reference numerals 150, 160 and 170 denote a flow regulator, a pressure regulator, and a vacuum pump, respectively.

본 실시예에 따른 텍스처링 방법을 보다 구체적으로 설명하면, 도 7a에 도시한 것처럼, 제1 식각 가스를 이용한 제1 식각 공정을 이용하여 기판(10)의 수광면을 식각함으로써, 기판(10)의 표면에 제1 크기의 요철(12aa)들을 형성한다.To describe the texturing method according to the present embodiment in more detail, as shown in FIG. 7A , by etching the light-receiving surface of the substrate 10 using a first etching process using a first etching gas, the Concavities and convexities 12aa of the first size are formed on the surface.

이때, 기판(10)은 p형 또는 n형의 다결정 실리콘으로 이루어질 수 있지만, 이에 한정되지 않고, 단결정 또는 비정질 실리콘일 수도 있다.In this case, the substrate 10 may be made of p-type or n-type polycrystalline silicon, but is not limited thereto, and may be single crystal or amorphous silicon.

그리고, 기판(10)의 수광면에는 알칼리 또는 산 식각액에 의한 표면 손상 식각(surface damage etch, SDE)에 의해 제2 텍스처링 표면(도 3의 14 참조)이 형성되어 있다.A second texturing surface (see 14 of FIG. 3 ) is formed on the light-receiving surface of the substrate 10 by surface damage etch (SDE) using an alkali or acid etchant.

제1 식각 공정은 제1 크기의 요철(12aa)들을 형성하기 위한 것으로, 제1 식각 공정을 진행하기 위해, 챔버(110)의 전극(120) 위에 기판(10)을 위치시킨다. 전극(120)에 기판(10)을 위치시킨 후, 플루오린계 가스와 산소 가스의 혼합 가스, 예컨대 제1 식각 가스(SF6/O2)를 챔버(110)에 도입한다. 이때, 제1 식각 가스는 유량 조정기(150)에 의해 05slm 내지 15slm의 유량으로 도입하며, SF6와 O2가 1:1의 비율로 혼합된 가스를 사용한다.The first etching process is for forming the irregularities 12aa of the first size. In order to perform the first etching process, the substrate 10 is positioned on the electrode 120 of the chamber 110 . After positioning the substrate 10 on the electrode 120 , a mixed gas of a fluorine-based gas and an oxygen gas, for example, a first etching gas (SF6/O2) is introduced into the chamber 110 . In this case, the first etching gas is introduced at a flow rate of 05 slm to 15 slm by the flow controller 150 , and a gas in which SF6 and O2 are mixed in a 1:1 ratio is used.

그런 다음, 전극(120)에 35kW 내지 55Kw의 RF 파워(130)를 인가하여 플라즈마를 발생시킴으로써 제1 식각 공정을 진행한다.Then, a first etching process is performed by applying an RF power 130 of 35 kW to 55 Kw to the electrode 120 to generate plasma.

제1 식각 공정을 진행하면, 제1 식각 가스(SF6/O2) 중 플루오린계 가스(SF6)는 실리콘(Si) 원자간 결합 거리보다 짧은 이온 반경을 갖고 있어 결정의 면 방위에 무관하게 실리콘 원자의 결합을 용이하게 끊을 수 있고, 이로 인해, 실리콘(Si)의 식각이 용이하다.When the first etching process is performed, the fluorine-based gas (SF6) among the first etching gases (SF6/O2) has an ionic radius shorter than the bonding distance between silicon (Si) atoms, so that The bond can be easily broken, and thus, the silicon (Si) is easily etched.

반면, 산소 가스(O2)는 산소 입자가 부착된 부분의 식각 동작을 방해하는 마스크(mask) 역할을 수행한다. 즉, 산소 가스(O2)는 실리콘(Si)의 식각 동작을 방해한다.On the other hand, the oxygen gas (O2) serves as a mask that prevents the etching operation of the portion to which the oxygen particles are attached. That is, oxygen gas (O2) interferes with the etching operation of silicon (Si).

이처럼, 플루오린계 가스(SF6)와 산소 가스(O2)를 혼합한 제1 식각 가스(SF6/O2)를 이용하여 기판(10)의 제2 텍스처링 표면(도 3의 14 참조)을 식각하면 플루오린계 가스(SF6)와 산소 가스(O2)의 서로 다른 식각 특성으로 인해 기판(10)의 제2 텍스처링 표면(도 3의 14 참조)에 제1 크기의 요철(12aa)들이 형성된다.As such, when the second texturing surface (see 14 of FIG. 3 ) of the substrate 10 is etched using the first etching gas (SF6/O2) mixed with the fluorine-based gas (SF6) and the oxygen gas (O2), the fluorine-based gas (see 14 of FIG. 3 ) is etched. Due to the different etching characteristics of the gas (SF6) and the oxygen gas (O2), the first size irregularities 12aa are formed on the second texturing surface (see 14 of FIG. 3 ) of the substrate 10 .

이때, 플루오린계 가스(SF6)와 산소 가스(O2)에 의해 형성된 요철(12aa)의 최대 크기(폭과 높이)는 약 300㎚ 내지 800㎚의 크기를 갖는다.At this time, the maximum size (width and height) of the unevenness 12aa formed by the fluorine-based gas (SF6) and the oxygen gas (O2) has a size of about 300 nm to 800 nm.

이처럼, 제1 식각 가스(SF6/O2)에 의해 제1 크기의 요철(12aa)들이 형성될 때, 도 7a에 도시한 것처럼, 요철(12aa)의 표면에는 산소(O2)와의 화학 반응에 의해 생성된 산화물이 잔류물(residue)(16)로 존재한다.As such, when the irregularities 12aa of the first size are formed by the first etching gas (SF6/O2), as shown in FIG. 7A , the surface of the irregularities 12aa is generated by a chemical reaction with oxygen (O2). The oxidized oxide is present as a residue (16).

제1 식각 공정을 진행한 다음에는 제2 식각 공정을 진행한다. 제2 식각 공정은 제1 크기의 요철(12aa)들을 건식 식각함으로써 상기 제1 크기의 요철(12aa)들을 제1 크기보다 작은 제2 크기의 요철(12a)들로 변화시키기 위한 것으로, 플루오린계 가스(SF6), 염소계 가스(Cl2) 및 산소 가스(O2)가 혼합된 제2 식각 가스(SF6/Cl2/O2)를 챔버(110)의 내부로 도입하여 제1 크기의 요철(12aa)들을 한번 더 식각한다.After the first etching process is performed, a second etching process is performed. The second etching process is to change the irregularities 12aa of the first size into irregularities 12a of a second size smaller than the first size by dry etching the irregularities 12aa of the first size. (SF6), chlorine-based gas (Cl2), and oxygen gas (O2) by introducing the second etching gas (SF6 / Cl2 / O2) mixed into the interior of the chamber 110 to the first size of the irregularities (12aa) once more Etch.

이때, 제2 식각 가스를 구성하는 SF6와 Cl2 및 O2는 1:4~8:1~3의 비율로 혼합하는 것이 바람직하다. 제2 식각가스를 이용하여 제1 크기의 요철(12aa)들을 식각하면, 도 7b에 도시한 바와 같이 상기 제1 크기에 비해 작은 제2 크기의 요철(12a)들이 형성된다.At this time, it is preferable to mix SF6, Cl2, and O2 constituting the second etching gas in a ratio of 1:4 to 8:1 to 3. When the irregularities 12aa of the first size are etched using the second etching gas, as shown in FIG. 7B , irregularities 12a of the second size smaller than the first size are formed.

제2 크기의 요철(12a)들은 도 2에 도시한 바와 같이 200㎚ 내지 500㎚의 크기, 즉 폭(w) 및 높이(h)를 가지며, 도 3에 도시한 바와 같이 제2 크기의 요철(12a)들의 수직 단면에 있어서 정점을 연결한 가상선의 길이(a)와 상기 가상선의 시점과 종점을 연결한 직선의 길이(b)의 비율(a/b)은 11 내지 13이다.The irregularities 12a of the second size have a size of 200 nm to 500 nm, that is, a width w and a height h, as shown in FIG. 2, and as shown in FIG. 3, the irregularities ( 12a), the ratio (a/b) of the length (a) of the imaginary line connecting the vertices and the length (b) of the straight line connecting the start and end points of the imaginary line is 11 to 13 in the vertical section.

그리고 제2 크기의 요철(12a)들이 형성된 텍스처링 표면의 표면적/실면적의 비율은 2 내지 25에 포함된다. 이러한 구성의 제1 텍스처링 표면은 7% 내지 10%의 반사도로 빛을 반사하게 되므로, 태양전지의 변환 효율을 개선할 수 있다.In addition, the ratio of the surface area/actual area of the texturing surface on which the concavities and convexities 12a of the second size are formed is included in the range of 2 to 25. Since the first texturing surface having this configuration reflects light with a reflectivity of 7% to 10%, it is possible to improve the conversion efficiency of the solar cell.

1차 식각 가스와 마찬가지로 2차 식각 가스에도 산소 가스(O2)가 함유되어 있으므로, 2차 식각 공정 후에도 제2 크기의 요철(12a)의 표면에는 잔류물(16)이 남아있다.Since oxygen gas (O2) is contained in the secondary etching gas as in the first etching gas, a residue 16 remains on the surface of the unevenness 12a having the second size even after the second etching process.

2차 식각 공정이 완료되면 3차 식각 공정을 진행한다. 3차 식각 공정은 제2 크기의 요철(12a)들의 형상을 유지한 상태에서 기판(10)의 표면에 남아 있는 잔류물(16)을 제거하기 위한 것으로, 플루오린계 가스(SF6)와 염소계 가스(Cl2)가 혼합된 제3 식각 가스(SF6/Cl2)를 챔버(110)의 내부로 도입하여 식각을 진행한다.When the secondary etching process is completed, a third etching process is performed. The third etching process is to remove the residue 16 remaining on the surface of the substrate 10 while maintaining the shapes of the irregularities 12a of the second size, and the fluorine-based gas (SF6) and the chlorine-based gas ( A third etching gas (SF6/Cl2) mixed with Cl2) is introduced into the chamber 110 to perform etching.

제3 식각 공정을 진행하면, 도 7c에 도시한 것처럼, 기판(10)의 표면에 남아 있던 잔류물이 제거된다. 이때, 요철(12a)의 형상은 유지되고, 단지 요철(12a) 표면에 남아있는 잔류물만 제거되므로 제2 크기의 요철(12a)들은 크기에 있어서 큰 변화가 없다.When the third etching process is performed, as shown in FIG. 7C , the residue remaining on the surface of the substrate 10 is removed. At this time, since the shape of the unevenness 12a is maintained and only the residue remaining on the surface of the unevenness 12a is removed, the unevenness 12a of the second size does not have a large change in size.

제3 식각 공정이 완료되면 계속하여 제4 식각 공정을 진행한다. 제4 식각 공정은 제2 크기의 요철(12a)들의 형상을 유지한 상태에서 상기 제2 크기의 요철(12a)들의 표면 손상 부위를 제거하기 위한 것으로, 플루오린계 가스(SF6)를 제4 식각 가스로 사용한다.When the third etching process is completed, a fourth etching process is continuously performed. The fourth etching process is to remove a surface damaged portion of the irregularities 12a of the second size while maintaining the shapes of the irregularities 12a of the second size, and a fluorine-based gas (SF6) is used as a fourth etching gas. use it as

제4 식각 가스를 이용하여 제4 식각 공정을 진행하면, 플라즈마에 함유된 이온들로 인한 손상 부분이 제거되며, 기판(10)의 제1 텍스처링 표면(12)이 완성된다.When the fourth etching process is performed using the fourth etching gas, damaged portions due to ions contained in plasma are removed, and the first texturing surface 12 of the substrate 10 is completed.

이처럼, 손상 부분을 제거하기 위한 제4 식각 공정에서는 챔버(110)에 인가되는 RF 파워의 크기를 이전 식각 공정 때 인가하는 RF 파워의 크기에 비해 감소시켜 이온 에너지의 크기를 감소시킴으로써 기판(10) 표면에서의 물리적인 충돌 크기를 줄여 제1 텍스처링 표면(12)에 손상 부분이 발생하는 것을 방지하는 것이 바람직하다.As such, in the fourth etching process for removing the damaged portion, the magnitude of the RF power applied to the chamber 110 is reduced compared to the magnitude of the RF power applied during the previous etching process, thereby reducing the magnitude of the ion energy to the substrate 10 . It is desirable to reduce the magnitude of the physical impact on the surface to prevent damage to the first texturing surface 12 from occurring.

이상에서 설명한 바와 같이, 제1 식각 공정 내지 제4 식각 공정이 식각 가스만을 변경하는 동일한 식각법, 즉, 반응성 이온 식각법으로 이루어지므로, 식각법을 변경할 필요가 없어 공정 속도가 향상된다.As described above, since the first etching process to the fourth etching process are performed by the same etching method in which only the etching gas is changed, that is, the reactive ion etching method, there is no need to change the etching method, and thus the process speed is improved.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improved forms of the present invention are also provided by those skilled in the art using the basic concept of the present invention as defined in the following claims. is within the scope of the right.

10: 기판 12: 제1 텍스처링 표면
14: 제2 텍스처링 표면 20: 에미터부
30: 반사방지막 40: 제1 전극
50: 제2 전극 60: 후면전계부
110: 챔버 120: RF 전극
130: RF 파워 140: 샤워 헤드
150: 유량 조정기 160: 압력 조정기
170: 진공 펌프10: substrate 12: first texturing surface
14: second texturing surface 20: emitter portion
30: anti-reflection film 40: first electrode
50: second electrode 60: rear electric field unit
110: chamber 120: RF electrode
130: RF power 140: shower head
150: flow regulator 160: pressure regulator
170: vacuum pump

Claims (24)

제1 도전성 타입의 기판; 및
상기 기판의 수광면 쪽에 형성되며, 복수의 미세한 요철을 포함하는 제1 텍스처링 표면을 포함하며,
상기 요철의 크기는 200㎚ 내지 500㎚이고,
상기 요철들의 수직 단면에 있어서 정점을 연결한 가상선의 길이(a)와 상기 가상선의 시점과 종점을 연결한 직선의 길이(b)의 비율(a/b)이 11 내지 13이고,
단위 면적 내의 상기 제1 텍스처링 표면의 표면적/실면적의 비율이 2 내지 25인 태양전지.a substrate of a first conductivity type; and
It is formed on the light-receiving surface side of the substrate and includes a first texturing surface including a plurality of fine irregularities,
The size of the unevenness is 200 nm to 500 nm,
The ratio (a/b) of the length (a) of the imaginary line connecting the vertices and the length (b) of the straight line connecting the start and end points of the imaginary line in the vertical cross section of the irregularities is 11 to 13,
A solar cell wherein a ratio of a surface area/actual area of the first texturing surface in a unit area is 2 to 25. 제1항에서,
상기 크기는 상기 요철의 폭 및 높이를 포함하는 태양전지.In claim 1,
The size of the solar cell includes the width and height of the unevenness. 제1항에서,
상기 비율(a/b)은 3개 이상의 요철들에 대해 측정된 값으로 이루어지는 태양전지.In claim 1,
The ratio (a/b) is a solar cell comprising a value measured for three or more irregularities. 제1항에서,
상기 제1 텍스처링 표면의 빛의 반사도는 7% 내지 10%인 태양전지.In claim 1,
The light reflectivity of the first texturing surface is 7% to 10% of the solar cell. 제4항에서,
상기 빛의 반사도는 상기 비율(a/b)이 커질수록 감소하고, 상기 비율(a/b)이 작아질수록 증가하는 태양전지.In claim 4,
The light reflectivity decreases as the ratio (a/b) increases, and increases as the ratio (a/b) decreases. 제1항에서,
상기 단위 면적이 10㎛×10㎛인 것을 특징으로 하는 태양전지.In claim 1,
The solar cell, characterized in that the unit area is 10㎛ × 10㎛. 제1항에서,
상기 제1 텍스처링 표면은 제2 텍스처링 표면 위에 위치하는 태양전지.In claim 1,
wherein the first texturing surface is located above the second texturing surface. 제7항에서,
상기 제2 텍스처링 표면은 상기 제1 텍스처링 표면에 형성된 상기 요철보다 큰 크기의 요철들을 포함하는 태양전지.In claim 7,
The second texturing surface includes irregularities having a size larger than the irregularities formed on the first texturing surface. 제1항에서,
상기 제1 텍스처링 표면 위에 위치하는 제2 도전성 타입의 에미터부;
상기 에미터부 위에 위치하며, 상기 에미터부와 전기적으로 연결되는 복수의 제1 전극; 및
상기 에미터부 위에 위치하며, 상기 제1 전극과 교차하는 방향으로 형성되는 적어도 하나의 제1 집전부를 더 포함하는 태양전지.In claim 1,
an emitter portion of a second conductivity type located over the first texturing surface;
a plurality of first electrodes positioned on the emitter part and electrically connected to the emitter part; and
The solar cell further comprising at least one first current collector positioned on the emitter part and formed in a direction crossing the first electrode. 제10항에서,
상기 제1 전극 및 제1 집전부가 형성되지 않은 영역의 상기 에미터부 위에 위치하는 반사방지막을 더 포함하는 태양 전지.In claim 10,
The solar cell further comprising an anti-reflection film positioned on the emitter portion of the region where the first electrode and the first current collector are not formed. 태양전지용 기판의 텍스처링 방법으로서,
제1 식각 가스를 이용한 제1 식각 공정을 실시하여 상기 기판의 한 표면을 건식 식각함으로써 상기 표면에 제1 크기의 요철들을 형성하는 단계;
제2 식각 가스를 이용한 제2 식각 공정을 실시하여 상기 제1 크기의 요철들을 건식 식각함으로써 상기 제1 크기의 요철들을 상기 제1 크기보다 작은 제2 크기의 요철들로 변화시키는 단계;
제3 식각 가스를 이용한 제3 식각 공정을 실시하여 상기 기판의 표면을 건식 식각함으로써 상기 제2 크기의 요철들의 형상을 유지한 상태에서 상기 기판의 표면에 위치하는 잔류물을 제거하는 단계; 및
제4 식각 가스를 이용한 제4 식각 공정을 실시하여 상기 제2 크기의 요철들을 식각함으로써 상기 제2 크기의 요철들의 형상을 유지한 상태에서 상기 제2 크기의 요철들의 표면 손상 부위를 제거하여 제1 텍스처링 표면을 형성하는 단계를 포함하고,
상기 제2 크기의 요철들은 200㎚ 내지 500㎚의 폭 및 높이를 각각 가지며, 상기 제2 요철들의 수직 단면에 있어서 정점을 연결한 가상선의 길이(a)와 상기 가상선의 시점과 종점을 연결한 직선의 길이(b)의 비율(a/b)이 11내지 13이며,
단위 면적 내의 상기 제1 텍스처링 표면의 표면적/실면적의 비율이 2 내지 25인 태양전지용 기판의 텍스처링 방법.A method for texturing a substrate for a solar cell, comprising:
performing a first etching process using a first etching gas to dry-etch one surface of the substrate to form irregularities of a first size on the surface;
changing the irregularities of the first size into irregularities of a second size smaller than the first size by dry etching the irregularities of the first size by performing a second etching process using a second etching gas;
removing residues located on the surface of the substrate while maintaining the shapes of the irregularities of the second size by dry etching the surface of the substrate by performing a third etching process using a third etching gas; and
By performing a fourth etching process using a fourth etching gas to etch the irregularities of the second size, the surface damaged portions of the irregularities of the second size are removed while the shapes of the irregularities of the second size are maintained. forming a texturing surface;
The irregularities of the second size have a width and a height of 200 nm to 500 nm, respectively, and in the vertical cross section of the second irregularities, a length (a) of an imaginary line connecting vertices and a straight line connecting the start and end points of the imaginary line The ratio (a / b) of the length (b) of 11 to 13,
A method for texturing a substrate for a solar cell, wherein a ratio of a surface area/actual area of the first texturing surface within a unit area is 2 to 25. 제11항에서,
상기 제1 식각 공정 내지 제4 식각 공정은 챔버가 01 내지 05mTorr의 압력으로 유지되고, 식각 가스가 05slm내지 15slm의 유량으로 도입되며, 33kW 내지 55kW의 RF 파워가 인가되는 조건 하에서 실시되는 태양전지용기판의 텍스처링 방법.In claim 11,
In the first to fourth etching processes, the chamber is maintained at a pressure of 01 to 05 mTorr, an etching gas is introduced at a flow rate of 05 slm to 15 slm, and an RF power of 33 kW to 55 kW is applied. of texturing methods. 제11항에서,
상기 제1 식각 가스는 플루오린계 가스와 산소 가스의 혼합 가스인 태양전지용 기판의 텍스처링 방법.In claim 11,
The first etching gas is a texturing method of a substrate for a solar cell, wherein the gas is a mixture of a fluorine-based gas and an oxygen gas. 제14항에서,
상기 제1 식각 가스는 SF6/O2 가스로 이루어지는 태양전지용 기판의 텍스처링 방법.15. In claim 14,
The first etching gas is a texturing method for a solar cell substrate made of SF6/O2 gas. 제14항에서,
상기 SF6와 O2는 1:1의 비율로 혼합되는 태양전지용 기판의 텍스처링 방법.15. In claim 14,
The texturing method of the solar cell substrate in which the SF6 and O2 are mixed in a ratio of 1:1. 제12항에서,
상기 제2 식각 가스는 플루오린계 가스, 염소계 가스 및 산소 가스의 혼합 가스인 태양전지용 기판의 텍스처링 방법.In claim 12,
The second etching gas is a texturing method of a substrate for a solar cell, wherein the gas is a mixture of a fluorine-based gas, a chlorine-based gas, and an oxygen gas. 제16항에서,
상기 제2 식각 가스는 SF6/Cl2/O2 가스로 이루어지는 태양전지용 기판의 텍스처링 방법.17. In claim 16,
The second etching gas is a texturing method for a solar cell substrate made of SF6/Cl2/O2 gas. 제18항에서,
상기 SF6와 Cl2 및 O2는 1:4~8:1~3의 비율로 혼합되는 태양전지용 기판의 텍스처링 방법.In claim 18,
The SF6, Cl2 and O2 texturing method of a substrate for a solar cell is mixed in a ratio of 1:4-8:1-3. 제11항에서,
상기 제3 식각 가스는 플루오린계 가스 및 염소계 가스의 혼합 가스인 태양전지용 기판의 텍스처링 방법.In claim 11,
The third etching gas is a texturing method of a substrate for a solar cell, wherein the gas is a mixture of a fluorine-based gas and a chlorine-based gas. 제19항에서,
상기 제3 식각 가스는 SF6/Cl2 가스로 이루어지는 태양전지용 기판의 텍스처링 방법.In paragraph 19,
The third etching gas is a texturing method for a solar cell substrate made of SF6/Cl2 gas. 제11항에서,
상기 제4 식각 가스는 플루오린계 가스인 태양전지용 기판의 텍스처링 방법.In claim 11,
The fourth etching gas is a method of texturing a substrate for a solar cell that is a fluorine-based gas. 제21항에서,
상기 제4 식각 가스는 SF6로 이루어지는 태양전지용 기판의 텍스처링 방법.In claim 21,
The fourth etching gas is a texturing method for a solar cell substrate made of SF6. 제11항에서,
상기 제1 텍스처링 표면은 제2 텍스처링 표면 위에 위치하며, 상기 제2 텍스처링 표면은 알칼리 또는 산을 이용하여 상기 기판의 한 표면을 습식 식각하는 것에 따라 형성하는 태양전지용 기판의 텍스처링 방법.In claim 11,
The first texturing surface is positioned on the second texturing surface, and the second texturing surface is formed by wet etching one surface of the substrate using an alkali or acid. 제12항에서,
상기 제1 식각 공정 내지 제4 식각 공정은 반응성 이온 식각법(RIE)에 의해 이루어지는 태양전지용 기판의 텍스처링 방법.In claim 12,
The first to fourth etching processes are a method of texturing a substrate for a solar cell formed by reactive ion etching (RIE).
KR1020210007546A 2021-01-19 2021-01-19 Efficient solar power generation substrate texturing KR20220105020A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210007546A KR20220105020A (en) 2021-01-19 2021-01-19 Efficient solar power generation substrate texturing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210007546A KR20220105020A (en) 2021-01-19 2021-01-19 Efficient solar power generation substrate texturing

Publications (1)

Publication Number Publication Date
KR20220105020A true KR20220105020A (en) 2022-07-26

Family

ID=82609755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210007546A KR20220105020A (en) 2021-01-19 2021-01-19 Efficient solar power generation substrate texturing

Country Status (1)

Country Link
KR (1) KR20220105020A (en)

Similar Documents

Publication Publication Date Title
KR101665722B1 (en) Solar cell and manufacturing method thereof
KR101661768B1 (en) Solar cell and manufacturing method thereof
KR101729304B1 (en) Solar cell and method for manufacturing the same
JP2004235274A (en) Polycrystalline silicon substrate and method of roughing its surface
KR101254565B1 (en) Method for texturing substrate for solar cell and mehtod for manufacturing solar cell
JP5813204B2 (en) Manufacturing method of solar cell
US9997647B2 (en) Solar cells and manufacturing method thereof
US9761749B2 (en) Photoelectric conversion device
JP2014045187A (en) Method for manufacturing solar cell
JP2004064028A (en) Solar cell and method of manufacturing the same
US20150214393A1 (en) Solar cell and manufacturing method therefor
JP5408022B2 (en) Solar cell and manufacturing method thereof
KR101714779B1 (en) Solar cell and manufacturing method thereof
KR101891336B1 (en) Solar cell and manufacturing method thereof
KR20220105020A (en) Efficient solar power generation substrate texturing
KR101621564B1 (en) Solar cell and method for texturing substrate for solar cell
KR101680384B1 (en) Method for manufacturing solar cell
KR101661364B1 (en) Method for manufacturing solar cell
KR101708242B1 (en) Solar cell and manufacturing method thereof
KR101752404B1 (en) Solar cell and method for manufacturing the same
KR20120037121A (en) Method for manufacturing solar cell
KR101322626B1 (en) Solar cell and manufacturing method thereof
KR20120082664A (en) Method for manufacturing solar cell
KR20120020824A (en) Method for texturing substrate for solar cell
KR20140099980A (en) Solar cell and method for manufacturing the same