KR20220099494A - 웨이퍼 표면에 솔더를 인쇄하는 방법 및 그 시스템 - Google Patents

웨이퍼 표면에 솔더를 인쇄하는 방법 및 그 시스템 Download PDF

Info

Publication number
KR20220099494A
KR20220099494A KR1020220000828A KR20220000828A KR20220099494A KR 20220099494 A KR20220099494 A KR 20220099494A KR 1020220000828 A KR1020220000828 A KR 1020220000828A KR 20220000828 A KR20220000828 A KR 20220000828A KR 20220099494 A KR20220099494 A KR 20220099494A
Authority
KR
South Korea
Prior art keywords
solder
wafer
printing
defluxing
wafer surface
Prior art date
Application number
KR1020220000828A
Other languages
English (en)
Inventor
분 셍 테오
Original Assignee
이나리 테크놀로지 에스디엔 비에이치디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이나리 테크놀로지 에스디엔 비에이치디 filed Critical 이나리 테크놀로지 에스디엔 비에이치디
Publication of KR20220099494A publication Critical patent/KR20220099494A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41F—PRINTING MACHINES OR PRESSES
    • B41F15/00—Screen printers
    • B41F15/08—Machines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41F—PRINTING MACHINES OR PRESSES
    • B41F15/00—Screen printers
    • B41F15/14—Details
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41F—PRINTING MACHINES OR PRESSES
    • B41F35/00—Cleaning arrangements or devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M1/00—Inking and printing with a printer's forme
    • B41M1/12—Stencil printing; Silk-screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41P—INDEXING SCHEME RELATING TO PRINTING, LINING MACHINES, TYPEWRITERS, AND TO STAMPS
    • B41P2215/00—Screen printing machines
    • B41P2215/10—Screen printing machines characterised by their constructional features
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41P—INDEXING SCHEME RELATING TO PRINTING, LINING MACHINES, TYPEWRITERS, AND TO STAMPS
    • B41P2215/00—Screen printing machines
    • B41P2215/50—Screen printing machines for particular purposes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41P—INDEXING SCHEME RELATING TO PRINTING, LINING MACHINES, TYPEWRITERS, AND TO STAMPS
    • B41P2235/00—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332—Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/117—Manufacturing methods involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1181—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7515—Means for applying permanent coating, e.g. in-situ coating
    • H01L2224/75161—Means for screen printing, e.g. roller, squeegee, screen stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/81911—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 웨이퍼(101) 표면에 솔더를 인쇄하는 방법에 대한 것으로서, 웨이퍼(101) 상에 솔더 페이스트(102)를 증착하는 단계,웨이퍼(101) 상에 솔더 범프(103)를 형성하기 위해 증착된 솔더 페이스트(102)에 인라인 리플로우 프로세스를 적용하는 단계, 및 리플로우된 솔더 범프(103)를 세정하는 단계를 포함한다.
솔더를 웨이퍼(101)에 인쇄하는 방법은, 웨이퍼 솔더 프린터(1)와 인라인 리플로우 수단(2) 및 디플럭싱 수단(3)을 포함하는 시스템을 기반으로 하며, 여기서 각 단계는 스테이징 프로세스 제어를 통해 최적화된 파라미터를 갖는다.

Description

웨이퍼 표면에 솔더를 인쇄하는 방법 및 그 시스템{A METHOD FOR PRINTING SOLDER ONTO A WAFER AND SYSTEM THEREOF}
본 발명은 웨이퍼 표면에 솔더를 인쇄하는 방법에 대한 것으로서, 특히 미리 정해진 시간동안에 실질적으로 높은 수율을 달성하기 위하여 함께 채용된 스테이징 프로세스 제어에서 최적화된 파라미터를 사용하여 웨이퍼 표면에 솔더를 인쇄하는 방법에 대한 것이다.
미국 특허 US5996488A는 전자 소스용 기판을 제조하는 방법을 개시하고 있으며, 기판은 복수의 전자 방출 소자를 포함하고, 각각은 한 쌍의 대향 전극을 포함하며, 복수의 전자 방출 소자는 기판 상에 배열된다. 그 방법은 전극의 패턴에 대응하는 함몰부를 갖고 오목한 부분에 잉크가 채워진 음각판을 준비하는 단계, 잉크가 함몰부 내부에서 블랭킷 표면으로 전사되도록 음각판에 블랭킷을 가압하는 단계 및 잉크가 블랭킷으로부터 기판으로 전사되어 그 위에 전극 패턴을 형성하도록 블랭킷을 기판과 접촉시키는 단계를 포함한다.
또 다른 미국 특허 US6443059B1는, 다수의 칩과 칩을 덮는 패시베이션층을 가지며 본딩 패드 위에 다수의 UBM(Under Bump Metal) 구조가 형성된 웨이퍼를 제공하는 단계; 범프가 후속적으로 형성되어야 하는 칩 상의 위치를 정의하는 복수의 제1 개구를 갖는 패턴층을 웨이퍼 표면에 형성하는 단계; 캐리어 상에 장착되는 장착 지지 수단을 제공하고, 장착 지지 수단이 웨이퍼 크기의 제2 개구를 갖고, 캐리어의 웨이퍼 장착 위치가 제2 개구을 통해 노출되도록 열리는 웨이퍼 장착 위치를 갖는 캐리어를 제공하는 단계; 장착 지지 수단의 제2 개구를 통해 캐리어 상에 웨이퍼를 장착하는 단계; 및 제1 개구를 솔더 페이스트로 채우는 단계를 포함하는 솔더 스크린 인쇄 프로세스를 인용한다.
본 발명의 목적은 미리 정해진 시간동안에 실질적으로 높은 수율을 달성하기 위해 최적화된 파라미터를 갖는 스테이징 프로세스 제어를 제공하는 것이다. 또한 웨이퍼 솔더 프린팅 공정 프로세스의 모든 단계에서 반도체 제품 제조의 효율성과 생산성을 높일 수 있는 최적화된 매개변수를 제공하는 것을 목적으로 한다.
본 발명의 일 형태에 의한 웨이퍼 표면에 솔더를 인쇄하는 방법은, 웨이퍼 솔더 프린터에 의해 웨이퍼 상에 솔더 페이스트를 증착하는 단계, 웨이퍼 상에 솔더 범프를 형성하기 위하여 인라인 리플로우 수단에 의해 증착된 솔더 페이스트에 인라인 리플로우 공정을 적용하는 단계, 및 디플럭싱 수단에 의해 리플로우된 솔더 범프를 세척하는 단계를 포함하며, 각 단계는 스테이징 프로세스 제어에 의해 최적화된 파라미터를 가지는 것을 특징으로 한다.
바람직하게는, 상기 방법이 솔더 범프를 검사하는 단계를 더 포함한다.
바람직하게는, 상기 스테이징 공정 제어가 실질적으로 7시간의 최대 작동 시간 내에 실질적으로 99% 내지 99.5%의 목표 수율을 달성하기 위해 사용된다.
바람직하게는, 상기 웨이퍼 솔더 프린터가 실질적으로 30mm/s 내지 40mm/s의 속도 범위에서 솔더 페이스트를 증착한다.
바람직하게는, 상기 웨이퍼 솔더 프린터가 증착된 솔더 페이스트 상에 실질적으로 6kg 내지 8kg 범위의 압력을 가하기 위해 스퀴지를 사용한다.
바람직하게는, 상기 솔더 범프의 세정이 디플럭싱 수단을 사용하여 수행된다.
바람직하게는, 세정하는 동안 웨이퍼는 미리 결정된 간격으로 디플럭싱 수단에 로딩된다.
바람직하게는, 디플럭싱 수단은 실질적으로 50℃ 내지 120℃의 온도 범위에서 동작한다.
바람직하게는, 상기 솔더 범프가 3차원 자동 광학 검사(AOI) 수단을 사용하여 X-선 수단에 의해 검사된다.
본 발명의 다른 형태에 의한 웨이퍼 표면에 솔더를 인쇄하기 위한 시스템은, 웨이퍼 상에 솔더 페이스트를 증착하는 웨이퍼 솔더 프린터, 웨이퍼 상에 솔더 범프를 형성하도록 증착된 솔더 페이스트에 인라인 리플로우 공정을 적용하기 위한 인라인 리플로우 수단, 및 솔더 범프를 세정하기 위한 디플럭싱 수단을 포함하며, 시스템은 스테이징 프로세스 제어를 통해 최적화된 매개변수를 사용하여 전술한 방법을 실행하는 것을 특징으로 한다.
바람직하게는, 상기 스테이징 공정 제어가 실질적으로 7시간의 최대 작동 시간 내에 실질적으로 99% 내지 99.5%의 목표 수율을 달성하기 위해 사용된다.
바람직하게는, 상기 솔더 범프가 3차원 자동 광학 검사(AOI) 수단과 X-선 수단에 의해 검사된다.
본 기술 분야의 당업자는 본 발명이 목적을 수행하고 언급된 목적과 이익뿐만 아니라 내제된 것들을 얻을 수 있도록 적용되어 있다는 것을 쉽게 이해할 것이다. 본 명세서에 기술된 실시예는 본 발명의 범위를 제한하지 않는다.
본 발명의 이해를 용이하게 하기 위한 목적으로, 첨부된 도면에 본 발명의 바람직한 실시예가 예시되어 있으며, 하기의 설명과 관련하여 고려될 때 본 발명, 본 발명의 구성 및 작동, 그리고 그 다수의 이점을 쉽게 이해하고 평가될 것이다.
도 1은 웨이퍼에 솔더를 인쇄하는 방법을 나타내는 블록도이다.
도 2는 웨이퍼 상에 솔더를 인쇄하는 방법의 예시적인 실시예를 도시한다.
도 3은 웨이퍼 상에 솔더 페이스트를 증착하는 예시적인 실시예를 도시한다.
이하, 첨부된 설명 및 도면을 참조하여 본 발명의 바람직한 실시예에 따라 본 발명을 설명한다. 그러나, 본 발명의 바람직한 실시예에 대한 설명으로 제한하는 것은 단지 본 발명의 논의를 용이하게 하기 위한 것이며, 당업자는 첨부된 청구범위의 범위를 벗어나지 않고 다양한 수정을 고안할 수 있다.
본 발명은 이제 도면을 참조하여 예를 들어 더욱 상세하게 설명될 것이다.
도 1은 웨이퍼(101) 상에 솔더를 인쇄하기 위한 시스템을 예시하는 블록도로서, 이 시스템은 웨이퍼 상에 솔더 페이스트(102)를 증착하도록 구성된 웨이퍼 솔더 프린터(1)를 포함한다. 솔더 페이스트(102)는 특수한 형태의 솔더 플럭스 내에 유지되는 미세한 솔더 구체의 혼합물이며, 혼합물은 페이스트의 질감을 갖는다. 프린터(1)의 목적은 솔더가 형성될 웨이퍼(101) 상의 각 패드에 정확한 양을 정확하게 증착하는 것이다. 이것은 바람직하게는 스텐실(103)을 통해 솔더 페이스트(102)를 스크린 인쇄함으로써 달성되지만, 대안적으로 제트 인쇄에 의해 도포될 수도 있다. 시스템은 증착된 솔더 페이스트(102)에 인라인 리플로우 프로세스를 적용하여 웨이퍼(101) 상에 솔더 범프(104)를 형성하기 위한 인라인 리플로우 수단(2)을 더 포함하고, 인라인 리플로우 수단(2)은 바람직하게는 리플로우 오븐이다. 인라인 리플로우 공정은 솔더 페이스트(102)를 사용하여 접촉 패드에 다수의 미세한 전기 부품을 일시적으로 부착하고, 그 뒤에 전체 어셈블리가 제어된 열을 받는 공정이다. 리플로우 프로세스의 목표는 솔더 페이스트(102)가 액체 또는 용융 상태로 상 변화를 겪는 공정 온도에 솔더 페이스트(102)가 도달하도록 하는 것이며, 용융된 솔더 페이스트는 접착 특성을 보여 전기 부품과 웨이퍼(101) 사이에 영구적인 솔더 접합을 생성한다.
바람직한 실시예에서, 시스템은 인라인 리플로우 프로세스 동안 형성된 솔더 범프(104)를 세정하기 위한 디플럭스 수단(3)을 포함한다. 디플럭싱은 웨이퍼(101)에서 솔더 플럭스 잔류물 및 부산물을 제거할 뿐만 아니라 솔더 볼, 오물, 먼지, 유기 물질 및 기타 오염 물질과 같은 불순물을 제거하도록 설계된 세정 공정이다. 솔더 프린팅 이후 웨이퍼(101)에 남아 있는 플럭스 물질의 흔적은 부식과 수분 흡수 및 기타 영향을 통해 회로에 영구적인 고장을 일으킬 수 있으므로 완전히 제거해야 한다. 바람직하게는, 디플럭싱은 웨이퍼(101)를 물로 헹구고 건조시키기 전에 플럭스 잔류물을 용해할 수 있는 용매로 웨이퍼(101)의 표면을 세척하는 것을 포함한다.
그 외에도, 시스템은 디플럭싱 프로세스의 완료 시 웨이퍼(101) 상의 솔더 범프(104)를 검사하기 위한 3차원(3D) 자동 광학 검사(AOI, automated optical inspection) 수단(4) 및 X선 수단(5)을 더 포함한다. 3D AOI 수단(4)은 스미어(smear), 코인(coin), 파괴된 솔더 범프(104), 불충분한 솔더 부피, 작거나 큰 솔더 범프(104), 산화 등을 포함하는 솔더 범프(104)의 감지를 감지하고 검사하도록 작동한다. 3D AOI 수단(4)은 추가로 솔더 범프(104) 표면 상의 플럭스 잔류물을 검사 및/또는 검출할 수 있다. 특정 실시예에서, X선 수단(5)은 크고 작은 솔더 범프(104)의 체적 모두를 검사할 수 있고, 또한 개별 솔더 범프(104) 크기의 실질적으로 25%에 달하는 솔더 범프(104) 공극을 검출한다. 나아가, 시스템의 각 기계에 대한 주요 매개변수는 도 2를 참조하여 여기에서 더 논의된다.
도 2는 상술한 시스템에 기초하여 웨이퍼(101)에 솔더를 인쇄하는 방법을 도시하는 흐름도이다. 먼저, 웨이퍼(101)는 웨이퍼 솔더 프린터(1)에 로드된다. 단계 201에서, 스텐실은 웨이퍼(101)의 상부에 배치되고 솔더 페이스트(102)는 도 3에 도시된 바와 같은 스퀴지(105)를 사용하여 후속적으로 상기 웨이퍼(101) 상에 인쇄된다. 바람직하게는, 스텐실(103)은 175μm의 피치에 직경이 실질적으로 100μm일 수 있고, 및 각각의 개구 사이에 실질적으로 25μm 내지 75μm의 개구 간격일 수 있다. 스퀴지(105)는 스텐실(103)을 가로질러 그리고 웨이퍼(101) 상으로 솔더 페이스트(102)를 이동시키는 데 필요한 필요한 힘을 가하는 데 사용되는 도구이며, 여기서 스퀴지(105)는 금속 및/또는 폴리우레탄으로 제작될 수 있다. 솔더 인쇄 프로세스는, 실질적으로 6kg에서 8kg의 압력을 가하는 스퀴지(105) 블레이드를 사용하여, 실질적으로 30mm/s 내지 40mm/s 범위의 인쇄 속도로 웨이퍼(101) 상에 솔더 페이스트(102)를 증착하는 것이 바람직하다. 인쇄 주기 동안 스텐실(103)을 깨끗하게 닦기 위하여 스퀴지(105)의 전체 길이에 걸쳐 충분한 압력이 필요하다. 압력이 너무 작으면, 스텐실(103) 상의 솔더 페이스트(102)의 “스미어링(smearing)”, 증착 불량 및 및 웨이퍼(101)로의 불완전한 전사를 유발할 수 있다. 압력이 너무 크면, 더 큰 개구에 의한 솔더 페이스트(102)의 "스쿠핑(scooping)", 스텐실(103)과 스퀴지(105)의 과도한 마모의 원인이 되고, 스텐실(103)과 웨이퍼(101) 사이에서 솔더 페이스트(102)의 “블리딩(bleeding)”을 유발할 수 있다. 주목해야 할 또 다른 주요 매개변수는 솔더 페이스트(102)를 스텐실(103) 및 웨이퍼(101)에 도포할 때 스퀴지(105)의 각도이다. 스퀴지(103)의 각도는 또한 바람직하게 스퀴지(105)가 고정되는 홀더에 의해 60°로 설정된다. 각도가 증가하면 스텐실(103) 구멍에서 솔더 페이스트(102)가 “스쿠핑”되어 웨이퍼(101)에 증착되는 솔더 페이스트(102)가 줄어들 수 있다. 반대로 각도가 감소하면 스퀴지(105)가 인쇄를 완료한 후에 스텐실(103) 상에 솔더 페이스트(102)가 잔류하는 원인이 된다.
바람직한 실시예에서, 솔더 프린팅 공정은 실질적으로 최대 7시간 동안 작동하며, 7시간 동안 최적화된 매개변수로 스테이징 프로세스 제어가 사용된다. 바람직하게는, 솔더 페이스트(102)의 점도가 먼저 체크되어 상기 솔더 페이스트(102)가 스퀴지(105)에 달라붙지 않는다. 다음으로, 솔더 페이스트(102)가 원하는 점도에 도달할 때까지 솔더 페이스트(102)는 스텐실(103) 상에 전후진 운동으로 혼련된다. 솔더 페이스트(102)가 원하는 점도에 도달하면, 스텐실 103의 개구를 통해 솔더 페이스트(102)를 웨이퍼(101)에 균일하게 증착함으로써 인쇄 프로세스가 시작된다. 실질적으로 동작하는 7시간 동안, 프린터(1)의 성능이 최적의 효율성에 있도록 보장하기 위해 솔더 페이스트(102)의 균일성이 검사될 수 있다.
단계 202에서 웨이퍼(101)는 인라인 리플로우 수단(2)으로 로딩되며, 여기서 웨이퍼(101) 상부의 솔더 페이스트(102) 잔류물은 솔더 범프(104)로 형성된다. 인라인 리플로우 시스템(2)은 솔더 범프(104)를 완전히 경화시키기 위해 실질적으로 250℃의 제어 온도를 갖는 복수, 바람직하게는 9개의 리플로우 섹션을 포함한다. 바람직하게는, 리플로우 프로세스 동안 솔더 페이스트(102) 튐 또는 구성요소 균열과 같은 결함이 없는 것을 보장하기 위해, 웨이퍼(101)가 미리 결정된 속도로 가열된다. 또한, 인라인 리플로우 수단(2)의 산소 레벨은 완전한 리플로우 사이클 동안 실질적으로 75PPM(parts per million)의 최소값에서 동작하도록 제어될 수 있다. 각각의 솔더 범프(104)는 실질적으로 45μm 내지 55μm의 범프 높이와 실질적으로 90μm 내지 110μm 범위의 직경 및 실질적으로 10μm의 최대 솔더 범프(104) 동일 평면성(co-planarity)을 가질 수 있다.
단계 203에서, 웨이퍼(101)는 세정을 위해 디플럭싱 수단(3)에 로딩된다. 바람직한 실시예에서, 디플럭싱 수단(3)은 웨이퍼(101)가 세정 프로세스 동안 미리 결정된 간격으로 상기 디플럭싱 수단(3)으로 로딩되어야 한다. 일단 로드되면, 활성 웨이퍼(101) 표면의 모든 플렉스 잔여물 또는 화학 물질이 중력의 도움으로 헹궈지도록, 활성 웨이퍼(101) 표면이 세척 중에 아래로 향하게 한다. 세척 프로세스의 일부 특성/파라미터는 실질적으로 3 내지 5초 동안 실질적으로 60 내지 80RPM의 세척 고정구 회전 속도, 실질적으로 50℃ 내지 120℃ 범위의 온도, 적어도 실질적으로 25 내지 60 사이클의 세척 사이클, 실질적으로 13% 내지 20%의 화학적 농도; 및 저장소에서의 화학 반응 및 웨이퍼(101) 상의 세정 효과를 촉진하기 위한 예열 온도로 수행되는 실질적으로 800 내지 1000초의 저장소 교반 시간을 포함한다.
다른 바람직한 실시예에서, 건조된 웨이퍼(101)는 생산 라인의 다음 스테이션으로 이송되기 전에 추가 검사를 위해 3D AOI 수단(4) 및 X선 수단(5)으로 이송된다. 특히, 3D AOI 수단 4는 전체 웨이퍼(101)에 걸쳐 실질적으로 40~65μm의 평균 범프 높이(ABH, Average Bump Height) 성과물, 웨이퍼(101) 표면의 솔더 범프(104) 결함 감지 및 플럭스 잔류물 감지를 포함하는 여러 기준을 검사한다. 솔더 범프(104) 결함은 스미어(smear), 코인(coin), 스매쉬(smash), 불충분한 솔더 체적, 작은 경우, 큰 경우, 및 산화 등을 포함할 수 있다. 반면, X선 수단(5)은 솔더 범프(104) 크기의 실질적으로 25%까지의 솔더 범프(104) 공극, 크고 작은 솔더 범프(104) 체적, 및 솔더 범프(104) 추적 가능성과 같은 기준을 검사한다.
본 개시는 전술한 상세한 설명뿐 아니라, 첨부된 청구범위에 기재된 사항을 포함한다. 비록 본 발명을 독특한 정도와 함께 바람직한 형태로 상세히 설명하였으나, 바람직한 형태에 대한 본 개시는 단지 예시로 이루어진 것이라는 점이 이해되어야 하며, 본 발명의 기술적 범위를 벗어나지 않고서 각 부분의 구성, 조합, 및 배열을 구체화함에 있어 수많은 변형이 존재할 수 있을 것이다.

Claims (12)

  1. 웨이퍼(101) 표면에 솔더를 인쇄하는 방법으로서,
    웨이퍼 솔더 프린터(1)에 의해 웨이퍼(101) 상에 솔더 페이스트(102)를 증착하는 단계;
    웨이퍼(101) 상에 솔더 범프(103)를 형성하기 위하여, 인라인 리플로우 수단(2)에 의해 증착된 솔더 페이스트(102)에 인라인 리플로우 공정을 적용하는 단계; 및
    디플럭싱 수단(3)에 의해 리플로우된 솔더 범프(103)를 세척하는 단계를 포함하며,
    각 단계는 스테이징 프로세스 제어에 의해 최적화된 파라미터를 가지는 것을 특징으로 하는 웨이퍼 표면에 솔더를 인쇄하는 방법.
  2. 청구항 1에 있어서,
    솔더 범프(103)를 검사하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 표면에 솔더를 인쇄하는 방법.
  3. 청구항 1 또는 2에 있어서,
    상기 스테이징 공정 제어가 실질적으로 7시간의 최대 작동 시간 내에 실질적으로 99% 내지 99.5%의 목표 수율을 달성하기 위해 사용되는 것을 특징으로 하는 웨이퍼 표면에 솔더를 인쇄하는 방법.
  4. 청구항 1 내지 3 중 어느 한 항에 있어서,
    상기 웨이퍼 솔더 프린터(1)가 실질적으로 30mm/s 내지 40mm/s의 속도 범위에서 솔더 페이스트(102)를 증착하는 것을 특징으로 하는 웨이퍼 표면에 솔더를 인쇄하는 방법.
  5. 청구항 1 내지 4 중 어느 한 항에 있어서,
    상기 웨이퍼 솔더 프린터(1)가 증착된 솔더 페이스트(102) 상에 실질적으로 6kg 내지 8kg 범위의 압력을 가하기 위해 스퀴지(105)를 사용하는 것을 특징으로 하는 웨이퍼 표면에 솔더를 인쇄하는 방법.
  6. 청구항 1 내지 5 중 어느 한 항에 있어서,
    솔더 범프(103)의 세정이 디플럭싱 수단(3)을 사용하여 수행되는 것을 특징으로 하는 웨이퍼 표면에 솔더를 인쇄하는 방법.
  7. 청구항 6에 있어서,
    세정하는 동안 웨이퍼(101)는 미리 결정된 간격으로 디플럭싱 수단(3)에 로딩되는 것을 특징으로 하는 웨이퍼 표면에 솔더를 인쇄하는 방법.
  8. 청구항 6 또는 7에 있어서,
    상기 디플럭싱 수단(3)은 실질적으로 50℃ 내지 120℃의 온도 범위에서 동작하는 것을 특징으로 하는 웨이퍼 표면에 솔더를 인쇄하는 방법.
  9. 청구항 1 내지 8 중 어느 한 항에 있어서,
    상기 솔더 범프(103)가 3차원 자동 광학 검사(AOI) 수단(4) 및 X-선 수단(5)을 사용하여 검사되는 것을 특징으로 하는 웨이퍼 표면에 솔더를 인쇄하는 방법.
  10. 웨이퍼(101) 표면에 솔더를 인쇄하는 시스템으로서,
    웨이퍼(101) 상에 솔더 페이스트(102)를 증착하는 웨이퍼 솔더 프린터(1);
    웨이퍼(101) 상에 솔더 범프(103)를 형성하도록 증착된 솔더 페이스트(102)에 인라인 리플로우 공정을 적용하기 위한 인라인 리플로우 수단(2); 및
    솔더 범프(103)를 세정하기 위한 디플럭싱 수단(3)을 포함하며,
    시스템은 스테이징 프로세스 제어를 통해 최적화된 매개변수를 사용하여 청구항 1 내지 9 중 어느 하나의 방법을 실행하는 것을 특징으로 하는 웨이퍼 표면에 솔더를 인쇄하는 시스템.
  11. 청구항 10에 있어서,
    상기 스테이징 공정 제어가 실질적으로 7시간의 최대 작동 시간 내에 실질적으로 99% 내지 99.5%의 목표 수율을 달성하기 위해 사용되는 것을 특징으로 하는 웨이퍼 표면에 솔더를 인쇄하는 시스템.
  12. 청구항 10 또는 11에 있어서,
    상기 솔더 범프(103)가 3차원 자동 광학 검사(AOI) 수단(4)과 X-선 수단(5)에 의해 검사되는 것을 특징으로 하는 웨이퍼 표면에 솔더를 인쇄하는 시스템.
KR1020220000828A 2021-01-06 2022-01-04 웨이퍼 표면에 솔더를 인쇄하는 방법 및 그 시스템 KR20220099494A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
MYPI2021000051 2021-01-06
MYPI2021000051 2021-01-06

Publications (1)

Publication Number Publication Date
KR20220099494A true KR20220099494A (ko) 2022-07-13

Family

ID=82218992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220000828A KR20220099494A (ko) 2021-01-06 2022-01-04 웨이퍼 표면에 솔더를 인쇄하는 방법 및 그 시스템

Country Status (4)

Country Link
US (1) US20220216170A1 (ko)
KR (1) KR20220099494A (ko)
CN (1) CN114714754A (ko)
TW (2) TW202243041A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759319B2 (en) * 2001-05-17 2004-07-06 Institute Of Microelectronics Residue-free solder bumping process
JP5246187B2 (ja) * 2010-03-15 2013-07-24 オムロン株式会社 Ｘ線検査装置、ｘ線検査方法およびプログラム
US11450630B2 (en) * 2020-10-27 2022-09-20 Cirrus Logic, Inc. Coupling of integrated circuits (ICS) through a passivation-defined contact pad

Also Published As

Publication number Publication date
US20220216170A1 (en) 2022-07-07
TWM644821U (zh) 2023-08-11
TW202243041A (zh) 2022-11-01
CN114714754A (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
JP3720980B2 (ja) 残留フラックスの洗浄方法
JP3619410B2 (ja) バンプ形成方法およびそのシステム
US7781232B2 (en) Method to recover underfilled modules by selective removal of discrete components
JP3132745B2 (ja) フラックス組成物および対応するはんだ付け方法
KR100557549B1 (ko) 플립칩 범프 패드 형성 방법 및 그 구조
US5921462A (en) Ball grid array ball placement method and apparatus
KR100958554B1 (ko) 땜납 프리코트 방법 및 전자기기용 워크
KR20030082477A (ko) 리플로 납땜 방법
JP2011511431A (ja) フローはんだ付け装置およびフローはんだ付け方法
US6722557B2 (en) Flux cleaning method and method of manufacturing semiconductor device
KR20220099494A (ko) 웨이퍼 표면에 솔더를 인쇄하는 방법 및 그 시스템
US5722579A (en) Bottom-surface-metallurgy rework process in ceramic modules
US6845556B1 (en) Techniques for reworking circuit boards with ni/au finish
CN106817849A (zh) 一种厚铜板防焊工艺
US6637641B1 (en) Systems and methods for manufacturing a circuit board
US7159758B1 (en) Circuit board processing techniques using solder fusing
KR20170092529A (ko) 솔더 페이스트 플럭스를 도포하기 위한 방법 및 디바이스
JP2011218782A (ja) ペースト印刷用スキージ、ペースト印刷装置、配線基板の製造方法
JP5948633B2 (ja) 半田ボールの搭載方法
JP2805432B2 (ja) バンプ付き回路基板の製造方法
Ryu et al. Novel approaches to current bga packaging challenges
JP2006313929A (ja) フリップチップ型ｉｃの製造方法、および、フリップチップ型ｉｃ実装回路基板の製造方法
US20070207606A1 (en) Method for removing residual flux
CN101123172A (zh) 助焊剂残留的去除方法
JP2005340282A (ja) バンプ形成装置及びバンプ形成方法