KR20220094991A - 발광 소자 및 운송 수단용 헤드 램프 - Google Patents

발광 소자 및 운송 수단용 헤드 램프 Download PDF

Info

Publication number
KR20220094991A
KR20220094991A KR1020200186780A KR20200186780A KR20220094991A KR 20220094991 A KR20220094991 A KR 20220094991A KR 1020200186780 A KR1020200186780 A KR 1020200186780A KR 20200186780 A KR20200186780 A KR 20200186780A KR 20220094991 A KR20220094991 A KR 20220094991A
Authority
KR
South Korea
Prior art keywords
light emitting
pixel area
emitting pixel
light
area
Prior art date
Application number
KR1020200186780A
Other languages
English (en)
Inventor
현재성
곽남혁
김건덕
김도헌
이준호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200186780A priority Critical patent/KR20220094991A/ko
Priority to DE102021123220.1A priority patent/DE102021123220A1/de
Priority to US17/548,114 priority patent/US11735698B2/en
Publication of KR20220094991A publication Critical patent/KR20220094991A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S41/00—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps
    • F21S41/10—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source
    • F21S41/14—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source characterised by the type of light source
    • F21S41/141—Light emitting diodes [LED]
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S41/00—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps
    • F21S41/10—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source
    • F21S41/14—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source characterised by the type of light source
    • F21S41/141—Light emitting diodes [LED]
    • F21S41/151—Light emitting diodes [LED] arranged in one or more lines
    • F21S41/153—Light emitting diodes [LED] arranged in one or more lines arranged in a matrix
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S41/00—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps
    • F21S41/10—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source
    • F21S41/14—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source characterised by the type of light source
    • F21S41/176—Light sources where the light is generated by photoluminescent material spaced from a primary light generating element
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S41/00—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps
    • F21S41/10—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source
    • F21S41/19—Attachment of light sources or lamp holders
    • F21S41/192—Details of lamp holders, terminals or connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials

Abstract

본 발명의 기술적 사상에 따른 발광 소자는, 복수의 제1 발광 구조물을 가지는 제1 발광 픽셀 영역, 제1 발광 픽셀 영역에 이웃하며 복수의 제2 발광 구조물을 가지는 제2 발광 픽셀 영역, 제1 발광 픽셀 영역을 복수로 구획하고 제2 발광 픽셀 영역을 하나로 구획하는 격벽 구조물, 제1 발광 픽셀 영역에 충진된 제1 형광층, 및 제2 발광 픽셀 영역에 충진된 제2 형광층을 포함하고, 제1 형광층 및 제2 형광층은 서로 상이한 형상을 가진다.

Description

발광 소자 및 운송 수단용 헤드 램프{Light emitting device and head lamp for vehicle comprising the same}
본 발명의 기술분야는 발광 소자 및 운송 수단용 헤드 램프에 관한 것으로서, 더욱 상세하게는, 픽셀형 반도체 발광 소자 및 이를 포함하는 운송 수단용 헤드 램프에 관한 것이다.
반도체 발광 소자는 다양한 전자 제품의 광원으로 사용되고 있다. 특히, 최근에는 반도체 발광 소자가 자동차와 같은 운송 수단에 널리 사용되고 있다. 운송 수단의 특성과 반도체 발광 소자의 특성을 조화시켜 동작 관점 및 비용 관점에서 아직까지 최적화할 필요가 있으며, 이에 대한 연구가 계속되고 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는, 광학적 특성과 신뢰성이 우수한 픽셀형 반도체 발광 소자 및 이를 포함하는 운송 수단용 헤드 램프를 제공하는 것이다.
본 발명의 기술적 사상이 해결하고자 하는 과제는, 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 기술적 사상에 따른 발광 소자는, 복수의 제1 발광 구조물을 가지는 제1 발광 픽셀 영역; 상기 제1 발광 픽셀 영역에 이웃하며, 복수의 제2 발광 구조물을 가지는 제2 발광 픽셀 영역; 상기 제1 발광 픽셀 영역을 복수로 구획하고, 상기 제2 발광 픽셀 영역을 하나로 구획하는 격벽 구조물; 상기 제1 발광 픽셀 영역에 충진된 제1 형광층; 및 상기 제2 발광 픽셀 영역에 충진된 제2 형광층;을 포함하고, 상기 제1 형광층 및 상기 제2 형광층은 서로 상이한 형상을 가진다.
본 발명의 기술적 사상에 따른 발광 소자는, 발광 픽셀 영역과 패드 영역을 포함하는 발광 소자로서, 상기 발광 픽셀 영역에 배치되는 복수의 발광 구조물; 상기 발광 픽셀 영역에서 상기 복수의 발광 구조물과 다른 수직 레벨에 배치되고, 복수의 픽셀 공간을 정의하는 복수의 격벽을 포함하는 격벽 구조물; 상기 복수의 픽셀 공간의 내부를 채우는 형광층; 및 상기 패드 영역에 배치되며 상기 복수의 발광 구조물의 적어도 일측 상에 배치되는 패드부;를 포함하고, 상기 발광 픽셀 영역은, 하나의 픽셀 공간에 하나의 형광층이 배치되는 제1 발광 픽셀 영역과 복수의 픽셀 공간에 하나의 형광층이 배치되는 제2 발광 픽셀 영역으로 구성된다.
본 발명의 기술적 사상에 따른 운송 수단용 헤드 램프는, 발광 소자를 포함하는 운송 수단용 헤드 램프로서, 상기 발광 소자는, 복수의 제1 발광 구조물을 가지는 제1 발광 픽셀 영역; 상기 제1 발광 픽셀 영역에 이웃하며, 복수의 제2 발광 구조물을 가지는 제2 발광 픽셀 영역; 상기 제1 발광 픽셀 영역을 복수로 구획하고, 상기 제2 발광 픽셀 영역을 하나로 구획하는 격벽 구조물; 및 상기 제1 및 제2 발광 픽셀 영역에 충진된 형광층;을 포함하고, 상기 제1 및 제2 발광 픽셀 영역에서 상기 형광층은 서로 상이한 형상을 가진다.
본 발명의 기술적 사상에 따른 운송 수단용 헤드 램프는, 발광 소자를 포함하는 운송 수단용 헤드 램프로서, 상기 발광 소자는, 복수의 발광 구조물 및 복수의 격벽으로 구분된 복수의 발광 픽셀 영역을 포함하고, 상기 복수의 발광 픽셀 영역은, 하나의 픽셀 공간에 하나의 형광층이 배치되는 제1 발광 픽셀 영역과 복수의 픽셀 공간에 하나의 형광층이 배치되는 제2 발광 픽셀 영역으로 구성된다.
본 발명의 기술적 사상에 의한 발광 소자에 따르면, 각각의 발광 픽셀 영역의 내부에 배치되는 격벽 구조물의 유무에 따라, 서로 다른 상황에서 서로 다른 휘도 및 균일도 특성을 만족시킬 수 있는 효과가 있다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 발광 소자를 나타내는 평면도이다.
도 2는 도 1의 Ⅱ 부분의 확대도이다.
도 3은 도 2의 Ⅲ-Ⅲ' 선을 따라 자른 단면도이다.
도 4는 도 2의 Ⅳ-Ⅳ' 선을 따라 자른 단면도이다.
도 5 내지 도 7은 각각 본 발명의 기술적 사상의 다른 실시예에 따른 발광 소자를 나타내는 평면도이다.
도 8 내지 도 17은 본 발명의 기술적 사상의 일 실시예에 따른 발광 소자의 제조 방법을 공정 순서에 따라 나타내는 단면도들이다.
도 18은 본 발명의 기술적 사상의 일 실시예에 따른 발광 소자를 포함하는 광원 모듈을 나타내는 단면도이다.
도 19는 본 발명의 기술적 사상의 일 실시예에 따른 운송 수단을 나타내는 사시도이다.
도 20은 도 19의 운송 수단의 비전 인식 장치에 의하여 인식된 풍경 모습을 나타내는 개략도이다.
도 21은 도 20의 인식된 풍경 모습에서 헤드 램프 모듈에서 방출된 광이 도달하는 범위를 나타내는 개념도이다.
도 22는 유럽경제위원회(Economic Commission for Europe, ECE) 규칙 112조에서 규정하고 있는 광도 그리드를 나타내는 개념도이다.
도 23은 본 발명의 기술적 사상의 일 실시예에 따른 발광 소자를 포함하는 조명 장치를 나타내는 사시도이다.
도 24는 본 발명의 기술적 사상의 일 실시예에 따른 발광 소자를 포함하는 조명 장치를 나타내는 분해 사시도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 기술적 사상의 실시예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 발광 소자를 나타내는 평면도이고, 도 2는 도 1의 Ⅱ 부분의 확대도이고, 도 3은 도 2의 Ⅲ-Ⅲ' 선을 따라 자른 단면도이고, 도 4는 도 2의 Ⅳ-Ⅳ' 선을 따라 자른 단면도이다.
도 1 내지 도 4를 함께 참조하면, 발광 소자(100)는 발광 픽셀 영역(PXR) 및 상기 발광 픽셀 영역(PXR)의 적어도 일측 상에 배치되는 패드 영역(PDR)을 포함할 수 있다.
발광 픽셀 영역(PXR) 상에는 복수의 픽셀(PX)이 매트릭스 형태로 배열될 수 있고, 각각의 픽셀(PX) 내에 각각의 발광 구조물(120)이 배치될 수 있다. 패드 영역(PDR) 상에는 각각의 픽셀(PX) 내에 배치된 발광 구조물(120)에 전기적으로 연결되는 패드부(PAD)가 배치될 수 있다. 후술하겠지만, 발광 픽셀 영역(PXR)은 제1 발광 픽셀 영역(PXR1) 및 제2 발광 픽셀 영역(PXR2)으로 구성될 수 있다.
평면도에서, 발광 픽셀 영역(PXR)은 발광 소자(100)의 전체 면적의 약 50% 내지 90%에 해당하는 면적을 차지할 수 있고, 패드 영역(PDR)은 발광 소자(100)의 전체 면적의 약 10% 내지 50%에 해당하는 면적을 차지할 수 있으나, 이에 한정되는 것은 아니다. 또한, 평면도에서, 각각의 픽셀(PX)은 약 10㎛ 내지 수 ㎜ 범위의 X 방향의 폭 또는 Y 방향의 폭을 가질 수 있으나, 이에 한정되는 것은 아니다.
발광 소자(100)는 복수의 서브 어레이(SA)를 포함할 수 있고, 각각의 서브 어레이(SA)는 복수의 픽셀(PX)을 포함할 수 있다. 예를 들어, 도면에는 발광 소자(100)가 복수의 서브 어레이(SA)를 포함하고, 각각의 서브 어레이(SA)가 매트릭스 형상으로 배열된 복수의 픽셀(PX)로 구성된 것이 예시적으로 도시되었으나, 도시된 모양에 한정되는 것은 아니다.
일부 실시예들에서, 복수의 서브 어레이(SA) 각각은 서로 전기적으로 분리될 수 있고, 하나의 서브 어레이(SA) 내에 포함되는 복수의 픽셀(PX)은 서로 직렬로 연결될 수 있다. 예를 들어, 복수의 서브 어레이(SA) 각각은 동일한 구동 반도체 칩(1200, 도 18 참조)에 전기적으로 연결되어, 하나의 구동 반도체 칩(1200, 도 18 참조)이 하나의 서브 어레이(SA)를 제어하도록 구성될 수 있다. 이러한 경우, 복수의 서브 어레이(SA)의 개수와 구동 반도체 칩(1200, 도 18 참조)의 개수는 동일할 수 있다. 다른 실시예들에서, 복수의 서브 어레이(SA) 중 적어도 하나의 서브 어레이(SA)에 포함되는 픽셀(PX)은 서로 병렬로 연결될 수도 있다.
격벽 구조물(WS)은 복수의 발광 구조물(120)의 적어도 일부 상에 배치될 수 있다. 상기 격벽 구조물(WS)은 픽셀 영역(PXR) 내부에서 복수의 픽셀 공간(PXS)을 정의하는 복수의 내부 격벽(WSI) 및 상기 복수의 내부 격벽(WSI)의 최외곽에 배치되는 외부 격벽(WSO)을 포함할 수 있다. 복수의 픽셀 공간(PXS) 각각 내에 픽셀(PX)이 배치될 수 있다.
복수의 내부 격벽(WSI) 각각은 수평 방향(Y 방향)을 따라 약 10㎛ 내지 100㎛ 범위의 제1 폭(w11)을 가질 수 있다. 외부 격벽(WSO)은 수평 방향(Y 방향)을 따라 약 10㎛ 내지 1㎜ 범위의 제2 폭(w12)을 가질 수 있다. 격벽 구조물(WS)은 내부 격벽(WSI)의 제1 폭(w11)보다 외부 격벽(WSO)의 제2 폭(w12)이 더 두껍도록 형성될 수 있고, 이에 따라 발광 소자(100)의 구조적 안정성이 향상될 수 있다. 예를 들어, 발광 소자(100)가 운송 수단용 헤드 램프로 사용되는 경우와 같이 반복적인 진동 및 충격이 가해지는 환경에서도, 격벽 구조물(WS) 내부에 배치되는 형광층(160)과 격벽 구조물(WS) 사이의 우수한 구조적 안정성에 의해, 발광 소자(100)의 신뢰성이 향상될 수 있다.
복수의 발광 구조물(120)은 제1 도전형 반도체층(122), 활성층(124), 및 제2 도전형 반도체층(126)을 포함할 수 있다. 복수의 발광 구조물(120)의 바닥면 상에 절연 라이너(132), 제1 컨택(134A), 제2 컨택(134B), 및 배선 구조물(140)이 배치될 수 있다.
설명의 편의를 위하여, 복수의 내부 격벽(WSI)을 마주보는 발광 구조물(120)의 표면을 발광 구조물(120)의 상면으로, 발광 구조물(120)의 상기 상면과 반대되는 발광 구조물(120)의 표면(즉, 복수의 내부 격벽으로부터 멀리 배치되는 표면)을 발광 구조물(120)의 바닥면으로 지칭할 수 있다. 예를 들어, 발광 구조물(120)의 상면으로부터 바닥면까지 제1 도전형 반도체층(122), 활성층(124), 및 제2 도전형 반도체층(126)이 수직 방향으로 적층될 수 있고, 이에 따라, 발광 구조물(120)의 상면은 제1 도전형 반도체층(122)의 상면에 대응되고, 발광 구조물(120)의 바닥면은 제2 도전형 반도체층(126)의 바닥면에 대응될 수 있다.
제1 도전형 반도체층(122)은 n형 InxAlyGa(1-x-y)N (0≤x<1, 0≤y<1, 0≤x+y<1)의 조성을 갖는 질화물 반도체일 수 있으며, 예를 들어, n형 불순물은 실리콘(Si)일 수 있다. 또는, 제1 도전형 반도체층(122)은 n형 불순물이 포함된 GaN을 포함할 수 있다.
일부 실시예들에서, 제1 도전형 반도체층(122)은 제1 도전형 반도체 컨택층과 전류 확산층을 포함할 수 있다. 상기 제1 도전형 반도체 컨택층의 불순물 농도는 약 2×1018 ㎝-3 내지 9×1019 ㎝-3 범위일 수 있다. 상기 제1 도전형 반도체 컨택층의 두께는 약 1㎛ 내지 5㎛일 수 있다. 상기 전류 확산층은 서로 다른 조성을 갖거나, 서로 다른 불순물 함량을 갖는 복수의 InxAlyGa(1-x-y)N (0≤x, y≤1, 0≤x+y≤1)층이 교대로 적층되는 구조일 수 있다. 예를 들어, 상기 전류 확산층은 각각이 약 1㎚ 내지 500㎚의 두께를 갖는 n형 GaN층 및/또는 AlxInyGazN 층(0≤x,y,z≤1, x+y+z≠0)이 교대로 적층되는 n형 초격자 구조를 가질 수 있다. 상기 전류 확산층의 불순물 농도는 약 2×1018 ㎝-3 내지 9×1019 ㎝-3 일 수 있다.
활성층(124)은 제1 도전형 반도체층(122) 및 제2 도전형 반도체층(126) 사이에 배치될 수 있다. 활성층(124)은 발광 소자(100)의 구동 시, 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 배출하도록 구성될 수 있다. 활성층(124)은 양자 우물층과 양자 장벽층이 교대로 적층된 다중 양자 우물(MQW) 구조일 수 있다. 예를 들어, 양자 우물층과 양자 장벽층은 서로 다른 조성을 갖는 InxAlyGa(1-x-y)N (0≤x, y≤1, 0≤x+y≤1)을 포함할 수 있다. 상기 양자 우물층은 InxGa1-xN (0≤x≤1)을 포함하고, 상기 양자 장벽층은 GaN 또는 AlGaN일 수 있다. 양자 우물층과 양자 장벽층의 두께는 각각 약 1㎚ 내지 50㎚의 범위일 수 있다. 활성층(124)은 다중 양자 우물 구조에 한정되는 것은 아니고, 단일 양자 우물 구조일 수도 있다.
제2 도전형 반도체층(126)은 p형 InxAlyGa(1-x-y)N (0≤x<1, 0≤y<1, 0≤x+y<1)의 조성을 갖는 질화물 반도체층일 수 있으며, 예를 들어, p형 불순물은 마그네슘(Mg)일 수 있다.
일부 실시예들에서, 제2 도전형 반도체층(126)은 수직 방향으로 적층된 전자 차단층, 저농도 p형 GaN층, 및 고농도 p형 GaN층을 포함할 수 있다. 예를 들어, 상기 전자 차단층은 각각이 약 5㎚ 내지 100㎚의 두께를 갖는 서로 다른 조성의 복수의 InxAlyGa(1-x-y)N (0≤x, y≤1, 0≤x+y≤1) 층이 교대로 적층되거나, AlyGa(1-y)N (0<y≤1)으로 구성된 단일층일 수 있다. 상기 전자 차단층의 에너지 밴드갭은 활성층(124)으로부터 멀어질수록 감소할 수 있다. 예를 들어, 상기 전자 차단층의 Al 조성은 활성층(124)으로부터 멀어질수록 감소할 수 있다.
복수의 발광 구조물(120) 각각은 이에 인접한 발광 구조물(120)로부터 소자 분리 영역(IA)을 사이에 두고 이격되어 배치될 수 있다. 복수의 발광 구조물(120) 사이의 이격 거리는 복수의 내부 격벽(WSI) 각각의 제1 폭(w11)보다 작을 수 있으나, 이에 한정되는 것은 아니다.
절연 라이너(132)는 소자 분리 영역(IA)의 내벽과 복수의 발광 구조물(120) 각각의 측면을 덮도록 컨포멀하게 배치될 수 있다. 또한, 절연 라이너(132)는 활성층(124) 및 제2 도전형 반도체층(126)을 관통하는 그루브(GR) 내벽 상에 배치될 수 있다. 일부 실시예들에서, 절연 라이너(132)는 실리콘 산화물, 실리콘 산질화물, 또는 실리콘 질화물을 포함할 수 있다. 일부 실시예들에서, 절연 라이너(132)는 복수의 절연층의 적층 구조로 형성될 수 있다.
제1 컨택(134A)은 활성층(124) 및 제2 도전형 반도체층(126)을 관통하는 그루브(GR) 내에서 제1 도전형 반도체층(122)과 연결되도록 배치될 수 있다. 제2 컨택(134B)은 제2 도전형 반도체층(126)의 바닥면 상에 배치될 수 있다. 절연 라이너(132)는 제1 컨택(134A)을 활성층(124) 및 제2 도전형 반도체층(126)으로부터 전기적으로 절연시킬 수 있다. 절연 라이너(132)는 제2 도전형 반도체층(126)의 바닥면 상에서 제1 컨택(134A)과 제2 컨택(134B) 사이에 배치될 수 있고, 제1 컨택(134A)을 제2 컨택(134B)으로부터 전기적으로 절연시킬 수 있다.
제1 컨택(134A) 및 제2 컨택(134B)은 각각 Ag, Al, Ni, Cr, Au, Pt, Pd, Sn, W, Rh, Ir, Ru, Mg, Zn, Ti, Cu, 또는 이들의 조합을 포함할 수 있다. 또한, 제1 컨택(134A) 및 제2 컨택(134B)은 반사도가 높은 금속 물질을 포함할 수 있다.
소자 분리 영역(IA)의 내벽에 배치되는 절연 라이너(132) 상에는 하부 반사층(136)이 배치될 수 있다. 하부 반사층(136)은 복수의 발광 구조물(120)의 측벽을 통해 방출되는 광을 반사시켜, 복수의 픽셀 공간(PXS) 내로 재지향시키는(redirect) 역할을 할 수 있다.
일부 실시예들에서, 하부 반사층(136)은 Ag, Al, Ni, Cr, Au, Pt, Pd, Sn, W, Rh, Ir, Ru, Mg, Zn, Ti, Cu, 또는 이들의 조합을 포함할 수 있다. 하부 반사층(136)은 반사도가 높은 금속 물질을 포함할 수 있다. 다른 실시예들에서, 하부 반사층(136)은 분산 브래그 반사부(distributed Bragg reflector)일 수 있다. 예를 들어, 상기 분산 브래그 반사부는 굴절률이 다른 복수의 절연층이 반복하여 적층된 구조를 가질 수 있다. 상기 분산 브래그 반사부 내에 포함되는 상기 절연층은 각각 SiO2, SiN, SiOxNy, TiO2, Si3N4, Al2O3, TiN, AlN, ZrO2, TiAlN, TiSiN 등을 포함할 수 있다.
배선 구조물(140)이 절연 라이너(132), 제1 컨택(134A), 제2 컨택(134B), 및 하부 반사층(136) 상에 배치될 수 있다. 배선 구조물(140)은 복수의 절연층(142)과 복수의 배선층(144)을 포함할 수 있다. 복수의 배선층(144)은 제1 컨택(134A) 및 제2 컨택(134B)을 각각 패드부(PAD)에 전기적으로 연결시킬 수 있다. 복수의 배선층(144)의 일부는 소자 분리 영역(IA)의 내벽 상에 배치될 수 있고, 복수의 절연층(142)은 복수의 배선층(144) 각각을 커버하며 소자 분리 영역(IA)을 채울 수 있다. 복수의 배선층(144)은 수직 방향으로 서로 다른 레벨에 배치되는 2층 이상의 배선층(144)을 포함할 수 있으나, 이에 한정되는 것은 아니다. 복수의 배선층(144) 각각은 Ag, Al, Ni, Cr, Au, Pt, Pd, Sn, W, Rh, Ir, Ru, Mg, Zn, Ti, Cu, 또는 이들의 조합을 포함할 수 있다.
일부 실시예들에서, 하나의 서브 어레이(SA) 내에 포함되는 복수 개의 발광 구조물(120)이 직렬로 연결되도록 구성되고, 복수의 배선층(144)은 하나의 발광 구조물(120)의 제1 컨택(134A)을 이와 직렬 연결되는 다른 하나의 발광 구조물(120)의 제2 컨택(134B)과 전기적으로 연결시킬 수 있다.
패드 영역(PDR) 상에는 복수의 배선층(144)에 연결되는 패드부(PAD)가 배치될 수 있고, 패드부(PAD)는 격벽 구조물(WS)보다 낮은 수직 레벨에 배치될 수 있다. 일부 실시예들에서, 패드부(PAD)의 측벽과 바닥면이 복수의 절연층(142)에 의해 측벽과 바닥면이 커버되고, 패드부(PAD)의 상면은 복수의 발광 구조물(120)의 상면보다 낮은 레벨에 배치될 수 있다. 다른 실시예들에서, 도시된 것과 달리, 복수의 발광 구조물(120)의 일부분이 패드 영역(PDR)에 배치되고, 패드부(PAD)는 복수의 발광 구조물(120)에 형성된 그루브(미도시) 내에 배치될 수도 있고, 이러한 경우 패드부(PAD)의 상면은 복수의 발광 구조물(120)의 상면과 동일한 레벨에 배치될 수 있다. 패드부(PAD) 상에 구동 반도체 칩(1200, 도 18 참조)과의 전기적 연결을 위한 본딩 와이어 등의 연결 부재가 배치될 수 있다.
격벽 구조물(WS)이 복수의 발광 구조물(120)의 적어도 일부의 상면 상에 배치될 수 있다. 격벽 구조물(WS)은 실리콘(Si), 실리콘 카바이드(SiC), 사파이어(sapphire), 또는 갈륨 질화물(GaN)을 포함할 수 있다. 후술하겠지만, 기판(110, 도 8 참조) 상에 복수의 발광 구조물(120)을 형성한 후, 상기 기판(110, 도 8 참조)의 일부분을 제거함으로써 격벽 구조물(WS)을 형성할 수 있다. 이러한 경우, 격벽 구조물(WS)은 발광 구조물(120)을 형성하기 위한 성장 기판으로 사용되는 기판(110, 도 8 참조)의 일부분일 수 있다.
평면도에서, 격벽 구조물(WS)은 매트릭스 형태로 배열될 수 있고, 격벽 구조물(WS)에 의해 복수의 픽셀 공간(PXS)이 정의될 수 있다. 리세스 영역(RS)은 발광 적층체(120L, 도 8 참조)를 복수의 발광 구조물(120)로 분리하기 위한 식각 공정에서 기판(110, 도 8 참조)의 일부분이 함께 제거되어 형성될 수 있다. 절연 라이너(132)가 격벽 구조물(WS)의 바닥면 상에서 리세스 영역(RS)과 접촉하도록 배치될 수 있다. 다만, 본 발명의 발광 소자(100)에서, 격벽 구조물(WS)이 모든 발광 구조물(120)의 소자 분리 영역(IA) 상에 배치되는 것은 아니다. 즉, 적어도 일부의 소자 분리 영역(IA) 상에는 격벽 구조물(WS)이 아닌 형광층(160)이 배치될 수 있으며, 이에 대한 자세한 내용은 후술한다.
복수의 픽셀 공간(PXS)의 바닥부에는 복수의 발광 구조물(120)의 상면이 노출될 수 있다. 예를 들어, 복수의 픽셀 공간(PXS)의 바닥부에 배치되는 복수의 발광 구조물(120)의 상면에는 요철부(120P)가 형성될 수 있다. 요철부(120P)에 의해 복수의 발광 구조물(120)로부터의 광 추출 효율이 향상될 수 있으나, 이에 한정되는 것은 아니다. 즉, 복수의 발광 구조물(120)의 상면은 요철부(120P)를 대신하여 평탄부로 형성될 수도 있다.
복수의 격벽 구조물(WS) 각각의 상면(WST) 및 측벽(WSS) 상에는 패시베이션 구조물(150)이 배치될 수 있다. 패시베이션 구조물(150)은 복수의 격벽 구조물(WS) 각각의 상면(WST) 및 측벽(WSS) 상에 컨포멀하게 배치되는 제1 패시베이션층(152) 및 제2 패시베이션층(154)을 포함할 수 있다. 패시베이션 구조물(150)은 복수의 픽셀 공간(PXS)의 바닥부에 배치되는 발광 구조물(120)의 상면 상에도 컨포멀하게 배치될 수 있다.
일부 실시예들에서, 제1 패시베이션층(152)은 제1 절연 물질을 포함하고, 제2 패시베이션층(154)은 상기 제1 절연 물질과 다른 제2 절연 물질을 포함할 수 있다. 상기 제1 절연 물질 및 상기 제2 절연 물질 각각은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 및 알루미늄 질화물 중 적어도 하나를 포함할 수 있다.
일부 실시예들에서, 패시베이션 구조물(150)은 복수의 격벽 구조물(WS)의 각각의 상면(WST) 상에 배치되는 제1 부분(150P1), 복수의 격벽 구조물(WS)의 각각의 측벽(WSS) 상에 배치되는 제2 부분(150P2), 및 복수의 발광 구조물(120)의 상면 상에 배치되는 제3 부분(150P3)을 포함할 수 있다.
일부 실시예들에서, 제1 부분(150P1)의 제1 두께는 제2 부분(150P2)의 제2 두께보다 작거나 같을 수 있다. 또한, 제3 부분(150P3)의 제3 두께는 제2 부분(150P2)의 제2 두께보다 작거나 같을 수 있다. 예를 들어, 제1 부분(150P1)의 제1 두께는 약 0.1㎛ 내지 2㎛일 수 있고, 제2 부분(150P2)의 제2 두께는 약 0.5㎛ 내지 5㎛일 수 있다.
일부 실시예들에서, 제1 부분(150P1)에 포함되는 제1 패시베이션층(152) 부분은 제2 부분(150P2)에 포함되는 제1 패시베이션층(152) 부분보다 더 작은 두께를 가질 수 있다. 마찬가지로, 제1 부분(150P1)에 포함되는 제2 패시베이션층(154) 부분은 제2 부분(150P2)에 포함되는 제2 패시베이션층(154) 부분보다 더 작은 두께를 가질 수 있다.
일부 실시예들에서, 제1 패시베이션층(152)은 복수의 격벽 구조물(WS) 각각의 측벽(WSS) 상에서 상대적으로 균일한 두께를 가질 수 있다. 또한, 제2 패시베이션층(154)은 복수의 격벽 구조물(WS) 각각의 측벽(WSS) 상에서 상대적으로 균일한 두께를 가질 수 있다. 후술하는 제조 공정에서, 제1 및 제2 패시베이션층(152, 154)은 스텝 커버리지가 우수한 물질을 사용하거나, 스텝 커버리지가 우수한 물질 형성에 유리한 제조 공정, 예를 들어, 원자층 증착(atomic layer deposition, ALD) 공정을 사용하여 형성될 수 있다.
일부 실시예들에서, 제1 두께는 패시베이션 구조물(150)이 광 도파부(light guide)로 작용하기 위한 임계 두께보다 더 작을 수 있다. 예를 들어, 복수의 격벽 구조물(WS)의 상면(WST) 상에 배치되는 패시베이션 구조물(150)의 제1 부분(150P1)의 제1 두께가 상기 임계 두께보다 더 큰 경우, 하나의 픽셀(PX) 내에서 방출되는 광이 패시베이션 구조물(150)의 제1 부분(150P1)을 통해 인접한 픽셀(PX) 내로 지향될(directed) 수 있고, 이에 따라, 하나의 픽셀(PX)이 턴-온될 때 이에 인접한 픽셀(PX)에 광이 혼입하거나 침투하여 인접한 픽셀(PX)이 완전한 오프 상태를 구현하기 어려울 수 있다. 제1 부분(150P1)의 제1 두께는 제2 부분(150P2)의 제2 두께보다 작거나 같으며, 특히, 광 도파부로 작용하기 위한 임계 두께보다 작을 수 있으므로, 패시베이션 구조물(150)의 제2 부분(150P2)이 형광층(160)의 오염을 방지하기 위한 충분한 두께를 제공하며, 패시베이션 구조물(150)의 제1 부분(150P1)에 의한 인접한 픽셀(PX) 간의 원치 않는 광의 크로스 토크(cross-talk)를 방지할 수 있다.
도시되지는 않았지만, 복수의 격벽 구조물(WS)의 각각의 측벽(WSS) 상에는 측벽 반사층(미도시)이 배치될 수 있다. 상기 측벽 반사층은 Ag, Al, Ni, Cr, Au, Pt, Pd, Sn, W, Rh, Ir, Ru, Mg, Zn, 또는 이들의 조합을 포함하는 금속층과 같이 반사도가 높은 물질을 포함할 수 있고, 복수의 발광 구조물(120)에서 방출되는 광을 반사시키는 역할을 수행할 수 있다. 상기 측벽 반사층 상에는 보호층(미도시)이 더 형성될 수 있다.
형광층(160)이 복수의 발광 구조물(120)의 상면 상에서 복수의 픽셀 공간(PXS) 내부에 배치될 수 있다. 도시된 바와 같이, 형광층(160)은 패시베이션 구조물(150) 상에서 복수의 픽셀 공간(PXS)을 채울 수 있다. 형광층(160)의 상면은 격벽 구조물(WS)의 상면과 동일한 레벨에 배치될 수 있으나, 이에 한정되는 것은 아니다.
일부 실시예들에서, 형광층(160)은 발광 구조물(120)로부터 방출되는 광을 원하는 색으로 변환시킬 수 있는 단일한 종류의 물질일 수 있으며, 복수의 픽셀 공간(PXS) 내부에 동일한 색상과 관련된 형광층(160)이 배치될 수 있다. 다른 실시예들에서, 복수의 픽셀 공간(PXS) 중 일부의 픽셀 공간(PXS) 내에 배치되는 형광층(160)의 색상이 나머지 픽셀 공간(PXS) 내에 배치되는 형광층(160)의 색상과 다를 수도 있다.
여기서, 형광층(160)은 제1 형광층(161) 및 제2 형광층(162)을 포함할 수 있다. 제1 형광층(161)은 형광체가 분산된 수지를 포함할 수 있고, 제2 형광층(162)은 형광체를 함유하는 필름을 포함할 수 있다. 예를 들어, 제2 형광층(162)은 형광체 입자들이 소정의 농도로 균일하게 분산된 형광체 필름 형태인 PIG(phosphor in glass)를 포함할 수 있다. 일부 실시예들에서, 제2 형광층(162)은 단결정으로 성장된 단결정 형광체, 형광체 자체를 압축 소결한 세라믹 형광체, 또는 형광체가 포함된 수지를 포함할 수 있다.
상기 형광체 입자들은 복수의 발광 구조물(120)로부터 방출되는 광의 파장을 변환시키는 파장 변환 물질일 수 있다. 형광체 입자의 밀도 향상 및 색 균일도 개선을 위하여, 제1 형광층(161) 및 제2 형광층(162)은 서로 다른 사이즈 분포를 갖는 2종 이상의 형광체 입자들을 포함할 수 있다.
일부 실시예들에서, 형광체는 산화물계, 실리케이트계, 질화물계, 플루오라이트계 등 다양한 조성 및 컬러를 가질 수 있다. 예를 들어, 상기 형광체로서 β-SiAlON:Eu2+(녹색), (Ca,Sr)AlSiN3:Eu2+(적색), La3Si6N11:Ce3+(황색), K2SiF6:Mn4 +(적색), SrLiAl3N4:Eu(적색), Ln4-x(EuzM1-z)xSi12-yAlyO3+x+yN18-x-y (0.5≤x≤3, 0<z<0.3, 0<y≤4)(적색), K2TiF6:Mn4 +(적색), NaYF4:Mn4 +(적색), NaGdF4:Mn4 +(적색) 등이 사용될 수 있다. 다만, 상기 형광체의 종류가 이에 한정되는 것은 아니다.
다른 실시예들에서, 제1 형광층(161) 및 제2 형광층(162) 각각의 상부에 양자점(quantum dot)과 같은 파장 변환 물질이 더 배치될 수 있다. 상기 양자점은 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 화합물 반도체를 이용하여 코어(Core)-쉘(Shell) 구조를 가질 수 있고, 예를 들어, CdSe, InP 등과 같은 코어와 ZnS, ZnSe과 같은 쉘을 가질 수 있다. 또한, 상기 양자점은 코어 및 쉘의 안정화를 위한 리간드(ligand)를 포함할 수 있다.
배선 구조물(140) 상에는 지지 기판(170)이 배치될 수 있고, 지지 기판(170)과 배선 구조물(140) 사이에 접착층(172)이 배치될 수 있다. 일부 실시예들에서, 접착층(172)은 전기 절연성 물질인, 실리콘 산화물, 실리콘 질화물, UV 경화성 물질과 같은 폴리머 물질, 또는 수지류를 포함할 수 있다. 일부 실시예들에서, 접착층(172)은 AuSn 또는 NiSi 등의 공융(eutectic) 접착 물질을 포함할 수 있다. 지지 기판(170)은 사파이어 기판, 유리 기판, 투명 전도성 기판, 실리콘(Si) 기판, 실리콘 카바이드(SiC) 기판 등을 포함할 수 있으나, 이에 한정되는 것은 아니다.
본 발명의 기술적 사상에 따르면, 발광 픽셀 영역(PXR)은 내부에 격벽 구조물(WS)이 배치되는 제1 발광 픽셀 영역(PXR1) 및 내부에 격벽 구조물(WS)이 배치되지 않는 제2 발광 픽셀 영역(PXR2)을 포함할 수 있다.
제1 발광 픽셀 영역(PXR1)에서, 복수의 발광 구조물(120)은 내부 격벽(WSI)에 의하여 각각 분리되고, 내부 격벽(WSI)에 의하여 분리된 공간을 제1 형광층(161)이 채울 수 있다. 제1 발광 픽셀 영역(PXR1)에 배치되며 내부 격벽(WSI)에 의하여 각각 분리되는 복수의 발광 구조물(120)을 제1 발광 구조물로 지칭할 수 있다. 또한, 제1 발광 픽셀 영역(PXR1)에서, 제1 형광층(161)은 상면(161S)이 볼록한 형상이고, 이러한 형상의 제1 형광층(161)은 디스펜싱 공정으로 형성되는 것에 기인할 수 있다.
제2 발광 픽셀 영역(PXR2)에서 복수의 발광 구조물(120)은 격벽 구조물(WS)에 의하여 하나로 구획되고, 격벽 구조물(WS)에 의하여 분리된 공간을 제2 형광층(162)이 채울 수 있다. 제2 발광 픽셀 영역(PXR2)에 배치되며 격벽 구조물(WS)에 의하여 하나로 구획되는 복수의 발광 구조물(120)을 제2 발광 구조물로 지칭할 수 있다. 또한, 제2 발광 픽셀 영역(PXR2)에서 제2 형광층(162)은 상면(162S)이 편평한 형상이고, 이러한 형상의 제2 형광층(162)은 PIG으로 형성되는 것에 기인할 수 있다. 일부 실시예들에서, 제2 형광층(162)은 단결정 형광체, 세라믹 형광체, 또는 형광체가 포함된 수지로 형성될 수 있다.
제1 발광 픽셀 영역(PXR1) 및 제2 발광 픽셀 영역(PXR2)은 하나의 발광 소자(100)에 배치되며, 제1 발광 픽셀 영역(PXR1)이 차지하는 면적은 제2 발광 픽셀 영역(PXR2)이 차지하는 면적보다 더 클 수 있다. 구체적으로, 제1 발광 픽셀 영역(PXR1)은 발광 소자(100)에서 복수의 라인으로 구성되며, 제2 발광 픽셀 영역(PXR2)은 발광 소자(100)에서 단수의 라인으로 구성될 수 있다.
또한, 제1 발광 픽셀 영역(PXR1)에서 각각의 픽셀(PX)은 각각의 제1 형광층(161)과 대응되고, 제2 발광 픽셀 영역(PXR2)에서 복수의 픽셀(PX)은 하나의 제2 형광층(162)을 공유하도록 형성될 수 있다. 다시 말해, 제1 발광 픽셀 영역(PXR1)에서 복수의 발광 구조물(120) 각각의 상부에는 각각의 제1 형광층(161)이 배치될 수 있고, 제2 발광 픽셀 영역(PXR2)에서 복수의 발광 구조물(120)의 상부에는 하나의 제2 형광층(162)이 연속되도록 배치될 수 있다.
이렇듯, 발광 픽셀 영역(PXR) 내부에서, 격벽 구조물(WS)의 존재 유무에 따라, 제1 발광 픽셀 영역(PXR1) 및 제2 발광 픽셀 영역(PXR2)의 광 특성을 서로 다르게 조절할 수 있다. 예를 들어, 제1 발광 픽셀 영역(PXR1)에서는 격벽 구조물(WS)로 서로 분리되는 픽셀(PX) 및 이에 대응하는 각각의 제1 형광층(161)을 이용하여, 제2 발광 픽셀 영역(PXR2)보다 상대적으로 광 휘도가 높은 특성을 구현할 수 있다. 또한, 제2 발광 픽셀 영역(PXR2)에서는 격벽 구조물(WS)로 서로 분리되지 않는 픽셀(PX) 및 이에 대응하는 하나의 제2 형광층(162)을 이용하여, 제1 발광 픽셀 영역(PXR1)보다 상대적으로 광 균일도가 높은 특성을 구현할 수 있다.
일반적으로, 운송 수단용 헤드 램프 등의 지능형 조명 시스템을 위하여 복수의 발광 소자 칩을 포함하는 광원 모듈을 사용하며, 각각의 발광 소자 칩을 개별적으로 제어하여 주변 상황에 따라 다양한 조명 모드를 구현할 수 있다. 매트릭스 형태로 배열된 복수의 발광 소자를 사용하는 경우, 복수의 발광 소자 각각으로부터 방출되는 광이 인접한 발광 소자에 혼입되거나 침투되는 현상이 발생할 수 있고, 광원 모듈의 콘트라스트 특성이 우수하지 못할 수 있다.
본 발명의 기술적 사상에 따르면, 복수의 발광 구조물(120)의 적어도 일부 상에 격벽 구조물(WS)을 형성함에 의해, 픽셀(PX)로부터 인접한 픽셀(PX)로 혼입되거나 침투되는 현상이 감소되거나 방지될 수 있다. 또한, 격벽 구조물(WS)에 의해 형광층(160)이 각각의 픽셀 공간(PXS) 내에서 견고하게 고정될 수 있고, 발광 소자(100)가 운송 수단용 헤드 램프로 사용되는 것과 같이 반복적인 진동 및 충격이 가해지는 환경 하에서도 발광 소자(100)의 신뢰성이 향상될 수 있다.
또한, 본 발명의 기술적 사상에 따르면, 발광 픽셀 영역(PXR)이 상대적으로 높은 광 휘도 특성을 가지는 제1 발광 픽셀 영역(PXR1) 및 상대적으로 높은 광 균일도 특성을 가지는 제2 발광 픽셀 영역(PXR2)을 모두 포함할 수 있다. 이에 따라, 하나의 발광 소자(100)에서, 제1 발광 픽셀 영역(PXR1)은 하이빔 구역(high-beam zone)에 대응할 수 있고, 제2 발광 픽셀 영역(PXR2)은 로우빔 구역(low-beam zone)에 대응할 수 있으므로, 하나의 발광 모듈로 서로 다른 상황에서 요구되는 광 특성을 모두 만족시킬 수 있다.
도 5 내지 도 7은 각각 본 발명의 기술적 사상의 다른 실시예에 따른 발광 소자를 나타내는 평면도이다.
이하에서 설명하는 발광 소자들(200, 300, 400)을 구성하는 대부분의 구성 요소 및 상기 구성 요소를 이루는 물질은, 앞서 도 1 내지 도 4에서 설명한 바와 실질적으로 동일하거나 유사하다. 따라서, 설명의 편의를 위하여, 앞서 설명한 발광 소자(100)와 평면도를 중심으로 차이점을 설명하도록 한다.
도 5를 참조하면, 발광 소자(200)는 발광 픽셀 영역(PXR) 및 상기 발광 픽셀 영역(PXR)의 적어도 일측 상에 배치되는 패드 영역(PDR)을 포함할 수 있다.
본 발명의 기술적 사상에 따르면, 발광 픽셀 영역(PXR)은 내부에 격벽 구조물(WS)이 배치되는 제1 발광 픽셀 영역(PXR1') 및 내부에 격벽 구조물(WS)이 배치되지 않는 제2 발광 픽셀 영역(PXR2')을 포함할 수 있다.
제1 발광 픽셀 영역(PXR1') 및 제2 발광 픽셀 영역(PXR2')은 발광 소자(200)에 배치되며, 제1 발광 픽셀 영역(PXR1')이 차지하는 면적은 제2 발광 픽셀 영역(PXR2')이 차지하는 면적보다 더 클 수 있다. 구체적으로, 제1 발광 픽셀 영역(PXR1')은 발광 소자(200)에서 4개의 라인으로 구성되며, 제2 발광 픽셀 영역(PXR2')은 발광 소자(200)에서 2개의 라인으로 구성될 수 있다. 다만, 이에 한정되는 것은 아니고, 제1 발광 픽셀 영역(PXR1')은 5개 이상의 라인으로 구성될 수 있으며, 제2 발광 픽셀 영역(PXR2')은 3개 이상의 라인으로 구성될 수 있다.
평면도에서, 제2 발광 픽셀 영역(PXR2')의 3면이 제1 발광 픽셀 영역(PXR1')과 맞닿도록 배치될 수 있다.
도 6을 참조하면, 발광 소자(300)는 발광 픽셀 영역(PXR) 및 상기 발광 픽셀 영역(PXR)의 적어도 일측 상에 배치되는 패드 영역(PDR)을 포함할 수 있다.
본 발명의 기술적 사상에 따르면, 발광 픽셀 영역(PXR)은 내부에 격벽 구조물(WS)이 배치되는 제1 발광 픽셀 영역(PXR1") 및 내부에 격벽 구조물(WS)이 배치되지 않는 제2 발광 픽셀 영역(PXR2")을 포함할 수 있다.
제1 발광 픽셀 영역(PXR1") 및 제2 발광 픽셀 영역(PXR2")은 발광 소자(300)에 배치되며, 제1 발광 픽셀 영역(PXR1")이 차지하는 면적은 제2 발광 픽셀 영역(PXR2")이 차지하는 면적보다 더 클 수 있다. 구체적으로, 제1 발광 픽셀 영역(PXR1")은 발광 소자(300)에서 3개의 라인으로 구성되며, 제2 발광 픽셀 영역(PXR2")은 발광 소자(300)에서 1개의 라인으로 구성될 수 있다. 다만, 이에 한정되는 것은 아니고, 제1 발광 픽셀 영역(PXR1")은 4개 이상의 라인으로 구성될 수 있으며, 제2 발광 픽셀 영역(PXR2")은 2개 이상의 라인으로 구성될 수 있다.
평면도에서, 제2 발광 픽셀 영역(PXR2")의 1면만이 제1 발광 픽셀 영역(PXR1")과 맞닿도록 배치될 수 있다.
도 7을 참조하면, 발광 소자(400)는 복수의 셀 블록(BLK1 내지 BLK7)을 포함하고, 복수의 셀 블록(BLK1 내지 BLK7) 중 특정 셀 블록(BLK7)에 포함되는 발광 셀의 개수가 다른 셀 블록(BLK1 내지 BLK6)에 포함되는 발광 셀의 개수와 서로 다를 수 있다.
발광 소자(400)는 픽셀 영역(PXR)의 중앙 하단에 배치되고, 다른 셀 블록(BLK1 내지 BLK6)에 비해 상대적으로 많은 수의 발광 셀을 포함하는 특정 셀 블록(BLK7)을 포함할 수 있다. 예를 들어, 발광 소자(400)가 운송 수단용 헤드 램프의 광원 모듈 내에 포함되어 사용되는 경우, 이러한 광원 모듈은 사용자가 주행하는 방향으로 사용자 정면의 중앙 하단은 광을 상대적으로 약하게 조사할 필요가 있으므로, 픽셀 영역(PXR)의 중앙 하단에 배치되는 특정 셀 블록(BLK7)에 상대적으로 낮은 전류를 인가할 수 있다. 픽셀 영역(PXR)의 중앙 하단에 배치되는 특정 셀 블록(BLK7)이 상대적으로 많은 수의 발광 셀들을 포함하지만, 상기 특정 셀 블록(BLK7)에 상대적으로 낮은 전류가 인가되어, 상기 특정 셀 블록(BLK7)에서 광 휘도를 낮출 수 있다.
복수의 셀 블록(BLK1 내지 BLK7)은 하부 행 및 상부 행의 총 2행으로 배열될 수 있고, 하부 행의 특정 셀 블록(BLK7)에 배치되는 발광 셀들은 서로 동시에 구동될 수 있다. 또한, 하부 행의 특정 셀 블록(BLK7)의 내부에 배치되는 발광 셀들의 사이에는 격벽 구조물(WS)이 형성되지 않으므로, 상기 특정 셀 블록(BLK7)에서 광 균일도를 높일 수 있다.
평면에서, 발광 소자(400)는 대략 직사각형 형상을 가질 수 있다. 예를 들어, 발광 소자(400)의 X 방향의 폭(L1)은 Y 방향의 폭(L2)의 약 1.1배 이상일 수 있고, 약 100배 이하일 수 있다. 또한, 발광 소자(400)의 두께(Z 방향의 길이)는 수십 ㎛ 내지 수백 ㎛일 수 있고, X 방향의 폭(L1)의 약 1/10 이하일 수 있다. 발광 소자(400)는 물리적 스트레스에 대한 저항이 최적화된 치수를 가질 수 있고, 발광 소자(400)의 휨이 최소화될 수 있다.
도 8 내지 도 17은 본 발명의 기술적 사상의 일 실시예에 따른 발광 소자의 제조 방법을 공정 순서에 따라 나타내는 단면도들이다.
여기서, 발광 소자의 제조 방법은 기본적으로 도 2의 Ⅲ-Ⅲ' 선을 따라 자른 단면도를 중심으로 설명하나, 이해의 편의를 위하여, 일부에서 도 2의 Ⅳ-Ⅳ' 선을 따라 자른 단면도(도 13b, 도 14b, 도 15b)를 추가하여 비교 설명한다.
도 8을 참조하면, 기판(110)의 일면 상에 발광 적층체(120L)를 형성할 수 있다.
기판(110)은 실리콘(Si) 기판, 실리콘 카바이드(SiC) 기판, 사파이어 기판, 또는 갈륨 질화물(GaN) 기판을 포함할 수 있다. 기판(110)은 픽셀 영역(PXR)과 패드 영역(PDR)을 포함할 수 있다. 평면도에서, 픽셀 영역(PXR)의 적어도 일측에 패드 영역(PDR)이 배치될 수 있다.
발광 적층체(120L)는 기판(110)의 일면 상에 순차적으로 형성되는 제1 도전형 반도체층(122), 활성층(124), 및 제2 도전형 반도체층(126)을 포함할 수 있다.
도 9를 참조하면, 발광 적층체(120L) 상에 식각 마스크 패턴(미도시)을 형성하고 발광 적층체(120L)의 일부분을 식각하여, 그루브(GR)를 형성할 수 있다.
그루브(GR)는 제1 도전형 반도체층(122)의 상면을 노출할 수 있다. 그루브(GR)는 기판(110)의 패드 영역(PDR) 상에는 형성되지 않을 수 있다. 또한, 식각 마스크 패턴(미도시)을 이용하여, 발광 적층체(120L)의 일부분을 식각함으로써, 소자 분리 영역(IA)을 형성할 수 있다. 소자 분리 영역(IA)에 의해 서로 이격되어 배치되는 복수의 발광 구조물(120)이 형성될 수 있다.
일부 실시예들에서, 소자 분리 영역(IA)을 형성하는 공정은 블레이드에 의해 수행될 수 있으나, 이에 한정되는 것은 아니다. 도시된 바와 같이, 소자 분리 영역(IA)의 형성 공정에 의해 얻어지는 복수의 발광 구조물(120)의 측단면 형상은 상부가 하부보다 짧은 사다리꼴 형상일 수 있으나, 이에 한정되는 것은 아니다. 소자 분리 영역(IA)의 형성 공정에서, 기판(110)의 일부분이 함께 제거되어 기판(110)에 리세스 영역(RS)이 형성될 수 있다.
도 10을 참조하면, 복수의 발광 구조물(120)을 컨포멀하게 덮는 절연 라이너(132)를 형성할 수 있다.
그루브(GR) 내에서 절연 라이너(132)의 일부분을 제거하여 제1 도전형 반도체층(122)의 상면을 노출하고, 제1 도전형 반도체층(122)의 노출된 상면에 각각 제1 컨택(134A)을 형성할 수 있다. 일부 실시예들에서, 제1 컨택(134A)을 형성하기 전 제1 도전형 반도체층(122)의 상면 상에 도전성 오믹 물질로 형성되는 오믹 금속층을 더 형성할 수도 있다.
또한, 절연 라이너(132)의 일부분을 제거하여, 제2 도전형 반도체층(126)의 상면을 노출하고, 제2 도전형 반도체층(126)의 노출된 상면에 각각 제2 컨택(134B)을 형성할 수 있다. 일부 실시예들에서, 제2 컨택(134B)을 형성하기 전 제2 도전형 반도체층(126)의 상면 상에 도전성 오믹 물질로 형성되는 오믹 금속층을 더 형성할 수도 있다.
절연 라이너(132) 상에 소자 분리 영역(IA)의 내벽을 따라 하부 반사층(136)을 형성할 수 있다. 이와 달리, 하부 반사층(136)은 제1 컨택(134A)을 형성하는 공정에서 동시에 형성될 수도 있고, 제2 컨택(134B)을 형성하는 공정에서 동시에 형성될 수도 있다.
도 11을 참조하면, 절연 라이너(132), 제1 컨택(134A), 제2 컨택(134B), 및 하부 반사층(136) 상에 배선 구조물(140)을 형성할 수 있다.
절연 라이너(132), 제1 컨택(134A), 제2 컨택(134B), 및 하부 반사층(136) 상에 도전층(미도시)을 형성하고, 상기 도전층을 패터닝하여 배선층(144)을 형성하고, 배선층(144)을 덮는 절연층(142)을 형성하는 공정을 반복한다. 이에 따라, 복수의 배선층(144)과 복수의 절연층(142)으로 구성된 배선 구조물(140)을 형성할 수 있다. 일부 실시예들에서, 복수의 배선층(144) 중 적어도 일부분은 도금 공정에 의해 형성될 수 있다.
도 12를 참조하면, 배선 구조물(140) 상에 접착층(172)이 형성되고, 접착층(172) 상에 지지 기판(170)이 부착될 수 있다.
기판(110)의 발광 구조물(120)과 접촉하는 일면과 반대되는 타면이 위를 향하도록, 지지 기판(170)과 부착된 발광 구조물(120)을 뒤집을 수 있다. 다음으로, 그라인딩 공정 또는 전면 식각 공정을 이용하여, 기판(110)의 타면의 일부 두께만큼을 제거할 수 있다.
도 13A 및 도 13B를 함께 참조하면, 기판(110) 상에 식각 마스크 패턴(미도시)을 형성하고 기판(110)의 일부분을 식각하여, 기판(110)의 제1 발광 픽셀 영역(PXR1) 상에 복수의 픽셀 공간(PXS)을 형성하고, 기판(110)의 제2 발광 픽셀 영역(PXR2) 상에 단수의 픽셀 공간(PXS)을 형성할 수 있다.
제1 발광 픽셀 영역(PXR1)에서 복수의 픽셀 공간(PXS) 사이에 배치되는 기판(110)의 일부분은 격벽 구조물(WS)로 지칭할 수 있다. 격벽 구조물(WS)은 소자 분리 영역(IA)과 수직 오버랩되도록 배치될 수 있고, 복수의 픽셀 공간(PXS) 각각 내에 복수의 발광 구조물(120)이 배치될 수 있다. 복수의 픽셀 공간(PXS) 바닥부에는 제1 도전형 반도체층(122)의 상면, 즉, 복수의 발광 구조물(120)의 상면이 노출될 수 있다.
이와 달리, 제2 발광 픽셀 영역(PXR2)에서 단수의 픽셀 공간(PXS) 사이에 배치되는 기판(110)은 외곽 부분을 제외하고는 모두 제거될 수 있다. 소자 분리 영역(IA)의 상면이 노출되도록, 단수의 픽셀 공간(PXS) 내에 복수의 발광 구조물(120)이 배치될 수 있다. 단수의 픽셀 공간(PXS) 바닥부에는 제1 도전형 반도체층(122)의 상면, 즉, 복수의 발광 구조물(120)의 상면이 노출될 수 있다.
제1 발광 픽셀 영역(PXR1) 및 제2 발광 픽셀 영역(PXR2)에서, 픽셀 공간(PXS) 바닥부에 노출되는 제1 도전형 반도체층(122)에 식각 공정을 수행하여, 요철부(120P)가 형성될 수 있다. 이와 달리, 요철부(120P)의 형성을 위한 식각 공정은 생략될 수도 있다.
도 14A 및 도 14B를 함께 참조하면, 격벽 구조물(WS) 및 기판(110) 상에 패시베이션 구조물(150)을 형성할 수 있다.
패시베이션 구조물(150)은 격벽 구조물(WS)의 상면(WST) 및 측벽(WSS) 상에, 또한, 복수의 발광 구조물(120)의 상면 상에 형성될 수 있다. 패시베이션 구조물(150)은 제1 패시베이션층(152) 및 제2 패시베이션층(154)을 포함할 수 있다.
일부 실시예들에서, 제1 패시베이션층(152) 및 제2 패시베이션층(154) 각각은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 및 알루미늄 질화물 중 적어도 하나인 제1 절연 물질을 사용하여 형성될 수 있다. 제1 패시베이션층(152) 및 제2 패시베이션층(154) 각각은 원자층 증착 공정, 화학 기상 증착 공정 등을 사용하여 형성될 수 있다.
도 15A 및 도 15B를 함께 참조하면, 복수의 픽셀 공간(PXS) 내부를 채우는 형광층(160)을 형성할 수 있다.
제1 발광 픽셀 영역(PXR1)에서 제1 형광층(161)은 복수의 픽셀 공간(PXS) 내부에 형광체 입자들이 분산된 수지를 도포하는 디스펜싱 공정을 이용하여 형성될 수 있다. 예를 들어, 마이크로 디스펜싱 설비(MD)를 이용하여 형광체 입자들이 분산된 수지로 복수의 픽셀 공간(PXS) 내부를 채울 수 있다.
제1 발광 픽셀 영역(PXR1)에서, 복수의 발광 구조물(120)은 격벽 구조물(WS)에 의하여 각각 분리되고, 격벽 구조물(WS)에 의하여 분리된 공간을 제1 형광층(161)이 채울 수 있다. 또한, 제1 발광 픽셀 영역(PXR1)에서, 제1 형광층(161)은 상면(161S)이 볼록한 형상이고, 이러한 형상의 제1 형광층(161)은 디스펜싱 공정으로 형성되는 것에 기인할 수 있다.
제2 발광 픽셀 영역(PXR2)에서 제2 형광층(162)은 단수의 픽셀 공간(PXS) 내부에 형광체 입자들이 소정의 농도로 균일하게 분산된 형광체 필름 형태인 PIG를 부착하는 공정을 이용하여 형성될 수 있다. 일부 실시예들에서, 제2 형광층(162)은 단결정으로 성장된 단결정 형광체, 형광체 자체를 압축 소결한 세라믹 형광체, 또는 형광체가 포함된 수지를 이용하여 형성될 수 있다.
제2 발광 픽셀 영역(PXR2)에서 복수의 발광 구조물(120)은 기판(110)의 일부에 의하여 하나로 구획되고, 기판(110)의 일부에 의하여 분리된 공간을 제2 형광층(162)이 채울 수 있다. 또한, 제2 발광 픽셀 영역(PXR2)에서 제2 형광층(162)은 상면(162S)이 편평한 형상이고, 이러한 형상의 제2 형광층(162)은 PIG으로 형성되는 것에 기인할 수 있다. 일부 실시예들에서, 제2 형광층(162)은 단결정 형광체, 세라믹 형광체, 또는 형광체가 포함된 수지로 형성될 수 있다.
도 16을 참조하면, 픽셀 영역(PXR)에서 형광층(160) 및 복수의 내부 격벽(WSI)을 커버하는 마스크 패턴(M1)을 형성하고, 마스크 패턴(M1)을 식각 마스크로 사용하여, 기판(110)의 최외곽 일부분을 제거하여 외부 격벽(WSO)을 형성할 수 있다.
외부 격벽(WSO) 외측에 노출된 발광 적층체(120L)를 제거하여 배선 구조물(140)을 노출할 수 있다. 배선 구조물(140)에 그루브를 형성하고, 상기 그루브 내에 도전 물질을 채움으로써, 패드부(PAD)를 형성할 수 있다.
도 17을 참조하면, 마스크 패턴(M1, 도 16 참조)을 애싱 및 스트립 공정으로 제거할 수 있다.
외부 격벽(WSO)의 외측벽 상에 절연 물질을 사용하여 엣지 보호층(180)을 형성할 수 있다. 또한, 엣지 보호층(180)은 패드부(PAD)의 상면 전체 또는 일부분을 커버할 수 있다.
이와 같이, 앞서 설명한 제조 공정에 의해, 본 발명의 기술적 사상에 따른 발광 소자(100)가 완성될 수 있다.
도 18은 본 발명의 기술적 사상의 일 실시예에 따른 발광 소자를 포함하는 광원 모듈을 나타내는 단면도이다.
도 18을 참조하면, 광원 모듈(1000)은 인쇄회로기판(1100) 상에 실장된 발광 소자(100)와 구동 반도체 칩(1200)을 포함할 수 있다.
인쇄회로기판(1100)은 내부 도전 패턴층(미도시)을 포함할 수 있고, 상기 내부 도전 패턴층에 전기적으로 연결된 기판 패드(1110)를 포함할 수 있다. 인쇄회로기판(1100) 상에는 발광 소자(100)가 실장되고, 발광 소자(100)의 패드부(PAD)는 본딩 와이어(1120)를 통해 인쇄회로기판(1100)의 기판 패드(1110)에 연결될 수 있다. 하나 이상의 구동 반도체 칩(1200)은 발광 소자(100)의 복수의 발광 구조물(120, 도 3 참조)을 개별적으로, 또는 전체적으로 구동하도록 구성될 수 있다.
인쇄회로기판(1100) 상에는 발광 소자(100)의 엣지 영역을 둘러싸는 몰딩재(1130)가 더 배치될 수 있다. 몰딩재(1130)는 발광 소자(100)의 격벽 구조물(WS)의 최외곽 부분을 둘러싸며, 패드부(PAD) 및 본딩 와이어(1120)를 커버하도록 배치될 수 있다.
인쇄회로기판(1100)의 바닥면에는 히트 싱크(1150)가 부착되며, 선택적으로 히트 싱크(1150)와 인쇄회로기판(1100) 사이에는 TIM(thermal interface material) 층(1160)이 더 배치될 수 있다.
상기 광원 모듈(1000)에는 앞서 설명한 발광 소자들(100, 200, 300, 400)이 단독으로 또는 조합하여 실장될 수 있다.
도 19는 본 발명의 기술적 사상의 일 실시예에 따른 운송 수단을 나타내는 사시도이다.
도면에는 운송 수단(2000)으로서 자동차가 예시되었지만, 이에 한정되는 것은 아니다. 상기 운송 수단(2000)은, 이륜차, 삼륜차, 승용차, 무한궤도차량, 기차, 전차와 같은 육상 운송 수단들, 배, 보트, 잠수함과 같은 해양 운송 수단들, 비행기, 헬리콥터와 같은 항공 운송 수단들을 포함할 수 있으며, 특별히 한정되는 것은 아니다.
도 19를 참조하면, 운송 수단(2000)의 헤드 램프부(2010) 내에 헤드 램프 모듈(2020)이 설치될 수 있고, 외부 사이드 미러부(2030) 내에 사이드 미러 램프 모듈(2040)이 설치될 수 있고, 테일 램프부(2050) 내에 테일 램프 모듈(2060)이 설치될 수 있다.
헤드 램프 모듈(2020)은 앞서 설명한 발광 소자들(100, 200, 300, 400)이 단독으로 또는 조합하여 포함되는 광원 모듈일 수 있다.
운송 수단(2000) 내에 내장된 전원 장치(2003)는 헤드 램프 모듈(2020), 사이드 미러 램프 모듈(2040), 및 테일 램프 모듈(2060)에 각각 전력을 공급할 수 있다. 또한, 상기 운송 수단(2000) 내에 내장된 컨트롤러(2001)는 헤드 램프 모듈(2020), 사이드 미러 램프 모듈(2040), 및 테일 램프 모듈(2060)의 온-오프를 비롯한 제반 동작을 제어하도록 구성될 수 있다.
컨트롤러(2001)는 앞서 설명한 구동 반도체 칩(1200, 도 18 참조)일 수 있고, 구동 반도체 칩(1200, 도 18 참조)과 전기적으로 연결되어 상기 구동 반도체 칩(1200, 도 18 참조)을 제어하도록 구성될 수도 있다.
운송 수단(2000)은 비전 인식 장치(2005)를 더 포함할 수 있다. 비전 인식 장치(2005)는 전방의 대상과 그의 움직임을 감지하도록 구성될 수 있다. 비전 인식 장치(2005)는 전방의 모습을 입력받아 이를 디지털 데이터로 변환할 수 있는 카메라, 변환된 디지털 데이터를 이용하여 헤드 램프 모듈(2020)로부터 방출되는 광이 조사되어야 하는 위치와 조사되어서는 안되는 위치를 식별하는 프로세서, 및 상기 프로세서에 의하여 처리된 결과를 컨트롤러(2001)로 전송할 수 있는 출력 장치를 포함할 수 있다.
도 20은 도 19의 운송 수단의 비전 인식 장치에 의하여 인식된 풍경 모습을 나타내는 개략도이다.
구체적으로, 상부 도면은 인식된 실제 풍경이고, 하부 도면은 인식된 실제 풍경에서 주요 인식 대상을 추출한 결과를 나타낸다.
도 19 및 도 20을 함께 참조하면, 운송 수단(2000)은 도로에 위치하며, 운송 수단(2000)의 비전 인식 장치(2005)는 지평선(H)을 수직 방향의 기준점으로 하여, 약 -4° 내지 +4°의 수직 방향 범위를 인식하고 있다.
또한, 비전 인식 장치(2005)는 정면 방향(V)을 기준점으로 하여 약 -14° 내지 +14°의 수평 방향 범위를 인식하고 있다. 물론, 이에 한정되는 것은 아니고, 통상의 기술자는 수직 방향 및/또는 수평 방향의 인식 범위가 필요에 따라 증감할 수 있음을 이해할 것이다. 비전 인식 장치(2005)는 시야 각도 범위 내에서 정지하고 있는 대상, 운동하고 있는 대상 등을 각각 식별하도록 구성될 수 있다.
도 21은 도 20의 인식된 풍경 모습에서 헤드 램프 모듈에서 방출된 광이 도달하는 범위를 나타내는 개념도이다.
도 19 및 도 21을 함께 참조하면, 헤드 램프 모듈(2020)에서 방출된 광은 수직 방향으로는 약 -1° 내지 +4°의 범위의 영역을 비추고, 수평 방향으로는 약 -14° 내지 +14°의 범위의 영역을 비출 수 있다.
헤드 램프 모듈(2020)은 최상부로부터 아래로 하이빔 구역(2011) 및 로우빔 구역(2012)이 차례로 배치되어 대응되는 부분에 광을 조사할 수 있다.
하이빔 구역(2011) 및 로우빔 구역(2012)은 각각 필요에 따라 온-오프 제어될 수 있다. 하이빔 구역(2011) 및 로우빔 구역(2012)의 온-오프 제어는 컨트롤러(2001)에 의하여 이루어질 수 있다.
특히, 도로의 정면에서 다른 차량이 접근하는 경우에, 하이빔 구역(2011)에서 방출되는 광은 상대적으로 높은 위치에서 멀리 이격된 위치를 조사하도록 구성되기 때문에 상기 다른 차량의 운행에 방해가 될 수 있다. 따라서, 정면에서 접근하는 다른 차량의 운행을 방해하지 않도록 일부 영역은 상기 다른 차량의 위치에 대응하여 온-오프 제어될 수 있다.
구체적으로, 컨트롤러(2001)는 어두운 환경에서 하이빔 구역(2011)을 온 상태로 유지한다. 차량 운행 중 ①의 위치에서 다른 차량이 접근한다면, 컨트롤러(2001)는 하이빔 구역(2011)을 오프시키고, 로우빔 구역(2012)을 온시킬 수 있다. 상기 다른 차량이 점진적으로 이동함에 따라 ②의 위치로 다른 차량이 지나간다면, 컨트롤러(2001)는 하이빔 구역(2011)을 다시 온시키고, 로우빔 구역(2012)을 오프시킬 수 있다.
이와 같이, 반대편 도로에서 접근하는 다른 차량의 위치를 인식하고, 그에 대응되는 하이빔 구역(2011) 및/또는 로우빔 구역(2012)을 온-오프시킴으로써, 접근하는 다른 차량의 운행을 용이하게 하여, 운행 안전성을 향상시킬 수 있다.
여기서, 접근하는 다른 차량이 1대인 경우에 대하여 설명하였지만, 통상의 기술자는 접근하는 다른 차량이 2대 이상인 경우에도 이와 유사한 방법으로 컨트롤러(2001)가 동작할 수 있음을 이해할 것이다.
도 22는 유럽경제위원회(Economic Commission for Europe, ECE) 규칙 112조에서 규정하고 있는 광도 그리드를 나타내는 개념도이다.
도 22를 참조하면, 헤드 램프 모듈을 동작시켰을 때, 25m 전방에서 각 구역별로, 그리고 특정 지점별로 만족시켜야 할 일정한 수치들이 기재되어 있다.
특히, 존(zone) Ⅲ의 경우 일부의 컷오프(cut-off) 영역이 사선 방향으로 정의되어 있으며, 이러한 부분을 컷오프 라인(CL)으로 지칭한다.
일반적으로, 컷오프 라인(CL)을 구현하기 위하여, 발광 소자의 크기를 줄이거나, 다수의 발광 소자들을 정밀하게 제어하도록 시도되었다. 다만, 제어해야 할 발광 소자들의 수가 점차 많아짐에 따라 구동 소자의 수도 증가하고, 전력 소비도 증가하는 문제점이 있었다.
본 발명의 기술적 사상에 따른 운송 수단용 헤드 램프 모듈(2020, 도 19 참조)에서, 컷오프 라인(CL)은 헤드 램프 모듈(2020, 도 19 참조)의 하이빔 구역 및 로우빔 구역에 의하여 직접 구현될 수 있다. 결과적으로, 헤드 램프 모듈(2020, 도 19 참조)에 복수의 발광 모듈을 구비할 필요가 없으며, 단수의 발광 모듈로 전력 소모도 줄일 수 있다.
여기서, ECE 규칙 112조(R112)와 관련하여서만 설명하였지만, 통상의 기술자는 ECE R98, ECE R113, ECE R123, 및 미국의 연방자동차 안전기준(Federal Motor Vehicle Safety Standard, FMVSS)에 따른 광도 그리드에 대하여 동일한 방식을 적용할 수 있음을 이해할 것이다.
도 23은 본 발명의 기술적 사상의 일 실시예에 따른 발광 소자를 포함하는 조명 장치를 나타내는 사시도이다.
도 23을 참조하면, 평판 조명 장치(2100)는 광원 모듈(2110), 전원 공급 장치(2120), 및 하우징(2130)을 포함할 수 있다.
광원 모듈(2110)은 발광 소자 어레이를 광원으로 포함할 수 있고, 앞서 설명한 발광 소자들(100, 200, 300, 400)의 적어도 어느 하나를 광원으로써 포함할 수 있다. 광원 모듈(2110)은 전체적으로 평면 현상을 이루도록 형성될 수 있다.
전원 공급 장치(2120)는 광원 모듈(2110)에 전원을 공급하도록 구성될 수 있다. 하우징(2130)은 광원 모듈(2110) 및 전원 공급 장치(2120)가 내부에 수용되도록 수용 공간이 형성될 수 있고, 일면에 개방된 육면체 형상으로 형성되나, 이에 한정되는 것은 아니다. 광원 모듈(2110)은 하우징(2130)의 개방된 일면으로 광을 발광하도록 배치될 수 있다.
도 24는 본 발명의 기술적 사상의 일 실시예에 따른 발광 소자를 포함하는 조명 장치를 나타내는 분해 사시도이다.
도 24를 참조하면, 조명 장치(2200)는 소켓(2210), 전원부(2220), 방열부(2230), 광원 모듈(2240), 및 광학부(2250)를 포함할 수 있다.
소켓(2210)은 기존의 조명 장치와 대체 가능하도록 구성될 수 있다. 조명 장치(2200)에 공급되는 전력은 소켓(2210)을 통해서 인가될 수 있다. 전원부(2220)는 제1 전원부(2221) 및 제2 전원부(2222)로 분리되어 조립될 수 있다. 방열부(2230)는 내부 방열부(2231) 및 외부 방열부(2232)를 포함할 수 있고, 내부 방열부(2231)는 광원 모듈(2240) 및/또는 전원부(2220)와 직접 연결될 수 있고, 이를 통해 외부 방열부(2232)로 열이 전달되게 할 수 있다.
광원 모듈(2240)은 전원부(2220)로부터 전원을 공급받아 광학부(2250)로 광을 방출할 수 있다. 광원 모듈(2240)은 발광 소자 패키지(2241), 회로 기판(2242), 및 컨트롤러(2243)를 포함할 수 있고, 컨트롤러(2243)는 발광 소자 패키지(2241)의 구동 정보를 저장할 수 있다. 발광 소자 패키지(2241)는 앞서 설명한 발광 소자들(100, 200, 300, 400)의 적어도 어느 하나를 광원으로써 포함할 수 있다.
광학부(2250)는 내부 광학부(미도시) 및 외부 광학부(미도시)를 포함할 수 있고, 광원 모듈(2240)이 방출하는 광을 고르게 분산시키도록 구성될 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 기술적 사상의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형상으로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100, 200, 300, 400: 발광 소자
110: 기판 120: 발광 구조물
140: 배선 구조물 150: 패시베이션 구조물
160: 형광층 PXR: 발광 픽셀 영역
1000: 광원 모듈
2000: 운송 수단 2010: 헤드 램프부
2011: 하이빔 구역 2012: 로우빔 구역
2020: 헤드 램프 모듈

Claims (20)

  1. 복수의 제1 발광 구조물을 가지는 제1 발광 픽셀 영역;
    상기 제1 발광 픽셀 영역에 이웃하며, 복수의 제2 발광 구조물을 가지는 제2 발광 픽셀 영역;
    상기 제1 발광 픽셀 영역을 복수로 구획하고, 상기 제2 발광 픽셀 영역을 하나로 구획하는 격벽 구조물;
    상기 제1 발광 픽셀 영역에 충진된 제1 형광층; 및
    상기 제2 발광 픽셀 영역에 충진된 제2 형광층;을 포함하고,
    상기 제1 형광층 및 상기 제2 형광층은 서로 상이한 형상을 가지는,
    발광 소자.
  2. 제1항에 있어서,
    상기 제1 발광 픽셀 영역에서 상기 복수의 제1 발광 구조물은 상기 격벽 구조물에 의하여 각각으로 분리되고,
    상기 격벽 구조물에 의하여 분리된 공간을 상기 제1 형광층이 채우는 것을 특징으로 하는 발광 소자.
  3. 제2항에 있어서,
    상기 제1 형광층은 상부가 볼록한 형상인 것을 특징으로 하는 발광 소자.
  4. 제3항에 있어서,
    상기 제1 형광층은 디스펜싱 공정으로 형성되는 것을 특징으로 하는 발광 소자.
  5. 제1항에 있어서,
    상기 제2 발광 픽셀 영역에서 상기 복수의 제2 발광 구조물은 상기 격벽 구조물에 의하여 하나의 공간으로 구획되고,
    상기 격벽 구조물에 의하여 구획된 공간을 상기 제2 형광층이 채우는 것을 특징으로 하는 발광 소자.
  6. 제5항에 있어서,
    상기 제2 형광층은 상부가 편평한 형상인 것을 특징으로 하는 발광 소자.
  7. 제6항에 있어서,
    상기 제2 형광층은 PIG(phosphor in glass), 단결정 형광체, 세라믹 형광체, 또는 형광체가 포함된 수지로 형성되는 것을 특징으로 하는 발광 소자.
  8. 제1항에 있어서,
    상기 제1 발광 픽셀 영역 및 상기 제2 발광 픽셀 영역은 하나의 모듈에 배치되며,
    상기 제1 발광 픽셀 영역의 면적은 상기 제2 발광 픽셀 영역의 면적보다 더 큰 것을 특징으로 하는 발광 소자.
  9. 제8항에 있어서,
    상기 제1 발광 픽셀 영역은 복수의 라인으로 구성되며,
    상기 제2 발광 픽셀 영역은 단수의 라인으로 구성되는 것을 특징으로 하는 발광 소자.
  10. 제1항에 있어서,
    상기 제1 발광 픽셀 영역에서 각각의 픽셀은 각각의 상기 제1 형광층과 대응되고,
    상기 제2 발광 픽셀 영역에서 복수의 픽셀은 하나의 상기 제2 형광층을 공유하는 것을 특징으로 하는 발광 소자.
  11. 발광 픽셀 영역과 패드 영역을 포함하는 발광 소자로서,
    상기 발광 픽셀 영역에 배치되는 복수의 발광 구조물;
    상기 발광 픽셀 영역에서 상기 복수의 발광 구조물과 다른 수직 레벨에 배치되고, 복수의 픽셀 공간을 정의하는 복수의 격벽을 포함하는 격벽 구조물;
    상기 복수의 픽셀 공간의 내부를 채우는 형광층; 및
    상기 패드 영역에 배치되며 상기 복수의 발광 구조물의 적어도 일측 상에 배치되는 패드부;를 포함하고,
    상기 발광 픽셀 영역은, 하나의 픽셀 공간에 하나의 형광층이 배치되는 제1 발광 픽셀 영역과 복수의 픽셀 공간에 하나의 형광층이 배치되는 제2 발광 픽셀 영역으로 구성되는,
    발광 소자.
  12. 제11항에 있어서,
    상기 제1 발광 픽셀 영역에서 상기 형광층은 상부가 볼록한 형상이고,
    상기 제2 발광 픽셀 영역에서 상기 형광층은 상부가 편평한 형상인 것을 특징으로 하는 발광 소자.
  13. 제11항에 있어서,
    상기 제1 발광 픽셀 영역에서 상기 복수의 픽셀 공간은 상기 격벽 구조물에 의하여 복수로 구획되고,
    상기 제2 발광 픽셀 영역에서 상기 복수의 픽셀 공간은 상기 격벽 구조물에 의하여 하나로 구획되는 것을 특징으로 하는 발광 소자.
  14. 제11항에 있어서,
    상기 제1 발광 픽셀 영역은 복수의 라인으로 구성되며 제1 면적을 차지하고,
    상기 제2 발광 픽셀 영역은 단수의 라인으로 구성되며 상기 제1 면적보다 작은 제2 면적을 차지하는 것을 특징으로 하는 발광 소자.
  15. 제11항에 있어서,
    상기 발광 픽셀 영역은 ECE R98, ECE R112, ECE R113, ECE R123, 및 FMVSS 규정 중 하나에 따른 광도 그리드(photometric grid)의 컷오프 라인을 포함하고,
    상기 컷오프 라인은 상기 제1 발광 픽셀 영역과 상기 제2 발광 픽셀 영역의 경계에 해당하는 것을 특징으로 하는 발광 소자.
  16. 발광 소자를 포함하는 운송 수단용 헤드 램프로서,
    상기 발광 소자는,
    복수의 제1 발광 구조물을 가지는 제1 발광 픽셀 영역;
    상기 제1 발광 픽셀 영역에 이웃하며, 복수의 제2 발광 구조물을 가지는 제2 발광 픽셀 영역;
    상기 제1 발광 픽셀 영역을 복수로 구획하고, 상기 제2 발광 픽셀 영역을 하나로 구획하는 격벽 구조물; 및
    상기 제1 및 제2 발광 픽셀 영역에 충진된 형광층;을 포함하고,
    상기 제1 및 제2 발광 픽셀 영역에서 상기 형광층은 서로 상이한 형상을 가지는,
    운송 수단용 헤드 램프.
  17. 제16항에 있어서,
    상기 제1 발광 픽셀 영역 및 상기 제2 발광 픽셀 영역은 하나의 모듈에 배치되며,
    상기 제1 발광 픽셀 영역의 면적은 상기 제2 발광 픽셀 영역의 면적보다 더 큰 것을 특징으로 하는 운송 수단용 헤드 램프.
  18. 제17항에 있어서,
    상기 제1 발광 픽셀 영역에서 상기 복수의 제1 발광 구조물은 상기 격벽 구조물에 의하여 각각으로 분리되고,
    상기 격벽 구조물에 의하여 분리된 공간을 상기 형광층이 디스펜싱 공정으로 채우는 것을 특징으로 하는 운송 수단용 헤드 램프.
  19. 제16항에 있어서,
    상기 제2 발광 픽셀 영역에서 상기 복수의 제2 발광 구조물은 상기 격벽 구조물에 의하여 하나로 구획되고,
    상기 격벽 구조물에 의하여 구획된 공간을 상기 형광층이 PIG, 단결정 형광체, 세라믹 형광체, 또는 형광체가 포함된 수지로 채우는 것을 특징으로 하는 운송 수단용 헤드 램프.
  20. 제16항에 있어서,
    인쇄회로기판을 더 포함하고,
    상기 발광 소자는 상기 인쇄회로기판 상에 실장되는 것을 특징으로 하는 운송 수단용 헤드 램프.
KR1020200186780A 2020-12-29 2020-12-29 발광 소자 및 운송 수단용 헤드 램프 KR20220094991A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200186780A KR20220094991A (ko) 2020-12-29 2020-12-29 발광 소자 및 운송 수단용 헤드 램프
DE102021123220.1A DE102021123220A1 (de) 2020-12-29 2021-09-08 Lichtemittierende Vorrichtung und Scheinwerferlampe für Fahrzeuge, welche die lichtemittierende Vorrichtung enthält
US17/548,114 US11735698B2 (en) 2020-12-29 2021-12-10 Light-emitting device and head lamp for vehicles including the light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200186780A KR20220094991A (ko) 2020-12-29 2020-12-29 발광 소자 및 운송 수단용 헤드 램프

Publications (1)

Publication Number Publication Date
KR20220094991A true KR20220094991A (ko) 2022-07-06

Family

ID=81972316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200186780A KR20220094991A (ko) 2020-12-29 2020-12-29 발광 소자 및 운송 수단용 헤드 램프

Country Status (3)

Country Link
US (1) US11735698B2 (ko)
KR (1) KR20220094991A (ko)
DE (1) DE102021123220A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102551354B1 (ko) * 2018-04-20 2023-07-04 삼성전자 주식회사 반도체 발광 소자 및 그 제조 방법

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69739368D1 (de) 1996-08-27 2009-05-28 Seiko Epson Corp Trennverfahren und Verfahren zur Übertragung eines Dünnfilmbauelements
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
EP1420463A4 (en) 2001-08-22 2008-11-26 Sony Corp NITRID SEMICONDUCTOR ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
US20090058259A1 (en) 2005-04-05 2009-03-05 St. Clair Intellectual Property Consultants, Inc. Quenched phosphor displays with pixel amplification
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
US10158057B2 (en) 2010-10-28 2018-12-18 Corning Incorporated LED lighting devices
JP2014199267A (ja) 2011-08-05 2014-10-23 シャープ株式会社 蛍光体基板、表示装置および電子機器
JP2014224836A (ja) 2011-09-16 2014-12-04 シャープ株式会社 発光デバイス、表示装置、照明装置および発電装置
KR102553630B1 (ko) * 2016-08-11 2023-07-10 삼성전자주식회사 발광소자 패키지 및 이를 이용한 디스플레이 장치
KR102397537B1 (ko) 2017-11-17 2022-05-13 에스엘 주식회사 차량용 램프
US11335835B2 (en) 2017-12-20 2022-05-17 Lumileds Llc Converter fill for LED array
KR102551354B1 (ko) 2018-04-20 2023-07-04 삼성전자 주식회사 반도체 발광 소자 및 그 제조 방법
KR20190137458A (ko) 2018-06-01 2019-12-11 삼성전자주식회사 Led를 이용한 디스플레이 모듈 제조방법
KR102653015B1 (ko) * 2018-07-18 2024-03-29 삼성전자주식회사 발광 장치, 운송 수단용 헤드램프, 및 그를 포함하는 운송 수단
TWI720339B (zh) 2018-08-31 2021-03-01 東貝光電科技股份有限公司 應用於微型led顯示器之led發光模組及應用該led發光模組所製成之顯示器
KR102617089B1 (ko) 2018-11-05 2023-12-27 삼성전자주식회사 발광소자 패키지 및 이를 이용한 디스플레이 장치
US10910433B2 (en) 2018-12-31 2021-02-02 Lumileds Llc Pixelated LED array with optical elements

Also Published As

Publication number Publication date
DE102021123220A1 (de) 2022-06-30
US11735698B2 (en) 2023-08-22
US20220209077A1 (en) 2022-06-30

Similar Documents

Publication Publication Date Title
US10998375B2 (en) Light emitting module and automotive illumination device including the same
US20220238597A1 (en) Pixel-type semiconductor light-emitting device and method of manufacturing the same
US8823024B2 (en) Optoelectronic semiconductor body and method for the production thereof
KR102555242B1 (ko) 발광소자 패키지
US11592155B2 (en) Light-emitting devices, headlamps for vehicles, and vehicles including the same
US11811008B2 (en) Light source module including light-emitting diode
KR102531109B1 (ko) 발광 소자 및 이를 구비한 조명 모듈
US11695031B2 (en) Light-emitting device, light source module, and method of manufacturing light-emitting device
EP3343644B1 (en) Light-emitting device and light-emitting device package comprising same
US11735698B2 (en) Light-emitting device and head lamp for vehicles including the light emitting device
US11804513B2 (en) Semiconductor light-emitting devices and methods of manufacturing the same
KR102409964B1 (ko) 반도체 발광소자 및 제조방법
US11794633B2 (en) Light-emitting device and headlamp for vehicle including the same
US20220310694A1 (en) Light emitting device and method of manufacturing the same
US11715815B2 (en) Optoelectronic semiconductor device comprising a first and a second current spreading structure
US20210375981A1 (en) Light-emitting device and light source module including the same
US20220199679A1 (en) Semiconductor light emitting devices and methods of manufacturing the same
US20230253527A1 (en) Semiconductor light-emitting device and method of manufacturing the same
KR102413435B1 (ko) 발광 소자 및 이를 구비한 조명 장치

Legal Events

Date Code Title Description
A201 Request for examination