KR20220092174A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220092174A
KR20220092174A KR1020200183685A KR20200183685A KR20220092174A KR 20220092174 A KR20220092174 A KR 20220092174A KR 1020200183685 A KR1020200183685 A KR 1020200183685A KR 20200183685 A KR20200183685 A KR 20200183685A KR 20220092174 A KR20220092174 A KR 20220092174A
Authority
KR
South Korea
Prior art keywords
dam
substrate
layer
inner dam
display area
Prior art date
Application number
KR1020200183685A
Other languages
English (en)
Inventor
차언호
유희성
유명재
이윤석
한규형
김혜진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200183685A priority Critical patent/KR20220092174A/ko
Priority to TW110143291A priority patent/TWI798947B/zh
Priority to US17/549,116 priority patent/US20220209176A1/en
Publication of KR20220092174A publication Critical patent/KR20220092174A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H01L51/5246—
    • H01L27/322—
    • H01L27/3246—
    • H01L27/3258—
    • H01L51/5284—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/874—Passivation; Containers; Encapsulations including getter material or desiccant

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Preparation Of Compounds By Using Micro-Organisms (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Compounds Of Unknown Constitution (AREA)

Abstract

본 명세서는 표시 장치에 관한 것으로, 본 명세서의 실시예에 따른 표시 장치는, 표시 영역 및 표시 영역을 둘러싸는 비표시 영역이 정의된 제1 기판, 제1 기판에 대향하고, 제1 기판과 중첩하는 제2 기판, 제1 기판 상에 형성되고, 표시 영역을 둘러싸도록 형성된 하부 내부댐, 제2 기판 상에 형성되고, 표시 영역을 둘러싸도록 형성된 상부 내부댐, 하부 내부댐을 커버하는 하부 패시베이션층, 및 상부 내부댐을 커버하는 상부 패시베이션층을 포함하고, 하부 패시베이션층 및 상부 패시베이션층은 하부 내부댐 및 상부 내부댐이 중첩하는 영역에서 서로 접촉한다.

Description

표시 장치{DISPLAY APPARATUS}
본 명세서는 표시 장치에 관한 것으로, 상세하게는 표시 영역을 둘러싸는 내부댐, 밀봉댐, 외부댐을 포함하는 표시 장치에 관한 것이다.
표시 장치는 고속의 응답 속도를 가지며, 소비 전력이 낮고, 액정 표시 장치와 달리 별도의 광원이 필요하지 않는 자체 발광이므로 시야각에 문제가 없어 차세대 평판 표시 장치로 주목 받고 있다.
표시 장치는 2개의 전극 사이에 개재된 발광층을 포함하는 발광 소자의 발광을 통해서 영상을 표시한다. 이때, 전계 발광 소자의 발광에 따라 발생되는 광은 전극과 기판 등을 통해서 외부로 방출된다.
통상적인 표시 장치는 외부의 산소 또는 수분이 침투되는 것을 방지하기 위해서 댐, 충진층을 형성하여 외부의 산소 또는 수분이 침투되는 것을 방지한다. 그러나, 표시 장치의 제1, 제2 기판을 합착할 때, 충진층에서 발생되는 기포가 시인되어 외관 불량에 의해 신뢰성 문제가 발생하거나, 투습 방지를 위해 비표시 영역의 댐이 넓은 영역을 차지하여 네로우 베젤을 갖는 표시 장치를 형성하기 어려운 문제점이 있다.
본 명세서는 충진층의 퍼짐성 향상을 통해 표시 장치의 패널 내에 기포 불량이 시인되는 문제를 최소화할 수 있는 표시 장치를 제공하는 것을 기술적 과제로 한다.
본 명세서는 충진층이 밀봉댐으로 침투하여 손상되는 불량을 최소화하여, 전계 발광 소자의 수명이 향상된 표시 장치를 제공하는 것을 기술적 과제로 한다.
본 명세서의 실시예에 따른 표시 장치는, 표시 영역 및 표시 영역을 둘러싸는 비표시 영역이 정의된 제1 기판, 제1 기판에 대향하고, 제1 기판과 중첩하는 제2 기판, 제1 기판 상에 형성되고, 표시 영역을 둘러싸도록 형성된 하부 내부댐, 제2 기판 상에 형성되고, 표시 영역을 둘러싸도록 형성된 상부 내부댐, 하부 내부댐을 커버하는 하부 패시베이션층, 및 상부 내부댐을 커버하는 상부 패시베이션층을 포함하고, 하부 패시베이션층 및 상부 패시베이션층은 하부 내부댐 및 상부 내부댐이 중첩하는 영역에서 서로 접촉한다.
위에서 언급된 과제의 해결 수단 이외의 본 명세서의 다양한 예에 따른 구체적인 사항들은 아래의 기재 내용 및 도면들에 포함되어 있다.
본 명세서에 따른 표시 장치는 충진층의 퍼짐성 향상을 통해 표시 장치의 패널 내에 기포 불량이 시인되는 문제를 최소화할 수 있다.
본 명세서에 따른 표시 장치는 충진층이 밀봉댐으로 침투하여 손상되는 불량을 최소화하여, 전계 발광 소자의 수명이 향상될 수 있다.
위에서 언급된 해결하고자 하는 과제, 과제 해결 수단, 효과의 내용은 청구범위의 필수적인 특징을 특정하는 것은 아니므로, 청구범위의 권리 범위는 발명의 내용에 기재된 사항에 의하여 제한되지 않는다.
도 1은 본 명세서의 일 실시예에 따른 표시 장치를 보여주는 사시도이다.
도 2는 본 명세서의 일 실시예에 따른 제1 기판을 개략적으로 보여주는 평면도이다.
도 3은 도 2의 I-I'의 일 예를 보여주는 단면도이다.
도 4는 도 2의 I-I'의 다른 예를 보여주는 단면도이다.
본 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 일 예들을 참조하면 명확해질 것이다. 그러나 본 출원은 이하에서 개시되는 일 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 출원의 일 예들은 본 출원의 개시가 완전하도록 하며, 본 출원의 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 출원의 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 출원의 일 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 출원이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 출원의 예를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 출원의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 출원의 기술적 사상 내에서 제2 구성요소일 수도 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제1 항목, 제2 항목 및 제3 항목 중에서 적어도 하나"의 의미는 제1 항목, 제2 항목 또는 제3 항목 각각 뿐만 아니라 제1 항목, 제2 항목 및 제3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 출원의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 본 출원에 따른 발광 표시 장치의 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다.
도 1은 본 명세서의 일 실시예에 따른 표시 장치를 보여주는 사시도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)는 표시 패널(10), 게이트 구동부(20), 소스 구동부(30), 연성필름(40), 회로보드(50), 및 제어부(60)를 포함한다.
표시 패널(10)은 제1 기판(110)과 제2 기판(170)을 포함할 수 있다. 제1 기판(110)은 화소 어레이 기판일 수 있고, 제2 기판(170)은 컬러필터 기판 또는 봉지 기판일 수 있다. 제2 기판(170)과 마주보는 제1 기판(110)의 일면 상에는 게이트 라인들, 데이터 라인들, 및 화소들이 형성될 수 있다. 화소들은 게이트 라인들과 데이터 라인들의 교차 구조에 의해 정의되는 영역에 마련될 수 있다. 본 명세서에 따르면, 표시 패널(10)의 제1 기판(110) 및 제2 기판(170)은 각각 별도의 공정을 통해 준비한 후 서로 합착되는 형태로 준비될 수 있다.
화소들 각각은 박막 트랜지스터와 애노드 전극, 유기 발광층, 및 캐소드 전극을 구비하는 유기발광소자를 포함할 수 있다. 화소들 각각은 박막 트랜지스터를 이용하여 게이트 라인으로부터 게이트 신호가 입력되는 경우 데이터 라인의 데이터 전압에 따라 유기발광소자에 소정의 전류를 공급한다. 이로 인해, 화소들 각각의 유기발광소자는 소정의 전류에 따라 소정의 밝기로 발광할 수 있다. 화소들 각각의 구조에 대한 자세한 설명은 도 4에서 후술한다.
표시 패널(10)은 도 1과 같이 화소들이 형성되어 화상을 표시하는 표시 영역(DA)과 화상을 표시하지 않는 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)에는 게이트 라인들, 데이터 라인들, 및 화소들이 형성될 수 있다. 비표시 영역(NDA)에는 게이트 구동부(20)와 패드들이 형성될 수 있다.
게이트 구동부(20)는 제어부(60)로부터 입력되는 게이트 제어신호에 따라 게이트 라인들에 게이트 신호들을 공급한다. 게이트 구동부(20)는 표시 패널(10)의 표시 영역(DA)의 일측 또는 양측 바깥쪽의 비 표시 영역(DA)에 GIP(gate driver in panel) 방식으로 형성될 수 있다. 또는, 게이트 구동부(20)는 구동 칩으로 제작되어 연성필름에 실장되고 TAB(tape automated bonding) 방식으로 표시 패널(10)의 표시 영역(DA)의 일측 또는 양측 바깥쪽의 비 표시 영역(DA)에 부착될 수도 있다.
상기 소스 구동부(30)는 제어부(60)로부터 디지털 비디오 데이터와 소스 제어신호를 입력 받는다. 소스 구동부(30)는 소스 제어신호에 따라 디지털 비디오 데이터를 아날로그 데이터전압들로 변환하여 데이터 라인들에 공급한다. 소스 구동부(30)가 구동 칩으로 제작되는 경우, COF(chip on film) 또는 COP(chip on plastic) 방식으로 연성필름(40)에 실장될 수 있다.
표시 패널(10)의 비 표시 영역(NDA)에는 데이터 패드들과 같은 패드들이 형성될 수 있다. 연성필름(40)에는 패드들과 소스 구동부(30)를 연결하는 배선들, 패드들과 회로보드(50)의 배선들을 연결하는 배선들이 형성될 수 있다. 연성필름(40)은 이방성 도전 필름(antisotropic conducting film)을 이용하여 패드들 상에 부착되며, 이로 인해 패드들과 연성필름(40)의 배선들이 연결될 수 있다.
상기 회로보드(50)는 연성필름(40)들에 부착될 수 있다. 회로보드(50)는 구동 칩들로 구현된 다수의 회로들이 실장될 수 있다. 예를 들어, 회로보드(50)에는 제어부(60)가 실장될 수 있다. 회로보드(50)는 인쇄회로보드(printed circuit board) 또는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다.
상기 제어부(60)는 회로보드(50)의 케이블을 통해 외부의 시스템 보드로부터 디지털 비디오 데이터와 타이밍 신호를 입력 받는다. 제어부(60)는 타이밍 신호에 기초하여 게이트 구동부(20)의 동작 타이밍을 제어하기 위한 게이트 제어신호와 소스 구동부(30)들을 제어하기 위한 소스 제어신호를 발생한다. 제어부(60)는 게이트 제어신호를 게이트 구동부(20)에 공급하고, 소스 제어신호를 소스 구동부(30)들에 공급한다.
도 2는 본 명세서의 일 실시예에 따른 제1 기판을 개략적으로 보여주는 평면도이고, 도 3은 도 2의 I-I'의 일 예를 보여주는 단면도이다.
도 2를 참조하면, 제1 기판(110) 및 제2 기판(170)은 서로 중첩하는 영역에서 표시 영역(DA), 표시 영역(DA)에 배치된 적어도 하나의 화소(P), 표시 영역(DA)을 둘러싸는 비표시 영역(NDA)의 일 측에 마련된 패드 영역(PA)을 포함할 수 있고, 비표시 영역(NDA)에는 표시 영역(DA)을 둘러싸도록 순차적으로 내부댐(ID;Inner Dam), 밀봉댐(SD; Sealing Dam) 및 외부댐(OD; Outter Dam)을 포함할 수 있다. 도 2의 패드 영역(PA)은 도 1에서 도시된 연성필름(40)이 제1 기판(110)에 실장되는 영역일 수 있다.
도 3을 참조하면, 본 출원의 일 예에 따른 표시 패널(10)은 제1 기판(110), 제1 기판(110)에 대향하는 제2 기판(170), 제1 기판(110) 상에 형성된 구동 박막 트랜지스터(DT), 제1 기판(110) 상에 배치된 평탄화층(120), 평탄화층(120) 상에 배치된 전계 발광 소자(ED), 제1 기판(110) 및 제2 기판(170) 사이에 배치된 충진층(150), 제1 기판(110) 상에 배치된 하부댐(LD), 제2 기판(170) 상에 배치된 상부댐(UD), 및 내부댐(ID) 및 외부댐(OD) 사이에 배치된 밀봉댐(SD)을 포함한다.
제1 기판(110)은 주로 유리 재질로 이루어지지만, 구부리거나 휠 수 있는 투명한 플라스틱 재질, 예를 들어, 폴리이미드로 이루어질 수 있다. 플라스틱 재질을 제1 기판(110)의 재질로 이용할 경우에는, 제1 기판(110) 상에서 고온의 증착 공정이 이루어짐을 감안할 때, 고온에서 견딜 수 있는 내열성이 우수한 폴리이미드가 이용될 수 있다. 이러한 제1 기판(110)의 전면(前面) 전체는 버퍼층(111)에 의해 덮일 수 있다.
버퍼층(111)은 박막 트랜지스터의 제조 공정 중 고온 공정시 제1 기판(110)에 함유된 물질이 트랜지스터층으로 확산되는 것을 차단하는 역할을 한다. 또한, 버퍼층(111)은 외부의 수분이나 습기가 발광 소자 쪽으로 침투하는 것을 방지하는 역할도 할 수 있다. 예를 들어, 버퍼층(111)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 및 실리콘 산질화막(SiON) 중 하나 이상의 무기막이 적층된 다중막으로 형성될 수 있다. 선택적으로, 버퍼층(111)은 경우에 따라서 생략될 수도 있다.
화소(P) 각각에는 커패시터, 박막 트랜지스터 등을 포함하는 회로 소자, 및 발광 소자가 구비될 수 있다. 박막 트랜지스터는 스위칭 박막 트랜지스터, 센싱 박막 트랜지스터 및 구동 박막 트랜지스터(DT)를 포함할 수 있다.
스위칭 박막 트랜지스터는 게이트 라인에 공급되는 게이트 신호에 따라 스위칭되어 데이터 라인으로부터 공급되는 데이터 전압을 구동 박막 트랜지스터(DT)에 공급하는 역할을 한다.
센싱 박막 트랜지스터는 화질 저하의 원인이 되는 구동 박막 트랜지스터(DT)의 문턱 전압 편차를 센싱하는 역할을 한다.
구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터로부터 공급되는 데이터 전압에 따라 스위칭되어 화소 전원 라인에서 공급되는 전원으로부터 데이터 전류를 생성하여 전계 발광 소자(ED)의 제1 전극(E1)에 공급하는 역할을 한다.
구동 박막 트랜지스터(DT)는 버퍼층(111) 상에 형성되고, 전계 발광 소자(ED)와 전기적으로 연결되도록 화소(P) 각각에 대응되도록 배치될 수 있다. 일 에 따르면, 구동 박막 트랜지스터(DT)는 액티브층(ACT), 게이트 전극(GE), 소스 전극(SE), 및 드레인 전극(DE)을 포함할 수 있다. 또한, 도 3에서 구동 박막 트랜지스터(DT)는 탑 게이트 구조로 도시되었으나, 본 명세서의 실시 예가 이에 제한되는 것은 아니고 구동 박막 트랜지스터(DT)는 공지된 다양한 구조가 적용될 수 있다. 다만, 본 명세서에서는 탑 게이트 구조의 박막 트랜지스터를 구조로 설명한다.
액티브층(ACT)은 버퍼층(111) 상에 마련될 수 있다. 액티브층(ACT)은 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)과 중첩되도록 배치될 수 있고, 액티브층(ACT)은 채널 영역 및 소스/드레인 영역을 포함할 수 있다. 그리고, 액티브층(ACT)은 채널 영역은 액티브층(ACT)의 중앙 영역에 게이트 전극(GE)과 중첩되도록 형성되고, 소스/드레인 영역은 채널 영역을 사이에 두고 서로 나란하게 형성될 수 있다. 또한, 게이트 절연막(GI)은 액티브층(ACT) 및 게이트 전극(GE) 사이에 마련될 수 있다. 구체적으로, 게이트 절연막(GI)은 액티브층(ACT)의 채널 영역과 게이트 전극(GE) 사이에 배치되어, 액티브층(ACT)과 게이트 전극(GE)을 절연시킬 수 있다. 게이트 전극(GE)은 게이트 절연막(GI)을 사이에 두고서 액티브층(ACT)의 채널영역과 중첩할 수 있다. 액티브층(ACT)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다.
게이트 절연막(GI)은 액티브층(ACT) 상에 마련될 수 있고, 버퍼층(111) 상에 배치될 수 있다. 또한, 게이트 절연막(GI)은 액티브층(ACT)과 게이트 전극(GE)을 절연시킬 수 있다. 게이트 절연막(GI)은 실리콘 질화막 (SiNx) 또는 실리콘 산화막(SiOx)을 포함할 수 있으나, 이에 제한되는 것은 아니다.
게이트 절연막(GI) 상에는 게이트 전극(GE) 이 구비될 수 있다. 게이트 전극(GE)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
층간 절연층(113)은 게이트 전극(GE) 및 게이트 절연막(GI) 상에 마련될 수 있다. 층간 절연층(113)은 구동 박막 트랜지스터(DT)를 보호하는 기능을 수행할 수 있다. 층간 절연층(113)은 액티브층(ACT)과 소스 전극(SE) 또는 액티브층(ACT)과 드레인 전극(DE)을 접촉시키기 위하여 해당 영역이 제거될 수 있다. 예를 들어, 층간 절연층(113)은 소스 전극(SE)과 접촉되는 액티브층(ACT)의 소스 영역을 노출하는 컨택홀 및 드레인 전극(DE)과 접촉되는 액티브층(ACT)의 드레인 영역을 노출하는 컨택홀을 포함할 수 있다. 또한, 층간 절연층(113)은 게이트 절연막(GI)의 상부에 형성될 수 있다. 일 예에 따르면, 층간 절연층(113)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)을 포함할 수 있다 또는, 층간 절연층(113)은 실리콘 산화막(SiOx) 및 실리콘 질화막(SiNx)을 포함하는 복수층으로 구성될 수 있다.
본 명세서의 일 예에 따른 소스 전극(SE) 및 드레인 전극(DE)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 은(Ag), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)과 같은 투명 전도성 산화물(TCO)로 이루어진 단일층 또는 이들의 다중층으로 형성될 수 있다. 본 명세서에서 소스 전극(SE) 및 드레인 전극(DE)은 구동 박막 트랜지스터(DT)가 요구하는 소정의 전기적 특성을 만족하기 위해서 선택된 재료가 사용될 수 있다.
또한, 구동 박막 트랜지스터(DT)의 액티브층(ACT) 하부에 배치된 차광층을 더 포함할 수 있다. 은 구동 박막 트랜지스터(DT)와 중첩되도록 제1 기판(110) 상에 배치될 수 있다. 예를 들어, 차광층은 제1 기판(110) 상에 금속층을 증착한 후 패터닝을 수행하여 형성될 수 있다. 차광층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 및 은(Ag) 등의 금속 또는 그들의 합금으로 이루어진 단일막 또는 다층막일 수 있으나, 이에 한정되지않고 당업계에 공지된 다양한 재료로 구현될 수 있다. 그리고, 차광층은 하부 차광층 및 상부 차광층을 포함할 수 있다
보호층(115)은 층간 절연층(113), 소스 전극(SE) 및 드레인 전극(DE) 상에 마련될 수 있다. 보호층(115)은 소스 전극(SE) 및 드레인 전극(DE)을 보호하는 기능을 수행할 수 있다. 보호층(115)은 소스 전극(SE) 또는 드레인 전극(DE)을 노출하는 컨택홀을 포함할 수 있다. 여기에서, 보호층(115)의 컨택홀은 제1 전극(E1)이 소스 전극(SE)과 접촉할 수 있도록 평탄화층(120)의 컨택홀과 연결될 수 있다. 보호층(115)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)을 포함할 수 있다.
평탄화층(120)은 제1 기판(110) 상에 배치될 수 있다. 평탄화층(120)은 전계 발광 소자(ED)와 뱅크(130)에 의해 정의되는 발광 영역이 실질적으로 평탄하게 형성되도록, 표시 영역(DA)의 발광 영역과 중첩할 수 있다. 또한, 평탄화층(120)은 표시 영역(DA) 중 발과 영역을 제외한 비발광 영역과 적어도 일부분 중첩하도록 형성될 수 있다. 평탄화층(120)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 및 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
전계 발광 소자(ED)는 평탄화층(120) 상에 배치되며, 구동 박막 트랜지스터(DT)로부터 공급되는 데이터 신호에 따라 발광하여 제1 기판(110) 및/또는 제2 기판(170) 쪽으로 광을 방출할 수 있다.
일 예에 따른 전계 발광 소자(ED)는 제1 전극(E1), 전계 발광층(EL), 및 제2 전극(E2)을 포함한다.
제1 전극(E1)은 평탄화층(120)상에 형성되고, 화소(P) 각각의 개구부와 중첩하고, 회로부(CP)와 적어도 일부분 중첩하도록 형성될 수 있다.
제1 전극(E1)은 평탄화층(120) 상에 마련되고, 구동 박막 트랜지스터(DT)의 소스 전극(SE)과 전기적으로 연결될 수 있다. 제1 전극(E1)은 평탄화층(120)에 마련된 컨택홀을 통해 구동 박막 트랜지스터(DT)의 소스 전극(SE)에 접촉될 수 있다. 일 예에 따른 제1 전극(E1)은 전계 발광 소자(ED)에서 방출되는 광이 제1 기판(110) 쪽으로 투과될 수 있도록 TCO(Transparent Conductive Oxide)와 같은 투명 도전 물질을 포함할 수 있다. 예를 들어, 제1 전극(E1)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등으로 이루어질 수 있다. 또한, 본 명세서의 일 예에 따른 제1 전극(E1)은 금속 물질 또는 투명 전도성 산화물을 포함할 수 있다. 예를 들어, 제1 전극(E1)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 인듐주석산화물(ITO; Indium Tin Oxide)의 적층 구조(ITO/Al/ITO), Ag 합금, 및 Ag 합금과 ITO의 적층 구조(ITO/Ag 합금/ITO)과 같은 반사율이 높은 금속물질로 형성될 수 있다. 여기서, Ag 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu) 등의 합금일 수 있고, APC 합금으로 불려질 수 있다.
전계 발광층(EL)은 제1 전극(E1) 상에 형성되어 제1 전극(E1)에 직접적으로 접촉될 수 있다. 일 예에 따른 전계 발광층(EL)은 유기 발광층, 무기 발광층, 및 양자점 발광층 중 어느 하나를 포함하거나, 유기 발광층(또는 무기 발광층)과 양자점 발광층의 적층 또는 혼합 구조를 포함할 수 있다.
일 예에 따른 전계 발광층(EL)은 청색 발광층, 녹색 발광층, 적색 발광층 및 백색 발광층 중 어느 하나를 포함할 수 있다. 예를 들어, 단위 화소가 제1 내지 제4 화를 포함하는 경우, 제1 화소 영역에 배치되는 전계 발광층(EL)은 적색 발광층, 제2 화소 영역에 배치되는 전계 발광층(EL)은 녹색 발광층, 제3 화소 영역에 배치되는 전계 발광층(EL)은는 청색 발광층, 및 제4 화소 영역에 배치되는 전계 발광층(EL)은 백색 발광층을 각각 포함할 수 있다. 이 경우, 제1 내지 제4 화소 각각의 전계 발광층(EL)은 각 화소 영역 각각의 개구부와 중첩되는 제1 전극(E1) 상에만 배치될 수 있다.
다른 예에 따른 전계 발광층(EL)은 백색 광을 방출하기 위한 2 이상의 발광부를 포함한다. 예를 들어, 단위 화소가 제1 내지 제4 화소를 포함하는 경우, 제1 내지 제4 화소 각각의 전계 발광 소자(ED)는 제1 광과 제2 광의 혼합에 의해 백색 광을 방출하기 위한 제1 발광부와 제2 발광부를 포함할 수 있다. 일 예에 따른 제1 발광부는 제1 광을 방출하는 것으로 청색 발광부, 녹색 발광부, 적색 발광부, 황색 발광부, 및 황록색 발광부 중 어느 하나를 포함할 수 있다. 일 예에 따른 제2 발광부는 청색 발광부, 녹색 발광부, 적색 발광부, 황색 발광부, 및 황록색 발광부 중 제1 발광부를 제외한 어느 하나를 포함할 수 있다. 이 경우, 전계 발광층(EL)은 제1 내지 제4 화소 각각의 공통층으로서 각 화소 영역 각각의 개구부와 중첩되는 제1 전극(E1) 상에만 배치될 뿐만 아니라 각 화소 영역 각각의 회로부와 중첩되도록 배치될 수 있다.
따라서, 일 예에 따른 제1 내지 제4 화소의 발광 소자는 서로 동일한 백색 광을 방출할 수 있다. 이 경우, 제1 내지 제4 화소 각각은 백색 광을 각기 다른 컬러 광으로 변환하는 각기 다른 파장 변환층을 포함할 수 있다. 그리고, 제4 화소는 파장 변환층을 구비하지 않고 백색 광을 제1 기판(110) 및/또는 제2 기판(170) 쪽으로 방출할 수 있다.
제2 전극(E2)은 전계 발광층(EL) 상에 형성되어 전계 발광층(EL)과 직접적으로 접촉될 수 있다. 일 예에 따른 제2 전극(E2)은 전계 발광층(EL) 의 캐소드 전극이 될 수 있다. 일 예에 따른 제2 전극(E2)은 전계 발광층(EL) 에서 방출되어 입사되는 광을 제1 기판(110) 쪽으로 반사시키기 위해 반사율이 높은 금속 물질을 포함할 수 있다. 예를 들어, 제2 전극(E2)은 알루미늄(Al)과 티타늄(Ti)의 적층 구조(Ti/Al/Ti), 알루미늄(Al)과 ITO의 적층 구조(ITO/Al/ITO), APC(Ag/Pd/Cu) 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 다층 구조로 형성되거나, 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 금(Au), 마그네슘(Mg), 칼슘(Ca), 또는 바륨(Ba) 중에서 선택된 어느 하나의 물질 또는 2 이상의 합금 물질로 이루어진 단층 구조를 포함할 수 있다.
또는, 전계 발광층(EL) 에서 방출되어 입사되는 광을 제2 기판(170) 쪽으로 투과시키기 위해 TCO(Transparent Conductive Oxide)와 같은 투명 도전 물질을 포함할 수 있다. 예를 들어, 제2 전극(E2)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등으로 이루어질 수 있다.
뱅크(130)는 각 화소 영역 각각의 개구부를 정의하는 것으로, 제1 전극(E1)의 가장자리와 평탄화층(120) 상에 마련될 수 있고, 표시 영역(DA) 및 비표시 영역(NDA)의 경계와 중첩하도록 마련될 수 있다. 예를 들어, 뱅크(130)는 벤조사이클로부텐(benzocyclobutene; BCB)계 수지, 아크릴계(acryl) 수지 또는 폴리이미드(polyimide) 수지 등의 유기물로 형성할 수 있다. 또는, 뱅크(130)는 검정색 안료를 포함하는 감광제로 형성될 수 있으며, 이 경우, 뱅크(130)는 인접한 화소 간의 혼색을 방지하는 차광 부재의 역할을 겸할 수 있다.
전계 발광 소자(ED)의 전계 발광층(EL)과 제2 전극(E2) 각각은 뱅크(130) 상에도 형성될 수 있다. 즉, 전계 발광층(EL)은 제1 전극(E1)의 가장자리와 뱅크(130)를 덮도록 형성되고, 제2 전극(E2)은 전계 발광층(EL)을 덮도록 형성될 수 있다.
제1 하부 패시베이션층(141)은 제2 전극(E2), 즉 화소 전체를 덮도록 제1 기판(110) 상에 형성될 수 있다. 이러한 제1 패시베이션층(141)은 외부 충격으로부터 박막 트랜지스터 및 전계 발광 소자(ED) 등을 보호하고, 산소, 수분 및 이물들(particles)이 전계 발광 소자(ED)로 침투하는 것을 방지하는 역할을 겸할 수 있다.
제1 하부 패시베이션층(141)은 실리콘 질화막(SiNx)을 포함할 수 있다. 실리콘 질화막(SiNx)은 수분 투과도(WVTR; Water Vapor Trasmission Rate)이 우수하여 전계 발광 소자(ED)로 수분이 침투하여 신뢰성이 저하되는 것을 방지할 수 있다. 또한, 제1 하부 패시베이션층(141)이 실리콘 질화막으로 구성되는 경우 전계 발광 소자(ED)의 수분 침투에 의한 신뢰성 저하를 방지할 수 있으므로, 비표시 영역에 형성되는 밀봉댐(SD)의 폭(D)을 줄일 수 있다. 따라서, 본 명세서에 따른 표시 장치는 좁은 비표시 영역을 갖는 네로우 베젤의 구현이 가능한 장점이 있다.
예를 들어, 제1 하부 패시베이션층(141)은 0.05 내지 1.5um의 두께로 형성될 수 있으나, 이제 제한되는 것은 아니다.
또한, 하부 패시베이션층(140)은 도 4에서 후술되는 바와 같이 제1 하부 패시베이션층(141) 및 제2 하부 패시베이션층(143)을 포함할 수 있다.
충진층(150)은 하부 패시베이션층(140) 및 상부 패시베이션층(160) 사이에 위치할 수 있다. 예를 들어, 충진층(150)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리 아미드 수지(polyamide resin), 폴리 이미드 수지(polyimide resin), 및 벤조사이클로부텐 수지(benzocyclobutene resin) 중 어느 하나의 유기 물질로 이루어질 수 있다. 유기 봉지층은 이물질 커버층(particle cover layer)으로 표현될 수 있다.
충진층(150)은 표시 영역 전체를 둘러싸는 충진제(filling agent)로 적용될 수 있으며, 이 경우, 본 출원에 따른 표시 패널(10)은 충진제를 매개로 하여 제1 기판(110) 상에 부착되는 제2 기판(170)을 더 포함한다. 제2 기판(170)은 플라스틱 재질, 유리 재질, 또는 금속 재질로 이루어질 수 있다. 충진제는 산소 또는/및 수분 등을 흡수하는 게터 물질을 포함할 수 있다.
또한, 제1 기판(110)의 비표시 영역(NDA)에는 표시 영역(DA)을 둘러싸도록 제1 기판(110) 상에 형성된 하부 내부댐(LID;Lower Inner Dam), 하부 내부댐(LID;Lower Inner Dam)의 외측에 하부 내부댐(LID)을 둘러싸도록 형성된 하부 외부댐(LOD; Lower Outter Dam), 및 하부 내부댐(LID) 및 하부 외부댐(LOD) 사이에 위치하는 밀봉댐(SD; Sealing Dam)을 포함할 수 있다.
하부 내부댐(LID; Lower Inner Dam)은 제1 기판(110) 상의 비표시 영역(NDA)에 표시 영역(DA)을 둘러싸도록 형성되고, 제1 하부 내부댐(LID1), 및 제1 하부 내부댐(LID1) 상에 형성된 제2 하부 내부댐(LID2)을 포함할 수 있다.
제1 하부 내부댐(LID1)은 평탄화층(120)과 동일한 물질 및 동일한 공정으로 준비될 수 있고, 예를 들면 제1 하부 내부댐(LID1)은 평탄화층(120)을 형성할 때 동일 공정을 통해 소정의 두께로 준비한 후 패터닝 공정을 통해 제1 하부 내부댐(LID1) 및 평탄화층(120)이 서로 구분되도록 형성될 수 있다.
제2 하부 내부댐(LID2)은 뱅크(130)와 동일한 물질 및 동일한 공정으로 준비될 수 있고, 예를 들면 제2 하부 내부댐(LID2)은 뱅크(130)를 형성할 때 동일 공정을 통해 소정의 두께로 준비한 후 패터닝 공정을 통해 제2 하부 내부댐(LID2) 및 뱅크(130)가 서로 구분되도록 형성될 수 있다.
하부 외부댐(LOD; Lower Outter Dam)은 하부 내부댐(LID)을 둘러싸도록 형성되고, 제1 기판(110) 상에 형성된 제1 하부 외부댐(LOD1), 및 제1 하부 외부댐 (LOD1)상에 형성된 제2 외부댐 (LOD2)을 포함할 수 있다.
제1 하부 외부댐(LOD1)은 제1 하부 내부댐(LID1)과 동일한 물질 및 동일한 공정으로 준비될 수 있고, 예를 들면 제1 하부 내부댐(LID1)을 형성할 때 동일 공정을 통해 소정의 두께로 준비된 후 패터닝 공정을 통해 제1 하부 내부댐(LID1), 및 제1 하부 외부댐(LOD1)이 서로 구분되도록 형성될 수 있다.
제2 하부 외부댐(LOD2)은 제2 하부 내부댐(LID2)과 동일한 물질 및 동일한 공정으로 준비될 수 있고, 예를 들면 제2 하부 내부댐(LID2)을 형성할 때 동일 공정을 통해 소정의 두께로 준비된 후 패터닝 공정을 통해 제2 하부 내부댐(LID2), 및 제2 하부 외부댐(LOD2)이 서로 구분되도록 형성될 수 있다.
밀봉댐(SD)은 비표시 영역(NDA)의 내부댐(ID) 및 외부댐(OD) 사이에 위치할 수 있다. 밀봉댐(SD)은 수분을 흡수할 수 있는 물질이 작은 크기로 분쇄되어 혼합될 수 있으며, 에폭시(Epoxy)계의 물질, 아크릴(Acryl)계 또는 올레핀(Olefin)계의 물질이 사용될 수 있다. 밀봉댐(SD)은 디스펜서(Dispenser) 장비를 이용하여 배치될 수 있으며 두 기판의 합착 후 자외선 및 열 경화를 통해 제1 기판(110) 및 제2 기판(170)사이에 밀봉될 수 있다.
컬러필터(CF)는 제2 기판(170) 상의 표시 영역(DA)에 배치될 수 있고, 전계 발광 소자(ED)와 중첩하도록 배치될 수 있다.
본 명세서의 일 예에 따른 표시장치는 컬러필터(CF)가 전계 발광 소자(ED)와 제2 기판(170) 사이에 위치하는 상부발광 구조일 수 있다. 다만, 본 명세서의 발명의 범위가 하부발광 구조의 표시장치에 국한되는 것은 아니고, 상부 발광 구조의 표시장치 또는 양방향 발광 구조의 표시장치도 모두 포함할 수 있다. 이하에서는, 설명의 편의를 위해 상부발광 구조의 표시장치를 기준으로 설명하기로 한다.
이때, 하나의 발광 영역과 중첩하는 컬러필터(CF) 및 다른 하나의 발광 영역과 중첩하는 컬러필터(CF)는 각각 다른 색상의 빛을 투과하는 컬러필터일 수 있고, 예를 들어 적색 컬러 필터, 녹색 컬러 필터 및 청색 컬러 필터 중 하나일 수 있다. 다만, 본 명세서의 실시예가 이에 제한되는 것은 아니다. 또한, 컬러필터(CF)는 전계 발광 소자(ED)를 포함하는 발광 영역이 화이트 발광 영역인 경우 생략될 수 있다.
블랙 매트릭스(BM)는 컬러필터(CF)의 일측면을 둘러싸도록 배치될 수 있고, 하나의 컬러필터(CF)가 이웃한 다른 하나의 컬러필터(CF)와 혼색되는 것을 방지할 수 있고, 복수의 컬러필터(CF)를 구획할 수 있다.
또한, 제2 기판(170)의 비표시 영역(NDA)에는 표시 영역(DA)을 둘러싸도록 제2 기판(170) 상에 형성된 상부 내부댐(UID;Upper Inner Dam), 상부 내부댐(UID; Upper Inner Dam)의 외측에 상부 내부댐(UID)을 둘러싸도록 형성된 상부 외부댐(UOD; Upper Outter Dam), 및 상부 내부댐(UID) 및 상부 외부댐(UOD) 사이에 위치하는 밀봉댐(SD; Sealing Dam)을 포함할 수 있다.
상부 내부댐(UID; Upper Inner Dam)은 제2 기판(170) 상의 비표시 영역(NDA)에 표시 영역(DA)을 둘러싸도록 형성되고, 제1 상부 내부댐(UID1), 및 제1 상부 내부댐(UID1) 상에 형성된 제2 상부 내부댐(UID2)을 포함할 수 있다.
이때, 제2 상부 내부댐(UID2)은 서로 이격된 복수의 제2 상부 내부댐(UID2)으로 준비될 수 있다. 제2 상부 내부댐(UID2)은 서로 이격된 복수의 제2 상부 내부댐(UID2)으로 준비됨으로써, 비표시 영역(NDA)에서 충진층(150)이 밀봉댐(SD)으로 침투되는 것을 방지할 수 있다.
제1 상부 내부댐(UID1)은 평탄화층(120)과 동일한 물질을 포함할 수 있다. 따라서, 제1 상부 내부댐(UID1)은 제2 기판(170) 상에 제1 기판(110)의 평탄화층(120)을 준비하는 공정과 동일한 공정으로 준비할 수 있다. 본 명세서에서 표시 패널(10)은 제1 기판(110) 및 제2 기판(170)은 각각 별개로 준비된 후 합착되어 준비되므로, 제2 기판(170)의 제1 상부 내부댐(UID1)은 제1 기판(110)의 평탄화층(120)과 별개의 공정으로 준비될 수 있다. 제1 상부 내부댐(UID1)은 평탄화층(120)과 동일한 물질이 소정의 두께로 준비된 후 패터닝 공정을 통해 형성될 수 있다.
제2 상부 내부댐(UID2)은 블랙 매트릭스(BM)와 동일한 물질로 준비될 수 있고, 예를 들면 제2 상부 내부댐(UID2)은 블랙 매트릭스(BM) 및 제1 상부 내부댐(UID1)을 형성한 후 추가적인 공정을 통해서 제1 상부 내부댐(UID1) 상에 제2 상부 내부댐(UID2)을 소정의 두께로 준비한 후 패터닝 공정을 통해 서로 이격된 복수의 제2 상부 내부댐(UID2)으로 준비될 수 있다.
상부 외부댐(UOD; Upper Outter Dam)은 상부 내부댐(UID)을 둘러싸도록 형성되고, 제1 상부 외부댐(UOD1), 및 제1 상부 외부댐 (UOD1)상에 형성된 제2 외부댐 (UOD2)를 포함할 수 있다.
제1 상부 외부댐(UOD1)은 제1 상부 내부댐(UID1)과 동일한 물질 및 동일한 공정으로 준비될 수 있고, 예를 들면 제1 상부 외부댐(UOD1)은 제1 상부 내부댐(UID1)을 형성할 때 동일 공정을 통해 소정의 두께로 준비된 후 패터닝 공정을 통해 제1 상부 내부댐(UID1), 및 제1 상부 외부댐(UOD1)이 서로 구분되도록 형성될 수 있다.
제2 상부 외부댐(UOD2)은 제2 상부 내부댐(UID2)과 동일한 물질 및 동일한 공정으로 준비될 수 있고, 예를 들면 제2 상부 외부댐(UOD2)은 제2 상부 내부댐(UID2)을 형성할 때 동일 공정을 통해 소정의 두께로 준비된 후 패터닝 공정을 통해 제2 상부 내부댐(UID2), 및 제2 상부 외부댐(UOD2)이 서로 구분되도록 형성될 수 있다. 따라서, 제2 상부 외부댐(UOD2)은 블랙 매트릭스(BM)와 동일한 물질을 포함할 수 있다.
상부 외부댐(UOD)은 상부 내부댐(UID)을 둘러싸도록 배치될 수 있고, 상부 외부댐(UOD)은 제2 기판(170) 상에 형성된 제1 상부 외부댐(UOD1), 및 제1 상부 외부댐(UOD1) 상에 형성된 제2 상부 외부댐(UOD2)을 포함할 수 있다.
제1 상부 외부댐(UOD1)은 제1 상부 내부댐(UID1)과 동일한 물질, 및 동일한 공정으로 준비될 수 있고, 제2 상부 외부댐(UOD2)은 제2 상부 내부댐(UID2)과 동일한 물질, 및 동일한 공정으로 준비될 수 있다.
상부 패시베이션층(160)은 후술되는 제2 기판(170)에 형성된 컬러필터(CF), 블랙 매트릭스(BM), 상부 내부댐(UID)을 커버하도록 제2 기판(170)상에 형성될 수 있다. 예를 들어, 상부 패시베이션층(160)은 실리콘 질화막(SiNx), 실리콘 산화막(SiOx), 실리콘 산질화막(SiON), 및 알루미늄 산화막(Al2O3) 중 적어도 하나의 물질을 포함할 수 있다. 충진층(150)이 유기물질로 구성되는 경우, 실리콘 질화막(SiNx), 실리콘 산화막(SiOx), 실리콘 산질화막(SiON), 및 알루미늄 산화막(Al2O3)은 친수성 특성을 가짐으로써 유기 물질로 구성되는 충진층(150)에 대한 퍼짐성을 향상시킬 수 있고, 이에 의해 제1 기판(110) 및 제2 기판(170)을 합착할 때 표시 패널(10) 내에 기포가 형성되는 것을 최소화 할 수 있다.
예를 들어, 상부 패시베이션층(160)은 1um의 두께로 형성될 수 있으나, 이제 제한되는 것은 아니다.
본 명세서의 다른 실시예에 따르면, 상부 패시베이션층(160)은 실리콘 산화막(SiOx), 및 알루미늄 산화막(Al2O3) 중 적어도 하나의 물질을 포함할 수 있으며, 산화막(SiOx), 및 알루미늄 산화막(Al2O3)은 실리콘 질화막(SiNx) 보다 충진층(150)에 대한 더 높은 친수성을 가질 수 있고, 제1 기판(110) 및 제2 기판(170)을 합착할 때 충진층(150)의 퍼짐성을 더욱 향상시킬 수 있다.
본 명세서의 일 싱시예에 따르면 제1 기판(110) 상에 마련된 하부 내부댐(LID) 및 제2 기판(170) 상에 마련된 상부 내부댐(UID)은 서로 적어도 일부분 중첩하도록 마련될 수 있고 하부 내부댐(LID; Lower Inner Dam) 및 상부 내부댐(UID; Upper Inner Dam)은 서로 적어도 일부분 접촉하도록 형성될 수 있다. 여기서, 접촉한다는 것은 하부 내부댐(LID)을 커버하는 하부 패시베이션층(140)과 상부 내부댐(UID)을 커버하는 상부 패시베이션층(160)이 접촉하는 것을 의미할 수 있다.
밀봉댐(SD)은 내부댐(ID) 및 외부댐(OD) 사이에 위치하여 제1 기판(110) 및 제2 기판(170)을 합착시킬 수 있고, 외부에서 전계 발광 소자(ED)로 수분 및 산소 투과성을 최대한 억제함으로써, 방습 신뢰성을 확보할 수 있다.
또한, 제2 기판(170)은 제1 기판(110)과 중첩하되, 제2 기판(170)은 제1 기판(110) 보다 작은 크기를 갖도록 준비될 수 있다. 다만, 제1 기판(110) 및 제2 기판(170)의 크기는 이에 제한되는 것은 아니고, 제1 기판(110) 및 제2 기판(170)은 서로 동일한 크기를 갖거나 표시 장치를 구성함에 있어서 설계에 따라 자유롭게 조절될 수 있다.
도 4는 도 2의 I-I'의 다른 예를 보여주는 단면도이다. 도 4에 도시된 표시 장치의 구성에서 상부 내부댐(UID) 및 하부 패시베이션층(140)의 구조를 제외하고는 도 3의 구조와 동일하므로 중복되는 설명은 생략하기로 한다.
도 4를 참조하면, 상부 내부댐(UID)은 제2 기판(170) 상의 비표시 영역(NDA)에 표시 영역(DA)을 둘러싸도록 형성되고, 제1 상부 내부댐(UID1), 및 제1 상부 내부댐(UID1) 상에 형성된 제2 상부 내부댐(UID2)을 포함할 수 있다. 이때, 제2 상부 내부댐(UID2)은 서로 이격된 복수의 제2 상부 내부댐(UID2)으로 준비될 수 있다. 제2 상부 내부댐(UID2)은 서로 이격된 복수의 제2 상부 내부댐(UID2)으로 준비됨으로써, 비표시 영역(NDA)에서 충진층(150)이 밀봉댐(SD)으로 침투되는 것을 방지할 수 있다.
제1 상부 내부댐(UID1)은 블랙 매트릭스(BM)와 동일한 물질 및 동일한 공정으로 준비될 수 있다. 또한, 제1 상부 내부댐(UID1)은 표시 영역(DA)을 향하는 측에 소정의 단차를 갖는 계단 구조가 형성될 수 있다. 제1 상부 내부댐(UID1)은 표시 영역(DA)을 향하는 측에 소정의 단차를 갖는 계단 구조를 가짐으로써, 비표시 영역(NDA)에서 충진층(150)의 유동성을 제어할 수 있고 밀봉댐(SD)으로 침투되는 것을 방지할 수 있다.
제1 상부 내부댐(UID1)의 계단 구조는 제1 상부 내부댐(UID1)을 형성하는 공정에서 순차적으로 점차 작은 폭을 갖도록 제1 상부 내부댐(UID1)을 복수의 증착 공정을 통해 준비할 수 있고, 또는 제1 상부 내부댐(UID1)을 소정의 두께로 형성한 후 계단 구조에 대응되는 위치에 복수의 패터닝 공정을 수행하여 준비될 수 있다. 여기서, 패터닝 공정은 마스크 형성 단계, 및 식각 단계를 모두 포함하는 공정을 의미할 수 있다.
하부 패시베이션층(140)은 제2 전극(E2)을 모두 커버하도록 형성되는 제1 하부 패시베이션층(141) 및 제1 하부 패시베이션층(141)을 커버하는 제2 하부 패시베이션층(143)을 포함할 수 있다.
본 명세서의 일 실시예에 따르면, 제1 하부 패시베이션층(141)은 실리콘 질화막(SiNx)을 포함할 수 있고, 제2 하부 패시베이션층(143) 실리콘 산화막(SiOx), 실리콘 산질화막(SiON), 및 알루미늄 산화막(Al2O3) 중 적어도 하나의 물질을 포함할 수 있다.
제1 하부 패시베이션층(141)은 실리콘 질화막(SiNx)을 포함할 수 있다. 실리콘 질화막(SiNx)은 수분 투과도(WVTR; Water Vapor Trasmission Rate)가 우수하여 전계 발광 소자(ED)로 수분이 침투하여 신뢰성이 저하되는 것을 방지할 수 있다. 또한, 제1 하부 패시베이션층(141)이 실리콘 질화막으로 구성되는 경우 전계 발광 소자(ED)의 수분 침투에 의한 신뢰성 저하를 방지할 수 있으므로, 비표시 영역에 형성되는 밀봉댐(SD)의 폭(D)을 줄일 수 있다. 따라서, 본 명세서에 따른 표시 장치는 좁은 비표시 영역을 갖는 네로우 베젤의 구현이 가능한 장점이 있다.
제2 하부 패시베이션층(143)은 실리콘 산화막(SiOx), 실리콘 산질화막(SiON), 및 알루미늄 산화막(Al2O3) 중 적어도 하나의 물질을 포함할 수 있다. 충진층(150)이 유기물질로 구성되는 경우, 실리콘 산화막(SiOx), 실리콘 산질화막(SiON), 및 알루미늄 산화막(Al2O3)은 실리콘 질화막(SiNx) 보다 높은 친수성 특성을 가짐으로써 유기 물질로 구성되는 충진층(150)에 대한 퍼짐성을 향상시킬 수 있고, 이에 의해 제1 기판(110) 및 제2 기판(170)을 합착할 때 표시 패널(10) 내에 기포가 형성되는 것을 최소화 할 수 있다.
예를 들어, 제1 하부 패시베이션층(141)은 0.05 내지 0.2um의 두께로 형성될 수 있고, 제2 하부 패시베이션층(143)은 0.6 내지 1.2um의 두께로 형성될 수 있으나, 이제 제한되는 것은 아니다.
하부 외부댐(LOD; Lower Outter Dam)은 하부 내부댐(LID)을 둘러싸도록 형성되고, 제1 기판(110) 상에 형성된 제1 하부 외부댐(LOD1), 및 제1 하부 외부댐 (LOD1)상에 형성된 제2 외부댐 (LOD2)을 포함할 수 있다.
제1 하부 외부댐(LOD1)은 제1 하부 내부댐(LID1)과 동일한 물질 및 동일한 공정으로 준비될 수 있고, 예를 들면 제1 하부 내부댐(LID1)을 형성할 때 동일 공정을 통해 소정의 두께로 준비된 후 패터닝 공정을 통해 제1 하부 내부댐(LID1), 및 제1 하부 외부댐(LOD1)이 서로 구분되도록 형성될 수 있다. 따라서, 제1 하부 외부댐(LOD1)은 평탄화층(120)과 동일한 물질을 포함할 수 있다.
제2 하부 외부댐(LOD2)은 제2 하부 내부댐(LID2)과 동일한 물질 및 동일한 공정으로 준비될 수 있고, 예를 들면 제2 하부 내부댐(LID2)을 형성할 때 동일 공정을 통해 소정의 두께로 준비된 후 패터닝 공정을 통해 제2 하부 내부댐(LID2), 및 제2 하부 외부댐(LOD2)이 서로 구분되도록 형성될 수 있다. 따라서, 제2 하부 외부댐(LOD2)은 뱅크(130)와 동일한 물질을 포함할 수 있다.
상부 외부댐(UOD; Upper Outter Dam)은 상부 내부댐(UID)을 둘러싸도록 형성되고, 제1 상부 외부댐(UOD1), 및 제1 상부 외부댐 (UOD1)상에 형성된 제2 외부댐 (UOD2)를 포함할 수 있다.
제1 상부 외부댐(UOD1)은 제1 상부 내부댐(UID1)과 동일한 물질 및 동일한 공정으로 준비될 수 있고, 예를 들면 제1 상부 외부댐(UOD1)은 제1 상부 내부댐(UID1)을 형성할 때 동일 공정을 통해 소정의 두께로 준비된 후 패터닝 공정을 통해 제1 상부 내부댐(UID1), 및 제1 상부 외부댐(UOD1)이 서로 구분되도록 형성될 수 있다. 따라서, 제1 상부 외부댐(UOD1)은 블랙 매트릭스(BM)와 동일한 물질을 포함할 수 있다.
제2 상부 외부댐(UOD2)은 제2 상부 내부댐(UID2)과 동일한 물질 및 동일한 공정으로 준비될 수 있고, 예를 들면 제2 상부 외부댐(UOD2)은 제2 상부 내부댐(UID2)을 형성할 때 동일 공정을 통해 소정의 두께로 준비된 후 패터닝 공정을 통해 제2 상부 내부댐(UID2), 및 제2 상부 외부댐(UOD2)이 서로 구분되도록 형성될 수 있다. 따라서, 제2 상부 외부댐(UOD2)은 블랙 매트릭스(BM)와 동일한 물질을 포함할 수 있다.
상부 외부댐(UOD)은 상부 내부댐(UID)을 둘러싸도록 배치될 수 있고, 상부 외부댐(UOD)은 제2 기판(170) 상에 형성된 제1 상부 외부댐(UOD1), 및 제1 상부 외부댐(UOD1) 상에 형성된 제2 상부 외부댐(UOD2)을 포함할 수 있다.
제1 상부 외부댐(UOD1)은 제1 상부 내부댐(UID1)과 동일한 물질, 및 동일한 공정으로 준비될 수 있고, 제2 상부 외부댐(UOD2)은 제2 상부 내부댐(UID2)과 동일한 물질, 및 동일한 공정으로 준비될 수 있다.
본 명세서의 실시예에 따른 표시 장치는 아래와 같이 설명될 수 있다.
본 명세서의 실시예에 따른 표시 장치는, 표시 영역 및 표시 영역을 둘러싸는 비표시 영역이 정의된 제1 기판, 제1 기판에 대향하고, 제1 기판과 중첩하는 제2 기판, 제1 기판 상에 형성되고, 표시 영역을 둘러싸도록 형성된 하부 내부댐, 제2 기판 상에 형성되고, 표시 영역을 둘러싸도록 형성된 상부 내부댐, 하부 내부댐을 커버하는 하부 패시베이션층, 및 상부 내부댐을 커버하는 상부 패시베이션층을 포함하고, 하부 패시베이션층 및 상부 패시베이션층은 하부 내부댐 및 상부 내부댐이 중첩하는 영역에서 서로 접촉한다.
본 명세서의 몇몇 실시예에 따르면, 하부 내부댐은, 제1 기판 상에 형성되고, 표시 영역을 둘러싸도록 형성된 제1 하부 내부댐, 및 제1 하부 내부댐 상에 형성되는 제2 하부 내부댐을 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 기판의 표시 영역과 중첩하는 평탄화층, 평탄화층의 적어도 일부분에 형성된 전계 발광 소자, 및
전계 발광 소자를 구획하는 뱅크,를 더 포함하고, 제1 하부 내부댐은 평탄화층과 동일한 물질을 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제2 하부 내부댐은 뱅크와 동일한 물질을 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 하부 패시베이션층은 실리콘 질화막, 실리콘 산화막, 및 알루미늄 산화막 중 적어도 하나를 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 상부 내부댐은, 제2 기판 상에 형성되고, 표시 영역을 둘러싸도록 형성된 제1 상부 내부댐, 및 제1 상부 내부댐 상에 형성되고, 서로 이격되는 복수의 제2 상부 내부댐을 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 상부 내부댐은 평탄화층과 동일한 물질을 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제2 기판에 형성되고, 전계 발광 소자와 중첩하는 컬러필터, 및 컬러필터를 구획하는 블랙 매트릭스를 더 포함하고, 제2 상부 내부댐은 블랙 매트릭스와 동일한 물질을 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 상부 패시베이션층은 실리콘 질화막, 실리콘 산화막, 및 알루미늄 산화막 중 적어도 하나를 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 하부 패시베이션층은 평탄화층, 전계 발광 소자, 뱅크, 제1 하부 내부댐, 및 제2 하부 내부댐을 커버하는 제1 하부 패시베이션층, 및 제1 하부 패시베이션층을 커버하는 제2 하부 패시베이션층을 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 하부 패시베이션층은 실리콘 질화막을 포함하고, 제2 하부 패시베이션층은 실리콘 산화막 및 알루미늄 산화막 중 적어도 하나를 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 상부 내부댐은 블랙 매트릭스와 동일한 물질을 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 상부 내부댐은 표시 영역을 향하는 측에 형성된 계단 구조를 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면,하부 내부댐을 둘러싸도록 형성되는 하부 외부댐을 더 포함하고, 하부 외부댐은, 제1 기판 상에 형성되고, 제1 하부 내부댐을 둘러싸도록 형성된 제1 하부 외부댐, 및 제1 하부 외부댐 상에 형성되는 제2 하부 외부댐을 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 하부 외부댐은 제1 하부 내부댐과 동일한 물질을 포함하고, 제2 하부 외부댐은 제2 하부 내부댐과 동일한 물질을 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 상부 내부댐을 둘러싸도록 형성되는 상부 외부댐을 더 포함하고, 상부 외부댐은, 제2 기판 상에 형성되고, 제2 상부 내부댐을 둘러싸도록 형성된 제1 상부 외부댐, 및 제1 상부 외부댐 상에 형성되는 제2 상부 외부댐을 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 상부 외부댐은 평탄화층 또는 블랙 매트릭스와 동일한 물질을 포함하고, 제2 상부 외부댐은 제2 상부 내부댐과 동일한 물질을 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 하부 내부댐 및 하부 외부댐 사이에 배치되는 밀봉댐을 더 포함하고, 밀봉댐은 제1 기판 및 제2 기판 각각과 접촉할 수 있다.
상술한 본 출원의 예에 설명된 특징, 구조, 효과 등은 본 출원의 적어도 하나의 예에 포함되며, 반드시 하나의 예에만 한정되는 것은 아니다. 나아가, 본 출원의 적어도 하나의 예에서 예시된 특징, 구조, 효과 등은 본 출원이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 출원의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 설명한 본 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 출원의 범위에 포함되는 것으로 해석되어야 한다.
100: 표시 장치 10: 표시 패널
20: 게이트 구동부 30: 소스 구동부
40: 연성필름 50: 회로보드
60: 제어부 DAM: 댐
ID: 내부댐 OD: 외부댐
SD: 밀봉댐 110: 제1 기판
DT: 구동 박막 트랜지스터 120: 평탄화층
130: 뱅크 140: 하부 패시베이션층
150: 충진층 160: 상부 패시배이션층
170: 제2 기판

Claims (18)

  1. 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역이 정의된 제1 기판;
    상기 제1 기판에 대향하고, 상기 제1 기판과 중첩하는 제2 기판;
    상기 제1 기판 상에 형성되고, 상기 표시 영역을 둘러싸도록 형성된 하부 내부댐;
    상기 제2 기판 상에 형성되고, 상기 표시 영역을 둘러싸도록 형성된 상부 내부댐;
    상기 하부 내부댐을 커버하는 하부 패시베이션층; 및
    상기 상부 내부댐을 커버하는 상부 패시베이션층을 포함하고,
    상기 하부 패시베이션층 및 상기 상부 패시베이션층은 상기 하부 내부댐 및 상기 상부 내부댐이 중첩하는 영역에서 서로 접촉하는, 표시 장치.
  2. 제1항에 있어서,
    상기 하부 내부댐은,
    상기 제1 기판 상에 형성되고, 상기 표시 영역을 둘러싸도록 형성된 제1 하부 내부댐; 및
    상기 제1 하부 내부댐 상에 형성되는 제2 하부 내부댐을 포함하는, 표시 장치.
  3. 제2항에 있어서,
    상기 제1 기판의 상기 표시 영역과 중첩하는 평탄화층;
    상기 평탄화층의 적어도 일부분에 형성된 전계 발광 소자; 및
    상기 전계 발광 소자를 구획하는 뱅크;를 더 포함하고,
    상기 제1 하부 내부댐은 상기 평탄화층과 동일한 물질을 포함하는, 표시 장치.
  4. 제3항에 있어서,
    상기 제2 하부 내부댐은 상기 뱅크와 동일한 물질을 포함하는, 표시 장치.
  5. 제1항에 있어서,
    상기 하부 패시베이션층은 실리콘 질화막, 실리콘 산화막, 및 알루미늄 산화막 중 적어도 하나를 포함하는, 표시 장치.
  6. 제3항에 있어서,
    상기 상부 내부댐은,
    상기 제2 기판 상에 형성되고, 상기 표시 영역을 둘러싸도록 형성된 제1 상부 내부댐; 및
    상기 제1 상부 내부댐 상에 형성되고, 서로 이격되는 복수의 제2 상부 내부댐을 포함하는, 표시 장치.
  7. 제6항에 있어서,
    상기 제1 상부 내부댐은 상기 평탄화층과 동일한 물질을 포함하는, 표시 장치.
  8. 제6항에 있어서,
    상기 제2 기판에 형성되고, 상기 전계 발광 소자와 중첩하는 컬러필터; 및
    상기 컬러필터를 구획하는 블랙 매트릭스를 더 포함하고,
    상기 제2 상부 내부댐은 상기 블랙 매트릭스와 동일한 물질을 포함하는, 표시 장치.
  9. 제1항에 있어서,
    상기 상부 패시베이션층은 실리콘 질화막, 실리콘 산화막, 및 알루미늄 산화막 중 적어도 하나를 포함하는, 표시 장치.
  10. 제3 항에 있어서
    상기 하부 패시베이션층은
    상기 평탄화층, 상기 전계 발광 소자, 상기 뱅크, 상기 제1 하부 내부댐, 및 상기 제2 하부 내부댐을 커버하는 제1 하부 패시베이션층; 및
    상기 제1 하부 패시베이션층을 커버하는 제2 하부 패시베이션층을 포함하는, 표시장치.
  11. 제10 항에 있어서
    상기 제1 하부 패시베이션층은 실리콘 질화막을 포함하고,
    상기 제2 하부 패시베이션층은 실리콘 산화막 및 알루미늄 산화막 중 적어도 하나를 포함하는, 표시 장치.
  12. 제8 항에 있어서
    상기 제1 상부 내부댐은 상기 블랙 매트릭스와 동일한 물질을 포함하는, 표시 장치.
  13. 제12 항에 있어서
    상기 제1 상부 내부댐은 상기 표시 영역을 향하는 측에 형성된 계단 구조를 포함하는, 표시 장치.
  14. 제4항에 있어서,
    상기 하부 내부댐을 둘러싸도록 형성되는 하부 외부댐을 더 포함하고,
    상기 하부 외부댐은,
    상기 제1 기판 상에 형성되고, 상기 제1 하부 내부댐을 둘러싸도록 형성된 제1 하부 외부댐; 및
    상기 제1 하부 외부댐 상에 형성되는 제2 하부 외부댐을 포함하는, 표시 장치.
  15. 제14항에 있어서,
    상기 제1 하부 외부댐은 상기 제1 하부 내부댐과 동일한 물질을 포함하고,
    상기 제2 하부 외부댐은 상기 제2 하부 내부댐과 동일한 물질을 포함하는, 표시 장치.
  16. 제8항에 있어서,
    상기 상부 내부댐을 둘러싸도록 형성되는 상부 외부댐을 더 포함하고,
    상기 상부 외부댐은,
    상기 제2 기판 상에 형성되고, 상기 제2 상부 내부댐을 둘러싸도록 형성된 제1 상부 외부댐; 및
    상기 제1 상부 외부댐 상에 형성되는 제2 상부 외부댐을 포함하는, 표시 장치.
  17. 제16항에 있어서,
    상기 제1 상부 외부댐은 상기 평탄화층 또는 상기 블랙 매트릭스와 동일한 물질을 포함하고,
    상기 제2 상부 외부댐은 상기 제2 상부 내부댐과 동일한 물질을 포함하는, 표시 장치.
  18. 제14항에 있어서,
    상기 하부 내부댐 및 상기 하부 외부댐 사이에 배치되는 밀봉댐을 더 포함하고,
    상기 밀봉댐은 상기 제1 기판 및 상기 제2 기판 각각과 접촉하는, 표시 장치.
KR1020200183685A 2020-12-24 2020-12-24 표시 장치 KR20220092174A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200183685A KR20220092174A (ko) 2020-12-24 2020-12-24 표시 장치
TW110143291A TWI798947B (zh) 2020-12-24 2021-11-19 顯示裝置
US17/549,116 US20220209176A1 (en) 2020-12-24 2021-12-13 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200183685A KR20220092174A (ko) 2020-12-24 2020-12-24 표시 장치

Publications (1)

Publication Number Publication Date
KR20220092174A true KR20220092174A (ko) 2022-07-01

Family

ID=82117840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200183685A KR20220092174A (ko) 2020-12-24 2020-12-24 표시 장치

Country Status (3)

Country Link
US (1) US20220209176A1 (ko)
KR (1) KR20220092174A (ko)
TW (1) TWI798947B (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102540583B (zh) * 2012-03-07 2015-04-22 友达光电（苏州）有限公司 显示面板
JP6440486B2 (ja) * 2014-12-19 2018-12-19 株式会社ジャパンディスプレイ 液晶表示パネル

Also Published As

Publication number Publication date
US20220209176A1 (en) 2022-06-30
TW202226587A (zh) 2022-07-01
TWI798947B (zh) 2023-04-11

Similar Documents

Publication Publication Date Title
KR102010803B1 (ko) 발광 디스플레이 장치
KR20180073194A (ko) 표시장치
KR102431788B1 (ko) 표시장치
KR102481863B1 (ko) 표시 장치
KR102456123B1 (ko) 표시장치
KR102482534B1 (ko) 유기 발광 표시 장치 및 그의 제조방법
KR102555648B1 (ko) 표시장치
KR102583813B1 (ko) 디스플레이 장치
KR102621590B1 (ko) 유기 발광 표시 장치
KR102598833B1 (ko) 유기 발광 표시 장치
KR102542873B1 (ko) 표시장치
KR20200108152A (ko) 표시 장치
KR102646212B1 (ko) 유기 발광 표시 장치
KR20170079978A (ko) 투명 표시 장치
KR102398001B1 (ko) 유기 발광 표시 장치
KR20220092174A (ko) 표시 장치
KR102431313B1 (ko) 유기 발광 표시 장치
KR101747328B1 (ko) 유기 발광 표시 장치
KR102452050B1 (ko) 유기 발광 표시 장치
KR20210009487A (ko) 표시 장치
KR20200025582A (ko) 표시장치
KR20180061843A (ko) 유기발광 표시장치
KR102466445B1 (ko) 유기 발광 표시 장치
KR102397980B1 (ko) 유기 발광 표시 장치
US20220181417A1 (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination