KR20220086286A - 보호 영역에 데이터를 기입하기 위한 시스템, 장치 및 방법 - Google Patents

보호 영역에 데이터를 기입하기 위한 시스템, 장치 및 방법 Download PDF

Info

Publication number
KR20220086286A
KR20220086286A KR1020200176600A KR20200176600A KR20220086286A KR 20220086286 A KR20220086286 A KR 20220086286A KR 1020200176600 A KR1020200176600 A KR 1020200176600A KR 20200176600 A KR20200176600 A KR 20200176600A KR 20220086286 A KR20220086286 A KR 20220086286A
Authority
KR
South Korea
Prior art keywords
message
host
authentication code
message authentication
verification
Prior art date
Application number
KR1020200176600A
Other languages
English (en)
Inventor
추연성
김지수
김형섭
이용석
홍현숙
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200176600A priority Critical patent/KR20220086286A/ko
Priority to US17/374,098 priority patent/US20220187997A1/en
Priority to DE102021122982.0A priority patent/DE102021122982A1/de
Priority to CN202111069031.9A priority patent/CN114637701A/zh
Publication of KR20220086286A publication Critical patent/KR20220086286A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3236—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions
    • H04L9/3242—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions involving keyed hash functions, e.g. message authentication codes [MACs], CBC-MAC or HMAC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/31—User authentication
    • G06F21/33—User authentication using certificates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/44—Program or device authentication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0637—Permissions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
    • H04L9/085—Secret sharing or secret splitting, e.g. threshold schemes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators

Abstract

호스트의 기입 요청에 응답하여 보호 영역에 데이터를 기입하기 위한 방법은, 제1 장치 메시지 인증 코드 및 제1 장치 메시지를 포함하는 제1 응답을 호스트에 송신하는 단계, 제1 호스트 메시지 인증 코드 및 제1 호스트 메시지를 포함하는 제1 요청을 호스트로부터 수신하는 단계, 제1 장치 메시지 인증 코드 및 제1 호스트 메시지에 기초하여 제1 메시지 검증 코드를 생성하는 단계, 제1 호스트 메시지 인증 코드 및 제1 메시지 검증 코드에 기초하여 제1 요청을 검증하는 단계, 제1 요청의 검증 결과를 포함하는 제2 장치 메시지 및 제1 메시지 검증 코드에 기초하여 제2 장치 메시지 인증 코드를 생성하는 단계, 및 제2 장치 메시지 인증 코드 및 제2 장치 메시지를 포함하는 제2 응답을 호스트에 송신하는 단계를 포함할 수 있다.

Description

보호 영역에 데이터를 기입하기 위한 시스템, 장치 및 방법{SYSTEM, DEVICE AND METHOD FOR WRITING DATA IN PROTECTED REGION}
본 개시의 기술적 사상은 저장 장치에 관한 것으로서, 자세하게는 보호 영역에 데이터를 기입하기 위한 시스템, 장치 및 방법에 관한 것이다.
데이터를 저장하는 저장 장치는 다양한 어플리케이션들에 사용될 수 있고, 최근 반도체 공정에 의해서 제조되는 메모리 장치들을 포함하는 저장 장치가 널리 사용되고 있다. 저장 장치는, 보안이 요구되는 데이터를 저장하기 위한 보호 영역을 호스트에 제공할 수 있고, 보호 영역에 대해서 인증된(authenticated) 액세스만을 허용할 수 있다. 보호 영역에 저장된 데이터를 획득 및/또는 수정하거나 보호 영역에 대한 액세스에 오류를 삽입하기 위하여, 다양한 공격들이 저장 장치 및/또는 호스트에서 발생할 수 있다. 이에 따라, 보호 영역에 대한 액세스를 정확하게 인증하는 것이 중요할 수 있다.
본 개시의 기술적 사상은, 공격들로부터 보호 영역에 대한 데이터의 기입을 보호하기 위한 시스템, 장치 및 방법을 제공한다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일측면에 따라, 호스트의 기입 요청에 응답하여 보호 영역에 데이터를 기입하기 위한 방법은, 제1 장치 메시지 인증 코드 및 제1 장치 메시지를 포함하는 제1 응답을 호스트에 송신하는 단계, 제1 호스트 메시지 인증 코드 및 제1 호스트 메시지를 포함하는 제1 요청을 호스트로부터 수신하는 단계, 제1 장치 메시지 인증 코드 및 제1 호스트 메시지에 기초하여 제1 메시지 검증 코드를 생성하는 단계, 제1 호스트 메시지 인증 코드 및 제1 메시지 검증 코드에 기초하여 제1 요청을 검증하는 단계, 제1 요청의 검증 결과를 포함하는 제2 장치 메시지 및 제1 메시지 검증 코드에 기초하여 제2 장치 메시지 인증 코드를 생성하는 단계, 및 제2 장치 메시지 인증 코드 및 제2 장치 메시지를 포함하는 제2 응답을 호스트에 송신하는 단계를 포함할 수 있다.
본 개시의 기술적 사상의 일측면에 따라, 호스트와 통신하도록 구성된 저장 장치는, 보호 영역을 포함하는 메모리, 및 제1 장치 메시지 인증 코드 및 제1 장치 메시지를 포함하는 제1 응답을 호스트에 제공하고, 제1 호스트 메시지 인증 코드 및 제1 호스트 메시지를 포함하는 제1 기입 요청을 호스트로부터 수신하고, 제1 장치 메시지 인증 코드 및 제1 호스트 메시지에 기초하여 제1 메시지 검증 코드를 생성하고, 제1 호스트 메시지 인증 코드 및 제1 메시지 검증 코드에 기초하여 제1 기입 요청을 검증하고, 제1 기입 요청의 검증이 성공하는 경우 제1 기입 요청에 포함된 데이터를 보호 영역에 기입하도록 구성된 컨트롤러를 포함할 수 있다.
본 개시의 기술적 사상의 일측면에 따라, 보호 영역을 포함하는 저장 장치에 데이터를 기입하기 위한 방법은, 제1 호스트 메시지 인증 코드 및 제1 호스트 메시지를 포함하는 제1 요청을 저장 장치에 송신하는 단계, 제1 장치 메시지 인증 코드 및 제1 장치 메시지를 포함하는 제1 응답을 저장 장치로부터 수신하는 단계, 제1 호스트 메시지 인증 코드 및 제1 장치 메시지에 기초하여 제1 메시지 검증 코드를 생성하는 단계, 제1 장치 메시지 인증 코드 및 제1 메시지 검증 코드에 기초하여 제1 응답을 검증하는 단계, 제1 응답의 검증이 성공하는 경우, 제1 메시지 검증 코드 및 제2 호스트 메시지에 기초하여 제2 호스트 메시지 인증 코드를 생성하는 단계, 및 제2 호스트 메시지 인증 코드 및 제2 호스트 메시지를 포함하는 제2 요청을 저장 장치에 송신하는 단계를 포함할 수 있다.
본 개시의 예시적 실시예에 따른 시스템, 장치 및 방법에 의하면, 저장 장치의 보호 영역의 액세스에 대한 공격이 효과적으로 검출될 수 있고, 이에 따라 보호 영역의 보안이 보다 강화될 수 있다.
또한, 본 개시의 예시적 실시예에 따른 시스템, 장치 및 방법에 의하면, 호스트 및 저장 장치 사이 인터페이스의 변경이 불필요하거나 최소화될 수 있고, 이에 따라 보호 영역의 보안이 보다 효율적이고 용이하게 강화될 수 있다.
본 개시의 예시적 실시예들에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 아니하며, 언급되지 아니한 다른 효과들은 이하의 기재로부터 본 개시의 예시적 실시예들이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 도출되고 이해될 수 있다. 즉, 본 개시의 예시적 실시예들을 실시함에 따른 의도하지 아니한 효과들 역시 본 개시의 예시적 실시예들로부터 당해 기술분야의 통상의 지식을 가진 자에 의해 도출될 수 있다.
도 1은 본 개시의 예시적 실시예에 따른 시스템(10)을 나타내는 블록도이다.
도 2는 본 개시의 예시적 실시예에 따른 요청(REQ) 및 응답(RES)의 메시지 데이터 프레임을 나타내는 도면이다.
도 3a 및 도 3b는 공격의 예시들을 나타내는 메시지도들이다.
도 4는 본 개시의 예시적 실시예에 따라 보호 영역에 데이터를 기입하기 위한 방법을 나타내는 메시지도이다.
도 5는 본 개시의 예시적 실시예에 따라 보호 영역에 데이터를 기입하기 위한 방법을 나타내는 메시지도이다.
도 6은 본 개시의 예시적 실시예에 따른 시스템(10')을 나타내는 블록도이다.
도 7은 본 개시의 예시적 실시예에 따라 보호 영역에 데이터를 기입하기 위한 방법을 나타내는 메시지도이다.
도 8은 본 개시의 예시적 실시예에 따라 보호 영역에 데이터를 기입하기 위한 방법을 나타내는 메시지도이다.
도 9a 및 도 9b는 본 개시의 예시적 실시예에 따라 보호 영역에 데이터를 기입하기 위한 방법을 나타내는 메시지도들이다.
도 10a 및 도 10b는 본 개시의 예시적 실시예에 따라 보호 영역에 데이터를 기입하기 위한 방법을 나타내는 메시지도들이다.
도 11a 및 도 11b는 본 개시의 예시적 실시예에 따라 보호 영역에 데이터를 기입하기 위한 방법을 나타내는 메시지도들이다.
도 12은 본 발명의 일 실시예에 따른 스토리지 장치가 적용된 시스템을 도시한 도면이다.
도 13는 본 발명의 일 실시예에 따른 UFS 시스템에 대해 설명하기 위한 도면이다.
도 14a 내지 도 14c는 UFS 카드(card)의 폼 팩터(form factor)에 대해 설명하기 위한 도면들이다.
도 15는 본 발명의 일 실시예에 따른 비휘발성 스토리지를 나타내는 블록도이다.
도 16은 본 발명의 일 실시예에 따른 비휘발성 스토리지를 나타내는 블록도이다.
도 17은 도 16의 메모리 장치를 나타내는 예시적인 블록도이다.
도 18은 본 발명의 일 실시예에 따른 UFS 장치에 적용될 수 있는 3D V-NAND 구조에 대해 설명하기 위한 도면이다.
도 19는 본 발명의 일 실시예에 따른 UFS 장치에 적용될 수 있는 BVNAND 구조에 대해 설명하기 위한 도면이다.
도 1은 본 개시의 예시적 실시예에 따른 시스템(10)을 나타내는 블록도이다. 시스템(10)은 상호 통신하는 저장 장치(100) 및 호스트(200)를 포함하는 임의의 시스템일 수 있다. 예를 들면, 시스템(10)은, 데스크탑 컴퓨터, 워크스테이션, 서버, 텔레비전, 비디오 게임 콘솔 등과 같은 고정형 시스템일 수도 있고, 랩탑 컴퓨터, 태블릿 PC, 모바일 폰, e-book, 웨어러블 기기 등과 같은 휴대형 시스템일 수도 있다. 일부 실시예들에서, 시스템(10)은 저장 시스템으로 지칭될 수도 있다.
호스트(200)는 저장 장치(100)와 통신하는 임의의 장치를 지칭할 수 있고, 호스트 장치로 지칭될 수도 있다. 예를 들면, 호스트(200)는, CPU(central processing unit), DSP(digital signal processor), GPU(graphic processing unit), NPU(neural network processing unit) 등과 같이 적어도 하나의 프로그램가능한(programmable) 장치를 포함할 수도 있고, FPGA(field programmable gate array) 등과 같이 재구성가능한(reconfigurable) 장치를 포함할 수도 있으며, IP(intellectual property) 코어 등과 같이 고정된 기능을 제공하는 장치를 포함할 수도 있다. 일부 실시예들에서, 호스트(200)는 이하에서 도면들을 참조하여 설명되는 동작들을 수행하는 호스트 컨트롤러를 포함할 수 있고, 호스트 컨트롤러는, 소프트웨어를 실행하도록 구성된 적어도 하나의 프로그램가능한 장치, 적어도 하나의 재구성가능한 장치 및/또는 고정된 기능을 제공하는 적어도 하나의 장치를 포함할 수 있다.
호스트(200)는 임의의 인터페이스에 기초하여 저장 장치(100)와 통신할 수 있다. 예를 들면, 호스트(200)는, SATA(serial advanced technology attachment) 인터페이스, SCSI(small computer small interface), PCIe(peripheral component interconnect express) 인터페이스, USB(universal serial bus) 인터페이스, UFS(universal flash storage) 인터페이스, eMMC(embedded multi-media card) 인터페이스 등에 기초하여 저장 장치(100)와 통신할 수 있다. 도 1에 도시된 바와 같이, 호스트(200)는 인터페이스에 기초하여 저장 장치(100)에 요청(REQ)을 송신할 수 있고, 저장 장치(100)로부터 응답(RES)을 수신할 수 있다.
저장 장치(100)는 데이터를 저장하는 메모리(140)를 포함하는 임의의 스토리지를 지칭할 수 있다. 예를 들면, 저장 장치(100)는, 내장형 UFS(embedded universal flash storage; eUFS), 내장형 MMC(embedded multimedia card; eMMC) 등을 지원하는 내장형 장치일 수도 있고, 플래시 메모리 카드, CF(compact flash), SD(secure digital), Micro-SD(micro secure digital), Mini-SD(mini secure digital), xD(extreme digital), 메모리 스틱 등과 같이 호스트(200)와 분리가능하게(detachably) 연결될 수도 있다. 도 1에 도시된 바와 같이, 저장 장치(100)는 컨트롤러(120) 및 메모리(140)를 포함할 수 있다.
메모리(140)는 데이터를 저장하기 위한 임의의 구조를 가질 수 있고, 메모리 장치로 지칭될 수도 있다. 일부 실시예들에서, 메모리(140)는, 플래시 메모리, RRAM(resistive random access memory) 등과 같은 비휘발성(non-volatile) 메모리를 포함할 수 있다. 일부 실시예들에서, 저장 장치(100)는, DRAM(dynamic random access memory)과 같은 휘발성 메모리를 포함하는 버퍼를 포함할 수도 있다. 또한, 일부 실시예들에서, 저장 장치(100)는, 메모리(140)의 일부를 버퍼로 활용하는 버퍼리스(bufferless)(또는 DRAMless) 스토리지일 수도 있다. 도 1에 도시된 바와 같이, 메모리(140)는 보호 영역(142)을 포함할 수 있고, 보호 영역(142)은 후술되는 컨트롤러(120)에 의해서 관리될 수 있다.
컨트롤러(120)는 메모리(140)를 제어할 수 있고, 메모리 컨트롤러로 지칭될 수도 있다. 도 1에 도시된 바와 같이, 컨트롤러(120)는 호스트(200)로부터 요청(REQ)을 수신할 수 있고, 요청(REQ)에 기초하여 메모리(140)를 제어할 수 있으며, 요청(REQ)에 대응하는 응답(RES)을 호스트(200)에 제공할 수 있다. 예를 들면, 요청(REQ)을 통해서 호스트(200)가 데이터의 기입을 요청하는 경우, 컨트롤러(120)는 요청(REQ)에 포함된 어드레스에 기초하여 데이터를 메모리(140)에 기입할 수 있고, 데이터의 기입의 완료를 나타내는 응답(RES)을 호스트(200)에 제공할 수 있다. 또한, 요청(REQ)을 통해서 호스트(200)가 데이터의 독출을 요청하는 경우, 컨트롤러(120)는 요청(REQ)에 포함된 어드레스에 기초하여 데이터를 메모리(140)로부터 독출할 수 있고, 독출된 데이터를 포함하는 응답(RES)을 호스트(200)에 제공할 수 있다.
컨트롤러(120)는 메모리(140)의 일부로서 보호 영역(142)을 정의할 수 있다. 일부 실시예들에서, 보호 영역(142)은 UFS에서 정의하는 RPMB(replay protected memory block)에 대응할 수 있다. 컨트롤러(120)는 인증된 액세스만을 보호 영역(142)에 대하여 허용할 수 있고, 이에 따라 호스트(200)는 보안이 요구되는 데이터, 즉 보안 데이터(secure data)를 보호 영역(142)에 저장할 수 있고, 보호 영역(142)에 저장된 보안 데이터를 독출할 수 있다. 이를 위하여, 저장 장치(100) 및 호스트(200)는 인증 키(authentication key)를 미리 공유할 수 있고, 키를 사용하여 요청(REQ) 및/또는 응답(RES)을 인증할 수 있다. 예를 들면, 도 1에 도시된 바와 같이, 컨트롤러(120)는 장치 키(KEYD)를 사용할 수 있고, 장치 키(KEYD)는 컨트롤러(120)만이 액세스가능한 공간, 예컨대 보호 영역(142)의 일부에 저장될 수 있다. 유사하게, 호스트(200)는 호스트 키(KEYH)를 사용할 수 있고, 호스트 키(KEYH)는 호스트(200)(또는 호스트 컨트롤러)만이 액세스가능한 공간에 저장될 수 있다. 본 명세서에서, 컨트롤러(120)에 의해서 수행되는 동작들은 저장 장치(100)에 의해서 수행되는 것으로 단순하게 지칭될 수 있다.
장치 키(KEYD) 및 호스트 키(KEYH)는 다양한 방식으로 저장 장치(100) 및 호스트(200)에 각각 주입(provisioning)될 수 있다. 일부 실시예들에서, 장치 키(KEYD) 및 호스트 키(KEYH)는 저장 장치(100) 및 호스트(200)의 제조 과정에서 각각 주입될 수 있다. 일부 실시예들에서, 장치 키(KEYD)는 호스트(200)의 요청(REQ)에 의해서 저장 장치(100)에 주입될 수 있고, 주입된 장치 키(KEYD)는 재기입 및 독출이 불가능할 수 있다. 일부 실시예들에서, 장치 키(KEYD) 및 호스트 키(KEYH)는 동일할 수 있다.
저장 장치(100) 및 호스트(200)가 장치 키(KEYD) 및 호스트 키(KEYH)를 사용하여 보호 영역(142)에 대한 액세스를 인증함에도 불구하고, 보호 영역(142)에 저장된 데이터를 획득 및/또는 수정하거나 보호 영역에 대한 액세스에 오류를 삽입하기 위한 다양한 공격들이 시스템(10)에서 발생할 수 있다. 예를 들면, 도 3a 및 도 3b를 참조하여 후술되는 바와 같이, 보호 영역(142)에 데이터를 기입하기 위한 액세스에 오류를 삽입하는 공격이 발생할 수 있고, 해당 공격은 시스템(10)에 심각한 오류를 유발할 수 있다. 이하에서 도면들을 참조하여 후술되는 바와 같이, 저장 장치(100)는 호스트(200)로부터 수신된 요청(REQ)을 인증하기 위하여, 이전에 호스트(200)에 제공한 응답(RES)에 기초하여 요청(REQ)을 검증할 수 있다. 또한, 호스트(200)는 저장 장치(100)로부터 수신된 응답(RES)을 인증하기 위하여, 이전에 저장 장치(100)에 제공한 요청(REQ)에 기초하여 응답(RES)을 검증할 수 있다. 이에 따라, 중간자 공격(man in the middle attack; MITM)이 저장 장치(100) 및 호스트(200)에서 효과적으로 검출될 수 있고, 중간자 공격에 의한 오류의 삽입이 방지될 수 있으며, 보호 영역(142)의 보안이 강화될 수 있다. 또한, 저장 장치(100) 및 호스트(200) 사이 인터페이스의 변경이 불필요하거나 최소화될 수 있고, 이에 따라 보호 영역(142)의 보안이 보다 효율적이고 용이하게 강화될 수 있다.
도 2는 본 개시의 예시적 실시예에 따른 요청(REQ) 및 응답(RES)의 메시지 데이터 프레임(20)을 나타내는 도면이다. 구체적으로, 도 2의 메시지 데이터 프레임(20)은 UFS의 RPMB 메시지 데이터 프레임을 나타내고, 일부 실시예들에서 도 1의 보호 영역(142)에 대한 액세스를 위한 요청(REQ) 및 응답(RES)은 공통된 메시지 데이터 프레임(20)을 가질 수 있다. 도 2에 도시된 바와 같이, 메시지 데이터 프레임(20)은 복수의 필드들(21 내지 29)을 포함할 수 있다. 이하에서, 도 2는 도 1을 참조하여 설명될 것이다.
도 2를 참조하면, 메시지 데이터 프레임(20)은 512-바이트의 길이를 가질 수 있고, 데이터 프레임(20)의 시작을 나타내고 196-바이트의 길이를 가지는 스터프 바이트들(21)이 데이터 프레임(20)의 앞부분에 배치될 수 있다. 스터프 바이트들(21)에 이어서, 메시지 데이터 프레임(20)은 메시지 인증 코드(message authentication code; MAC)(22), 데이터(23), 논스(24), 기입 카운터(25), 어드레스(26), 블록 카운트(27), 결과(28) 및 메시지 유형(29)을 순차적으로 포함할 수 있다. 후술되는 바와 같이, 데이터(23), 논스(24), 기입 카운터(25), 어드레스(26), 블록 카운트(27), 결과(28) 및 메시지 유형(29)은 인증 키와 함께 메시지 인증 코드(22)를 생성하는데 사용될 수 있고, 도 2에 도시된 바와 같이, 본 명세서에서 메시지(MSG)로 총괄적으로 지칭될 수 있다. 이에 따라, 요청(REQ) 및 응답(RES) 각각은, 메시지 인증 코드(MAC) 및 메시지(MSG)를 포함하는 것으로 지칭될 수 있다.
메시지 인증 코드(MAC)(22)는, 32-바이트의 길이를 가질 수 있고, 요청(REQ) 및 응답(RES)에 각각 포함될 수 있다. 메시지 인증 코드(MAC)(22)는 메시지 데이터 프레임(20), 즉 요청(REQ) 및 응답(RES)을 검증하는데 사용되는 값을 가질 수 있다. 예를 들면, 호스트(200)는 요청(REQ)에 포함될 메시지(MSG)(본 명세서에서 호스트 메시지로 지칭될 수 있다) 및 호스트 키(KEYH)에 기초하여 요청(REQ)에 포함될 메시지 인증 코드(MAC)(본 명세서에서 호스트 메시지 인증 코드로 지칭될 수 있다)를 생성할 수 있고, 저장 장치(100)는 요청(REQ)에 포함된 메시지(MSG)(즉, 호스트 메시지) 및 장치 키(KEYD)에 기초하여 요청(REQ)에 포함된 메시지 인증 코드(MAC)(즉, 호스트 메시지 인증 코드)를 검증할 수 있다. 유사하게, 저장 장치(100)는 응답(RES)에 포함될 메시지(MSG)(본 명세서에서 장치 메시지로 지칭될 수 있다) 및 장치 키(KEYD)에 기초하여 응답(RES)에 포함될 메시지 인증 코드(MAC)(본 명세서에서 장치 메시지 인증 코드로 지칭될 수 있다)를 생성할 수 있고, 호스트(200)는 응답(RES)에 포함된 메시지(MSG)(즉, 장치 메시지) 및 호스트 키(KEYH)에 기초하여 응답(RES)에 포함된 메시지 인증 코드(MAC)(즉, 장치 메시지 인증 코드)를 검증할 수 있다. 일부 실시예들에서, 메시지 인증 코드(MAC)(22)는, 인증 키 프로그래밍 요청(Message Type = 0001h)에서 32-바이트의 길이를 가지는 인증 키를 전달하는데 사용될 수 있다.
일부 실시예들에서, 메시지 인증 코드(MAC)는 인증 키 및 메시지(MSG)로부터 해시(hash) 함수에 기초하여 생성될 수 있고, 메시지 인증 코드(MAC)는 해시 메시지 인증 코드(hash MAC; HMAC)으로 지칭될 수 있다. 예를 들면, 저장 장치(100) 및 호스트(200) 각각은, MD5(message digest algorithm 5), SHA1(secure hash algorithm 1), SHA256(secure hash algorithm 256) 등과 같은 해시 함수에 기초하여, 인증 키 및 메시지(MSG)에 포함된 필드들의 병합(concatenation)(즉, 바이트들 [228:511])으로부터 메시지 인증 코드(MAC)를 생성할 수 있고, 해시 함수를 구현하기 위한 해시 엔진을 포함할 수 있다. 본 명세서에서, 메시지 인증 코드(MAC) 생성시 사용되는 인증 키의 도시 및 설명은 생략될 수 있다.
데이터(23)는 256-바이트의 길이를 가질 수 있고, 요청(REQ) 및 응답(RES)에 각각 포함될 수 있다. 예를 들면, 요청(REQ)에 포함된 데이터(23)는 저장 장치(100)에 기입될 데이터에 대응할 수 있고, 응답(RES)에 포함된 데이터(23)는 저장 장치(100)로부터 독출된 데이터에 대응할 수 있다. 논스(24)는 16-바이트의 길이를 가질 수 있고, 요청(REQ) 및 응답(RES)에 각각 포함될 수 있으며, 호스트(200)에 의해서 생성된 난수(random number)를 포함할 수 있다. 기입 카운터(25)는 4-바이트의 길이를 가질 수 있고, 요청(REQ) 및 응답(RES)에 각각 포함될 수 있으며, 보호 영역(142)에 대한 기입 동작을 카운트한 값을 포함할 수 있다. 논스(24) 및 기입 카운터(25)는, 메시지 인증 코드(MAC)(22)와 함께 메시지 데이터 프레임(20)을 검증하는데 사용될 수 있다.
어드레스(26)는 2-바이트의 길이를 가질 수 있고, 요청(REQ) 및 응답(RES)에 각각 포함될 수 있으며, 보호 영역(142)에서 데이터(23)가 기입되거나 독출될 영역을 나타내는 값을 포함할 수 있다. 블록 카운트(27)는 2-바이트의 길이를 가질 수 있고, 요청(REQ) 및 응답(RES)에 각각 포함될 수 있으며, 독출되거나 프로그램되도록 요청된 256-바이트 논리(logical) 블록들의 수를 포함할 수 있다. 결과(28)는 2-바이트의 길이를 가질 수 있고, 응답(RES)에 포함될 수 있으며, 동작의 결과를 나타내는 값을 포함할 수 있다.
메시지 유형(29)은 2-바이트의 길이를 가질 수 있고, 요청(REQ) 및 응답(RES)에 각각 포함될 수 있다. 요청(REQ)에 포함된 메시지 유형(29)은 요청 메시지 유형으로 지칭될 수 있고, 요청을 정의하는 값을 가질 수 있다. 예를 들면, 요청 메시지 유형은, 인증 키 프로그래밍 요청, 기입 카운트 독출 요청, 인증된 데이터 기입 요청, 인증된 데이터 독출 요청, 결과 독출 요청, 보안 기입 보호 구성 블록 기입 요청 및 보안 기입 보호 구성 블록 독출 요청 중 하나의 요청을 나타내는 값을 포함할 수 있다. 또한, 응답 메시지 유형은, 인증 키 프로그래밍 응답, 기입 카운터 독출 응답, 인증된 데이터 기입 응답, 인증된 데이터 독출 응답, 보안 기입 보호 구성 블록 기입 응답 및 보안 기입 보호 구성 블록 독출 응답 중 하나의 응답을 나타내는 값을 포함할 수 있다.
도 3a 및 도 3b는 공격의 예시들을 나타내는 메시지도들이다. 구체적으로, 도 3a 및 도 3b는 중간자 공격(MITM)의 예시들을 나타낸다. 도 3a에 도시된 바와 같이, 호스트(31a) 및 저장 장치(33a) 사이에 공격자(32a)가 존재할 수 있고, 도 3b에 도시된 바와 같이, 호스트(31b) 및 저장 장치(33b) 사이에 공격자(32b)가 존재할 수 있다. 도 3a 및 도 3b에서 요청들은 보호 영역에 대한 기입 요청들이고, 응답은 별도의 요청(예컨대, 결과 독출 요청)없이 기입 요청에 응답하여 발생하는 것으로 가정된다. 이하에서, 도 3a 및 도 3b에 대한 상호 중복되는 설명은 생략될 것이다.
도 3a를 참조하면, 호스트(31a)는 운영 체제(operating system; OS) 및 운영 체제 상에서 실행되는 어플리케이션들을 포함하는 소프트웨어를 실행하는 적어도 하나의 프로세서를 포함할 수 있다. 운영 체제(OS)는 어플리케이션에 저장 장치(33a)에 대한 인터페이스를 제공하는 장치 드라이버를 포함할 수 있고, 공격자(32a)는 소프트웨어로서 장치 드라이버에 포함되거나 또는 장치 드라이버 및 저장 장치(33a) 사이에 존재할 수 있고, 후술되는 바와 같이 릴레이 공격(relay attack)을 유발할 수 있다.
단계 S30a에서, 호스트(31a)는 제1 기입 요청(REQ1)을 발행할 수 있고, 공격자(32a)는 제1 기입 요청(REQ1)을 수신할 수 있다. 도 2를 참조하여 전술된 바와 같이, 제1 기입 요청(REQ1)은 메시지 인증 코드(MAC) 및 메시지(MSG)를 포함할 수 있고, 메시지(MSG)의 메시지 유형은 기입 요청에 대응하는 값을 가질 수 있다. 단계 S31a에서, 공격자(32a)는 제1 기입 요청(REQ1)을 저장할 수 있다. 공격자(32a)는 제1 기입 요청(REQ1)을 후술되는 단계 S36a에서 저장 장치(33a)에 제공하기 위하여, 단계 S30a에서 호스트(31a)로부터 제공된 제1 기입 요청(REQ1)을 저장할 수 있다.
단계 S32a에서, 공격자(32a)는 제2 기입 요청(REQ2)을 저장 장치(33a)에 제공할 수 있고, 저장 장치(33a)는 제2 기입 요청(REQ2)을 수신할 수 있다. 공격자(32a)는 기입 요청의 검증 실패를 나타내는 응답, 즉 단계 S34a의 제1 응답(RES1)을 얻기 위하여, 제1 기입 요청(REQ1)과 상이한 제2 기입 요청(REQ2)을 생성할 수 있고, 제2 기입 요청(REQ2)을 저장 장치(33a)에 제공할 수 있다. 일부 실시예들에서, 공격자(32a)는 제1 기입 요청(REQ1)에 포함된 메시지 인증 코드(MAC) 및/또는 메시지(MSG)의 일부를 수정함으로써 제2 기입 요청(REQ2)을 생성할 수 있다.
단계 S33a에서, 저장 장치(33a)는 제2 기입 요청(REQ2)의 검증 실패를 판정할 수 있다. 예를 들면 저장 장치(33a)는 장치 키(KEYD) 및 제2 기입 요청(REQ2)에 포함된 메시지(MSG)에 기초하여 생성된 메시지 검증 코드(message verification code; MVC)를, 제2 기입 요청(REQ2)에 포함된 메시지 인증 코드(MAC)와 비교할 수 있고, 메시지 검증 코드 및 메시지 인증 코드(MAC)가 상이함에 응답하여 제2 기입 요청(REQ2)이 인증된 요청이 아님을 식별할 수 있다.
단계 S34a에서, 저장 장치(33a)는 제2 기입 요청(REQ2)의 검증 실패를 나타내는 제1 응답(RES1)을 발행할 수 있고, 공격자(32a)는 제1 응답(RES1)을 수신할 수 있다. 단계 S35a에서, 공격자(32a)는 제1 응답(RES1)을 저장할 수 있다. 공격자(32a)는 제1 응답(RES1)을 후술되는 단계 S39a에서 호스트(31a)에 제공하기 위하여, 단계 S34a에서 저장 장치(33a)로부터 제공된 제1 응답(RES1)을 저장할 수 있다.
단계 S36a에서, 공격자(32a)는 제1 기입 요청(REQ1)을 저장 장치(33a)에 제공할 수 있고, 저장 장치(33a)는 제1 기입 요청(REQ1)을 수신할 수 있다. 공격자(32a)는 단계 S31a에서 저장된 제1 기입 요청(REQ1)을 그대로 저장 장치(33a)에 제공할 수 있다.
단계 S33a에서, 저장 장치(33a)는 제1 기입 요청(REQ1)의 검증 성공을 판정할 수 있다. 단계 S36a에서 공격자(32a)로부터 제공된 제1 기입 요청(REQ1)은 단계 S30a에서 호스트(31a)가 발행한 것과 일치하므로, 저장 장치(33a)는 제1 기입 요청(REQ1)을 인증된 요청으로 식별할 수 있다. 이에 따라, 제1 기입 요청(REQ1)에 포함된 데이터가 저장 장치(33a)에 정상적으로 기입될 수 있다.
단계 S38a에서, 저장 장치(33a)는 제1 기입 요청(REQ1)의 검증 성공을 나타내는 제2 응답(RES2)을 발행할 수 있고, 공격자(32a)는 제2 응답(RES2)을 저장 장치(33a)로부터 수신할 수 있다. 단계 S39a에서, 공격자(32a)는 제1 응답(RES1)을 호스트(31a)에 제공할 수 있고, 호스트(31a)는 제1 응답(RES1)을 수신할 수 있다. 공격자(32a)는 제1 기입 요청(REQ1)의 검증 성공을 나타내는 제2 응답(RES2) 대신, 제2 기입 요청(REQ2)의 검증 실패를 나타내는 단계 S35a에서 저장된 제1 응답(RES1)을 호스트(31a)에 제공할 수 있다. 이에 따라, 호스트(31a)는 단계 S30a에서 발행한 제1 기입 요청(REQ1)을 통해 요청한 기입 동작이 실패한 것으로 식별할 수 있는 반면, 저장 장치(33a)는 제1 기입 요청(REQ1)을 통해 기입 요청된 데이터를 정상적으로 저장할 수 있다. 결과적으로, 공격자(32a)에 기인하여 호스트(31a)는, 저장 장치(33a)의 실제 상태와 상이한 상태를 식별할 수 있고, 호스트(31a) 및 저장 장치(33a)를 포함하는 시스템에 오류가 발생할 수 있다.
도 3b를 참조하면, 단계 S30b에서 호스트(31b)는 제1 기입 요청(REQ1)을 발행할 수 있고, 공격자(32b)는 제1 기입 요청(REQ1)을 수신할 수 있다. 단계 S31b에서, 공격자(32b)는 제1 기입 요청(REQ1)을 저장할 수 있다. 공격자(32b)는 제1 기입 요청(REQ1)을 후술되는 단계 S33b에서 저장 장치(33b)에 제공하기 위하여, 단계 S30b에서 호스트(31b)로부터 제공된 제1 기입 요청(REQ1)을 저장할 수 있다. 도 3b에 도시된 바와 같이, 공격자(32b)는 제1 기입 요청(REQ1)을 저장한 후 저장 장치(33b)에 어떠한 기입 요청도 제공하지 아니할 수 있다.
단계 S32b에서, 호스트(31b)는 제2 기입 요청(REQ2)을 발행할 수 있고, 공격자(32b)는 제2 기입 요청(REQ2)을 수신할 수 있다. 예를 들면, 호스트(31b)는 제1 기입 요청(REQ1)에 포함된 제1 데이터와 상이한 제2 데이터를 포함하는 제2 기입 요청(REQ2)을 발행할 수 있다.
단계 S33b에서, 공격자(32b)는 제1 기입 요청(REQ1)을 저장 장치(33b)에 제공할 수 있다. 공격자(32b)는 제2 데이터를 기입하기 위하여 단계 S32b에서 수신된 제2 기입 요청(REQ2) 대신, 단계 S31b에서 저장된 제1 기입 요청(REQ1)을 그대로 저장 장치(33b)에 제공할 수 있다.
단계 S34b에서, 저장 장치(33b)는 제1 기입 요청(REQ1)의 검증 성공을 판정할 수 있다. 단계 S33b에서 공격자(32b)로부터 제공된 제1 기입 요청(REQ1)은 단계 S30b에서 호스트(31b)가 발행한 것과 일치하므로, 저장 장치(33b)는 제1 기입 요청(REQ1)을 인증된 요청으로 식별할 수 있다. 이에 따라, 제1 기입 요청(REQ1)에 포함된 제1 데이터가 저장 장치(33b)에 정상적으로 기입될 수 있다.
단계 S35b에서, 저장 장치(33b)는 제1 기입 요청(REQ1)의 검증 성공을 나타내는 제1 응답(RES1)을 발행할 수 있고, 공격자(32b)는 제1 응답(RES1)을 저장 장치(33b)로부터 수신할 수 있다. 단계 S36b에서, 공격자(32b)는 제1 응답(RES1)을 호스트(31b)에 제공할 수 있고, 호스트(31b)는 제1 응답(RES1)을 수신할 수 있다. 이에 따라, 호스트(31b)는 단계 S32b에서 발행한 제2 기입 요청(REQ2)을 통해 요청한 제2 데이터의 기입 동작이 성공한 것으로 식별할 수 있는 반면, 저장 장치(33b)는 제1 기입 요청(REQ1)을 통해서 기입 요청된 제1 데이터를 저장할 수 있다. 결과적으로, 공격자(32b)에 기인하여 호스트(31b)는, 저장 장치(33b)의 실제 상태와 상이한 상태를 식별할 수 있고, 호스트(31b) 및 저장 장치(33b)를 포함하는 시스템에 오류가 발생할 수 있다.
도 4는 본 개시의 예시적 실시예에 따라 보호 영역에 데이터를 기입하기 위한 방법을 나타내는 메시지도이다. 구체적으로, 도 4의 메시지도는 호스트(41)에서 응답(RES)을 검증하는 동작의 예시를 나타낸다. 도 4에서 메시지 인증 코드(MAC) 생성시 사용되는 인증 키의 도시는 도해의 편의상 생략된다.
도 4를 참조하면, 단계 S401에서 호스트(41)는 제1 요청(REQ1)을 저장 장치(42)에 제공할 수 있고, 저장 장치(42)는 제1 요청(REQ1)을 수신할 수 있다. 예를 들면, 제1 요청(REQ1)에 포함된 복수의 필드들 중 메시지 유형은, 인증된 데이터 기입 요청에 대응하는 값(예컨대, 0003h)을 가질 수 있다.도 4에 도시된 바와 같이, 제1 요청(REQ1)은 제1 호스트 메시지 인증 코드(MACH1), 제1 호스트 메시지(MSGH1)를 포함할 수 있다. 도 2를 참조하여 전술된 바와 같이, 호스트(41)는 호스트 키(KEYH) 및 제1 호스트 메시지(MSGH1)에 기초하여 제1 호스트 메시지 인증 코드(MACH1)를 생성할 수 있다.
단계 S402에서, 호스트(41)는 제1 호스트 메시지 인증 코드(MACH1)를 보존할 수 있다. 후술되는 바와 같이, 호스트(41)는 저장 장치(42)로부터 수신되는 제1 응답(RES1)을 검증하는데 제1 호스트 메시지 인증 코드(MACH1)를 사용할 수 있다.
단계 S403에서, 저장 장치(42)는 제1 장치 메시지 인증 코드(MACD1)를 생성할 수 있다. 제1 장치 메시지(MSGD1)를 포함하는 응답, 즉 제1 응답(RES1)을 호스트(41)에 제공하기 위하여, 저장 장치(42)는 도 4에 도시된 바와 같이, 제1 장치 메시지(MSGD1) 및 제1 호스트 메시지 검증 코드(MVCH1)에 기초하여 제1 장치 메시지 인증 코드(MACD1)를 생성할 수 있다. 제1 요청(REQ1)의 검증이 성공한 경우, 즉 인증된 제1 요청(REQ1)이 수신된 경우, 제1 호스트 메시지 검증 코드(MVCH1)는 제1 호스트 메시지 인증 코드(MACH1)와 일치할 수 있고, 이에 따라 제1 장치 메시지 인증 코드(MACD1)는 단계 S401에서 호스트(41)로부터 수신된 제1 호스트 메시지 인증 코드(MACH1)에 의존할 수 있다. 결과적으로, 저장 장치(42)에서 메시지 인증 코드(MAC) 체인이 형성될 수 있고, 저장 장치(42)는 메시지 인증 코드(MAC) 체인에 기초하여, 요청(REQ)을 검증할 수 있고 응답(RES)을 생성할 수 있다. 유사하게, 후술되는 바와 같이, 호스트(41)에서 메시지 인증 코드(MAC) 체인이 형성될 수 있고, 호스트(41)는 메시지 인증 코드(MAC) 체인에 기초하여 응답(RES)을 검증할 수 있고, 요청(REQ)을 생성할 수 있다.
단계 S404에서, 저장 장치(42)는 제1 응답(RES1)을 호스트(41)에 제공할 수 있고, 호스트(41)는 제1 응답(RES1)을 수신할 수 있다. 예를 들면, 제1 응답(RES1)에 포함된 복수의 필드들 중 메시지 유형은, 인증된 데이터 기입 응답에 대응하는 값(예컨대, 0300h)을 가질 수 있다. 도 4에 도시된 바와 같이, 제1 응답(RES1)은 제1 장치 메시지 인증 코드(MACD1) 및 제1 장치 메시지(MSGD1)를 포함할 수 있다. 일부 실시예들에서, 제1 요청(REQ1)은 기입 카운터 독출 요청일 수 있고, 제1 응답(RES1)의 제1 장치 메시지(MSGD1)는 저장 장치(42)에서 현재의 기입 카운터를 포함할 수 있다.
단계 S405에서, 저장 장치(42)는 제1 장치 메시지 인증 코드(MACD1)를 보존할 수 있다. 저장 장치(42)는, 호스트(41)로부터 수신되는 요청, 예컨대 제2 요청(REQ2)을 검증하는데 제1 장치 메시지 인증 코드(MACD1)를 사용할 수 있다.
단계 S406에서, 호스트(41)는 제1 장치 메시지 검증 코드(MVCD1)를 생성할 수 있다. 제1 응답(RES1)을 검증하기 위하여, 호스트(41)는 도 4에 도시된 바와 같이, 제1 장치 메시지(MSGD1) 및 제1 호스트 메시지 인증 코드(MACH1)에 기초하여 제1 장치 메시지 검증 코드(MVCD1)를 생성할 수 있다.
단계 S407에서, 호스트(41)는 제1 장치 메시지 검증 코드(MVCD1) 및 제1 장치 메시지 인증 코드(MACD1)를 비교할 수 있다. 단계 S401에서 제1 요청(REQ1)이 저장 장치(42)에 정상적으로 전달된 경우, 제1 장치 메시지 검증 코드(MVCD1) 및 제1 장치 메시지 인증 코드(MACD1)는 일치할 수 있다. 다른 한편으로, 제1 요청(REQ1)이 저장 장치(42)에 정상적으로 전달되지 아니한 경우, 단계 S403에서 제1 장치 메시지 인증 코드(MACD1)의 생성에 사용된 제1 호스트 메시지 인증 코드(MACH1)는 단계 S402에서 보존된 제1 호스트 메시지 인증 코드(MACH1)와 상이할 수 있고, 이에 따라 제1 장치 메시지 검증 코드(MVCD1)는 제1 장치 메시지 인증 코드(MACD1)는 상이할 수 있다. 도 4에 도시된 바와 같이, 제1 장치 메시지 검증 코드(MVCD1) 및 제1 장치 메시지 인증 코드(MACD1)가 일치하는 경우, 단계 S409가 후속하여 수행될 수 있는 한편, 제1 장치 메시지 검증 코드(MVCD1) 및 제1 장치 메시지 인증 코드(MACD1)가 상이한 경우, 단계 S408 및 단계 S409가 순차적으로 후속하여 수행될 수 있다.
단계 S408에서, 호스트(41)는 제1 장치 메시지 검증 코드(MVCD1)를 초기화할 수 있다. 예를 들면, 호스트(41)는 제1 장치 메시지 검증 코드(MVCD1)를 미리 정의된 값(예컨대, 영)으로 설정할 수 있다. 후술되는 바와 같이, 제1 장치 메시지 검증 코드(MVCD1)는 제2 호스트 메시지 인증 코드(MACH2)의 생성에 사용될 수 있고, 이에 따라 호스트(41)는 제1 응답(RES1)의 검증이 실패한 경우, 제1 장치 메시지 검증 코드(MVCD1)를 초기화함으로써 메시지 인증 코드(MAC) 체인을 초기화할 수 있다.
단계 S409에서, 호스트(41)는 제2 호스트 메시지 인증 코드(MACH2)를 생성할 수 있다. 도 4에 도시된 바와 같이, 호스트(41)는 제2 호스트 메시지(MSGH2) 및 제1 장치 메시지 검증 코드(MVCD1)에 기초하여 제2 호스트 메시지 인증 코드(MACH2)를 생성할 수 있다. 단계 S407에서 제1 장치 메시지 검증 코드(MVCD1) 및 제1 장치 메시지 인증 코드(MACD1)가 일치한 경우, 제2 호스트 메시지 인증 코드(MACH2)는 제1 응답(RES1)에 포함된 제1 장치 메시지 인증 코드(MACD1)에 의존할 수 있고, 이에 따라 메시지 인증 코드(MAC) 체인은 유지될 수 있다. 다른 한편으로, 단계 S407에서 제1 장치 메시지 검증 코드(MVCD1) 및 제1 장치 메시지 인증 코드(MACD1)가 일치하지 아니하는 경우, 제2 호스트 메시지 인증 코드(MACH2)는 단계 S408에서 초기화된 제1 장치 메시지 검증 코드(MVCD1)에 의존할 수 있고, 제1 장치 메시지 인증 코드(MACD1)에 독립적일 수 있으며, 이에 따라 메시지 인증 코드(MAC) 체인은 초기화될 수 있다.
단계 S410에서, 호스트(41)는 제2 요청(REQ2)을 저장 장치(42)에 제공할 수 있다. 도 4에 도시된 바와 같이, 제2 요청(REQ2)은 제2 호스트 메시지 인증 코드(MACH2) 및 제2 호스트 메시지(MSGH2)를 포함할 수 있다. 예를 들면, 제2 요청(RES2)에 포함된 복수의 필드들 중 메시지 유형은, 인증된 데이터 기입 요청에 대응하는 값(예컨대, 0003h)을 가질 수 있다. 일부 실시예들에서, 메시지 인증 코드(MAC) 체인이 초기화된 경우, 호스트(41)는 메시지 인증 코드(MAC) 체인의 초기화를 나타내는 정보를 포함하는 제2 호스트 메시지(MSGH2)를 생성할 수 있고, 제2 요청(REQ2)을 통해서 저장 장치(42)에 제공할 수 있다.
도 5는 본 개시의 예시적 실시예에 따라 보호 영역에 데이터를 기입하기 위한 방법을 나타내는 메시지도이다. 구체적으로, 도 5의 메시지도는 저장 장치(52)에서 요청(REQ)을 검증하는 동작의 예시를 나타낸다. 도 5에서 메시지 인증 코드(MAC) 생성시 사용되는 인증 키의 도시는 도해의 편의상 생략되고, 도 5에 대한 설명 중 도 4에 대한 설명과 중복되는 내용은 생략될 것이다.
도 5를 참조하면, 단계 S501에서 저장 장치(52)는 제1 응답(RES1)을 호스트(51)에 제공할 수 있고, 호스트(51)는 제1 응답(RES1)을 수신할 수 있다. 예를 들면, 제1 응답(RES1)에 포함된 복수의 필드들 중 메시지 유형은, 인증된 데이터 기입 응답에 대응하는 값(예컨대, 0300h)을 가질 수 있다. 도 5에 도시된 바와 같이, 제1 응답(RES1)은 제1 장치 메시지 인증 코드(MACD1) 및 제1 장치 메시지(MSGD1)를 포함할 수 있다. 도 2를 참조하여 전술된 바와 같이, 저장 장치(52)는 장치 키(KEYD) 및 제1 장치 메시지(MSGD1)에 기초하여 제1 장치 메시지 인증 코드(MACD1)를 생성할 수 있다.
단계 S502에서, 저장 장치(52)는 제1 장치 메시지 인증 코드(MACD1)를 보존할 수 있다. 후술되는 바와 같이, 저장 장치(52)는 호스트(51)로부터 수신되는 제1 요청(REQ1)을 검증하는데 제1 장치 메시지 인증 코드(MACD1)를 사용할 수 있다.
단계 S503에서, 호스트(51)는 제1 호스트 메시지 인증 코드(MACH1)를 생성할 수 있다. 제1 호스트 메시지(MSGH1)를 포함하는 요청, 즉 제1 요청(REQ1)을 저장 장치(52)에 제공하기 위하여, 호스트(51)는 도 5에 도시된 바와 같이, 제1 호스트 메시지(MSGH1) 및 제1 장치 메시지 검증 코드(MVCD1)에 기초하여 제1 호스트 메시지 인증 코드(MACH1)를 생성할 수 있다. 제1 호스트 메시지 인증 코드(MACH1)는, 단계 S501에서 저장 장치(52)로부터 수신된 인증된 제1 응답(RES1)에 포함된 제1 장치 메시지 인증 코드(MACD1)에 의존할 수 있다.
단계 S504에서, 호스트(51)는 제1 요청(REQ1)을 저장 장치(52)에 제공할 수 있고, 저장 장치(52)는 제1 요청(REQ1)을 수신할 수 있다. 예를 들면, 제1 요청(REQ1)에 포함된 복수의 필드들 중 메시지 유형은, 인증된 데이터 기입 요청에 대응하는 값(예컨대, 0003h)을 가질 수 있다. 도 5에 도시된 바와 같이, 제1 요청(REQ1)은 제1 호스트 메시지 인증 코드(MACH1) 및 제1 호스트 메시지(MSGH1)를 포함할 수 있다. 일부 실시예들에서, 제1 응답(RES1)의 제1 장치 메시지(MSGD1)는 현재의 기입 카운터를 포함할 수 있고, 제1 요청(REQ1)의 제1 호스트 메시지(MSGH1)는 해당 기입 카운터를 포함할 수 있다.
단계 S505에서, 호스트(51)는 제1 호스트 메시지 인증 코드(MACH1)를 보존할 수 있다. 호스트(51)는, 저장 장치(52)로부터 수신되는 응답, 예컨대 제2 응답(RES2)을 검증하는데 제1 호스트 메시지 인증 코드(MACH1)를 사용할 수 있다.
단계 S506에서, 저장 장치(52)는 제1 호스트 메시지 검증 코드(MVCH1)를 생성할 수 있다. 제1 요청(REQ1)을 검증하기 위하여, 저장 장치(52)는 도 5에 도시된 바와 같이, 제1 호스트 메시지(MSGH1) 및 제1 장치 메시지 인증 코드(MACD1)에 기초하여 제1 호스트 메시지 검증 코드(MVCH1)를 생성할 수 있다.
단계 S507에서, 저장 장치(52)는 제1 호스트 메시지 검증 코드(MVCH1) 및 제1 호스트 메시지 인증 코드(MACH1)를 비교할 수 있다. 단계 S501에서 제1 응답(RES1)이 호스트(51)에 정상적으로 전달된 경우, 제1 호스트 메시지 검증 코드(MVCH1) 및 제1 호스트 메시지 인증 코드(MACH1)는 일치할 수 있다. 다른 한편으로, 제1 응답(RES1)이 호스트(51)에 정상적으로 전달되지 아니한 경우, 단계 S503에서 제1 호스트 메시지 인증 코드(MACH1)의 생성에 사용된 제1 장치 메시지 인증 코드(MACD1)는 단계 S502에서 보존된 제1 장치 메시지 인증 코드(MACD1)와 상이할 수 있고, 이에 따라 제1 호스트 메시지 검증 코드(MVCH1) 및 제1 호스트 메시지 인증 코드(MACH1)는 상이할 수 있다. 도 5에 도시된 바와 같이, 제1 호스트 메시지 검증 코드(MVCH1) 및 제1 호스트 메시지 인증 코드(MACH1)가 일치하는 경우, 단계 S509가 후속하여 수행될 수 있는 한편, 제1 호스트 메시지 검증 코드(MVCH1) 및 제1 호스트 메시지 인증 코드(MACH1)가 상이한 경우, 단계 S508 및 단계 S509가 순차적으로 후속하여 수행될 수 있다.
단계 S508에서, 저장 장치(52)는 제1 요청(REQ1)의 검증 실패를 판정할 수 있다. 도 5에 도시된 바와 같이, 저장 장치(52)는, 호스트(51)에 제공될 응답, 즉 제2 응답(RES2)에 포함되는 제2 장치 메시지(MSGD2)의 결과에 실패에 대응하는 값을 설정할 수 있다.
단계 S509에서, 저장 장치(52)는 제2 장치 메시지 인증 코드(MACH2)를 생성할 수 있다. 도 5에 도시된 바와 같이, 저장 장치(52)는 제2 장치 메시지(MSGD2) 및 제1 호스트 메시지 검증 코드(MVCH1)에 기초하여 제2 장치 메시지 인증 코드(MACD2)를 생성할 수 있다. 일부 실시예들에서, 도 5에 도시된 바와 상이하게, 저장 장치(52)는 제1 호스트 메시지 검증 코드(MVCH1)대신 제1 호스트 메시지 인증 코드(MACH1)에 기초하여 제2 장치 메시지 인증 코드(MACH2)를 생성할 수도 있다.
단계 S510에서, 저장 장치(52)는 제2 응답(RES2)을 호스트(51)에 제공할 수 있다. 예를 들면, 제2 응답(RES2)에 포함된 복수의 필드들 중 메시지 유형은, 인증된 데이터 기입 응답에 대응하는 값(예컨대, 0300h)을 가질 수 있다.도 5에 도시된 바와 같이, 제2 응답(RES2)은 제2 장치 메시지 인증 코드(MACD2) 및 제2 장치 메시지(MSGD2)를 포함할 수 있다. 단계 S507에서 제1 호스트 메시지 검증 코드(MVCH1) 및 제1 호스트 메시지 인증 코드(MACH1)가 일치한 경우, 제2 장치 메시지(MSGD2)는 성공에 대응하는 값으로 설정된 결과를 포함할 수 있다. 다른 한편으로, 단계 S507에서 제1 호스트 메시지 검증 코드(MVCH1) 및 제1 호스트 메시지 인증 코드(MACH1)가 상이한 경우, 제2 장치 메시지(MSGD2)는 실패에 대응하는 값으로 설정된 결과를 포함할 수 있다.
도 6은 본 개시의 예시적 실시예에 따른 시스템(10')을 나타내는 블록도이다. 도 1의 시스템(10)과 유사하게, 시스템(10')은 저장 장치(100') 및 호스트(200')를 포함할 수 있고, 저장 장치(100')는 컨트롤러(120') 및 메모리(140')를 포함할 수 있으며, 메모리(140')는 보호 영역(142')을 포함할 수 있다. 또한, 보호 영역(142')에 대한 인증된 액세스를 위하여, 컨트롤러(120')는 장치 키(KEYD)를 사용할 수 있고, 호스트(200')는 호스트 키(KEYH)를 사용할 수 있다. 이하에서, 도 6에 대한 설명 중 도 1에 대한 설명과 중복되는 내용은 생략될 것이다.
도 6을 참조하면, 호스트(200')는 난수 생성기(220)를 포함할 수 있다. 예를 들면, 호스트(200')는 난수 생성기(220)에 의해서 생성되는 난수에 기초하여 도 2의 논스를 생성할 수 있고, 생성된 논스를 포함하는 요청(REQ)을 저장 장치(100')에 제공할 수 있다. 이에 따라, 요청(REQ)의 메시지(MSG)는 고유한 값을 가지는 논스를 포함할 수 있다. 컨트롤러(120')는 요청(REQ)의 메시지(MSG)로부터 논스를 추출할 수 있고, 추출된 논스에 기초하여 생성된 메시지 인증 코드를 포함하는 응답(RES)을 호스트(200')에 제공할 수 있다. 호스트(200')는 논스에 기초하여 메시지 검증 코드를 생성할 수 있고, 메시지 검증 코드에 기초하여 응답(RES)을 검증할 수 있다.
일부 실시예들에서, 컨트롤러(120')는 요청(REQ)의 메시지(MSG)로부터 추출된 논스를 포함하는 응답(RES)을 호스트(200')에 제공할 수 있다. 호스트(200')는 응답(RES)의 메시지(MSG)로부터 논스를 추출할 수 있고, 추출된 논스가 요청(REQ)의 메시지(MSG)에 포함된 논스와 상이한 경우, 요청(REQ)에 대응하는 응답(RES)이 아님을 식별할 수 있고, 응답(RES)을 인증되지 아니한 응답으로 식별할 수 있다.
컨트롤러(120')는 레지스터(122)를 포함할 수 있고, 레지스터(122)는 기입 카운터를 포함할 수 있다. 예를 들면, 컨트롤러(120')는 보호 영역(142')에 대한 기입 요청에 응답하여 수행된 보호 영역(142')에 대한 기입 동작을 카운트할 수 있다. 호스트(200')는 현재의 기입 카운트를 독출하기 위한 요청(REQ)(즉, 기입 카운트 독출 요청)을 저장 장치(100')에 제공할 수 있고, 컨트롤러(120')는 레지스터(122)에 저장된 기입 카운터를 독출할 수 있고, 기입 카운터를 포함하는 응답(RES)을 호스트(200')에 제공할 수 있다. 호스트(200')는 데이터를 기입하기 위한 요청(REQ)을 저장 장치(100')에 제공할 수 있고, 요청(REQ)은 기입 카운터를 포함할 수 있다. 컨트롤러(120')는 요청(REQ)에 포함된 기입 카운터가 현재의 기입 카운터, 즉 레지스터(122)에 저장된 기입 카운터와 상이한 경우, 요청(REQ)을 인증되지 아니한 요청으로 식별할 수 있다.
도 7은 본 개시의 예시적 실시예에 따라 보호 영역에 데이터를 기입하기 위한 방법을 나타내는 메시지도이다. 구체적으로, 도 7의 메시지도는 호스트(71)에서 응답(RES)을 검증하는 동작의 예시를 나타낸다. 도 4의 호스트(71)와 비교할 때, 도 7의 호스트(71)는 요청(REQ)을 생성하고 응답(RES)을 검증하는데 메시지 인증 코드(MAC) 체인뿐만 아니라 논스를 사용할 수 있다. 이하에서, 도 7에 대한 설명 중 도 4에 대한 설명과 중복되는 내용은 생략될 것이다.
도 7을 참조하면, 단계 S701에서 호스트(71)는 제1 요청(REQ1)을 저장 장치(72)에 제공할 수 있고, 저장 장치(72)는 제1 요청(REQ1)을 수신할 수 있다. 예를 들면, 제1 요청(REQ1)에 포함된 복수의 필드들 중 메시지 유형은, 인증된 데이터 기입 요청에 대응하는 값(예컨대, 0003h)을 가질 수 있다. 도 7에 도시된 바와 같이, 제1 요청(REQ1)은 제1 호스트 메시지 인증 코드(MACH1), 제1 호스트 메시지(MSGH1)를 포함할 수 있다. 제1 호스트 메시지(MSGH1)는 제1 논스(N1)를 포함할 수 있다. 예를 들면, 도 6을 참조하여 전술된 바와 같이, 호스트(71)는 난수 생성기를 포함할 수 있고, 난수 생성기에 의해서 생성된 난수에 기초하여 제1 논스(N1)가 생성될 수 있다. 도 2를 참조하여 전술된 바와 같이, 호스트(71)는 호스트 키(KEYH) 및 제1 호스트 메시지(MSGH1)에 기초하여 제1 호스트 메시지 인증 코드(MACH1)를 생성할 수 있다.
단계 S702에서, 호스트(71)는 제1 호스트 메시지 인증 코드(MACH1) 및 제1 논스(N1)를 보존할 수 있다. 후술되는 바와 같이, 호스트(71)는 저장 장치(72)로부터 수신되는 제1 응답(RES1)을 검증하는데 제1 호스트 메시지 인증 코드(MACH1) 및 제1 논스(N1)를 사용할 수 있다. 또한, 단계 S703에서, 저장 장치(72)는 제1 논스(N1)를 보존할 수 있다. 저장 장치(72)는 제1 호스트 메시지(MSGH1)로부터 제1 논스(N1)를 추출할 수 있고, 후술되는 바와 같이, 제1 장치 메시지 인증 코드(MACD1)를 생성하는데 제1 논스(N1)를 사용할 수 있다.
단계 S704에서, 저장 장치(72)는 제1 장치 메시지 인증 코드(MACD1)를 생성할 수 있다. 제1 장치 메시지(MSGD1)를 포함하는 응답, 즉 제1 응답(RES1)을 호스트(71)에 제공하기 위하여, 저장 장치(72)는 도 7에 도시된 바와 같이, 제1 장치 메시지(MSGD1), 제1 호스트 메시지 검증 코드(MVCH1) 및 제1 논스(N1)에 기초하여 제1 장치 메시지 인증 코드(MACD1)를 생성할 수 있다. 제1 장치 메시지 인증 코드(MACD1)는, 단계 S701에서 호스트(71)로부터 수신된 인증된 제1 요청(REQ1)에 포함된 제1 호스트 메시지 인증 코드(MACH1) 및 제1 논스(N1)에 의존할 수 있다.
단계 S705에서, 저장 장치(72)는 제1 응답(RES1)을 호스트(71)에 제공할 수 있고, 호스트(71)는 제1 응답(RES1)을 수신할 수 있다. 예를 들면, 제1 응답(RES1)에 포함된 복수의 필드들 중 메시지 유형은, 인증된 데이터 기입 응답에 대응하는 값(예컨대, 0300h)을 가질 수 있다. 도 7에 도시된 바와 같이, 제1 응답(RES1)은 제1 장치 메시지 인증 코드(MACD1) 및 제1 장치 메시지(MSGD1)를 포함할 수 있다.
단계 S706에서, 저장 장치(72)는 제1 장치 메시지 인증 코드(MACD1)를 보존할 수 있다. 저장 장치(72)는, 호스트(71)로부터 수신되는 요청, 예컨대 제2 요청(REQ2)을 검증하는데 제1 장치 메시지 인증 코드(MACD1)를 사용할 수 있다.
단계 S707에서, 호스트(71)는 제1 장치 메시지 검증 코드(MVCD1)를 생성할 수 있다. 제1 응답(RES1)을 검증하기 위하여, 호스트(71)는 도 7에 도시된 바와 같이, 제1 장치 메시지(MSGD1)뿐만 아니라 단계 S702에서 보존된 제1 호스트 메시지 인증 코드(MACH1) 및 제1 논스(N1)에 기초하여, 제1 장치 메시지 검증 코드(MVCD1)를 생성할 수 있다.
단계 S708에서, 호스트(71)는 제1 장치 메시지 검증 코드(MVCD1) 및 제1 장치 메시지 인증 코드(MACD1)를 비교할 수 있다. 단계 S701에서 제1 요청(REQ1)이 저장 장치(72)에 정상적으로 전달된 경우, 제1 장치 메시지 검증 코드(MVCD1) 및 제1 장치 메시지 인증 코드(MACD1)는 일치할 수 있다. 다른 한편으로, 제1 요청(REQ1)이 저장 장치(72)에 정상적으로 전달되지 아니한 경우, 단계 S704에서 제1 장치 메시지 인증 코드(MACD1)의 생성에 사용된 제1 호스트 메시지 인증 코드(MACH1) 및/또는 제1 논스(N1)는 단계 S702에서 보존된 제1 호스트 메시지 인증 코드(MACH1) 및/또는 제1 논스(N1)와 상이할 수 있고, 이에 따라 제1 장치 메시지 검증 코드(MVCD1)는 제1 장치 메시지 인증 코드(MACD1)는 상이할 수 있다. 도 7에 도시된 바와 같이, 제1 장치 메시지 검증 코드(MVCD1) 및 제1 장치 메시지 인증 코드(MACD1)가 일치하는 경우, 단계 S710이 후속하여 수행될 수 있는 한편, 제1 장치 메시지 검증 코드(MVCD1) 및 제1 장치 메시지 인증 코드(MACD1)가 상이한 경우, 단계 S709 및 단계 S710가 순차적으로 후속하여 수행될 수 있다.
단계 S709에서, 호스트(71)는 제1 장치 메시지 검증 코드(MVCD1)를 초기화할 수 있다. 예를 들면, 호스트(71)는 제1 장치 메시지 검증 코드(MVCD1)를 미리 정의된 값(예컨대, 영)으로 설정할 수 있다. 이에 따라, 호스트(71)는 제1 응답(RES1)의 검증이 실패한 경우, 메시지 인증 코드(MAC) 체인을 초기화할 수 있다.
단계 S710에서, 호스트(71)는 제2 논스(N2)를 생성할 수 있다. 예를 들면, 호스트(71)는 난수 생성기에 의해서 생성된 난수에 기초하여 제2 논스(N2)를 생성할 수 있다. 이에 따라, 제2 논스(N2)는 제1 논스(N1)와 상이할 수 있고, 제1 논스(N1)로부터 예측이 불가능할 수 있다.
단계 S711에서, 호스트(71)는 제2 호스트 메시지 인증 코드(MACH2)를 생성할 수 있다. 도 7에 도시된 바와 같이, 호스트(71)는 제2 호스트 메시지(MSGH2), 제1 장치 메시지 검증 코드(MVCD1) 및 제2 논스(N2)에 기초하여 제2 호스트 메시지 인증 코드(MACH2)를 생성할 수 있다. 단계 S708에서 제1 장치 메시지 검증 코드(MVCD1) 및 제1 장치 메시지 인증 코드(MACD1)의 일치 여부와 무관하게, 즉 메시지 인증 코드(MAC) 체인의 초기화 여부와 무관하게, 제2 호스트 메시지 인증 코드(MACH2)는 제2 논스(N2)에 의존할 수 있다.
단계 S712에서, 호스트(71)는 제2 요청(REQ2)을 저장 장치(72)에 제공할 수 있다. 예를 들면, 제2 요청(REQ2)에 포함된 복수의 필드들 중 메시지 유형은, 인증된 데이터 기입 요청에 대응하는 값(예컨대, 0003h)을 가질 수 있다. 도 7에 도시된 바와 같이, 제2 요청(REQ2)은 제2 호스트 메시지 인증 코드(MACH2) 및 제2 호스트 메시지(MSGH2)를 포함할 수 있다. 일부 실시예들에서, 메시지 인증 코드(MAC) 체인이 초기화된 경우, 호스트(71)는 메시지 인증 코드(MAC) 체인의 초기화를 나타내는 정보를 포함하는 제2 호스트 메시지(MSGH2)를 생성할 수 있고, 제2 요청(REQ2)을 통해서 저장 장치(72)에 제공할 수 있다.
도 8은 본 개시의 예시적 실시예에 따라 보호 영역에 데이터를 기입하기 위한 방법을 나타내는 메시지도이다. 구체적으로, 도 8의 메시지도는 저장 장치(72)에서 요청(REQ)을 검증하는 동작의 예시를 나타낸다. 도 5의 저장 장치(52)와 비교할 때, 도 8의 저장 장치(82)는 응답(RES)을 생성하고 요청(REQ)을 검증하는데 메시지 인증 코드(MAC) 체인뿐만 아니라 논스를 사용할 수 있다. 이하에서, 도 8에 대한 설명 중 도 5에 대한 설명과 중복되는 내용은 생략될 것이다.
도 8을 참조하면, 단계 S801에서 저장 장치(82)는 제1 응답(RES1)을 호스트(81)에 제공할 수 있고, 호스트(81)는 제1 응답(RES1)을 수신할 수 있다. 예를 들면, 제1 응답(RES1)에 포함된 복수의 필드들 중 메시지 유형은, 인증된 데이터 기입 응답에 대응하는 값(예컨대, 0300h)을 가질 수 있다. 도 8에 도시된 바와 같이, 제1 응답(RES1)은 제1 장치 메시지 인증 코드(MACD1) 및 제1 장치 메시지(MSGD1)를 포함할 수 있다. 도 2를 참조하여 전술된 바와 같이, 저장 장치(82)는 장치 키(KEYD) 및 제1 장치 메시지(MSGD1)에 기초하여 제1 장치 메시지 인증 코드(MACD1)를 생성할 수 있다.
단계 S802에서, 저장 장치(82)는 제1 장치 메시지 인증 코드(MACD1)를 보존할 수 있다. 후술되는 바와 같이, 저장 장치(82)는 호스트(81)로부터 수신되는 제1 요청(REQ1)을 검증하는데 제1 장치 메시지 인증 코드(MACD1)를 사용할 수 있다.
단계 S803에서, 호스트(81)는 제1 논스(N1)를 생성할 수 있다. 예를 들면, 호스트(81)는 난수 생성기에 의해서 생성되는 난수에 기초하여 제1 논스(N1)를 생성할 수 있다. 이에 따라, 제1 논스(N1)는 이전에 생성된 논스와 상이할 수 있다.
단계 S804에서, 호스트(81)는 제1 호스트 메시지 인증 코드(MACH1)를 생성할 수 있다. 제1 호스트 메시지(MSGH1)를 포함하는 요청, 즉 제1 요청(REQ1)을 저장 장치(82)에 제공하기 위하여, 호스트(81)는 도 8에 도시된 바와 같이, 제1 호스트 메시지(MSGH1), 제1 장치 메시지 검증 코드(MVCD1) 및 제1 논스(N1)에 기초하여 제1 호스트 메시지 인증 코드(MACH1)를 생성할 수 있다. 제1 호스트 메시지 인증 코드(MACH1)는, 단계 S501에서 저장 장치(82)로부터 수신된 인증된 제1 응답(RES1)에 포함된 제1 장치 메시지 인증 코드(MACD1)뿐만 아니라 제1 논스(N1)에 의존할 수 있다.
단계 S805에서, 호스트(81)는 제1 요청(REQ1)을 저장 장치(82)에 제공할 수 있고, 저장 장치(82)는 제1 요청(REQ1)을 수신할 수 있다. 예를 들면, 제1 요청(REQ1)에 포함된 복수의 필드들 중 메시지 유형은, 인증된 데이터 기입 요청에 대응하는 값(예컨대, 0003h)을 가질 수 있다. 도 8에 도시된 바와 같이, 제1 요청(REQ1)은 제1 호스트 메시지 인증 코드(MACH1) 및 제1 호스트 메시지(MSGH1)를 포함할 수 있다. 일부 실시예들에서, 제1 응답(RES1)의 제1 장치 메시지(MSGD1)는 현재의 기입 카운터를 포함할 수 있고, 제1 요청(REQ1)의 제1 호스트 메시지(MSGH1)는 해당 기입 카운터를 포함할 수 있다.
단계 S806에서, 호스트(81)는 제1 호스트 메시지 인증 코드(MACH1) 및 제1 논스(N1)를 보존할 수 있다. 호스트(81)는, 저장 장치(82)로부터 수신되는 응답, 예컨대 제2 응답(RES2)을 검증하는데 제1 호스트 메시지 인증 코드(MACH1) 및 제1 논스(N1)를 사용할 수 있다. 또한, 단계 S807에서, 저장 장치(82)는 제1 논스(N1)를 보존할 수 있다. 저장 장치(82)는 제1 호스트 메시지(MSGH1)로부터 제1 논스(N1)를 추출할 수 있고, 후술되는 바와 같이, 제1 요청(REQ1)을 검증하고, 제2 장치 메시지 인증 코드(MACD2)를 생성하는데 제1 논스(N1)를 사용할 수 있다.
단계 S808에서, 저장 장치(82)는 제1 호스트 메시지 검증 코드(MVCH1)를 생성할 수 있다. 제1 요청(REQ1)을 검증하기 위하여, 저장 장치(82)는 도 8에 도시된 바와 같이, 제1 호스트 메시지(MSGH1), 제1 장치 메시지 인증 코드(MACD1) 및 제1 논스(N1)에 기초하여 제1 호스트 메시지 검증 코드(MVCH1)를 생성할 수 있다.
단계 S809에서, 저장 장치(82)는 제1 호스트 메시지 검증 코드(MVCH1) 및 제1 호스트 메시지 인증 코드(MACH1)를 비교할 수 있다. 단계 S801에서 제1 응답(RES1)이 호스트(81)에 정상적으로 전달된 경우, 제1 호스트 메시지 검증 코드(MVCH1) 및 제1 호스트 메시지 인증 코드(MACH1)는 일치할 수 있다. 다른 한편으로, 제1 응답(RES1)이 호스트(81)에 정상적으로 전달되지 아니한 경우, 단계 S804에서 제1 호스트 메시지 인증 코드(MACH1)의 생성에 사용된 제1 장치 메시지 인증 코드(MACD1)는 단계 S802에서 보존된 제1 장치 메시지 인증 코드(MACD1)와 상이할 수 있고, 이에 따라 제1 호스트 메시지 검증 코드(MVCH1) 및 제1 호스트 메시지 인증 코드(MACH1)는 상이할 수 있다. 도 8에 도시된 바와 같이, 제1 호스트 메시지 검증 코드(MVCH1) 및 제1 호스트 메시지 인증 코드(MACH1)가 일치하는 경우, 단계 S811가 후속하여 수행될 수 있는 한편, 제1 호스트 메시지 검증 코드(MVCH1) 및 제1 호스트 메시지 인증 코드(MACH1)가 상이한 경우, 단계 S810 및 단계 S811가 순차적으로 후속하여 수행될 수 있다.
단계 S810에서, 저장 장치(82)는 제1 요청(REQ1)의 검증 실패를 판정할 수 있다. 도 8에 도시된 바와 같이, 저장 장치(82)는, 호스트(81)에 제공될 응답, 즉 제2 응답(RES2)에 포함되는 제2 장치 메시지(MSGD2)의 결과에 실패에 대응하는 값을 설정할 수 있다.
단계 S811에서, 저장 장치(82)는 제2 장치 메시지 인증 코드(MACH2)를 생성할 수 있다. 도 8에 도시된 바와 같이, 저장 장치(82)는 제2 장치 메시지(MSGD2), 제1 호스트 메시지 검증 코드(MVCH1) 및 제1 논스(N1)에 기초하여 제2 장치 메시지 인증 코드(MACD2)를 생성할 수 있다. 일부 실시예들에서, 도 8에 도시된 바와 상이하게, 저장 장치(82)는 제1 호스트 메시지 검증 코드(MVCH1)대신 제1 호스트 메시지 인증 코드(MACH1)에 기초하여 제2 장치 메시지 인증 코드(MACH2)를 생성할 수도 있다.
단계 S812에서, 저장 장치(82)는 제2 응답(RES2)을 호스트(81)에 제공할 수 있다. 예를 들면, 제2 응답(RES2)에 포함된 복수의 필드들 중 메시지 유형은, 인증된 데이터 기입 응답에 대응하는 값(예컨대, 0300h)을 가질 수 있다. 도 8에 도시된 바와 같이, 제2 응답(RES2)은 제2 장치 메시지 인증 코드(MACD2) 및 제2 장치 메시지(MSGD2)를 포함할 수 있다. 단계 S809에서 제1 호스트 메시지 검증 코드(MVCH1) 및 제1 호스트 메시지 인증 코드(MACH1)가 일치한 경우, 제2 장치 메시지(MSGD2)는 성공에 대응하는 값으로 설정된 결과를 포함할 수 있다. 다른 한편으로, 단계 S809에서 제1 호스트 메시지 검증 코드(MVCH1) 및 제1 호스트 메시지 인증 코드(MACH1)가 상이한 경우, 제2 장치 메시지(MSGD2)는 실패에 대응하는 값으로 설정된 결과를 포함할 수 있다.
도 9a 및 도 9b는 본 개시의 예시적 실시예에 따라 보호 영역에 데이터를 기입하기 위한 방법을 나타내는 메시지도들이다. 구체적으로, 공격자(92)에 의한 중간자 공격을 검출하는 동작의 예시가 도해의 목적으로 도 9a 및 도 9b의 메시지도들에 연속적으로 도시된다. 이하에서, 도 9a 및 도 9b에 대한 설명 중 도면들을 참조하여 전술된 내용과 중복되는 내용은 생략될 것이다.
도 9a를 참조하면, 단계 S901에서 호스트(911)는 제1 호스트 메시지(MSGH1)를 포함하는 제1 요청(REQ1)을 발행할 수 있고, 단계 S902에서 공격자(92)는 제1 요청(REQ1)을 그대로 저장 장치(93)에 전달할 수 있다. 예를 들면, 제1 요청(REQ1)의 제1 호스트 메시지(MSGH1)는, 기입 카운터 독출 요청에 대응하는 값(예컨대, 0002h)을 가지는 메시지 유형을 포함할 수 있다.
단계 S903에서, 저장 장치(93)는 제1 장치 메시지(MSGD1), 초기 호스트 메시지 검증 코드(MVCH0) 및 제1 논스(N1)에 기초하여 제1 장치 메시지 인증 코드(MACD1)를 생성할 수 있다. 단계 S904에서 저장 장치(93)는 제1 장치 메시지 인증 코드(MACD1) 및 제1 장치 메시지(MSGD1)를 포함하는 제1 응답(RES1)을 발행할 수 있고, 단계 S905에서 공격자(92)는 제1 응답(RES1)을 그대로 호스트(91)에 전달할 수 있다. 이 때, 제1 장치 메시지(MSGD1)는 기입 카운터를 포함할 수 있고, 기입 카운터 독출 응답에 대응하는 값(예컨대, 0200h)을 가지는 메시지 유형을 포함할 수 있다.
단계 S906에서, 호스트(91)는 제1 장치 메시지(MSGD1), 초기 호스트 메시지 인증 코드(MACH0) 및 제1 논스(N1)에 기초하여 제1 장치 메시지 검증 코드(MVCD1)를 생성할 수 있다. 전술된 바와 같이, 저장 장치(93)에 그대로 전달된 제1 요청(REQ1) 및 호스트(91)에 그대로 전달된 제1 응답(RES1)에 기인하여 제1 장치 메시지 검증 코드(MVCD1) 및 제1 장치 메시지 인증 코드(MACD1)는 일치할 수 있고, 호스트(91)는 제1 응답(RES1)을 인증된 응답으로 식별할 수 있다.
단계 S907에서, 호스트(91)는 제2 호스트 메시지(MSGH2), 제1 장치 메시지 검증 코드(MVCD1) 및 제2 논스(N2)에 기초하여 제2 호스트 메시지 인증 코드(MACH2)를 생성할 수 있다. 단계 S908에서, 호스트(91)는 제2 호스트 메시지(MSGH2) 및 제2 호스트 메시지 인증 코드(MACH2)를 포함하는 제2 요청(REQ2)을 발행할 수 있고, 공격자(92)는 제2 요청(REQ2)을 수신할 수 있다. 예를 들면, 제2 요청(REQ2)에 포함된 복수의 필드들 중 메시지 유형은, 인증된 데이터 기입 요청에 대응하는 값(예컨대, 0003h)을 가질 수 있다.
단계 S909에서, 공격자(92)는 변경된 제2 요청(REQ2')을 생성할 수 있고, 제2 요청(REQ2) 대신 변경된 제2 요청(REQ2')을 저장 장치(93)에 제공할 수 있다. 도 9a에 도시된 바와 같이, 공격자(92)는 제2 호스트 메시지(MSGH2) 및 변경된 제2 호스트 메시지 인증 코드(MACH2')를 포함하는 변경된 제2 요청(REQ2')을 생성할 수 있다. 예를 들면, 변경된 제2 요청(REQ2')에 포함된 복수의 필드들 중 메시지 유형은, 인증된 데이터 기입 요청에 대응하는 값(예컨대, 0003h)을 가질 수 있다.
단계 S910에서, 저장 장치(93)는 제2 호스트 메시지(MSGH2), 제1 장치 메시지 인증 코드(MACD1) 및 제2 논스(N2)에 기초하여 제2 호스트 메시지 검증 코드(MVCH2)를 생성할 수 있다. 변경된 제2 호스트 메시지 인증 코드(MACH2')는 제2 호스트 메시지 검증 코드(MVCH2)와 상이할 수 있다. 이에 따라 단계 S911에서, 저장 장치(93)는 변경된 제2 요청(REQ2')의 검증 실패를 판정할 수 있다.
단계 S912에서 호스트(91)는 결과 독출 요청(REQR)을 발행할 수 있고, 단계 S913에서 공격자(92)는 결과 독출 요청(REQR)을 그대로 저장 장치(93)에 전달할 수 있다. 예를 들면, 결과 독출 요청(REQR)에 포함된 복수의 필드들 중 메시지 유형은, 결과 독출 요청에 대응하는 값(예컨대, 0005h)을 가질 수 있다. 단계 S914에서, 저장 장치(93)는 제2 장치 메시지(MSGD2), 제2 호스트 메시지 검증 코드(MVCH2) 및 제2 논스(N2)에 기초하여 제2 장치 메시지 인증 코드(MACD2)를 생성할 수 있다. 이 때, 제2 장치 메시지(MSGD2)는 변경된 제2 요청(REQ2')의 검증 실패를 나타내는 결과를 포함할 수 있다.
단계 S915에서, 저장 장치(93)는 제2 장치 메시지 인증 코드(MACD2) 및 제2 장치 메시지(MSGD2)를 포함하는 제2 응답(RES2)을 발행할 수 있고, 공격자(92)는 제2 응답(RES2)을 수신할 수 있다. 예를 들면, 제2 응답(RES2)에 포함된 복수의 필드들 중 메시지 유형은, 인증된 데이터 기입 응답에 대응하는 값(예컨대, 0300h)을 가질 수 있다. 단계 S916에서 공격자(92)는 제2 응답(RES2)을 저장할 수 있고, 단계 S917에서 공격자(92)는 제2 응답(RES2)을 호스트(91)에 제공할 수 있다.
도 9b를 참조하면, 단계 S918에서 호스트(91)는 제2 장치 메시지(MSGD2), 제2 호스트 메시지 인증 코드(MACH2) 및 제2 논스(N2)에 기초하여 제2 장치 메시지 검증 코드(MVCD2)를 생성할 수 있다. 단계 S919에서, 호스트(91)는 제2 요청(REQ2)의 검증 실패를 식별할 수 있다. 제2 장치 메시지 검증 코드(MVCD2)는 제2 응답(RES2)에 포함된 제2 장치 메시지 인증 코드(MACD2)와 일치할 수 있고, 호스트(91)는 제2 응답(RES2)의 검증 성공을 판정할 수 있다. 이에 따라, 인증된 제2 응답(RES2)의 제2 장치 메시지(MSGD2)를 신뢰할 수 있고, 단계 S908에서 발행된 제2 요청(REQ2)이 저장 장치(93)에 정상적으로 전달되지 아니하였음을 제2 장치 메시지(MSGD2)에 포함된 결과로부터 식별할 수 있다.
단계 S920에서, 호스트(91)는 제3 호스트 메시지(MSGH3) 및 제3 논스(N3)에 기초하여 제3 호스트 메시지 인증 코드(MACH3)를 생성할 수 있다. 즉, 단계 S919에서 식별된 제2 요청(REQ2)의 검증 실패에 기인하여, 호스트(91)는 메시지 인증 코드(MAC) 체인을 초기화할 수 있다. 이 때, 제3 호스트 메시지(MSGH3)는 메시지 인증 코드(MAC) 체인의 초기화를 나타내는 정보를 포함할 수 있다.
단계 S921에서, 호스트(91)는 제3 호스트 메시지(MSGH3) 및 제3 호스트 메시지 인증 코드(MACH3)를 포함하는 제3 요청(REQ3)을 발행할 수 있고, 단계 S922에서 공격자(92)는 제3 요청(REQ3)을 그대로 저장 장치(93)에 제공할 수 있다. 예를 들면, 제3 요청(REQ3)에 포함된 복수의 필드들 중 메시지 유형은, 인증된 데이터 기입 요청에 대응하는 값(예컨대, 0003h)을 가질 수 있다.
단계 S923에서, 저장 장치(93)는 제3 호스트 메시지(MSGH3) 및 제3 논스(N3)에 기초하여 제3 호스트 메시지 검증 코드(MVCH3)를 생성할 수 있다. 저장 장치(93)는 제3 호스트 메시지(MSGH3)로부터 메시지 인증 코드(MAC) 체인의 초기화를 식별할 수 있고, 이에 따라 제2 장치 메시지 인증 코드(MAD2)에 독립적으로 제3 호스트 메시지 검증 코드(MVCH3)를 생성할 수 있다. 이에 따라, 제3 장치 메시지 검증 코드(MVCH3) 및 제3 장치 메시지 인증 코드(MACH3)는 일치할 수 있고, 단계 S924에서 저장 장치(93)는 제3 요청(REQ3)의 검증 성공을 판정할 수 있다. 저장 장치(93)는 제3 요청(REQ3)이 기입 요청인 경우, 제3 호스트 메시지(MSGH3)에 포함된 데이터를 보호 영역에 기입할 수 있다.
단계 S925에서 호스트(91)는 결과 독출 요청(REQR)을 발행할 수 있고, 단계 S926에서 공격자(92)는 결과 독출 요청(REQR)을 그대로 저장 장치(93)에 전달할 수 있다. 예를 들면, 결과 독출 요청(REQR)에 포함된 복수의 필드들 중 메시지 유형은, 결과 독출 요청에 대응하는 값(예컨대, 0005h)을 가질 수 있다. 단계 S927에서, 저장 장치(93)는 제3 장치 메시지(MSGD3), 제3 호스트 메시지 검증 코드(MVCH3) 및 제3 논스(N3)에 기초하여 제3 장치 메시지 인증 코드(MACD3)를 생성할 수 있다. 이 때, 제3 장치 메시지(MSGD3)는 제3 요청(REQ3)에 의한 기입 동작의 성공을 나타내는 결과를 포함할 수 있다.
단계 S928에서, 저장 장치(93)는 제3 장치 메시지 인증 코드(MACD3) 및 제3 장치 메시지(MSGD3)를 포함하는 제3 응답(RES3)을 발행할 수 있고, 공격자(92)는 제3 응답(RES3)을 수신할 수 있다. 예를 들면, 제3 응답(RES3)에 포함된 복수의 필드들 중 메시지 유형은, 인증된 데이터 기입 응답에 대응하는 값(예컨대, 0300h)을 가질 수 있다. 단계 S929에서, 공격자(92)는 단계 S912에서 저장된 제2 응답(RES2)을 제3 응답(RES3) 대신 호스트(91)에 제공할 수 있다.
단계 S930에서, 호스트(91)는 제2 장치 메시지(MSGD2) 및 제3 호스트 메시지 인증 코드(MACH3) 및 제3 논스(N3)에 기초하여 제3 장치 메시지 검증 코드(MVCD3)를 생성할 수 있다. 제2 응답(RES2)에 포함된 제2 장치 메시지 인증 코드(MACD2)는 제2 논스(N2)에 기초하여 생성되었을 뿐 아니라, 이전 메시지 인증 코드(MAC)의 체인, 즉 초기화되기 전 메시지 인증 코드(MAC) 체인에 종속될 수 있으므로, 제2 장치 메시지 인증 코드(MACD2)는, 제3 논스(N3)에 기초하여 생성되고 초기화된 메시지 인증 코드(MAC) 체인에 종속되는 제3 장치 메시지 검증 코드(MVCD3)와 상이할 수 있다. 이에 따라 단계 S931에서, 호스트(91)는 제2 응답(RES2)의 검증 실패를 판정할 수 있다. 호스트(91)는, 제2 장치 메시지(MSGD2)에 포함된 검증 실패를 나타내는 결과를 신뢰하지 아니할 수 있고, 공격자(92)에 의한 공격을 검출할 수 있다.
도 10a 및 도 10b는 본 개시의 예시적 실시예에 따라 보호 영역에 데이터를 기입하기 위한 방법을 나타내는 메시지도들이다. 구체적으로, 공격자(102)에 의한 중간자 공격을 검출하는 동작의 예시가 도해의 목적으로 도 10a 및 도 10b의 메시지도들에 연속적으로 도시된다. 이하에서, 도 10a 및 도 10b에 대한 설명 중 도면들을 참조하여 전술된 내용과 중복되는 내용은 생략될 것이다.
도 10a를 참조하면, 단계 S1001에서 호스트(101)는 제1 호스트 메시지(MSGH1)를 포함하는 제1 요청(REQ1)을 발행할 수 있고, 단계 S1002에서 공격자(102)는 제1 요청(REQ1)을 그대로 저장 장치(103)에 제공할 수 있다. 예를 들면, 제1 요청(REQ1)의 제1 호스트 메시지(MSGH1)는, 기입 카운터 독출에 대응한 값(예컨대, 0002h)을 가지는 메시지 유형을 포함할 수 있다.
단계 S1003에서, 저장 장치(103)는 제1 장치 메시지(MSGD1), 초기 호스트 메시지 검증 코드(MVCH0) 및 제1 논스(N1)에 기초하여 제1 장치 메시지 인증 코드(MACD1)를 생성할 수 있다. 단계 S1004에서 저장 장치(103)는 제1 장치 메시지 인증 코드(MACD1) 및 제1 장치 메시지(MSGD1)를 포함하는 제1 응답(RES1)을 발행할 수 있고, 단계 S1005에서 공격자(102)는 제1 응답(RES1)을 그대로 호스트(101)에 전달할 수 있다. 이 때, 제1 장치 메시지(MSGD1)는 기입 카운터를 포함할 수 있고, 기입 카운터 독출 응답에 대응하는 값(예컨대, 0200h)을 가지는 메시지 유형을 포함할 수 있다.
단계 S1006에서, 호스트(101)는 제1 장치 메시지(MSGD1), 초기 호스트 메시지 인증 코드(MACH0) 및 제1 논스(N1)에 기초하여 제1 장치 메시지 검증 코드(MVCD1)를 생성할 수 있다. 전술된 바와 같이, 저장 장치(103)에 그대로 전달된 제1 요청(REQ1) 및 호스트(101)에 그대로 전달된 제1 응답(RES1)에 기인하여 제1 장치 메시지 검증 코드(MVCD1) 및 제1 장치 메시지 인증 코드(MACD1)는 일치할 수 있고, 호스트(101)는 제1 응답(RES1)을 인증된 응답으로 식별할 수 있다.
단계 S1007에서, 호스트(101)는 제2 호스트 메시지(MSGH2), 제1 장치 메시지 검증 코드(MVCD1) 및 제2 논스(N2)에 기초하여 제2 호스트 메시지 인증 코드(MACH2)를 생성할 수 있다. 단계 S1008에서, 호스트(101)는 제2 호스트 메시지(MSGH2) 및 제2 호스트 메시지 인증 코드(MACH2)를 포함하는 제2 요청(REQ2)을 발행할 수 있고, 공격자(102)는 제2 요청(REQ2)을 수신할 수 있다. 예를 들면, 제2 요청(REQ2)에 포함된 복수의 필드들 중 메시지 유형은, 인증된 데이터 기입 요청에 대응하는 값(예컨대, 0003h)을 가질 수 있다.
단계 S1009에서 공격자(102)는 제2 요청(REQ2)을 저장할 수 있고, 단계 S1010에서 공격자(102)는 변경된 제2 호스트 메시지 인증 코드(MACH2') 및 제2 호스트 메시지(MSGH2)를 포함하는 변경된 제2 요청(REQ2')을 저장 장치(103)에 제공할 수 있다. 예를 들면, 변경된 제2 요청(REQ2')에 포함된 복수의 필드들 중 메시지 유형은, 인증된 데이터 기입 요청에 대응하는 값(예컨대, 0003h)을 가질 수 있다.
단계 S1011에서, 저장 장치(103)는 제2 호스트 메시지(MSGH2), 제1 장치 메시지 인증 코드(MACD1) 및 제2 논스(N2)에 기초하여 제2 호스트 메시지 검증 코드(MVCH2)를 생성할 수 있다. 변경된 제2 호스트 메시지 인증 코드(MACH2')는 제2 호스트 메시지 검증 코드(MVCH2)와 상이할 수 있다. 이에 따라 단계 S1012에서, 저장 장치(103)는 변경된 제2 요청(REQ2')의 검증 실패를 판정할 수 있다.
도 10b를 참조하면, 단계 S1013에서 호스트(101)는 결과 독출 요청(REQR)을 발행할 수 있고, 단계 S1014에서 공격자(102)는 결과 독출 요청(REQR)을 그대로 저장 장치(103)에 전달할 수 있다. 예를 들면, 결과 독출 요청(REQR)에 포함된 복수의 필드들 중 메시지 유형은, 결과 독출 요청에 대응하는 값(예컨대, 0005h)을 가질 수 있다. 단계 S1015에서, 저장 장치(103)는 제2 장치 메시지(MSGD2), 제2 호스트 메시지 검증 코드(MVCH2) 및 제2 논스(N2)에 기초하여 제2 장치 메시지 인증 코드(MACD2)를 생성할 수 있다. 이 때, 제2 장치 메시지(MSGD2)는 변경된 제2 요청(REQ2')의 검증 실패를 나타내는 결과를 포함할 수 있다.
단계 S1017에서, 저장 장치(103)는 제2 장치 메시지 인증 코드(MACD2) 및 제2 장치 메시지(MSGD2)를 포함하는 제2 응답(RES2)을 발행할 수 있고, 공격자(102)는 제2 응답(RES2)을 수신할 수 있다. 예를 들면, 제2 응답(RES2)에 포함된 복수의 필드들 중 메시지 유형은, 인증된 데이터 기입 응답에 대응하는 값(예컨대, 0300h)을 가질 수 있다. 단계 S1017에서 공격자(102)는 제2 응답(RES2)을 저장할 수 있다.
단계 S1018에서, 공격자(102)는 제2 호스트 메시지 인증 코드(MACH2) 및 제2 호스트 메시지(MSGH2)를 포함하는 제2 요청(REQ2)을 저장 장치(103)에 제공할 수 있다. 단계 S1019에서, 저장 장치(103)는 제2 호스트 메시지(MSGH2), 제2 장치 메시지 인증 코드(MACD2) 및 제2 논스(N2)에 기초하여 제3 호스트 메시지 검증 코드(MVCH3)를 생성할 수 있다. 제2 호스트 메시지 인증 코드(MACH2)는 단계 S1007에서 제1 장치 메시지 인증 코드(MACD1)와 일치하는 제1 장치 메시지 검증 코드(MVCD1)에 기초하여 생성되었으므로, 제2 장치 메시지 인증 코드(MACD2)에 기초하여 생성된 제3 호스트 메시지 검증 코드(MVCH3)와 상이할 수 있다. 이에 따라 단계 S1020에서, 저장 장치(103)는 제2 요청(REQ2)의 검증 실패를 판정할 수 있다.
단계 S1021에서, 공격자(102)는 결과 독출 요청(REQR)을 그대로 저장 장치(103)에 전달할 수 있다. 단계 S1022에서 저장 장치(103)는 제3 장치 메시지(MSGD3), 제3 호스트 메시지 검증 코드(MVCH3) 및 제2 논스(N2)에 기초하여 제3 장치 메시지 검증 코드(MACD3)를 생성할 수 있다. 이 때, 제3 장치 메시지(MSGD3)는 제2 요청(REQ2의 검증 실패를 나타내는 결과를 포함할 수 있다.
단계 S1023에서, 저장 장치(103)는 제3 장치 메시지 인증 코드(MACD3) 및 제3 장치 메시지(MSGD3)를 포함하는 제3 응답(RES3)을 발행할 수 있고, 공격자(102)는 제3 응답(RES3)을 수신할 수 있다. 예를 들면, 제3 응답(RES3)에 포함된 복수의 필드들 중 메시지 유형은, 인증된 데이터 기입 응답에 대응하는 값(예컨대, 0300h)을 가질 수 있다. 단계 S1024에서, 공격자(102)는 제2 장치 메시지 인증 코드(MACD2) 및 제2 장치 메시지(MSGD2)를 포함하는 제2 응답(RES2)을 제3 응답(RES3) 대신 호스트(101)에 제공할 수 있다.
단계 S1025에서, 호스트(101)는 제2 장치 메시지(MSGD2), 제2 호스트 메시지 인증 코드(MACH2) 및 제2 논스(N2)에 기초하여 제3 장치 메시지 검증 코드(MVCD3)를 생성할 수 있다. 단계 S1026에서, 호스트(101)는 제2 요청(REQ2)의 검증 실패를 식별할 수 있다. 단계 S1015에서 생성된 제2 장치 메시지 인증 코드(MACD2)는 제3 장치 메시지 검증 코드(MVCD3)와 일치할 수 있고, 호스트(101)는 제2 응답(RES2)의 검증 성공을 판정할 수 있다. 이에 따라, 인증된 제2 응답(RES2)의 제2 장치 메시지(MSGD2)를 신뢰할 수 있고, 단계 S1008에서 발행된 제2 요청(REQ2)이 저장 장치(103)에 정상적으로 전달되지 아니하였음을 제2 장치 메시지(MSGD2)에 포함된 결과로부터 식별할 수 있다.
도 11a 및 도 11b는 본 개시의 예시적 실시예에 따라 보호 영역에 데이터를 기입하기 위한 방법을 나타내는 메시지도들이다. 구체적으로, 공격자(112)에 의한 중간자 공격을 검출하는 동작의 예시가 도해의 목적으로 도 11a 및 도 11b의 메시지도들에 연속적으로 도시된다. 이하에서, 도 11a 및 도 11b에 대한 설명 중 도면들을 참조하여 전술된 내용과 중복되는 내용은 생략될 것이다.
도 11a를 참조하면, 단계 S1101에서 호스트(111)는 제1 호스트 메시지(MSGH1)를 포함하는 제1 요청(REQ1)을 발행할 수 있고, 단계 S1102에서 공격자(112)는 제1 요청(REQ1)을 그대로 저장 장치(113)에 제공할 수 있다. 예를 들면, 제1 요청(REQ1)의 제1 호스트 메시지(MSGH1)는, 기입 카운터 독출 유형에 대응하는 값(예컨대, 0002h)을 가지는 메시지 유형을 포함할 수 있다.
단계 S1103에서, 저장 장치(113)는 제1 장치 메시지(MSGD1), 초기 호스트 메시지 검증 코드(MVCH0) 및 제1 논스(N1)에 기초하여 제1 장치 메시지 인증 코드(MACD1)를 생성할 수 있다. 단계 S1104에서 저장 장치(113)는 제1 장치 메시지 인증 코드(MACD1) 및 제1 장치 메시지(MSGD1)를 포함하는 제1 응답(RES1)을 발행할 수 있고, 단계 S1105에서 공격자(112)는 제1 응답(RES1)을 그대로 호스트(111)에 전달할 수 있다. 이 때, 제1 장치 메시지(MSGD1)는 기입 카운터를 포함할 수 있고, 기입 카운터 독출 응답에 대응하는 값(예컨대, 0200h)을 가지는 메시지 유형을 포함할 수 있다.
단계 S1106에서, 호스트(111)는 제1 장치 메시지(MSGD1), 초기 호스트 메시지 인증 코드(MACH0) 및 제1 논스(N1)에 기초하여 제1 장치 메시지 검증 코드(MVCD1)를 생성할 수 있다. 전술된 바와 같이, 저장 장치(113)에 그대로 전달된 제1 요청(REQ1) 및 호스트(101)에 그대로 전달된 제1 응답(RES1)에 기인하여 제1 장치 메시지 검증 코드(MVCD1) 및 제1 장치 메시지 인증 코드(MACD1)는 일치할 수 있고, 호스트(111)는 제1 응답(RES1)을 인증된 응답으로 식별할 수 있다.
단계 S1107에서, 호스트(111)는 제2 호스트 메시지(MSGH2), 제1 장치 메시지 검증 코드(MVCD1) 및 제2 논스(N2)에 기초하여 제2 호스트 메시지 인증 코드(MACH2)를 생성할 수 있다. 단계 S1108에서, 호스트(111)는 제2 호스트 메시지(MSGH2) 및 제2 호스트 메시지 인증 코드(MACH2)를 포함하는 제2 요청(REQ2)을 발행할 수 있고, 공격자(112)는 제2 요청(REQ2)을 수신할 수 있다. 예를 들면, 제2 요청(REQ2)에 포함된 복수의 필드들 중 메시지 유형은, 인증된 데이터 기입 요청에 대응하는 값(예컨대, 0003h)을 가질 수 있다.
단계 S1109에서 공격자(112)는 제2 요청(REQ2)을 저장할 수 있고, 단계 S1110에서 공격자(112)는 변경된 제2 호스트 메시지 인증 코드(MACH2') 및 제2 호스트 메시지(MSGH2)를 포함하는 변경된 제2 요청(REQ2')을 저장 장치(113)에 제공할 수 있다. 예를 들면, 변경된 제2 요청(REQ2')에 포함된 복수의 필드들 중 메시지 유형은, 인증된 데이터 기입 요청에 대응하는 값(예컨대, 0003h)을 가질 수 있다.
단계 S1111에서, 저장 장치(113)는 제2 호스트 메시지(MSGH2), 제1 장치 메시지 인증 코드(MACD1) 및 제2 논스(N2)에 기초하여 제2 호스트 메시지 검증 코드(MVCH2)를 생성할 수 있다. 변경된 제2 호스트 메시지 인증 코드(MACH2')는 제2 호스트 메시지 검증 코드(MVCH2)와 상이할 수 있다. 이에 따라 단계 S1112에서, 저장 장치(113)는 변경된 제2 요청(REQ2')의 검증 실패를 판정할 수 있다.
단계 S1113에서 호스트(111)는 결과 독출 요청(REQR)을 발행할 수 있고, 단계 S1114에서 공격자(112)는 결과 독출 요청(REQR)을 그대로 저장 장치(113)에 전달할 수 있다. 예를 들면, 결과 독출 요청(REQR)에 포함된 복수의 필드들 중 메시지 유형은, 결과 독출 요청에 대응하는 값(예컨대, 0005h)을 가질 수 있다. 단계 S1115에서, 저장 장치(113)는 제2 장치 메시지(MSGD2), 제2 호스트 메시지 검증 코드(MVCH2) 및 제2 논스(N2)에 기초하여 제2 장치 메시지 인증 코드(MACD2)를 생성할 수 있다. 이 때, 제2 장치 메시지(MSGD2)는 변경된 제2 요청(REQ2')의 검증 실패를 나타내는 결과를 포함할 수 있다.
단계 S1116에서 저장 장치(113)는 제2 장치 메시지 인증 코드(MACD2) 및 제2 장치 메시지(MSGD2)를 포함하는 제2 응답(RES2)을 발행할 수 있고, 단계 S1117에서 공격자(112)는 제2 응답(RES2)을 그대로 호스트(111)에 제공할 수 있다. 예를 들면, 제2 응답(RES2)에 포함된 복수의 필드들 중 메시지 유형은, 인증된 데이터 기입 응답에 대응하는 값(예컨대, 0300h)을 가질 수 있다.
단계 S1118에서, 호스트(111)는 제2 장치 메시지(MSGD2), 제2 호스트 메시지 인증 코드(MACH2) 및 제2 논스(N2)에 기초하여 제2 장치 메시지 검증 코드(MVCD2)를 생성할 수 있다. 단계 S1119에서, 호스트(111)는 제2 요청(REQ2)의 검증 실패를 식별할 수 있다. 단계 S1115에서 생성된 제2 장치 메시지 인증 코드(MACD2)는 제2 장치 메시지 검증 코드(MVCD2)와 일치할 수 있고, 호스트(111)는 제2 응답(RES2)의 검증 성공을 판정할 수 있다. 이에 따라, 인증된 제2 응답(RES2)의 제2 장치 메시지(MSGD2)를 신뢰할 수 있고, 단계 S1108에서 발행된 제2 요청(REQ2)이 저장 장치(113)에 정상적으로 전달되지 아니하였음을 제2 장치 메시지(MSGD2)에 포함된 결과로부터 식별할 수 있다. 호스트(111)는 메시지 인증 코드(MAC) 체인을 초기화할 수 있다.
단계 S1120에서 호스트(111)는 제3 호스트 메시지(MSGH3) 및 제3 논스(N3)에 기초하여 제3 호스트 메시지 인증 코드(MACH3)를 생성할 수 있고, 단계 S1121에서 호스트(111)는 제3 호스트 메시지 인증 코드(MACH3) 및 제3 호스트 메시지(MSGH3)를 포함하는 제3 요청(REQ3)을 발행할 수 있다. 예를 들면, 제3 요청(REQ3)에 포함된 복수의 필드들 중 메시지 유형은, 인증된 데이터 기입 요청에 대응하는 값(예컨대, 0003h)을 가질 수 있다. 단계 S1122에서, 공격자(112)는 제2 호스트 메시지 인증 코드(MACH2) 및 제2 호스트 메시지(MSGH2)를 포함하는 제2 요청(REQ2)을 제3 요청(REQ3) 대신 저장 장치(113)에 제공할 수 있다.
단계 S1123에서, 저장 장치(113)는 제2 호스트 메시지(MSGH2), 제2 장치 메시지 인증 코드(MACD2) 및 제2 논스(N2)에 기초하여 제3 호스트 메시지 검증 코드(MVCH3)를 생성할 수 있다. 제2 호스트 메시지 인증 코드(MACH2)는 단계 S1107에서 제1 장치 메시지 인증 코드(MACD1)와 일치하는 제1 장치 메시지 검증 코드(MVCD1)에 기초하여 생성되었으므로, 제2 장치 메시지 인증 코드(MACD2)에 기초하여 생성된 제3 호스트 메시지 검증 코드(MVCH3)와 상이할 수 있다. 이에 따라 단계 S1124에서, 저장 장치(113)는 제2 요청(REQ2)의 검증 실패를 판정할 수 있다.
단계 S1125에서 호스트(111)는 결과 독출 요청(REQR)을 발행할 수 있고, 단계 S1126에서 공격자(112)는 결과 독출 요청(REQR)을 그대로 저장 장치(113)에 전달할 수 있다. 예를 들면, 결과 독출 요청(REQR)에 포함된 복수의 필드들 중 메시지 유형은, 결과 독출 요청에 대응하는 값(예컨대, 0005h)을 가질 수 있다. 단계 S1127에서, 저장 장치(113)는 제3 장치 메시지(MSGD3), 제3 호스트 메시지 검증 코드(MVCH3) 및 제2 논스(N2)에 기초하여 제3 장치 메시지 인증 코드(MACD3)를 생성할 수 있다. 이 때, 제3 장치 메시지(MSGD3)는 제2 요청(REQ2)의 검증 실패를 나타내는 결과를 포함할 수 있다.
단계 S1128에서 저장 장치(113)는 제3 장치 메시지 인증 코드(MACD3) 및 제3 장치 메시지(MSGD3)를 포함하는 제3 응답(RES3)을 발행할 수 있고, 단계 S1129에서 공격자(112)는 제3 응답(RES3)을 그대로 호스트(111)에 제공할 수 있다. 예를 들면, 제3 응답(RES3)에 포함된 복수의 필드들 중 메시지 유형은, 인증된 데이터 기입 응답에 대응하는 값(예컨대, 0300h)을 가질 수 있다.
단계 S1130에서, 호스트(111)는 제3 장치 메시지(MSGD3), 제3 호스트 메시지 인증 코드(MACH3) 및 제3 논스(N3)에 기초하여 제3 장치 메시지 검증 코드(MVCD3)를 생성할 수 있다. 제3 장치 메시지 인증 코드(MACD3)는 단계 S11227에서 제2 논스(N2)에 기초하여 생성되었을 뿐만 아니라 이전 메시지 인증 코드(MAC) 체인, 즉 초기화되기 전 메시지 인증 코드(MAC) 체인에 종속될 수 있으므로, 제3 장치 메시지 인증 코드(MACD3)는, 제3 논스(N3)에 기초하여 생성되고 초기화된 메시지 인증 코드(MAC) 체인에 종속되는 제3 장치 메시지 검증 코드(MVCD3)와 상이할 수 있다. 이에 따라 단계 S1131에서, 호스트(111)는 제3 응답(RES3)의 검증 실패를 판정할 수 있다.
도 12은 본 발명의 일 실시예에 따른 스토리지 장치가 적용된 시스템을 도시한 도면이다. 도 12의 시스템(1000)은 기본적으로 휴대용 통신 단말기(mobile phone), 스마트폰(smart phone), 태블릿 PC(tablet personal computer), 웨어러블 기기, 헬스케어 기기 또는 IOT(internet of things) 기기와 같은 모바일(mobile) 시스템일 수 있다. 하지만 도 12의 시스템(1000)은 반드시 모바일 시스템에 한정되는 것은 아니고, 개인용 컴퓨터(personal computer), 랩탑(laptop) 컴퓨터, 서버(server), 미디어 재생기(media player) 또는 내비게이션(navigation)과 같은 차량용 장비(automotive device) 등이 될 수도 있다. 이하, 참조 번호에 붙은 첨자(예컨대, 1200a의 a, 1300a의 a)는 동일한 기능을 하는 다수의 회로를 구분하기 위한 것이다.
도 12을 참조하면, 시스템(1000)은 메인 프로세서(main processor)(1100), 메모리(1200a, 1200b) 및 스토리지 장치(1300a, 1300b)를 포함할 수 있으며, 추가로 촬영 장치(image capturing device)(1410), 사용자 입력 장치(user input device)(1420), 센서(1430), 통신 장치(1440), 디스플레이(1450), 스피커(1460), 전력 공급 장치(power supplying device)(1470) 및 연결 인터페이스(connecting interface)(1480) 중 하나 이상을 포함할 수 있다.
메인 프로세서(1100)는 시스템(1000)의 전반적인 동작, 보다 구체적으로는 시스템(1000)을 이루는 다른 구성 요소들의 동작을 제어할 수 있다. 이와 같은 메인 프로세서(1100)는 범용 프로세서, 전용 프로세서 또는 애플리케이션 프로세서(application processor) 등으로 구현될 수 있다.
메인 프로세서(1100)는 하나 이상의 CPU 코어(1110)를 포함할 수 있으며, 메모리(1200a, 1200b) 및/또는 스토리지 장치(1300a, 1300b)를 제어하기 위한 컨트롤러(1120)를 더 포함할 수 있다. 실시예에 따라서는, 메인 프로세서(1100)는 AI(artificial intelligence) 데이터 연산 등 고속 데이터 연산을 위한 전용 회로인 가속기(accelerator) 블록(1130)을 더 포함할 수 있다. 이와 같은 가속기 블록(1130)은 GPU(Graphics Processing Unit), NPU(Neural Processing Unit) 및/또는 DPU(Data Processing Unit) 등을 포함할 수 있으며, 메인 프로세서(1100)의 다른 구성 요소와는 물리적으로 독립된 별개의 칩(chip)으로 구현될 수도 있다.
메모리(1200a, 1200b)는 시스템(1000)의 주기억 장치로 사용될 수 있으며, SRAM 및/또는 DRAM 등의 휘발성 메모리를 포함할 수 있으나, 플래시 메모리, PRAM 및/또는 RRAM 등의 비휘발성 메모리를 포함할 수도 있다. 메모리(1200a, 1200b)는 메인 프로세서(1100)와 동일한 패키지 내에 구현되는 것도 가능하다.
스토리지 장치(1300a, 1300b)는 전원 공급 여부와 관계 없이 데이터를 저장하는 비휘발성 저장 장치로서 기능할 수 있으며, 메모리(1200a, 1200b)에 비해 상대적으로 큰 저장 용량을 가질 수 있다. 스토리지 장치(1300a, 1300b)는 스토리지 컨트롤러(1310a, 1310b)와, 스토리지 컨트롤러(1310a, 1310b)의 제어 하에 데이터를 저장하는 비휘발성(non-volatile memory, NVM) 스토리지(1320a, 1320b)를 포함할 수 있다. 비휘발성 스토리지(1320a, 1320b)는 2D(2-dimensional) 구조 혹은 3D(3-dimensional) 구조의 V-NAND 플래시 메모리를 포함할 수 있으나, PRAM 및/또는 RRAM 등의 다른 종류의 비휘발성 메모리를 포함할 수도 있다.
스토리지 장치(1300a, 1300b)는 메인 프로세서(1100)와는 물리적으로 분리된 상태로 시스템(1000)에 포함될 수도 있고, 메인 프로세서(1100)와 동일한 패키지 내에 구현될 수도 있다. 또한, 스토리지 장치(1300a, 1300b)는 메모리 카드(memory card)와 같은 형태를 가짐으로써, 후술할 연결 인터페이스(1480)와 같은 인터페이스를 통해 시스템(1000)의 다른 구성 요소들과 탈부착 가능하도록 결합될 수도 있다. 이와 같은 스토리지 장치(1300a, 1300b)는 UFS(universal flash storage)와 같은 표준 규약이 적용되는 장치일 수 있으나, 반드시 이에 한정되는 건 아니다.
촬영 장치(1410)는 정지 영상 또는 동영상을 촬영할 수 있으며, 카메라(camera), 캠코더(camcorder) 및/또는 웹캠(webcam) 등일 수 있다.
사용자 입력 장치(1420)는 시스템(1000)의 사용자로부터 입력된 다양한 유형의 데이터를 수신할 수 있으며, 터치 패드(touch pad), 키패드(keypad), 키보드(keyboard), 마우스(mouse) 및/또는 마이크(microphone) 등일 수 있다.
센서(1430)는 시스템(1000)의 외부로부터 획득될 수 있는 다양한 유형의 물리량을 감지하고, 감지된 물리량을 전기 신호로 변환할 수 있다. 이와 같은 센서(1430)는 온도 센서, 압력 센서, 조도 센서, 위치 센서, 가속도 센서, 바이오 센서(biosensor) 및/또는 자이로스코프(gyroscope) 등일 수 있다.
통신 장치(1440)는 다양한 통신 규약에 따라 시스템(1000) 외부의 다른 장치들과의 사이에서 신호의 송신 및 수신을 수행할 수 있다. 이와 같은 통신 장치(1440)는 안테나, 트랜시버(transceiver) 및/또는 모뎀(MODEM) 등을 포함하여 구현될 수 있다.
디스플레이(1450) 및 스피커(1460)는 시스템(1000)의 사용자에게 각각 시각적 정보와 청각적 정보를 출력하는 출력 장치로 기능할 수 있다.
전력 공급 장치(1470)는 시스템(1000)에 내장된 배터리(도시 안함) 및/또는외부 전원으로부터 공급되는 전력을 적절히 변환하여 시스템(1000)의 각 구성 요소들에게 공급할 수 있다.
연결 인터페이스(1480)는 시스템(1000)과, 시스템(1000)에 연결되어 시스템(1000과 데이터를 주고받을 수 있는 외부 장치 사이의 연결을 제공할 수 있다. 연결 인터페이스(1480)는 ATA(Advanced Technology Attachment), SATA(Serial ATA), e-SATA(external SATA), SCSI(Small Computer Small Interface), SAS(Serial Attached SCSI), PCI(Peripheral Component Interconnection), PCIe(PCI express), NVMe(NVM express), IEEE 1394, USB(universal serial bus), SD(secure digital) 카드, MMC(multi-media card), eMMC(embedded multi-media card), UFS(Universal Flash Storage), eUFS(embedded Universal Flash Storage), CF(compact flash) 카드 인터페이스 등과 같은 다양한 인터페이스 방식으로 구현될 수 있다.
도 13는 본 발명의 일 실시예에 따른 UFS 시스템(2000)에 대해 설명하기 위한 도면이다. UFS 시스템(2000)은 JEDEC(Joint Electron Device Engineering Council)에서 발표하는 UFS 표준(standard)을 따르는 시스템으로서, UFS 호스트(2100), UFS 장치(2200) 및 UFS 인터페이스(2300)를 포함할 수 있다. 전술한 도 12의 시스템(1000)에 대한 설명은, 도 13에 대한 이하의 설명과 상충되지 않는 범위 내에서 도 13의 UFS 시스템(2000)에도 적용될 수 있다.
도 13를 참조하면, UFS 호스트(2100)와 UFS 장치(2200)는 UFS 인터페이스(2300)를 통해 상호 연결될 수 있다. 도 12의 메인 프로세서(1100)가 애플리케이션 프로세서일 경우, UFS 호스트(2100)는 해당 애플리케이션 프로세서의 일부로서 구현될 수 있다. UFS 호스트 컨트롤러(2110) 및 호스트 메모리(2140)는 도 12의 메인 프로세서(1100)의 컨트롤러(1120) 및 메모리(1200a, 1200b)에 각각 대응될 수 있다. UFS 장치(2200)는 도 12의 스토리지 장치(1300a, 1300b)에 대응될 수 있으며, UFS 장치 컨트롤러(2210) 및 비휘발성 스토리지(2220)는 도 12의 스토리지 컨트롤러(1310a, 1310b) 및 비휘발성 스토리지(1320a, 1320b)에 각각 대응될 수 있다.
UFS 호스트(2100)는 UFS 호스트 컨트롤러(2110), 애플리케이션(2120), UFS 드라이버(2130), 호스트 메모리(2140) 및 UIC(UFS interconnect) 레이어(2150)를 포함할 수 있다. UFS 장치(2200)는 UFS 장치 컨트롤러(2210), 비휘발성 스토리지(2220), 스토리지 인터페이스(2230), 장치 메모리(2240), UIC 레이어(2250) 및 레귤레이터(2260)를 포함할 수 있다. 비휘발성 스토리지(2220)는 복수의 스토리지 유닛(2221)으로 구성될 수 있으며, 이와 같은 스토리지 유닛(2221)은 2D 구조 혹은 3D 구조의 V-NAND 플래시 메모리를 포함할 수 있으나, PRAM 및/또는 RRAM 등의 다른 종류의 비휘발성 메모리를 포함할 수도 있다. UFS 장치 컨트롤러(2210)와 비휘발성 스토리지(2220)는 스토리지 인터페이스(2230)를 통해 서로 연결될 수 있다. 스토리지 인터페이스(2230)는 토글(Toggle) 혹은 온파이(ONFI)와 같은 표준 규약을 준수하도록 구현될 수 있다.
애플리케이션(2120)은 UFS 장치(2200)의 기능을 이용하기 위해 UFS 장치(2200)와의 통신을 원하는 프로그램을 의미할 수 있다. 애플리케이션(2120)은 UFS 장치(2200)에 대한 입출력을 위해 입출력 요청(input-output request, IOR)을 UFS 드라이버(2130)로 전송할 수 있다. 입출력 요청(IOR)은 데이터의 독출(read) 요청, 저장(write) 요청 및/또는 소거(discard) 요청 등을 의미할 수 있으나, 반드시 이에 한정되는 것은 아니다.
UFS 드라이버(2130)는 UFS-HCI(host controller interface)를 통해 UFS 호스트 컨트롤러(2110)를 관리할 수 있다. UFS 드라이버(2130)는 애플리케이션(2120)에 의해 생성된 입출력 요청을 UFS 표준에 의해 정의된 UFS 명령으로 변환하고, 변환된 UFS 명령을 UFS 호스트 컨트롤러(2110)로 전달할 수 있다. 하나의 입출력 요청은 복수의 UFS 명령으로 변환될 수 있다. UFS 명령은 기본적으로 SCSI 표준에 의해 정의된 명령일 수 있지만, UFS 표준 전용 명령일 수도 있다.
UFS 호스트 컨트롤러(2110)는 UFS 드라이버(2130)에 의해 변환된 UFS 명령을 UIC 레이어(2150)와 UFS 인터페이스(2300)를 통해 UFS 장치(2200)의 UIC 레이어(2250)로 전송할 수 있다. 이 과정에서, UFS 호스트 컨트롤러(2110)의 UFS 호스트 레지스터(2111)는 명령 큐(command queue, CQ)로서의 역할을 수행할 수 있다.
UFS 호스트(2100) 측의 UIC 레이어(2150)는 MIPI M-PHY(2151)와 MIPI UniPro(2152)를 포함할 수 있으며, UFS 장치(2200) 측의 UIC 레이어(2250) 또한 MIPI M-PHY(2251)와 MIPI UniPro(2252)을 포함할 수 있다.
UFS 인터페이스(2300)는 기준 클락(REF_CLK)을 전송하는 라인, UFS 장치(2200)에 대한 하드웨어 리셋 신호(RESET_n)를 전송하는 라인, 차동 입력 신호 쌍(DIN_t와 DIN_c)을 전송하는 한 쌍의 라인 및 차동 출력 신호 쌍(DOUT_t와 DOUT_c)을 전송하는 한 쌍의 라인을 포함할 수 있다.
UFS 호스트(2100)로부터 UFS 장치(2200)로 제공되는 기준 클락(REF_CLK)의 주파수 값은 19.2MHz, 26MHz, 38.4MHz 및 52MHz의 네 개의 값 중 하나일 수 있으나, 반드시 이에 한정되지는 않는다. UFS 호스트(2100)는 동작 중에도, 즉 UFS 호스트(2100)와 UFS 장치(2200) 사이에서 데이터 송수신이 수행되는 중에도 기준 클락(REF_CLK)의 주파수 값을 변경할 수 있다. UFS 장치(2200)는 위상 동기 루프(phase-locked loop, PLL) 등을 이용하여, UFS 호스트(2100)로부터 제공받은 기준 클락(REF_CLK)으로부터 다양한 주파수의 클락을 생성할 수 있다. 또한, UFS 호스트(2100)는 기준 클락(REF_CLK)의 주파수 값을 통해 UFS 호스트(2100)와 UFS 장치(2200) 간의 데이터 레이트(data rate)의 값을 설정할 수도 있다. 즉, 상기 데이터 레이트의 값은 기준 클락(REF_CLK)의 주파수 값에 의존하여 결정될 수 있다.
UFS 인터페이스(2300)는 복수의 레인들(multiple lanes)을 지원할 수 있으며, 각 레인은 차동(differential) 쌍으로 구현될 수 있다. 예컨대, UFS 인터페이스는 하나 이상의 수신 레인(receive lane)과 하나 이상의 송신 레인(transmit lane)을 포함할 수 있다. 도 13에서, 차동 입력 신호 쌍(DIN_T와 DIN_C)을 전송하는 한 쌍의 라인은 수신 레인을, 차동 출력 신호 쌍(DOUT_T와 DOUT_C)을 전송하는 한 쌍의 라인은 송신 레인을 각각 구성할 수 있다. 도 13에서는 하나의 송신 레인과 하나의 수신 레인을 도시하였지만, 송신 레인과 수신 레인의 수는 변경될 수 있다.
수신 레인 및 송신 레인은 직렬 통신(serial communication) 방식으로 데이터를 전송할 수 있으며, 수신 레인과 송신 레인이 분리된 구조에 의해 UFS 호스트(2100)와 UFS 장치(2200) 간의 풀 듀플렉스(full-duplex) 방식의 통신이 가능하다. 즉, UFS 장치(2200)는 수신 레인을 통해 UFS 호스트(2100)로부터 데이터를 수신받는 동안에도, 송신 레인을 통해 UFS 호스트(2100)로 데이터를 송신할 수 있다. 또한, UFS 호스트(2100)로부터 UFS 장치(2200)로의 명령과 같은 제어 데이터와, UFS 호스트(2100)가 UFS 장치(2200)의 비휘발성 스토리지(2220)에 저장하고자 하거나 비휘발성 스토리지(2220)로부터 독출하고자 하는 사용자 데이터는 동일한 레인을 통해 전송될 수 있다. 이에 따라, UFS 호스트(2100)와 UFS 장치(2200) 간에는 한 쌍의 수신 레인과 한 쌍의 송신 레인 외에 데이터 전송을 위한 별도의 레인이 더 구비될 필요가 없다.
UFS 장치(2200)의 UFS 장치 컨트롤러(2210)는 UFS 장치(2200)의 동작을 전반적으로 제어할 수 있다. UFS 장치 컨트롤러(2210)는 논리적인 데이터 저장 단위인 LU(logical unit)(2211)를 통해 비휘발성 스토리지(2220)를 관리할 수 있다. LU(2211)의 개수는 8개일 수 있으나, 이에 한정되는 것은 아니다. UFS 장치 컨트롤러(2210)는 플래시 변환 계층(flash translation layer, FTL)을 포함할 수 있으며, FTL의 어드레스 매핑(address mapping) 정보를 이용하여 UFS 호스트(2100)로부터 전달된 논리적인 데이터 주소, 예컨대 LBA(logical block address)를 물리적인 데이터 주소로, 예컨대 PBA(physical block address)로 변환할 수 있다. UFS 시스템(2000)에서 사용자 데이터(user data)의 저장을 위한 논리 블록(logical block)은 소정 범위의 크기를 가질 수 있다. 예컨대, 논리 블록의 최소 크기는 4Kbyte로 설정될 수 있다.
UFS 호스트(2100)로부터의 명령이 UIC 레이어(2250)를 통해 UFS 장치(2200)로 입력되면, UFS 장치 컨트롤러(2210)는 입력된 명령에 따른 동작을 수행하고, 상기 동작이 완료되면 완료 응답을 UFS 호스트(2100)로 전송할 수 있다.
일례로서, UFS 호스트(2100)가 UFS 장치(2200)에 사용자 데이터를 저장하고자 할 경우, UFS 호스트(2100)는 데이터 저장 명령을 UFS 장치(2200)로 전송할 수 있다. 사용자 데이터를 전송받을 준비가 되었다(ready-to-transfer)는 응답을 UFS 장치(2200)로부터 수신하면, UFS 호스트(2100)는 사용자 데이터를 UFS 장치(2200)로 전송할 수 있다. UFS 장치 컨트롤러(2210)는 전송받은 사용자 데이터를 장치 메모리(2240) 내에 임시로 저장하고, FTL의 어드레스 매핑 정보에 기초하여 장치 메모리(2240)에 임시로 저장된 사용자 데이터를 비휘발성 스토리지(2220)의 선택된 위치에 저장할 수 있다.
또 다른 예로서, UFS 호스트(2100)가 UFS 장치(2200)에 저장된 사용자 데이터를 독출하고자 할 경우, UFS 호스트(2100)는 데이터 독출 명령을 UFS 장치(2200)로 전송할 수 있다. 명령을 수신한 UFS 장치 컨트롤러(2210)는 상기 데이터 독출 명령에 기초하여 비휘발성 스토리지(2220)로부터 사용자 데이터를 독출하고, 독출된 사용자 데이터를 장치 메모리(2240) 내에 임시로 저장할 수 있다. 이러한 독출 과정에서, UFS 장치 컨트롤러(2210)는 내장된 ECC(error correction code) 회로(미도시)를 이용하여, 독출된 사용자 데이터의 에러를 검출하고 정정할 수 있다. 그리고, UFS 장치 컨트롤러(2210)는 장치 메모리(2240) 내에 임시로 저장된 사용자 데이터를 UFS 호스트(2100)로 전송할 수 있다. 아울러, UFS 장치 컨트롤러(2210)는 AES(advanced encryption standard) 회로(미도시)를 더 포함할 수 있으며, AES 회로는 UFS 장치 컨트롤러(2210)로 입력되는 데이터를 대칭 키 알고리즘(symmetric-key algorithm)을 이용하여 암호화(encryption)하거나 복호화(decryption)할 수 있다.
UFS 호스트(2100)는 명령 큐로 기능할 수 있는 UFS 호스트 레지스터(2111)에 UFS 장치(2200)로 송신될 명령들을 순서에 따라 저장하고, 상기 순서대로 UFS 장치(2200)에 명령을 송신할 수 있다. 이 때, UFS 호스트(2100)는 이전에 송신된 명령이 아직 UFS 장치(2200)에 의해 처리 중인 경우에도, 즉 이전에 송신된 명령이 UFS 장치(2200)에 의해 처리가 완료되었다는 통지를 받기 전에도 명령 큐에 대기 중인 다음 명령을 UFS 장치(2200)로 송신할 수 있으며, 이에 따라 UFS 장치(2200) 역시 이전에 송신된 명령을 처리하는 중에도 다음 명령을 UFS 호스트(2100)로부터 수신할 수 있다. 이와 같은 명령 큐에 저장될 수 있는 명령의 최대 개수(queue depth)는 예컨대 32개일 수 있다. 또한, 명령 큐는 헤드 포인터(head point)와 테일 포인터(tail pointer)를 통해 큐에 저장된 명령 열의 시작과 끝을 각각 나타내는 원형 큐(circular queue) 타입으로 구현될 수 있다.
복수의 스토리지 유닛(2221) 각각은 메모리 셀 어레이와 상기 메모리 셀 어레이의 작동을 제어하는 제어 회로를 포함할 수 있다. 상기 메모리 셀 어레이는 2차원 메모리 셀 어레이 또는 3차원 메모리 셀 어레이를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 셀을 포함하며, 각각의 메모리 셀은 1비트의 정보를 저장하는 셀(single level cell, SLC)일 수도 있지만, MLC(multi-level cell), TLC(triple level cell), QLC(quadruple level cell)와 같이 2비트 이상의 정보를 저장하는 셀일 수도 있다. 3차원 메모리 셀 어레이는 적어도 하나의 메모리 셀이 다른 메모리 셀의 위에 위치하도록 수직으로 배향되는(vertically oriented) 수직 NAND 스트링을 포함할 수 있다.
UFS 장치(2200)에는 전원 전압으로서 VCC, VCCQ1, VCCQ2 등이 입력될 수 있다. VCC는 UFS 장치(2200)를 위한 주 전원 전압으로서, 2.4~3.6V의 값을 가질 수 있다. VCCQ는 낮은 범위의 전압을 공급하기 위한 전원 전압으로서, 주로 UFS 장치 컨트롤러(2210)를 위한 것이며. 1.14~1.26V의 값을 가질 수 있다. VCCQ2는 VCC보다는 낮지만 VCCQ보다는 높은 범위의 전압을 공급하기 위한 전원 전압으로서, 주로 MIPI M-PHY(2251)와 같은 입출력 인터페이스를 위한 것이며, 1.7~1.95V의 값을 가질 수 있다. 상기 전원 전압들은 레귤레이터(2260)를 거쳐 UFS 장치(2200)의 각 구성 요소들을 위해 공급될 수 있다. 레귤레이터(2260)는 전술한 전원 전압들 중 서로 다른 것에 각각 연결되는 단위 레귤레이터의 집합으로 구현될 수 있다.
도 14a 내지 도 14c는 UFS 카드(card)의 폼 팩터(form factor)에 대해 설명하기 위한 도면들이다. 도 12을 참조하여 설명된 UFS 장치(2200)가 UFS 카드(4000) 형태로 구현된 경우, UFS 카드(4000)의 외형은 도 14a 내지 도 14c에 도시된 바를 따를 수 있다.
도 14a는 UFS 카드(4000)의 평면도(top view)를 예시적으로 보여주고 있다. 도 14a를 참조하면, UFS 카드(4000)는 전체적으로 상어(shark) 형상의 디자인을 따르고 있다는 것을 확인할 수 있다. 도 14a와 관련하여, UFS 카드(4000)는 예시적으로 아래의 표 1에 기재된 바와 같은 치수(dimension) 값을 가질 수 있다.
항목 치수 (mm)
T1 9.70
T2 15.00
T3 11.00
T4 9.70
T5 5.15
T6 0.25
T7 0.60
T8 0.75
T9 R0.80
도 14b는 UFS 카드(4000)의 측면도(side view)를 예시적으로 보여주고 있다. 도 14b와 관련하여, UFS 카드(4000)는 예시적으로 아래의 표 2에 기재된 바와 같은 치수(dimension) 값을 가질 수 있다.
항목 치수 (mm)
S1 0.74±0.06
S2 0.30
S3 0.52
S4 1.20
S5 1.05
S6 1.00
도 14c는 UFS 카드(4000)의 저면도(bottom view)를 예시적으로 보여주고 있다. 도 14c를 참조하면, UFS 카드(4000)의 저면에는 UFS 슬롯과의 전기적 접촉을 위한 복수 개의 핀(pin)이 형성될 수 있으며, 각 핀의 기능에 대해서는 후술한다. UFS 카드(4000)의 상면과 저면 간의 대칭성에 의거하여, 도 14a 및 표 1을 참조하여 설명된 치수에 관한 정보 중 일부(예컨대, T1 내지 T5 및 T9)는 도 14c에 도시된 바와 같은 UFS 카드(4000)의 저면도에도 적용될 수 있다.
UFS 카드(4000)의 저면에는 UFS 호스트와의 전기적 연결을 위해 복수의 핀이형성될 수 있으며, 도 14c에 의하면 핀의 개수는 총 12개일 수 있다. 각 핀은 직사각형 형상을 가질 수 있으며, 핀에 대응되는 신호명(signal name)은 도 14c에 표시된 바와 같다. 각 핀에 대한 개략적인 정보에 대해서는 아래의 표 3을 참조할 수 있으며, 도 13와 관련하여 전술한 설명을 아울러 참조할 수 있다.
번호 신호명 설명 치수 (mm)
1 VSS 그라운드(GND) 3.00 × 0.72±0.05
2 DIN_C 호스트로부터 UFS 카드(4000)로 입력되는 차동 입력 신호 (DIN_C는 negative node, DIN_T는 positive node) 1.50 × 0.72±0.05
3 DIN_T
4 VSS 1번과 같음 3.00 × 0.72±0.05
5 DOUT_C UFS 카드(4000)로부터 호스트로 출력되는 차동 출력 신호 (DOUT_C는 negative node, DOUT_T는 positive node) 1.50 × 0.72±0.05
6 DOUT_T
7 VSS 1번과 같음 3.00 × 0.72±0.05
8 REF_CLK 호스트로부터 UFS 카드(4000)로 제공되는 기준 클락 1.50 × 0.72±0.05
9 VCCQ2 주로 PHY 인터페이스 혹은 컨트롤러를 위해 제공되는, Vcc에 비해 상대적으로 낮은 값을 갖는 전원 전압 3.00 × 0.72±0.05
10 C/D(GND) 카드 검출(Card Detection)용 신호 1.50 × 0.72±0.05
11 VSS 1번과 같음 3.00 × 0.80±0.05
12 Vcc 주 전원 전압
도 15은 본 발명의 일 실시예에 따른 비휘발성 스토리지를 나타내는 블록도이다.
도 15을 참조하면, 비휘발성 스토리지(2220a)는 메모리 장치(2224) 및 메모리 컨트롤러(2222)를 포함할 수 있다. 비휘발성 스토리지(2220a)는 복수의 채널들(CH1~CHm)을 지원할 수 있고, 메모리 장치(2224)와 메모리 컨트롤러(2222)는 복수의 채널들(CH1~CHm)을 통해 연결될 수 있다. 예를 들어, 비휘발성 스토리지(2220a)는 SSD(Solid State Drive)와 같은 스토리지 장치로 구현될 수 있다.
메모리 장치(2224)는 복수의 불휘발성 메모리 장치들(NVM11~NVMmn)을 포함할 수 있다. 불휘발성 메모리 장치들(NVM11~NVMmn) 각각은 대응하는 웨이(way)를 통해 복수의 채널들(CH1~CHm) 중 하나에 연결될 수 있다. 예를 들어, 불휘발성 메모리 장치들(NVM11~NVM1n)은 웨이들(W11~W1n)을 통해 제1 채널(CH1)에 연결되고, 불휘발성 메모리 장치들(NVM21~NVM2n)은 웨이들(W21~W2n)을 통해 제2 채널(CH2)에 연결될 수 있다. 예시적인 실시 예에서, 불휘발성 메모리 장치들(NVM11~NVMmn) 각각은 메모리 컨트롤러(2222)로부터의 개별적인 명령에 따라 동작할 수 있는 임의의 메모리 단위로 구현될 수 있다. 예를 들어, 불휘발성 메모리 장치들(NVM11~NVMmn) 각각은 칩(chip) 또는 다이(die)로 구현될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
메모리 컨트롤러(2222)는 복수의 채널들(CH1~CHm)을 통해 메모리 장치(2224)와 신호들을 송수신할 수 있다. 예를 들어, 메모리 컨트롤러(2222)는 채널들(CH1~CHm)을 통해 메모리 장치(2224)로 커맨드들(CMDa~CMDm), 어드레스들(ADDRa~ADDRm), 및 데이터(DATAa~DATAm)를 메모리 장치(2224)로 전송하거나, 메모리 장치(2224)로부터 데이터(DATAa~DATAm)를 수신할 수 있다.
메모리 컨트롤러(2222)는 각각의 채널을 통해 해당 채널에 연결된 불휘발성 메모리 장치들 중 하나를 선택하고, 선택된 불휘발성 메모리 장치와 신호들을 송수신할 수 있다. 예를 들어, 메모리 컨트롤러(2222)는 제1 채널(CH1)에 연결된 불휘발성 메모리 장치들(NVM11~NVM1n) 중 불휘발성 메모리 장치(NVM11)를 선택할 수 있다. 메모리 컨트롤러(2222)는 선택된 불휘발성 메모리 장치(NVM11)로 제1 채널(CH1)을 통해 커맨드(CMDa), 어드레스(ADDRa), 및 데이터(DATAa)를 전송하거나, 선택된 불휘발성 메모리 장치(NVM11)로부터 데이터(DATAa)를 수신할 수 있다.
메모리 컨트롤러(2222)는 서로 다른 채널들을 통해 메모리 장치(2224)와 신호들을 병렬적으로 송수신할 수 있다. 예를 들어, 메모리 컨트롤러(2222)는 제1 채널(CH1)을 통해 메모리 장치(2224)로 커맨드(CMDa)를 전송하는 동안 제2 채널(CH2)을 통해 메모리 장치(2224)로 커맨드(CMDb)를 전송할 수 있다. 예를 들어, 메모리 컨트롤러(2222)는 제1 채널(CH1)을 통해 메모리 장치(2224)로부터 데이터(DATAa)를 수신하는 동안 제2 채널(CH2)을 통해 메모리 장치(2224)로부터 데이터(DATAb)를 수신할 수 있다.
메모리 컨트롤러(2222)는 메모리 장치(2224)의 전반적인 동작을 제어할 수 있다. 메모리 컨트롤러(2222)는 채널들(CH1~CHm)로 신호를 전송하여 채널들(CH1~CHm)에 연결된 불휘발성 메모리 장치들(NVM11~NVMmn) 각각을 제어할 수 있다. 예를 들어, 메모리 컨트롤러(2222)는 제1 채널(CH1)로 커맨드(CMDa) 및 어드레스(ADDRa)를 전송하여 불휘발성 메모리 장치들(NVM11~NVM1n) 중 선택된 하나를 제어할 수 있다.
불휘발성 메모리 장치들(NVM11~NVMmn) 각각은 메모리 컨트롤러(2222)의 제어에 따라 동작할 수 있다. 예를 들어, 불휘발성 메모리 장치(NVM11)는 제1 채널(CH1)로 제공되는 커맨드(CMDa), 어드레스(ADDRa), 및 데이터(DATAa)에 따라 데이터(DATAa)를 프로그램할 수 있다. 예를 들어, 불휘발성 메모리 장치(NVM21)는 제2 채널(CH2)로 제공되는 커맨드(CMDb) 및 어드레스(ADDRb)에 따라 데이터(DATAb)를 독출하고, 독출된 데이터(DATAb)를 메모리 컨트롤러(2222)로 전송할 수 있다.
도 15에는 메모리 장치(2224)가 m개의 채널을 통해 메모리 컨트롤러(2222)와 통신하고, 메모리 장치(2224)가 각각의 채널에 대응하여 n개의 불휘발성 메모리 장치를 포함하는 것으로 도시되나, 채널들의 개수와 하나의 채널에 연결된 불휘발성 메모리 장치의 개수는 다양하게 변경될 수 있다.
도 16은 본 발명의 일 실시예에 따른 비휘발성 스토리지를 나타내는 블록도이다. 도 16을 참조하면, 비휘발성 스토리지(2220b)는 메모리 장치(2226) 및 메모리 컨트롤러(2222)를 포함할 수 있다. 메모리 장치(2226)는 도 15의 복수의 채널들(CH1~CHm) 중 하나를 기반으로 메모리 컨트롤러(2222)와 통신하는 불휘발성 메모리 장치들(NVM11~NVMmn) 중 하나에 대응할 수 있다. 메모리 컨트롤러(2222)는 도 15의 메모리 컨트롤러(2222)에 대응할 수 있다.
메모리 장치(2226)는 제1 내지 제8 핀들(P11~P18), 메모리 인터페이스 회로(2310), 제어 로직 회로(2320), 및 메모리 셀 어레이(2330)를 포함할 수 있다.
메모리 인터페이스 회로(2310)는 제1 핀(P11)을 통해 메모리 컨트롤러(2222)로부터 칩 인에이블 신호(nCE)를 수신할 수 있다. 메모리 인터페이스 회로(2310)는 칩 인에이블 신호(nCE)에 따라 제2 내지 제8 핀들(P12~P18)을 통해 메모리 컨트롤러(2222)와 신호들을 송수신할 수 있다. 예를 들어, 칩 인에이블 신호(nCE)가 인에이블 상태(예를 들어, 로우 레벨)인 경우, 메모리 인터페이스 회로(2310)는 제2 내지 제8 핀들(P12~P18)을 통해 메모리 컨트롤러(2222)와 신호들을 송수신할 수 있다.
메모리 인터페이스 회로(2310)는 제2 내지 제4 핀들(P12~P14)을 통해 메모리 컨트롤러(2222)로부터 커맨드 래치 인에이블 신호(CLE), 어드레스 래치 인에이블 신호(ALE), 및 쓰기 인에이블 신호(nWE)를 수신할 수 있다. 메모리 인터페이스 회로(2310)는 제7 핀(P17)을 통해 메모리 컨트롤러(2222)로부터 데이터 신호(DQ)를 수신하거나, 메모리 컨트롤러(2222)로 데이터 신호(DQ)를 전송할 수 있다. 데이터 신호(DQ)를 통해 커맨드(CMD), 어드레스(ADDR), 및 데이터(DATA)가 전달될 수 있다. 예를 들어, 데이터 신호(DQ)는 복수의 데이터 신호 라인들을 통해 전달될 수 있다. 이 경우, 제7 핀(P17)은 복수의 데이터 신호들에 대응하는 복수개의 핀들을 포함할 수 있다.
메모리 인터페이스 회로(2310)는 쓰기 인에이블 신호(nWE)의 토글 타이밍들에 기초하여 커맨드 래치 인에이블 신호(CLE)의 인에이블 구간(예를 들어, 하이 레벨 상태)에서 수신되는 데이터 신호(DQ)로부터 커맨드(CMD)를 획득할 수 있다. 메모리 인터페이스 회로(2310)는 쓰기 인에이블 신호(nWE)의 토글 타이밍들에 기초하여 어드레스 래치 인에이블 신호(ALE)의 인에이블 구간(예를 들어, 하이 레벨 상태)에서 수신되는 데이터 신호(DQ)로부터 어드레스(ADDR)를 획득할 수 있다.
예시적인 실시 예에서, 쓰기 인에이블 신호(nWE)는 고정된(static) 상태(예를 들어, 하이(high) 레벨 또는 로우(low) 레벨)를 유지하다가 하이 레벨과 로우 레벨 사이에서 토글할 수 있다. 예를 들어, 쓰기 인에이블 신호(nWE)는 커맨드(CMD) 또는 어드레스(ADDR)가 전송되는 구간에서 토글할 수 있다. 이에 따라, 메모리 인터페이스 회로(2310)는 쓰기 인에이블 신호(nWE)의 토글 타이밍들에 기초하여 커맨드(CMD) 또는 어드레스(ADDR)를 획득할 수 있다.
메모리 인터페이스 회로(2310)는 제5 핀(P15)을 통해 메모리 컨트롤러(2222)로부터 읽기 인에이블 신호(nRE)를 수신할 수 있다. 메모리 인터페이스 회로(2310)는 제6 핀(P16)을 통해 메모리 컨트롤러(2222)로부터 데이터 스트로브 신호(DQS)를 수신하거나, 메모리 컨트롤러(2222)로 데이터 스트로브 신호(DQS)를 전송할 수 있다.
메모리 장치(2226)의 데이터(DATA) 출력 동작에서, 메모리 인터페이스 회로(2310)는 데이터(DATA)를 출력하기 전에 제5 핀(P15)을 통해 토글하는 읽기 인에이블 신호(nRE)를 수신할 수 있다. 메모리 인터페이스 회로(2310)는 읽기 인에이블 신호(nRE)의 토글링에 기초하여 토글하는 데이터 스트로브 신호(DQS)를 생성할 수 있다. 예를 들어, 메모리 인터페이스 회로(2310)는 읽기 인에이블 신호(nRE)의 토글링 시작 시간을 기준으로 미리 정해진 딜레이(예를 들어, tDQSRE) 이후에 토글하기 시작하는 데이터 스트로브 신호(DQS)를 생성할 수 있다. 메모리 인터페이스 회로(2310)는 데이터 스트로브 신호(DQS)의 토글 타이밍에 기초하여 데이터(DATA)를 포함하는 데이터 신호(DQ)를 전송할 수 있다. 이에 따라, 데이터(DATA)는 데이터 스트로브 신호(DQS)의 토글 타이밍에 정렬되어 메모리 컨트롤러(2222)로 전송될 수 있다.
메모리 장치(2226)의 데이터(DATA) 입력 동작에서, 메모리 컨트롤러(2222)로부터 데이터(DATA)를 포함하는 데이터 신호(DQ)가 수신되는 경우, 메모리 인터페이스 회로(2310)는 메모리 컨트롤러(2222)로부터 데이터(DATA)와 함께 토글하는 데이터 스트로브 신호(DQS)를 수신할 수 있다. 메모리 인터페이스 회로(2310)는 데이터 스트로브 신호(DQS)의 토글 타이밍에 기초하여 데이터 신호(DQ)로부터 데이터(DATA)를 획득할 수 있다. 예를 들어, 메모리 인터페이스 회로(2310)는 데이터 스트로브 신호(DQS)의 상승 에지 및 하강 에지에서 데이터 신호(DQ)를 샘플링함으로써 데이터(DATA)를 획득할 수 있다.
메모리 인터페이스 회로(2310)는 제8 핀(P18)을 통해 레디/비지 출력 신호(nR/B)를 메모리 컨트롤러(2222)로 전송할 수 있다. 메모리 인터페이스 회로(2310)는 레디/비지 출력 신호(nR/B)를 통해 메모리 장치(2226)의 상태 정보를 메모리 컨트롤러(2222)로 전송할 수 있다. 메모리 장치(2226)가 비지 상태인 경우(즉, 메모리 장치(2226) 내부 동작들이 수행 중인 경우), 메모리 인터페이스 회로(2310)는 비지 상태를 나타내는 레디/비지 출력 신호(nR/B)를 메모리 컨트롤러(2222)로 전송할 수 있다. 메모리 장치(2226)가 레디 상태인 경우(즉, 메모리 장치(2226) 내부 동작들이 수행되지 않거나 완료된 경우), 메모리 인터페이스 회로(2310)는 레디 상태를 나타내는 레디/비지 출력 신호(nR/B)를 메모리 컨트롤러(2222)로 전송할 수 있다. 예를 들어, 메모리 장치(2226)가 페이지 독출 명령에 응답하여 메모리 셀 어레이(2330)로부터 데이터(DATA)를 독출하는 동안, 메모리 인터페이스 회로(2310)는 비지 상태(예를 들어, 로우 레벨)를 나타내는 레디/비지 출력 신호(nR/B)를 메모리 컨트롤러(2222)로 전송할 수 있다. 예를 들어, 메모리 장치(2226)가 프로그램 명령에 응답하여 메모리 셀 어레이(2330)로 데이터(DATA)를 프로그램하는 동안, 메모리 인터페이스 회로(2310)는 비지 상태를 나타내는 레디/비지 출력 신호(nR/B)를 메모리 컨트롤러(2222)로 전송할 수 있다.
제어 로직 회로(2320)는 메모리 장치(2226)의 각종 동작을 전반적으로 제어할 수 있다. 제어 로직 회로(2320)는 메모리 인터페이스 회로(2310)로부터 획득된 커맨드/어드레스(CMD/ADDR)를 수신할 수 있다. 제어 로직 회로(2320)는 수신된 커맨드/어드레스(CMD/ADDR)에 따라 메모리 장치(2226)의 다른 구성 요소들을 제어하기 위한 제어 신호들을 생성할 수 있다. 예를 들어, 제어 로직 회로(2320)는 메모리 셀 어레이(2330)에 데이터(DATA)를 프로그램하거나, 또는 메모리 셀 어레이(2330)로부터 데이터(DATA)를 독출하기 위한 각종 제어 신호들을 생성할 수 있다.
메모리 셀 어레이(2330)는 제어 로직 회로(2320)의 제어에 따라 메모리 인터페이스 회로(2310)로부터 획득된 데이터(DATA)를 저장할 수 있다. 메모리 셀 어레이(2330)는 제어 로직 회로(2320)의 제어에 따라 저장된 데이터(DATA)를 메모리 인터페이스 회로(2310)로 출력할 수 있다.
메모리 셀 어레이(2330)는 복수의 메모리 셀들을 포함할 수 있다. 예를 들어, 복수의 메모리 셀들은 플래시 메모리 셀들일 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 메모리 셀들은 RRAM(Resistive Random Access Memory) 셀, FRAM(Ferroelectric Random Access Memory) 셀, PRAM(Phase Change Random Access Memory) 셀, TRAM(Thyristor Random Access Memory) 셀, MRAM(Magnetic Random Access Memory) 셀들일 수 있다. 이하에서는, 메모리 셀들이 낸드(NAND) 플래시 메모리 셀들인 실시 예를 중심으로 본 발명의 실시 예들이 설명될 것이다.
메모리 컨트롤러(2222)는 제1 내지 제8 핀들(P21~P28), 및 컨트롤러 인터페이스 회로(2410)를 포함할 수 있다. 제1 내지 제8 핀들(P21~P28)은 메모리 장치(2226)의 제1 내지 제8 핀들(P11~P18)에 대응할 수 있다.
컨트롤러 인터페이스 회로(2410)는 제1 핀(P21)을 통해 메모리 장치(2226)로 칩 인에이블 신호(nCE)를 전송할 수 있다. 컨트롤러 인터페이스 회로(2410)는 칩 인에이블 신호(nCE)를 통해 선택한 메모리 장치(2226)와 제2 내지 제8 핀들(P22~P28)을 통해 신호들을 송수신할 수 있다.
컨트롤러 인터페이스 회로(2410)는 제2 내지 제4 핀들(P22~P24)을 통해 커맨드 래치 인에이블 신호(CLE), 어드레스 래치 인에이블 신호(ALE), 및 쓰기 인에이블 신호(nWE)를 메모리 장치(2226)로 전송할 수 있다. 컨트롤러 인터페이스 회로(2410)는 제7 핀(P27)을 통해 메모리 장치(2226)로 데이터 신호(DQ)를 전송하거나, 메모리 장치(2226)로부터 데이터 신호(DQ)를 수신할 수 있다.
컨트롤러 인터페이스 회로(2410)는 토글하는 쓰기 인에이블 신호(nWE)와 함께 커맨드(CMD) 또는 어드레스(ADDR)를 포함하는 데이터 신호(DQ)를 메모리 장치(2226)로 전송할 수 있다. 컨트롤러 인터페이스 회로(2410)는 인에이블 상태를 가지는 커맨드 래치 인에이블 신호(CLE)를 전송함에 따라 커맨드(CMD)를 포함하는 데이터 신호(DQ)를 메모리 장치(2226)로 전송하고, 인에이블 상태를 가지는 어드레스 래치 인에이블 신호(ALE)를 전송함에 따라 어드레스(ADDR)를 포함하는 데이터 신호(DQ)를 메모리 장치(2226)로 전송할 수 있다.
컨트롤러 인터페이스 회로(2410)는 제5 핀(P25)을 통해 메모리 장치(2226)로 읽기 인에이블 신호(nRE)를 전송할 수 있다. 컨트롤러 인터페이스 회로(2410)는 제6 핀(P26)을 통해 메모리 장치(2226)로부터 데이터 스트로브 신호(DQS)를 수신하거나, 메모리 장치(2226)로 데이터 스트로브 신호(DQS)를 전송할 수 있다.
메모리 장치(2226)의 데이터(DATA) 출력 동작에서, 컨트롤러 인터페이스 회로(2410)는 토글하는 읽기 인에이블 신호(nRE)를 생성하고, 읽기 인에이블 신호(nRE)를 메모리 장치(2226)로 전송할 수 있다. 예를 들어, 컨트롤러 인터페이스 회로(2410)는 데이터(DATA)가 출력되기 전에 고정된 상태(예를 들어, 하이 레벨 또는 로우 레벨)에서 토글 상태로 변경되는 읽기 인에이블 신호(nRE)를 생성할 수 있다. 이에 따라, 메모리 장치(2226)에서 읽기 인에이블 신호(nRE)에 기초하여 토글하는 데이터 스트로브 신호(DQS)가 생성될 수 있다. 컨트롤러 인터페이스 회로(2410)는 메모리 장치(2226)로부터 토글하는 데이터 스트로브 신호(DQS)와 함께 데이터(DATA)를 포함하는 데이터 신호(DQ)를 수신할 수 있다. 컨트롤러 인터페이스 회로(2410)는 데이터 스트로브 신호(DQS)의 토글 타이밍에 기초하여 데이터 신호(DQ)로부터 데이터(DATA)를 획득할 수 있다.
메모리 장치(2226)의 데이터(DATA) 입력 동작에서, 컨트롤러 인터페이스 회로(2410)는 토글하는 데이터 스트로브 신호(DQS)를 생성할 수 있다. 예를 들어, 컨트롤러 인터페이스 회로(2410)는 데이터(DATA)를 전송하기 전에 고정된 상태(예를 들어, 하이 레벨 또는 로우 레벨)에서 토글 상태로 변경되는 데이터 스트로브 신호(DQS)를 생성할 수 있다. 컨트롤러 인터페이스 회로(2410)는 데이터 스트로브 신호(DQS)의 토글 타이밍들에 기초하여 데이터(DATA)를 포함하는 데이터 신호(DQ)를 메모리 장치(2226)로 전송할 수 있다.
컨트롤러 인터페이스 회로(2410)는 제8 핀(P28)을 통해 메모리 장치(2226)로부터 레디/비지 출력 신호(nR/B)를 수신할 수 있다. 컨트롤러 인터페이스 회로(2410)는 레디/비지 출력 신호(nR/B)에 기초하여 메모리 장치(2226)의 상태 정보를 판별할 수 있다.
도 17은 도 16의 메모리 장치를 나타내는 예시적인 블록도이다. 도 17을 참조하면, 메모리 장치(2226)는 제어 로직 회로(2320), 메모리 셀 어레이(2330), 페이지 버퍼부(2340), 전압 생성기(2350), 및 로우 디코더(3394)를 포함할 수 있다. 도 17에는 도시되지 않았으나, 메모리 장치(2226)는 도 17에 도시된 메모리 인터페이스 회로(2310)를 더 포함할 수 있고, 또한 컬럼 로직, 프리-디코더, 온도 센서, 커맨드 디코더, 어드레스 디코더 등을 더 포함할 수 있다.
제어 로직 회로(2320)는 메모리 장치(2226) 내의 각종 동작을 전반적으로 제어할 수 있다. 제어 로직 회로(2320)는 메모리 인터페이스 회로(2310)로부터의 커맨드(CMD) 및/또는 어드레스(ADDR)에 응답하여 각종 제어 신호들을 출력할 수 있다. 예를 들어, 제어 로직 회로(2320)는 전압 제어 신호(CTRL_vol), 로우 어드레스(X-ADDR), 및 컬럼 어드레스(Y-ADDR)를 출력할 수 있다.
메모리 셀 어레이(2330)는 복수의 메모리 블록들(BLK1 내지 BLKz)을 포함할 수 있고(z는 양의 정수), 복수의 메모리 블록들(BLK1 내지 BLKz) 각각은 복수의 메모리 셀들을 포함할 수 있다. 메모리 셀 어레이(2330)는 비트 라인들(BL)을 통해 페이지 버퍼부(2340)에 연결될 수 있고, 워드 라인들(WL), 스트링 선택 라인들(SSL), 및 그라운드 선택 라인들(GSL)을 통해 로우 디코더(3394)에 연결될 수 있다.
예시적인 실시 예에서, 메모리 셀 어레이(2330)는 3차원 메모리 셀 어레이를 포함할 수 있고, 3차원 메모리 셀 어레이는 복수의 낸드 스트링들을 포함할 수 있다. 각 낸드 스트링은 기판 위에 수직으로 적층된 워드 라인들에 각각 연결된 메모리 셀들을 포함할 수 있다. 미국 특허공개공보 제7,679,133호, 미국 특허공개공보 제8,553,466호, 미국 특허공개공보 제8,654,587호, 미국 특허공개공보 제8,559,235호, 및 미국 특허출원공개공보 제2011/0233648호는 본 명세서에 인용 형식으로 결합된다. 예시적인 실시 예에서, 메모리 셀 어레이(2330)는 2차원 메모리 셀 어레이를 포함할 수 있고, 2차원 메모리 셀 어레이는 행 및 열 방향을 따라 배치된 복수의 낸드 스트링들을 포함할 수 있다.
페이지 버퍼부(2340)는 복수의 페이지 버퍼들(PB1 내지 PBn)을 포함할 수 있고(n은 3 이상의 정수), 복수의 페이지 버퍼들(PB1 내지 PBn)은 복수의 비트 라인들(BL)을 통해 메모리 셀들과 각각 연결될 수 있다. 페이지 버퍼부(2340)는 컬럼 어드레스(Y-ADDR)에 응답하여 비트 라인들(BL) 중 적어도 하나의 비트 라인을 선택할 수 있다. 페이지 버퍼부(2340)는 동작 모드에 따라 기입 드라이버 또는 감지 증폭기로서 동작할 수 있다. 예를 들어, 프로그램 동작 시, 페이지 버퍼부(2340)는 선택된 비트 라인으로 프로그램될 데이터에 대응하는 비트 라인 전압을 인가할 수 있다. 독출 동작 시, 페이지 버퍼부(2340)는 선택된 비트 라인의 전류 또는 전압을 감지하여 메모리 셀에 저장된 데이터를 감지할 수 있다.
전압 생성기(2350)는 전압 제어 신호(CTRL_vol)를 기반으로 프로그램, 독출, 및 소거 동작들을 수행하기 위한 다양한 종류의 전압들을 생성할 수 있다. 예를 들어, 전압 생성기(2350)는 워드 라인 전압(VWL)으로서 프로그램 전압, 독출 전압, 프로그램 검증 전압, 소거 전압 등을 생성할 수 있다.
로우 디코더(3394)는 로우 어드레스(X-ADDR)에 응답하여 복수의 워드 라인들(WL) 중 하나를 선택할 수 있고, 복수의 스트링 선택 라인들(SSL) 중 하나를 선택할 수 있다. 예를 들어, 프로그램 동작 시, 로우 디코더(3394)는 선택된 워드 라인으로 프로그램 전압 및 프로그램 검증 전압을 인가하고, 독출 동작 시, 선택된 워드 라인으로 독출 전압을 인가할 수 있다.
도 18는 본 발명의 일 실시예에 따른 UFS 장치에 적용될 수 있는 3D V-NAND 구조에 대해 설명하기 위한 도면이다. UFS 장치의 스토리지 모듈이 3D V-NAND 타입의 플래시 메모리로 구현될 경우, 스토리지 모듈을 구성하는 복수의 메모리 블록 각각은 도 18에 도시된 바와 같은 등가 회로로 표현될 수 있다.
도 18에 도시된 메모리 블록(BLKi)은 기판 상에 삼차원 구조로 형성되는 삼차원 메모리 블록을 나타낸다. 예를 들어, 메모리 블록(BLKi)에 포함되는 복수의 메모리 낸드 스트링들은 상기 기판과 수직한 방향으로 형성될 수 있다.
도 18를 참조하면, 메모리 블록(BLKi)은 비트 라인들(BL1, BL2, BL3)과 공통 소스 라인(CSL) 사이에 연결되는 복수의 메모리 낸드 스트링들(NS11~NS33)을 포함할 수 있다. 복수의 메모리 낸드 스트링들(NS11~NS33) 각각은 스트링 선택 트랜지스터(SST), 복수의 메모리 셀들(MC1, MC2, ..., MC8) 및 접지 선택 트랜지스터(GST)를 포함할 수 있다. 도 18에는 복수의 메모리 낸드 스트링들(NS11~NS33) 각각이 8개의 메모리 셀들(MC1, MC2, ..., MC8)을 포함하는 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니다.
스트링 선택 트랜지스터(SST)는 상응하는 스트링 선택 라인(SSL1, SSL2, SSL3)에 연결될 수 있다. 복수의 메모리 셀들(MC1, MC2, ..., MC8)은 각각 상응하는 게이트 라인(GTL1, GTL2, ..., GTL8)에 연결될 수 있다. 게이트 라인(GTL1, GTL2, ..., GTL8)은 워드 라인들에 해당할 수 있으며, 게이트 라인(GTL1, GTL2, ..., GTL8)의 일부는 더미 워드 라인에 해당할 수 있다. 접지 선택 트랜지스터(GST)는 상응하는 접지 선택 라인(GSL1, GSL2, GSL3)에 연결될 수 있다. 스트링 선택 트랜지스터(SST)는 상응하는 비트 라인(BL1, BL2, BL3)에 연결되고, 접지 선택 트랜지스터(GST)는 공통 소스 라인(CSL)에 연결될 수 있다.
동일 높이의 워드 라인(예를 들면, WL1)은 공통으로 연결되고, 접지 선택 라인(GSL1, GSL2, GSL3) 및 스트링 선택 라인(SSL1, SSL2, SSL3)은 각각 분리될 수 있다. 도 18에는 메모리 블록(BLK)이 여덟 개의 게이트 라인(GTL1, GTL2, ..., GTL8) 및 세 개의 비트 라인들(BL1, BL2, BL3)에 연결되는 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니다.
도 19은 본 발명의 일 실시예에 따른 UFS 장치에 적용될 수 있는 BVNAND 구조에 대해 설명하기 위한 도면이다. 도 19을 참조하면, 메모리 장치(2226)는 C2C(chip to chip) 구조일 수 있다. C2C 구조는 제1 웨이퍼 상에 셀 영역(CELL)을 포함하는 상부 칩을 제작하고, 제1 웨이퍼와 다른 제2 웨이퍼 상에 주변 회로 영역(PERI)을 포함하는 하부 칩을 제작한 후, 상기 상부 칩과 상기 하부 칩을 본딩(bonidng) 방식에 의해 서로 연결하는 것을 의미할 수 있다. 일례로, 상기 본딩 방식은 상부 칩의 최상부 메탈층에 형성된 본딩 메탈과 하부 칩의 최상부 메탈층에 형성된 본딩 메탈을 서로 전기적으로 연결하는 방식을 의미할 수 있다. 예컨대, 상기 본딩 메탈이 구리(Cu)로 형성된 경우, 상기 본딩 방식은 Cu-Cu 본딩 방식일 수 있으며, 상기 본딩 메탈은 알루미늄 혹은 텅스텐으로도 형성될 수 있다.
메모리 장치(2226)의 주변 회로 영역(PERI)과 셀 영역(CELL) 각각은 외부 패드 본딩 영역(PA), 워드라인 본딩 영역(WLBA), 및 비트라인 본딩 영역(BLBA)을 포함할 수 있다.
주변 회로 영역(PERI)은 제1 기판(3210), 층간 절연층(3215), 제1 기판(3210)에 형성되는 복수의 회로 소자들(3220a, 3220b, 3220c), 복수의 회로 소자들(3220a, 3220b, 3220c) 각각과 연결되는 제1 메탈층(3230a, 3230b, 3230c), 제1 메탈층(3230a, 3230b, 3230c) 상에 형성되는 제2 메탈층(3240a, 3240b, 3240c)을 포함할 수 있다. 일 실시예에서, 제1 메탈층(3230a, 3230b, 3230c)은 상대적으로 저항이 높은 텅스텐으로 형성될 수 있고, 제2 메탈층(3240a, 3240b, 3240c)은 상대적으로 저항이 낮은 구리로 형성될 수 있다.
본 명세서에서는 제1 메탈층(3230a, 3230b, 3230c)과 제2 메탈층(3240a, 3240b, 3240c)만 도시 되고 설명되나, 이에 한정되는 것은 아니고, 제2 메탈층(3240a, 3240b, 3240c) 상에 적어도 하나 이상의 메탈층이 더 형성될 수도 있다. 제2 메탈층(3240a, 3240b, 3240c)의 상부에 형성되는 하나 이상의 메탈층 중 적어도 일부는, 제2 메탈층(3240a, 3240b, 3240c)을 형성하는 구리보다 더 낮은 저항을 갖는 알루미늄 등으로 형성될 수 있다.
층간 절연층(3215)은 복수의 회로 소자들(3220a, 3220b, 3220c), 제1 메탈층(3230a, 3230b, 3230c), 및 제2 메탈층(3240a, 3240b, 3240c)을 커버하도록 제1 기판(3210) 상에 배치되며, 실리콘 산화물, 실리콘 질화물 등과 같은 절연 물질을 포함할 수 있다.
워드라인 본딩 영역(WLBA)의 제2 메탈층(3240b) 상에 하부 본딩 메탈(3271b, 3272b)이 형성될 수 있다. 워드라인 본딩 영역(WLBA)에서, 주변 회로 영역(PERI)의 하부 본딩 메탈(3271b, 3272b)은 셀 영역(CELL)의 상부 본딩 메탈(3371b, 3372b)과 본딩 방식에 의해 서로 전기적으로 연결될 수 있으며, 하부 본딩 메탈(3271b, 3272b)과 상부 본딩 메탈(3371b, 3372b)은 알루미늄, 구리, 혹은 텅스텐 등으로 형성될 수 있다.
셀 영역(CELL)은 적어도 하나의 메모리 블록을 제공할 수 있다. 셀 영역(CELL)은 제2 기판(3310)과 공통 소스 라인(3320)을 포함할 수 있다. 제2 기판(3310) 상에는, 제2 기판(3310)의 상면에 수직하는 방향(Z축 방향)을 따라 복수의 워드라인들(3331-338; 330)이 적층될 수 있다. 워드라인들(3330)의 상부 및 하부 각각에는 스트링 선택 라인들과 접지 선택 라인이 배치될 수 있으며, 스트링 선택 라인들과 접지 선택 라인 사이에 복수의 워드라인들(3330)이 배치될 수 있다.
비트라인 본딩 영역(BLBA)에서, 채널 구조체(CH)는 제2 기판(3310)의 상면에 수직하는 방향으로 연장되어 워드라인들(3330), 스트링 선택 라인들, 및 접지 선택 라인을 관통할 수 있다. 채널 구조체(CH)는 데이터 저장층, 채널층, 및 매립 절연층 등을 포함할 수 있으며, 채널층은 제1 메탈층(3350c) 및 제2 메탈층(3360c)과 전기적으로 연결될 수 있다. 예컨대, 제1 메탈층(3350c)은 비트라인 컨택일 수 있고, 제2 메탈층(3360c)은 비트라인일 수 있다. 일 실시예에서, 비트라인(3360c)은 제2 기판(3310)의 상면에 평행한 제1 방향(Y축 방향)을 따라 연장될 수 있다.
도 19에 도시한 일 실시예에서, 채널 구조체(CH)와 비트라인(3360c) 등이 배치되는 영역이 비트라인 본딩 영역(BLBA)으로 정의될 수 있다. 비트라인(3360c)은 비트라인 본딩 영역(BLBA)에서 주변 회로 영역(PERI)에서 페이지 버퍼(3393)를 제공하는 회로 소자들(3220c)과 전기적으로 연결될 수 있다. 일례로, 비트라인(3360c)은 주변 회로 영역(PERI)에서 상부 본딩 메탈(3371c, 3372c)과 연결되며, 상부 본딩 메탈(3371c, 3372c)은 페이지 버퍼(3393)의 회로 소자들(3220c)에 연결되는 하부 본딩 메탈(3271c, 3272c)과 연결될 수 있다.
워드라인 본딩 영역(WLBA)에서, 워드라인들(3330)은 제2 기판(3310)의 상면에 평행한 제2 방향(X축 방향)을 따라 연장될 수 있으며, 복수의 셀 컨택 플러그들(3341-347; 340)와 연결될 수 있다. 워드라인들(3330)과 셀 컨택 플러그들(3340)은, 제2 방향을 따라 워드라인들(3330) 중 적어도 일부가 서로 다른 길이로 연장되어 제공하는 패드들에서 서로 연결될 수 있다. 워드라인들(3330)에 연결되는 셀 컨택 플러그들(3340)의 상부에는 제1 메탈층(3350b)과 제2 메탈층(3360b)이 차례로 연결될 수 있다. 셀 컨택 플러그들(3340)은 워드라인 본딩 영역(WLBA)에서 셀 영역(CELL)의 상부 본딩 메탈(3371b, 3372b)과 주변 회로 영역(PERI)의 하부 본딩 메탈(3271b, 3272b)을 통해 주변 회로 영역(PERI)과 연결될 수 있다.
셀 컨택 플러그들(3340)은 주변 회로 영역(PERI)에서 로우 디코더(3394)를 제공하는 회로 소자들(3220b)과 전기적으로 연결될 수 있다. 일 실시예에서, 로우 디코더(3394)를 제공하는 회로 소자들(3220b)의 동작 전압은, 페이지 버퍼(3393)를 제공하는 회로 소자들(3220c)의 동작 전압과 다를 수 있다. 일례로, 페이지 버퍼(3393)를 제공하는 회로 소자들(3220c)의 동작 전압이 로우 디코더(3394)를 제공하는 회로 소자들(3220b)의 동작 전압보다 클 수 있다.
외부 패드 본딩 영역(PA)에는 공통 소스 라인 컨택 플러그(3380)가 배치될 수 있다. 공통 소스 라인 컨택 플러그(3380)는 금속, 금속 화합물, 또는 폴리실리콘 등의 도전성 물질로 형성되며, 공통 소스 라인(3320)과 전기적으로 연결될 수 있다. 공통 소스 라인 컨택 플러그(3380) 상부에는 제1 메탈층(3350a)과 제2 메탈층(3360a)이 차례로 적층될 수 있다. 일례로, 공통 소스 라인 컨택 플러그(3380), 제1 메탈층(3350a), 및 제2 메탈층(3360a)이 배치되는 영역은 외부 패드 본딩 영역(PA)으로 정의될 수 있다.
한편 외부 패드 본딩 영역(PA)에는 입출력 패드들(3205, 3305)이 배치될 수 있다. 도 19을 참조하면, 제1 기판(3210)의 하부에는 제1 기판(3210)의 하면을 덮는 하부 절연막(3201) 이 형성될 수 있으며, 하부 절연막(3201) 상에 제1 입출력 패드(3205)가 형성될 수 있다. 제1 입출력 패드(3205)는 제1 입출력 컨택 플러그(3203)를 통해 주변 회로 영역(PERI)에 배치되는 복수의 회로 소자들(3220a, 3220b, 3220c) 중 적어도 하나와 연결되며, 하부 절연막(3201)에 의해 제1 기판(3210)과 분리될 수 있다. 또한, 제1 입출력 컨택 플러그(3203)와 제1 기판(3210) 사이에는 측면 절연막이 배치되어 제1 입출력 컨택 플러그(3203)와 제1 기판(3210)을 전기적으로 분리할 수 있다.
도 19을 참조하면, 제2 기판(3310)의 상부에는 제2 기판(3310)의 상면을 덮는 상부 절연막(3301)이 형성될 수 있으며, 상부 절연막(3301) 상에 제2 입출력 패드(3305)가 배치될 수 있다. 제2 입출력 패드(3305)는 제2 입출력 컨택 플러그(3303)를 통해 주변 회로 영역(PERI)에 배치되는 복수의 회로 소자들(3220a, 3220b, 3220c) 중 적어도 하나와 연결될 수 있다.
실시예들에 따라, 제2 입출력 컨택 플러그(3303)가 배치되는 영역에는 제2 기판(3310) 및 공통 소스 라인(3320) 등이 배치되지 않을 수 있다. 또한, 제2 입출력 패드(3305)는 제3 방향(Z축 방향)에서 워드라인들(3330)과 오버랩되지 않을 수 있다. 도 19을 참조하면, 제2 입출력 컨택 플러그(3303)는 제2 기판(3310)의 상면에 평행한 방향에서 제2 기판(3310)과 분리되며, 셀 영역(CELL)의 층간 절연층(3315)을 관통하여 제2 입출력 패드(3305)에 연결될 수 있다.
실시예들에 따라, 제1 입출력 패드(3205)와 제2 입출력 패드(3305)는 선택적으로 형성될 수 있다. 일례로, 메모리 장치(2226)는 제1 기판(3210)의 상부에 배치되는 제1 입출력 패드(3205)만을 포함하거나, 또는 제2 기판(3310)의 상부에 배치되는 제2 입출력 패드(3305)만을 포함할 수 있다. 또는, 메모리 장치(2226)가 제1 입출력 패드(3205)와 제2 입출력 패드(3305)를 모두 포함할 수도 있다.
셀 영역(CELL)과 주변 회로 영역(PERI) 각각에 포함되는 외부 패드 본딩 영역(PA)과 비트라인 본딩 영역(BLBA) 각각에는 최상부 메탈층의 메탈 패턴이 더미 패턴(dummy pattern)으로 존재하거나, 최상부 메탈층이 비어있을 수 있다.
메모리 장치(2226)는 외부 패드 본딩 영역(PA)에서, 셀 영역(CELL)의 최상부 메탈층에 형성된 상부 메탈 패턴(3372a)에 대응하여 주변 회로 영역(PERI)의 최상부 메탈층에 셀 영역(CELL)의 상부 메탈 패턴(3372a)과 동일한 형태의 하부 메탈 패턴(3273a)을 형성할 수 있다. 주변 회로 영역(PERI)의 최상부 메탈층에 형성된 하부 메탈 패턴(3273a)은 주변 회로 영역(PERI)에서 별도의 콘택과 연결되지 않을 수 있다. 이와 유사하게, 외부 패드 본딩 영역(PA)에서 주변 회로 영역(PERI)의 최상부 메탈층에 형성된 하부 메탈 패턴에 대응하여 셀 영역(CELL)의 상부 메탈층에 주변 회로 영역(PERI)의 하부 메탈 패턴과 동일한 형태의 상부 메탈 패턴을 형성할 수도 있다.
워드라인 본딩 영역(WLBA)의 제2 메탈층(3240b) 상에는 하부 본딩 메탈(3271b, 3272b)이 형성될 수 있다. 워드라인 본딩 영역(WLBA)에서, 주변 회로 영역(PERI)의 하부 본딩 메탈(3271b, 3272b)은 셀 영역(CELL)의 상부 본딩 메탈(3371b, 3372b)과 본딩 방식에 의해 서로 전기적으로 연결될 수 있다.
또한, 비트라인 본딩 영역(BLBA)에서, 주변 회로 영역(PERI)의 최상부 메탈층에 형성된 하부 메탈 패턴(3252)에 대응하여 셀 영역(CELL)의 최상부 메탈층에 주변 회로 영역(PERI)의 하부 메탈 패턴(3252)과 동일한 형태의 상부 메탈 패턴(3392)을 형성할 수 있다. 셀 영역(CELL)의 최상부 메탈층에 형성된 상부 메탈 패턴(3392) 상에는 콘택을 형성하지 않을 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들이 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (20)

  1. 호스트의 기입 요청에 응답하여 보호 영역에 데이터를 기입하기 위한 방법으로서,
    제1 장치 메시지 인증 코드 및 제1 장치 메시지를 포함하는 제1 응답을 상기 호스트에 송신하는 단계;
    제1 호스트 메시지 인증 코드 및 제1 호스트 메시지를 포함하는 제1 요청을 상기 호스트로부터 수신하는 단계;
    상기 제1 장치 메시지 인증 코드 및 상기 제1 호스트 메시지에 기초하여 제1 메시지 검증 코드를 생성하는 단계;
    상기 제1 호스트 메시지 인증 코드 및 상기 제1 메시지 검증 코드에 기초하여 상기 제1 요청을 검증하는 단계;
    상기 제1 요청의 검증 결과를 포함하는 제2 장치 메시지 및 상기 제1 메시지 검증 코드에 기초하여 제2 장치 메시지 인증 코드를 생성하는 단계; 및
    상기 제2 장치 메시지 인증 코드 및 상기 제2 장치 메시지를 포함하는 제2 응답을 상기 호스트에 송신하는 단계를 포함하는 방법.
  2. 청구항 1에 있어서,
    상기 제1 호스트 메시지로부터 상기 제1 응답의 검증 결과를 추출하는 단계를 더 포함하고,
    상기 제2 장치 메시지 인증 코드를 생성하는 단계는, 상기 제1 응답의 검증이 실패한 경우, 상기 제1 메시지 검증 코드에 독립적으로 상기 제2 장치 메시지에 기초하여 상기 제2 장치 메시지 인증 코드를 생성하는 단계를 포함하는 것을 특징으로 하는 방법.
  3. 청구항 1에 있어서,
    상기 제1 메시지 검증 코드를 생성하는 단계는,
    상기 제1 호스트 메시지로부터 제1 난수를 추출하는 단계; 및
    상기 제1 난수, 상기 제1 장치 메시지 인증 코드 및 상기 제1 호스트 메시지에 기초하여 상기 제1 메시지 검증 코드를 생성하는 단계를 포함하는 것을 특징으로 하는 방법.
  4. 청구항 3에 있어서,
    상기 제2 장치 메시지 인증 코드를 생성하는 단계는, 상기 제1 난수 및 상기 제1 메시지 검증 코드에 기초하여 상기 제2 장치 메시지 인증 코드를 생성하는 단계를 포함하는 것을 특징으로 하는 방법.
  5. 청구항 1에 있어서,
    상기 제1 요청을 검증하는 단계는,
    상기 제1 호스트 메시지 인증 코드 및 상기 제1 메시지 검증 코드를 비교하는 단계; 및
    상기 제1 호스트 메시지 인증 코드 및 상기 제1 메시지 검증 코드가 일치하는 경우, 상기 제1 요청의 검증 성공을 판정하는 단계를 포함하는 것을 특징으로 하는 방법.
  6. 청구항 1에 있어서,
    상기 제1 장치 메시지는, 제1 기입 카운터를 포함하고,
    상기 제1 호스트 메시지는, 데이터의 기입 요청 및 상기 제1 기입 카운터를 포함하고,
    상기 제2 장치 메시지는, 기입 결과 및 제2 기입 카운터를 포함하는 것을 특징으로 하는 방법.
  7. 청구항 1에 있어서,
    상기 제1 메시지 검증 코드를 생성하는 단계 및 상기 제2 장치 메시지 인증 코드를 생성하는 단계는, 상기 호스트와 미리 공유된 키(key)에 기초하여 수행되는 것을 특징으로 하는 방법.
  8. 호스트와 통신하도록 구성된 저장 장치로서,
    보호 영역을 포함하는 메모리; 및
    제1 장치 메시지 인증 코드 및 제1 장치 메시지를 포함하는 제1 응답을 상기 호스트에 제공하고, 제1 호스트 메시지 인증 코드 및 제1 호스트 메시지를 포함하는 제1 기입 요청을 상기 호스트로부터 수신하고, 상기 제1 장치 메시지 인증 코드 및 상기 제1 호스트 메시지에 기초하여 제1 메시지 검증 코드를 생성하고, 상기 제1 호스트 메시지 인증 코드 및 상기 제1 메시지 검증 코드에 기초하여 상기 제1 기입 요청을 검증하고, 상기 제1 기입 요청의 검증이 성공하는 경우 상기 제1 기입 요청에 포함된 데이터를 상기 보호 영역에 기입하도록 구성된 컨트롤러를 포함하는 저장 장치.
  9. 청구항 8에 있어서,
    상기 컨트롤러는, 상기 제1 기입 요청의 검증 결과를 포함하는 제2 장치 메시지 및 상기 제1 메시지 검증 코드에 기초하여 제2 장치 메시지 인증 코드를 생성하고, 상기 제2 장치 메시지 인증 코드 및 상기 제2 장치 메시지를 포함하는 제2 응답을 상기 호스트에 제공하도록 구성된 것을 특징으로 하는 저장 장치.
  10. 청구항 8에 있어서,
    상기 컨트롤러는, 상기 제1 호스트 메시지로부터 상기 제1 응답의 검증 결과를 추출하고, 상기 제1 응답의 검증이 실패한 경우, 상기 제1 메시지 검증 코드에 독립적으로 상기 제1 기입 요청의 검증 결과를 포함하는 제2 장치 메시지에 기초하여 제2 장치 메시지 인증 코드를 생성하고, 상기 제2 장치 메시지 인증 코드 및 상기 제2 장치 메시지를 포함하는 제2 응답을 상기 호스트에 제공하도록 구성된 것을 특징으로 하는 저장 장치.
  11. 청구항 8에 있어서,
    상기 컨트롤러는, 상기 제1 기입 요청으로부터 제1 난수를 추출하고, 상기 제1 난수, 상기 제1 장치 메시지 인증 코드 및 상기 제1 호스트 메시지에 기초하여 상기 제1 메시지 검증 코드를 생성하도록 구성된 것을 특징으로 하는 저장 장치.
  12. 청구항 8에 있어서,
    상기 컨트롤러는, 상기 제1 호스트 메시지 인증 코드 및 상기 제1 메시지 검증 코드가 일치하는 경우, 상기 제1 기입 요청의 검증 성공을 판정하도록 구성된 것을 특징으로 하는 저장 장치.
  13. 보호 영역을 포함하는 저장 장치에 데이터를 기입하기 위한 방법으로서,
    제1 호스트 메시지 인증 코드 및 제1 호스트 메시지를 포함하는 제1 요청을 상기 저장 장치에 송신하는 단계;
    제1 장치 메시지 인증 코드 및 제1 장치 메시지를 포함하는 제1 응답을 상기 저장 장치로부터 수신하는 단계;
    상기 제1 호스트 메시지 인증 코드 및 상기 제1 장치 메시지에 기초하여 제1 메시지 검증 코드를 생성하는 단계;
    상기 제1 장치 메시지 인증 코드 및 상기 제1 메시지 검증 코드에 기초하여 상기 제1 응답을 검증하는 단계;
    상기 제1 응답의 검증이 성공하는 경우, 상기 제1 메시지 검증 코드 및 제2 호스트 메시지에 기초하여 제2 호스트 메시지 인증 코드를 생성하는 단계; 및
    상기 제2 호스트 메시지 인증 코드 및 상기 제2 호스트 메시지를 포함하는 제2 요청을 상기 저장 장치에 송신하는 단계를 포함하는 방법.
  14. 청구항 13에 있어서,
    상기 제1 응답의 검증이 실패하는 경우, 상기 제1 장치 메시지 인증 코드에 독립적으로 제3 호스트 메시지 인증 코드를 제3 호스트 메시지에 기초하여 생성하는 단계; 및
    상기 제3 호스트 메시지 인증 코드 및 상기 제3 호스트 메시지를 포함하는 제3 요청을 상기 저장 장치에 송신하는 단계를 더 포함하는 방법.
  15. 청구항 14에 있어서,
    상기 제1 응답의 검증이 실패하는 경우, 상기 제1 응답의 검증 실패를 나타내는 정보를 포함하는 상기 제3 호스트 메시지를 생성하는 단계를 더 포함하는 방법.
  16. 청구항 13에 있어서,
    상기 제1 메시지 검증 코드를 생성하는 단계는,
    상기 제1 호스트 메시지 인증 코드 생성시 사용된 제1 난수를 획득하는 단계; 및
    상기 제1 난수, 상기 제1 호스트 메시지 인증 코드 및 상기 제1 장치 메시지에 기초하여 상기 제1 메시지 검증 코드를 생성하는 단계를 포함하는 것을 특징으로 하는 방법.
  17. 청구항 16에 있어서,
    상기 제2 호스트 메시지 인증 코드를 생성하는 단계는,
    제2 난수를 생성하는 단계; 및
    상기 제2 난수, 상기 제1 메시지 검증 코드 및 상기 제2 호스트 메시지에 기초하여 상기 제2 호스트 메시지 인증 코드를 생성하는 단계를 포함하는 것을 특징으로 하는 방법.
  18. 청구항 13에 있어서,
    상기 제1 응답을 검증하는 단계는,
    상기 제1 장치 메시지 인증 코드 및 상기 제1 메시지 검증 코드를 비교하는 단계; 및
    상기 제1 장치 메시지 인증 코드 및 상기 제1 메시지 검증 코드가 일치하는 경우, 상기 제1 응답의 검증 성공을 판정하는 단계를 포함하는 것을 특징으로 하는 방법.
  19. 청구항 13에 있어서,
    상기 제1 호스트 메시지는, 기입 카운터의 독출 요청을 포함하고,
    상기 제1 장치 메시지는, 기입 카운터를 포함하고,
    상기 제2 호스트 메시지는, 데이터의 기입 요청 및 상기 기입 카운터를 포함하는 것을 특징으로 하는 방법.
  20. 청구항 13에 있어서,
    상기 제1 메시지 검증 코드를 생성하는 단계 및 상기 제2 호스트 메시지 인증 코드를 생성하는 단계는, 상기 저장 장치와 미리 공유된 키(key)에 기초하여 수행되는 것을 특징으로 하는 방법.
KR1020200176600A 2020-12-16 2020-12-16 보호 영역에 데이터를 기입하기 위한 시스템, 장치 및 방법 KR20220086286A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200176600A KR20220086286A (ko) 2020-12-16 2020-12-16 보호 영역에 데이터를 기입하기 위한 시스템, 장치 및 방법
US17/374,098 US20220187997A1 (en) 2020-12-16 2021-07-13 System, device, and method for writing data to protected region
DE102021122982.0A DE102021122982A1 (de) 2020-12-16 2021-09-06 System, Vorrichtung und Verfahren zum Schreiben von Daten in einen geschützten Bereich
CN202111069031.9A CN114637701A (zh) 2020-12-16 2021-09-13 用于将数据写入保护区域的系统、设备和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200176600A KR20220086286A (ko) 2020-12-16 2020-12-16 보호 영역에 데이터를 기입하기 위한 시스템, 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20220086286A true KR20220086286A (ko) 2022-06-23

Family

ID=81846978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200176600A KR20220086286A (ko) 2020-12-16 2020-12-16 보호 영역에 데이터를 기입하기 위한 시스템, 장치 및 방법

Country Status (4)

Country Link
US (1) US20220187997A1 (ko)
KR (1) KR20220086286A (ko)
CN (1) CN114637701A (ko)
DE (1) DE102021122982A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템

Also Published As

Publication number Publication date
CN114637701A (zh) 2022-06-17
DE102021122982A1 (de) 2022-06-23
US20220187997A1 (en) 2022-06-16

Similar Documents

Publication Publication Date Title
KR102453780B1 (ko) 액세스 보호 기법을 안전화하기 위한 장치 및 방법
US11714561B2 (en) System, device and method for writing data to protected region
TW201602900A (zh) 記憶體模組
CN109256167B (zh) 半导体存储器装置及其操作方法
TWI754050B (zh) 微控制器、具有該微控制器的記憶系統及其操作方法
US20220229599A1 (en) Storage device for transmitting data having an embedded command in both directions of a shared channel, and a method of operating the storage device
US11181962B2 (en) Portable storage devices and methods of operating portable storage devices
KR20220117747A (ko) 데이터 프리페치 제어 기능을 갖는 스토리지 컨트롤러, 스토리지 컨트롤러의 동작 방법, 및 스토리지 장치의 동작 방법
US11552801B2 (en) Method of operating memory system with replay attack countermeasure and memory system performing the same
KR20220048303A (ko) 크레딧을 이용하는 호스트 장치와 스토리지 장치의 동작 방법
KR20220086286A (ko) 보호 영역에 데이터를 기입하기 위한 시스템, 장치 및 방법
EP3961410A2 (en) Storage device for performing high-speed link startup and storage system including the same
KR20220010408A (ko) 보호 영역에 데이터를 기입하기 위한 시스템, 장치 및 방법
US9311257B2 (en) Semiconductor memory device, memory system and method of operating the same
EP3958134B1 (en) Storage device for high speed link startup and storage system including the same
US11837317B2 (en) Memory device, memory system, and operating method of memory system
EP3982244B1 (en) Storage controller, storage system and operating methods thereof
KR20210156187A (ko) 고속 링크 스타트업을 수행하는 스토리지 장치 및 이를 포함하는 스토리지 시스템
KR20230063508A (ko) 멀티 테넌시를 지원하는 스토리지 장치 및 이의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination