KR20220085511A - Package module - Google Patents

Package module Download PDF

Info

Publication number
KR20220085511A
KR20220085511A KR1020200175649A KR20200175649A KR20220085511A KR 20220085511 A KR20220085511 A KR 20220085511A KR 1020200175649 A KR1020200175649 A KR 1020200175649A KR 20200175649 A KR20200175649 A KR 20200175649A KR 20220085511 A KR20220085511 A KR 20220085511A
Authority
KR
South Korea
Prior art keywords
molding part
wiring
molding
package
package module
Prior art date
Application number
KR1020200175649A
Other languages
Korean (ko)
Other versions
KR102534448B1 (en
Inventor
박정수
신주섭
임정욱
Original Assignee
(주)파트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)파트론 filed Critical (주)파트론
Priority to KR1020200175649A priority Critical patent/KR102534448B1/en
Publication of KR20220085511A publication Critical patent/KR20220085511A/en
Application granted granted Critical
Publication of KR102534448B1 publication Critical patent/KR102534448B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Abstract

본 발명은 패키지 모듈에 관한 것으로서, 상기 패키지 모듈은 하면에 위치하는 복수 개의 제1 패드 및 상면에 위치하는 복수 개의 제2 패드 및 내부에 위치하는 복수 개의 전송 선로를 구비한 베이스 기판, 베이스 기판의 상면에 위치하는 트랜지스터 패키지, 상기 트랜지스터 패키지의 상면에 결합된 제어칩 및 상기 베이스 기판의 노출된 상면에서 상기 트랜지스터 패키지와 상기 제어칩을 봉지하는 몰딩부를 포함하고, 상기 제어칩과 상기 제1 패드는 상기 제어칩과 상기 제2 패드에 결합된 제1 와이어 및 상기 전송 선로를 통해 전기적으로 연결되고, 상기 트랜지스터 패키지와 상기 제1 패드는 상기 트랜지스터 패키지와 상기 베이스 기판 사이에 위치하는 제1 결합부를 통해 전기적으로 연결되고, 상기 제어칩과 상기 트랜지스터 패키지는 상기 제어칩과 상기 제2 패드에 결합된 제2 와이어, 상기 전송 선로 및 상기 트랜지스터 패키지와 상기 베이스 기판 사이에 위치하는 제2 결합부를 통해 전기적으로 연결된다.The present invention relates to a package module, the package module comprising: a base substrate having a plurality of first pads positioned on a lower surface, a plurality of second pads positioned on an upper surface, and a plurality of transmission lines positioned therein; a transistor package positioned on an upper surface, a control chip coupled to the upper surface of the transistor package, and a molding unit sealing the transistor package and the control chip on an exposed upper surface of the base substrate, wherein the control chip and the first pad include A first wire coupled to the control chip and the second pad and the transmission line are electrically connected, and the transistor package and the first pad are connected through a first coupling part positioned between the transistor package and the base substrate. The control chip and the transistor package are electrically connected through a second wire coupled to the control chip and the second pad, the transmission line, and a second coupling unit positioned between the transistor package and the base substrate. connected

Description

패키지 모듈{PACKAGE MODULE}package module {PACKAGE MODULE}

본 발명은 트랜지스터 및 제어칩을 포함하는 패키지 모듈에 관한 것으로서, 더욱 상세하게는 배터리 보호 회로를 포함하는 패키지 모듈에 관한 것이다.The present invention relates to a package module including a transistor and a control chip, and more particularly, to a package module including a battery protection circuit.

패키지 모듈은 기판 위에 트랜지스터나 저항 등의 전기 전자 소자나 반도체 칩(semiconductor chip) 소자 등이 실장되어 있는 것으로서, 이러한 패키지 모듈은 표면 실장 기술(SMT, surface mounting technology) 등과 같은 다양한 실장 기술을 이용해 제조될 수 있다. A package module is a device in which electrical and electronic devices such as transistors and resistors or semiconductor chip devices are mounted on a substrate, and such a package module is manufactured using various mounting technologies such as surface mounting technology (SMT). can be

따라서, 원하는 여러 소자가 패키지 모듈로 제조됨에 따라, 패키지 모듈 내에 위치한 소자는 수분 등과 같은 이물질이나 외부 충격 등으로부터 보호된다.Accordingly, as several desired devices are manufactured as a package module, the devices located in the package module are protected from foreign substances such as moisture or external impact.

이러한 패키지 모듈에서, 서로 연결되는 소자들 간의 전기적 및 물리적인 연결을 위해 와이어 본딩(wire bonding)을 이용하고 있다. 하지만, 와이어 본딩에 사용되는 와이어의 길이나 두께는 설계 상의 이유로 그 크기가 제한되고, 이러한 크기 제한으로 와이어의 배선 저항의 낮추는데 한계가 발생한다.In such a package module, wire bonding is used for electrical and physical connection between elements connected to each other. However, the length or thickness of the wire used for wire bonding is limited in size for design reasons, and this size limitation causes a limit in lowering the wiring resistance of the wire.

또한, 와이어를 이용하여 소자들의 연결을 실시할 때, 서로 연결되는 소자들 사이의 연결은 직선으로만 연결되어야 하며 와이어의 형태 유지를 위한 공간 확보가 필요하므로, 패키지 모듈의 설계와 크기에 악영향이 미친다. In addition, when connecting elements using a wire, the connection between the elements to be connected to each other must be connected only in a straight line, and space for maintaining the shape of the wire is required, so that the design and size of the package module are adversely affected. crazy

대한민국 등록특허 제10-1740242호(공고일자: 2017년 05월 26일, 발명의 명칭: 고전압 배터리 팩용 보호 회로 모듈 및 이를 이용한 에너지 저장 시스템)Republic of Korea Patent No. 10-1740242 (Announcement Date: May 26, 2017, Title of Invention: Protection circuit module for high voltage battery pack and energy storage system using the same)

패키지 모듈은 기판 위에 트랜지스터나 저항 등의 전기 전자 소자나 반도체 칩(semiconductor chip) 소자 등이 실장되어 있는 것으로서, 이러한 패키지 모듈은 표면 실장 기술(SMT, surface mounting technology) 등과 같은 다양한 실장 기술을 이용해 제조될 수 있다. A package module is a device in which electrical and electronic devices such as transistors and resistors or semiconductor chip devices are mounted on a substrate, and such a package module is manufactured using various mounting technologies such as surface mounting technology (SMT). can be

따라서, 원하는 여러 소자가 패키지 모듈로 제조됨에 따라, 패키지 모듈 내에 위치한 소자는 수분 등과 같은 이물질이나 외부 충격 등으로부터 보호된다.Accordingly, as several desired devices are manufactured as a package module, the devices located in the package module are protected from foreign substances such as moisture or external impact.

이러한 패키지 모듈에서, 서로 연결되는 소자들 간의 전기적 및 물리적인 연결을 위해 와이어 본딩(wire bonding)을 이용하고 있다. 하지만, 와이어 본딩에 사용되는 와이어의 길이나 두께는 설계 상의 이유로 그 크기가 제한되고, 이러한 크기 제한으로 와이어의 배선 저항의 낮추는데 한계가 발생한다.In such a package module, wire bonding is used for electrical and physical connection between elements connected to each other. However, the length or thickness of the wire used for wire bonding is limited in size for design reasons, and this size limitation causes a limit in lowering the wiring resistance of the wire.

또한, 와이어를 이용하여 소자들의 연결을 실시할 때, 서로 연결되는 소자들 사이의 연결은 직선으로만 연결되어야 하며 와이어의 형태 유지를 위한 공간 확보가 필요하므로, 패키지 모듈의 설계와 크기에 악영향이 미친다. In addition, when connecting elements using a wire, the connection between the elements to be connected to each other must be connected only in a straight line, and space for maintaining the shape of the wire is required, so that the design and size of the package module are adversely affected. crazy

상기 과제를 해결하기 위한 본 발명의 한 특징에 따른 패키지 모듈은 베이스 기판, 상기 베이스 기판에 위치하는 적어도 하나의 패키지, 상기 베이스 기판의 상면에 위치하고 상기 적어도 하나의 패키지를 봉지하는 제1 몰딩부, 상기 제1 몰딩부 위에 위치하는 제2 몰딩부 및 상기 제1 몰딩부 내에 위치하고, 도전성 물질로 이루어져 있어 상기 적어도 하나의 패키지와 상기 베이스 기판 사이의 전기적인 연결을 실시하는 복수 개의 배선부를 포함한다.A package module according to one aspect of the present invention for solving the above problems includes a base substrate, at least one package located on the base substrate, a first molding unit located on the upper surface of the base substrate and sealing the at least one package, a second molding part positioned on the first molding part; and a plurality of wiring parts positioned in the first molding part and made of a conductive material to electrically connect the at least one package and the base substrate.

상기 복수 개의 배선부는 상기 제1 몰딩부의 두께 방향을 따라 연장되어 있고 서로 이격되어 있는 제1 배선부와 제2 배선부 및 상기 제1 배선부와 상기 제2 배선부의 사이에 위치하고, 상기 두께 방향과 교차하는 상기 제1 몰딩부의 평면 방향을 따라 연장하여 상기 제1 배선부와 상기 제2 배선부를 연결하는 제3 배선부를 포함할 수 있다.The plurality of wiring parts extend in a thickness direction of the first molding part and are located between a first wiring part and a second wiring part spaced apart from each other, and between the first wiring part and the second wiring part, in the thickness direction and and a third wiring part extending along a plane direction of the intersecting first molding part to connect the first wiring part and the second wiring part.

상기 제1 배선부와 상기 제2 배선부는 각각 상기 도전성 물질로 채워져 있는 막대 형태이거나 비아홀일 수 있다.Each of the first wiring part and the second wiring part may be in the form of a rod filled with the conductive material or may be a via hole.

상기 제1 배선부의 일측은 상기 베이스 기판에 연결되어 있고, 상기 제2 배선부의 일측은 상기 적어도 하나의 패키지에 연결될 수 있으며, 상기 제3 배선부의 양측은 상기 제1 배선부와 상기 제2 배선부의 타측에 각각 연결될 수 있다.One side of the first wiring unit may be connected to the base substrate, one side of the second wiring unit may be connected to the at least one package, and both sides of the third wiring unit may be connected to the first wiring unit and the second wiring unit. Each may be connected to the other side.

상기 제1 몰딩부는 레이저가 조사되면 도전성으로 변하는 첨가물을 함유할 수 있다. The first molding part may contain an additive that changes conductivity when laser is irradiated.

상기 제2 몰딩부는 상기 제1 몰딩부와 다른 몰딩 물질로 이루어질 수 있다.The second molding part may be formed of a different molding material from that of the first molding part.

상기 베이스 기판은 인쇄회로기판일 수 있다.The base substrate may be a printed circuit board.

상기 베이스 기판은 리드 프레임일 수 있다.The base substrate may be a lead frame.

상기 제1 몰딩부는 상기 리드 프레임의 후면에도 추가로 위치하여 상기 리드 프레임을 추가로 봉지할 수 있다.The first molding part may be additionally located on the rear surface of the lead frame to further encapsulate the lead frame.

상기 제1 몰딩부는 상기 제1 몰딩부의 두께 방향을 따라 연장되어 상기 리드 프레임의 후면과 접해 있고, 도전성 물질을 함유하는 제1 부분 및 상기 제1 부분과 교차하는 상기 제1 몰딩부의 평면 방향을 따라 연장되고, 도전성 물질을 함유하는 제2 부분을 구비하는 방열부를 더 포함할 수 있다.The first molding part extends along a thickness direction of the first molding part and is in contact with the rear surface of the lead frame, and includes a first part containing a conductive material and a plane direction of the first molding part crossing the first part It may further include a heat dissipation unit extending and having a second portion containing a conductive material.

상기 베이스 기판은 상기 제1 몰딩부의 하면에 위치하는 제3 몰딩부일 수 있다.The base substrate may be a third molding part positioned on a lower surface of the first molding part.

상기 제3 몰딩부는 하면에 위치하고 제3 몰딩부의 평면 방향을 따라 연장하는 복수 개의 하면 패드부, 상면에 위치하고 상기 평면 방향을 따라 연장하는 복수 개의 상면 패드부 및 상기 평면 방향과 교차하는 상기 제3 몰딩부의 두께 방향을 따라 연장되어 상기 하면 패드부 중 하나와 상기 상면 패드부 중 하나 사이에 위치하고, 상기 하면 패드부 중 하나와 상기 상면 패드부 중 하나를 연결하는 적어도 하나의 신호선부를 포함할 수 있다.The third molding part includes a plurality of bottom pad parts positioned on a lower surface and extending in a plane direction of the third molding part, a plurality of upper surface pad parts positioned on the upper surface and extending in the plane direction, and the third molding intersecting the plane direction. and at least one signal line extending in a thickness direction of the portion and positioned between one of the lower pad units and one of the upper pad units, and connecting one of the lower pad units and one of the upper pad units.

상기 제3 몰딩부는 상기 제3 몰딩부의 두께 방향을 따라 연장되어 상기 제1 몰딩부의 후면과 접해 있고, 도전성 물질을 함유하는 제1 부분 및 상기 제1 부분과 교차하는 상기 제3 몰딩부의 평면 방향을 따라 연장되고, 도전성 물질을 함유하는 제2 부분을 구비하는 방열부를 더 포함할 수 있다.The third molding part extends along the thickness direction of the third molding part to be in contact with the rear surface of the first molding part, the first part containing a conductive material and the plane direction of the third molding part intersecting the first part It may further include a heat dissipation unit extending along the side and having a second portion containing a conductive material.

상기 특징에 따른 패키지 모듈은 상기 제1 몰딩부의 두께 방향을 따라 연장되어 있고, 상기 제1 몰딩부 내에 위치하는 제1 부분과 상기 제3 몰딩부의 두께 방향을 따라 연장되어 있고, 상기 제3 몰딩부 내에 위치하며, 상기 제1 부분과 연결되어 있는 제2 부분을 구비하는 배선부를 더 포함할 수 있다. The package module according to the above characteristics extends in a thickness direction of the first molding part, and extends along the thickness direction of the first part and the third molding part located in the first molding part, and the third molding part It may further include a wiring unit positioned within and having a second portion connected to the first portion.

상기 제3 몰딩부는 레이저가 조사되면 도전성으로 변하는 첨가물을 함유할 수 있다.The third molding part may contain an additive that changes conductivity when laser is irradiated.

상기 적어도 하나의 패키지 모듈은 상기 베이스 기판의 상면에 위치하는 트랜지스터 패키지 및 상기 트랜지스터 패키지 위에 위치하는 보호 제어칩을 포함할 수 있고, 상기 패키지 모듈은 배터리 보호 모듈일 수 있다.The at least one package module may include a transistor package positioned on the upper surface of the base substrate and a protection control chip positioned on the transistor package, and the package module may be a battery protection module.

이러한 특징에 따르면, 다른 전기전자 소자들 간의 전기적인 연결을 위해, 와이어를 이용하는 레이저 직접 조사 구조화 방식으로 형성된 배선부를 이용하므로, 신호 전달 시 발생하는 배선 저항이 크게 감소되며, 배선부의 제작이 용이하며 배선부에 대한 설계의 자유도가 향상될 수 있다.According to these features, since a wiring part formed by a laser direct irradiation structuring method using a wire is used for electrical connection between other electrical and electronic devices, wiring resistance generated during signal transmission is greatly reduced, and the wiring part is easy to manufacture. The degree of freedom in designing the wiring unit may be improved.

또한, 레이저 직접 조사 구조화 방식으로 형성된 배선부에 의해 패키지 모듈의 소형화가 실현될 수 있다. In addition, miniaturization of the package module can be realized by the wiring portion formed by the laser direct irradiation structuring method.

베이스 기판이 리드 프레임인 경우, 패키지 모듈의 구조가 간소화될 수 있으며, 베이스 기판이 몰딩부인 경우, 패키지 모듈의 제작 비용이 절감될 수 있다.When the base substrate is the lead frame, the structure of the package module may be simplified, and when the base substrate is the molding part, the manufacturing cost of the package module may be reduced.

도 1은 본 발명의 일 실시예에 따른 배터리 보호 회로의 회로도이다.
도 2 내지 도 4은 각각 본 발명의 일 실시예에 따른 배터리 보호 회로 중 적어도 일부를 구비한 다양한 예의 배터리 보호 모듈을 각각 일 방향을 따라 잘라 얻어진 단면도이다. 1 is a circuit diagram of a battery protection circuit according to an embodiment of the present invention.
2 to 4 are cross-sectional views obtained by cutting along one direction, respectively, of various examples of battery protection modules each having at least a part of the battery protection circuit according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 본 발명을 설명하는데 있어서, 해당 분야에 이미 공지된 기술 또는 구성에 대한 구체적인 설명을 부가하는 것이 본 발명의 요지를 불분명하게 할 수 있다고 판단되는 경우에는 상세한 설명에서 이를 일부 생략하도록 한다. 또한, 본 명세서에서 사용되는 용어들은 본 발명의 실시예들을 적절히 표현하기 위해 사용된 용어들로서, 이는 해당 분야의 관련된 사람 또는 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In describing the present invention, if it is determined that adding a detailed description of a technique or configuration already known in the field may make the gist of the present invention unclear, some of it will be omitted from the detailed description. In addition, the terms used in this specification are terms used to properly express embodiments of the present invention, which may vary according to a person or custom in the relevant field. Accordingly, definitions of these terms should be made based on the content throughout this specification.

여기서 사용되는 전문용어는 단지 특정 실시예를 언급하기 위한 것이며, 본 발명을 한정하는 것을 의도하지 않는다. 여기서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다. 명세서에서 사용되는 '포함하는'의 의미는 특정 특성, 영역, 정수, 단계, 동작, 요소 및/또는 성분을 구체화하며, 다른 특정 특성, 영역, 정수, 단계, 동작, 요소, 성분 및/또는 군의 존재나 부가를 제외시키는 것은 아니다.The terminology used herein is for the purpose of referring to specific embodiments only, and is not intended to limit the invention. As used herein, the singular forms also include the plural forms unless the phrases clearly indicate the opposite. As used herein, the meaning of 'comprising' specifies a particular characteristic, region, integer, step, operation, element and/or component, and other specific characteristic, region, integer, step, operation, element, component, and/or group. It does not exclude the existence or addition of

이하, 첨부된 도면을 참고하여 본 발명의 실시예에 따른 패키지 모듈에 대해서 설명하도록 한다. 본 실시예에서, 패키지 모듈은 한 예로서 배터리 보호 회로의 적어도 일부를 구비한 배터리 보호 모듈일 수 있다.Hereinafter, a package module according to an embodiment of the present invention will be described with reference to the accompanying drawings. In this embodiment, the package module may be, as an example, a battery protection module having at least a part of a battery protection circuit.

먼저, 도 1을 참고하여, 본 발명의 실시예에 따른 배터리 보호 회로(1)를 설명한다. First, a battery protection circuit 1 according to an embodiment of the present invention will be described with reference to FIG. 1 .

도 1에 도시한 것처럼, 본 예의 배터리 보호 회로(1)는 6개의 입출력 단자(VDD, VSS, RSENS, DOUT, COUT, V-)를 구비하고 있는 보호 제어칩(예, 제1 패키지)(10), 보호 제어칩(10)의 출력단자(DOUT, COUT)에 연결되어 있고, 두 개의 트랜지스터(예, MOSFET)(TR11, TR12)를 구비하는 트랜지스터 패키지(20)(예, 제2 패키지)(20), (+)단자에 제1 외부 연결단자(PAC+)가 연결되어 있고, (-)단자에 제2 외부 연결단자(PAC-)가 연결되어 있는 배터리 전원(B+), 배터리의 전원, 즉 배터리 전원(B+)의 양단에 직렬로 연결되어 있는 제1 저항(Rvdd)과 커패시터(Cvdd), 그리고 보호 제어칩(100)의 단자(V-)와 제2 외부 연결단자(PAC-) 사이에 연결된 제2 저항(Rv-), 배터리 전원(B+)의 (-) 단자와 배터리 전원(B+)의 단자(RSENS) 사이에 연결되어 있는 제3 저항(Rsens)을 구비할 수 있다.As shown in FIG. 1 , the battery protection circuit 1 of this example has a protection control chip (eg, a first package) having six input/output terminals (VDD, VSS, RSENS, DOUT, COUT, V-) (10). ), a transistor package 20 (eg, a second package) connected to the output terminals DOUT and COUT of the protection control chip 10 and having two transistors (eg, MOSFETs) TR11 and TR12 ( 20), the first external connection terminal (PAC+) is connected to the (+) terminal, and the second external connection terminal (PAC-) is connected to the (-) terminal, the battery power (B+), the power of the battery, that is, Between the first resistor (Rvdd) and the capacitor (Cvdd) connected in series to both ends of the battery power (B+), and the terminal (V-) of the protection control chip 100 and the second external connection terminal (PAC-) A second resistor Rv- connected thereto, and a third resistor Rsens connected between the (-) terminal of the battery power source B+ and the terminal RSENS of the battery power source B+ may be provided.

배터리 전원(B+)은 배터리 팩의 전원으로서, 제1 외부 연결단자(PAC+)와 제2 외부 연결단자(PAC-)를 통해 충전 동작을 위한 충전기와 전원을 소모하는 외부 전자 기기와 연결될 수 있다. The battery power B+ is the power of the battery pack, and may be connected to a charger for charging operation and an external electronic device consuming power through the first external connection terminal PAC+ and the second external connection terminal PAC-.

따라서, 제1 외부 연결단자(PAC+)와 제2 외부 연결단자(PAC-)가 충전기에 연결되는 경우, 배터리 전원(B+)은 제1 외부 연결단자(PAC+)와 제2 외부 연결단자(PAC-)를 통해 인가되는 충전기의 전원에 의해 충전이 이루어질 수 있다.Accordingly, when the first external connection terminal (PAC+) and the second external connection terminal (PAC-) are connected to the charger, the battery power (B+) is the first external connection terminal (PAC+) and the second external connection terminal (PAC-) ) can be charged by the power of the charger applied through the

반대로, 제1 외부 연결단자(PAC+)와 제2 외부 연결단자(PAC-)가 외부 전자기기와 연결되면, 배터리 전원(B+)에 충전되어 있는 전원은 제1 외부 연결단자(PAC+)와 제2 외부 연결단자(PAC-)를 통해 연결된 외부 전자기기로 전원을 공급하여, 배터리 전원(B+)은 방전을 실시할 수 있다.Conversely, when the first external connection terminal (PAC+) and the second external connection terminal (PAC-) are connected to an external electronic device, the power charged in the battery power source (B+) is the first external connection terminal (PAC+) and the second external connection terminal (PAC+) By supplying power to an external electronic device connected through the external connection terminal (PAC-), the battery power (B+) may be discharged.

트랜지스터 패키지(20)는 서로 동일한 타입(예를 들어, N형)을 갖고 드레인(drain)가 서로 연결된 드레인 공통 구조인 트랜지스터(예, MOSFET)인 제1 트랜지스터(즉, MOSFET)(TR11)와 제2 트랜지스터(TR12)를 구비할 수 있다.The transistor package 20 includes a first transistor (ie, MOSFET) (TR11) and a second transistor (ie, MOSFET), which are transistors (eg, MOSFET) having the same type (eg, N-type) and having a drain connected to each other and having a common drain structure. Two transistors TR12 may be provided.

이러한 트랜지스터 패키지(20)는 보호 제어칩(10) 및 다른 소자(Rsens, Rv-)와의 연결을 위해 위한 단자(GT11, GT12, ST11, ST12) 및 동작에 필요한 전원 공급 등을 위한 단자(미도시)를 구비할 수 있다.The transistor package 20 includes terminals (GT11, GT12, ST11, ST12) for connection with the protection control chip 10 and other elements (Rsens, Rv-) and terminals (not shown) for supplying power required for operation. ) can be provided.

이때, 단자(GT11, GT12)는 각각 해당 트랜지스터(TR11, TR12)의 게이트(gate)와 연결되어 있는 게이트 단자일 수 있고, 단자(ST11, ST12)는 각각 해당 트랜지스터(TR11, TR12)의 소스(source)와 연결되어 있는 소스 단자일 수 있다,At this time, the terminals GT11 and GT12 may be gate terminals connected to the gates of the corresponding transistors TR11 and TR12, respectively, and the terminals ST11 and ST12 are the sources ( source) may be a source terminal connected to

보호 제어칩(10)은 배터리 보호 회로(1)의 전반적인 동작을 제어하는 부분으로서 집적 회로(IC)로 설계된 칩(chip)일 수 있다.The protection control chip 10 is a part that controls the overall operation of the battery protection circuit 1 and may be a chip designed as an integrated circuit (IC).

이러한 보호 제어칩(10)은 배터리 전원(B+)의 동작 상태, 예를 들어, 과방전, 과충전 및 과전류 중 적어도 하나를 감지하여 배터리 전원(B+)의 충방전 동작을 제어할 수 있다.The protection control chip 10 may control the charging/discharging operation of the battery power B+ by detecting the operating state of the battery power B+, for example, at least one of overdischarge, overcharge, and overcurrent.

이러한 보호 제어칩(10)은 기준전압 설정부, 기준전압과 충방전 전압을 비교하기 위한 비교부, 과전류 검출부, 충방전 검출부 등을 구비할 수 있다.The protection control chip 10 may include a reference voltage setting unit, a comparison unit for comparing the reference voltage and the charging/discharging voltage, an overcurrent detecting unit, a charging/discharging detecting unit, and the like.

본 예의 보호 제어칩(10)은 이미 기술한 것처럼, 6개의 단자(VDD, VSS, RSENS, DOUT, COUT, V-)을 구비할 수 있다.As described above, the protection control chip 10 of this example may include six terminals VDD, VSS, RSENS, DOUT, COUT, and V-.

이때, VDD단자와 VSS단자는 입력단자로서, VDD단자는 전원 단자일 수 있고, VSS단자는 기준전압을 공급하는 기준단자로서 기능할 수 있다. In this case, the VDD terminal and the VSS terminal may serve as input terminals, the VDD terminal may be a power supply terminal, and the VSS terminal may function as a reference terminal for supplying a reference voltage.

이때, 전원단자(VDD)는 일측이 배터리 전원(B+)과 연결되어 있는 제1 저항(Rvdd)의 타측에 연결될 수 있고, 기준단자(VSS)는 제1 저항(Rvdd)의 타측에 일측이 연결된 커패시터(Cvdd)의 타측에 연결될 수 있다.At this time, the power terminal VDD may be connected to the other side of the first resistor Rvdd, one end of which is connected to the battery power B+, and the reference terminal VSS has one end connected to the other side of the first resistor Rvdd. It may be connected to the other side of the capacitor Cvdd.

따라서, 보호 제어칩(10)은 기준단자(VSS)의 전압을 기준으로 하여, 전원단자(VDD)를 통해 충전 전압이나 방전 전압을 인가받을 수 있다. Accordingly, the protection control chip 10 may receive a charging voltage or a discharging voltage through the power supply terminal VDD based on the voltage of the reference terminal VSS.

DOUT단자와 COUT단자는 트랜지스터 패키지(20)의 제1 및 제2 트랜지스터(TR11, TR12)의 제어 단자인 게이트 단자와 연결되어 있는 출력단자로서, DOUT단자는 배터리 전원(B+)의 방전을 제어하는 방전 제어 단자일 수 있고, COUT단자는 배터리 전원(B+)의 충전을 제어하는 충전 제어 단자일 수 있다.The DOUT terminal and the COUT terminal are output terminals connected to the gate terminals that are control terminals of the first and second transistors TR11 and TR12 of the transistor package 20, and the DOUT terminal controls the discharge of the battery power B+. It may be a discharge control terminal, and the COUT terminal may be a charge control terminal for controlling charging of the battery power B+.

따라서, 방전 제어 단자(DOUT)는 트랜지스터 패키지(20)의 게이트 단자(GT11)에 연결될 수 있고, 방전 제어 단자(COUT)는 트랜지스터 패키지(20)의 게이트 단자(GT12)에 연결될 수 있다.Accordingly, the discharge control terminal DOUT may be connected to the gate terminal GT11 of the transistor package 20 , and the discharge control terminal COUT may be connected to the gate terminal GT12 of the transistor package 20 .

RSENS 단자는 전류 감지용 저항인 제3 저항(Rsens)의 양단 전압을 이용하여 과전류의 유입을 감지하는 과전류 감지 단자일 수 있고, 이런 경우, 입력단자일 수 있다. The RSENS terminal may be an overcurrent detection terminal that senses an inflow of an overcurrent by using the voltage across the third resistor Rsens, which is a resistor for current sensing, and in this case, may be an input terminal.

V-단자는 전류 감지용 저항인 제2 저항(Rv-)을 통해 인가되는 전압을 이용하여 배터리 전원(B+)의 충전과 방전 시 전류의 유입 상태를 감시하는 감시단자일 수 있고, 이런 경우, 감시단자(V-) 역시 입력단자일 수 있다.The V- terminal may be a monitoring terminal that monitors the current inflow state during charging and discharging of the battery power (B+) using the voltage applied through the second resistor (Rv-), which is a resistance for current sensing. The terminal V- may also be an input terminal.

이때, 과전류 감지 단자(RSENS)는 배터리 전압(B+)의 (-)단자에 일측이 연결된 제3 저항(Rsens)의 타측에 연결될 수 있고, 감시단자(V-)는 트랜지스터 패키지(20)의 소스단자(ST12)에 일측이 연결된 제2 저항(Rv-)의 타측에 연결될 수 있다.At this time, the overcurrent sensing terminal RSENS may be connected to the other side of the third resistor Rsens, one side of which is connected to the (-) terminal of the battery voltage B+, and the monitoring terminal V- is the source of the transistor package 20 . One end of the terminal ST12 may be connected to the other end of the second resistor Rv−.

이때, Rsens의 저항값은 약 1.5mΩ일 수 있고, Rv-의 저항값은 약 1kΩ일 수 있다. 따라서, Rsens을 이용한 전류 감지 동작에 따른 보호 제어칩(10)의 동작에 의해, 배터리 보호 회로(1)의 동작의 정확도가 향상될 수 있다.In this case, the resistance value of Rsens may be about 1.5 mΩ, and the resistance value of Rv− may be about 1 kΩ. Accordingly, by the operation of the protection control chip 10 according to the current sensing operation using Rsens, the accuracy of the operation of the battery protection circuit 1 may be improved.

따라서, 보호 제어칩(10)은 과전류 감지 단자(RSENS)와 감시단자(V-)로 인가되는 신호를 이용하여 배터리 전원(B+)의 상태(예, 과방전, 과충전 및 과전류 중 적어도 하나)를 감지하여, 제1 및 제2 트랜지스터(TR11, TR12)의 동작을 제어할 수 있다. Accordingly, the protection control chip 10 uses a signal applied to the overcurrent detection terminal RSENS and the monitoring terminal V- to determine the state of the battery power B+ (eg, at least one of overdischarge, overcharge and overcurrent). By sensing, the operations of the first and second transistors TR11 and TR12 may be controlled.

대안적인 예에서, 전류 감지용 저항인 제3 저항(Rsens)은 생략될 수 있고, 이런 경우, 보호 제어칩(10)의 과전류 감지 단자(RSENS) 역시 생략될 수 있다. In an alternative example, the third resistor Rsens, which is a current sensing resistor, may be omitted, and in this case, the overcurrent sensing terminal RSENS of the protection control chip 10 may also be omitted.

제1 저항(Rvdd)과 커패시터(Cvdd)은 보호 제어칩(10)의 전원단자(VDD)로 인가되는 전원의 변동을 안정화시키는 역할을 수행할 수 있다.The first resistor Rvdd and the capacitor Cvdd may serve to stabilize fluctuations in power applied to the power terminal VDD of the protection control chip 10 .

또한, 커패시터(Cvdd)은 전원단자(VDD)와 기준단자(VSS) 사이의 단락을 방지하며, 전압 변동이나 외부 노이즈의 영향을 감소시켜 동작의 안정성을 높일 수 있다.In addition, the capacitor Cvdd prevents a short circuit between the power terminal VDD and the reference terminal VSS, and reduces the influence of voltage fluctuations or external noise, thereby improving operation stability.

이러한 구조를 갖는 배터리 보호 회로(1)에서, 보호 제어칩(10)은 이미 기술한 것처럼, 단자(VDD, VSS, RSENS, DOUT, COUT, V-)을 구비할 수 있고, 단자(VDD, VSS, RSENS, DOUT, COUT, V-) 중 적어도 하나와 해당 소자(20, Rvdd, Cvdd, Rsens, Rv-) 사이의 전기적 및 물리적인 연결은 해당 신호 배선(L11-L16)을 통해 이루어질 수 있다.In the battery protection circuit 1 having this structure, the protection control chip 10 may have terminals VDD, VSS, RSENS, DOUT, COUT, V-, as described above, and the terminals VDD and VSS. , RSENS, DOUT, COUT, V-) and the corresponding device 20 , Rvdd, Cvdd, Rsens, and Rv-) may be electrically and physically connected through a corresponding signal line L11-L16.

이때, 신호 배선(L11-L16) 중 적어도 하나는 레이저 직접 조사 구조화(LDS, laser direct structuring) 방식에 의해 형성된 배선일 수 있다.In this case, at least one of the signal lines L11 - L16 may be a line formed by a laser direct structuring (LDS) method.

따라서, 다음 도 2 내지 도 4를 참고하여, 레이저 직접 조사 구조화 방식을 통해 보호 제어칩(10)의 연결을 실시한 배터리 보호 모듈(100)의 다양한 예를 설명한다.Accordingly, various examples of the battery protection module 100 in which the protection control chip 10 is connected through the laser direct irradiation structuring method will be described with reference to FIGS. 2 to 4 .

도 2 내지 도 4에 각각 도시한 배터리 보호 모듈은 트랜지스터 패키지(20)가 위치하는 베이스 기판의 종류가 서로 상이하고, 베이스 기판의 종류에 따라 베이스 기판과의 전기적인 연결을 위한 구조가 서로 상이할 수 있다.In the battery protection module shown in FIGS. 2 to 4 , the type of the base substrate on which the transistor package 20 is located is different from each other, and the structure for electrical connection with the base substrate may be different depending on the type of the base substrate. can

먼저, 도 2를 참고로 하여, 일 실시예에 따른 배터리 보호 모듈(100)을 설명한다.First, the battery protection module 100 according to an embodiment will be described with reference to FIG. 2 .

도 2의 배터리 보호 모듈(100)은 베이스 기판이 인쇄회로기판으로 이루어진 경우이다.The battery protection module 100 of FIG. 2 is a case in which the base board is made of a printed circuit board.

즉, 도 2에 도시한 것처럼, 배터리 보호 모듈(100)은 베이스 기판인 인쇄회로기판(110), 인쇄회로기판(110)에 위치하는 트랜지스터 패키지(20), 트랜지스터 패키지(20) 위에 위치하는 보호 제어칩(30), 인쇄회로기판(110) 위에 트랜지스터 패키지(20)와 보호 제어칩(30)을 봉지하는 몰딩부(120)를 구비할 수 있다.That is, as shown in FIG. 2 , the battery protection module 100 includes a printed circuit board 110 which is a base substrate, a transistor package 20 positioned on the printed circuit board 110 , and a protection positioned on the transistor package 20 . A molding unit 120 for sealing the transistor package 20 and the protection control chip 30 may be provided on the control chip 30 and the printed circuit board 110 .

인쇄회로기판(10)은 본 예의 배터리 보호 모듈(100)의 바닥을 이루는 부분일 수 있고, 경성 인쇄회로기판(HPCB, hard printed circuit board)일 수 있다.The printed circuit board 10 may be a part forming the bottom of the battery protection module 100 of this example, and may be a hard printed circuit board (HPCB).

이러한 인쇄회로기판(10)의 표면 및 내부 중 적어도 하나에는 그 위에 위치하는 제어칩(10), 트랜지스터 패키지(20) 및 전기전자 소자(예, Rvdd, RV-, Rsens, Cvdd) 사이의 전기적 및 물리적 연결을 위한 복수 개의 패드(pad) 및 신호선을 구비할 수 있다.In at least one of the surface and the inside of the printed circuit board 10, the control chip 10, the transistor package 20, and the electrical and electronic devices (eg, Rvdd, RV-, Rsens, Cvdd) positioned thereon are electrically and A plurality of pads and signal lines for physical connection may be provided.

예를 들어, 도 2에 도시한 것처럼, 인쇄회로기판(110)은 하면에 위치하는 패드(예, 제1 패드)(P21) 및 상면에 위치하는 패드(예, 제2 패드)(P22), 그리고, 내부(즉, 상면과 하면 사이)에 위치하는 신호선(L21)을 구비할 수 있다.For example, as shown in FIG. 2, the printed circuit board 110 includes a pad (eg, a first pad) P21 located on a lower surface and a pad (eg, a second pad) (P22) located on an upper surface, In addition, a signal line L21 positioned inside (ie, between the upper and lower surfaces) may be provided.

인쇄회로기판(110)의 하면에 위치하는 제1 패드(P21)는 복수 개일 수 있고, 배터리 보호 회로(1)의 동작을 위한 전압(예, 기준 전압, 전원)과 신호를 외부로부터 인가받는 배터리 보호 회로(1)에서 출력되는 출력신호를 외부로 출력하기 위한 출력 패드를 구비할 수 있다.There may be a plurality of first pads P21 positioned on the lower surface of the printed circuit board 110 , and a battery that receives a voltage (eg, reference voltage, power) and a signal for the operation of the battery protection circuit 1 from the outside. An output pad for outputting an output signal output from the protection circuit 1 to the outside may be provided.

인쇄회로기판(110)의 상면에 위치하는 제2 패드(P22) 역시 복수 개일 수 있다.There may also be a plurality of second pads P22 positioned on the upper surface of the printed circuit board 110 .

이러한 제2 패드(P22)의 일부는 보호 제어칩(10)과 인쇄회로기판(110)에 위치한 전기전자 소자(예, Rvdd, CVDD, Rsens, RV-) 사이의 전기적인 연결을 위한 것과 트랜지스터 패키지(20)와의 전기적인 연결을 위한 것일 수 있다.A part of the second pad P22 is for electrical connection between the protection control chip 10 and the electrical and electronic devices (eg, Rvdd, CVDD, Rsens, RV-) located on the printed circuit board 110 and the transistor package It may be for electrical connection with (20).

또한, 제2 패드(P22)의 일부는 인쇄회로기판(110)의 내부에 위치한 신호선(L21)과의 전기적 및 물리적인 연결을 위한 것일 수 있다.In addition, a portion of the second pad P22 may be for electrical and physical connection with the signal line L21 located inside the printed circuit board 110 .

이러한 제1 및 제2 패드(P21, P22)은 금과 같은 도전성 물질을 함유할 수 있고, 도전성 물질을 함유한 페이스트(paste)를 해당 위치에 인쇄한 후 소성 공정 등을 통해 완성할 수 있다.The first and second pads P21 and P22 may contain a conductive material such as gold, and may be completed through a firing process or the like after a paste containing the conductive material is printed on the corresponding position.

인쇄회로기판(110) 내에 위치한 신호선(L21) 역시 도전성 물질을 함유할 수 있다. The signal line L21 located in the printed circuit board 110 may also contain a conductive material.

이러한 신호선(L21)은 인쇄회로기판(110)의 해당 위치한 레이저 등을 이용하여 구멍을 형성한 후 그 내부에 도전성 물질을 함유한 도전성 잉크를 주입한 후 열 처리 공정 등을 통해 형성될 수 있다.The signal line L21 may be formed through a heat treatment process or the like after forming a hole using a laser or the like positioned on the printed circuit board 110 and then injecting a conductive ink containing a conductive material therein.

따라서, 인쇄회로기판(110)의 내부에 위치한 신호선(L21)에 의해, 인쇄회로기판(110)의 하면과 상면에 위치한 제1 패드(P21)와 제2 패드(P22) 사이의 전기적 및 물리적인 연결이 이루어질 수 있다.Therefore, by the signal line L21 located inside the printed circuit board 110, electrical and physical between the first pad P21 and the second pad P22 located on the lower surface and the upper surface of the printed circuit board 110, A connection can be made.

트랜지스터 패키지(20)는 표면실장기술(SMT, surface mounting technology)을 이용한 땜납(S11) 등을 통해 인쇄회로기판(110) 상면의 해당 위치에 실장될 수 있다.The transistor package 20 may be mounted at a corresponding position on the upper surface of the printed circuit board 110 through solder S11 using a surface mounting technology (SMT) or the like.

따라서, 트랜지스터 패키지(20)의 단자는 인쇄회로기판(110)에 위치한 패드(P21, P22)와 전기적으로 연결되어, 외부로부터 신호나 구동 전원은 입력받거나 신호를 출력할 수 있다.Accordingly, the terminals of the transistor package 20 are electrically connected to the pads P21 and P22 located on the printed circuit board 110 , so that a signal or driving power may be input or output a signal from the outside.

보호 제어칩(10)은 트랜지스터 패키지(20)의 상면 위에 접착제 등을 통해 접하게 위치할 수 있다. The protection control chip 10 may be positioned on the upper surface of the transistor package 20 to be in contact with each other through an adhesive or the like.

이러한 보호 제어칩(10)의 상면에는 신호 배선(L11-L16)을 통하여 인쇄회로기판(110)의 패드(P22)와 전기적 및 물리적으로 연결되는 패드(P23)가 위치할 수 있다.A pad P23 electrically and physically connected to the pad P22 of the printed circuit board 110 through the signal wiring L11-L16 may be positioned on the upper surface of the protection control chip 10 .

본 예의 보호 제어칩(10)은 이미 기술한 것처럼, 레이저 직접 조사 구조화 방식을 이용해 형성된 신호 배선(L11-L16)을 이용하여 인쇄회로기판(110)의 패드(22)와 연결될 수 있다.As described above, the protection control chip 10 of this example may be connected to the pad 22 of the printed circuit board 110 using the signal wires L11 - L16 formed using the laser direct irradiation structuring method.

이러한 신호 배선(L11-L16)의 형성 방법에 대해서는 다음에 자세히 설명한다. A method of forming the signal wirings L11 to L16 will be described in detail next.

제1 및 제2 몰딩부(41, 42)는 노출된 인쇄회로기판(110)의 부분과 인쇄회로기판(110) 위치하는 전기전자 소자(10, 20, Rvdd, Rv-, Cvdd, Rsens 등)를 봉지하여 외부 충격이나 이물질로부터 보호하기 위한 것이다. The first and second molding parts 41 and 42 are exposed portions of the printed circuit board 110 and the printed circuit board 110 positioned on the electrical and electronic devices (10, 20, Rvdd, Rv-, Cvdd, Rsens, etc.) to protect it from external impact or foreign substances by encapsulating it.

이미 기술한 것처럼, 제1 몰딩부(41)는 인쇄회로기판(110)에 바로 위치할 수 있고, 제2 몰딩부(42)는 제1 몰딩부(41) 위에 바로 위치할 수 있다.As already described, the first molding part 41 may be positioned directly on the printed circuit board 110 , and the second molding part 42 may be positioned directly on the first molding part 41 .

인쇄회로기판(110) 위에 위치한 전기전자 소자(10, 20, Rvdd, RV-, CVDD, Rsens 등)와 패드(P22)는 실질적으로 제1 몰딩부(41)에 봉지되어 제1 몰딩부(41) 내에 위치하고, 이로 인해, 제1 몰딩부(41)에 의해 수분이나 먼지 등과 같은 이물질과 외부 충격 등으로부터 보호될 수 있다.The electrical and electronic devices 10 , 20 , Rvdd, RV-, CVDD, Rsens, etc. and the pad P22 positioned on the printed circuit board 110 are substantially encapsulated in the first molding part 41 to form the first molding part 41 . ), and for this reason, it can be protected from foreign substances such as moisture or dust and external impacts by the first molding part 41 .

따라서, 제1 몰딩부(41)는 인쇄회로기판(110)의 노출된 상면, 제2 패드(P12) 위, 트랜지스터 패키지(20) 및 보호 제어칩(10)의 노출된 면, 보호 제어칩(10)의 상면에 위치한 제3 패드(P13), 인쇄회로기판(110)에 실장된 다른 전기전자 소자(예, Rvdd, Rv-, Cvdd, Rsens)의 노출면 등과 같이 외부로 노출된 모든 면 위에 위치할 수 있다.Accordingly, the first molding part 41 is formed on the exposed upper surface of the printed circuit board 110 , on the second pad P12 , the exposed surface of the transistor package 20 and the protection control chip 10 , and the protection control chip ( 10) on all surfaces exposed to the outside, such as the exposed surfaces of the third pad P13 located on the upper surface of the printed circuit board 110, and other electrical and electronic devices (eg, Rvdd, Rv-, Cvdd, Rsens) mounted on the printed circuit board 110 . can be located

또한, 제1 몰딩부(42)에는 레이저 직접 조사 구조화 방식으로 형성된 신호 배선(L11-L16)이 위치할 수 있다. In addition, signal lines L11 - L16 formed by a laser direct irradiation structuring method may be positioned in the first molding part 42 .

제2 몰딩부(42)는 제1 몰딩부(42) 위에 위치하여 제1 몰딩부(42)에 노출된 신호 배선(L11-L15)을 덮어 보호하고, 배터리 보호 모듈(100)의 평탄화를 위한 것이다. The second molding part 42 is positioned on the first molding part 42 to cover and protect the signal wires L11 - L15 exposed to the first molding part 42 , and for flattening the battery protection module 100 . will be.

도 2에서는 복수 개의 신호 배선(L11-L16) 중에서, 한 예로서, 저항(Rv-)과 연결된 신호 배선(L13)과 방전 제어 단자(DOUT)와 연결된 신호 배선(L14)이 도시되어 있다.In FIG. 2 , a signal line L13 connected to a resistor Rv− and a signal line L14 connected to a discharge control terminal DOUT are illustrated among the plurality of signal lines L11 - L16 as an example.

도 2에 도시한 것처럼, 레이저 직접 조사 구조화 방식으로 제작된 각 신호 배선(L13, L14)은 제1 몰딩부(41)의 두께 방향으로 연장되어 있고 서로 이격되어 있는 제1 배선부(LP11)와 제2 배선부(LP12), 그리고 제1 배선부(LP11)와 제2 배선부(LP12) 사이에서 두께 방향과 교차하는 제1 몰딩부(41)의 평면 방향을 따라 연장되고 있는 제3 배선부(LP13)을 구비할 수 있다.As shown in FIG. 2 , each signal wiring L13 and L14 manufactured by the laser direct irradiation structuring method extends in the thickness direction of the first molding part 41 and includes a first wiring part LP11 spaced apart from each other and The second wiring part LP12 and the third wiring part extending along the plane direction of the first molding part 41 intersecting the thickness direction between the first wiring part LP11 and the second wiring part LP12 (LP13) may be provided.

제1 배선부(LP11)는 인쇄회로기판(110)의 상면에 위치한 해당 패드(P22)에 일측이 접해 있고 제3 배선부(LP13)의 일측에 타측이 연결되어 있을 수 있다.One side of the first wiring unit LP11 may be in contact with the corresponding pad P22 located on the upper surface of the printed circuit board 110 , and the other side may be connected to one side of the third wiring unit LP13 .

제2 배선부(LP12)는 보호 제어칩(10)의 상면에 위치한 해당 제3 패드(P23)에 일측이 접해 있고 제3 배선부(LP13)의 타측에 타측이 연결되어 있을 수 있다.One side of the second wiring unit LP12 may be in contact with the corresponding third pad P23 located on the upper surface of the protection control chip 10 , and the other side may be connected to the other side of the third wiring unit LP13 .

따라서, 제3 배선부(LP13)는 서로 이격되게 위치하고 있는 제1 배선부(LP11)와 제2 배선부(LP12)에 연결되어 제1 배선부(LP11)와 제2 배선부(LP12)를 전기적 및 물리적으로 연결하기 위한 것이다.Accordingly, the third wiring unit LP13 is connected to the first wiring unit LP11 and the second wiring unit LP12 positioned to be spaced apart from each other to electrically connect the first wiring unit LP11 and the second wiring unit LP12 to each other. and to physically connect them.

이로 인해, 보호 제어칩(10)의 해당 패드(P23)는 서로 연결되어 있는 제1 내지 제3 배선부(LP11-LP13)을 통해 인쇄회로기판(110)의 상면에 위치한 해당 패드(P23)와 전기적으로 연결될 수 있다. For this reason, the corresponding pad P23 of the protection control chip 10 is connected to the corresponding pad P23 located on the upper surface of the printed circuit board 110 through the first to third wiring parts LP11 to LP13 connected to each other. may be electrically connected.

따라서, 결과적으로 보호 제어칩(10)의 감시단자(V-)는 해당 패드(P23), 신호 배선(L13) 및 패드(P22)을 통해 인쇄회로기판(110)의 상면에 위치한 저항(RV-)과 연결될 수 있다.Therefore, as a result, the monitoring terminal (V-) of the protection control chip 10 is a resistor (RV-) located on the upper surface of the printed circuit board 110 through the corresponding pad (P23), the signal wire (L13), and the pad (P22) ) can be associated with

또한, 보호 제어칩(10)의 충전 제어 단자(COUT)는 해당 패드(P23), 신호 배선(L14), 해당 패드(P22), 신호선(L21) 및 해당 패드(P22)을 통해 트랜지스터 패키지(20)의 제2 트랜지스터(TR12)의 게이트(GT12)에 연결될 수 있다.In addition, the charge control terminal COUT of the protection control chip 10 is connected to the transistor package 20 through the corresponding pad P23, the signal wire L14, the corresponding pad P22, the signal line L21, and the corresponding pad P22. ) may be connected to the gate GT12 of the second transistor TR12.

이와 같이, 제1 몰딩부(41)에 위치하는 제1 내지 제2 배선부(LP11- LP13)은, 형성 위치 및 형성 길이를 제외하면, 레이저 직접 조사 구조화 방식으로 제조된 다른 신호 배선(L11, L12, L15)에도 동일하게 적용될 수 있다. As described above, the first to second wiring parts LP11 to LP13 positioned in the first molding part 41, except for the formation position and the formation length, are the other signal wirings L11 manufactured by the laser direct irradiation structuring method. The same can be applied to L12 and L15).

이와 같이, 레이저 직접 조사 구조화 방식을 이용하여 제1 몰딩부(41)에 위치하는 제1 내지 제3 배선부(LP11-LP13)를 제조하는 방법의 일 예는 다음과 같을 수 있다.As such, an example of a method of manufacturing the first to third wiring parts LP11 - LP13 positioned on the first molding part 41 using the laser direct irradiation structuring method may be as follows.

먼저, 인쇄회로기판(110)에 트랜지스터 패키지(20)와 보호 제어칩(10)을 위치시킨 후, 해당 위치에 몰딩 물질은 도포한 후 열처리 등을 통해 건조시켜 제1 몰딩부(41)를 형성한다.First, the transistor package 20 and the protection control chip 10 are placed on the printed circuit board 110 , and then a molding material is applied to the corresponding position and dried through heat treatment to form the first molding part 41 . do.

제1 몰딩부(41)의 형성을 위한 몰딩 물질은 초기에는 비도전성이었다가 특정 파장의 레이저가 조사되면 도전성으로 변하는 첨가물(이하, 이 첨가물을 'LDS 첨가물'이라 함)을 함유할 수 있다. 이때, LDS 첨가물은 예를 들어, 스피넬, 페로브스카이트 등의 구조를 가지는 금속화합물일 수 있다. 더욱 구체적으로, LDS 첨가물은 구리크롬스피넬(Copper chromite spinel)이 사용될 수 있다. LDS 첨가물이 0.1중량% 내지 5.0중량%의 비율로 배합될 수 있다.The molding material for forming the first molding part 41 may contain an additive (hereinafter, referred to as an 'LDS additive') that is non-conductive at first and changes to conductivity when a laser of a specific wavelength is irradiated. In this case, the LDS additive may be, for example, a metal compound having a structure such as spinel or perovskite. More specifically, as the LDS additive, copper chromite spinel may be used. The LDS additive may be blended in a ratio of 0.1 wt% to 5.0 wt%.

이와 같이, LDS 첨가물을 함유하고 있는 몰딩 물질을 이용하여 제1 몰딩부(41)이 완성되면, 제1 내지 제3 배선부(LP-LP13)를 형성하려는 제1 몰딩부(41)의 위치에 특정 파장의 레이저가 조사될 수 있다. As described above, when the first molding part 41 is completed using the molding material containing the LDS additive, the first to third wiring parts LP-LP13 are positioned at the positions of the first molding parts 41 to be formed. A laser of a specific wavelength may be irradiated.

제1 몰딩부(41)의 원하는 위치에 레이저가 조사되면, 조사된 레이저에 노출된 제1 몰딩부(41)의 해당 위치에 위치하여 조사되는 레이저에 노출되는 LDS 첨가물은, 이미 기술한 것처럼, 비도전성에서 도전성으로 그 특성이 변하게 된다. 구체적으로, 레이저에 노출된 LDS 첨가물의 금속핵이 노출되는 것으로 볼 수 있다.When the laser is irradiated to a desired position of the first molding part 41, the LDS additive positioned at the corresponding position of the first molding part 41 exposed to the irradiated laser and exposed to the irradiated laser, as described above, Its characteristics change from non-conductive to conductive. Specifically, it can be seen that the metal core of the LDS additive exposed to the laser is exposed.

이때, 조사되는 레이저의 파장, 파워 및 조사 시간 등은 LDS 첨가물과 제1 몰딩부(41)의 두께 방향을 따라 위치하는 배선부의 두께 방향으로의 길이에 따라 통상적으로 미리 정해질 수 있다.In this case, the wavelength, power, and irradiation time of the irradiated laser may be generally predetermined according to the length in the thickness direction of the LDS additive and the wiring part positioned along the thickness direction of the first molding part 41 .

따라서, 제1 몰딩부(41)의 조사되는 레이저는 위치에 따라 제1 몰딩부(41)의 두께 방향을 따라 조사될 수 있고, 평면 방향을 따라 조사될 수 있다. Accordingly, the laser beam irradiated from the first molding part 41 may be irradiated along the thickness direction of the first molding part 41 or may be irradiated along the plane direction depending on the position.

그런 다음, 도금 물질을 함유하고 있는 도금액이 담겨있는 도금조에 레이저가 조사된 제1 몰딩부(41)이 침지되면, 도전성으로 변한 LDS 첨가물을 시드(seed)로 하여 도금층이 제1 몰딩부(41)의 레이저 조사 부위에 성장하게 되어, 제1 내지 제3 배선부(L11-L13)가 형성될 수 있다.Then, when the first molding part 41 irradiated with a laser is immersed in the plating bath containing the plating solution containing the plating material, the plating layer is the first molding part 41 using the LDS additive changed to conductivity as a seed. ), so that the first to third wiring portions L11 to L13 may be formed.

이때, 도금액에 사용되는 금속 물질의 재질은 다양하게 선택될 수 있고, 예를 들어, 구리, 니켈, 납, 알루미늄, 은, 금 등이 될 수 있다. 이때, 도금층 성장을 위한 도금 방법은 전해도금법이나 무전해 도금법이 이용될 수 있다. In this case, the material of the metal material used in the plating solution may be variously selected, and for example, may be copper, nickel, lead, aluminum, silver, gold, or the like. In this case, as a plating method for growing the plating layer, an electroplating method or an electroless plating method may be used.

이때, 제1 몰딩부(41)뿐만 아니라 인쇄회로기판(110)도 도금액 속에 침지될 수 있고, 이런 경우, 인쇄회로기판(110)의 노출된 면(예, 후면)에는 마스크 등이 위치하여 노출된 인쇄회로기판(110)의 부분을 도금액으로부터 보호할 수 있다. At this time, not only the first molding part 41 but also the printed circuit board 110 may be immersed in the plating solution. It is possible to protect a portion of the printed circuit board 110 from the plating solution.

이러한 도금 과정의 시간과 횟수는 형성하고자 하는 제1 내지 제3 배선부의 형상 등에 따라 변할 수 있다. The time and frequency of the plating process may vary depending on the shape of the first to third wiring units to be formed.

이때, 제1 몰딩부(41)의 두께 방향으로 연장되어 있는 부분, 예를 들어, 제1 배선부(LP11)와 제2 배선부(LP12)는 레이저의 조사로 형성된 구멍 내에 금과 같은 도전성 물질이 모두 채워져 있는 막대 형태일 수 있지만, 이와 달리, 비아홀(via hole), 즉 구멍과 접해 있는 표면에만 도전성 물질이 도금되어 있는 구멍일 수 있다. In this case, the portion extending in the thickness direction of the first molding part 41 , for example, the first wiring part LP11 and the second wiring part LP12 is formed with a conductive material such as gold in a hole formed by laser irradiation. All of these may be in the form of a filled rod, but alternatively, it may be a via hole, that is, a hole in which a conductive material is plated only on a surface in contact with the hole.

반면, 제1 몰딩부(41)의 두께 방향으로 연장되어 있는 부분, 예를 들어, 제3 배선부(LP13)는 정해진 두께와 정해진 폭을 갖고 있는 막대 형태일 수 있다. On the other hand, the portion extending in the thickness direction of the first molding part 41 , for example, the third wiring part LP13 may have a bar shape having a predetermined thickness and a predetermined width.

이러한 제1 내지 제3 배선부(LP11-LP13)의 표면은 요철면일 수 있다.Surfaces of the first to third wiring units LP11 - LP13 may be uneven.

또한, 제1 몰딩부(41)의 두께 방향으로 연장되어 있는 제1 배선부(LP11)와 제2 배선부(LP12)는 도 2에 도시한 것처럼 폭이나 구멍의 지름이 상이하여, 위쪽에서 아래쪽으로 내려갈수록, 즉 레이저의 조사 위치가 멀어질수록 크기가 감소할 수 있다.In addition, as shown in FIG. 2 , the first wiring part LP11 and the second wiring part LP12 extending in the thickness direction of the first molding part 41 have different widths or hole diameters, so that from the top to the bottom. As it goes down, that is, as the irradiation position of the laser increases, the size may decrease.

그런 다음, 제1 내지 제3 배선부(LP11-LP13)를 구비한 제1 몰딩부(41)의 상면에 몰딩 물질을 도포한 후 열처리 등을 통해 건조시켜 외부로 노출된 배선부(LP13)를 보호하는 제2 몰딩부(42)를 형성하여 배터리 보호 모듈(100)을 완성할 수 있다. Then, a molding material is coated on the upper surface of the first molding part 41 having the first to third wiring parts LP11-LP13 and dried through heat treatment to remove the exposed wiring parts LP13 to the outside. The battery protection module 100 may be completed by forming the second molding part 42 to protect.

제2 몰딩부(42)를 위한 몰딩 물질은 제1 몰딩부(41)을 위한 몰딩 물질과 상이하여 LDS 첨가물을 함유하지 않을 수 있고, 예를 들어, EMC(epoxy molding compound)일 수 있다. The molding material for the second molding part 42 may be different from the molding material for the first molding part 41 and may not contain an LDS additive, and may be, for example, an epoxy molding compound (EMC).

이와 같이, 다른 전기전자 소자들 간의 전기적인 연결을 위해, 와이어(wire)를 이용하는 레이저 직접 조사 구조화 방식으로 형성된 신호 배선을 이용하므로, 신호 전달 시 발생하는 저항이 크게 감소하여, 배터리 보호 모듈(100)의 동작의 신뢰도가 향상될 수 있다.In this way, since a signal wiring formed by a laser direct irradiation structuring method using a wire is used for electrical connection between other electrical and electronic devices, resistance generated during signal transmission is greatly reduced, and the battery protection module 100 ), the reliability of the operation can be improved.

즉, 금(Au)으로 이루어진 와이어의 경우, 0.015~0.025mm 두께를 갖는 반면, 본 예에 따른 배선부의 폭은 0.05~1.5mm의 크기를 가질 수 있고, 와이어를 이용하는 경우에 비해 배선 저항이 큰 폭을 감소될 수 있다.That is, in the case of a wire made of gold (Au), it has a thickness of 0.015 to 0.025 mm, while the width of the wiring part according to this example may have a size of 0.05 to 1.5 mm, and the wiring resistance is large compared to the case of using a wire. The width can be reduced.

따라서, 높은 전류가 흐르는 배터리 보호 회로에서 배선 저항에 따른 신호 손실은 발열과 전력 손실의 문제를 야기하므로, 이러한 배선 저항의 감소는 배터리 보호 회로의 동작 신뢰성을 크게 향상시킬 수 있고, 수명 연장에도 많은 도움을 줄 수 있다.Therefore, in the battery protection circuit through which a high current flows, signal loss due to wiring resistance causes problems of heat generation and power loss. Therefore, such a reduction in wiring resistance can greatly improve the operational reliability of the battery protection circuit and extend the life of the battery protection circuit. can help

또한, 레이저 직접 조사 구조화 방식으로 전기전자 소자들 간의 연결을 위한 신호 배선을 형성하므로 연결되는 소자들 간의 직선 연결이 가능하여 배선 저항은 더욱 더 감소하므로, 레이저 직접 조사 구조화 방식으로 신호 배선이 형성되므로 와이어를 이용할 때보다 제작이 용이하고 배터리 보호 모듈(100)의 소형화가 가능할 수 있다. In addition, since the signal wiring for the connection between the electrical and electronic devices is formed by the laser direct irradiation structured method, a straight line connection between the connected elements is possible, and the wiring resistance is further reduced, so that the signal wiring is formed by the laser direct irradiation structured method. It is easier to manufacture than when using a wire, and the battery protection module 100 may be miniaturized.

다음, 도 3을 참고로 하여, 본 발명의 다른 실시예에 따른 배터리 보호 모듈(100a)을 설명한다. 도 3의 배터리 보호 모듈(100a)은 베이스 기판이 리드 프레임(lead frame)으로 이루어진 경우로서, 이러한 것을 제외하면 도 2와 동일한 구조를 가질 수 있다.Next, a battery protection module 100a according to another embodiment of the present invention will be described with reference to FIG. 3 . The battery protection module 100a of FIG. 3 is a case in which the base substrate is formed of a lead frame, and may have the same structure as that of FIG. 2 except for this.

따라서, 도 2와 비교하여, 동일한 구조를 갖는 구성요소에 대해서는 도 2와 같은 도면부호를 부여하고 그에 대한 상세한 설명은 생략한다.Accordingly, as compared with FIG. 2, components having the same structure are given the same reference numerals as in FIG. 2, and detailed description thereof is omitted.

도 3에 도시한 것처럼, 본 예의 배터리 보호 모듈(100)은 베이스 기판인 리드 프레임(110a), 리드 프레임(110a)에 순차적으로 위치하는 트랜지스터 패키지(20) 및 보호 제어칩(30), 리드 프레임(110a), 트랜지스터 패키지(20) 및 보호 제어칩(30)을 봉지하는 제1 몰딩부(41a) 및 제2 몰딩부(41a) 위에 위치하는 제2 몰딩부(42)를 구비할 수 있다.As shown in FIG. 3 , the battery protection module 100 of this example includes a lead frame 110a serving as a base substrate, a transistor package 20 and a protection control chip 30 sequentially positioned on the lead frame 110a, and a lead frame. 110a , a first molding part 41a sealing the transistor package 20 and the protection control chip 30 , and a second molding part 42 positioned on the second molding part 41a may be provided.

리드 프레임(110a)은 그 위치에 위치한 전기전자 소자[예, 트랜지스터 패키지(20) 및 보호 제어칩(10)]과의 연결을 위한 전선(lead) 역할과 버팀대 역할을 수행할 수 있으므로, 리드 프레임(110a)에는 별도의 패드나 신호선이 인쇄되어 있지 않을 수 있다.Since the lead frame 110a can serve as a lead and a support for connection with the electrical and electronic devices (eg, the transistor package 20 and the protection control chip 10 ) located there, the lead frame A separate pad or signal line may not be printed on 110a.

도 3에 도시한 것처럼, 제1 몰딩부(41a)는 트랜지스터 패키지(20)와 보호 제어칩(30)이 위치한 리드 프레임(110a)을 봉지할 수 있고, 제2 몰딩부(42)는 제1 몰딩부(41a) 위에 위치할 수 있다.As shown in FIG. 3 , the first molding part 41a may encapsulate the lead frame 110a in which the transistor package 20 and the protection control chip 30 are located, and the second molding part 42 may include the first It may be located on the molding part 41a.

도 2와 동일하게, 각 신호 배선(L11은 도 2와 동일한 방식으로 제조된 제1 배선부(LP11) 내지 제3 배선부(LP13)를 구비하고, 이때, 제1 내지 제3 배선부(LP11-LP13)는 제1 몰딩부(41a)에 위치할 수 있다.As in FIG. 2 , each signal line L11 includes a first wiring unit LP11 to a third wiring unit LP13 manufactured in the same manner as in FIG. 2 , and in this case, the first to third wiring units LP11 -LP13) may be located in the first molding part 41a.

이미 기술한 것처럼, 리드 프레임(110a)에는 별도의 패드를 구비하고 있지 않으므로, 리드 프레임(110a)과 연결되는 제1 배선부(LP11)의 해당 단부는 리드 프레임(110a)의 해당 부분과 바로 접하게 연결될 수 있다.As already described, since the lead frame 110a does not include a separate pad, the corresponding end of the first wiring unit LP11 connected to the lead frame 110a is in direct contact with the corresponding portion of the lead frame 110a. can be connected

이때, 제1 몰딩부(41a)는, 도 2와 달리, 베이스 기판인 리드 프레임(110a)의 노출된 상면뿐만 아니라 노출된 하면 및 측면에 모두 추가로 위치하여, 리드 프레임(110a)을 완전히 에워싸게 위치할 수 있다. At this time, unlike FIG. 2 , the first molding part 41a is additionally positioned on both the exposed upper surface as well as the exposed lower surface and side surfaces of the lead frame 110a, which is the base substrate, to completely surround the lead frame 110a. It can be located cheaply.

또한, 본 예의 배터리 보호 모듈(100a)은 도 2와 달리, 제1 몰딩부(41a), 좀 더 구체적으로는 리드 프레임(110a)의 하부 쪽에 위치하고 있는 제1 몰딩부(41a)에 위치하고, 리드 프레임(110a)의 하면과 접해 있는 방열부(50)을 추가로 구비할 수 있다.In addition, unlike FIG. 2 , the battery protection module 100a of this example is located in the first molding part 41a, more specifically, in the first molding part 41a located below the lead frame 110a, and the lead A heat dissipation unit 50 in contact with the lower surface of the frame 110a may be additionally provided.

방열부(50) 역시 레이저 직접 조사 구조화 방식을 통해 제조될 수 있다.The heat dissipation unit 50 may also be manufactured through a laser direct irradiation structuring method.

이러한 방열부(50)는 금속과 같은 도전성 물질로 이루어져 있는 리드 프레임(111a)과 접해 있고, 방열부(50) 역시 도전성을 갖고 있으므로, 리드 프레임(111a)에서 발생하는 열을 배터리 보호 모듈(100a) 외부로 배출하는 히트 싱크(heat sink) 역할을 수행할 수 있다.The heat dissipation unit 50 is in contact with the lead frame 111a made of a conductive material such as metal, and since the heat dissipation unit 50 also has conductivity, heat generated from the lead frame 111a is removed from the battery protection module 100a. ) can serve as a heat sink that discharges to the outside.

이러한 방열부(50)는 서로 이격되어 있는 복수 개의 제1 부분(51)과 복수 개의 제1 부분(51)의 연장 방향으로 따라 각 제1 부분(51)과 교차하여 복수 개의 제1 부분(51) 과 서로 연결되어 있는 제2 부분(52)을 구비할 수 있다.The heat dissipation part 50 intersects each of the first parts 51 in the extending direction of the plurality of first parts 51 and the plurality of first parts 51 spaced apart from each other to form a plurality of first parts 51 . ) and may have a second part 52 connected to each other.

따라서, 각 제1 부분(51)은 제1 몰딩부(41a)의 하면, 즉 제2 몰딩부(42)가 위치하는 상면의 반대편에 위치하는 표면에서 제1 몰딩부(41a) 두께 방향을 따라 연장되어 인접한 리드 프레임(110a)의 하면 해당 부분과 접해 있을 수 있다.Accordingly, each of the first portions 51 is formed along the thickness direction of the first molding portion 41a on the lower surface of the first molding portion 41a, that is, on the surface opposite to the upper surface on which the second molding portion 42 is located. The lower surface of the extended and adjacent lead frame 110a may be in contact with the corresponding portion.

제2 부분(52)은 두께 방향과 교차하는 제1 몰딩부(41a)의 평면 방향을 따라 연장하고 복수 개의 제1 부분(52)과 모두 연결되어 있을 수 있다.The second part 52 may extend along a plane direction of the first molding part 41a that intersects the thickness direction and may be connected to all of the plurality of first parts 52 .

따라서, 제2 부분(52)은 각 제1 부분(51)뿐만 아니라 서로 인접한 두 제1 부분(51) 사이에도 위치할 수 있어, 직사각형과 같은 사각형의 평면 형상을 가질 수 있다.Accordingly, the second portion 52 may be positioned not only between the first portions 51 but also between the two first portions 51 adjacent to each other, and thus may have a rectangular planar shape such as a rectangle.

이러한 배터리 보호 모듈(100a)의 제조 방법은 도 2를 참고로 하여 설명한 배터리 보호 모듈(100)과 유사할 수 있다.A method of manufacturing the battery protection module 100a may be similar to the battery protection module 100 described with reference to FIG. 2 .

즉, 리드 프레임(110a) 위에 트랜지스터 패키지(20)와 보호 제어칩(10)을 위치시킨 후, 리드 프레임(110a), 트랜지스터 패키지(20) 및 보호 제어칩(10)이 모두 봉지되게 LDS 첨가물을 함유한 몰딩 물질을 이용하여 제1 몰딩부(41a)를 형성할 수 있다.That is, after placing the transistor package 20 and the protection control chip 10 on the lead frame 110a, the LDS additive is applied so that the lead frame 110a, the transistor package 20 and the protection control chip 10 are all sealed. The first molding part 41a may be formed using the contained molding material.

그런 다음, 제1 몰딩부(41a)에서 제1 내지 제3 배선부(LP11-LP13)와 방열부(50)가 위치하는 부분에 원하는 형상으로 특정 파장의 레이저를 조사하여, 레이저에 노출된 LDS 첨가물의 금속핵을 노출시켜 레이저가 조사된 부분의 특성을 비도전성에서 도전성으로 변화시킨다.Then, the LDS exposed to the laser by irradiating a laser of a specific wavelength in a desired shape to the portion where the first to third wiring parts LP11-LP13 and the heat dissipation part 50 are located in the first molding part 41a By exposing the metal core of the additive, the property of the laser-irradiated portion is changed from non-conductive to conductive.

그런 다음, 제1 몰딩부(41a) 전체를 도금액이 담긴 도금조에 담가, 레이저가 조사된 제1 몰딩부(41)의 부분에 도금층을 성장시켜 제1 내지 제3 배선부(LP11-LP13) 및 방열부(50)를 형성시켜, 제1 내지 제3 배선부(LP11-LP13) 및 방열부(50)를 구비한 제1 몰딩부(41a)를 완성할 수 있다.Then, the entire first molding part 41a is immersed in a plating bath containing a plating solution, and a plating layer is grown on the portion of the first molding part 41 irradiated with a laser to form the first to third wiring parts LP11-LP13 and By forming the heat dissipation part 50 , the first molding part 41a including the first to third wiring parts LP11 - LP13 and the heat dissipation part 50 may be completed.

이미 기술한 것처럼, 몰딩부(41a, 401)의 두께 방향으로 형성된 구성요소(LP11, LP12, 51)은 레이저의 조사로 인해 형성된 구멍 내에 도전성 물질이 모두 채워진 막대 형태이거나 비아홀일 수 있고, 또한, 레이저의 조사 위치가 멀어질수록 해당 구성요소의 폭이나 구멍의 지름은 감소할 수 있다. As already described, the components (LP11, LP12, 51) formed in the thickness direction of the molding parts (41a, 401) may be in the form of rods or via holes in which conductive materials are all filled in the holes formed by laser irradiation, and also, As the irradiation position of the laser increases, the width of the corresponding component or the diameter of the hole may decrease.

그런 다음, 도 2에 도시한 것처럼, 제1 몰딩부(41a)의 상면에 제2 몰딩부(42)를 형성하여, 제1 몰딩부(41a)의 상면에 노출된 제3 배선부(LP13)를 보호하고 배터리 보호 모듈(100a)의 평탄화를 실현하는 제2 몰딩부(42)를 제조해, 배터리 보호 모듈(100a)을 완성할 수 있다.Thereafter, as shown in FIG. 2 , a second molding part 42 is formed on the upper surface of the first molding part 41a and the third wiring part LP13 exposed on the upper surface of the first molding part 41a. By manufacturing the second molding part 42 that protects the battery protection module 100a and realizes planarization of the battery protection module 100a, the battery protection module 100a can be completed.

이와 같이, 베이스 기판이 리드 프레임이 사용됨에 따라, 배터리 보호 모듈(100a)의 구조가 간단해지는 추가적인 효과가 발휘될 수 있다. 또한, 방열부(50)의 설계가 용이하여, 트랜지스터 패키지(20)에서 발생되는 열의 발산 효과가 향상되어 트랜지스터 패키지(20)의 수명이 연장되고 동작의 신뢰도가 향상될 수 있다. As such, as the lead frame is used as the base substrate, an additional effect of simplifying the structure of the battery protection module 100a may be exhibited. In addition, since the heat dissipation unit 50 is easy to design, the effect of dissipating heat generated from the transistor package 20 may be improved, so that the lifetime of the transistor package 20 may be extended and reliability of operation may be improved.

다음, 도 4를 참고하여, 본 발명의 또 다른 예에 따른 배터리 보호 모듈(100b)을 설명한다. 도 2와 비교할 때, 동일한 구조를 갖고 같은 기능을 수행하는 구성요소에 대해서는 도 2와 같은 도면부호를 부여하고 그에 대한 자세한 설명은 생략한다. Next, a battery protection module 100b according to another example of the present invention will be described with reference to FIG. 4 . Compared with FIG. 2 , components having the same structure and performing the same function are given the same reference numerals as in FIG. 2 , and detailed description thereof will be omitted.

도 2과 비교할 때, 본 예의 배터리 보호 모듈(100b)의 베이스 기판은 인쇄회로기판이 아닌 몰딩부(예, 제3 몰딩부)(401)로 이루어질 수 있다. 이때, 제3 몰딩부(401)는 LDS 첨가물을 함유한 몰딩 물질로 제조될 수 있다.Compared with FIG. 2 , the base substrate of the battery protection module 100b of this example may be formed of a molding part (eg, a third molding part) 401 rather than a printed circuit board. In this case, the third molding part 401 may be made of a molding material containing an LDS additive.

따라서, 본 예의 배터리 보호 모듈(100b)은 도 1에 도시한 배터리 보호 모듈(100)과 유사하게 순차적으로 위치한 트랜지스터 패키지(20)와 보호 제어칩(30), 트랜지스터 패키지(20)와 보호 제어칩(30)을 봉지하는 제1 몰딩부(41) 및 제1 몰딩부(41) 위에 위치하는 제2 몰딩부(42)를 구비할 수 있다.Accordingly, the battery protection module 100b of this example has a transistor package 20 and a protection control chip 30 , a transistor package 20 and a protection control chip sequentially positioned similarly to the battery protection module 100 shown in FIG. 1 . A first molding part 41 sealing the 30 may be provided and a second molding part 42 positioned on the first molding part 41 .

이때, 제1 몰딩부(41)는 해당 신호 배선의 제1 내지 제3 배선부(LP11-LP13)를 구비할 수 있다.In this case, the first molding part 41 may include the first to third wiring parts LP11 - LP13 of the corresponding signal wiring.

하지만, 도 2와 달리, 본 예의 배터리 보호 모듈(100b)은 베이스 기판으로 기능하여 트랜지스터 패키지(20)가 위치하는 제3 몰딩부(401)가 제1 몰딩부(41) 하면에서 제1 몰딩부(41)와 접하게 추가적으로 위치할 수 있다.However, unlike FIG. 2 , the battery protection module 100b of this example functions as a base substrate, so that the third molding part 401 in which the transistor package 20 is located is formed on the lower surface of the first molding part 41 . It may be additionally located in contact with (41).

제3 몰딩부(401)는 제1 몰딩부(41)와 동일한 물질인 몰딩 물질로 이루어질 수 있다.The third molding part 401 may be formed of a molding material that is the same material as that of the first molding part 41 .

이러한 제3 몰딩부(401) 내에는 그 위치 위치한 트랜지스터 패키지(20)와 보호 제어칩(10)과의 신호 연결, 제3 몰딩부(401) 위에 위치하는 전기전자 소자들 사이의 신호 연결, 그리고 트랜지스터 패키지(20)와 보호 제어칩(10) 각각과 제3 몰딩부(401) 위에 위치하는 전기전자 소자들 사이의 신호 연결을 위해 패드부(LP41, LP42)와 신호선부(LP43)를 구비할 수 있다.Signal connection between the transistor package 20 and the protection control chip 10 positioned in the third molding part 401, signal connection between electrical and electronic devices positioned on the third molding part 401, and Pad parts LP41 and LP42 and signal line parts LP43 are provided for signal connection between the transistor package 20 and the protection control chip 10 , respectively, and the electrical and electronic devices positioned on the third molding part 401 . can

따라서, 도 4에 도시한 것처럼, 제3 몰딩부(401)는 제3 몰딩부(401)의 하부, 구체적으로는 하면에 위치하는 복수의 하부 패드부(LP41)), 제3 몰딩부(401)의 상부, 구체적으로는 상면에 위치하는 복수의 상부 패드부(LP42) 및 서로 대면하고 있는 하부 패드부(LP41)와 상부 패드부(LP42)를 서로 연결하는 복수 개의 신호선부(LP43) 및 제1 부분(51)과 제2 부분(V52)을 구비한 방열부(50)를 구비할 수 있다.Accordingly, as shown in FIG. 4 , the third molding part 401 includes a plurality of lower pad parts LP41) and a third molding part 401 positioned below the third molding part 401, specifically, on the lower surface of the third molding part 401 . ) above, specifically, a plurality of upper pad parts LP42 positioned on the upper surface, and a plurality of signal line parts LP43 and first connecting the lower pad parts LP41 and LP42 facing each other. A heat dissipation unit 50 having a first portion 51 and a second portion V52 may be provided.

각 하부 패드부(LP41)와 각 상부 패드부(LP42)는 제3 몰딩부(401)의 평면 방향을 따라 연장될 수 있고, 각 신호선부(LP43)는 제3 몰딩부(401)의 두께 방향으로 따라 연장될 수 있다. Each of the lower pad parts LP41 and each of the upper pad parts LP42 may extend along a plane direction of the third molding part 401 , and each signal line part LP43 may extend in a thickness direction of the third molding part 401 . can be extended accordingly.

상부 패드부(LP41)의 일부는 도 4에 도시한 것처럼 제1 몰딩부(41)에 위치하는 제1 배선부(LP11)와 물리적으로 연결될 수 있고, 상부 패드부(LP42)의 일부는 제3 몰딩부(401) 상면에 위치한 트랜지스터 패키지(20)의 단자와 직접 연결될 수 있다. 이때, 트랜지스터 패키지(30)의 단자와 직접 연결된 상부 패드부(LP42)의 일부는 방열부(50)와 바로 연결되어 열 방출을 위한 히트 싱크 역할을 수행할 수 있다. A part of the upper pad part LP41 may be physically connected to the first wiring part LP11 positioned on the first molding part 41 as shown in FIG. 4 , and a part of the upper pad part LP42 may be connected to the third It may be directly connected to the terminal of the transistor package 20 located on the upper surface of the molding part 401 . In this case, a portion of the upper pad part LP42 directly connected to the terminal of the transistor package 30 may be directly connected to the heat dissipation part 50 to serve as a heat sink for heat dissipation.

또한, 도 4에 도시한 것처럼, 제1 몰딩부(41)와 제3 몰딩부(401)를 두께 방향으로 순차적으로 관통하는 제4 배선부(LP14)를 추가로 구비할 수 있다.In addition, as shown in FIG. 4 , a fourth wiring part LP14 that sequentially passes through the first molding part 41 and the third molding part 401 in the thickness direction may be additionally provided.

이러한 제4 배선부(LP14)의 일부(LP142)는 제1 몰딩부(41)에 위치하여 제4 배선부(LP14)의 일측은 제2 몰딩부(42)에 위치한 제3 배선부(LP13)와 바로 연결될 수 있고, 제4 배선부(LP14)의 나머지 부분(LP141)은 제3 몰딩부(401)에 위치하여 제4 배선부(LP14)의 타측은 제3 몰딩부(401)의 하부에 위치한 하부 패드부(LP41)와 바로 연결될 수 있다. A portion LP142 of the fourth wiring unit LP14 is located in the first molding unit 41 , and one side of the fourth wiring unit LP14 is located in the second molding unit 42 , and the third wiring unit LP13 is located in the second molding unit 42 . can be directly connected to, and the remaining part LP141 of the fourth wiring part LP14 is located in the third molding part 401 , and the other side of the fourth wiring part LP14 is located below the third molding part 401 . It may be directly connected to the positioned lower pad part LP41.

제1 몰딩부(41)나 제3 몰딩부(401)를 사이에 두고 두께 방향으로 서로 반대편에서 마주 보고 있는 두 개의 부분(LP13, LP42)은 저항이나 커패시터 역할을 수행할 수 있어, 몰딩부(41, 401) 내에 함몰된 임베디드(embedded) 저항이나 커패시터를 구현할 수 있다. The two parts LP13 and LP42 facing each other in the thickness direction with the first molding part 41 or the third molding part 401 interposed therebetween may serve as resistors or capacitors, so that the molding part ( 41, 401) can be implemented with embedded resistors or capacitors.

이러한 배터리 보호 모듈(100b)을 제조하기 위해서는 먼저, 성형틀에 LDS 첨가물이 함유된 몰딩 물질을 주입한 후 건조시켜 제3 몰딩부(401)를 형성한다.In order to manufacture such a battery protection module 100b, first, a molding material containing an LDS additive is injected into a molding die, and then dried to form a third molding part 401 .

그런 다음, 하부 패드부(LP41), 상부 패드부(LP42), 신호선부(LP42) 및 배선부(LP14)의 일부(LP141)가 위치할 제3 몰딩부(401)의 해당 위치에 특정 주파수의 레이저를 조사하여 해당 위치의 성질은 비도전성에서 도전성으로 변화시킨다. Then, the lower pad part LP41, the upper pad part LP42, the signal line part LP42, and the part LP141 of the wiring part LP14 are located at the corresponding positions of the third molding part 401 at a specific frequency. By irradiating the laser, the property of the location is changed from non-conductive to conductive.

그런 다음, 레이저가 조사된 제3 몰딩부(401)를 도금액이 담긴 도금조에 침지시켜 해당 부분(LP41, LP42, LP42 및 LP141)을 구비한 제3 몰딩부(401)를 완성할 수 있다.Then, by immersing the third molding part 401 irradiated with a laser in a plating bath containing a plating solution, the third molding part 401 having the corresponding parts LP41 , LP42 , LP42 and LP141 may be completed.

그런 다음, 제3 몰딩부(401) 위에 트랜지스터 패키지(20)와 보호 제어칩(10)을 순차적으로 적충한 후, 이미 기술한 것과 동일하게 LDS 첨가물이 함유된 몰딩 물질을 이용하여 제1 몰딩부(41)를 형성한다.Then, after sequentially stacking the transistor package 20 and the protection control chip 10 on the third molding part 401, the first molding part using the molding material containing the LDS additive in the same manner as described above. (41) is formed.

그런 다음, 제1 몰딩부(41)의 해당 위치에 특정 주파수의 레이저를 조사한 후 도금액에 침지시켜 제1 내지 제3 배선부(LP11-LP13) 및 제4 배선부(LP14)의 나머지 부분(LP142)을 구비한 제1 몰딩부(41)를 제조할 수 있다.Then, after irradiating a laser of a specific frequency to the corresponding position of the first molding part 41 and immersing it in a plating solution, the remaining parts LP142 of the first to third wiring parts LP11-LP13 and the fourth wiring part LP14 ) having a first molding part 41 can be manufactured.

이때, 제1 몰딩부(41)만 도금액에 침지될 수 있고, 제1 몰딩부(41)와 제3 몰딩부(401) 모두가 도금액에 침지될 수 있다.In this case, only the first molding part 41 may be immersed in the plating solution, and both the first molding part 41 and the third molding part 401 may be immersed in the plating solution.

본 예에서도, 몰딩부(41, 401)의 두께 방향을 따라 연장되어 있는 구성요소(LP11, LP12, 51, LP43)는 막대 형태이거나 비아홀일 수 있다.Also in this example, the components LP11 , LP12 , 51 , and LP43 extending along the thickness direction of the molding parts 41 and 401 may be in the form of rods or via holes.

또한, 레이저의 조사 위치가 멀어질수록 해당 구성요소의 폭이나 구멍의 지름은 감소할 수 있다. In addition, as the irradiation position of the laser increases, the width of the corresponding component or the diameter of the hole may decrease.

마지막으로, 제1 몰딩부(41) 위에 제2 몰딩부(42)를 형성하여, 배터리 보호 모듈(100b)을 완성할 수 있다.Finally, by forming the second molding part 42 on the first molding part 41 , the battery protection module 100b may be completed.

이와 같이, 베이스 기판이 몰딩 물질로 이루어진 몰딩부로 이루어짐에 따라 배터리 보호 모듈(100b)의 제조 비용이 추가로 절감될 수 있다. In this way, as the base substrate is formed of a molding part made of a molding material, the manufacturing cost of the battery protection module 100b may be further reduced.

또한, 저항과 커패시터와 같은 별도의 소자를 이용하는 대신, 제1 몰딩부(41)와 제3 몰딩부(401) 속에 위치한 패드부, 신호선부 및 배선부를 이용하여 임베디드 저항과 커패시터와 같은 소자의 구현이 가능하므로, 배터리 보호 모듈(100b)의 제조 비용은 더욱 절감되고, 설계의 여유도 또한 증가할 수 있다. In addition, instead of using separate elements such as resistors and capacitors, the pad part, signal line part, and wiring part located in the first molding part 41 and the third molding part 401 are used to implement elements such as embedded resistors and capacitors. Since this is possible, the manufacturing cost of the battery protection module 100b may be further reduced, and the margin of design may also be increased.

이상, 본 발명의 패키지 모듈의 실시예들에 대해 설명하였다. 본 발명은 상술한 실시예 및 첨부한 도면에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자의 관점에서 다양한 수정 및 변형이 가능할 것이다. 따라서 본 발명의 범위는 본 명세서의 청구범위뿐만 아니라 이 청구범위와 균등한 것들에 의해 정해져야 한다.In the above, embodiments of the package module of the present invention have been described. The present invention is not limited to the above-described embodiments and the accompanying drawings, and various modifications and variations will be possible from the point of view of those of ordinary skill in the art to which the present invention pertains. Accordingly, the scope of the present invention should be defined not only by the claims of the present specification, but also by those claims and their equivalents.

100, 100a, 100b: 패키지 모듈
110, 100a, 100b: 베이스 기판
10: 보호 제어칩 20: 트랜지스터 패키지
41: 제1 몰딩부 42: 제2 몰딩부
401: 제3 몰딩부 L11-L16: 신호 배선
LP11-LP14: 배선부 LP41, LP42: 패드부
LP43: 신호선부 P11: 제1 패드
P12: 제2 패드 P13: 제3 패드100, 100a, 100b: package module
110, 100a, 100b: base substrate
10: protection control chip 20: transistor package
41: first molding part 42: second molding part
401: third molding part L11-L16: signal wiring
LP11-LP14: wiring part LP41, LP42: pad part
LP43: signal line part P11: first pad
P12: second pad P13: third pad

Claims (16)

베이스 기판;
상기 베이스 기판에 위치하는 적어도 하나의 패키지;
상기 베이스 기판의 상면에 위치하고 상기 적어도 하나의 패키지를 봉지하는 제1 몰딩부;
상기 제1 몰딩부 위에 위치하는 제2 몰딩부; 및
상기 제1 몰딩부 내에 위치하고, 도전성 물질로 이루어져 있어 상기 적어도 하나의 패키지와 상기 베이스 기판 사이의 전기적인 연결을 실시하는 복수 개의 배선부
를 포함하는 패키지 모듈.base substrate;
at least one package positioned on the base substrate;
a first molding part positioned on the upper surface of the base substrate and sealing the at least one package;
a second molding part positioned on the first molding part; and
A plurality of wiring parts located in the first molding part and made of a conductive material to electrically connect the at least one package and the base substrate
A package module containing . 제1 항에 있어서,
상기 복수 개의 배선부는 상기 제1 몰딩부의 두께 방향을 따라 연장되어 있고 서로 이격되어 있는 제1 배선부와 제2 배선부; 및
상기 제1 배선부와 상기 제2 배선부의 사이에 위치하고, 상기 두께 방향과 교차하는 상기 제1 몰딩부의 평면 방향을 따라 연장하여 상기 제1 배선부와 상기 제2 배선부를 연결하는 제3 배선부
를 포함하는 패키지 모듈.According to claim 1,
The plurality of wiring units may include a first wiring unit and a second wiring unit extending along a thickness direction of the first molding unit and spaced apart from each other; and
A third wiring part positioned between the first wiring part and the second wiring part and extending in a plane direction of the first molding part intersecting the thickness direction to connect the first wiring part and the second wiring part
A package module containing . 제2 항에 있어서,
상기 제1 배선부와 상기 제2 배선부는 각각 상기 도전성 물질로 채워져 있는 막대 형태이거나 비아홀인 패키지 모듈.3. The method of claim 2,
The first wiring part and the second wiring part are each filled with the conductive material in the form of a rod or a via hole. 제2 항에 있어서,
상기 제1 배선부의 일측은 상기 베이스 기판에 연결되어 있고, 상기 제2 배선부의 일측은 상기 적어도 하나의 패키지에 연결되어 있으며,
상기 제3 배선부의 양측은 상기 제1 배선부와 상기 제2 배선부의 타측에 각각 연결되어 있는 패키지 모듈.3. The method of claim 2,
One side of the first wiring unit is connected to the base substrate, and one side of the second wiring unit is connected to the at least one package,
Both sides of the third wiring unit are respectively connected to the other side of the first wiring unit and the second wiring unit. 제1 항에 있어서,
상기 제1 몰딩부는 레이저가 조사되면 도전성으로 변하는 첨가물을 함유하고 있는 패키지 모듈.According to claim 1,
The package module containing an additive that changes in conductivity when the first molding part is irradiated with a laser. 제5 항에 있어서,
상기 제2 몰딩부는 상기 제1 몰딩부와 다른 몰딩 물질로 이루어져 있는 패키지 모듈.6. The method of claim 5,
and the second molding part is made of a different molding material from the first molding part. 제1 항에 있어서,
상기 베이스 기판은 인쇄회로기판인 패키지 모듈.According to claim 1,
The base board is a printed circuit board package module. 제1 항에 있어서,
상기 베이스 기판은 리드 프레임인 패키지 모듈.According to claim 1,
The base substrate is a lead frame package module. 제8 항에 있어서,
상기 제1 몰딩부는 상기 리드 프레임의 후면에도 추가로 위치하여 상기 리드 프레임을 추가로 봉지하는 패키지 모듈.9. The method of claim 8,
The first molding part is additionally located on the rear surface of the lead frame to further encapsulate the lead frame. 제9 항에 있어서,
상기 제1 몰딩부는,
상기 제1 몰딩부의 두께 방향을 따라 연장되어 상기 리드 프레임의 후면과 접해 있고, 도전성 물질을 함유하는 제1 부분 및 상기 제1 부분과 교차하는 상기 제1 몰딩부의 평면 방향을 따라 연장되고, 도전성 물질을 함유하는 제2 부분을 구비하는 방열부
를 더 포함하는 패키지 모듈.10. The method of claim 9,
The first molding part,
A first portion extending along a thickness direction of the first molding portion and in contact with a rear surface of the lead frame, a first portion containing a conductive material and a first portion intersecting the first portion extending along a plane direction of the conductive material A heat dissipation unit having a second portion containing
A package module further comprising a. 제1 항에 있어서,
상기 베이스 기판은 상기 제1 몰딩부의 하면에 위치하는 제3 몰딩부인 패키지 모듈.According to claim 1,
The base substrate is a package module that is a third molding part located on a lower surface of the first molding part. 제11 항에 있어서,
상기 제3 몰딩부는,
하면에 위치하고 제3 몰딩부의 평면 방향을 따라 연장하는 복수 개의 하면 패드부;
상면에 위치하고 상기 평면 방향을 따라 연장하는 복수 개의 상면 패드부; 및
상기 평면 방향과 교차하는 상기 제3 몰딩부의 두께 방향을 따라 연장되어 상기 하면 패드부 중 하나와 상기 상면 패드부 중 하나 사이에 위치하고, 상기 하면 패드부 중 하나와 상기 상면 패드부 중 하나를 연결하는 적어도 하나의 신호선부
를 포함하는 패키지 모듈.12. The method of claim 11,
The third molding part,
a plurality of lower surface pad parts located on the lower surface and extending in a plane direction of the third molding part;
a plurality of upper surface pad parts positioned on the upper surface and extending along the plane direction; and
extending along a thickness direction of the third molding part intersecting the plane direction, positioned between one of the lower pad parts and one of the upper pad parts, and connecting one of the lower pad parts and one of the upper pad parts at least one signal line
A package module containing . 제12 항에 있어서,
상기 제3 몰딩부는,
상기 제3 몰딩부의 두께 방향을 따라 연장되어 상기 제1 몰딩부의 후면과 접해 있고, 도전성 물질을 함유하는 제1 부분 및 상기 제1 부분과 교차하는 상기 제3 몰딩부의 평면 방향을 따라 연장되고, 도전성 물질을 함유하는 제2 부분을 구비하는 방열부
를 더 포함하는 패키지 모듈.13. The method of claim 12,
The third molding part,
The third molding part extends along the thickness direction and is in contact with the rear surface of the first molding part , and extends along the plane direction of the first part containing a conductive material and the third molding part intersecting the first part, A heat sink having a second portion containing a material
A package module further comprising a. 제11 항에 있어서,
상기 제1 몰딩부의 두께 방향을 따라 연장되어 있고, 상기 제1 몰딩부 내에 위치하는 제1 부분과 상기 제3 몰딩부의 두께 방향을 따라 연장되어 있고, 상기 제3 몰딩부 내에 위치하며, 상기 제1 부분과 연결되어 있는 제2 부분을 구비하는 배선부를 더 포함하는 패키지 모듈.12. The method of claim 11,
It extends along the thickness direction of the first molding part, extends along the thickness direction of the first part and the third molding part located in the first molding part, is located in the third molding part, and the first The package module further comprising a wiring part having a second part connected to the part. 제11 항에 있어서,
상기 제3 몰딩부는 레이저가 조사되면 도전성으로 변하는 첨가물을 함유하고 있는 패키지 모듈.12. The method of claim 11,
The third molding part is a package module containing an additive that changes conductivity when irradiated with a laser. 제1 항에 있어서,
상기 적어도 하나의 패키지 모듈은 상기 베이스 기판의 상면에 위치하는 트랜지스터 패키지 및 상기 트랜지스터 패키지 위에 위치하는 보호 제어칩을 포함하고,
상기 패키지 모듈은 배터리 보호 모듈인 패키지 모듈. According to claim 1,
The at least one package module includes a transistor package positioned on an upper surface of the base substrate and a protection control chip positioned on the transistor package,
The package module is a battery protection module.
KR1020200175649A 2020-12-15 2020-12-15 Battery protection module KR102534448B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200175649A KR102534448B1 (en) 2020-12-15 2020-12-15 Battery protection module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200175649A KR102534448B1 (en) 2020-12-15 2020-12-15 Battery protection module

Publications (2)

Publication Number Publication Date
KR20220085511A true KR20220085511A (en) 2022-06-22
KR102534448B1 KR102534448B1 (en) 2023-05-19

Family

ID=82216442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200175649A KR102534448B1 (en) 2020-12-15 2020-12-15 Battery protection module

Country Status (1)

Country Link
KR (1) KR102534448B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024041390A1 (en) * 2022-08-24 2024-02-29 达尔科技股份有限公司 Electronic assembly package member and manufacturing method therefor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101070840B1 (en) * 2010-06-22 2011-10-06 주식회사 아이티엠반도체 Structure for packaging of battery protection circuits
KR20130129712A (en) * 2012-05-21 2013-11-29 페어차일드코리아반도체 주식회사 Semiconductor package and methods of fabricating the same
KR101740242B1 (en) 2015-07-09 2017-05-26 공주대학교 산학협력단 Protection circuit module for high voltage level battery pack and energy storage system using the same
KR101811945B1 (en) * 2016-03-28 2017-12-22 앰코 테크놀로지 코리아 주식회사 Semiconductor Package and Method for Manufacturing The Same
US20190115287A1 (en) * 2017-10-12 2019-04-18 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices, corresponding device and circuit
WO2020038554A1 (en) * 2018-08-20 2020-02-27 Huawei Technologies Co., Ltd. Forming a semiconductor device with heat conduction layers formed by laser direct structuring

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101070840B1 (en) * 2010-06-22 2011-10-06 주식회사 아이티엠반도체 Structure for packaging of battery protection circuits
KR20130129712A (en) * 2012-05-21 2013-11-29 페어차일드코리아반도체 주식회사 Semiconductor package and methods of fabricating the same
KR101740242B1 (en) 2015-07-09 2017-05-26 공주대학교 산학협력단 Protection circuit module for high voltage level battery pack and energy storage system using the same
KR101811945B1 (en) * 2016-03-28 2017-12-22 앰코 테크놀로지 코리아 주식회사 Semiconductor Package and Method for Manufacturing The Same
US20190115287A1 (en) * 2017-10-12 2019-04-18 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices, corresponding device and circuit
WO2020038554A1 (en) * 2018-08-20 2020-02-27 Huawei Technologies Co., Ltd. Forming a semiconductor device with heat conduction layers formed by laser direct structuring

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024041390A1 (en) * 2022-08-24 2024-02-29 达尔科技股份有限公司 Electronic assembly package member and manufacturing method therefor

Also Published As

Publication number Publication date
KR102534448B1 (en) 2023-05-19

Similar Documents

Publication Publication Date Title
US10468344B2 (en) Method of manufacturing semiconductor devices and corresponding product
US11895930B2 (en) Current sensor package with continuous insulation
US6610923B1 (en) Multi-chip module utilizing leadframe
US11611193B2 (en) Low inductance laser driver packaging using lead-frame and thin dielectric layer mask pad definition
US20080119065A1 (en) Circuit device
KR920001691A (en) Zero Power IC Module
US20150062854A1 (en) Electronic component module and method of manufacturing the same
CN101971332A (en) Semiconductor die package including embedded flip chip
US8274797B2 (en) Electronic component
JP4775676B2 (en) Battery protection device
KR20220085511A (en) Package module
CN105280624A (en) Electric device module and method of manufacturing the same
US20240055329A1 (en) Semiconductor device
JP2005142189A (en) Semiconductor device
US6654218B1 (en) Protection circuit module for rechargeable battery and method of making the same
CN212113705U (en) Power semiconductor module
JP4829956B2 (en) Semiconductor device
CN101937886A (en) Thin chip package structure and method
CN112992874B (en) Manufacturing method of packaging structure and packaging structure
CN112997407B (en) Low inductance laser driver package defined using lead frame and thin dielectric layer mask pads
JP4471926B2 (en) Semiconductor device
JP2011108973A (en) Semiconductor package, semiconductor device, and method of manufacturing the same
JP3966628B2 (en) Semiconductor electronic component and manufacturing method thereof
KR970002136B1 (en) Semiconductor package
KR101574145B1 (en) Semiconductor device

Legal Events

Date Code Title Description
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant