KR20220083912A - 발광 표시 장치 및 복수의 발광 표시 장치를 포함하는 대형 표시 장치 - Google Patents

발광 표시 장치 및 복수의 발광 표시 장치를 포함하는 대형 표시 장치 Download PDF

Info

Publication number
KR20220083912A
KR20220083912A KR1020200173392A KR20200173392A KR20220083912A KR 20220083912 A KR20220083912 A KR 20220083912A KR 1020200173392 A KR1020200173392 A KR 1020200173392A KR 20200173392 A KR20200173392 A KR 20200173392A KR 20220083912 A KR20220083912 A KR 20220083912A
Authority
KR
South Korea
Prior art keywords
scan signal
pixel circuit
signal line
light emitting
circuit unit
Prior art date
Application number
KR1020200173392A
Other languages
English (en)
Inventor
표기현
구본용
김지선
김형석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200173392A priority Critical patent/KR20220083912A/ko
Priority to US17/526,483 priority patent/US11551612B2/en
Priority to CN202111505257.9A priority patent/CN114694523A/zh
Publication of KR20220083912A publication Critical patent/KR20220083912A/ko

Links

Images

Classifications

    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H01L27/3223—
    • H01L27/3262—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

실시예들에 따르면, 발광 표시 장치는 제1 화소 회로부; 상기 제1 화소 회로부의 일측에 위치하며, 제1 방향으로 연장되어 있으며, 스캔 신호를 전달하는 제1 스캔 신호선; 최외곽에 위치하는 제2 화소 회로부; 및 상기 제2 화소 회로부의 최외측에 위치하며, 상기 제1 방향으로 연장되어 있는 제1 더미 배선을 포함하며, 상기 최외곽 더미 배선의 폭은 상기 제1 스캔 신호선의 폭보다 좁다.

Description

발광 표시 장치 및 복수의 발광 표시 장치를 포함하는 대형 표시 장치{LIGHT EMITTING DISPLAY DEVICE AND LARGE DISPLAY DEVICE HAVING LIGHT EMITTING DISPLAY DEVICES}
본 개시는 발광 표시 장치 및 복수의 발광 표시 장치를 포함하는 대형 표시 장치에 관한 것으로서, 보다 구체적으로 부착하여 대형 표시 장치를 형성할 수 있는 발광 표시 장치 및 그 대형 표시 장치에 관한 것이다.
표시 장치는 화면을 표시하는 장치로서, 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Diode Display, OLED), 양자점 디스플레이(Quantum Dot Display) 등이 있다. 이러한 표시 장치는 휴대 전화, 네비게이션, 디지털 사진기, 전자 북, 휴대용 게임기, 또는 각종 단말기 등과 같이 다양한 전자 기기들에 사용되고 있다.
유기 발광 표시 장치를 포함하는 발광 표시 장치는 자발광(self-luminance) 특성을 가지며, 액정 표시 장치와 달리 별도의 광원을 필요로 하지 않으므로 두께와 무게를 줄일 수 있다. 또한, 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 빠른 응답 속도 등의 고품위 특성을 가진다.
실시예들은 부착하여 대형 표시 장치를 형성하더라도 화소 간의 간격이 일정할 수 있도록 하는 발광 표시 장치 및 그 대형 표시 장치를 제공하기 위한 것이다.
실시예에 따른 발광 표시 장치는 제1 화소 회로부; 상기 제1 화소 회로부의 일측에 위치하며, 제1 방향으로 연장되어 있으며, 스캔 신호를 전달하는 제1 스캔 신호선; 최외곽에 위치하는 제2 화소 회로부; 및 상기 제2 화소 회로부의 최외측에 위치하며, 상기 제1 방향으로 연장되어 있는 제1 더미 배선을 포함하며, 상기 최외곽 더미 배선의 폭은 상기 제1 스캔 신호선의 폭보다 좁다.
상기 발광 표시 장치는 복수의 서브 영역을 포함하고, 각 서브 영역은 상기 스캔 신호가 상기 제1 방향을 따라서 전달되는 스캔 신호 인가 영역, 및 상기 제1 더미 배선을 포함하는 더미 배선이 형성되어 있는 더미 영역을 포함할 수 있다.
상기 더미 배선은 트랜지스터를 턴 오프시킬 수 있는 오프 전압이 인가될 수 있다.
상기 더미 배선은 제2 더미 배선을 더 포함하며, 상기 제2 더미 배선은 상기 제1 더미 배선보다 폭이 넓을 수 있다.
상기 제2 더미 배선은 상기 제2 화소 회로부의 일측으로 상기 제1 더미 배선이 위치하지 않는 측에 위치할 수 있다.
상기 제1 화소 회로부와 상기 제2 화소 회로부의 사이에 위치하는 제3 화소 회로부를 더 포함하며, 상기 제2 더미 배선은 상기 제3 화소 회로부의 일측에 위치할 수 있다.
상기 제1 방향에 수직하는 방향으로 연장되어 있으며, 상기 스캔 신호를 전달하는 제2 스캔 신호선을 더 포함하며, 상기 제2 스캔 신호선은 상기 제1 스캔 신호선과 전기적으로 연결될 수 있다.
상기 서브 영역은 총 3개의 서브 영역을 포함하며, 각 서브 영역마다 상기 제1 스캔 신호선이 하나씩 형성되고, 상기 제2 스캔 신호선은 상기 3개의 서브 영역에 대하여 하나로 형성되며, 상기 제2 스캔 신호선은 상기 각 서브 영역마다 상기 제1 스캔 신호선과 전기적으로 연결되며, 상기 제2 스캔 신호선과 전기적으로 연결되어 있는 상기 제1 스캔 신호선은 동일한 타이밍의 스캔 신호를 전달할 수 있다.
상기 제2 스캔 신호선은 상기 제1 화소 회로부에 포함되어 있는 박막 트랜지스터의 게이트 전극 및 상기 제2 화소 회로부에 포함되어 있는 박막 트랜지스터의 게이트 전극과 전기적으로 연결될 수 있다.
상기 제1 화소 회로부 및 상기 제2 화소 회로부 각각은 발광 다이오드로 전달할 출력 전류를 생성하여 출력하는 구동 트랜지스터; 상기 구동 트랜지스터의 게이트 전극으로 데이터 전압을 전달하는 입력 트랜지스터; 상기 구동 트랜지스터의 상기 게이트 전극과 일측 단자가 연결되어 있는 유지 커패시터; 및 상기 구동 트랜지스터에서 상기 출력 전류를 출력하는 단자를 초기화시키는 초기화 트랜지스터를 포함할 수 있다.
실시예에 따른 대형 표시 장치는 복수의 발광 표시 패널을 부착하여 형성된 대형 표시 장치에서, 상기 복수의 발광 표시 패널 중 적어도 하나의 발광 표시 패널은 제1 화소 회로부; 상기 제1 화소 회로부의 일측에 위치하며, 제1 방향으로 연장되어 있는 제1 스캔 신호선; 최외곽에 위치하는 제2 화소 회로부; 및 상기 제2 화소 회로부의 최외측에 위치하며, 상기 제1 방향으로 연장되어 있는 최외곽 더미 배선을 포함하며, 상기 최외곽 더미 배선의 폭은 상기 스캔 신호선의 폭보다 좁다.
상기 발광 표시 패널은 복수의 서브 영역을 포함하고, 각 서브 영역은 상기 스캔 신호가 상기 제1 방향을 따라서 전달되는 스캔 신호 인가 영역, 및 상기 최외곽 더미 배선을 포함하는 더미 배선이 형성되어 있는 더미 영역을 포함할 수 있다.
상기 더미 배선은 트랜지스터를 턴 오프시킬 수 있는 오프 전압이 인가될 수 있다.
상기 더미 배선은 제2 더미 배선을 더 포함하며, 상기 제2 더미 배선은 상기 제1 더미 배선보다 폭이 넓을 수 있다.
상기 제2 더미 배선은 상기 제2 화소 회로부의 일측으로 상기 제1 더미 배선이 위치하지 않는 측에 위치할 수 있다.
상기 제1 화소 회로부와 상기 제2 화소 회로부의 사이에 위치하는 제3 화소 회로부를 더 포함하며, 상기 제2 더미 배선은 상기 제3 화소 회로부의 일측에 위치할 수 있다.
상기 제1 방향에 수직하는 방향으로 연장되어 있으며, 상기 스캔 신호를 전달하는 제2 스캔 신호선을 더 포함하며, 상기 제2 스캔 신호선은 상기 제1 스캔 신호선과 전기적으로 연결될 수 있다.
상기 서브 영역은 총 3개의 서브 영역을 포함하며, 각 서브 영역마다 상기 제1 스캔 신호선이 하나씩 형성되고, 상기 제2 스캔 신호선은 상기 3개의 서브 영역에 대하여 하나로 형성되며, 상기 제2 스캔 신호선은 상기 각 서브 영역마다 상기 제1 스캔 신호선과 전기적으로 연결되며, 상기 제2 스캔 신호선과 전기적으로 연결되어 있는 상기 제1 스캔 신호선은 동일한 타이밍의 스캔 신호를 전달할 수 있다.
상기 제2 스캔 신호선은 상기 제1 화소 회로부에 포함되어 있는 박막 트랜지스터의 게이트 전극 및 상기 제2 화소 회로부에 포함되어 있는 박막 트랜지스터의 게이트 전극과 전기적으로 연결될 수 있다.
실시예에 따른 발광 표시 장치는 제1 화소 회로부; 상기 제1 화소 회로부의 양측에 위치하며, 제1 방향으로 연장되어 있으며, 스캔 신호를 전달하는 한 쌍의 제1 스캔 신호선; 최외곽에 위치하는 제2 화소 회로부; 및 상기 제2 화소 회로부의 내측으로 상기 제1 스캔 신호선에 대응하는 위치에 형성되어 있는 더미 배선을 포함하며, 상기 제2 화소 회로부의 외측으로 상기 제1 스캔 신호선에 대응하는 위치에는 배선이 형성되어 있지 않다.
실시예들에 따르면, 단위 발광 표시 장치에서 최외곽 화소 또는 배선과 기판의 에지간의 간격을 50㎛이상으로 형성하여 레이져 절단 등 대형 표시 장치를 형성할 때 필요한 공차나 마진을 고려하더라도 완성된 대형 표시 장치의 화소 간격이 일치하도록 할 수 있으며, 대형 표시 장치에서도 표시 품질이 향상될 수 있다.
실시예들에 따르면, 최외곽 영역의 폭을 확보하기 위하여 배선 폭을 줄이는 경우 줄이는 배선을 더미 배선으로 사용하거나 로드에 문제가 없는 오프 전압(Voff)을 인가하여 배선 폭이 감소되더라도 표시 품질이 저하되지 않는다.
도 1은 일 실시예에 따른 발광 표시 장치의 개략적 배치도이다.
도 2는 일 실시예에 의한 발광 표시 장치의 화소의 회로도이다.
도 3은 일 실시예에 의한 발광 표시 장치의 스캔 신호 인가 영역에 위치하는 화소를 도시한 평면도이다.
도 4 및 도 5는 도 3의 IV-IV 및 V-V선을 따라 나타낸 발광 표시 장치의 단면도이다.
도 6은 일 실시예에 의한 발광 표시 장치의 좌측 최외곽에 위치하는 화소를 도시한 평면도이다.
도 7은 일 실시예에 의한 발광 표시 장치의 전압 인가 영역에 위치하는 화소를 도시한 평면도이다.
도 8은 일 실시예에 의한 발광 표시 장치의 우측 최외곽에 위치하는 화소를 도시한 평면도이다.
도 9는 일 실시예에 의한 발광 표시 장치의 개략도이다.
도 10은 일 실시예에 의한 대형 표시 장치의 개략도이다.
도 11은 또 다른 실시예에 의한 발광 표시 장치의 스캔 신호 인가 영역에 위치하는 화소를 도시한 평면도이다.
도 12는 또 다른 실시예에 의한 발광 표시 장치의 좌측 최외곽에 위치하는 화소를 도시한 평면도이다.
도 13은 또 다른 실시예에 의한 발광 표시 장치의 화소의 회로도이다.
도 14는 또 다른 실시예에 의한 발광 표시 장치의 일부를 도시한 평면도이다.
도 15는 일 실시예에 의한 발광 표시 장치를 전체적으로 도시한 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
또한, 명세서 전체에서, "연결된다"라고 할 때, 이는 둘 이상의 구성요소가 직접적으로 연결되는 경우만을 의미하는 것이 아니고, 둘 이상의 구성요소가 다른 구성요소를 통하여 간접적으로 연결되는 경우, 물리적으로 연결되는 경우나 전기적으로 연결되는 경우, 뿐만 아니라, 위치나 기능에 따라 상이한 명칭들로 지칭되었으나 실질적으로 일체인 각 부분이 서로 연결되는 것을 포함할 수 있다.
이하에서는 도면을 통하여 발광 표시 장치의 실시예를 중심으로 구체적으로 살펴본다.
먼저, 도 1을 통하여 하나의 단위 발광 표시 장치의 개략적인 구조를 살펴본다.
도 1은 일 실시예에 따른 발광 표시 장치의 개략적 배치도이다.
도 1의 실시예에 따른 하나의 단위 발광 표시 장치(10)는 복수의 발광 다이오드(EDa, EDb, EDc)가 형성되어 있는 표시 영역과 표시 영역의 상측에 위치하며, 구동칩(20, 30)이 위치하고 있는 구동 영역을 포함한다.
표시 영역은 적색, 녹색, 청색과 같은 삼원색을 각각 표시할 수 있는 발광 다이오드(EDa, EDb, EDc)를 포함하는 한 그룹의 발광 다이오드(EDa, EDb, EDc)가 복수개 형성되어 있다. 도 1의 실시예에 따른 한 그룹의 발광 다이오드(EDa, EDb, EDc)는 x축 방향으로 길게 형성되어 있는 각 발광 다이오드가 x축 방향으로 나란히 배열된 구조를 가진다. 하지만, 한 그룹의 발광 다이오드(EDa, EDb, EDc)에 속하는 발광 다이오드의 개수 및 배열은 도 1과 달리 다양할 수 있다.
도 1의 실시예에 따른 하나의 단위 발광 표시 장치(10)는 3개의 서브 영역으로 구분되어 있으며, 각 서브 영역은 점선으로 구분되어 도시되어 있다. 또한, 각 서브 영역은 복수의 발광 다이오드(EDa, EDb, EDc)가 형성되어 있는 표시 영역과 표시 영역의 상측에 위치하며, 구동칩(20, 30)이 위치하고 있는 구동 영역을 포함한다. 도 1의 실시예에 따른 하나의 단위 발광 표시 장치(10)는 구동 영역이 상측에만 위치하고, 좌측, 우측, 및 하측에는 위치하지 않는다. 그 결과 좌측, 우측 및 하측에 다른 단위 발광 표시 장치(10)가 부착되어 대형 표시 장치를 형성(도 10 참고)할 수 있다. 즉, 단위 발광 표시 장치에 위치하는 구동 영역은 표시 영역의 일측에만 위치할 수 있다.
하나의 서브 영역은 하나의 데이터 구동부(20)와 하나의 스캔 구동부(30)에 대응하는 영역이며, 하나의 데이터 구동부(20)에서 인가되는 데이터 전압에 의하여 발광하는 한 그룹의 발광 다이오드(EDa, EDb, EDc)로 구성된 영역일 수 있다.
여기서 데이터 구동부(20)는 복수의 데이터선(도 2, 도 3 참고)에 데이터 전압을 인가하는 구동부로, 칩 형태로 기판 위에 실장되어 형성될 수 있다. 도 1에서는 도시하고 있지 않지만, 데이터 구동부(20)는 x축 방향으로 연장되어 있는 데이터선과 전기적으로 연결되어 각 데이터선에 데이터 전압을 인가한다.
한편, 스캔 구동부(30)는 스캔 신호선(151)에 스캔 신호를 인가하는 구동부로, 칩 형태로 기판 위에 실잘되어 형성될 수 있다. 도 1에서는 스캔 신호선(151)의 연결 구조를 상세하게 도시하고 있다. 즉, 스캔 신호선(151)은 크게 연결 스캔 신호선(151v; 이하 제1 스캔 신호선이라고도 함)과 주 스캔 신호선(151h; 이하 제2 스캔 신호선이라고도 함)을 포함하며, 주 스캔 신호선(151h)은 y축 방향으로 연장되어 있으며, 연결 스캔 신호선(151v)은 주로 x축 방향으로 연장되어 있다. 연결 스캔 신호선(151v)은 스캔 구동부(30)와 전기적으로 연결되어 스캔 신호를 인가 받는다. 실시예에 따라서는 연결 스캔 신호선(151v)과 스캔 구동부(30)를 연결하기 위하여 추가 연결 부재를 형성할 수도 있다.
주 스캔 신호선(151h)과 연결 스캔 신호선(151v)은 오프닝(151o)을 통하여 전기적으로 연결되어 있다. 그 결과 스캔 구동부(30)에서 출력된 스캔 신호가 먼저 연결 스캔 신호선(151v)으로 전달되며, 오프닝(151o)을 통하여 주 스캔 신호선(151h)까지 전달된다. 여기서, 연결 스캔 신호선(151v)은 하나의 서브 영역에만 형성되어 인접하는 서브 영역으로 연장되지 않는다. 이에 반하여 주 스캔 신호선(151h)은 인접하는 서브 영역에 까지 연장되어 3개의 서브 영역에 걸쳐 연속적으로 형성된다. 하나의 서브 영역에서는 연결 스캔 신호선(151v) 하나와 주 스캔 신호선(151h) 하나가 오프닝(151o) 하나를 통하여 전기적으로 연결되어 있다. 하지만, 3 개의 서브 영역을 포함하는 단위 발광 표시 장치(10) 전체에서는 하나의 주 스캔 신호선(151h)이 세 개의 연결 스캔 신호선(151v)과 각각 하나씩의 오프닝(151o)을 통하여 전기적으로 연결되어 있다. 그 결과 하나의 주 스캔 신호선(151h)은 총 3개의 스캔 신호를 인가 받는데, 모두 동일한 타이밍을 가지는 스캔 신호가 인가된다. 즉, 도 1에서는 첫번쩨 스캔 신호선(G#1)으로 표시된 스캔 신호선(151)은 주 스캔 신호선(151h) 중 하나와 연결 스캔 신호선(151v) 중 각 서브 영역별로 한 개씩 총 3개로 구성되어 있다. 동일한 번호의 스캔 신호선(151)은 서로 전기적으로 연결되어 동일한 스캔 신호가 인가된다.
일반적인 표시 장치의 경우에는, 본 실시예와 달리, 데이터 구동부 및 스캔 구동부가 표시 영역의 서로 다른 측면에 위치하여 주 스캔 신호선(151h)과 수직한 방향을 가지며 스캔 구동부와 연결시키는 연결 스캔 신호선(151v)을 형성할 필요가 없다. 하지만, 본 실시예에서는 구동 영역이 표시 영역의 일측에만 위치하고 있어, 도 3 등을 참고할 때, 데이터선에 평행하게 형성되는 연결 스캔 신호선(151v)을 이용하여 스캔 신호를 데이터선에 수직하게 형성되는 주 스캔 신호선(151h)에 전달하는 구조를 가진다.
한편, 단위 발광 표시 장치(10)는 연결 스캔 신호선(151v)에 평행하여 x축 방향으로 연장되어 있는 배선(152, 153; 이하에서는 더미 배선이라고 함)을 더 포함한다. 더미 배선(152, 153)에는 일정한 레벨을 가지는 전압으로, 스캔 신호 중 트랜지스터가 턴 오프를 유지하도록 하는 전압(이하 오프 전압(Voff)이라고 함)이 인가될 수 있다. 또한, 실시예에 따라서는 더미 배선(152, 153)에는 아무런 전압이 인가되지 않아 플로팅 되거나, 별도의 다른 전압이 인가될 수도 있다.
도 1에서 도시하고 있는 바와 같이, 더미 배선(152, 153)은 주 스캔 신호선(151h)과 전기적으로 연결되지 않는다. 그 결과 더미 배선(152, 153)과 중첩하는 오프닝(151o)도 형성되어 있지 않다.
더미 배선(152, 153)은 두 종류의 배선을 포함하며, 연결 스캔 신호선(151v)의 선 폭보다 좁은 선 폭을 가지는 제1 더미 배선(152; 이하 최외곽 더미 배선이라고도 함)과 연결 스캔 신호선(151v)의 선 폭과 동일한 선 폭을 가지는 제2 더미 배선(153)을 포함한다. 여기서, 제1 더미 배선(152)은 단위 발광 표시 장치(10)의 가장 외측에 위치하는 더미 배선으로 하나의 단위 발광 표시 장치(10)를 기준으로 양측에 각각 한 개씩, 총 2개만 포함되어 있다. 그 외의 나머지 더미 배선은 모두 제2 더미 배선(153)으로 형성되어 있다. 그러므로 서브 영역의 경계에서는 제1 더미 배선(152)은 포함되지 않으며, 제2 더미 배선만 형성되어 있다. 제1 더미 배선(152)의 폭이 제2 더미 배선(153)이나 연결 스캔 신호선(151v)보다 좁게 형성하는 것은 대형 표시 장치(도 10 참고)를 형성하기 위하여 복수개의 발광 표시 장치(10)를 부착하게 된다. 이 때, 부착을 위하여 하나의 발광 표시 장치(10)로 형성시 레이져 절단 등의 공정이 수행되며, 레이져 절단 후 부착하였을 때에도 발광 다이오드(EDa, EDb, EDc)간의 간격이 일정할 수 있도록 하기 위하여 공차나 마진을 맞추기 위하여 폭을 좁게 형성한 것일 수 있다. 그 결과 대형 표시 장치를 완성하면 발광 다이오드(EDa, EDb, EDc)의 간격이 일정할 수 있어 대형 표시 장치의 표시 품질이 향상될 수 있다.
도 1에서는 제2 더미 배선(153)이 많이 형성되어 있는 것을 확인할 수 있으며, 제2 더미 배선(153)의 개수는 다양할 수 있다. 제2 더미 배선(153)은 필요한 연결 스캔 신호선(151v)을 형성하고, 남은 배선 중 두 개의 제1 더미 배선(152)을 제외한 나머지일 수 있다.
도 1에서 확대한 부분 및 후술하는 도 3, 6, 7, 및 8을 참고하면, 한 그룹의 발광 다이오드(EDa, EDb, EDc)의 양측에는 x축 방향으로 연장되는 배선(이하 연결 배선이라고 함)이 형성되는데, 이 배선을 연결 스캔 신호선(151v)으로 사용하거나 더미 배선(152, 153)으로 사용할 수 있다. 특히, 최외곽에 위치하는 발광 다이오드(EDa, EDb, EDc)에 대해서는 최 외곽측에는 제1 더미 배선(152)으로 형성하고, 나머지 하나는 제2 더미 배선(153)으로 형성한다.
만약 도 1에서 도시하고 있는 바와 같이 960x540의 해상도를 표시하는 경우에는 한 그룹의 발광 다이오드(EDa, EDb, EDc)가 960x540개 필요하고, 주 스캔 신호선(151h)은 540개, 데이터선은 960x3개가 필요하다. 여기서, 주 스캔 신호선(151h)에 스캔 신호를 인가하기 위하여 도 1의 실시예에서는 연결 배선 중 일부를 연결 스캔 신호선(151v)으로 사용하고 나머지는 더미 배선(152, 153)으로 형성하고 있다. 연결 배선은 한 그룹의 발광 다이오드(EDa, EDb, EDc)의 양측에 x축 방향으로 각각 1개씩 형성되므로, 한 그룹의 발광 다이오드(EDa, EDb, EDc)가 y축 방향으로 배열된 개수의 두 배의 개수만큼 형성된다. 즉, 연결 배선의 수는 총 960x2이다. 이 중 540의 연결 배선만을 사용하여 주 스캔 신호선(151h)에 스캔 신호를 인가할 수 있지만, 도 1의 실시예에서는 총 3개의 서브 영역으로 구분하면서 540x3개의 연결 배선을 연결 스캔 신호선(151v)으로 사용하면서 각 주 스캔 신호선(151h)에 동일한 3개의 스캔 신호를 인가하는 구조로 형성하고 있다. 연결 스캔 신호선(151v)의 개수는 주 스캔 신호선(151h)의 1배 이상이면 충분하고, 실시예에 따라서는 2배, 3배, 4배 등 다양할 수 있다.
이렇게 연결 스캔 신호선(151v)의 개수가 정해지면 총 연결 배선의 수에서 뺀 나머지 수가 더미 배선(152, 153)의 수이다. 도 1의 실시예에서는 총 300개의 연결 배선이 더미 배선(152, 153)으로 사용되며, 이 중 2개가 제1 더미 배선(152)이며, 나머지 298개는 제2 더미 배선(153)이다. 본 실시예에서는 연결 배선이 한 그룹의 발광 다이오드(EDa, EDb, EDc)의 양측에 형성되어 있지만, 실시예에 따라서는 한 그룹의 발광 다이오드(EDa, EDb, EDc)의 일측에만 형성될 수도 있다.
이하에서는 하나의 서브 영역 중 한 그룹의 발광 다이오드(EDa, EDb, EDc)의 양측에 위치하는 연결 배선이 연결 스캔 신호선(151v)으로 사용되는 영역을 스캔 신호 인가 영역(또는 중앙 영역이라고도 함)이라고 하며, 더미 배선(152, 153)으로 사용되는 영역을 더미 영역(또는 사이드 영역이라고도 함)이라 한다. 여기서, 스캔 신호 인가 영역(중앙 영역)은 연결 스캔 신호선(151v)을 통하여 x축 방향으로 스캔 신호가 전달되는 영역이다.
이하에서는 도 2를 참고하여 발광 표시 장치(10)에 형성되는 복수의 화소의 회로 구조를 살펴본다.
도 2는 일 실시예에 의한 발광 표시 장치의 화소의 회로도이다.
도 2에서는 한 그룹의 발광 다이오드(EDa, EDb, EDc)를 포함하는 세 화소의 회로도를 도시하고 있다.
도 2에 도시된 바와 같이, 복수의 화소는 제1 화소(PXa), 제2 화소(PXb) 및 제3 화소(PXc)를 포함할 수 있다. 제1 화소(PXa), 제2 화소(PXb) 및 제3 화소(PXc) 각각은 복수의 트랜지스터(T1, T2, T3), 유지 커패시터(Cst), 및 발광 소자인 발광 다이오드(EDa, EDb, EDc)를 포함한다. 여기서, 하나의 화소(PXa, Pxb, PXc)는 발광 다이오드(EDa, EDb, EDc)와 화소 회로부로 구분될 수 있으며, 화소 회로부는 도 2에서 복수의 트랜지스터(T1, T2, T3) 및 유지 커패시터(Cst)를 포함할 수 있다.
복수의 트랜지스터(T1, T2, T3)는 하나의 구동 트랜지스터(T1; 제1 트랜지스터라고도 함)와 두 개의 스위칭 트랜지스터(T2, T3)로 형성되며, 두 개의 스위칭 트랜지스터는 입력 트랜지스터(T2; 제2 트랜지스터라고도 함)와 초기화 트랜지스터(T3; 제3 트랜지스터라고도 함)로 구분된다. 각 트랜지스터(T1, T2, T3)는 게이트 전극, 제1 전극 및 제2 전극을 각각 포함하며, 반도체층을 포함하여 게이트 전극의 전압에 따라서 반도체층으로 전류가 흐르거나 차단된다. 여기서, 제1 전극과 제2 전극은 각 트랜지스터(T1, T2, T3)에 인가되는 전압에 따라서 두 전극 중 하나가 소스 전극이고 다른 하나가 드레인 전극일 수 있다.
구동 트랜지스터(T1)의 게이트 전극은 유지 커패시터(Cst)의 일단과 연결되어 있으며, 입력 트랜지스터(T2)의 제2 전극(출력측 전극)과도 연결되어 있다. 또한, 구동 트랜지스터(T1)의 제1 전극은 구동 전압(QVDD)을 전달하는 구동 전압선(172)과 연결되어 있고, 구동 트랜지스터(T1)의 제2 전극은 발광 다이오드(EDa, EDb, EDc)의 애노드, 유지 커패시터(Cst)의 타단, 및 제3 트랜지스터(T3)의 제1 전극과 연결되어 있다. 구동 트랜지스터(T1)는 입력 트랜지스터(T2)의 스위칭 동작에 따라 데이터 전압(DVa, DVb, DVc)을 게이트 전극으로 전달받으며, 게이트 전극의 전압에 따라 발광 다이오드(EDa, EDb, EDc)에 구동 전류를 공급할 수 있다. 이 때, 유지 커패시터(Cst)는 구동 트랜지스터(T1)의 게이트 전극의 전압을 저장하고 유지한다.
입력 트랜지스터(T2)의 게이트 전극은 스캔 신호(SC)를 전달하는 스캔 신호선(151)과 연결되어 있다. 여기서 입력 트랜지스터(T2)의 게이트 전극과 직접 연결되는 스캔 신호선(151)은 도 1의 주 스캔 신호선(151h)일 수 있다. 입력 트랜지스터(T2)의 제1 전극은 데이터 전압(DVa, DVb, DVc)을 전달하는 데이터선(171a, 171b, 171c)과 연결되어 있고, 입력 트랜지스터(T2)의 제2 전극은 유지 커패시터(Cst)의 일단 및 구동 트랜지스터(T1)의 게이트 전극과 연결되어 있다. 복수의 데이터선(171a, 171b, 171c)은 서로 다른 데이터 전압(DVa, DVb, DVc)을 각각 전달하며, 각 화소(PXa, PXb, PXc)의 입력 트랜지스터(T2)는 서로 다른 데이터선에 연결되어 있다. 각 화소(PXa, PXb, PXc)의 입력 트랜지스터(T2)의 게이트 전극은 동일한 스캔 신호선(151)에 연결되어 동일한 타이밍의 스캔 신호(SC)를 입력받을 수 있다. 동일한 타이밍의 스캔 신호(SC)에 의하여 각 화소(PXa, PXb, PXc)의 입력 트랜지스터(T2)는 동시에 턴 온되어도, 서로 다른 데이터 전압(DVa, DVb, DVc)이 각 화소(PXa, PXb, PXc)의 구동 트랜지스터(T1)의 게이트 전극 및 유지 커패시터(Cst)의 일단으로 전달된다.
초기화 트랜지스터(T3)의 게이트 전극은 스캔 신호(SC)를 전달하는 스캔 신호선(151)과 연결되어 있다. 여기서 초기화 트랜지스터(T3)의 게이트 전극과 직접 연결되는 스캔 신호선(151)은 도 1의 주 스캔 신호선(151h)일 수 있다. 초기화 트랜지스터(T3)의 제1 전극은 유지 커패시터(Cst)의 타단, 구동 트랜지스터(T1)의 제2 전극, 및 발광 다이오드(EDa, EDb, EDc)의 애노드와 연결되어 있고, 초기화 트랜지스터(T3)의 제2 전극은 초기화 전압(VINT)을 전달하는 초기화 전압선(173)과 연결되어 있다. 그 결과, 초기화 트랜지스터(T3)는 구동 트랜지스터(T1)의 제2 전극(출력 전류를 출력하는 단자)을 초기화 시키며, 발광 다이오드(EDa, EDb, EDc)의 애노드 및 유지 커패시터(Cst)의 타단을 초기화 시킨다.
실시예에 따라서, 초기화 전압선(173)은 초기화 전압(VINT)을 인가하기 전에 발광 다이오드(EDa, EDb, EDc)의 애노드의 전압을 감지하는 동작을 수행하여 감지 배선으로의 역할을 수행할 수도 있다. 감지 동작을 통하여 애노드의 전압이 타겟 전압으로 유지되고 있는지 확인할 수 있다. 감지 동작과 초기화 전압(VINT)을 전달하는 초기화 동작은 시간적으로 구분되어 진행될 수 있으며, 감지 동작이 수행된 후 초기화 동작이 수행될 수 있다.
초기화 트랜지스터(T3)는 스캔 신호(SC)에 따라 입력 트랜지스터(T2)와 함께 턴 온되어, 초기화 전압(VINT)을 발광 다이오드(EDa, EDb, EDc)의 애노드 및 유지 커패시터(Cst)의 타단에 전달하여 유지 커패시터(Cst)의 타단 및 발광 다이오드(EDa, EDb, EDc)의 애노드의 전압을 초기화시킨다.
유지 커패시터(Cst)의 일단은 구동 트랜지스터(T1)의 게이트 전극 및 입력 트랜지스터(T2)의 제2 전극과 연결되어 있고, 타단은 초기화 트랜지스터(T3)의 제1 전극 및 발광 다이오드(EDa, EDb, EDc)의 애노드와 연결되어 있다. 도 2에서는 유지 커패시터(Cst)의 일단 및 타단에 도면 부호를 도시하고 있으며, 이는 도 3에서 어느 부분이 유지 커패시터(Cst)에 대응하는지 명확하게 나타내기 위하여 도시한 것이다. 간략하게 살펴보면, 유지 커패시터(Cst)의 일단은 구동 트랜지스터(T1)의 게이트 전극(155a, 155b, 155c)과 동일하며, 유지 커패시터(Cst)의 타단은 하부 유지 전극(125a, 125b, 125c)과 상부 유지 전극(175a, 175b, 175c)에 위치한다. 도 4를 참고하면, 유지 커패시터(Cst)의 단면 구조는, 제일 아래에는 하부 유지 전극(125a, 125b, 125c)이 위치하고, 그 위에 절연되어 구동 트랜지스터(T1)의 게이트 전극(155a, 155b, 155c)이 위치하며, 그 위에 절연되어 상부 유지 전극(175a, 175b, 175c)이 위치한다. 이들 세 층의 사이에 위치하는 절연막(120, 140, 160)은 유전층으로 역할하며, 하부 유지 전극(125a, 125b, 125c)과 상부 유지 전극(175a, 175b, 175c)은 전기적으로 서로 연결되어 있다.
발광 다이오드(EDa, EDb, EDc)의 캐소드는 공통 전압(QVSS)을 전달받으며, 발광 다이오드(EDa, EDb, EDc)는 구동 트랜지스터(T1)의 출력 전류에 따라 빛을 방출하여 계조를 표시한다.
실시예에 따라서는, 발광 다이오드(EDa, EDb, EDc)의 애노드 및 캐소드에 연결되어 있는 추가 커패시터를 더 포함할 수도 있다. 추가 커패시터는 발광 다이오드(EDa, EDb, EDc)의 양단 전압이 일정하게 유지될 수 있도록 하여 발광 다이오드(EDa, EDb, EDc)가 일정한 휘도를 표시할 수 있도록 한다.
이하에서는 도 2와 같은 회로를 가지는 화소의 동작에 대하여 간단하게 살펴본다.
도 2에서는 각 트랜지스터(T1, T2, T3)가 N형 트랜지스터인 실시예이며, 하이 레벨의 전압이 게이트 전극으로 인가되면 턴 온되는 특징을 가진다. 하지만, 실시예에 따라서는 각 트랜지스터(T1, T2, T3)가 P형 트랜지스터 일 수 있다.
발광 구간이 종료하면서 한 프레임이 시작된다. 그 후, 하이 레벨의 스캔 신호(SC)가 공급되어 입력 트랜지스터(T2) 및 초기화 트랜지스터(T3)가 턴 온된다.
입력 트랜지스터(T2)가 턴 온 되면서 기입 동작이 수행된다. 즉, 턴 온된 입력 트랜지스터(T2)를 통해 데이터선으로부터의 데이터 전압(DVa, DVb, DVc)이 구동 트랜지스터(T1)의 게이트 전극 및 유지 커패시터(Cst)의 일단으로 입력되고 저장된다.
한편, 초기화 트랜지스터(T3)가 턴 온 되면서 초기화 동작이 수행될 수 있다. 즉, 유지 커패시터(Cst)의 타단, 구동 트랜지스터(T1)의 제2 전극 및 발광 다이오드(EDa, EDb, EDc)의 애노드의 전압이 초기화 전압선(173)으로부터 전달된 초기화 전압(VINT)으로 변경되도록 하여 초기화를 수행한다.
유지 커패시터(Cst)의 양단에는 각각 데이터 전압(DVa, DVb, DVc)과 초기화 전압(VINT)이 인가된다. 초기화 트랜지스터(T3)가 턴 온되어 있는 상태에서는 구동 트랜지스터(T1)에서 출력 전류가 생성되더라도 초기화 트랜지스터(T3) 및 초기화 전압선(173)을 통하여 외부로 출력될 수 있어 발광 다이오드(EDa, EDb, EDc)로 입력되지 않을 수 있다. 또한, 실시예에 따라서는 하이 레벨의 스캔 신호(SC)가 공급되는 기입 구간 동안 구동 전압(QVDD)을 로우 레벨의 전압으로 인가하거나, 공통 전압(QVSS)을 하이 레벨의 전압으로 인가하여 발광 다이오드(EDa, EDb, EDc)에 전류가 흐르지 않도록 할 수 있다.
그 후, 스캔 신호(SC)가 로우 레벨로 변경되면, 정상적인 하이 레벨의 구동 전압(QVDD) 및 로우 레벨의 공통 전압(QVSS)이 화소로 인가되고 있으므로, 유지 커패시터(Cst)에 저장된 구동 트랜지스터(T1)의 게이트 전압에 의하여 구동 트랜지스터(T1)가 출력 전류를 생성하고 출력 전류가 발광 다이오드(EDa, EDb, EDc)로 흘러 발광하는 발광 구간이 진행된다.
도 2와 같은 회로 구조를 가지는 화소 중 화소 회로부의 구체적인 구조를 발광 표시 장치(10) 내의 위치에 따라 도 3 내지 도 8을 통하여 구체적으로 살펴본다.
도 3 내지 도 8에서는 복수의 트랜지스터(T1, T2, T3) 및 유지 커패시터(Cst)를 포함하는 화소 회로부의 구조를 도시하고 있으며, 발광 다이오드(EDa, EDb, EDc)의 애노드부터는 도시하고 있지 않다.
한 그룹의 발광 다이오드(EDa, EDb, EDc)는 도 1에서 도시하고 있는 바와 같이 x축 방향으로 나란히 배열된 구조를 가지며, 각 화소 회로부는 y축 방향으로 형성되어 있다. 도 3을 참고하면, 제1 화소(PXa)에 속하는 제1 화소 회로부가 제일 위에 위치하고, 제2 화소(PXb)에 속하는 제2 화소 회로부는 그 아래에 위치하며, 제3 화소(PXc)에 속하는 제3 화소 회로부가 제일 아래에 위치한다. 이하에서는 제1 내지 제3 화소 회로부를 묶어서 한 그룹의 화소 회로부라 한다.
도 3 내지 도 5는 발광 표시 장치(10)의 스캔 신호 인가 영역(중앙 영역)에 위치하는 화소의 화소 회로부의 구조를 도시하고 있으며, 도 6 내지 도 8은 더미 영역(사이드 영역)에 위치하는 화소의 화소 회로부의 구조를 도시하고 있다.
먼저, 도 3 내지 도 5를 통하여 스캔 신호 인가 영역(중앙 영역)에 위치하는 화소 회로부의 구조를 살펴본다.
도 3은 일 실시예에 의한 발광 표시 장치의 스캔 신호 인가 영역에 위치하는 화소를 도시한 평면도이고, 도 4 및 도 5는 도 3의 IV-IV 및 V-V선을 따라 나타낸 발광 표시 장치의 단면도이다.
먼저, 도 3을 참고하여 발광 표시 장치(10)의 적층 구조를 개략적으로 살펴본다.
일 실시예에 의한 발광 표시 장치는 기판(110)을 포함할 수 있다. 기판(110)은 유리, 플라스틱 등의 절연 물질을 포함할 수 있고, 유연성(flexibility)을 가질 수 있다.
기판(110)의 위에는 제1 도전층, 제1 절연층(120), 반도체층, 제2 절연층(140), 제2 도전층, 제3 절연층(160), 제3 도전층, 및 제4 절연층(180)이 순차적으로 형성되어 있다. 여기서, 제1 절연층(120) 및 제2 절연층(140)은 무기 절연 물질을 포함하는 무기 절연층일 수 있으며, 제3 절연층(160), 및 제4 절연층(180)은 유기 절연 물질을 포함하는 유기 절연층일 수 있다. 실시예에 따라서 각 절연층은 복수의 층으로 형성될 수 있으며, 실시예에 따라서는 제3 절연층(160)이 무기 절연층일 수도 있다. 여기서 무기 절연 물질로는 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiON) 등을 포함할 수 있으며, 유기 절연 물질로는 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등을 포함할 수 있다. 또한, 제1 도전층, 제2 도전층 및 제3 도전층은 구리(Cu), 알루미늄(Al), 마그네슘(Mg), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta), 이들의 합금 등 금속 중 적어도 하나를 포함할 수 있다. 제1 도전층, 제2 도전층 및 제3 도전층 각각은 단일층 또는 다중층으로 이루어질 수 있다. 예를 들어, 티타늄을 포함하는 하부층과 구리를 포함하는 상부층을 포함하는 다중층 구조를 가질 수 있다. 한편, 반도체층은 비정질 규소, 다결정 규소, 또는 산화물 반도체 등의 반도체 물질을 포함할 수 있다. 본 실시예에서는 산화물 반도체를 포함하는 반도체층을 중심으로 설명한다.
스캔 신호선(151)은 주 스캔 신호선(151h) 및 연결 스캔 신호선(151v)을 포함한다.
주 스캔 신호선(151h)은 y축 방향으로 연장되어 있으며, 한 그룹의 화소 회로부마다 마다 하나씩 형성되며, 단일층으로 제3 도전층에 형성되어 있다.
연결 스캔 신호선(151v)은 x축 방향으로 연장되어 있으며, 좌우에 한 쌍의 연결 스캔 신호선(151vl, 151vr)이 형성되어 있다. 한 쌍의 연결 스캔 신호선(151vl, 151vr)은 삼중층 구조를 가지는 부분을 포함하며, 제1 도전층에 위치하는 제1 연결 스캔 신호선(151-1vl, 151-1vr), 제2 도전층에 위치하는 제2 연결 스캔 신호선(151-2vl, 151-2vr), 및 제3 도전층에 위치하는 제3 연결 스캔 신호선(151-3vl, 151-3vr)이 형성되어 있다. 제1 연결 스캔 신호선(151-1vl, 151-1vr)은 x축 방향으로 연속적으로 형성되어 있지만, 제2 연결 스캔 신호선(151-2vl, 151-2vr) 및 제3 연결 스캔 신호선(151-3vl, 151-3vr)은 일부 영역에서만 x축 방향으로 연장되어 있으며, 제1 연결 스캔 신호선(151-1vl, 151-1vr)과 전기적으로 연결되어 배선 저항을 감소시키는 역할을 한다. 도 5를 참고하면, 제1 연결 스캔 신호선(151-1vl, 151-1vr)은 제1 절연층(120), 제2 절연층(140), 및 제3 절연층(160)에 형성된 오프닝을 통하여 제3 연결 스캔 신호선(151-3vl, 151-3vr)과 전기적으로 연결되며, 제3 연결 스캔 신호선(151-3vl, 151-3vr)은 제3 절연층(160)에 형성된 오프닝을 통하여 제2 연결 스캔 신호선(151-2vl, 151-2vr)과 전기적으로 연결되어 있다. 본 실시예에서는 제1 연결 스캔 신호선(151-1vl, 151-1vr)은 제2 연결 스캔 신호선(151-2vl, 151-2vr)과 직접 연결되지 않는 구조를 가진다. 하지만, 실시예에 따라서 연결 스캔 신호선(151vl, 151vr)은 다양한 연결 관계가 있을 수 있으며, 이중층 구조로 형성되거나 단일층 구조로 형성될 수도 있다.
연결 스캔 신호선(151vl, 151vr) 하나는 주 스캔 신호선(151h) 하나와 전기적으로 연결되며, 도 1의 실시예에서는 하나의 주 스캔 신호선(151h)은 총 3개의 연결 스캔 신호선(151vl, 151vr)과 전기적으로 연결되어 있다. 연결 스캔 신호선(151vl, 151vr)과 주 스캔 신호선(151h)이 연결되는 부분에서는 제1 연결 스캔 신호선(151-1vl, 151-1vr)만이 형성된 부분에서 오프닝(150ol, 150or)을 통하여 주 스캔 신호선(151h)과 전기적으로 연결된다. 즉, 제1 연결 스캔 신호선(151-1vl, 151-1vr)만이 형성된 부분에는 오프닝(150ol, 150or)이 형성될 수도 있고, 형성되지 않을 수도 있으며, 주 스캔 신호선(151h)과 전기적으로 연결되는 부분에서만 오프닝(150ol, 150or)이 형성된다. 하지만, 도 3에서는 스캔 신호 인가 영역(중앙 영역)에서 오프닝(150ol, 150or)의 위치를 도시하기 위하여 모두 도시하였으며, 위치에 따라서 양 쪽의 두 오프닝(150ol, 150or) 중 하나만이 형성되거나 둘 다 형성되지 않을 수 있다.
주 스캔 신호선(151h)은 오프닝을 통하여 제2 게이트 전극(156) 및 제3 게이트 전극(157)과 전기적으로 연결되어 있다. 스캔 신호는 전기적으로 연결된 게이트 전극(156, 157)을 통하여, 한 그룹의 화소 회로부에 포함되는 입력 트랜지스터(T2) 및 초기화 트랜지스터(T3)를 제어한다.
데이터선(171a, 171b, 171c)은 x축 방향으로 연장되어 있으며, 화소 회로부의 일측에 3개의 데이터선(171a, 171b, 171c)이 모두 위치하고 있다. 데이터선(171a, 171b, 171c)은 삼중층 구조를 가지는 부분을 포함하며, 제1 도전층에 위치하는 제1 데이터선(171-1a, 171-1b, 171-1c), 제2 도전층에 위치하는 제2 데이터선(171-2a, 171-2b, 171-2c), 및 제3 도전층에 위치하는 제3 데이터선(171-3a, 171-3b, 171-3c)이 형성되어 있다. 제1 데이터선(171-1a, 171-1b, 171-1c)은 x축 방향으로 연속적으로 형성되어 있지만, 제2 데이터선(171-2a, 171-2b, 171-2c) 및 제3 데이터선(171-3a, 171-3b, 171-3c)은 일부 영역에서만 x축 방향으로 연장되어 있으며, 제1 데이터선(171-1a, 171-1b, 171-1c)과 전기적으로 연결되어 배선 저항을 감소시키는 역할을 한다. 데이터선(171a, 171b, 171c)의 삼중층의 연결 구조는 도 5의 연결 스캔 신호선(151vl, 151vr)의 연결 구조와 동일하게, 제1 도전층이 제3 도전층과 연결되고, 제3 도전층이 제2 도전층과 연결되어 삼중층이 모두 전기적으로 연결되는 구조를 가진다. 즉, 제1 데이터선(171-1a, 171-1b, 171-1c)은 제1 절연층(120), 제2 절연층(140), 및 제3 절연층(160)에 형성된 오프닝을 통하여 제3 데이터선(171-3a, 171-3b, 171-3c)과 전기적으로 연결되며, 제3 데이터선(171-3a, 171-3b, 171-3c)은 제3 절연층(160)에 형성된 오프닝을 통하여 제2 데이터선(171-2a, 171-2b, 171-2c)과 전기적으로 연결되어 있다. 본 실시예에서는 제1 데이터선(171-1a, 171-1b, 171-1c)은 제2 데이터선(171-2a, 171-2b, 171-2c)과 직접 연결되지 않는 구조를 가진다. 하지만, 실시예에 따라서 데이터선(171a, 171b, 171c)은 다양한 연결 관계가 있을 수 있으며, 이중층 구조로 형성되거나 단일층 구조로 형성될 수도 있다.
데이터선(171a, 171b, 171c)은 제1 데이터선(171-1a, 171-1b, 171-1c)만 위치하는 부분에서 제1 데이터선(171-1a, 171-1b, 171-1c)이 제3 도전층에 위치하는 연결 부재(177a, 177b, 177c)를 통하여 각각 제2 반도체(132a, 132b, 132c)와 전기적으로 연결되어 있다.
이와 같은 구조를 통하여 하나의 열에 위치하는 인접하는 3개의 화소(PXa, PXb, PXc)에는 하나의 스캔 신호선(151)과만 연결되더라도 서로 다른 데이터선(171a, 171b, 171c)을 통하여 서로 다른 데이터 전압(DVa, DVb, DVc)을 인가받을 수 있다. 그 결과 각 화소(PXa, PXb, PXc)에 속하는 각 발광 다이오드(EDa, EDb, EDc)가 서로 다른 휘도를 표시할 수 있다.
구동 전압(QVDD)을 전달하는 구동 전압선(172)은 주 구동 전압선(172vl, 172vr)과 부 구동 전압선(172h-1, 172h-2)을 포함한다.
주 구동 전압선(172vl, 172vr)은 x축 방향으로 연장되어 있으며, 화소 회로부의 좌우에 한 쌍의 주 구동 전압선(172vl, 172vr)이 형성되어 있다. 또한, 부 구동 전압선(172h-1, 172h-2)은 y축 방향으로 연장되어 있으며, 한 그룹의 화소 회로부마다 상하에 한 쌍씩 형성되어 있다. 구동 전압선(172)은 x축 및 y축 방향으로 형성되어 메쉬 구조의 배선 구조를 가져, 구동 전압(QVDD)이 표시 영역 중 어느 부분에서더 전압 레벨이 떨어지지 않도록 한다.
주 구동 전압선(172vl, 172vr)은 삼중층 구조를 가지는 부분을 포함하며, 제1 도전층에 위치하는 제1 주 구동 전압선(172-1vl, 172-1vr), 제2 도전층에 위치하는 제2 주 구동 전압선(172-2vl, 172-2vr), 및 제3 도전층에 위치하는 제3 주 구동 전압선(172-3vl, 172-3vr)이 형성되어 있다. 제1 주 구동 전압선(172-1vl, 172-1vr)은 x축 방향으로 연속적으로 형성되어 있지만, 제2 주 구동 전압선(172-2vl, 172-2vr) 및 제3 주 구동 전압선(172-3vl, 172-3vr)은 일부 영역에서만 x축 방향으로 연장되어 있으며, 제1 주 구동 전압선(172-1vl, 172-1vr)과 전기적으로 연결되어 배선 저항을 감소시키는 역할을 한다. 주 구동 전압선(172vl, 172vr)의 삼중층의 연결 구조는 도 5의 연결 스캔 신호선(151vl, 151vr)의 연결 구조와 동일하게, 제1 도전층이 제3 도전층과 연결되고, 제3 도전층이 제2 도전층과 연결되어 삼중층이 모두 전기적으로 연결되는 구조를 가진다. 즉, 제1 주 구동 전압선(172-1vl, 172-1vr)은 제1 절연층(120), 제2 절연층(140), 및 제3 절연층(160)에 형성된 오프닝을 통하여 제3 주 구동 전압선(172-3vl, 172-3vr)과 전기적으로 연결되며, 제3 주 구동 전압선(172-3vl, 172-3vr)은 제3 절연층(160)에 형성된 오프닝을 통하여 제2 주 구동 전압선(172-2vl, 172-2vr)과 전기적으로 연결되어 있다. 본 실시예에서는 제1 주 구동 전압선(172-1vl, 172-1vr)은 제2 주 구동 전압선(172-2vl, 172-2vr)과 직접 연결되지 않는 구조를 가진다. 하지만, 실시예에 따라서 주 구동 전압선(172vl, 172vr)은 다양한 연결 관계가 있을 수 있으며, 이중층 구조로 형성되거나 단일층 구조로 형성될 수도 있다.
부 구동 전압선(172h-1, 172h-2)은 단일층으로 제3 도전층에 형성되어 있다.
두 개의 주 구동 전압선(172vl, 172vr)과 두 개의 부 구동 전압선(172h-1, 172h-2)은 전기적으로 연결된다. 도 3의 실시예에서는 화소 회로부의 좌측에 위치하는 주 구동 전압선(172vl)은 화소 회로부의 상측에 위치하는 부 구동 전압선(172h-1)과 전기적으로 연결되며, 화소 회로부의 우측에 위치하는 주 구동 전압선(172vr)은 화소 회로부의 하측에 위치하는 부 구동 전압선(172h-2)과 전기적으로 연결된다. 구체적으로 연결 관계를 살펴보면, 주 구동 전압선(172vl)과 부 구동 전압선(172h-1)은 제3 도전층에서 직접 연결되어 있다. 즉, 주 구동 전압선(172vl)에 속하는 제3 주 구동 전압선(172-3vl)은 y축 방향으로도 연장되면서 부 구동 전압선(172h-1)을 이룬다. 또한, 주 구동 전압선(172vr)의 제3 주 구동 전압선(172-3vr)도 y축 방향으로도 연장되면서 부 구동 전압선(172h-2)과 일체로 형성되어 있다.
화소 회로부의 좌측에 위치하는 주 구동 전압선(172vl)은 제1 도전층에 위치하는 제1 주 구동 전압선(172-1vl)만 위치하는 부분에서 제3 도전층에 위치하는 연결 부재(172c)를 통하여 제1 반도체(131a, 131b, 131c)와 전기적으로 연결되어 있다. 즉, 제1 주 구동 전압선(172-1vl)은 오프닝을 통하여 연결 부재(172c)와 전기적으로 연결되고, 연결 부재(172c)는 오프닝을 통하여 제1 반도체(131a, 131b, 131c)와 전기적으로 연결되어 구동 전압(QVDD)이 제1 반도체(131a, 131b, 131c)로 전달된다.
초기화 전압(VINT)을 전달하는 초기화 전압선(173v)은 화소 회로부의 좌측에 위치하고, x축 방향으로 연장되어 있으며, 삼중층 구조를 가지는 부분을 포함한다. 제1 도전층에 위치하는 제1 초기화 전압선(173-1v), 제2 도전층에 위치하는 제2 초기화 전압선(173-2v), 및 제3 도전층에 위치하는 제3 초기화 전압선(173-3v)이 형성되어 있다. 제1 초기화 전압선(173-1v)은 x축 방향으로 연속적으로 형성되어 있지만, 제2 초기화 전압선(173-2v) 및 제3 초기화 전압선(173-3v)은 일부 영역에서만 x축 방향으로 연장되어 있으며, 제1 초기화 전압선(173-1v)과 전기적으로 연결되어 배선 저항을 감소시키는 역할을 한다. 초기화 전압선(173v)의 삼중층의 연결 구조는 도 5의 연결 스캔 신호선(151vl, 151vr)의 연결 구조와 동일하게, 제1 도전층이 제3 도전층과 연결되고, 제3 도전층이 제2 도전층과 연결되어 삼중층이 모두 전기적으로 연결되는 구조를 가진다. 즉, 제1 초기화 전압선(173-1v)은 제1 절연층(120), 제2 절연층(140), 및 제3 절연층(160)에 형성된 오프닝을 통하여 제3 초기화 전압선(173-3v)과 전기적으로 연결되며, 제3 초기화 전압선(173-3v)은 제3 절연층(160)에 형성된 오프닝을 통하여 제2 초기화 전압선(173-2v)과 전기적으로 연결되어 있다. 본 실시예에서는 제1 초기화 전압선(173-1v)은 제2 초기화 전압선(173-2v)과 직접 연결되지 않는 구조를 가진다. 하지만, 실시예에 따라서 초기화 전압선(173v)은 다양한 연결 관계가 있을 수 있으며, 이중층 구조로 형성되거나 단일층 구조로 형성될 수도 있다.
초기화 전압선(173v)은 제1 도전층에 위치하는 제1 초기화 전압선(173-1v)만 위치하는 부분에서 제3 도전층에 위치하는 연결 부재(173c)를 통하여 제3 반도체(133a, 133b, 133c)와 전기적으로 연결되어 있다. 즉, 제1 초기화 전압선(173-1v)은 오프닝을 통하여 연결 부재(173c)와 전기적으로 연결되고, 연결 부재(173c)는 오프닝을 통하여 제3 반도체(133a, 133b, 133c)와 전기적으로 연결되어 초기화 전압(VINT)이 제3 반도체(133a, 133b, 133c)로 전달된다.
복수의 트랜지스터(T1, T2, T3)는 동일한 적층 구조를 가지며, 제2 도전층에 위치하는 게이트 전극과 반도체층에 위치하는 채널, 채널의 양측에 위치하며 도핑되어 도체와 동일/유사한 특성을 가지는 제1 영역 및 제2 영역을 포함한다. 여기서, 반도체층에 위치하는 제1 영역 및 제2 영역은 도 2에서 설명한 제1 전극 및 제2 전극에 대응할 수 있다.
구체적으로 각 트랜지스터에 대하여 살펴보면 아래와 같다.
구동 트랜지스터(T1)는 제1 절연층(120)위에 위치하는 제1 반도체(131a, 131b, 131c)에 채널, 제1 영역, 제2 영역을 가지며, 제1 영역 및 제2 영역은 도핑되어 도체와 동일 또는 유사한 도전 특성을 가진다. 제1 반도체(131a, 131b, 131c)의 제1 영역은 오프닝 및 연결 부재(172c)를 통하여 주 구동 전압선(172vl)과 전기적으로 연결되어 구동 전압(QVDD)을 인가 받는다. 제1 반도체(131a, 131b, 131c)의 제2 영역은 오프닝을 통하여 제3 도전층에 위치하는 상부 유지 전극(175a, 175b, 175c)과 전기적으로 연결되며, 추가 오프닝을 통하여 제1 도전층에 위치하는 하부 유지 전극(125a, 125b, 125c) 및 제3 반도체(133a, 133b, 133c)와 전기적으로 연결되어 있다. 제1 반도체(131a, 131b, 131c)는 제2 절연층(140)에 의하여 덮여 있으며, 제2 절연층(140)의 위에는 게이트 전극(155a, 155b, 155c)이 형성되어 있다. 평면도상 게이트 전극(155a, 155b, 155c)과 중첩하는 제1 반도체(131a, 131b, 131c)에는 채널이 형성되며 채널은 게이트 전극(155a, 155b, 155c)에 의하여 가려져 도핑되지 않는다. 게이트 전극(155a, 155b, 155c)은 오프닝 및 연결 부재 (176a, 176b, 176c)를 통하여 제2 반도체(132a, 132b, 132c)와 전기적으로 연결되어 있다. 여기서, 연결 부재 (176a, 176b, 176c)는 제3 도전층에 위치한다.
입력 트랜지스터(T2)는 제1 절연층(120)위에 위치하는 제2 반도체(132a, 132b, 132c)에 채널, 제1 영역, 제2 영역을 가지며, 제1 영역 및 제2 영역은 도핑되어 도체와 동일 또는 유사한 도전 특성을 가진다. 제2 반도체(132a, 132b, 132c)의 제1 영역은 오프닝 및 연결 부재(177a, 177b, 177c)를 통하여 데이터선(171a, 171b, 171c)과 전기적으로 연결되어 데이터 전압(DVa, DVb, DVc)을 인가 받는다. 제2 반도체(132a, 132b, 132c)의 제2 영역은 오프닝 및 연결 부재 (176a, 176b, 176c)를 통하여 게이트 전극(155a, 155b, 155c)과 전기적으로 연결되어 있다. 연결 부재 (176a, 176b, 176c)는 제2 반도체(132a, 132b, 132c)의 채널을 향하여 연장되어 제2 반도체(132a, 132b, 132c)의 채널을 덮는 구조를 가진다. 제2 반도체(132a, 132b, 132c)는 제2 절연층(140)에 의하여 덮여 있으며, 제2 절연층(140)의 위에는 게이트 전극(156)이 형성되어 있다. 평면도상 게이트 전극(156)과 중첩하는 제2 반도체(132a, 132b, 132c)에는 채널이 형성되며 채널은 게이트 전극(156)에 의하여 가려져 도핑되지 않는다. 게이트 전극(156)은 연장되어 오프닝을 통하여 주 스캔 신호선(151h)과 전기적으로 연결되어 있다.
초기화 트랜지스터(T3)는 제1 절연층(120)위에 위치하는 제3 반도체(133a, 133b, 133c)에 채널, 제1 영역, 제2 영역을 가지며, 제1 영역 및 제2 영역은 도핑되어 도체와 동일 또는 유사한 도전 특성을 가진다. 제3 반도체(133a, 133b, 133c)의 제1 영역은 오프닝을 통하여 제3 도전층에 위치하는 상부 유지 전극(175a, 175b, 175c)과 전기적으로 연결되며, 추가 오프닝을 통하여 제1 도전층에 위치하는 하부 유지 전극(125a, 125b, 125c) 및 제2 도전층에 위치하는 제1 반도체(131a, 131b, 131c)와도 전기적으로 연결되어 있다. 제3 반도체(133a, 133b, 133c)의 제2 영역은 오프닝 및 연결 부재(173c)를 통하여 초기화 전압선(173v)과 전기적으로 연결되어 초기화 전압(VINT)을 인가 받는다. 제3 반도체(133a, 133b, 133c)는 제2 절연층(140)에 의하여 덮여 있으며, 제2 절연층(140)의 위에는 게이트 전극(157)이 형성되어 있다. 평면도상 게이트 전극(157)과 중첩하는 제3 반도체(133a, 133b, 133c)에는 채널이 형성되며 채널은 게이트 전극(157)에 의하여 가려져 도핑되지 않는다. 게이트 전극(157)은 연장되어 오프닝을 통하여 주 스캔 신호선(151h)과 전기적으로 연결되어 있다.
유지 커패시터(Cst)는 도 4에서 도시하고 있는 바와 같이 제1 유지 커패시터(Cst1)와 제2 유지 커패시터(Cst2)를 포함한다.
제1 유지 커패시터(Cst1)는 제2 도전층에 위치하는 게이트 전극(155a, 155b, 155c), 그 위에 위치하는 제3 절연층(160), 및 그 위에 위치하는 상부 유지 전극(175a, 175b, 175c)으로 이루어진다. 또한, 제2 유지 커패시터(Cst2)는 제1 도전층에 위치하는 하부 유지 전극(125a, 125b, 125c), 그 위에 위치하는 제1 절연층(120)과 제2 절연층(140), 및 그 위에 위치하는 게이트 전극(155a, 155b, 155c)으로 이루어진다. 그 결과 게이트 전극(155a, 155b, 155c)을 공통으로 하면서 평면도상 중첩하는 상하의 유지 전극(상부 유지 전극(175a, 175b, 175c) 및 하부 유지 전극(125a, 125b, 125c)의 삼중층 구조를 가진다.
하부 유지 전극(125a, 125b, 125c)과 상부 유지 전극(175a, 175b, 175c)은 오프닝을 통하여 전기적으로 서로 연결되어 있으며, 게이트 전극(155a, 155b, 155c)이 제1 유지 커패시터(Cst1)와 제2 유지 커패시터(Cst2)에서 공통으로 포함되고 있으므로, 제1 유지 커패시터(Cst1)와 제2 유지 커패시터(Cst2)는 회로 구조상 병렬로 연결된 구조를 가진다.
상부 유지 전극(175a, 175b)은 일체로 형성되며, 일측으로 연장되어 있는 애노드 연결 부재(179a, 179b)를 포함할 수 있다. 애노드 연결 부재(179a, 179b)는 제4 절연층(180)에 형성되어 있는 오프닝(185a, 185b)을 통하여 발광 다이오드(EDa, EDb)의 애노드(도시하지 않음)와 전기적으로 연결되어 있다.
한편, 상부 유지 전극(175c)은 연장되는 애노드 연결 부재를 포함하고 있지 않으며, 상부 유지 전극(175c)의 상부에 위치하는 오프닝(185c)을 통하여 발광 다이오드(EDc)의 애노드(도시하지 않음)와 전기적으로 연결되어 있다.
도 3의 실시예 구조에 의하면, 한 그룹의 발광 다이오드(EDa, EDb, EDc) 중 제1 발광 다이오드(EDa)는 제일 좌측에 위치하고, 제2 발광 다이오드(EDb)는 제일 우측에 위치하며, 제3 발광 다이오드(EDc)는 가운데 위치한다.
발광 다이오드(EDa, EDb, EDc)는 애노드(도 15의 191 참조), 발광층(도 15의 370 참조) 및 캐소드(도 15의 270 참조)를 포함하며, 애노드는 제4 절연층(180)의 위에 위치한다. 추가적으로 격벽(도 15의 370 참조)이 형성되어 발광 다이오드를 서로 구분시킬 수 있으며, 격벽은 애노드를 노출시키고, 노출된 부분을 통하여 발광층이 형성되고, 그 위에 캐소드가 형성되는 구조를 가질 수 있다.
실시예에 따라서 발광층은 격벽의 오프닝 내에만 형성될 수도 있지만, 도 15의 실시예에 의하면, 발광층(370)은 노출된 애노드(191) 및 격벽(350)의 위에도 형성되어 있다. 캐소드(270)는 발광층(370)의 위에 형성되어 있다. 도 15의 실시예에 의하면, 발광층(370) 및 캐소드(270)는 전체적으로 형성되어 마스크를 사용하지 않을 수 있다.
발광 다이오드(EDa, EDb, EDc)의 상부에는 봉지층, 색변환층 또는 컬러 필터를 포함할 수 있는데, 이러한 구조에 대하여 후술하는 도 15에서 살펴본다.
이상에서는 도 3 내지 도 5를 통하여 스캔 신호 인가 영역(중앙 영역)에 위치하는 화소 회로부의 구조를 살펴보았다.
이하에서는 도 6 내지 도 8을 통하여 더미 영역(사이드 영역)에 위치하는 화소의 화소 회로부의 구조를 살펴본다.
먼저, 도 6에서는 더미 영역(사이드 영역) 중 좌측 최외곽에 위치하는 화소 회로부의 구조를 살펴본다.
도 6은 일 실시예에 의한 발광 표시 장치의 좌측 최외곽에 위치하는 화소를 도시한 평면도이다.
도 3의 구조와 비교할 때, 도 6의 좌측 최외곽에 위치하는 화소 회로부에서는 화소 회로부의 좌측에 위치하는 연결 스캔 신호선(151vl)대신 제1 더미 배선(152)이 형성되어 있다. 제1 더미 배선(152)은 단일층으로 형성되며, 제1 도전층으로 형성되어 있다. 제1 더미 배선(152)의 폭은 연결 스캔 신호선(151vl)의 폭보다 좁게 형성되어 있으며, 그 결과 발광 표시 장치(10)의 기판의 좌측 에지로부터 제1 더미 배선(152)까지의 간격이 50㎛ 이상이다. 즉, 제1 더미 배선(152)은 기판의 좌측 에지로부터 제1 더미 배선(152)까지 50㎛ 이상의 간격을 가지도록 폭을 조절한다. 제1 더미 배선(152)의 폭은 5㎛ 이상 10㎛일 수 있으며, 연결 스캔 신호선(151vl)의 폭은 약 15㎛일 수 있다. 이러한 배선의 폭은 실시예 별로 다양할 수 있다.
제1 더미 배선(152)에는 스캔 신호 중 트랜지스터가 턴 오프를 유지하도록 하는 오프 전압(Voff)이 인가될 수 있다. 제1 더미 배선(152)은 폭이 좁아 저항이 상대적으로 커서 전압 강하값이 크기 때문에 화소 회로부에서 사용시 전압 값이 떨어지면 문제가 생길 수 있는 전압은 사용되지 않을 수 있다. 또한, 실시예에 따라서는 제1 더미 배선(152)에는 아무런 전압이 인가되지 않아 플로팅 되거나, 별도의 다른 전압이 인가될 수도 있다.
제1 더미 배선(152)의 폭을 좁게 형성하여 기판의 좌측 에지로부터 제1 더미 배선(152)까지의 간격이 50㎛ 이상을 가질 수 있으므로, 대형 표시 장치를 형성하기 위하여 발광 표시 장치(10)의 좌측에 다른 발광 표시 장치(10)를 부착할 때, 레이져 절단 등의 공정시의 공차나 마진이 충분하게 된다. 그 결과 대형 표시 장치를 완성하면 발광 다이오드(EDa, EDb, EDc)의 간격을 일정하게 맞출 수 있어 대형 표시 장치의 표시 품질이 향상될 수 있다.
추가적으로, 도 6의 실시예에서는 도 3과 달리 화소 회로부의 우측에 위치하는 연결 스캔 신호선(151vr)대신 제2 더미 배선(153v)이 형성되어 있다. 제2 더미 배선(153v)은 좌측 최외곽에 위치하는 화소 회로부의 일측으로 제1 더미 배선(152)이 위치하지 않는 측에 위치한다. 제2 더미 배선(153v)은 단일층으로 형성되며, 제1 도전층으로 형성되어 있다. 제2 더미 배선(153v)의 폭은 연결 스캔 신호선(151vr)의 폭과 동일할 수 있다. 즉, 제2 더미 배선(153v) 및 연결 스캔 신호선(151vr)의 폭은 약 15㎛일 수 있다. 배선의 폭은 실시예 별로 다양할 수 있다.
이하에서는 도 7을 통하여 더미 영역(사이드 영역) 중 최외곽에 위치하지 않는 화소 회로부의 구조를 살펴본다.
도 7은 일 실시예에 의한 발광 표시 장치의 전압 인가 영역에 위치하는 화소를 도시한 평면도이다.
도 3의 구조와 비교할 때, 도 7의 화소 회로부에서는 화소 회로부의 양측에 위치하는 연결 스캔 신호선(151vl, 151vr)대신 제2 더미 배선(153l, 153v)이 형성되어 있다. 제2 더미 배선(153l, 153v)은 단일층으로 형성되며, 제1 도전층으로 형성되어 있다. 제2 더미 배선(153l, 153v)의 폭은 연결 스캔 신호선(151vl, 151vr)의 폭과 동일할 수 있다. 즉, 제2 더미 배선(153l, 153v) 및 연결 스캔 신호선(151vl, 151vr)의 폭은 약 15㎛일 수 있다. 배선의 폭은 실시예 별로 다양할 수 있다.
제2 더미 배선(153l, 153v)에는 스캔 신호 중 트랜지스터가 턴 오프를 유지하도록 하는 오프 전압(Voff)이 인가될 수 있다. 또한, 실시예에 따라서는 제2 더미 배선(153l, 153v)에는 아무런 전압이 인가되지 않아 플로팅 되거나, 별도의 다른 전압이 인가될 수도 있다.
이하에서는 도 8을 통하여 더미 영역(사이드 영역) 중 우측 최외곽에 위치하는 화소 회로부의 구조를 살펴본다.
도 8은 일 실시예에 의한 발광 표시 장치의 우측 최외곽에 위치하는 화소를 도시한 평면도이다.
도 3의 구조와 비교할 때, 도 8의 우측 최외곽에 위치하는 화소 회로부에서는 화소 회로부의 우측에 위치하는 연결 스캔 신호선(151vr)대신 제1 더미 배선(152)이 형성되어 있다. 또한, 화소 회로부의 좌측에 위치하는 연결 스캔 신호선(151vl)대신 제2 더미 배선(153l)이 형성되어 있다. 즉, 제2 더미 배선(153l)은 우측 최외곽에 위치하는 화소 회로부의 일측으로 제1 더미 배선(152)이 위치하지 않는 측에 위치한다.
제1 더미 배선(152)은 단일층으로 형성되며, 제1 도전층으로 형성되어 있다. 제1 더미 배선(152)의 폭은 연결 스캔 신호선(151vr)의 폭보다 좁게 형성되어 있으며, 그 결과 발광 표시 장치(10)의 기판의 우측 에지로부터 제1 더미 배선(152)까지의 간격이 50㎛ 이상이다. 즉, 제1 더미 배선(152)은 기판의 우측 에지로부터 제1 더미 배선(152)까지 50㎛ 이상의 간격을 가지도록 폭을 조절한다. 제1 더미 배선(152)의 폭은 5㎛ 이상 10㎛일 수 있으며, 연결 스캔 신호선(151vr)의 폭은 약 15㎛일 수 있다. 이러한 배선의 폭은 실시예 별로 다양할 수 있다.
제1 더미 배선(152)에는 스캔 신호 중 트랜지스터가 턴 오프를 유지하도록 하는 오프 전압(Voff)이 인가될 수 있다. 제1 더미 배선(152)은 폭이 좁아 저항이 상대적으로 커서 전압 강하값이 크기 때문에 화소 회로부에서 사용시 전압 값이 떨어지면 문제가 생길 수 있는 전압은 사용되지 않을 수 있다. 또한, 실시예에 따라서는 제1 더미 배선(152)에는 아무런 전압이 인가되지 않아 플로팅 되거나, 별도의 다른 전압이 인가될 수도 있다.
제1 더미 배선(152)의 폭을 좁게 형성하여 기판의 우측 에지로부터 제1 더미 배선(152)까지의 간격이 50㎛ 이상을 가질 수 있으므로, 대형 표시 장치를 형성하기 위하여 발광 표시 장치(10)의 우측에 다른 발광 표시 장치(10)를 부착할 때, 레이져 절단 등의 공정시의 공차나 마진이 충분하게 된다. 그 결과 대형 표시 장치를 완성하면 발광 다이오드(EDa, EDb, EDc)의 간격을 일정하게 맞출 수 있어 대형 표시 장치의 표시 품질이 향상될 수 있다.
한편, 제2 더미 배선(153l)은 단일층으로 형성되며, 제1 도전층으로 형성되어 있다. 제2 더미 배선(153l)의 폭은 연결 스캔 신호선(151vl)의 폭과 동일할 수 있다. 즉, 제2 더미 배선(153l) 및 연결 스캔 신호선(151vl)의 폭은 약 15㎛일 수 있다. 배선의 폭은 실시예 별로 다양할 수 있다.
도 6 및 도 8의 구조를 각각 좌측 최외곽 및 우측 최외곽에 형성하여 발광 표시 장치(10)의 우측 및 좌측에 다른 발광 표시 장치(10)를 부착하더라도 발광 다이오드(EDa, EDb, EDc)의 간격을 일정하게 맞출 수 있게 된다.
한편, 도 1을 참고하면, 발광 표시 장치(10)의 하측에는 별도의 배선의 폭을 감소시키거나 하지 않는데, 이는 기판의 하측 에지로부터 화소 회로부까지의 간격이 이미 50㎛ 이상이기 때문이다. 그러므로 발광 표시 장치(10)의 하측에도 다른 발광 표시 장치(10)를 부착할 수 있으며, 발광 다이오드(EDa, EDb, EDc)의 간격도 일정하게 맞출 수 있다.
한편, 도 1을 참고하면, 발광 표시 장치(10)의 상측에는 구동 영역이 위치하여 이미 50㎛ 이상의 폭을 가지며,
한편, 도 1에서는 상측에 구동 영역이 위치하는 발광 표시 장치(10)를 기준으로 설명하였지만 실시예에 따라서는 하측에 구동 영역이 위치할 수 있다. 하측에 구동 영역이 위치하는 발광 표시 장치를 도 9를 통하여 간략하게 살펴본다.
도 9는 일 실시예에 의한 발광 표시 장치의 개략도이다.
도 9에서 도시하고 있는 바와 같이, 발광 표시 장치(10')는 하측에 구동 영역이 위치하여 하측에 데이터 구동부(20) 및 스캔 구동부(30)가 위치하고, 칩 형태로 기판 위에 실장되어 형성될 수 있다.
도 9의 발광 표시 장치(10')에서는 서브 영역을 도시하고 있지 않지만, 간략하게 도시하기 위하여 각각 하나씩의 데이터 구동부(20) 및 스캔 구동부(30)를 도시하였고 서브 영역도 도시하지 않았다. 하지만, 실시예에 따라서는 발광 표시 장치(10, 10')가 하나씩의 데이터 구동부(20) 및 스캔 구동부(30)를 포함할 수도 있다.
도 9에서 발광 표시 장치(10')에서는 각 부분의 위치를 영문 약자로 도시하였다. L은 발광 표시 장치(10')의 좌측 비표시 영역을 의미하고, R은 발광 표시 장치(10')의 우측 비표시 영역을 의미한다. 또한, U는 상부 영역을 의미하고, D는 하부 영역을 나타낸다. 그 결과 LU는 좌측 비표시 영역의 상부 영역을 의미하고, RD는 우측 비표시 영역의 하부 영역을 나타낸다. 한편, LL은 좌측의 중앙 영역을 나타내고, RR은 우측의 중앙 영역을 나타낸다. 여기서, 좌측 비표시 영역은 기판의 좌측 에지로부터 좌측 최외곽 화소 회로부까지를 의미하며, 우측 비표시 영역은 기판의 우측 에지로부터 우측 최외곽 화소 회로부까지를 의미한다.
도 9에서는 일 실시예에 따른 외곽의 비표시 영역의 폭이 도시되어 있다. 즉, 도 9의 발광 표시 장치(10')에서도 양측 최외곽 화소 회로부는 기판의 에지로부터 50㎛이상의 간격을 가지며, 구동 영역이 위치하지 않는 상측에서도 화소 회로부와 기판의 에지간의 간격이 50㎛이상이다. 그 결과, 발광 표시 장치(10')에서는 좌측, 우측 및 상측에 다른 발광 표시 장치를 부착할 수 있고, 발광 다이오드(EDa, EDb, EDc)의 간격도 일정하게 맞출 수 있다.
한편, 도 9를 참고하면, 좌우로 인접하는 화소 회로부 사이의 중심선이 실선으로 도시되어 있으며, 하나의 화소 회로부에서 중심선까지의 간격이 40.2㎛로 도시되어 있다. 그러므로 도 6 및 도 8과 같이 폭이 좁은 제1 더미 배선(152)을 형성하지 않으면 기판의 좌우 에지까지의 간격이 약 40.2㎛가 되어 마진에 대응하는 값인 50㎛를 가지지 못할 수 있다. 해당 경우에는 좌측 또는 우측에 다른 발광 표시 장치가 부착될 때 발광 다이오드(EDa, EDb, EDc)의 간격이 달라져서 표시 이미지의 품질이 저하될 수 있다.
하지만, 본 실시예에서는 제1 더미 배선(152)을 폭이 좁게 형성하면서 마진에 대응하는 값인 50㎛의 이상으로 기판의 에지와 화소 회로부 사이의 간격을 맞출 수 있어 대형 표시 장치를 형성하더라도 표시 이미지가 정확하게 표시된다.
이하에서는 도 10을 통하여 일 실시예에 따라 완성된 대형 표시 장치의 구조를 간략하게 살펴본다.
도 10은 일 실시예에 의한 대형 표시 장치의 개략도이다.
도 10의 실시예에 따른 대형 표시 장치는 총 4개의 발광 표시 장치(10, 10')를 부착하여 형성되어 있다.
각 발광 표시 장치(10, 10')는 실선에 의하여 구동 영역과 표시 영역을 구분하여 도시하고 있으며, 도 9에서와 같이 하나씩의 데이터 구동부(20) 및 스캔 구동부(30)를 도시하고 있으며, 서브 영역은 도시하고 있지 않다. 하지만, 도 10은 각 발광 표시 장치(10, 10')를 간략하게 도시한 것이며, 도 1에서와 같이 복수의 서브 영역 및 복수의 데이터 구동부(20) 및 스캔 구동부(30)를 포함할 수 있다.
도 10에서 구동 영역이 상측에 위치하는 두 발광 표시 장치(10)는 y축 방향으로 서로 측면끼리 부착되어 있다. 두 발광 표시 장치(10)에서 부착된 측면에는 폭이 좁은 제1 더미 배선(152)이 형성되어 있다. 부착전의 두 발광 표시 장치(10)는 제1 더미 배선(152)이 형성되어 있는 측면에서는 제1 더미 배선(152)과 기판의 에지간의 간격이 50㎛의 이상으로 형성되어 있지만, 도 10에서와 같이 부착된 이후에는 양측의 두 제1 더미 배선(152)간의 간격은 도 9에 도시되어 있는 간격(40.2㎛)의 두 배로 형성할 수 있다. 그 결과 서로 다른 두 발광 표시 장치(10)에 형성되어 있지만, 부착되면서 서로 인접하는 화소 회로부나 발광 다이오드(EDa, EDb, EDc)의 간격이 다른 부분과 동일하게 된다.
또한, 구동 영역이 하측에 위치하는 두 발광 표시 장치(10')도 y축 방향으로 서로 부착되어 있는 측면에는 폭이 좁은 제1 더미 배선(152)이 형성되어 있다. 부착전의 두 발광 표시 장치(10')는 제1 더미 배선(152)이 형성되어 있는 측면에서는 제1 더미 배선(152)과 기판의 에지간의 간격이 50㎛의 이상으로 형성되어 있지만, 도 10에서와 같이 부착된 이후에는 양측의 두 제1 더미 배선(152)간의 간격은 도 9에 도시되어 있는 간격(40.2㎛)의 두 배로 형성할 수 있다. 그 결과 서로 다른 두 발광 표시 장치(10')에 형성되어 있지만, 부착되면서 서로 인접하는 화소 회로부나 발광 다이오드(EDa, EDb, EDc)의 간격이 다른 부분과 동일하게 된다.
구동 영역이 상측에 위치하는 발광 표시 장치(10)와 구동 영역이 하측에 위치하는 발광 표시 장치(10')가 x축 방향으로 서로 부착되는 부분은 기판의 에지 부분에 위치하는 빈 간격이 50㎛의 이상으로 마진 이상을 가지므로, 레이져 식각 등의 공정을 통하여 부착되면서 서로 인접하는 화소 회로부나 발광 다이오드(EDa, EDb, EDc)의 간격이 다른 부분과 동일하게 형성한다.
이상에서는 하나의 실시예를 중심으로 살펴보았다. 이하에서는 도 11 및 도 12를 통하여 변형되는 실시예를 살펴본다.
먼저, 도 11을 통하여 구동 전압(QVDD)을 전달하는 구동 전압선(172)의 구조가 변형된 실시예를 살펴본다.
도 11은 또 다른 실시예에 의한 발광 표시 장치의 스캔 신호 인가 영역에 위치하는 화소를 도시한 평면도이다.
도 11의 실시예는 도 3의 실시예와 달리 구동 전압선(172)의 저항을 낮추기 위하여 추가 배선(구동 전압선 연장부(172e) 및 추가 구동 전압선(172-1e, 172-2e))을 더 포함하는 구조를 가진다.
보다 구체적으로 도 3과 다른 구동 전압선(172)의 구조를 살펴보면 다음과 같다.
화소 회로부의 좌측에 위치하는 주 구동 전압선(172vl) 중 제1 도전층에 위치하는 제1 주 구동 전압선(172-1vl)은 주 스캔 신호선(151h) 및 부 구동 전압선(172h-2)의 아래에서 y축을 따라서 우측으로 돌출되어 있는 구동 전압선 연장부(172e)를 더 포함한다.
구동 전압선 연장부(172e)는 제1 주 구동 전압선(172-1vl)에서 y축 방향으로 돌출된 후 아랫 방향으로 추가 연장된 제1 추가 구동 전압선(172-1e)을 더 포함한다. 구동 전압선 연장부(172e)의 두 개의 제1 추가 구동 전압선(172-1e) 위에는 제2 도전층에 위치하는 제2 추가 구동 전압선(172-2e)이 각각 위치한다.
제1 추가 구동 전압선(172-1e) 및 제2 추가 구동 전압선(172-2e)은 평면도상 중첩하며 오프닝을 통하여 전기적으로 연결되어 있다. 하지만, 실시예에 따라서 제3 도전층에 위치하는 제3 추가 구동 전압선을 더 포함할 수 도 있으며, 이 때에는 도 5에서와 같은 삼중층의 연결 관계를 가질 수도 있다.
제1 추가 구동 전압선(172-1e)은 x축 방향으로 계속 연장되어 제3 도전층에 위치하는 부 구동 전압선(172h-1)과 오프닝으로 연결된다.
이상과 같이 구동 전압선 연장부(172e) 및 추가 구동 전압선(172-1e, 172-2e)을 더 포함하는 도 11의 실시예에서는 구동 전압(QVDD)이 인가되는 배선의 저항이 더욱 감소되는 장점을 가지며, 화소 회로부 중 비어있는 공간을 사용하여 추가 구조(구동 전압선 연장부(172e) 및 추가 구동 전압선(172-1e, 172-2e))를 형성한 것이므로 화소 회로부의 면적이 증가하지 않는 장점도 가진다.
실시예에 따라서는 다른 전압 배선을 추가 구조를 사용하여 배선 저항을 낮추면서 형성할 수도 있다.
이하에서는 도 12를 통하여 제1 더미 배선(152)의 폭을 줄이더라도 기판의 에지와 화소 회로부 사이의 간격이 마진인 50㎛보다 작게 형성되는 실시예에서 적용할 수 있는 변형 구조를 살펴본다.
도 12는 또 다른 실시예에 의한 발광 표시 장치의 좌측 최외곽에 위치하는 화소를 도시한 평면도이다.
도 12는 좌측의 최외곽 화소 회로부를 도시하고 있지만, 도 6과 달리 제1 더미 배선(152)이 형성되지 않고 삭제된 실시예이다.
구체적으로, 도 12의 실시예에 따른 좌측의 최외곽 화소 회로부는 도 3과 같이 스캔 신호 인가 영역(중앙 영역)에 위치하는 화소 회로부와 비교할 때 다음과 같은 차이가 있다.
도 3을 참고하면, 스캔 신호 인가 영역(중앙 영역)의 화소 회로부는 양측에 한 쌍의 연결 스캔 신호선(151v; 제1 스캔 신호선)이 위치하고 있다. 하지만, 도 12를 참고하면, 좌측의 최외곽 화소 회로부는 내측으로 연결 스캔 신호선(151v; 제1 스캔 신호선)이 위치하여야 할 위치에 제2 더미 배선(153)이 위치하고 있다. 한편, 좌측의 최외곽 화소 회로부는 외측으로 연결 스캔 신호선(151v; 제1 스캔 신호선)이 위치하여야 할 위치에는 아무런 배선이 형성되어 있지 않다. 이에 도 12에서는 최외곽 화소 회로부의 제일 좌측에 형성된 배선은 제1 더미 배선(152)이 아니고 초기화 전압선(173)이다. 도 1을 참고하면, 더미 배선(152, 153)의 수가 많고, 더미 배선(152, 153)에는 동일한 전압(예를 들면 오프 전압(Voff))이 인가되므로 하나의 더미 배선(152)이 제거되어도 동작하는데 문제가 없다.
또한, 도 12의 실시예에서도 기판의 에지와 화소 회로부 사이의 간격이 마진에 대응하는 값인 50㎛의 이상으로 형성될 수 있으므로, 기판의 에지와 화소 회로부 사이의 간격을 맞출 수 있어 대형 표시 장치를 형성하더라도 표시 이미지가 정확하게 표시된다.
한편, 실시예에 따라서는 우측의 최외곽 화소에서 제1 더미 배선(152)이 제거될 수도 있다. 만약 우측의 최외곽 화소에서 제1 더미 배선(152)을 형성하지 않는 실시예에서는 최외곽 화소 회로부의 제일 우측에 형성된 배선은 우측에 위치하는 주 구동 전압선(172vr)일 수 있다.
이하에서는 도 2와 다른 회로 구조를 가지는 실시예를 도 13 및 도 14를 통하여 살펴본다.
도 13은 또 다른 실시예에 의한 발광 표시 장치의 화소의 회로도이다.
도 13은 도 2와 비교할 때, 초기화 트랜지스터(T3)의 게이트 전극이 입력 트랜지스터(T2)의 게이트 전극과 다른 스캔 신호를 전달받는 실시예이다.
도 13에서 도 2와 차이가 있는 부분을 중심으로 살펴보면 아래와 같다.
각 화소(PXa, PXb, PXc)의 초기화 트랜지스터(T3)의 게이트 전극은 제2 스캔 신호(SS)를 전달하는 제2 스캔선(151-1)과 연결되어 있다. 초기화 트랜지스터(T3)의 제1 전극은 유지 커패시터(Cst)의 타단, 구동 트랜지스터(T1)의 제2 전극 및 발광 다이오드(EDa, EDb, EDc)의 애노드와 연결되어 있고, 초기화 트랜지스터(T3)의 제2 전극은 초기화 전압(VINT)을 전달하는 초기화 전압선(173)과 연결되어 있다. 초기화 트랜지스터(T3)는 제2 스캔 신호(SS)에 따라 턴 온되어 초기화 전압(VINT)을 발광 다이오드(EDa, EDb, EDc)의 애노드 및 유지 커패시터(Cst)의 타단에 전달하여 발광 다이오드(EDa, EDb, EDc)의 애노드의 전압을 초기화시킨다. 또한, 실시예에 따라서는 초기화 전압(VINT)을 발광 다이오드(EDa, EDb, EDc)의 애노드로 전달하기 전에, 발광 다이오드(EDa, EDb, EDc)의 애노드의 전압을 감지하여 전 프레임의 타겟 전압을 유지하고 있는지 감지할 수 있다.
도 13의 실시예에서는 초기화 트랜지스터(T3)와 입력 트랜지스터(T2)의 턴 온 구간이 구분될 수 있어, 입력 트랜지스터(T2)가 수행하는 기입 동작과 초기화 트랜지스터(T3)가 수행하는 초기화 동작이 서로 다른 타이밍에 수행될 수도 있다.
도 13과 같은 회로 구조를 가지는 발광 표시 장치의 화소 회로부의 구조는 도 14와 같을 수 있다.
도 14는 또 다른 실시예에 의한 발광 표시 장치의 일부를 도시한 평면도이다.
도 14는 도 6에 대응하여 좌측에 제1 더미 배선(152)을 가지는 화소 회로부를 도시하고 있다.
도 14의 화소 회로부의 구조 중 도 6과 차이가 있는 부분을 중심으로 살펴보면 아래와 같다.
도 14에는 도 6과 달리 제3 도전층에 위치하는 제2 스캔선(151-1)이 더 포함되어 있다. 제2 스캔선(151-1)은 y축 방향으로 연장되어 있으며, 오프닝을 통하여 초기화 트랜지스터(T3)의 게이트 전극(157)과 전기적으로 연결되어 있다.
두 스캔선(151, 151-1)은 서로 분리되어 있어 서로 다른 타이밍의 스캔 신호를 전달할 수 있어 입력 트랜지스터(T2)와 초기화 트랜지스터(T3)의 턴 온 타이밍을 다르게 제어할 수도 있다.
발광 표시 장치는 제4 절연층의 위에 애노드, 발광층 및 캐소드를 포함하는 발광 다이오드가 형성되며, 발광 다이오드의 위에 추가적으로 봉지층, 색변환층 또는 컬러 필터를 포함할 수 있다. 이하에서는 도 15를 통하여 전체 발광 표시 장치의 단면 구조에 대하여 구체적으로 살펴본다.
도 15는 일 실시예에 의한 발광 표시 장치를 전체적으로 도시한 단면도이다.
도 15에서는 앞서 설명한 일실시예에 의한 발광 표시 장치의 구성 중 화소 회로부는 생략하였으며, 발광 다이오드(EDa, EDb, EDc)를 구성하는 애노드(191)부터 개괄적으로 도시하고 있다.
도 15에 도시된 바와 같이, 기판(110) 위에는 각 화소(PXa, PXb, PXc)마다 애노드(191)가 형성되어 있다. 기판(110)과 애노드(191)사이에 위치하는 복수의 트랜지스터 및 절연층 등의 화소 회로부 구조는 생략하으며, 예를 들면, 이들은 도 3 내지 도 5에 도시된 바와 같이 배치될 수 있다.
애노드(191) 위에는 격벽(350)이 위치하며, 격벽(350)은 애노드(191)의 일 부분을 노출시키는 오프닝(351)을 포함한다.
애노드(191) 및 격벽(350) 위에는 발광층(370)이 위치할 수 있으며, 본 실시예에서는 전영역에 걸쳐 발광층(370)이 위치한다. 이 때, 발광층(370)은 청색 광일 수 있는 제1 색 광을 방출하는 발광층일 수 있다. 실시예에 따라서는 발광층(370)이 각 화소의 오프닝(351)을 중심으로 서로 분리되어 형성될 수도 있으며, 이 때에는 각 화소의 발광층은 서로 다른 색의 광을 방출할 수도 있다. 발광층(370) 위에는 전체적으로 캐소드(270)가 위치할 수 있다.
캐소드(270) 위에는 복수의 절연층(381, 382, 383)을 포함하는 봉지층(380)이 위치할 수 있다. 절연층(381)과 절연층(383)은 무기 절연 물질을 포함할 수 있고, 절연층(381)과 절연층(383) 사이에 위치하는 절연층(382)은 유기 절연 물질을 포함할 수 있다.
봉지층(380) 위에는 충진제를 포함하는 충진층(390)이 위치할 수 있다. 충진층(390) 위에는 절연 물질을 포함하는 덮개층(400), 그리고 복수의 색변환층(430a, 430b) 및 투과층(430c)이 위치할 수 있다.
투과층(430c)은 입사되는 광을 통과시킬 수 있다. 즉, 투과층(430c)은 청색 광일 수 있는 제1 색 광을 투과시킬 수 있다. 투과층(430c)은 제1 색 광을 투과시키는 폴리머 물질을 포함할 수 있다. 투과층(430c)이 위치하는 영역은 청색을 방출하는 발광 영역에 해당할 수 있고, 투과층(430c)은 별도의 반도체 나노 결정을 포함하지 않고 입사된 제1 색 광을 그대로 통과시킬 수 있다.
색변환층(430a, 430b)은 서로 다른 반도체 나노 결정을 포함할 수 있다. 예를 들어, 색변환층(430a)으로 입사되는 제1 색 광은 색변환층(430b)이 포함하는 반도체 나노 결정에 의해 제2 색 광으로 변환되어 방출될 수 있다. 색변환층(430b)으로 입사되는 제1 색 광은 색변환층(430b)이 포함하는 반도체 나노 결정에 의해 제3 색 광으로 변환되어 방출될 수 있다.
반도체 나노 결정은 입사되는 제1 색 광을 제2 색 광 또는 제3 색 광으로 변환하는 형광체 및 양자점(quantum dot) 물질 중 적어도 어느 하나를 포함할 수 있다.
양자점의 코어는 II-VI족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합에서 선택될 수 있다.
II-VI족 화합물은 CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe, MgS 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; AgInS, CuInS, CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe, MgZnS 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 HgZnTeS, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
III-V족 화합물은 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InGaP, InNP, InNAs, InNSb, InPAs, InPSb, GaAlNP 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
IV-VI족 화합물은 SnS, SnSe, SnTe, PbS, PbSe, PbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 SnPbSSe, SnPbSeTe, SnPbSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다. IV족 원소로는 Si, Ge 및 이들의 혼합물로 이루어진 군에서 선택될 수 있다. IV족 화합물로는 SiC, SiGe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물일 수 있다.
이때, 이원소 화합물, 삼원소 화합물 또는 사원소 화합물은 균일한 농도로 입자 내에 존재하거나, 농도 분포가 부분적으로 다른 상태로 나누어져 동일 입자 내에 존재하는 것일 수 있다. 또한 하나의 양자점이 다른 양자점을 둘러싸는 코어/쉘 구조를 가질 수도 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다.
몇몇 실시예에서, 양자점은 전술한 나노 결정을 포함하는 코어 및 상기 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 상기 양자점의 쉘은 상기 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층 역할 및/또는 양자점에 전기 영동 특성을 부여하기 위한 차징층(charging layer)의 역할을 수행할 수 있다. 상기 쉘은 단층 또는 다중층일 수 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다. 상기 양자점의 쉘의 예로는 금속 또는 비금속의 산화물, 반도체 화합물 또는 이들의 조합 등을 들 수 있다.
예를 들어, 상기 금속 또는 비금속의 산화물은 SiO2, Al2O3, TiO2, ZnO, MnO, Mn2O3, Mn3O4, CuO, FeO, Fe2O3, Fe3O4, CoO, Co3O4, NiO 등의 이원소 화합물, 또는 MgAl2O4, CoFe2O4, NiFe2O4, CoMn2O4등의 삼원소 화합물을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
또, 상기 반도체 화합물은 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnSeS, ZnTeS, GaAs, GaP, GaSb, HgS, HgSe, HgTe, InAs, InP, InGaP, InSb, AlAs, AlP, AlSb등을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
양자점은 약 45nm 이하, 바람직하게는 약 40nm 이하, 더욱 바람직하게는 약 30nm 이하의 발광 파장 스펙트럼의 반치폭(full width of half maximum, FWHM)을 가질 수 있으며, 이 범위에서 색순도나 색재현성을 향상시킬 수 있다. 또한 이러한 양자점을 통해 발광되는 광은 전 방향으로 방출되는바, 광 시야각이 향상될 수 있다.
또한, 양자점의 형태는 당 분야에서 일반적으로 사용하는 형태의 것으로 특별히 한정하지 않지만, 보다 구체적으로 구형, 피라미드형, 다중 가지형(multi-arm), 또는 입방체(cubic)의 나노 입자, 나노 튜브, 나노와이어, 나노 섬유, 나노 판상 입자 등의 형태의 것을 사용할 수 있다.
양자점은 입자 크기에 따라 방출하는 광의 색상을 조절 할 수 있으며, 이에 따라 양자점은 청색, 적색, 녹색 등 다양한 발광 색상을 가질 수 있다.
복수의 색변환층(430a, 430b) 및 투과층(430c) 위에는 절연층(440)이 위치하고 그 위에 복수의 컬러 필터(450a, 450b, 450c) 및 차광 부재(460)가 위치할 수 있다.
컬러 필터(450a)는 제2 색 광을 나타낼 수 있고, 컬러 필터(450b)는 제3 색 광을 나타낼 수 있고, 컬러 필터(450c)는 제1 색 광을 나타낼 수 있다.
차광 부재(460)는 이웃한 컬러 필터(450a, 450b, 450c) 사이에 위치할 수 있다.
복수의 컬러 필터(450a, 450b, 450c) 및 차광 부재(460) 위에는 기판(210)이 위치할 수 있다. 즉, 기판(110)과 기판(210) 사이에 복수의 색변환층(430a, 430b) 및 복수의 컬러 필터(450a, 450b, 450c)가 위치할 수 있다.
본 발명의 다른 실시예에 따르면, 복수의 색변환층(430a, 430b) 및 투과층(430c)을 포함하는 대신 발광층(370)이 양자점을 포함할 수도 있다.
기판(110, 210)은 동일한 물질로 형성될 수 있다. 기판(110)에서는 봉지층(380)까지 형성하고, 기판(210)에는 컬러 필터(450a, 450b, 450c), 차광 부재(460), 절연층(440), 색변환층(430a, 430b), 투과층(430c), 및 덮개층(400)까지 형성할 수 있다. 그 후 충진층(390)을 이용하여 상하의 기판 구조물을 부착시켜 형성할 수 있다. 이 때, 충진층(390)의 외측 또는 내측에는 실런트를 더 포함하여 상하의 구조물이 부착되도록 할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
10, 10’: 발광 표시 장치 20: 데이터 구동부
30: 스캔 구동부 151, 151-1, 151v, 151h: 스캔선
151o, 150ol, 150or: 오프닝 152, 153: 더미 배선
110, 210: 기판 120, 140, 160, 180: 절연층
125: 하부 유지 전극 131, 132, 133: 반도체
155, 156, 157: 게이트 전극 171a, 171b, 171c: 데이터선
172, 172vl, 172vr, 172h-1, 172h-2: 구동 전압선
172-1e, 172-2e: 추가 구동 전압선 172e: 구동 전압선 연장부
173, 173v: 초기화 전압선 175: 상부 유지 전극
172c, 173c, 176, 177: 연결 부재 179a, 179b: 애노드 연결 부재
185a, 185b, 185c: 오프닝 191: 애노드
270: 캐소드 350: 격벽
351: 오프닝 370: 발광층
380: 봉지층 381, 382, 383, 440: 절연층
390: 충진층 400: 덮개층
430a, 430b: 색변환층 430c: 투과층
450a, 450b, 450c: 컬러 필터 460: 차광 부재
T1, T2, T3: 트랜지스터

Claims (20)

  1. 제1 화소 회로부;
    상기 제1 화소 회로부의 일측에 위치하며, 제1 방향으로 연장되어 있으며, 스캔 신호를 전달하는 제1 스캔 신호선;
    최외곽에 위치하는 제2 화소 회로부; 및
    상기 제2 화소 회로부의 최외측에 위치하며, 상기 제1 방향으로 연장되어 있는 제1 더미 배선을 포함하며,
    상기 최외곽 더미 배선의 폭은 상기 제1 스캔 신호선의 폭보다 좁은 발광 표시 장치.
  2. 제1항에서,
    상기 발광 표시 장치는 복수의 서브 영역을 포함하고,
    각 서브 영역은 상기 스캔 신호가 상기 제1 방향을 따라서 전달되는 스캔 신호 인가 영역, 및 상기 제1 더미 배선을 포함하는 더미 배선이 형성되어 있는 더미 영역을 포함하는 발광 표시 장치.
  3. 제2항에서,
    상기 더미 배선은 트랜지스터를 턴 오프시킬 수 있는 오프 전압이 인가되는 발광 표시 장치.
  4. 제2항에서,
    상기 더미 배선은 제2 더미 배선을 더 포함하며,
    상기 제2 더미 배선은 상기 제1 더미 배선보다 폭이 넓은 발광 표시 장치.
  5. 제2항에서,
    상기 제2 더미 배선은 상기 제2 화소 회로부의 일측으로 상기 제1 더미 배선이 위치하지 않는 측에 위치하는 발광 표시 장치.
  6. 제2항에서,
    상기 제1 화소 회로부와 상기 제2 화소 회로부의 사이에 위치하는 제3 화소 회로부를 더 포함하며,
    상기 제2 더미 배선은 상기 제3 화소 회로부의 일측에 위치하는 발광 표시 장치.
  7. 제2항에서,
    상기 제1 방향에 수직하는 방향으로 연장되어 있으며, 상기 스캔 신호를 전달하는 제2 스캔 신호선을 더 포함하며,
    상기 제2 스캔 신호선은 상기 제1 스캔 신호선과 전기적으로 연결되어 있는 발광 표시 장치.
  8. 제7항에서,
    상기 서브 영역은 총 3개의 서브 영역을 포함하며,
    각 서브 영역마다 상기 제1 스캔 신호선이 하나씩 형성되고, 상기 제2 스캔 신호선은 상기 3개의 서브 영역에 대하여 하나로 형성되며,
    상기 제2 스캔 신호선은 상기 각 서브 영역마다 상기 제1 스캔 신호선과 전기적으로 연결되며,
    상기 제2 스캔 신호선과 전기적으로 연결되어 있는 상기 제1 스캔 신호선은 동일한 타이밍의 스캔 신호를 전달하는 발광 표시 장치.
  9. 제7항에서,
    상기 제2 스캔 신호선은 상기 제1 화소 회로부에 포함되어 있는 박막 트랜지스터의 게이트 전극 및 상기 제2 화소 회로부에 포함되어 있는 박막 트랜지스터의 게이트 전극과 전기적으로 연결되어 있는 발광 표시 장치.
  10. 제9항에서,
    상기 제1 화소 회로부 및 상기 제2 화소 회로부 각각은
    발광 다이오드로 전달할 출력 전류를 생성하여 출력하는 구동 트랜지스터;
    상기 구동 트랜지스터의 게이트 전극으로 데이터 전압을 전달하는 입력 트랜지스터;
    상기 구동 트랜지스터의 상기 게이트 전극과 일측 단자가 연결되어 있는 유지 커패시터; 및
    상기 구동 트랜지스터에서 상기 출력 전류를 출력하는 단자를 초기화시키는 초기화 트랜지스터를 포함하는 발광 표시 장치.
  11. 복수의 발광 표시 패널을 부착하여 형성된 대형 표시 장치에서,
    상기 복수의 발광 표시 패널 중 적어도 하나의 발광 표시 패널은
    제1 화소 회로부;
    상기 제1 화소 회로부의 일측에 위치하며, 제1 방향으로 연장되어 있는 제1 스캔 신호선;
    최외곽에 위치하는 제2 화소 회로부; 및
    상기 제2 화소 회로부의 최외측에 위치하며, 상기 제1 방향으로 연장되어 있는 최외곽 더미 배선을 포함하며,
    상기 최외곽 더미 배선의 폭은 상기 스캔 신호선의 폭보다 좁은 대형 표시 장치.
  12. 제11항에서,
    상기 발광 표시 패널은 복수의 서브 영역을 포함하고,
    각 서브 영역은 상기 스캔 신호가 상기 제1 방향을 따라서 전달되는 스캔 신호 인가 영역, 및 상기 최외곽 더미 배선을 포함하는 더미 배선이 형성되어 있는 더미 영역을 포함하는 대형 표시 장치.
  13. 제12항에서,
    상기 더미 배선은 트랜지스터를 턴 오프시킬 수 있는 오프 전압이 인가되는 대형 표시 장치.
  14. 제12항에서,
    상기 더미 배선은 제2 더미 배선을 더 포함하며,
    상기 제2 더미 배선은 상기 제1 더미 배선보다 폭이 넓은 대형 표시 장치.
  15. 제12항에서,
    상기 제2 더미 배선은 상기 제2 화소 회로부의 일측으로 상기 제1 더미 배선이 위치하지 않는 측에 위치하는 대형 표시 장치.
  16. 제12항에서,
    상기 제1 화소 회로부와 상기 제2 화소 회로부의 사이에 위치하는 제3 화소 회로부를 더 포함하며,
    상기 제2 더미 배선은 상기 제3 화소 회로부의 일측에 위치하는 대형 표시 장치.
  17. 제12항에서,
    상기 제1 방향에 수직하는 방향으로 연장되어 있으며, 상기 스캔 신호를 전달하는 제2 스캔 신호선을 더 포함하며,
    상기 제2 스캔 신호선은 상기 제1 스캔 신호선과 전기적으로 연결되어 있는 대형 표시 장치.
  18. 제17항에서,
    상기 서브 영역은 총 3개의 서브 영역을 포함하며,
    각 서브 영역마다 상기 제1 스캔 신호선이 하나씩 형성되고, 상기 제2 스캔 신호선은 상기 3개의 서브 영역에 대하여 하나로 형성되며,
    상기 제2 스캔 신호선은 상기 각 서브 영역마다 상기 제1 스캔 신호선과 전기적으로 연결되며,
    상기 제2 스캔 신호선과 전기적으로 연결되어 있는 상기 제1 스캔 신호선은 동일한 타이밍의 스캔 신호를 전달하는 대형 표시 장치.
  19. 제17항에서,
    상기 제2 스캔 신호선은 상기 제1 화소 회로부에 포함되어 있는 박막 트랜지스터의 게이트 전극 및 상기 제2 화소 회로부에 포함되어 있는 박막 트랜지스터의 게이트 전극과 전기적으로 연결되어 있는 대형 표시 장치.
  20. 제1 화소 회로부;
    상기 제1 화소 회로부의 양측에 위치하며, 제1 방향으로 연장되어 있으며, 스캔 신호를 전달하는 한 쌍의 제1 스캔 신호선;
    최외곽에 위치하는 제2 화소 회로부; 및
    상기 제2 화소 회로부의 내측으로 상기 제1 스캔 신호선에 대응하는 위치에 형성되어 있는 더미 배선을 포함하며,
    상기 제2 화소 회로부의 외측으로 상기 제1 스캔 신호선에 대응하는 위치에는 배선이 형성되어 있지 않은 발광 표시 장치.
KR1020200173392A 2020-12-11 2020-12-11 발광 표시 장치 및 복수의 발광 표시 장치를 포함하는 대형 표시 장치 KR20220083912A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200173392A KR20220083912A (ko) 2020-12-11 2020-12-11 발광 표시 장치 및 복수의 발광 표시 장치를 포함하는 대형 표시 장치
US17/526,483 US11551612B2 (en) 2020-12-11 2021-11-15 Display device and display apparatus having display devices
CN202111505257.9A CN114694523A (zh) 2020-12-11 2021-12-10 显示装置和具有多个显示装置的显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200173392A KR20220083912A (ko) 2020-12-11 2020-12-11 발광 표시 장치 및 복수의 발광 표시 장치를 포함하는 대형 표시 장치

Publications (1)

Publication Number Publication Date
KR20220083912A true KR20220083912A (ko) 2022-06-21

Family

ID=81941619

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200173392A KR20220083912A (ko) 2020-12-11 2020-12-11 발광 표시 장치 및 복수의 발광 표시 장치를 포함하는 대형 표시 장치

Country Status (3)

Country Link
US (1) US11551612B2 (ko)
KR (1) KR20220083912A (ko)
CN (1) CN114694523A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101372014B1 (ko) 2007-11-12 2014-03-07 엘지디스플레이 주식회사 유기 전계 발광 패널
KR102059943B1 (ko) * 2013-10-16 2019-12-30 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102580125B1 (ko) 2016-07-29 2023-09-18 엘지디스플레이 주식회사 더미터치링크라인을 가진 인셀터치방식 표시장치
KR101895217B1 (ko) 2016-12-27 2018-09-07 전자부품연구원 타일링 멀티 디스플레이 및 그의 제조 방법

Also Published As

Publication number Publication date
CN114694523A (zh) 2022-07-01
US20220189399A1 (en) 2022-06-16
US11551612B2 (en) 2023-01-10

Similar Documents

Publication Publication Date Title
KR102652645B1 (ko) 발광 장치 및 이를 구비하는 표시 장치
US11600688B2 (en) Display device
US11903270B2 (en) Display device, method of manufacturing the same, and tiled display device having the same
US20230337488A1 (en) Display device
CN111816784A (zh) 显示装置
US20240030235A1 (en) Display device and manufacturing method thereof
US11818931B2 (en) Display device
KR20210002170A (ko) 표시 장치
US11508318B2 (en) Light emitting display device
US20220140058A1 (en) Display apparatus
US11302771B2 (en) Display device including pad arranged in peripheral area
KR20220083912A (ko) 발광 표시 장치 및 복수의 발광 표시 장치를 포함하는 대형 표시 장치
KR20220100771A (ko) 발광 표시 장치
KR20230136790A (ko) 표시 장치
KR20220105210A (ko) 발광 표시 장치
KR20220001025A (ko) 표시 장치
KR20220130295A (ko) 표시 장치
KR20230092066A (ko) 표시 장치 및 그 제조 방법
KR20220091697A (ko) 표시 장치 및 그 리페어 방법

Legal Events

Date Code Title Description
A201 Request for examination