KR20220072351A - 반도체 양자점의 생성과 크기 제어 방법 및 시스템 - Google Patents

반도체 양자점의 생성과 크기 제어 방법 및 시스템 Download PDF

Info

Publication number
KR20220072351A
KR20220072351A KR1020200159851A KR20200159851A KR20220072351A KR 20220072351 A KR20220072351 A KR 20220072351A KR 1020200159851 A KR1020200159851 A KR 1020200159851A KR 20200159851 A KR20200159851 A KR 20200159851A KR 20220072351 A KR20220072351 A KR 20220072351A
Authority
KR
South Korea
Prior art keywords
thin film
quantum dots
semiconductor thin
amorphous semiconductor
crystalline nanoparticles
Prior art date
Application number
KR1020200159851A
Other languages
English (en)
Other versions
KR102497991B1 (ko
Inventor
이효창
김정형
성대진
최대한
Original Assignee
한국표준과학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국표준과학연구원 filed Critical 한국표준과학연구원
Priority to KR1020200159851A priority Critical patent/KR102497991B1/ko
Priority to PCT/KR2021/012384 priority patent/WO2022114473A1/ko
Publication of KR20220072351A publication Critical patent/KR20220072351A/ko
Application granted granted Critical
Publication of KR102497991B1 publication Critical patent/KR102497991B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0061—Methods for manipulating nanostructures
    • B82B3/0076—Methods for manipulating nanostructures not provided for in groups B82B3/0066 - B82B3/0071
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명의 반도체 양자점의 생성 방법에 관한 것으로서, 기판 상부에 비정질 반도체 박막을 증착하는 단계; 상기 비정질 반도체 박막 상부에 플라즈마를 형성하고 이로부터 상기 비정질 반도체 박막에 이온 에너지를 전달하여 결정질 나노입자를 생성하는 단계; 상기 비정질 반도체 박막과 상기 결정질 나노입자에 이온 에너지를 더 전달하여 상기 결정질 나노입자를 성장시키는 단계; 상기 결정질 나노입자가 성장하여 양자점이 생성되는 단계;를 포함하는 것을 특징으로 한다.

Description

반도체 양자점의 생성과 크기 제어 방법 및 시스템{Method and system for organizing semiconductor quantum dots and controlling the size thereof}
본 발명은 반도체 양자점의 생성과 크기 제어 방법 및 시스템에 관한 것으로서, 플라즈마 공정을 적용하여 비정질 반도체 박막으로부터 균일한 결정성을 갖는 반도체 양자점을 생성하고 그 크기를 제어할 수 있는 반도체 양자점의 생성과 크기 제어 방법 및 시스템에 관한 것이다.
양자점은 벌크 형태의 물질이 나타내는 고유한 특성과 달리 전기적 및 광학적특성을 나타내는 15 나노미터 이하 크기의 결정질 나노입자로서, 양자점의 전기적 및 광학적 성질은 원자, 분자, 벌크 물질과는 차이를 가지며, 이러한 특성은 모든 고체 물질에서 나타날 수 있지만 반도체 물질에서 더욱 더 잘 나타난다.
양자점의 제조를 위한 2가지 공정으로서 탑다운 방식의 리소그래피 공정과 바텀업 방식의 자기 조직화(self-organization) 공정이 있을 수 있는데, 리소그래피 공정에 비하여 자기 조직화 공정은 한 번에 대면적에서 규칙적인 배열의 양자점을 형성할 수 있는 가능성을 제시하고 있다.
기판 표면에 대한 고에너지 이온빔 스퍼터링은 자기 조직화 나노 구조의 생성을 위한 아주 효과적인 방법으로서 특정 조건하에서 스퍼터링은 표면을 거칠게 만들어 리플(ripple)이나 도트 형태의 패턴을 형성한다.
과거의 연구에 따르면, 반도체인 실리콘 결정질 기판에 대하여 20 keV 이상의 이온 에너지를 갖는 이온빔 스퍼터링을 수행하는 경우 리플을 형성할 수 있고, 750 eV의 이온 에너지를 갖는 이온빔 스퍼터링을 수행하는 경우에도 리플이 형성되는 것으로 보고되고 있으나, 실리콘 결정질 기판으로부터 형성된 리플이 비정질화되는 경우도 있어 리플로부터 양자점을 형성하는 경우 결정성이 유지되기 어렵고, 결정질 기판에 대해서 이온빔 스퍼터링이 수행되어야 하는바 비정질 기판에 대해서는 적용되기 어렵다는 문제점이 있다.
종래기술로서 420 eV의 이온 에너지를 갖는 Ar+ 이온빔을 사용하여 갈륨 안티모나이드 표면에 반도체 양자점이 형성되는 기술도 제시되고 있으나, 결정질 기판에 리플 형태의 나노구조체를 만들게 되어서 나노구조체와 기판이 결정형으로 연결되어 있어서 나노구조체의 양자점 특성을 얻기 어렵다. 또한, 비정질 기판에 대해서는 적용되기 어렵고 형성되는 양자점의 크기를 조절하면서 결정성을 유지하기 어렵다는 문제점이 있다.
또한 금속 재료인 구리(Cu) 또는 금(Au)으로 형성된 박막의 경우, 플라즈마의 이온 충돌에 의하여 나노입자를 형성할 수 있는데, 금속 재료는 높은 전도성을 가짐에 따라 플라즈마의 이온 충돌이 적용되는 경우 금속 재료로 형성된 박막의 두께 전체에 대해서 디웨팅(dewetting) 현상이 발생됨에 따라 나노입자가 형성될 수 있으나, 이러한 디웨팅(dewetting) 현상에 의한 나노입자는 양자점으로 작용하기 위한 15 나노미터 이하의 크기로는 형성되기 어렵고 균일한 크기로 형성하기도 어려워 디웨팅(dewetting) 현상에 의한 나노입자의 생성은 반도체 재료로부터의 양자점 생성에는 적용되기 어렵다는 문제점이 있다.
등록특허공보 제10-0249813호는 실리콘 양자점 형성 방법에 관한 것으로서, 실리콘 기판 상에 실리콘 산화막을 형성하고, 실리콘 산화막 상에 Al-Si 합금층을 증착하고, Al-Si 합금층을 섭씨 150~550도의 온도로 열처리하여 Al-Si 합금층 내에 미세한 실리콘 결정립을 형성한다. 실리콘 결정립은 Al-Si 합금층 내에 분포되어 있는 Si 원자들의 재배열로 인한 핵생성 및 성장에 의해 형성된다. 이어서, Al-Si 합금층을 식각법으로 Al 금속만을 제거하여 10 nm 이하의 실리콘 결정립을 잔존시켜 실리콘 양자점을 형성하고 있으나, 이러한 열처리에 의한 양자점 형성은 결정화가 균일하지 못하고 공정이 복잡하며 고온 공정으로 인한 소자 손상이 야기될 수 있다는 문제점이 있다.
등록특허공보 제10-1670286호는 양자점 광활성층 및 이의 제조방법에 관한 것으로서, 광활성층 내에 실리콘 양자점의 밀도가 향상되도록 하기 위하여 실리콘 기판 상부에 복합적층층을 형성한 후 이를 열처리함으로써 실리콘 양자점이 실리콘화합물인 매질에 함입된 양자점 광활성층을 제조하고 있으나, 이러한 열처리에 의한 양자점 형성은 결정화가 균일하지 못하고 공정이 복잡하며 고온 공정으로 인한 소자 손상이 야기될 수 있다는 문제점이 있다.
등록특허공보 제10-0787000호는 나노입자의 제조방법 및 제조장치에 관한 것으로서, 챔버의 내부는 플라즈마 방전을 위하여 내부 공간이 마련되고, 전압 발생장치는 캐소드와 애노드 사이에 전압을 인가하여 전기장을 발생시키며 발생된 전기장은 챔버 내부에 채워진 기체를 방전시켜 기체 양이온을 포함하는 플라즈마를 발생시킨다. 이 때 플라즈마에 포함되어 있는 기체 양이온은 캐소드 방향으로 가속되어 금속 타겟의 표면에 충돌하고 금속 타겟의 물질은 원자, 분자 또는 클러스터 형태로 표면에서 밖으로 튀어나온다. 애노드는 이와 같이 발생된 나노입자를 끌어당겨 나노입자 수집부에서 나노입자를 수집한다. 나노입자 수집부는 발생된 나노입자를 접착시키기 위한 접착성 필름으로 구성될 수 있고 이와 같이 수집된 나노입자는 상기 접착성 필름을 가용성 용매에 용해시킴으로써 수거될 수 있다. 그러나 이러한 방법은 금속 타겟에 대해서만 적용되고 있어 반도체 양자점의 형성에는 적용하기 어렵다는 문제점이 있다.
공개특허공보 제10-2011-0050704호는 양자점의 제조 방법에 관한 것으로서 화학적 합성에 의하여 양자점을 생성하고 있으나, 화학적인 방법은 양산성이 떨어질 수 있고 화학물질의 독성에 의하여 환경에 유해한 영향을 줄 수 있다는 문제점이 있다.
등록특허공보 제10-0249813호 등록특허공보 제10-1670286호 등록특허공보 제10-0787000호 공개특허공보 제10-2011-0050704호
본 발명은 플라즈마 공정에 의하여 반도체 비정질 박막으로부터 반도체 양자점을 생성하고 그 크기를 쉽게 제어하는 것을 목적으로 한다.
본 발명의 다른 목적은, 결정화가 균일한 양자점을 생성될 수 있도록 하는 것이다.
본 발명의 또 다른 목적은, 양자점의 생성을 위한 양산성을 높이고 환경에 대한 유해한 영향을 저감하는 것이다.
본 발명이 해결하고자 하는 과제는 상기 목적으로만 제한하지 아니하고, 위에서 명시적으로 나타내지 아니한 다른 기술적 과제는 이하 본 발명의 구성 및 작용을 통하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 쉽게 이해할 수 있을 것이다.
본 발명에서는, 상기 과제를 해결하기 위하여 이하의 구성을 포함한다.
본 발명의 반도체 양자점의 생성 방법에 관한 것으로서, 기판 상부에 비정질 반도체 박막을 증착하는 단계; 상기 비정질 반도체 박막 상부에 플라즈마를 형성하고 이로부터 상기 비정질 반도체 박막에 이온 에너지를 전달하여 결정질 나노입자를 생성하는 단계; 상기 비정질 반도체 박막과 상기 결정질 나노입자에 이온 에너지를 더 전달하여 상기 결정질 나노입자를 성장시키는 단계; 상기 결정질 나노입자가 성장하여 양자점이 생성되는 단계;를 포함하는 것을 특징으로 한다.
본 발명의 상기 이온 에너지는 상기 비정질 반도체 박막의 스퍼터링 문턱 에너지(Eth)를 기준으로 0.5 Eth 내지 10 Eth 의 범위에서 전달되도록 하는 것을 특징으로 한다.
본 발명의 상기 이온 에너지는 상기 비정질 반도체 박막의 스퍼터링 문턱 에너지(Eth)를 기준으로 0.5 Eth 내지 5 Eth 의 범위에서 전달되도록 하는 것을 특징으로 한다.
본 발명의 상기 양자점의 크기는 0.1 nm 이상 100 nm 이하인 것을 특징으로 한다.
본 발명의 상기 기판 상부에 비정질 반도체 박막을 증착하는 단계에서 상기 기판은 실리콘 웨이퍼로 형성되고 상기 실리콘 웨이퍼에 산화막, 질화막, 금속층 중 어느 하나가 형성된 후 그 상부에 비정질 실리콘 박막이 증착되는 것을 특징으로 한다.
또한 본 발명은 반도체 양자점의 크기 제어 방법에 관한 것으로서, 복수의 양자점이 생성된 기판의 상부에 적어도 하나의 양자점이 노출되도록 마스크를 형성하는 단계; 상기 기판 상부에 플라즈마를 형성하고 노출된 상기 양자점에 이온 에너지를 전달하여 크기를 제어하는 단계;를 포함하는 것을 특징으로 한다.
또한 본 발명은 반도체 양자점의 생성 방법에 관한 것으로서, 기판 상부에 비정질 반도체 박막을 증착하는 단계; 상기 비정질 반도체 박막의 일부가 노출하도록 마스크를 형성하는 단계; 상기 마스크 상부에 플라즈마를 형성하고 이로부터 노출된 상기 비정질 반도체 박막에 이온 에너지를 전달하여 결정질 나노입자를 생성하는 단계; 상기 비정질 반도체 박막과 상기 결정질 나노입자에 이온 에너지를 더 전달하여 상기 결정질 나노입자를 성장시키는 단계; 상기 결정질 나노입자가 성장하여 양자점이 생성되는 단계;를 포함하는 것을 특징으로 한다.
또한 본 발명은 반도체 양자점의 생성 방법에 관한 것으로서, 기판 상부에 비정질 반도체 박막을 증착하는 단계; 상기 비정질 반도체 박막을 패터닝하는 단계; 패터닝된 상기 비정질 반도체 박막이 노출하도록 마스크를 형성하는 단계; 상기 마스크 상부에 플라즈마를 형성하고 이로부터 노출된 상기 비정질 반도체 박막에 이온 에너지를 전달하여 결정질 나노입자를 생성하는 단계; 상기 비정질 반도체 박막과 상기 결정질 나노입자에 이온 에너지를 더 전달하여 상기 결정질 나노입자를 성장시키는 단계; 상기 결정질 나노입자가 성장하여 양자점이 생성되는 단계;를 포함하는 것을 특징으로 한다.
또한 본 발명은 반도체 양자점의 생성 시스템에 관한 것으로서, 비정질 반도체 박막이 증착된 기판이 내부에 위치하도록 하는 챔버, 상기 챔버 내에 플라즈마를 발생시키는 전원공급부를 포함하고, 상기 전원공급부는 상기 비정질 반도체 박막에 전달되는 이온 에너지를 제어하여 상기 비정질 반도체 박막에 결정질 나노입자가 생성되도록 하고, 상기 비정질 반도체 박막과 상기 결정질 나노입자에 이온 에너지를 더 전달하여 상기 결정질 나노입자가 성장되어 양자점이 생성되도록 하는 것을 특징으로 한다.
본 발명의 상기 전원공급부는 플라즈마 밀도를 제어하기 위한 플라즈마 발생부와 이온 에너지를 제어하기 위한 바이어스 전원 인가부를 포함하는 것을 특징으로 한다.
본 발명의 상기 플라즈마 발생부는 유도결합 플라즈마(ICP: Inductively Coupled Plasma) 발생부, 자화된 유도결합 플라즈마(Magnetized ICP) 발생부, 용량성 결합 플라즈마(CCP: Capacitive Coupled Plasma) 발생부, 자화된 용량성 결합 플라즈마(Magnetized CCP) 발생부, 마이크로웨이브 플라즈마(Microwave Plasma) 발생부, 자화된 마이크로웨이브 플라즈마(Magnetized Microwave Plasma) 발생부 중 적어도 어느 하나인 것을 특징으로 한다.
본 발명의 효과는 플라즈마 공정에 의하여 반도체 비정질 박막으로부터 반도체 양자점을 생성하고 그 크기를 쉽게 제어하는 것을 가능하게 하는 것이다.
본 발명의 다른 효과는, 결정화가 균일한 양자점을 생성될 수 있도록 하는 것이다.
본 발명의 또 다른 효과는, 양자점의 생성을 위한 양산성을 높이고 환경에 대한 유해한 영향을 저감하는 것이다.
본 발명에 의한 효과는 상기 효과로만 제한하지 아니하고, 위에서 명시적으로 나타내지 아니한 다른 효과는 이하 본 발명의 구성 및 작용을 통하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 쉽게 이해할 수 있을 것이다.
도 1은 본 발명의 반도체 양자점의 생성을 위한 전체적인 공정을 도시한다.
도 2는 본 발명의 반도체 양자점의 크기 제어를 위한 공정의 일실시예를 도시한다.
도 3은 본 발명의 반도체 양자점의 크기 제어를 위한 공정의 다른 일실시예를 도시한다.
도 4는 본 발명의 반도체 양자점의 생성과 크기 제어를 위한 공정의 다른 일실시예를 도시한다.
도 5는 본 발명의 반도체 양자점의 크기 생성을 위한 공정의 다른 일실시예를 도시한다.
도 6은 본 발명의 반도체 양자점의 패시베이션을 위한 일실시예를 도시한다.
도 7은 본 발명의 반도체 양자점의 생성을 위한 일실시예의 흐름도를 도시한다.
도 8은 본 발명의 반도체 양자점의 생성 및 크기 제어를 위한 일실시예의 흐름도를 도시한다.
도 9는 본 발명의 반도체 양자점의 생성을 위한 다른 일실시예의 흐름도를 도시한다.
도 10은 본 발명의 반도체 양자점의 생성을 위한 또 다른 일실시예의 흐름도를 도시한다.
이하 본 발명의 바람직한 실시예에 따른 전체적인 구성 및 작용에 대해 설명하기로 한다. 이러한 실시예는 예시적인 것으로서 본 발명의 구성 및 작용을 제한하지는 아니하고, 실시예에서 명시적으로 나타내지 아니한 다른 구성 및 작용도 이하 본 발명의 실시예를 통하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 쉽게 이해할 수 있는 경우는 본 발명의 기술적 사상으로 볼 수 있을 것이다.
도 1은 본 발명의 반도체 양자점의 생성을 위한 전체적인 공정을 도시한다.
도 1(a)를 참조하면, 실리콘 웨이퍼와 같은 기판(10) 위에 실리콘 산화막(SiO2)과 같은 절연층(20)이 형성되고 이러한 실리콘 산화막(SiO2) 위에 비정질 실리콘 박막(30)이 증착된다. 비정질 실리콘 박막(30)의 증착은 챔버 내에서 이루어진다. 또한 상기 절연층(20)은 실리콘 산화막(SiO2) 외에도 공지의 산화막 또는 질화막으로 형성될 수 있고, 상기 절연층(20) 대신에 또는 그 상부에 상기 비정질 실리콘 박막(30)보다 녹는 점이 높은 금속 재료로 형성되는 금속층이 형성되고 상기 금속층 상부에 상기 비정질 실리콘 박막(30)이 증착될 수도 있다.
도 1(b)를 참조하면, 비정질 실리콘 박막(30)이 증착된 후, 챔버 내에 아르곤(Ar) 가스가 주입되어 플라즈마가 발생되고 플라즈마 내의 이온은 가속되어 상기 비정질 실리콘 박막(30)에 충돌하여 소정의 이온 에너지를 전달하게 되며, 상기 비정질 실리콘 박막(30)에는 결정질 나노입자(31)가 생성될 수 있다. 상기 결정질 나노입자(31)는 미세한 실리콘 결정립으로서 양자점 생성을 위한 시드로서 작용한다.
상기 챔버 내에 주입되는 가스는 아르곤(Ar) 가스 외에도 불활성기체 중에서 선택하여 사용할 수 있고, 상기 챔버 내에 플라즈마를 발생시킬 수 있도록 전원공급부가 연결되고, 상기 전원공급부는 상기 비정질 실리콘 박막(30)에 전달되는 이온 에너지를 제어하여 상기 비정질 실리콘 박막(30)에 결정질 나노입자(31)가 생성되도록 할 수 있다.
도 1(c)를 참조하면, 상기 비정질 실리콘 박막(30)과 상기 결정질 나노입자(31)에 이온 에너지를 더 전달하게 되면 상기 결정질 나노입자(31)가 그 크기가 더 성장하게 되는데, 이러한 결정질 나노입자(31)의 성장은 상기 결정질 나노입자(31) 주변의 실리콘 원자의 확산에 의한 자기 구조화(self-structuration) 현상에 따라 이루어진다.
도 1(d)를 참조하면, 상기 결정질 나노입자(31)에 이온 에너지를 더 전달하게 되면 즉, 이온 에너지를 전달하는 시간이 증가됨에 따라 상기 결정질 나노입자(31)는 그 크기가 더 성장하게 되고 결정질 양자점(32)이 생성되게 된다. 시간이 더 증가하면 상기 비정질 실리콘 박막(30)이 모두 소진될 수 있다.
상기 비정질 실리콘 박막(30)에 상기 결정질 나노입자(31)가 생성되면 플라즈마로부터 전달되는 이온 에너지가 상기 결정질 나노입자(31)에 집중되는 것으로 보이는데, 이는 결정질 나노입자(31) 표면에 음(-) 전하가 축적됨에 따라 상기 비정질 실리콘 박막(30)의 표면에 비하여 상기 결정질 나노입자(31)에 이온 플럭스가 더 많이 도달하기 때문이라고 볼 수 있다.
종래의 금속층에 대해서 플라즈마 디웨팅(dewetting) 현상을 유발하여 나노입자를 생성하는 경우에는 금속층 두께 전체에 대해서 나노입자가 생성될 수 밖에 없으나, 금속층에 비하여 전도성이 떨어지는 상기 비정질 실리콘 박막(30)에 대해서는 플라즈마 디웨팅(dewetting) 현상이 적용될 수는 없고 소정의 스퍼터링 문턱 에너지(Eth) 부근에서 이온 에너지를 전달함에 따라 상기 비정질 실리콘 박막(30) 두께 전체에 대해서 뿐만 아니라 상기 비정질 실리콘 박막(30)의 일부 두께에 대해서 그 크기가 15 나노미터 이하의 결정질 나노입자인 양자점이 생성될 수 있다.
상기 이온 에너지는 상기 비정질 실리콘 박막의 스퍼터링 문턱 에너지(Eth)를 기준으로 0.5 Eth 내지 10 Eth 의 범위에서 전달되도록 하여 상기 이온 에너지에 의하여 상기 비정질 실리콘 박막(30)에서 스퍼터링이 일어나지 않도록 하는 것이 바람직하다. 더욱 바람직하게는, 상기 이온 에너지는 문턱 에너지(Eth) 부근에 더 가깝도록 0.5 Eth 내지 5 Eth 의 범위에서 전달되도록 하여 상기 비정질 실리콘 박막(30)에서 스퍼터링이 더욱 더 일어나지 않도록 한다.
도 2는 본 발명의 반도체 양자점의 크기 제어를 위한 공정의 일실시예를 도시한다.
도 2(a)를 참조하면, 기판 상에 복수의 양자점이 형성되어 있고 그 중에서 양자점(321)은 포토레지스트(40)로 보호하고 나머지 양자점(322, 323)에 대해서는 아르곤(Ar) 플라즈마로부터 이온 에너지를 전달하게 되며 이온 에너지의 증가에 따라 스퍼터링 효과로 상기 양자점(322, 323)의 크기가 줄어들게 된다.
도 2(b)를 참조하면, 앞에서 포토레지스트(40)로 보호된 양자점(321)과 크기가 줄어든 양자점들 중에 양자점(322)을 포토레지스트(40)로 보호하고 나머지 양자점(323)에 대해서는 아르곤(Ar) 플라즈마로부터 이온 에너지를 전달하게 되며 이온 에너지의 증가에 따라 스퍼터링 효과로 상기 양자점(323)의 크기가 더욱 더 줄어들게 된다.
결국 플라즈마 공정에 의하여 양자점의 크기를 쉽게 조절할 수 있고 기판에 형성된 양자점의 크기를 그 위치에 따라 다르게 조절할 수 있게 된다.
이온 에너지로부터 양자점을 보호하기 위하여 포토레지스트(40) 외에도 쉐도우 마스크를 사용할 수 있으며, 상기 쉐도우 마스크의 재질은 금속 또는 PMMA(Poly methyl methacrylate) 등이 사용될 수 있다.
상기 생성되는 양자점의 크기는 0.1 nm 이상 100 nm 이하일 수 있어서 각각의 양자점을 개별적으로 그 크기의 제어가 어려울 수도 있으나, 최근에 개발된 극자외선(EUV: Extreme ultraviolet) 공정을 적용하면 수 nm의 미세 공정에 따라 각각의 양자점을 개별적으로 그 크기를 제어할 수 있게 된다. 즉 양자점들의 사이 간격을 수 nm로 두고 양자점들의 크기를 제어할 수 있다.
도 3은 본 발명의 반도체 양자점의 크기 제어를 위한 공정의 다른 일실시예를 도시한다.
도 3(a)를 참조하면, 기판 상에 복수의 양자점이 형성되어 있고 그 중에서 복수의 양자점(321)은 포토레지스트(40)로 보호하고 나머지 복수의 양자점(322, 323)에 대해서는 아르곤(Ar) 플라즈마로부터 이온 에너지를 전달하게 되며 이온 에너지의 증가에 따라 스퍼터링 효과로 상기 양자점(322, 323)의 크기가 줄어들게 된다.
도 3(b)를 참조하면, 앞에서 포토레지스트(40)로 보호된 복수의 양자점(321)과 크기가 줄어든 양자점들 중에 복수의 양자점(322)을 포토레지스트(40)로 보호하고 나머지 복수의 양자점(323)에 대해서는 아르곤(Ar) 플라즈마로부터 이온 에너지를 전달하게 되며 이온 에너지의 증가에 따라 스퍼터링 효과로 상기 양자점(323)의 크기가 더욱 더 줄어들게 된다.
도 3(c)를 참조하면, 포토레지스트(40)를 모두 제거하여 기판의 각 구역별로 각 구역의 양자점들의 크기가 서로 다르게 조절되어 크기가 큰 양자점(321)으로부터 그 크기가 중간인 양자점(322), 그 크기가 가장 작은 양자점(323)까지 쉽게 형성될 수 있다.
결국 플라즈마 공정에 의하여 양자점의 크기를 쉽게 조절할 수 있고 기판에 형성된 양자점의 크기를 그 구역을 구분하여 구분된 구역에 속하는 복수의 양자점에 대해서 그 크기를 다르게 조절할 수 있게 된다.
이온 에너지로부터 양자점을 보호하기 위하여 포토레지스트(40) 외에도 쉐도우 마스크를 사용할 수 있으며, 상기 쉐도우 마스크의 재질은 금속 또는 PMMA(Poly methyl methacrylate) 등이 사용될 수 있다.
도 4는 본 발명의 반도체 양자점의 생성과 크기 제어를 위한 공정의 다른 일실시예를 도시한다.
도 4(a)를 참조하면, 기판 상부에 비정질 반도체 박막을 증착한 후, 상기 비정질 반도체 박막의 일부가 노출되도록 포토레지스트(40)를 형성하고, 상기 포토레지스트(40) 상부에 플라즈마를 형성하고 이로부터 노출된 상기 비정질 반도체 박막에 이온 에너지를 전달하여 결정질 나노입자를 생성한다.
상기 비정질 반도체 박막과 상기 결정질 나노입자에 이온 에너지를 더 전달하여 상기 결정질 나노입자를 성장시킬 수 있고, 상기 결정질 나노입자가 성장하여 양자점(321)이 생성될 수 있다.
도 4(b)를 참조하면, 상기 생성된 양자점(321)과 기판의 다른 일부를 보호하고 기판의 다른 일부가 노출되도록 포토레지스트(40)를 형성하고, 상기 포토레지스트(40) 상부에 플라즈마를 형성하고 이로부터 노출된 상기 비정질 반도체 박막에 이온 에너지를 전달하여 결정질 나노입자를 생성한다.
상기 비정질 반도체 박막과 상기 결정질 나노입자에 이온 에너지를 더 전달하여 상기 결정질 나노입자를 성장시킬 수 있고, 상기 결정질 나노입자가 성장하여 양자점(322)이 생성될 수 있으며, 이번에 생성된 양자점(322)은 도 4(a)에서 생성된 양자점(321)과 비교하여 크기가 작게 생성될 수 있다.
도 4(c)를 참조하면, 도 4(a)와 도 4(b)에서의 과정을 반복적으로 기판 상부의 다른 구역에 증착된 비정질 반도체 박막에 대하여 양자점(323)을 생성할 수 있으며 그 크기도 더 작게 생성하여 기판이 각 구역별로 생성되는 양자점의 크기를 다르게 형성할 수 있다.
상기 포토레지스트(40) 대신에 쉐도우 마스크를 사용할 수 있으며, 상기 쉐도우 마스크의 재질은 금속 또는 PMMA(Poly methyl methacrylate) 등이 사용될 수 있다.
또한 양자점(321, 322, 323)의 크기를 제어하기 위하여 결정질 나노입자의 성장 정도를 조절하는 방법과 결정질 나노입자를 크게 성장시킨 후 플라즈마의 이온 에너지를 조절하여 스퍼터링에 의하여 상기 결정질 나노입자의 크기를 작게 제어할 수도 있다.
도 5는 본 발명의 반도체 양자점의 크기 생성을 위한 공정의 다른 일실시예를 도시한다.
도 5(a)를 참조하면, 기판 상부에 비정질 반도체 박막(30)을 증착한 후 상기 비정질 반도체 박막(30)을 패터닝하고 상기 패터닝된 상기 비정질 반도체 박막(30)이 노출되도록 포토레지스트(40)를 형성할 수 있다.
도 5(b)를 참조하면, 상기 포토레지스트(40) 상부에 플라즈마를 형성하고 이로부터 노출된 상기 비정질 반도체 박막(30)에 이온 에너지를 전달하여 각각의 노출된 상기 비정질 반도체 박막(30)에 하나의 결정질 나노입자를 생성할 수 있다.
상기 비정질 반도체 박막(30)과 상기 결정질 나노입자에 이온 에너지를 더 전달하여 상기 결정질 나노입자를 성장시키고 상기 결정질 나노입자가 성장하여 양자점(32)이 생성된다.
도 5(c)를 참조하면, 양자점(32)이 생성된 후 상기 포토레지스트(40)를 제거하면 균일하게 배열된 양자점(32)을 갖는 기판이 형성된다.
상기 생성되는 양자점의 크기는 0.1 nm 이상 100 nm 이하일 수 있어서 각각의 양자점을 개별적으로 그 크기의 제어가 어려울 수도 있으나, 최근에 개발된 극자외선(EUV: Extreme ultraviolet) 공정을 적용하면 수 nm의 미세 공정에 따라 각각의 양자점을 개별적으로 그 크기를 제어할 수 있게 된다. 즉 양자점들의 사이 간격을 수 nm로 두고 양자점들의 크기를 제어할 수 있다.
도 6은 본 발명의 반도체 양자점의 패시베이션을 위한 일실시예를 도시한다.
도 6을 참조하면, 양자점은 플라즈마 증착 공정에 의하여 실리콘 질화막(50, SiNx)으로 패시베이션될 수 있는데, 상기 플라즈마는 질소(N2) 또는 암모니아(NH3) 가스로부터 발생될 수 있다.
양자점은 실리콘 질화막(50, SiNx)으로 패시베이션되어 안정성이 높아질 수 있고 양자 효율을 극대화하기 위해서는 두께의 최적화가 필요할 수 있다.
도 7은 본 발명의 반도체 양자점의 생성을 위한 일실시예의 흐름도를 도시한다.
도 7을 참조하면, 본 발명은 반도체 양자점의 생성을 위하여 기판 상부에 비정질 반도체 박막을 증착하는 단계(S100)를 수행하는데, 실리콘 웨이퍼와 같은 기판(10) 위에 실리콘 산화막(SiO2)과 같은 절연층(20)이 형성되고 이러한 실리콘 산화막(SiO2) 위에 비정질 실리콘 박막(30)이 증착될 수 있다. 또한 상기 절연층(20)은 실리콘 산화막(SiO2) 외에도 공지의 산화막 또는 질화막으로 형성될 수 있고, 상기 절연층(20) 대신에 또는 그 상부에 상기 비정질 실리콘 박막(30)보다 녹는 점이 높은 금속 재료로 형성되는 금속층이 형성되고 상기 금속층 상부에 상기 비정질 실리콘 박막(30)이 증착될 수도 있다.
상기 단계(S100) 이후에, 상기 비정질 반도체 박막 상부에 플라즈마를 형성하고 이로부터 상기 비정질 반도체 박막에 이온 에너지를 전달하여 결정질 나노입자를 생성하는 단계(S200)를 수행하는데, 아르곤(Ar) 가스로부터 플라즈마가 발생되고 플라즈마 내의 이온은 가속되어 상기 비정질 실리콘 박막(30)에 충돌하여 소정의 이온 에너지를 전달하게 되며, 상기 비정질 실리콘 박막(30)에는 결정질 나노입자(31)가 생성될 수 있다.
아르곤(Ar) 가스 외에도 불활성기체 중에서 선택하여 사용할 수 있고, 플라즈마를 발생시킬 수 있도록 전원공급부가 연결되고, 상기 전원공급부는 상기 비정질 실리콘 박막(30)에 전달되는 이온 에너지를 제어하여 상기 비정질 실리콘 박막(30)에 결정질 나노입자(31)가 생성되도록 할 수 있다.
상기 단계(S200) 이후에, 상기 비정질 반도체 박막과 상기 결정질 나노입자에 이온 에너지를 더 전달하여 상기 결정질 나노입자를 성장시키는 단계(S300)를 수행하고, 상기 비정질 실리콘 박막(30)과 상기 결정질 나노입자(31)에 이온 에너지를 더 전달하게 되면 상기 결정질 나노입자(31)가 그 크기가 더 성장하게 되는데, 이러한 결정질 나노입자(31)의 성장은 상기 결정질 나노입자(31) 주변의 실리콘 원자가 확산하여 이루어지는 것이다.
상기 단계(S300) 이후에, 상기 결정질 나노입자가 성장하여 양자점이 생성되는 단계(S400)가 수행되며, 상기 결정질 나노입자(31)에 이온 에너지를 더 전달하게 되면 즉, 이온 에너지를 전달하는 시간이 증가됨에 따라 상기 결정질 나노입자(31)는 그 크기가 더 성장하게 되고 상기 비정질 실리콘 박막(30)은 모두 소진되어 결정질 양자점(32)이 생성되게 된다.
상기 비정질 실리콘 박막(30)에 상기 결정질 나노입자(31)가 생성되면 플라즈마로부터 전달되는 이온 에너지가 상기 결정질 나노입자(31)에 집중되는 것으로 보이는데, 이는 결정질 나노입자(31) 표면에 음(-) 전하가 축적됨에 따라 상기 비정질 실리콘 박막(30)의 표면에 비하여 상기 결정질 나노입자(31)에 이온 플럭스가 더 많이 도달하기 때문이라고 볼 수 있다.
상기 이온 에너지는 상기 비정질 실리콘 박막의 스퍼터링 문턱 에너지(Eth)를 기준으로 0.5 Eth 내지 10 Eth 의 범위에서 전달되도록 하여 상기 이온 에너지에 의하여 상기 비정질 실리콘 박막(30)에서 스퍼터링이 일어나지 않도록 하는 것이 바람직하다. 더욱 바람직하게는, 상기 이온 에너지는 문턱 에너지(Eth) 부근에 더 가깝도록 0.5 Eth 내지 5 Eth 의 범위에서 전달되도록 하여 상기 비정질 실리콘 박막(30)에서 스퍼터링이 더욱 더 일어나지 않도록 한다.
도 8은 본 발명의 반도체 양자점의 생성 및 크기 제어를 위한 일실시예의 흐름도를 도시한다.
도 8을 참조하면, 본 발명은 기판 상부에 비정질 반도체 박막을 증착하는 단계(S510)를 수행하는데, 실리콘 웨이퍼와 같은 기판(10) 위에 실리콘 산화막(SiO2)과 같은 절연층(20)이 형성되고 이러한 실리콘 산화막(SiO2) 위에 비정질 실리콘 박막(30)이 증착된다. 비정질 실리콘 박막(30)의 증착은 챔버 내에서 이루어진다.
상기 비정질 반도체 박막 상부에 포토 레지스트를 증착한 후, 상기 비정질 반도체 박막의 일부가 노출되도록 포토레지스트를 제거하는 단계(S520)가 수행되고, 노출된 상기 비정질 반도체 박막에 이온 에너지를 전달하여 결정질 나노입자를 생성하여 성장시키는 단계(S530)가 수행된다.
상기 결정질 나노입자가 성장하여 결정질 양자점이 생성된 후 비정질 반도체 박막의 다른 일부가 노출되도록하는 단계(S540)가 수행된 후, 노출된 비정질 반도체 박막에 결정질 나노입자를 생성하여 성장시켜 다른 크기의 양자점이 생성되도록 하는 단계(S550)가 수행된다.
이러한 흐름도에 따른 단계(S520) 내지 단계(S550)는 기판 상부의 비정질 반도체 박막 전체에 양자점이 생성되도록 반복될 수 있으며 이러한 반복에 의하여 기판의 위치별로 생성되는 양자점의 크기를 다르게 제어할 수 있다.
도 9는 본 발명의 반도체 양자점의 생성을 위한 다른 일실시예의 흐름도를 도시한다.
도 9를 참조하면, 본 발명은 기판 상부에 비정질 반도체 박막을 증착하는 단계(S610)를 수행한 후, 상기 비정질 반도체 박막의 일부가 노출하도록 마스크를 형성하는 단계(S620)를 수행하는데, 상기 마스크는 포토레지스트 대신에 쉐도우 마스크를 사용할 수 있으며, 상기 쉐도우 마스크의 재질은 금속 또는 PMMA(Poly methyl methacrylate) 등이 사용될 수 있다.
상기 마스크 상부에 플라즈마를 형성하고 이로부터 노출된 상기 비정질 반도체 박막에 이온 에너지를 전달하여 결정질 나노입자를 생성하는 단계(S630)를 수행한 후, 상기 비정질 반도체 박막과 상기 결정질 나노입자에 이온 에너지를 더 전달하여 상기 결정질 나노입자를 성장시키는 단계(S640)를 수행하고, 상기 결정질 나노입자가 성장하여 양자점이 생성되는 단계(S650)를 수행한다.
도 10은 본 발명의 반도체 양자점의 생성을 위한 또 다른 일실시예의 흐름도를 도시한다.
도 10을 참조하면, 본 발명은 기판 상부에 비정질 반도체 박막을 증착하는 단계(S710)를 수행한 후, 상기 비정질 반도체 박막을 패터닝하는 단계(S720)를 수행하고, 패터닝된 상기 비정질 반도체 박막이 노출하도록 마스크를 형성하는 단계(S730)를 수행한다.
다음은, 상기 마스크 상부에 플라즈마를 형성하고 이로부터 노출된 상기 비정질 반도체 박막에 이온 에너지를 전달하여 결정질 나노입자를 생성하는 단계(S740)를 수행한 후, 상기 비정질 반도체 박막과 상기 결정질 나노입자에 이온 에너지를 더 전달하여 상기 결정질 나노입자를 성장시키는 단계(S750)를 수행하고, 상기 결정질 나노입자가 성장하여 양자점이 생성되는 단계(S760)를 수행한다.
이러한 흐름도에 따른 단계(S520) 내지 단계(S550)는 노출된 비정질 반도체 박막에 하나의 양자점이 생성되도록 할 수 있다.
한편, 도면에 도시된 바는 없으나 본 발명의 전원공급부는 챔버 내에 고밀도의 플라즈마를 발생시키기 위하여 유도결합 플라즈마(ICP: Inductively Coupled Plasma) 발생부, 자화된 유도결합 플라즈마(Magnetized ICP) 발생부, 용량성 결합 플라즈마(CCP: Capacitive Coupled Plasma) 발생부, 자화된 용량성 결합 플라즈마(Magnetized CCP) 발생부, 마이크로웨이브 플라즈마(Microwave Plasma) 발생부, 자화된 마이크로웨이브 플라즈마(Magnetized Microwave Plasma) 발생부 중 어느 하나를 사용하는 것이 바람직하며, 비정질 반도체 박막에 전달되는 이온 에너지를 제어하기 위하여 바이어스 인가부를 더 포함하는 것이 바람직하다. 즉 플라즈마 발생부만으로는 비정질 반도체 박막에 양자점이 생성되기 어려운 경우 바이어스 인가부에 의하여 이온 에너지를 증가시킴으로써 양자점이 생성될 수 있다.
상기 이온 에너지는 상기 비정질 반도체 박막의 스퍼터링 문턱 에너지(Eth)를 기준으로 0.5 Eth 내지 10 Eth 의 범위에서 전달되도록 하여 상기 이온 에너지에 의하여 상기 비정질 반도체 박막에서 스퍼터링이 일어나지 않도록 하는 것이 바람직하다. 더욱 바람직하게는, 상기 이온 에너지는 문턱 에너지(Eth) 부근에 더 가깝도록 0.5 Eth 내지 5 Eth 의 범위에서 전달되도록 하여 상기 비정질 실리콘 박막(30)에서 스퍼터링이 더욱 더 일어나지 않도록 한다.
또한 양자점의 크기를 제어하기 위해서는 이온 에너지의 증가를 위하여 바이어스 인가부에서 전력 공급을 높임에 따라 스퍼터링 효과를 활용할 수 있다. 결국 양자점의 생성시의 이온 에너지보다 양자점의 크기를 제어하기 위한 이온 에너지를 더 크게 적용되도록 한다. 물론 결정질 나노입자의 성장을 조절함에 따라 양자점의 크기를 제어할 수도 있다.
본 발명의 실험예는 실리콘 웨이퍼 기판상에 100 nm 두께의 실리콘 산화막(SiO2)을 형성하고 그 위에 13 nm 두께의 비정질 실리콘 박막을 증착하고, 전원공급부로는 13.56 MHz의 유도결합 플라즈마 발생부와 12.56 MHz의 바이어스 인가부를 구비하여 이루어졌다.
압력은 20 mT, 아르곤(Ar) 흐름비는 10 sccm로 설정하여 유도결합 플라즈마 발생부는 300W의 전력을 공급하고, 바이어스 인가부는 6W의 전력을 공급하는 경우, 90분경에 반구형의 양자점이 생성되었고, 시간이 증가함에 따라 110분경에 양자점의 크기가 더욱 증가하였으며, 기판 상의 비정질 실리콘 박막은 소진되었다.
이후, 바이어스 인가부의 전력을 증가시킴에 따라 스퍼터링 효과에 의하여 양자점의 크기는 감소하였고 양자점에서 결정성도 관찰되었다.
10: 기판
20: 절연층
30: 비정질 실리콘 박막
31: 결정질 나노입자
32: 결정질 양자점
40: 포토 레지스트
321, 322, 323: 결정질 양자점
50: 실리콘 질화막

Claims (11)

  1. 반도체 양자점의 생성 방법에 있어서,
    기판 상부에 비정질 반도체 박막을 증착하는 단계;
    상기 비정질 반도체 박막 상부에 플라즈마를 형성하고 이로부터 상기 비정질 반도체 박막에 이온 에너지를 전달하여 결정질 나노입자를 생성하는 단계;
    상기 비정질 반도체 박막과 상기 결정질 나노입자에 이온 에너지를 더 전달하여 상기 결정질 나노입자를 성장시키는 단계;
    상기 결정질 나노입자가 성장하여 양자점이 생성되는 단계;를 포함하는 것을 특징으로 하는 반도체 양자점의 생성 방법.
  2. 제 1 항에 있어서,
    상기 이온 에너지는 상기 비정질 반도체 박막의 스퍼터링 문턱 에너지(Eth)를 기준으로 0.5 Eth 내지 10 Eth 의 범위에서 전달되도록 하는 것을 특징으로 하는 반도체 양자점의 생성 방법.
  3. 제 1 항에 있어서,
    상기 이온 에너지는 상기 비정질 반도체 박막의 스퍼터링 문턱 에너지(Eth)를 기준으로 0.5 Eth 내지 5 Eth 의 범위에서 전달되도록 하는 것을 특징으로 하는 반도체 양자점의 생성 방법.
  4. 제 1 항에 있어서,
    상기 양자점의 크기는 0.1 nm 이상 100 nm 이하인 것을 특징으로 하는 반도체 양자점의 생성 방법.
  5. 제 1 항에 있어서,
    상기 기판 상부에 비정질 반도체 박막을 증착하는 단계에서
    상기 기판은 실리콘 웨이퍼로 형성되고 상기 실리콘 웨이퍼에 산화막, 질화막, 금속층 중 어느 하나가 형성된 후 그 상부에 비정질 실리콘 박막이 증착되는 것을 특징으로 하는 반도체 양자점의 생성 방법.
  6. 반도체 양자점의 크기 제어 방법에 있어서,
    복수의 양자점이 생성된 기판의 상부에 적어도 하나의 양자점이 노출되도록 마스크를 형성하는 단계;
    상기 기판 상부에 플라즈마를 형성하고 노출된 상기 양자점에 이온 에너지를 전달하여 크기를 제어하는 단계;를 포함하는 것을 특징으로 하는 반도체 양자점의 크기 제어 방법.
  7. 반도체 양자점의 생성 방법에 있어서,
    기판 상부에 비정질 반도체 박막을 증착하는 단계;
    상기 비정질 반도체 박막의 일부가 노출하도록 마스크를 형성하는 단계;
    상기 마스크 상부에 플라즈마를 형성하고 이로부터 노출된 상기 비정질 반도체 박막에 이온 에너지를 전달하여 결정질 나노입자를 생성하는 단계;
    상기 비정질 반도체 박막과 상기 결정질 나노입자에 이온 에너지를 더 전달하여 상기 결정질 나노입자를 성장시키는 단계;
    상기 결정질 나노입자가 성장하여 양자점이 생성되는 단계;를 포함하는 것을 특징으로 하는 반도체 양자점의 생성 방법.
  8. 반도체 양자점의 생성 방법에 있어서,
    기판 상부에 비정질 반도체 박막을 증착하는 단계;
    상기 비정질 반도체 박막을 패터닝하는 단계;
    패터닝된 상기 비정질 반도체 박막이 노출하도록 마스크를 형성하는 단계;
    상기 마스크 상부에 플라즈마를 형성하고 이로부터 노출된 상기 비정질 반도체 박막에 이온 에너지를 전달하여 결정질 나노입자를 생성하는 단계;
    상기 비정질 반도체 박막과 상기 결정질 나노입자에 이온 에너지를 더 전달하여 상기 결정질 나노입자를 성장시키는 단계;
    상기 결정질 나노입자가 성장하여 양자점이 생성되는 단계;를 포함하는 것을 특징으로 하는 반도체 양자점의 생성 방법.
  9. 반도체 양자점의 생성 시스템에 있어서,
    비정질 반도체 박막이 증착된 기판이 내부에 위치하도록 하는 챔버,
    상기 챔버 내에 플라즈마를 발생시키는 전원공급부를 포함하고,
    상기 전원공급부는 상기 비정질 반도체 박막에 전달되는 이온 에너지를 제어하여 상기 비정질 반도체 박막에 결정질 나노입자가 생성되도록 하고, 상기 비정질 반도체 박막과 상기 결정질 나노입자에 이온 에너지를 더 전달하여 상기 결정질 나노입자가 성장되어 양자점이 생성되도록 하는 것을 특징으로 하는 반도체 양자점의 생성 시스템.
  10. 제 9 항에 있어서,
    상기 전원공급부는 플라즈마 밀도를 제어하기 위한 플라즈마 발생부와 이온 에너지를 제어하기 위한 바이어스 전원 인가부를 포함하는 것을 특징으로 하는 반도체 양자점의 생성 시스템.
  11. 제 10 항에 있어서,
    상기 플라즈마 발생부는 유도결합 플라즈마(ICP: Inductively Coupled Plasma) 발생부, 자화된 유도결합 플라즈마(Magnetized ICP) 발생부, 용량성 결합 플라즈마(CCP: Capacitive Coupled Plasma) 발생부, 자화된 용량성 결합 플라즈마(Magnetized CCP) 발생부, 마이크로웨이브 플라즈마(Microwave Plasma) 발생부, 자화된 마이크로웨이브 플라즈마(Magnetized Microwave Plasma) 발생부 중 적어도 어느 하나인 것을 특징으로 하는 반도체 양자점의 생성 시스템.
KR1020200159851A 2020-11-25 2020-11-25 반도체 양자점의 생성과 크기 제어 방법 및 시스템 KR102497991B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200159851A KR102497991B1 (ko) 2020-11-25 2020-11-25 반도체 양자점의 생성과 크기 제어 방법 및 시스템
PCT/KR2021/012384 WO2022114473A1 (ko) 2020-11-25 2021-09-11 반도체 양자점의 생성과 크기 제어 방법 및 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200159851A KR102497991B1 (ko) 2020-11-25 2020-11-25 반도체 양자점의 생성과 크기 제어 방법 및 시스템

Publications (2)

Publication Number Publication Date
KR20220072351A true KR20220072351A (ko) 2022-06-02
KR102497991B1 KR102497991B1 (ko) 2023-02-10

Family

ID=81754676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200159851A KR102497991B1 (ko) 2020-11-25 2020-11-25 반도체 양자점의 생성과 크기 제어 방법 및 시스템

Country Status (2)

Country Link
KR (1) KR102497991B1 (ko)
WO (1) WO2022114473A1 (ko)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990030294A (ko) * 1997-09-30 1999-04-26 쓰지 하루오 반도체 나노결정의 제조 방법 및 그 반도체 나노결정을 사용한 반도체 기억 소자
KR100249813B1 (ko) 1997-12-17 2000-03-15 정선종 실리콘 양자점 형성방법
KR100262720B1 (ko) * 1993-11-19 2000-11-01 신도 마사히로 반도체장치와그제조방법
KR20020077962A (ko) * 2001-04-03 2002-10-18 김기범 물질의 결정구조를 이용한 패턴 형성 방법 및 장치
KR20030059936A (ko) * 2002-01-03 2003-07-12 강윤묵 실리콘 나노 결정을 형성하는 새로운 공정.
KR100787000B1 (ko) 2006-06-02 2007-12-18 삼성전기주식회사 나노입자의 제조방법 및 제조장치
KR20090012198A (ko) * 2008-12-29 2009-02-02 한양대학교 산학협력단 금속 나노 입자 형성 방법
KR20110050704A (ko) 2008-09-03 2011-05-16 에모리 유니버시티 양자점, 양자점의 제조 방법 및 양자점의 사용 방법
KR101090399B1 (ko) * 2010-12-03 2011-12-06 한국기계연구원 나노구조 텍스처링을 이용한 태양전지 제조방법
KR20130099752A (ko) * 2012-02-29 2013-09-06 전북대학교산학협력단 반도체 나노선의 제조방법 및 이로써 제조된 반도체 나노선을 구비한 열전소자
KR101670286B1 (ko) 2015-08-25 2016-10-28 한국표준과학연구원 양자점 광활성층 및 이의 제조방법
KR20160139354A (ko) * 2015-05-27 2016-12-07 한국과학기술연구원 다색 양자점 패턴의 형성 방법 및 그 방법에 따라 형성된 다색 양자점 패턴, 양자점 발광소자

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100262720B1 (ko) * 1993-11-19 2000-11-01 신도 마사히로 반도체장치와그제조방법
KR19990030294A (ko) * 1997-09-30 1999-04-26 쓰지 하루오 반도체 나노결정의 제조 방법 및 그 반도체 나노결정을 사용한 반도체 기억 소자
KR100249813B1 (ko) 1997-12-17 2000-03-15 정선종 실리콘 양자점 형성방법
KR20020077962A (ko) * 2001-04-03 2002-10-18 김기범 물질의 결정구조를 이용한 패턴 형성 방법 및 장치
KR20030059936A (ko) * 2002-01-03 2003-07-12 강윤묵 실리콘 나노 결정을 형성하는 새로운 공정.
KR100787000B1 (ko) 2006-06-02 2007-12-18 삼성전기주식회사 나노입자의 제조방법 및 제조장치
KR20110050704A (ko) 2008-09-03 2011-05-16 에모리 유니버시티 양자점, 양자점의 제조 방법 및 양자점의 사용 방법
KR20090012198A (ko) * 2008-12-29 2009-02-02 한양대학교 산학협력단 금속 나노 입자 형성 방법
KR101090399B1 (ko) * 2010-12-03 2011-12-06 한국기계연구원 나노구조 텍스처링을 이용한 태양전지 제조방법
KR20130099752A (ko) * 2012-02-29 2013-09-06 전북대학교산학협력단 반도체 나노선의 제조방법 및 이로써 제조된 반도체 나노선을 구비한 열전소자
KR20160139354A (ko) * 2015-05-27 2016-12-07 한국과학기술연구원 다색 양자점 패턴의 형성 방법 및 그 방법에 따라 형성된 다색 양자점 패턴, 양자점 발광소자
KR101670286B1 (ko) 2015-08-25 2016-10-28 한국표준과학연구원 양자점 광활성층 및 이의 제조방법

Also Published As

Publication number Publication date
WO2022114473A1 (ko) 2022-06-02
KR102497991B1 (ko) 2023-02-10

Similar Documents

Publication Publication Date Title
US9478422B2 (en) Methods for fabricating refined graphite-based structures and devices made therefrom
US20060049034A1 (en) Laser ablation apparatus and method of preparing nanoparticles using the same
US20080008844A1 (en) Method for growing arrays of aligned nanostructures on surfaces
US20080006319A1 (en) Photovoltaic and photosensing devices based on arrays of aligned nanostructures
US8580658B1 (en) Methods for fabricating graphene device topography and devices formed therefrom
CN102976264B (zh) 一种自支撑多层微纳米结构的制备方法
JPH06105779B2 (ja) 半導体装置及びその製造方法
JP4792625B2 (ja) 電子放出素子の製造方法及び電子デバイス
CN106384770A (zh) 纳米/微米复合图形化蓝宝石衬底及其制备方法
EP0567748B1 (en) Fabrication of rough silicon surfaces
CN104992905B (zh) 一种氮化硼衬底表面台阶刻蚀方法
Taghavi et al. Synthesizing tubular and trapezoidal shaped ZnO nanowires by an aqueous solution method
WO2014138492A1 (en) Methods for fabricating graphite-based structures and devices made therefrom
KR102497991B1 (ko) 반도체 양자점의 생성과 크기 제어 방법 및 시스템
KR101027315B1 (ko) 나노 와이어의 제조방법
Holman et al. Plasma production of nanodevice-grade semiconductor nanocrystals
Klini et al. ZnO nanorod micropatterning via laser-induced forward transfer
WO2014124308A2 (en) Multi-level graphene devices and methods for forming same
JP3341387B2 (ja) 微細構造材料の製造方法並びにその製造装置、および微細構造を有する発光素子
US8084127B2 (en) Molybdenum or tungsten particles, thin film formed from said particles, and process for producing the same
KR101548704B1 (ko) 실리콘 나노와이어 어레이, 리튬 이온전지용 음극 및 이의 제조방법
CN102754194B (zh) 基板的配线方法和半导体制造装置
CN108502840A (zh) 一种高效率制备环状纳米间隙有序阵列的方法
JP2005277182A (ja) ナノワイヤ及びその製造方法、半導体装置
RU2265076C1 (ru) Способ получения наночастиц

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant