KR20220063922A - 트랜스임피던스 증폭기 및 이를 포함하는 광 수신기 - Google Patents

트랜스임피던스 증폭기 및 이를 포함하는 광 수신기 Download PDF

Info

Publication number
KR20220063922A
KR20220063922A KR1020200149881A KR20200149881A KR20220063922A KR 20220063922 A KR20220063922 A KR 20220063922A KR 1020200149881 A KR1020200149881 A KR 1020200149881A KR 20200149881 A KR20200149881 A KR 20200149881A KR 20220063922 A KR20220063922 A KR 20220063922A
Authority
KR
South Korea
Prior art keywords
output terminal
gain amplifier
noise
photodetector
amplifier
Prior art date
Application number
KR1020200149881A
Other languages
English (en)
Other versions
KR102481079B1 (ko
Inventor
정현기
김주성
이상국
Original Assignee
한밭대학교 산학협력단
한밭대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한밭대학교 산학협력단, 한밭대학교 산학협력단 filed Critical 한밭대학교 산학협력단
Priority to KR1020200149881A priority Critical patent/KR102481079B1/ko
Publication of KR20220063922A publication Critical patent/KR20220063922A/ko
Application granted granted Critical
Publication of KR102481079B1 publication Critical patent/KR102481079B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/61—Coherent receivers
    • H04B10/615—Arrangements affecting the optical part of the receiver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 광통신에서 사용될 수 있는 트랜스임피던스 증폭기 및 이를 포함하는 광 수신기에 관한 것이다. 본 발명에 따른 트랜스임피던스 증폭기는 입력단이 광 검출기의 출력단 및 제1 이득 증폭부의 출력단에 연결되고, 출력단이 제2 이득 증폭부의 출력단에 연결되어 있는 중첩된 피드포워드부를 포함하고 있기 때문에, 잡음 상쇄부 및 제2 이득 증폭부로부터 비롯되는 잡음을 상쇄시킬 수 있다. 이로 인해, 트랜스임피던스 증폭기를 포함하고 있는 광 수신기의 신호 대 잡음비가 향상되어, 광 수신기의 전류 신호 검출 성능이 한층 더 개선될 수 있게 된다.

Description

트랜스임피던스 증폭기 및 이를 포함하는 광 수신기{TRANSIMPEDANCE AMPLIFIER AND OPTICAL RECEIVER INCLUDING THE SAME}
본 발명은 광통신에서 사용될 수 있는 트랜스임피던스 증폭기(TIA: transimpedance amplifier) 및 이를 포함하는 광 수신기에 관한 것이다.
광통신은 넓은 주파수 대역폭에서 동작이 가능하며 낮은 손실을 나타내기 때문에 많은 연구와 개발이 이루어지고 있다. 그 결과, 최근에는 LAN(Local Area Network), FTTX(Fiber to the x), PON(Passive Optical Network) 및 기가비트 이더넷과 같은 다양한 산업 애플리케이션들이 급속도로 성장하고 있다. 예를 들어, XG-PON('10기가비트 PON'이라고도 함)은 최대 20km의 광섬유 거리에 걸쳐 10Gbps의 다운스트림 및 0.25Gbps의 업스트림 데이터 속도(data rate)를 목표로 하고 있으며, 이러한 목표 사양을 달성하기 위해서는, 광신호를 고감도 성능으로 수신할 수 있는 광 수신기가 필요하다.
일반적으로 광통신에 이용되는 광 수신기에는 광 검출기(Photodiode) 및 트랜스임피던스 증폭기가 포함되어 있다. 광통신 시스템에서 광섬유(Optical Fiber)는 광신호를 전송하고, 광 검출기는 상기 광섬유를 통해 전송되는 광신호를 전기적 신호, 보다 구체적으로는 전류 신호로 변환한다. 다만, 광 검출기에서 출력하는 전류 신호는 그 크기가 매우 작기 때문에 잡음과의 구분이 매우 어려우며, 광 검출기의 기생 커패시터 성분으로 인해 수신 대역폭이 매우 제한적이다. 이에 따라, 일반적으로 광 검출기의 후단에 낮은 입력 임피던스 및 높은 증폭 이득 특성을 가진 트랜스임피던스 증폭기를 연결하며, 이를 통해 광 수신기의 신호 대 잡음비(SNR: Signal-to-Noise Ratio)를 향상시키고 대역폭을 증가시키고 있다.
광 수신기에 포함되어 있는 트랜스임피던스 증폭기는 광 검출기에서 생성되는 전류 신호를 전압 신호로 변환하는 역할을 하며, 이를 위해 캐스케이드(cascade)로 연결된 다단(multi-stage)의 이득 증폭부를 포함한 부궤환(negative feedback) 증폭기로 구성되어 있다. 다단의 이득 증폭부로 인해, 트랜스임피던스 증폭기의 입력 임피던스는 상쇄될 수 있으며, 광 수신기의 대역폭은 증가될 수 있다. 다만, 광 수신기의 신호 대 잡음비(SNR)를 향상시키고, 광 수신기의 전류 신호 검출 성능을 개선하기 위해서는, 트랜스임피던스 증폭기를 구성하고 있는 다단의 이득 증폭부로부터 비롯되는 잡음(noise)을 감소시켜야 한다.
한편, 하기 특허문헌 1에는, 입력 전류가 부하 저항으로 누설되는 양을 감소시킴으로써 트랜스임피던스 이득 감소를 줄일 수 있고, 기생 커패시턴스에 의한 대역폭의 영향을 감소시킬 수 있는 트랜스임피던스 증폭기가 개시되어 있다.
한국 등록특허공보 제10-1773720호
본 발명은 다단의 이득 증폭부로부터 비롯되는 잡음을 감소시킬 수 있는 트랜스임피던스 증폭기 및 이를 포함하는 광 수신기를 제공하는 것에 그 목적이 있다.
본 발명에 따른 트랜스임피던스 증폭기는 광 검출기에서 출력되는 전류 신호를 전압 신호로 변환하는 역할을 하며, 상기 광 검출기의 출력단과 상기 트랜스임피던스 증폭기의 출력단에 연결되는 피드백 저항; 입력단이 상기 광 검출기의 출력단에 연결되는 제1 이득 증폭부; 입력단이 상기 광 검출기의 출력단 및 상기 제1 이득 증폭부의 출력단에 연결되어, 상기 제1 이득 증폭부로부터 비롯되는 잡음을 상쇄시키는 잡음 상쇄부; 입력단이 상기 잡음 상쇄부의 출력단에 연결되는 제2 이득 증폭부; 및 입력단이 상기 광 검출기의 출력단 및 상기 제1 이득 증폭부의 출력단에 연결되고, 출력단이 상기 제2 이득 증폭부의 출력단에 연결되어, 상기 잡음 상쇄부 및 상기 제2 이득 증폭부로부터 비롯되는 잡음을 상쇄시키는 중첩된 피드포워드(feedforward)부를 포함한다.
상기 제1 이득 증폭부는, 상기 광 검출기의 출력단에 연결되는 게이트와, 동작 전원에 연결되는 소스와, 상기 제1 이득 증폭부의 출력단에 연결되는 드레인을 구비하는 제1 PMOS(P-channel metal oxide semiconductor) 트랜지스터; 상기 광 검출기의 출력단에 연결되는 게이트와, 접지에 연결되는 소스와, 상기 제1 이득 증폭부의 출력단에 연결되는 드레인을 구비하는 제1 NMOS(N-channel metal oxide semiconductor) 트랜지스터; 및 일단은 상기 광 검출기의 출력단에 연결되고, 타단은 상기 제1 이득 증폭부의 출력단에 연결되는 잡음 상쇄 저항을 포함할 수 있다.
상기 잡음 상쇄부는, 상기 광 검출기의 출력단에 연결되는 게이트와, 접지에 연결되는 소스와, 상기 잡음 상쇄부의 출력단에 연결되는 드레인을 구비하는 제2 NMOS 트랜지스터; 및 상기 제1 이득 증폭부의 출력단에 연결되는 게이트와, 상기 잡음 상쇄부의 출력단에 연결되는 소스와, 동작 전원에 연결되는 드레인을 구비하는 제3 NMOS 트랜지스터를 포함할 수 있다.
상기 제2 이득 증폭부는, 상기 잡음 상쇄부의 출력단에 연결되는 게이트와, 동작 전원에 연결되는 소스와, 상기 제2 이득 증폭부의 출력단에 연결되는 드레인을 구비한 제2 PMOS 트랜지스터; 및 상기 잡음 상쇄부의 출력단에 연결되는 게이트와, 접지에 연결되는 소스와, 상기 제2 이득 증폭부의 출력단에 연결되는 드레인을 구비한 제4 NMOS 트랜지스터를 포함할 수 있다.
상기 중첩된 피드포워드부는, 상기 광 검출기의 출력단에 연결되는 게이트와, 접지에 연결되는 소스와, 상기 제2 이득 증폭부의 출력단에 연결되는 드레인을 구비하는 제5 NMOS 트랜지스터; 및 상기 제1 이득 증폭부의 출력단에 연결되는 게이트와, 상기 제2 이득 증폭부의 출력단에 연결되는 소스와, 동작 전원에 연결되는 드레인을 구비하는 제6 트랜지스터를 포함할 수 있다.
한편, 본 발명에 따른 광 수신기는, 광신호를 전류 신호로 변환해서 출력하는 광 검출기; 및 상기 광 검출기에서 출력되는 전류 신호를 전압 신호로 변환하는 트랜스임피던스 증폭기를 포함하며, 상기 트랜스임피던스 증폭기는, 상기 광 검출기의 출력단과 상기 트랜스임피던스 증폭기의 출력단에 연결되는 피드백 저항; 입력단이 상기 광 검출기의 출력단에 연결되는 제1 이득 증폭부; 입력단이 상기 광 검출기의 출력단 및 상기 제1 이득 증폭부의 출력단에 연결되어, 상기 제1 이득 증폭부로부터 비롯되는 잡음을 상쇄시키는 잡음 상쇄부; 입력단이 상기 잡음 상쇄부의 출력단에 연결되는 제2 이득 증폭부; 및 입력단이 상기 광 검출기의 출력단 및 상기 제1 이득 증폭부의 출력단에 연결되고, 출력단이 상기 제2 이득 증폭부의 출력단에 연결되어, 상기 잡음 상쇄부 및 상기 제2 이득 증폭부로부터 비롯되는 잡음을 상쇄시키는 중첩된 피드포워드부를 포함한다.
상기 제1 이득 증폭부는, 상기 광 검출기의 출력단에 연결되는 게이트와, 동작 전원에 연결되는 소스와, 상기 제1 이득 증폭부의 출력단에 연결되는 드레인을 구비하는 제1 PMOS 트랜지스터; 상기 광 검출기의 출력단에 연결되는 게이트와, 접지에 연결되는 소스와, 상기 제1 이득 증폭부의 출력단에 연결되는 드레인을 구비하는 제1 NMOS 트랜지스터; 및 일단은 상기 광 검출기의 출력단에 연결되고, 타단은 상기 제1 이득 증폭부의 출력단에 연결되는 잡음 상쇄 저항을 포함할 수 있다.
상기 잡음 상쇄부는, 상기 광 검출기의 출력단에 연결되는 게이트와, 접지에 연결되는 소스와, 상기 잡음 상쇄부의 출력단에 연결되는 드레인을 구비하는 제2 NMOS 트랜지스터; 및 상기 제1 이득 증폭부의 출력단에 연결되는 게이트와, 상기 잡음 상쇄부의 출력단에 연결되는 소스와, 동작 전원에 연결되는 드레인을 구비하는 제3 NMOS 트랜지스터를 포함할 수 있다.
상기 제2 이득 증폭부는, 상기 잡음 상쇄부의 출력단에 연결되는 게이트와, 동작 전원에 연결되는 소스와, 상기 제2 이득 증폭부의 출력단에 연결되는 드레인을 구비한 제2 PMOS 트랜지스터; 및 상기 잡음 상쇄부의 출력단에 연결되는 게이트와, 접지에 연결되는 소스와, 상기 제2 이득 증폭부의 출력단에 연결되는 드레인을 구비한 제4 NMOS 트랜지스터를 포함할 수 있다.
상기 중첩된 피드포워드부는, 상기 광 검출기의 출력단에 연결되는 게이트와, 접지에 연결되는 소스와, 상기 제2 이득 증폭부의 출력단에 연결되는 드레인을 구비하는 제5 NMOS 트랜지스터; 및 상기 제1 이득 증폭부의 출력단에 연결되는 게이트와, 상기 제2 이득 증폭부의 출력단에 연결되는 소스와, 동작 전원에 연결되는 드레인을 구비하는 제6 트랜지스터를 포함할 수 있다.
본 발명에 따른 트랜스임피던스 증폭기는, 잡음 상쇄부뿐만 아니라, 입력단이 광 검출기의 출력단 및 제1 이득 증폭부의 출력단에 연결되고, 출력단이 제2 이득 증폭부의 출력단에 연결되어 있는 중첩된 피드포워드부를 포함하고 있다. 이에 따라, 본 발명에 따른 트랜스임피던스 증폭기는, 제1 이득 증폭부로부터 비롯되는 잡음뿐만 아니라, 잡음 상쇄부 및 제2 이득 증폭부로부터 비롯되는 잡음 역시 상쇄시킬 수 있다. 또한, 낮은 노이즈 특성과 함께 동일한 전력 소모 대비 높은 대역폭 성능을 통해 광 수신기의 동작 주파수의 향상이 가능하다. 이로 인해, 트랜스임피던스 증폭기를 포함하고 있는 광 수신기의 신호 대 잡음비(SNR)가 향상되어, 광 수신기의 전류 신호 검출 성능이 한층 더 개선될 수 있게 된다.
도 1은 종래의 트랜스임피던스 증폭기 및 이를 포함하는 광 수신기를 개략적으로 나타낸 도면이다.
도 2는 도 1의 제1 이득 증폭부, 잡음 상쇄부 및 제2 이득 증폭부를 상세히 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 트랜스임피던스 증폭기 및 이를 포함하는 광 수신기를 개략적으로 나타낸 도면이다.
도 4는 도 3의 제1 이득 증폭부, 잡음 상쇄부, 제2 이득 증폭부 및 중첩된 피드포워드부를 상세히 나타낸 도면이다.
도 5는 종래의 트랜스임피던스 증폭기를 구성하고 있는 잡음 상쇄부와 제2 이득 증폭부의 입력-기준 잡음 전압(input-referred noise voltage)과, 본 발명에 따른 트랜스임피던스 증폭기를 구성하고 있는 잡음 상쇄부와 제2 이득 증폭부의 입력-기준 잡음 전압을 나타낸 표이다.
이하, 첨부한 도면들을 참조하여 본 발명에 따른 트랜스임피던스 증폭기 및 이를 포함하는 광 수신기에 대해 상세하게 설명한다. 첨부한 도면들은 통상의 기술자에게 본 발명의 기술적 사상이 충분히 전달될 수 있도록 하기 위하여 어디까지나 예시적으로 제공되는 것으로서, 본 발명은 이하 제시되는 도면들로 한정되지 않고 다른 형태로 얼마든지 구체화될 수 있다.
본 발명에 대한 설명에서, 어느 하나의 구성요소가 다른 구성요소에 "연결되어 있다"고 언급된 때에는, 그 하나의 구성요소가 다른 구성요소에 직접적으로 연결되어 있을 수도 있지만, 그 하나의 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 또한, 본 발명에 대한 설명에서, 입력단은 신호가 입력되는 노드를 의미하고, 출력단은 신호가 출력되는 노드를 의미한다. 후술하는 트랜지스터의 경우, 게이트가 입력단에 해당될 수 있고, 소스 또는 드레인은 출력단에 해당될 수 있다.
본 발명에 따른 트랜스임피던스 증폭기 및 이를 포함하는 광 수신기에 대해 설명하기에 앞서, 도 1을 참고하여 종래의 트랜스임피던스 증폭기 및 이를 포함하는 광 수신기에 대해 설명하기로 한다.
도 1은 종래의 트랜스임피던스 증폭기 및 이를 포함하는 광 수신기를 개략적으로 나타낸 도면이다. 도 1에 도시된 바와 같이, 종래의 광 수신기(1)는 광 검출기(10) 및 트랜스임피던스 증폭기(20)를 포함한다.
도 1을 참고하면, 광 검출기(10)는 포토다이오드(11)를 포함하며, 포토다이오드(11)에는 기생 커패시터(CPD)가 존재할 수 있다. 이때 기생 커패시터(CPD)의 일단은 포토다이오드(11)의 애노드에 연결되고, 기생 커패시터(CPD)의 타단은 접지에 연결된 형태로 나타낼 수 있다.
포토다이오드(11)의 애노드는 기생 커패시터(CPD)의 일단에 연결되고, 포토다이오드(11)의 캐소드는 광섬유(미도시)에 연결된다. 포토다이오드(11)는 광섬유를 통해 전송되는 광신호를 전기적 신호, 보다 구체적으로는 전류 신호로 변환해서 출력한다.
트랜스임피던스 증폭기(20)의 입력단은 광 검출기(10)의 출력단(노드 A)에 연결된다. 즉, 도 1에 도시한 A지점은 트랜스임피던스 증폭기(20)의 입력단이자, 광 검출기(10)의 출력단에 해당한다. 도 1에 도시된 바와 같이, 트랜스임피던스 증폭기(20)의 입력단은 포토다이오드(11)의 애노드 및 기생 커패시터(CPD)의 일단에 연결되며, 광 검출기(10)에서 출력되는 전류 신호 IIN은 트랜스임피던스 증폭기(20)의 입력단으로 입력된다.
트랜스임피던스 증폭기(20)는 광 검출기(10)에서 출력되는 전류 신호를 수신하고, 상기 전류 신호를 전압 신호로 변환하여 트랜스임피던스 증폭기(20)의 출력단(노드 E)으로 출력한다.
트랜스임피던스 증폭기(20)는 피드백 저항(RF) 및 다수 개의 이득 증폭부(21, 22, 23)를 포함한다. 피드백 저항(RF)은 광 검출기(10)의 출력단(노드 A)과 트랜스임피던스 증폭기(20)의 출력단(노드 E)에 연결된다. 그리고 다수 개의 이득 증폭부(21, 22, 23)는 서로 캐스케이드로 연결된다.
제1 이득 증폭부(21)의 입력단은 광 검출기(10)의 출력단(노드 A)에 연결된다. 제2 이득 증폭부(22)의 입력단은 후술하는 잡음 상쇄부(24)의 출력단(노드 C)에 연결되며, 상기 잡음 상쇄부(24)의 입력단은 광 검출기(10)의 출력단(노드 A) 및 제1 이득 증폭부(21)의 출력단(노드 B)에 연결된다. 그리고 제3 이득 증폭부(23)의 입력단은 제2 이득 증폭부(22)의 출력단(노드 D)에 연결된다. 도 1에서는 트랜스임피던스 증폭기(20)를 구성하는 이득 증폭부가 총 3개인 것으로 도시하였으나, 이득 증폭부의 개수는 얼마든지 변경 실시 가능하다.
제1 이득 증폭부(21)는 트랜스임피던스 증폭기(20)의 입력단을 기준으로 했을 때 가장 앞단에 위치하는 이득 증폭부이기 때문에, 제1 이득 증폭부(21)의 잡음 성능이 트랜스임피던스 증폭기(20) 전체의 잡음 성능에 가장 큰 영향을 미친다. 따라서, 제1 이득 증폭부(21)로부터 비롯되는 잡음을 감소시킬 것이 우선적으로 요구된다.
이를 위해 종래의 트랜스임피던스 증폭기(20)는 잡음 상쇄부(24)를 포함하고 있다. 잡음 상쇄부(24)는 입력단이 광 검출기(10)의 출력단(노드 A) 및 제1 이득 증폭부(21)의 출력단(노드 B)에 연결되어, 제1 이득 증폭부(21)로부터 비롯되는 잡음, 보다 구체적으로는 제1 이득 증폭부(21)를 구성하고 있는 트랜지스터들(M1P, M1N) 및 잡음 상쇄 저항(RNC)으로부터 비롯되는 잡음을 상쇄시키는 역할을 한다.
도 2는 도 1의 제1 이득 증폭부, 잡음 상쇄부 및 제2 이득 증폭부를 상세히 나타낸 도면이다.
도 2를 참고하면, 제1 이득 증폭부(21)는 제1 PMOS 트랜지스터(M1P), 제1 NMOS 트랜지스터(M1N) 및 잡음 상쇄 저항(RNC)을 포함한다.
제1 PMOS 트랜지스터(M1P)는 광 검출기(10)의 출력단(노드 A)에 연결되는 게이트와, 동작 전원(VDD)에 연결되는 소스와, 제1 이득 증폭부(21)의 출력단(노드 B)에 연결되는 드레인을 구비한다. 제1 NMOS 트랜지스터(M1N)는 광 검출기(10)의 출력단(노드 A)에 연결되는 게이트와, 접지에 연결되는 소스와, 제1 이득 증폭부(21)의 출력단(노드 B)에 연결되는 드레인을 구비한다. 그리고 잡음 상쇄 저항(RNC)은 일단이 광 검출기(10)의 출력단(노드 A)에 연결되고, 타단은 제1 이득 증폭부(21)의 출력단(노드 B)에 연결된다.
잡음 상쇄부(24)는 제2 NMOS 트랜지스터(MCS1) 및 제3 NMOS 트랜지스터(MSF1)를 포함한다.
제2 NMOS 트랜지스터(MCS1)는 광 검출기(10)의 출력단(노드 A)에 연결되는 게이트와, 접지에 연결되는 소스와, 잡음 상쇄부(24)의 출력단(노드 C)에 연결되는 드레인을 구비한다. 제3 NMOS 트랜지스터(MSF1)는 제1 이득 증폭부(21)의 출력단(노드 B)에 연결되는 게이트와, 잡음 상쇄부(24)의 출력단(노드 C)에 연결되는 소스와, 동작 전원(VDD)에 연결되는 드레인을 구비한다.
제2 이득 증폭부(22)는 제2 PMOS 트랜지스터(M2P) 및 제4 NMOS 트랜지스터(M2N)를 포함한다.
제2 PMOS 트랜지스터(M2P)는 잡음 상쇄부(24)의 출력단(노드 C)에 연결되는 게이트와, 동작 전원(VDD)에 연결되는 소스와, 제2 이득 증폭부(220)의 출력단(노드 D)에 연결되는 드레인을 구비한다. 제4 NMOS 트랜지스터(M2N)는 잡음 상쇄부(24)의 출력단(노드 C)에 연결되는 게이트와, 접지에 연결되는 소스와, 제2 이득 증폭부(22)의 출력단(노드 D)에 연결되는 드레인을 구비한다.
제1 이득 증폭부(21)를 구성하고 있는 제1 PMOS 트랜지스터(M1P)와 제1 NMOS 트랜지스터(M1N)의 열 잡음 전류(thermal noise current)에 의한 잡음은, 제1 이득 증폭부(21)의 출력단(노드 B)에서의 잡음 전압
Figure pat00001
로 모델링할 수 있다.
잡음 상쇄 저항(RNC)은 광 검출기(10)의 출력단(노드 A)과 제1 이득 증폭부(21)의 출력단(노드 B)에 연결되어 있다. 이로 인해 잡음 상쇄 저항(RNC)과 기생 커패시터(CPD)의 RC 경로, 즉 제1 이득 증폭부(21)의 출력단(노드 B)에서 광 검출기(10)의 출력단(노드 A)에 이르는 경로를 통해, 상기 잡음 전압
Figure pat00002
와 동일한 위상을 갖는 잡음 전압
Figure pat00003
이 광 검출기(10)의 출력단(노드 A)에 나타난다. 여기서, H(s)는 상기 RC 경로의 전달 함수이며, 이는 다음의 수학식 1과 같이 나타낼 수 있다.
[수학식 1]
Figure pat00004
수학식 1에서 RNC는 잡음 상쇄 저항의 저항 값이고, CPD는 기생 커패시터의 커패시턴스를 의미한다.
잡음 상쇄부(24)의 제2 NMOS 트랜지스터(MCS)는 공통 소스(Common Source) 증폭기로 동작하기 때문에, 상기 잡음 전압
Figure pat00005
은 제2 NMOS 트랜지스터(MCS1)를 거치면서 위상이 180°반전된다. 이에 반해, 잡음 상쇄부(24)의 제3 NMOS 트랜지스터(MSF1)는 소스 팔로워(source follower) 증폭기로 동작하기 때문에, 상기 잡음 전압
Figure pat00006
는 상기 제3 NMOS 트랜지스터(MSF)를 거치면서 위상이 반전되지 않는다.
상기 제2 NMOS 트랜지스터(MCS1)를 거치면서 위상이 180°반전된 잡음 전압
Figure pat00007
은, 상기 제3 NMOS 트랜지스터(MSF1)를 거치면서 위상이 반전되지 않은 잡음 전압
Figure pat00008
와 잡음 상쇄부(24)의 출력단(노드 C)에서 가산된다.
이에 따라, 상기 제2 NMOS 트랜지스터(MCS1)를 거치면서 위상이 180°반전된 잡음 전압
Figure pat00009
과, 상기 제3 NMOS 트랜지스터(MSF1)를 거치면서 위상이 반전되지 않은 잡음 전압
Figure pat00010
는, 잡음 상쇄부(24)의 출력단(노드 C)에서 동일한 전압 크기만큼 상쇄된다. 이에 따라, 제2 이득 증폭부(22)는 잡음 상쇄부(24)에 의해 상당 부분의 잡음이 제거된 잡음 전압만을 입력받게 된다.
이와 같이 종래의 트랜스임피던스 증폭기(20)는 제1 이득 증폭부(21)를 구성하고 있는 제1 PMOS 트랜지스터(M1P)와 제1 NMOS 트랜지스터(M1N)의 열 잡음 전류에 의한 잡음을 잡음 상쇄부(24)를 통해 상쇄시킨다.
하지만 잡음 상쇄부(24)에 의해 제1 이득 증폭부(21)로부터 비롯되는 잡음이 감소하더라도, 제1 이득 증폭부(21)로부터 비롯되는 잡음을 감소시키기 위해 추가한 잡음 상쇄부(24) 역시 그 자체적으로 잡음을 발생시킨다. 또한, 제1 이득 증폭부(21)의 후단에 존재하는 제2 이득 증폭부(22)는 비록 제1 이득 증폭부(21)만큼은 아니더라도 무시할 정도는 아닌 크기의 잡음을 발생시킬 수 있다. 이에 따라, 제1 이득 증폭부(21)로부터 비롯되는 잡음을 감소시킴과 함께, 잡음 상쇄부(24) 및 제2 이득 증폭부(22)로부터 비롯되는 잡음을 감소시킬 수 있는 방안이 마련될 필요가 있다.
도 3은 본 발명의 일 실시예에 따른 트랜스임피던스 증폭기 및 이를 포함하는 광 수신기를 개략적으로 나타낸 도면이다. 도 3에 도시된 광 수신기(1000)는 도 1에 도시된 광 수신기(1)와 마찬가지로, 광 검출기(100) 및 트랜스임피던스 증폭기(200)를 포함한다. 다만, 도 3에 도시된 트랜스임피던스 증폭기(200)는 도 1에 도시된 트랜스임피던스 증폭기(20)와 비교해서, 중첩된 피드포워드부(250)를 더 포함한다는 점에서 차이가 있다.
도 3을 참고하면, 광 검출기(100)는 포토다이오드(110)를 포함하며, 포토다이오드(110)에는 기생 커패시터(CPD)가 존재할 수 있다. 이때 기생 커패시터(CPD)의 일단은 포토다이오드(110)의 애노드에 연결되고, 기생 커패시터(CPD)의 타단은 접지에 연결된 형태로 나타낼 수 있다.
포토다이오드(110)의 애노드는 기생 커패시터(CPD)의 일단에 연결되고, 포토다이오드(110)의 캐소드는 광섬유(미도시)에 연결될 수 있다. 포토다이오드(110)는 광섬유를 통해 전송되는 광신호를 전기적 신호, 보다 구체적으로는 전류 신호로 변환해서 출력한다.
트랜스임피던스 증폭기(200)의 입력단은 광 검출기(100)의 출력단(노드 A)에 연결된다. 즉, 도 3에 도시한 A지점은 트랜스임피던스 증폭기(200)의 입력단이자, 광 검출기(100)의 출력단에 해당한다. 도 3에 도시된 바와 같이, 트랜스임피던스 증폭기(200)의 입력단은 포토다이오드(110)의 애노드 및 기생 커패시터(CPD)의 일단에 연결되며, 광 검출기(100)에서 출력되는 전류 신호 IIN은 트랜스임피던스 증폭기(200)의 입력단으로 입력된다.
트랜스임피던스 증폭기(200)는 광 검출기(100)에서 출력되는 전류 신호를 수신하고, 상기 전류 신호를 전압 신호로 변환하여 트랜스임피던스 증폭기(200)의 출력단(노드 E)으로 출력한다.
트랜스임피던스 증폭기(200)는 피드백 저항(RF) 및 다수 개의 이득 증폭부(210, 220, 230)를 포함한다. 피드백 저항(RF)은 광 검출기(100)의 출력단(노드 A)과 트랜스임피던스 증폭기(200)의 출력단(노드 E)에 연결된다. 그리고 다수 개의 이득 증폭부(210, 220, 230)는 캐스케이드로 연결된다.
제1 이득 증폭부(210)의 입력단은 광 검출기(100)의 출력단(노드 A)에 연결된다. 제2 이득 증폭부(220)의 입력단은 후술하는 잡음 상쇄부(240)의 출력단(노드 C)에 연결되며, 상기 잡음 상쇄부(240)의 입력단은 광 검출기(100)의 출력단(노드 A) 및 제1 이득 증폭부(210)의 출력단(노드 B)에 연결된다. 그리고 제3 증폭기(230)의 입력단은 제2 이득 증폭부(220)의 출력단(노드 D)에 연결된다. 도 3에서는 트랜스임피던스 증폭기(200)를 구성하는 이득 증폭부가 총 3개인 것으로 도시하였으나, 이득 증폭부의 개수는 얼마든지 변경 실시 가능하다.
제1 이득 증폭부(210)는 트랜스임피던스 증폭기(200)의 입력단을 기준으로 했을 때 가장 앞단에 위치하는 이득 증폭부이기 때문에, 제1 이득 증폭부(210)의 잡음 성능이 트랜스임피던스 증폭기(200) 전체의 잡음 성능에 가장 큰 영향을 미친다. 이에 따라, 본 발명에 따른 트랜스임피던스 증폭기(200)는, 도 1에 도시한 종래의 트랜스임피던스 증폭기(20)와 마찬가지로, 입력단이 광 검출기(100)의 출력단(노드 A) 및 제1 이득 증폭부(210)의 출력단(노드 B)에 연결되어, 제1 이득 증폭부(210)로부터 비롯되는 잡음을 상쇄시키는 잡음 상쇄부(240)를 포함한다.
또한, 상술한 바와 같이, 잡음 상쇄부(240) 및 제2 이득 증폭부(220)가 트랜스임피던스 증폭기(200) 전체에 미치는 잡음 기여도는 유의미하게 존재한다. 이에 따라, 본 발명에 따른 트랜스임피던스 증폭기(200)는 입력단이 광 검출기(100)의 출력단(노드 A) 및 제1 이득 증폭기(210)의 출력단(노드 B)에 연결되고, 출력단이 제2 이득 증폭부(220)의 출력단(노드 D)에 연결되어, 잡음 상쇄부(240) 및 제2 이득 증폭부(220)로부터 비롯되는 잡음을 상쇄시키는 중첩된 피드포워드부(250)를 포함한다.
도 4는 도 3의 제1 이득 증폭부, 잡음 상쇄부, 제2 이득 증폭부 및 중첩된 피드포워드부를 상세히 나타낸 도면이다.
도 4를 참고하면, 제1 이득 증폭부(210)는 제1 PMOS 트랜지스터(M1P), 제1 NMOS 트랜지스터(M1N) 및 잡음 상쇄 저항(RNC)을 포함할 수 있다.
제1 PMOS 트랜지스터(M1P)는 광 검출기(100)의 출력단(노드 A)에 연결되는 게이트와, 동작 전원(VDD)에 연결되는 소스와, 제1 이득 증폭부(210)의 출력단(노드 B)에 연결되는 드레인을 구비한다. 제1 NMOS 트랜지스터(M1N)는 광 검출기(100)의 출력단(노드 A)에 연결되는 게이트와, 접지에 연결되는 소스와, 제1 이득 증폭부(210)의 출력단(노드 B)에 연결되는 드레인을 구비한다. 그리고 잡음 상쇄 저항(RNC)은 일단이 광 검출기(100)의 출력단(노드 A)에 연결되고, 타단은 제1 이득 증폭부(210)의 출력단(노드 B)에 연결된다.
잡음 상쇄부(240)는 제2 NMOS 트랜지스터(MCS1) 및 제3 NMOS 트랜지스터(MSF1)를 포함할 수 있다.
제2 NMOS 트랜지스터(MCS1)는 광 검출기(100)의 출력단(노드 A)에 연결되는 게이트와, 접지에 연결되는 소스와, 잡음 상쇄부(240)의 출력단(노드 C)에 연결되는 드레인을 구비한다. 그리고 제3 NMOS 트랜지스터(MSF1)는 제1 이득 증폭부(210)의 출력단(노드 B)에 연결되는 게이트와, 잡음 상쇄부(240)의 출력단(노드 C)에 연결되는 소스와, 동작 전원(VDD)에 연결되는 드레인을 구비한다.
제2 이득 증폭부(220)는 제2 PMOS 트랜지스터(M2P) 및 제4 NMOS 트랜지스터(M2N)를 포함할 수 있다.
제2 PMOS 트랜지스터(M2P)는 잡음 상쇄부(240)의 출력단(노드 C)에 연결되는 게이트와, 동작 전원(VDD)에 연결되는 소스와, 제2 이득 증폭부(220)의 출력단(노드 D)에 연결되는 드레인을 구비한다. 제4 NMOS 트랜지스터(M2N)는 잡음 상쇄부(240)의 출력단(노드 C)에 연결되는 게이트와, 접지에 연결되는 소스와, 제2 이득 증폭부(220)의 출력단(노드 D)에 연결되는 드레인을 구비한다.
도 2에 대해 상술한 바와 마찬가지로, 제1 이득 증폭부(210)를 구성하고 있는 제1 PMOS 트랜지스터(M1P)와 제1 NMOS 트랜지스터(M1N)의 열 잡음 전류에 의한 잡음 또한, 제1 이득 증폭부(210)의 출력단(노드 B)에서의 잡음 전압
Figure pat00011
로 모델링할 수 있다.
잡음 상쇄 저항(RNC)은 광 검출기(100)의 출력단(노드 A)과 제1 이득 증폭부(210)의 출력단(노드 B)에 연결되어 있다. 이로 인해 잡음 상쇄 저항(RNC)과 기생 커패시터(CPD)의 RC 경로, 즉 제1 이득 증폭부(210)의 출력단(노드 B)에서 광 검출기(100)의 출력단(노드 A)에 이르는 경로를 통해, 상기 잡음 전압
Figure pat00012
와 동일한 위상을 갖는 잡음 전압
Figure pat00013
이 광 검출기(100)의 출력단(노드 A)에 나타난다. 여기서, H(s)는 상기 RC 경로의 전달 함수이며, 이는 상기 수학식 1과 같다.
잡음 상쇄부(240)의 제2 NMOS 트랜지스터(MCS1)는 공통 소스 증폭기로 동작하기 때문에, 상기 잡음 전압
Figure pat00014
은 제2 NMOS 트랜지스터(MCS1)를 거치면서 위상이 180°반전된다. 이에 반해, 잡음 상쇄부(240)의 제3 NMOS 트랜지스터(MSF1)는 소스 팔로워 증폭기로 동작하기 때문에, 상기 잡음 전압
Figure pat00015
는 상기 제3 NMOS 트랜지스터(MSF1)를 거치면서 위상이 반전되지 않는다.
상기 제2 NMOS 트랜지스터(MCS1)를 거치면서 위상이 180°반전된 잡음 전압
Figure pat00016
은, 상기 제3 NMOS 트랜지스터(MSF1)를 거치면서 위상이 반전되지 않은 잡음 전압
Figure pat00017
와 잡음 상쇄부(240)의 출력단(노드 C)에서 가산된다.
이에 따라, 상기 제2 NMOS 트랜지스터(MCS1)를 거치면서 위상이 180°반전된 잡음 전압
Figure pat00018
과, 상기 제3 NMOS 트랜지스터(MSF1)를 거치면서 위상이 반전되지 않은 잡음 전압
Figure pat00019
는, 잡음 상쇄부(240)의 출력단(노드 C)에서 동일한 전압 크기만큼 상쇄된다. 이에 따라, 제2 이득 증폭부(220)는 잡음 상쇄부(240)에 의해 상당 부분의 잡음이 제거된 잡음 전압만을 입력받게 된다.
한편, 중첩된 피드포워드부(250)는 제5 NMOS 트랜지스터(MCS2) 및 제6 NMOS 트랜지스터(MSF2)를 포함할 수 있다.
제5 NMOS 트랜지스터(MCS2)는 광 검출기(100)의 출력단(노드 A)에 연결되는 게이트와, 접지에 연결되는 소스와, 제2 이득 증폭부(220)의 출력단(노드 D)에 연결되는 드레인을 구비한다. 제6 NMOS 트랜지스터(MSF2)는 제1 이득 증폭부(210)의 출력단(노드 B)에 연결되는 게이트와, 제2 이득 증폭부(220)의 출력단(노드 D)에 연결되는 소스와, 동작 전원(VDD)에 연결되는 드레인을 구비한다.
상술한 제3 NMOS 트랜지스터(MSF1)의 게이트는 제1 이득 증폭부(210)의 출력단에 연결되고, 제3 NMOS 트랜지스터(MSF1)의 소스는 잡음 상쇄부(240)의 출력단에 연결된다는 점에서, 제3 NMOS 트랜지스터(MSF1)는 피드포워드 증폭기에 해당하지 않는다. 이에 반해, 제2 NMOS 트랜지스터(MCS1)의 게이트는 광 검출기(100)의 출력단에 연결되고, 제2 NMOS 트랜지스터(MCS1)의 드레인은 잡음 상쇄부(240)의 출력단에 연결된다는 점에서, 제2 NMOS 트랜지스터(MCS1)는 일종의 피드포워드 증폭기에 해당한다. 즉, 본 발명에서 잡음 상쇄부(240)는 피드포워드 증폭기에 해당되는 제2 NMOS 트랜지스터(MCS1)를 통해, 상술한 바와 같이 제1 이득 증폭부(210)로부터 비롯되는 잡음을 상쇄시키고 있다.
나아가, 제5 NMOS 트랜지스터(MCS2)의 게이트는 광 검출기(100)의 출력단에 연결되고, 제5 NMOS 트랜지스터(MCS2)의 드레인은 제2 이득 증폭부(220)의 출력단에 연결된다는 점에서, 제5 NMOS 트랜지스터(MCS2)는 일종의 피드포워드 증폭기에 해당한다. 그리고 제6 NMOS 트랜지스터(MSF2)의 게이트는 제1 이득 증폭부(210)의 출력단에 연결되고, 제6 NMOS 트랜지스터(MSF2)의 소스는 제2 이득 증폭부(220)의 출력단에 연결된다는 점에서, 제6 NMOS 트랜지스터(MSF2) 또한 일종의 피드포워드 증폭기에 해당한다.
이와 같이 본 발명에서는 피드포워드 증폭기에 해당하는 제2 NMOS 트랜지스터(MCS1) 이외에, 피드포워드 증폭기에 해당하는 제5 NMOS 트랜지스터(MCS2) 및 제6 NMOS 트랜지스터(MSF2)를 추가로 구비하고 있으며, 제2 NMOS 트랜지스터(MCS1)와의 구분을 위해 제5 NMOS 트랜지스터(MCS2) 및 제6 NMOS 트랜지스터(MSF2)를 중첩된 피드포워드부(250)로 명명한다. 본 발명에서는 후술하는 바와 같이, 중첩된 피드포워드부(250)를 구성하고 있는 제5 NMOS 트랜지스터(MCS2) 및 제6 NMOS 트랜지스터(MSF2)를 통해, 잡음 상쇄부(240) 및 제2 이득 증폭부(220)로부터 비롯되는 잡음을 상쇄시킨다.
중첩된 피드포워드부(250)의 제5 NMOS 트랜지스터(MCS2)는 공통 소스 증폭기로 동작하기 때문에, 상기 잡음 전압
Figure pat00020
은 제5 NMOS 트랜지스터(MCS2)를 거치면서 위상이 180°반전된다. 이에 반해, 중첩된 피드포워드부(250)의 제6 NMOS 트랜지스터(MSF2)는 소스 팔로워 증폭기로 동작하기 때문에, 상기 잡음 전압
Figure pat00021
는 상기 제6 NMOS 트랜지스터(MSF2)를 거치면서 위상이 반전되지 않는다.
상기 제5 NMOS 트랜지스터(MCS2)를 거치면서 위상이 180°반전된 잡음 전압
Figure pat00022
은, 상기 제6 NMOS 트랜지스터(MSF2)를 거치면서 위상이 반전되지 않은 잡음 전압
Figure pat00023
와 제2 이득 증폭부(220)의 출력단(노드 D)에서 가산된다.
이에 따라, 상기 제5 NMOS 트랜지스터(MCS2)를 거치면서 위상이 180°반전된 잡음 전압
Figure pat00024
과, 상기 제6 NMOS 트랜지스터(MSF2)를 거치면서 위상이 반전되지 않은 잡음 전압
Figure pat00025
는, 제2 이득 증폭부(220)의 출력단(노드 D)에서 동일한 전압 크기만큼 상쇄된다. 이에 따라, 제3 이득 증폭부(230) 또는 트랜스임피던스 증폭기(1000)의 출력단(노드 E)은 중첩된 피드포워드부(250)에 의해 상당 부분의 잡음이 제거된 잡음 전압만을 입력받게 된다.
도 5는 종래의 트랜스임피던스 증폭기를 구성하고 있는 잡음 상쇄부와 제2 이득 증폭부의 입력-기준 잡음 전압과, 본 발명에 따른 트랜스임피던스 증폭기를 구성하고 있는 잡음 상쇄부와 제2 이득 증폭부의 입력-기준 잡음 전압을 나타낸 표이다. 여기서, 입력-기준 잡음 전압은 광 검출기의 출력단이자, 트랜스임피던스 증폭기의 입력단인 A지점에서 바라 본 잡음 상쇄부의 잡음 전압, 또는 A지점에서 바라 본 제2 이득 증폭부의 잡음 전압을 의미한다. 일반적으로 입력-기준 잡음 전압은, 증폭기의 출력단에서의 잡음 전압을, 증폭기의 게인(gain)의 제곱으로 나눔으로써 산출될 수 있다.
먼저, 종래의 트랜스임피던스 증폭기(20)를 구성하고 있는 잡음 상쇄부(24)의 입력-기준 잡음 전압과, 본 발명에 따른 트랜스임피던스 증폭기(200)를 구성하고 있는 잡음 상쇄부(240)의 입력-기준 잡음 전압을 살펴보기로 한다.
잡음 상쇄부(24, 240)의 출력단(노드 C)에서의 잡음 전압은
Figure pat00026
로 모델링될 수 있다. 그리고 제1 이득 증폭부(21, 210)의 게인을 Av1, 제2 이득 증폭부(22, 220)의 게인을 Av2, 제2 NMOS 트랜지스터(MCS1)의 게인을 ACS1, 제3 NMOS 트랜지스터(MSF1)의 게인을 ASF1으로 정의할 수 있다.
이 경우, 종래의 트랜스임피던스 증폭기(20)는 중첩된 피드포워드 증폭부가 포함되어 있지 않기 때문에, 잡음 상쇄부(24)의 입력-기준 잡음 전압
Figure pat00027
는 단순히 잡음 상쇄부(24)의 출력단(노드 C)에서의 잡음 전압
Figure pat00028
을
Figure pat00029
의 제곱으로 나눈 값이 된다.
이에 반해, 본 발명에 따른 트랜스임피던스 증폭기(200)는 중첩된 피드포워드 증폭부(250)가 포함되어 있다. 이에 따라, 잡음 상쇄부(240)의 입력-기준 잡음 전압
Figure pat00030
를 산출하기 위해서는, 먼저 잡음 상쇄부(240)의 출력단(노드 C)에서의 잡음 전압
Figure pat00031
에, 제2 이득 증폭부(22, 220)의 게인 Av2의 제곱을 곱함으로써, 잡음 상쇄부(240)의 출력단(노드 C)에서의 잡음 전압이 제2 이득 증폭부(220)의 출력단(노드 D)에서의 잡음 전압으로 변경된 값인
Figure pat00032
을 산출하여야 한다. 이 경우 잡음 상쇄부(240)의 입력-기준 잡음 전압
Figure pat00033
는 제2 NMOS 트랜지스터(MCS1)의 게인을 ACS1 및 제3 NMOS 트랜지스터(MSF1)의 게인을 ASF1을 모두 고려하여,
Figure pat00034
를
Figure pat00035
의 제곱으로 나눈 값이 된다.
종래 잡음 상쇄부(24)의 입력-기준 잡음 전압을, 본 발명에 따른 잡음 상쇄부(240)의 입력-기준 잡음 전압으로 나눔으로써, 양자의 크기를 비교할 수 있으며, 그 결과 본 발명에 따른 잡음 상쇄부(240)의 입력-기준 잡음 전압이 종래 잡음 상쇄부(24)의 입력-기준 잡음 전압에 비해 작다는 것을 알 수 있다.
다음으로, 종래의 트랜스임피던스 증폭기(20)를 구성하고 있는 제2 이득 증폭부(22)의 입력-기준 잡음 전압과, 본 발명에 따른 트랜스임피던스 증폭기(200)를 구성하고 있는 제2 이득 증폭부(220)의 입력-기준 잡음 전압을 살펴보기로 한다. 제2 이득 증폭부(22, 220)의 출력단(노드 D)에서의 잡음 전압은
Figure pat00036
으로 모델링될 수 있다.
이 경우, 종래의 트랜스임피던스 증폭기(20)는 중첩된 피드포워드 증폭부가 포함되어 있지 않기 때문에, 제2 이득 증폭부(22)의 입력-기준 잡음 전압
Figure pat00037
는 단순히 제2 이득 증폭부(22)의 출력단(노드 D)에서의 잡음 전압
Figure pat00038
를
Figure pat00039
의 제곱으로 나눈 값이 된다.
이에 반해, 본 발명에 따른 트랜스임피던스 증폭기(200)는 중첩된 피드포워드 증폭부(250)가 포함되어 있기 때문에, 제2 이득 증폭부(220)의 입력-기준 잡음 전압
Figure pat00040
는 제2 NMOS 트랜지스터(MCS1)의 게인을 ACS1 및 제3 NMOS 트랜지스터(MSF1)의 게인을 ASF1을 모두 고려하여야 한다. 이에 따라, 제2 이득 증폭부(220)의 입력-기준 잡음 전압
Figure pat00041
는
Figure pat00042
를
Figure pat00043
의 제곱으로 나눈 값이 된다.
종래 제2 이득 증폭부(22)의 입력-기준 잡음 전압을, 본 발명에 따른 제2 이득 증폭부(220)의 입력-기준 잡음 전압으로 나눔으로써, 양자의 크기를 비교할 수 있으며, 그 결과 본 발명에 따른 제2 이득 증폭부(220)의 입력-기준 잡음 전압이 종래 제2 이득 증폭부(22)의 입력-기준 잡음 전압에 비해 작다는 것을 알 수 있다.
도 5를 통해, 중첩된 피드포워드 증폭부(250)가 잡음 상쇄부(240) 및 제2 이득 증폭부(220)로부터 비롯되는 잡음을 상쇄시킴에 따라, 잡음 상쇄부(240) 및 제2 이득 증폭부(220)의 입력-기준 잡음 전압이 감소된다는 것을 알 수 있다. 즉, 본 발명에 따른 트랜스임피던스 증폭기(200)는 중첩된 피드포워드 증폭부(250)를 포함하고 있기 때문에, 광 수신기의 신호 대 잡음비(SNR)가 향상될 수 있으며, 이로 인해 광 수신기(1000)의 전류 신호 검출 성능이 한층 더 개선될 수 있게 된다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것이 아니라 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 기술적 사상은 청구범위에 의해서만 파악되어야 하고, 이의 균등 또는 등가적 변형 모두는 본 발명의 기술적 사상의 범주에 속한다고 할 것이다.
1, 1000: 광 수신기
10, 100: 광 검출기
11, 110: 포토다이오드
20, 200: 트랜스임피던스 증폭기
21, 210: 제1 이득 증폭부
22, 220: 제2 이득 증폭부
23, 230: 제3 이득 증폭부
24, 240: 잡음 상쇄부
250: 중첩된 피드포워드부

Claims (10)

  1. 광 검출기에서 출력되는 전류 신호를 전압 신호로 변환하는 트랜스임피던스 증폭기로서,
    상기 광 검출기의 출력단과 상기 트랜스임피던스 증폭기의 출력단에 연결되는 피드백 저항;
    입력단이 상기 광 검출기의 출력단에 연결되는 제1 이득 증폭부;
    입력단이 상기 광 검출기의 출력단 및 상기 제1 이득 증폭부의 출력단에 연결되어, 상기 제1 이득 증폭부로부터 비롯되는 잡음을 상쇄시키는 잡음 상쇄부;
    입력단이 상기 잡음 상쇄부의 출력단에 연결되는 제2 이득 증폭부; 및
    입력단이 상기 광 검출기의 출력단 및 상기 제1 이득 증폭부의 출력단에 연결되고, 출력단이 상기 제2 이득 증폭부의 출력단에 연결되어, 상기 잡음 상쇄부 및 상기 제2 이득 증폭부로부터 비롯되는 잡음을 상쇄시키는 중첩된 피드포워드부;를 포함하는 트랜스임피던스 증폭기.
  2. 제1항에 있어서,
    상기 제1 이득 증폭부는,
    상기 광 검출기의 출력단에 연결되는 게이트와, 동작 전원에 연결되는 소스와, 상기 제1 이득 증폭부의 출력단에 연결되는 드레인을 구비하는 제1 PMOS 트랜지스터;
    상기 광 검출기의 출력단에 연결되는 게이트와, 접지에 연결되는 소스와, 상기 제1 이득 증폭부의 출력단에 연결되는 드레인을 구비하는 제1 NMOS 트랜지스터; 및
    일단은 상기 광 검출기의 출력단에 연결되고, 타단은 상기 제1 이득 증폭부의 출력단에 연결되는 잡음 상쇄 저항;을 포함하는 트랜스임피던스 증폭기.
  3. 제2항에 있어서,
    상기 잡음 상쇄부는,
    상기 광 검출기의 출력단에 연결되는 게이트와, 접지에 연결되는 소스와, 상기 잡음 상쇄부의 출력단에 연결되는 드레인을 구비하는 제2 NMOS 트랜지스터; 및
    상기 제1 이득 증폭부의 출력단에 연결되는 게이트와, 상기 잡음 상쇄부의 출력단에 연결되는 소스와, 동작 전원에 연결되는 드레인을 구비하는 제3 NMOS 트랜지스터;를 포함하는 트랜스임피던스 증폭기.
  4. 제3항에 있어서,
    상기 제2 이득 증폭부는,
    상기 잡음 상쇄부의 출력단에 연결되는 게이트와, 동작 전원에 연결되는 소스와, 상기 제2 이득 증폭부의 출력단에 연결되는 드레인을 구비한 제2 PMOS 트랜지스터; 및
    상기 잡음 상쇄부의 출력단에 연결되는 게이트와, 접지에 연결되는 소스와, 상기 제2 이득 증폭부의 출력단에 연결되는 드레인을 구비한 제4 NMOS 트랜지스터;를 포함하는 트랜스임피던스 증폭기.
  5. 제4항에 있어서,
    상기 중첩된 피드포워드부는,
    상기 광 검출기의 출력단에 연결되는 게이트와, 접지에 연결되는 소스와, 상기 제2 이득 증폭부의 출력단에 연결되는 드레인을 구비하는 제5 NMOS 트랜지스터; 및
    상기 제1 이득 증폭부의 출력단에 연결되는 게이트와, 상기 제2 이득 증폭부의 출력단에 연결되는 소스와, 동작 전원에 연결되는 드레인을 구비하는 제6 트랜지스터;를 포함하는 트랜스임피던스 증폭기.
  6. 광신호를 전류 신호로 변환해서 출력하는 광 검출기; 및
    상기 광 검출기에서 출력되는 전류 신호를 전압 신호로 변환하는 트랜스임피던스 증폭기;를 포함하며,
    상기 트랜스임피던스 증폭기는,
    상기 광 검출기의 출력단과 상기 트랜스임피던스 증폭기의 출력단에 연결되는 피드백 저항;
    입력단이 상기 광 검출기의 출력단에 연결되는 제1 이득 증폭부;
    입력단이 상기 광 검출기의 출력단 및 상기 제1 이득 증폭부의 출력단에 연결되어, 상기 제1 이득 증폭부로부터 비롯되는 잡음을 상쇄시키는 잡음 상쇄부;
    입력단이 상기 잡음 상쇄부의 출력단에 연결되는 제2 이득 증폭부; 및
    입력단이 상기 광 검출기의 출력단 및 상기 제1 이득 증폭부의 출력단에 연결되고, 출력단이 상기 제2 이득 증폭부의 출력단에 연결되어, 상기 잡음 상쇄부 및 상기 제2 이득 증폭부로부터 비롯되는 잡음을 상쇄시키는 중첩된 피드포워드부;를 포함하는 광 수신기.
  7. 제6항에 있어서,
    상기 제1 이득 증폭부는,
    상기 광 검출기의 출력단에 연결되는 게이트와, 동작 전원에 연결되는 소스와, 상기 제1 이득 증폭부의 출력단에 연결되는 드레인을 구비하는 제1 PMOS 트랜지스터;
    상기 광 검출기의 출력단에 연결되는 게이트와, 접지에 연결되는 소스와, 상기 제1 이득 증폭부의 출력단에 연결되는 드레인을 구비하는 제1 NMOS 트랜지스터; 및
    일단은 상기 광 검출기의 출력단에 연결되고, 타단은 상기 제1 이득 증폭부의 출력단에 연결되는 잡음 상쇄 저항;을 포함하는 광 수신기.
  8. 제7항에 있어서,
    상기 잡음 상쇄부는,
    상기 광 검출기의 출력단에 연결되는 게이트와, 접지에 연결되는 소스와, 상기 잡음 상쇄부의 출력단에 연결되는 드레인을 구비하는 제2 NMOS 트랜지스터; 및
    상기 제1 이득 증폭부의 출력단에 연결되는 게이트와, 상기 잡음 상쇄부의 출력단에 연결되는 소스와, 동작 전원에 연결되는 드레인을 구비하는 제3 NMOS 트랜지스터;를 포함하는 광 수신기.
  9. 제8항에 있어서,
    상기 제2 이득 증폭부는,
    상기 잡음 상쇄부의 출력단에 연결되는 게이트와, 동작 전원에 연결되는 소스와, 상기 제2 이득 증폭부의 출력단에 연결되는 드레인을 구비한 제2 PMOS 트랜지스터; 및
    상기 잡음 상쇄부의 출력단에 연결되는 게이트와, 접지에 연결되는 소스와, 상기 제2 이득 증폭부의 출력단에 연결되는 드레인을 구비한 제4 NMOS 트랜지스터;를 포함하는 광 수신기.
  10. 제9항에 있어서,
    상기 중첩된 피드포워드부는,
    상기 광 검출기의 출력단에 연결되는 게이트와, 접지에 연결되는 소스와, 상기 제2 이득 증폭부의 출력단에 연결되는 드레인을 구비하는 제5 NMOS 트랜지스터; 및
    상기 제1 이득 증폭부의 출력단에 연결되는 게이트와, 상기 제2 이득 증폭부의 출력단에 연결되는 소스와, 동작 전원에 연결되는 드레인을 구비하는 제6 트랜지스터;를 포함하는 광 수신기.
KR1020200149881A 2020-11-11 2020-11-11 트랜스임피던스 증폭기 및 이를 포함하는 광 수신기 KR102481079B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200149881A KR102481079B1 (ko) 2020-11-11 2020-11-11 트랜스임피던스 증폭기 및 이를 포함하는 광 수신기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200149881A KR102481079B1 (ko) 2020-11-11 2020-11-11 트랜스임피던스 증폭기 및 이를 포함하는 광 수신기

Publications (2)

Publication Number Publication Date
KR20220063922A true KR20220063922A (ko) 2022-05-18
KR102481079B1 KR102481079B1 (ko) 2022-12-26

Family

ID=81800945

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200149881A KR102481079B1 (ko) 2020-11-11 2020-11-11 트랜스임피던스 증폭기 및 이를 포함하는 광 수신기

Country Status (1)

Country Link
KR (1) KR102481079B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115314104A (zh) * 2022-08-09 2022-11-08 无锡飞龙九霄微电子有限公司 一种低噪声的rssi电路及工作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030214353A1 (en) * 2001-03-16 2003-11-20 Intel Corporation Transimpedance amplifier
KR101773720B1 (ko) 2016-08-24 2017-09-12 이화여자대학교 산학협력단 트랜스임피던스 증폭기
US20190131942A1 (en) * 2015-10-23 2019-05-02 Hewlett Packard Enterprise Development Lp Noise-canceling transimpedance amplifier (tia) systems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030214353A1 (en) * 2001-03-16 2003-11-20 Intel Corporation Transimpedance amplifier
US20190131942A1 (en) * 2015-10-23 2019-05-02 Hewlett Packard Enterprise Development Lp Noise-canceling transimpedance amplifier (tia) systems
KR101773720B1 (ko) 2016-08-24 2017-09-12 이화여자대학교 산학협력단 트랜스임피던스 증폭기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115314104A (zh) * 2022-08-09 2022-11-08 无锡飞龙九霄微电子有限公司 一种低噪声的rssi电路及工作方法
CN115314104B (zh) * 2022-08-09 2024-03-12 无锡飞龙九霄微电子有限公司 一种低噪声的rssi电路及工作方法

Also Published As

Publication number Publication date
KR102481079B1 (ko) 2022-12-26

Similar Documents

Publication Publication Date Title
JP6107146B2 (ja) 光受信回路
US6037841A (en) Impedance matched CMOS transimpedance amplifier for high-speed fiber optic communications
US8509629B2 (en) High sensitivity two-stage amplifier
JP5165792B2 (ja) 高利得増幅器と等化回路とを用いた高感度光受信機
US9407218B2 (en) Multi-stage transimpedance amplifier and a method of using the same
US20110311232A1 (en) Optical receiver and optical transmission system
CN106656061B (zh) 一种跨阻放大器
KR20140118599A (ko) 대역폭이 향상된 트랜스임피던스 전치 증폭기
US6879217B2 (en) Triode region MOSFET current source to bias a transimpedance amplifier
US20130278338A1 (en) Trans-impedance amplifier for high speed optical-electrical interfaces
KR102481079B1 (ko) 트랜스임피던스 증폭기 및 이를 포함하는 광 수신기
JPWO2008120663A1 (ja) 光受信回路用信号増幅器
US20130293301A1 (en) Trans-impedance amplifier for high speed optical-electrical interfaces
KR101054388B1 (ko) 광수신기용 트랜스임피던스 증폭기
Khaki et al. An ultra-low-power TIA plus limiting amplifier in 90nm CMOS technology for 2.5 Gb/s optical receiver
US20160094191A1 (en) Optical receiver to enhance dynamic range thereof
CN103900686A (zh) 一种用于高速光电探测器的前级放大电路
KR100886178B1 (ko) 이득 특성과 대역폭 특성이 향상된 제한 증폭기
CN107395133B (zh) 跨阻放大器
Schoeniger et al. A low-noise energy-efficient inductor-less 50 Gbit/s transimpedance amplifier with high gain-bandwidth product in 0.13 µm SiGe BiCMOS
WO2018230229A1 (ja) 増幅器
Park et al. A dual-feedback folded-cascode fully differential transimpedance amplifier in 65-nm CMOS
KR100444911B1 (ko) 광수신기용 차동 트랜스임피던스 증폭기
US10425041B2 (en) Differential transimpedance amplifier
KR101470578B1 (ko) 광 수신 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant