KR20220061449A - 싱글 핀을 이용해 주소를 지정하는 슬레이브 디바이스 및 슬레이브 장치 - Google Patents

싱글 핀을 이용해 주소를 지정하는 슬레이브 디바이스 및 슬레이브 장치 Download PDF

Info

Publication number
KR20220061449A
KR20220061449A KR1020200147446A KR20200147446A KR20220061449A KR 20220061449 A KR20220061449 A KR 20220061449A KR 1020200147446 A KR1020200147446 A KR 1020200147446A KR 20200147446 A KR20200147446 A KR 20200147446A KR 20220061449 A KR20220061449 A KR 20220061449A
Authority
KR
South Korea
Prior art keywords
address
pin
single address
slave device
voltage level
Prior art date
Application number
KR1020200147446A
Other languages
English (en)
Other versions
KR102439905B1 (ko
Inventor
강진용
문요섭
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020200147446A priority Critical patent/KR102439905B1/ko
Priority to US17/192,096 priority patent/US11526455B2/en
Priority to CN202110743352.6A priority patent/CN114443547A/zh
Publication of KR20220061449A publication Critical patent/KR20220061449A/ko
Application granted granted Critical
Publication of KR102439905B1 publication Critical patent/KR102439905B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0669—Configuration or reconfiguration with decentralised address assignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0052—Assignment of addresses or identifiers to the modules of a bus system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Power Sources (AREA)

Abstract

본 발명의 일 실시 예에 따른 슬레이브 디바이스는, 마스터와 시리얼 통신하기 위한 주소가 지정된 시리얼통신 슬레이브; 직접 전원단자, 직접 접지 단자, 제1 외부 저항을 통한 전원단자, 제2 외부 저항을 통한 접지단자중 하나에 접속된 싱글 주소 결정핀; 및 상기 싱글 주소 결정핀의 접속상태에 따라 결정되는 복수의 상태비트에 기초해서, 상기 시리얼통신 슬레이브의 주소를 지정하는 주소 할당부; 를 포함한다.

Description

싱글 핀을 이용해 주소를 지정하는 슬레이브 디바이스 및 슬레이브 장치{SLAVE DEVICES AND SLAVE APPARATUS FOR DESIGNATING AN ADDRESS USING A SINGLE PIN}
본 발명은 싱글 핀을 이용해 주소를 지정하는 슬레이브 디바이스 및 슬레이브 장치에 관한 것이다.
일반적으로, 시리얼 통신에는 I2C (Inter-Inegrated Circuit)(IIC) 통신이 있는데, 이는 하나의 마스터에 여러 개의 슬레이브를 연결하여 멀티 통신이 가능하다는 장점이 있어서, 여러 장치에 사용이 되고 있다.
일 예로, I2C통신 장치는, 하나의 마스터에 여러 개의 슬레이브가 연결되어 사용하게 되는데, 각 슬레이브 장치는 각각 고유의 주소를 사용하며 마스터로부터 할당된 주소가 수신될 경우 마스터와 통신을 수행할 수 있다.
여러 개의 슬레이브에 I2C의 주소를 각각 할당하기 위한 방법에는 외부 핀을 사용하여 I2C의 주소를 서로 다르게 할당하는 방법이 있고, 또는 I2C의 시리얼 클럭 단자(SCL), 시리얼 데이터 단자(SDA)를 서로 바꾸어 연결하는 방법이 있다. 이러한 방법들은 2개의 어드레스를 구분하는 방법이다.
그러나, 외부 핀을 사용하여 I2C를 할당하는 기존 방법은 1개의 핀으로는 2개의 어드레스 밖에 할당하지 못하므로, 1개의 핀으로는 3개 이상의 슬레이브 장치에 주소를 할당할 수 없는 문제점이 있다.
또한 2개 핀을 사용할 경우에는 최대 4개 장치에 주소를 할당할 수 있으나, 이러한 핀을 이용한 주소 지정 방법은 주소 지정할 대상 장치의 개수가 늘어날수록 외부 핀의 수가 증가하는 문제점이 있어서, 핀 수가 제약되는 환경에서는 사용에 제한이 있다는 문제점도 있다.
따라서, 스마트폰 또는 차량 등에 다수의 카메라가 탑재되면서, 다수 카메라에 탑재된 다수의 슬레이브와 제어장치에 탑재된 하나의 마스터가 원활하게 통신하기 위한 주소 지정 기술 개발의 필요성이 증가하고 있다.
(선행기술문헌)
(특허문헌 1) KR 특허공개공보 10-2009-0111022 (2012.06.08)
(특허문헌 2) KR 특허공개공보 10-2019-0097809 (2019.08.21)
본 발명의 일 실시 예는, 1개의 외부 핀(싱글 주소 결정핀)을 사용하여 최대 4개의 장치에 주소를 할당할 수 있는 싱글 핀을 이용해 주소를 지정하는 슬레이브 디바이스 및 슬레이브 장치를 제공한다.
본 발명의 일 실시 예에 의해, 마스터와 시리얼 통신하기 위한 주소가 지정된 시리얼통신 슬레이브; 직접 전원단자, 직접 접지 단자, 제1 외부 저항을 통한 전원단자, 제2 외부 저항을 통한 접지단자중 하나에 접속된 싱글 주소 결정핀; 및 상기 싱글 주소 결정핀의 접속상태에 따라 결정되는 복수의 상태비트에 기초해서, 상기 시리얼통신 슬레이브의 주소를 지정하는 주소 할당부;를 포함하는 슬레이브 디바이스가 제안된다.
또한, 본 발명의 다른 일 실시 예에 의해, 전원단자에 접속된 제1 싱글 주소 결정핀을 포함하고, 상기 제1 싱글 주소 결정핀의 전압레벨을 제어하여, 상기 제1 싱글 주소 결정핀의 전압레벨에 따라 마스터와 시리얼 통신하기 위해 제1 주소를 지정하는 제1 슬레이브 디바이스; 접지단자에 접속된 제2 싱글 주소 결정핀을 포함하고, 상기 제2 싱글 주소 결정핀의 전압레벨을 제어하여, 상기 제2 싱글 주소 결정핀의 전압레벨에 따라 상기 마스터와 시리얼 통신하기 위해 제2 주소를 지정하는 제2 슬레이브 디바이스; 및 상기 전원단자에 제1 외부 저항를 통해 접속된 제3 싱글 주소 결정핀을 포함하고, 상기 제3 싱글 주소 결정핀의 전압레벨을 제어하여, 상기 제3 싱글 주소 결정핀의 전압레벨에 따라 상기 마스터와 시리얼 통신하기 위해 제3 주소를 지정하는 제3 슬레이브 디바이스; 를 포함하는 4개의 슬레이브 디바이스 중에서, 적어도 3개의 슬레이브 디바이스를 포함하는 슬레이브 장치가 제안된다.
본 발명의 일 실시 예에 의하면, 1개의 외부 핀(싱글 주소 결정핀)을 사용하여 최대 4개의 슬레이브 장치에 주소를 지정할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 슬레이브 디바이스의 일 예시도이다.
도 2는 본 발명의 일 실시 예에 따른 슬레이브 장치의 일 예시도이다.
도 3은 도 2의 제1 내지 제4 슬레이브 디바이스의 일 예시도이다.
도 4는 싱글 주소 결정핀(외부핀)의 전압상태에 따라 제1 주소, 제2 주소, 제3 주소, 및 제4 주소의 지정을 위한 제1 및 제2주소 선택신호의 예시도이다.
도 5는 제1 주소가 지정된 제1 슬레이브 디바이스의 예시도이다.
도 6은 제2 주소가 지정된 제1 슬레이브 디바이스의 예시도이다.
도 7은 제3 주소가 지정된 제1 슬레이브 디바이스의 예시도이다.
도 8은 제4 주소가 지정된 제1 슬레이브 디바이스의 예시도이다.
이하에서는, 본 발명은 설명되는 실시 예에 한정되지 않으며, 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다.
또한, 본 발명의 각 실시 예에 있어서, 하나의 예로써 설명되는 구조, 형상 및 수치는 본 발명의 기술적 사항의 이해를 돕기 위한 예에 불과하므로, 이에 한정되는 것이 아니라 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다. 본 발명의 실시 예들은 서로 조합되어 여러 가지 새로운 실시 예가 이루어질 수 있다.
그리고, 본 발명에 참조된 도면에서 본 발명의 전반적인 내용에 비추어 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위해서, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 슬레이브 디바이스의 일 예시도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 슬레이브 디바이스(100)는,
시리얼통신 슬레이브(105), 싱글 주소 결정핀(NI), 주소 할당부(101)를 포함할 수 있다.
상기 시리얼통신 슬레이브(105)는, 마스터(50)와 시리얼 통신하기 위해 상기 상태 결정부(102)에 의해 주소를 할당받을 수 있다.
상기 싱글 주소 결정핀(NI)은, 직접 전원단자(VDD), 직접 접지 단자(GND), 제1 외부 저항(R21)을 통한 전원단자(VDD), 제2 외부 저항(R22)을 통한 접지단자(GND)중 하나에 접속될 수 있다. 이에 대해서는 하기에 자세히 설명한다.
상기 주소 할당부(101)는, 상기 싱글 주소 결정핀(NI)의 접속상태에 따라 결정되는 복수의 상태비트에 기초해서, 상기 시리얼통신 슬레이브(105)의 주소를 지정할 수 있다.
또한, 예를 들어, 주소 할당부(101)는, 제1 내부 저항(R11), 제2 내부 저항(R12), 제1 스위치(PU), 제2 스위치(PD), 및 상태 결정부(102)를 포함할 수 있다.
상기 제1 내부 저항(R11)은, 일단이 전원단자(VDD)에 접속될 수 있고, 타단이 제1 스위치(PU)에 접속될 수 있다. 일 예로, 상기 제1 내부 저항(R11)은 풀-업(pull-up) 저항에 해당될 수 있다.
상기 제2 내부 저항(R12)은, 일단이 접지단자(GND)에 접속될 수 있고, 타단이 제2 스위치(PD)에 접속될 수 있다. 일 예로, 상기 제2 내부 저항(R12)은 풀-다운(pull-down) 저항에 해당될 수 있다.
상기 제1 스위치(PU)는, 상기 제1 내부 저항(R11)의 타단과 상기 싱글 주소 결정핀(NI) 사이에 접속될 수 있고, 상기 상태 결정부(102)의 제어에 따라 온상태 또는 오프상태로 동작할 수 있다.
상기 제2 스위치(PD)는, 상기 제2 내부 저항(R12)의 타단과 상기 싱글 주소 결정핀(NI) 사이에 접속될 수 있고, 상기 상태 결정부(102)의 제어에 따라 온상태 또는 오프상태로 동작할 수 있다.
상기 상태 결정부(102)는, 상기 제1 스위치(PU)와 상기 제2 스위치(PD)를 제어하고, 상기 제어에 따라 결정되는 상기 싱글 주소 결정핀(NI)의 전압 레벨에 기초해서 주소를 지정할 수 있으며, 이에 대한 자세한 설명은 후술한다.
상기 상태 결정부(102)는, 제1 및 제2 제어신호(SS1,SS2)를 이용하여, 1차로 상기 제1 및 제2 스위치(PU,PD)를 OFF-OFF 상태로 제어하여 상기 싱글 주소 결정핀(NI)의 전압 레벨을 읽어서 제1 상태비트를 설정하고, 2차로 상기 제1 및 제2 스위치(PU,PD)를 ON-OFF 상태로 제어하여 상기 싱글 주소 결정핀(NI)의 전압 레벨을 읽어서 제2 상태비트를 설정하고, 3차로 상기 제1 및 제2 스위치(PU,PD)를 OFF-ON 상태로 제어하여 상기 싱글 주소 결정핀(NI)의 전압 레벨을 읽어서 제3 상태비트를 설정할 수 있다.
이어서, 상기 상태 결정부(102)는, 상기 읽은 상기 싱글 주소 결정핀(NI)의 전압 레벨에 기초한 제1, 제2 및 제3 상태비트에 따라, 상기 시리얼통신 슬레이브(105)에 대한 주소 지정을 위한 제1 및 제2 주소 선택 신호(ASEL1,ASEL2)의 전압레벨을 설정할 수 있다.
예를 들어, 슬레이브 장치(10)는, 상기 슬레이브 디바이스(100)와 핀 스위치(80)를 포함할 수 있다. 상기 핀 스위치(80)는, 제1 주소 지정을 위해 상기 싱글 주소 결정핀(NI)에 접속된 공통단자(Tcom)를 제1 단자(T1)에 접속할 수 있고, 제2 주소 지정을 위해 상기 공통단자(Tcom)를 제2 단자(T2)에 접속할 수 있고, 제3 주소 지정을 위해 상기 공통단자(Tcom)를 제3 단자(T3)에 접속할 수 있고, 제4 주소 지정을 위해 상기 공통단자(Tcom)를 제4 단자(T4)에 접속할 수 있다.
제1 단자(T1)는 저항(예, 제1 외부저항) 없이 상기 전원단자(VDD)에 접속될 수 있고, 제2 단자(T2)는 저항(예, 제2 외부저항) 없이 상기 접지단자(GND)에 접속될 수 있고, 제3 단자(T3)는 제1 외부 저항(R21)을 통해 상기 전원단자(VDD)에 접속될 수 있고, 제4 단자(T4)는 제2 외부 저항(R22)을 통해 상기 접지단자(GND)에 접속될 수 있다.
일 예로, 상기 제1 외부 저항(R21)은, 상기 제2 내부저항(R12)의 저항값보다 2배 이상인 저항값(2 x R12)으로 설정될 수 있다. 상기 제2 외부 저항(R22)은, 상기 제1 내부저항(R11)의 저항값보다 2배 이상인 저항값(2 x R11)으로 설정될 수 있다.
본 발명의 도 1 내지 도 8에 대해, 동일한 부호 및 동일한 기능의 구성요소에 대해서는 가능한 불필요한 중복 설명은 생략될 수 있고, 각 도면에 대해 가능한 차이점에 대한 사항이 설명될 수 있다.
도 2는 본 발명의 일 실시 예에 따른 슬레이브 장치의 일 예시도이다.
도 2를 참조하면, 본 발명의 일 실시 예에 따른 슬레이브 장치(10)는, 마스터(50)와 I2C의 시리얼 클럭 단자(SCL), 시리얼 데이터 단자(SDA)를 이용하여, 복수의 슬레이브 디바이스를 포함할 수 있다.
일 예로, 상기 슬레이브 장치(10)는, 제1 슬레이브 디바이스(110), 제2 슬레이브 디바이스(120), 제3 슬레이브 디바이스(130), 및 제4 슬레이브 디바이스(140)를 포함하는 4개의 슬레이브 디바이스중에서 적어도 3개를 포함할 수 있다.
또한, 상기 슬레이브 장치(10)는, 상기 제1, 제2, 제3, 제4 슬레이브 디바이스(110,120,130,140) 각각에 연결된 핀 스위치(80)를 더 포함할 수 있다.
상기 핀 스위치(80)는, 제1 주소 지정을 위해 상기 제1 슬레이브 디바이스의 제1 싱글 주소 결정핀(NI1)에 접속된 공통단자(Tcom)를 제1 단자(T1)에 접속하고, 제2 주소 지정을 위해 상기 제2 슬레이브 디바이스의 제2 싱글 주소 결정핀(NI2)에 접속된 공통단자(Tcom)를 제2 단자(T2)에 접속할 수 있고, 제3 주소 지정을 위해 상기 제3 슬레이브 디바이스의 제3 싱글 주소 결정핀(NI3)에 접속된 공통단자(Tcom)를 제3 단자(T3)에 접속할 수 있고, 제4 주소 지정을 위해 상기 제4 슬레이브 디바이스의 제4 싱글 주소 결정핀(NI4)에 접속된 공통단자(Tcom)를 제4 단자(T4)에 접속할 수 있다.
상기 제1 슬레이브 디바이스(110)는, 핀 스위치(80)에 의해, 전원단자(VDD)에 접속된 제1 싱글 주소 결정핀(NI1)을 포함하고, 상기 제1 싱글 주소 결정핀(NI1)의 전압레벨을 제어하여, 상기 제1 싱글 주소 결정핀(NI1)의 전압레벨에 따라 상기 마스터(50)와 시리얼 통신하기 위해 제1 주소를 지정할 수 있다.
상기 제2 슬레이브 디바이스(120)는, 핀 스위치(80)에 의해, 접지단자(GND)에 접속된 제2 싱글 주소 결정핀(NI2)을 포함하고, 상기 제2 싱글 주소 결정핀(NI2)의 전압레벨을 제어하여, 상기 제2 싱글 주소 결정핀(NI2)의 전압레벨에 따라 상기 마스터(50)와 시리얼 통신하기 위해 제2 주소를 지정할 수 있다.
상기 제3 슬레이브 디바이스(130)는, 핀 스위치(80)에 의해, 상기 전원단자(VDD)에 제1 외부 저항(R21)을 통해 접속된 제3 싱글 주소 결정핀(NI3)을 포함하고, 상기 제3 싱글 주소 결정핀(NI3)의 전압레벨을 제어하여, 상기 제3 싱글 주소 결정핀(NI3)의 전압레벨에 따라 상기 마스터(50)와 시리얼 통신하기 위해 제3 주소를 지정할 수 있다.
그리고, 상기 제4 슬레이브 디바이스(140)는, 핀 스위치(80)에 의해, 상기 접지단자(GND)에 제2 외부 저항(R22)을 통해 접속된 제4 싱글 주소 결정핀(NI4)을 포함하고, 상기 제4 싱글 주소 결정핀(NI4)의 전압레벨을 제어하여, 상기 제4 싱글 주소 결정핀(NI4)의 전압레벨에 따라 상기 마스터(50)와 시리얼 통신하기 위해 제4 주소를 지정할 수 있다.
도 3은 도 2의 제1 내지 제4 슬레이브 디바이스의 일 예시도이다.
도 3을 참조하면, 상기 제1, 제2, 제3, 제4 슬레이브 디바이스(110,120,130,140) 각각은, 시리얼통신 슬레이브(105), 싱글 주소 결정핀(NI), 및 주소 할당부(101)를 포함할 수 있다.
상기 시리얼통신 슬레이브(105)는, 상기 마스터와 시리얼 통신하기 위해 상기 주소 할당부(101)에 의해 할당받은 주소를 포함할 수 있다.
상기 싱글 주소 결정핀(NI)은, 직접 전원단자(VDD), 직접 접지 단자(GND), 제1 외부 저항(R21)을 통한 전원단자(VDD), 제2 외부 저항(R22)을 통한 접지단자(GND)중 하나에 접속될 수 있다.
상기 주소 할당부(101)는, 상기 싱글 주소 결정핀(NI)의 접속상태에 따라 결정되는 복수의 상태비트에 기초해서, 상기 시리얼통신 슬레이브(105)의 주소를 지정할 수 있다.
상기 주소 할당부(101)는, 제1 내부 저항(R11), 제2 내부 저항(R12), 제1 스위치(PU), 제2 스위치(PD), 및 상태 결정부(102)를 포함할 수 있다.
상기 제1 내부 저항(R11)은, 일단이 전원단자(VDD)에 접속될 수 있고, 타단이 제1 스위치(PU)에 접속될 수 있다. 일 예로, 상기 제1 내부 저항(R11)은 풀-업(pull-up) 저항에 해당될 수 있다.
상기 제2 내부 저항(R12)은, 일단이 접지단자(GND)에 접속될 수 있고, 타단이 제2 스위치(PD)에 접속될 수 있다. 일 예로, 상기 제2 내부 저항(R12)은 풀-다운(pull-down) 저항에 해당될 수 있다.
상기 제1 스위치(PU)는, 상기 제1 내부 저항(R11)의 타단과 상기 싱글 주소 결정핀(NI) 사이에 접속될 수 있고, 상기 상태 결정부(102)의 제어에 따라 온상태 또는 오프상태로 동작할 수 있다.
상기 제2 스위치(PD)는, 상기 제2 내부 저항(R12)의 타단과 상기 싱글 주소 결정핀(NI) 사이에 접속될 수 있고, 상기 상태 결정부(102)의 제어에 따라 온상태 또는 오프상태로 동작할 수 있다.
그리고, 상기 상태 결정부(102)는, 상기 제1 스위치(PU)와 상기 제2 스위치(PD)를 제어하고, 상기 제어에 따라 결정되는 상기 싱글 주소 결정핀(NI)의 전압 레벨에 기초해서 주소를 지정할 수 있으며, 이에 대한 자세한 설명은 후술한다.
상기 상태 결정부(102)는, 제1 및 제2 제어신호(SS1,SS2)를 이용하여, 순차로 상기 제1 및 제2 스위치(PU,PD)를 제어하여 상기 싱글 주소 결정핀(NI)(NI1,NI2,NI3,NI4중 하나)의 전압 레벨을 순서대로 읽어서 제1, 제2, 제3 상태비트를 설정할 수 있다. 상기 제1, 제2, 제3 상태비트가 설정되는 동작에 대해서는 후술한다.
이어서, 상기 상태 결정부(102)는, 상기 읽은 상기 싱글 주소 결정핀(NI)의 전압 레벨에 기초한 제1, 제2 및 제3 상태비트에 따라, 상기 시리얼통신 슬레이브(105)에 대한 주소 지정을 위한 제1 및 제2 주소 선택 신호(ASEL1,ASEL2)의 전압레벨을 설정할 수 있다.
도 4는 싱글 주소 결정핀(외부핀)의 전압상태에 따라 제1 주소, 제2 주소, 제3 주소, 및 제4 주소의 지정을 위한 제1 및 제2주소 선택신호의 예시도이다.
도 1 및 도 3, 도 4를 참조하면, 주소를 지정하기 위해, 상기 상태 결정부(102)는, 전술한 바와같이, 제1 및 제2 제어신호(SS1,SS2)를 이용하여, 1차로 상기 제1 및 제2 스위치(PU,PD)를 OFF-OFF 상태로 제어하여 상기 싱글 주소 결정핀(NI)의 전압 레벨을 읽어서 제1 상태비트를 설정하고, 2차로 상기 제1 및 제2 스위치(PU,PD)를 ON-OFF 상태로 제어하여 상기 싱글 주소 결정핀(NI)의 전압 레벨을 읽어서 제2 상태비트를 설정하고, 3차로 상기 제1 및 제2 스위치(PU,PD)를 OFF-ON 상태로 제어하여 상기 싱글 주소 결정핀(NI)의 전압 레벨을 읽어서 제3 상태비트를 설정할 수 있다.
이어서, 상기 상태 결정부(102)는, 상기 읽은 상기 싱글 주소 결정핀(NI)의 전압 레벨에 기초한 제1, 제2 및 제3 상태비트에 따라, 상기 시리얼통신 슬레이브(105)에 대한 주소 지정을 위한 제1 및 제2 주소 선택 신호(ASEL1,ASEL2)의 전압레벨을 설정할 수 있다.
도 4를 참조하면, 일 예로, 제1 주소를 지정하기 위해, 상기 싱글 주소 결정핀(NI)(NI1,NI2,NI3,NI4중 하나)에 접속된 공통단자(Tcom)가 제1 단자(T1)에 접속되고, 제1 및 제2 제어신호(SS1,SS2)를 이용해 상기 제1 및 제2 스위치(PU,PD)를 순차로 제어하여, 상기 제1, 제2 및 제3 상태비트가 "1,1,1"이 되는 경우, 상기 제1 및 제2 주소 선택 신호(ASEL1,ASEL2)의 전압레벨은 "0,0"이 되어, 해당 시리얼 통신 슬레이브(105)는 제1 주소를 지정할 수 있다.
다른 일 예로, 제2 주소를 지정하기 위해, 상기 싱글 주소 결정핀(NI)에 접속된 공통단자(Tcom)가 제2 단자(T2)에 접속되고, 제1 및 제2 제어신호(SS1,SS2)를 이용해 상기 제1 및 제2 스위치(PU,PD)를 순차로 제어하여, 상기 제1, 제2 및 제3 상태비트가 "0,0,0"이 되는 경우, 상기 제1 및 제2 주소 선택 신호(ASEL1,ASEL2)의 전압레벨은 "0,1"이 되어, 해당 시리얼 통신 슬레이브(105)는 제2 주소를 지정할 수 있다.
다른 일 예로, 제3 주소를 지정하기 위해, 상기 싱글 주소 결정핀(NI)에 접속된 공통단자(Tcom)가 제3 단자(T3)에 접속되고, 제1 및 제2 제어신호(SS1,SS2)를 이용해 상기 제1 및 제2 스위치(PU,PD)를 순차로 제어하여, 상기 제1, 제2 및 제3 상태비트가 "1,1,0"이 되는 경우, 상기 제1 및 제2 주소 선택 신호(ASEL1,ASEL2)의 전압레벨은 "1,0"이 되어, 해당 시리얼 통신 슬레이브(105)는 제3 주소를 지정할 수 있다.
그리고, 다른 일 예로, 제4 주소를 지정하기 위해, 상기 싱글 주소 결정핀(NI)에 접속된 공통단자(Tcom)가 제4 단자(T4)에 접속되고, 제1 및 제2 제어신호(SS1,SS2)를 이용해 상기 제1 및 제2 스위치(PU,PD)를 순차로 제어하여, 상기 제1, 제2 및 제3 상태비트가 "0,1,0"이 되는 경우, 상기 제1 및 제2 주소 선택 신호(ASEL1,ASEL2)의 전압레벨은 "1,1"이 되어, 해당 시리얼 통신 슬레이브(105)는 제4 주소를 지정할 수 있다.
본 발명의 도 3, 도 4, 도 5, 도 6, 도 7, 도 8에 대해, 동일한 부호 및 동일한 기능의 구성요소에 대해서는 가능한 불필요한 중복 설명은 생략될 수 있고, 각 도면에 대해 가능한 차이점에 대한 사항이 설명될 수 있다.
도 5는 제1 주소가 지정된 제1 슬레이브 디바이스의 예시도이다.
도 5를 참조하면, 상기 제1 슬레이브 디바이스(110)의 싱글 주소 결정핀(NI)는, 제1 주소를 지정하기 위해, 핀 스위치(80)에 의해 전원단자(VDD)에 접속될 수 있다.
예를 들어, 도 5에서, 상기 상태 결정부(102)가 제1 및 제2 제어신호(SS1,SS2)를 이용해, 제1 스위치(PU)와 제2 스위치(PD)를 모두 오프(OFF) 상태로 제어한 경우, 상기 싱글 주소 결정핀(NI)의 전압 레벨은 VDD에 해당되는 논리 “1”가 되고, 제1 스위치(PU)를 온(ON) 상태로, 제2 스위치(PD)를 오프(OFF) 상태로 제어한 경우, 상기 싱글 주소 결정핀(NI)의 전압 레벨은 VDD에 해당되는 논리 “1”가 되며, 그리고, 제1 스위치(PU)를 오프(OFF)상태로, 제2 스위치(PD)를 온(ON) 상태로 제어한 경우, 상기 싱글 주소 결정핀(NI)의 전압 레벨은 VDD에 해당되는 논리 “1”가 될 수 있다.
이에 따라, 상기 상태 결정부(102)는, 상기 싱글 주소 결정핀(NI)의 전압 레벨이 로직레벨이 순차로 “1,1,1"인 경우, 상기 제1 및 제2 주소 선택 신호(ASEL1,ASEL2)를 제1 주소에 대응되는 로직레벨 "0,0"로 설정할 수 있다.
도 6은 제2 주소가 지정된 제1 슬레이브 디바이스의 예시도이다.
도 6을 참조하면, 상기 제2 슬레이브 디바이스(120)의 제2 싱글 주소 결정핀(NI2)는, 제2 주소를 지정하기 위해, 핀 스위치(80)에 의해 접지단자(GND)에 접속될 수 있다.
예를 들어, 도 6에서, 상기 상태 결정부(102)가 제1 및 제2 제어신호(SS1,SS2)를 이용해, 제1 스위치(PU)와 제2 스위치(PD)를 모두 오프(OFF) 상태로 제어한 경우, 상기 싱글 주소 결정핀(NI)의 전압 레벨은 접지레벨에 해당되는 논리 “0”가 되고, 제1 스위치(PU)를 온(ON) 상태로, 제2 스위치(PD)를 오프(OFF) 상태로 제어한 경우, 상기 싱글 주소 결정핀(NI)의 전압 레벨은 접지레벨에 해당되는 논리 “0”가 되며, 그리고, 제1 스위치(PU)를 오프(OFF)상태로, 제2 스위치(PD)를 온(ON) 상태로 제어한 경우, 상기 싱글 주소 결정핀(NI)의 전압 레벨은 접지레벨에 해당되는 논리 “0”가 될 수 있다.
이에 따라, 상기 상태 결정부(102)는, 상기 제2 싱글 주소 결정핀(IN2)의 전압 레벨이 로직레벨이 순차로 “0,0,0”인 경우, 상기 제1 및 제2 주소 선택 신호(ASEL1,ASEL2)를 로직레벨 "0,1"로 설정할 수 있다.
도 7은 제3 주소가 지정된 제1 슬레이브 디바이스의 예시도이다.
도 7을 참조하면, 상기 제3 슬레이브 디바이스(130)의 제3 싱글 주소 결정핀(NI3)는, 제3 주소를 지정하기 위해, 핀 스위치(80)에 의해, 전원단자(VDD)에 제1 외부 저항(R21)을 통해 접속될 수 있다.
일 예로, 상기 제1 외부 저항(R21)은, 상기 제2 내부저항(R12)의 저항값보다 2배 이상으로 설정된 저항값을 가질 수 있다.
예를 들어, 도 7에서, 상기 상태 결정부(102)가 제1 및 제2 제어신호(SS1,SS2)를 이용해, 제1 스위치(PU)와 제2 스위치(PD)를 모두 오프(OFF) 상태로 제어한 경우, 상기 제1 외부 저항(R21)이 풀업저항으로 기능하여, 상기 싱글 주소 결정핀(NI)의 전압 레벨은 VDD에 해당되는 논리 “1”가 되고, 제1 스위치(PU)를 온(ON) 상태로, 제2 스위치(PD)를 오프(OFF) 상태로 제어한 경우, 상기 제1 외부 저항(R21) 및 제1 내부 저항(R11)이 풀업저항으로 기능하여 상기 싱글 주소 결정핀(NI)의 전압 레벨은 VDD에 해당되는 논리 “1”가 되며, 그리고, 제1 스위치(PU)를 오프(OFF)상태로, 제2 스위치(PD)를 온(ON) 상태로 제어한 경우, 상기 제1 외부 저항(R21)이 제2 내부 저항(R12)의 저항값보다 2배 이상이므로, 일 예로, 제2 내부 저항(R12)에는"VDD/3”의 전압이 인가되어 제2 내부 저항(R12)에 분배되는 전압 레벨이 낮게 되어, 상기 싱글 주소 결정핀(NI)의 전압 레벨은 로우레벨에 해당되는 논리 “0”가 될 수 있다.
이에 따라, 상기 상태 결정부(102)는, 상기 제3 싱글 주소 결정핀(IN3)의 전압 레벨이 로직레벨이 순차로 “1,1,0”인 경우, 상기 제1 및 제2 주소 선택 신호(ASEL1,ASEL2)를 로직레벨 "1,0"로 설정할 수 있다.
한편, 논리 값을 안정적으로 획득하기 위해서는, 상기 제1 외부 저항(R21)의 저항값이 제2 내부 저항(R12)의 저항값에 비해 클수록 유리하지만 제1 외부 저항(R21)의 저항값이 커질수록 풀업 저항이 커지게 되고 싱글 주소 결정핀(NI)에 인가되는 전압의 변동 시간(transition time)이 매우 커지므로 상태판정 시간이 오래 걸릴 수 있으므로 적절한 저항의 선택이 필요하다.
도 8은 제4 주소가 지정된 제1 슬레이브 디바이스의 예시도이다.
도 8을 참조하면, 상기 제4 슬레이브 디바이스(140)의 제4 싱글 주소 결정핀(NI4)는
제4 주소를 지정하기 위해, 핀 스위치(80)에 의해, 접지단자(GND)에 제2 외부 저항(R22)을 통해 접속될 수 있다.
일 예로, 상기 제2 외부 저항(R22)은, 상기 제1 내부저항(R11)의 저항값보다 2배 이상으로 설정된 저항값을 가질 수 있다.
예를 들어, 도 8에서, 상기 상태 결정부(102)가 제1 및 제2 제어신호(SS1,SS2)를 이용해, 제1 스위치(PU)와 제2 스위치(PD)를 모두 오프(OFF) 상태로 제어한 경우, 상기 제2 외부 저항(R22)이 풀다운저항으로 기능하여, 상기 싱글 주소 결정핀(NI)의 전압 레벨은 접지레벨에 해당되는 논리 “0”가 되고, 제1 스위치(PU)를 온(ON) 상태로, 제2 스위치(PD)를 오프(OFF) 상태로 제어한 경우, 상기 제2 외부 저항(R22)의 저항값이, 상기 제1 내부저항(R11)의 저항값보다 2배 이상으로 이므로, 일 예로, 제2 외부 저항(R22)에는"(2*VDD)/3”의 전압이 인가되어 제2 외부 저항(R22)에 분배되는 전압 레벨이 높게 되어, 상기 싱글 주소 결정핀(NI)의 전압 레벨은 하이레벨에 해당되는 논리 “1”가 되며, 그리고, 제1 스위치(PU)를 오프(OFF)상태로, 제2 스위치(PD)를 온(ON) 상태로 제어한 경우, 상기 제2 외부 저항(R21)이 제2 내부 저항(R12)이 풀다운저항으로 기능하여, 상기 싱글 주소 결정핀(NI)의 전압 레벨은 접지레벨에 해당되는 논리 “0”가 될 수 있다.
이에 따라, 상기 상태 결정부(102)는, 상기 제4 싱글 주소 결정핀(IN4)의 전압 레벨이 로직레벨이 순차로 “0,1,0”인 경우, 상기 제1 및 제2 주소 선택 신호(ASEL1,ASEL2)를 로직레벨 "1,1"로 설정할 수 있다.
전술한 바에 따르면, 하나의 싱글 외부핀을 이용하여, 최대 4개의 I2C 통신을 위한 슬레이브 디바이스를 연결하여 서로 다른 주소를 할당할 수 있어서, 하나의 입력으로 최대 4개의 슬레이브 디바이스와 통신이 가능하다.
이상에서는 본 발명을 실시 예로써 설명하였으나, 본 발명은 상기한 실시 예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형이 가능할 것이다.
102: 상태 결정부
105: 시리얼통신 슬레이브
110: 제1 슬레이브 디바이스
120: 제2 슬레이브 디바이스
130: 제3 슬레이브 디바이스
140: 제4 슬레이브 디바이스
NI: 싱글 주소 결정핀
R11: 제1 내부 저항(풀업 저항)
R12: 제2 내부 저항(풀다운 저항)
R21: 제1 외부 저항
R22: 제2 외부 저항
PU: 제1 스위치
PD: 제2 스위치
VDD: 전원단자
GND: 접지단자

Claims (16)

  1. 마스터와 시리얼 통신하기 위한 주소가 지정된 시리얼통신 슬레이브;
    직접 전원단자, 직접 접지 단자, 제1 외부 저항을 통한 전원단자, 제2 외부 저항을 통한 접지단자중 하나에 접속된 싱글 주소 결정핀; 및
    상기 싱글 주소 결정핀의 접속상태에 따라 결정되는 복수의 상태비트에 기초해서, 상기 시리얼통신 슬레이브의 주소를 지정하는 주소 할당부; 를 포함하는 슬레이브 디바이스.
  2. 제1항에 있어서, 상기 주소 할당부는,
    상기 전원단자에 일단이 접속된 제1 내부 저항;
    상기 접지단자에 일단이 접속된 제2 내부 저항;
    상기 제1 내부 저항의 타단과 상기 싱글 주소 결정핀 사이에 접속된 제1 스위치;
    상기 제2 내부 저항의 타단과 상기 싱글 주소 결정핀 사이에 접속된 제2 스위치; 및
    상기 제1 스위치와 상기 제2 스위치를 제어하고, 상기 제어에 따라 결정되는 상기 싱글 주소 결정핀의 전압 레벨에 기초해서 주소를 지정하는 상태 결정부;
    를 포함하는 슬레이브 디바이스.
  3. 제2항에 있어서, 상기 상태 결정부는,
    제1 및 제2 제어신호를 이용하여, 1차로 상기 제1 및 제2 스위치를 OFF-OFF 상태로 제어하여 상기 싱글 주소 결정핀의 전압 레벨을 읽고, 2차로 상기 제1 및 제2 스위치를 ON-OFF 상태로 제어하여 상기 싱글 주소 결정핀의 전압 레벨을 읽고, 3차로 상기 제1 및 제2 스위치를 OFF-ON 상태로 제어하여 상기 싱글 주소 결정핀의 전압 레벨을 읽어서, 상기 읽은 상기 싱글 주소 결정핀의 전압 레벨에 기초해서 주소 지정을 위한 제1 및 제2 주소 선택 신호의 전압레벨을 설정하는
    슬레이브 디바이스.
  4. 제3항에 있어서, 상기 싱글 주소 결정핀은
    제1 주소를 지정하기 위해, 전원단자에 접속되고,
    상기 상태 결정부는,
    상기 싱글 주소 결정핀의 전압 레벨이 로직레벨이 순차로 “1,1,1"인 경우, 상기 제1 및 제2 주소 선택 신호를 제1 주소에 대응되는 로직레벨 "0,0"로 설정하는
    슬레이브 디바이스.
  5. 제3항에 있어서, 상기 싱글 주소 결정핀은
    제2 주소를 지정하기 위해, 접지단자에 접속되고,
    상기 상태 결정부는,
    상기 싱글 주소 결정핀의 전압 레벨이 로직레벨이 순차로 “0,0,0”인 경우, 상기 제1 및 제2 주소 선택 신호를 제2 주소에 대응되는 로직레벨 "0,1"로 설정하는
    슬레이브 디바이스.
  6. 제3항에 있어서, 상기 싱글 주소 결정핀은
    제3 주소를 지정하기 위해, 전원단자에 제1 외부 저항을 통해 접속되고,
    상기 상태 결정부는,
    상기 싱글 주소 결정핀의 전압 레벨이 로직레벨이 순차로 “1,1,0”인 경우, 상기 제1 및 제2 주소 선택 신호를 제3 주소에 대응되는 로직레벨 "1,0"로 설정하고,
    상기 제1 외부 저항은
    상기 제2 내부저항의 저항값보다 2배 이상인 저항값을 갖는
    슬레이브 디바이스.
  7. 제3항에 있어서, 상기 싱글 주소 결정핀은
    제4 주소를 지정하기 위해, 접지단자(GND)에 제2 외부 저항을 통해 접속되고,
    상기 상태 결정부는,
    상기 제4 주소 지정시, 상기 싱글 주소 결정핀의 전압 레벨이 로직레벨이 순차로 “0,1,0”인 경우, 상기 제1 및 제2 주소 선택 신호를 로직레벨 "1,1"로 설정하고,
    상기 제2 외부 저항은
    상기 제1 내부저항의 저항값보다 2배 이상인 저항값을 갖는
    슬레이브 디바이스.
  8. 전원단자에 접속된 제1 싱글 주소 결정핀을 포함하고, 상기 제1 싱글 주소 결정핀의 전압레벨을 제어하여, 상기 제1 싱글 주소 결정핀의 전압레벨에 따라 마스터와 시리얼 통신하기 위해 제1 주소를 지정하는 제1 슬레이브 디바이스;
    접지단자에 접속된 제2 싱글 주소 결정핀을 포함하고, 상기 제2 싱글 주소 결정핀의 전압레벨을 제어하여, 상기 제2 싱글 주소 결정핀의 전압레벨에 따라 상기 마스터와 시리얼 통신하기 위해 제2 주소를 지정하는 제2 슬레이브 디바이스;
    상기 전원단자에 제1 외부 저항를 통해 접속된 제3 싱글 주소 결정핀을 포함하고, 상기 제3 싱글 주소 결정핀의 전압레벨을 제어하여, 상기 제3 싱글 주소 결정핀의 전압레벨에 따라 상기 마스터와 시리얼 통신하기 위해 제3 주소를 지정하는 제3 슬레이브 디바이스; 및
    상기 접지단자에 제2 외부 저항를 통해 접속된 제4 싱글 주소 결정핀을 포함하고, 상기 제4 싱글 주소 결정핀의 전압레벨을 제어하여, 상기 제4 싱글 주소 결정핀의 전압레벨에 따라 상기 마스터와 시리얼 통신하기 위해 제4 주소를 지정하는 제4 슬레이브 디바이스; 를 포함하는 4개의 슬레이브 디바이스 중에서, 적어도 3개의 슬레이브 디바이스를 포함하는
    슬레이브 장치.
  9. 제8항에 있어서, 상기 제1, 제2, 제3, 제4 슬레이브 디바이스 각각은,
    상기 마스터와 시리얼 통신하기 위한 주소가 지정된 시리얼통신 슬레이브;
    직접 전원단자, 직접 접지 단자, 제1 외부 저항을 통한 전원단자, 제2 외부 저항을 통한 접지단자중 하나에 접속된 싱글 주소 결정핀; 및
    상기 싱글 주소 결정핀의 접속상태에 따라 결정되는 복수의 상태비트에 기초해서, 상기 시리얼통신 슬레이브(105)의 주소를 지정하는 주소 할당부; 를 포함하는 슬레이브 장치.
  10. 제9항에 있어서, 상기 주소 할당부(101)는,
    상기 전원단자에 일단이 접속된 제1 내부 저항;
    상기 접지단자에 일단이 접속된 제2 내부 저항;
    상기 제1 내부 저항의 타단과 상기 해당 싱글 주소 결정핀 사이에 접속된 제1 스위치;
    상기 제2 내부 저항의 타단과 상기 해당 싱글 주소 결정핀 사이에 접속된 제2 스위치; 및
    상기 제1 스위치와 상기 제2 스위치를 제어하고, 상기 제어에 따라 결정되는 상기 해당 싱글 주소 결정핀의 전압 레벨에 기초해서 주소를 지정하는 상태 결정부;
    를 포함하는 슬레이브 장치.
  11. 제10항에 있어서, 상기 제1, 제2, 제3, 제4 슬레이브 디바이스의 상태 결정부는,
    1차로 상기 제1 및 제2 스위치를 OFF-OFF 상태로 제어하여 상기 해당 싱글 주소 결정핀의 전압 레벨을 읽고, 2차로 상기 제1 및 제2 스위치를 ON-OFF 상태로 제어하여 상기 해당 싱글 주소 결정핀의 전압 레벨을 읽고, 3차로 상기 제1 및 제2 스위치를 OFF-ON 상태로 제어하여 상기 해당 싱글 주소 결정핀의 전압 레벨을 읽어서, 상기 읽은 상기 해당 싱글 주소 결정핀의 전압 레벨에 기초해서 주소 지정을 위한 제1 및 제2 주소 선택 신호의 전압레벨을 설정하는
    슬레이브 장치.
  12. 제11항에 있어서, 상기 제1 슬레이브 디바이스의 제1 싱글 주소 결정핀은
    제1 주소를 지정하기 위해, 전원단자에 접속되고,
    상기 상태 결정부는,
    상기 제1 싱글 주소 결정핀의 전압 레벨이 로직레벨이 순차로 “1,1,1"인 경우, 상기 제1 및 제2 주소 선택 신호를 로직레벨 "0,0"로 설정하는
    슬레이브 장치.
  13. 제11항에 있어서, 상기 제2 슬레이브 디바이스의 제2 싱글 주소 결정핀은
    제2 주소를 지정하기 위해, 접지단자에 접속되고,
    상기 상태 결정부는,
    상기 제2 싱글 주소 결정핀의 전압 레벨이 로직레벨이 순차로 “0,0,0”인 경우, 상기 제1 및 제2 주소 선택 신호를 로직레벨 "0,1"로 설정하는
    슬레이브 장치.
  14. 제11항에 있어서, 상기 제3 슬레이브 디바이스의 제3 싱글 주소 결정핀은
    제3 주소를 지정하기 위해, 전원단자에 제1 외부 저항을 통해 접속되고,
    상기 상태 결정부는,
    상기 제3 싱글 주소 결정핀의 전압 레벨이 로직레벨이 순차로 “1,1,0”인 경우, 상기 제1 및 제2 주소 선택 신호를 로직레벨 "1,0"로 설정하고,
    상기 제1 외부 저항은
    상기 제2 내부저항의 저항값보다 2배 이상인 저항값을 갖는슬레이브 장치.
  15. 제11항에 있어서, 상기 제4 슬레이브 디바이스의 제4 싱글 주소 결정핀은
    제4 주소를 지정하기 위해, 접지단자에 제2 외부 저항을 통해 접속되고,
    상기 상태 결정부는,
    상기 제4 싱글 주소 결정핀의 전압 레벨이 로직레벨이 순차로 “0,1,0”인 경우, 상기 제1 및 제2 주소 선택 신호를 로직레벨 "1,1"로 설정하고,
    상기 제2 외부 저항은
    상기 제1 내부저항의 저항값보다 2배 이상인 저항값을 갖는
    슬레이브 장치.
  16. 제9항에 있어서,
    상기 제1, 제2, 제3, 제4 슬레이브 디바이스 각각에 연결된 핀 스위치를 더 포함하고,
    상기 핀 스위치는, 제1 주소 지정을 위해 상기 제1 슬레이브 디바이스의 제1 싱글 주소 결정핀에 접속된 공통단자를 제1 단자에 접속하고, 제2 주소 지정을 위해 상기 제2 슬레이브 디바이스의 제2 싱글 주소 결정핀에 접속된 공통단자를 제2 단자에 접속할 수 있고, 제3 주소 지정을 위해 상기 제3 슬레이브 디바이스의 제3 싱글 주소 결정핀에 접속된 공통단자를 제3 단자에 접속할 수 있고, 제4 주소 지정을 위해 상기 제4 슬레이브 디바이스의 제4 싱글 주소 결정핀에 접속된 공통단자를 제4 단자에 접속하고,
    상기 제1 단자는 상기 전원단자에 접속되고, 상기 제2 단자는 상기 접지단자에 접속되고, 상기 제3 단자는 제1 외부 저항을 통해 상기 전원단자에 접속되고, 상기 제4 단자는 제2 외부 저항을 통해 상기 접지단자에 접속된
    슬레이브 장치.
KR1020200147446A 2020-11-06 2020-11-06 싱글 핀을 이용해 주소를 지정하는 슬레이브 디바이스 및 슬레이브 장치 KR102439905B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200147446A KR102439905B1 (ko) 2020-11-06 2020-11-06 싱글 핀을 이용해 주소를 지정하는 슬레이브 디바이스 및 슬레이브 장치
US17/192,096 US11526455B2 (en) 2020-11-06 2021-03-04 Slave devices and slave apparatus for designating address using a single pin
CN202110743352.6A CN114443547A (zh) 2020-11-06 2021-07-01 使用单个引脚指定地址的从装置和从设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200147446A KR102439905B1 (ko) 2020-11-06 2020-11-06 싱글 핀을 이용해 주소를 지정하는 슬레이브 디바이스 및 슬레이브 장치

Publications (2)

Publication Number Publication Date
KR20220061449A true KR20220061449A (ko) 2022-05-13
KR102439905B1 KR102439905B1 (ko) 2022-09-05

Family

ID=81362898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200147446A KR102439905B1 (ko) 2020-11-06 2020-11-06 싱글 핀을 이용해 주소를 지정하는 슬레이브 디바이스 및 슬레이브 장치

Country Status (3)

Country Link
US (1) US11526455B2 (ko)
KR (1) KR102439905B1 (ko)
CN (1) CN114443547A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101222107B1 (ko) * 2010-12-09 2013-01-15 인텔릭스(주) Ｉ2ｃ 버스 프로토콜 기반의 직렬 클럭 버스 스위칭을 이용한 멀티플렉싱 장치 및 그 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3773956B2 (ja) * 1995-06-08 2006-05-10 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 差動バスを介してデータを伝送するシステム
US7024539B2 (en) * 2000-07-17 2006-04-04 Silicon Laboratories Inc. Resistor identification configuration circuitry and associated method
US6967591B1 (en) * 2002-04-15 2005-11-22 Linear Technology Corporation Multi-bit digital input using a single pin
US7631176B2 (en) * 2006-07-24 2009-12-08 Standard Microsystems Corporation Resistor/capacitor based identification detection
US7827330B2 (en) * 2007-07-27 2010-11-02 Microchip Technology Incorporated Configuring multi-bit slave addressing on a serial bus using a single external connection
KR101565967B1 (ko) 2008-04-21 2015-11-06 삼성전자주식회사 시그마-델타 아날로그-디지털 변환 방법과 그 장치
US7962661B2 (en) * 2008-06-30 2011-06-14 Lg Chem, Ltd. System and method for determining a bus address for a controller within a network
CN101751124B (zh) * 2008-12-17 2011-09-28 鸿富锦精密工业（深圳）有限公司 方向传感电路及应用该电路的电子装置
US8461782B2 (en) * 2009-08-27 2013-06-11 Allegro Microsystems, Llc Linear or rotational motor driver identification
US9037766B2 (en) * 2011-11-18 2015-05-19 Fairchild Semiconductor Corporation Pin selectable I2C slave addresses
US8990465B2 (en) * 2012-12-09 2015-03-24 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Device presence detection using a single channel of a bus
US10387352B2 (en) * 2015-06-05 2019-08-20 Kulite Semiconductor Products, Inc. Systems and methods for multibit code communications
GB2544124B (en) * 2015-11-05 2018-07-04 Cirrus Logic Int Semiconductor Ltd Methods and apparatuses for configuring a serial interface
KR102358562B1 (ko) * 2017-09-12 2022-02-04 삼성전자주식회사 Usb 인터페이스에서 누설 전류 발생 조건의 검출을 위한 장치 및 방법
KR102044212B1 (ko) 2018-02-13 2019-11-13 주식회사 지니틱스 I2c 통신 프로토콜을 이용하는 복수 개의 슬레이브 장치에 서로 다른 주소를 자동으로 할당하는 방법 및 이를 위한 장치
DE102018104732B3 (de) * 2018-03-01 2019-02-21 Infineon Technologies Ag Bus-treiberschaltung
US10817451B1 (en) * 2019-06-24 2020-10-27 Semiconductor Components Industries, Llc Methods and system for an integrated circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101222107B1 (ko) * 2010-12-09 2013-01-15 인텔릭스(주) Ｉ2ｃ 버스 프로토콜 기반의 직렬 클럭 버스 스위칭을 이용한 멀티플렉싱 장치 및 그 방법

Also Published As

Publication number Publication date
US11526455B2 (en) 2022-12-13
US20220147475A1 (en) 2022-05-12
KR102439905B1 (ko) 2022-09-05
CN114443547A (zh) 2022-05-06

Similar Documents

Publication Publication Date Title
US6629172B1 (en) Multi-chip addressing for the I2C bus
KR100224965B1 (ko) 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템
US11775462B2 (en) Adaptive interface storage device with multiple storage protocols including NVMe and NVMe over fabrics storage devices
US10762032B2 (en) Adaptive interface high availability storage device
US7584305B2 (en) Serial peripheral interface circuit
US9208109B2 (en) Memory controllers with dynamic port priority assignment capabilities
US7286384B2 (en) Automatic resource assignment in stacked module devices
JPS58127259A (ja) デ−タ処理システムにおけるメモリモジユ−ル選択及び再構成装置
CN107368401B (zh) 管理系统与管理方法
CN108694140B (zh) 用于寻址i2c总线上的非易失性存储器的方法和对应的存储器设备
JP6149161B2 (ja) チップセレクトを低減させるデバイス、システム、及び方法
EP2500827A2 (en) Memory controller address and data pin multiplexing
KR102439905B1 (ko) 싱글 핀을 이용해 주소를 지정하는 슬레이브 디바이스 및 슬레이브 장치
CN110781130A (zh) 一种片上系统
US5987533A (en) Automatically configuring SCSI device addresses using SCSI controller storing predetermined ID and, producing address signals for transferring to peripheral device via SCSI ID input means
JPH0567039A (ja) Ｄｍａチヤネル制御装置
US7647438B1 (en) Binary base address sorting method and device with shift vector
US20170005648A1 (en) Control chip and control system utilizing the same
US20110179213A1 (en) Memory module and memory module system
US10496582B1 (en) Flexible multi-domain GPIO expansion
KR102044212B1 (ko) I2c 통신 프로토콜을 이용하는 복수 개의 슬레이브 장치에 서로 다른 주소를 자동으로 할당하는 방법 및 이를 위한 장치
JP7443108B2 (ja) アドレス割当回路
TWI789549B (zh) 記憶體晶片，記憶體模組以及用來假性存取其記憶庫的方法
US11861190B2 (en) Memory allocation and reallocation for memory access instructions and data using intermediate processor
US20060061493A1 (en) Apparatus and method for assigning circuit card base addresses using thermometer codes

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant