KR20220058854A - 패시베이션 막의 선택적 증착 - Google Patents

패시베이션 막의 선택적 증착 Download PDF

Info

Publication number
KR20220058854A
KR20220058854A KR1020217040633A KR20217040633A KR20220058854A KR 20220058854 A KR20220058854 A KR 20220058854A KR 1020217040633 A KR1020217040633 A KR 1020217040633A KR 20217040633 A KR20217040633 A KR 20217040633A KR 20220058854 A KR20220058854 A KR 20220058854A
Authority
KR
South Korea
Prior art keywords
film
thickness
substrate
passivation film
ald
Prior art date
Application number
KR1020217040633A
Other languages
English (en)
Other versions
KR102652779B1 (ko
Inventor
안드레아 레온치니
용 왕
도린 웨이 잉 용
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
내셔널 유니버시티 오브 싱가포르
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드, 내셔널 유니버시티 오브 싱가포르 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20220058854A publication Critical patent/KR20220058854A/ko
Application granted granted Critical
Publication of KR102652779B1 publication Critical patent/KR102652779B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67023—Apparatus for fluid treatment for general liquid treatment, e.g. etching followed by cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/60—Deposition of organic layers from vapour phase
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0198—Manufacture or treatment of microstructural devices or systems in or on a substrate for making a masking layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

선택적 증착 방법들이 기술된다. 예시적인 방법은 제1 표면 및 제2 표면을 포함하는 기판을 앵커 반응물에 노출시키고, 제1 표면 상에 시드층으로서 앵커 반응물을 선택적으로 증착시키는 것을 포함하며, 여기서, 앵커 반응물은 제1 표면을 선택적으로 표적화하는 헤드 기를 갖는 에티닐 유도체를 포함한다.

Description

패시베이션 막의 선택적 증착
[0001] 본 개시의 구현예들은 패시베이션 막(passivation film)을 선택적으로 증착시키기 위한 방법들에 관한 것이다. 특히, 본 개시의 구현예들은 금속 표면들 또는 유전체 표면들 상에 패시베이션 막들을 선택적으로 증착시키는 방법들에 관한 것이다.
[0002] 반도체 산업은 나노스케일 피처(nanoscale feature)들의 빠른 스케일링(scaling)을 포함하는 디바이스 소형화(device miniaturization)를 추구하는 데 많은 어려움들에 직면해 있다. 이러한 문제들에는 다수의 리소그래피(lithography) 단계들과 같은 복잡한 제조 단계들의 도입 및 고성능 재료들의 통합이 포함된다. 디바이스 소형화의 케이던스(cadence)를 유지하기 위해, 선택적 증착이 가능성을 보여주었는데, 이는 선택적 증착은 통합 방식들을 단순화함으로써 고가의 리소그래피 단계들을 제거할 가능성이 있기 때문이다.
[0003] 재료들의 선택적 증착은 다양한 방식들로 달성될 수 있다. 화학 전구체는 다른 표면(금속 또는 유전체)에 비해 하나의 표면과 선택적으로 반응할 수 있다. 압력, 기판 온도, 전구체 부분압들, 및/또는 가스 흐름들과 같은 프로세스 파라미터들은 특정 표면 반응의 화학 반응 속도를 조절하도록 조절될 수 있다. 다른 가능한 방식은 유입되는 막 증착 전구체에 대해 관심 표면을 활성화 또는 비활성화하는 데 사용될 수 있는 표면 전처리들을 포함한다.
[0004] 영역 선택적 원자층 증착(area-selective atomic layer deposition; AS-ALD)은 재료의 선택적 증착을 위해 이용될 수 있다. AS-ALD 동안에, 증착된 ALD 막이 비-성장 표면들을 패시베이션하기 위해 사용되는 자가-조립된 모노층들(SAM)보다 더 두껍게 될 때, ALD 막은 측방들로 성장할 수 있고(이는 머쉬루밍(mushrooming)으로 지칭될 수 있음), 따라서, 선택성을 감소시킬 수 있다. 전구체들이 증기상으로 전달 가능하지 않기 때문에 직접적으로 더 두꺼운 보호 SAM들을 형성하는 것은 실현 가능하지 않다. 증착 선택성을 개선시키고 AS-ALD 동안 문제들을 피하기 위한 방법들이 당 분야에서 지속적으로 요구되고 있다.
[0005] 본 개시의 구현예는 기판 상에 패시베이션 막을 선택적으로 증착시키는 방법으로서, 제1 표면 및 제2 표면을 포함하는 기판을 앵커 반응물(anchor composition)에 노출시키는 단계; 및 제1 표면 상에 시드층으로서 앵커 반응물을 선택적으로 증착시키는 단계로서, 앵커 반응물은 제1 표면을 선택적으로 표적화하는 헤드 기를 갖는 에티닐 유도체를 포함하는 단계를 포함하는 방법에 관한 것이다.
[0006] 다른 구현예는 고종횡비를 갖는 ALD 막을 증착시키는 방법으로서, (a) 제1 표면 및 제2 표면을 포함하는 기판을 앵커링 반응물(anchoring reactant)에 노출시키는 단계로서, 앵커링 반응물은 제1 표면을 선택적으로 표적화하고 시드층을 형성하는 헤드 기를 갖는 4-에티닐벤젠 유도체인 단계; (b) 패시베이션 막을 형성하는 단계로서, 시드층은 제1 모노머에 노출되어 소정 두께를 갖는 패시베이션 막을 형성하는 단계; (c) 패시베이션 막의 두께를 성장시키는 단계로서, 패시베이션 막은 제2 모노머와 반응되는 단계; (d) 원자층 증착을 수행하여 소정 두께를 갖는 ALD 막을 증착시키는 단계로서, ALD 막의 두께는 패시베이션 막의 두께 이하로 유지시키는 단계; (e) 단계들 (b), (c) 및 (d)를 순차적으로 적어도 1회 반복하는 단계로서, 패시베이션 막은 (b) 및 (c)의 각 반복을 통해 1 nm 내지 50 nm 범위의 두께까지 증가하는 단계; 및 (f) O2 또는 O2 플라즈마에 노출시킴으로써 패시베이션 막을 제거하는 단계를 포함하는 방법에 관한 것이다.
[0007] 다른 양태는 기판 프로세싱 챔버의 제어기에 의해 실행될 때, 기판 프로세싱 챔버로 하여금, 결과적인 ALD 막이 패시베이션 층의 두께 이하로 유지되는 두께를 갖도록 사전결정된 순서로, 소정 두께를 갖는 패시베이션 층을 형성하기 위한 앵커 반응물, 제1 모노머, 제2 모노머, 및 ALD 반응물에 기판을 노출시키도록 하는, 명령들을 포함하는 비일시적 컴퓨터 판독 가능 매체에 관한 것이다.
[0008] 본 개시의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략하게 요약된 본 개시의 보다 구체적인 설명이 구현예들을 참조로 하여 이루어질 수 있는데, 이러한 구현예들의 일부가 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 개시의 단지 전형적인 구현예들을 도시하는 것이므로 본 개시의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시가 다른 균등하게 유효한 구현예들을 허용할 수 있기 때문이다.
[0009] 도 1은 하나 이상의 구현예들에 따른 기판 상에 ALD 막을 선택적으로 증착시키는 반응 도식도를 도시한 것이다.
[0010] 도 2는 하나 이상의 구현예들에 따른 시드층 및 후속하여 패시베이션 막을 선택적으로 증착시키는 방법의 반응 도식도를 도시한 것이다.
[0011] 도 3은 하나 이상의 구현예들에 따른 방법의 순서도이다.
상세한 설명
[0012] 본 발명의 몇몇 예시적인 구현예들을 설명하기 전에, 본 발명은 다음 설명에서 기재되는 구성 또는 프로세스 단계들의 세부사항들로 제한되지 않는다는 것을 이해해야 한다. 본 발명은 다른 구현예들이 가능하고 다양한 방식들로 실시되거나 수행될 수 있다.
[0013] 본원에 사용되는 "기판" 또는 "기판 표면"은 막 프로세싱(film processing)이 수행되는 기판 상에 형성된 재료 표면의 일부 또는 기판의 임의의 부분을 지칭한다. 예를 들어, 프로세싱이 수행될 수 있는 기판 표면은 적용에 따라, 규소, 산화규소, 질화규소, 도핑된 규소, 게르마늄, 비소화갈륨, 유리, 사파이어와 같은 재료들, 및 임의의 다른 재료들, 예를 들어, 금속들, 금속 질화물들, 금속 합금들, 및 다른 전도성 재료들을 포함한다. 기판들은 비제한적으로, 반도체 웨이퍼들을 포함한다. 기판들은 전처리 프로세스에 노출되어 기판 표면을 연마, 에칭, 환원, 산화, 하이드록실화, 어닐링, UV 경화, e-빔 경화 및/또는 베이킹할 수 있다. 기판 표면 자체 상에 직접 막을 프로세싱하는 것에 추가하여, 본 개시에서, 개시된 막 프로세싱 단계들 중 임의의 단계는 또한 하기에 보다 상세히 개시되는 바와 같이 기판 상에 형성된 하부층 상에서 수행될 수 있으며, 용어 "기판 표면"은 문맥이 나타내는 바와 같이 이러한 하부층을 포함하도록 의도된다. 따라서, 예를 들어, 막/층 또는 부분 막/층이 기판 표면 상에 증착된 경우, 새로 증착된 막/층의 노출된 표면은 기판이 된다. 기판들은 200 mm 또는 300 mm 직경 웨이퍼들뿐만 아니라 직사각형 또는 정사각형 판유리들과 같이 다양한 치수들을 가질 수 있다. 일부 구현예들에서, 기판은 단단한 개별 재료를 포함한다.
[0014] 본원에 사용되는 "원자층 증착(atomic layer deposition)" 또는 "주기적 증착(cyclical deposition)"은 기판 상에 재료 층을 증착시키기 위해 2개 이상의 반응성 화합물들의 순차적 노출을 포함하는 프로세스를 지칭한다.
[0015] 본 명세서 및 첨부된 청구범위에 사용되는 용어들 "반응성 화합물", "반응성 가스", "반응성 화학종", "전구체", "프로세스 가스" 등은 표면 반응(예를 들어, 화학흡착, 산화, 환원, 고리첨가)에서 기판 또는 기판 상의 재료와 반응할 수 있는 화학종을 갖는 물질을 의미하도록 상호 교환 가능하게 사용된다. 기판, 또는 기판의 일부는 프로세싱 챔버의 반응 존(reaction zone)에 도입되는 2개 이상의 반응성 화합물들에 순차적으로 노출된다.
[0016] 본원에 사용되는 "금속"은 예를 들어 구리, 코발트, 니켈, 텅스텐, 루테늄, 크롬, 철, 백금, 금, 은, 몰리브덴, 갈륨, 인듐, 인듐 주석 산화물(indium tin oxide), 불소 도핑된 산화주석 및 Al-도핑된 산화아연을 포함하는, 금속, 금속 합금, 금속 산화물, 금속 질화물, 또는 이들의 조합을 지칭한다. 하나 이상의 구현예들에서, 금속 산화물은 유전체 산화물들을 포함하지 않는다.
[0017] 본원에 사용되는 "금속 표면"은 금속으로 형성된 기판의 임의의 부분 또는 재료 표면의 일부를 지칭한다. 금속 표면은 기판을 연마, 코팅, 도핑, 에칭, 환원, 산화, 하이드록실화, 어닐링, UV 경화, e-빔 경화 및/또는 베이킹하기 위한 전처리 프로세스에 노출될 수 있다. 금속 표면 자체에 직접 전처리하는 것 외에, 본 개시에서, 개시된 임의의 금속 표면 처리는 또한 하기에 더욱 상세히 개시되는 바와 같이 하부층 금속 표면 상에서 수행될 수 있으며, 용어 "금속 표면"은 문맥이 나타내는 것과 같은 이러한 하부층을 포함하는 것으로 의도된다. 따라서, 예를 들어, 막/층 또는 부분 막/층이 금속 표면 상에 증착된 경우, 새로 증착된 막/층의 노출된 표면은 금속 표면이 된다.
[0018] 본원에서 사용되는 "유전체 표면"은 유전체 재료로 형성된 기판의 임의의 부분 또는 재료 표면의 부분을 지칭한다. 유전체 재료의 비제한적인 예들은 SiOx, SixNy, Si, SiON, AlOx, Al2O3, HfOx, ZrO2, TiOx, TiN, TaxO5, Ta2O5, Y2O3, La2O3, AlN, MgO, CaF2, LiF, SrO, SiC, BaO, HfSiO4, LaAlO3, Nb2O5, BaTiO3, SrTiO3, Bi4Ti3O12, Pb(Zr,Ti)O3, CaCu3Ti4O12, LiNbO3, BaTiO3, LiNbO3 및 KNbO3을 포함한다. 유전체 표면은 기판을 연마, 코팅, 도핑, 에칭, 환원, 산화, 하이드록실화, 어닐링, UV 경화, e-빔 경화 및/또는 베이킹하기 위한 전처리 프로세스에 노출될 수 있다. 유전체 표면 자체 상에서 직접 전처리하는 것 이외에, 본 개시에서, 개시된 임의의 유전체 표면 처리는 또한, 하기에서 더욱 상세히 개시되는 하부층 금속 표면 상에서 수행될 수 있으며, 용어 "유전체 표면"은 문맥이 명시하는 바와 같이 이러한 하부층을 포함하는 것으로 의도된다. 따라서, 예를 들어, 막/층 또는 부분 막/층이 유전체 표면 상에 증착된 경우에, 새로 증착된 막/층의 노출된 표면은 유전체 표면이 된다.
[0019] 본 명세서 및 첨부된 청구범위에 사용되는 어구 "에 비해 선택적으로", 또는 유사한 어구들은 대상 재료가 다른 표면 상에서보다 언급된 표면 상에서 더 큰 범위로 증착됨을 의미한다. 일부 구현예들에서, "선택적으로"는, 대상 재료가 선택되지 않은 표면 상에서의 형성률의 약 10x, 15x, 20x, 25x, 30x, 35x, 40x, 45x 또는 50x 이상의 비율로 선택 표면 상에 형성됨을 의미한다.
[0020] 본 개시의 구현예들은 유리하게는 기판을 전처리하는 방법들을 제공한다. 기판은 제1 표면 및 제2 표면을 포함한다. 전처리는 제1 표면을 선택적으로 차단하고, 제2 표면 상에 금속 또는 유전체 재료의 후속 증착을 가능하게 한다.
[0021] 구현예들은 보호 막을 동시에 성장시킴으로써 머쉬루밍 효과(mushrooming effect)를 피하면서 더 두꺼운 AS-ALD 막들의 성장을 가능하게 하는 방법들을 제공한다. 하나 이상의 구현예들에서, 분자 전구체들은 단단한 직선 구조들을 형성하고 ALD 프로세스 동안 폴리머의 반응성을 최소화하기 위해 선택된다. 이는 ALD 프로세스 동안 폴리머 층의 높이의 조정을 가능하게 하고, 머쉬루밍 효과를 제한하고, 따라서, 고종횡비(AR) 피쳐들의 증착을 가능하게 한다. 일부 구현예들에서, 폴딩(folding)을 방지하기 위해 단단한 사슬들로 제조된 보호 막이 인시튜(in situ)로 성장되며, 전구체들은 작은 분자들이며, 이의 두께는 ASD 프로세스 동안 점진적으로 증가될 수 있다. 하나 이상의 구현예들에 따르면, ALD 막들의 머쉬루밍이 방지된다. 일부 구현예들에서, 본 방법은 고종횡비 막들의 성장을 가능하게 한다. 일부 구현예들에서, 전달하기 더 용이한 작은 분자 전구체들의 사용은 막의 조정 가능한 두께를 제공한다.
[0022] 구현예들은 테트라진과 알킨들 간의 역 전자 요구 디엘스-알더 반응(reverse electron demand Diels-Alder reaction)의 장점을 갖는다. 1,4-디에티닐벤젠 및 1,2,4,5-테트라진은 이작용성 시약들로서 작용하고, 폴리페닐렌 폴리머를 형성하기 위해 순차적으로 반응할 수 있다. 구현예들에서, 비-성장 영역에 시드 SAM 층이 증착된다. 시드층은 앵커링 기를 지닌, 4-에티닐벤젠 유도체로 이루어진다. 앵커링 기는 비-성장 영역에 대해 선택적이도록 설계될 수 있다. 시드 SAM의 형성 후에, ALD 툴에서 2개의 시약들의 순차적인 펄싱(pulsing)은 폴리머의 고리-대-고리 성장을 야기시킨다. 결과적인 폴리페닐렌 폴리머는 대부분의 ALD 프로세스들에 대해 불활성이어야 한다. 2개의 모노머들은 금속성 표면들과 상호작용할 수 있지만, 이들의 낮은 분자량을 고려하여, 사이클의 퍼지 단계 동안 탈착이 촉진되어야 한다. 폴리머 층의 성장은 ALD 막의 성장과 교대되어, 수퍼사이클(supercycle)을 형성할 수 있다.
[0023] 구현예들에서, 초기에, 얇은 폴리머 막이 증착되며, 이후에, 원하는 ALD 막이 증착된다. 2개의 막들의 두께가 유사할 때, 더 많은 폴리머가 성장될 수 있으며, 순서가 반복된다. 다른 ALD 막보다 폴리머 패시베이션 막을 더 두껍게 유지하는 것은 ALD 막의 측방 성장(머쉬루밍 효과)을 제한한다. 2개의 막들을 동시에 그리고 점진적으로 성장시키면 폴리머 사슬들이 폴딩되고 에지들에서 붕괴될 기회들이 감소된다.
[0024] 차단을 위해, 기판은 앵커 반응물로 전처리된다. 앵커 반응물은 금속 표면 또는 유전체 표면과 선택적으로 반응하고 여기에 결합하여 시드층을 형성한다. 일부 구현예들에서, 앵커 반응물은 제1 표면을 선택적으로 표적화하는 헤드 기를 갖는 에티닐 유도체를 포함한다. 일부 구현예들에서, 에티닐 유도체는 4-에티닐벤젠 유도체를 포함한다.
[0025] 일부 구현예들에서, 앵커 반응물의 비제한적인 예들은 화학식 (I), 화학식 (II), 화학식 (III) 또는 화학식 (IV)에 따른 구조를 갖는다:
Figure pct00001
[0026] 일부 구현예들에서, 제1 표면이 금속 표면들을 포함하며, 헤드 기는 -COOH 기, -COOR 기, -CONNR2 기, -PO(OH)2 기, -PO(OR)2 기, -NH2 기, -NR2 기, 아세틸아세톤 기, 피롤 기, 피리딘 기 및 티오펜 기를 포함하며, 여기서, R은 알킬 또는 페닐 유도체이다. 일부 구현예들에서, 금속 표면은 금속, 금속 합금, 금속 산화물, 금속 질화물, 또는 이들의 조합을 포함한다. 금속의 비제한적인 예들은 구리, 코발트, 니켈, 텅스텐, 루테늄, 크롬, 철, 백금, 금, 은, 몰리브덴, 갈륨, 인듐 또는 이들의 조합일 수 있다. 일부 구현예들에서, 제1 표면은 금속 표면을 포함하며, 제2 표면은 유전체 표면을 포함한다.
[0027] 일부 구현예들에서, 제1 표면은 유전체 표면들을 포함하며, 헤드 기는 -SiCl3 기, -Si(OR)3 기 및 -Si(NR2)3 기로 구성된 군으로부터일 수 있으며, 여기서, R은 알킬 또는 페닐 유도체이다. 유전체 표면의 비제한적인 예들은 SiOx, SixNy, Si, SiON, AlOx, Al2O3, HfOx, ZrO2, TiOx, TiN, TaxO5, Ta2O5, Y2O3, La2O3, AlN, MgO, CaF2, LiF, SrO, SiC, BaO, HfSiO4, LaAlO3, Nb2O5, BaTiO3, SrTiO3, Bi4Ti3O12, Pb(Zr,Ti)O3, CaCu3Ti4O12, LiNbO3, BaTiO3, LiNbO3, 및 KNbO3 또는 이들의 조합일 수 있다. 일부 구현예들에서, 제1 표면은 유전체 표면을 포함하며, 제1 표면은 금속 표면을 포함한다.
[0028] 일부 구현예들에서, 시드층을 증착시킨 후에, 화학 기상 증착 프로세스가 수행되어 CVD 막을 증착시킨다. 다른 구현예들에서, 시드층을 증착시킨 후에, 원자층 증착 프로세스가 수행되어 ALD 막을 증착시킨다. 일부 구현예들에서, ALD 막의 두께는 시드층의 두께 이하이다. 일부 구현예들에서, 시드층이 금속 표면 상에 증착되며, ALD 막은 유전체 재료를 포함한다. 유전체 재료의 비제한적인 예들은 SiOx, SixNy, Si, SiON, AlOx, Al2O3, HfOx, ZrO2, TiOx, TiN, TaxO5, Ta2O5, Y2O3, La2O3, AlN, MgO, CaF2, LiF, SrO, SiC, BaO, HfSiO4, LaAlO3, Nb2O5, BaTiO3, SrTiO3, Bi4Ti3O12, Pb(Zr,Ti)O3, CaCu3Ti4O12, LiNbO3, BaTiO3, LiNbO3, KNbO3 또는 이들의 조합을 포함한다. 일부 구현예들에서, 시드층이 유전체 표면 상에 증착되며, ALD 막은 금속, 금속 합금, 금속 산화물, 금속 질화물, 또는 이들의 조합을 포함한다. 금속의 비제한적인 예들은 구리, 코발트, 니켈, 텅스텐, 루테늄, 크롬, 철, 백금, 금, 은, 몰리브덴, 갈륨, 인듐 또는 이들의 조합일 수 있다. 일부 구현예들에서, ALD 막을 증착시킨 후에, 패시베이션 막이 제거된다. 일부 구현예들에서, 패시베이션 막은 기판을 O2 또는 O2 플라즈마에 노출시킴으로써 제거된다.
[0029] 일부 구현예들에서, 시드층을 갖는 기판은 원자층 증착을 수행하기 전에 세정된다. 일부 구현예들에서, 단지 시드층을 갖는 제1 표면만이 원자층 증착을 수행하기 전에 세정된다. 일부 구현예들에서, 제1 표면이 금속 표면이며, 기판 또는 기판의 제1 표면은 수소 플라즈마로 세정된다. 일부 구현예들에서, 수소 플라즈마는 전도 결합 플라즈마(CCP)이다. 일부 구현예들에서, 수소 플라즈마는 유도성 결합 플라즈마(ICP)이다. 일부 구현예들에서, 수소 플라즈마는 H2의 플라즈마를 포함한다.
[0030] 일부 구현예들에서, 시드층은 더 높은 온도에서 제1 표면에 결합된 상태로 유지되며, 여기서, 더 높은 온도는 50℃ 내지 100℃, 50℃ 내지 150℃, 50℃ 내지 200℃, 50℃ 내지 250℃, 50℃ 내지 300℃, 50℃ 내지 350℃, 50℃ 내지 400℃, 또는 50℃ 내지 500℃ 범위이다.
[0031] 일부 구현예들에서, 시드층은 유전체 막의 원자층 증착을 수행한 후 기판으로부터 제거된다. 시드층은 임의의 적합한 선택적 에칭 프로세스에 의해 제거될 수 있다. 적합한 선택적 에칭 프로세스들은 산소, 산소 플라즈마들 및 불소 플라즈마들의 사용을 포함하나, 이로 제한되지 않는다. 일부 구현예들에서, 산소 또는 산소 플라즈마가 시드층을 제거하는 데 사용될 때, 금속 산화물 층이 금속 표면 상에 형성된다. 일부 구현예들에서, 금속 표면 상에 형성된 금속 산화물 층은 환원 프로세스를 사용함으로써 제거된다. 적합한 환원 프로세스들은 수소 또는 암모니아를 포함하는 플라즈마들 및 수소 또는 암모니아를 포함하는 열 어닐링들의 사용을 포함하지만, 이로 제한되지 않는다. 일부 구현예들에서, 산소 플라즈마, 불소 플라즈마, 수소 플라즈마 및 암모니아 플라즈마는 독립적으로 원격으로 또는 내부적으로 생성되고, 전도 결합되거나 유도 결합될 수 있다. 일부 구현예들에서, 시드층은 기판의 산소 플라즈마 및 수소 플라즈마로의 순차적 노출에 의해 제거된다.
[0032] 일부 구현예들에서, 시드층은 패시베이션 막을 형성하기 위해 제1 모노머와 추가로 반응한다. 일부 구현예들에서, 제1 모노머는 테트라진 유도체를 포함한다. 테트라진 유도체의 비제한적인 예들은 1,2,4,5-테트라진; 3,6-디메틸-1,2,4,5-테트라진; 3,6-디에틸-1,2,4,5-테트라진; 3,6-디프로필-1,2,4,5-테트라진; 3,6-디이소프로필-1,2,4,5-테트라진; 또는 이들의 조합을 포함한다.
[0033] 도 2는 패시베이션 막을 형성하는 제1 모노머, 1,2,4,5-테트라진을 예시한 것이다. 방법 200에서, 제1 기판 표면(210)이 제공된다. 기판 표면(210)은 시드층(211)으로 증착된다. 212에서의 방법은 시드층을 제1 모노머, 1,2,4,5-테트라진에 노출시키는 것을 제공하며, 이는 패시베이션 막(213)을 형성시킨다. 214에서의 방법 동안에, 패시베이션층(213)은 제2 모노머, 1,4-디에티닐벤젠에 노출되어, 패시베이션 막(213)의 두께를 증가시킨다. 패시베이션 막(213)은 다시 제1 모노머, 1,2,4,5-테트라진에 노출되어, 패시베이션 막(213)의 두께를 추가로 증가시킨다. 214에서의 방법은 패시베이션 막(213)이 원하는 두께를 갖도록 제1 모노머 및 제2 모노머의 주기적 증착을 포함한다.
[0034] 일부 구현예들에서, 패시베이션 막을 형성한 후에, 원자층 증착이 수행되어 ALD 막을 증착시키거나 ALD 막의 두께를 성장시킨다. 일부 구현예들에서, ALD 막의 두께는 패시베이션 막의 두께 이하이다. 일부 구현예들에서, 패시베이션 막이 금속 표면 상에 형성되며, ALD 막은 유전체 재료를 포함한다. 유전체 재료의 비제한적인 예들은 SiOx, SixNy, Si, SiON, AlOx, Al2O3, HfOx, ZrO2, TiOx, TiN, TaxO5, Ta2O5, Y2O3, La2O3, AlN, MgO, CaF2, LiF, SrO, SiC, BaO, HfSiO4, LaAlO3, Nb2O5, BaTiO3, SrTiO3, Bi4Ti3O12, Pb(Zr,Ti)O3, CaCu3Ti4O12, LiNbO3, BaTiO3, LiNbO3, KNbO3 또는 이들의 조합을 포함한다. 일부 구현예들에서, 시드층이 유전체 표면 상에 증착되며, ALD 막은 금속, 금속 합금, 금속 산화물, 금속 질화물, 또는 이들의 조합을 포함한다. 금속의 비제한적인 예들은 구리, 코발트, 니켈, 텅스텐, 루테늄, 크롬, 철, 백금, 금, 은, 몰리브덴, 갈륨, 인듐 또는 이들의 조합일 수 있다. 일부 구현예들에서, ALD 막을 증착시킨 후에, 패시베이션 막이 제거된다. 일부 구현예들에서, 패시베이션 막은 기판을 O2 또는 O2 플라즈마에 노출시킴으로써 제거된다.
[0035] 일부 구현예들에서, 패시베이션 막은, 패시베이션 막이 소정 두께를 갖는 경우에, 제2 모노머에 추가로 노출되어 패시베이션 막의 두께를 성장시킨다. 일부 구현예들에서, 제2 모노머는 알킨 유도체를 포함한다. 일부 구현예들에서, 알킨 유도체는 디알킨 또는 또는 트리알킨 유도체를 포함한다. 일부 구현예들에서, 알킨 유도체는 1,4-디에티닐벤젠, 1,3,5-트리에티닐벤젠 또는 이들의 조합으로 구성된 군으로부터 선택될 수 있다. 도 2는 제2 모노머에 반응하는 패시베이션 막 1,4-디에티닐벤젠을 도시한 것이다.
[0036] 도 3은 방법(300)의 상세한 예시적인 구현예를 예시한 순서도이다. 310에서, 앵커 반응물은 제1 기판 표면 상에 시드층을 선택적으로 증착시키기 위해 기판 프로세싱 영역에서 흐른다. 311에서, 앵커 반응물은 기판 프로세싱 영역으로부터 제거되며, 312에서, 제1 모노머는 시드층 상에 패시베이션 막을 형성하기 위해 기판 프로세싱 영역에서 흐르며, 313에서, 제1 모노머는 기판 프로세싱 영역으로부터 제거된다. 314에서, 제2 모노머는 기판 프로세싱 영역에서 흘러서, 패시베이션 막의 두께를 증가시키며, 315에서, 제2 모노머는 기판 프로세싱 영역으로부터 제거된다. 316에서, 본 프로세스는 원하는 막 두께가 달성될 때까지 반복되며, 317에서, ALD는 ALD 막을 증착시키기 위해 수행된다. 318에서, 본 프로세스는 원하는 ALD 막 두께가 달성될 때까지 반복된다.
[0037] 일부 구현예들에서, 제2 모노머에 노출 후에, 원자층 증착은 ALD 막을 증착시키거나 ALD 막의 두께를 성장시키기 위해 수행된다. 일부 구현예들에서, ALD 막의 두께는 패시베이션 막의 두께 이하이다. 일부 구현예들에서, 패시베이션 막이 금속 표면 상에 형성되며, ALD 막은 유전체 재료를 포함한다. 유전체 재료의 비제한적인 예들은 SiOx, SixNy, Si, SiON, AlOx, Al2O3, HfOx, ZrO2, TiOx, TiN, TaxO5, Ta2O5, Y2O3, La2O3, AlN, MgO, CaF2, LiF, SrO, SiC, BaO, HfSiO4, LaAlO3, Nb2O5, BaTiO3, SrTiO3, Bi4Ti3O12, Pb(Zr,Ti)O3, CaCu3Ti4O12, LiNbO3, BaTiO3, LiNbO3, KNbO3 또는 이들의 조합을 포함한다. 일부 구현예들에서, 시드층이 유전체 표면 상에 증착되며, ALD 막은 금속, 금속 합금, 금속 산화물, 금속 질화물, 또는 이들의 조합을 포함한다. 금속의 비제한적인 예들은 구리, 코발트, 니켈, 텅스텐, 루테늄, 크롬, 철, 백금, 금, 은, 몰리브덴, 갈륨, 인듐 또는 이들의 조합일 수 있다. 일부 구현예들에서, ALD 막을 증착시킨 후, 패시베이션 막이 제거된다. 일부 구현예들에서, 패시베이션 막은 기판을 O2 또는 O2 플라즈마에 노출시킴으로써 제거된다.
[0038] 본 개시의 다른 양태는 패시베이션 막 및 ALD 막의 주기적 증착을 제공하며, 여기서, 패시베이션 막은 ALD 막의 두께가 패시베이션 막의 두께 이하로 유지되도록 ALD 막과 나란히함께 주기적으로 성장된다. 본 방법은 머쉬룸 문제로도 지칭되는 측방 성장 문제를 감소시킨다. 도 2는 주기적 증착에 의한 패시베이션 막의 성장을 도시한 것이다. 원자층 증착은 결과적인 ALD 막의 두께가 패시베이션 막의 두께 이하로 유지되도록 간헐적으로 수행될 수 있다. 일부 구현예들에서, 제1 모노머에 반응하고, 제2 모노머에 노출시키고, 원자층 증착을 수행하는 단계는 순차적으로 적어도 1회 반복된다. 일부 구현예들에서, 순차적 반복은 1 내지 1000, 1 내지 950, 1 내지 900, 1 내지 850, 1 내지 800, 1 내지 750, 1 내지 700, 1 내지 650, 1 내지 600, 1 내지 550, 1 내지 500, 1 내지 450, 1 내지 400, 1 내지 350, 1 내지 300, 1 내지 250, 1 내지 200, 1 내지 150, 1 내지 100, 1 내지 75, 1 내지 50, 1 내지 25, 200 내지 1000, 300 내지 1000, 400 내지 1000, 500 내지 1000, 600 내지 1000, 700 내지 1000, 800 내지 1000, 900 내지 1000회 범위로 수행된다. 일부 구현예들에서, 순차적 반복은 ALD 막의 최종 두께가 원하는 범위일 때까지 수행된다. 일부 구현예들에서, 원하는 범위는 1 Å 내지 1000 Å, 1 Å 내지 950 Å, 1 Å 내지 900 Å, 1 Å 내지 850 Å, 1 Å 내지 800 Å, 1 Å 내지 750 Å, 1 Å 내지 700 Å, 1 Å 내지 650 Å, 1 Å 내지 600 Å, 1 Å 내지 550 Å, 1 Å 내지 500 Å, 1 Å 내지 450 Å, 1 Å 내지 400 Å, 1 Å 내지 350 Å, 1 Å 내지 300 Å, 1 Å 내지 250 Å, 1 Å 내지 200 Å, 1 Å 내지 150 Å, 1 Å 내지 100 Å, 1 Å 내지 80 Å, 1 Å 내지 60 Å, 1 Å 내지 50 Å, 1 Å 내지 40 Å, 1 Å 내지 30 Å, 1 Å 내지 20 Å, 1 Å 내지 10 Å, 100 Å 내지 1000 Å, 200 Å 내지 1000 Å, 300 Å 내지 1000 Å, 400 Å 내지 1000 Å, 500 Å 내지 1000 Å, 600 Å 내지 1000 Å, 700 Å 내지 1000 Å, 800 Å 내지 1000 Å 및 900 Å 내지 1000 Å을 포함한다.
[0039] 일부 구현예들에서, 제1 모노머에 반응하고 제2 모노머에 노출시키는 단계는 패시베이션 막의 두께를 각 반복을 통해 1 nm 내지 50 nm, 1 nm 내지 45 nm, 1 nm 내지 40 nm, 1 nm 내지 35 nm, 1 nm 내지 30 nm, 1 nm 내지 25 nm, 5 nm 내지 50 nm, 5 nm 내지 45 nm, 5 nm 내지 40 nm, 5 nm 내지 35 nm, 5 nm 내지 30 nm, 5 nm 내지 25 nm, 10 nm 내지 50 nm, 10 nm 내지 45 nm, 10 nm 내지 40 nm, 10 nm 내지 35 nm, 10 nm 내지 30 nm, 10 nm 내지 25 nm, 15 nm 내지 50 nm, 15 nm 내지 45 nm, 15 nm 내지 40 nm, 15 nm 내지 35 nm, 15 nm 내지 30 nm, 15 nm 내지 25 nm, 20 nm 내지 50 nm, 20 nm 내지 45 nm, 20 nm 내지 40 nm, 20 nm 내지 35 nm, 20 nm 내지 30 nm, 20 nm 내지 25 nm, 25 nm 내지 50 nm, 25 nm 내지 45 nm, 25 nm 내지 40 nm, 25 nm 내지 35 nm 또는 25 nm 내지 30 nm 범위로 증가시킨다.
[0040] 일부 구현예들에서, 패시베이션 막은 더 높은 온도에서 제1 표면에 결합된 상태로 유지되며, 여기서 더 높은 온도는 50℃ 내지 100℃, 50℃ 내지 150℃, 50℃ 내지 200℃, 50℃ 내지 250℃, 50℃ 내지 300℃, 50℃ 내지 350℃, 50℃ 내지 400℃, 또는 50℃ 내지 500℃의 범위이다.
[0041] 일부 구현예들에서, ALD 막의 두께가 원하는 범위에 있으며, 패시베이션 막은 제거된다. 일부 구현예들에서, 패시베이션 막은 기판을 O2 또는 O2 플라즈마에 노출시킴으로써 제거된다.
[0042] 일부 구현예들에서, 패시베이션 막은 원자층 증착을 수행한 후 기판으로부터 제거된다. 패시베이션 막은 임의의 적합한 선택적 에칭 프로세스에 의해 제거될 수 있다. 적합한 선택적 에칭 프로세스들은 산소, 산소 플라즈마들 및 불소 플라즈마들의 사용을 포함하지만, 이로 제한되지 않는다. 일부 구현예들에서, 산소 또는 산소 플라즈마가 시드층을 제거하기 위해 사용될 때, 금속 산화물 층이 금속 표면 상에 형성된다. 일부 구현예들에서, 금속 표면 상에 형성된 금속 산화물 층은 환원 프로세스를 사용함으로써 제거된다. 적합한 환원 프로세스들은 수소 또는 암모니아를 포함하는 플라즈마들 및 수소 또는 암모니아를 포함하는 열 어닐링들의 사용을 포함하지만, 이로 제한되지 않는다. 일부 구현예들에서, 산소 플라즈마, 불소 플라즈마, 수소 플라즈마 및 암모니아 플라즈마는 독립적으로 원격으로 또는 내부적으로 생성되고, 전도 결합되거나 유도 결합될 수 있다. 일부 구현예들에서, 패시베이션 막은 기판의 산소 플라즈마 및 수소 플라즈마로의 순차적 노출에 의해 제거된다.
[0043] 도 1은 방법 100의 하나 이상의 구현예들에 따른 기판 상에 ALD 막을 선택적으로 증착시키는 반응 개략도를 예시한 것이다. 기판(101)은 제1 표면(102) 및 제2 표면(103)을 포함한다. 방법 단계 110에서, 제1 표면(102)은 앵커 반응물들과 반응되어 제1 표면(102) 상에 시드층(104)을 증착시킨다. 방법 단계 120 동안에, 시드층(104)은 제1 모노머들(105)에 노출되어 소정 두께(107)를 갖는 패시베이션 막을 형성한다. 방법 단계 130에서 시드층 결합 제1 모노머들(105)은 이후에 제2 모노머들(106)에 노출되어 패시베이션 막(107)의 두께를 증가시킨다. 후속하여, 방법 단계 140에서, 원자층 증착은 ALD 막(108)의 두께가 패시베이션 막(107)의 두께를 초과하지 않도록 제2 표면 상에 ALD 막(103)을 증착시키기 위해 수행된다. 기판은 이후에, 순차적으로 제1 모노머(105), 제2 모노머(106) 및 ALD 증착(103)을 갖는 주기적 증착 방법 단계들 150로 처리된다. 최종적으로, 패시베이션 막이 제거된다. 제거는 기판을 O2 또는 O2 플라즈마에 노출시킴으로써 달성될 수 있다.
[0044] 일부 구현예들에서, 반응 존은 기판 중심 찾기(substrate center-finding) 및 배향, 탈가스, 어닐링, 증착 및/또는 에칭을 포함하는 다양한 기능들을 수행하는 다수의 챔버들을 포함하는 모듈식 시스템에 있다. 하나 이상의 구현예들에 따르면, 모듈식 시스템은 적어도 제1 프로세싱 챔버 및 중앙 이송 챔버를 포함한다. 중앙 이송 챔버는 프로세싱 챔버들과 로드 록 챔버들(load lock chamber) 간에, 그리고 이러한 챔버들 사이에서 기판들을 왕복시킬 수 있는 로봇을 수용할 수 있다. 이송 챔버는 통상적으로 진공 상태로 유지되며 기판들을 한 챔버에서 다른 챔버로, 및/또는 클러스터 툴의 전단부에 정위된 로드 록 챔버로 왕복시키기 위한 중간 스테이지를 제공한다. 본 개시에 적용될 수 있는 2개의 잘 알려진 모듈식 시스템들은 Centura® 및 Endura®이며, 둘 모두 캘리포니아 산타 클라라 소재의 Applied Materials, Inc.로부터 입수 가능하다. 그러나, 챔버들의 정확한 배열 및 조합은 본원에서 기술된 바와 같은 프로세스의 특정 단계들을 수행할 목적들을 위해 변경될 수 있다. 사용될 수 있는 다른 프로세싱 챔버들은 주기적 층 증착(CLD), 원자층 증착(ALD), 화학 기상 증착(CVD), 물리 기상 증착(PVD), 에칭, 사전 세정, 화학적 세정, 열 처리, 예를 들어, RTP, 플라즈마 질화, 탈가스, 배향, 하이드록실화, 및 다른 기판 프로세스들을 포함하지만, 이로 제한되지 않는다. 모듈식 시스템의 프로세싱 챔버에서 프로세스들을 수행함으로써, 후속 막을 증착하기 전에 산화 없이 대기 불순물들에 의한 기판의 표면 오염을 피할 수 있다.
[0045] 하나 이상의 구현예들에 따르면, 기판은 연속적으로 진공 또는 "로드 록" 조건들 하에 있고, 한 챔버에서 다음 챔버로 이동할 때 주변 공기에 노출되지 않는다. 따라서, 이송 챔버들은 진공 하에 있으며, 진공 압력 하에서 "펌프 다운(pumped down)"된다. 불활성 가스들이 프로세싱 챔버들 또는 이송 챔버들에 존재할 수 있다. 일부 구현예들에서, 불활성 가스는 반응물들(예를 들어, 반응물)의 일부 또는 전부를 퍼징하거나 제거하는 데 사용된다. 하나 이상의 구현예들에 따르면, 불활성 가스는 반응물들(예를 들어, 반응물)이 프로세싱 챔버로부터 이송 챔버 및/또는 추가 프로세싱 챔버로 이동하는 것을 방지하기 위해 프로세싱 챔버의 출구에서 주입된다. 따라서, 불활성 가스의 흐름은 챔버 출구에서 커튼(curtain)을 형성한다.
[0046] 기판은 다른 기판이 프로세싱되기 전에 단일 기판이 로딩(loading), 프로세싱 및 언로딩되는(unloaded) 단일 기판 증착 챔버들에서 프로세싱될 수 있다. 기판은 또한 컨베이어 시스템과 유사하게 연속적인 방식으로 프로세싱될 수 있으며, 여기서 다수의 기판은 챔버의 제1 부분에 개별적으로 로딩되고, 챔버를 통해 이동하고, 챔버의 제2 부분으로부터 언로딩된다. 챔버 및 관련 컨베이어 시스템의 형상은 직선 경로 또는 곡선 경로를 형성할 수 있다. 추가적으로, 프로세싱 챔버는, 다수의 기판들이 중심축을 중심으로 이동되고 캐러셀(carousel) 경로 전체에 걸쳐 증착, 에칭, 어닐링, 세정 등의 프로세스들에 노출되는 캐러셀일 수 있다.
[0047] 프로세싱 동안, 기판은 가열되거나 냉각될 수 있다. 이러한 가열 또는 냉각은 기판 지지체의 온도를 변경하고 가열되거나 냉각된 가스들을 기판 표면으로 흐르게 하는 것을 포함하나, 이로 제한되지 않는 임의의 적합한 수단에 의해 달성될 수 있다. 일부 구현예들에서, 기판 지지체는 기판 온도를 전도적으로 변경하도록 제어될 수 있는 가열기/냉각기를 포함한다. 하나 이상의 구현예들에서, 사용되는 가스들(반응성 가스들 또는 불활성 가스들)은 기판 온도를 국부적으로 변화시키기 위해 가열되거나 냉각된다. 일부 구현예들에서, 가열기/냉각기는 기판 온도를 대류적으로 변경하도록 챔버 내에서 기판 표면에 인접하게 정위된다.
[0048] 기판은 또한 프로세싱 동안 고정되거나 회전될 수 있다. 회전 기판은 연속적으로 또는 개별 단계들로 (기판 축을 중심으로) 회전할 수 있다. 예를 들어, 기판은 전체 프로세스에 걸쳐 회전될 수 있거나, 기판은 상이한 반응성 또는 퍼지 가스들에 대한 노출들 사이에 소량 회전될 수 있다. 프로세싱 동안 기판을 (연속적으로 또는 단계적으로) 회전시키는 것은 예를 들어, 가스 흐름 기하학적 구조들의 국부적 변동성의 영향을 최소화함으로써 보다 균일한 증착 또는 에칭을 생성하는 데 도움이 될 수 있다.
[0049] 공간적 ALD 프로세스에서, 반응성 가스들은 프로세싱 챔버 내의 상이한 프로세싱 영역들로 흐른다. 상이한 프로세싱 영역들은 인접한 프로세싱 영역들로부터 분리되어 반응성 가스들이 혼합되지 않도록 한다. 기판이 프로세싱 영역들 사이에서 이동되어, 기판은 반응성 가스들에 개별적으로 노출될 수 있다. 기판 이동 동안, 기판 표면의 상이한 부분들 또는 기판 표면 상의 재료는 2개 이상의 반응성 가스들에 노출되어, 기판 상의 임의의 주어진 지점이 실질적으로 동시에 하나 초과의 반응성 가스에 노출되지 않도록 한다. 당업자들이 이해하는 바와 같이, 프로세싱 챔버 내에서 가스들의 확산으로 인해 기판의 작은 부분이 다수의 반응성 가스들에 동시에 노출될 수 있고, 달리 명시되지 않는 한 동시 노출은 의도되지 않을 가능성이 있다.
[0050] 공간적 ALD 프로세스의 다른 양태에서, 반응성 가스들은 반응 존으로 동시에 전달되지만 불활성 가스 커튼 및/또는 진공 커튼에 의해 분리된다. 가스 커튼은 프로세싱 챔버로의 불활성 가스 흐름들과 프로세싱 챔버 밖으로의 진공 스트림 흐름들의 조합일 수 있다. 기판은 기판 상의 임의의 주어진 지점이 단 하나의 반응성 가스에 노출되도록 가스 전달 장치에 대해 이동된다.
[0051] 본원에 사용되는 "펄스" 또는 "도즈(dose)"는 프로세스 챔버에 간헐적으로 또는 비연속적으로 도입되는 소스 가스(source gas)의 양을 지칭한다. 각각의 펄스 내의 특정 화합물의 양은 펄스의 지속 기간에 의거하여 시간에 따라 변할 수 있다. 특정 프로세스 가스는 단일 화합물 또는 2개 이상의 화합물들의 혼합물/조합물을 포함할 수 있다.
[0052] 일부 구현예들에서 시간 도메인(time-domain) ALD 프로세스에서, ALD 막에 사용되는 유전체 재료 및 금속을 포함하지만, 이로 제한되지 않는 각각의 반응성 가스에 대한 노출은 각각의 화합물이 기판 표면에 부착 및/또는 반응하도록 한 후, 프로세싱 챔버로부터 퍼징될 수 있도록 시간 지연에 의해 분리된다. 반응성 가스들은 후속 노출들 사이에 프로세싱 챔버를 퍼징함으로써 혼합되는 것을 방지한다.
[0053] 일부 구현예들의 시간 도메인 ALD 프로세스의 다른 양태에서, 반응성 가스들의 펄스들 사이에 시간 지연이 존재한다. 각각의 시간 지연 동안, 아르곤과 같은 퍼지 가스가 프로세싱 챔버로 도입되어 반응 존을 퍼징하거나 그렇지 않으면 반응 존으로부터 임의의 잔류 반응성 가스 또는 반응 생성물들 또는 부산물들을 제거한다. 대안적으로, 퍼지 가스는 반응성 가스들의 펄스들 사이의 시간 지연 동안 퍼지 가스만 흐르도록 증착 프로세스 전체에 걸쳐 연속적으로 흐를 수 있다. 반응성 가스들은 그 사이에 퍼지 가스 펄스와 함께 여러 차례 교대로 펄스화된다. 퍼지는 또한, 흐르는 가스 없이 진공을 적용함으로써 수행될 수 있다.
[0054] 각각의 펄스/도즈에 대한 지속 기간들은 가변적이고, 예를 들어 프로세싱 챔버의 용적 용량뿐만 아니라 프로세싱 챔버에 결합된 진공 시스템의 능력들을 수용하도록 조정될 수 있다. 추가적으로, 반응성 가스의 도즈 시간은 반응성 가스의 유량, 프로세스 가스의 온도, 제어 밸브의 타입, 사용된 프로세스 챔버의 타입뿐만 아니라 기판 상에 흡착하는 프로세스 가스의 성분들의 능력에 따라 달라질 수 있다. 도즈 시간들은 또한 형성되는 층의 타입 및 형성되는 디바이스의 기하학적 구조에 기초하여 달라질 수 있다. 도즈 시간은 실질적으로 기판의 전체 표면에 흡착/화학 흡착하고 그 위에 프로세스 가스 성분 층을 형성하기에 충분한 용적의 화합물을 제공하기에 충분히 길어야 한다.
[0055] 패시베이션 막이 증착되면, 본 방법은 추가 프로세싱(예를 들어, 유전체 막의 벌크(bulk) 증착)을 선택적으로 포함할 수 있다. 일부 구현예들에서, 추가 프로세싱은 ALD 프로세스일 수 있다.
[0056] 하나 이상의 구현예들에서, 본원에 기술된 프로세스들은 일반적으로 제어기 또는 프로세서에 의해 실행될 때 기판 프로세싱 챔버가 하나 이상의 본 개시의 프로세스들을 수행하게 하는 소프트웨어 루틴(software routine)으로서 메모리에 저장될 수 있다. 소프트웨어 루틴은 또한 제어기 또는 프로세서에 의해 제어되는 하드웨어로부터 원격에 위치한 제2 제어기 또는 프로세서(도시되지 않음)에 의해 저장 및/또는 실행될 수 있다. 본 개시의 방법의 일부 또는 전부는 또한 하드웨어로 수행될 수 있다. 따라서, 프로세스는 소프트웨어로 구현되어 컴퓨터 시스템을 사용하여 실행될 수 있거나, 예를 들어, 주문형 집적 회로 또는 다른 타입의 하드웨어 구현으로서 하드웨어로 구현될 수 있거나, 또는 소프트웨어와 하드웨어의 조합으로서 구현될 수 있다. 소프트웨어 루틴은 프로세서 또는 제어기에 의해 실행될 때 범용 컴퓨터를, 프로세스들이 수행되도록 챔버 작업을 제어하는 특수 목적의 컴퓨터(제어기)로 변환한다. 본 프로세스는, 기판 프로세싱 챔버의 제어기 또는 프로세서에 의해 실행될 때, 기판 프로세싱 챔버가, 결과적인 ALD 막이 패시베이션 층의 두께와 동일하게, 그 미만으로 또는 그 초과로 유지되는 두께를 갖도록 서전결정된 순서로, 소정 두께를 갖는 패시베이션 층을 형성하기 위한 앵커 반응물, 제1 모노머, 제2 모노머, 및 ALD 반응물에 기판을 노출시키도록 하는, 명령들을 포함하는 프로세스가 비일시적 컴퓨터 판독 가능 매체 상에 저장될 수 있다.
[0057] 본 명세서 전반에 걸쳐 "일 구현예", "특정 구현예들", "하나 이상의 구현예들" 또는 "구현예"에 대한 언급은 구현예와 관련하여 기술된 특정 특징, 구조, 재료 또는 특성이 본 개시의 적어도 하나의 구현예에 포함된다는 것을 의미한다. 따라서, 본 명세서 전반에 걸쳐 여러 곳들에서 "하나 이상의 구현예들에서", "특정 구현예들에서", "일 구현예에서" 또는 "구현예에서"와 같은 어구들의 출현들은 반드시 본 개시의 동일한 구현예를 지칭하는 것이 아니다. 또한, 특정 특징들, 구조들, 재료들, 또는 특성들은 하나 이상의 구현예들에서 임의의 적합한 방식으로 조합될 수 있다.
[0058] 본원에서 본 개시가 특정 구현예들을 참조하여 기술되었지만, 이들 구현예들은 단지 본 개시의 원리들 및 적용들을 예시하는 것으로 이해되어야 한다. 본 개시의 사상 및 범위를 벗어나지 않으면서 본 개시의 방법 및 장치에 대한 다양한 수정들 및 변형들이 이루어질 수 있음이 당업자에게 명백할 것이다. 따라서, 본 개시는 첨부된 청구범위 및 그 등가물들의 범위 내에 있는 수정들 및 변형들을 포함하는 것으로 의도된다.

Claims (20)

  1. 기판 상에 패시베이션 막(passivation film)을 선택적으로 증착시키는 방법으로서,
    제1 표면 및 제2 표면을 포함하는 상기 기판을 앵커 반응물(anchor reactant)에 노출시키는 단계; 및
    상기 제1 표면 상에 시드층(seed layer)으로서 상기 앵커 반응물을 선택적으로 증착시키는 단계로서, 상기 앵커 반응물은 상기 제1 표면을 선택적으로 표적화하는 헤드 기를 갖는 에티닐 유도체를 포함하는 단계를 포함하는 방법.
  2. 제1항에 있어서, 상기 에티닐 유도체가 4-에티닐벤젠 유도체를 포함하는 방법.
  3. 제1항에 있어서, 상기 제1 표면 또는 상기 제2 표면이 Cu, Co, Ni, W, Ru, Cr, Fe, Pt, Au, Ag, Mo, Ga 및 In으로 구성된 군으로부터 선택된 금속을 포함하는 방법.
  4. 제3항에 있어서, 상기 앵커 반응물의 헤드 기가 -COOH, -COOR, -CONNR2, -PO(OH)2, -PO(OR)2, -NH2, -NR2, 아세틸아세톤, 피롤, 피리딘 및 티오펜으로 구성된 군으로부터 선택되며, 여기서, R은 알킬 또는 페닐 유도체인 방법.
  5. 제1항에 있어서, 상기 제1 표면 또는 상기 제2 표면이 SiOx, SixNy, Si, SiON, AlOx, Al2O3, HfOx, ZrO2, TiOx, TiN, TaxO5, Ta2O5, Y2O3, La2O3, AlN, MgO, CaF2, LiF, SrO, SiC, BaO, HfSiO4, LaAlO3, Nb2O5, BaTiO3, SrTiO3, Bi4Ti3O12, Pb(Zr,Ti)O3, CaCu3Ti4O12, LiNbO3, BaTiO3, LiNbO3 및 KNbO3으로 구성된 군으로부터 선택된 유전체 재료를 포함하는 방법.
  6. 제5항에 있어서, 상기 앵커 반응물의 헤드 기가 -SiCl3, -Si(OR)3 및 -Si(NR2)3으로 구성된 군으로부터 선택되며, 여기서, R은 알킬 또는 페닐 유도체인 방법.
  7. 제1항에 있어서, 상기 방법이 상기 시드층을 제1 모노머에 노출시켜 상기 패시베이션 막을 형성시키는 것을 추가로 포함하는 방법.
  8. 제7항에 있어서, 상기 제1 모노머가 테트라진 유도체를 포함하는 방법.
  9. 제8항에 있어서, 상기 테트라진 유도체가 1,2,4,5-테트라진; 3,6-디메틸-1,2,4,5-테트라진; 3,6-디에틸-1,2,4,5-테트라진; 3,6-디프로필-1,2,4,5-테트라진; 및 3,6-디이소프로필-1,2,4,5-테트라진으로 구성된 군으로부터 선택되는 방법.
  10. 제7항에 있어서, 상기 패시베이션 막이 소정 두께를 가지며, 상기 방법이 상기 패시베이션 막의 두께를 증가시키기 위해 상기 패시베이션 막을 제2 모노머에 노출시키는 것을 추가로 포함하는 방법.
  11. 제10항에 있어서, 상기 제2 모노머가 알킨 유도체인 방법.
  12. 제11항에 있어서, 상기 알킨 유도체가 디알킨 또는 트리알킨 유도체를 포함하는 방법.
  13. 제10항에 있어서, 상기 알킨 유도체가 1,4-디에티닐벤젠 및 1,3,5-트리에티닐벤젠으로 구성된 군으로부터 선택되는 방법.
  14. 제10항에 있어서, 상기 방법이 상기 제2 표면 상에 소정 두께를 갖는 ALD 막을 증착시키기 위해 원자층 증착(ALD) 프로세스를 수행하는 것을 추가로 포함하며, 상기 ALD 막의 두께는 패시베이션 막의 두께 이하인 방법.
  15. 제14항에 있어서, 상기 제2 표면이 금속 표면이며, 상기 ALD 막이 Cu, Co, Ni, W, Ru, Cr, Fe, Pt, Au, Ag, Mo, Ga 및 In으로 구성된 군으로부터 선택되는 방법.
  16. 제14항에 있어서, 상기 제2 표면이 유전체 표면이며, 상기 ALD 막이 SiOx, SixNy, Si, SiON, AlOx, Al2O3, HfOx, ZrO2, TiOx, TiN, TaxO5, Ta2O5, Y2O3, La2O3, AlN, MgO, CaF2, LiF, SrO, SiC, BaO, HfSiO4, LaAlO3, Nb2O5, BaTiO3, SrTiO3, Bi4Ti3O12, Pb(Zr,Ti)O3, CaCu3Ti4O12, LiNbO3, BaTiO3, LiNbO3 및 KNbO3으로 구성된 군으로부터 선택되는 방법.
  17. 제1항에 있어서, 상기 방법이 (c), (d) 및 (e)를 순차적으로 적어도 1회 반복하는 것을 추가로 포함하며, 여기서, (c) 및 (d)는 각 반복을 통해 상기 패시베이션 막의 두께를 1 mm 내지 50 nm 범위로 증가시키는 방법.
  18. 제17항에 있어서, 상기 패시베이션 막을 제거하는 것을 추가로 포함하며, 여기서, 상기 제거는 상기 제1 표면을 O2 또는 O2 플라즈마에 노출시킴으로써 수행되는 방법.
  19. 고종횡비를 갖는 ALD 막을 증착시키는 방법으로서,
    (a) 제1 표면 및 제2 표면을 포함하는 기판을 앵커링 반응물(anchoring reactant)에 노출시키는 단계로서, 상기 앵커링 반응물은 상기 제1 표면을 선택적으로 표적화하고 시드층을 형성하는 헤드 기를 갖는 4-에티닐벤젠 유도체인 단계;
    (b) 패시베이션 막을 형성하는 단계로서, 상기 시드층은 제1 모노머에 노출되어 소정 두께를 갖는 상기 패시베이션 막을 형성하는 단계;
    (c) 상기 패시베이션 막의 두께를 성장시키는 단계로서, 상기 패시베이션 막은 제2 모노머에 반응되는 단계;
    (d) 원자층 증착을 수행하여 소정 두께를 갖는 상기 ALD 막을 증착시키는 단계로서, 상기 ALD 막의 두께는 패시베이션 막의 두께 이하로 유지되는 단계;
    (e) (b), (c) 및 (d)를 순차적으로 적어도 1회 반복하는 단계로서, 여기서, 상기 패시베이션 막은 (b) 및 (c)의 각 반복을 통해 1 nm 내지 50 nm 범위의 두께까지 증가하는 단계; 및
    (f) O2 또는 O2 플라즈마에 노출시킴으로써 상기 패시베이션 막을 제거하는 단계를 포함하는 방법.
  20. 기판 프로세싱 챔버의 제어기에 의해 실행될 때, 기판 프로세싱 챔버가, 결과적인 ALD 막이 패시베이션층의 두께 이하로 유지되는 두께를 갖도록 사전결정된 순서로, 소정 두께를 갖는 패시베이션층을 형성하기 위한 앵커 반응물, 제1 모노머, 제2 모노머, 및 ALD 반응물에 기판을 노출시키도록 하는, 명령들(instructions)을 포함하는 비일시적 컴퓨터 판독 가능 매체(non-transitory computer readable medium).
KR1020217040633A 2020-10-27 2021-10-26 패시베이션 막의 선택적 증착 KR102652779B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/081,506 US11515154B2 (en) 2020-10-27 2020-10-27 Selective deposition of a passivation film
US17/081,506 2020-10-27
PCT/US2021/056628 WO2022093804A1 (en) 2020-10-27 2021-10-26 Selective deposition of a passivation film

Publications (2)

Publication Number Publication Date
KR20220058854A true KR20220058854A (ko) 2022-05-10
KR102652779B1 KR102652779B1 (ko) 2024-03-28

Family

ID=81257500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217040633A KR102652779B1 (ko) 2020-10-27 2021-10-26 패시베이션 막의 선택적 증착

Country Status (4)

Country Link
US (1) US11515154B2 (ko)
KR (1) KR102652779B1 (ko)
CN (1) CN114761613A (ko)
WO (1) WO2022093804A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7994640B1 (en) * 2007-07-02 2011-08-09 Novellus Systems, Inc. Nanoparticle cap layer
KR20190098706A (ko) * 2018-02-14 2019-08-22 에이에스엠 아이피 홀딩 비.브이. 주기적 증착 공정의 기판 상에 루테늄 함유막을 증착하는 방법
WO2019204121A1 (en) * 2018-04-19 2019-10-24 Applied Materials, Inc. Methods of treating a substrate to form a layer thereon for application in selective deposition processes

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10238024B4 (de) * 2002-08-20 2007-03-08 Infineon Technologies Ag Verfahren zur Integration von Luft als Dielektrikum in Halbleitervorrichtungen
US6821909B2 (en) * 2002-10-30 2004-11-23 Applied Materials, Inc. Post rinse to improve selective deposition of electroless cobalt on copper for ULSI application
US7326444B1 (en) 2004-09-14 2008-02-05 Novellus Systems, Inc. Methods for improving integration performance of low stress CDO films
WO2006058034A2 (en) * 2004-11-22 2006-06-01 Intermolecular, Inc. Molecular self-assembly in substrate processing
US7413976B2 (en) * 2005-02-01 2008-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Uniform passivation method for conductive features
US9236292B2 (en) * 2013-12-18 2016-01-12 Intel Corporation Selective area deposition of metal films by atomic layer deposition (ALD) and chemical vapor deposition (CVD)
TWI739285B (zh) * 2014-02-04 2021-09-11 荷蘭商Ａｓｍ Ｉｐ控股公司 金屬、金屬氧化物與介電質的選擇性沉積
US20160064275A1 (en) * 2014-08-27 2016-03-03 Applied Materials, Inc. Selective Deposition With Alcohol Selective Reduction And Protection
KR20180045040A (ko) * 2015-09-19 2018-05-03 어플라이드 머티어리얼스, 인코포레이티드 하이드로실릴화 부동태화를 사용한 표면 선택적 원자 층 증착
US10014212B2 (en) * 2016-06-08 2018-07-03 Asm Ip Holding B.V. Selective deposition of metallic films
US9803277B1 (en) * 2016-06-08 2017-10-31 Asm Ip Holding B.V. Reaction chamber passivation and selective deposition of metallic films
US9805974B1 (en) * 2016-06-08 2017-10-31 Asm Ip Holding B.V. Selective deposition of metallic films
KR20190026805A (ko) * 2016-07-18 2019-03-13 에프. 호프만-라 로슈 아게 에틴일 유도체
US10358719B2 (en) * 2016-11-23 2019-07-23 Applied Materials, Inc. Selective deposition of aluminum oxide on metal surfaces
US11430656B2 (en) * 2016-11-29 2022-08-30 Asm Ip Holding B.V. Deposition of oxide thin films
TWI739984B (zh) 2017-01-31 2021-09-21 美商應用材料股份有限公司 就圖案化應用進行選擇性沉積之方案
JP7169072B2 (ja) * 2017-02-14 2022-11-10 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
US10900120B2 (en) * 2017-07-14 2021-01-26 Asm Ip Holding B.V. Passivation against vapor deposition
KR102391351B1 (ko) 2017-08-13 2022-04-28 어플라이드 머티어리얼스, 인코포레이티드 차단 분자들의 가교결합에 의해 선택적 증착을 향상시키는 방법
US11515151B2 (en) * 2017-10-06 2022-11-29 Applied Materials, Inc. Methods and precursors for selective deposition of metal films
US10910216B2 (en) * 2017-11-28 2021-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Low-k dielectric and processes for forming same
US20190316256A1 (en) 2018-04-13 2019-10-17 Applied Materials, Inc. Methods Of Selective Atomic Layer Deposition
JP7146690B2 (ja) * 2018-05-02 2022-10-04 エーエスエム アイピー ホールディング ビー．ブイ． 堆積および除去を使用した選択的層形成
SG11202101696UA (en) 2018-08-27 2021-03-30 Versum Materials Us Llc Selective deposition on silicon containing surfaces
US20200071816A1 (en) * 2018-08-31 2020-03-05 Applied Materials, Inc. Methods for selective deposition using molybdenum hexacarbonyl

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7994640B1 (en) * 2007-07-02 2011-08-09 Novellus Systems, Inc. Nanoparticle cap layer
KR20190098706A (ko) * 2018-02-14 2019-08-22 에이에스엠 아이피 홀딩 비.브이. 주기적 증착 공정의 기판 상에 루테늄 함유막을 증착하는 방법
WO2019204121A1 (en) * 2018-04-19 2019-10-24 Applied Materials, Inc. Methods of treating a substrate to form a layer thereon for application in selective deposition processes

Also Published As

Publication number Publication date
CN114761613A (zh) 2022-07-15
WO2022093804A1 (en) 2022-05-05
KR102652779B1 (ko) 2024-03-28
US11515154B2 (en) 2022-11-29
US20220130660A1 (en) 2022-04-28

Similar Documents

Publication Publication Date Title
US9716012B2 (en) Methods of selective layer deposition
US11569088B2 (en) Area-selective atomic layer deposition of passivation layers
KR102641933B1 (ko) 금속 표면 상의 패시베이션 막의 선택적 증착
US8895443B2 (en) N-metal film deposition with initiation layer
US20130069207A1 (en) Method for producing a deposit and a deposit on a surface of a silicon substrate
US20220081769A1 (en) Methods of atomic layer deposition
US11866824B2 (en) Homoleptic lanthanide deposition precursors
KR102652779B1 (ko) 패시베이션 막의 선택적 증착
US20160002782A1 (en) Catalytic Atomic Layer Deposition Of Films Comprising SiOC
US11552265B2 (en) Resistance-switching polymer films and methods of manufacture
US11626281B2 (en) PEALD nitride films
KR102536289B1 (ko) 금속 표면 상의 헤테로사이클릭 패시베이션 막의 선택적 증착
US11972940B2 (en) Area selective carbon-based film deposition

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant