KR20220056898A - 발광 소자 유닛 및 이를 포함하는 표시 장치 - Google Patents

발광 소자 유닛 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20220056898A
KR20220056898A KR1020200140881A KR20200140881A KR20220056898A KR 20220056898 A KR20220056898 A KR 20220056898A KR 1020200140881 A KR1020200140881 A KR 1020200140881A KR 20200140881 A KR20200140881 A KR 20200140881A KR 20220056898 A KR20220056898 A KR 20220056898A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
unit
electrode
unit light
Prior art date
Application number
KR1020200140881A
Other languages
English (en)
Inventor
김태균
박준홍
이기범
정의석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200140881A priority Critical patent/KR20220056898A/ko
Priority to US17/444,742 priority patent/US20220130895A1/en
Priority to CN202111252559.XA priority patent/CN114497107A/zh
Publication of KR20220056898A publication Critical patent/KR20220056898A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)

Abstract

발광 소자 유닛 및 이를 포함하는 표시 장치가 제공된다. 발광 소자 유닛은 제1 방향으로 연장된 형상을 갖고, 상기 제1 방향과 수직한 제2 방향으로 서로 이격되어 정렬되는 복수의 단위 발광 소자, 및 상기 복수의 단위 발광 소자를 감싸도록 형성되고, 상기 복수의 단위 발광 소자를 고정하는 바인더를 포함하되, 상기 복수의 단위 발광 소자 각각은 제1 반도체층, 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층을 포함하며, 상기 복수의 단위 발광 소자는 적어도 하나의 제1 단위 발광 소자 및 적어도 하나의 제2 단위 발광 소자를 포함하고, 상기 제1 단위 발광 소자는 상기 제1 반도체층, 상기 활성층 및 상기 제2 반도체층이 상기 제1 방향을 따라 순차적으로 배치되고, 상기 제2 단위 발광 소자는 상기 제2 반도체층, 상기 활성층 및 상기 제1 반도체층이 상기 제1 방향을 따라 순차적으로 배치된다.

Description

발광 소자 유닛 및 이를 포함하는 표시 장치{Light-emitting element unit and display device including the same}
본 발명은 발광 소자 유닛 및 이를 포함하는 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로서, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 발광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 발광 물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 복수의 반도체층의 적층 방향이 상이한 복수의 단위 발광 소자 및 이를 고정하는 바인더를 포함하는 발광 소자 유닛 및 이를 포함하여 복수의 단위 발광 소자가 각 전극에 수직한 방향으로 정렬된 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 발광 소자 유닛은 제1 방향으로 연장된 형상을 갖고, 상기 제1 방향과 수직한 제2 방향으로 서로 이격되어 정렬되는 복수의 단위 발광 소자, 및 상기 복수의 단위 발광 소자를 감싸도록 형성되고, 상기 복수의 단위 발광 소자를 고정하는 바인더를 포함하되, 상기 복수의 단위 발광 소자 각각은 제1 반도체층, 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층을 포함하며, 상기 복수의 단위 발광 소자는 적어도 하나의 제1 단위 발광 소자 및 적어도 하나의 제2 단위 발광 소자를 포함하고, 상기 제1 단위 발광 소자는 상기 제1 반도체층, 상기 활성층 및 상기 제2 반도체층이 상기 제1 방향을 따라 순차적으로 배치되고, 상기 제2 단위 발광 소자는 상기 제2 반도체층, 상기 활성층 및 상기 제1 반도체층이 상기 제1 방향을 따라 순차적으로 배치된다.
상기 제1 단위 발광 소자 및 상기 제2 단위 발광 소자는 상기 제2 방향을 따라 서로 교번하여 배치될 수 있다.
상기 바인더의 상기 제1 방향으로의 두께는 상기 단위 발광 소자의 상기 제1 방향으로의 길이보다 작을 수 있다.
상기 단위 발광 소자는 상기 제1 방향 일 측의 제1 단부 및 상기 제1 방향 타 측의 제2 단부를 포함하고, 상기 바인더는 상기 단위 발광 소자의 제1 단부 및 제2 단부를 노출할 수 있다.
상기 제1 단위 발광 소자의 제1 단부에는 상기 제2 반도체층이 위치하고, 상기 제1 단위 발광 소자의 제2 단부에는 상기 제1 반도체층이 위치하고, 상기 제2 단위 발광 소자의 제1 단부에는 상기 제1 반도체층이 위치하고, 상기 제2 단위 발광 소자의 제2 단부에는 상기 제2 반도체층이 위치할 수 있다.
상기 바인더는 상기 복수의 단위 발광 소자의 양 단부 중 적어도 일 단부를 노출할 수 있다.
상기 바인더는 상기 단위 발광 소자의 외면을 부분적으로 감싸되, 상기 활성층의 외면은 전면적으로 감쌀 수 있다.
상기 다른 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치된 제1 전극, 상기 제1 전극 상에서 상기 제1 전극과 상기 기판의 두께 방향으로 이격 배치된 제2 전극, 및 상기 제1 전극과 상기 제2 전극 사이에 배치된 발광 소자 유닛을 포함하되, 상기 발광 소자 유닛은, 제1 방향으로 연장된 형상을 갖고, 상기 제1 방향과 수직한 제2 방향으로 서로 이격되어 정렬되는 복수의 단위 발광 소자, 및 상기 복수의 단위 발광 소자를 감싸도록 형성되고, 상기 복수의 단위 발광 소자를 고정하는 바인더를 포함하며, 상기 복수의 단위 발광 소자 각각은 제1 반도체층, 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층을 포함하고, 상기 복수의 단위 발광 소자는, 상기 제1 반도체층, 상기 활성층 및 상기 제2 반도체층이 상기 제1 방향을 따라 순차적으로 배치된 제1 단위 발광 소자, 및 상기 제2 반도체층, 상기 활성층 및 상기 제1 반도체층이 상기 제1 방향을 따라 순차적으로 배치된 제2 단위 발광 소자를 포함한다.
상기 제1 방향과 상기 기판의 두께 방향은 평행할 수 있다.
상기 단위 발광 소자는 상기 제1 전극과 전기적으로 연결되는 제1 단부 및 상기 제2 전극과 전기적으로 연결되는 제2 단부를 포함할 수 있다.
상기 단위 발광 소자의 제1 단부는 상기 제1 방향을 따라 상기 발광 소자의 하단부에 위치하고, 상기 단위 발광 소자의 제2 단부는 상기 제1 방향을 따라 상기 발광 소자의 상단부에 위치할 수 있다.
상기 단위 발광 소자의 제1 단부는 상기 제1 전극에 접촉하고, 상기 단위 발광 소자의 제2 단부는 상기 제2 전극과 접촉할 수 있다.
상기 발광 소자 유닛의 적어도 일 영역을 둘러싸며, 상기 제1 전극 상에 배치되는 제1 절연층을 더 포함하고, 상기 제2 전극은 상기 제1 절연층 상에 배치될 수 있다.
상기 제1 절연층은 상기 복수의 단위 발광 소자의 상기 제2 단부를 노출할 수 있다.
상기 바인더의 상기 제1 방향으로의 두께는 상기 단위 발광 소자의 상기 제1 방향으로의 길이보다 작을 수 있다.
상기 바인더는 상기 단위 발광 소자의 양 단부를 노출할 수 있다.
상기 제1 단위 발광 소자 및 상기 제2 단위 발광 소자는 상기 제2 방향을 따라 서로 교번하여 배치될 수 있다.
상기 제2 전극은 상기 기판의 두께 방향으로 상기 제1 전극과 중첩될 수 있다.
상기 발광 소자 유닛은 제1 발광 소자 유닛 및 상기 제1 발광 소자 유닛과 이격된 제2 발광 소자 유닛을 포함하고, 상기 제1 발광 소자 유닛의 복수의 단위 발광 소자는 상기 제1 전극과 중첩하고, 상기 제2 발광 소자 유닛의 복수의 발광 단위 발광 소자 중 적어도 일부는 제1 전극과 비중첩할 수 있다.
상기 제2 발광 소자 유닛은 양 단부 중 적어도 일 단부가 상기 제1 전극 및 상기 제2 전극 중 적어도 하나와 전기적으로 연결되지 않는 단위 발광 소자를 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 발광 소자 유닛은 바인더에 의해 고정된 복수의 단위 발광 소자를 표시 장치의 기판 상에 배치하는 공정에서, 복수의 단위 발광 소자의 일 단부가 특정 방향을 갖도록 배향하는 전계 인가 공정을 생략하고, 제1 전극과 제2 전극 사이에 복수의 단위 발광 소자를 배치할 수 있으므로, 표시 장치의 제조 공정 효율이 개선될 수 있다.
또한, 본 실시예에 따른 제조 공정에 의해 형성된 발광 소자 유닛은 서로 적층 방향을 반대 방향인 제1 단위 발광 소자 및 제2 단위 발광 소자를 5:5의 비율로 포함할 수 있다. 따라서, 상술한 바와 같이 복수의 단위 발광 소자의 일 단부가 특정 방향을 갖도록 배향하는 전계 인가 공정을 생략함에도 불구하고 상기 발광 소자 유닛에 포함된 복수의 단위 발광 소자가 5:5의 비율로 일 단부가 특정 방향을 갖도록 배열할 수 있으므로, 적어도 50%의 단위 발광 소자가 발광할 수 있으므로 표시 장치의 표시 품질이 향상될 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 발광 소자 유닛의 개략적인 사시도이다.
도 2는 일 실시예에 따른 발광 소자 유닛의 평면도이다.
도 3은 도 2의 I-I' 선을 따라 자른 일 예를 나타낸 단면도이다.
도 4 내지 도 11은 도 3의 발광 소자 유닛의 제조 공정을 나타낸 단면도들이다.
도 12는 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 13은 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 14는 도 13의 II- II' 선을 따라 자른 단면도이다.
도 15 내지 도 21은 일 실시예에 따른 표시 장치의 제조 공정을 나타낸 평면도들 및 단면도들이다.
도 22는 도 14의 표시 장치의 일 서브 화소의 다른 예를 나타낸 확대 단면도이다.
도 23은 도 14의 표시 장치의 일 서브 화소의 또 다른 예를 나타낸 확대 단면도이다.
도 24는 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 25는 도 24의 III- III' 선을 따라 자른 단면도이다.
도 26은 또 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 27는 도 26의 IV- IV' 선을 따라 자른 단면도이다.
도 28은 또 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 29은 도 28의 V- V' 선을 따라 자른 일 예를 나타낸 단면도이다.
도 30은 도 28의 V- V' 선을 따라 자른 다른 예를 나타낸 단면도이다.
도 31은 도 2의 I-I' 선을 따라 자른 다른 예를 나타낸 단면도이다.
도 32는 도 31의 단위 발광 소자의 개략적인 사시도이다.
도 33 내지 도 36은 도 31의 발광 소자 유닛의 제조 공정을 나타낸 단면도들이다.
도 37은 다른 실시예에 따른 발광 소자 유닛의 평면도이다.
도 38은 도 37의 VI-VI' 선을 따라 자른 일 예를 나타낸 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 발광 소자 유닛의 개략적인 사시도이다.
도 1을 참조하면, 일 실시예에 따른 발광 소자 유닛(LS)은 복수의 단위 발광 소자(300) 및 바인더(400)를 포함한다. 복수의 단위 발광 소자(300)는 일 방향으로 연장된 형상을 가지고, 바인더(400)는 복수의 단위 발광 소자(300)를 감싸도록 형성되어 이들을 고정시킬 수 있다.
이하, 발광 소자 유닛(LS)을 설명하는 실시예의 도면에는 X 방향(X), Y 방향(Y) 및 Z 방향(Z)이 정의되어 있다. X 방향(X)과 Y 방향(Y)은 하나의 평면 내에서 서로 수직한 방향일 수 있다. Z 방향(Z)은 X 방향(X)과 Y 방향(Y)이 위치하는 평면에 수직한 방향일 수 있다. Z 방향(Z)은 X 방향(X)과 Y 방향(Y) 각각에 대해 수직을 이룬다.
발광 소자 유닛(LS)을 설명하는 실시예들에서 다른 별도의 언급이 없는 한, "상부"는 Z 방향(Z) 일 측을 나타내고, "상면"은 Z 방향(Z) 일 측을 향하는 표면을 나타낸다. 또한, "하부"는 Z 방향(Z) 타 측의 반대 방향을 나타내고, 하면은 Z 방향(Z) 타 측을 향하는 표면을 지칭한다. 또한, "좌", "우", "상", "하"는 발광 소자 유닛(LS)을 평면에서 바라보았을 때의 방향을 나타낸다. 예를 들어, "우측"는 X 방향(X) 일 측, "좌측"는 X 방향(X) 타 측, "상측"은 Y 방향(Y) 일 측, "하측"은 Y 방향(Y) 타 측을 나타낸다.
단위 발광 소자(300)는 입자형 소자로서, 소정의 종횡비를 갖는 로드 또는 원통형 형상일 수 있다. 단위 발광 소자(300)는 일 방향으로 연장된 형상을 가질 수 있다. 단위 발광 소자(300)의 길이 방향은 Z 방향(Z)과 평행할 수 있다. 단위 발광 소자(300)의 길이는 단위 발광 소자(300)의 직경보다 크며, 종횡비는 6:5 내지 100:1일 수 있지만, 이에 제한되는 것은 아니다.
단위 발광 소자(300)는 나노미터(nano-meter) 스케일(1nm 이상 1um 미만) 내지 마이크로미터(micro-meter) 스케일(1um 이상 1mm 미만)의 크기를 가질 수 있다. 일 실시예에서, 단위 발광 소자(300)는 직경과 길이가 모두 나노미터 스케일의 크기를 갖거나, 모두 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 다른 실시예에서, 단위 발광 소자(300)의 직경은 나노미터 스케일의 크기를 갖는 반면, 단위 발광 소자(300)의 길이는 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 실시예에서, 일부의 단위 발광 소자(300)는 직경 및/또는 길이가 나노미터 스케일의 크기를 갖는 반면, 다른 일부의 단위 발광 소자(300)는 직경 및/또는 길이가 마이크로미터 스케일의 크기를 가질 수도 있다.
일 실시예에서, 단위 발광 소자(300)는 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 복수의 반도체층을 포함할 수 있다. 예를 들어, 무기 발광 다이오드는 제1 도전형(예컨대, n형) 반도체층, 제2 도전형(예컨대, p형) 반도체층 및 이들 사이에 개재된 활성 반도체층을 포함할 수 있다. 활성 반도체층은 제1 도전형 반도체층과 제2 도전형 반도체층으로부터 각각 정공과 전자를 제공받으며, 활성 반도체층에 도달한 정공과 전자는 상호 결합하여 발광할 수 있다.
복수의 단위 발광 소자(300)는 Z 방향(Z)과 수직한 X 방향(X) 및/또는 Y 방향(Y)으로 서로 이격되어 소정의 간격을 두고 배치될 수 있다. 이에 제한되는 것은 아니나, 복수의 단위 발광 소자(300)는 매트릭스 형상으로 배열될 수 있다.
바인더(400)는 복수의 단위 발광 소자(300)의 외면을 감싸도록 배치될 수 있다. 바인더(400)는 단위 발광 소자(300)의 외면의 적어도 일부를 감싸도록 형성된다. 바인더(400)는 복수의 단위 발광 소자(300)가 바인더(400) 내에 위치되도록 형성될 수 있다.
바인더(400)는 단위 발광 소자(300)의 양 단부를 노출시킬 수 있다. 즉, 단위 발광 소자(300)는 양 단부, 즉 상단부 및 하단부가 돌출하도록 바인더(400)를 Z 방향(Z)으로 관통하도록 배치될 수 있다.
도 2는 일 실시예에 따른 발광 소자 유닛의 평면도이다. 도 3은 도 2의 I-I' 선을 따라 자른 일 예를 나타낸 단면도이다.
도 2 및 도 3을 참조하면, 복수의 단위 발광 소자(300) 각각은 제1 반도체층, 제2 반도체층 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층을 포함할 수 있다.
단위 발광 소자(300)는 평면상 X 방향(X) 및 Y 방향(Y)으로 서로 교번하여 배치되는 제1 단위 발광 소자(300A) 및 제2 단위 발광 소자(300B)를 포함할 수 있다.
제1 단위 발광 소자(300A) 및 제2 단위 발광 소자(300B)는 각각 제1 반도체층, 제2 반도체층 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층을 포함할 수 있고, 제1 단위 발광 소자(300A)와 제2 단위 발광 소자(300B)는 상술한 복수의 반도체층 및 활성층의 적층 방향이 서로 반대 방향일 수 있다.
구체적으로, 제1 단위 발광 소자(300A)는 제1 반도체층(310A), 제2 반도체층(320A), 및 제1 반도체층(310A)과 제2 반도체층(320A) 사이에 배치된 활성층(330A)을 포함할 수 있다. 제1 단위 발광 소자(300A)는 제1 반도체층(310A), 활성층(330A), 및 제2 반도체층(320A)이 제1 단위 발광 소자(300A)의 길이 방향을 따라 순차 적층될 수 있다. 즉, 제1 단위 발광 소자(300A)의 제1 반도체층(310A), 활성층(330A), 및 제2 반도체층(320A)은 Z 방향(Z)을 따라 순차 적층될 수 있다. 제1 반도체층(310A), 활성층(330A), 및 제2 반도체층(320A)은 각각 상술한 제1 도전형 반도체층, 활성 반도체층, 및 제2 도전형 반도체층일 수 있다.
제2 단위 발광 소자(300B)는 제1 반도체층(310B), 제2 반도체층(320B), 및 제1 반도체층(310B)과 제2 반도체층(320B) 사이에 배치된 활성층(330B)을 포함할 수 있다. 제2 단위 발광 소자(300B)는 제1 반도체층(310B), 활성층(330B), 및 제2 반도체층(320B)이 제1 단위 발광 소자(300B)의 길이 방향을 따라 순차 적층될 수 있다. 즉, 제1 단위 발광 소자(300B)의 제2 반도체층(320B), 활성층(330B), 및 제1 반도체층(310B)은 Z 방향(Z)을 따라 순차 적층될 수 있다. 제1 반도체층(310B), 활성층(330B), 및 제2 반도체층(320B)은 각각 상술한 제1 도전형 반도체층, 활성 반도체층, 및 제2 도전형 반도체층일 수 있다.
즉, 일 실시예에 따른 발광 소자 유닛(LS)에 포함되는 제1 및 제2 단위 발광 소자(300A, 300B)에 포함된 복수의 층들의 적층 방향은 서로 반대 방향일 수 있다. 본 명세서에서 '제1 및 제2 단위 발광 소자(300A, 300B)의 복수의 층들의 적층 방향이 서로 반대 방향이다.'의 의미는 제1 및 제2 단위 발광 소자(300A, 300B)의 상단부(Z 방향(Z) 일 측의 단부)에 배치된 반도체층의 종류가 서로 상이하고, 제1 및 제2 단위 발광 소자(300A, 300B)의 하단부(Z 방향(Z) 타 측의 단부)에 배치된 반도체층의 종류가 서로 상이하도록 제1 및 제2 단위 발광 소자(300A, 300B)가 배열됨을 의미할 수 있다. 예를 들어, 제1 단위 발광 소자(300A)의 상단부(또는 Z 방향(Z) 일 측의 단부)에는 제2 반도체층(320A), 제1 단위 발광 소자(300A)의 하단부(또는 Z 방향(Z) 타 측의 단부)에는 제1 반도체층(310A)이 위치할 수 있고, 제2 단위 발광 소자(300B)의 상단부(또는 Z 방향(Z) 일 측의 단부)에는 제1 반도체층(310B), 제2 단위 발광 소자(300B)의 하단부(또는 Z 방향(Z) 타 측의 단부)에는 제2 반도체층(320B)이 위치할 수 있다.
제1 반도체층(310A, 310B)은 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(310A, 310B)은 n형 Si로 도핑된 n-GaN일 수 있다.
제2 반도체층(320A, 320B)은 활성층(330A, 330B)을 사이에 두고 제1 반도체층(310A, 310B)과 이격되어 배치될 수 있다. 제2 반도체층(320A, 320B)은 Mg, Zn, Ca, Se, Ba 등과 같은 제2 도전형 도펀트가 도핑되어 있을 수 있다. 예시적인 실시예에서, 제2 반도체층(320A, 320B)은 p형 Mg로 도핑된 p-GaN일 수 있다.
활성층(330A, 330B)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 상술한 것처럼, 활성층(330A, 330B)은 제1 반도체층(310A, 310B) 및 제2 반도체층(320A, 320B)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다.
몇몇 실시예에서, 활성층(330A, 330B)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다.
활성층(330A, 330B)에서 방출되는 광은 단위 발광 소자(300A, 300B)의 길이 방향 외부면뿐만 아니라, 양 측면으로도 방출될 수 있다. 즉, 활성층(330A, 330B)에서 방출되는 광은 하나의 방향으로 출광 방향이 제한되지 않는다.
바인더(400)는 단위 발광 소자(300)의 측면을 감싸되, 단위 발광 소자(300)의 일 단부 및 일 단부의 반대인 타 단부의 일부를 노출하도록 배치될 수 있다. 바인더(400)는 단위 발광 소자(300)의 활성층(330)의 외면(또는 측면)을 완전히 감싸도록 배치되며, 제1 반도체층(310A, 310B) 및 제2 반도체층(320A, 320B)의 외면(또는 측면)의 적어도 일부를 감싸도록 배치될 수 있다. 바인더(400)의 Z 방향(Z)으로의 두께(d1)는 단위 발광 소자(300)의 Z 방향(Z)으로의 길이(h)보다 작을 수 있다. 바인더(400)의 Z 방향(Z)으로의 두께(d1)가 단위 발광 소자(300)의 Z 방향(Z)으로의 길이(h)보다 작게 형성됨으로써, 단위 발광 소자(300)의 양 단부는 바인더(400)에 의해 노출될 수 있다.
본 실시예에 따른 발광 소자 유닛(LS)은 복수의 단위 발광 소자(300)가 바인더(400)에 의해 고정됨으로써, 후술하는 표시 장치(10)의 제조 공정 중 복수의 단위 발광 소자(300)를 제1 전극과 제2 전극 사이에 정렬하는 공정에서 추가적으로 제1 전극과 제2 전극 사이에 특정 방향으로 전계를 형성하는 전계 신호 인가 공정 및 상기 전계를 형성하기 위한 전기 신호를 인가하기 위한 정렬 전극을 형성하는 공정이 생략될 수 있다. 따라서, 표시 장치(10)의 제조 공정 효율이 개선될 수 있다.
도 4 내지 도 11은 도 3의 발광 소자 유닛의 제조 공정을 나타낸 단면도들이다.
먼저, 도 4를 참조하면, 하부 기판(1000)을 준비한다.
하부 기판(1000)은 베이스 기판(1100) 및 베이스 기판(1100) 상에 배치된 버퍼 물질층(1200)을 포함할 수 있다.
베이스 기판(1100)은 사파이어 기판(AlxOy) 또는 유리와 같은 투명성 기판을 포함할 수 있다. 예시적인 실시예에서, 베이스 기판(1100)은 사파이어 기판(AlxOy)일 수 있다.
베이스 기판(1100)은 일면 상에는 상술한 단위 발광 소자(300)에 포함된 복수의 반도체층들이 형성될 수 있다. 단위 발광 소자(300)에 포함된 복수의 반도체층은 베이스 기판(1100) 상에 시드 결정을 형성하고, 에피택셜법에 의해 성장시켜 형성될 수 있다. 반도체층은 전자빔 증착법, 물리적 기상 증착법(Physical vapor deposition, PVD), 화학적 기상 증착법(Chemical vapor deposition, CVD), 플라즈마 레이저 증착법(Plasma laser deposition, PLD), 이중형 열증착법(Dual-type thermal evaporation), 스퍼터링(Sputtering), 금속-유기물 화학기상 증착법(Metal organic chemical vapor deposition, MOCVD), 금속-유기물 화학기상 증착법(MOCVD)에 의해 형성될 수 있다.
이어, 베이스 기판(1100)의 일면(또는 상면) 상에 버퍼 물질층(1200)을 형성할 수 있다. 버퍼 물질층(1200)은 베이스 기판(1100)과 후술하는 제1 반도체 물질층(3100, 도 6 참조) 및 제2 하부 반도체 패턴(3200B, 도 5 참조)의 격자 상수 차이를 줄이는 역할을 할 수 있다. 버퍼 물질층(1200)은 언도프드(Undoped) 반도체를 포함할 수 있다. 버퍼 물질층(1200)은 후술하는 제1 반도체 물질층(3100, 도 6 참조) 및/또는 제2 하부 반도체 패턴(3200B, 도 5 참조)과 동일한 물질을 포함하되, 제1 도전형 도펀트 또는 제2 도전형 도펀트, 예컨대 n형 또는 p형으로 도핑되지 않은 물질을 포함할 수 있다. 도면에서는 버퍼 물질층(1200)이 한층 적층된 것을 도시하고 있으나, 버퍼 물질층(1200)은 복수의 층을 형성할 수도 있다. 예시적인 실시예에서, 버퍼 물질층(1200)은 언도프드(Undoped) 반도체를 포함하는 제1 층 및 제1 층 상에 배치되고, 제1 도전형 도펀트으로 도핑된 물질을 포함하는 제2 층을 포함할 수도 있다.
버퍼 물질층(1200)은 베이스 기판(1100)의 종류에 따라 생략될 수도 있다.
이어, 도 5를 참조하면, 버퍼 물질층(1200) 상에 제2 하부 반도체 패턴(3200B) 및 하부 활성층(3300B)을 형성할 수 있다.
구체적으로, 제2 하부 반도체 패턴(3200B) 및 제2 하부 반도체 패턴(3200B) 상에 배치된 하부 활성층(3300B)은 버퍼 물질층(1200) 상에 패턴화되어 형성될 수 있다. 제2 하부 반도체 패턴(3200B) 및 하부 활성층(3300B)은 서로 이격될 수 있다. 제2 하부 반도체 패턴(3200B) 및 하부 활성층(3300B)은 각각 상술한 제2 단위 발광 소자(300B)의 제2 반도체층(320B) 및 활성층(330B)에 대응되고, 각 층이 포함하는 물질과 동일한 물질을 포함할 수 있다.
제2 하부 반도체 패턴(3200B) 및 하부 활성층(3300B)은 버퍼 물질층(1200) 상에서 제2 단위 발광 소자(300B)를 형성하기 위한 영역에 배치될 수 있다. 제2 하부 반도체 패턴(3200B) 및 하부 활성층(3300B)은 평면상 하부 기판(1000) 상에서 섬형 패턴을 형성할 수 있다.
제2 하부 반도체 패턴(3200B) 및 하부 활성층(3300B)은 버퍼 물질층(1200) 상에 전면적으로 제2 하부 반도체 물질층, 제2 하부 반도체 물질층 상에 하부 활성 물질층을 형성한 후, 제2 단위 발광 소자(300B)를 형성하기 위한 영역을 제외한 제2 하부 반도체 물질층 및 하부 활성 물질층을 식각하여 형성할 수 있다. 버퍼 물질층(1200) 상에 전면적으로 제2 하부 반도체 물질층 및 하부 활성 물질층을 형성하는 공정은 상술한 바와 같이 반도체층의 형성하기 위한 통상적인 공정을 수행하여 형성될 수 있다. 또한, 제2 하부 반도체 패턴(3200B) 및 하부 활성층(3300B)을 패턴화하기 위한 식각 공정은 상기 버퍼 물질층(1200) 상에 전면적으로 배치된 제2 하부 반도체 물질층 및 하부 활성 물질층의 상부에 식각 마스크층을 형성하고 상기 식각 마스크층을 따라 하부 기판(1000)에 수직한 방향으로 식각하는 방법에 의해 식각될 수 있다.
예를 들어, 제2 하부 반도체 패턴(3200B) 및 하부 활성층(3300B)을 패턴화하기 위한 식각 공정은 건식식각법, 습식식각법, 반응성 이온 에칭법(Reactive ion etching, RIE), 유도 결합 플라즈마 반응성 이온 에칭법(Inductively coupled plasma reactive ion etching, ICP-RIE) 등일 수 있다. 건식 식각법의 경우 이방성 식각이 가능하여 수직 식각에 적합할 수 있다. 상술한 방법의 식각법을 이용할 경우, 식각 에천트(Etchant)는 Cl2 또는 O2 등일 수 있다. 다만, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 제2 하부 반도체 패턴(3200B) 및 하부 활성층(3300B)을 패턴화하기 위한 식각 공정은 건식 식각법과 습식 식각법을 혼용하여 이루어질 수 있다. 예를 들어, 먼저 건식 식각법에 의해 깊이 방향의 식각을 한 후, 등방성 식각인 습식 식각법을 통해 식각된 측벽이 표면과 수직한 평면에 놓이도록 할 수 있다.
이어, 도 6을 참조하면, 하부 활성층(3300B) 상에 제1 반도체 물질층(3100)을 형성한다.
구체적으로, 제1 반도체 물질층(3100)은 버퍼 물질층(1200) 상에 전면적으로 형성될 수 있다. 제1 반도체 물질층(3100)은 하부에 배치된 제2 하부 반도체 패턴(3200B) 및 하부 활성층(3300B)의 단차가 반영되어 상부에 단차가 형성될 수 있다.
제1 반도체 물질층(3100)은 제2 하부 반도체 패턴(3200B) 및 하부 활성층(3300B)과 중첩되는 제1 영역(3100B) 및 제2 하부 반도체 패턴(3200B) 및 하부 활성층(3300B)과 비중첩되는 제2 영역(3100A)을 포함할 수 있다.
제1 반도체 물질층(3100)의 제1 영역(3100B)은 하부 활성층(3300B)으로부터 성장시켜 형성될 수 있다. 제1 반도체 물질층(3100)의 제1 영역(3100B)은 제2 단위 발광 소자(300B)의 제1 반도체층(310B)과 대응될 수 있다.
제1 반도체 물질층(3100)의 제2 영역(3100A)은 버퍼 물질층(1200)으로부터 성장시켜 형성될 수 있다. 제1 반도체 물질층(3100)의 제2 영역(3100A)은 제1 단위 발광 소자(300A)의 제1 반도체층(310A)과 대응될 수 있다.
하부 활성층(3300B) 및 하부 활성층(3300B)이 노출하는 버퍼 물질층(1200) 상에 전면적으로 제1 반도체 물질층(3100)을 형성하는 공정은 상술한 바와 같이 반도체층의 형성하기 위한 통상적인 공정을 수행하여 형성될 수 있다.
이어, 도 7을 참조하면, 제1 반도체 물질층(3100)의 제2 영역(3100A) 상에 상부 활성층(3300A) 및 제2 상부 반도체 패턴(3200A)을 형성한다.
구체적으로, 상부 활성층(3300A) 및 제2 상부 반도체 패턴(3200A)은 제1 반도체 물질층(3100)의 제2 영역(3100A) 상에 패턴화되어 형성될 수 있다. 상부 활성층(3300A) 및 제2 상부 반도체 패턴(3200A)은 제1 반도체 물질층(3100)의 제2 영역(3100A)과 Z 방향(Z)으로 중첩될 수 있다. 상부 활성층(3300A) 및 제2 상부 반도체 패턴(3200A)은 제1 반도체 물질층(3100)의 단차에 의해 형성된 홈에 순차적으로 적층될 수 있다.
제2 상부 반도체 패턴(3200A) 및 상부 활성층(3300A)은 각각 상술한 제1 단위 발광 소자(300A)의 제2 반도체층(320A) 및 활성층(330A)에 대응되고, 각 층이 포함하는 물질과 동일한 물질을 포함할 수 있다.
상부 활성층(3300A) 및 제2 상부 반도체 패턴(3200A)은 제1 반도체 물질층(3100) 상에 전면적으로 상부 활성 물질층, 상부 활성 물질층 상에 제2 상부 반도체 물질층을 형성한 후, 제1 단위 발광 소자(300A)를 형성하기 위한 영역을 제외한 상부 활성 물질층 및 제2 상부 반도체 물질층을 식각하여 형성할 수 있다. 상기 제1 단위 발광 소자(300A)를 형성하기 위한 영역은 제1 반도체 물질층(3100)의 단차에 의해 형성된 홈을 제외한 영역일 수 있다.
제1 반도체 물질층(3100) 상에 전면적으로 상부 활성 물질층 및 제2 상부 반도체 물질층을 형성하는 공정은 상술한 바와 같이 반도체층의 형성하기 위한 통상적인 공정을 수행하여 형성될 수 있다. 또한, 제2 상부 반도체 패턴(3200A) 및 상부 활성층(3300A)을 패턴화하기 위한 식각 공정은 제1 반도체 물질층(3100) 상에 전면적으로 배치된 상부 활성 물질층 및 제2 상부 반도체 물질층 상부에 식각 마스크층을 형성하고 상기 식각 마스크층을 따라 하부 기판(1000)에 수직한 방향으로 식각하는 방법에 의해 식각될 수 있다. 상기 식각 마스크층은 제1 반도체 물질층(3100)의 제2 영역(3100A) 상에 형성될 수 있다.
예를 들어, 상부 활성층(3300A) 및 제2 상부 반도체 패턴(3200A)을 패턴화하기 위한 식각 공정은 건식식각법, 습식식각법, 반응성 이온 에칭법(Reactive ion etching, RIE), 유도 결합 플라즈마 반응성 이온 에칭법(Inductively coupled plasma reactive ion etching, ICP-RIE) 등일 수 있다. 건식 식각법의 경우 이방성 식각이 가능하여 수직 식각에 적합할 수 있다. 상술한 방법의 식각법을 이용할 경우, 식각 에천트(Etchant)는 Cl2 또는 O2 등일 수 있다. 다만, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 상부 활성층(3300A) 및 제2 상부 반도체 패턴(3200A)을 패턴화하기 위한 식각 공정은 건식 식각법과 습식 식각법을 혼용하여 이루어질 수 있다.
이어, 도 8을 참조하면, 제1 반도체 물질층 및 제2 상부 반도체 패턴(3200A) 상에 복수의 식각 마스크(MK)를 형성할 수 있다.
구체적으로, 복수의 식각 마스크(MK)는 제1 단위 발광 소자(300A) 및 제2 단위 발광 소자(300B)를 형성하기 위한 영역에 형성될 수 있다. 예를 들어, 복수의 식각 마스크(MK) 중 일부는 제1 반도체 물질층(3100)의 제1 영역(3100B) 상에 형성되고, 복수의 식각 마스크(MK) 중 다른 일부는 제2 상부 반도체 패턴(3200A) 상에 형성될 수 있다. 복수의 식각 마스크(MK)는 서로 이격되어 배치될 수 있다. 제1 반도체 물질층(3100) 및 제2 상부 반도체 패턴(3200A) 상에 포토레지스트층을 도포하고, 노광 및 현상을 통해 패턴화하여 도 8에 도시된 바와 같이 패턴화된 식각 마스크(MK)를 형성할 수 있다.
이어, 도 9를 참조하면, 식각 마스크(MK)를 이용하여 식각 공정을 수행하여, 서로 이격된 제1 단위 발광 소자(300A) 및 제2 단위 발광 소자(300B)를 형성한다.
본 식각 공정은 통상적인 방법에 의해 수행될 수 있다. 예를 들어, 식각 마스크(MK)를 따라 상술한 반도체 적층 구조물을 하부 기판(1000)에 수직한 방향으로 식각하는 방법에 의해 식각될 수 있다. 본 식각 공정을 통해 식각 마스크(MK)가 배치된 영역에 배치된 복수의 반도체층은 식각되지 않고, 식각 마스크(MK)가 배치되지 않은 영역에 배치된 복수의 반도체층은 식각되어 도 9에 도시된 바와 같이 서로 이격된 제1 단위 발광 소자(300A) 및 제2 단위 발광 소자(300B)가 형성될 수 있다.
식각하는 공정은 건식식각법, 습식식각법, 반응성 이온 에칭법(Reactive ion etching, RIE), 유도 결합 플라즈마 반응성 이온 에칭법(Inductively coupled plasma reactive ion etching, ICP-RIE) 등일 수 있다. 건식 식각법의 경우 이방성 식각이 가능하여 수직 식각에 적합할 수 있다. 상술한 방법의 식각법을 이용할 경우, 식각 에천트(Etchant)는 Cl2 또는 O2 등일 수 있다. 다만, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 본 식각 공정은 건식 식각법과 습식 식각법을 혼용하여 이루어질 수 있다. 예를 들어, 먼저 건식 식각법에 의해 깊이 방향의 식각을 한 후, 등방성 식각인 습식 식각법을 통해 식각된 측벽이 표면과 수직한 평면에 놓이도록 할 수 있다.
이어, 도 10을 참조하면, 복수의 단위 발광 소자(300)의 외면을 감싸는 바인더 물질층(4000)을 형성한다.
바인더 물질층(4000)은 복수의 단위 발광 소자(300)를 감싸도록 형성될 수 있다. 바인더 물질층(4000)은 복수의 단위 발광 소자(300)의 상단부를 노출하도록 형성될 수 있다. 구체적으로, 바인더 물질층(4000)의 Z 방향으로의 두께(d2)는 단위 발광 소자(300)의 연장 방향으로의 길이(h)보다 작을 수 있다. 따라서, 제1 단위 발광 소자(300A)의 상단부에 위치하는 제2 반도체층(320A) 및 제2 단위 발광 소자(300B)의 상단부에 위치하는 제1 반도체층(310B)은 상기 바인더 물질층(4000)에 의해 노출될 수 있다.
바인더 물질층(4000)의 상면은 실질적으로 평탄하게 형성되어, 하부 기판(1000)과 평행한 면을 이룰 수 있다. 바인더 물질층(4000)의 하면은 하부 기판(1000)의 버퍼 물질층(1200)의 상면과 접촉하도록 형성될 수 있다.
바인더 물질층(4000)은 하부 기판(1000) 상에 형성된 복수의 단위 발광 소자(300)의 이격 공간을 완전히 충진하도록 형성될 수 있다. 바인더 물질층(4000)은 복수의 단위 발광 소자(300)의 이격 공간을 완전히 충진하도록 형성되어 이들을 고정하는 역할을 할 수 있다.
한편, 바인더 물질층(4000)은 단위 발광 소자(300) 상에 바인더 물질층(4000)을 구성하는 재료를 도포 또는 분사하여 형성될 수 있다. 일 실시예에서, 바인더 물질층(4000)은 하부 기판(1000) 상에서 잉크젯 프린팅법, 스핀 코팅법, 다이-슬롯 코팅법, 슬릿 코팅법 등을 통해 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
바인더 물질층(4000)은 절연성 물질을 포함하여 형성될 수 있다. 상기 절연성 물질은 무지 절연성 물질 또는 무기 절연성 물질을 포함할 수 있다. 무기 절연성 물질의 예로는, polymer 또는 nitride 계열의 무기물을 포함하는 무기 물질을 포함할 수 있다. 실리콘 질화물(SiNx), 질화 알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또한, 상기 polymer는 PMMA(poly(methylmethacrylate)), PMGI(poly(methyl glutarimide)) 등과 같은 감광성 폴리머를 사용할 수 있으나, 이에 제한되지 않는다. 유기 절연성 물질의 예로는 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 이에 제한되는 것은 아니다.
이어, 도 11을 참조하면, 복수의 단위 발광 소자(300) 및 바인더 물질층(4000)을 포함하는 발광 소자 구조물(LS')을 하부 기판(1000)으로부터 분리한다.
발광 소자 구조물(LS')을 하부 기판(1000)으로부터 분리하는 공정은 특별히 제한되지 않는다. 도면에 도시되지 않았으나, 발광 소자 구조물(LS')을 하부 기판(1000)으로부터 분리하는 공정은 물리적 분리 방법, 또는 화학적 분리 방법 등으로 수행될 수 있다. 상기 분리 공정에 의하여 발광 소자 구조물(LS')의 하면은 바인더 물질층(4000)의 하면, 제1 단위 발광 소자(300A)의 하면 및 제2 단위 발광 소자(300B)의 하면을 포함할 수 있다. 즉, 바인더 물질층(4000)의 하면은 제1 단위 발광 소자(300A) 및 제2 단위 발광 소자(300B)의 하면과 나란할 수 있다.
이어, 바인더 물질층(4000)이 경화되거나 열화에 의해 그 두께가 감소되어 도 3의 바인더(400)가 형성될 수 있다. 따라서, 바인더 물질층(4000)의 Z 방향(Z)으로 두께가 감소되어 제1 단위 발광 소자(300A) 및 제2 단위 발광 소자(300B)의 하단부는 도 3에 도시된 바와 같이 바인더(400)에 의해 노출될 수 있다.
본 실시예에 따른 발광 소자 유닛(LS)의 제조 공정은, 하부 기판(1000)으로부터 복수의 단위 발광 소자(300)를 분리하는 공정에서 절연성 물질을 포함하는 바인더(400)를 이용하여, 복수의 단위 발광 소자(300)를 개별로 분리하지 않고 복수의 단위 발광 소자(300)를 일체화하여 분리할 수 있다. 따라서, 각 단위 발광 소자(300)의 하부에 배치된 반도체층이 손상되는 것을 방지할 수 있다.
또한, 본 실시예에 따른 제조 공정에 의해 형성된 발광 소자 유닛(LS)은 바인더(400)에 의해 고정된 복수의 단위 발광 소자(300)를 표시 장치(10)의 기판(SUB) 상에 배치하는 공정에서, 복수의 단위 발광 소자(300)의 일 단부가 특정 방향을 갖도록 배향하는 전계 인가 공정을 생략하고, 제1 전극과 제2 전극 사이에 복수의 단위 발광 소자를 배치할 수 있으므로, 후술한 표시 장치(10)의 제조 공정 효율이 개선될 수 있다.
또한, 본 실시예에 따른 제조 공정에 의해 형성된 발광 소자 유닛(LS)은 서로 적층 방향을 반대 방향인 제1 단위 발광 소자(300A) 및 제2 단위 발광 소자(300B)를 5:5의 비율로 포함할 수 있다. 따라서, 상술한 바와 같이 복수의 단위 발광 소자(300)의 일 단부가 특정 방향을 갖도록 배향하는 전계 인가 공정을 생략함에도 불구하고 상기 발광 소자 유닛(LS)에 포함된 복수의 단위 발광 소자(300)가 5:5의 비율로 일 단부가 특정 방향을 갖도록 배열할 수 있으므로, 적어도 50%의 단위 발광 소자(300)가 발광할 수 있으므로 후술한 표시 장치(10)의 표시 품질이 향상될 수 있다.
도 12는 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 12를 참조하면, 표시 장치(10)는 동영상이나 정지 영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
이하, 표시 장치(10)를 설명하는 실시예의 도면에는 제1 방향(DR1), 제2 방향(DR2) 및 제3 방향(DR3)이 정의되어 있다. 제1 방향(DR1)과 제2 방향(DR2)은 하나의 평면 내에서 서로 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2)이 위치하는 평면에 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2) 각각에 대해 수직을 이룬다. 표시 장치(10)를 설명하는 실시예에서 제3 방향(DR3)은 표시 장치(10)의 두께 방향(또는 표시 방향)을 나타낸다.
표시 장치(10)는 평면상 제1 방향(DR1)이 제2 방향(DR2)보다 긴 장변과 단변을 포함하는 직사각형 형상을 가질 수 있다. 평면상 표시 장치(10)의 장변과 단변이 만나는 코너부는 직각일 수 있지만, 이에 제한되지 않으며, 라운드진 곡선 형상을 가질 수도 있다. 표시 장치(10)의 형상은 예시된 것에 제한되지 않고, 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 평면상 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등 기타 다른 형상을 가질 수도 있다.
표시 장치(10)의 표시면은 두께 방향인 제3 방향(DR3)의 일 측에 배치될 수 있다. 표시 장치(10)를 설명하는 실시예들에서 다른 별도의 언급이 없는 한, "상부"는 제3 방향(DR3) 일 측으로 표시 방향을 나타내고, "상면"은 제3 방향(DR3) 일 측을 향하는 표면을 나타낸다. 또한, "하부"는 제3 방향(DR3) 타 측으로 표시 방향의 반대 방향을 나타내고, 하면은 제3 방향(DR3) 타 측을 향하는 표면을 지칭한다. 또한, "좌", "우", "상", "하"는 표시 장치(10)를 평면에서 바라보았을 때의 방향을 나타낸다. 예를 들어, "우측"는 제1 방향(DR1) 일 측, "좌측"는 제1 방향(DR1) 타 측, "상측"은 제2 방향(DR2) 일 측, "하측"은 제2 방향(DR2) 타 측을 나타낸다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다.
표시 영역(DPA)의 형상은 표시 장치(10)의 형상을 추종할 수 있다. 예를 들어, 표시 영역(DPA)의 형상은 표시 장치(10)의 전반적인 형상과 유사하게 평면상 직사각형 형상을 가질 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있다. 예시적인 실시예에서, 각 화소(PX)는 무기 입자로 이루어진 복수의 발광 소자를 포함할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다.
도 13은 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 14는 도 13의 II- II' 선을 따라 자른 단면도이다.
도 13 및 도 14를 참조하면, 풀 컬러를 디스플레이하기 위해 표시 장치(10)의 각 화소(PX)는 복수의 서브 화소(SPX: SPX1, SPX2, SPX3)를 포함할 수 있다. 각 화소(PX)는 제1 색의 광을 방출하는 제1 서브 화소(SPX1), 제2 색의 광을 방출하는 제2 서브 화소(SPX2), 및 제3 색의 광을 방출하는 제3 서브 화소(SPX3)를 포함할 수 있다. 제1 서브 화소(SPX1), 제2 서브 화소(SPX2), 및 제3 서브 화소(SPX3)는 각 화소(PX) 별로 하나씩 구비될 수 있다. 각 서브 화소(SPX)는 제1 방향(DR1)을 따라 제1 서브 화소(SPX1), 제2 서브 화소(SPX2), 및 제3 서브 화소(SPX3)로 순차적으로 반복 배치될 수 있다. 예를 들어, 제1 색은 적색, 제2 색은 녹색, 제3 색은 청색일 수 있다.
표시 장치(10)의 각 서브 화소(SPX)는 발광 영역(EMA: EMA1, EMA2, EMA3) 및 비발광 영역(NEM)을 포함할 수 있다. 발광 영역(EMA)은 발광 소자 유닛(LS)이 배치되어 광이 출사되는 영역이고, 비발광 영역(NEM)은 광이 출사되지 않는 영역으로 정의할 수 있다.
발광 영역(EMA)은 제1 발광 영역(EMA1), 제2 발광 영역(EMA2) 및 제3 발광 영역(EMA3)을 포함할 수 있다. 제1 내지 제3 발광 영역(EMA1, EMA2, EMA3)는 각각 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3)의 발광 영역(EMA)일 수 있다. 예를 들어, 제1 발광 영역(EMA1)은 제1 서브 화소(SPX1)의 발광 영역(EMA), 제2 발광 영역(EMA2)은 제2 서브 화소(SPX2)의 발광 영역(EMA), 제3 발광 영역(EMA3)은 제3 서브 화소(SPX3)의 발광 영역(EMA)일 수 있다.
비발광 영역(NEM)은 복수의 발광 영역(EMA: EMA1, EMA2, EMA3)을 둘러싸도록 배치될 수 있다. 일 서브 화소(SPX)의 비발광 영역(NEM)은 이웃하는 서브 화소(SPX)(동일 화소(PX) 내의 서브 화소(SPX)인지 여부와 무관함)의 비발광 영역(NEM)과 맞닿는다. 이웃하는 서브 화소(SPX)의 비발광 영역(NEM)은 하나로 연결될 수 있으며, 나아가 전체 서브 화소(SPX)의 비발광 영역(NEM)은 하나로 연결될 수 있지만, 이에 제한되는 것은 아니다. 이웃하는 각 서브 화소(SPX)의 발광 영역(EMA)은 비발광 영역(NEM)에 의해 구분될 수 있다.
일 실시예에 따른 표시 장치(10)는 기판(SUB), 회로층(CCL) 및 발광 소자층(EML)을 포함한다.
기판(SUB)은 절연 기판일 수 있다. 기판(SUB)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(SUB)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
회로층(CCL)은 기판(SUB)의 일면 상에 배치될 수 있다. 회로층(CCL)은 적어도 하나의 트랜지스터 등을 포함하여 각 화소(PX)(또는 서브 화소(SPX))의 발광 소자층(EML)을 구동할 수 있다.
회로층(CCL)의 일면 상에는 발광 소자층(EML)이 배치될 수 있다. 발광 소자층(EML)은 제1 전극(210), 제2 전극(220), 발광 소자 유닛(LS), 제1 절연층(510) 및 제2 절연층(520)을 포함할 수 있다.
제1 전극(210)은 회로층(CCL) 상에 배치될 수 있다. 제1 전극(210)은 각 서브 화소(SPX)에 대응되어 배치될 수 있다. 제1 전극(210)은 패턴화되어 각 서브 화소(SPX)의 발광 영역(EMA)에 배치될 수 있다. 각 서브 화소(SPX)에 배치되는 제1 전극(210)은 제1 방향(DR1) 및 제2 방향(DR2)으로 서로 이격되어 배치될 수 있다. 이에 따라, 제1 전극(210)은 평면상 표시 장치(10)의 전면에 있어서, 섬형의 패턴으로 배열될 수 있다.
제1 전극(210)은 평면도상 제1 방향(DR1)으로 연장된 일 변과 제2 방향(DR2)으로 연장된 타 변을 포함하여 평면상 직사각형 형상을 가질 수 있다. 다만, 이에 제한되지 않으며 제1 전극(210)은 제1 방향(DR1)을 기준으로 기울어진 형상이나 외면이 곡률진 원형의 형상을 가질 수도 있다. 또한, 제1 전극(210)의 크기는 특별히 제한되지 않으나, 표시 장치(10)의 각 서브 화소(SPX)의 면적에 따라 달라질 수 있다. 도면에 도시된 바와 같이, 제1 전극(210)이 서브 화소(SPX) 내에 배치되되, 서브 화소(SPX) 보다는 작게 형성됨으로써, 이웃하는 다른 서브 화소(SPX)와의 경계와 이격된 상태로 배치될 수 있다.
제1 전극(210)은 후술하는 회로층(CCL)의 구동 트랜지스터와 전기적으로 연결될 수 있다. 제1 전극(210)은 각 서브 화소(SPX)마다 배치된 서로 다른 구동 트랜지스터(DTR)와 전기적으로 연결될 수 있고, 이들로부터 각각 독립적으로 제1 전원 전압을 전달받을 수 있다.
제2 전극(220)은 제1 전극(210)의 상부에 배치되되, 각 서브 화소(SPX)에 대응되어 배치될 수 있다. 예시적인 실시예에서, 제2 전극(220)은 패턴화되어 각 서브 화소(SPX)에 배치될 수 있다. 각 서브 화소(SPX)에 배치되는 제2 전극(220)은 제1 방향(DR1) 또는 제2 방향(DR2)으로 인접한 서브 화소(SPX)와 서로 이격되어 배치될 수 있다. 이에 따라, 제2 전극(210)은 표시 장치(10)의 전면에 있어서 섬형의 패턴으로 배치될 수 있다. 다만, 이에 제한되지 않고 일 화소(PX)에 배치되는 제2 전극(220)은 둘 이상의 서브 화소(SPX)에 배치되고, 포함되는 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3)에 배치되는 제2 전극(220)은 서로 연장될 수도 있다. 이에 대한 설명은 다른 도면을 참조하여 후술하기로 한다.
제2 전극(220)은 평면도상 제1 방향(DR1)으로 연장된 일 변과 제2 방향(DR2)으로 연장된 타 변을 포함하여 평면상 각진 형상을 가질 수 있다. 다만, 이에 제한되지 않으며 제2 전극(220)은 제1 방향(DR1)을 기준으로 기울어진 형상이나 외면이 곡률진 원형의 형상을 가질 수도 있다. 도면에 도시된 바와 같이, 제2 전극(220)이 서브 화소(SPX) 내에 배치되되, 서브 화소(SPX) 보다는 작게 형성됨으로써, 이웃하는 다른 서브 화소(SPX)와의 경계와 이격된 상태로 배치될 수 있다. 따라서, 패턴화된 각 제2 전극(220)은 각 서브 화소(SPX)에 배치되고, 일 화소(PX)에 포함되는 복수의 서브 화소(SPX)에 배치된 단위 발광 소자(300)들은 서로 이격되어 배치된 각 제2 전극(220)과 전기적으로 연결될 수 있다.
제2 전극(220)의 적어도 일부 영역은 제1 전극(210)과 제3 방향(DR3)으로 중첩되어 배치될 수 있다. 제2 전극(220)과 제1 전극(210)은 서로 다른 폭 또는 면적을 가질 수 있다. 예시적인 실시예에서, 제2 전극(220)은 제1 전극(210)보다 큰 면적을 갖도록 형성될 수 있다. 즉, 제2 전극(220)의 일 방향, 예를 들어 제1 방향(DR1) 또는 제2 방향(DR2)으로 측정된 폭은 제1 전극(210)의 제1 방향(DR1) 또는 제2 방향(DR2)으로 측정된 폭보다 클 수 있다.
발광 소자 유닛(LS)은 각 서브 화소(SPX)에 대응되어 배치될 수 있다. 각 서브 화소(SPX)에 배치되는 발광 소자 유닛(LS)은 각 서브 화소(SPX)의 발광 영역(EMA)에 배치될 수 있다. 한편, 도면에서는 발광 소자 유닛(LS)이 발광 영역(EMA) 내에 배치된 것을 도시하였으나, 이에 제한되지 않는다. 다른 몇몇 실시예에서, 발광 소자 유닛(LS)은 발광 소자 유닛(LS)의 일부 영역이 비발광 영역(NEM)에 위치하도록 배치될 수도 있다. 이에 대한 상세한 설명은 다른 도면을 참조하여 후술하기로 한다.
도면에는 일 서브 화소(SPX)에 2개의 발광 소자 유닛(LS)이 하나의 열로 배열된 것을 도시하였으나, 이에 제한되지 않는다. 예를 들어, 일 서브 화소(SPX)에는 하나의 발광 소자 유닛(LS)이 배치될 수도 있고, 3개 이상의 발광 소자 유닛(LS)이 배치될 수 있다. 또한, 일 서브 화소(SPX) 배치된 2개의 발광 소자 유닛(LS)은 하나의 열로 배열되되 나란하지 않고 서로 엇갈려서 랜덤하게 배열될 수도 있고, 복수의 발광 소자 유닛(LS)은 복수의 열로 배열될 수도 있다.
발광 소자 유닛(LS)은 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다. 발광 소자 유닛(LS)은 적어도 일부 영역이 제1 전극(210)과 제3 방향(DR3)으로 중첩하도록 제1 전극(210) 상에 배치될 수 있다. 일 실시예에서, 발광 소자 유닛(LS)은 제1 전극(210)과 제3 방향(DR3)으로 중첩하도록 배치될 수 있다. 발광 소자 유닛(LS)은 제1 전극(210)과 후술하는 제2 전극(220) 사이에 배치될 수 있다.
상술한 바와 같이 발광 소자 유닛(LS)은 복수의 단위 발광 소자(300) 및 바인더(400)를 포함한다. 단위 발광 소자(300)는 바인더(400)를 제3 방향(DR3)으로 관통하며, 바인더(400)는 복수의 단위 발광 소자(300)를 고정할 수 있다.
각 단위 발광 소자(300)는 제3 방향(DR3)으로 연장된 형상을 가질 수 있다. 복수의 단위 발광 소자(300)는 제3 방향(DR3)과 수직한 제1 방향(DR1) 및/또는 제2 방향(DR2)으로 서로 이격되어 배치될 수 있다. 제3 방향(DR3)으로 연장된 단위 발광 소자(300)를 바인더(400)가 고정함에 따라, 복수의 단위 발광 소자(300)는 서로 평행하도록 배열될 수 있다.
복수의 단위 발광 소자(300)의 양 단부는 상기 바인더(400)에 의해 노출될 수 있다. 상기 바인더(400)에 의해 양 단부가 노출되는 복수의 단위 발광 소자(300)는 제1 전극(210)과 전기적으로 연결되는 제1 단부 및 제2 전극(220)과 전기적으로 연결되는 제2 단부를 포함할 수 있다. 본 실시예에서, 복수의 단위 발광 소자(300)의 제1 단부는 하단부이고, 복수의 단위 발광 소자(300)의 제2 단부는 상단부일 수 있다. 복수의 단위 발광 소자(300)의 제1 단부는 제1 전극(210)과 직접 접촉하고, 복수의 단위 발광 소자(300)의 제2 단부는 제2 전극(220)과 직접 접촉할 수 있다.
제1 단위 발광 소자(300A)의 제1 단부에는 제1 반도체층(310A)이 위치하고, 제2 단위 발광 소자(300B)의 제1 단부에는 제2 반도체층(320B)이 위치할 수 있다. 또한, 제1 단위 발광 소자(300A)의 제2 단부에는 제2 반도체층(320A)이 위치하고, 제2 단위 발광 소자(300B)의 제2 단부에는 제1 반도체층(310B)이 위치할 수 있다. 따라서, 제1 단위 발광 소자(300A)의 제1 반도체층(310A) 및 제2 단위 발광 소자(300B)의 제2 반도체층(320B)은 제1 전극(210)과 전기적으로 연결될 수 있고, 제1 단위 발광 소자(300A)의 제2 반도체층(320A) 및 제2 단위 발광 소자(300B)의 제1 반도체층(310B)은 제2 전극(220)과 전기적으로 연결될 수 있다.
복수의 발광 소자 유닛(LS)이 배치되지 않는 회로층(CCL) 및 제1 전극(210) 상에는 제1 절연층(510)이 배치될 수 있다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220) 사이의 영역에서 발광 소자 유닛(LS)이 배치되지 않은 영역을 충진할 수 있다.
제1 절연층(510)은 제1 전극(210) 상에 배치된 바인더(400) 및 바인더(400)에 의해 노출되는 단위 발광 소자(300)의 외면을 둘러싸도록 배치될 수 있다. 단위 발광 소자(300)의 외면 및 바인더(400)의 외면은 제1 절연층(510)과 직접 접촉할 수 있다.
제1 절연층(510)은 단위 발광 소자(300)의 적어도 일 단부가 노출되도록, 회로층(CCL)으로부터 단위 발광 소자(300)의 일단까지의 높이보다 낮게 형성될 수 있다. 따라서, 단위 발광 소자(300)의 상단부(또는 제2 단부)는 제1 절연층(510)의 상면으로 돌출되어 외면이 제1 절연층(510)과 직접 접촉하지 않을 수 있다. 발광 소자(300)의 상기 돌출된 부분의 외면은 제1 절연층(510) 상에 배치되는 제2 전극(220)과 접촉할 수 있다. 즉, 일 실시예에 따르면, 제1 절연층(510)의 두께는 제1 전극(210)의 두께와 단위 발광 소자(300)의 높이의 합보다 작을 수 있다. 제1 절연층(510)은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다.
제2 전극(220)은 제1 절연층(510) 상에 배치되어 제1 절연층(510) 상면으로 돌출된 단위 발광 소자(300)의 적어도 상단부와 접촉할 수 있다. 예를 들어, 제2 전극(220)은 단위 발광 소자(300)의 상단부를 감싸도록 배치될 수 있다. 제1 전극(210)은 단위 발광 소자(300)의 하단부와 접촉하고, 제2 전극(220)은 단위 발광 소자(300)의 상단부와 각각 접촉할 수 있다. 따라서, 단위 발광 소자(300)들은 상단부를 제2 전극(220)과 전기적으로 연결될 수 있다.
도시하지는 않았으나, 제2 전극(220)은 제2 전원 배선과 전기적으로 연결될 수 있다. 제2 전극(220)은 제2 전원 배선을 통해 인가되는 제2 전원 전압을 전달받을 수 있다. 제2 전극(220)은 복수의 서브 화소(SPX)에 배치된 동일한 제2 전원 배선과 전기적으로 연결될 수 있고, 이들로부터 각각 동일한 제2 전원 전압을 전달받을 수 있다. 또한, 몇몇 실시예에서 하나의 제2 전극(220)의 복수의 서브 화소(SPX)들에 걸쳐 배치되는 경우, 복수의 서브 화소(SPX)들은 하나의 일체화된 제2 전극(220)을 통해 제2 전원 배선으로 인가되는 동일한 전기 신호를 전달받을 수 있다.
예시적인 실시예에서, 제1 전극(210)은 각 서브 화소(PXn) 마다 분리된 화소 전극이고, 제2 전극(220)은 각 서브 화소(SPX)를 따라 공통으로 연결된 공통 전극일 수 있다.
각 전극(210, 220)은 투명성 전도성 물질을 포함할 수 있다. 일 예로, 각 전극(210, 220)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 단위 발광 소자(300)는 양 단부 방향으로 광을 방출할 수 있고, 도면 상 제1 전극(210)의 상면이 향하는 제3 방향(DR3)으로 광을 방출할 수 있다. 몇몇 실시예에서, 제1 전극(210)은 반사율이 높은 전도성 물질을 포함하여 단위 발광 소자(300)에서 방출되어 제1 전극(210)의 상면을 향해 진행하는 광을 반사시킬 수 있다. 단위 발광 소자(300)에서 방출된 광의 일부는 투명성 물질을 포함하는 제2 전극(220)을 투과하여 각 서브 화소(PXn)에서 방출되고, 또 다른 일부는 반사율이 높은 물질을 포함하는 제1 전극(210)에서 반사되어 각 서브 화소(PXn)에서 방출될 수 있다. 예시적인 실시예에서, 제1 전극(210)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함할 수 있다.
복수의 단위 발광 소자(300)들은 제1 전극(210) 상에서 서로 이격되어 배치될 수 있다. 동일한 행 또는 열에서 일 방향을 따라 연장되어 배열되는 단위 발광 소자(300)들의 이격 간격은 대체로 동일할 수 있다. 또한 복수의 단위 발광 소자(300)들은 서로 이격되어 배치되며 실질적으로 상호 평행하게 배치될 수 있다. 이는 소자 유닛(LS)의 제조 공정 상 복수의 단위 발광 소자(300)를 식각 공정을 통해 일정 간격으로 패턴화하여 형성하고, 바인더(400)에 포함되는 물질을 이용하여 복수의 단위 발광 소자(300)를 바인더(400) 내부에 고정하면서 형성되는 구조일 수 있다.
제2 절연층(520)은 제2 전극(220) 상에 배치될 수 있다. 제2 절연층(520)은 기판(SUB) 상에서 전면적으로 배치되어, 하부에 배치된 복수의 부재를 보호하는 역할을 할 수 있다.
도 15 내지 도 21은 일 실시예에 따른 표시 장치의 제조 공정을 나타낸 평면도들 및 단면도들이다.
먼저, 도 15 및 도 16을 참조하면, 기판(SUB) 및 기판(SUB) 상에 형성된 회로층(CCL)을 준비한다. 이어, 회로층(CCL) 상에 제1 전극(210)을 형성한다. 제1 전극(210)은 각 서브 화소(SPX)의 각 발광 영역(EMA) 내에 배치될 수 있다.
이어, 도 17 및 도 18을 참조하면, 제1 전극(210) 상에 복수의 발광 소자 유닛(LS)을 배치한다. 상기 발광 소자 유닛(LS)을 배치하는 공정은 복수의 발광 소자 유닛(LS)이 분산된 잉크를 제1 전극(210) 상에 분사하여 배치할 수 있다. 제1 전극(210) 상에 복수의 발광 소자 유닛(LS)을 배치하는 공정은 별도의 전계를 형성하지 않고 잉크젯 공정만을 이용하여 수행될 수 있다.
이어, 도 19 및 도 20를 참조하면, 복수의 발광 소자 유닛(LS)이 배치된 기판(SUB) 상에 제1 절연층(510)을 형성한다. 상기 제1 절연층(510)은 발광 소자 유닛(LS)이 배치되지 않은 이격 공간을 충진할 수 있다. 제1 절연층(510)은 발광 소자 유닛(LS)의 복수의 단위 발광 소자(300)의 상단부가 노출되도록 형성될 수 있다.
이어, 도 21을 참조하면, 제1 절연층(510) 상에 제2 전극(220)을 형성한다. 제2 전극(220)은 각 서브 화소(SPX) 마다 이격되도록 패턴화되어 형성될 수 있다. 이어, 제2 전극(220) 상에 제2 절연층(520)을 형성하여, 도 14에 도시된 표시 장치(10)를 제조할 수 있다.
도 22는 도 14의 표시 장치의 일 서브 화소의 다른 예를 나타낸 확대 단면도이다.
도 22를 참조하면, 본 실시예에 따른 표시 장치는 제1 전극(210_1)이 복수의 층으로 형성되는 점이 도 14의 실시예와 차이점이다.
구체적으로, 일 실시예에 따른 표시 장치(10)는 제1 전극(210_1)이 복수의 층을 포함할 수 있다. 제1 전극(210_1)은 투명성 재료를 포함하는 층과 반사율이 높은 물질을 포함하는 층을 포함할 수 있다. 따라서, 제2 단위 발광 소자(300B)에서 방출되어 제1 전극(210_1) 측으로 입사한 광의 적어도 일부는 제1 전극(210_1)을 이루는 복수의 층 중 반사율이 높은 물질을 포함하는 층의 상면에서 기판(SUB)의 상부 방향 측으로 반사될 수 있다.
제1 전극(210_1)은 적층 구조상 제1 전극 기저층(211) 및 제1 전극 기저층(211) 상에 배치된 제1 전극 상부층(212)을 포함할 수 있다.
제1 전극 기저층(211)은 회로층(CCL)에 배치되고, 제1 전극 상부층(212)은 제1 전극 기저층(211)의 상면을 덮도록 배치될 수 있다. 제1 전극 기저층(211) 및 제1 전극 상부층(212)은 하나의 마스크 공정에 의해 패터닝될 수 있다. 예시적인 실시예에서, 제1 전극 기저층(211)과 제1 전극 상부층(212)의 측벽은 서로 나란히 정렬될 수 있다.
제1 전극 기저층(211)과 제1 전극 상부층(212)은 모두 도전성 물질을 포함하여 하나의 제1 전극(210_1)을 구성할 수 있다. 제1 전극 기저층(211)은 반사율이 높은 도전성 물질을 포함하고, 제1 전극 상부층(212)은 투명성 도전성 물질을 포함할 수 있다. 단위 발광 소자(300)(구체적으로, 제2 단위 발광 소자(300B))에서 방출된 광 중, 제1 전극(210_1)을 측으로 진행하는 광은 투명한 물질을 포함한 제1 전극 상부층(212)을 투과하여 제1 전극 기저층(211)의 상면으로 진행할 수 있다. 제1 전극 기저층(211) 측으로 입사하는 광 중 적어도 일부는 제1 전극 기저층(211)의 상면에서 기판(SUB)의 상부 방향으로 반사될 수 있다. 다만, 이에 제한되지 않고, 제1 전극 상부층(212)이 반사율이 높은 도전성 물질을 포함하고, 단위 발광 소자(300)(구체저적으로, 제2 단위 발광 소자(300B))에서 방출된 광 중, 제1 전극(210_1)을 측으로 진행하는 광은 제1 전극 상부층(212)의 상면에서 기판(SUB)의 상부 방향으로 반사될 수도 있다.
본 실시예에서, 복수의 단위 발광 소자(300) 중 제2 단위 발광 소자(300B)의 양 단부 중 제1 전극(210_1) 측에 배치되는 제1 단부를 통해 방출된 광은 제1 전극(210_1) 측으로 진행할 수 있고, 제2 단위 발광 소자(300B)의 양 단부 중 제2 전극(220) 측에 배치되는 제2 단부를 통해 방출된 광은 상술한 바와 같이 제2 전극(220)을 투과하여 표시 장치(10)의 외부로 방출될 수 있다. 따라서, 전극 기저층(211)을 반사성 물질을 포함하도록 형성함으로써, 제2 단위 발광 소자(300B)에서 방출되어 제1 전극(210_1) 측으로 진행하는 광의 적어도 일부를 전극 기저층(211)의 상면에서 반사시켜 기판(SUB)의 상부 방향으로 진행시킬 수 있고, 이에 따라 표시 장치(10)의 광 효율을 향상시킬 수 있다.
도 23은 도 14의 표시 장치의 일 서브 화소의 또 다른 예를 나타낸 확대 단면도이다.
도 23을 참조하면, 본 실시예에 따른 표시 장치는 제1 절연층(510)이 산란체(511)를 더 포함하는 점이 도 14의 실시예와 차이점이다.
구체적으로, 산란체(511)는 제1 절연층(510)에 분산된 상태로 제1 절연층(510)에 포함될 수 있다. 산란체(511)는 제1 절연층(510)과 다른 굴절률을 가지고 제1 절연층(510)과 광학 계면을 형성할 수 있다. 예를 들어, 산란체(511)는 광 산란 입자일 수 있다. 산란체(511)는 투과광의 적어도 일부를 산란시킬 수 있는 재료이면 특별히 제한되지 않으나, 예를 들어 금속 산화물 입자 또는 유기 입자일 수 있다. 상기 금속 산화물로는 산화 티타늄(TiOx), 산화 지르코늄(ZrOx), 산화 알루미늄(AlxOy), 산화 인듐(InxOy), 산화 아연(ZnO) 또는 산화 주석(SnOx) 등을 예시할 수 있고, 상기 유기입자의 재료로는 아크릴계 수지 또는 우레탄계 수지 등을 예시할 수 있다. 산란체(511)는 제1 절연층(510)을 투과하는 광의 파장을 실질적으로 변환시키지 않으면서 입사광의 입사 방향과 무관하게 랜덤한 방향으로 광을 산란시킬 수 있다.
본 실시예에서, 제2 단위 발광 소자(300B)에서 방출된 광들 중 일부는 제1 절연층(510)에 포함된 산란체(511)로 입사되어 산란체(511)에 의해 산란될 수 있다. 산란체(511)는 일 방향(예를 들어, 제3 방향(DR3))으로 나란하게 배열되어 있는 복수의 단위 발광 소자(300)에서 방출된 광이 특정 방향으로만 진행하지 않도록 이를 산란시킬 수 있고, 이에 따라, 표시 장치(10)는 산란체(511)를 포함함으로써 균일한 밀도의 광을 방출할 수 있다.
도 24는 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 25는 도 24의 III- III' 선을 따라 자른 단면도이다.
도 24 및 도 25를 참조하면, 본 실시예에 따른 표시 장치(10)는 제2 전극(220_1)이 일 화소(PX)에 포함되는 복수의 서브 화소(SPX)의 발광 영역(EMA)을 커버하도록 배치되는 점이 도 13 및 도 14의 실시예와 차이점이다.
구체적으로, 제2 전극(220_1)은 각 화소(PX)의 공통 전극일 수 있다. 제2 전극(220_1)은 일 화소(PX)에서 각 서브 화소(SPX) 별로 서로 이격되어 배치되지 않고, 일 화소(PX)에서 제1 방향(DR1)으로 인접하여 이웃하는 복수의 서브 화소(SPX)에 연장하여 배치될 수 있다. 즉, 제2 전극(220_1)은 각 서브 화소(SPX)에 포함되는 복수의 발광 영역(EMA)을 모두 커버하도록 배치될 수 있다. 따라서, 일 화소(PX)에 포함되는 각 서브 화소(SPX)의 제2 전극(220_1)은 비발광 영역(NEM)에서 서로 이격 되지 않고, 일체화되어 형성될 수 있다.
제2 전극(220_1)의 면적은 제1 내지 제3 발광 영역(EMA1, EMA2, EMA3)의 면적의 합보다 크게 형성될 수 있다. 다만, 이에 제한되지 않고, 제2 전극(220_1)은 인접하는 복수의 화소(PX)에도 연장되어 일체화되도록 형성될 수 있다.
도면에는 도시하지 않았으나, 각 화소(PX)에 배치되는 제2 전극(220_1)은 제2 전원 배선과 전기적으로 연결되고, 동일한 전기 신호가 인가될 수 있다. 본 실시예에서, 제2 전극(220_1)이 일체화된 형상으로 복수의 서브 화소(SPX)에 배치되어, 제2 전원 배선과 전기적으로 연결된 제2 전극(220_1)을 통해 동일한 전기 신호를 인가받을 수 있다.
또한, 제2 전극(220_1)이 복수의 서브 화소(SPX)들을 커버하도록 배치됨에 따라, 제2 전원 배선은 일부 화소(PX) 또는 서브 화소(SPX)에만 배치되고, 몇몇 서브 화소(SPX)에는 배치되지 않을 수 있다. 도면에는 도시하지 않았으나, 일 화소(PX)에 포함된 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3) 중 하나의 영역에서 제2 전원 배선과 제2 전극(220_1)의 일부 영역이 전기적으로 연결될 수 있다.
도 26은 또 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 27은 도 26의 IV- IV' 선을 따라 자른 단면도이다.
도 26 및 도 27을 참조하면, 복수의 발광 소자 유닛(LS)은 제1 발광 소자 유닛(LS1), 제2 발광 소자 유닛(LS2) 및 제3 발광 소자 유닛(LS3)을 포함할 수 있다.
제1 발광 소자 유닛(LS1)은 제1 발광 소자 유닛(LS1)에 포함된 복수의 단위 발광 소자(300)가 각 서브 화소(SPX)에 배치되는 제1 전극(210)과 제3 방향(DR3)으로 중첩하는 발광 소자 유닛(LS)일 수 있다. 상기 제1 발광 소자 유닛(LS1)은 각 서브 화소(SPX)의 발광 영역(EMA) 내에 배치되어, 제1 전극(210), 및 제2 전극(220)과 제3 방향(DR3)으로 중첩할 수 있다.
제2 발광 소자 유닛(LS2)은 제2 발광 소자 유닛(LS2)에 포함된 복수의 단위 발광 소자(300) 중 적어도 일부가 비발광 영역(NEM)에 배치되고, 다른 일부는 서로 이격되어 배치된 다른 서브 화소(SPX)의 제1 전극(210) 상에 각각 배치되는 발광 소자 유닛일 수 있다. 예를 들어, 도 26에서 도시된 바와 같이, 제2 발광 소자 유닛(LS2)에 포함된 일부의 단위 발광 소자(300)는 제1 발광 영역(EMA1)과 제2 발광 영역(EMA2) 사이에 위치하는 비발광 영역(NEM)에 배치되고, 다른 일부 단위 발광 소자(300)는 제1 발광 영역(EMA1)에 배치되어, 제1 발광 영역(EMA1)의 제1 전극(210)과 제3 방향으로 중첩할 수 있고, 또 다른 일부 단위 발광 소자(300)는 제2 발광 영역(EMA2)에 배치되어, 제2 발광 영역(EMA2)의 제1 전극(210)과 제3 방향으로 중첩할 수 있다.
제3 발광 소자 유닛(LS3)은 제3 발광 소자 유닛(LS3)에 포함된 복수의 단위 발광 소자(300) 중 적어도 일부가 비발광 영역(NEM)에 배치되고, 다른 일부는 서로 이격되어 배치된 동일한 서브 화소(SPX)의 제1 전극(210) 상에 배치되는 발광 소자 유닛일 수 있다. 예를 들어, 도 26에서 도시된 바와 같이, 제3 발광 소자 유닛(LS3)에 포함된 일부의 단위 발광 소자(300)는 제2 발광 영역(EMA2)과 제3 발광 영역(EMA3) 사이에 위치하는 비발광 영역(NEM)에 배치되고, 다른 일부 단위 발광 소자(300)는 제3 발광 영역(EMA3)에 배치되어, 제3 발광 영역(EMA3)의 제1 전극(210)과 제3 방향으로 중첩할 수 있다.
본 실시예에 따른 표시 장치는 상기 복수의 발광 소자 유닛(LS)을 배치하는 잉크젯 공정에서 별도의 전계를 형성하지 않고 잉크를 분사함으로써, 복수의 발광 소자 유닛(LS)이 제1 전극(210)이 형성된 기판(SUB) 상에서 랜덤하게 배열되어 형성될 수 있다. 다만, 이 경우에도 동일한 발광 소자 유닛(LS) 내에 포함되는 복수의 단위 발광 소자(300)가 다른 서브 화소(SPX)에 배치됨에도 불구하고, 단위 발광 소자(300)의 양 단부와 각 서브 화소(SPX)의 제1 전극(210) 및 제2 전극(220)이 각각 전기적으로 연결되어 단위 발광 소자(300)로부터 광이 방출될 수 있다.
도 28은 또 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 29은 도 28의 V- V' 선을 따라 자른 일 예를 나타낸 단면도이다.
도 28 및 도 29를 참조하면, 본 실시예에 따른 표시 장치(10)는 뱅크(600)를 더 포함하는 점이 도 13 및 도 14의 실시예와 차이점이다.
구체적으로, 뱅크(600)는 각 서브 화소(SPX)의 경계에 배치될 수 있다. 뱅크(600)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 격자형 패턴으로 배치될 수 있다. 제2 뱅크(600)는 표시 장치(10)의 제조 공정 중 발광 소자 유닛(LS)을 배치하기 위한 잉크젯 프린팅 공정에서 발광 소자 유닛(LS)을 포함하는 잉크가 인접한 서브 화소(SPX)로 넘치는 것을 방지하고, 잉크가 발광 영역 내로 안착되도록 유도하는 기능을 수행할 수 있다.
뱅크(600)에 의해 구획된 영역에는 제1 전극(210), 발광 소자 유닛(LS), 제1 절연층(510) 및 제2 전극(220)이 배치될 수 있다. 뱅크(600)는 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 이에 제한되지 않는다.
뱅크(600)는 회로층(CCL) 상에 배치될 수 있다. 뱅크(600)는 회로층(CCL)을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 회로층(CCL)의 상면을 기준으로 뱅크(600)의 높이는 제1 절연층(510)의 높이보다 클 수 있다. 또한, 회로층(CCL)의 상면을 기준으로 뱅크(600)의 높이는 단위 발광 소자(300)의 길이와 제1 전극(210)의 두께의 합보다 클 수 있다.
제2 절연층(520)은 제2 전극(220), 제1 절연층(510) 및 뱅크(600)를 완전히 덮도록 배치될 수 있다.
본 실시예에서, 표시 장치(10)가 각 서브 화소(SPX)의 경계에 배치된 뱅크(600)를 더 포함함으로써, 복수의 발광 소자 유닛(LS)이 분산된 잉크가 분사될 때, 상기 잉크가 특정 위치로 안착되도록 유도할 수 있다. 따라서, 뱅크(600)가 잉크를 특정 위치로 안착되도록 유도함으로써, 잉크는 각 서브 화소(SPX)의 발광 영역(EMA)으로 안착될 수 있고, 상기 잉크 내에 분산된 복수의 발광 소자 유닛(LS)을 서브 화소(SPX)의 발광 영역(EMA) 내에 배치시킬 수 있다. 따라서, 복수의 발광 소자 유닛(LS)을 발광 영역(EMA)에 배치하도록 유도함으로써, 제1 단부가 각 서브 화소(SPX)의 제1 전극(210)과 접촉하는 단위 발광 소자(300)의 개수가 증가되어 발광 소자 유닛(LS)으로부터 광을 방출하는 단위 발광 소자(300)의 비율이 증가할 수 있다. 따라서, 각 발광 소자 유닛(LS)으로부터 방출되는 광량이 향상되어 표시 장치(10)의 표시 품질이 향상될 수 있다.
또한, 뱅크(600)가 각 서브 화소(SPX)의 경계에 배치되어 발광 소자 유닛(LS)을 포함하는 잉크가 인접한 서브 화소(SPX)로 넘치는 것을 방지하여, 각 서브 화소(SPX) 내에 배치되는 발광 소자 유닛(LS)의 개수를 일정하게 유지시킬 수 있다. 따라서, 각 서브 화소(SPX)에서 방출되는 광의 강도가 대체로 균일하여 표시 장치(10)의 표시 품질이 향상될 수 있다.
도 30은 도 8의 V- V' 선을 따라 자른 다른 예를 나타낸 단면도이다.
도 32를 참조하면, 본 실시예에 따른 표시 장치(10)는 뱅크(600_1)가 격벽(610) 및 반사 코팅층(620)을 포함하는 점이 도 31의 실시예와 차이점이다.
구체적으로, 뱅크(600_1)는 격벽(610) 및 격벽(610) 상에 배치되는 반사 코팅층(620)을 포함할 수 있다. 격벽(610)은 도 31의 뱅크(600)와 실질적으로 동일한 형상을 갖는다. 격벽(610)의 상면과 측면에는 반사 코팅층(620)이 배치된다. 반사 코팅층(620)은 격벽(610)의 상면과 측면을 모두 덮을 수 있다.
반사 코팅층(620)은 금속과 같은 반사율이 높은 물질을 포함할 수 있다. 예시적인 실시예에서, 반사 코팅층(620)은 은, 구리, 알루미늄, 니켈, 란타늄 또는 이들의 합금, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 상기 반사 코팅층(620)은 격벽(610)의 일면에 직접 증착되거나 코팅될 수 있다. 다른 예로, 반사 코팅층(620)은 별도의 부재를 접착층을 통해 격벽(610)에 부착될 수도 있다.
단위 발광 소자(300)에서 뱅크(600_1) 측으로 진행하는 광의 일부는 뱅크(600_1)의 반사 코팅층(620)에 의해 반사되어 기판(SUB)의 상부 방향으로 진행할 수 있다.
반사 코팅층(620)에 의해 반사가 이루어지기 때문에 그에 의해 덮인 격벽(610)은 비반사 물질 또는 저반사 물질을 포함하더라도 무방하다. 따라서, 유기 물질처럼 성형성이 용이한 물질로 격벽(610)을 형성한 후 그 표면에 반사 코팅층(620)을 형성하는 것으로 뱅크(600_1)를 형성할 수 있다.
본 실시예에서, 뱅크(600_1)는 각 서브 화소(SPX) 내에서 단위 발광 소자(300)의 연장 방향으로의 길이보다 큰 높이를 가지는 돌출된 구조를 가지고, 반사 코팅층(620)을 포함할 수 있다. 따라서, 뱅크(600_1)는 발광 소자 유닛(LS)에서 방출되어 뱅크(600_1)의 측면 측으로 향하는 광을 반사시켜 광의 진행 방향을 기판(SUB)의 상부 방향으로 바꾸는 역할을 할 수 있다. 뱅크(600_1)는 이웃하는 서브 화소(SPX)들을 구분함과 동시에 발광 소자 유닛(LS)에서 방출된 광을 반사시키는 반사 격벽의 기능을 수행할 수 있다. 따라서, 표시 장치(10)는 반사 코팅층(620)을 포함하는 뱅크(600)를 포함함으로써, 발광 소자 유닛(LS)으로부터 방출된 광을 기판(SUB)의 상부 방향으로 진행시킬 수 있고, 이에 따라 표시 장치(10)의 광 효율을 향상시킬 수 있다.
도 31은 도 2의 I-I' 선을 따라 자른 다른 예를 나타낸 단면도이다. 도 32는 도 31의 단위 발광 소자의 개략적인 사시도이다.
도 31 및 도 32를 참조하면, 본 실시예에 따른 소자 유닛(LS_1)의 단위 발광 소자(300_1)는 제1 반도체층, 제2 반도체층 및 활성층을 둘러싸는 절연막을 더 포함하는 점이 도 3의 실시예와 차이점이다.
구체적으로, 제1 단위 발광 소자(300A_1)는 복수의 반도체층(310A, 320A) 및 활성층(330A)을 둘러싸는 절연막(380A)을 더 포함할 수 있다. 제1 단위 발광 소자(300A_1)의 절연막(380A)은 복수의 반도체층(310A, 320A) 및 활성층(330A)의 외면을 둘러싸도록 배치될 수 있다. 제1 단위 발광 소자(300A_1)의 절연막(380A)은 적어도 활성층(330A)의 외면을 둘러싸도록 배치되고, 제1 단위 발광 소자(300A_1)가 연장된 일 방향으로 연장될 수 있다. 제1 단위 발광 소자(300A_1)의 절연막(380A)은 복수의 반도체층(310A, 320A) 및 활성층(330A)을 보호하는 기능을 수행할 수 있다.
마찬가지로, 제2 단위 발광 소자(300B_1)는 복수의 반도체층(310B, 320B) 및 활성층(330B)을 둘러싸는 절연막(380B)을 더 포함할 수 있다. 제2 단위 발광 소자(300B_1)의 절연막(380B)은 복수의 반도체층(310B, 320B) 및 활성층(330B)의 외면을 둘러싸도록 배치될 수 있다. 제2 단위 발광 소자(300B_1)의 절연막(380B)은 적어도 활성층(330B)의 외면을 둘러싸도록 배치되고, 제2 단위 발광 소자(300B_1)가 연장된 일 방향으로 연장될 수 있다. 제2 단위 발광 소자(300B_1)의 절연막(380B)은 복수의 반도체층(310B, 320B) 및 활성층(330B)을 보호하는 기능을 수행할 수 있다.
이에 제한되는 것은 아니지만, 제1 단위 발광 소자(300A_1) 및 제2 단위 발광 소자(300B_1)의 절연막(380A, 380B)은 동일한 공정을 통해 동시에 형성될 수 있다.
절연막(380A, 380B)의 외면의 적어도 일부는 바인더(400)와 접촉할 수 있다. 절연막(380A, 380B)은 단위 발광 소자(300_1)의 제1 반도체층(310A, 310B), 제2 반도체층(320A, 320B), 및 활성층(330A, 330B)과 바인더(400) 사이에 개재될 수 있다. 본 실시예에서는, 제1 반도체층(310A, 310B), 제2 반도체층(320A, 320B), 및 활성층(330A, 330B)과 바인더(400)는 서로 이격되어 위치할 수 있다. 다만, 이 경우에도 절연막(380A, 380B)의 외면에 바인더(400)가 접촉하여 감싸도록 배치됨으로써, 단위 발광 소자(300_1)는 바인더(400)에 의하여 고정될 수 있다.
도면에서는 절연막(380A, 380B)이 단위 발광 소자(300_1)의 길이 방향으로 연장되어 제1 반도체층(310A, 310B)으로부터 제2 반도체층(320A, 320B)의 측면까지 커버하도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 예를 들어, 절연막(380A, 380B)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 단위 발광 소자(300_1)의 길이 방향의 양 단부 중 적어도 일 단부는 노출되도록 형성될 수 있다. 절연막(380A, 380B)은 단위 발광 소자(300_1)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(380A, 380B)은 절연 특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, AlxOy) 등을 포함할 수 있다. 절연막(380A, 380B)은 활성층(330A, 330B)을 포함하여 복수의 반도체층들의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
절연막(380A, 380B)은 상기 절연 특성을 가질 물질들 중 바인더(400)의 굴절률과 상이한 굴절률을 가지는 물질을 포함할 수 있다. 절연막(380A, 380B)은 바인더(400)의 굴절률보다 높은 굴절률을 갖은 물질을 포함할 수 있다. 절연막(380A, 380B)이 바인더(400) 보다 높은 굴절률을 갖는 물질을 포함함으로써, 단위 발광 소자(300_1)의 외면에서 출사되어 바인더(400) 측으로 진행하는 광이 전반사되어 단위 발광 소자(300_1)의 외부로 광이 방출되지 못하는 것을 방지할 수 있다. 즉, 단위 발광 소자(300_1)와 바인더(400) 사이에 단위 발광 소자(300_1)와 바인더(400)의 각 굴절률 사이의 범위에 포함되는 굴절률을 가지는 물질을 배치함으로써, 단위 발광 소자(300_1)의 외면에서 바인더(400) 측으로 방출되는 광이 전반사되지 않고 원할하게 방출될 수 있다.
본 실시예에서, 단위 발광 소자(300_1)의 외면에 절연막(380A, 380B)을 형성함으로써, 절연막(380A, 380B)은 단위 발광 소자(300_1)의 복수의 부재들을 보호하는 기능을 할 수 있다. 따라서, 절연막(380A, 380B)이 단위 발광 소자(300_1)의 복수의 반도체층 및 활성층의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다. 또한, 절연막(380A, 380B)을 바인더(400)의 굴절률보다 높고, 단위 발광 소자(300_1)에 포함되는 다른 부재들의 굴절률보다 낮은 굴절률을 갖는 물질로 형성함으로써, 전반사를 방지하여 표시 장치(10)의 발광 효율의 저하를 방지할 수 있다.
도 33 내지 도 36은 도 31의 발광 소자 유닛의 제조 공정을 나타낸 단면도들이다.
먼저, 도 33을 참조하면, 반도체 구조물 상에 절연 물질층(3800)을 형성한다.
구체적으로, 반도체 구조물은 Z 방향(Z)을 따라 순차 적층된 제1 반도체층(310A), 활성층(330A) 및 제2 반도체층(320A)을 포함하는 제1 반도체 구조물 및 Z 방향(Z)을 따라 순차 적층된 제2 반도체층(320B), 활성층(330B) 및 제2 반도체층(320B)을 포함하는 제2 반도체 구조물을 포함할 수 있다. 절연 물질층(3800)은 하부 기판(1000)의 전면 상에 형성되어, 제1 및 제2 반도체 구조물의 외면뿐만 아니라, 제1 및 제2 반도체 구조물에 의해 노출되는 버퍼 물질층(1200)의 상면에서 형성될 수 있다. 상기 제1 및 제2 반도체 구조물의 외면은 제1 및 제2 반도체 구조물의 측면 및 상면을 포함할 수 있다. 절연 물질층(3800)은 상술한 절연막(380A, 380A)에 대응될 수 있다.
이어, 도 34를 참조하면, 절연 물질층(3800)의 일부를 부분적으로 제거하여 제1 및 제2 단위 발광 소자(300A_1, 300B_1)를 포함하는 복수의 단위 발광 소자(300_1)를 형성한다.
구체적으로, 절연 물질층(3800)이 제1 및 제2 반도체 구조물의 상면을 노출하되 측면은 둘러싸도록 절연 물질층(3800)의 일부를 부분적으로 제거할 수 있다. 본 공정에서, 절연 물질층(3800)은 제1 및 제2 반도체 구조물의 상면을 노출하도록 일부가 제거될 수 있다. 상기 절연 물질층(3800)을 부분적으로 제거하는 공정은 이방성 식각인 건식 식각이나 에치백 등의 공정으로 수행될 수 있다. 절연 물질층(3800)을 부분적으로 제거하는 공정에서는 제1 및 제2 반도체 구조물이 이격된 영역에서 노출된 버퍼 물질층(1200) 상에 배치된 절연 물질층(3800)도 일부 제거될 수 있다.
이어, 도 35를 참조하면, 하부 기판(1000) 상에서 복수의 단위 발광 소자(300_1)의 외면을 감싸는 바인더 물질층(4000)을 형성한다.
바인더 물질층(4000)은 하부 기판(1000) 상에서 복수의 단위 발광 소자(300_1)를 감싸도록 형성될 수 있다. 바인더 물질층(4000)은 제1 및 제2 단위 발광 소자(300A_1, 300B_1)의 절연막(380A, 380B)의 외면과 접촉할 수 있다. 바인더 물질층(4000)은 단위 발광 소자(300_1)의 상단부를 노출하도록 형성될 수 있다. 구체적으로, 바인더 물질층(4000)의 Z 방향으로의 두께는 단위 발광 소자(300_1)의 연장 방향으로의 길이보다 작을 수 있다. 따라서, 제1 단위 발광 소자(300A_1)의 상단부에 위치하는 제2 반도체층(320A) 및 제2 단위 발광 소자(300B_1)의 상단부에 위치하는 제1 반도체층(310B)은 상기 바인더 물질층(4000)에 의해 노출될 수 있다.
이어, 도 36을 참조하면, 복수의 단위 발광 소자(300_1) 및 바인더 물질층(4000)을 포함하는 발광 소자 구조물(LS'_1)을 하부 기판(1000)으로부터 분리한다.
구체적으로, 발광 소자 구조물(LS'_1)은 절연막(380A, 380B)을 포함하는 제1 및 제2 단위 발광 소자(300A_1, 300B_1)와 바인더 물질층(4000)을 포함할 수 있다. 발광 소자 유닛(LS_1)의 제조 공정 중 하부 기판(1000)에서 발광 소자 구조물(LS'_1)을 분리하는 방법은 특별히 제한되지 않는다. 발광 소자 구조물(LS'_1)을 하부 기판(1000)으로부터 분리하는 공정은 물리적 분리 방법, 또는 화학적 분리 방법 등으로 수행될 수 있다. 바인더 물질층(4000)의 하면과 단위 발광 소자(300A_1, 300B_1)의 하면은 동일한 평면 상에 배치될 수 있다. 이어, 열화 또는 경화에 의해 바인더 물질층(4000)의 두께가 감소되어, 바인더 물질층(4000)은 도 31에 도시된 바와 같이 단위 발광 소자(300_1)의 양 단부를 노출하는 바인더(400)가 형성될 수 있다.
도 37은 다른 실시예에 따른 발광 소자 유닛의 평면도이다. 도 38은 도 37의 VI-VI' 선을 따라 자른 일 예를 나타낸 단면도이다.
도 37 및 도 38을 참조하면, 본 실시예에 따른 발광 소자 유닛(LS_2)은 복수의 단위 발광 소자(300_2)에 포함된 복수의 층들이 적층된 방향이 모두 동일한 방향인 점이 도 2 및 도 3의 발광 소자 유닛(LS)과 차이점이다.
구체적으로, 발광 소자 유닛(LS_2)은 복수의 단위 발광 소자(300_2) 및 복수의 단위 발광 소자(300_2)를 감싸도록 형성되고, 상기 복수의 단위 발광 소자(300_2)를 고정하는 바인더(400)를 포함할 수 있다. 각 단위 발광 소자(300_2)는 Z 방향(Z)으로 연장된 형상을 가질 수 있고, 복수의 단위 발광 소자(300_2)는 Z 방향(Z)과 수직한 X 방향(X) 및/또는 Y 방향(Y)으로 서로 이격되어 배치될 수 있다.
복수의 단위 발광 소자(300_2)는 제1 반도체층(310), 제2 반도체층(320), 및 제1 반도체층(310)과 제2 반도체층(320) 사이에 배치된 활성층(330)을 포함할 수 있다. 본 실시예에 따른 발광 소자 유닛(LS_2)에 포함된 단위 발광 소자(300_2)는 Z 방향(Z)으로 순차 적층된 제1 반도체층(310), 활성층(330) 및 제2 반도체층(320)을 포함할 수 있다. 즉, 발광 소자 유닛(LS_2)의 복수의 단위 발광 소자(300_2)에 포함된 복수의 층들의 적층 방향은 서로 동일할 수 있다. 본 명세서에서 '단위 발광 소자(300_2)의 복수의 층들의 적층 방향이 서로 동일하다'의 의미는 각 단위 발광 소자(300_2)의 상단부(Z 방향(Z) 일 측의 단부)에 배치된 반도체층의 종류가 서로 동일하고, 각 단위 발광 소자(300_2)의 하단부(Z 방향(Z) 타 측의 단부)에 배치된 반도체층의 종류가 서로 동일하도록 단위 발광 소자(300_2)가 배열됨을 의미할 수 있다. 예를 들어, 발광 소자 유닛(LS_2)에 포함된 단위 발광 소자(300_2)의 상단부(Z 방향(Z) 일 측의 단부)에는 제2 반도체층(320)이 위치하고, 단위 발광 소자(300_2)의 하단부(Z 방향(Z) 타 측의 단부)에는 제1 반도체층(310)이 위치할 수 있다.
본 실시예에서, 발광 소자 유닛(LS_2)의 제조 공정은 적층 방향을 상이하게 하기 위한 패턴화 공정이 생략될 수 있다. 구체적으로, 적층 방향이 동일한 복수의 단위 발광 소자(300_2)를 포함하는 본 실시예에 따른 발광 소자 유닛(LS_2)은 적층 방향이 상이한 제1 및 제2 단위 발광 소자(300A, 300B)를 포함하는 도 2 및 도 3의 발광 소자 유닛(LS)의 제조 공정 중 상기 적층 방향을 상이하게 하기 위한 패턴화 공정이 생략될 수 있다. 따라서, 본 실시예에 따른 발광 소자 유닛(LS_2)은 복수의 층들의 적층 방향이 서로 동일한 단위 발광 소자(300_2)를 포함함으로써, 발광 소자 유닛(LS_2)의 제조 공정 효율이 개선될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
LS: 발광 소자 유닛
300: 단위 발광 소자
400: 바인더
210: 제1 전극
220: 제2 전극

Claims (20)

  1. 제1 방향으로 연장된 형상을 갖고, 상기 제1 방향과 수직한 제2 방향으로 서로 이격되어 정렬되는 복수의 단위 발광 소자; 및
    상기 복수의 단위 발광 소자를 감싸도록 형성되고, 상기 복수의 단위 발광 소자를 고정하는 바인더를 포함하되,
    상기 복수의 단위 발광 소자 각각은 제1 반도체층, 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층을 포함하며,
    상기 복수의 단위 발광 소자는 적어도 하나의 제1 단위 발광 소자 및 적어도 하나의 제2 단위 발광 소자를 포함하고,
    상기 제1 단위 발광 소자는 상기 제1 반도체층, 상기 활성층 및 상기 제2 반도체층이 상기 제1 방향을 따라 순차적으로 배치되고,
    상기 제2 단위 발광 소자는 상기 제2 반도체층, 상기 활성층 및 상기 제1 반도체층이 상기 제1 방향을 따라 순차적으로 배치된 발광 소자 유닛.
  2. 제1 항에 있어서,
    상기 제1 단위 발광 소자 및 상기 제2 단위 발광 소자는 상기 제2 방향을 따라 서로 교번하여 배치되는 발광 소자 유닛.
  3. 제1 항에 있어서,
    상기 바인더의 상기 제1 방향으로의 두께는 상기 단위 발광 소자의 상기 제1 방향으로의 길이보다 작은 발광 소자 유닛.
  4. 제3 항에 있어서,
    상기 단위 발광 소자는 상기 제1 방향 일 측의 제1 단부 및 상기 제1 방향 타 측의 제2 단부를 포함하고,
    상기 바인더는 상기 단위 발광 소자의 제1 단부 및 제2 단부를 노출하는 발광 소자 유닛.
  5. 제1 항에 있어서,
    상기 제1 단위 발광 소자의 제1 단부에는 상기 제2 반도체층이 위치하고, 상기 제1 단위 발광 소자의 제2 단부에는 상기 제1 반도체층이 위치하며,
    상기 제2 단위 발광 소자의 제1 단부에는 상기 제1 반도체층이 위치하고, 상기 제2 단위 발광 소자의 제2 단부에는 상기 제2 반도체층이 위치하는 발광 소자 유닛.
  6. 제1 항에 있어서,
    상기 바인더는 상기 복수의 단위 발광 소자의 양 단부 중 적어도 일 단부를 노출하는 발광 소자 유닛.
  7. 제1 항에 있어서,
    상기 바인더는 상기 단위 발광 소자의 외면을 부분적으로 감싸되, 상기 활성층의 외면은 전면적으로 감싸는 발광 소자 유닛.
  8. 기판;
    상기 기판 상에 배치된 제1 전극;
    상기 제1 전극 상에서 상기 제1 전극과 상기 기판의 두께 방향으로 이격 배치된 제2 전극; 및
    상기 제1 전극과 상기 제2 전극 사이에 배치된 발광 소자 유닛을 포함하되,
    상기 발광 소자 유닛은,
    제1 방향으로 연장된 형상을 갖고, 상기 제1 방향과 수직한 제2 방향으로 서로 이격되어 정렬되는 복수의 단위 발광 소자, 및
    상기 복수의 단위 발광 소자를 감싸도록 형성되고, 상기 복수의 단위 발광 소자를 고정하는 바인더를 포함하며,
    상기 복수의 단위 발광 소자 각각은 제1 반도체층, 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층을 포함하고,
    상기 복수의 단위 발광 소자는,
    상기 제1 반도체층, 상기 활성층 및 상기 제2 반도체층이 상기 제1 방향을 따라 순차적으로 배치된 제1 단위 발광 소자, 및
    상기 제2 반도체층, 상기 활성층 및 상기 제1 반도체층이 상기 제1 방향을 따라 순차적으로 배치된 제2 단위 발광 소자를 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 방향과 상기 기판의 두께 방향은 평행한 표시 장치.
  10. 제8 항에 있어서,
    상기 단위 발광 소자는 상기 제1 전극과 전기적으로 연결되는 제1 단부 및 상기 제2 전극과 전기적으로 연결되는 제2 단부를 포함하는 표시 장치.
  11. 제10 항에 있어서,
    상기 단위 발광 소자의 제1 단부는 상기 제1 방향을 따라 상기 발광 소자의 하단부에 위치하고,
    상기 단위 발광 소자의 제2 단부는 상기 제1 방향을 따라 상기 발광 소자의 상단부에 위치하는 표시 장치.
  12. 제11 항에 있어서,
    상기 단위 발광 소자의 제1 단부는 상기 제1 전극에 접촉하고, 상기 단위 발광 소자의 제2 단부는 상기 제2 전극과 접촉하는 표시 장치.
  13. 제10 항에 있어서,
    상기 발광 소자 유닛의 적어도 일 영역을 둘러싸며, 상기 제1 전극 상에 배치되는 제1 절연층을 더 포함하고,
    상기 제2 전극은 상기 제1 절연층 상에 배치되는 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 절연층은 상기 복수의 단위 발광 소자의 상기 제2 단부를 노출하는 표시 장치.
  15. 제8 항에 있어서,
    상기 바인더의 상기 제1 방향으로의 두께는 상기 단위 발광 소자의 상기 제1 방향으로의 길이보다 작은 표시 장치.
  16. 제15 항에 있어서,
    상기 바인더는 상기 단위 발광 소자의 양 단부를 노출하는 표시 장치.
  17. 제16 항에 있어서,
    상기 제1 단위 발광 소자 및 상기 제2 단위 발광 소자는 상기 제2 방향을 따라 서로 교번하여 배치되는 표시 장치.
  18. 제8 항에 있어서,
    상기 제2 전극은 상기 기판의 두께 방향으로 상기 제1 전극과 중첩되는 표시 장치.
  19. 제8 항에 있어서,
    상기 발광 소자 유닛은 제1 발광 소자 유닛 및 상기 제1 발광 소자 유닛과 이격된 제2 발광 소자 유닛을 포함하고,
    상기 제1 발광 소자 유닛의 복수의 단위 발광 소자는 상기 제1 전극과 중첩하고,
    상기 제2 발광 소자 유닛의 복수의 발광 단위 발광 소자 중 적어도 일부는 제1 전극과 비중첩하는 표시 장치.
  20. 제19 항에 있어서,
    상기 제2 발광 소자 유닛은 양 단부 중 적어도 일 단부가 상기 제1 전극 및 상기 제2 전극 중 적어도 하나와 전기적으로 연결되지 않는 단위 발광 소자를 포함하는 표식 장치.
KR1020200140881A 2020-10-28 2020-10-28 발광 소자 유닛 및 이를 포함하는 표시 장치 KR20220056898A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200140881A KR20220056898A (ko) 2020-10-28 2020-10-28 발광 소자 유닛 및 이를 포함하는 표시 장치
US17/444,742 US20220130895A1 (en) 2020-10-28 2021-08-09 Unit of light-emitting elements and display device including the same
CN202111252559.XA CN114497107A (zh) 2020-10-28 2021-10-26 发光元件单元和包括该发光元件单元的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200140881A KR20220056898A (ko) 2020-10-28 2020-10-28 발광 소자 유닛 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20220056898A true KR20220056898A (ko) 2022-05-09

Family

ID=81257558

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200140881A KR20220056898A (ko) 2020-10-28 2020-10-28 발광 소자 유닛 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US20220130895A1 (ko)
KR (1) KR20220056898A (ko)
CN (1) CN114497107A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4276642A1 (en) 2022-05-09 2023-11-15 Samsung Electronics Co., Ltd. Computing system including cxl switch, memory device and storage device and operating method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101209446B1 (ko) * 2011-04-28 2012-12-07 피에스아이 주식회사 초소형 ｌｅｄ 소자 번들 및 그 제조방법
KR101209449B1 (ko) * 2011-04-29 2012-12-07 피에스아이 주식회사 풀－칼라 ｌｅｄ 디스플레이 장치 및 그 제조방법
KR101713818B1 (ko) * 2014-11-18 2017-03-10 피에스아이 주식회사 초소형 led 소자를 포함하는 전극어셈블리 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4276642A1 (en) 2022-05-09 2023-11-15 Samsung Electronics Co., Ltd. Computing system including cxl switch, memory device and storage device and operating method thereof

Also Published As

Publication number Publication date
US20220130895A1 (en) 2022-04-28
CN114497107A (zh) 2022-05-13

Similar Documents

Publication Publication Date Title
CN110459556B (zh) 发光显示装置
KR20200025618A (ko) 발광 표시 장치
US20070290607A1 (en) Organic electroluminescent display device
JP2012226931A (ja) 表示装置
KR102345872B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
US11791447B2 (en) Display device
KR20200134752A (ko) 발광 표시 장치
JP2012221686A (ja) 表示装置
CN111106258B (zh) 发光显示装置
TW202245291A (zh) 發光元件、包含發光元件之發光單元以及顯示裝置
KR20220056898A (ko) 발광 소자 유닛 및 이를 포함하는 표시 장치
CN110320702B (zh) 基板及其制备方法、显示面板
JP2012221687A (ja) 表示装置
KR20220095312A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220030404A (ko) 표시 장치 및 그 제조 방법
KR20220004849A (ko) 표시 장치
JP2013026067A (ja) 表示装置
WO2023039792A1 (zh) 显示面板和显示装置
US20230163262A1 (en) Light emitting diode array containing metamaterial light collimating features and methods for forming the same
US20230317883A1 (en) Display device and method of fabricating the same
KR20220019141A (ko) 표시 장치 및 이의 제조 방법
JP2006107745A (ja) 有機ｅｌ表示装置
KR20220033538A (ko) 발광 소자, 발광 소자의 제조 방법 및 표시 장치
KR20200133653A (ko) 발광 표시 장치
KR20220077177A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination