KR20220056002A - 포토 마스크, 노광 장치 및 그들을 이용한 3차원 반도체 메모리 소자의 제조 방법 - Google Patents
포토 마스크, 노광 장치 및 그들을 이용한 3차원 반도체 메모리 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20220056002A KR20220056002A KR1020200140658A KR20200140658A KR20220056002A KR 20220056002 A KR20220056002 A KR 20220056002A KR 1020200140658 A KR1020200140658 A KR 1020200140658A KR 20200140658 A KR20200140658 A KR 20200140658A KR 20220056002 A KR20220056002 A KR 20220056002A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- photomask
- mask pattern
- mask
- refractive index
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 12
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 84
- 238000000034 method Methods 0.000 claims description 43
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 239000010453 quartz Substances 0.000 claims description 3
- 239000000853 adhesive Substances 0.000 claims description 2
- 230000001070 adhesive effect Effects 0.000 claims description 2
- 239000000565 sealant Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 42
- 229920002120 photoresistant polymer Polymers 0.000 description 28
- 239000010409 thin film Substances 0.000 description 10
- 230000003287 optical effect Effects 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000009966 trimming Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000779 smoke Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/60—Substrates
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/62—Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70216—Mask projection systems
- G03F7/70283—Mask effects on the imaging process
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70216—Mask projection systems
- G03F7/703—Non-planar pattern areas or non-planar masks, e.g. curved masks or substrates
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70216—Mask projection systems
- G03F7/70308—Optical correction elements, filters or phase plates for manipulating imaging light, e.g. intensity, wavelength, polarisation, phase or image shift
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70416—2.5D lithography
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
본 발명은 포토마스크, 노광 장치 및 그를 이용한 3차원 반도체 메모리 소자의 제조 방법을 개시한다. 포토마스크는, 마스크 기판과, 상기 마스크 기판 상의 제 1 마스크 패턴과, 상기 제 1 마스크 패턴의 일측 상의 평탄 영역, 및 상기 제 1 마스크 패턴의 타측 상에 배치되어 상기 평탄 영역보다 얇은 비 평탄 영역을 갖는 굴절률 변화 기판을 포함한다.
Description
본 발명은 노광 장치 및 그를 이용한 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 포토마스크, 노광 장치 및 그들을 이용한 3차원 반도체 메모리 소자의 제조 방법에 관한 것이다.
일반적으로 포토리소그래피 공정은 포토레지스트 도포 공정, 노광 공정, 및 현상 공정을 포함할 수 있다. 그 중 노광 공정은 평탄한 기판 상에 도포된 포토레지스트에 이미지 패턴을 전사하는 공정일 수 있다. 반도체 소자의 집적도 증가에 따라, 노광 공정은 광의 파장을 감소시키고, 렌즈의 개구수(numerical aperture)를 증가시키는 방법으로 연구 개발되고 있다. 그러나, 광의 파장 감소 및 렌즈의 개구수 증가는 상기 광의 초점 심도(depth of focus)의 감소를 야기하였고, 포토레지스트의 극한의 평탄화 기술을 필요로 하고 있었다.
본 발명이 해결하고자 하는 과제는 광의 초점을 국지적으로 변화시킬 수 있는 포토 마스크 및 노광 장치를 제공하는데 있다.
본 발명은 포토마스크를 개시한다. 포토마스크는, 마스크 기판; 상기 마스크 기판 상의 제 1 마스크 패턴; 그리고 상기 제 1 마스크 패턴의 일측 상의 평탄 영역, 및 상기 제 1 마스크 패턴의 타측 상에 배치되어 상기 평탄 영역보다 얇은 비 평탄 영역을 갖는 굴절률 변화 기판을 포함한다.
본 발명의 일 예에 따른 노광 장치는 기판을 수납하는 스테이지; 상기 스테이지 상의 기판에 제공되는 광을 생성하는 광원; 상기 광원과 상기 스테이지 사이에 배치되고, 상기 광을 상기 기판에 집중하는 오브젝티브 렌즈; 그리고 상기 오브젝티브 렌즈와 상기 광원 사이에 배치되고, 상기 기판에 전사될 패턴을 투영하는 포토마스크를 포함한다. 여기서, 상기 포토 마스크는: 마스크 기판; 상기 마스크 기판 상의 제 1 마스크 패턴; 그리고 상기 제 1 마스크 패턴의 일측 상의 평탄 영역, 및 상기 제 1 마스크 패턴의 타측 상에 배치되어 상기 평탄 영역보다 얇은 비 평탄 영역을 갖는 굴절률 변화 기판을 포함할 수 있다.
본 발명의 일 예에 따른 3차원 반도체 메모리 소자의 제조 방법은 셀 어레이 영역 및 연결 영역을 갖는 기판 상에 교번하여 적층되는 절연막들과 수평막들을 포함하는 박막 구조체를 형성하는 단계; 상기 연결 영역 상의 박막 구조체의 일부를 노출하는 제 1 포토레지스트 패턴을 형성하는 단계; 상기 제 1 포토레지스트 패턴을 식각 마스크로 사용한 식각 공정 및 트리밍 공정을 이용하여 상기 연결 영역 상에 계단 모양을 갖는 더미 패드 패턴들을 형성하는 단계; 포토마스크를 구비한 노광 장치를 이용하여 상기 더미 패드 패턴들을 국부적으로 노출하는 제 2 포토레지스트 패턴을 형성하는 단계; 그리고 상기 더미 패드 패턴들 상에 더미 추가 층들을 형성하는 단계를 포함한다. 여기서, 상기 포토마스크는: 마스크 기판; 상기 마스크 기판 상의 제 1 마스크 패턴; 그리고 상기 제 1 마스크 패턴의 일측 상에 배치된 평탄 영역과, 상기 제 1 마스크 패턴의 타측 상에 배치되어 상기 평탄 영역보다 얇은 비 평탄 영역을 갖는 굴절률 변화 기판을 포함할 수 있다.
본 발명의 개념에 따른 포토마스크는 리세스를 갖는 굴절률 변화 기판을 이용하여 광의 초점을 국지적으로 변화시킬 수 있다.
도 1은 본 발명의 개념에 따른 노광 장치의 일 예를 보여주는 단면도이다.
도 2는 도 1의 포토마스크의 일 예를 보여주는 단면도이다.
도 3은 도 1의 포토마스크의 일 예를 보여주는 단면도이다.
도 4는 도 1의 포토마스크의 일 예를 보여주는 단면도이다.
도 5는 본 발명의 3차원 반도체 메모리 소자의 제조 방법을 보여준다.
도 6 내지 도 14는 도 5의 3차원 반도체 메모리 소자의 제조 방법을 보여주는 공정 단면도들이다.
도 15는 도 8의 더미 패드 패턴들의 단차 차이에 따른 리세스의 곡률 반경을 보여준다.
도 16은 도 12의 층간 절연막의 라인 컷 트렌치들의 일 예를 보여주는 사시도이다.
도 2는 도 1의 포토마스크의 일 예를 보여주는 단면도이다.
도 3은 도 1의 포토마스크의 일 예를 보여주는 단면도이다.
도 4는 도 1의 포토마스크의 일 예를 보여주는 단면도이다.
도 5는 본 발명의 3차원 반도체 메모리 소자의 제조 방법을 보여준다.
도 6 내지 도 14는 도 5의 3차원 반도체 메모리 소자의 제조 방법을 보여주는 공정 단면도들이다.
도 15는 도 8의 더미 패드 패턴들의 단차 차이에 따른 리세스의 곡률 반경을 보여준다.
도 16은 도 12의 층간 절연막의 라인 컷 트렌치들의 일 예를 보여주는 사시도이다.
도 1은 본 발명의 개념에 따른 노광 장치(100)의 일 예를 보여준다.
도 1을 참조하면, 본 발명의 노광 장치(100)는 DUV(Deep Ultra Violet) 노광 장치일 수 있다. 일 예로, 본 발명의 노광 장치(100)는 스테이지(110), 광원(120), 광학계(130), 오브젝티브 렌즈(140), 및 포토마스크(150)를 포함할 수 있다.
스테이지(110)는 기판(W)을 수납할 수 있다. 스테이지(110)는 기판(W)을 수평 방향으로 이동시킬 수 있다. 기판(W)은 계단식 상부 면 (stepped upper surface)을 가질 수 있다. 기판(W)의 계단식 상부 면은 약 1㎛ 내지 약 10㎛의 높이 차이(12)를 가질 수 있다.
광원(120)은 스테이지(110) 상에 제공될 수 있다. 광원(120)은 광(122)을 생성하여 기판(W)에 제공할 수 있다. 광(122)은 엑시머 레이저 광, 또는 심 자외선(Deep Ultraviolet) 광을 포함할 수 있다. 예를 들어, 광(122)은 193nm(ArF), 248nm(KrF), 365nm(i-line), 또는 436nm(G-line)의 파장을 가질 수 있다.
광학계(130)는 광원(120)과 스테이지(110) 사이에 제공될 수 있다. 예를 들어, 광학계(130)는 렌즈를 포함할 수 있다. 광학계(130)는 광(122)을 확대 및/또는 축소 투영할 수 있다. 이와 달리, 광학계(130)는 미러를 포함할 수 있으며, 본 발명은 이에 한정되지 않는다. 광학계(130)는 광(122)의 경로(path)를 변경하고, 시준(collimate)할 수 있다.
오브젝티브 렌즈(140)는 스테이지(110)와 광학계(130) 사이에 제공될 수 있다. 오브젝티브 렌즈(140)는 광(122)을 기판(W)에 집중(focus)할 수 있다. 예를 들어, 오브젝티브 렌즈(140)는 적어도 하나의 볼록 렌즈를 포함할 수 있다.
포토마스크(150)는 오브젝티브 렌즈(140)와 광학계(130) 사이에 제공될 수 있다. 일 예로, 포토마스크(150)는 투과형 포토마스크일 수 있다. 포토마스크(150)는 광(122)을 기판(W)에 투영할 수 있다. 포토마스크(150)는 광(122)에 대해 차등적 굴절률을 가질 수 있다. 예를 들어, 포토마스크(150)는 오브젝티브 렌즈(140)의 초점 거리를 변화(shift)시켜 광(122)의 초점(142)을 기판(W)의 계단식 상부 면에 제공할 수 있다.
도 2는 도 1의 포토마스크(150)의 일 예를 보여준다.
도 2를 참조하면, 포토마스크(150)는 마스크 기판(152), 제 1 마스크 패턴(154), 지지 부(156) 및 굴절률 변화 기판(158)을 포함할 수 있다.
마스크 기판(152)은 투명 기판일 수 있다. 예를 들어, 마스크 기판(152)은 퀄츠를 포함할 수 있다. 이와 달리, 마스크 기판(152)은 글래스를 포함할 수 있으며, 본 발명은 이에 한정되지 않는다.
제 1 마스크 패턴(154)은 마스크 기판(152) 상에 배치될 수 있다. 제 1 마스크 패턴(154)은 광(122)의 일부를 흡수하여 마스크 기판(152)으로 제공되는 광(122)의 일부를 차단할 수 있다. 광(122)은 제 1 마스크 패턴(154)에 근거하여 기판(W)에 투사(projected)될 수 있다. 예를 들어, 제 1 마스크 패턴(154)은 크롬과 같은 금속 층을 포함할 수 있다.
지지 부(156)는 제 1 마스크 패턴(154) 외곽의 마스크 기판(152) 가장자리 상에 제공될 수 있다. 지지 부(156)는 마스크 기판(152)과 굴절률 변화 기판(158) 사이에 제공될 수 있다. 지지 부(156)는 마스크 기판(152) 상에 굴절률 변화 기판(158)을 고정할 수 있다. 얘를 들어, 지지 부(156)는 실런트, 또는 접착제를 포함할 수 있다. 이와 달리, 지지 부(156)는 고분자를 포함할 수 있으며, 본 발명은 이에 한정되지 않는다.
굴절률 변화 기판(158)은 제 1 마스크 패턴(154) 및 지지 부(156) 상에 배치될 수 있다. 굴절률 변화 기판(158)은 광(122)을 마스크 기판(152)에 투과할 수 있다. 굴절률 변화 기판(158)은 마스크 기판(152)의 재질과 동일한 재질로 이루어질 수 있다. 예를 들어, 굴절률 변화 기판(158)은 퀄츠를 포함할 수 있다. 굴절률 변화 기판(158)은 오브젝티브 렌즈(140)에 투과되는 광(122)의 초점(142)을 국지적으로 변화시킬 수 있다. 일 예로, 굴절률 변화 기판(158)은 가장자리 영역(151), 평탄 영역(153), 및 비 평탄 영역(155)을 가질 수 있다.
가장자리 영역(151)은 평탄 영역(153) 및 비 평탄 영역(155)의 외곽에 배치될 수 있다. 가장자리 영역(151)은 지지 부(156) 상에 제공될 수 있다. 가장자리 영역(151)은 광(122)의 비 투과 영역일 수 있다.
평탄 영역(153)은 제 1 마스크 패턴(154)의 일측 상에 제공될 수 있다. 평탄 영역(153)은 마스크 기판(152)과 평행할 수 있다. 평탄 영역(153)에서, 굴절률 변화 기판(158)의 상부 면과 하부 면은 서로 평행할 수 있다. 평탄 영역(153)의 굴절률 변화 기판(158)은 굴절률의 차이 없이 광(122)을 투과할 수 있다.
비 평탄 영역(155)은 제 1 마스크 패턴(154)의 타측 상에 제공될 수 있다. 비 평탄 영역(155)의 마스크 기판(152)은 평탄 영역(153)보다 얇을 수 있다. 비 평탄 영역(155)에서, 굴절률 변화 기판(158)의 상부 면과 하부 면은 서로 비 평행할 수 있다. 비 평탄 영역(155)의 굴절률 변화 기판(158)은 굴절률의 차이를 발생시켜 광(122)의 초점(142)을 국지적으로 변화시킬 수 있다. 일 예로, 비 평탄 영역(155)은 리세스(157)를 포함할 수 있다.
리세스(157)는 제 1 마스크 패턴(154)에 인접하여 제공될 수 있다. 리세스(157)는 굴절률 변화 기판(158)의 하부 면에 배치될 수 있다. 굴절률 변화 기판(158)의 상부 면은 평탄할 수 있다. 리세스(157)는 곡률 반경(R)을 가질 수 있다. 기판의 계단식 상부 면이 약 1㎛ 내지 약 10㎛의 높이 차이(12)를 가질 때, 곡률 반경(R)은 약 160cm 내지 1400cm일 수 있다. 리세스(157)는 굴절률 변화 기판(158)의 굴절률 차이를 발생시켜 광(122)의 초점(142)을 변화(shift)시킬 수 있다.
도 3은 도 1의 포토마스크(150)의 일 예를 보여준다.
도 3을 참조하면, 포토마스크(150)는 제 2 마스크 패턴(160)을 더 포함할 수 있다. 제 2 마스크 패턴(160)은 굴절률 변화 기판(158) 상에 제공될 수 있다. 제 2 마스크 패턴(160)은 제 1 마스크 패턴(154)과 동일한 면적 및/또는 크기를 가질 수 있다. 제 2 마스크 패턴(160)은 제 1 마스크 패턴(154) 상에 정렬될 수 있다.
제 2 마스크 패턴(160)은 굴절률 변화 기판(158)에 투과된 광(122)의 왜곡(distortion)을 제거할 수 있다. 제 2 마스크 패턴(160)은 크롬과 같은 금속을 포함할 수 있다. 제 2 마스크 패턴(160)은 굴절률 변화 기판(158) 내에 제공될 수 있다.
굴절률 변화 기판(158)은 트렌치(159)를 갖고, 제 2 마스크 패턴(160)은 상기 트렌치(159) 내에 제공될 수 있다. 예를 들어, 제 2 마스크 패턴(160)은 삼각형 모양의 단면을 가질 수 있다. 트렌치(159)는 굴절률 변화 기판(158)의 상부 면에 배치되고, 리세스(157)는 굴절률 변화 기판(158)의 하부 면에 배치될 수 있다.
마스크 기판(152), 제 1 마스크 패턴(154) 및 지지 부(156)는 도 2와 동일하게 구성될 수 있다.
도 4는 도 1의 포토마스크(150)의 일 예를 보여준다.
도 4를 참조하면, 포토마스크(150)의 제 2 마스크 패턴(160)은 굴절률 변화 기판(158)의 평탄한 상부 면 상에 제공될 수 있다. 제 2 마스크 패턴(160)은 제 1 마스크 패턴(154)의 모양과 동일한 모양의 단면을 가질 수 있다. 제 2 마스크 패턴(160)은 사각형 모양의 단면을 가질 수 있다.
마스크 기판(152), 제 1 마스크 패턴(154), 지지 부(156) 및 굴절률 변화 기판(158)은 도 2와 동일하게 구성될 수 있다.
이와 같이 구성된 노광 장치(100)를 이용한 3차원 반도체 메모리 소자의 제조 방법을 설명하면 다음과 같다.
도 5는 본 발명의 3차원 반도체 메모리 소자의 제조 방법을 보여준다. 도 6 내지 도 14는 도 5의 3차원 반도체 메모리 소자의 제조 방법을 보여주는 공정 단면도들이다.
도 5 및 도 6을 참조하면, 기판(W) 상에 박막 구조체(210)를 형성한다(S10). 기판(W)은 셀 어레이 영역(202) 및 연결 영역(204)을 가질 수 있다. 셀 어레이 영역(202)은 기판(W)의 일측에 제공될 수 있다. 셀 어레이 영역(202)은 메모리 셀의 형성 영역일 수 있다. 연결 영역(204)은 기판(W)의 타측에 제공될 수 있다. 연결 영역(204)은 메모리 셀에 연결되는 워드 라인들(도 12의 WL)의 콘택 플러그들(도 14의 260) 형성 영역일 수 있다. 박막 구조체(210)는 셀 어레이 영역(202) 및 연결 영역(204) 상에 형성될 수 있다. 박막 구조체(210)는 몰드 절연막들일 수 있다. 일 예로, 박막 구조체(210)는 절연막들(212) 및 수평막들(214)을 포함할 수 있다. 절연막들(212) 및 수평막들(214)은 셀 어레이 영역(202) 및 연결 영역(204) 상에 교번(alternatively)하여 적층될 수 있다. 절연막들(212)은 실리콘 산화물을 포함할 수 있다. 수평막들(214)은 실리콘 질화물, 실리콘 산질화물, 다결정 실리콘, 또는 금속 중 어느 하나를 포함할 수 있다.
도 5 및 도 7을 참조하면, 연결 영역(204)의 박막 구조체(210)의 일부를 노출하는 제 1 포토레지스트 패턴(PR1)을 형성한다(S20). 제 1 포토레지스트 패턴(PR1)은 제 1 포토레지스트(미도시)의 도포 공정, 노광 공정 및 현상 공정을 통해 형성될 수 있다. 제 1 포토레지스트 패턴(PR1)은 연결 영역(204) 가장자리의 박막 구조체(210)의 일부를 노출할 수 있다.
도 5 및 도 8을 참조하면, 제 1 포토레지스트 패턴(PR1)을 식각 마스크로 사용한 식각 공정 및 트리밍 공정을 사용하여 더미 패드 패턴들(220)을 형성한다(S30). 더미 패드 패턴들(220)은 식각 공정과 트리밍 공정의 횟수에 비례하는 개수를 갖도록 형성될 수 있다. 더미 패드 패턴들(220)은 계단식 모양을 가질 있다. 제 1 포토레지스트 패턴(PR1)은 트리밍 공정들을 통해 점진적으로 제거될 수 있다. "224"은 트리밍 공정을 통해 제 1 포토레지스트 패턴(PR1)이 제거된 부분을 지칭한다. 더미 패드 패턴들(220)은 수평막들(214)의 단부를 지칭할 수 있다.
이후, 제 1 포토레지스트 패턴(PR1)은 에싱 공정 또는 세정 공정을 통해 제거될 수 있다.
도 1, 도 2, 도 5, 도 9 및 도 10을 참조하면, 포토마스크(150)을 갖는 노광 장치(100)를 이용하여 더미 패드 패턴들(220)의 측벽 상에 제 2 포토레지스트 패턴(PR2)을 형성한다(S40). 제 2 포토레지스트 패턴(PR2)은 제 2 포토레지스트(PR)의 도포 공정, 노광 공정 및 현상 공정을 통해 형성될 수 있다. 도포 공정은 스핀 코팅 공정을 포함할 수 있다. 제 2 포토레지스트 패턴(PR2) 및 제 2 포토레지스트(PR)는 제 1 포토레지스트 패턴(PR1) 및 제 1 포토레지스트보다 얇을 수 있다.
도 1, 도 2 및 도 9를 참조하면, 노광 장치(100)는 포토마스크(150)의 굴절률 변화 기판(158)을 이용하여 더미 패드 패턴들(220) 상의 제 2 포토레지스트(PR)에 광(122)을 선택적으로 제공할 수 있다. 굴절률 변화 기판(158)은 비 평탄 영역(155)의 리세스(157)를 이용하여 더미 패드 패턴들(220) 상의 제 2 포토레지스트(PR)에 광(122)의 초점(142)을 순차적으로 제공할 수 있다. 더미 패드 패턴들(220) 상의 제 2 포토레지스트(PR)는 광(122)에 감광될 수 있다. 리세스(157)의 곡률 반경(R)은 광(122)의 초점(142)을 더미 패드 패턴들(220)의 높이 차이(12)에 따라 결정할 수 있다. 높이 차이(12)는 더미 패드 패턴들(220)의 최대 높이와 최저 높이의 차이로 정의될 수 있다.
도 15는 도 8의 더미 패드 패턴들(220)의 높이 차이(12)에 따른 리세스(157)의 곡률 반경(R)을 보여준다.
도 15를 참조하면, 최상 층의 더미 패드 패턴(220)과 최하 층의 더미 패드 패턴들(220)의 높이 차이(12)가 약 1㎛ 내지 약 10㎛일 경우, 리세스(157)의 곡률 반경(R)은 약 160cm 내지 약 1400cm일 수 있다. 리세스(157)의 곡률 반경(R)은 1㎛ 이하의 높이 차이(12)를 갖는 더미 패드 패턴들(220)에 대해 약 1400cm 이상으로 증가하고, 10㎛ 이상의 높이 차이(12)를 갖는 더미 패드 패턴들(220)에 대해 약 160cm 이하로 감소할 수 있다.
도 10을 참조하면, 현상 공정을 이용하여 광(122)에 노출된 제 2 포토레지스트(PR)의 일부를 제거하여 제 2 포토레지스트 패턴(PR2)을 형성할 수 있다. 제 2 포토레지스트 패턴(PR2)은 더미 패드 패턴들(220)의 상부 면을 노출할 수 있다.
도 5 및 도 11을 참조하면, 노출된 더미 패드 패턴들(220)의 상부면에 더미 추가 층들(230)을 형성한다(S50). 더미 추가 층들(230)은 더미 패드 패턴들(220)로부터 돌출된 패드 패턴들(raised pad patterns)을 포함할 수 있다. 더미 추가 층들(230)은 수평막들(214)과 동일한 물질, 예를 들어 실리콘 질화물을 포함할 수 있다. 이후, 제 2 포토레지스트 패턴(PR2)은 에싱 공정 또는 세정 공정을 통해 제거될 수 있다.
도시되지는 않았지만, 셀 어레이 영역(202)에는 채널 홀들과, 상기 채널 홀들 내의 채널 구조체들이 형성될 수 있다.
도 5 및 도 12를 참조하면, 박막 구조체(210), 더미 패드 패턴들(220) 및 더미 추가 층들(230) 상에 층간 절연막(240)을 형성한다(S60). 층간 절연막(240)은 화학기상증착방법으로 형성된 실리콘 산화물을 포함할 수 있다.
도 16은 도 12의 층간 절연막(240)의 라인 컷 트렌치들(242)의 일 예를 보여준다.
도 5, 도 12 및 도 16을 참조하면, 층간 절연막(240), 박막 구조체(210), 더미 패드 패턴들(220) 및 더미 추가 층들(230)의 일부를 제거하여 라인 컷 트렌치들(242)을 형성한다(S70). 라인 컷 트렌치들(242)은 포토리소그래피 공정 및 식각 공정을 통해 형성될 수 있다. 라인 컷 트렌치들(242)은 절연막들(212), 수평막들(214), 더미 패드 패턴들(220) 및 더미 추가 층들(230)을 제 2 방향(D2)으로 분리시킬 수 있다. 라인 컷 트렌치들(242)은 수평막들(214), 더미 패드 패턴들(220) 및 더미 추가 층들(230)의 측벽을 노출할 수 있다. 절연막들(212), 수평막들(214), 더미 패드 패턴들(220) 및 더미 추가 층들(230)은 제 1 방향(D1)으로 연장할 수 있다.
다음, 라인 컷 트렌치(232)에 노출된 수평막들(214), 더미 패드 패턴들(220) 및 더미 추가 층들(230)을 제거한다(S80). 수평막들(214), 더미 패드 패턴들(220) 및 더미 추가 층들(230)은 습식 식각 방법에 의해 제거될 수 있다.
그 다음, 수평막들(214), 더미 패드 패턴들(220) 및 더미 추가 층들(230)이 제거된 영역들에 워드 라인들(WL)과 패드 패턴들(222)을 형성한다(S90). 워드 라인들(WL) 및 패드 패턴들(222)은 원자층 증착 방법을 통해 절연막들(212) 상에 형성될 수 있다. 워드 라인들(WL)과 패드 패턴들(222)은 텅스텐의 금속 층을 포함할 수 있다. 패드 패턴들(222)은 워드 라인들(WL)의 말단에 계단식 모양으로 형성될 수 있다.
도 5 및 도 13을 참조하면, 층간 절연막(240)의 일부를 제거하여 콘택 홀들(250)을 형성한다(S100). 콘택 홀들(250)은 패드 패턴들(222)을 노출시킬 수 있다.
도 5 및 도 14를 참조하면, 콘택 홀들(250) 내에 콘택 플러그들(260)를 형성한다(S110). 콘택 플러그들(260)은 금속 증착 공정 및 화학적 기계적 연막 공정을 통해 콘택 홀들(250) 내에 형성될 수 있다.
도시되지는 않았지만, 콘택 플러그들(260) 상에 배선 층을 형성한다.
따라서, 본 발명의 3차원 반도체 메모리 소자의 제조 방법은 광(122)의 초점을 국지적으로 변화시키는 포토마스크(150)를 이용하여 계단식 모양의 더미 패드 패턴들(220) 및 더미 추가 층들(230)을 형성하고, 워드 라인들(WL)의 말단에 계단식 모양을 갖는 패드 패턴들(222)을 형성할 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시 예들 및 응용 예을 설명하였지만, 이는 본 발명의 기술적 사상에 대한 이해를 위해 예시적으로 설명된 것일 뿐, 본 발명의 기술적 사상이 위에서 설명된 설비에 한정적으로 적용될 수 있음을 의미하지는 않는다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
Claims (10)
- 마스크 기판;
상기 마스크 기판 상의 제 1 마스크 패턴; 그리고
상기 제 1 마스크 패턴의 일측 상의 평탄 영역, 및 상기 제 1 마스크 패턴의 타측 상에 배치되어 상기 평탄 영역보다 얇은 비 평탄 영역을 갖는 굴절률 변화 기판을 포함하는 포토마스크.
- 제 1 항에 있어서,
상기 비 평탄 영역은 리세스를 갖는 포토마스크.
- 제 2 항에 있어서,
상기 리세스는 160cm 내지 1400cm의 곡률 반경을 갖는 포토마스크.
- 제 1 항에 있어서,
상기 굴절률 변화 기판 상의 제 2 마스크 패턴을 더 포함하는 포토마스크.
- 제 4 항에 있어서,
상기 제 2 마스크 패턴은 상기 제 1 마스크 패턴에 정렬된 포토마스크.
- 제 4 항에 있어서,
상기 굴절률 변화 기판은 트렌치를 갖되,
상기 제 2 마스크 패턴은 상기 트렌치 내에 배치되는 포토마스크.
- 제 4 항에 있어서,
상기 제 2 마스크 패턴은 삼각형 모양의 단면을 갖는 포토마스크.
- 제 1 항에 있어서,
상기 제 1 마스크 패턴의 외곽에 배치되어 상기 마스크 기판 상에 상기 굴절률 변화 기판을 지지하는 지지 부를 더 포함하는 포토마스크. - 제 8 항에 있어서,
상기 지지 부는 실런트 또는 접착제를 포함하는 포토마스크.
- 제 1 항에 있어서,
상기 마스크 기판 및 상기 굴절률 변화 기판은 퀄츠를 포함하는 포토마스크.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200140658A KR20220056002A (ko) | 2020-10-27 | 2020-10-27 | 포토 마스크, 노광 장치 및 그들을 이용한 3차원 반도체 메모리 소자의 제조 방법 |
US17/306,644 US11662659B2 (en) | 2020-10-27 | 2021-05-03 | Photomask, exposure apparatus, and method of fabricating three-dimensional semiconductor memory device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200140658A KR20220056002A (ko) | 2020-10-27 | 2020-10-27 | 포토 마스크, 노광 장치 및 그들을 이용한 3차원 반도체 메모리 소자의 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20220056002A true KR20220056002A (ko) | 2022-05-04 |
Family
ID=81258441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200140658A KR20220056002A (ko) | 2020-10-27 | 2020-10-27 | 포토 마스크, 노광 장치 및 그들을 이용한 3차원 반도체 메모리 소자의 제조 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11662659B2 (ko) |
KR (1) | KR20220056002A (ko) |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100263900B1 (ko) | 1993-03-04 | 2000-09-01 | 윤종용 | 마스크 및 그 제조방법 |
JP3080023B2 (ja) | 1997-02-20 | 2000-08-21 | 日本電気株式会社 | 露光用フォトマスク |
KR100347541B1 (ko) | 1999-12-23 | 2002-08-07 | 주식회사 하이닉스반도체 | 반도체 소자 제조용 레티클 |
JP4534376B2 (ja) | 2001-04-10 | 2010-09-01 | ソニー株式会社 | 露光マスクの製造方法および露光マスク |
JP2005055815A (ja) * | 2003-08-07 | 2005-03-03 | Toshiba Corp | フォトマスク、パターン形成方法及び半導体装置の製造方法 |
US7268357B2 (en) * | 2005-05-16 | 2007-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Immersion lithography apparatus and method |
US7439187B2 (en) | 2006-10-27 | 2008-10-21 | Sharp Laboratories Of America | Grayscale reticle for precise control of photoresist exposure |
JP5172316B2 (ja) | 2007-12-19 | 2013-03-27 | 株式会社東芝 | フォトマスク、フォトマスクの線幅補正方法、線幅補正装置 |
JP5665784B2 (ja) | 2012-03-16 | 2015-02-04 | 株式会社東芝 | フォトマスクおよびパターン形成方法 |
US9046783B2 (en) * | 2012-03-27 | 2015-06-02 | Panasonic Intellectual Property Management Co., Ltd. | Photomask, and pattern formation method and exposure apparatus using the photomask |
US20140272688A1 (en) | 2013-03-15 | 2014-09-18 | Photronics, Inc. | Grayscale lithography of photo definable glass |
US10747099B2 (en) * | 2018-05-22 | 2020-08-18 | United Microelectronics Corp. | Photomask |
-
2020
- 2020-10-27 KR KR1020200140658A patent/KR20220056002A/ko active Search and Examination
-
2021
- 2021-05-03 US US17/306,644 patent/US11662659B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US11662659B2 (en) | 2023-05-30 |
US20220128900A1 (en) | 2022-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20240012178A1 (en) | Meta-surface optical element and method of manufacturing the same | |
KR101076886B1 (ko) | 극자외선 리소그래피를 위한 마스크 및 이를 이용한 노광방법 | |
JP2008089926A (ja) | 微小光学素子、その製造方法及びフォトマスク | |
CN107783367B (zh) | 相位移光掩模 | |
US6989229B2 (en) | Non-resolving mask tiling method for flare reduction | |
US20100159369A1 (en) | Phase shift mask and method for manufacturing the same, and method for manufacturing integrated circuit | |
US20050031967A1 (en) | Photomask, method for fabricating a pattern and method for manufacturing a semiconductor device | |
JP4345821B2 (ja) | 露光用マスク及びパターン形成方法 | |
KR100475083B1 (ko) | 미세한 콘택홀 어레이를 위한 포토마스크, 그 제조방법 및사용방법 | |
KR20220056002A (ko) | 포토 마스크, 노광 장치 및 그들을 이용한 3차원 반도체 메모리 소자의 제조 방법 | |
JP2004062088A (ja) | フォトマスク、その設計方法及びそれを用いた半導体装置の製造方法 | |
JP2005257962A (ja) | 位相シフトマスク及び位相シフトマスクの製造方法 | |
KR100735530B1 (ko) | 단차를 가진 반사층을 포함하는 반사형 포토마스크 및 그 제조방법 | |
US8236697B2 (en) | Method for manufacturing semiconductor device | |
KR20080026832A (ko) | 반도체소자의 미세패턴 형성방법 | |
JP2647022B2 (ja) | パターン形成方法 | |
US10222692B2 (en) | Photomask and manufacturing method of semiconductor device | |
KR100811270B1 (ko) | 단일 포토마스크를 이용한 패턴 형성방법 | |
US20090226823A1 (en) | Reticles including assistant structures, methods of forming such reticles, and methods of utilizing such reticles | |
US20240027890A1 (en) | Reflective mask and method of designing anti-reflection pattern of the same | |
US8043770B2 (en) | Photomask and method of forming overlay vernier of semiconductor device using the same | |
KR100914296B1 (ko) | 어시스트 패턴을 구비한 포토마스크 형성방법 | |
KR100516746B1 (ko) | 노광마스크의 제조방법 | |
KR20210127851A (ko) | 극자외선 리소그래피용 위상 반전 마스크 | |
JP2008089924A (ja) | 光モジュール及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination |