KR20220053714A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220053714A
KR20220053714A KR1020200137343A KR20200137343A KR20220053714A KR 20220053714 A KR20220053714 A KR 20220053714A KR 1020200137343 A KR1020200137343 A KR 1020200137343A KR 20200137343 A KR20200137343 A KR 20200137343A KR 20220053714 A KR20220053714 A KR 20220053714A
Authority
KR
South Korea
Prior art keywords
electrode
sub
disposed
light emitting
opening
Prior art date
Application number
KR1020200137343A
Other languages
English (en)
Inventor
임현덕
강종혁
김범준
조은아
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200137343A priority Critical patent/KR20220053714A/ko
Priority to US17/493,714 priority patent/US20220130928A1/en
Priority to CN202180068572.1A priority patent/CN116325159A/zh
Priority to PCT/KR2021/014544 priority patent/WO2022086106A1/ko
Publication of KR20220053714A publication Critical patent/KR20220053714A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

본 발명은 표시 장치에 관한 것이다. 일 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 상에 배치되며, 발광 영역을 구획하는 제1 메인 개구부 및 상기 제1 메인 개구부로부터 연장된 복수의 서브 개구부들을 포함하는 뱅크, 상기 제1 기판 상에 제1 방향으로 이격되며 제2 방향으로 연장된 제1 전극 및 제2 전극, 상기 제1 전극과 상기 제2 전극 상에 배치되며, 상기 제2 방향으로 서로 이격된 복수의 발광 소자들, 상기 제1 전극 상에 배치되며, 상기 발광 소자들의 일단부에 접촉하는 제1 연결 전극, 및 상기 제2 전극 상에 배치되며, 상기 발광 소자들의 타단부에 접촉하는 제2 연결 전극을 포함하며, 상기 제1 연결 전극은 상기 제1 전극 상에 배치된 제1 컨택부를 통해 상기 제1 전극과 연결되고, 상기 제2 연결 전극은 상기 제2 전극 상에 배치된 제2 컨택부를 통해 상기 제2 전극과 연결되며, 상기 제1 컨택부와 상기 제2 컨택부는 상기 복수의 서브 개구부들과 중첩한다.

Description

표시 장치{Display device}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 발광 소자의 정렬 시 발광 영역으로부터 발광 소자가 이탈하는 것을 방지할 수 있는 표시 장치를 제공하고자 하는 것이다.
또한, 본 발명이 해결하고자 하는 과제는 전극들에 연결되는 연결 전극들이 뱅크의 단차에 의해 단선되거나 증착 불량이 발생하는 것을 방지할 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 상에 배치되며, 발광 영역을 구획하는 제1 메인 개구부 및 상기 제1 메인 개구부로부터 연장된 복수의 서브 개구부들을 포함하는 뱅크, 상기 제1 기판 상에 제1 방향으로 이격되며 제2 방향으로 연장된 제1 전극 및 제2 전극, 상기 제1 전극과 상기 제2 전극 상에 배치되며, 상기 제2 방향으로 서로 이격된 복수의 발광 소자들, 상기 제1 전극 상에 배치되며, 상기 발광 소자들의 일단부에 접촉하는 제1 연결 전극, 및 상기 제2 전극 상에 배치되며, 상기 발광 소자들의 타단부에 접촉하는 제2 연결 전극을 포함하며, 상기 제1 연결 전극은 상기 제1 전극 상에 배치된 제1 컨택부를 통해 상기 제1 전극과 연결되고, 상기 제2 연결 전극은 상기 제2 전극 상에 배치된 제2 컨택부를 통해 상기 제2 전극과 연결되며, 상기 제1 컨택부와 상기 제2 컨택부는 상기 복수의 서브 개구부들과 중첩할 수 있다.
상기 복수의 서브 개구부들은 상기 제1 컨택부와 중첩하는 제1 서브 개구부 및 상기 제2 컨택부와 중첩하는 제2 서브 개구부를 포함할 수 있다.
상기 제1 서브 개구부의 폭은 상기 제1 전극의 폭보다 작거나 동일하고, 상기 제2 서브 개구부의 폭은 상기 제2 전극의 폭보다 작거나 동일할 수 있다.
상기 제1 서브 개구부와 중첩하며 상기 제1 전극과 상기 제1 연결 전극 사이에 배치되는 제1 금속층, 및 상기 제2 서브 개구부와 중첩하며 상기 제2 전극과 상기 제2 연결 전극 사이에 배치되는 제2 금속층을 더 포함할 수 있다.
상기 제1 서브 개구부의 폭은 상기 제1 금속층의 폭보다 작거나 동일하고, 상기 제2 서브 개구부의 폭은 상기 제2 금속층의 폭보다 작거나 동일할 수 있다.
상기 제1 전극과 상기 제1 연결 전극 사이 및 상기 제2 전극과 상기 제2 연결 전극 사이에 배치되는 제1 절연층을 더 포함하며, 상기 제1 절연층은 상기 제1 서브 개구부와 중첩하며 상기 제1 전극을 노출하는 제1 컨택홀 및 상기 제2 서브 개구부와 중첩하며 상기 제2 전극을 노출하는 제2 컨택홀을 포함할 수 있다.
상기 제1 금속층과 상기 제1 컨택홀은 서로 중첩하며 서로 동일한 폭을 가지고, 상기 제2 금속층과 상기 제2 컨택홀은 서로 중첩하며 서로 동일한 폭을 가질 수 있다.
상기 제1 컨택부의 폭은 상기 제1 서브 개구부의 폭, 상기 제1 금속층의 폭, 및 상기 제1 컨택홀의 폭보다 작거나 동일하고, 상기 제2 컨택부의 폭은 상기 제2 서브 개구부의 폭, 상기 제2 금속층의 폭, 및 상기 제2 컨택홀의 폭보다 작거나 동일할 수 있다.
상기 복수의 서브 개구부들은 각각, 상기 제1 메인 개구부와 접하는 제1 영역 및 상기 제1 영역으로부터 연장된 제2 영역을 포함할 수 있다.
상기 제1 영역의 폭은 상기 제2 영역의 폭보다 작을 수 있다.
상기 제1 영역의 폭은 상기 제1 전극 또는 상기 제2 전극의 폭보다 작거나 동일할 수 있다.
상기 제1 메인 개구부로부터 상기 제2 방향으로 이격되며, 상기 제1 서브 개구부 및 상기 제2 서브 개구부 사이에 배치되어 상기 제1 서브 개구부와 상기 제2 서브 개구부를 서로 연결시키는 제1 연결 개구부를 더 포함할 수 있다.
상기 제1 연결 개구부는 상기 제1 컨택부 및 상기 제2 컨택부 사이에 배치되며, 상기 제1 컨택부 및 상기 제2 컨택부 각각과 비중첩할 수 있다.
일 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 상에 제1 방향으로 이격되며 제2 방향으로 연장된 제1 전극 및 제2 전극, 상기 제1 전극과 상기 제2 전극 상에 배치되며, 상기 제2 방향으로 서로 이격된 복수의 발광 소자들, 상기 제1 전극 상에 배치되며, 상기 발광 소자들의 일단부에 접촉하는 제1 연결 전극, 상기 제2 전극 상에 배치되며, 상기 발광 소자들의 타단부에 접촉하는 제2 연결 전극, 상기 제1 전극과 상기 제1 연결 전극 사이에 배치되며 상기 제1 전극과 상기 제1 연결 전극에 각각 접하는 제1 금속층, 및 상기 제2 전극과 상기 제2 연결 전극 사이에 배치되며 상기 제2 전극과 상기 제2 연결 전극에 각각 접하는 제2 금속층을 포함할 수 있다.
상기 제1 금속층은 상기 제1 전극과 상기 제1 연결 전극을 연결하는 제1 컨택부와 중첩하고, 상기 제2 금속층은 상기 제2 전극과 상기 제2 연결 전극을 연결하는 제2 컨택부와 중첩할 수 있다.
상기 제1 기판 상에 배치되며, 발광 영역을 구획하는 제1 메인 개구부 및 상기 제1 메인 개구부로부터 연장된 복수의 서브 개구부들을 포함하는 뱅크를 더 포함할 수 있다.
상기 복수의 서브 개구부들은 상기 발광 영역과 비중첩하며, 상기 제1 금속층 및 상기 제2 금속층과 중첩할 수 있다.
상기 뱅크는 상기 제1 메인 개구부로부터 상기 제2 방향으로 이격된 제2 메인 개구부를 포함하며, 상기 복수의 서브 개구부들 중 적어도 하나는 상기 제1 메인 개구부와 상기 제2 메인 개구부를 연속적으로 연결할 수 있다.
일 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 상에 배치되어 제1 방향으로 이격되며 제2 방향으로 연장된 제1 전극과 제2 전극, 상기 제1 전극과 상기 제2 전극 사이에서 상기 제1 전극 및 상기 제2 전극과 상기 제2 방향으로 이격된 제3 전극, 상기 제1 전극과 상기 제1 방향으로 이격된 제4 전극, 상기 제1 기판 상에 배치되며, 발광 영역을 구획하는 제1 메인 개구부 및 상기 제1 메인 개구부로부터 연장된 복수의 서브 개구부들을 포함하는 뱅크, 양 단부가 상기 제1 전극과 상기 제3 전극 상에 배치된 제1 발광 소자 및 일 단부가 상기 제2 전극 상에 배치된 제2 발광 소자를 포함하는 발광 소자들, 상기 제1 전극 상에 배치되어 상기 제1 발광 소자와 접촉하는 제1 연결 전극 및 상기 제2 전극 상에 배치되어 상기 제2 발광 소자와 접촉하는 제2 연결 전극, 및 상기 제3 전극 상에 배치되어 상기 제1 발광 소자와 접촉하는 제3 연결 전극을 포함하고, 상기 제1 연결 전극은 상기 제1 전극 상에 배치된 제1 컨택부를 통해 상기 제1 전극과 연결되고, 상기 제2 연결 전극은 상기 제2 전극 상에 배치된 제2 컨택부를 통해 상기 제2 전극과 연결되며, 상기 제3 연결 전극은 상기 제3 전극 상에 배치된 제3 컨택부 및 상기 제4 전극 상에 배치된 제4 컨택부를 통해 상기 제3 전극과 연결되며, 상기 제2 컨택부, 상기 제3 컨택부 및 상기 제4 컨택부는 상기 복수의 서브 개구부들과 중첩할 수 있다.
상기 복수의 서브 개구부들은 상기 발광 영역과 비중첩하며, 상기 제2 컨택부와 중첩하는 제1 서브 개구부, 상기 제3 컨택부와 중첩하는 제2 서브 개구부, 상기 제4 컨택부와 중첩하는 제4 서브 개구부, 및 상기 제1 컨택부와 이격된 제3 서브 개구부를 포함할 수 있다.
상기 뱅크는 상기 제1 메인 개구부로부터 상기 제2 방향으로 이격된 제2 메인 개구부를 포함하며, 상기 제1 컨택부는 상기 제2 메인 개구부에 배치될 수 있다.
상기 제3 서브 개구부 및 상기 제4 서브 개구부는 상기 제1 메인 개구부와 상기 제2 메인 개구부를 연속적으로 연결할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 표시 장치에 의하면, 발광 영역의 바깥에 전극과 연결 전극이 연결되는 컨택부들을 배치하고 컨택부에 금속층을 형성함으로써, 발광 소자 정렬 시 잉크가 발광 영역 이외의 컨택부들로 퍼지는 것을 방지하여 발광 소자의 이탈을 방지할 수 있다.
또한, 실시예들에 따른 표시 장치에 의하면, 발광 영역을 구획하는 메인 개구부로부터 연장된 서브 개구부들을 포함하는 뱅크를 형성함으로써, 연결 전극이 뱅크의 두꺼운 단차로 인해 단선이나 증착 불량이 발생하는 것을 방지할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 3은 도 2의 제1 서브 화소를 나타내는 평면도이다.
도 4는 도 3의 Q1-Q1'선, Q2-Q2'선, 및 Q3-Q3'선을 따라 자른 단면도이다.
도 5는 도 3의 Q4-Q4'선을 따라 절단한 단면도이다.
도 6은 일 실시예에 따른 표시 장치의 제2 뱅크를 나타낸 평면도이다.
도 7은 일 실시예에 따른 표시 장치의 제1 서브 개구부를 확대한 평면도이다.
도 8은 다른 실시예에 따른 표시 장치의 제1 서브 개구부를 확대한 평면도이다.
도 9는 일 실시예에 따른 발광 소자의 개략도이다.
도 10은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타낸 평면도이다.
도 11은 도 10의 제1 서브 개구부를 확대한 평면도이다.
도 12는 다른 예에 따른 제1 서브 개구부를 나타낸 평면도이다.
도 13은 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타낸 평면도이다.
도 14는 도 13의 제1 서브 개구부를 확대한 평면도이다.
도 15는 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타낸 평면도이다.
도 16은 도 15의 Q5-Q5'선, Q6-Q6'선 및 Q7-Q7'선을 절취한 단면도이다.
도 17은 도 15의 Q8-Q8'선을 따라 절단한 단면도이다.
도 18은 도 15의 Q9-Q9'선을 따라 절단한 단면도이다.
도 19는 일 실시예에 따른 표시 장치의 제2 뱅크 및 제3 뱅크를 나타낸 평면도이다.
도 20은 일 실시예에 따른 표시 장치의 제1 서브 개구부를 확대한 평면도이다.
도 21은 일 실시예에 따른 표시 장치의 제2 서브 개구부를 확대한 평면도이다.
도 22는 일 실시예에 따른 표시 장치의 제3 서브 개구부를 확대한 평면도이다.
도 23은 일 실시예에 따른 표시 장치의 제4 서브 개구부를 확대한 평면도이다.
도 24는 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타낸 평면도이다.
도 25는 도 24의 제2 서브 개구부를 확대한 평면도이다.
도 26은 도 24의 제3 서브 개구부를 확대한 평면도이다.
도 27은 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타낸 평면도이다.
도 28은 도 27의 제1 서브 개구부 및 제2 서브 개구부를 확대한 평면도이다.
도 29 내지 도 34는 일 실시예에 따른 표시 장치의 제조 공정 중 일 단계들을 나타낸 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DPA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 1에서는 가로가 긴 직사각형 형상의 표시 장치(10) 및 표시 영역(DPA)이 예시되어 있다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DPA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 펜타일 타입으로 교대 배열될 수 있다. 또한, 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자(ED)를 하나 이상 포함하여 특정 색을 표시할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다. 각 비표시 영역(NDA)들에는 표시 장치(10)에 포함되는 배선들 또는 회로 구동부들이 배치되거나, 외부 장치들이 실장될 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 2를 참조하면, 복수의 화소(PX)들 각각은 복수의 서브 화소(PXn, n은 1 내지 3의 정수)를 포함할 수 있다. 예를 들어, 하나의 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 일 예로, 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(PXn)들은 동일한 색의 광을 발광할 수도 있다. 예를 들어, 각 서브 화소(PXn)들은 청색의 광을 동일하게 발광할 수도 있다. 또한, 도 2에서는 화소(PX)가 3개의 서브 화소(PXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수 있다.
표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA) 및 비발광 영역(미도시)을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(ED)가 배치되어 특정 파장대의 광이 출사되는 영역이고, 비발광 영역은 발광 소자(ED)가 배치되지 않고, 발광 소자(ED)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다. 발광 영역은 발광 소자(ED)가 배치된 영역을 포함하여, 발광 소자(ED)와 인접한 영역으로 발광 소자(ED)에서 방출된 광들이 출사되는 영역을 포함할 수 있다.
이에 제한되지 않고, 발광 영역은 발광 소자(ED)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 복수의 발광 소자(ED)들은 각 서브 화소(PXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역을 형성할 수 있다.
또한, 각 서브 화소(PXn)는 비발광 영역에 배치된 절단부 영역(CBA)을 포함할 수 있다. 절단부 영역(CBA)은 발광 영역(EMA)의 제2 방향(DR2) 일 측에 배치될 수 있다. 절단부 영역(CBA)은 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)들의 발광 영역(EMA) 사이에 배치될 수 있다. 즉, 표시 장치(10)의 표시 영역(DPA)에는 복수의 발광 영역(EMA)과 절단부 영역(CBA)들이 배열될 수 있다. 예를 들어, 복수의 발광 영역(EMA)들과 절단부 영역(CBA)들은 각각 제1 방향(DR1)으로 반복 배열되되, 발광 영역(EMA)과 절단부 영역(CBA)은 제2 방향(DR2)으로 교대 배열될 수 있다. 절단부 영역(CBA)들 및 발광 영역(EMA)들 사이에는 제2 뱅크(BNL2)가 배치되고, 이들 사이의 간격은 제2 뱅크(BNL2)의 폭에 따라 달라질 수 있다. 절단부 영역(CBA)에는 발광 소자(ED)가 배치되지 않아 광이 출사되지 않으나, 각 서브 화소(PXn)에 배치된 전극(RME1, RME2)들 일부가 배치될 수 있다. 몇몇 서브 화소(PXn)에 배치되는 전극(RME1, RME2)들은 절단부 영역(CBA)에서 서로 분리되어 배치될 수 있다. 다만, 이에 제한되지 않고, 각 전극(RME1, RME2)들은 절단부 영역(CBA)에서 분리되지 않은 상태로 배치될 수도 있다. 또한, 각 전극(RME1, RME2)들은 발광 영역(EMA) 내에서 서로 분리되어 배치될 수도 있다.
도 3은 도 2의 제1 서브 화소를 나타내는 평면도이다. 도 4는 도 3의 Q1-Q1'선, Q2-Q2'선, 및 Q3-Q3'선을 따라 자른 단면도이다. 도 4는 일 서브 화소(PXn)에 배치된 발광 소자(ED)의 양 단부를 가로지르는 단면을 도시하고 있다.
도 2에 결부하여 도 3 및 도 4를 참조하여 표시 장치(10)에 대하여 구체적으로 설명하면, 표시 장치(10)는 제1 기판(SUB), 및 제1 기판(SUB) 상에 배치되는 반도체층, 복수의 도전층, 및 복수의 절연층들을 포함할 수 있다. 상기 반도체층, 도전층 및 절연층들은 각각 표시 장치(10)의 회로층과 발광 소자층을 구성할 수 있다.
제1 기판(SUB)은 절연 기판일 수 있다. 제1 기판(SUB)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 제1 기판(SUB)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
차광층(BML)은 제1 기판(SUB) 상에 배치될 수 있다. 차광층(BML)은 제1 트랜지스터(T1)의 액티브층(ACT1)과 중첩하도록 배치된다. 차광층(BML)은 광을 차단하는 재료를 포함하여, 제1 트랜지스터의 액티브층(ACT1)에 광이 입사되는 것을 방지할 수 있다. 예를 들어, 차광층(BML)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다. 다만, 이에 제한되지 않으며 경우에 따라서 차광층(BML)은 생략될 수 있다.
버퍼층(BL)은 차광층(BML)을 포함하여 제1 기판(SUB) 상에 전면적으로 배치될 수 있다. 버퍼층(BL)은 투습에 취약한 제1 기판(SUB)을 통해 침투하는 수분으로부터 화소(PX)의 제1 트랜지스터(T1)들을 보호하기 위해 제1 기판(SUB) 상에 형성되며, 표면 평탄화 기능을 수행할 수 있다.
반도체층은 버퍼층(BL) 상에 배치된다. 반도체층은 제1 트랜지스터(T1)의 액티브층(ACT1)을 포함할 수 있다. 이들은 후술하는 제1 도전층의 게이트 전극(G1)등과 부분적으로 중첩하도록 배치될 수 있다.
한편 도면에서는 표시 장치(10)의 서브 화소(PXn)에 포함된 트랜지스터들 중 제1 트랜지스터(T1)만을 도시하고 있으나, 이에 제한되지 않는다. 표시 장치(10)는 더 많은 수의 트랜지스터들을 포함할 수 있다. 예를 들어, 표시 장치(10)는 서브 화소(PXn)마다 제1 트랜지스터(T1)에 더하여 하나 이상의 트랜지스터들을 더 포함하여 2개, 3개, 4개 또는 그 이상의 트랜지스터들을 포함할 수도 있다.
반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 반도체층이 산화물 반도체를 포함하는 경우, 각 액티브층(ACT1)은 복수의 도체화 영역 및 이들 사이의 채널 영역을 포함할 수 있다. 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 예를 들어, 상기 산화물 반도체는 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 인듐 갈륨 산화물(Indium Gallium Oxide, IGO), 인듐 아연 주석 산화물(Indium Zinc Tin Oxide, IZTO), 인듐 갈륨 주석 산화물(Indium Gallium Tin Oxide, IGTO), 인듐 갈륨 아연 산화물(Indium Gallium Zinc Oxide, IGZO), 인듐 갈륨 아연 주석 산화물(Indium-Gallium Zinc Tin Oxide, IGZTO) 등일 수 있다.
다른 실시예에서, 반도체층은 다결정 실리콘을 포함할 수도 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있으며, 이 경우, 액티브층(ACT1)의 도체화 영역은 각각 불순물로 도핑된 도핑 영역일 수 있다.
제1 게이트 절연층(GI)은 반도체층 및 버퍼층(BL)상에 배치된다. 제1 게이트 절연층(GI)은 반도체층을 포함하여, 버퍼층(BL) 상에 배치될 수 있다. 제1 게이트 절연층(GI)은 각 트랜지스터들의 게이트 절연막으로 기능할 수 있다.
제1 도전층은 제1 게이트 절연층(GI) 상에 배치된다. 제1 도전층은 제1 트랜지스터(T1)의 게이트 전극(G1)과 스토리지 커패시터의 제1 정전 용량 전극(CSE1)을 포함할 수 있다. 게이트 전극(G1)은 액티브층(ACT1)의 채널 영역과 두께 방향으로 중첩하도록 배치될 수 있다. 제1 정전 용량 전극(CSE1)은 후술하는 제2 정전 용량 전극(CSE2)과 두께 방향으로 중첩하도록 배치될 수 있다. 일 실시예에서, 제1 정전 용량 전극(CSE1)은 게이트 전극(G1)과 연결되어 일체화될 수 있다. 제1 정전 용량 전극(CSE1)은 제2 정전 용량 전극(CSE2)과 두께 방향으로 중첩하도록 배치되고 이들 사이에는 스토리지 커패시터가 형성될 수 있다.
제1 층간 절연층(IL1)은 제1 도전층 상에 배치된다. 제1 층간 절연층(IL1)은 제1 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 또한, 제1 층간 절연층(IL1)은 제1 도전층을 덮도록 배치되어 이를 보호하는 기능을 수행할 수 있다.
제2 도전층은 제1 층간 절연층(IL1) 상에 배치된다. 제2 도전층은 제1 트랜지스터(T1)의 제1 소스 전극(S1)과 제1 드레인 전극(D1), 및 제2 정전 용량 전극(CSE2)을 포함할 수 있다.
제1 트랜지스터(T1)의 제1 소스 전극(S1)과 제1 드레인 전극(D1)은 제1 층간 절연층(IL1)과 제1 게이트 절연층(GI)을 관통하는 컨택홀을 통해 액티브층(ACT1)의 도핑 영역과 각각 접촉할 수 있다. 또한, 제1 트랜지스터(T1)의 제1 소스 전극(S1)은 또 다른 컨택홀을 통해 차광층(BML)과 접촉할 수 있다.
제2 정전 용량 전극(CSE2)은 제1 정전 용량 전극(CSE1)과 두께 방향으로 중첩하도록 배치된다. 일 실시예에서, 제2 정전 용량 전극(CSE2)은 제1 소스 전극(S1)과 일체화되어 연결될 수 있다.
도면에 도시하지 않았으나, 제2 도전층은 다른 트랜지스터에 데이터 신호를 인가하는 데이터 라인을 더 포함할 수 있다. 데이터 라인은 다른 트랜지스터의 소스/드레인 전극과 연결되어 데이터 라인에서 인가되는 신호를 전달할 수 있다.
제2 층간 절연층(IL2)은 제2 도전층 상에 배치된다. 제2 층간 절연층(IL2)은 제2 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 또한, 제2 층간 절연층(IL2)은 제2 도전층을 덮으며 제2 도전층을 보호하는 기능을 수행할 수 있다.
제3 도전층은 제2 층간 절연층(IL2) 상에 배치된다. 제3 도전층은 제1 전압 배선(VL1), 제2 전압 배선(VL2), 및 제1 도전 패턴(CDP)을 포함할 수 있다. 제1 전압 배선(VL1)은 제1 트랜지스터(T1)에 공급되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 배선(VL2)은 제2 전극(RME2)에 공급되는 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다.
제3 도전층의 제1 전압 배선(VL1)과 제2 전압 배선(VL2)은 제2 방향(DR2)으로 연장되어 배치될 수 있다. 제1 전압 배선(VL1)은 제2 방향(DR2)으로 연장되다가 제2 방향(DR2)과 제1 방향(DR1) 사이의 다른 방향으로 절곡되는 부분을 포함할 수 있다. 반면, 제2 전압 배선(VL2)은 절곡되지 않고 제2 방향(DR2)으로 연장되어 배치될 수 있다. 제1 전압 배선(VL1)과 제2 전압 배선(VL2)은 후술하는 전극(RME1, RME2)들과 두께 방향으로 일부 중첩하는 위치에 배치될 수도 있다. 제1 전압 배선(VL1)은 서브 화소(PXn)의 경계에서 제2 방향(DR2)으로 연장되다가 일부 절곡된 부분이 발광 영역(EMA) 내에 위치하도록 배치될 수 있다. 제2 전압 배선(VL2)은 발광 영역(EMA)을 가로지르도록 배치될 수 있다.
제1 도전 패턴(CDP)은 제2 층간 절연층(IL2)에 형성된 컨택홀을 통해 제2 정전 용량 전극(CSE2)과 연결될 수 있다. 제2 정전 용량 전극(CSE2)은 제1 트랜지스터(T1)의 제1 소스 전극(S1)과 일체화될 수 있고, 제1 도전 패턴(CDP)은 제1 소스 전극(S1)과 전기적으로 연결될 수 있다. 제1 도전 패턴(CDP)은 후술하는 제1 전극(RME1)과도 접촉하며, 제1 트랜지스터(T1)는 제1 전압 배선(VL1)으로부터 인가되는 제1 전원 전압을 제1 도전 패턴(CDP)을 통해 제1 전극(RME1)으로 전달할 수 있다. 한편, 도면에서는 제3 도전층이 하나의 제2 전압 배선(VL2)과 하나의 제1 전압 배선(VL1)을 포함하는 것이 도시되어 있으나, 이에 제한되지 않는다. 제3 도전층은 더 많은 수의 제1 전압 배선(VL1)과 제2 전압 배선(VL2)들을 포함할 수 있다.
상술한 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1) 및 제2 층간 절연층(IL2)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1) 및 제2 층간 절연층(IL2)은 실리콘 산화물(Silicon Oxide, SiOx), 실리콘 질화물(Silicon Nitride, SiNx), 실리콘 산질화물(Silicon Oxynitride, SiOxNy) 중 적어도 어느 하나를 포함하는 무기층이 교번하여 적층된 다중층으로 형성될 수 있다.
또한, 제1 도전층, 제2 도전층 및 제3 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제3 층간 절연층(IL3)은 제3 도전층 상에 배치된다. 제3 층간 절연층(IL3)은 유기 절연 물질, 예를 들어 폴리이미드(Polyimide, PI)와 같은 유기 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
제3 층간 절연층(IL3) 상에는 표시 소자층으로써, 복수의 제1 뱅크(BNL1)들, 복수의 전극(RME1, RME2)들, 발광 소자(ED), 복수의 연결 전극(CNE1, CNE2)들 및 제2 뱅크(BNL2)가 배치된다. 또한, 제3 층간 절연층(IL3) 상에는 복수의 절연층(PAS1, PAS2, PAS3)들이 배치될 수 있다.
복수의 제1 뱅크(BNL1)들은 제3 층간 절연층(IL3) 상에 직접 배치될 수 있다. 하나의 제1 뱅크(BNL1)는 제1 방향(DR1)으로 연장된 형상을 갖고, 이웃하는 다른 서브 화소(PXn)들에 걸쳐 배치될 수 있다. 또한, 제1 뱅크(BNL1)는 제2 방향(DR2)으로 연장된 형상을 갖되, 같은 서브 화소(PXn) 내에 배치된 다른 제1 뱅크(BNL1)와 이격될 수 있다. 즉, 각 제1 뱅크(BNL1)들은 제1 방향(DR1) 및 제2 방향(DR2)으로 일정 폭을 갖도록 형성되고, 일부분은 발광 영역(EMA) 내에 배치되고 다른 일부는 제1 방향(DR1)으로 이웃한 서브 화소(PXn)의 경계에 배치될 수 있다. 또한, 제1 뱅크(BNL1)들은 제2 방향(DR2)으로 측정된 길이가 발광 영역(EMA)의 제2 방향(DR2)으로 측정된 길이보다 크게 형성되어 일부분은 비발광 영역의 제2 뱅크(BNL2)와 중첩하도록 배치될 수 있다.
하나의 서브 화소(PXn)에는 복수의 제1 뱅크(BNL1)들이 배치될 수 있다. 예를 들어, 하나의 서브 화소(PXn)는 발광 영역(EMA)에 2개의 제1 뱅크(BNL1)들이 부분적으로 배치될 수 있다. 2개의 제1 뱅크(BNL1)들은 각각 서로 제1 방향(DR1)으로 이격될 수 있다. 제1 방향(DR1)으로 이격된 제1 뱅크(BNL1)들 사이에는 발광 소자(ED)가 배치될 수 있다. 도면에서는 각 서브 화소(PXn)의 발광 영역(EMA)에 2개의 제1 뱅크(BNL1)들이 배치되어 섬형 또는 아일랜드(Island)형 패턴을 형성하는 것이 예시되어 있으나, 이에 제한되지 않는다. 각 서브 화소(PXn)의 발광 영역(EMA)에 배치되는 제1 뱅크(BNL1)의 수는 전극(RME1, RME2)의 수 또는 발광 소자(ED)들의 배치에 따라 달라질 수 있다.
제1 뱅크(BNL1)는 제3 층간 절연층(IL3)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 뱅크(BNL1)의 돌출된 부분은 경사진 측면을 가질 수 있고, 발광 소자(ED)에서 방출된 광은 제1 뱅크(BNL1) 상에 배치되는 전극(RME)에서 반사되어 제3 층간 절연층(IL3)의 상부 방향으로 출사될 수 있다. 제1 뱅크(BNL1)는 발광 소자(ED)가 배치되는 영역을 제공함과 동시에 발광 소자(ED)에서 방출된 광을 상부 방향으로 반사시키는 반사벽의 기능을 수행할 수도 있다. 제1 뱅크(BNL1)의 측면은 선형의 형상으로 경사질 수 있으나, 이에 제한되지 않고 제1 뱅크(BNL1)는 외면이 곡률진 반원 또는 반타원의 형상을 가질 수도 있다. 제1 뱅크(BNL1)들은 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
복수의 전극(RME1, RME2)들은 일 방향으로 연장된 형상을 갖고 각 서브 화소(PXn)마다 배치된다. 복수의 전극(RME1, RME2)들은 제2 방향(DR2)으로 연장된 형상을 갖고 서로 제1 방향(DR1)으로 이격되어 각 서브 화소(PXn)마다 배치될 수 있다. 각 서브 화소(PXn)에는 제1 전극(RME1) 및 이와 제1 방향(DR1)으로 이격된 제2 전극(RME2)이 배치될 수 있다. 제1 전극(RME1)과 제2 전극(RME2) 상에는 복수의 발광 소자(ED)들이 배치될 수 있다. 다만, 이에 제한되지 않으며, 각 서브 화소(PXn)에 배치되는 전극(RME1, RME2)들은 그 개수, 또는 각 서브 화소(PXn)에 배치된 발광 소자(ED)들의 수에 따라 배치되는 위치가 달라질 수 있다.
제1 전극(RME1)과 제2 전극(RME2)은 각 서브 화소(PXn)의 발광 영역(EMA)에 배치되고, 일부분은 발광 영역(EMA)을 넘어 제2 뱅크(BNL2)와 두께 방향으로 중첩하도록 배치될 수 있다. 복수의 전극(RME1, RME2)들은 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장되되, 절단부 영역(CBA)에서 다른 서브 화소(PXn)의 전극(RME1, RME2)들과 제2 방향(DR2)으로 이격될 수 있다.
이러한 전극(RME1, RME2)의 배치는 제2 방향(DR2)으로 연장된 전극 라인으로 형성되었다가 발광 소자(ED)들을 배치한 뒤 후속 공정에서 서로 분리되어 형성될 수 있다. 상기 전극 라인은 표시 장치(10)의 제조 공정 중 발광 소자(ED)를 정렬하기 위해 서브 화소(PXn) 내에 전계를 생성하는 데에 활용될 수 있다. 발광 소자(ED)들은 잉크젯 프린팅 공정을 통해 전극 라인들 상에 분사되고, 전극 라인들 상에 발광 소자(ED)를 포함하는 잉크가 분사되면 전극 라인들에 정렬 신호를 인가하여 전계를 생성한다. 발광 소자(ED)는 전극 라인들 사이에 형성된 전계에 의해 전극들 상에 배치될 수 있다. 잉크 내에 분산된 발광 소자(ED)는 생성된 전계에 의해 유전영동힘을 받아 전극(RME1, RME2)들 상에 정렬될 수 있다. 발광 소자(ED)들을 정렬시킨 뒤 전극 라인 일부를 단선시켜 복수의 전극(RME1, RME2)들을 형성할 수 있다.
복수의 전극(RME1, RME2)들은 제3 도전층과 연결되어 발광 소자(ED)를 발광하기 위한 신호가 인가될 수 있다. 제1 전극(RME1)은 그 하부의 제3 층간 절연층(IL3)을 관통하는 제1 컨택홀(CT1)을 통해 제1 도전 패턴(CDP)과 접촉할 수 있다. 제2 전극(RME2)의 그 하부의 제3 층간 절연층(IL3)을 관통하는 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 접촉할 수 있다. 제1 전극(RME1)은 제1 도전 패턴(CDP)을 통해 제1 트랜지스터(T1)와 전기적으로 연결되어 제1 전원 전압이 인가되고, 제2 전극(RME2)은 제2 전압 배선(VL2)과 전기적으로 연결되어 제2 전원 전압이 인가될 수 있다. 복수의 전극(RME1, RME2)은 발광 소자(ED)와 전기적으로 연결될 수 있다. 각 전극(RME1, RME2)들은 후술하는 연결 전극(CNE1, CNE2)을 통해 발광 소자(ED)의 양 단부와 연결될 수 있고, 제3 도전층으로부터 인가되는 전기 신호를 발광 소자(ED)에 전달할 수 있다. 각 전극(RME1, RME2)들은 각 서브 화소(PXn)마다 분리되어 배치되기 때문에, 서로 다른 서브 화소(PXn)의 발광 소자(ED)들은 개별적으로 발광할 수 있다.
제1 컨택홀(CT1)과 제2 컨택홀(CT2)은 발광 영역(EMA)과 이격되어 제2 뱅크(BNL2)와 중첩하여 배치될 수 있다. 제1 컨택홀(CT1)과 제2 컨택홀(CT2)이 배치된 영역은 전계가 강하게 생성될 수 있다. 제1 컨택홀(CT1)과 제2 컨택홀(CT2)을 통해 전극(RME1, RME2)들에 전압이 인가되면, 전극(RME1, RME2)들에 정렬 신호를 인가하여 전계가 생성된다. 제1 컨택홀(CT1)과 제2 컨택홀(CT2)이 발광 영역(EMA)에 배치되는 경우, 발광 영역(EMA)에 발광 소자(ED)를 포함하는 잉크가 분사되면, 대부분의 발광 소자(ED)들은 전극(RME1, RME2)들 사이에 정렬되나 일부는 전계가 강하게 걸리는 제1 컨택홀(CT1)과 제2 컨택홀(CT2)로 이탈될 수 있다. 따라서, 일 실시예에서는 발광 영역(EMA)과 이격된 영역 즉 제2 뱅크(BNL2)와 중첩하도록 제1 컨택홀(CT1)과 제2 컨택홀(CT2)을 배치하여, 발광 소자(ED)들의 이탈을 방지할 수 있다. 다만 이에 한정되지 않으며, 제1 컨택홀(CT1)과 제2 컨택홀(CT2)은 절단부 영역(CBA)에 배치될 수도 있다.
각 서브 화소(PXn)마다 배치되는 전극(RME1, RME2)들은 각각 서로 이격된 복수의 제1 뱅크(BNL1)들 상에 배치될 수 있다. 각 전극(RME1, RME2)들은 제1 뱅크(BNL1)들의 제1 방향(DR1) 일 측 상에 배치되어 제1 뱅크(BNL1)의 경사진 측면 상에 배치될 수 있다. 일 실시예에서, 복수의 전극(RME1, RME2)들의 제1 방향(DR1)으로 측정된 폭은 제1 뱅크(BNL1)의 제1 방향(DR1)으로 측정된 폭보다 작을 수 있다. 각 전극(RME1, RME2)들은 적어도 제1 뱅크(BNL1)의 일 측면은 덮도록 배치되어 발광 소자(ED)에서 방출된 광을 반사시킬 수 있다.
또한, 복수의 전극(RME1, RME2)들이 제1 방향(DR1)으로 이격된 간격은 제1 뱅크(BNL1)들 사이의 간격보다 좁을 수 있다. 각 전극(RME1, RME2)들은 적어도 일부 영역이 제3 층간 절연층(IL3) 상에 직접 배치되어 이들은 동일 평면 상에 배치될 수 있다.
일 실시예에 따르면, 복수의 전극(RME1, RME2)들은 발광 소자(ED)를 발광하기 위한 전기 신호를 전달할 수 있고, 이에 더하여 표시 장치(10)의 제조 공정 중 발광 소자(ED)를 정렬하기 위해 서브 화소(PXn) 내에 전계를 생성하는 데에 활용될 수 있다. 발광 소자(ED)들은 잉크젯 프린팅 공정을 통해 전극(RME1, RME2)들 상에 분사되고, 발광 소자(ED)를 포함하는 잉크가 분사되면 각 전극(RME1, RME2)들에 정렬 신호를 인가하여 전계를 생성한다. 잉크 내에 분산된 발광 소자(ED)는 생성된 전계에 의해 유전영동힘을 받아 전극(RME1, RME2) 상에 정렬될 수 있다.
각 전극(RME1, RME2)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 각 전극(RME1, RME2)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함하거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 각 전극(RME1, RME2)은 발광 소자(ED)에서 방출되어 제1 뱅크(BNL1)의 측면으로 진행하는 광을 각 서브 화소(PXn)의 상부 방향으로 반사시킬 수 있다.
다만, 이에 제한되지 않고 각 전극(RME1, RME2)은 투명성 전도성 물질을 더 포함할 수 있다. 예를 들어, 각 전극(RME1, RME2)은 ITO, IZO, ITZO 등과 같은 물질을 포함할 수 있다. 몇몇 실시예에서 각 전극(RME1, RME2)들은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 각 전극(RME1, RME2)들은 ITO/Ag/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다.
제1 절연층(PAS1)은 복수의 전극(RME1, RME2)들 및 제1 뱅크(BNL1) 상에 배치된다. 제1 절연층(PAS1)은 제1 뱅크(BNL1)들 및 제1 전극(RME1)과 제2 전극(RME2)들을 덮도록 배치되되, 제1 전극(RME1)과 제2 전극(RME2) 상면 일부가 노출되도록 배치될 수 있다. 제1 절연층(PAS1)에는 각 전극(RME1, RME2)들의 상면 일부를 노출하는 개구부가 형성될 수 있고, 연결 전극(CNE1, CNE2)들은 상기 개구부를 통해 전극(RME1, RME2)들과 접촉할 수 있다.
예시적인 실시예에서, 제1 절연층(PAS1)은 제1 전극(RME1)과 제2 전극(RME2) 사이에서 상면의 일부가 함몰되도록 단차가 형성될 수 있다. 제1 절연층(PAS1)은 제1 전극(RME1)과 제2 전극(RME2)을 덮도록 배치됨에 따라 이들 사이에서 단차지게 형성될 수도 있다. 다만, 이에 제한되지 않는다. 제1 절연층(PAS1)은 제1 전극(RME1)과 제2 전극(RME2)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(PAS1) 상에 배치되는 발광 소자(ED)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다.
제2 뱅크(BNL2)는 제1 절연층(PAS1) 상에 배치될 수 있다. 제2 뱅크(BNL2)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 격자형 패턴으로 배치될 수 있다. 제2 뱅크(BNL2)는 각 서브 화소(PXn)들의 경계에 걸쳐 배치되어 이웃하는 서브 화소(PXn)들을 구분할 수 있다. 또한, 제2 뱅크(BNL2)는 서브 화소(PXn)마다 배치된 발광 영역(EMA)과 절단부 영역(CBA)을 둘러싸도록 배치되어 이들을 구분할 수 있다. 제2 뱅크(BNL2)의 제2 방향(DR2)으로 연장된 부분 중 발광 영역(EMA) 사이에 배치된 부분은 절단부 영역(CBA) 사이에 배치된 부분보다 큰 폭을 가질 수 있다. 절단부 영역(CBA)들 사이의 간격은 발광 영역(EMA)들 사이의 간격보다 작을 수 있다.
제2 뱅크(BNL2)는 제1 뱅크(BNL1)보다 더 큰 높이를 갖도록 형성될 수 있다. 제2 뱅크(BNL2)는 표시 장치(10)의 제조 공정의 잉크젯 프린팅 공정에서 잉크가 인접한 서브 화소(PXn)로 넘치는 것을 방지하여 다른 서브 화소(PXn)마다 다른 발광 소자(ED)들이 분산된 잉크가 서로 혼합되지 않도록 이들을 분리시킬 수 있다. 하나의 제1 뱅크(BNL1)가 제1 방향(DR1)으로 이웃한 서브 화소(PXn)에 걸쳐 배치됨에 따라, 제2 뱅크(BNL2)의 제2 방향(DR2)으로 연장된 부분 중 일부는 제1 뱅크(BNL1) 상에 배치될 수도 있다. 제2 뱅크(BNL2)는 제1 뱅크(BNL1)와 같이 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 이에 제한되는 것은 아니다.
발광 소자(ED)는 제1 절연층(PAS1) 상에 배치될 수 있다. 복수의 발광 소자(ED)들은 각 전극(RME1, RME2)들이 연장된 제2 방향(DR2)을 따라 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있고, 각 전극(RME1, RME2)들이 연장된 방향과 발광 소자(ED)가 연장된 방향은 실질적으로 수직을 이루도록 배치될 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(ED)는 각 전극(RME1, RME2)들이 연장된 방향에 비스듬히 배치될 수도 있다.
발광 소자(ED)는 서로 다른 도전형으로 도핑된 반도체층들을 포함할 수 있다. 발광 소자(ED)는 복수의 반도체층들을 포함하여 전극(RME1, RME2) 상에 생성되는 전계의 방향에 따라 일 단부가 특정 방향을 향하도록 배향될 수 있다. 또한, 발광 소자(ED)는 발광층을 포함하여 특정 파장대의 광을 방출할 수 있다. 각 서브 화소(PXn)에 배치된 발광 소자(ED)들은 발광층을 이루는 재료에 따라 서로 다른 파장대의 광을 방출할 수도 있다. 다만, 이에 제한되지 않고, 각 서브 화소(PXn)에 배치된 발광 소자(ED)들은 동일한 색의 광을 방출할 수 있다.
발광 소자(ED)는 제1 뱅크(BNL1)들 사이에서 각 전극(RME1, RME2)들 상에 배치될 수 있다. 예를 들어 발광 소자(ED)는 일 단부가 제1 전극(RME1) 상에 놓이고, 타 단부가 제2 전극(RME2) 상에 놓이도록 배치될 수 있다. 발광 소자(ED)의 연장된 길이는 제1 전극(RME1)과 제2 전극(RME2) 사이의 간격보다 길고, 발광 소자(ED)의 양 단부가 각각 제1 전극(RME1)과 제2 전극(RME2) 상에 배치될 수 있다.
발광 소자(ED)는 제1 기판(SUB)의 상면에 수직한 방향으로 복수의 층들이 배치될 수 있다. 표시 장치(10)의 발광 소자(ED)는 연장된 일 방향이 제1 기판(SUB)과 평행하도록 배치되고, 발광 소자(ED)에 포함된 복수의 반도체층들은 제1 기판(SUB)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서는 발광 소자(ED)가 다른 구조를 갖는 경우, 복수의 층들은 제1 기판(SUB)에 수직한 방향으로 배치될 수도 있다.
발광 소자(ED)의 양 단부는 각각 연결 전극(CNE1, CNE2)들과 접촉할 수 있다. 발광 소자(ED)는 연장된 일 방향측 단부면에는 반도체층 또는 전극층 일부가 노출되기 때문에, 상기 노출된 반도체층 또는 전극층은 연결 전극(CNE1, CNE2)과 접촉할 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서 발광 소자(ED)는 절연막 중 적어도 일부 영역이 제거되고, 절연막이 제거되어 반도체층들의 양 단부 측면이 부분적으로 노출될 수 있다. 상기 노출된 반도체층의 측면은 연결 전극(CNE1, CNE2)과 직접 접촉할 수도 있다.
제2 절연층(PAS2)은 제1 절연층(PAS1)과 발광 소자(ED) 상에 부분적으로 배치될 수 있다. 또한, 제2 절연층(PAS2)은 제2 뱅크(BNL2) 상에도 배치될 수 있다. 일 예로, 제2 절연층(PAS2)은 발광 소자(ED)의 외면을 부분적으로 감싸도록 배치되어 발광 소자(ED)의 일 단부 및 타 단부는 덮지 않도록 배치된다. 또한, 제2 절연층(PAS2)의 일부분은 제1 전극(RME1)과 제2 전극(RME2)이 제1 뱅크(BNL1) 상에 배치된 부분 상에서 제1 절연층(PAS1) 상에 배치될 수 있다. 즉, 제2 절연층(PAS2)은 발광 영역(EMA)에서 발광 소자(ED)를 포함하여 제1 절연층(PAS1) 및 제2 뱅크(BNL2) 상에 배치되되, 발광 소자(ED)의 양 단부와 함께 전극(RME1, RME2)들이 배치된 부분 일부를 노출하도록 배치될 수 있다. 이러한 제2 절연층(PAS2)의 형상은 표시 장치(10)의 제조 공정 중 제1 절연층(PAS1) 및 제2 뱅크(BNL2) 상에 전면적으로 배치되었다가 발광 소자(ED)의 양 단부를 노출하도록 제거하는 공정에 의해 형성된 것일 수 있다. 제2 절연층(PAS2) 중 발광 소자(ED) 상에 배치된 부분은 평면상 제1 절연층(PAS1) 상에서 제2 방향(DR2)으로 연장되어 배치됨으로써 각 서브 화소(PXn) 내에서 선형 또는 섬형 패턴을 형성할 수 있다. 제2 절연층(PAS2)은 발광 소자(ED)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(ED)를 고정시킬 수 있다. 또한, 제2 절연층(PAS2)은 발광 소자(ED)와 그 하부의 제1 절연층(PAS1) 사이의 공간을 채우도록 배치될 수도 있다.
한편, 도면으로 도시하지 않았으나, 제2 절연층(PAS2)은 절단부 영역(CBA)에 일부분 배치될 수도 있다. 복수의 서브 화소(PXn)들에 배치된 전극(RME1, RME2)들은 제2 방향(DR2)으로 연장되어 서로 연결된 상태로 형성되었다가, 발광 소자(ED)를 정렬시키고 제2 절연층(PAS2)을 형성한 뒤에 절단부 영역(CBA)에서 분리될 수 있다. 전극(RME1, RME2)의 분리 공정에서 각 전극(RME1, RME2)들과 제1 절연층(PAS1) 및 제2 절연층(PAS2)이 함께 제거될 수 있고, 이들이 제거된 부분에는 후술하는 제3 절연층(PAS3)이 제3 층간 절연층(IL3) 상에 직접 배치될 수 있다. 다만, 이에 제한되지 않으며, 절단부 영역(CBA)에서 전극(RME1, RME2)들이 분리된 부분에는 제3 절연층(PAS3)도 제거되어 제3 층간 절연층(IL3) 일부가 노출될 수도 있다. 또는 제3 절연층(PAS3) 상에 배치되어 각 부재들을 덮는 다른 절연층이 제3 층간 절연층(IL3) 상에 직접 배치될 수도 있다.
제2 절연층(PAS2) 상에는 복수의 연결 전극(CNE1, CNE2)들과 제3 절연층(PAS3)이 배치될 수 있다. 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 각각 제1 전극(RME1)과 제2 전극(RME2) 중 일부 상에 배치될 수 있다. 제1 연결 전극(CNE1)은 제1 전극(RME1) 상에 배치되고, 제2 연결 전극(CNE2)은 제2 전극(RME2) 상에 배치되며, 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 각각 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 서로 제1 방향(DR1)으로 이격 대향할 수 있으며, 이들은 각 서브 화소(PXn)의 발광 영역(EMA) 내에서 선형의 패턴을 형성할 수 있다.
복수의 연결 전극(CNE1, CNE2)들은 각각 발광 소자(ED) 및 전극(RME1, RME2)들과 접촉할 수 있다. 발광 소자(ED)는 연장된 방향의 양 단부면에는 반도체층 또는 전극층이 노출되고, 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 상기 반도체층 또는 상기 전극층이 노출된 단부면에서 발광 소자(ED)와 접촉할 수 있다. 발광 소자(ED)의 일 단부는 제1 연결 전극(CNE1)을 통해 제1 전극(RME1)과 전기적으로 연결되고, 타 단부는 제2 연결 전극(CNE2)을 통해 제2 전극(RME2)과 전기적으로 연결될 수 있다.
도면에서는 하나의 서브 화소(PXn)에 하나의 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)이 배치된 것이 도시되어 있으나, 이에 제한되지 않는다. 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)의 개수는 각 서브 화소(PXn)에 배치된 제1 전극(RME1)과 제2 전극(RME2)의 수에 따라 달라질 수 있다.
연결 전극(CNE1, CNE2)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 일 예로, 연결 전극(CNE1, CNE2)은 투명성 전도성 물질을 포함하고, 발광 소자(ED)에서 방출된 광은 연결 전극(CNE1, CNE2)을 투과하여 전극(RME1, RME2)들을 향해 진행할 수 있다. 다만, 이에 제한되는 것은 아니다.
한편, 발광 소자(ED)는 발광층에서 광이 생성되고, 상기 광 중 대부분은 연결 전극(CNE1, CNE2)과 접촉하는 양 단부를 통해 방출될 수 있다. 발광 소자(ED)에서 방출된 광은 투명한 연결 전극(CNE1, CNE2)을 투과하여 제1 뱅크(BNL1)의 경사진 측면 상에 배치된 전극(RME1, RME2)에서 반사되어 제1 기판(SUB)의 상부 방향으로 출사될 수 있다. 다만, 상기 광들 중 일부는 발광 소자(ED)의 하부에 배치된 제1 절연층(PAS1)으로 입사될 수도 있는데, 제1 절연층(PAS1)과 연결 전극(CNE1, CNE2)은 서로 다른 굴절률을 가질 수 있고, 제1 절연층(PAS1)으로 입사된 광들 중 일부는 연결 전극(CNE1, CNE2)과의 계면에서 반사되어 출사되지 않을 수도 있다.
표시 장치(10)는 서로 다른 굴절률을 갖는 제1 절연층(PAS1)과 연결 전극(CNE1, CNE2) 사이의 계면을 최소화하여 발광 소자(ED)에서 방출되어 제1 절연층(PAS1) 내에서 출사되지 못하는 광을 최소화할 수 있다. 일 예로, 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 각각 발광 소자(ED)의 일 단부 및 타 단부와 접촉함과 동시에, 제1 전극(RME1)과 제2 전극(RME2)의 상면 중 제3 층간 절연층(IL3) 상에 배치된 부분만을 덮도록 배치될 수 있다. 특히, 제1 뱅크(BNL1)의 경사진 측면 상에는 연결 전극(CNE1, CNE2)들이 배치되지 않을 수 있고, 상기 경사진 측면 상에서 전극(RME1, RME2)에 의해 반사된 광들은 제1 절연층(PAS1)을 통과하여 원활하게 출사될 수 있다.
제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 각각 제1 절연층(PAS1)을 관통하여 전극(RME1, RME2)들의 상면 일부를 노출하는 컨택부(CTD1, CTD2)들을 통해 전극(RME1, RME2)들과 접촉할 수 있다. 제1 절연층(PAS1)은 컨택부(CTD1, CTD2)들을 형성하기 위해 전극(RME1, RME2)들 상부를 노출할 수 있다. 발광 소자(ED)를 포함하는 잉크가 분사된 후 전계가 생성되면, 절연층(PAS1)에 의해 덮이지 않고 노출된 컨택부(CTD1, CTD2)에서 전계가 매우 강하게 생성된다. 이에 따라, 발광 소자(ED)들이 컨택부(CTD1, CTD2)들로 모여들어 이탈될 수 있다.
일 실시예에 따른 표시 장치(10)는 연결 전극(CNE1, CNE2)과 전극(RME1, RME2)들이 접촉하는 컨택부(CTD1, CTD2)들이 발광 영역(EMA)을 회피하도록 형성할 수 있다. 예시적인 실시예에서 컨택부(CTD1, CTD2)들은 발광 영역(EMA) 이외에 배치되며, 제2 뱅크(BNL2)의 서브 개구부(SOP)에 배치될 수 있다. 이에 대한 보다 자세한 설명은 다른 도면들을 참조하여 후술하기로 한다.
제1 연결 전극(CNE1)과 제2 연결 전극(CNE2) 사이에는 제3 절연층(PAS3)이 배치될 수 있다. 제3 절연층(PAS3)은 제1 연결 전극(CNE1)을 포함하여 제2 연결 전극(CNE2)이 배치된 영역을 제외한 제2 절연층(PAS2) 상에도 배치될 수 있다. 제3 절연층(PAS3)은 전극(RME1, RME2) 상에서 제2 연결 전극(CNE2)이 배치된 부분을 제외하고 제1 절연층(PAS1) 상에 전면적으로 배치될 수 있다. 제3 절연층(PAS3)은 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)이 직접 접촉하지 않도록 이들을 상호 절연시킬 수 있다. 즉, 일 실시예에서 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 서로 다른 층에 배치될 수 있다. 제1 연결 전극(CNE1)은 제2 절연층(PAS2) 상에 직접 배치되고, 제2 연결 전극(CNE2)은 제3 절연층(PAS3) 상에 직접 배치될 수 있다. 다만, 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 제2 절연층(PAS2)과 제3 절연층(PAS3)이 배치되지 않고 발광 소자(30)의 양 단부가 노출된 영역에서는 제1 절연층(PAS1) 상에 직접 배치될 수도 있다.
다만, 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2) 사이에 제3 절연층(PAS3)이 배치되어 이들을 상호 절연시킬 수 있으나, 상술한 바와 같이 제3 절연층(PAS3)은 생략될 수도 있다. 이 경우, 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 동일한 층에 배치될 수 있다.
도면에 도시하지 않았으나, 제3 절연층(PAS3), 연결 전극(CNE1, CNE2)들, 및 제2 뱅크(BNL2) 상에는 이들을 덮는 절연층이 더 배치될 수 있다. 상기 절연층은 제1 기판(SUB) 상에 전면적으로 배치되어 상에 배치된 부재들 외부 환경에 대하여 보호하는 기능을 할 수 있다.
상술한 제1 절연층(PAS1), 제2 절연층(PAS2) 및 제3 절연층(PAS3) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 제1 절연층(PAS1), 제2 절연층(PAS2) 및 제3 절연층(PAS3)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(AlxOy), 질화알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또는, 이들은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
상술한 바와 같이, 일 실시예에 따른 표시 장치(10)는 컨택부(CTD1, CTD2)들의 위치가 발광 소자(ED)의 정렬 시 발광 소자(ED)의 이탈을 방지할 수 있도록 설계될 수 있다. 이하, 다른 도면들을 더 참조하여, 컨택부(CTD1, CTD2)들의 위치 및 이를 위한 제2 뱅크(BNL2)의 구성에 대해 보다 자세히 설명하기로 한다.
도 5는 도 3의 Q4-Q4'선을 따라 절단한 단면도이다. 도 6은 일 실시예에 따른 표시 장치의 제2 뱅크를 나타낸 평면도이다. 도 7은 일 실시예에 따른 표시 장치의 제1 서브 개구부를 확대한 평면도이다. 도 8은 다른 실시예에 따른 표시 장치의 제1 서브 개구부를 확대한 평면도이다. 도 5는 제1 컨택부(CTD1)와 제2 컨택부(CTD2)를 가로지르는 단면을 도시하고 있고, 도 6은 도 3에서 제1 컨택부(CTD1), 제2 컨택부(CTD2) 및 제2 뱅크(BNL2)를 도시하고 있다.
도 3 및 4와 결부하여 도 5 내지 도 8을 참조하면, 제1 전극(RME1)과 제2 전극(RME2)은 제2 방향(DR2)으로 연장되어 배치될 수 있다. 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 각각 제1 전극(RME1)과 제2 전극(RME2) 상에 중첩하면서 제1 전극(RME1) 및 제2 전극(RME2)과 연결될 수 있다.
제2 뱅크(BNL2)는 발광 영역(EMA)을 구획하는 제1 메인 개구부(MOP1)와 절단부 영역(CBA)을 구획하는 제2 메인 개구부(MOP2)를 포함할 수 있다. 제1 메인 개구부(MOP1)와 제2 메인 개구부(MOP2)는 제2 뱅크(BNL2)가 형성되지 않은 영역으로, 각각 제1 기판(SUB) 상에 배치된 제1 절연층(PAS1) 및 제1 뱅크(BNK1)를 노출할 수 있다. 제1 메인 개구부(MOP1)와 발광 영역(EMA)은 실질적으로 동일할 수 있고 제2 메인 개구부(MOP2)는 절단부 영역(CBA)은 실질적으로 동일할 수 있으므로, 제1 메인 개구부(MOP1)와 제2 메인 개구부(MOP2)에 대한 설명은 전술한 발광 영역(EMA)과 절단부 영역(CBA)의 설명으로 대체하기로 한다.
일 실시예에서 제2 뱅크(BNL2)는 제1 메인 개구부(MOP1)로부터 연장된 복수의 서브 개구부(SOP1, SOP2)들을 포함할 수 있다. 복수의 서브 개구부(SOP1, SOP2)들은 제1 메인 개구부(MOP1)로부터 제2 방향(DR2)으로 연장되어 배치되며, 제1 방향(DR1)으로 서로 이격되어 배치될 수 있다. 복수의 서브 개구부(SOP1, SOP2)들은 제2 방향(DR2)으로 인접한 서브 화소와 이격되며, 제1 메인 개구부(MOP1)로부터 연장된 일측 이외에는 폐쇄된 형상으로 이루어질 수 있다.
복수의 서브 개구부(SOP1, SOP2)들은 제1 기판(SUB) 상에 배치된 전극(RME1, RME2)들을 노출할 수 있다. 복수의 서브 개구부(SOP1, SOP2)들에서는 제1 전극(RME1)과 제1 연결 전극(CNE1)이 연결되는 제1 컨택부(CTD1)와 제2 전극(RME2)과 제2 연결 전극(CNE2)이 연결되는 제2 컨택부(CTD2)가 배치될 수 있다.
복수의 서브 개구부(SOP1, SOP2)들은 제1 전극(RME1), 제2 전극(RME2), 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)과 중첩하여 배치될 수 있다. 구체적으로, 복수의 서브 개구부(SOP1, SOP2)들은 제1 전극(RME1) 및 제1 연결 전극(CNE1)과 중첩하는 제1 서브 개구부(SOP1)와, 제2 전극(RME2) 및 제2 연결 전극(CNE2)과 중첩하는 제2 서브 개구부(SOP2)를 포함할 수 있다. 제1 서브 개구부(SOP1)는 제1 컨택부(CTD1)와 중첩하여 배치되고 제1 컨택부(CTD1)는 제1 서브 개구부(SOP1) 내에 배치될 수 있다. 제2 서브 개구부(SOP2)는 제2 컨택부(CTD2)와 중첩하여 배치되고 제2 컨택부(CTD2)는 제2 서브 개구부(SOP2) 내에 배치될 수 있다.
일 실시예에서 제1 컨택부(CTD1)에 배치된 제1 전극(RME1)과 제1 연결 전극(CNE1) 사이, 및 제2 컨택부(CTD2)에 배치된 제2 전극(RME2)과 제2 연결 전극(CNE2) 사이에는 금속층(FML1, FML2)들이 배치될 수 있다. 제1 금속층(FML1)은 제1 전극(RME1), 제1 연결 전극(CNE1) 및 제1 컨택부(CTD1)와 중첩하고, 제2 금속층(FML2)은 제2 전극(RME2), 제2 연결 전극(CNE2) 및 제2 컨택부(CTD2)와 중첩할 수 있다. 금속층(FML1, FML2)들은 전극(RME1, RME2)들의 표면에 각각 배치되어 전극(RME1, RME2)들의 표면에 소수성(hydrophobicity)을 부여할 수 있다.
금속층(FML1, FML2)들은 전극(RME1, RME2)들을 노출하는 제1 절연층(PAS2)이 형성되고, 서브 개구부(SOP1, SOP2)들을 가진 제2 뱅크(BNL2)가 형성된 후, 제1 기판(SUB) 전체에 플라즈마 처리를 통해 형성될 수 있다. 노출된 전극(RME1, RME2)들의 표면에는 플라즈마 처리에 의해 불소(F)가 주입되어 금속층(FML1, FML2)들이 형성될 수 있다. 금속층(FML1, FML2)들은 불소를 포함하는 불화 금속층일 수 있다. 실시예에서는 금속층(FML1, FML2)이 전극(RME1, RME2) 표면 상에 배치된 것으로 도시하였지만, 이에 제한되지 않으며 전극(RME1, RME2)의 두께 방향으로 전극(RME1, RME2)의 표면 일부가 금속층(FML1, FML2)으로 형성될 수 있다.
발광 영역(EMA)에 발광 소자(ED)를 포함하는 잉크를 도포하면 잉크가 발광 영역(EMA) 내에 퍼지고 제2 뱅크(BNL2)가 연장된 복수의 서브 개구부(SOP1, SOP2)들로 잉크가 퍼질 수 있다. 일 실시예에서는 복수의 서브 개구부(SOP1, SOP2)들에서 노출된 전극(RME1, RME2)들의 표면에 소수성을 가진 금속층(FML1, FML2)을 형성하여, 잉크가 복수의 서브 개구부(SOP1, SOP2)들로 퍼지는 것을 방지할 수 있다. 이로써, 컨택부(CTD1, CTD2)에 전계가 강하게 걸려도 발광 소자(ED)를 포함하는 잉크가 컨택부(CTD1, CTD2)들이 배치된 서브 개구부(SOP1, SOP2)들로 퍼지는 것을 방지하여, 발광 소자(ED)의 이탈을 방지할 수 있다.
금속층(FML1, FML2)들은 공정 조건에 따라 두께가 다양하게 이루어질 수 있다. 예시적인 실시예에서 금속층(FML1, FML2)들의 두께는 0.1nm 내지 10nm의 두께로 이루어져, 소수성의 특성을 효과적으로 나타낼 수 있다.
일 실시예에서, 복수의 서브 개구부(SOP1, SOP2)는 제1 메인 개구부(MOP1)로부터 연장된 형상으로 이루어질 수 있다. 전술한 바와 같이, 복수의 서브 개구부(SOP1, SOP2) 내에는 발광 소자(ED)의 이탈을 방지하기 위해 컨택부(CTD1, CTD2)들이 배치될 수 있다. 연결 전극(CNE1, CNE2)들은 서브 개구부(SOP1, SOP2)들로 연장되어 컨택부(CTD1, CTD2)에서 전극(RME1, RME2)들에 연결될 수 있다. 복수의 서브 개구부(SOP1, SOP2)가 제1 메인 개구부(MOP1)로부터 연장된 형상으로 이루어지면, 연결 전극(CNE1, CNE2)들이 두께가 매우 두꺼운 제2 뱅크(BNL2)에 의한 단차가 생략되어 단선되는 것을 방지할 수 있다.
일 실시예에서, 복수의 서브 개구부(SOP1, SOP2)들 각각의 폭(W1)은 전극(RME1, RME2)들의 폭(W2)보다 작거나 동일할 수 있다. 예를 들어, 제1 서브 개구부(SOP1)의 폭(W1)은 제1 전극(RME1)의 폭(W2)보다 작거나 동일할 수 있고, 제2 서브 개구부(SOP2)의 폭(W1)은 제2 전극(RME2)의 폭(W2)보다 작거나 동일할 수 있다. 복수의 서브 개구부(SOP1, SOP2)들은 발광 소자(ED)를 포함하는 잉크가 퍼지는 것을 방지하기 위해, 복수의 서브 개구부(SOP1, SOP2)들 하부에 금속층(FML1, FML2)이 배치될 수 있다. 이를 위해, 복수의 서브 개구부(SOP1, SOP2)들은 전극(RME1, RME2)들과 완전히 중첩하여 복수의 서브 개구부(SOP1, SOP2)들 내에 금속층(FML1, FML2)을 형성할 수 있도록 할 수 있다. 또한, 복수의 서브 개구부(SOP1, SOP2)들 각각의 폭(W1)은 금속층(FML1, FML2)들의 폭(W3)보다 작거나 동일할 수 있다. 예를 들어, 제1 서브 개구부(SOP1)의 폭(W1)은 제1 금속층(FML1)의 폭(W3)보다 작거나 동일할 수 있고, 제2 서브 개구부(SOP2)의 폭(W1)은 제2 금속층(FML2)의 폭(W3)보다 작거나 동일할 수 있다.
한편, 제1 절연층(PAS1)은 제1 서브 개구부(SOP1) 및 제2 서브 개구부(SOP2) 각각에서 하부의 전극(RME1, RME2)들을 노출하는 복수의 컨택홀(CNT1, CNT2)들을 포함할 수 있다. 복수의 컨택홀(CNT1, CNT2)은 제1 전극(RME1)과 중첩하는 제1 컨택홀(CNT1) 및 제2 전극(RME2)과 중첩하는 제2 컨택홀(CNT2)을 포함할 수 있다. 복수의 컨택홀(CNT1, CNT2)들의 폭(W4)은 제1 절연층(PAS1) 하부의 전극(RME1, RME2) 상에 금속층(FML1, FML2)들을 형성하기 위해, 복수의 서브 개구부(SOP1, SOP2)의 폭(W1)보다 작거나 동일할 수 있다. 예를 들어, 제1 컨택홀(CNT1)의 폭(W4)은 제1 서브 개구부(SOP1)의 폭(W1)보다 작거나 동일할 수 있고, 제2 컨택홀(CNT2)의 폭(W4)은 제2 서브 개구부(SOP2)의 폭(W1)보다 작거나 동일할 수 있다.
또한, 복수의 컨택홀(CNT1, CNT2)들에 의해 노출된 전극(RME1, RME2) 상에 금속층(FML1, FML2)이 형성되므로, 복수의 컨택홀(CNT1, CNT2)들의 폭(W4)은 금속층(FML1, FML2)의 폭(W3)과 실질적으로 동일할 수 있다. 예를 들어, 제1 컨택홀(CNT1)의 폭(W4)은 제1 금속층(FML1)의 폭(W3)과 동일할 수 있고, 제2 컨택홀(CNT2)의 폭(W4)은 제2 금속층(FML2)의 폭(W3)과 동일할 수 있다.
컨택부(CTD1, CTD2)들의 폭(W5)은 서브 개구부(SOP1, SOP2)들의 폭(W1), 금속층(FML1, FML2)의 폭(W3) 및 컨택홀(CNT1, CNT2)들의 폭(W4) 각각보다 작게 이루어질 수 있다. 예를 들어, 제1 컨택부(CTD1)의 폭(W5)은 제1 서브 개구부(SOP1)의 폭(W1), 제1 금속층(FML1)의 폭(W3) 및 제1 컨택홀(CNT1)의 폭(W4)보다 작게 이루어질 수 있고, 제2 컨택부(CTD2)의 폭(W5)은 제2 서브 개구부(SOP2)의 폭(W1), 제2 금속층(FML2)의 폭(W3) 및 제2 컨택홀(CNT2)의 폭(W4)보다 작게 이루어질 수 있다. 컨택부(CTD1, CTD2)들의 폭(W5)이 서브 개구부(SOP1, SOP2)들의 폭(W1), 금속층(FML1, FML2)의 폭(W3) 및 컨택홀(CNT1, CNT2)들의 폭(W4) 각각보다 작게 이루어져도 노출되는 금속층(FML1, FML2)들은 전술한 제2 절연층(PAS2) 및 제3 절연층(PAS3)에 의해 덮여 외부로부터 보호될 수 있다.
도 8에 도시된 바와 같이, 컨택부(CTD1, CTD2)들의 폭(W5)은 서브 개구부(SOP1, SOP2)들의 폭(W1), 금속층(FML1, FML2)의 폭(W3) 및 컨택홀(CNT1, CNT2)들의 폭(W4) 각각과 동일하게 이루어질 수도 있다.
일 실시예에 따른 표시 장치(10)는 발광 소자(ED)의 이탈을 유발하는 컨택부(CTD1, CTD2)들을 발광 영역(EMA)의 밖으로 배치하기 위해, 제2 뱅크(BNL2)에 제1 메인 개구부(MOP1)로부터 연장된 복수의 서브 개구부(SOP1, SOP2)들을 배치할 수 있다. 발광 소자(ED)를 포함하는 잉크가 서브 개구부(SOP1, SOP2)들로 퍼지는 것을 방지하기 위해 서브 개구부(SOP1, SOP2)에 노출된 전극(RME1, RME2)들에 금속층(FML1, FML2)들을 형성할 수 있다. 따라서, 발광 소자(ED)를 포함하는 잉크의 도포 시 발광 소자(ED)가 발광 영역(EMA) 이외로 이탈되는 것을 방지할 수 있다.
도 9는 일 실시예에 따른 발광 소자의 개략도이다.
발광 소자(ED)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(ED)는 마이크로 미터(Micro-meter) 또는 나노 미터(Nano-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 발광 소자(ED)는 두 전극 상에 형성된 전계에 의해 전극 사이에 정렬될 수 있다.
일 실시예에 따른 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(ED)는 원통, 로드(Rod), 와이어(Wire), 튜브(Tube) 등의 형상을 가질 수 있다. 다만, 발광 소자(ED)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(ED)는 다양한 형태를 가질 수 있다. 후술하는 발광 소자(ED)에 포함되는 복수의 반도체들은 상기 일 방향을 따라 순차적으로 배치되거나 적층된 구조를 가질 수 있다.
발광 소자(ED)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호가 전달되어 특정 파장대의 광을 방출할 수 있다.
도 9를 참조하면, 발광 소자(ED)는 제1 반도체층(31), 제2 반도체층(32), 발광층(36), 전극층(37) 및 절연막(38)을 포함할 수 있다.
제1 반도체층(31)은 n형 반도체일 수 있다. 발광 소자(ED)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(31)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(31)은 n형 도펀트가 도핑될 수 있으며, n형 도펀트는 Si, Ge, Sn 등일 수 있다. 예를 들어, 제1 반도체층(31)은 n형 Si로 도핑된 n-GaN일 수 있다. 제1 반도체층(31)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 발광 소자(ED)의 제1 단부는 발광층(36)을 기준으로 제1 반도체층(31)이 배치된 부분일 수 있다.
제2 반도체층(32)은 후술하는 발광층(36) 상에 배치된다. 제2 반도체층(32)은 p형 반도체일 수 있으며 발광 소자(ED)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 반도체층(32)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(32)은 p형 도펀트가 도핑될 수 있으며, p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예를 들어, 제2 반도체층(32)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제2 반도체층(32)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 발광 소자(ED)의 제2 단부는 발광층(36)을 기준으로 제2 반도체층(32)이 배치된 부분일 수 있다.
한편, 도면에서는 제1 반도체층(31)과 제2 반도체층(32)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 발광층(36)의 물질에 따라 제1 반도체층(31)과 제2 반도체층(32)은 더 많은 수의 층, 예컨대 클래드층(Clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
발광층(36)은 제1 반도체층(31)과 제2 반도체층(32) 사이에 배치된다. 발광층(36)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 발광층(36)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수 개 적층된 구조일 수도 있다. 발광층(36)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 발광층(36)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 발광층(36)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예를 들어, 발광층(36)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 발광층(36)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다.
다만, 이에 제한되는 것은 아니며, 발광층(36)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 발광층(36)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 발광층(36)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 발광층(36)에서 방출되는 광은 발광 소자(ED)의 길이방향 외부면뿐만 아니라, 양 측면으로 방출될 수 있다. 발광층(36)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.
전극층(37)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 발광 소자(ED)는 적어도 하나의 전극층(37)을 포함할 수 있다. 도 9에서는 발광 소자(ED)가 하나의 전극층(37)을 포함하는 것을 도시하고 있으나, 이에 제한되지 않는다. 경우에 따라서 발광 소자(ED)는 더 많은 수의 전극층(37)을 포함하거나, 생략될 수도 있다. 후술하는 발광 소자(ED)에 대한 설명은 전극층(37)의 수가 달라지거나 다른 구조를 더 포함하더라도 동일하게 적용될 수 있다.
전극층(37)은 일 실시예에 따른 표시 장치(10)에서 발광 소자(ED)가 전극 또는 접촉 전극과 전기적으로 연결될 때, 발광 소자(ED)와 전극 또는 접촉 전극 사이의 저항을 감소시킬 수 있다. 전극층(37)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO, IZO 및 ITZO 중에서 적어도 어느 하나를 포함할 수 있다. 또한 전극층(37)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다. 전극층(37)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있으며, 이에 제한되는 것은 아니다.
절연막(38)은 상술한 복수의 반도체층 및 전극층들의 외면을 둘러싸도록 배치된다. 예를 들어, 절연막(38)은 적어도 발광층(36)의 외면을 둘러싸도록 배치되고, 발광 소자(ED)가 연장된 일 방향으로 연장될 수 있다. 절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 절연막(38)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(ED)의 길이방향의 양 단부는 노출되도록 형성될 수 있다.
도면에서는 절연막(38)이 발광 소자(ED)의 길이방향으로 연장되어 제1 반도체층(31)으로부터 전극층(37)의 측면까지 커버하도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연막(38)은 발광층(36)을 포함하여 일부의 반도체층의 외면만을 커버하거나, 전극층(37) 외면의 일부만 커버하여 각 전극층(37)의 외면이 부분적으로 노출될 수도 있다. 또한, 절연막(38)은 발광 소자(ED)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(38)의 두께는 10nm 내지 1.0㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는 절연막(38)의 두께는 40nm 내외일 수 있다.
절연막(38)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물 (SiOxNy), 질화알루미늄(AlN), 산화알루미늄(AlxOy) 등을 포함할 수 있다. 도면에서는 절연막(38)이 단일층으로 형성된 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서 절연막(38)은 복수의 층이 적층된 다중층 구조로 형성될 수도 있다. 이에 따라 발광층(36)이 발광 소자(ED)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(38)은 발광층(36)을 포함하여 발광 소자(ED)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
또한, 절연막(38)은 외면이 표면처리될 수 있다. 발광 소자(ED)는 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(ED)가 잉크 내에서 인접한 다른 발광 소자(ED)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(38)은 표면이 소수성 또는 친수성 처리될 수 있다. 예를 들어, 절연막(38)은 스테아릭 산(Stearic acid), 2,3-나프탈렌 디카르복실산(2,3-Naphthalene dicarboxylic acid) 등과 같은 물질로 외면이 표면처리될 수 있다.
발광 소자(ED)는 길이(h)가 1㎛ 내지 10㎛ 또는 2㎛ 내지 6㎛의 범위를 가질 수 있으며, 바람직하게는 3㎛ 내지 5㎛의 길이를 가질 수 있다. 또한, 발광 소자(ED)의 직경은 30nm 내지 700nm의 범위를 갖고, 발광 소자(ED)의 종횡비(Aspect ratio)는 1.2 내지 100일 수 있다. 다만, 이에 제한되지 않고, 표시 장치(10)에 포함되는 복수의 발광 소자(ED)들은 발광층(36)의 조성 차이에 따라 서로 다른 직경을 가질 수도 있다. 바람직하게는 발광 소자(ED)의 직경은 500nm 내외의 범위를 가질 수 있다.
이하, 다른 도면들을 참조하여 표시 장치(10)의 다른 실시예에 대하여 설명하기로 한다.
도 10은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타낸 평면도이다. 도 11은 도 10의 제1 서브 개구부를 확대한 평면도이다. 도 12는 다른 예에 따른 제1 서브 개구부를 나타낸 평면도이다.
도 10 및 도 11을 참조하면, 다른 실시예에 따른 표시 장치(10)는 서브 개구부(SOP1, SOP2)들의 평면 형상이 다르다는 점에서 전술한 도 3 내지 도 8의 실시예와 차이가 있다. 하기에서는 동일한 구성에 대해 설명을 생략하고 차이가 있는 서브 개구부(SOP1, SOP2)들에 대해 설명하기로 한다.
일 실시예에 따르면, 서브 개구부(SOP1, SOP2)들은 제1 메인 개구부(MOP1)로부터 제2 방향(DR2)으로 연장되어 배치될 수 있다. 서브 개구부(SOP1, SOP2)들은 제1 메인 개구부(MOP1)와 접하는 제1 영역(FP) 및 제1 영역(FP)으로부터 제2 방향(DR2)으로 연장되는 제2 영역(SP)을 포함할 수 있다. 제1 영역(FP)은 서브 개구부(SOP1, SOP2)들의 입구에 해당하는 영역일 수 있고, 제2 영역(SP)은 서브 개구부(SOP1, SOP2)들의 내부 공간에 해당하는 영역일 수 있다.
제1 영역(FP)과 제2 영역(SP)은 제1 방향(DR1)으로 소정의 폭을 각각 가질 수 있으며, 제1 영역(FP)의 폭(W6)은 제2 영역(SP)의 폭(W7)보다 작게 이루어질 수 있다. 전술한 것처럼, 서브 개구부(SOP1, SOP2)들에는 금속층(FML1, FML2)들을 형성하여 발광 소자(ED)를 포함하는 잉크가 퍼지는 것을 방지할 수 있다. 일 실시예에서는 제1 메인 개구부(MOP1)와 접하는 서브 개구부(SOP1, SOP2)들의 폭을 줄여 잉크가 퍼지는 것을 방지할 수 있다. 이를 위해, 제1 영역(FP)의 폭(W6)은 제2 영역(SP)의 폭(W7)보다 작게 이루어질 수 있다.
또한, 제1 영역(FP)과 제2 영역(SP)은 제2 방향(DR2)으로 소정의 길이를 각각 가질 수 있으며, 제1 영역(FP)의 길이는 제2 영역(SP)의 길이보다 작게 이루어질 수 있다. 제1 영역(FP)의 길이는 잉크의 퍼짐을 방지할 정도의 길이를 가질 수 있다. 다른 예로, 제1 영역(FP)의 길이는 제2 영역(SP)의 길이보다 크게 이루어질 수도 있다. 좁은 폭(W6)을 가지는 제1 영역(FP)의 길이가 길어지면 잉크의 퍼짐을 더욱 방지할 수 있다. 다만, 이에 제한되는 것은 아니며 제1 영역(FP1)의 길이는 제2 영역(SP)의 길이와 동일할 수도 있다.
서브 개구부(SOP1, SOP2)들은 연결 전극(CNE1, CNE2)들과 각각 중첩할 수 있다. 제1 영역(FP)의 폭(W6)은 연결 전극(CNE1, CNE2)들의 폭(W8)과 실질적으로 동일할 수 있다. 제1 영역(FP)의 폭(W6)이 연결 전극(CNE1, CNE2)들의 폭(W8)과 동일하면, 제2 뱅크(BNL2)의 단차에 의해 연결 전극(CNE1, CNE2)들에 단선 또는 증착 불량이 발생하는 것을 방지할 수 있다.
제1 컨택부(CTD1)는 제1 서브 개구부(SOP1)의 제1 영역(FP)과 제2 영역(SP) 각각에 중첩하여 배치될 수 있다. 다만, 이에 제한되는 것은 아니며 제1 컨택부(CTD1)는 제1 서브 개구부(SOP1)의 제2 영역(SP)에 중첩하되 제1 영역(FP)에 비중첩하여 배치될 수도 있다.
도 12를 참조하면, 제1 컨택부(CTD1)는 제1 서브 개구부(SOP1)의 제2 영역(SP)에 중첩하여 배치될 수 있다. 즉, 제1 컨택부(CTD1)는 제2 영역(SP) 내에 배치될 수 있다. 제1 컨택부(CTD1)는 제1 영역(FP)과 비중첩하여 배치될 수 있다. 이 경우, 제1 영역(FP)에는 제1 절연층이 제1 전극(RME1)을 덮고 있어 제1 금속층(FML1)이 제2 영역(SP)과 중첩하여 배치될 수 있다. 따라서, 제1 연결 전극(CNE1)은 제1 서브 개구부(SOP1)의 제2 영역(SP)에서 제1 금속층(FML1)과 컨택함으로써, 제1 전극(RME1)과 연결될 수 있다.
도 13은 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타낸 평면도이다. 도 14는 도 13의 제1 서브 개구부를 확대한 평면도이다.
도 13 및 도 14를 참조하면, 또 다른 실시예에 따른 표시 장치(10)는 서브 개구부(SOP1, SOP2)들의 평면 형상이 다르다는 점에서 전술한 도 3 내지 도 12의 실시예와 차이가 있다. 하기에서는 동일한 구성에 대해 설명을 생략하고 차이가 있는 서브 개구부(SOP1, SOP2)들에 대해 설명하기로 한다.
일 실시예에 따르면, 서브 개구부(SOP1, SOP2)들은 제1 메인 개구부(MOP1)와 이격된 영역에서 제1 연결 개구부(CON1)에 의해 서로 연결될 수 있다. 제1 연결 개구부(CON1)는 제1 메인 개구부(MOP1)로부터 제2 방향(DR2)으로 이격되어 배치되며, 제1 방향(DR1)으로 연장되어 배치될 수 있다. 제1 연결 개구부(CON1)는 제2 뱅크(BNL2)가 제거된 영역으로 하부의 제1 절연층(PAS1)을 노출하는 영역일 수 있다.
제1 서브 개구부(SOP1)는 제1 절연층(PAS1)의 제1 컨택홀(CNT1)과 중첩하고, 제2 서브 개구부(SOP2)는 제1 절연층(PAS1)의 제2 컨택홀(CNT2)과 중첩할 수 있다. 반면, 제1 연결 개구부(CON1)는 제1 절연층(PAS1)과 중첩하면서 제1 컨택홀(CNT1)과 제2 컨택홀(CNT2)과 이격될 수 있다. 제1 연결 개구부(CON1)는 제1 컨택홀(CNT1)과 제2 컨택홀(CNT2) 사이에 배치될 수 있다.
또한, 서브 개구부(SOP1, SOP2)의 컨택홀(CNT1, CNT2)들에는 금속층(FML1, FML2)이 배치될 수 있다. 반면, 제1 연결 개구부(CON1)는 컨택홀이 형성되지 않고 제1 절연층(PAS1)이 배치됨으로써, 금속층(FML1, FML2)과 비중첩할 수 있다. 발광 소자(ED)를 포함하는 잉크는 서브 개구부(SOP1, SOP2)의 금속층(FML1, FML2)에 의해 잉크가 퍼지는 것이 방지되므로, 제1 연결 개구부(CON1)에는 발광 소자(ED)를 포함하는 잉크가 퍼지지 않는다. 이에 따라, 제1 연결 개구부(CON1)는 금속층(FML1, FML2)이 생략될 수 있다.
일 실시예에서는 서브 개구부(SOP1, SOP2)들 사이를 제1 연결 개구부(CON1)로 연결함으로써, 서브 개구부(SOP1, SOP2)들의 패터닝 크기를 증가시켜 공정을 용이하게 할 수 있다.한편, 상술한 실시예들은 각 서브 화소(PXn)마다 하나의 제1 전극(RME1)과 제2 전극(RME2)만을 포함하는 경우를 예시하고 있으나, 이에 제한되지 않는다. 표시 장치(10)는 각 서브 화소(PXn)마다 더 많은 수의 전극(RME1, RME2)들과 발광 소자(ED)들을 포함할 수 있다.
도 15는 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타낸 평면도이다. 도 16은 도 15의 Q5-Q5'선, Q6-Q6'선 및 Q7-Q7'선을 절취한 단면도이다. 하기에서는 전술한 도 3 내지 도 14의 실시예들과 동일한 구성에 대해서는 그 설명을 생략하고 차이가 있는 구성에 대해 설명하기로 한다.
도 15 및 도 16을 참조하면, 제1 기판(SUB1) 상에는 복수의 트랜지스터와 복수의 배선들이 배치될 수 있다. 제1 기판(SUB1) 상에 제1 도전층이 배치될 수 있다. 제1 도전층은 전압 배선(VDL, VSL)들의 배선 세로부(VDL_V, VSL_V)들, 초기화 전압 배선(VIL) 및 하부 금속층(BML1)을 포함할 수 있다. 도시하지 않았지만, 제1 도전층은 복수의 데이터 라인을 더 포함할 수 있다.
제1 전압 배선(VDL) 및 제2 전압 배선(VSL)들의 배선 세로부(VDL_V, VSL_V)들은 제2 방향(DR2)으로 연장되어 배치될 수 있으며, 제1 전원 전압 및 제2 전원 전압이 인가될 수 있다. 제1 전압 배선(VDL)의 제1 배선 세로부(VDL_V)는 트랜지스터의 드레인 전극과 연결될 수 있다. 초기화 전압 배선(VIL)은 제2 방향(DR2)으로 연장되어 배선 세로부(VDL_V, VSL_V)들 사이에 배치될 수 있다. 초기화 전압 배선(VIL)은 각 서브 화소(PXn)의 트랜지스터에 초기화 전압을 전달할 수 있다.
하부 금속층(BML1)은 제1 기판(SUB1) 상에 배치될 수 있다. 하부 금속층(BML1)은 트랜지스터의 액티브층과 중첩하도록 배치될 수 있다. 하부 금속층(BML1)은 제2 방향(DR2)으로 서로 이격 배치되며, 평면 상 각 화소(PX)의 중심부에 인접하게 배치될 수 있다.
버퍼층(BL)은 제1 도전층과 제1 기판(SUB1) 상에 전면적으로 배치될 수 있다. 버퍼층(BL) 상에 제1 게이트 절연층(GI)이 배치되며, 버퍼층(BL)을 전면적으로 덮도록 배치될 수 있다. 제1 게이트 절연층(GI) 상에 제1 층간 절연층(IL1)이 배치될 수 있다.
제1 층간 절연층(IL1) 상에 제2 전압 배선(VSL)의 배선 가로부(VSL_H) 및 제1 연장 전극부(CP1)가 배치될 수 있다. 제2 전압 배선(VSL)의 배선 가로부(VSL_H)는 상기 제2 전압 배선(VSL)의 배선 세로부(VSL_V)와 연결되어 제2 전원 전압이 인가될 수 있다. 제1 연장 전극부(CP1)는 제1 컨택부(CTD1)를 통해 제1 전극(RME1)과 직접 접촉할 수 있다. 제2 전압 배선(VSL)의 배선 가로부(VSL_H) 및 제1 연장 전극부(CP1) 상에 제2 층간 절연층(IL2)이 배치될 수 있다.
제2 층간 절연층(IL2) 상에는 복수의 제1 뱅크(BNL1)들, 복수의 전극(RME)들, 발광 소자(ED; ED1, ED2), 제2 뱅크(BNL2), 제3 뱅크(BNL3) 및 복수의 연결 전극(CNE1, CNE2, CNE3)들이 배치될 수 있다. 또한, 제2 층간 절연층(IL2) 상에는 복수의 절연층(PAS1, PAS2, PAS3)들이 더 배치될 수 있다.
복수의 제1 뱅크(BNL1)들 및 제2 뱅크(BNL2)는 제2 층간 절연층(IL2) 상에 직접 배치될 수 있다. 복수의 제1 뱅크(BNL1)들은 일부분이 각 서브 화소(PXn)의 발광 영역(EMA) 내에 배치되어 서로 이격될 수 있다. 예를 들어, 제1 뱅크(BNL1)는 각 발광 영역(EMA)에서 서로 제1 방향(DR1)으로 이격된 복수의 서브 뱅크(BNL_A, BNL_B)들을 포함할 수 있다. 제1 서브 뱅크(BNL_A)는 발광 영역(EMA)의 중심에서 좌측에 배치되고, 제2 서브 뱅크(BNL_B)는 우측에 배치될 수 있다. 제1 서브 뱅크(BNL_A)와 제2 서브 뱅크(BNL_B)들은 일부분이 제3 뱅크(BNL3)의 제2 방향(DR2)으로 연장된 부분과 중첩할 수 있다. 제1 뱅크(BNL1)들은 제2 방향(DR2)으로 연장된 형상을 갖되, 그 길이가 제3 뱅크(BNL3)가 둘러싸는 개구 영역의 제2 방향(DR2) 길이보다 짧을 수 있다. 제1 뱅크(BNL1)들은 표시 영역(DPA) 전면에서 일 방향으로 연장된 섬형 또는 아일랜드(Island) 형 패턴을 형성할 수 있다.
제2 뱅크(BNL2)는 제1 뱅크(BNL1)들 사이에 배치되어 제2 방향(DR2)으로 연장될 수 있다. 제1 뱅크(BNL1)와 달리, 제2 뱅크(BNL2)는 제2 방향(DR2)으로 연장되어 발광 영역(EMA) 및 절단부 영역(CBA)을 넘어 제2 방향(DR2)으로 이웃하는 복수의 화소(PX)들에 배치될 수 있다. 일 실시예에서, 제2 뱅크(BNL2)는 제1 뱅크(BNL1)들 사이에 배치된 부분의 폭이 다른 부분들보다 크게 형성될 수 있고, 제1 뱅크(BNL1)들 사이에 배치된 부분 상에는 복수의 전극(RME)들이 배치될 수 있다. 제2 뱅크(BNL2)는 대체로 제2 방향(DR2)으로 연장되되 부분적으로 그 폭이 큰 부분들을 포함하여 표시 영역(DPA)에서 선형 또는 스트라이프(Stripe)형 패턴을 형성할 수 있다.
제1 뱅크(BNL1)와 제2 뱅크(BNL2)는 제2 층간 절연층(IL2)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 뱅크(BNL1) 및 제2 뱅크(BNL2)들은 제2 층간 절연층(IL2) 상에서 그 사이의 영역과 그 외부 영역을 나눌 수 있고, 제1 서브 뱅크(BNL_A)와 제2 뱅크(BNL2) 사이, 및 제2 뱅크(BNL2)와 제2 서브 뱅크(BNL_B) 사이에는 복수의 발광 소자(ED)들이 배치될 수 있다. 제1 뱅크(BNL1) 및 제2 뱅크(BNL2)의 돌출된 부분은 경사진 측면을 가질 수 있고, 발광 소자(ED)에서 방출된 광은 제1 뱅크(BNL1) 및 제2 뱅크(BNL2)상에 배치되는 전극(RME)에서 반사되어 제1 기판(SUB1)의 상부 방향으로 출사될 수 있다. 제1 뱅크(BNL1)는 발광 소자(ED)가 배치되는 영역을 제공함과 동시에 발광 소자(ED)에서 방출된 광을 상부 방향으로 반사시키는 반사벽의 기능을 수행할 수도 있다. 제1 뱅크(BNL1)의 측면은 선형의 형상으로 경사질 수 있으나, 이에 제한되지 않고 제1 뱅크(BNL1)는 외면이 곡률진 반원 또는 반타원의 형상을 가질 수도 있다.
복수의 전극(RME)들은 일 방향으로 연장된 형상을 갖고 서로 이격되어 각 서브 화소(PXn)마다 배치될 수 있다. 예를 들어, 하나의 서브 화소(PXn)에는 제1 전극(RME1), 제2 전극(RME2), 제3 전극(RME3) 및 제4 전극(RME4)이 배치되고, 이들은 제2 방향(DR2)으로 연장되며 서로 제1 방향(DR1)으로 이격될 수 있다. 제1 전극(RME1)과 제3 전극(RME3)은 부분적으로 제2 뱅크(BNL2) 상에 배치되고, 제2 전극(RME2)은 부분적으로 제1 서브 뱅크(BNL_A) 상에 배치되며 제4 전극(RME4)은 부분적으로 제2 서브 뱅크(BNL_B) 상에 배치될 수 있다.
제1 전극(RME1)은 제2 방향(DR2)으로 연장되어 발광 영역(EMA)을 넘어 배치되되, 절단부 영역(CBA)에서는 제2 방향(DR2)으로 이웃한 다른 화소(PX)의 제1 전극(RME1)과 분리될 수 있다. 제1 전극(RME1)은 제2 방향(DR2)으로 연장되어 복수의 화소(PX)에 걸쳐 배치되었다가 절단부 영역(CBA)에서 일부분이 제거되어 각 서브 화소(PXn)마다 배치되도록 분리된 것일 수 있다. 즉, 제1 전극(RME1)은 제2 방향(DR2)으로 이웃한 다른 화소(PX)와의 경계에도 부분적으로 배치될 수 있다. 또한, 일 실시예에 따르면, 제1 전극(RME1)은 절단부 영역(CBA)에 배치된 제1 전극 컨택부(CE1)를 포함하고, 제1 전극 컨택부(CE1)는 제2 층간 절연층(IL2)을 관통하는 제1 전극 컨택홀(FCT)을 통해 트랜지스터와 전기적으로 연결되어 제1 전원 전압이 인가될 수 있다. 제1 전극(RME1)은 각 화소(PX) 및 각 서브 화소(PXn)마다 분리되기 때문에, 서로 다른 서브 화소(PXn)의 발광 소자(ED)들은 개별적으로 발광할 수 있다.
제3 전극(RME3)은 제2 뱅크(BNL2)의 양 측면 중 제1 서브 뱅크(BNL_A)와 대향하는 일 측면 상에 놓이도록 배치될 수 있다. 제3 전극(RME3)은 제2 뱅크(BNL2) 상에 배치되며 제2 방향(DR2)으로 연장될 수 있다. 제3 전극(RME3)은 제2 뱅크(BNL2) 상에서 제1 전극(RME1)과 제1 방향(DR1)으로 이격되어 배치될 수 있다. 제3 전극(RME3)은 제2 방향(DR2)의 일 측은 발광 영역(EMA) 내에 배치되고 타 측은 절단부 영역(CBA)에 배치될 수 있다. 제3 전극(RME3)은 제1 전극(RME1)과 달리 각 서브 화소(PXn)마다 발광 영역(EMA)과 절단부 영역(CBA)에 걸쳐 배치되되, 제2 방향(DR2)으로 이웃한 화소(PX)와의 경계에는 배치되지 않을 수 있다.
제2 전극(RME2)은 제1 서브 뱅크(BNL_A)의 양 측면 중 제2 뱅크(BNL2)와 대향하는 일 측면 상에 놓이도록 배치될 수 있다. 제2 전극(RME2)은 발광 영역(EMA) 내에 배치되되, 다른 일부는 제3 뱅크(BNL3)와 중첩하도록 배치되며, 실질적으로 제3 뱅크(BNL3)의 하부에서 제2 방향(DR2)으로 연장될 수 있다. 일 실시예에서, 제2 전극(RME2)은 제2 방향(DR2)으로 연장되어 발광 영역(EMA) 및 절단부 영역(CBA)을 넘어 배치되며, 하나의 제2 전극(RME2)은 제2 방향(DR2)으로 이웃한 복수의 화소(PX)들에 걸쳐 배치될 수 있다. 제1 전극(RME1)과 달리, 제2 전극(RME2)은 절단부 영역(CBA)에서 분리되지 않을 수 있다. 또한, 일 실시예에 따르면 제2 전극(RME2)은 제2 방향(DR2)으로 이웃한 화소(PX)와의 경계에 배치되어 제2 배선 가로부(VSL_H)와 두께 방향으로 중첩하는 제2 전극 컨택부(CE2)를 포함할 수 있다. 제2 전극 컨택부(CE2)는 제2 층간 절연층(IL2)을 관통하는 제2 전극 컨택홀(CTS)을 통해 제3 도전층의 제2 배선 가로부(VSL_H)와 전기적으로 연결될 수 있다. 제2 전극(RME2)은 복수의 화소(PX)에 걸쳐 제2 방향(DR2)으로 이웃한 서브 화소(PXn)들에 배치되므로, 이들은 동일한 제2 전극(RME2)을 통해 제2 전원 전압을 전달받을 수 있다. 제1 전극(RME1)을 통해 인가되는 제1 전원 전압은 각 서브 화소(PXn)마다 개별적으로 인가되므로, 제2 전극(RME2)이 복수의 서브 화소(PXn)들에 배치되더라도 각 서브 화소(PXn)들은 개별적으로 구동할 수 있다.
제4 전극(RME4)은 제2 서브 뱅크(BNL_B)의 양 측면 중 제2 뱅크(BNL2)와 대향하는 일 측면 상에 놓이도록 배치될 수 있다. 제4 전극(RME4)은 제2 전극(RME2)과 유사하게 제2 방향(DR2)으로 연장되어 발광 영역(EMA) 및 절단부 영역(CBA)을 넘어 배치될 수 있다. 다만, 제4 전극(RME4)은 제2 전극(RME2)과 달리 절단부 영역(CBA)에서 이웃한 다른 화소(PX)의 제4 전극(RME4)과 분리될 수 있다. 제4 전극(RME4)은 전극 컨택부를 포함하지 않으며 절단부 영역(CBA)에서 분리된 점을 제외하고는 실질적으로 제2 전극(RME2)과 대칭 구조로 배치될 수 있다.
일 실시예에서, 표시 장치(10)의 제조 공정 중에는 제2 방향(DR2)으로 연장된 복수의 전극 라인을 형성하여 발광 소자(ED)들을 배치한 뒤, 이들을 절단부 영역(CBA)에서 분리함으로써 복수의 전극(RME)들이 형성될 수 있다. 제2 전극(RME2)은 절단부 영역(CBA)에서 분리되지 않고 전극 라인으로 남을 수 있으나, 제1 전극(RME1), 제3 전극(RME3) 및 제4 전극(RME4)은 전극 라인의 일부분이 제거되어 형성될 수 있다. 복수의 전극 라인들은 표시 장치(10)의 제조 공정 중 발광 소자(ED)를 배치시키기 위한 전계를 생성하는 데에 활용될 수 있다. 발광 소자(ED)들을 배치한 뒤, 전극 라인들을 절단부 영역(CBA)에서 분리하여 전극(RME)들을 형성하면, 전극(RME)들은 발광 소자(ED)를 구동하기 위한 구동 신호가 인가될 수 있다.
복수의 전극(RME)들 상에는 복수의 발광 소자(ED)들이 배치될 수 있다. 복수의 전극(RME)들은 제1 뱅크(BNL1) 또는 제2 뱅크(BNL2)의 경사진 측면 상에 배치될 수 있다. 각 전극(RME)들은 적어도 제1 뱅크(BNL1) 또는 제2 뱅크(BNL2)의 일 측면은 덮도록 배치되어 발광 소자(ED)에서 방출된 광을 반사시킬 수 있다.
제1 절연층(PAS1)은 제2 층간 절연층(IL2) 상에 전면적으로 배치된다. 예를 들어, 제1 절연층(PAS1)은 복수의 전극(RME)들, 제1 뱅크(BNL1) 및 제2 뱅크(BNL2)들을 덮도록 배치될 수 있다. 다만, 제1 절연층(PAS1)은 복수의 전극(RME)들의 상면 일부를 노출하는 개구부를 포함할 수 있고, 후술하는 연결 전극(CNE1, CNE2, CNE3)들은 상기 개구부를 통해 노출된 전극(RME)과 접촉할 수 있다.
예시적인 실시예에서, 제1 절연층(PAS1)은 서로 제1 방향(DR1)으로 이격된 전극(RME)들 사이에서 상면의 일부가 함몰되도록 단차가 형성될 수 있다. 제1 절연층(PAS1)은 전극(RME)들을 덮도록 배치됨에 따라 이들 사이에서 단차지게 형성될 수도 있다. 제1 절연층(PAS1)은 전극(RME)들을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(PAS1) 상에 배치되는 발광 소자(ED)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다.
제3 뱅크(BNL3)는 제1 절연층(PAS1) 상에 배치될 수 있다. 제3 뱅크(BNL3)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 격자형 패턴으로 배치될 수 있다. 제3 뱅크(BNL3)는 각 서브 화소(PXn)들의 경계에 걸쳐 배치되어 이웃하는 서브 화소(PXn)들을 구분할 수 있다. 또한, 제3 뱅크(BNL3)는 서브 화소(PXn)마다 배치된 발광 영역(EMA)과 절단부 영역(CBA)을 둘러싸도록 배치되어 이들을 구분할 수 있다. 제3 뱅크(BNL3)의 제2 방향(DR2)으로 연장된 부분 중 발광 영역(EMA) 사이에 배치된 부분과 서브 영역(SA) 사이에 배치된 부분은 동일한 폭을 가질 수 있다. 이에 따라, 절단부 영역(CBA)들 사이의 간격은 발광 영역(EMA)들 사이의 간격과 동일할 수 있다. 다만, 이에 제한되지 않는다.
제3 뱅크(BNL3)는 부분적으로 그 하부의 전극(RME)들과 두께 방향으로 중첩하도록 배치될 수 있다. 예를 들어, 제3 뱅크(BNL3)는 서브 화소(PXn)의 경계에 배치된 부분으로서 제2 방향(DR2)으로 연장된 부분은 제2 전극(RME2) 및 제4 전극(RME4)과 중첩할 수 있다. 또한, 제3 뱅크(BNL3)는 절단부 영역(CBA)을 둘러싸는 부분에서 복수의 전극(RME)들과 중첩할 수 있고, 제2 방향(DR2)으로 이웃한 화소(PX)와의 경계에서 제1 방향(DR1)으로 연장된 부분에서는 제1 전극(RME1), 제2 전극(RME2) 및 제4 전극(RME4)과 중첩할 수 있다.
제3 뱅크(BNL3)는 제1 뱅크(BNL1) 및 제2 뱅크(BNL2)보다 더 큰 높이를 갖도록 형성될 수 있다. 제3 뱅크(BNL3)는 표시 장치(10)의 제조 공정의 잉크젯 프린팅 공정에서 잉크가 인접한 서브 화소(PXn)로 넘치는 것을 방지하여 다른 서브 화소(PXn)마다 다른 발광 소자(ED)들이 분산된 잉크가 서로 혼합되지 않도록 이들을 분리시킬 수 있다. 제3 뱅크(BNL3)의 제2 방향(DR2)으로 연장된 부분 중 일부는 제1 뱅크(BNL1)들 상에 배치될 수 있다. 도면에서는 제3 뱅크(BNL3)가 제1 뱅크(BNL1)와 다른 층에 배치된 것이 예시되어 있으나 이에 제한되는 것은 아니다. 몇몇 실시예에서 제3 뱅크(BNL3)는 제1 뱅크(BNL1)와 동일한 공정에서 형성되어 동일한 층에 배치될 수도 있다.
발광 소자(ED)는 제1 절연층(PAS1) 상에 배치될 수 있다. 복수의 발광 소자(ED)들은 각 전극(RME)들이 연장된 제2 방향(DR2)을 따라 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있고, 각 전극(RME)들이 연장된 방향과 발광 소자(ED)가 연장된 방향은 실질적으로 수직을 이루도록 배치될 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(ED)는 각 전극(RME)들이 연장된 방향에 비스듬히 배치될 수도 있다.
발광 소자(ED)는 제1 뱅크(BNL1)와 제2 뱅크(BNL2)들 사이에서 각 전극(RME) 상에 배치될 수 있다. 발광 소자(ED)의 연장된 길이는 제1 방향(DR1)으로 이격된 전극(RME)들 사이의 간격보다 길고, 발광 소자(ED)의 양 단부가 각각 서로 다른 전극(RME) 상에 배치될 수 있다.
발광 소자(ED)는 제1 단부가 제1 전극(RME1) 상에 놓이고, 제2 단부가 제4 전극(RME4) 상에 놓이도록 배치된 제1 발광 소자(ED1) 및 제1 단부가 제3 전극(RME3) 상에 배치되고 제2 단부가 제2 전극(RME2) 상에 배치된 제2 발광 소자(ED2)를 포함할 수 있다. 제1 발광 소자(ED1)는 제2 뱅크(BNL2) 및 제2 서브 뱅크(BNL_B) 사이에서 제1 단부는 제1 전극(RME1) 상에 놓이고 제2 단부는 제4 전극(RME4) 상에 놓이도록 배치될 수 있다. 제2 발광 소자(ED2)는 제2 뱅크(BNL2) 및 제1 서브 뱅크(BNL_A) 사이에서 제1 단부는 제3 전극(RME3) 상에 놓이고 제2 단부는 제2 전극(RME2) 상에 놓이도록 배치될 수 있다. 하나의 서브 화소(PXn)에 배치된 발광 소자(ED)들은 제1 단부가 서로 반대 방향을 향하는 제1 및 제2 발광 소자(ED1, ED2)들을 포함할 수 있다.
각 발광 소자(ED)들은 연결 전극(CNE1, CNE2, CNE3)들을 통해 각 전극(RME)과 전기적으로 연결될 수 있다. 제1 발광 소자(ED1)의 제2 단부와 제2 발광 소자(ED2)의 제1 단부는 동일한 연결 전극을 통해 서로 전기적으로 연결되며, 그에 따라 제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 서로 직렬로 연결될 수 있다.
제2 절연층(PAS2)은 제1 절연층(PAS1)과 발광 소자(ED) 상에 부분적으로 배치될 수 있다. 또한, 제2 절연층(PAS2)은 제3 뱅크(BNL3) 및 절단부 영역(CBA)에도 배치될 수 있다. 일 예로, 제2 절연층(PAS2)은 발광 소자(ED)의 외면을 부분적으로 감싸도록 배치되어 발광 소자(ED)의 일 단부 및 타 단부는 덮지 않도록 배치된다. 또한, 제2 절연층(PAS2)의 일부분은 제2 뱅크(BNL2)와 중첩하며 제1 절연층(PAS1) 상에 배치될 수 있다. 즉, 제2 절연층(PAS2)은 발광 영역(EMA)에서 발광 소자(ED)와 제1 절연층(PAS1) 및 제3 뱅크(BNL3) 상에 배치되되, 발광 소자(ED)의 양 단부와 함께 전극(RME)들이 배치된 부분 일부를 노출하도록 배치될 수 있다. 이러한 제2 절연층(PAS2)의 형상은 표시 장치(10)의 제조 공정 중 제1 절연층(PAS1) 및 제3 뱅크(BNL3) 상에 전면적으로 배치되었다가 발광 소자(ED)의 양 단부를 노출하도록 제거하는 공정에 의해 형성된 것일 수 있다.
제2 절연층(PAS2) 중 발광 소자(ED) 상에 배치된 부분은 평면상 제1 절연층(PAS1) 상에서 제2 방향(DR2)으로 연장되어 배치됨으로써 각 서브 화소(PXn) 내에서 선형 또는 섬형 패턴을 형성할 수 있다. 제2 절연층(PAS2)은 발광 소자(ED)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(ED)를 고정시킬 수 있다. 또한, 제2 절연층(PAS2)은 발광 소자(ED)와 그 하부의 제1 절연층(PAS1) 사이의 공간을 채우도록 배치될 수도 있다.
한편, 표시 장치(10)의 제조 공정 중, 각 전극(RME)을 형성하기 위해 전극 라인들을 절단부 영역(CBA)에서 분리하는 공정은 제2 절연층(PAS2)을 형성한 뒤에 수행될 수 있다. 제2 절연층(PAS2)은 절단부 영역(CBA)과 발광 영역(EMA)에 전면적으로 배치되되, 발광 소자(ED)의 양 단부 노출 공정 및 분리 공정에 의해 부분적으로 제거될 수 있다. 절단부 영역(CBA)에서는 전극 라인이 분리된 영역에서 제1 절연층(PAS1)과 제2 절연층(PAS2)이 제거되고 후술하는 제3 절연층(PAS3)이 제2 층간 절연층(IL2) 상에 직접 배치될 수 있다.
제2 절연층(PAS2) 상에는 복수의 연결 전극(CNE1, CNE2, CNE3)들과 제3 절연층(PAS3)이 배치될 수 있다. 연결 전극(CNE1, CNE2, CNE3)들은 서로 동일한 층에 배치된 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)과, 이들과 다른 층에 배치된 제3 연결 전극(CNE3)을 포함할 수 있다. 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)과 제3 연결 전극(CNE3) 사이에는 제3 절연층(PAS3)이 배치될 수 있다.
복수의 연결 전극(CNE1, CNE2, CNE3)들은 각각 발광 소자(ED) 및 전극(RME)들과 접촉할 수 있다. 복수의 연결 전극(CNE1, CNE2, CNE3)들은 발광 소자(ED)의 양 단부면에 노출된 반도체층과 직접 접촉할 수 있고, 전극(RME)들의 상면 중 제1 절연층(PAS1)이 배치되지 않고 노출된 상면과 접촉할 수 있다. 발광 소자(ED)의 양 단부는 복수의 연결 전극(CNE1, CNE2, CNE3)들을 통해 전극(RME)들과 전기적으로 연결될 수 있다.
제1 연결 전극(CNE1)은 제1 전극(RME1) 상에 배치되고 제2 연결 전극(CNE2)은 제2 전극(RME2) 상에 배치될 수 있다. 제1 연결 전극(CNE1)은 제1 컨택부(CTD1)를 포함할 수 있고, 제1 컨택부(CTD1)는 제1 절연층(PAS1)이 노출하는 제1 전극(RME1)과 접촉할 수 있다. 제1 컨택부(CTD1)는 발광 영역(EMA)에 배치되지 않을 수 있다. 이에 대한 설명은 후술하기로 한다. 제1 연결 전극(CNE1)은 제1 발광 소자(ED1)의 제1 단부 및 제1 전극(RME1)과 각각 접촉할 수 있고, 제1 발광 소자(ED1)는 제1 연결 전극(CNE1)을 통해 제1 전극(RME1)과 전기적으로 연결될 수 있다.
제2 연결 전극(CNE2)은 제2 전극(RME2) 상에 배치되며, 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 또한, 제2 연결 전극(CNE2)은 제2 전극(RME2) 상에 배치되며 제2 컨택부(CTD2)를 포함할 수 있다. 제2 컨택부(CTD2)는 제1 절연층(PAS1)이 노출하는 제2 전극(RME2)과 접촉할 수 있다. 특히, 몇몇 실시예에서, 제2 컨택부(CNT2)는 제2 전극(RME2)의 제2 전극 컨택부(CE2) 상에 배치될 수도 있다. 제2 연결 전극(CNE2)은 제2 발광 소자(ED2)의 제2 단부 및 제2 전극(RME2)과 각각 접촉할 수 있고, 제2 발광 소자(ED2)는 제2 연결 전극(CNE2)을 통해 제2 전극(RME2)과 전기적으로 연결될 수 있다. 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 각각 제2 절연층(PAS2) 상에 직접 배치될 수 있다.
제1 연결 전극(CNE1)과 제2 연결 전극(CNE2) 상에는 제3 절연층(PAS3)이 배치될 수 있다. 제3 절연층(PAS3)은 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)을 덮으며 일부분은 제2 절연층(PAS2) 상에도 배치될 수 있다. 몇몇 실시예에서 제3 절연층(PAS3)은 전극(RME) 상에서 제3 연결 전극(CNE3)이 배치된 부분을 제외하고 제1 절연층(PAS1) 상에 전면적으로 배치될 수 있다. 제3 절연층(PAS3)은 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)과 제3 연결 전극(CNE3)이 직접 접촉하지 않도록 이들을 상호 절연시킬 수 있다. 제3 절연층(PAS3)이 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)과 제3 연결 전극(CNE3) 사이에서 이들을 상호 절연시킬 수 있으나, 몇몇 실시예에서 제3 절연층(PAS3)은 생략될 수도 있다. 이 경우, 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2) 및 제3 연결 전극(CNE3)은 동일한 층에 배치될 수 있다.
제3 연결 전극(CNE3)은 제3 전극(RME3) 상에 배치된 제1 연장부(CN_E1), 제4 전극(RME4) 상에 배치된 제2 연장부(CN_E2) 및 제1 연장부(CN_E1)와 제2 연장부(CN_E2)를 서로 연결하는 복수의 연결부(CN_B)들을 포함할 수 있다. 제1 연장부(CN_E1) 및 제2 연장부(CN_E2)는 실질적으로 제1 연결 전극(CNE1)과 유사한 형상을 가질 수 있다. 제1 연장부(CN_E1) 및 제2 연장부(CN_E2)는 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 다만, 제1 연장부(CN_E1) 및 제2 연장부(CN_E2)는 제2 방향(DR2)으로 측정된 길이가 제1 연결 전극(CNE1)의 길이보다 길 수 있고, 제1 연장부(CN_E1) 및 제2 연장부(CN_E2)는 제1 방향(DR1)으로 연장된 연결부(CN_B)들을 통해 서로 연결될 수 있다. 제3 연결 전극(CNE3)은 평면도 상 제1 연결 전극(CNE1)을 둘러싸는 형상을 가질 수 있다.
또한, 제1 연장부(CN_E1) 및 제2 연장부(CN_E2)는 제3 전극(RME3) 상에 배치된 제3 컨택부(CTD3) 및 제4 전극(RME4) 상에 배치된 제4 컨택부(CTD4)를 포함할 수 있다. 제3 컨택부(CTD3) 및 제4 컨택부(CTD4)는 제1 절연층(PAS1)이 노출하는 제3 전극(RME3) 및 제4 전극(RME4)과 접촉할 수 있다. 제3 컨택부(CTD3) 및 제4 컨택부(CTD4)는 발광 영역(EMA)과 중첩하지 않도록 배치될 수 있다.
제3 연결 전극(CNE3)의 제1 연장부(CN_E1)는 제1 발광 소자(ED1)의 제2 단부와 접촉하고 제2 연장부(CN_E2)는 제2 발광 소자(ED2)의 제1 단부와 접촉할 수 있다. 제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 제3 연결 전극(CNE3)을 통해 서로 직렬로 연결될 수 있다.
도면에 도시하지 않았으나, 연결 전극(CNE1, CNE2, CNE3)들, 및 제3 절연층(PAS3) 상에는 이들을 덮는 다른 절연층이 더 배치될 수 있다. 상기 절연층은 제1 기판(SUB1) 상에 전면적으로 배치되어 상에 배치된 부재들 외부 환경에 대하여 보호하는 기능을 할 수 있다.
상술한 바와 같이, 일 실시예에 따른 표시 장치(10)는 컨택부(CTD1, CTD2, CTD3, CTD4)들의 위치가 발광 소자(ED)의 정렬 시 발광 소자(ED)의 이탈을 방지할 수 있도록 배치될 수 있다. 이하, 다른 도면들을 더 참조하여, 컨택부(CTD1, CTD2, CTD3, CTD4)들의 위치 및 이를 위한 제2 뱅크(BNL2) 및 제3 뱅크(BNL3)의 구성에 대해 보다 자세히 설명하기로 한다.
도 17은 도 15의 Q8-Q8'선을 따라 절단한 단면도이다. 도 18은 도 15의 Q9-Q9'선을 따라 절단한 단면도이다. 도 19는 일 실시예에 따른 표시 장치의 제2 뱅크 및 제3 뱅크를 나타낸 평면도이다. 도 20은 일 실시예에 따른 표시 장치의 제1 서브 개구부를 확대한 평면도이다. 도 21은 일 실시예에 따른 표시 장치의 제2 서브 개구부를 확대한 평면도이다. 도 22는 일 실시예에 따른 표시 장치의 제3 서브 개구부를 확대한 평면도이다. 도 23은 일 실시예에 따른 표시 장치의 제4 서브 개구부를 확대한 평면도이다.
도 15 및 16과 결부하여 도 17 내지 도 23을 참조하면, 전극(RME)들은 제2 방향(DR2)으로 연장되어 배치될 수 있고, 연결 전극(CNE)은 전극(RME)들과 중첩하여 배치될 수 있다. 제1 전극(RME1)은 제1 연결 전극(CNE1)과 중첩하면서 서로 연결되고, 제2 전극(RME2)은 제2 연결 전극(CNE2)과 중첩하면서 서로 연결되고, 제3 전극(RME3)과 제4 전극(RME4)은 제3 연결 전극(CNE3)과 중첩하면서 서로 연결될 수 있다.
제3 뱅크(BNL3)는 발광 영역(EMA)을 구획하는 제1 메인 개구부(MOP1)와 절단부 영역(CBA)을 구획하는 제2 메인 개구부(MOP2)를 포함할 수 있다. 제1 메인 개구부(MOP1)와 제2 메인 개구부(MOP2)는 제 뱅크(BNL3)가 형성되지 않은 영역으로, 각각 제1 기판(SUB) 상에 배치된 제1 절연층(PAS1) 및 제1 뱅크(BNK1)를 노출할 수 있다. 제1 메인 개구부(MOP1)와 발광 영역(EMA)은 실질적으로 동일할 수 있고 제2 메인 개구부(MOP2)는 절단부 영역(CBA)은 실질적으로 동일할 수 있다.
일 실시예에서 제3 뱅크(BNL3)는 제1 메인 개구부(MOP1)로부터 연장된 복수의 서브 개구부(SOP1, SOP2, SOP3, SOP4)들을 포함할 수 있다. 복수의 서브 개구부(SOP1, SOP2, SOP3, SOP4)들은 제1 메인 개구부(MOP1)로부터 제2 방향(DR2)으로 연장되어 배치되며, 제1 방향(DR1)으로 서로 이격되어 배치될 수 있다. 제1 서브 개구부(SOP1)와 제2 서브 개구부(SOP2)는 제2 방향(DR2)으로 인접한 서브 화소(PXn)에 인접하여 배치되며, 서로 인접하게 배치될 수 있다. 제3 서브 개구부(SOP3)와 제4 서브 개구부(SOP4)는 제1 메인 개구부(MOP1)와 제2 메인 개구부(MOP2) 사이에 배치되며, 서로 인접하게 배치될 수 있다.
제1 서브 개구부(SOP1)와 제2 서브 개구부(SOP2)는 제1 메인 개구부(MOP1)로부터 연장된 일측 이외에는 폐쇄된 형상으로 이루어질 수 있다. 제3 서브 개구부(SOP3)는 제1 메인 개구부(MOP1)와 제2 메인 개구부(MOP2)를 제2 방향(DR2)으로 연속적으로 연결하는 형상으로 이루어져, 제1 메인 개구부(MOP1)와 제2 메인 개구부(MOP2) 각각에 접할 수 있다. 제4 서브 개구부(SOP4)도 제1 메인 개구부(MOP1)와 제2 메인 개구부(MOP2)를 연속적으로 연결하는 형상으로 이루어져, 제1 메인 개구부(MOP1)와 제2 메인 개구부(MOP2) 각각에 접할 수 있다. 특히, 제4 서브 개구부(SOP4)는 제1 방향(DR1)으로 돌출되며, 제1 메인 개구부(MOP1)와 연결된 부분과 제2 메인 개구부(MOP2)와 연결된 부분을 제외한 나머지 영역이 폐쇄된 형상으로 이루어질 수 있다.
제2 뱅크(BNL2)는 발광 영역(EMA)과 절단부 영역(CBA)을 교차하는 제2 방향(DR2)으로 연장되어 배치될 수 있다. 제2 뱅크(BNL2)는 대체적으로 제3 전극(RME3)과 중첩하면서 연장되나 일부는 제1 전극(RME1)과 중첩할 수 있다. 제2 뱅크(BNL2)는 제2 서브 개구부(SOP2)에 의해 절단된 뱅크 절단부(BNC)가 배치될 수 있다. 뱅크 절단부(BNC)는 제2 뱅크(BNL2)와 제3 뱅크(BNL3)를 순차적으로 형성하고 제2 서브 개구부(SOP2)를 형성하는 식각 공정에 의해 형성될 수 있다. 뱅크 절단부(BNC)는 하부의 제3 전극(RME3)을 노출할 수 있으며, 제2 서브 개구부(SOP2)와 중첩할 수 있다.
복수의 서브 개구부(SOP)들 중 일부는 전극(RME)들과 연결되는 컨택부(CTD)가 배치될 수 있다. 제1 서브 개구부(SOP1)는 제2 전극(RME2)과 제2 연결 전극(CNE2)이 연결되는 제2 컨택부(CTD2)가 배치될 수 있고, 제2 서브 개구부(SOP2)는 제3 전극(RME3)과 제3 연결 전극(CNE3)이 연결되는 제3 컨택부(CTD3)가 배치될 수 있다. 제4 서브 개구부(SOP4)는 제4 전극(RME4)과 제3 연결 전극(CNE3)이 연결되는 제4 컨택부(CTD4)가 배치될 수 있다. 제3 서브 개구부(SOP3)는 전술한 컨택부(CTD1, CTD2, CTD4)들과 달리, 제1 전극(RME1)과 제1 연결 전극(CNE1)이 연결되는 제1 컨택부(CTD1)가 배치되지 않으며, 제1 컨택부(CTD1)와 비중첩할 수 있다.
일 실시예에서 복수의 서브 개구부(SOP)들이 배치된 제1 전극(RME1)과 제1 연결 전극(CNE1) 사이, 제2 전극(RME2)과 제2 연결 전극(CNE2) 사이, 제3 전극(RME3)과 제3 연결 전극(CNE3) 사이, 및 제4 전극(RME4)과 제3 연결 전극(CNE3) 사이에는 금속층(FML)들이 배치될 수 있다. 금속층(FML)들은 전극(RME)들의 표면에 각각 배치되어 전극(RME)들의 표면에 소수성(hydrophobicity)을 부여할 수 있다.
구체적으로, 제1 서브 개구부(SOP1)에는 제1 서브 개구부(SOP1)에 의해 노출된 제2 전극(RME2)의 표면에 제1 금속층(FML1)이 배치될 수 있다. 제2 서브 개구부(SOP2)에는 제2 서브 개구부(SOP2)에 의해 노출된 제3 전극(RME3)의 표면에 제2 금속층(FML2)이 배치될 수 있다. 제3 서브 개구부(SOP3)에는 제3 서브 개구부(SOP3)에 의해 노출된 제1 전극(RME1)의 표면에 제3 금속층(FML3)이 배치될 수 있다. 제4 서브 개구부(SOP4)에는 제4 서브 개구부(SOP4)에 의해 노출된 제4 전극(RME4)의 표면에 제4 금속층(FML4)이 배치될 수 있다.
금속층(FML)들은 전극(RME)들을 노출하는 제1 절연층(PAS1)이 형성되고, 서브 개구부(SOP)들을 가진 제3 뱅크(BNL3)가 형성된 후, 제1 기판(SUB) 전체에 플라즈마 처리를 통해 형성될 수 있다. 노출된 전극(RME)들의 표면에는 플라즈마 처리에 의해 불소(F)가 주입되어 금속층(FML)들이 형성될 수 있다.
발광 영역(EMA)에 발광 소자(ED)를 포함하는 잉크를 도포하면 잉크가 발광 영역(EMA) 내에 퍼지고 제3 뱅크(BNL3)가 연장된 복수의 서브 개구부(SOP)들로 잉크가 퍼질 수 있다. 일 실시예에서는 복수의 서브 개구부(SOP)들에서 노출된 전극(RME)들의 표면에 소수성을 가진 금속층(FML)들을 형성하여, 잉크가 복수의 서브 개구부(SOP)들로 퍼지는 것을 방지할 수 있다. 이로써, 복수의 컨택부(CTD)들에 전계가 강하게 걸려도 발광 소자(ED)를 포함하는 잉크가 컨택부(CTD)들이 배치된 서브 개구부(SOP)들로 퍼지는 것을 방지하여, 발광 소자(ED)의 이탈을 방지할 수 있다. 특히, 제2 메인 개구부(MOP2)에 배치된 제1 컨택부(CTD1)의 경우, 발광 영역(EMA) 즉 제1 메인 개구부(MOP1)로부터 잉크가 퍼지다가 제3 서브 개구부(SOP3)에서 잉크의 퍼짐을 방지하여 제1 컨택부(CTD1)에는 잉크가 퍼지지 않을 수 있다.
금속층(FML)들은 공정 조건에 따라 두께가 다양하게 이루어질 수 있다. 예시적인 실시예에서 금속층(FML)들의 두께는 0.1nm 내지 10nm의 두께로 이루어져, 소수성의 특성을 효과적으로 나타낼 수 있다.
일 실시예에서, 복수의 서브 개구부(SOP)들은 제1 메인 개구부(MOP1)로부터 연장된 형상으로 이루어질 수 있다. 전술한 바와 같이, 제1 서브 개구부(SOP1), 제2 서브 개구부(SOP2) 및 제4 서브 개구부(SOP4) 내에는 제2 컨택부(CTD2), 제3 컨택부(CTD3) 및 제4 컨택부(CTD4)가 배치될 수 있다. 연결 전극(CNE1, CNE2, CNE3)들은 서브 개구부(SOP)들로 연장되어 컨택부(CTD)들에서 전극(RME)들에 연결될 수 있다. 복수의 서브 개구부(SOP)들이 제1 메인 개구부(MOP1)로부터 연장된 형상으로 이루어지면, 연결 전극(CNE)들이 두께가 두꺼운 제3 뱅크(BNL3)에 의한 단차가 생략되어 단선되는 것을 방지할 수 있다.
복수의 서브 개구부(SOP)들 각각의 폭은 전극(RME)들의 각각의 폭보다 작거나 동일할 수 있다. 복수의 서브 개구부(SOP)들은 발광 소자(ED)를 포함하는 잉크가 퍼지는 것을 방지하기 위해, 복수의 서브 개구부(SOP)들 하부에 금속층(FML)들이 배치될 수 있다. 이를 위해, 복수의 서브 개구부(SOP)들은 전극(RME)들과 완전히 중첩하여 복수의 서브 개구부(SOP)들 내에 금속층(FML)들을 형성할 수 있도록 할 수 있다. 복수의 서브 개구부(SOP)들의 폭이 전극(RME)들의 폭보다 큰 경우 복수의 서브 개구부(SOP)들에 금속층(FML)이 미형성된 영역이 존재하여 잉크가 퍼질 우려가 있다. 따라서, 복수의 서브 개구부(SOP)들의 폭은 전극(RME)들의 폭보다 작거나 동일할 수 있다.
예를 들어, 제1 서브 개구부(SOP1)의 폭(W10)은 제2 전극(RME2)의 폭(W11)보다 작게 이루어질 수 있다. 다른 예로, 제1 서브 개구부(SOP1)의 폭(W10)은 제2 전극(RME2)의 폭(W11)과 동일할 수도 있다. 제2 서브 개구부(SOP2)의 폭(W20)은 제3 전극(RME3)의 폭(W21)보다 작게 이루어질 수 있다. 다른 예로, 제2 서브 개구부(SOP2)의 폭(W20)은 제3 전극(RME3)의 폭(W21)과 동일할 수도 있다. 제3 서브 개구부(SOP3)의 폭(W30)은 제1 전극(RME1)의 폭(W31)보다 작게 이루어질 수 있다. 다른 예로, 제3 서브 개구부(SOP3)의 폭(W30)은 제1 전극(RME1)의 폭(W31)과 동일할 수도 있다. 제4 서브 개구부(SOP4)의 폭(W40)은 제4 전극(RME4)의 폭(W41)보다 작게 이루어질 수 있다. 다른 예로, 제4 서브 개구부(SOP4)의 폭(W40)은 제1 전극(RME4)의 폭(W41)과 동일할 수도 있다.
한편, 제1 절연층(PAS1)은 복수의 서브 개구부(SOP)들 각각에서 하부의 전극(RME)들을 노출하는 복수의 컨택홀(CNT)들을 포함할 수 있다. 복수의 컨택홀(CNT)들은 제1 전극(RME1)과 중첩하는 제1 컨택홀(CNT1), 제2 전극(RME2)과 중첩하는 제2 컨택홀(CNT2), 제3 전극(RME3)과 중첩하는 제3 컨택홀(CNT3), 및 제4 전극(RME4)과 중첩하는 제4 컨택홀(CNT4)을 포함할 수 있다. 제1 컨택홀(CNT1)은 제3 서브 개구부(SOP3)와 중첩하고, 제2 컨택홀(CNT2)은 제1 서브 개구부(SOP1)와 중첩하며, 제3 컨택홀(CNT3)은 제2 서브 개구부(SOP2)와 중첩하고, 제4 컨택홀(CNT4)은 제4 서브 개구부(SOP4)와 중첩할 수 있다. 복수의 컨택홀(CNT)들 각각의 폭은 제1 절연층(PAS1) 하부의 전극(RME)들 상에 금속층(FML)들을 형성하기 위해, 복수의 서브 개구부(SOP)들 각각의 폭보다 작거나 동일할 수 있다.
예를 들어, 제1 컨택홀(CNT1)의 폭(W33)은 제3 서브 개구부(SOP3)의 폭(W30)보다 작게 이루어질 수 있다. 다른 예로, 제1 컨택홀(CNT1)의 폭(W33)은 제3 서브 개구부(SOP3)의 폭(W30)과 동일할 수 있다. 제2 컨택홀(CNT2)의 폭(W13)은 제1 서브 개구부(SOP1)의 폭(W10)보다 작게 이루어질 수 있다. 다른 예로, 제2 컨택홀(CNT2)의 폭(W13)은 제1 서브 개구부(SOP1)의 폭(W10)과 동일할 수 있다. 제3 컨택홀(CNT3)의 폭(W23)은 제2 서브 개구부(SOP2)의 폭(W20)보다 작게 이루어질 수 있다. 다른 예로, 제3 컨택홀(CNT3)의 폭(W23)은 제2 서브 개구부(SOP2)의 폭(W20)과 동일할 수 있다. 제4 컨택홀(CNT4)의 폭(W43)은 제4 서브 개구부(SOP4)의 폭(W40)보다 작게 이루어질 수 있다. 다른 예로, 제4 컨택홀(CNT4)의 폭(W43)은 제4 서브 개구부(SOP4)의 폭(W40)과 동일할 수 있다.
또한, 복수의 서브 개구부(SOP)들 각각의 폭은 금속층(FML)들 각각의 폭과 동일할 수 있다. 또한, 복수의 컨택홀(CNT)들에 의해 노출된 전극(RME)들 상에 금속층(FML)들이 형성되므로, 복수의 컨택홀(CNT)들의 폭은 금속층(FML)의 폭과 실질적으로 동일할 수 있다.
예를 들어, 제1 서브 개구부(SOP1)의 폭(W10)은 제1 금속층(FML1)의 폭(W12)과 동일하고, 제2 컨택홀(CNT2)의 폭(W13)은 제1 금속층(FML1)의 폭(W12)과 동일할 수 있다. 제2 서브 개구부(SOP2)의 폭(W20)은 제2 금속층(FML2)의 폭(W22)과 동일하고, 제3 컨택홀(CNT3)의 폭(W23)은 제2 금속층(FML2)의 폭(W22)과 동일할 수 있다. 제3 서브 개구부(SOP3)의 폭(W30)은 제3 금속층(FML3)의 폭(W32)과 동일하고, 제1 컨택홀(CNT1)의 폭(W33)은 제3 금속층(FML3)의 폭(W32)과 동일할 수 있다. 제4 서브 개구부(SOP4)의 폭(40)은 제4 금속층(FML4)의 폭(W42)과 동일하고 제4 컨택홀(CNT4)의 폭(W43)은 제4 금속층(FML4)의 폭(W42)과 동일할 수 있다.
제2 컨택부(CTD2), 제3 컨택부(CTD3) 및 제4 컨택부(CTD4)들 각각 폭은 제1 서브 개구부(SOP1), 제2 서브 개구부(SOP2) 및 제4 서브 개구부(SOP4) 각각의 폭보다 작거나 동일할 수 있다. 또한, 제2 컨택부(CTD2), 제3 컨택부(CTD3) 및 제4 컨택부(CTD4) 각각 폭은 제1 금속층(FML1), 제2 금속층(FML2) 및 제4 금속층(FML4) 각각의 폭보다 작거나 동일할 수 있다. 컨택부(CTD2, CTD3, CTD4)들의 폭이 서브 개구부(SOP1, SOP2, SOP4)들의 폭 및 금속층(FML1, FML2, FML4)들의 폭 각각보다 작게 이루어져도 노출되는 금속층(FML1, FML2, FML4)들은 전술한 제2 절연층(PAS2) 및 제3 절연층(PAS3)에 의해 덮여 외부로부터 보호될 수 있다.
예를 들어, 제2 컨택부(CTD2)의 폭(W14)은 제1 서브 개구부(SOP1)의 폭(W10) 및 제1 금속층(FML1)의 폭(W12) 각각보다 작게 이루어질 수 있다. 다른 예로, 제2 컨택부(CTD2)의 폭(W14)은 제1 서브 개구부(SOP1)의 폭(W10) 및 제1 금속층(FML1)의 폭(W12) 각각과 동일하게 이루어질 수 있다. 제3 컨택부(CTD3)의 폭(W24)은 제2 서브 개구부(SOP2)의 폭(W20) 및 제2 금속층(FML2)의 폭(W22) 각각보다 작게 이루어질 수 있다. 다른 예로, 제3 컨택부(CTD3)의 폭(W24)은 제2 서브 개구부(SOP2)의 폭(W20) 및 제2 금속층(FML2)의 폭(W22) 각각과 동일하게 이루어질 수 있다. 제4 컨택부(CTD4)의 폭(W44)은 제4 서브 개구부(SOP4)의 폭(W40) 및 제4 금속층(FML4)의 폭(W42) 각각보다 작게 이루어질 수 있다. 다른 예로, 제4 컨택부(CTD4)의 폭(W44)은 제4 서브 개구부(SOP4)의 폭(W40) 및 제4 금속층(FML4)의 폭(W42) 각각과 동일하게 이루어질 수 있다.
일 실시예에 따른 표시 장치(10)는 발광 소자(ED)의 이탈을 유발하는 컨택부(CTD)들을 발광 영역(EMA)의 밖으로 배치하기 위해, 제3 뱅크(BNL3)에 제1 메인 개구부(MOP1)로부터 연장된 복수의 서브 개구부(SOP)들을 배치할 수 있다. 발광 소자(ED)를 포함하는 잉크가 서브 개구부(SOP)들로 퍼지는 것을 방지하기 위해 서브 개구부(SOP)에 노출된 전극(RME)들에 금속층(FML)들을 형성할 수 있다. 따라서, 발광 소자(ED)를 포함하는 잉크의 도포 시 발광 소자(ED)가 발광 영역(EMA) 이외로 이탈되는 것을 방지할 수 있다.
이하, 다른 도면들을 참조하여 표시 장치(10)의 다른 실시예에 대하여 설명하기로 한다.
도 24는 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타낸 평면도이다. 도 25는 도 24의 제2 서브 개구부를 확대한 평면도이다. 도 26은 도 24의 제3 서브 개구부를 확대한 평면도이다.
도 24 내지 도 26을 참조하면, 다른 실시예에 따른 표시 장치(10)는 제2 서브 개구부(SOP2)와 제3 서브 개구부(SOP3)의 평면 형상이 다르다는 점에서 전술한 도 15 내지 도 23의 실시예와 차이가 있다. 하기에서는 동일한 구성에 대해 설명을 생략하고 차이가 있는 제2 서브 개구부(SOP2) 및 제3 서브 개구부(SOP3)에 대해 설명하기로 한다.
일 실시예에 따르면, 제2 서브 개구부(SOP2)는 제1 메인 개구부(MOP1)로부터 제2 방향(DR2)으로 연장되어 배치될 수 있다. 제2 서브 개구부(SOP2)는 제1 메인 개구부(MOP1)와 접하는 제1 서브 영역(FP1) 및 제1 서브 영역(FP1)으로부터 제2 방향(DR2)으로 연장되는 제2 서브 영역(SP1)을 포함할 수 있다. 제1 서브 영역(FP1)은 제2 서브 개구부(SOP2)의 입구에 해당하는 영역일 수 있고, 제2 서브 영역(SP1)은 제2 서브 개구부(SOP2)의 내부 공간에 해당하는 영역일 수 있다.
제1 서브 영역(FP1)과 제2 서브 영역(SP1)은 제1 방향(DR1)으로 소정의 폭을 각각 가질 수 있으며, 제1 서브 영역(FP1)의 폭(W26)은 제2 서브 영역(SP1)의 폭(W27)보다 작게 이루어질 수 있다. 전술한 것처럼, 제2 서브 개구부(SOP2)에는 제2 금속층(FML2)을 형성하여 발광 소자(ED)를 포함하는 잉크가 퍼지는 것을 방지할 수 있다. 일 실시예에서는 제1 메인 개구부(MOP1)와 접하는 제2 서브 개구부(SOP2)들의 폭을 줄여 잉크가 퍼지는 것을 방지할 수 있다. 이를 위해, 제1 서브 영역(FP1)의 폭(W26)은 제2 서브 영역(SP1)의 폭(W27)보다 작게 이루어질 수 있다.
제2 서브 개구부(SOP2)는 제3 연결 전극(CNE3)과 중첩할 수 있다. 제1 서브 영역(FP1)의 폭(W26)은 제3 연결 전극(CNE3)의 폭(W28)보다 작거나 동일할 수 있다. 제1 서브 영역(FP1)의 폭(W26)이 제3 연결 전극(CNE3)의 폭(W28)과 작거나 동일하면, 제3 뱅크(BNL3)의 단차에 의해 제3 연결 전극(CNE3)에 단선 또는 증착 불량이 발생하는 것을 방지할 수 있다.
제3 서브 개구부(SOP3)는 제1 메인 개구부(MOP1)로부터 제2 방향(DR2)으로 연장되어 제2 메인 개구부(MOP2)로 연결될 수 있다. 제3 서브 개구부(SOP3)는 제1 메인 개구부(MOP1)와 접하는 제3 서브 영역(FP2) 및 제3 서브 영역(FP2)으로부터 제2 방향(DR2)으로 연장되는 제4 서브 영역(SP2)을 포함할 수 있다. 제3 서브 영역(FP2)은 제3 서브 개구부(SOP3)의 입구에 해당하는 영역일 수 있고, 제4 서브 영역(SP2)은 제3 서브 개구부(SOP3)의 출구에 해당하는 영역일 수 있다.
제3 서브 영역(FP2)과 제4 서브 영역(SP2)은 제1 방향(DR1)으로 소정의 폭을 각각 가질 수 있으며, 제3 서브 영역(FP2)의 폭(W36)은 제4 서브 영역(SP2)의 폭(W37)보다 작게 이루어질 수 있다. 전술한 것처럼, 제3 서브 개구부(SOP3)에는 제3 금속층(FML3)을 형성하여 발광 소자(ED)를 포함하는 잉크가 퍼지는 것을 방지할 수 있다. 일 실시예에서는 제1 메인 개구부(MOP1)와 접하는 제3 서브 개구부(SOP3)의 폭을 줄여 잉크가 퍼지는 것을 방지할 수 있다. 이를 위해, 제3 서브 영역(FP2)의 폭(W36)은 제4 서브 영역(SP2)의 폭(W37)보다 작게 이루어질 수 있다.
제3 서브 개구부(SOP3)는 제1 연결 전극(CNE1)과 중첩할 수 있다. 제3 서브 영역(FP2)의 폭(W36)은 제1 연결 전극(CNE1)의 폭(W38)보다 작거나 동일할 수 있다. 제3 서브 영역(FP2)의 폭(W36)이 제1 연결 전극(CNE1)의 폭(W38)과 작거나 같으면, 제3 뱅크(BNL3)의 단차에 의해 제1 연결 전극(CNE1)에 단선 또는 증착 불량이 발생하는 것을 방지할 수 있다.
도 27은 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타낸 평면도이다. 도 28은 도 27의 제1 서브 개구부 및 제2 서브 개구부를 확대한 평면도이다.
도 27 및 도 28을 참조하면, 또 다른 실시예에 따른 표시 장치(10)는 제1 및 제2 서브 개구부(SOP1, SOP2)들의 평면 형상이 다르다는 점에서 전술한 도 15 내지 도 26의 실시예와 차이가 있다. 하기에서는 동일한 구성에 대해 설명을 생략하고 차이가 있는 제1 및 제2 서브 개구부(SOP1, SOP2)들에 대해 설명하기로 한다.
일 실시예에 따르면, 제1 및 제2 서브 개구부(SOP1, SOP2)들은 제1 메인 개구부(MOP1)와 이격된 영역에서 제2 연결 개구부(CON2)에 의해 서로 연결될 수 있다. 제2 연결 개구부(CON2)는 제1 메인 개구부(MOP1)로부터 제2 방향(DR2)으로 이격되어 배치되며, 제1 방향(DR1)으로 연장되어 배치될 수 있다. 제2 연결 개구부(CON2)는 제2 뱅크(BNL2) 및 제3 뱅크(BNL3)가 제거된 영역으로 하부의 제1 절연층(PAS1)을 노출하는 영역일 수 있다.
제1 서브 개구부(SOP1)는 제1 절연층(PAS1)의 제2 컨택홀(CNT2)과 중첩하고, 제2 서브 개구부(SOP2)는 제1 절연층(PAS1)의 제3 컨택홀(CNT3)과 중첩할 수 있다. 반면, 제2 연결 개구부(CON2)는 제1 절연층(PAS1)과 중첩하면서 제2 컨택홀(CNT2)과 제3 컨택홀(CNT3)과 이격될 수 있다. 제2 연결 개구부(CON2)는 제2 컨택홀(CNT2)과 제3 컨택홀(CNT3) 사이에 배치될 수 있다.
또한, 제1 및 제2 서브 개구부(SOP1, SOP2)의 컨택홀(CNT2, CNT3)들에는 금속층(FML1, FML2)이 배치될 수 있다. 반면, 제2 연결 개구부(CON2)는 컨택홀이 형성되지 않고 제1 절연층(PAS1)이 배치됨으로써, 금속층(FML1, FML2)과 비중첩할 수 있다. 발광 소자(ED)를 포함하는 잉크는 제1 및 제2 서브 개구부(SOP1, SOP2)의 금속층(FML1, FML2)에 의해 잉크가 퍼지는 것이 방지되므로, 제2 연결 개구부(CON2)에는 발광 소자(ED)를 포함하는 잉크가 퍼지지 않는다. 이에 따라, 제2 연결 개구부(CON2)는 금속층(FML1, FML2)이 생략될 수 있다.
일 실시예에서는 제1 및 제2 서브 개구부(SOP1, SOP2)들 사이를 제2 연결 개구부(CON2)로 연결함으로써, 제1 및 제2 서브 개구부(SOP1, SOP2)들의 패터닝 크기를 증가시켜 공정을 용이하게 할 수 있다.
이하, 다른 도면들을 참조하여 표시 장치(10)의 제조 방법에 대하여 상세히 설명하기로 한다.
도 29 내지 도 34는 일 실시예에 따른 표시 장치의 제조 공정 중 일 단계들을 나타낸 단면도들이다. 하기에서는 전술한 도 5에 도시된 실시예에 따른 표시 장치를 예를 들어 설명하기로 한다.
먼저, 도 29를 참조하면, 제3 층간 절연층(IL3)이 형성된 대상 기판을 준비한다. 제3 층간 절연층(IL3) 하부에는 복수의 트랜지스터와 복수의 배선들이 배치될 수 있다. 제3 층간 절연층(IL3) 상에 제1 전극(RME1) 및 제2 전극(RME2)을 형성한다. 제1 전극(RME1) 및 제2 전극(RME2)은 알루미늄과 같은 금속으로 형성될 수 있다.
제1 전극(RME1) 및 제2 전극(RME2)이 형성된 제3 층간 절연층(IL3) 상에 제1 절연층(PAS1)을 적층하고 패터닝하여 제1 컨택홀(CNT1) 및 제2 컨택홀(CNT2)을 형성한다. 제1 컨택홀(CNT1)은 제1 전극(RME1)과 중첩하여 제1 전극(RME1)을 노출하고, 제2 컨택홀(CNT2)은 제2 전극(RME2)과 중첩하여 제2 전극(RME2)을 노출한다.
이어, 도 30을 참조하면, 제1 절연층(PAS1)이 형성된 제3 층간 절연층(IL3) 상에 유기물을 코팅하고 패터닝하여 제1 메인 개구부(MOP1), 제1 서브 개구부(SOP1) 및 제2 서브 개구부(SOP2)를 포함하는 제2 뱅크(BNL2)를 형성한다. 제1 메인 개구부(MOP1)는 발광 소자가 정렬되는 발광 영역(EMA)일 수 있다. 제1 서브 개구부(SOP1)와 제2 서브 개구부(SOP2)는 제1 메인 개구부(MOP1)로부터 연장되어, 제1 컨택홀(CNT1) 및 제2 컨택홀(CNT2)을 각각 노출한다. 도시하지 않았지만, 제2 뱅크(BNL2)를 형성하기 전에 제1 뱅크를 형성한 후에 제2 뱅크(BNL2)를 형성할 수 있다.
다음, 도 31을 참조하면, 제2 뱅크(BNL2)가 형성된 대상 기판을 플라즈마 처리한다. 플라즈마 처리는 불소(F)를 포함하는 반응 가스를 주입할 수 있다. 플라즈마 처리는 예를 들어, 사불화탄소(CF4), 삼불화질소(NF3), 육불화황(SF6) 등의 불소(F)를 포함하는 반응 가스를 이용하여 형성할 수 있다.
제1 컨택홀(CNT1)에 의해 노출된 제1 전극(RME1) 및 제2 컨택홀(CNT2)에 의해 노출된 제2 전극(RME2)의 표면은 불소가 결합하여 금속층이 형성된다. 즉, 제1 전극(RME1) 상에 제1 금속층(FML1)이 형성되고, 제2 전극(RME2) 상에 제2 금속층(FML2)이 형성된다. 금속층(FML1, FML2)들은 불소가 결합된 금속 물질에 따라 그 성분이 달라질 수 있다. 예시적인 실시예에서 제1 전극(RME1)과 제2 전극(RME2)이 알루미늄(Al)으로 형성될 수 있으며, 제1 금속층(FML1)과 제2 금속층(FML2)은 불화알루미늄(AlF3)으로 형성될 수 있다.
이어, 도 32 및 도 33을 참조하면, 대상 기판 상에 발광 소자(ED)를 포함하는 발광 소자 잉크(200)를 분사한다. 일 실시예에서, 발광 소자 잉크(200)는 잉크젯 프린팅 장치를 이용한 프린팅 공정을 통해 제1 절연층(PAS1) 상에 분사될 수 있다. 발광 소자 잉크(200)는 잉크젯 프린팅 장치에 포함된 잉크젯 헤드의 노즐(Nozzle)을 통해 분사될 수 있다. 발광 소자 잉크(200)는 잉크젯 헤드 내에 구비된 내부 유로를 따라 흐르다가 노즐을 통해 대상 기판 상에 토출될 수 있다. 노즐(Nozzle)에서 토출된 발광 소자 잉크(200)는 전극(RME1, RME2)들이 형성된 제1 절연층(PAS1) 상에 안착될 수 있다. 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있고, 발광 소자 잉크(200) 내에서 연장된 방향이 무작위의 배향 방향을 가진 상태로 분산될 수 있다.
발광 소자 잉크(200)가 제1 절연층(PAS1) 상에 분사되면, 발광 소자 잉크(200)는 제2 뱅크(BNL2) 위로 넘치지 않으면서 제2 뱅크(BNL2) 내에서 고르게 퍼질 수 있다. 이로써, 발광 소자 잉크(200) 내에 분산된 발광 소자(30)들과 고분자 수지(250)도 제2 뱅크(BNL2) 내에서 고르게 분산될 수 있다.
일 실시예에서 금속층(FML1, FML2)들은 소수성을 가질 수 있다. 발광 소자 잉크(200)는 제1 서브 개구부(SOP1) 및 제2 서브 개구부(SOP2)에 형성된 금속층(FML1, FML2)의 소수성으로 인해 발광 영역(EMA)에서만 퍼지나 금속층(FML1, FML2) 상부에는 퍼지지 못한다.
이어, 대상 기판(SUB)에 전계를 생성하여 발광 소자(ED)들을 전극(RME1, RME2)들 상에 정렬시킨다. 발광 소자(30)를 포함하는 발광 소자 잉크(200)가 분사되면, 전극(RME1, RME2)들에 정렬 신호를 인가하여 전계를 생성한다. 발광 소자 용매(220) 내에 분산된 발광 소자(ED)들은 전계에 의해 유전영동힘을 받을 수 있고, 배향 방향 및 위치가 변하면서 전극(RME1, RME2)들 상에 배치될 수 있다.
전계를 생성하면, 발광 소자(ED)는 유전영동힘을 받을 수 있다. 전계(EL)가 대상 기판의 상면에 평행하게 생성되는 경우, 발광 소자(ED)는 연장된 방향이 대상 기판에 평행하도록 정렬되어 제1 전극(RME1)과 제2 전극(RME2) 상에 배치될 수 있다. 발광 소자(ED)는 유전영동힘에 의해 초기 분산된 위치로부터 각각 전극(RME1, RME2)을 향해 이동할 수 있다. 발광 소자(ED)는 전계에 의해 위치와 배향 방향이 변하면서 양 단부가 각각 제1 전극(RME1) 및 제2 전극(RME2) 상에 배치될 수 있다. 발광 소자(ED)는 서로 다른 도전형으로 도핑된 반도체층들을 포함하고, 소자 내 쌍극자 모멘트(Dipole moment)를 가질 수 있다. 쌍극자 모멘트를 갖는 발광 소자(ED)는 전계 상에 놓이면 양 단부가 각각 전극(RME1, RME2) 상에 배치되도록 유전영동힘을 받을 수 있다.
발광 소자(ED)가 전극(RME1, RME2) 사이에 배치된 후에는 대상 기판에 열을 가해 용매(220)를 제거한다. 발광 소자 용매(220)의 제거 공정은 내부 압력 조절이 가능한 챔버 내에서 수행될 수 있다. 챔버는 장치 내 내부 압력을 조절할 수 있고, 압력이 조절된 상태에서 대상 기판 상에 열을 조사하여 발광 소자 용매(220)를 제거할 수 있다.
이어, 도 34를 참조하면, 발광 소자(ED)가 정렬된 대상 기판 상에 제2 절연층(PAS2), 제1 연결 전극(CNE1), 제3 절연층(PAS3) 및 제2 연결 전극(CNE2)을 순차적으로 형성하여 표시 장치를 제조할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
BNL1, BNL2: 제1 및 제2 뱅크
RME1, RME2, RME3, RME4: 제1 내지 제4 전극
PAS1, PAS2: 제1 및 제2 절연층
CTD1, CTD2, CTD3, CTD4: 제1 내지 제4 컨택부
CNT1, CNT2, CNT3, CNT4: 제1 내지 제4 컨택홀
FML1, FML2, FML3, FML4: 제1 내지 제4 금속층
CNE1, CNE2, CNE3: 제1 내지 제3 연결 전극
ED: 발광 소자

Claims (22)

  1. 제1 기판;
    상기 제1 기판 상에 배치되며, 발광 영역을 구획하는 제1 메인 개구부 및 상기 제1 메인 개구부로부터 연장된 복수의 서브 개구부들을 포함하는 뱅크;
    상기 제1 기판 상에 제1 방향으로 이격되며 제2 방향으로 연장된 제1 전극 및 제2 전극;
    상기 제1 전극과 상기 제2 전극 상에 배치되며, 상기 제2 방향으로 서로 이격된 복수의 발광 소자들;
    상기 제1 전극 상에 배치되며, 상기 발광 소자들의 일단부에 접촉하는 제1 연결 전극; 및
    상기 제2 전극 상에 배치되며, 상기 발광 소자들의 타단부에 접촉하는 제2 연결 전극을 포함하며,
    상기 제1 연결 전극은 상기 제1 전극 상에 배치된 제1 컨택부를 통해 상기 제1 전극과 연결되고, 상기 제2 연결 전극은 상기 제2 전극 상에 배치된 제2 컨택부를 통해 상기 제2 전극과 연결되며,
    상기 제1 컨택부와 상기 제2 컨택부는 상기 복수의 서브 개구부들과 중첩하는 표시 장치.
  2. 제1 항에 있어서,
    상기 복수의 서브 개구부들은 상기 제1 컨택부와 중첩하는 제1 서브 개구부 및 상기 제2 컨택부와 중첩하는 제2 서브 개구부를 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 서브 개구부의 폭은 상기 제1 전극의 폭보다 작거나 동일하고, 상기 제2 서브 개구부의 폭은 상기 제2 전극의 폭보다 작거나 동일한 표시 장치.
  4. 제2 항에 있어서,
    상기 제1 서브 개구부와 중첩하며 상기 제1 전극과 상기 제1 연결 전극 사이에 배치되는 제1 금속층, 및 상기 제2 서브 개구부와 중첩하며 상기 제2 전극과 상기 제2 연결 전극 사이에 배치되는 제2 금속층을 더 포함하는 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 서브 개구부의 폭은 상기 제1 금속층의 폭보다 작거나 동일하고, 상기 제2 서브 개구부의 폭은 상기 제2 금속층의 폭보다 작거나 동일한 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 전극과 상기 제1 연결 전극 사이 및 상기 제2 전극과 상기 제2 연결 전극 사이에 배치되는 제1 절연층을 더 포함하며,
    상기 제1 절연층은 상기 제1 서브 개구부와 중첩하며 상기 제1 전극을 노출하는 제1 컨택홀 및 상기 제2 서브 개구부와 중첩하며 상기 제2 전극을 노출하는 제2 컨택홀을 포함하는 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 금속층과 상기 제1 컨택홀은 서로 중첩하며 서로 동일한 폭을 가지고, 상기 제2 금속층과 상기 제2 컨택홀은 서로 중첩하며 서로 동일한 폭을 가지는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 컨택부의 폭은 상기 제1 서브 개구부의 폭, 상기 제1 금속층의 폭, 및 상기 제1 컨택홀의 폭보다 작거나 동일하고, 상기 제2 컨택부의 폭은 상기 제2 서브 개구부의 폭, 상기 제2 금속층의 폭, 및 상기 제2 컨택홀의 폭보다 작거나 동일한 표시 장치.
  9. 제1 항에 있어서,
    상기 복수의 서브 개구부들은 각각, 상기 제1 메인 개구부와 접하는 제1 영역 및 상기 제1 영역으로부터 연장된 제2 영역을 포함하는 표시 장치.
  10. 제9 항에 있어서,
    상기 제1 영역의 폭은 상기 제2 영역의 폭보다 작은 표시 장치.
  11. 제9 항에 있어서,
    상기 제1 영역의 폭은 상기 제1 전극 또는 상기 제2 전극의 폭보다 작거나 동일한 표시 장치.
  12. 제2 항에 있어서,
    상기 제1 메인 개구부로부터 상기 제2 방향으로 이격되며, 상기 제1 서브 개구부 및 상기 제2 서브 개구부 사이에 배치되어 상기 제1 서브 개구부와 상기 제2 서브 개구부를 서로 연결시키는 제1 연결 개구부를 더 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 제1 연결 개구부는 상기 제1 컨택부 및 상기 제2 컨택부 사이에 배치되며, 상기 제1 컨택부 및 상기 제2 컨택부 각각과 비중첩하는 표시 장치.
  14. 제1 기판;
    상기 제1 기판 상에 제1 방향으로 이격되며 제2 방향으로 연장된 제1 전극 및 제2 전극;
    상기 제1 전극과 상기 제2 전극 상에 배치되며, 상기 제2 방향으로 서로 이격된 복수의 발광 소자들;
    상기 제1 전극 상에 배치되며, 상기 발광 소자들의 일단부에 접촉하는 제1 연결 전극;
    상기 제2 전극 상에 배치되며, 상기 발광 소자들의 타단부에 접촉하는 제2 연결 전극;
    상기 제1 전극과 상기 제1 연결 전극 사이에 배치되며 상기 제1 전극과 상기 제1 연결 전극에 각각 접하는 제1 금속층; 및
    상기 제2 전극과 상기 제2 연결 전극 사이에 배치되며 상기 제2 전극과 상기 제2 연결 전극에 각각 접하는 제2 금속층을 포함하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 금속층은 상기 제1 전극과 상기 제1 연결 전극을 연결하는 제1 컨택부와 중첩하고, 상기 제2 금속층은 상기 제2 전극과 상기 제2 연결 전극을 연결하는 제2 컨택부와 중첩하는 표시 장치.
  16. 제15 항에 있어서,
    상기 제1 기판 상에 배치되며, 발광 영역을 구획하는 제1 메인 개구부 및 상기 제1 메인 개구부로부터 연장된 복수의 서브 개구부들을 포함하는 뱅크를 더 포함하는 표시 장치.
  17. 제16 항에 있어서,
    상기 복수의 서브 개구부들은 상기 발광 영역과 비중첩하며, 상기 제1 금속층 및 상기 제2 금속층과 중첩하는 표시 장치.
  18. 제16 항에 있어서,
    상기 뱅크는 상기 제1 메인 개구부로부터 상기 제2 방향으로 이격된 제2 메인 개구부를 포함하며,
    상기 복수의 서브 개구부들 중 적어도 하나는 상기 제1 메인 개구부와 상기 제2 메인 개구부를 연속적으로 연결하는 표시 장치.
  19. 제1 기판;
    상기 제1 기판 상에 배치되어 제1 방향으로 이격되며 제2 방향으로 연장된 제1 전극과 제2 전극;
    상기 제1 전극과 상기 제2 전극 사이에서 상기 제1 전극 및 상기 제2 전극과 상기 제2 방향으로 이격된 제3 전극;
    상기 제1 전극과 상기 제1 방향으로 이격된 제4 전극;
    상기 제1 기판 상에 배치되며, 발광 영역을 구획하는 제1 메인 개구부 및 상기 제1 메인 개구부로부터 연장된 복수의 서브 개구부들을 포함하는 뱅크;
    양 단부가 상기 제1 전극과 상기 제3 전극 상에 배치된 제1 발광 소자 및 일 단부가 상기 제2 전극 상에 배치된 제2 발광 소자를 포함하는 발광 소자들;
    상기 제1 전극 상에 배치되어 상기 제1 발광 소자와 접촉하는 제1 연결 전극 및 상기 제2 전극 상에 배치되어 상기 제2 발광 소자와 접촉하는 제2 연결 전극; 및
    상기 제3 전극 상에 배치되어 상기 제1 발광 소자와 접촉하는 제3 연결 전극을 포함하고,
    상기 제1 연결 전극은 상기 제1 전극 상에 배치된 제1 컨택부를 통해 상기 제1 전극과 연결되고, 상기 제2 연결 전극은 상기 제2 전극 상에 배치된 제2 컨택부를 통해 상기 제2 전극과 연결되며, 상기 제3 연결 전극은 상기 제3 전극 상에 배치된 제3 컨택부 및 상기 제4 전극 상에 배치된 제4 컨택부를 통해 상기 제3 전극과 연결되며,
    상기 제2 컨택부, 상기 제3 컨택부 및 상기 제4 컨택부는 상기 복수의 서브 개구부들과 중첩하는 표시 장치.
  20. 제19 항에 있어서,
    상기 복수의 서브 개구부들은 상기 발광 영역과 비중첩하며, 상기 제2 컨택부와 중첩하는 제1 서브 개구부, 상기 제3 컨택부와 중첩하는 제2 서브 개구부, 상기 제4 컨택부와 중첩하는 제4 서브 개구부, 및 상기 제1 컨택부와 이격된 제3 서브 개구부를 포함하는 표시 장치.
  21. 제20 항에 있어서,
    상기 뱅크는 상기 제1 메인 개구부로부터 상기 제2 방향으로 이격된 제2 메인 개구부를 포함하며,
    상기 제1 컨택부는 상기 제2 메인 개구부에 배치되는 표시 장치.
  22. 제21 항에 있어서,
    상기 제3 서브 개구부 및 상기 제4 서브 개구부는 상기 제1 메인 개구부와 상기 제2 메인 개구부를 연속적으로 연결하는 표시 장치.
KR1020200137343A 2020-10-22 2020-10-22 표시 장치 KR20220053714A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200137343A KR20220053714A (ko) 2020-10-22 2020-10-22 표시 장치
US17/493,714 US20220130928A1 (en) 2020-10-22 2021-10-04 Display device
CN202180068572.1A CN116325159A (zh) 2020-10-22 2021-10-19 显示装置
PCT/KR2021/014544 WO2022086106A1 (ko) 2020-10-22 2021-10-19 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200137343A KR20220053714A (ko) 2020-10-22 2020-10-22 표시 장치

Publications (1)

Publication Number Publication Date
KR20220053714A true KR20220053714A (ko) 2022-05-02

Family

ID=81257586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200137343A KR20220053714A (ko) 2020-10-22 2020-10-22 표시 장치

Country Status (4)

Country Link
US (1) US20220130928A1 (ko)
KR (1) KR20220053714A (ko)
CN (1) CN116325159A (ko)
WO (1) WO2022086106A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101164178B (zh) * 2005-04-25 2012-01-11 昭和电工株式会社 制造显示装置的方法和显示器件
KR20180055021A (ko) * 2016-11-15 2018-05-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102520554B1 (ko) * 2018-07-30 2023-04-13 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102568713B1 (ko) * 2018-10-12 2023-08-22 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치
KR102621668B1 (ko) * 2018-11-08 2024-01-09 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법

Also Published As

Publication number Publication date
WO2022086106A1 (ko) 2022-04-28
US20220130928A1 (en) 2022-04-28
CN116325159A (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
KR20210065238A (ko) 표시 장치
KR20210124564A (ko) 표시 장치
KR20210148536A (ko) 표시 장치 및 이의 제조 방법
CN113707686A (zh) 显示装置
CN114582910A (zh) 显示装置
US20220393071A1 (en) Display device
KR20220025986A (ko) 표시 장치
KR20220003685A (ko) 표시 장치
US20220302354A1 (en) Display device
EP3971969A1 (en) Display device and method of fabricating the same
US20220052107A1 (en) Display device
KR20220030404A (ko) 표시 장치 및 그 제조 방법
KR20220053714A (ko) 표시 장치
KR20220019120A (ko) 표시 장치 및 그 제조 방법
KR20210132271A (ko) 표시 장치
EP4340027A1 (en) Display device
US11785809B2 (en) Display device
US20220302235A1 (en) Display device
US20220102585A1 (en) Display device
EP4016623A1 (en) Display device with floating electrodes
KR20220113566A (ko) 표시 장치
CN115207029A (zh) 显示设备
KR20220083935A (ko) 표시 장치
KR20230069283A (ko) 표시 장치
KR20230112771A (ko) 표시 장치 및 그 제조 방법