KR20220044039A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220044039A
KR20220044039A KR1020200126976A KR20200126976A KR20220044039A KR 20220044039 A KR20220044039 A KR 20220044039A KR 1020200126976 A KR1020200126976 A KR 1020200126976A KR 20200126976 A KR20200126976 A KR 20200126976A KR 20220044039 A KR20220044039 A KR 20220044039A
Authority
KR
South Korea
Prior art keywords
supply line
sub
insulating layer
layer
display area
Prior art date
Application number
KR1020200126976A
Other languages
English (en)
Inventor
이재현
김슬기
김승래
이광수
진기수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200126976A priority Critical patent/KR20220044039A/ko
Priority to US17/325,729 priority patent/US20220102464A1/en
Priority to CN202111147693.3A priority patent/CN114335082A/zh
Publication of KR20220044039A publication Critical patent/KR20220044039A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L27/3258—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

일 실시예에 따른 표시 장치는 표시 영역 및 비표시 영역을 포함하는 기판, 상기 표시 영역 상에 배치되는 발광 소자, 상기 비표시 영역 상에 배치되고, 상기 발광 소자와 전기적으로 연결되는 공통 전압 공급 라인을 포함하고, 상기 공통 전압 공급 라인은, 적어도 2개의 메인 공급 라인, 상기 적어도 2개의 메인 공급 라인을 연결하는 서브 공급 라인, 그리고 평면상 상기 서브 공급 라인 외측에 위치하는 정전기 방지 패턴을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 개시는 표시 장치에 관한 것이다.
발광 표시 장치는 시야각이 넓고 콘트라스트가 우수할 뿐만 아니라 응답 속도가 빠르다는 장점을 가지고 있어 최근 다양한 표시 장치에 채용되고 있다.
일반적으로 발광 표시 장치는 기판 상에 박막 트랜지스터 및 발광 소자들을 형성하고, 발광 소자들이 스스로 빛을 발광하여 작동한다. 이러한 발광 표시 장치는 휴대폰 등과 같은 소형 제품의 디스플레이부로 사용되기도 하고, 텔레비전, 모니터 등과 같은 대형 제품의 디스플레이부로 사용되기도 한다.
발광 표시 장치는 화소가 배치된 표시 영역과 표시 영역 외곽의 비표시 영역을 갖는다. 이러한 발광 표시 장치의 비표시 영역은 기판의 가장자리를 따라 형성되므로, 외부 투습 방지를 위한 구조들이 배치된다.
실시예들은 비표시 영역에서의 외부 투습을 방지하는 신호 배선을 포함하는 표시 장치를 제공하기 위한 것이다.
일 실시예에 따른 표시 장치는 표시 영역 및 비표시 영역을 포함하는 기판, 상기 표시 영역 상에 배치되는 발광 소자, 상기 비표시 영역 상에 배치되고, 상기 발광 소자와 전기적으로 연결되는 공통 전압 공급 라인을 포함하고, 상기 공통 전압 공급 라인은, 적어도 2개의 메인 공급 라인, 상기 적어도 2개의 메인 공급 라인을 연결하는 서브 공급 라인, 그리고 평면상 상기 서브 공급 라인 외측에 위치하는 정전기 방지 패턴을 포함한다.
상기 공통 전압 공급 라인은 복수의 정전기 방지 패턴을 포함하고, 상기 복수의 정전기 방지 패턴은 제1 방향을 따라 배치될 수 있다.
상기 복수의 정전기 방지 패턴은 서로 이격될 수 있다.
상기 공통 전압 공급 라인은 상기 발광 소자의 공통 전극의 일 끝단과 전기적으로 연결되는 연결 브릿지를 더 포함할 수 있다.
상기 연결 브릿지는 상기 서브 공급 라인 및 상기 복수의 정전기 방지 패턴과 전기적으로 연결될 수 있다.
상기 서브 공급 라인 및 상기 정전기 방지 패턴 각각은 상기 연결 브릿지와 연결되는 확장부를 더 포함할 수 있다.
상기 적어도 2개의 메인 공급 라인은 상기 제1 방향을 따라 이격되어 있으며, 상기 서브 공급 라인은 상기 제1 방향을 따라 연장되며, 상기 적어도 2개의 메인 공급 라인을 연결할 수 있다.
상기 표시 장치는, 상기 기판 상에 순차적으로 위치하는 버퍼층, 층간 절연층, 제1 절연층 및 제2 절연층을 포함하고, 상기 메인 공급 라인과 상기 정전기 방지 패턴 사이에서 상기 제1 절연층은 밸리를 형성하며, 상기 제2 절연층은 상기 밸리를 채울 수 있다.
상기 표시 장치는, 상기 메인 공급 라인, 상기 서브 공급 라인 및 상기 정전기 방지 패턴과 중첩하는 일 영역, 그리고 나머지 영역을 포함하고, 상기 일 영역은 상기 제2 절연층과 중첩하지 않을 수 있다.
상기 일 영역을 제외한 나머지 영역에서 상기 연결 브릿지와 상기 제2 절연층은 중첩할 수 있다.
상기 서브 공급 라인은, 상기 기판과 상기 버퍼층 사이에 위치하는 제1 서브 공급 라인, 상기 버퍼층과 상기 층간 절연층 사이에 위치하는 제2 서브 공급 라인, 그리고 상기 층간 절연층과 제1 절연층 사이에 위치하는 제3 서브 공급 라인 중 적어도 하나를 포함할 수 있다.
상기 표시 장치는, 상기 기판 상에 위치하는 금속층, 상기 버퍼층 상에 위치하는 게이트 전극, 그리고 상기 층간 절연층 상에 위치하는 소스 전극 및 드레인 전극을 더 포함하고, 상기 제1 서브 공급 라인은 상기 금속층과 동일한 층에 위치하고, 상기 제2 서브 공급 라인은 상기 게이트 전극과 동일한 층에 위치하고, 상기 제3 서브 공급 라인은 상기 소스 전극 및 상기 드레인 전극과 동일한 층에 위치할 수 있다.
일 실시예에 따른 표시 장치는 상기 표시 영역 상에 배치되며, 박막 트랜지스터와 전기적으로 연결된 발광 소자, 상기 기판과 상기 발광 소자 사이에 위치하는 절연층, 그리고 상기 비표시 영역 상에 배치되고, 상기 발광 소자와 전기적으로 연결되는 공통 전압 공급 라인을 포함하고, 상기 공통 전압 공급 라인은 메인 공급 라인, 상기 메인 공급 라인과 전기적으로 연결되는 서브 공급 라인, 그리고 평면상 상기 서브 공급 라인 외측에 위치하는 정전기 방지 패턴을 포함하고, 상기 절연층은 평면상 상기 메인 공급 라인, 상기 서브 공급 라인, 그리고 상기 정전기 방지 패턴과 이격된다.
상기 절연층은 상기 메인 공급 라인, 상기 서브 공급 라인, 그리고 상기 정전기 방지 패턴과 중첩하지 않을 수 있다.
상기 공통 전압 공급 라인은 상기 발광 소자의 공통 전극의 일 끝단과 전기적으로 연결되는 연결 브릿지를 더 포함할 수 있다.
상기 연결 브릿지는 상기 서브 공급 라인 및 상기 복수의 정전기 방지 패턴과 전기적으로 연결될 수 있다.
상기 공통 전압 공급 라인은, 제1 방향을 따라 이격되고, 상기 제1 방향과 수직한 제2 방향을 따라 연장되는 적어도 2개의 메인 공급 라인, 그리고 상기 제1 방향을 따라 연장되며, 상기 적어도 2개의 메인 공급 라인을 연결하는 서브 공급 라인을 포함할 수 있다.
상기 표시 장치는, 상기 기판 상에 순차적으로 위치하는 버퍼층, 층간 절연층, 제1 절연층 및 제2 절연층을 포함하고, 상기 서브 공급 라인은, 상기 기판과 상기 버퍼층 사이에 위치하는 제1 서브 공급 라인, 상기 버퍼층과 상기 층간 절연층 사이에 위치하는 제2 서브 공급 라인, 그리고 상기 층간 절연층과 상기 제1 절연층 사이에 위치하는 제3 서브 공급 라인 중 적어도 하나를 포함할 수 있다.
상기 연결 브릿지는 상기 서브 공급 라인 보다 상측에 위치할 수 있다.
실시예들에 따르면 비표시 영역에서의 투습 방지 효과가 우수한 표시 장치를 제공할 수 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 분해 사시도이다.
도 2는 일 실시예에 따른 표시 패널의 평면도이다.
도 3의 도 2의 A 영역을 확대한 평면도이다.
도 4는 도 3의 E 영역을 확대한 평면도이다.
도 5는 도 3의 B-B'을 따라 자른 단면도이다.
도 6은 도 3의 C-C'을 따라 자른 단면도이다.
도 7은 도 3의 D-D'을 따라 자른 단면도이다.
도 8은 도 7의 실시예에 따른 표시 영역과 비표시 영역이 연결되는 구조를 나타낸 단면도이다.
도 9는 일 실시예에 따라 도 3의 D-D'을 따라 자른 단면도이다.
도 10은 도 9의 실시예에 따른 표시 영역과 비표시 영역이 연결되는 구조를 나타낸 단면도이다.
도 11은 일 실시예에 따라 도 3의 D-D'을 따라 자른 단면도이다.
도 12는 일 실시예에 따라 도 3의 D-D'을 따라 자른 단면도이다.
도 13은 도 12의 실시예에 따른 표시 영역과 비표시 영역이 연결되는 구조를 나타낸 단면도이다.
도 14, 도 15, 도 16, 도 17, 도 18, 도 19 각각은 일 실시예에 따라 도 3의 D-D'을 따라 자른 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 분해 사시도이고, 도 2는 일 실시예에 따른 표시 패널의 평면도이다.
도 1을 참조하면, 일 실시예에 따른 표시 장치는 표시 패널(DP), 윈도우(WD), 그리고 하우징(HM)을 포함할 수 있다.
표시 패널(DP)에서 이미지가 표시되는 일 면은 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 면과 평행한다. 이미지가 표시되는 일 면의 법선 방향, 즉 표시 패널(DP)의 두께 방향은 제3 방향(DR3)이 지시한다. 각 부재들의 전면 (또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분된다. 그러나 제1 내지 제3 방향(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로 다른 방향으로 변환될 수 있다.
표시 패널(DP)은 플랫한 리지드 표시 패널일 수 있으나, 이에 제한되지 않고 플렉서블 표시 패널일 수도 있다. 본 발명의 일 실시예에 따른 표시 패널(DP)은 발광형 표시 패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시 패널(DP)은 유기 발광 표시 패널 또는 퀀텀닷 발광 표시 패널일 수 있다. 유기 발광 표시 패널의 발광층은 유기 발광 물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시 패널(DP)은 유기 발광 표시 패널로 설명된다.
도 1에 도시된 바와 같이 표시 패널(DP)은 이미지가 표시되는 표시 영역(DA), 및 표시 영역(DA)에 인접한 비표시 영역(PA)을 포함한다. 비표시 영역(PA)은 이미지가 표시되지 않는 영역이다. 표시 영역(DA)은 일 예로 사각 형상일 수 있으며, 비표시 영역(PA)은 표시 영역(DA)을 둘러싸는 형상을 가질 수 있다. 다만 이에 제한되지 않고 표시 영역(DA) 및 비표시 영역(PA)의 형상은 상대적으로 디자인될 수 있다.
윈도우(WD)는 표시 패널(DP) 상에 위치한다. 윈도우(WD)는 표시 패널(DP)을 보호한다. 윈도우(WD)와 하우징(HM)이 결합되어 내부 공간을 형성할 수 있다. 윈도우(WD)와 하우징(HM)은 표시 장치의 외관을 정의할 수 있다.
윈도우(WD)는 투과 영역(TA) 및 차단 영역(BA)을 포함할 수 있다. 투과 영역(TA)은 입사되는 광을 대부분 투과시키는 영역일 수 있다. 투과 영역(TA)은 광학적으로 투명성을 가진다. 투과 영역(TA)은 약 90% 이상의 광 투과율을 가질 수 있다. 투과 영역(TA)은 표시 패널(DP)의 표시 영역(DA)과 중첩할 수 있다.
차단 영역(BA)은 입사되는 광의 대부분을 차단하는 영역일 수 있다. 차단 영역(BA)은 윈도우(WD)의 하부에 배치되는 구성들이 외부에서 시인되지 않도록 한다. 또한 차단 영역(BA)은 윈도우(WD)의 외부에서 입사되는 광의 반사를 저감시킬 수 있다. 차단 영역(BA)은 표시 패널(DP)의 비표시 영역(PA)과 중첩할 수 있다.
하우징(HM)은 소정의 내부 공간을 제공한다. 표시 패널(DP)은 하우징(HM) 내부에 실장된다. 하우징(HM)의 내부에는 표시 패널(DP) 이외에 다양한 전자 부품들, 예를 들어 전원 공급부, 저장 장치, 음향 입출력 모듈 등이 실장될 수 있다.
도 2를 참조하면, 표시 패널(DP)은 표시 영역(DA) 및 비표시 영역(PA)을 포함한다. 비표시 영역(PA)은 표시 영역(DA)의 테두리를 따라 정의될 수 있다.
표시 패널(DP)은 복수의 화소(PX)를 포함한다. 복수의 화소(PX)들은 기판(110) 상의 표시 영역(DA) 내에 배치될 수 있다. 화소(PX) 각각은 유기 발광 다이오드와 그에 연결된 화소 구동 회로를 포함한다.
각 화소(PX)는 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출하며, 일 예로 유기 발광 소자(organic light emitting diode)를 포함할 수 있다. 표시 패널(DP)은 화소(PX)들에서 방출되는 빛을 통해 소정의 이미지를 제공하며, 화소(PX)들에 의해 표시 영역(DA)이 정의된다. 본 명세서에서 비표시 영역(PA)은 화소(PX)들이 배치되지 않은 영역으로, 이미지를 제공하지 않는 영역을 나타낸다.
표시 패널(DP)은 복수의 신호선과 패드부를 포함할 수 있다. 복수의 신호선은 제1 방향(DR1)으로 연장된 스캔선(SL), 제2 방향(DR2)으로 연장된 데이터선(DL) 및 구동 전압선(PL) 등을 포함할 수 있다.
스캔 구동부(20)는 기판(110) 상의 비표시 영역(PA)에 위치한다. 스캔 구동부(20)는 스캔선(SL)을 통해 각 화소(PX)에 스캔 신호를 생성하여 전달한다. 일 실시예에 따라 스캔 구동부(20)는 표시 영역(DA)의 좌측 및 우측에 배치될 수 있다. 본 명세서는 스캔 구동부(20)가 표시 영역(DA)의 양측에 배치된 구조를 도시하나, 다른 실시예로 스캔 구동부는 표시 영역(DA)의 일측에만 배치될 수도 있다.
패드부(40)는 표시 패널(DP)의 일 단부에 배치되며, 복수의 단자(41, 42, 44, 45)를 포함한다. 패드부(40)는 절연층에 의해 덮이지 않고 노출되어, 플렉서블 인쇄 회로 기판 또는 IC 칩과 같은 제어부(미도시)와 전기적으로 연결될 수 있다.
제어부는 외부에서 전달되는 복수의 영상 신호를 복수의 영상 데이터 신호로 변경하고, 변경된 신호를 단자(41)를 통해 데이터 구동부(50)에 전달한다. 또한, 제어부는 수직동기신호, 수평동기신호, 및 클럭신호를 전달받아 스캔 구동부(20) 및 데이터 구동부(50)의 구동을 제어하기 위한 제어 신호를 생성하여 단자(44, 41)를 통해 각각에 전달할 수 있다. 제어부는 단자(42)를 통해 구동 전압 공급 라인(60)에 구동 전압(ELVDD)을 전달한다. 또한 제어부는 단자(45)를 통해 공통 전압 공급 라인(VSSL) 각각에 공통 전압(ELVSS)을 전달한다.
데이터 구동부(50)는 비표시 영역(PA) 상에 배치되며, 데이터선(DL)을 통해 각 화소(PX)에 데이터 신호를 생성하여 전달한다. 데이터 구동부(50)는 표시 패널(DP)의 일측에 배치될 수 있으며, 예컨대 패드부(40)와 표시부(10) 사이에 배치될 수 있다.
구동 전압 공급 라인(60)은 비표시 영역(PA) 상에 배치된다. 예컨대, 구동 전압 공급 라인(60)은 데이터 구동부(50) 및 표시 영역(DA) 사이에 배치될 수 있다. 구동 전압 공급 라인(60)은 구동 전압(ELVDD)을 화소(PX)들에 제공한다. 구동 전압 공급 라인(60)은 제1 방향(DR1)으로 배치되며, 제2 방향(DR2)으로 배치된 복수의 구동 전압선(PL)과 연결될 수 있다.
공통 전압 공급 라인(VSSL)은 비표시 영역(PA) 상에 배치되며, 화소(PX)의 유기 발광 소자의 공통 전극(270, 도 8 참조)에 공통 전압(ELVSS)을 제공한다. 공통 전압 공급 라인(VSSL)은 기판(110)의 일 측면으로부터 연장되어 기판(110)의 가장자리를 따라 3면을 둘러싸는 폐루프를 형성할 수 있다.
공통 전압 공급 라인(VSSL)은 메인 공급 라인(70), 서브 공급 라인(71) 및 정전기 방지 패턴(72)을 포함할 수 있다. 이하에서는 도 3 내지 도 도 8을 참조하여 도 2의 비표시 영역(PA)에 위치하는 공통 전압 공급 라인(VSSL)에 대해 구체적으로 살펴본다.
도 3의 도 2의 A 영역을 확대한 평면도이고, 도 4는 도 3의 E 영역을 확대한 평면도이고, 도 5는 도 3의 B-B'을 따라 자른 단면도이고, 도 6은 도 3의 C-C'을 따라 자른 단면도이고, 도 7은 도 3의 D-D'을 따라 자른 단면도이고, 도 8은 도 7의 실시예에 따른 표시 영역과 비표시 영역이 연결되는 구조를 나타낸 단면도이다.
도 2에 도 3을 참고하면, 일 실시예에 따른 공통 전압 공급 라인(VSSL)은 메인 공급 라인(70), 메인 공급 라인(70)으로부터 연장되는 서브 공급 라인(71), 정전기 방지 패턴(72), 그리고 연결 브릿지(73)를 포함한다.
메인 공급 라인(70)은 도 2에서 설명한 단자(45)로부터 연장되어 공통 전압을 전달받는다. 메인 공급 라인(70)은 제2 방향(DR2)을 따라 길게 연장되며 기판(110)의 상측에서 제1 방향(DR1)으로 꺾인 형태를 가질 수 있다. 일 실시예에 따른 표시 장치는 2개의 메인 공급 라인(70)을 포함할 수 있다. 2개의 메인 공급 라인(70)은 기판(110)의 우측 및 좌측 각각에 위치할 수 있다. 2개의 메인 공급 라인(70)은 제2 방향(DR2)에 평행한 축을 기준으로 서로 대칭인 형태를 가질 수 있다.
서브 공급 라인(71)은 제1 방향(DR1)으로 연장되면서 적어도 2개의 메인 공급 라인(70)을 연결할 수 있다. 서브 공급 라인(71)은 메인 공급 라인(70)의 일단으로부터 연장될 수 있다. 서브 공급 라인(71)은 이격된 적어도 2개의 메인 공급 라인(70)을 연결함으로써 폐루프 형태의 공통 전압 공급 라인(VSSL)을 형성할 수 있다. 본 명세서는 서브 공급 라인(71)이 직선 형태인 실시예를 도시하였으나, 이에 제한되지 않고 평면상 지그재그 형태를 가지거나 물결 형태를 가질 수도 있다.
정전기 방지 패턴(72)은 평면상 직사각 형태를 가질 수 있다. 공통 전압 공급 라인(VSSL)은 복수의 정전기 방지 패턴(72)을 포함할 수 있다. 복수의 정전기 방지 패턴(72)은 제1 방향(DR1)을 따라 배치될 수 있다. 복수의 정전기 방지 패턴(72)은 평면상 이격될 수 있다. 정전기 방지 패턴(72)은 표시 장치의 제조 공정에서 후술할 연결 브릿지가 형성되기 전까지 기판(110) 외측으로부터 유입되는 정전기를 차단할 수 있다.
연결 브릿지(73)는 복수의 정전기 방지 패턴(72), 그리고 메인 공급 라인(70)으로부터 연장된 서브 공급 라인(71)을 전기적으로 연결할 수 있다. 특히 연결 브릿지(73)는 정전기 방지 패턴(72)으로부터 제2 방향(DR2)으로 돌출된 확장부, 서브 공급 라인(71)으로부터 제2 방향(DR2)으로 돌출된 확장부와 연결될 수 있다. 구체적인 접촉 형태는 단면을 통해 설명하기로 한다. 또한 연결 브릿지(73)는 서브 공급 라인(71)과 표시 영역(DA)으로 연장된 발광 소자의 공통 전극을 연결할 수 있다.
일 실시예에 따른 메인 공급 라인(70), 서브 공급 라인(71) 그리고 정전기 방지 패턴(72)은 이중층으로 형성된 금속층을 포함할 수 있다. 메인 공급 라인(70), 서브 공급 라인(71) 그리고 정전기 방지 패턴(72) 각각은 기판(110) 상에 위치하는 제1 층, 버퍼층(111) 상에 위치하는 제2 층을 포함할 수 있다.
도 4 및 도 5에 도시된 바와 같이 메인 공급 라인(70)은 기판(110) 상에 위치하는 제1 메인 공급 라인(70a), 그리고 버퍼층(111) 상에 위치하는 제2 메인 공급 라인(70b)을 포함할 수 있다.
다시 도 3을 참조하면, 서브 공급 라인(71)은 기판(110) 상에 위치하는 제1 서브 공급 라인(71a), 그리고 버퍼층(111) 상에 위치하는 제2 서브 공급 라인(71b)을 포함할 수 있다. 정전기 방지 패턴(72)은 기판(110) 상에 위치하는 제1 정전기 방지 패턴(72a), 그리고 버퍼층(111) 상에 위치하는 제2 정전기 방지 패턴(72b)을 포함할 수 있다.
메인 공급 라인(70), 서브 공급 라인(71) 그리고 정전기 방지 패턴(72)은 실질적으로 동일한 층으로 구성될 수 있다. 제1 메인 공급 라인(70a), 제1 서브 공급 라인(71a), 제1 정전기 방지 패턴(72a)은 동일한 공정에서 동일한 재료로 형성될 수 있다. 제2 메인 공급 라인(70b), 제2 서브 공급 라인(71b), 제2 정전기 방지 패턴(72b)은 동일한 공정에서 동일한 재료로 형성될 수 있다.
본 명세서는 구체적으로 도시하지 않았으나, 제1 메인 공급 라인(70a)과 제2 메인 공급 라인(70a)은 버퍼층(111) 일부가 제거된 영역에서 서로 접촉할 수 있다. 제1 서브 공급 라인(71a)과 제2 서브 공급 라인(71a)은 버퍼층(111)의 일부가 제거된 영역에서 서로 접촉할 수 있다. 제1 정전기 방지 패턴(72a) 및 제2 정전기 방지 패턴(72b)은 버퍼층(111)의 일부가 제거된 영역에서 서로 접촉할 수 있다.
메인 공급 라인(70), 서브 공급 라인(71) 및 정전기 방지 패턴(72) 각각은 평면상 메쉬(mesh) 형태일 수 있다. 제1 메인 공급 라인(70a) 및 제2 메인 공급 라인(70b)은 서로 중첩할 수 있다. 메쉬 형태의 배선을 포함하는 경우 제조 공정에서 메쉬 사이의 공간을 통해 기판(110)의 배면으로부터 노광 및 경화시키는 등의 공정이 가능할 수 있다.
제1 메인 공급 라인(70a)의 일 배선이 가지는 너비(W1)는 제2 메인 공급 라인(70b)의 일 배선이 가지는 너비(W2) 보다 클 수 있다. 제2 메인 공급 라인(70b)은 제1 메인 공급 라인(70a)과 완전히 중첩할 수 있다. 제1 메인 공급 라인(70a)의 일부는 제2 메인 공급 라인(70b)과 중첩할 수 있다. 서브 공급 라인(71) 및 정전기 방지 패턴(72) 각각은 전술한 메인 공급 라인(70)과 동일한 형태를 포함할 수 있다.
한편 메인 공급 라인(70)과 정전기 방지 패턴(72) 사이, 그리고 인접한 2개의 정전기 방지 패턴(72) 사이에는 밸리(VA)가 위치한다. 밸리(VA)는 별도의 배선이 위치하지 않는 영역을 나타낸다. 밸리(VA)의 단면 형태에 대해서는 이하 설명하기로 한다.
도 5를 참조하여, 도 3에 표시된 B-B'의 적층 구조를 살펴본다.
기판(110) 상에는 서로 이격된 메인 공급 라인(70) 그리고 정전기 방지 패턴(72)이 위치할 수 있다.
메인 공급 라인(70)은 기판(110) 상에 위치하는 제1 메인 공급 라인(70a), 그리고 버퍼층(111) 상에 위치하는 제2 메인 공급 라인(70b)을 포함할 수 있다. 정전기 방지 패턴(72) 역시 기판(110) 상에 위치하는 제1 정전기 방지 패턴(72a), 그리고 버퍼층(111) 상에 위치하는 제2 정전기 방지 패턴(72b)을 포함할 수 있다.
메인 공급 라인(70) 및 정전기 방지 패턴(72) 상에는 층간 절연층(160), 제1 절연층(181) 및 제2 절연층(182)이 위치할 수 있다.
메인 공급 라인(70) 및 정전기 방지 패턴(72) 사이에는 밸리(VA)가 위치할 수 있다. 밸리(VA)는 도 3에 도시된 바와 같이 제2 방향(DR2)을 따라 연장되는 형태를 가질 수 있다.
메인 공급 라인(70)과 정전기 방지 패턴(72) 사이에는 개구 영역(OP1, OP2)이 있다. 개구 영역(OP1, OP2)에는 버퍼층(111), 층간 절연층(160) 및 제1 절연층(181)이 계단 형상을 가지며 위치할 수 있다. 계단 형상의 버퍼층(111), 층간 절연층(160) 및 제1 절연층(181)이 밸리(VA)를 형성할 수 있다. 밸리(VA)의 적어도 일부는 제2 절연층(182)에 의해 채워질 수 있다. 밸리(VA) 내에 위치하는 제2 절연층(182)의 상부면(182s)은 제1 절연층(181)의 상부면(181s)보다 낮은 레벨에 위치할 수 있다.
본 명세서는 복수의 정전기 방지 패턴(72) 사이의 단면을 별도로 도시하지 않았으나 도 5에 도시된 B-B' 단면과 같이 밸리(VA) 상에 배치된 제2 절연층(182)을 포함할 수 있다. 복수의 정전기 방지 패턴(72) 사이에 위치하는 밸리(VA) 역시 도 3에 도시된 바와 같이 제2 방향(DR2)을 따라 연장된 형태를 가질 수 있다.
다음 도 6을 참조하면, 메인 공급 라인(70)은 기판(110) 상에 위치하는 제1 메인 공급 라인(70a), 그리고 버퍼층(111) 상에 위치하는 제2 메인 공급 라인(70b)을 포함할 수 있다. 연결 브릿지(73)는 기판(110) 상에 순차적으로 적층된 버퍼층(111) 및 층간 절연층(160) 상에 위치할 수 있다. 연결 브릿지(73) 상에는 제1 절연층(181) 및 제2 절연층(182)이 위치할 수 있다.
메인 공급 라인(70)과 연결 브릿지(73) 사이에는 밸리(VA)가 위치할 수 있다. 밸리(VA)는 평면상 메인 공급 라인(70)과 정전기 방지 패턴(72) 사이의 밸리(VA)가 연장된 영역일 수 있다. 밸리(VA)의 적어도 일부에는 제2 절연층(182)이 위치할 수 있다.
제2 절연층(182)은 밸리(VA)를 채우는 제1 영역(182a), 그리고 연결 브릿지(73) 상에 위치하는 제2 영역(182b)을 포함할 수 있다. 제1 영역(182a)과 제2 영역(182b)은 서로 연결될 수 있다. 제1 영역(182a)의 두께(t1)는 제2 영역(182b)의 두께(t2)보다 클 수 있다.
메인 공급 라인(70)과 연결 브릿지(73) 사이에는 개구 영역(OP1, OP2)이 있다. 개구 영역(OP1, OP2)에는 버퍼층(111), 층간 절연층(160) 및 제1 절연층(181)이 계단 형상을 가지며 위치할 수 있다. 계단 형상의 버퍼층(111), 층간 절연층(160) 및 제1 절연층(181)이 밸리(VA)를 형성할 수 있다. 밸리(VA)의 적어도 일부는 제2 절연층(182)의 제1 영역(182a)에 의해 채워질 수 있다.
제1 영역(182a)에 해당하는 제2 절연층(182)의 상부면(182s)은 메인 공급 라인(70) 상에 위치하는 제1 절연층(181)의 상부면(181s) 보다 낮은 레벨에 위치할 수 있다. 제2 영역(182b)은 연결 브릿지(73) 및 제1 절연층(181) 상에 위치할 수 있다. 제2 영역(182b)에 해당하는 제2 절연층(182)의 상부면(182s)은 제2 영역(182b)과 중첩하는 제1 절연층(181)의 상부면(181s) 보다 높은 레벨에 위치할 수 있다. 제2 절연층(182)의 제2 부분(182b)은 제1 절연층(181)의 상부면(181s)을 덮을 수 있다.
다음 도 3에 도 7을 참조하면, 제1 방향(DR1)으로 연장된 서브 공급 라인(71)은 기판(110) 상에 위치하는 제1 서브 공급 라인(71a), 그리고 버퍼층(111) 상에 위치하는 제2 서브 공급 라인(71b)을 포함할 수 있다.
제1 서브 공급 라인(71a)은 평면 상 메쉬 형태일 수 있다. 제2 서브 공급 라인(71b)은 평면상 메쉬 형태일 수 있다. 제1 서브 공급 라인(71a)과 제2 서브 공급 라인(71b)은 서로 중첩할 수 있다. 제2 서브 공급 라인(71b)은 연결 브릿지(73)와 전기적으로 연결되기 위해 돌출된 확장부(71c)를 포함할 수 있다. 단면상 제2 서브 공급 라인(71b)으로부터 돌출된 확장부(71c)를 도시하였으나, 이에 제한되지 않고 평면상 도시한 바와 같이 제1 서브 공급 라인(71a)으로부터 돌출된 확장부를 포함할 수 있다.
서브 공급 라인(71) 상에 층간 절연층(160)이 위치한다. 층간 절연층(160) 상에 연결 브릿지(73)가 위치할 수 있다. 연결 브릿지(73)는 확장부(71c)를 노출하는 개구부(OP)를 통해 확장부(71c), 즉 서브 공급 라인(71)과 연결될 수 있다.
연결 브릿지(73) 상에는 제1 절연층(181)이 위치할 수 있다. 제1 절연층(181)의 적어도 일부 상에는 제2 절연층(182)이 위치할 수 있다. 제2 절연층(182)은 연결 브릿지(73)와 중첩하면서 서브 공급 라인(71)과 중첩하지 않을 수 있다.
표시 패널의 외측으로부터 투습하는 수분 등은 도 3에 도시된 화살표 F와 같이 인접한 메인 공급 라인(70)과 정전기 방지 패턴(72) 사이, 또는 인접한 복수의 정전기 방지 패턴(72) 사이에 위치하는 제2 절연층을 통해 유입될 수 있다.
일 실시예에 따르면 수분이 유입되는 경로는 서브 공급 라인(71)을 통해 차단될 수 있다. 즉, 서브 공급 라인(71) 상에는 제2 절연층이 위치하지 않으므로 유입되는 수분 등이 이동하는 경로가 차단될 수 있다. 수분 등이 표시 영역(DA) 내로 유입되는 것을 효과적으로 차단할 수 있다.
도 3에 도 8을 참조하면, 비표시 영역(PA)에 위치하며, 메인 공급 라인(70)으로부터 연장된 서브 공급 라인(71), 그리고 정전기 방지 패턴(72)과 전기적으로 연결된 연결 브릿지(73)는 표시 영역(DA)으로부터 연장된 공통 전극(270)의 일단과 전기적으로 연결될 수 있다. 유기 발광 소자의 공통 전극(270)에 공통 전압(ELVSS)을 전달할 수 있다.
도 8의 표시 영역(DA)을 살펴보면, 기판(110) 상에 금속층(101)이 형성될 수 있다. 금속층(101)은 반도체층(131)과 중첩할 수 있다.
금속층(101)은 반도체층(131)에 외부 광이 도달하는 것을 막아 반도체층(131)의 특성 저하를 막을 수 있다. 금속층(101)은 일 예로 금속, 금속 합금, 금속에 준하는 도전성 물질을 포함할 수 있다.
금속층(101)은 후술한 소스 전극(173)에서 연장된 영역(미도시)으로부터 전압을 인가 받을 수 있다. 이에 따르면 트랜지스터(Tr)의 전압-전류 특성 그래프 중 포화 영역에서 전류 변화율이 작아지고 구동 트랜지스터로서의 특성을 향상시킬 수 있다. 그러나 금속층(101)은 이에 제한되는 것이 아니며 다른 신호선과 연결되거나 플로팅 상태일 수 있다.
기판(110) 및 금속층(101) 상에 버퍼층(111)이 위치할 수 있다. 버퍼층(111)은 실리콘질화물(SiNx) 또는 실리콘산화물(SiO2) 등을 포함할 수 있다.
버퍼층(111) 상에 반도체층(131)이 위치한다. 반도체층(131)은 다결정 규소 및 산화물 반도체 중 적어도 하나를 포함할 수 있다. 반도체층(131)은 채널 영역(C), 소스 영역(S) 및 드레인 영역(D)을 포함한다. 소스 영역(S) 및 드레인 영역(D)은 각각 채널 영역(C)의 양 옆에 배치되어 있다. 채널 영역(C)은 불순물이 도핑되지 않은 진성 반도체(intrinsic semiconductor)를 포함하고, 소스 영역(S) 및 드레인 영역(D)은 도전성 불순물이 도핑되어 있는 불순물 반도체(impurity semiconductor)를 포함할 수 있다. 반도체층(131)은 산화물 반도체로 이루어질 수도 있으며, 이 경우에는 고온 등의 외부 환경에 취약한 산화물 반도체 물질을 보호하기 위해 별도의 보호층(미도시)이 추가될 수 있다.
반도체층(131) 위에는 채널 영역(C)과 중첩하는 게이트 절연층(141)이 위치한다. 게이트 절연층(141)은 실리콘질화물(SiNx) 및 실리콘산화물(SiO2) 중 적어도 하나를 포함한 단층 또는 다층일 수 있다.
게이트 절연층(141) 위에는 게이트 전극(124)이 위치한다, 게이트 전극(124)은 구리(Cu), 구리 합금, 알루미늄(Al), 알루미늄 합금, 몰리브덴(Mo), 및 몰리브덴 합금 중 어느 하나를 포함하는 금속막이 적층된 단층 또는 다층막일 수 있다.
게이트 전극(124) 및 게이트 절연층(141) 위에는 층간 절연층(160)이 위치한다. 층간 절연층(160)은 실리콘질화물(SiNx) 또는 실리콘산화물(SiO2) 등과 같은 무기 물질을 포함하거나 유기 물질을 포함할 수 있다.
층간 절연층(160) 위에 소스 전극(173)과 드레인 전극(175)이 위치한다. 소스 전극(173)과 드레인 전극(175)은 층간 절연층(160)에 형성된 접촉 구멍을 통해 반도체층(131)의 소스 영역(S) 및 드레인 영역(D)과 각각 연결된다.
층간 절연층(160), 소스 전극(173) 및 드레인 전극(175) 위에는 제1 절연층(181) 및 제2 절연층(182)이 순차적으로 위치한다. 제1 절연층(181)은 실리콘질화물(SiNx) 또는 실리콘산화물(SiO2) 등과 같은 무기 물질을 포함하거나 유기 물질을 포함할 수 있다. 제2 절연층(182)은 폴리아크릴계 수지(polyacrylates resin), 폴리이미드계 수지(polyimides resin) 등의 유기물 또는 유기물과 무기물의 적층막 또는 무기막 등으로 만들어질 수 있다.
제2 절연층(182) 위에는 화소 전극(191)이 위치한다. 화소 전극(191)은 절연층(181, 182)의 접촉 구멍을 통해 드레인 전극(175)과 연결되어 있다.
게이트 전극(124), 반도체층(131), 소스 전극(173) 및 드레인 전극(175)으로 이루어진 트랜지스터(Tr)는 화소 전극(191)에 연결되어 발광 소자(LD)에 전류를 공급한다.
제2 절연층(182)과 화소 전극(191)의 위에는 격벽(360)이 위치한다. 격벽(360)은 화소 전극(191)의 적어도 일부와 중첩하고 발광 영역을 정의하는 개구부를 가진다. 개구부는 화소 전극(191)과 거의 유사한 평면 형태를 가질 수 있다. 개구부는 평면상 마름모 또는 마름모와 유사한 팔각 형상을 가질 수 있으나, 이에 제한되지 않고 사각형, 다각형 등 어떠한 모양도 가질 수 있다.
격벽(360)은 폴리아크릴계 수지(polyacrylates resin), 폴리이미드계 수지(polyimides resin) 등의 유기물 또는 실리카 계열의 무기물을 포함할 수 있다.
개구부와 중첩하는 화소 전극(191) 위에는 발광층(370)이 위치한다. 발광층(370)은 저분자 유기물 또는 PEDOT(Poly 3,4-ethylenedioxythiophene) 등의 고분자 유기물로 이루어질 수 있다. 또한, 발광층(370)은 정공 주입층(hole injection layer, HIL), 정공 수송층(hole transporting layer, HTL), 전자 수송층(electron transporting layer, ETL), 및 전자 주입층(electron injection layer, EIL) 중 하나 이상을 더 포함하는 다중막일 수 있다.
발광층(370)은 대부분 개구부 내에 위치할 수 있고, 격벽(360)의 측면 또는 위에도 위치할 수 있다.
발광층(370) 위에는 공통 전극(270)이 위치한다. 공통 전극(270)은 복수의 화소에 걸쳐 위치할 수 있다. 공통 전극(270)은 비표시 영역(PA)까지 연장되어, 비표시 영역(PA)에 위치하는 연결 브릿지(73)와 전기적으로 연결됨으로써 공통 전압(ELVSS)을 전달받을 수 있다.
화소 전극(191), 발광층(370)과 공통 전극(270)은 발광 소자(LD)를 구성할 수 있다. 여기서, 화소 전극(191)은 정공 주입 전극인 애노드이며, 공통 전극(270)은 전자 주입 전극인 캐소드 일 수 있다. 그러나 실시예는 반드시 이에 한정되는 것은 아니며, 발광 표시 장치의 구동 방법에 따라 화소 전극(191)이 캐소드가 되고, 공통 전극(270)이 애노드가 될 수도 있다.
화소 전극(191) 및 공통 전극(270)으로부터 각각 정공과 전자가 유기 발광층(370) 내부로 주입되고, 주입된 정공과 전자가 결합한 엑시톤(exciton)이 여기 상태로부터 기저상태로 떨어질 때 발광이 이루어진다.
공통 전극(270) 위에 봉지층(미도시)이 위치한다. 봉지층(미도시)은 발광 소자(LD)의 상부면 뿐만 아니라 측면까지 덮어 밀봉할 수 있다. 발광 소자는 수분과 산소에 매우 취약하므로, 봉지층(미도시)이 발광 소자(LD)를 밀봉하여 외부의 수분 및 산소의 유입을 차단한다.
봉지층(미도시)은 복수의 층을 포함할 수 있고, 그 중 무기막과 유기막을 모두 포함하는 복합막으로 형성될 수 있으며, 일 예로 제1 무기막, 유기막, 제2 무기막이 순차적으로 형성된 3중층으로 형성될 수 있다.
이하에서는 도 9 내지 도 19를 참조하여 일 실시예에 따라 비표시 영역에 위치하는 공통 전압 공급 라인에 대해 살펴본다. 전술한 구성요소와 동일한 구성요소에 대한 설명은 생략하기로 한다.
도 9는 일 실시예에 따라 도 3의 D-D'을 따라 자른 단면도이고, 도 10은 도 9의 실시예에 따라 표시 영역과 비표시 영역이 연결되는 구조를 나타낸 단면도이다.
도 9를 참조하면, 일 실시예에 따른 서브 공급 라인(71)은 단일 도전층으로 형성될 수 있다. 서브 공급 라인(71)은 기판(110)과 버퍼층(111) 사이에 위치하는 제1 서브 공급 라인(71a)만을 포함할 수 있다. 서브 공급 라인(71)은 제1 방향(DR1)으로 연장되며, 제2 방향(DR2)으로 돌출된 확장부(71d)를 포함할 수 있다.
본 명세서는 서브 공급 라인(71)이 단일 도전층으로 형성된 실시예를 도시 및 설명하였으나, 이에 제한되지 않는다. 메인 공급 라인(70) 및 정전기 방지 패턴(72) 역시 서브 공급 라인(71)과 같이 단일 도전층으로 형성되거나, 도 3 내지 도 7에서 설명한 바와 같이 메인 공급 라인(70) 및 정전기 방지 패턴(72)은 이중층으로 형성되고 서브 공급 라인(71)만 단일층으로 형성될 수 있다. 즉, 본 명세서에서 설명하는 다양한 구성의 조합이 가능할 수 있다.
연결 브릿지(73)는 버퍼층(111) 상에 위치할 수 있다. 확장부(71d)는 개구부(OP)에 의해 노출될 수 있다. 노출된 영역에서 확장부(71d)와 연결 브릿지(73)는 전기적으로 연결될 수 있다.
일 실시예에 따른 서브 공급 라인(71)은 표시 영역(DA)에 위치하는 금속층(101)과 동일한 층에 위치할 수 있으며, 동일한 재료를 포함할 수 있다. 서브 공급 라인(71) 및 금속층(101)은 동일한 공정을 통해 형성될 수 있다.
연결 브릿지(73)는 표시 영역(DA)에 위치하는 게이트 전극(124)과 동일한 층에 위치할 수 있으며, 동일한 재료를 포함할 수 있다. 연결 브릿지(73)와 게이트 전극(124)은 동일한 공정을 통해 형성될 수 있다.
서브 공급 라인(71) 상에는 층간 절연층(160) 및 제1 절연층(181)이 차례로 적층될 수 있다. 연결 브릿지(73) 상에는 층간 절연층(160), 제1 절연층(181) 및 제2 절연층(182)이 차례로 적층될 수 있다.
서브 공급 라인(71)이 위치하는 영역에는 제2 절연층(182)이 제거된 상태이므로, 외부로부터 투습하는 수분 등이 표시 영역으로 침투하는 경로를 차단할 수 있다.
도 10을 참조하면, 표시 영역(DA)에 위치하는 공통 전극(270)은 비표시 영역(PA)으로 연장되어 버퍼층(111) 상에 위치하는 연결 브릿지(73)의 일단과 전기적으로 연결될 수 있다. 본 명세서는 공통 전극(270)과 연결 브릿지(73)가 직접 연결되는 실시예를 도시하였으나 이에 제한되지 않고, 공통 전극(270)과 연결 브릿지(73) 사이에 별도의 연결 부재가 더 위치할 수도 있다.
도 11은 일 실시예에 따라 도 3의 D-D'을 따라 자른 단면도이다.
도 11을 참조하면, 일 실시예에 따른 서브 공급 라인(71)은 단일 도전층으로 형성될 수 있다. 서브 공급 라인(71)은 기판(110)과 버퍼층(111) 사이에 위치하는 제1 서브 공급 라인(71a)만을 포함할 수 있다. 서브 공급 라인(71)은 제1 방향(DR1)으로 연장되며, 제2 방향(DR2)으로 돌출된 확장부(71d)를 포함할 수 있다.
서브 공급 라인(71) 상에 버퍼층(111) 및 층간 절연층(160)이 위치할 수 있다. 연결 브릿지(73)는 층간 절연층(160) 상에 위치할 수 있다. 확장부(71d)는 개구부(OP)에 의해 노출될 수 있다. 노출된 영역에서 확장부(71d)와 연결 브릿지(73)는 전기적으로 연결될 수 있다.
일 실시예에 따른 서브 공급 라인(71)은 표시 영역(DA)에 위치하는 금속층(101)과 동일한 층에 위치할 수 있으며, 동일한 재료를 포함할 수 있다. 서브 공급 라인(71) 및 금속층(101)은 동일한 공정을 통해 형성될 수 있다.
연결 브릿지(73)는 표시 영역(DA)에 위치하는 소스 전극(173) 및 드레인 전극(175)과 동일한 층에 위치할 수 있으며, 동일한 재료를 포함할 수 있다. 연결 브릿지(73), 소스 전극(173) 및 드레인 전극(175)은 동일한 공정을 통해 형성될 수 있다.
연결 브릿지(73) 상에는 제1 절연층(181) 및 제2 절연층(182)이 위치할 수 있다. 제1 절연층(181)은 서브 공급 라인(71)과 중첩하고, 연결 브릿지(73)와 중첩할 수 있다. 제2 절연층(182)은 서브 공급 라인(71)과 중첩하지 않으면서 연결 브릿지(73)와 중첩할 수 있다.
서브 공급 라인(71)이 위치하는 영역에는 제2 절연층(182)이 제거된 상태이므로, 외부로부터 투습하는 수분 등이 표시 영역으로 침투하는 경로를 차단할 수 있다.
연결 브릿지(73)는 도 8에 도시된 바와 같이 공통 전극(270)과 연결될 수 있으며, 구체적인 설명은 생략하기로 한다.
도 12는 일 실시예에 따라 도 3의 D-D'을 따라 자른 단면도이고, 도 13은 도 12의 실시예에 따른 표시 영역과 비표시 영역이 연결되는 구조를 나타낸 단면도이다.
우선 도 12를 참조하면, 일 실시예에 따른 서브 공급 라인(71)은 단일 도전층으로 형성될 수 있다. 서브 공급 라인(71)은 기판(110)과 버퍼층(111) 사이에 위치하는 제1 서브 공급 라인(71a)만을 포함할 수 있다. 서브 공급 라인(71)은 제1 방향(DR1)으로 연장되며, 제2 방향(DR2)으로 돌출된 확장부(71d)를 포함할 수 있다.
일 실시예에 따른 서브 공급 라인(71)은 표시 영역(DA)에 위치하는 금속층(101)과 동일한 층에 위치할 수 있으며, 동일한 재료를 포함할 수 있다. 서브 공급 라인(71) 및 금속층(101)은 동일한 공정을 통해 형성될 수 있다.
서브 공급 라인(71) 상에 버퍼층(111), 층간 절연층(160) 및 제1 절연층(181)이 위치할 수 있다. 제1 절연층(181)의 일부 위에 제2 절연층(182)이 위치할 수 있다. 연결 브릿지(73)는 제1 절연층(181) 및 제2 절연층(182) 상에 위치할 수 있다.
확장부(71d)는 개구부(OP)에 의해 노출될 수 있다. 노출된 영역에서 확장부(71d)와 연결 브릿지(73)는 전기적으로 연결될 수 있다.
연결 브릿지(73)는 표시 영역(DA)에 위치하는 화소 전극(191)과 동일한 층에 위치할 수 있으며, 동일한 재료를 포함할 수 있다. 연결 브릿지(73)와 화소 전극(191)은 동일한 공정을 통해 형성될 수 있다.
제1 절연층(181)은 서브 공급 라인(71)과 중첩하고, 연결 브릿지(73)와 중첩할 수 있다. 제2 절연층(182)은 서브 공급 라인(71)과 중첩하지 않으면서 연결 브릿지(73)와 중첩할 수 있다.
서브 공급 라인(71)이 위치하는 영역에는 제2 절연층(182)이 제거된 상태이므로, 외부로부터 투습하는 수분 등이 표시 영역으로 침투하는 경로를 차단할 수 있다.
도 13을 참조하면, 표시 영역(DA)에 위치하는 공통 전극(270)은 비표시 영역(PA)으로 연장되어 제2 절연층(182) 상에 위치하는 연결 브릿지(73)와 전기적으로 연결될 수 있다.
도 14, 도 15, 도 16, 도 17, 도 18, 도 19 각각은 일 실시예에 따라 도 3의 D-D'을 따라 자른 단면도이다.
우선 도 14를 참조하면, 서브 공급 라인(71)은 단일 도전층으로 형성될 수 있다. 서브 공급 라인(71)은 버퍼층(111)과 층간 절연층(160) 사이에 위치하는 제2 서브 공급 라인(71b)만을 포함할 수 있다. 서브 공급 라인(71)은 제1 방향(DR1)으로 연장되며, 제2 방향(DR2)으로 돌출된 확장부(71c)를 포함할 수 있다.
일 실시예에 따른 서브 공급 라인(71)은 표시 영역(DA)에 위치하는 게이트 전극(124)과 동일한 층에 위치할 수 있으며, 동일한 재료를 포함할 수 있다. 서브 공급 라인(71) 및 게이트 전극(124)은 동일한 공정을 통해 형성될 수 있다.
서브 공급 라인(71) 상에 층간 절연층(160)이 위치할 수 있다. 연결 브릿지(73)는 층간 절연층(160) 상에 위치할 수 있다. 확장부(71c)는 개구부(OP)에 의해 노출될 수 있다. 노출된 영역에서 확장부(71c)와 연결 브릿지(73)는 전기적으로 연결될 수 있다.
연결 브릿지(73)는 표시 영역(DA)에 위치하는 소스 전극(173) 및 드레인 전극(175)과 동일한 층에 위치할 수 있으며, 동일한 재료를 포함할 수 있다. 연결 브릿지(73), 소스 전극(173) 및 드레인 전극(175)은 동일한 공정을 통해 형성될 수 있다.
연결 브릿지(73) 상에는 제1 절연층(181) 및 제2 절연층(182)이 위치할 수 있다. 제1 절연층(181)은 서브 공급 라인(71) 및 연결 브릿지(73)와 중첩한다. 제2 절연층(182)은 서브 공급 라인(71)과 중첩하지 않으면서 연결 브릿지(73)와 중첩할 수 있다.
서브 공급 라인(71)이 위치하는 영역에는 제2 절연층(182)이 제거된 상태이므로, 서브 공급 라인(71)은 외부로부터 투습하는 수분 등이 표시 영역으로 침투하는 경로를 차단할 수 있다.
연결 브릿지(73)는 도 8에 도시된 바와 같이 공통 전극(270)과 연결될 수 있으며, 구체적인 설명은 생략하기로 한다.
다음 도 15를 참조하면, 서브 공급 라인(71)은 단일 도전층으로 형성될 수 있다. 서브 공급 라인(71)은 버퍼층(111)과 층간 절연층(160) 사이에 위치하는 제2 서브 공급 라인(71b)만을 포함할 수 있다. 서브 공급 라인(71)은 제1 방향(DR1)으로 연장되며, 제2 방향(DR2)으로 돌출된 확장부(71c)를 포함할 수 있다.
확장부(71c)는 개구부(OP)에 의해 노출될 수 있다. 노출된 영역에서 확장부(71c)와 연결 브릿지(73)는 전기적으로 연결될 수 있다.
일 실시예에 따른 서브 공급 라인(71)은 표시 영역(DA)에 위치하는 게이트 전극(124)과 동일한 층에 위치할 수 있으며, 동일한 재료를 포함할 수 있다. 서브 공급 라인(71) 및 게이트 전극(124)은 동일한 공정을 통해 형성될 수 있다.
서브 공급 라인(71) 상에 층간 절연층(160), 제1 절연층(181) 및 제2 절연층(182)이 위치할 수 있다. 연결 브릿지(73)는 제1 절연층(181) 및 제2 절연층(182) 상에 위치할 수 있다.
연결 브릿지(73)는 표시 영역(DA)에 위치하는 화소 전극(191)과 동일한 층에 위치할 수 있으며, 동일한 재료를 포함할 수 있다. 연결 브릿지(73)와 화소 전극(191)은 동일한 공정을 통해 형성될 수 있다.
서브 공급 라인(71)과 중첩하는 영역에는 버퍼층(111), 층간 절연층(160), 제1 절연층(181) 및 연결 브릿지(73)가 차례로 적층될 수 있다. 서브 공급 라인(71)과 중첩하지 않는 이외의 영역에서는 버퍼층(111), 층간 절연층(160), 제1 절연층(181), 제2 절연층(182) 및 연결 브릿지(73)가 차례로 적층될 수 있다.
즉, 서브 공급 라인(71)이 위치하는 영역에는 제2 절연층(182)이 제거된 상태이므로, 서브 공급 라인(71)은 외부로부터 투습하는 수분 등이 표시 영역으로 침투하는 경로를 차단할 수 있다.
연결 브릿지(73)는 도 13에 도시된 바와 같이 공통 전극(270)과 연결될 수 있으며, 구체적인 설명은 생략하기로 한다.
다음 도 16을 참조하면, 서브 공급 라인(71)은 단일 도전층으로 형성될 수 있다. 서브 공급 라인(71)은 층간 절연층(160)과 제1 절연층(181) 사이에 위치하는 제3 서브 공급 라인(71e)만을 포함할 수 있다. 서브 공급 라인(71)은 제1 방향(DR1)으로 연장되며, 제2 방향(DR2)으로 돌출된 확장부(71f)를 포함할 수 있다.
일 실시예에 따른 서브 공급 라인(71)은 표시 영역(DA)에 위치하는 소스 전극(173) 및 드레인 전극(175)과 동일한 층에 위치할 수 있으며, 동일한 재료를 포함할 수 있다. 서브 공급 라인(71), 소스 전극(173) 및 드레인 전극(175)은 동일한 공정을 통해 형성될 수 있다.
서브 공급 라인(71) 상에 제1 절연층(181), 제2 절연층(182) 및 연결 브릿지(73)가 위치할 수 있다. 연결 브릿지(73)는 제1 절연층(181) 및 제2 절연층(182) 상에 위치할 수 있다. 확장부(71f)는 개구부(OP)에 의해 노출될 수 있다. 노출된 영역에서 확장부(71f)와 연결 브릿지(73)는 전기적으로 연결될 수 있다.
연결 브릿지(73)는 표시 영역(DA)에 위치하는 화소 전극(191)과 동일한 층에 위치할 수 있으며, 동일한 재료를 포함할 수 있다. 연결 브릿지(73)와 화소 전극(191)은 동일한 공정을 통해 형성될 수 있다.
서브 공급 라인(71)과 중첩하는 영역에는 버퍼층(111), 층간 절연층(160), 서브 공급 라인(71), 제1 절연층(181) 및 연결 브릿지(73)가 차례로 적층될 수 있다. 상기 영역 이외의 나머지 영역에서는 버퍼층(111), 층간 절연층(160), 제1 절연층(181), 제2 절연층(182) 및 연결 브릿지(73)가 차례로 적층될 수 있다.
즉, 서브 공급 라인(71)이 위치하는 영역에는 제2 절연층(182)이 제거된 상태이므로, 서브 공급 라인(71)은 외부로부터 투습하는 수분 등이 표시 영역으로 침투하는 경로를 차단할 수 있다.
연결 브릿지(73)는 도 13에 도시된 바와 같이 공통 전극(270)과 연결될 수 있으며, 구체적인 설명은 생략하기로 한다.
다음, 도 17을 참조하면, 서브 공급 라인(71)은 이중 도전층으로 이루어진 다층 배선일 수 있다. 일 예로 서브 공급 라인(71)은 버퍼층(111) 상에 위치하는 제2 서브 공급 라인(71b) 그리고 층간 절연층(160) 상에 위치하는 제3 서브 공급 라인(71e)을 포함할 수 있다. 제1 서브 공급 라인(71b)은 확장부(71d)를 포함하고, 제3 서브 공급 라인(71e)은 확장부(미도시)를 포함할 수 있다. 확장부(71d)는 개구부(OP)에 의해 노출되어 연결 브릿지(73)와 전기적으로 연결될 수 있다. 제3 서브 공급 라인(71e)이 포함하는 확장부(미도시) 역시 개구부에 의해 노출되어 연결 브릿지와 전기적으로 연결될 수 있다.
연결 브릿지(73)는 제1 절연층(181) 및 제2 절연층(182) 상에 위치할 수 있다.
서브 공급 라인(71)이 위치하는 영역에는 제2 절연층(182)이 위치하지 않는다. 서브 공급 라인(71)이 위치하는 영역에는 제2 절연층(182)이 제거된 상태이므로, 서브 공급 라인(71)은 외부로부터 투습하는 수분 등이 표시 영역으로 침투하는 경로를 차단할 수 있다.
일 실시예에 따른 서브 공급 라인(71)은 표시 영역(DA)에 위치하는 게이트 전극(124)과 동일한 층에 위치하는 제2 서브 공급 라인(71b), 그리고 소스 전극(173) 및 드레인 전극(175)과 동일한 층에 위치하는 제3 서브 공급 라인(71e)을 포함할 수 있다. 연결 브릿지(73)는 표시 영역(DA)에 위치하는 화소 전극(191)과 동일한 층에 위치할 수 있다.
연결 브릿지(73)는 도 13에 도시된 바와 같이 공통 전극(270)과 연결될 수 있으며, 구체적인 설명은 생략하기로 한다.
다음 도 18을 참조하면, 서브 공급 라인(71)은 이중 도전층으로 이루어진 다층 배선일 수 있다. 일 예로 서브 공급 라인(71)은 기판(110)과 버퍼층(111) 사이에 위치하는 제1 서브 공급 라인(71a), 그리고 층간 절연층(160) 상에 위치하는 제3 서브 공급 라인(71e)을 포함할 수 있다. 제1 서브 공급 라인(71a)은 확장부(미도시)를 포함하고, 제3 서브 공급 라인(71e)은 확장부(71f)를 포함할 수 있다. 확장부(71f)는 개구부(OP)에 의해 노출되어 연결 브릿지(73)와 전기적으로 연결될 수 있다. 제1 서브 공급 라인(71a)의 확장부(미도시) 역시 개구부에 의해 노출되어 연결 브릿지(73)와 전기적으로 연결될 수 있다.
연결 브릿지(73)는 제1 절연층(181) 및 제2 절연층(182) 상에 위치할 수 있다. 서브 공급 라인(71)이 위치하는 영역에는 제2 절연층(182)이 위치하지 않는다. 서브 공급 라인(71)이 위치하는 영역에는 제2 절연층(182)이 제거된 상태이므로, 서브 공급 라인(71)은 외부로부터 투습하는 수분 등이 표시 영역으로 침투하는 경로를 차단할 수 있다.
일 실시예에 따른 서브 공급 라인(71)은 표시 영역(DA)에 위치하는 금속층(101)과 동일한 층에 위치하는 제1 서브 공급 라인(71a), 그리고 소스 전극(173) 및 드레인 전극(175)과 동일한 층에 위치하는 제3 서브 공급 라인(71e)을 포함할 수 있다. 연결 브릿지(73)는 표시 영역(DA)에 위치하는 화소 전극(191)과 동일한 층에 위치할 수 있다.
연결 브릿지(73)는 도 13에 도시된 바와 같이 공통 전극(270)과 연결될 수 있으며, 구체적인 설명은 생략하기로 한다.
다음 도 19를 참조하면, 서브 공급 라인(71)은 삼중 도전층으로 이루어진 다층 배선일 수 있다. 일 예로 서브 공급 라인(71)은 기판(110)과 버퍼층(111) 사이에 위치하는 제1 서브 공급 라인(71a), 버퍼층(111)과 층간 절연층(160) 사이에 위치하는 제2 서브 공급 라인(71b), 그리고 층간 절연층(160) 상에 위치하는 제3 서브 공급 라인(71e)을 포함할 수 있다. 제1 서브 공급 라인(71a)은 확장부(미도시)를 포함하고, 제2 서브 공급 라인(71b)은 확장부(미도시)를 포함하고, 제3 서브 공급 라인(71e)은 확장부(71f)를 포함할 수 있다. 각각의 확장부(71f)는 개구부(OP)에 의해 노출되어 연결 브릿지(73)와 전기적으로 연결될 수 있다.
연결 브릿지(73)는 제1 절연층(181) 및 제2 절연층(182) 상에 위치할 수 있다. 서브 공급 라인(71)이 위치하는 영역에는 제2 절연층(182)이 위치하지 않는다. 서브 공급 라인(71)이 위치하는 영역에는 제2 절연층(182)이 제거된 상태이므로, 서브 공급 라인(71)은 외부로부터 투습하는 수분 등이 표시 영역으로 침투하는 경로를 차단할 수 있다.
일 실시예에 따른 서브 공급 라인(71)은 표시 영역(DA)에 위치하는 금속층(101)과 동일한 층에 위치하는 제1 서브 공급 라인(71a), 게이트 전극(124)과 동일한 층에 위치하는 제2 서브 공급 라인(71b), 그리고 소스 전극(173) 및 드레인 전극(175)과 동일한 층에 위치하는 제3 서브 공급 라인(71e)을 포함할 수 있다. 연결 브릿지(73)는 표시 영역(DA)에 위치하는 화소 전극(191)과 동일한 층에 위치할 수 있다.
연결 브릿지(73)는 도 13에 도시된 바와 같이 공통 전극(270)과 연결될 수 있으며, 구체적인 설명은 생략하기로 한다.
일 실시예에 따르면 서브 공급 라인(71)은 서로 이격되어 있는 메인 공급 라인(70)을 연결하면서 공통 전압 공급 라인이 폐루프를 형성하도록 한다. 이때 서브 공급 라인(71)이 위치하는 영역에는 수분이 이동하는 제2 절연층이 제거된 상태이다. 따라서 서브 공급 라인(71)에 의해 외부에서 유입되는 수분 등이 이동하는 경로를 차단하여 신뢰성이 향상된 표시 장치를 제공할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
DA: 표시 영역 PA: 비표시 영역
110: 기판 111: 버퍼층
160: 층간 절연층 181: 제1 절연층
182: 제2 절연층 VA: 밸리
LD: 발광 소자 VSSL: 공통 전압 공급 라인
70: 메인 공급 라인 71: 서브 공급 라인
72: 정전기 방지 패턴 73: 연결 브릿지
71a: 제1 서브 공급 라인 71b: 제2 서브 공급 라인
71e: 제3 서브 공급 라인

Claims (20)

  1. 표시 영역 및 비표시 영역을 포함하는 기판,
    상기 표시 영역 상에 배치되는 발광 소자,
    상기 비표시 영역 상에 배치되고, 상기 발광 소자와 전기적으로 연결되는 공통 전압 공급 라인을 포함하고,
    상기 공통 전압 공급 라인은,
    적어도 2개의 메인 공급 라인,
    상기 적어도 2개의 메인 공급 라인을 연결하는 서브 공급 라인, 그리고
    평면상 상기 서브 공급 라인 외측에 위치하는 정전기 방지 패턴을 포함하는 표시 장치.
  2. 제1항에서,
    상기 공통 전압 공급 라인은 복수의 정전기 방지 패턴을 포함하고,
    상기 복수의 정전기 방지 패턴은 제1 방향을 따라 배치되는 표시 장치.
  3. 제2항에서,
    상기 복수의 정전기 방지 패턴은 서로 이격된 표시 장치.
  4. 제2항에서,
    상기 공통 전압 공급 라인은 상기 발광 소자의 공통 전극의 일 끝단과 전기적으로 연결되는 연결 브릿지를 더 포함하는 표시 장치.
  5. 제4항에서,
    상기 연결 브릿지는 상기 서브 공급 라인 및 상기 복수의 정전기 방지 패턴과 전기적으로 연결되는 표시 장치.
  6. 제4항에서,
    상기 서브 공급 라인 및 상기 정전기 방지 패턴 각각은 상기 연결 브릿지와 연결되는 확장부를 더 포함하는 표시 장치.
  7. 제2항에서,
    상기 적어도 2개의 메인 공급 라인은 상기 제1 방향을 따라 이격되어 있으며,
    상기 서브 공급 라인은 상기 제1 방향을 따라 연장되며, 상기 적어도 2개의 메인 공급 라인을 연결하는 표시 장치.
  8. 제2항에서,
    상기 표시 장치는,
    상기 기판 상에 순차적으로 위치하는 버퍼층, 층간 절연층, 제1 절연층 및 제2 절연층을 포함하고,
    상기 메인 공급 라인과 상기 정전기 방지 패턴 사이에서 상기 제1 절연층은 밸리를 형성하며, 상기 제2 절연층은 상기 밸리를 채우는 표시 장치.
  9. 제8항에서,
    상기 표시 장치는,
    상기 메인 공급 라인, 상기 서브 공급 라인 및 상기 정전기 방지 패턴과 중첩하는 일 영역, 그리고 나머지 영역을 포함하고,
    상기 일 영역은 상기 제2 절연층과 중첩하지 않는 표시 장치.
  10. 제9항에서,
    상기 일 영역을 제외한 나머지 영역에서 상기 연결 브릿지와 상기 제2 절연층은 중첩하는 표시 장치.
  11. 제8항에서,
    상기 서브 공급 라인은,
    상기 기판과 상기 버퍼층 사이에 위치하는 제1 서브 공급 라인,
    상기 버퍼층과 상기 층간 절연층 사이에 위치하는 제2 서브 공급 라인, 그리고
    상기 층간 절연층과 제1 절연층 사이에 위치하는 제3 서브 공급 라인 중 적어도 하나를 포함하는 표시 장치.
  12. 제11항에서,
    상기 표시 장치는
    상기 기판 상에 위치하는 금속층,
    상기 버퍼층 상에 위치하는 게이트 전극, 그리고
    상기 층간 절연층 상에 위치하는 소스 전극 및 드레인 전극을 더 포함하고,
    상기 제1 서브 공급 라인은 상기 금속층과 동일한 층에 위치하고,
    상기 제2 서브 공급 라인은 상기 게이트 전극과 동일한 층에 위치하고,
    상기 제3 서브 공급 라인은 상기 소스 전극 및 상기 드레인 전극과 동일한 층에 위치하는 표시 장치.
  13. 표시 영역 및 비표시 영역을 포함하는 기판,
    상기 표시 영역 상에 배치되며, 박막 트랜지스터와 전기적으로 연결된 발광 소자,
    상기 기판과 상기 발광 소자 사이에 위치하는 절연층, 그리고
    상기 비표시 영역 상에 배치되고, 상기 발광 소자와 전기적으로 연결되는 공통 전압 공급 라인을 포함하고,
    상기 공통 전압 공급 라인은
    메인 공급 라인,
    상기 메인 공급 라인과 전기적으로 연결되는 서브 공급 라인, 그리고
    평면상 상기 서브 공급 라인 외측에 위치하는 정전기 방지 패턴을 포함하고,
    상기 절연층은 평면상 상기 메인 공급 라인, 상기 서브 공급 라인, 그리고 상기 정전기 방지 패턴과 이격된 표시 장치.
  14. 제13항에서,
    상기 절연층은 상기 메인 공급 라인, 상기 서브 공급 라인, 그리고 상기 정전기 방지 패턴과 중첩하지 않는 표시 장치.
  15. 제13항에서,
    상기 표시 장치는 서로 이격된 복수의 상기 정전기 방지 패턴을 포함하는 표시 장치.
  16. 제13항에서,
    상기 공통 전압 공급 라인은 상기 발광 소자의 공통 전극과 전기적으로 연결되는 연결 브릿지를 더 포함하는 표시 장치.
  17. 제16항에서,
    상기 연결 브릿지는 상기 서브 공급 라인 및 상기 복수의 정전기 방지 패턴과 전기적으로 연결되는 표시 장치.
  18. 제14항에서,
    상기 공통 전압 공급 라인은,
    제1 방향을 따라 이격되고, 상기 제1 방향과 수직한 제2 방향을 따라 연장되는 적어도 2개의 메인 공급 라인, 그리고
    상기 제1 방향을 따라 연장되며, 상기 적어도 2개의 메인 공급 라인을 연결하는 서브 공급 라인을 포함하는 표시 장치.
  19. 제18항에서,
    상기 표시 장치는,
    상기 기판 상에 순차적으로 위치하는 버퍼층, 층간 절연층, 제1 절연층 및 제2 절연층을 포함하고,
    상기 서브 공급 라인은,
    상기 기판과 상기 버퍼층 사이에 위치하는 제1 서브 공급 라인,
    상기 버퍼층과 상기 층간 절연층 사이에 위치하는 제2 서브 공급 라인, 그리고
    상기 층간 절연층과 상기 제1 절연층 사이에 위치하는 제3 서브 공급 라인 중 적어도 하나를 포함하는 표시 장치.
  20. 제19항에서,
    상기 연결 브릿지는 상기 서브 공급 라인 보다 상측에 위치하는 표시 장치.
KR1020200126976A 2020-09-29 2020-09-29 표시 장치 KR20220044039A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200126976A KR20220044039A (ko) 2020-09-29 2020-09-29 표시 장치
US17/325,729 US20220102464A1 (en) 2020-09-29 2021-05-20 Display device
CN202111147693.3A CN114335082A (zh) 2020-09-29 2021-09-29 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200126976A KR20220044039A (ko) 2020-09-29 2020-09-29 표시 장치

Publications (1)

Publication Number Publication Date
KR20220044039A true KR20220044039A (ko) 2022-04-06

Family

ID=80821465

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200126976A KR20220044039A (ko) 2020-09-29 2020-09-29 표시 장치

Country Status (3)

Country Link
US (1) US20220102464A1 (ko)
KR (1) KR20220044039A (ko)
CN (1) CN114335082A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117337457A (zh) * 2022-04-28 2024-01-02 京东方科技集团股份有限公司 扫描电路、显示设备和操作扫描电路的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102568299B1 (ko) * 2018-12-20 2023-08-17 엘지디스플레이 주식회사 전계 발광 표시 장치
WO2021212421A1 (zh) * 2020-04-23 2021-10-28 京东方科技集团股份有限公司 防腐蚀电路、阵列基板和电子装置

Also Published As

Publication number Publication date
CN114335082A (zh) 2022-04-12
US20220102464A1 (en) 2022-03-31

Similar Documents

Publication Publication Date Title
US10644257B2 (en) Display device
KR102504630B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102142481B1 (ko) 유기전계 발광소자
CN110610970A (zh) 一种显示面板、显示装置及显示面板制备方法
KR101975084B1 (ko) 표시 장치
KR20190004892A (ko) 표시장치
US10872948B2 (en) Electroluminescent display device
JP2002299044A (ja) エレクトロルミネッセンス表示装置
KR102577043B1 (ko) 전계발광 표시장치
KR20200066959A (ko) 투명표시장치
US10797127B2 (en) Electroluminescent display device
CN112714968A (zh) 显示装置及制备方法、电子设备
KR20220044039A (ko) 표시 장치
KR20180077856A (ko) 전계발광 표시장치
JP2005242383A (ja) 発光装置および電子機器
KR102455567B1 (ko) 전계발광 표시장치
JP2023074474A (ja) 表示装置及び表示パネル
KR100739651B1 (ko) 유기 전계 발광 표시장치 및 이의 제조 방법
KR20210142051A (ko) 표시 장치
KR20210009487A (ko) 표시 장치
KR100740134B1 (ko) 유기 전계 발광 표시장치 및 이의 제조 방법
KR102345938B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102689907B1 (ko) 표시장치
KR100658754B1 (ko) 유기 발광 표시장치 및 이의 제조 방법
KR20220003488A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법