KR20220037394A - 듀얼 슬롯 다이 코터 및 이를 이용한 전극 활물질 슬러리 코팅 방법 - Google Patents

듀얼 슬롯 다이 코터 및 이를 이용한 전극 활물질 슬러리 코팅 방법 Download PDF

Info

Publication number
KR20220037394A
KR20220037394A KR1020210124870A KR20210124870A KR20220037394A KR 20220037394 A KR20220037394 A KR 20220037394A KR 1020210124870 A KR1020210124870 A KR 1020210124870A KR 20210124870 A KR20210124870 A KR 20210124870A KR 20220037394 A KR20220037394 A KR 20220037394A
Authority
KR
South Korea
Prior art keywords
die lip
slot
active material
thickness
electrode active
Prior art date
Application number
KR1020210124870A
Other languages
English (en)
Inventor
이택수
강민규
김영곤
전신욱
최상훈
Original Assignee
주식회사 엘지에너지솔루션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지에너지솔루션 filed Critical 주식회사 엘지에너지솔루션
Publication of KR20220037394A publication Critical patent/KR20220037394A/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05CAPPARATUS FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05C9/00Apparatus or plant for applying liquid or other fluent material to surfaces by means not covered by any preceding group, or in which the means of applying the liquid or other fluent material is not important
    • B05C9/06Apparatus or plant for applying liquid or other fluent material to surfaces by means not covered by any preceding group, or in which the means of applying the liquid or other fluent material is not important for applying two different liquids or other fluent materials, or the same liquid or other fluent material twice, to the same side of the work
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00Electrodes
    • H01M4/02Electrodes composed of, or comprising, active material
    • H01M4/04Processes of manufacture in general
    • H01M4/0402Methods of deposition of the material
    • H01M4/0404Methods of deposition of the material by coating on electrode collectors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05CAPPARATUS FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05C5/00Apparatus in which liquid or other fluent material is projected, poured or allowed to flow on to the surface of the work
    • B05C5/02Apparatus in which liquid or other fluent material is projected, poured or allowed to flow on to the surface of the work the liquid or other fluent material being discharged through an outlet orifice by pressure, e.g. from an outlet device in contact or almost in contact, with the work
    • B05C5/0254Coating heads with slot-shaped outlet
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00Secondary cells; Manufacture thereof
    • H01M10/04Construction or manufacture in general
    • H01M10/0404Machines for assembling batteries
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00Secondary cells; Manufacture thereof
    • H01M10/05Accumulators with non-aqueous electrolyte
    • H01M10/052Li-accumulators
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00Electrodes
    • H01M4/02Electrodes composed of, or comprising, active material
    • H01M4/04Processes of manufacture in general
    • H01M4/0402Methods of deposition of the material
    • H01M4/0411Methods of deposition of the material by extrusion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00Electrodes
    • H01M4/02Electrodes composed of, or comprising, active material
    • H01M2004/021Physical characteristics, e.g. porosity, surface area
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Battery Electrode And Active Subsutance (AREA)

Abstract

본 발명이 해결하고자 하는 과제는 리킹 발생을 감소시키고 적정 공정 영역을 넓혀 생산성이 우수해진 듀얼 슬롯 다이 코터 및 이를 이용한 전극 활물질 슬러리 코팅 방법을 제공하는 것이다. 본 발명에 따른 듀얼 슬롯 다이 코터는 하부 슬롯과 상부 슬롯을 구비하는 듀얼 슬롯 다이 코터로서, 연속적으로 주행하는 집전체 표면에 상기 하부 슬롯 및 상부 슬롯 중 적어도 어느 하나를 통해 전극 활물질 슬러리를 압출해 코팅하는 것이며, 상기 듀얼 슬롯 다이 코터는, 하판, 상기 하판의 상부에 배치되어 상기 하판과의 사이에 상기 하부 슬롯을 형성하는 중판, 및 상기 중판의 상부에 배치되어 상기 중판과의 사이에 상기 상부 슬롯을 형성하는 상판을 포함하고, 상기 하판, 중판 및 상판은 상기 집전체에 대하여 각각 그 선단부를 형성하는 하부 다이립, 중간 다이립 및 상부 다이립을 구비하며, 상기 하부 다이립의 두께가 다른 다이립의 두께보다 큰 것을 특징으로 한다.

Description

듀얼 슬롯 다이 코터 및 이를 이용한 전극 활물질 슬러리 코팅 방법{Dual slot die coater and electrode active material slurry coating method using the same}
본 발명은 2층 구조를 동시에 형성할 수 있는 듀얼 슬롯 다이 코터 및 이를 이용한 전극 활물질 슬러리 코팅 방법에 관한 것이다.
모바일 기기에 대한 기술 개발과 수요가 증가함에 따라 에너지원으로서의 이차전지의 수요가 급격히 증가하고 있고, 이러한 이차전지는 발전 요소인 전극조립체를 필수적으로 포함하고 있다. 전극조립체는, 양극, 분리막 및 음극이 적어도 1회 이상 적층된 형태를 가지며, 양극과 음극은 각각 알루미늄 호일과 구리 호일로 이루어진 집전체에 양극 활물질 슬러리 및 음극 활물질 슬러리가 코팅 및 건조되어 제조된다. 이러한 이차전지는 양극 활물질로서, 층상 결정구조의 리튬 함유 코발트 산화물(LiCoO2), 층상 결정구조의 LiMnO2, 스피넬 결정구조의 LiMn2O4 등의 리튬 함유 망간 산화물과, 리튬 함유 니켈 산화물(LiNiO2)을 일반적으로 사용한다. 또한, 음극 활물질로서 탄소계 물질이 주로 사용되며, 최근에는 고에너지 리튬 이차전지의 수요 증가로 탄소계 물질보다 10배 이상의 유효 용량을 가지는 실리콘계 물질, 실리콘 산화물계 물질과의 혼합 사용이 고려되고 있다. 이차전지의 충방전 특성을 균일하게 하기 위해서는, 양극 활물질 슬러리 및 음극 활물질 슬러리가 집전체에 고르게 코팅되어야 한다.
이차전지의 성능 개선을 위하여 집전체 상에 2층 구조의 활물질층이 형성된 전극 구조 개발이 주목받고 있다. 이러한 2층 구조의 활물질층을 집전체 상에 형성하기 위하여 2종의 전극 활물질 슬러리를 동시에 코팅할 수 있는 듀얼 슬롯 다이 코터를 이용할 수가 있다.
도 1은 듀얼 슬롯 다이 코터를 이용한 코팅 방법의 일 예를 도시하고, 도 2는 도 1의 A 영역 확대도이다.
도 1 및 도 2를 참조하면, 코팅 롤(10)을 회전시켜 집전체(15)를 주행시키면서 듀얼 슬롯 다이 코터(20)로부터 2종의 전극 활물질 슬러리(30, 40)를 토출시켜 집전체(15) 상에 2층의 전극 활물질층을 동시에 형성할 수가 있다. 듀얼 슬롯 다이 코터(20)에서 토출된 전극 활물질 슬러리(30, 40)는 집전체(15)의 일 면에 넓게 도포되어 전극 활물질층을 형성한다.
듀얼 슬롯 다이 코터(20)는 3개의 판 부재, 즉 3개의 다이 블록들(21, 22, 23)을 조립하여 구성한다. 서로 이웃하는 다이 블록들 사이에 슬롯을 형성하기 때문에 슬롯이 2개 형성되고, 각 슬롯에 연통되어 있는 토출구(24, 25)를 통해 2종의 전극 활물질 슬러리(30, 40)를 동시에 토출함으로써 먼저 도포된 제1 전극 활물질 슬러리(30) 상에 추가적인 제2 전극 활물질 슬러리(40)를 연속적으로 도포해 2층의 전극 활물질층을 동시에 형성할 수 있는 것이다. 참조번호 26, 27은 코팅액이 담기는 매니폴드(manifold)이다.
다만, 이러한 듀얼 슬롯 다이 코터(20)를 이용하는 공정은, 서로 다른 토출구(24, 25)로부터 동시에 토출되는 전극 활물질 슬러리(30, 40)를 이용하여야 하기 때문에, 소망하는 두께로 각 전극 활물질층을 형성하는 것이 상당히 까다로운 면이 있다.
토출구(24, 25)로부터 집전체(15) 표면까지의 이격 거리 G는 코팅 갭(gap)으로서, 전극 활물질층의 코팅 품질을 결정하는 데에 매우 중요한 변수이다. 일반적으로 각 전극 활물질층의 두께는 토출구(24, 25)를 통한 전극 활물질 슬러리의 토출량, 전극 활물질 슬러리의 종류 및 이 코팅 갭에 의한 영향을 받는다. 또한, 코팅 갭이 집전체 폭 방향(TD 방향)으로 균일해야 안정적 코팅이 가능하며, 폭 방향 코팅 갭 편차가 있으면 코팅폭과 무지부 경계 형상 등에 많은 영향을 준다. 전극 활물질층의 두께는 수십에서 수백 ㎛의 매우 작은 값으로서, 수 ㎛만 변화해도 코팅 품질에 심각한 영향을 미치기 때문에 매우 엄격히 관리가 되어야 하며, 집전체 폭 방향으로 균일한 도포를 안정적으로 수행하기 위해서 폭 방향으로 균일한 치수 정밀도를 나타내도록 매우 엄밀하게 관리되어야 할 필요가 있다. 그런데, 생산량 증가를 위해 장폭의 집전체를 사용하기 위해 듀얼 슬롯 다이 코터(20)의 폭도 커지면 폭 방향으로 균일한 도포를 하는 것이 더욱 어려워져 코팅 갭의 정밀한 제어가 더욱 필요해진다.
그리고, 듀얼 슬롯 다이 코터(20)를 이용하는 코팅 공정은 서로 다른 토출구(24, 25)로부터 전극 활물질 슬러리(30, 40)가 동시에 토출되기 때문에 리킹(leaking), 사이드 링(side ring) 등과 문제점이 있다. 이 중 리킹은, 도 2에 도시한 바와 같이, 코팅액의 일부가 다이립(21a) 밖에서 업 스트림 측으로 유실되는 불안정성을 의미한다. 이는 미리 계량된 코팅 용액의 손실을 뜻하며, 이로 인해 최종적인 코팅 두께를 예측할 수 없다. 이러한 리킹으로 인해 코팅액이 장기 체류되어 고화되거나 폭 방향 코팅 두께 편차가 야기되기도 한다. 특히 박막 코팅의 목적이 있거나 코팅층의 폭 방향 두께 편차를 줄이고자 코팅 갭(G)을 수백㎛까지 낮춘 상태에서 높은 압력으로 코팅액을 토출시킬 경우 상기와 같은 리킹이 심화될 수 있다.
전극 활물질 슬러리(30, 40) 코팅 후 건조시에는 슬러리를 구성하고 있는 액체 성분의 표면장력으로 인해 코팅층의 형상이 변화될 수 있기 때문에 코팅할 때에 미리 그에 대한 대비도 필요하다. 예를 들어 건조시 코팅층의 가장자리에서 안쪽으로 마란고니 flow가 발생하면서 건조 후 가장자리단이 다른 부분보다 두껍게 튀어나오는 fat-edge 패턴 불량이 발생할 수 있다. 이를 예방하려면 코팅할 때에 가장자리를 다른 부분보다 얇게 할 필요가 있다. 코팅 갭(G)을 줄여서, 즉 토출구(24, 25)를 집전체(15)에 붙여 코팅하게 되면 가장자리를 다른 부분보다 얇게 코팅할 수 있다. 하지만 코팅 갭(G) 감소는 리킹을 심화시킨다.
적정 코팅 영역(window margin)은 리킹 발생영역과 사이드 링 발생영역 사이에 존재한다. 이러한 적정 공정 영역이 넓을수록 생산성이 우수한 것이다. 앞서 언급한 코팅 갭(G)은 코팅시 집전체(15)와 다이립(21a) 사이에 형성되는 코팅 비드의 크기와 형상 그리고 동적 접촉 라인(dynamic contact line)의 위치에 큰 영향을 주기 때문에 종래의 슬롯 코팅 공정은 코팅 갭, 코팅액의 물성, 코팅액의 유량 및 속도 등과 같은 초기 조건을 반복 조정하여 리킹이 최대한 일어나지 않도록 하고 있다. 그러나 상기 초기 조건 설정이 쉽지 않을뿐더러 적절한 공정 조건을 찾는 데 장시간이 소요되고 있다. 따라서 적정 공정 영역을 넓힐 수 있다면 코팅 갭의 제어나 초기 조건 설정에 좀 더 여유를 가질 수 있다.
본 발명은, 상술한 문제점을 고려하여 창안된 것으로서, 본 발명이 해결하고자 하는 과제는 리킹 발생을 감소시키고 적정 공정 영역을 넓혀 생산성이 우수해진 듀얼 슬롯 다이 코터 및 이를 이용한 전극 활물질 슬러리 코팅 방법을 제공하는 것이다.
다만, 본 발명이 해결하고자 하는 기술적 과제는 상술한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래에 기재된 발명의 설명으로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 해결하기 위한 본 발명에 따른 듀얼 슬롯 다이 코터는 하부 슬롯과 상부 슬롯을 구비하는 듀얼 슬롯 다이 코터로서, 연속적으로 주행하는 집전체 표면에 상기 하부 슬롯 및 상부 슬롯 중 적어도 어느 하나를 통해 전극 활물질 슬러리를 압출해 코팅하는 것이며, 상기 듀얼 슬롯 다이 코터는, 하판, 상기 하판의 상부에 배치되어 상기 하판과의 사이에 상기 하부 슬롯을 형성하는 중판, 및 상기 중판의 상부에 배치되어 상기 중판과의 사이에 상기 상부 슬롯을 형성하는 상판을 포함하고, 상기 하판, 중판 및 상판은 상기 집전체에 대하여 각각 그 선단부를 형성하는 하부 다이립, 중간 다이립 및 상부 다이립을 구비하며, 상기 하부 다이립의 두께가 다른 다이립의 두께보다 큰 것을 특징으로 한다.
본 발명에 있어서, 상기 하부 다이립 두께 : 상기 상부 다이립 두께는 1.2 : 1 부터 그 이상일 수 있다.
본 발명에 있어서, 상기 하부 다이립 두께 : 상기 중간 다이립 두께는 1.2 : 1 부터 그 이상일 수 있다.
본 발명에 있어서, 상기 하부 다이립과 중간 다이립 사이에는 상기 하부 슬롯과 연통하는 하부 토출구가 형성되고, 상기 중간 다이립과 상부 다이립 사이에는 상기 상부 슬롯과 연통하는 상부 토출구가 형성되며, 상기 하부 토출구는 하부 슬러리층을 형성하는 슬러리를 상기 집전체 상에 토출하고, 상기 상부 토출구는 상기 하부 토출구와 코팅 방향의 하류쪽으로 이격되어 위치하며, 상부 슬러리층을 형성하는 슬러리를 상기 집전체 상의 하부 슬러리층 상에 토출하는 것일 수 있다.
본 발명에 있어서, 상기 상부 다이립 및 중간 다이립 중 가장 얇은 다이립의 두께는 80㎛ 이상인 것이 바람직하다.
본 발명에 있어서, 상기 집전체와 하부 다이립 사이의 거리 및 상기 집전체와 중간 다이립 사이의 거리보다 상기 집전체와 상부 다이립 사이의 거리가 더 멀 수 있다.
본 발명에 있어서, 상기 집전체가 직경이 350 내지 400mm인 원형의 코팅 롤 회전에 의해 주행하고 상기 집전체는 상기 코팅 롤에 의한 곡률을 가지게 되며, 상기 하부 다이립, 중간 다이립 및 상부 다이립의 두께는, 상기 하부 다이립에서 상기 집전체의 주행 방향을 따라 가장 하류측에 있는 부분인 하판 상부, 상기 중간 다이립에서 집전체의 주행 방향을 따라 가장 상류측에 있는 부분인 중판 하부, 상기 중간 다이립에서 집전체의 주행 방향을 따라 가장 하류측에 있는 부분인 중판 상부, 상기 상부 다이립에서 집전체의 주행 방향을 따라 가장 상류측에 있는 부분인 상판 하부 해당 위치에서의 상기 곡률의 증가분의 평균값이 50㎛을 넘지 않도록 하는 두께인 것이 바람직하다.
본 발명에 있어서, 상기 상부 다이립의 두께의 범위는 0.08 내지 4.5mm이고, 상기 중간 다이립의 두께의 범위는 0.08 내지 8.8mm이며, 상기 하부 다이립의 두께의 범위는 1 내지 4.5mm일 수 있다. 본 발명에 따른 전극 활물질 슬러리 코팅 방법은 본 발명에 따른 듀얼 슬롯 다이 코터를 이용해, 집전체를 하부 다이립으로부터 상부 다이립 방향으로 주행시키면서 전극 활물질 슬러리를 공급해 상기 집전체 상에 전극 활물질 슬러리층을 형성하는 것이다.
본 발명에 따른 전극 활물질 슬러리 코팅 방법에 있어서, 상기 전극 활물질 슬러리층의 두께는 60㎛ 이상으로 형성할 수 있다.
본 발명에 따른 전극 활물질 슬러리 코팅 방법에 있어서, 상기 전극 활물질 슬러리의 점도는 1000 cps 이상일 수 있다.
본 발명에 따른 다른 전극 활물질 슬러리 코팅 방법은 다음과 같다. 하부 슬롯과 상부 슬롯을 구비하는 듀얼 슬롯 다이 코터로서, 연속적으로 주행하는 집전체 표면에 상기 하부 슬롯 및 상부 슬롯을 통해 2종의 전극 활물질 슬러리를 압출해 동시 코팅하는 것이며, 상기 듀얼 슬롯 다이 코터는 하판, 상기 하판의 상부에 배치되어 상기 하판과의 사이에 상기 하부 슬롯을 형성하는 중판, 및 상기 중판의 상부에 배치되어 상기 중판과의 사이에 상기 상부 슬롯을 형성하는 상판을 포함하고, 상기 하판, 중판 및 상판은 상기 집전체에 대하여 각각 그 선단부를 형성하는 하부 다이립, 중간 다이립 및 상부 다이립을 구비하며, 상기 하부 다이립의 두께가 다른 다이립의 두께보다 큰 것을 특징으로 하는 듀얼 슬롯 다이 코터를 이용하는 전극 활물질 슬러리 코팅 방법이고, 상기 하부 다이립과 중간 다이립 사이에는 상기 하부 슬롯과 연통하는 하부 토출구가 형성되고, 상기 중간 다이립과 상부 다이립 사이에는 상기 상부 슬롯과 연통하는 상부 토출구가 형성되며, 상기 상부 토출구는 상기 하부 토출구와 코팅 방향의 하류쪽으로 이격되어 위치하고, 상기 하부 다이립으로부터 상부 다이립 방향으로 주행하는 집전체 상에 상기 하부 토출구와 상부 토출구를 통해 2종의 전극 활물질 슬러리를 동시에 토출하여 하부 슬러리층과 상기 하부 슬러리층 상에 도포된 상부 슬러리층을 포함하는 2층 구조를 형성하는 것을 특징으로 한다.
여기에서, 상기 하부 슬러리층을 형성하는 전극 활물질 슬러리와 상기 상부 슬러리층을 형성하는 전극 활물질 슬러리의 유량비는 1 : 1일 수 있다.
본 발명에 따르면, 듀얼 슬롯 다이 코터의 하부 다이립, 중간 다이립, 상부 다이립 중에서 하부 다이립의 두께가 가장 크다. 하부 다이립의 두께가 클수록 적정 공정 영역이 넓어진다. 따라서, 본 발명에 따르면 생산성이 우수하고, 코팅 시 동적 접촉 라인은 목표로 하는 코팅품, 품질에 따라 다양한 위치에 쓰일 수 있다.
본 발명에 따르면 리킹 한계를 개선, 즉 상향할 수 있다. 그리고 사이드 링 발생영역을 감소시킬 수 있다. 보통 코팅 갭이 감소하면 동적 접촉 라인이 코팅 반대편 방향으로 이동하게 되어 일정 수준 이상에서 리킹이 발생하는데, 본 발명에서는 하부 다이립 두께를 크게 하여 적정 공정 영역이 넓기 때문에 코팅 갭이 감소하더라도 리킹을 개선할 수 있다. 전극 활물질 슬러리가 뒤로 빠지지 않고 하부 다이립에 많이 머금고 있을 수 있게 하기 때문이다. 본 발명에 따르면 코팅 갭이 부족하거나 집전체 주행 속도에 비해 공급되는 슬러리 양이 많을 때에도 리킹 발생을 억제하여 우수한 코팅 품질의 전극 활물질 슬러리층을 형성할 수 있다.
본 발명에 따르면, 리킹이 일어나지 않도록 코팅 갭, 코팅액의 물성, 코팅액의 유량 및 속도 등과 같은 초기 조건을 반복 조정하지 않더라도 리킹 발생이 억제된다. 가장자리부터 건조시 마란고니 flow에 의한 fat-edge 발생을 방지하기 위하여 코팅 단계에서부터 가장자리를 얇게 형성할 필요가 있어, 코팅 롤과 다이립 사이의 거리인 코팅 갭이 축소되면 리킹이 심해지는 문제가 있다. 본 발명에 따르면 코팅 갭이 축소되어도 리킹이 방지되므로 fat-edge 발생과 같은 패턴 불량을 예방할 수 있다.
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 후술되는 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니 된다.
도 1은 종래 기술에 따른 듀얼 슬롯 다이 코터의 개략적인 단면도이다.
도 2는 도 1의 A 영역 확대도이다.
도 3은 본 발명의 일 실시예에 따른 듀얼 슬롯 다이 코터의 개략적인 단면도이다.
도 4는 본 발명의 일 실시예에 따른 듀얼 슬롯 다이 코터의 개략적인 분해 사시도이다.
도 5는 도 3의 B 영역 확대도로서, 본 발명의 일 실시예에 따른 듀얼 슬롯 다이 코터를 이용한 전극 활물질 슬러리 코팅 과정을 나타낸 모식도이다.
도 6은 본 발명의 일 실시예에 따른 듀얼 슬롯 다이 코터에서 각 다이립의 두께 범위를 설명하기 위한 도면이다.
도 7은 다양한 실험예의 시뮬레이션 모식도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일부 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
본 발명의 듀얼 슬롯 다이 코터는 하부 슬롯과 상부 슬롯을 구비하고 기재 상에 코팅액을 이중층으로 코팅하는 장치이다. 이하의 설명하는 '기재'는 집전체이고 코팅액은 '전극 활물질 슬러리'이다. 하부 슬롯을 통해 토출되는 슬러리와 상부 슬롯을 통해 토출되는 슬러리는 조성(활물질, 도전재, 바인더의 종류)이나 함량(활물질, 도전재, 바인더의 양)이나 물성이 서로 동일하거나 서로 다른 전극 활물질 슬러리일 수 있다. 본 발명의 듀얼 슬롯 다이 코터는 2종의 전극 활물질 슬러리를 동시에 코팅하거나 2종의 전극 활물질 슬러리를 교번적으로 코팅하면서 패턴 코팅하거나 2종의 전극 활물질 슬러리의 공급과 중지를 번갈아 하며 간헐 코팅하는 전극 제조에 최적화되어 있다. 다만, 본 발명의 권리범위가 이에 반드시 제한되는 것은 아니다.
도 3은 본 발명의 일 실시예에 따른 듀얼 슬롯 다이 코터의 개략적인 단면도이다. 도 4는 본 발명의 일 실시예에 따른 듀얼 슬롯 다이 코터의 개략적인 분해 사시도이다. 도 5는 도 3의 B 영역 확대도로서, 본 발명의 일 실시예에 따른 듀얼 슬롯 다이 코터를 이용한 전극 활물질 슬러리 코팅 과정을 나타낸 모식도이다.
도 3 내지 도 5를 참조하면, 본 발명에 따른 듀얼 슬롯 다이 코터(100)는 하부 슬롯(101)과 상부 슬롯(102)을 구비하고 하부 슬롯(101)과 상부 슬롯(102)을 통하여 서로 같거나 다른 2종의 전극 활물질 슬러리를 집전체(300) 상에 동시에 혹은 번갈아 혹은 간헐적으로 코팅할 수 있는 장치이다.
듀얼 슬롯 다이 코터(100)는 하판(110), 상기 하판(110)의 상부에 배치되는 중판(120), 상기 중판(120)의 상부에 배치되는 상판(130)을 포함한다. 하판, 중판, 상판(110, 120, 130)은 볼트와 같은 체결 부재를 통해 서로 조립된다. 하판(110)은 듀얼 슬롯 다이 코터(100)를 구성하는 블록들 중 가장 하부에 위치하는 블록으로서, 중판(120)과 마주보는 면이 바닥면(X-Z 평면)에 대해 대략 30도 내지 60도의 각도를 이루도록 경사진 형태를 갖는다.
하부 슬롯(101)은 하판(110)과 중판(120)이 서로 대면하는 곳 사이에 형성될 수 있다. 이를테면, 하판(110)과 중판(120) 사이에 제1 스페이서(113)가 개재되어 이들 사이에 간극이 마련됨으로써 제1 전극 활물질 슬러리(150)가 유동할 수 있는 통로에 해당하는 하부 슬롯(101)이 형성될 수 있다. 이 경우, 제1 스페이서(113)의 두께는 상기 하부 슬롯(101)의 상하 폭(Y축 방향, 슬롯 갭)을 결정한다.
상기 제1 스페이서(113)는 도 4에 도시한 바와 같이, 일 영역이 절개되어 제1 개방부(113a)를 구비하며, 하판(110)과 중판(120) 각각의 대향면의 테두리 영역 중 일 측을 제외한 나머지 부분에 개재될 수 있다. 이에 제1 전극 활물질 슬러리(150)가 외부로 토출될 수 있는 하부 토출구(101a)는 하판(110)의 선단부와 중판(120)의 선단부 사이에만 형성된다. 상기 하판(110)의 선단부와 상기 중판(120)의 선단부를 각각 하부 다이립(111), 중간 다이립이라 정의하고 다시 말하면, 상기 하부 토출구(101a)는 하부 다이립(111)과 중간 다이립(121) 사이가 이격됨으로써 형성된 곳이라 할 수 있다.
참고로, 제1 스페이서(113)는 하부 토출구(101a)가 형성되는 영역을 제외하고는, 하판(110)과 중판(120) 사이의 틈새로 제1 전극 활물질 슬러리(150)가 누출되지 않도록 하는 가스켓(gasket)으로서의 기능을 겸함으로 밀봉성을 갖는 재질로 이루어지는 것이 바람직하다.
상기 하판(110)은 중판(120)과 마주보는 면에 소정의 깊이를 가지며 하부 슬롯(101)과 연통하는 제1 매니폴드(112)를 구비한다. 도면에 도시되어 있지는 않으나, 이러한 제1 매니폴드(112)는 외부에 설치된 제1 전극 활물질 슬러리 공급 챔버(미도시)와 공급관으로 연결되어 제1 전극 활물질 슬러리(150)를 공급받는다. 상기 제1 매니폴드(112) 내에 제1 전극 활물질 슬러리(150)가 가득 차게 되면, 상기 제1 전극 활물질 슬러리(150)가 하부 슬롯(101)을 따라 흐름이 유도되고 하부 토출구(101a)를 통해 외부로 토출되게 된다.
중판(120)은 듀얼 슬롯 다이 코터(100)를 구성하는 다이 블록들 중 중간에 위치하는 블록으로서, 하판(110)과 상판(130) 사이에 배치되어 이중 슬롯을 형성하기 위한 블록이다. 본 실시예의 중판(120)은 단면이 직각 삼각형이지만 이러한 형태로 반드시 이에 한정되어야 하는 것은 아니며 예컨대, 단면이 이등변 삼각형으로 마련될 수도 있다.
상판(130)은 바닥면에 대해 수평한 중판(120)의 상면에 대면하게 배치된다. 상부 슬롯(102)은 이같이 중판(120)과 상판(130)이 대면하는 곳 사이에 형성된다.
전술한 하부 슬롯(101)과 마찬가지로, 중판(120)과 상판(130) 사이에 제2 스페이서(133)가 개재되어 이들 사이에 간극이 마련될 수 있다. 이로써 제2 전극 활물질 슬러리(160)가 유동할 수 있는 통로에 해당하는 상부 슬롯(102)이 형성된다. 이 경우, 상기 상부 슬롯(102)의 상하 폭(Y축 방향, 슬롯 갭)은 제2 스페이서(133)에 의해 결정된다.
또한, 제2 스페이서(133)도 전술한 제1 스페이서(113)와 유사한 구조로서 일 영역이 절개되어 제2 개방부(133a)를 구비하며, 중판(120)과 상판(130) 각각의 대향면의 테두리 영역 중 일 측을 제외한 나머지 부분에만 개재된다. 마찬가지로 상부 슬롯(102)의 전방을 제외한 둘레 방향은 막히게 되고 중판(120)의 선단부와 상판(130)의 선단부 사이에만 상부 토출구(102a)가 형성된다. 상기 상판(130)의 선단부를 상부 다이립(131)이라 정의하고 다시 말하면, 상기 상부 토출구(102a)는 중간 다이립(121)과 상부 다이립(131) 사이가 이격됨으로써 형성된 곳이라 할 수 있다.
또한, 상판(130)은 중판(120)과 마주보는 면에 소정의 깊이를 가지며 상부 슬롯(102)과 연통하는 제2 매니폴드(132)를 구비한다. 도면에 도시되어 있지는 않으나, 이러한 제2 매니폴드(132)는 외부에 설치된 제2 전극 활물질 슬러리(160) 공급 챔버와 공급관으로 연결되어 제2 전극 활물질 슬러리(160)를 공급받는다. 파이프 형태의 공급관을 따라 외부에서 제2 전극 활물질 슬러리(160)가 공급되어 제2 매니폴드(132) 내에 가득 차게 되면, 상기 제2 전극 활물질 슬러리(160)가 제2 매니폴드(132)와 연통되어 있는 상부 슬롯(102)을 따라 흐름이 유도되고 상부 토출구(102a)를 통해 외부로 토출되게 된다.
상부 슬롯(102)과 하부 슬롯(101)은 일정한 각도를 이루는데, 상기 각도는 대략 30도 내지 60도의 각도일 수 있다. 이러한 상부 슬롯(102)과 하부 슬롯(101)은 서로 한 곳에 교차하게 되고 상기 교차 지점 부근에 상기 상부 토출구(102a)와 하부 토출구(101a)가 마련될 수 있다. 이에 제1 전극 활물질 슬러리(150)와 제2 전극 활물질 슬러리(160)의 토출 지점이 대략 한 곳에 집중될 수 있다.
제1 및 제2 매니폴드(112, 132)는 하판(110)과 상판(130)에 각각 형성한다. 이와 같이 함으로써 구조적으로 제일 취약한 중판(120)의 변형에 영향을 덜 줄 수 있다.
한편, 하부 토출구(101a)의 토출을 개폐하는 제1 밸브, 상부 토출구(102a)의 토출을 개폐하는 제2 밸브, 및 상기 제1 및 제2 밸브의 개폐를 제어하는 밸브 제어부를 더 포함할 수도 있다.
이러한 구성을 갖는 듀얼 슬롯 다이 코터(100)에 의하면, 회전 가능하게 마련되는 코팅 롤(200)을 듀얼 슬롯 다이 코터(100)의 전방에 배치하고, 상기 코팅 롤(200)을 회전시킴으로써 코팅될 집전체(300)를 주행시키면서, 제1 전극 활물질 슬러리(150)와 제2 전극 활물질 슬러리(160)를 연속적으로 상기 집전체(300)의 표면에 접촉시켜 상기 집전체(300)에 2층 구조를 동시 코팅시킬 수 있다. 또는 밸브 제어부를 통해 제1 및 제2 밸브의 개폐를 제어하면서 제1 전극 활물질 슬러리(150)의 공급 및 중단, 그리고 제2 전극 활물질 슬러리(160)의 공급 및 중단을 번갈아 수행하여, 집전체(300) 상에 간헐적으로 패턴 코팅을 형성할 수가 있다.
집전체(300)에 제1 전극 활물질 슬러리(150)가 먼저 코팅되어 하부 슬러리층을 형성하고 거의 동시에 하부 슬러리층 위에 제2 전극 활물질 슬러리(160)가 코팅되면서 상부 슬러리층을 형성하게 된다.
도 5를 더 참조하여, 본 발명의 일 실시예에 따른 듀얼 슬롯 다이 코터의 다이립 부분의 구조와 이러한 듀얼 슬롯 다이 코터를 이용한 전극 활물질 슬러리 코팅 방법을 자세히 설명하기로 한다. 본 발명에 따른 듀얼 슬롯 다이 코터(100)에서는 상/중/하판의 립 두께 차등을 두고 있다.
하부 다이립 두께(D1)는 상부 다이립 두께(D3)보다 크고, 하부 다이립 두께(D1)는 중간 다이립 두께(D2)보다 크다. 이로 인해, 하부 다이립 두께(D1)는 상부 다이립 두께(D3)와 중간 다이립 두께(D2)의 평균 두께보다 크다. 이와 같이 하부 다이립 두께(D1)가 가장 크다. (D1>D2, D1>D3, D1>(D2+D3)/2) 상부 다이립 두께(D3)와 중간 다이립 두께(D2)는 서로 같을 수 있다.
하부 다이립 두께(D1) : 상부 다이립 두께(D3)는 1.2 : 1 부터 그 이상일 수있다. 즉, 하부 다이립 두께(D1)는 상부 다이립 두께(D3)의 1.2배 이상일 수 있다. 하부 다이립 두께(D1)가 상부 다이립 두께(D3)보다 크기만 하면 본 발명에서 의도하는 적정 공정 영역 증가를 이룰 수 있지만 하부 다이립 두께(D1)가 상부 다이립 두께(D3)의 1.2배 이상인 경우에 리킹 발생이 확실히 억제되는 효과가 있다. 하부 다이립 두께(D1)와 상부 다이립 두께(D3)가 같거나 하부 다이립 두께(D1)보다 상부 다이립 두께(D3)가 더 크면 리킹이 발생한다.
하부 다이립 두께(D1) : 중간 다이립 두께(D2)는 1.2 : 1 부터 그 이상일 수 있다. 즉, 하부 다이립 두께(D1)는 중간 다이립 두께(D2)의 1.2배 이상일 수 있다. 하부 다이립 두께(D1)가 중간 다이립 두께(D2)보다 크기만 하면 본 발명에서 의도하는 적정 공정 영역 증가를 이룰 수 있지만 하부 다이립 두께(D1)가 중간 다이립 두께(D2)의 1.2배 이상인 경우에 리킹 발생이 확실히 억제되는 효과가 있다. 하부 다이립 두께(D1)와 중간 다이립 두께(D2)가 같으면 리킹이 발생한다. 하부 다이립 두께(D1)보다 중간 다이립 두께(D2)가 더 크면 리킹이 발생하지 않더라도 다른 패턴 불량을 야기한다.
본 발명에 따르면, 하부 다이립(111)의 두께가 가장 크다. 본 발명자들은 하부 다이립(111)의 두께가 커질수록 적정 공정 영역이 넓어짐을 확인하였다. 그러므로, 코팅 갭의 제어나 초기 조건 설정에 좀 더 여유를 가질 수 있다. 따라서, 본 발명에 따르면 생산성이 우수하고, 코팅 시 동적 접촉 라인은 목표로 하는 코팅품, 품질에 따라 다양한 위치에 쓰일 수 있다.
본 발명에 따르면, 적정 공정 영역이 넓어진 결과, 리킹 한계를 개선, 즉 상향할 수 있다. 그리고 사이드 링 발생영역을 감소시킬 수 있다. 코팅 갭 감소에 따라, 동적 접촉 라인이 코팅 반대편 방향으로 이동하게 되면 일정 수준 이상에서 리킹이 발생하는데, 본 발명에서는 하부 다이립(111)의 두께를 크게 하여 리킹을 개선할 수 있다. 전극 활물질 슬러리가 뒤로 빠지지 않고 하부 다이립(111)에 많이 머금고 있을 수 있게 하기 때문이다. 본 발명에 따르면 코팅 갭이 부족하거나 집전체(300) 주행 속도에 비해 공급되는 슬러리 양이 많을 때에도 리킹이 감소한다.
본 발명에 따른 듀얼 슬롯 다이 코터 및 이를 이용한 전극 활물질 슬러리 코팅 방법에 따르면, 집전체 상에 2층 구조의 활물질층 형성시 공정 효율을 높이고 불량률을 낮출 수 있다.
하부 다이립(111)과 상부 다이립(131) 및 중간 다이립(121)의 두께 조건을 위와 같이 만족하면서도 상부 다이립(131) 및 중간 다이립(121) 중 가장 얇은 다이립의 두께는 80㎛(0.08mm) 이상으로 함이 바람직하다. 가장 얇은 다이립의 두께가 80㎛보다 작아지면 다이 블록이 너무 얇아지게 되어 슬롯 갭에 변형이 생기는 등의 문제가 발생되므로 균일한 코팅이 어려워진다. 그러므로 최소 80㎛로 한다. 가장 얇은 다이립의 두께가 80㎛이면 하부 다이립(111)의 두께는 그것의 1.2배인 96㎛ 이상일 수 있다.
바람직하기로, 가장 얇은 다이립의 두께는 800㎛ 이상으로 한다. 토출되는 전극 활물질 슬러리의 압력을 고려한 값일 수 있다. 더욱 바람직하게는 1mm 이상으로 한다. 이는 정밀 가공을 위해 고려한 값일 수 있다. 가장 얇은 다이립의 두께가 800㎛이면 하부 다이립(111)의 두께는 그것의 1.2배인 0.96mm 이상일 수 있다. 더욱 바람직하게는 1mm 이상으로 한다. 이것도 정밀 가공을 위해 고려한 값일 수 있다.집전체(300)와 상부 다이립(131) 사이의 거리(H3)는 집전체(300)와 중간 다이립(121) 사이의 거리(H2) 및 집전체(300)와 하부 다이립(111) 사이의 거리(H1)보다 더 멀게 할 수 있다. 상판(130)의 립인 상부 다이립(131)의 위치를 하판(110)의 립인 하부 다이립(111), 중판(120)의 립인 중간 다이립(121)보다 토출 방향의 반대 방향인 뒤로 빼서 집전체(300)로부터 멀리 위치시킴으로써 이러한 거리 차이를 발생시켜 립 단차를 형성할 수가 있다. 이러한 립 사이의 단차를 통해 로딩 꺼짐 구간 완화를 달성할 수 있다. 집전체(300)와 하부 다이립(111) 사이의 거리(H1)와 집전체(300)와 중간 다이립(121) 사이의 거리(H2)는 서로 같을 수 있다.
립 단차를 형성하기 위하여, 하부 다이립(111), 중간 다이립(121) 및 상부 다이립(131)을 집전체(300)에 대하여 일렬 정렬한 후 상부 다이립(131)을 개별 후진시키는 제어부를 더 포함할 수 있다. 이와 같이 구성함으로써, 하부 다이립(111)과 중간 다이립(121)보다 상부 다이립(131)이 집전체(300)로부터 더 후방에 위치하게 된다.
이로써, 하부 토출구(101a)와 상부 토출구(102a) 사이에는 소정의 단차가 형성된다. 이 단차는 집전체(300)와 상부 다이립(131) 사이의 거리(H3)에서 집전체(300)와 하부 다이립(111) 사이의 거리(H1)를 뺀 만큼이다. 이러한 단차만큼 하부 토출구(101a)와 상부 토출구(102a)가 서로 수평 방향을 따라 상호 이격된 위치에 배치됨에 따라, 상부 토출구(102a)에서 토출된 제2 전극 활물질 슬러리(160)가 하부 토출구(101a)로 유입되거나, 또는 하부 토출구(101a)에서 토출된 제1 전극 활물질 슬러리(150)가 상부 토출구(102a)로 유입될 우려도 없게 된다. 그리고 중간 다이립(121)이 제1 전극 활물질 슬러리(150)를 가압하지만 상부 다이립(131)은 제2 전극 활물질 슬러리(160)를 가압하지 않게 되어 제1 전극 활물질 슬러리(150)가 도포된 하부 슬러리층과 제2 전극 활물질 슬러리(160)가 도포된 상부 슬러리층의 폭을 동일하게 맞출 수 있다.
도시한 바와 같이 립 위치들이 세팅된 상태에서 상부 토출구(102a)는 하부 토출구(101a)와 코팅 방향의 하류쪽으로 이격되어 위치한다. 하부 다이립(111)으로부터 상부 다이립(131) 방향으로 집전체(300)를 주행시키면서 하부 토출구(101a)와 상부 토출구(102a)를 통해 제1 및 제2 전극 활물질 슬러리들(150, 160)을 동시에 토출하면 집전체(300) 위에 2층 구조로 활물질층을 형성할 수가 있다.
하부 토출구(101a)로부터 토출된 제1 전극 활물질 슬러리(150)가 집전체(300) 상에 먼저 도포되어 하부 슬러리층을 이루고, 그 위에 상부 토출구(102a)로부터 토출된 제2 전극 활물질 슬러리(160)가 동시에 도포되어 상부 슬러리층을 형성한다. 이와 같이 본 발명의 듀얼 슬롯 다이 코터(100)를 이용하면 하부 슬러리층 상에 상부 슬러리층을 포함하는 2층 구조를 형성할 수가 있다.
하부 토출구(101a)를 통해 토출된 제1 전극 활물질 슬러리(150)에 의해 형성된 하부 슬러리층의 평균 두께와 상부 토출구(102a)를 통해 토출된 제2 전극 활물질 슬러리(160)에 의해 형성된 상부 슬러리층의 평균 두께는 각각 60㎛ 이상일 수 있다. 그리고 각각 200㎛ 이하일 수 있다. 통상적으로, 이차전지 활물질 재료의 평균 입경은 10㎛ 내외이나, 입경은 통상의 정규 분포를 따르므로, d(90) 또는 d(max)는 10㎛보다 큰 경우가 일반적이다(여기서, 평균 입경은 d(50)으로서, 레이저 회절로 측정한 입경 분포 곡선에서 체적 누적량의 50%에 해당하는 입경으로 정의할 수 있다. d(90)은 모든 입자의 90%가 상기 값 이하의 입경을 가지는 의미로 이해하면 된다.). 이러한 활물질 재료를 포함하기 때문에 슬러리층의 두께는 40㎛ 미만으로 형성하기 어렵다. 그리고 60㎛ 이상이면 보통 유지하는 코팅 갭에 활물질 재료가 걸리는 문제없이 원활하게 코팅할 수 있다. 또한 슬러리층의 두께는 200㎛ 이상인 경우, 유리할 수 있으나, 실제 이차전지에 사용되는 코팅량을 200㎛ 초과하기에는 현실적으로 달성하기 어려운 문제가 있다.
예를 들어, 본 발명의 전극 활물질 슬러리 코팅 방법은 이차전지의 양극 제조에 적용될 수 있다. 양극은 집전체 및 상기 집전체의 표면에 형성된 양극 활물질층을 포함한다. 집전체는 Al, Cu, 등 전기 전도성을 나타내는 것으로서 이차전지 분야에서 공지된 집전체 전극의 극성에 따라 적절한 것을 사용할 수 있다. 상기 양극 활물질층은 복수의 양극 활물질 입자, 도전재 및 바인더 중 하나 이상을 더 포함할 수 있다. 또한, 상기 양극은 전기화학적 특성의 보완이나 개선의 목적으로 다양한 첨가제를 더 포함할 수 있다.
활물질은 리튬 이온 이차 전지의 양극 활물질로 사용될 수 있는 것이면 특정한 성분으로 한정되는 것은 아니다. 이의 비제한적인 예로는 리튬 망간복합 산화물(LiMn2O4, LiMnO2 등), 리튬 코발트 산화물(LiCoO2), 리튬 니켈 산화물(LiNiO2) 등의 층상 화합물이나 1 또는 그 이상의 전이금속으로 치환된 화합물; 화학식 Li1+xMn2-xO4 (여기서, x 는 0 ~ 0.33 임), LiMnO3, LiMn2O3, LiMnO2 등의 리튬 망간 산화물; 리튬 동 산화물(Li2CuO2); LiV3O8, LiV3O4, V2O5, Cu2V2O7 등의 바나듐 산화물; 화학식 LiNi1-xMxO2 (여기서, M = Co, Mn, Al, Cu, Fe, Mg, B 또는 Ga 이고, x = 0.01 ~ 0.3 임)으로 표현되는 Ni 사이트형 리튬 니켈 산화물; 화학식 LiMn2-xMxO2 (여기서, M = Co, Ni, Fe, Cr, Zn 또는 Ta 이고, x = 0.01 ~ 0.1 임) 또는 Li2Mn3MO8 (여기서, M = Fe, Co, Ni, Cu 또는 Zn 임)으로 표현되는 리튬 망간 복합 산화물; 화학식의 Li 일부가 알칼리토금속 이온으로 치환된 LiMn2O4; 디설파이드 화합물; Fe2(MoO4)3 중 1종 또는 2종 이상의 혼합물을 포함할 수 있다. 본 발명에 있어서, 상기 양극은 고체 전해질 재료로 고분자계 고체 전해질, 산화물계 고체 전해질 및 황화물계 고체 전해질 중 하나 이상을 포함할 수 있다.
도전재는 통상적으로 전극 활물질을 포함한 혼합물 전체 중량을 기준으로 1 wt% 내지 20wt%로 첨가될 수 있다. 이러한 도전재는 당해 전지에 화학적 변화를 유발하지 않으면서 도전성을 가진 것이라면 특별히 제한되는 것은 아니며, 예를 들어, 천연 흑연이나 인조 흑연 등의 흑연; 카본블랙, 아세틸렌 블랙, 케첸 블랙, 채널 블랙, 퍼네이스 블랙, 램프 블랙, 서머 블랙 등의 카본블랙; 탄소 섬유나 금속 섬유 등의 도전성 섬유; 불화 카본, 알루미늄, 니켈 분말 등의 금속 분말; 산화아연, 티탄산 칼륨 등의 도전성 휘스커; 산화 티탄 등의 도전성 금속 산화물; 폴리페닐렌 유도체 등의 도전성 소재에서 선택된 1종 또는 2종 이상의 혼합물을 포함할 수 있다.
상기 바인더는 활물질과 도전재 등의 결합 및 집전체에 대한 결합에 조력하는 성분이면 특별히 제한되지 않으며, 예를 들어 폴리불화비닐리덴 폴리비닐알코올, 카르복시메틸셀룰로우즈(CMC), 전분, 히드록시프로필셀룰로우즈, 재생 셀룰로우즈, 폴리비닐피롤리돈, 테트라플루오로에틸렌, 폴리에틸렌, 폴리프로필렌, 에틸렌-프로필렌-디엔 모노머(EPDM), 술폰화 EPDM, 스티렌 부타디엔 고무, 불소 고무, 다양한 공중합체 등을 들 수 있다. 상기 바인더는 통상적으로 전극층 100 wt% 대비 1wt% 내지 30 wt%, 또는 1wt% 내지 10wt%의 범위로 포함될 수 있다.
상기 전극은 음극일 수도 있다. 상기 음극은 집전체 및 상기 집전체의 표면에 형성된 음극 활물질층을 포함한다. 상기 음극 활물질층은 복수의 음극 활물질 입자, 도전재 및 바인더 중 하나 이상을 더 포함할 수 있다. 또한, 상기 음극은 전기화학적 특성의 보완이나 개선의 목적으로 다양한 첨가제를 더 포함할 수 있다.
상기 음극 활물질은 흑연, 비정질 탄소, 다이아몬드상 탄소, 풀러렌, 탄소 나노튜브, 탄소나노 혼 등의 탄소 재료 나 리튬 금속 재료, 실리콘이나 주석 등의 합금계 재료, Nb2O5, Li5Ti4O12, TiO2 등의 산화물계 재료, 혹은 이들의 복합물을 이 용할 수 있다. 음극에 대해서 도전재, 바인더 및 집전체에 대해서는 양극에 대해 기재한 내용을 참조할 수 있다.
특히 본 발명에 따라 제조되는 전극은 양극임이 바람직하다. 바람직하게, 상기 양극은 집전체 상에 하부 활물질층과 상부 활물질층이 순차 적층된 구조이다. 상기 하부 활물질층은 고함량의 도전재를 함유하고, 상부 활물질층은 상대적으로 저함량의 도전재를 함유한다. 이 경우, 하부 활물질층은 도전재 함량을 0.5 내지 5 중량% 범위에서 조절 가능하다. 상부 활물질층은 도전재의 함량을 줄임으로써, 전극 표면에서 활물질 함량을 높이고 전기 전도성을 일정 수준 낮출 수 있다. 특히, 상부 활물질층의 도전재 함량을 0.02 중량% 이하의 매우 낮은 수준으로 제어할 경우, 셀 내부 단락시 발열반응을 감소시킬 수 있다.
다른 예에서, 하부 활물질층을 형성하는 활물질의 평균 입경(P1)은 상부 활물질층을 형성하는 활물질의 평균 입경(P2)의 50 내지 95% 범위이다. 이 경우는, 하부 활물질층에 상대적으로 작은 입경의 활물질을 적용하는 것이다. 상부 활물질층에는 상대적으로 큰 입경의 활물질을 적용함으로써, 전해액 함침을 용이하게 하고 이온 내지 정공의 원활한 이동을 유도할 수 있다.
여기에서, 제1 전극 활물질 슬러리(150)와 제2 전극 활물질 슬러리(160)의 유량비는 1 : 1일 수 있다. 제1 및 제2 전극 활물질 슬러리들(150, 160)은 흑연, 도전재, CMC 및 바인더를 포함하는 것일 수 있다. 제1 및 제2 전극 활물질 슬러리들(150, 160)의 점도는 1000 cps 이상일 수 있다. 이차전지 전극을 형성하기 위한 용도의 슬러리의 점도는 2000 cps 내지 30000 cps일 수도 있다. 예를 들어 음극 활물질 슬러리는 점도가 2000 cps 내지 4000 cps 일 수 있다. 양극 활물질 슬러리는 점도가 8000 cps 내지 30000 cps 일 수 있다. 점도 1000 cps 이상의 코팅액을 코팅할 수 있어야 하는 것이므로 본 발명의 듀얼 슬롯 다이 코터(100)는 이보다 낮은 점도의 코팅액, 예를 들면 사진 감광 유제액, 자성액, 반사 방지나 방현성 등을 부여하는 액, 시야각 확대 효과를 부여하는 액, 컬러 필터용 안료액 등 보통의 수지액을 도포하는 장치 구조와는 차이가 있고 그것을 변경하여 도달할 수 있는 장치가 아니다. 본 발명의 듀얼 슬롯 다이 코터(100)는 평균 입경이 10㎛ 내외인 이차전지 활물질 재료를 포함하고 있는 슬러리를 도포하기 위한 것이므로, 이러한 크기의 입자를 포함하지 않는 다른 코팅액을 도포하는 장치 구조와도 차이가 있고 그것을 변경하여 도달할 수 있는 장치가 아니다. 본 발명의 듀얼 슬롯 다이 코터(100)는 전극용 코터로 최적화되어 있다.
한편, 도 5에서는 코팅 롤(200)의 곡률을 무시하고 도시하였으나 실제로는 코팅 롤(200)의 곡률이 있어 그 위에 놓이는 집전체(300)에도 곡률이 발생하는 바, 다이립(111, 121, 131)과 집전체(300) 사이의 코팅 갭은 위치에 따라 변화된다. 하부 다이립(111)의 두께가 커질수록 적정 공정 영역이 넓어지나, 코팅 갭의 편차는 커지게 된다. 이는 다른 다이립(121, 131)에서도 마찬가지이다. 이에, 본 발명자들은 하부 다이립(111)의 두께가 가장 큰 상태에서 각 다이립(111, 121, 131)의 두께의 바람직한 범위가 있음도 제안한다. 즉, 원형의 코팅 롤(200)이다보니 다이립(111, 121, 131)이 너무 두꺼워지면 각 지점에서의 코팅 갭이 달라지는 문제가 있다. 하부 다이립(111)을 제일 두껍게 하여 fat-edge가 안 생기게 하면서도 코팅 균일을 위해 본 발명에서는 각 다이립(111, 121, 131) 두께의 적정한 최대값도 있어야 함을 제안한다.
도 6은 본 발명의 일 실시예에 따른 듀얼 슬롯 다이 코터에서 각 다이립의 두께 범위를 설명하기 위한 도면이다.
다이립(111, 121, 131)은 일렬로 정렬되어 있다. 하부 다이립(111)에서 집전체의 주행 방향을 따라 가장 상류측에 있는 부분을 하판 하부(111a), 가장 하류측에 있는 부분을 하판 상부(111b), 중간 다이립(121)에서 집전체의 주행 방향을 따라 가장 상류측에 있는 부분을 중판 하부(121a), 가장 하류측에 있는 부분을 중판 상부(121b), 상부 다이립(131)에서 집전체의 주행 방향을 따라 가장 상류측에 있는 부분을 상판 하부(131a), 가장 하류측에 있는 부분을 상판 상부(131b)라고 정의한다.
중판 하부(121a)에서의 코팅 갭인 중판 하부 코팅 갭(G2a)은 목표로 하는 코팅 갭(PV)+ 해당 위치에서의 곡률 증가분이 된다. 마찬가지로, 하판 상부(111b)에서의 코팅 갭인 하판 상부 코팅 갭(G1b)은 목표로 하는 코팅 갭(PV)+ 해당 위치에서의 곡률 증가분이 된다. 상판 하부(131a)에서의 코팅 갭인 상판 하부 코팅 갭(G3a)은 목표로 하는 코팅 갭(PV)+ 해당 위치에서의 곡률 증가분이 된다. 마찬가지로 중판 상부(121b)에서의 코팅 갭인 중판 상부 코팅 갭(G2b)은 목표로 하는 코팅 갭(PV)+ 해당 위치에서의 곡률 증가분이 된다.
중판 하부(121a) 해당 위치에서의 곡률 증가분과 하판 상부(111b) 해당 위치에서의 곡률 증가분의 평균값을 AV'라고 하고, 상판 하부(131a) 해당 위치에서의 곡률 증가분과 중판 상부(121b) 해당 위치에서의 곡률 증가분의 평균값을 AV라고 하는 경우, AV'와 AV는 코팅 롤(200)의 직경, 각 다이립(111, 121, 131)의 두께, 사용하는 스페이서(113, 133)의 두께, 그리고 코팅 롤(200)의 중심을 듀얼 슬롯 다이 코터(100)의 어느 부분에 두었는지에 따라 달라진다.
스페이서(113, 133)의 두께가 0.2 내지 3mm이고, 코팅 롤(200)의 직경이 350 내지 400mm이며, 코팅 롤(200)의 중심을 상판 하부(131a)에 맞춘 경우 또는 하판 상부(111b)에 맞춘 경우에, AV'와 AV가 50㎛ 이하이면 코팅 품질에 영향을 미치지 않는다고 본다. 이와 같이 AV'와 AV가 50㎛를 넘지 않는 경우라고 하면, 상부 다이립(131)의 두께(D3)의 최대값은 4.5mm이다. 중간 다이립(121)의 두께(D2)의 최대값은 8.8mm이다. 하부 다이립(111)의 두께(D1)의 최대값은 4.5mm이다.
따라서, 앞서 설명한 각 다이립의 최소값과 함께 고려하면, 상부 다이립(131)의 두께(D3)의 범위는 0.08 내지 4.5mm이고, 중간 다이립(121)의 두께(D2)의 범위는 0.08 내지 8.8mm이고, 하부 다이립(111)의 두께(D1)의 범위는 1 내지 4.5mm일 수 있다.
이하에서는 실험예를 통하여 본 발명을 더욱 상세히 설명한다.
(실험예)
다이립(111, 121, 131)의 두께를 다양하게 변화시켜 가며 2층 구조의 전극 활물질 슬러리층을 형성해 전극 품질을 평가하였다. 전극 활물질 슬러리들(150, 160)은 흑연 : 도전재 : CMC : 바인더가 95 : 1 : 1 : 3의 비율로 물과 혼합한 것이었다. 코팅 갭은 80㎛이고 상층 슬러리와 하층 슬러리의 유량비는 1 : 1로 하였다. 코팅 속도는 40m/min이었다.
표 1에 다이립 두께 및 두께 비, 그리고 전극 품질 결과를 정리하였다.
[표 1]
Figure pat00001
실험예 1은 본 발명과 달리 상부 다이립(131), 중간 다이립(121) 및 하부 다이립(111)의 두께가 각각 1mm로 서로 동일한 경우이다. 시뮬레이션 및 실제 테스트 결과 리킹이 발생하였다. 시뮬레이션시 Carreau-Yasuda 점도 모델을 이용하였다.
실험예 2는 상부 다이립(131), 중간 다이립(121) 및 하부 다이립(111)의 두께가 각각 2mm인 경우이다. 실험예 1에 비하여 각 다이립의 두께가 2배가 되었지만 이들 사이의 비는 1 : 1 : 1로 서로 동일한 경우이다. 실험예 1과 마찬가지로 시뮬레이션 및 실제 테스트 결과 리킹이 발생하였다. 도 7의 (c)는 실험예 2의 시뮬레이션 결과로서, 하부 다이립(111)에서 제1 전극 활물질 슬러리(150)의 리킹이 발생된 상태를 보여준다.
실험예 3 내지 5는 모두 하부 다이립(111)을 가장 두껍게 한 경우이다. 즉, 본 발명의 다이립 두께 조건을 만족하는 경우이다. 실험예 3 내지 5 모두 시뮬레이션 및 실제 테스트 결과 리킹이나 사이드 링이 발생하지 않고 코팅 품질이 양호하였다. 도 7의 (a)는 실험예 3의 경우이고 (b)는 실험예 4의 경우이다. 화살표는 동적 접촉 라인의 위치이다. 실험예 3에 비하여 실험예 4가 하부 다이립(111)의 두께가 더 크다. 실험예 4에서 동적 접촉 라인의 위치가 하부 다이립(111) 안쪽에 위치함을 볼 수 있다. 즉, 적정 공정 영역이 더 넓은 것이다. 따라서, 본 발명에 따르면 실험예 3 내지 5에서와 같이 리킹 발생은 억제하고 하부 다이립(111)을 두껍게 할수록 넓은 적정 공정 영역을 구현할 수 있다. 하부 다이립(111)은 마냥 두껍게 하는 것이 아니라 코팅 시 동적 접촉 라인이 목표로 하는 코팅품, 품질에 따라 적절한 위치에 놓일 수 있게 조절하도록 한다.
실험예 6은 본 발명과 달리 상부 다이립(131)이 가장 두꺼운 경우이다. 시뮬레이션 결과 리킹이 발생하였다.
실험예 7은 본 발명과 달리 중간 다이립(121)이 가장 두꺼운 경우이다. 시뮬레이션 결과 리킹은 발생하지 않았지만 실제 테스트에서 전극 가장자리단이 두껍게 형성되는 fat-edge 패턴 불량이 발생하였다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
한편, 본 명세서에서 상, 하, 좌, 우와 같은 방향을 나타내는 용어가 사용되었으나, 이러한 용어들은 설명의 편의를 위한 것일 뿐, 대상이 되는 사물의 위치나 관측자의 위치 등에 따라 달라질 수 있음은 본 발명의 당업자에게 자명하다.
100 : 듀얼 슬롯 다이 코터 101 : 하부 슬롯
102 : 상부 슬롯 110 : 하판
111 : 하부 다이립 112 : 제1 매니폴드
113 : 제1 스페이서 120 : 중판
121 : 중간 다이립 130 : 상판
131 : 상부 다이립 132 : 제2 매니폴드
133 : 제2 스페이서 150 : 제1 전극 활물질 슬러리
160 : 제2 전극 활물질 슬러리 200 : 코팅 롤
300 : 집전체

Claims (15)

  1. 하부 슬롯과 상부 슬롯을 구비하는 듀얼 슬롯 다이 코터로서, 연속적으로 주행하는 집전체 표면에 상기 하부 슬롯 및 상부 슬롯 중 적어도 어느 하나를 통해 전극 활물질 슬러리를 압출해 코팅하는 것이며, 상기 듀얼 슬롯 다이 코터는,
    하판, 상기 하판의 상부에 배치되어 상기 하판과의 사이에 상기 하부 슬롯을 형성하는 중판, 및 상기 중판의 상부에 배치되어 상기 중판과의 사이에 상기 상부 슬롯을 형성하는 상판을 포함하고,
    상기 하판, 중판 및 상판은 상기 집전체에 대하여 각각 그 선단부를 형성하는 하부 다이립, 중간 다이립 및 상부 다이립을 구비하며,
    상기 하부 다이립의 두께가 다른 다이립의 두께보다 큰 것을 특징으로 하는 듀얼 슬롯 다이 코터.
  2. 제1항에 있어서, 상기 하부 다이립 두께 : 상기 상부 다이립 두께는 1.2 : 1 부터 그 이상인 것을 특징으로 하는 듀얼 슬롯 다이 코터.
  3. 제1항에 있어서, 상기 하부 다이립 두께 : 상기 중간 다이립 두께는 1.2 : 1 부터 그 이상인 것을 특징으로 하는 듀얼 슬롯 다이 코터.
  4. 제1항에 있어서, 상기 하부 다이립과 중간 다이립 사이에는 상기 하부 슬롯과 연통하는 하부 토출구가 형성되고, 상기 중간 다이립과 상부 다이립 사이에는 상기 상부 슬롯과 연통하는 상부 토출구가 형성되며, 상기 하부 토출구는 하부 슬러리층을 형성하는 슬러리를 상기 집전체 상에 토출하고, 상기 상부 토출구는 상기 하부 토출구와 코팅 방향의 하류쪽으로 이격되어 위치하며, 상부 슬러리층을 형성하는 슬러리를 상기 집전체 상의 하부 슬러리층 상에 토출하는 것을 특징으로 하는 듀얼 슬롯 다이 코터.
  5. 제1항에 있어서, 상기 상부 다이립 및 중간 다이립 중 가장 얇은 다이립의 두께는 80㎛ 이상인 것을 특징으로 하는 듀얼 슬롯 다이 코터.
  6. 제1항에 있어서, 상기 집전체와 하부 다이립 사이의 거리 및 상기 집전체와 중간 다이립 사이의 거리보다 상기 집전체와 상부 다이립 사이의 거리가 더 먼 것을 특징으로 하는 듀얼 슬롯 다이 코터.
  7. 제1항에 있어서, 상기 집전체가 직경이 350 내지 400mm인 원형의 코팅 롤 회전에 의해 주행하고 상기 집전체는 상기 코팅 롤에 의한 곡률을 가지게 되며,
    상기 하부 다이립, 중간 다이립 및 상부 다이립의 두께는,
    상기 하부 다이립에서 상기 집전체의 주행 방향을 따라 가장 하류측에 있는 부분인 하판 상부, 상기 중간 다이립에서 집전체의 주행 방향을 따라 가장 상류측에 있는 부분인 중판 하부, 상기 중간 다이립에서 집전체의 주행 방향을 따라 가장 하류측에 있는 부분인 중판 상부, 상기 상부 다이립에서 집전체의 주행 방향을 따라 가장 상류측에 있는 부분인 상판 하부 해당 위치에서의 상기 곡률의 증가분의 평균값이 50㎛을 넘지 않도록 하는 두께인 것을 특징으로 하는 듀얼 슬롯 다이 코터.
  8. 제1항에 있어서, 상기 상부 다이립의 두께의 범위는 0.08 내지 4.5mm이고, 상기 중간 다이립의 두께의 범위는 0.08 내지 8.8mm이며, 상기 하부 다이립의 두께의 범위는 1 내지 4.5mm인 것을 특징으로 하는 듀얼 슬롯 다이 코터.
  9. 제1항 내지 제8항 중 어느 한 항에 따른 듀얼 슬롯 다이 코터를 이용해,
    집전체를 하부 다이립으로부터 상부 다이립 방향으로 주행시키면서 전극 활물질 슬러리를 공급해 상기 집전체 상에 전극 활물질 슬러리층을 형성하는 것을 특징으로 하는 전극 활물질 슬러리 코팅 방법.
  10. 제9항에 있어서, 상기 전극 활물질 슬러리층의 두께는 60㎛ 이상으로 형성하는 것을 특징으로 하는 전극 활물질 슬러리 코팅 방법.
  11. 제9항에 있어서, 상기 전극 활물질 슬러리의 점도는 1000 cps 이상인 것을 특징으로 하는 전극 활물질 슬러리 코팅 방법.
  12. 하부 슬롯과 상부 슬롯을 구비하는 듀얼 슬롯 다이 코터로서, 연속적으로 주행하는 집전체 표면에 상기 하부 슬롯 및 상부 슬롯을 통해 2종의 전극 활물질 슬러리를 압출해 동시 코팅하는 것이며, 상기 듀얼 슬롯 다이 코터는 하판, 상기 하판의 상부에 배치되어 상기 하판과의 사이에 상기 하부 슬롯을 형성하는 중판, 및 상기 중판의 상부에 배치되어 상기 중판과의 사이에 상기 상부 슬롯을 형성하는 상판을 포함하고, 상기 하판, 중판 및 상판은 상기 집전체에 대하여 각각 그 선단부를 형성하는 하부 다이립, 중간 다이립 및 상부 다이립을 구비하며, 상기 하부 다이립의 두께가 다른 다이립의 두께보다 큰 것을 특징으로 하는 듀얼 슬롯 다이 코터를 이용하는 전극 활물질 슬러리 코팅 방법이고,
    상기 하부 다이립과 중간 다이립 사이에는 상기 하부 슬롯과 연통하는 하부 토출구가 형성되고, 상기 중간 다이립과 상부 다이립 사이에는 상기 상부 슬롯과 연통하는 상부 토출구가 형성되며, 상기 상부 토출구는 상기 하부 토출구와 코팅 방향의 하류쪽으로 이격되어 위치하고,
    상기 하부 다이립으로부터 상부 다이립 방향으로 주행하는 집전체 상에 상기 하부 토출구와 상부 토출구를 통해 2종의 전극 활물질 슬러리를 동시에 토출하여 하부 슬러리층과 상기 하부 슬러리층 상에 도포된 상부 슬러리층을 포함하는 2층 구조를 형성하는 것을 특징으로 하는 전극 활물질 슬러리 코팅 방법.
  13. 제12항에 있어서, 상기 하부 슬러리층과 상부 슬러리층의 두께는 각각 60㎛ 이상으로 형성하는 것을 특징으로 하는 전극 활물질 슬러리 코팅 방법.
  14. 제12항에 있어서, 상기 전극 활물질 슬러리의 점도는 1000 cps 이상인 것을 특징으로 하는 전극 활물질 슬러리 코팅 방법.
  15. 제12항에 있어서, 상기 하부 슬러리층을 형성하는 전극 활물질 슬러리와 상기 상부 슬러리층을 형성하는 전극 활물질 슬러리의 유량비는 1 : 1인 것을 특징으로 하는 전극 활물질 슬러리 코팅 방법.
KR1020210124870A 2020-09-17 2021-09-17 듀얼 슬롯 다이 코터 및 이를 이용한 전극 활물질 슬러리 코팅 방법 KR20220037394A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20200119919 2020-09-17
KR1020200119919 2020-09-17

Publications (1)

Publication Number Publication Date
KR20220037394A true KR20220037394A (ko) 2022-03-24

Family

ID=80776258

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210124870A KR20220037394A (ko) 2020-09-17 2021-09-17 듀얼 슬롯 다이 코터 및 이를 이용한 전극 활물질 슬러리 코팅 방법

Country Status (5)

Country Link
US (1) US20240050975A1 (ko)
EP (1) EP4148815A4 (ko)
KR (1) KR20220037394A (ko)
CN (1) CN115516659A (ko)
WO (1) WO2022060177A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024082172A1 (en) * 2022-10-19 2024-04-25 Techtronic Cordless Gp Coating machine for battery cell electrode

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256357A (en) * 1992-05-28 1993-10-26 Eastman Kodak Company Apparatus and method for cocasting film layers
US5962075A (en) * 1995-06-07 1999-10-05 Avery Dennison Method of multilayer die coating using viscosity adjustment techniques
JP2003260400A (ja) * 2002-03-08 2003-09-16 Fuji Photo Film Co Ltd 塗布方法及び装置
JP2013220385A (ja) * 2012-04-17 2013-10-28 Fujifilm Corp 塗布装置及びそれを用いた塗膜付きフィルムの製造方法
KR102231206B1 (ko) * 2014-07-18 2021-03-23 삼성디스플레이 주식회사 슬롯 다이 코터 및 이를 이용한 코팅 방법
KR102190114B1 (ko) * 2017-08-17 2020-12-11 주식회사 엘지화학 슬롯들의 움직임으로 전극 활물질 슬러리의 코팅 형태가 변환되는 슬롯 다이 코터
KR102237953B1 (ko) * 2018-01-08 2021-04-08 주식회사 엘지화학 전극 슬러리 코팅장치 및 방법
WO2020039990A1 (ja) * 2018-08-20 2020-02-27 富士フイルム株式会社 積層体の製造方法
KR102265640B1 (ko) 2019-03-19 2021-06-18 고려대학교 산학협력단 바이오 프린팅 기술을 이용한 신경도관의 제조방법 및 이에 따라 제조된 신경도관

Also Published As

Publication number Publication date
CN115516659A (zh) 2022-12-23
WO2022060177A1 (ko) 2022-03-24
EP4148815A1 (en) 2023-03-15
US20240050975A1 (en) 2024-02-15
EP4148815A4 (en) 2023-12-13

Similar Documents

Publication Publication Date Title
JP6212951B2 (ja) 電池用電極部材の製造方法
KR100269819B1 (ko) 비수전해질 전지, 비수전해질 전지용 극판, 비수전해질 전지용 극판의 제조방법 및 비수전해질 전지용 극판의 제조장치
KR101318585B1 (ko) 코팅장치 및 이를 이용한 코팅방법
KR102450119B1 (ko) 초크바 슬롯 다이 및 이를 포함하는 슬러리 코팅 장치
KR20220037394A (ko) 듀얼 슬롯 다이 코터 및 이를 이용한 전극 활물질 슬러리 코팅 방법
KR20230078488A (ko) 슬롯 다이 코터
US20230127571A1 (en) Dual Slot Die Coater, Method for Coating Electrode Active Material Slurry Using the Same and Electrode Manufactured Using the Same
KR102651932B1 (ko) 듀얼 슬롯 다이 코터
KR20200088662A (ko) 전극 제조 방법 및 이차 전지용 전극
EP4371672A1 (en) Slot die coater
KR20240040720A (ko) 듀얼 슬롯 다이 코터
EP3846254A1 (en) Method of preparing electrode for secondary battery
KR20230078471A (ko) 비대칭 심 플레이트 및 이를 포함하는 슬롯 다이 코터
KR20240016867A (ko) 슬롯 다이 코터
KR20230078497A (ko) 오프셋 조정 가능한 심 및 이를 포함하는 슬롯 다이 코터
KR20230078470A (ko) 슬롯 다이 코터
KR20240016870A (ko) 슬롯 다이 코터
KR20230078481A (ko) 슬롯 다이 코터
KR20240030994A (ko) 슬라이딩부 프로파일 개선을 위한 심, 이를 포함하는 슬롯 다이 코터 및 이를 이용한 이차전지용 전극판 제조 방법
EP4275799A1 (en) Slot die coater
KR20200034426A (ko) 전극 합제 로딩 편차 감소를 위한 코팅용 슬롯 다이
CN117881487A (zh) 槽模涂布机
KR20240020410A (ko) 슬롯 다이 코터
KR20230078468A (ko) 슬롯 다이 코터
CN116636027A (zh) 狭缝模具涂布机

Legal Events

Date Code Title Description
A201 Request for examination