KR20220034196A - 레시피 정보 제시 시스템, 레시피 에러 추정 시스템 - Google Patents

레시피 정보 제시 시스템, 레시피 에러 추정 시스템 Download PDF

Info

Publication number
KR20220034196A
KR20220034196A KR1020227004524A KR20227004524A KR20220034196A KR 20220034196 A KR20220034196 A KR 20220034196A KR 1020227004524 A KR1020227004524 A KR 1020227004524A KR 20227004524 A KR20227004524 A KR 20227004524A KR 20220034196 A KR20220034196 A KR 20220034196A
Authority
KR
South Korea
Prior art keywords
recipe
error
parameter
learner
inspection apparatus
Prior art date
Application number
KR1020227004524A
Other languages
English (en)
Inventor
고우이치 하야카와
마사미 다카노
가즈히로 우에다
마사요시 이시카와
야스히로 요시다
Original Assignee
주식회사 히타치하이테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 히타치하이테크 filed Critical 주식회사 히타치하이테크
Publication of KR20220034196A publication Critical patent/KR20220034196A/ko

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00Testing or monitoring of control systems or parts thereof
    • G05B23/02Electric testing or monitoring
    • G05B23/0205Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0259Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterized by the response to fault detection
    • G05B23/0275Fault isolation and identification, e.g. classify fault; estimate cause or root of failure
    • G05B23/0281Quantitative, e.g. mathematical distance; Clustering; Neural networks; Statistical analysis
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836Fault-finding or characterising
    • G01R31/2846Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2894Aspects of quality control [QC]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00Machine learning
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/04Architecture, e.g. interconnection topology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Artificial Intelligence (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Medical Informatics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Data Mining & Analysis (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • Probability & Statistics with Applications (AREA)
  • Algebra (AREA)
  • Automation & Control Theory (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Computational Linguistics (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • General Factory Administration (AREA)

Abstract

본 발명은, 레시피 에러의 원인을 추정함과 함께 그 레시피 에러의 수정 후보를 제시할 수 있는 시스템을 제공하는 것을 목적으로 한다. 본 발명에 따른 레시피 정보 제시 시스템 또는 레시피 에러 추정 시스템은, 레시피와 그 레시피에 기인하는 에러 사이의 대응 관계를 학습기에 학습시켜두고, 새로운 레시피를 이용했을 때 에러가 발생하는지의 여부에 대한 추정 결과를 상기 학습기로부터 취득한다(도 1 참조).

Description

레시피 정보 제시 시스템, 레시피 에러 추정 시스템
본 발명은, 반도체 검사 장치의 레시피의 수정 정보를 제시하는 시스템, 레시피 에러를 추정하는 시스템에 관한 것이다.
반도체 계측 장치나 반도체 검사 장치는, 레시피라 불리는 설정 파라미터에 따라서, 계측 동작이나 검사 동작을 실시한다. 레시피 파라미터는 많은 항목을 포함하고 있으며, 계측·검사 대상의 속성이나 장치의 특성 등에 따라서 엔지니어가 매뉴얼 작업에 의해서 각 항목을 최적화하는 것이 일반적이다. 따라서 예를 들면 경시 변화에 의해서 장치의 특성이 바뀐 경우 등에 있어서는, 레시피의 내용이 실제의 계측·검사 대상이나 장치와 합치하지 않게 되어 있으므로, 계측 동작이나 검사 동작에 있어서 에러가 발생할 가능성이 있다. 이와 같은 에러는, 레시피의 내용에 기인하는 에러이므로 레시피 에러라 불린다.
종래, 레시피 에러를 저감하기 위해서는, 서비스 엔지니어가 반도체 공장에 들어가, 반도체 계측 장치나 반도체 검사 장치로부터 수동으로 장치 내부 데이터를 다운로드하고, 장치 내부 데이터를 그래프화해서 수정을 요하는 레시피 항목을 추정하는 것이 일반적이다. 이 수정 작업에 있어서는, 엔지니어의 경험에 의거해서 수정을 요하는 레시피 항목을 추정하므로, 엔지니어의 스킬에 크게 의존한다.
하기 특허문헌 1은, 레시피에 있어서의 에러의 원인을 수정하는 기술에 대하여 기재하고 있다. 동(同) 문헌에 있어서는, 에러 로그 내의 가장 큰 정규화된 수의 에러를 갖는 레시피로부터, 레시피 에러의 원인을 추정하는 것으로 하고 있다(동 문헌의 청구항 1 참조).
하기 특허문헌 2는, 레시피 조건과 동작 시간의 관계를 뉴럴 네트워크에 학습시킴에 의해, 레시피 검사 시간을 예측하는 기술에 대하여 기재하고 있다(동 문헌의 청구항 1 참조).
일본국 특허 제4398441호 일본국 특허 제5933985호
반도체의 미세화·다양화에 수반하여, 반도체 계측 장치나 반도체 검사 장치에 있어서는, 레시피 작성의 복잡함이나 레시피수가 증가함에 의해, 레시피 에러에 의한 장치의 가동률 저하가 과제로 되어 있다. 또한, 중국으로 대표되는 급격한 반도체 공장의 기동에 의한 엔지니어 부족에 의해, 레시피 수정을 효율화하는 요망이 강해지고 있다. 그러나 레시피 수정은, 엔지니어의 스킬에 의해 해석 시간이나 로버스트성이 크게 좌우되어 버린다.
상기 특허문헌 1 기재의 기술에 있어서는, 에러 로그로부터 에러의 원인을 추정하는 것으로 하고 있지만, 레시피를 어떻게 수정해야 할지에 대해서는, 반드시 구체적으로 고려되어 있지 않다고 생각할 수 있다. 동 문헌에 있어서는 에러가 발생하지 않은 정상 레시피에 대한 정보를 이용하고 있지 않으므로, 에러 발생 시와 정상 시를 대비할 수 없기 때문이다.
상기 특허문헌 2 기재의 기술에 있어서는, 레시피와 동작 시간의 관계를 뉴럴 네트워크에 학습시키는 것으로 하고 있으므로, 동작 시간이 이상한 경우는 그 레시피를 특정할 수 있을 가능성이 있다. 그러나 추정한 동작 시간이 에러인지의 여부는 제시되지 않으므로, 동 문헌의 기술에 의해서 레시피 에러의 원인을 추정하는 것은 곤란하다고 생각할 수 있다.
본 발명은, 상기와 같은 과제를 감안해서 이루어진 것이며, 레시피 에러의 원인을 추정함과 함께 그 레시피 에러의 수정 후보를 제시할 수 있는 시스템을 제공하는 것을 목적으로 한다.
본 발명에 따른 레시피 정보 제시 시스템 또는 레시피 에러 추정 시스템은, 레시피와 그 레시피에 기인하는 에러 사이의 대응 관계를 학습기에 학습시켜두고, 새로운 레시피를 이용했을 때 에러가 발생하는지의 여부에 대한 추정 결과를 상기 학습기로부터 취득한다.
본 발명에 따른 레시피 정보 제시 시스템 또는 레시피 에러 추정 시스템에 의하면, 레시피 에러의 원인을 추정함과 함께 그 레시피 에러의 수정 후보를 제시할 수 있다.
도 1은 실시형태 1에 따른 레시피 정보 제시 시스템, 레시피 에러 추정 시스템의 구성도.
도 2는 반도체 검사 장치(11)가 반도체 웨이퍼를 검사하는 공정을 설명하는 플로차트.
도 3a는 컴퓨터 시스템(100)이 반도체 검사 장치(11)로부터 취득하는 3개의 데이터의 내용을 예시하는 도면.
도 3b는 학습기(121)가 학습하는 입력과 출력 사이의 대응 관계를 모식적으로 나타내는 도면.
도 4는 학습기(121)의 생성 및 해석기의 해석에 대한 절차를 설명하는 플로차트.
도 5는 새로운 레시피(112)를 반도체 검사 장치(11)가 이용했을 때 에러가 발생하는지의 여부를 학습기(121)에 의해서 추정하는 절차를 모식적으로 나타내는 도면.
도 6a는 해석기(122)가 레시피 파라미터를 순위 매김한 결과를 나타내는 모식도.
도 6b는 수정량 계산부(123)가 레시피 파라미터의 수정량을 계산하는 절차를 모식적으로 나타내는 도면.
도 7a는 컴퓨터 시스템(100)이 오퍼레이터에 대해서 제공하는 GUI의 예.
도 7b는 컴퓨터 시스템(100)이 오퍼레이터에 대해서 제공하는 GUI의 예.
도 7c는 컴퓨터 시스템(100)이 오퍼레이터에 대해서 제공하는 GUI의 예.
도 8은 기계 학습부(120)가 재학습을 실시하는 절차를 설명하는 동작 플로.
도 9는 실시형태 4에 따른 레시피 정보 제시 시스템, 레시피 에러 추정 시스템의 구성도.
이하에 설명하는 실시형태에 있어서, 「반도체 검사 장치」란, 반도체 웨이퍼 상에 형성된 패턴의 치수를 계측하는 장치, 반도체 웨이퍼 상에 형성된 패턴의 결함 유무를 검사하는 장치, 혹은 패턴이 형성되어 있지 않은 베어 웨이퍼의 결함 유무를 검사하는 장치 등을 말하며, 이들 장치를 복수 조합한 복합 장치도 포함하는 것으로 한다.
또한, 이하에 설명하는 실시형태에 있어서, 「검사」란, 계측 또는 검사의 의미에서 이용하는 것으로 하고, 「검사 동작」이란, 계측 동작 또는 검사 동작의 의미에서 이용하는 것으로 하고, 「검사 대상」이란, 계측 또는 검사의 대상으로 되는 웨이퍼, 혹은, 당해 웨이퍼에 있어서의 계측 또는 검사의 대상 영역을 가리키는 것으로 한다.
<실시형태 1>
도 1은, 본 발명의 실시형태 1에 따른 레시피 정보 제시 시스템, 레시피 에러 추정 시스템의 구성도이다. 당해 시스템은, 반도체 검사 장치가 실시하는 검사 동작을 규정하는 레시피 중 에러의 원인으로 된 것을 추정함과 함께, 당해 레시피의 수정 정보를 제시하는 시스템이다(이하 「레시피 정보 제시 시스템」 또는 「레시피 에러 추정 시스템」이라 함). 여기에서는 반도체 검사 장치(11∼13)를 대상으로 하는 시스템을 예시한다. 각 검사 장치는 마찬가지의 구성을 구비하므로, 이하의 설명에 있어서 각 검사 장치를 구별하지 않는 경우, 반도체 검사 장치(11)를 이용해서 설명한다.
반도체 검사 장치(11)는, 예를 들면 주사형 전자현미경(SEM)이나 광학식 검사 장치 등에 의해서 구성할 수 있다. 이하에서는 예로서, 반도체 웨이퍼 상에 형성된 패턴의 치수를 계측하는 SEM을 이용하는 것으로 한다. 반도체 검사 장치(11∼13)는 같은 장치인 경우도 있고, 형식 번호 등이 서로 다른 장치인 경우도 있다.
레시피 에러 추정 시스템(1)은, 컴퓨터 시스템(100)을 구비한다. 컴퓨터 시스템(100)은, 데이터베이스(110), 기계 학습부(120)를 구비한다. 기계 학습부(120)는, 학습기(121)와 해석기(122)(및 후술하는 수정량 계산부(123))를 더 구비한다. 데이터베이스(110)는, 데이터를 저장하는 기억 장치에 의해서 구성할 수 있다. 기계 학습부(120)는, 그 기능(즉 후술하는 학습기(121)와 해석기(122)의 기능, 및 수정량 계산부(123)의 기능)을 실장한 회로 디바이스 등의 하드웨어에 의해서 구성할 수도 있고, 그 기능을 실장한 소프트웨어를 연산 장치가 실행함에 의해서 구성할 수도 있다.
컴퓨터 시스템(100)은, 반도체 검사 장치(11∼13)로부터 각각, 후술하는 3개의 데이터를 취득하고, 데이터베이스(110)에 저장한다. 학습기(121)는, 그 데이터를 교사 데이터로 해서 기계 학습을 실시한다. 학습 프로세스의 상세에 대해서는 후술한다. 해석기(122)의 동작에 대해서는 후술한다.
도 2는, 반도체 검사 장치(11)가 반도체 웨이퍼를 검사하는 공정을 설명하는 플로차트이다. 반도체 검사 장치(11)는, 검사할 반도체 웨이퍼를 로드함에 의해, 본 플로차트를 개시한다. 검사를 실시하기 위해서는, 반도체 웨이퍼 상의 좌표계와 반도체 검사 장치(11) 내부의 좌표계를 합치시킬 필요가 있다. 이 공정을 얼라인먼트(S201)라 부른다. 반도체 검사 장치(11)의 시야는 반도체 웨이퍼 표면의 일부만을 커버하고 있으므로, 검사 대상으로 하는 영역에 대해서, 반도체 검사 장치(11)의 시야를 위치 맞춤할 필요가 있다. 이 공정을 어드레싱(S202)이라 부른다. 반도체 검사 장치(11)는 시야 내에 형성되어 있는 반도체 패턴의 길이 등을 측정한다(S203). 모든 측정 대상점에 대하여 측정 완료될 때까지, S202∼S203을 반복한다(S204). 측정 완료되면 반도체 웨이퍼를 언로드한다.
도 3a는, 컴퓨터 시스템(100)이 반도체 검사 장치(11)로부터 취득하는 3개의 데이터의 내용을 예시하는 도면이다. 컴퓨터 시스템(100)은, 장치 데이터(111), 계측 레시피(이하 단순히 「레시피」라 부르는 경우도 있음)(112), 계측 결과(113)를 반도체 검사 장치(11)로부터 취득한다.
장치 데이터(111)는, (a) 장치 고유 파라미터, (b) 장치 기차(機差) 보정 데이터, (c) 관찰 조건 파라미터를 포함한다. 장치 고유 파라미터는, 반도체 검사 장치(11)를 규정 사양대로 동작시키기 위해서 이용하는 보정 파라미터이다. 장치의 실제의 동작은 규정 사양과는 다른 경우가 있으므로, 실제의 동작을 규정 사양에 맞추기 위해서 장치 고유 파라미터를 이용한다. 장치 기차 보정 데이터는, 반도체 검사 장치(11∼13) 간의 기차를 보정하기 위해서 이용하는 파라미터이다. 관찰 조건 파라미터는, 예를 들면 전자 광학계의 가속 전압 등 SEM의 관찰 조건을 규정하는 파라미터이다.
레시피(112)는, 레시피 파라미터로서, (a) 웨이퍼 맵, (b) 얼라인먼트 파라미터, (c) 어드레싱 파라미터, (d) 측장 파라미터를 포함한다. 웨이퍼 맵은, 반도체 웨이퍼 상의 좌표 맵(예를 들면 패턴의 좌표)이다. 얼라인먼트 파라미터는, S201을 실시하기 위해서 이용하는 파라미터이며, 예를 들면 반도체 웨이퍼 상의 좌표계와 반도체 검사 장치(11) 내부의 좌표계 사이의 어긋남을 보정하기 위해서 이용하는 파라미터이다. 어드레싱 파라미터는, S202를 실시하기 위해서 이용하는 파라미터이며, 예를 들면 반도체 웨이퍼 상에 형성되어 있는 패턴 중 검사 대상 영역 내에 존재하는 특징적인 패턴을 특정하는 정보(특징량 등)이다. 측장 파라미터는, 길이를 측정하는 조건을 기술한 파라미터이며, 예를 들면 패턴 중 어느 부위의 길이를 측정할지를 지정하는 파라미터이다.
계측 결과(113)는, (a) 측장 결과, (b) 화상 데이터, (c) 에러 파라미터, (d) 동작 로그를 포함한다. 측장 결과는, 반도체 웨이퍼 상의 패턴의 길이를 측정한 결과를 기술한다. 화상 데이터는, 반도체 웨이퍼의 관찰 화상이다. 에러 파라미터는, S201∼S203의 어느 하나에 있어서 에러가 발생한 경우, 그 에러 내용을 기술한 파라미터이다. 동작 로그는, 도 2의 각 스텝을 실시할 때에 있어서의 반도체 검사 장치(11)의 내부 상태를 기술한 데이터이다. 예를 들면 각 부품의 동작 전압, 관찰 시야의 좌표 등을 들 수 있다.
도 3b는, 학습기(121)의 입력과 출력 사이의 대응 관계를 모식적으로 나타내는 도면이다. 학습기(121)는, 장치 데이터(111)와 계측 레시피(112)와 계측 결과(113)를 교사 데이터로 해서 기계 학습을 실시하며, 장치 데이터(111)와 계측 레시피(112)를 입력으로 하고, 계측 결과(에러 정보)(113)를 출력으로 하는 학습기(121)를 생성한다.
학습기(121)가 기계 학습을 완료한 후, 새로운 장치 데이터(502)와 새로운 계측 레시피(501)의 페어를 학습기(121)에 대해서 입력하면, 학습기(121)는, 그 장치 데이터(502)와 계측 레시피(501)를 이용해서, 당해 장치 데이터(502)에 대응하는 반도체 검사 장치(11)가 당해 계측 레시피(501)에 의해 검사를 실시했을 때 에러가 발생하는지의 여부를 계측 결과(113)로서 출력한다. 즉 에러가 발생하는지의 여부를 추정한다. 또한 후술하는 바와 같이, 기계 학습부(120)는, 학습기(121), 해석기(122) 및 수정량 계산부(123)에 의해서, 에러의 원인으로 된 레시피 파라미터에 대한 수정량이나 수정 후의 레시피를 제시할 수 있다.
도 4는, 학습기(121)의 생성 및 해석기의 해석에 대한 절차를 설명하는 플로차트이다. 이하 도 4의 각 스텝에 대하여 설명한다.
(도 4 : 스텝 S401)
컴퓨터 시스템(100)은, 반도체 검사 장치(11∼13)로부터 각각 장치 데이터(111)/레시피(112)/계측 결과(113)를 취득하고, 데이터베이스(110)에 저장한다. 컴퓨터 시스템(100)은, 어느 정도의 기간(예 : 수주간, 수개월 등)에 걸쳐서 이들의 데이터를 축적한다.
(도 4 : 스텝 S402)
컴퓨터 시스템(100)은, 데이터베이스(110)가 축적하고 있는 데이터를 교사 데이터로 해서 기계 학습을 실시함에 의해, 학습기(121)를 생성한다. 본 스텝의 기계 학습에 있어서의 학습기(121)에 대한 입력과 학습기(121)로부터의 출력의 대응 관계는, 도 3b와 같다.
(도 4 : 스텝 S403)
학습기(121)의 기계 학습이 완료된 후, 해석기(122)는 학습기(121)가 학습한 결과, 혹은 학습한 결과와 레시피(112)를 이용해서, 각 레시피 파라미터가 학습기의 예측 결과에 미치는 영향을 해석함에 의해, 레시피 파라미터를 순위 매김한다. 순위 매김은, 예를 들면 각 레시피 파라미터의 SHAP값을 계산함에 의해서 실시할 수 있다. SHAP값 이외의 평가값을 이용해서 순위 매김해도 된다. 이하에서는 SHAP값을 이용하는 예를 설명하는 것으로 한다.
(도 4 : 스텝 S403 : 보충)
SHAP값은, 목적 변수에 대해서 각 특징량이 어느 정도의 영향을 주는지(즉 목적 변수에 대한 기여도)를 수치화한 값이다. 레시피(112)는 복수의 레시피 파라미터를 포함하므로(도 3a에서 설명한 것), 각 레시피 파라미터를 특징량으로 간주하여, 각 특징량의 SHAP값을 계산할 수 있다. SHAP값이 높은 순서대로 기여도가 높다고 간주함에 의해, 레시피 파라미터를 순위 매김할 수 있다. 목적 변수로서는, 예를 들면 에러가 발생하는 확률(또는 에러가 발생하는지의 여부) 등을 이용할 수 있다. 순위 매김의 예 및 순위 매김 결과를 어떻게 이용하는지에 대해서는 후술한다.
도 5는, 새로운 레시피(501)를 소정의 반도체 검사 장치에서 이용했을 때에, 에러가 발생하는지의 여부를 학습기(121)에 의해서 추정함과 함께, 수정해야 할 레시피 파라미터와 그 수정량을 제시하는 절차를 모식적으로 나타내는 도면이다. 학습기(121)는 도 4에서 설명한 기계 학습을 완료한 것으로 한다. 설명을 간이화하기 위하여, 새로운 레시피(112)는 3개의 레시피 파라미터 A∼C를 갖고 있는 것으로 한다. 이하 도 5의 각 스텝에 대하여 설명한다.
새로운 레시피(501) 및 소정의 반도체 검사 장치의 장치 데이터(502)를, 학습기(121)에 대해서 입력한다. 학습기(121)는, 장치 데이터(502)에 대응하는 반도체 검사 장치가, 그 새로운 레시피(501)를 이용했을 때 에러가 발생하는지의 여부를, 학습 결과에 따라서 추정한다. 여기에서는 에러가 발생하면 학습기(121)가 추정했다고 가정해서 이하의 설명을 계속한다.
해석기(122)는, 새로운 레시피(501) 내의 각 레시피 파라미터의 추정 결과에 대한 기여도(예를 들면 SHAP값)를 계산함에 의해, 각 레시피 파라미터를 순위 매김한다. 순위 매김의 예에 대해서는 후술한다.
기계 학습부(120)는, 수정량 계산부(123)를 구비한다. 수정량 계산부(123)는, 새로운 레시피(501) 내의 각 레시피 파라미터를, 에러가 발생하지 않도록 수정한다. 즉 에러가 발생하지 않는 값으로 하기 위한 수정량을 레시피 파라미터마다 계산한다. 반드시 모든 레시피 파라미터에 대하여 수정량을 계산할 필요는 없으며, 예를 들면 기여도의 순위가 높은 것으로부터 순서대로 수정량을 계산해도 된다. 수정량을 계산하는 절차의 구체예에 대해서는 후술한다.
학습기(121)는, 수정량 계산부(123)가 계산한 수정량을 반영한 각 레시피 파라미터에 의해서 에러가 발생하는지의 여부를, 다시 추정한다. 에러가 발생하는 경우는 상기 절차를 반복한다. 에러가 발생하지 않는 경우는, 수정량을 반영한 각 레시피 파라미터를, 수정 후 레시피 파라미터로서 학습기(121)로부터 출력한다. 이때 해석기(122)에 의한 순위 매김의 결과를 아울러서 출력해도 된다. 도 5에 있어서는 레시피 파라미터 A가 최고 순위인 예를 나타냈다.
수정 후 레시피 파라미터는, 오퍼레이터가 수작업에 의해서 새로운 레시피(501)에 대해서 반영해도 되고, 기계 학습부(120)가 새로운 레시피(501)에 대해서 자동적으로 반영해도 된다. 또한 후술하는 바와 같이 수정 결과를 오퍼레이터에 대해서 제시하기 위한 인터페이스를 컴퓨터 시스템(100) 상에 마련해도 된다. 기계 학습부(120)(또는 수정량 계산부(123))는, 수정 레시피를 제안하는 「레시피 수정 제안부」로서의 역할을 갖는다.
도 6a는, 해석기(122)가 레시피 파라미터를 순위 매김한 결과를 나타내는 모식도이다. 해석기(122)는, 학습기(121)에 의한 추정 결과에 대한 각 레시피 파라미터의 기여도를, SHAP값에 의해서 계산할 수 있다. SHAP값이 높은 순서대로 기여도가 높은 것으로 간주할 수 있다. 여기에서는 레시피 파라미터 A가 가장 우선 순위가 높고, 레시피 파라미터 BC는 동 순위인 예를 나타냈다.
도 6b는, 수정량 계산부(123)가 레시피 파라미터의 수정량을 계산하는 절차를 모식적으로 나타내는 도면이다. 해석기(122)는, 과거에 있어서 에러가 발생하지 않은 정상 레시피 파라미터의 통계값을 구한다. 예를 들면 정상 레시피 파라미터의 값과 빈도의 관계를 나타내는 분포를 통계값으로서 구할 수 있다. 그 외, 과거의 정상 레시피 파라미터의 상하한값, 평균값, 중앙값 등을 통계값으로서 이용할 수도 있다. 도 6b에 있어서는 시각적인 알기 쉬움의 관점에서 빈도 분포의 예를 나타냈다.
수정량 계산부(123)는, 새로운 레시피(501) 내의 레시피 파라미터 A를 취득한다. 도 6b의 예에 있어서는, 새로운 레시피 파라미터 A가 과거의 정상 레시피 파라미터 A의 빈도 분포로부터 약간 벗어난 값을 갖는 예를 나타냈다. 수정량 계산부(123)는, 새로운 레시피 파라미터 A와 과거의 통계값 사이의 차분이 작아지도록, 수정량을 구할 수 있다. 예를 들면 과거의 정상 레시피 파라미터 A의 평균값과의 사이의 차분을 수정량으로 할 수 있다. 그 밖의 통계량을 채용한 경우는, 그 통계량과의 사이의 차분을 수정량으로 할 수 있다. 그 외 적당한 방법에 의해, 새로운 레시피 파라미터 A와 과거의 통계량 사이의 차분이 작아지도록 해도 된다. 또한, 레시피 파라미터의 수정은, 복수의 파라미터에 대해서 동시에 행하여 에러 발생 판정을 행해도 되고, 파라미터를 하나씩 수정하여 축차 에러 발생 판정을 행해도 된다.
수정량 계산부(123)는, 레시피 파라미터 BC에 대해서도 마찬가지로 수정량을 구한다. 새로운 레시피 파라미터가 과거의 통계값으로부터 크게 벗어나 있지 않은 경우는, 반드시 수정하지 않아도 된다. 도 6b의 예에 있어서는, 새로운 레시피 파라미터 B는 과거의 빈도 분포 내에 들어가 있으므로, 수정하지 않아도 된다. 혹은, 통계값과의 사이의 차분이 작아지도록 더 수정해도 된다.
도 7a는, 컴퓨터 시스템(100)이 오퍼레이터에 대해서 제공하는 GUI(Graphical User Interface)의 예이다. 여기에서는 에러 표시 화면(701)의 예를 나타냈다. 에러 표시 화면(701)은, 반도체 검사 장치(11)에 있어서 발생한 에러의 내용을 표시하는 화면이다. 예를 들면 계측 결과(113)의 내용을 화면 표시할 수 있다.
도 7b는, 컴퓨터 시스템(100)이 오퍼레이터에 대해서 제공하는 GUI의 예이다. 여기에서는 레시피 표시 화면(702)의 예를 나타냈다. 레시피 표시 화면(702)은, 레시피(112)의 내용을 표시하는 화면이다. 그 외, 장치 데이터(111)의 내용을 아울러서 표시해도 된다.
도 7c는, 컴퓨터 시스템(100)이 오퍼레이터에 대해서 제공하는 GUI의 예이다. 여기에서는 수정 레시피 표시 화면(703)의 예를 나타냈다. 수정 레시피 표시 화면(703)은, 도 5에서 설명한 절차에 따라서 수정한 새로운 레시피(501)에 의해 에러가 저감했는지의 여부를 시각적으로 확인하기 위한 화면이다. 아울러서 수정 후 레시피 파라미터를 표시해도 된다. 오퍼레이터는 수정 레시피 표시 화면(703)을 통해서 수정 레시피의 효과를 확인하고, 수정 결과를 반영할지의 여부 등을 결정할 수 있다.
따라서 도 7a∼도 7c에 나타내는 GUI는, 예를 들면 이하와 같은 정보를 제시할 수 있다. (a) 반도체 검사 장치에 있어서의 에러의 내용을, 시계열의 에러 상황과 함께 제시한다. (b) 반도체 검사 장치가 이용한 레시피의 내용을, 그 레시피를 실행했을 때의 실행 결과와 함께 제시한다. (c) 수정 레시피를 제시함과 함께, 수정 레시피의 효과를 제시한다. (d) 레시피 또는 레시피에 관한 정보를 제시한다.
<실시형태 1 : 정리>
본 실시형태 1에 따른 레시피 에러 추정 시스템에 있어서, 학습기(121)는, 장치 데이터(111)/레시피(112)/계측 결과(113) 사이의 대응 관계를 학습하고, 새로운 레시피(501)를 반도체 검사 장치(11)가 이용했을 때 에러가 발생하는지의 여부를 추정한다. 이것에 의해 오퍼레이터는, 속인적(屬人的)인 판단에 의거하지 않고, 새로운 레시피(501)를 채용할지의 여부를 판단할 수 있다.
본 실시형태 1에 따른 레시피 에러 추정 시스템에 있어서, 수정량 계산부(123)는, 과거의 정상 레시피 내의 레시피 파라미터와, 새로운 레시피 내의 레시피 파라미터 사이의 차분에 따라서, 새로운 레시피 파라미터의 수정량을 구한다. 이것에 의해 오퍼레이터는, 에러의 원인으로 되는 레시피 파라미터를, 속인적 판단에 의거하지 않고 특정할 수 있다. 또한 레시피 파라미터를 수정해서 재검사하는 것을 반복할 필요가 없어지므로, 레시피 수정 작업을 효율화할 수 있다.
본 실시형태 1에 따른 레시피 에러 추정 시스템에 있어서, 해석기(122)는, 새로운 레시피 내의 레시피 파라미터를, 추정 결과에 대한 기여도에 따라서 순위 매김한다. 이것에 의해 오퍼레이터는, 우선 순위가 높은 레시피 파라미터로부터 순서대로 수정량을 반영할 수 있으므로, 레시피 수정 작업을 효율화할 수 있다.
본 실시형태 1에 따른 레시피 에러 추정 시스템은, 새로운 레시피 파라미터의 수정량을 구할 때에, 수정 후보로 되는 레시피 파라미터를 특정함에 의해, 에러의 원인으로 되는 레시피 파라미터도 추정할 수 있다. 따라서 에러 원인을 신속히 특정할 수 있다.
<실시형태 2>
반도체 검사 장치에 있어서 발생하는 에러의 원인으로서는, (a) 반도체 검사 장치의 상태에 기인해서 발생하는 장치 기인 에러, (b) 반도체 웨이퍼의 상태에 기인해서 발생하는 웨이퍼(또는 프로세스) 기인 에러, (c) 레시피 파라미터의 값에 기인해서 발생하는 레시피 기인 에러의 3종류가 존재한다. 장치 기인 에러를 수정하기 위해서는 장치를 수복(修復)할 필요가 있으므로, 레시피(112)를 수정하지 않는다. 웨이퍼 기인 에러는 레시피 수정에 의해서 대처할 수 있는 경우가 있다. 그래서 실시형태 1에 있어서는, 장치 데이터(111)/레시피(112)/계측 결과(113)의 대응 관계를 학습함에 의해, 레시피 파라미터에 의해서 수정할 수 있는 에러를 특정하는 것으로 했다.
한편 에러가 상기 (a)∼(c) 중 어느 것에 기인해서 발생했는지에 대하여 추정하는 것은, 에러 수정을 위해서 유용하다고 생각할 수 있다. 그래서 본 발명의 실시형태 2에서는, 에러 원인의 종별을 추정하는 방법에 대하여 설명한다. 레시피 에러 추정 시스템의 구성은 실시형태 1과 마찬가지이다.
(에러 원인의 종별을 추정하는 예 1)
컴퓨터 시스템(100)은, 각 반도체 검사 장치(11∼13)가 같은 레시피(112)를 이용하는 경우에 있어서, 어느 특정의 반도체 검사 장치에 있어서만 에러가 발생하는 경우, 그 에러는 그 특정의 반도체 검사 장치의 상태에 기인한다고 추정할 수 있다. 반드시 엄밀히 같은 레시피(112)는 아니어도, 내용이 유사한(예를 들면 특징량 벡터 간의 거리가 가까운) 레시피(112)를 각 반도체 검사 장치가 이용하는 경우에 있어서, 특정의 반도체 검사 장치만 에러가 발생한다면, 그 에러는 그 특정의 반도체 검사 장치에 기인한다고 추정할 수 있다. 이 추정은, (a) 컴퓨터 시스템(100)이 구비하는 연산 장치가 상기 추정 룰에 따라서 실시해도 되고(이하 설명하는 예 2와 예 3에 있어서도 마찬가지), (b) 같은 레시피(112)를 이용해서 특정의 반도체 검사 장치에 있어서만 발생한 에러 파라미터를 학습기(121)에 학습시킴에 의해서 학습기(121)가 실시해도 된다. 후자의 경우, 학습기(121)는, 각 반도체 검사 장치의 장치 데이터(111) 간의 차분에 따라서, 장치 기인 에러인지의 여부를 추정하게 된다.
(에러 원인의 종별을 추정하는 예 2)
컴퓨터 시스템(100)은, 특정의 레시피(112)를 이용하는 반도체 검사 장치로부터 시계열을 따라서 계측 결과(113)를 취득하고, 그 중에서 어느 특정의 기간에 있어서만 에러가 발생하고 있는 경우, 그 에러는 반도체 웨이퍼의 상태에 기인한다고 추정할 수 있다. 상기와 마찬가지로 반드시 엄밀히 같은 레시피(112)는 아니어도, 내용이 유사한 레시피(112)의 시계열 이력 중에서 어느 특정의 기간에 있어서만 에러가 발생하고 있는 경우도, 마찬가지이다. 이 추정은 예를 들면, 같은 레시피(112)를 이용해서 발생한 에러의 발생 기간을 학습기(121)가 학습함에 의해서 실시할 수 있다.
(에러 원인의 종별을 추정하는 예 3)
컴퓨터 시스템(100)은, 각 반도체 검사 장치(11∼13)가 같은 레시피(112)를 이용하는 경우에 있어서, 모든 반도체 검사 장치로부터 에러가 발생하는 경우, 그 에러는 그 레시피(112)에 기인한다고 추정할 수 있다. 상기와 마찬가지로 반드시 엄밀히 같은 레시피(112)는 아니어도, 내용이 유사한 레시피(112)를 이용하는 경우에 있어서 모든 반도체 검사 장치로부터 에러가 발생하는 경우도, 마찬가지이다. 또한 반드시 모든 반도체 검사 장치에 있어서 에러가 발생하고 있지 않아도, 문턱값 이상(예를 들면 과반수)의 반도체 검사 장치에 있어서 에러가 발생하는 경우도 마찬가지이다. 이 추정은 예를 들면, 같은 레시피(112)를 이용한 복수의 반도체 검사 장치에 있어서 각각 에러가 발생했는지의 여부를 학습기(121)가 학습함에 의해서 실시할 수 있다.
<실시형태 3>
학습기(121)가 학습한 결과 얻어지는 학습 모델은, 그 학습 모델을 작성할 때에 이용한 교사 데이터에 대응하고 있으므로, 교사 데이터의 내용이 바뀌면 학습 모델의 내용도 바뀔 가능성이 있다. 예를 들면 반도체 검사 장치를 어느 정도 긴 기간 운용하고 있으면, 장치 상태나 반도체 웨이퍼 상태가 운용 개시 시점으로부터 크게 변화하고, 이것에 의해 학습 모델이 진부화될 가능성이 있다. 그래서 본 발명의 실시형태 3에서는, 학습기(121)가 학습을 완료한 후, 새로운 교사 데이터를 이용해서 재학습을 실시하는 동작예를 설명한다. 레시피 에러 추정 시스템의 구성은 실시형태 1과 마찬가지이다.
도 8은, 기계 학습부(120)가 재학습을 실시하는 절차를 설명하는 동작 플로이다. 새로운 교사 데이터(추가 데이터)를 취득할 때마다 본 플로차트를 실시해도 되고, 데이터베이스(110) 내에 어느 정도의 양의 추가 데이터가 축적된 시점에서 본 플로차트를 실시해도 된다. 본 플로차트에 있어서 기계 학습부(120)는, 「재학습 실시부」로서의 역할을 갖는다.
컴퓨터 시스템(100)은, 추가 데이터를 데이터베이스에 축적한다(S801). 기계 학습부(120)는, 추가 데이터를 학습기(121)에 재학습시킴에 의해, 학습 모델을 생성한다(S802). 기계 학습부(120)는, 새롭게 생성한 학습 모델과 기존의 학습 모델 사이의 차분이 문턱값 이상인지의 여부에 따라서, 새롭게 생성한 학습 모델을 기존의 학습 모델과는 다른 모델로서 취급해야 할지의 여부를 판정한다(S803). 예를 들면 학습 모델이 기술하고 있는 파라미터의 특징량 공간 내에 있어서의 거리의 차분 등을 문턱값과 비교함에 의해, 다른 모델인지의 여부를 판정할 수 있다. 기계 학습부(120)는, 다른 모델인 경우는 S802에 있어서 생성한 학습 모델에 의해서 기존의 학습 모델을 치환한다(S804). 다른 모델로서 취급할 필요가 없는 경우는 본 플로차트를 종료한다.
<실시형태 4>
도 9는, 본 발명의 실시형태 4에 따른 레시피 에러 추정 시스템의 구성도이다. 본 실시형태 4에 있어서, 레시피 에러 추정 시스템은, 복수의 제조 거점(Fabric 또는 Fab) 각각에 있어서의 반도체 검사 장치의 에러 원인을 추정한다. 여기에서는 거점(910)(Fab1)과 거점(920)(Fab2)을 예시했다. 각 거점과 컴퓨터 시스템(100)은 네트워크에 의해서 접속되어 있다. 컴퓨터 시스템(100)의 구성은 실시형태 1∼3과 마찬가지이다.
거점(910)은 2개의 제조 라인(911과 912)을 갖는다. 각 제조 라인에는 각각 서로 다른 형식 번호(형식 A, B, C)의 반도체 검사 장치가 접속되어 있다. 거점(920)도 마찬가지의 구성을 구비할 수 있다. 컴퓨터 시스템(100)은 각 거점의 각 제조 라인 각각의 반도체 검사 장치와 접속하여, 장치 데이터(111)/레시피(112)/계측 결과(113)를 각각 취득한다. 이후의 처리는 실시형태 1∼3과 마찬가지이다.
컴퓨터 시스템(100)은, 거점마다 혹은 제조 라인마다 서로 다른 학습 모델을 생성해도 되고, 이들 중 어느 하나 또는 모두를 통합한 단일의 학습 모델을 생성해도 된다. 전자의 경우는 거점마다 혹은 제조 라인마다의 특성에 따른 학습 모델을 생성할 수 있다. 후자의 경우는 예를 들면 각 거점이나 각 제조 라인이 유사한 검사 장치를 이용하고 있는 경우에 있어서, 교사 데이터양을 늘림에 의해 추정 정밀도를 높일 수 있다.
<본 발명의 변형예에 대하여>
본 발명은, 전술한 실시형태로 한정되는 것은 아니며, 다양한 변형예가 포함된다. 예를 들면, 상기한 실시형태는 본 발명을 알기 쉽게 설명하기 위하여 상세히 설명한 것이며, 반드시 설명한 모든 구성을 구비하는 것으로 한정되는 것은 아니다. 또한, 어느 실시형태의 구성의 일부를 다른 실시형태의 구성으로 치환하는 것이 가능하고, 또한, 어느 실시형태의 구성에 다른 실시형태의 구성을 더하는 것도 가능하다. 또한, 각 실시형태의 구성의 일부에 대하여, 다른 구성의 추가·삭제·치환을 하는 것이 가능하다.
이상의 실시형태에 있어서는, (a) 장치 데이터, (b) 레시피, (c) 계측 결과의 대응 관계를 학습기(121)에 학습시키는 예를 나타냈지만, 레시피 에러를 특정하기 위해서는, 적어도 레시피와 에러 파라미터 사이의 대응 관계를 학습하면 충분하다. 따라서 그와 같은 구성도 본 발명의 대상이다.
이상의 실시형태에 있어서, 반도체 검사 장치의 레시피 에러를 추정하는 예를 설명했지만, 장치의 동작을 규정하는 파라미터와 그 파라미터를 채용했을 때 에러가 발생하는지의 여부에 대하여 학습기(121)에 학습시킴에 의해, 그 외 장치에 대해서도 본 발명을 적용할 수 있다.
11∼13 : 반도체 검사 장치 100 : 컴퓨터 시스템
110 : 데이터베이스 120 : 기계 학습부
121 : 학습기 122 : 해석기
123 : 수정량 계산부

Claims (19)

  1. 반도체 검사 장치가 실시하는 검사 동작을 규정하는 레시피 또는 당해 레시피에 관한 정보를 제시하는 시스템으로서,
    상기 시스템은, 상기 반도체 검사 장치에 있어서 발생한 에러의 원인으로 된 상기 레시피를 추정하는 컴퓨터 시스템을 구비하고,
    상기 컴퓨터 시스템은, 상기 반도체 검사 장치가 상기 검사 동작을 실시할 때에 이용한 상기 레시피와, 그 레시피에 기인해서 발생한 상기 에러 사이의 대응 관계를 기계 학습에 의해서 학습하는 학습기를 구비하고,
    상기 컴퓨터 시스템은, 상기 학습기가 상기 기계 학습을 완료한 후, 새로운 상기 레시피를 상기 학습기에 대해서 투입함에 의해, 상기 반도체 검사 장치가 상기 새로운 레시피를 이용했을 때 상기 에러가 발생하는지의 여부에 대한 추정 결과를 상기 학습기의 출력으로서 취득하고,
    상기 컴퓨터 시스템은, 상기 새로운 레시피에 의해서 상기 에러가 발생하는 취지의 추정 결과를 상기 학습기로부터 취득한 경우는, 상기 에러가 발생하지 않는 취지의 추정 결과가 얻어질 때까지, 상기 새로운 레시피를 수정해서 상기 학습기에 대해서 재투입하는 것을 반복하고,
    상기 컴퓨터 시스템은, 상기 반복에 의해서 얻어진 상기 레시피 또는 당해 레시피에 관한 정보를, 상기 반도체 검사 장치가 이용해야 하는 것으로서 제시하는
    것을 특징으로 하는 시스템.
  2. 제1항에 있어서,
    상기 레시피는, 상기 검사 동작을 규정하는 1 이상의 레시피 파라미터를 기술하고 있고,
    상기 학습기는, 상기 에러가 발생했을 때 상기 반도체 검사 장치가 이용하고 있던 상기 레시피 파라미터의 조합과, 상기 에러의 내용을 기술한 에러 파라미터 사이의 대응 관계를 학습하고,
    상기 컴퓨터 시스템은, 상기 새로운 레시피가 기술하고 있는 상기 레시피 파라미터를 상기 학습기에 대해서 투입함에 의해, 상기 레시피 파라미터에 대응하는 상기 에러 파라미터를, 상기 추정 결과로서 취득하는
    것을 특징으로 하는 시스템.
  3. 제1항에 있어서,
    상기 레시피는, 상기 검사 동작을 규정하는 1 이상의 레시피 파라미터를 기술하고 있고,
    상기 컴퓨터 시스템은, 상기 반복을 실시함에 의해, 상기 에러가 발생하는 상기 레시피에 대한 수정 제안을 제시하는 레시피 수정 제안부를 구비하고,
    상기 레시피 수정 제안부는, 상기 수정 제안으로서, 상기 반도체 검사 장치가 이용해야 하는 상기 레시피 파라미터를 수정 후보 파라미터로서 제시함과 함께, 상기 수정 후보 파라미터의 수정량을 제시하는
    것을 특징으로 하는 시스템.
  4. 제3항에 있어서,
    상기 학습기는, 상기 에러에 대한 상기 레시피 파라미터의 기여도를 계산하는 해석기를 더 구비하고,
    상기 레시피 수정 제안부는, 상기 기여도에 따라서, 상기 레시피 파라미터 중에서 상기 수정 후보 파라미터를 특정하는
    것을 특징으로 하는 시스템.
  5. 제3항에 있어서,
    상기 컴퓨터 시스템은, 상기 수정량을 계산하는 수정량 계산부를 더 구비하고,
    상기 수정량 계산부는, 상기 에러가 발생하지 않은 과거의 정상 레시피에 있어서의 정상 레시피 파라미터의 값 분포 또는 통계값을 취득하고,
    상기 수정량 계산부는, 상기 수정 후보 파라미터와, 상기 정상 레시피 내에 있어서 상기 수정 후보 파라미터에 대응하는 상기 정상 레시피 파라미터의 상기 값 분포 또는 통계값 사이의 차분에 따라서, 상기 수정량을 산출하는
    것을 특징으로 하는 시스템.
  6. 제1항에 있어서,
    상기 컴퓨터 시스템은, 상기 반도체 검사 장치의 상태를 나타내는 상태 파라미터를 기술한 장치 데이터를 취득하고,
    상기 학습기는, 상기 레시피, 상기 상태 파라미터, 및 상기 에러의 내용을 기술한 에러 파라미터 사이의 대응 관계를, 상기 기계 학습에 의해서 학습하고,
    상기 컴퓨터 시스템은, 상기 학습기가 상기 기계 학습을 완료한 후, 상기 새로운 레시피와 함께 상기 상태 파라미터를 상기 학습기에 대해서 투입함에 의해, 상기 반도체 검사 장치가 상기 새로운 레시피를 이용하며 또한 상기 반도체 검사 장치가 상기 상태 파라미터에 의해서 나타나는 상태일 때 상기 에러가 발생하는지의 여부에 대한 추정 결과를, 상기 학습기의 출력으로서 취득하는
    것을 특징으로 하는 시스템.
  7. 제6항에 있어서,
    상기 반도체 검사 장치는, 제1 검사 장치와 제2 검사 장치를 포함하고,
    상기 컴퓨터 시스템은, 상기 상태 파라미터로서, 상기 제1 검사 장치의 상태를 나타내는 제1 장치 파라미터와, 상기 제2 검사 장치의 상태를 나타내는 제2 장치 파라미터를 취득하고,
    상기 학습기는, 상기 레시피, 상기 제1 장치 파라미터, 상기 제2 장치 파라미터, 및 상기 에러 사이의 대응 관계를 상기 기계 학습에 의해서 학습하고,
    상기 학습기는, 상기 제1 장치 파라미터와 상기 제2 장치 파라미터 사이의 차분에 따라서, 상기 제1 장치 파라미터와 상기 제2 장치 파라미터 중 적어도 어느 하나에 기인해서 상기 에러가 발생했는지의 여부를 추정하는
    것을 특징으로 하는 시스템.
  8. 제1항에 있어서,
    상기 학습기는, 상기 기계 학습에 의해서 학습한 상기 대응 관계의 시계열 이력에 있어서, 같은 레시피 또는 유사한 레시피 그룹을 이용함에 의해서 상기 에러가 발생한 시점과 발생하지 않은 시점을 각각 특정함에 의해, 상기 반도체 검사 장치의 검사 대상의 상태에 기인해서 상기 에러가 발생했는지의 여부를 추정하는
    것을 특징으로 하는 시스템.
  9. 제1항에 있어서,
    상기 반도체 검사 장치는, 제1 검사 장치와 제2 검사 장치를 포함하고,
    상기 학습기는, 같은 레시피 또는 유사한 레시피 그룹을 이용함에 의해서 상기 제1 검사 장치와 상기 제2 검사 장치 각각에 있어서 상기 에러가 발생했는지의 여부에 따라서, 상기 레시피에 기인해서 상기 에러가 발생했는지의 여부를 추정하는
    것을 특징으로 하는 시스템.
  10. 제1항에 있어서,
    상기 컴퓨터 시스템은, 상기 기계 학습이 완료된 후에 있어서 상기 학습기에 상기 기계 학습을 재실시시키는 재학습 실시부를 더 구비하고,
    상기 재학습 실시부는, 상기 기계 학습이 완료된 후에 있어서, 새로운 상기 레시피와 새로운 상기 에러 사이의 새로운 대응 관계를 취득하고, 그 새로운 대응 관계를 상기 학습기에 대해서 입력함에 의해, 상기 학습기에 상기 기계 학습을 재실시시키고,
    상기 재학습 실시부는, 상기 기계 학습의 결과를 기술한 학습 데이터 모델과, 상기 재실시의 결과를 기술한 재학습 데이터 모델 사이의 차분이 판정 문턱값 이상인 경우는, 상기 재학습 데이터 모델을 상기 학습 데이터 모델로 치환하는
    것을 특징으로 하는 시스템.
  11. 제1항에 있어서,
    상기 컴퓨터 시스템은, 상기 반도체 검사 장치에 있어서 상기 에러가 발생했을 때에 있어서의 상기 반도체 검사 장치의 상태를 나타내는 파라미터를, 상기 에러의 내용과 함께 제시하는, 유저 인터페이스를 더 구비하는
    것을 특징으로 하는 시스템.
  12. 제6항에 있어서,
    상기 장치 데이터는, 상기 상태 파라미터로서,
    상기 반도체 검사 장치를 규정 사양에 따라서 동작시키기 위한 동작 보정 파라미터를 기술한 장치 고유 파라미터,
    상기 반도체 검사 장치의 기차(機差)를 보정하기 위한 동작 보정 파라미터를 기술한 장치 기차 보정 파라미터,
    상기 반도체 검사 장치에 의한 관찰 조건을 기술한 관찰 조건 파라미터
    중 적어도 어느 하나를 기술하고 있는
    것을 특징으로 하는 시스템.
  13. 제2항에 있어서,
    상기 레시피는, 상기 검사 동작을 규정하는 파라미터로서,
    상기 반도체 검사 장치가 검사하는 반도체 웨이퍼 상의 좌표 맵,
    상기 반도체 웨이퍼의 좌표계와 상기 반도체 검사 장치의 좌표계를 합치시키기 위해서 이용하는 얼라인먼트 파라미터,
    상기 반도체 검사 장치가 검사하는 위치를 상기 반도체 웨이퍼 상에 있어서의 검사 위치에 맞추기 위해서 이용하는 어드레싱 파라미터,
    상기 검사 위치에 있어서 상기 반도체 웨이퍼 상에 형성되어 있는 패턴 중 길이를 측정해야 할 부위를 지정하기 위해서 이용하는 측장 파라미터
    중 적어도 어느 하나를 기술하고 있는
    것을 특징으로 하는 시스템.
  14. 제2항에 있어서,
    상기 에러 파라미터는, 상기 에러의 내용과 함께,
    상기 반도체 검사 장치가 검사하는 반도체 웨이퍼 상에 형성되어 있는 패턴의 길이를 특정한 결과를 기술한 측장 결과,
    상기 반도체 검사 장치가 상기 반도체 웨이퍼를 관찰함에 의해 취득한 관찰 화상,
    상기 반도체 검사 장치의 동작 로그
    중 적어도 어느 하나를 기술하고 있는
    것을 특징으로 하는 시스템.
  15. 제1항에 있어서,
    상기 컴퓨터 시스템은, 상기 반도체 검사 장치에 있어서 상기 에러의 내용을, 상기 에러의 시계열의 에러 상황과 함께 제시하는, 유저 인터페이스를 더 구비하는
    것을 특징으로 하는 시스템.
  16. 제1항에 있어서,
    상기 컴퓨터 시스템은, 상기 반도체 검사 장치에 있어서 상기 레시피의 내용을, 상기 레시피를 실행했을 때의 실행 결과와 함께 제시하는, 유저 인터페이스를 더 구비하는
    것을 특징으로 하는 시스템.
  17. 제1항에 있어서,
    상기 컴퓨터 시스템은, 상기 반도체 검사 장치에 있어서 상기 레시피를 수정한 결과를 제시하여, 수정 레시피의 효과를 확인할 수 있는, 유저 인터페이스를 더 구비하는
    것을 특징으로 하는 시스템.
  18. 제11항에 있어서,
    상기 컴퓨터 시스템은, 상기 레시피 또는 상기 레시피에 관한 정보를 상기 유저 인터페이스에 더 제시하는
    것을 특징으로 하는 시스템.
  19. 반도체 검사 장치가 실시하는 검사 동작을 규정하는 레시피 중 상기 반도체 검사 장치에 있어서 발생한 에러의 원인으로 된 것을 추정하는 시스템으로서,
    상기 시스템은, 상기 에러의 원인으로 된 상기 레시피를 추정하는 컴퓨터 시스템을 구비하고,
    상기 컴퓨터 시스템은, 상기 반도체 검사 장치가 상기 검사 동작을 실시할 때에 이용한 상기 레시피와, 그 레시피에 기인해서 발생한 상기 에러 사이의 대응 관계를 기계 학습에 의해서 학습하는 학습기를 구비하고,
    상기 컴퓨터 시스템은, 상기 학습기가 상기 기계 학습을 완료한 후, 새로운 상기 레시피를 상기 학습기에 대해서 투입함에 의해, 상기 반도체 검사 장치가 상기 새로운 레시피를 이용했을 때 상기 에러가 발생하는지의 여부에 대한 추정 결과를 상기 학습기의 출력으로서 취득하고, 당해 추정 결과에 의거해서 상기 에러의 원인으로 된 것을 추정하는
    것을 특징으로 하는 시스템.
KR1020227004524A 2019-09-06 2019-09-06 레시피 정보 제시 시스템, 레시피 에러 추정 시스템 KR20220034196A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/035140 WO2021044611A1 (ja) 2019-09-06 2019-09-06 レシピ情報提示システム、レシピエラー推定システム

Publications (1)

Publication Number Publication Date
KR20220034196A true KR20220034196A (ko) 2022-03-17

Family

ID=74853098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227004524A KR20220034196A (ko) 2019-09-06 2019-09-06 레시피 정보 제시 시스템, 레시피 에러 추정 시스템

Country Status (6)

Country Link
US (1) US20220334172A1 (ko)
JP (1) JP7153142B2 (ko)
KR (1) KR20220034196A (ko)
CN (1) CN114245933A (ko)
TW (1) TWI743877B (ko)
WO (1) WO2021044611A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021199164A1 (ja) * 2020-03-30 2021-10-07 株式会社日立ハイテク 診断システム
US20230168650A1 (en) * 2021-12-01 2023-06-01 United Microelectronics Corp. Recipe verifying method, recipe verifying server, and smart manufacturing controlling system using the same
US20230367288A1 (en) * 2022-05-16 2023-11-16 Applied Materials, Inc. Physically-informed multi-system hardware operating windows
WO2024105811A1 (ja) * 2022-11-16 2024-05-23 株式会社日立ハイテク エラー要因解析装置、および、エラー要因解析方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5933985B2 (ja) 1979-02-06 1984-08-20 富士通株式会社 半導体装置
JP4398441B2 (ja) 2005-06-22 2010-01-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 超小型電子機構の所望寸法を測定するのに用いられる計測ツールにおける障害を識別する方法、及びそのコンピュータプログラム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0727707A (ja) * 1993-07-09 1995-01-31 Nikon Corp 異物検査装置
WO2007013170A1 (ja) * 2005-07-29 2007-02-01 Topcon Corporation 自己診断機能を有する半導体デバイス製造検査装置
JP2010087070A (ja) * 2008-09-30 2010-04-15 Hitachi High-Technologies Corp 走査電子顕微鏡に用いられるレシピの診断装置
JP2018147959A (ja) * 2017-03-02 2018-09-20 東京エレクトロン株式会社 検査システム、ならびに検査システムの故障解析・予知方法
JP6815251B2 (ja) * 2017-03-30 2021-01-20 東京エレクトロン株式会社 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム
TWI644190B (zh) * 2017-06-29 2018-12-11 台灣積體電路製造股份有限公司 製程系統與製程方法
JP7236231B2 (ja) * 2018-09-07 2023-03-09 ルネサスエレクトロニクス株式会社 半導体装置及び解析システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5933985B2 (ja) 1979-02-06 1984-08-20 富士通株式会社 半導体装置
JP4398441B2 (ja) 2005-06-22 2010-01-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 超小型電子機構の所望寸法を測定するのに用いられる計測ツールにおける障害を識別する方法、及びそのコンピュータプログラム

Also Published As

Publication number Publication date
WO2021044611A1 (ja) 2021-03-11
JPWO2021044611A1 (ko) 2021-03-11
TW202111591A (zh) 2021-03-16
JP7153142B2 (ja) 2022-10-13
TWI743877B (zh) 2021-10-21
CN114245933A (zh) 2022-03-25
US20220334172A1 (en) 2022-10-20

Similar Documents

Publication Publication Date Title
JP7153142B2 (ja) レシピ情報提示システム、レシピエラー推定システム
JP6893549B2 (ja) 高次元変数選択モデルを使用した重要なパラメータの決定システム
KR20190075707A (ko) 딥러닝을 이용한 양품 선별 방법
JP2014529909A (ja) 問題のある高度プロセス制御パラメータの検出及び訂正のための方法及びシステム
WO2021225097A1 (ja) 画像検査装置、画像検査方法及びプログラム
TWI783400B (zh) 誤差因子的推定裝置及推定方法
US10310929B2 (en) Diagnosing combinations of failures in a system
KR20230171378A (ko) 결함 검사 장치
JP2011008756A (ja) シミュレーション評価システム
JP5498258B2 (ja) 欠陥解析方法、欠陥解析装置、欠陥解析システム、およびプログラム
JP7188950B2 (ja) データ処理方法およびデータ処理プログラム
WO2022059135A1 (ja) エラー要因の推定装置及び推定方法
US20230021965A1 (en) Methods and systems for assessing printed circuit boards
KR20070104073A (ko) 반도체 제조 설비의 공정 분석 시스템 및 그의 분석 방법
US20230376850A1 (en) Method and device for reconstructing a position of semiconductor devices on a wafer
US20220171377A1 (en) Mounted board manufacturing system
WO2022202456A1 (ja) 外観検査方法および外観検査システム
JP2017126251A (ja) 工程評価方法と装置
US20230298137A1 (en) Image restoration system and image restoration method
US11954615B2 (en) Model management for non-stationary systems
Jbira et al. Reproducibility Experimentation among Computer‐Aided Inspection Software from a Single Point Cloud
TWI842961B (zh) 資料處理方法、資料處理裝置以及電腦可讀取記錄媒體
CN117836734A (zh) 用于确定处理设备性能的综合分析模块
JP2023075738A (ja) プログラム、学習済みモデル、及び、学習済みモデルの生成方法
CN115587959A (zh) 异常检测系统及异常检测方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal