KR20220031340A - 자외선 발광소자 및 이를 포함하는 발광소자 패키지 - Google Patents

자외선 발광소자 및 이를 포함하는 발광소자 패키지 Download PDF

Info

Publication number
KR20220031340A
KR20220031340A KR1020200113153A KR20200113153A KR20220031340A KR 20220031340 A KR20220031340 A KR 20220031340A KR 1020200113153 A KR1020200113153 A KR 1020200113153A KR 20200113153 A KR20200113153 A KR 20200113153A KR 20220031340 A KR20220031340 A KR 20220031340A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
light emitting
electrode
layer
disposed
Prior art date
Application number
KR1020200113153A
Other languages
English (en)
Other versions
KR102385672B1 (ko
Inventor
성연준
오승규
소재봉
이길준
김원호
권태완
오 에릭
Original Assignee
주식회사 포톤웨이브
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 포톤웨이브 filed Critical 주식회사 포톤웨이브
Priority to KR1020200113153A priority Critical patent/KR102385672B1/ko
Priority to PCT/KR2020/017786 priority patent/WO2022050510A1/ko
Priority to CN202110182050.6A priority patent/CN114141921A/zh
Priority to JP2021023701A priority patent/JP7219500B2/ja
Priority to TW110105364A priority patent/TWI778520B/zh
Priority to US17/178,261 priority patent/US11682747B2/en
Publication of KR20220031340A publication Critical patent/KR20220031340A/ko
Priority to KR1020220043235A priority patent/KR20220047555A/ko
Application granted granted Critical
Publication of KR102385672B1 publication Critical patent/KR102385672B1/ko
Priority to US18/195,962 priority patent/US20230282769A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Led Devices (AREA)

Abstract

실시예는 제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치되는 활성층 및 상기 제1 도전형 반도체층이 노출되는 식각 영역을 포함하는 발광 구조물; 상기 발광 구조물 상에 배치되고 상기 식각 영역의 일부를 노출시키는 제1 홀을 포함하는 제1 절연층; 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극; 및 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극을 포함하고, 상기 발광 구조물은 상기 제1 홀에 노출된 상기 제1 도전형 반도체층 상에서 재성장된 중간층을 포함하고, 상기 제1 전극은 상기 중간층 상에 배치되고, 상기 식각 영역은 상기 제1 전극의 외측면을 기준으로 내측에 배치되는 제1 식각 영역과 외측에 배치되는 제2 식각 영역을 포함하고, 상기 제1 식각 영역의 면적과 상기 중간층의 면적의 비는 1:0.3 내지 1:0.7인 자외선 발광소자 및 이를 포함하는 발광소자 패키지를 개시한다.

Description

자외선 발광소자 및 이를 포함하는 발광소자 패키지{ULTRAVIOLET LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE INCLUDING THE SAME}
실시예는 자외선 발광소자 및 이를 포함하는 발광소자 패키지에 관한 것이다.
발광 다이오드(LED, Light Emitting Diode)는 전기 에너지를 빛으로 변환시키는 중요한 고체 소자의 일종으로서, 일반적으로 2개의 상반된 도핑층 사이에 개재된 반도체 재료의 활성층을 포함한다. 2개의 도핑층 양단에 바이어스가 인가되면, 정공과 전자가 활성층으로 주입된 후 그곳에서 재결합되어 빛이 발생된다. 활성 영역에서 발생된 빛은 모든 방향으로 방출되어 모든 노출 표면을 통해 반도체 칩 밖으로 탈출한다. LED의 패키징은 일반적으로 탈출하는 빛을 희망하는 출력 방출 형태로 지향하는데 사용된다.
최근 응용 분야가 확대되고 고출력 자외선 LED 제품에 대한 요구가 커짐에 따라 광출력을 향상시키기 위한 많은 연구 개발이 진행되고 있다.
최근 수처리 및 살균제품 등의 수요가 급증함에 따라 관심이 높아지고 있는 자외선 LED는 사파이어 기판 등의 상부에 버퍼층, n형 반도체층, 활성층, p형 반도체층을 성장하여 제조될 수 있다.
그러나, 자외선 LED는 Al 조성이 높은 AlGaN층이 사용됨에 따라 n형 반도체, p형 반도체와 금속 전극간의 오믹접촉(Ohmic contact)이 어려워 동작 전압이 높아지는 문제가 있으며, 금속 전극이 자외선 광을 충분히 반사시키지 못하여 광 추출 효율이 떨어지는 문제가 있다.
실시예는 동작전압이 낮아진 발광소자 및 이를 포함하는 발광소자 패키지를 제공할 수 있다.
실시예는 광 출력이 개선된 발광소자 및 이를 포함하는 발광소자 패키지를 제공할 수 있다.
실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
본 발명의 일 특징에 따른 발광소자는, 제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치되는 활성층 및 상기 제1 도전형 반도체층이 노출되는 식각 영역을 포함하는 발광 구조물; 상기 발광 구조물 상에 배치되고 상기 식각 영역의 일부를 노출시키는 제1 홀을 포함하는 제1 절연층; 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극; 및 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극을 포함하고, 상기 발광 구조물은 상기 제1 홀에 노출된 상기 제1 도전형 반도체층 상에서 재성장된 중간층을 포함하고, 상기 제1 전극은 상기 중간층 상에 배치되고, 상기 식각 영역은 상기 제1 전극의 외측면을 기준으로 내측에 배치되는 제1 식각 영역과 외측에 배치되는 제2 식각 영역을 포함하고, 상기 제1 식각 영역의 면적과 상기 중간층의 면적의 비는 1:0.3 내지 1:0.7이다.
상기 중간층의 두께는 상기 제1 절연층의 두께보다 얇을 수 있다.
상기 제1 절연층의 두께와 상기 중간층의 두께의 비는 1:0.03 내지 1:0.5일 수 있다.
상기 제1 절연층은 상기 중간층 상부로 연장되는 제1 연장부를 포함할 수 있다.
상기 제1 전극은 상기 제1 절연층의 상부로 연장되는 제2 연장부를 포함하고, 상기 제2 연장부의 폭은 5㎛ 내지 15㎛일 수 있다.
상기 중간층은 서로 알루미늄 조성이 다른 제1 중간층과 제2 중간층이 복수 회 적층되고, 상기 제1 중간층의 알루미늄 조성은 상기 제2 중간층의 알루미늄 조성보다 높을 수 있다.
상기 제1 도전형 반도체층은 제1 서브 반도체층, 상기 제1 서브 반도체층 상에 배치되는 제2 서브 반도체층, 상기 제2 서브 반도체층 상에 배치되는 제3 서브 반도체층, 및 상기 제3 서브 반도체층 상에 배치되는 제4 서브 반도체층을 포함하고, 상기 제2 서브 반도체층의 알루미늄 조성은 상기 제1 서브 반도체층 및 상기 제4 서브 반도체층의 알루미늄 조성보다 낮고, 상기 제3 서브 반도체층의 알루미늄 조성은 상기 제2 서브 반도체층의 알루미늄 조성보다 낮고, 상기 중간층은 상기 제3 서브 반도체층 상에 배치될 수 있다.
상기 중간층의 알루미늄 조성은 상기 제3 서브 반도체층의 알루미늄 조성보다 낮을 수 있다.
상기 발광 구조물은 제1 방향으로 연장되고 상기 제1 방향과 수직한 제2 방향으로 서로 이격된 복수 개의 발광 영역을 포함하고, 상기 중간층은 상기 복수 개의 발광 영역 사이에 배치되고 제1 끝단과 제2 끝단을 갖는 복수 개의 핑거부 및 상기 식각 영역의 가장자리를 따라 연장된 테두리부를 포함하고, 상기 테두리부는 상기 복수 개의 핑거부의 제1 끝단 및 제2 끝단에 연결될 수 있다.
상기 복수 개의 핑거부는 상기 제1 끝단의 폭이 상기 제2 끝단의 폭보다 넓을 수 있다.
상기 제1 전극은 상기 복수 개의 발광 영역 사이에 배치되고 제1 끝단과 제2 끝단을 갖는 복수 개의 핑거 전극 및 상기 식각 영역의 가장자리를 따라 연장된 테두리 전극을 포함하고, 상기 테두리 전극은 상기 복수 개의 핑거 전극의 제1 끝단 및 제2 끝단에 연결되고, 상기 핑거 전극의 제1 끝단의 폭은 상기 핑거 전극의 제2 끝단의 폭보다 넓을 수 있다.
상기 제1 전극 및 상기 제2 전극 상에 배치되고, 상기 제1 전극을 노출하는 제1 개구부 및 상기 제2 전극을 노출하는 제2 개구부를 포함하는 제2 절연층; 상기 제2 절연층 상에 배치되고 상기 제1 개구부를 통해 상기 제1 전극과 전기적으로 연결되는 제1 패드; 및 상기 제2 절연층 상에 배치되고 상기 제2 개구부를 통해 상기 제2 전극과 전기적으로 연결되는 제 2 패드를 포함할 수 있다.
상기 제1 개구부는 상기 핑거부의 제1 끝단 상에 배치되고, 상기 제2 개구부는 상기 제2 전극 상에 배치될 수 있다.
상기 복수 개의 발광 영역은 각각 제1 끝단과 제2 끝단을 포함하고, 상기 복수 개의 발광 영역의 제1 끝단은 서로 멀어지는 방향으로 휘어진 곡률부를 포함하고, 상기 제1 패드는 상기 복수 개의 발광 영역의 곡률부와 중첩될 수 있다.
실시 예에 따르면, 반도체층과 전극 사이의 오믹저항을 낮추어 자외선 발광소자의 동작전압을 낮출 수 있다.
또한, 광 출력이 개선된 자외선 발광소자를 제작할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 발광소자의 개념도이고,
도 2는 도 1의 A 부분 확대도이고,
도 3은 중간층의 적층 구조를 보여주는 도면이고,
도 4는 도 2의 변형예이고,
도 5는 중간층을 보여주는 평면도이고,
도 6은 제1 전극을 보여주는 평면도이고,
도 7은 본 발명의 일 실시예에 따른 발광소자의 평면도이고,
도 8은 메사 식각에 의해 발광 영역 및 식각 영역을 형성한 상태를 보여주는 평면도 및 단면도이고,
도 9는 제1 도전형 반도체층 상에 중간층을 재성장한 상태를 보여주는 평면도 및 단면도이고,
도 10은 제1 전극을 형성한 상태를 보여주는 평면도 및 단면도이고,
도 11은 제2 전극을 형성한 상태를 보여주는 평면도 및 단면도이고,
도 12는 본 발명의 일 실시 예에 따른 단파장 자외선 LED(Peak wavelength: 265nm)의 전기적 특성(VF 향상)및 광학적 특성(광출력 향상)의 개선 효과를 설명하기 위한 그래프이다.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 발광소자의 개념도이고, 도 2는 도 1의 A 부분 확대도이고, 도 3은 중간층의 적층 구조를 보여주는 도면이고, 도 4는 도 2의 변형예이다.
도 1 및 도 2를 참조하면, 본 발명의 실시 예에 따른 발광 구조물은 자외선 파장대의 광을 출력할 수 있다. 예시적으로 발광 구조물은 근자외선 파장대의 광(UV-A)을 출력할 수도 있고, 원자외선 파장대의 광(UV-B)을 출력할 수 도 있고, 심자외선 파장대의 광(UV-C)을 출력할 수 있다.
예시적으로, 근자외선 파장대의 광(UV-A)는 320nm 내지 420nm 범위에서 피크 파장을 가질 수 있고, 원자외선 파장대의 광(UV-B)은 280nm 내지 320nm 범위에서 피크 파장을 가질 수 있으며, 심자외선 파장대의 광(UV-C)은 100nm 내지 280nm 범위에서 피크 파장을 가질 수 있다.
발광 구조물(120, 130, 140)이 자외선 파장대의 광을 발광할 때, 발광 구조물의 각 반도체층은 알루미늄(Al)을 포함하는 Inx1Aly1Ga1-x1-y1N(0≤x1≤1, 0<y1≤1, 0≤x1+y1≤1) 물질을 포함할 수 있다. 여기서, Al의 조성은 In 원자량과 Ga 원자량 및 Al 원자량을 포함하는 전체 원자량과 Al 원자량의 비율로 나타낼 수 있다. 예를 들어, Al 조성이 40%인 경우 Ga 의 조성은 60%인 Al0.4Ga0.6N일 수 있다.
또한 실시 예의 설명에 있어서 조성이 낮거나 높다라는 의미는 각 반도체층의 조성 %의 차이로 이해될 수 있다. 예를 들면, 제1 반도체층의 알루미늄 조성이 30%이고 제2 반도체층의 알루미늄 조성이 60%인 경우, 제2 반도체층의 알루미늄 조성은 제1 반도체층의 알루미늄 조성보다 30% 더 높다고 표현할 수 있다.
기판(110)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge 중 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 기판(110)은 자외선 파장대의 광이 투과할 수 있는 투광기판일 수 있다.
버퍼층(미도시)은 기판(110)과 반도체층들 사이의 격자 부정합을 완화할 수 있다. 버퍼층은 Ⅲ족과 Ⅴ족 원소가 결합된 형태이거나 AlN, AlGaN, InAlGaN, AlInN 중에서 어느 하나를 포함할 수 있다. 본 실시 예는 버퍼층(111)은 AlN일 수 있으나 이에 한정하지 않는다. 버퍼층(111)은 도펀트를 포함할 수도 있으나 이에 한정하지 않는다.
제1 도전형 반도체층(120)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(120)은 Inx1Aly1Ga1-x1-y1N(0≤x1≤1, 0<y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 AlGaN, AlN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1 도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1도펀트가 n형 도펀트인 경우, 제1도펀트가 도핑된 제1 도전형 반도체층(120)은 n형 반도체층일 수 있다.
활성층(130)은 제1 도전형 반도체층(120)과 제2 도전형 반도체층(140) 사이에 배치될 수 있다. 활성층(130)은 제1 도전형 반도체층(120)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(140)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(130)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 자외선 파장을 가지는 빛을 생성할 수 있다.
활성층(130)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(130)의 구조는 이에 한정하지 않는다.
활성층(130)은 복수 개의 우물층과 장벽층을 포함할 수 있다. 우물층과 장벽층은 Inx2Aly2Ga1-x2-y2N(0≤x2≤1, 0<y2≤1, 0≤x2+y2≤1)의 조성식을 가질 수 있다. 우물층은 발광하는 파장에 따라 알루미늄 조성이 달라질 수 있다. 알루미늄 조성이 높아질수록 우물층에서 발광하는 파장은 짧아질 수 있다.
제2 도전형 반도체층(140)은 활성층(130) 상에 형성되며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 반도체층(140)에 제2도펀트가 도핑될 수 있다.
제2 도전형 반도체층(140)은 Inx5Aly2Ga1-x5-y2N (0≤x5≤1, 0<y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다.
제2도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2도펀트가 도핑된 제2 도전형 반도체층(140)은 p형 반도체층일 수 있다.
활성층(130)과 제2 도전형 반도체층(140) 사이에는 전자 차단층(Electron-Blocking Layer; EBL)이 배치될 수 있다. 전자 차단층은 활성층(130)의 구속층으로 전자 이탈을 감소시킬 수 있다.
발광 구조물(120, 130, 140)은 메사 식각에 의해 활성층(130) 및 제2 도전형 반도체층(140)이 일부 제거됨으로써 제1 도전형 반도체층(120)이 노출된 식각 영역(P1)을 포함할 수 있다. 발광 구조물은 식각 영역(P1)에서 제1 도전형 반도체층(120) 상에 선택적으로 재성장한 중간층(160)을 포함할 수 있다.
중간층(160)은 선택적으로 재성장된 n형 오믹 반도체층일 수 있다. 중간층(160)의 알루미늄 조성은 제1 도전형 반도체층(120)보다 작을 수 있다. 예시적으로 중간층(160)의 알루미늄 조성은 0% 내지 30%일 수 있다. 중간층(160)은 GaN 또는 AlGaN일 수 있다. 이러한 구성에 의하면 제1 전극(170)과 중간층(160)의 오믹 저항이 낮아져 동작 전압이 낮아질 수 있다.
중간층(160)의 조성은 제1 도전형 반도체층(120)의 조성과 동일할 수 있다. 예시적으로 제1 도전형 반도체층(120)과 중간층(160)의 조성은 모두 Inx1Aly1Ga1-x1-y1N(0≤x1≤1, 0<y1≤1, 0≤x1+y1≤1)의 조성식을 가질 수 있다. 중간층(160)은 제1 도펀트(Si)가 1E17/cm3 내지 1E20/cm3 의 농도로 포함될 수 있다.
제1 절연층(150)은 식각 영역(P1)에서 제1 도전형 반도체층(120)을 노출시키는 제1 홀(150a)을 포함할 수 있다. 즉, 제1 절연층(150)은 식각 영역(P1)의 일부는 덮고 일부는 노출시켜 중간층(160)을 재성장시킬 면적을 조절할 수 있다. 제1 절연층(150)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택될 수 있다.
재성장 면적이 넓은 경우 재성장 속도가 상대적으로 빨라지나 표면이 거칠어질 수 있다. 이와 반대로 재성장 면적이 좁은 경우 재성장 속도가 상대적으로 느려지나 표면이 매끄러워질 수 있다. 따라서, 실시예에 따르면, 제1 홀(150a)의 면적을 조절하여 재성장이 상대적으로 빠른 시간에 완료되면서도 표면의 거칠기(Roughness)가 낮은 재성장층을 형성할 수 있다.
실시예에 따르면, 식각 영역(P1)의 면적과 제1 홀(150a)의 면적의 비는 1:0.3 내지 1:0.7일 수 있다. 면적의 비가 1:0.3보다 작아지면(예: 1:0.2), 중간층(160)의 성장 면적이 작아져 전류의 주입이 어려워져 전압이 상승할 수 있다. 또한, 면적의 비가 1:0.7보다 커지면(예 1:0.8) 성장 면적이 너무 넓어져 표면 거칠기가 증가하는 문제가 있다. 표면 거칠기가 증가하면 제1 전극(170)의 반사율이 낮아지나 오믹 저항이 높아질 수 있다.
중간층(160)의 두께는 제1 절연층(150)의 두께보다 작을 수 있다. 제1 절연층(150)의 두께는 수분 및 오염 등을 효과적으로 방지하기 위해 10nm 내지 300nm일 수 있다. 또한, 중간층(160)은 광 흡수율을 낮추도록 10nm 내지 150nm, 또는 10nm 내지 100nm의 두께를 가질 수 있다.
제1 절연층(150)의 두께와 중간층(160)의 두께의 비는 1:0.03 내지 1:0.5일 수 있다. 두께의 비가 0.03 보다 작아지는 경우 중간층(160)이 너무 얇아져 충분한 오믹 접촉을 이루기 어려운 문제가 있으며, 두께비가 0.5 보다 커지는 경우 Al 조성이 낮은 중간층(160)이 너무 두꺼워져 자외선 광의 흡수율이 증가함으로써 광 출력이 낮아지는 문제가 있다. 그러나, 반드시 이에 한정하는 것은 아니고 중간층(160)의 두께는 제1 절연층(150)의 두께보다 클 수도 있다.
제1 도전형 반도체층(120)은 제1 서브 반도체층(121), 제1 서브 반도체층(121) 상에 배치되는 제2 서브 반도체층(122), 제2 서브 반도체층(122) 상에 배치되는 제3 서브 반도체층(123), 및 제3 서브 반도체층(123) 상에 배치되는 제4 서브 반도체층(124)을 포함할 수 있다.
제2 서브 반도체층(122)의 알루미늄 조성은 제1 서브 반도체층(121) 및 제4 서브 반도체층(124)의 알루미늄 조성보다 낮고, 제3 서브 반도체층(123)의 알루미늄 조성은 제2 서브 반도체층(122)의 알루미늄 조성보다 낮을 수 있다.
예시적으로 제1 서브 반도체층(121)과 제4 서브 반도체층(124)의 알루미늄 조성은 70% 내지 90%일 수 있고, 제2 서브 반도체층(122)의 알루미늄 조성은 55% 내지 70%일 수 있고, 제3 서브 반도체층(123)의 알루미늄 조성은 45% 내지 65%일 수 있다.
중간층(160)은 알루미늄 조성이 가장 낮은 제3 서브 반도체층(123) 상에 배치되어 전류 주입 효율이 개선될 수 있다. 이때, 중간층(160)의 알루미늄 조성은 제3 서브 반도체층(123)의 알루미늄 조성보다 낮을 수 있다.
제1 전극(170)은 중간층(160) 상에 배치될 수 있다. 제1 전극(170)은 알루미늄(Al), 크롬(Cr), 팔라듐(Pd), 로듐(Rh), 백금(Pt), 티타늄(Ti), 니켈(Ni), 금(Au), 인듐(In), 주석(Sn), 텅스텐(W) 및 구리(Cu) 중 적어도 하나로 이루어질 수 있다.
예시적으로 제1 전극(170)은 Cr, Ti, TiN 중 적어도 하나를 포함하는 제1 층 및 Al, Rh, Pt 중 적어도 하나를 포함하는 제2 층으로 구성될 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 제1 전극(170)은 식각 영역(P1)으로 방출되는 자외선 광을 효과적으로 차단할 수 있도록 다양한 구조 및 재질을 포함할 수 있다. 실시예에 따르면, 제1 전극에 의해 자외선 광이 차단되므로 광 추출 효율이 개선되는 효과가 있다.
도 2를 참조하면, 제1 전극(170)은 제1 절연층(150)의 상부로 연장되는 제2 연장부(170a)를 포함할 수 있다. 이러한 구성에 의하면 제1 전극(170)의 반사 면적이 넓어져 광 추출 효율이 개선될 수 있다. 제2 연장부(170a)의 폭(W3)은 5㎛ 내지 15㎛일 수 있다. 폭(W3)이 5㎛ 보다 작은 경우 제조 공차 발생시 중간층(160)이 일부 노출될 수 있으며, 폭(W3)이 15㎛ 보다 커지는 경우 제1 전극(170)과 제2 전극(180)의 쇼트가 발생할 위험이 있다. 제2 연장부의 폭(W3)은 제1 전극(170)의 폭보다 좁을 수 있다.
식각 영역(P1)은 제1 전극(170)의 외측면(170-1)을 기준으로 내측에 배치되는 제1 식각 영역(P11) 및 제1 전극(170)의 외측면(170-1)을 기준으로 외측에 배치되는 제2 식각 영역(P12)을 포함할 수 있다. 제1 식각 영역(P11)은 발광 영역의 외측과 제1 전극(170)의 외측면(170-1) 사이의 영역이며, 제2 식각 영역(P12)은 공차를 고려한 더미 영역일 수 있다.제1 식각 영역(P11)의 면적과 중간층(160)의 면적(W1)의 비는 1:0.3 내지 1:0.7일 수 있다. 면적의 비가 1:0.3보다 작아지면(예: 1:0.2), 중간층(160)의 면적이 작아 제1 전극(170)과 오믹 접촉되는 면적이 작아질 수 있다. 또한, 면적의 비가 1:0.7보다 커지면(예 1:0.8) 중간층(160)의 면적이 너무 넓어져 광 흡수율이 증가할 수 있다. 또한, 성장 면적이 너무 넓어지면 표면 거칠기가 증가하여 오믹 접촉이 불량해지고 제1 전극(170)의 반사율이 낮아질 수 있다.
제1 식각 영역(P11)의 면적과 제1 전극(170)의 면적(W4)의 비는 1:0.4 내지 1:0.9일 수 있다. 면적의 비가 1:0.4 보다 작은 경우 제1 전극(170)이 중간층(160)을 충분히 덮지 못하여 광 추출 효율이 저하될 수 있다. 또한, 제1 전극(170)의 면적의 비가 1:0.9 보다 커지는 경우(예: 1:0.95), 제1 전극(170)과 제2 전극(180)의 쇼트가 발생할 위험이 있다. 따라서, 제1 전극의 면적은 중간층의 면적보다 클 수 있다.
도 3을 참조하면, 중간층(160)은 알루미늄 조성이 다른 제1 중간층(160a)과 제2 중간층(160b)이 복수 회 적층되는 초격자 구조를 가질 수 있다. 제1 중간층(160a)의 알루미늄 조성은 제2 중간층(160b)의 알루미늄 조성보다 높을 수 있다. 제1 중간층(160a)과 제2 중간층(160b)의 두께는 각각 5nm 내지 10nm일 수 있으나 반드시 이에 한정하지 않는다.
제1 중간층(160a)은 AlxGa1-xN(0.6≤x≤1)의 조성식을 만족할 수 있고, 제2 중간층(160b)은 AlyGa1-yN(0≤y≤0.5)의 조성식을 만족할 수 있다. 예시적으로 제1 중간층(160a)은 AlGaN이고 제2 중간층(160b)은 GaN일 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 제1 중간층(160a)과 제2 중간층(160b)은 모두 AlGaN일 수도 있다.
이러한 초격자 구성에 의하면, 자외선 광 흡수를 최소화하면서도 격자 부정합에 의한 스트레스를 저하시켜 소자 안정성을 개선할 수 있다.
도 4를 참조하면, 제1 절연층(150)은 중간층(160)의 상부로 연장되는 제1 연장부(151)를 포함할 수 있다. 이러한 구성에 의하면, 제1 연장부(151)의 폭(W5)을 조절하여 제1 전극(170)과 전기적으로 연결되는 중간층(160)의 면적을 조절할 수 있는 장점이 있다.
또한, 이러한 구성에 의하면, 제1 절연층(150)의 제1 연장부(151)의 상부에 반사 전극이 배치되므로 ODR(omni directional reflector) 효과로 반사율을 증가할 수 있다.
도 5는 중간층을 보여주는 평면도이고, 도 6은 제1 전극을 보여주는 평면도이고, 도 7은 본 발명의 일 실시예에 따른 발광소자의 평면도이다.
도 5를 참조하면, 메사 식각에 의해 복수 개의 발광 영역(P2)은 제1 방향(X축 방향)으로 연장되고 제2 방향(Y축 방향)으로 이격 배치될 수 있다. 식각 영역(P1)은 복수 개의 발광 영역(P2)을 둘러싸도록 배치될 수 있다.
자외선 반도체 소자는 청색광을 방출하는 반도체 소자에 비해 측면으로 발광하는 TM(Transverse Magnetic mode) 모드의 발광 확률이 상대적으로 높기 때문에 활성층의 측면을 최대한 넓히는 것이 유리할 수 있다. 따라서, 발광 영역(P2)을 복수 개로 분리함으로써 활성층의 노출 면적을 증가시켜 측면으로 방출되는 광의 추출 효율을 높일 수 있다. 실시예에서는 복수 개의 발광 영역(P2)이 3개인 것을 개시하였으나 발광 영역(P2)의 개수는 특별히 한정하지 않는다.
중간층(160)은 복수 개의 발광 영역(P2) 사이에 배치되고 제1 끝단(161a)과 제2 끝단(161b)을 갖는 복수 개의 핑거부(161) 및 복수 개의 발광 영역(P2)을 둘러싸는 테두리부(162)를 포함할 수 있다. 테두리부(162)는 복수 개의 핑거부(161)의 제1 끝단(161a) 및 제2 끝단(161b)에 연결될 수 있다. 핑거부(161) 및 테두리부(162)의 폭은 10㎛ 내지 40㎛일 수 있으나 반드시 이에 한정하지 않는다.
복수 개의 발광 영역(P2)은 각각 제1 끝단(P21)과 제2 끝단(P22)을 포함하고, 복수 개의 발광 영역(P2)의 제1 끝단(P21)은 마주보는 면이 서로 멀어지는 방향으로 휘어진 곡률부(R1)를 포함할 수 있다. 발광 영역(P2)의 곡률부(R1) 사이에는 핑거부(161)의 제1 끝단(161a)이 배치될 수 있다.
복수 개의 발광 영역(P2)은 곡률부(R1)가 서로 멀어지는 방향(Y축 방향)으로 휘어져 제1 끝단(P21)의 폭(W31)이 제2 끝단(P22)의 폭(W32)보다 좁아질 수 있다. 따라서, 상대적으로 복수 개의 핑거부(161)는 제1 끝단(161a)의 폭(W21)이 제2 끝단(161b)의 폭(W22)보다 넓게 형성될 수 있다.
도 6을 참조하면, 제1 전극(170)은 중간층(160) 상에 배치될 수 있다. 제1 전극(170)의 형상은 중간층(160)의 형상과 대응되는 형상을 가질 수 있다. 제1 전극(170)은 복수 개의 발광 영역(P2) 사이에 배치되고 제1 끝단(171a)과 제2 끝단(171b)을 갖는 복수 개의 핑거 전극(171) 및 제1 식각 영역(P11)의 가장자리를 따라 연장된 테두리 전극(172)을 포함할 수 있다. 테두리 전극(172)은 복수 개의 핑거 전극(171)의 제1 끝단(171a) 및 제2 끝단(171b)과 연결될 수 있다. 이때, 복수 개의 핑거 전극(171)은 제1 끝단(171a)의 폭(W41)이 제2 끝단(171b)의 폭(W42)보다 넓을 수 있다.
제1 식각 영역(P11)의 면적과 중간층(160)의 면적의 비는 1:0.3 내지 1:0.7일 수 있다. 전술한 바와 같이 제1 식각 영역(P11)은 발광 영역(P2)과 제1 전극(170)의 외측면(170-1) 사이의 영역일 수 있다.
면적의 비가 1:0.3보다 작아지면(예: 1:0.2), 중간층(160)의 면적이 작아 제1 전극(170)과 오믹 접촉되는 면적이 작아질 수 있다. 따라서 동작 전압이 증가할 수 있다. 또한, 면적의 비가 1:0.7보다 커지면(예 1:0.8), 중간층(160)의 면적이 너무 넓어져 광 흡수율이 증가할 수 있다. 또한, 성장 면적이 너무 넓어지면 표면 거칠기가 증가하여 오믹 접촉이 불량해지고 제1 전극(170)의 반사율이 낮아질 수 있다.
제1 식각 영역(P11)의 면적과 제1 전극(170)의 면적의 비는 1:0.4 내지 1:0.9일 수 있다. 면적의 비가 1:0.4 보다 작은 경우 제1 전극(170)이 중간층(160)을 충분히 덮지 못하여 광 추출 효율이 저하될 수 있다. 또한, 제1 전극(170)의 면적의 비가 1:0.9 보다 커지는 경우(예: 1:1.2), 제1 전극(170)과 제2 전극(180)이 연결되어 쇼트가 발생할 위험이 있다.
도 6 및 도 7을 참조하면, 실시예에 따른 발광소자는 제1 전극(170) 및 제2 전극(180) 상에 배치되는 제2 절연층(152), 제2 절연층(152) 상에 배치되고 제1 개구부(152a)를 통해 제1 전극(170)과 전기적으로 연결되는 제1 패드(191), 및 제2 절연층(152) 상에 배치되고 제2 개구부(152b)를 통해 제2 전극(180)과 전기적으로 연결되는 제 2 패드(192)를 포함할 수 있다.
제2 절연층(152)은 제1 전극(170)과 제2 전극(180)을 전체적으로 덮고 일부만을 노출시킬 수 있다. 제1 전극(170)을 노출하는 제1 개구부(152a)는 제1 전극(170)의 핑거 전극(171)의 제1 끝단(171a) 상에 형성될 수 있다. 전술한 바와 같이 제1 전극(170)의 핑거 전극(171)의 제1 끝단(171a)은 상대적으로 폭이 넓게 형성되므로 제1 개구부(152a)를 넓게 형성하여 제1 패드(191)와 제1 전극(170)의 접촉 면적을 증가시킬 수 있다.
제2 절연층(152)의 제2 개구부(152b)는 제2 전극(180) 상에 배치될 수 있다. 제2 전극(180)은 복수 개의 발광 영역(P2) 상에 각각 배치되고 제2 개구부(152b)는 복수 개의 제2 전극(180) 상에 각각 중첩될 수 있다.
제1 개구부(152a)는 복수 개의 발광 영역(P2) 사이에 배치되고 제2 개구부(152b)는 복수 개의 발광 영역(P2) 상부에 각각 배치되므로 제1 개구부(152a)의 개수는 제2 개구부(152b)의 개수보다 적을 수 있다. 또한, 제1 개구부(152a)의 면적은 제2 개구부(152b)의 면적보다 작을 수 있다.
제1 패드(191)와 제2 패드(192)는 제2 방향(Y축 방향)으로 연장되고 제1 방향(X축 방향)으로 이격 배치될 수 있다. 제1 패드(191)는 복수 개의 발광 영역(P2)의 곡률부(R1) 및 제1 끝단(171a)과 중첩되도록 배치될 수 있다.
도 8은 메사 식각에 의해 발광 영역 및 식각 영역을 형성한 상태를 보여주는 평면도 및 단면도이고, 도 9는 제1 도전형 반도체층 상에 중간층을 재성장한 상태를 보여주는 평면도 및 단면도이고, 도 10은 제1 전극을 형성한 상태를 보여주는 평면도 및 단면도이고, 도 11은 제2 전극을 형성한 상태를 보여주는 평면도 및 단면도이다.
도 8을 참조하면, 메사 식각에 의해 복수 개의 발광 영역(P2)은 제1 방향으로 연장되고 제2 방향으로 이격 배치될 수 있다. 식각 영역(P1)은 복수 개의 발광 영역(P2)을 둘러싸도록 배치될 수 있다. 실시예에서는 복수 개의 발광 영역(P2)이 3개인 것을 개시하였으나 발광 영역(P2)의 개수는 특별히 한정하지 않는다.
기판 상에 발광 구조물은 MOCVD(Metal Organic Chemical Vapor Deposition), CVD(Chemical Vapor Deposition), PVD(Physical Vapor Deposition) 및 ALD(Atomic Layer Deposition) 등의 방식을 통해 에피텍셜 성장시킬 수 있다.
도 9를 참조하면, 제1 절연층(150)은 식각 영역(P1)에서 제1 도전형 반도체층(120)을 노출시키는 제1 홀(150a)을 형성하고 그 위에 중간층(160)을 재성장시킬 수 있다.
재성장 면적이 넓은 경우 재성장이 상대적으로 빨라지고 표면이 거칠어질 수 있다. 이와 반대로 재성장 면적이 좁은 경우 재성장이 상대적으로 느려지고 표면이 매끄러워질 수 있다. 실시예에 따르면, 제1 홀(150a)의 면적을 조절하여 상대적으로 재성장이 빠른 시간에 완료되면서도 표면의 거칠기(Roughness)가 낮은 중간층(160)을 형성할 수 있다.
중간층(160)은 MOCVD(Metal Organic Chemical Vapor Deposition), CVD(Chemical Vapor Deposition), PVD(Physical Vapor Deposition) 및 ALD(Atomic Layer Deposition) 등의 방식을 통해 에피텍셜 성장시킬 수 있다. 이때, 도펀트를 1E17/cm3 내지 1E20/cm3 의 농도로 도핑시킬 수 있다.
중간층(160)의 두께는 제1 절연층(150)의 두께보다 작을 수 있다. 제1 절연층(150)의 두께는 수분 침투 등을 효과적으로 방지하기 위해 10nm 내지 300nm일 수 있다. 또한, 중간층(160)은 광 흡수율을 낮추도록 10nm 내지 150nm로 성장시킬 수 있다. 따라서, 제1 절연층(150)의 두께와 중간층(160)의 두께의 비는 1:0.03 내지 1:0.5일 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 중간층(160)의 두께는 제1 절연층(150)의 두께보다 클 수도 있다.
도 10을 참조하면, 제1 전극(170)을 중간층(160) 상에 형성할 수 있다. 제1 전극(170)은 알루미늄(Al), 크롬(Cr), 팔라듐(Pd), 로듐(Rh), 백금(Pt), 티타늄(Ti), 니켈(Ni), 금(Au), 인듐(In), 주석(Sn), 텅스텐(W) 및 구리(Cu) 중 적어도 하나로 이루어질 수 있다.
예시적으로 제1 전극(170)은 Cr, Ti, TiN 중 적어도 하나를 포함하는 제1 층 및 Al, Rh, Pt 중 적어도 하나를 포함하는 제2 층으로 구성될 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 제1 전극(170)은 식각 영역(P1)으로 방출되는 자외선 광을 효과적으로 차단할 수 있도록 다양한 구조를 포함할 수 있다.
도 11을 참조하면, 제2 도전형 반도체층(140) 상에 제2 전극(180)을 형성할 수 있다. 제2 전극(180)은 Al, Cr, Pd, Rh, Pt, Ti, Ni 및 Au 중 적어도 하나를 포함할 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 제1 도전형 반도체층(120) 상에 형성된 중간층(160)을 형성한 것과 같이 제2 도전형 반도체층(140) 상에도 재성장된 중간층(160)을 형성할 수 있다. 이때 중간층(160)은 P 타입의 재성장층일 수 있다.
도 12는 본 발명의 일 실시 예에 따른 단파장 자외선 LED(Peak wavelength: 265nm)의 전기적 특성(VF 향상)및 광학적 특성(광출력 향상)의 개선 효과를 설명하기 위한 그래프이다.
도 12의 (a)에 도시된 바와 같이, 중간층이 형성된 단파장 자외선 발광소자가 중간층이 형성되지 않은 소자보다 전기적 특성(VF 감소)이 개선되었음을 알 수 있다.
또한, 도 12의 (b)에 도시된 바와 같이, 중간층을 선택적 재성장시킨 단파장 자외선 발광소자의 경우, 고온 열처리를 통한 합금 없이 오믹접촉을 형성함으로써 금속전극의 반사도가 증가하여 광학적 특성(광 출력 향상)이 개선되었음을 보여준다.
이상과 같은 본 발명의 다양한 실시예에 따르면, n형 반도체층의 Al 조성비에 상관없이 오믹접촉이 가능하도록 자외선 발광소자를 설계할 수 있다.
이러한 자외선 발광소자는 다양한 종류의 광원 장치에 적용될 수 있다. 예시적으로 광원장치는 살균 장치, 경화 장치, 조명 장치, 및 표시 장치 및 차량용 램프 등을 포함하는 개념일 수 있다. 즉, 자외선 발광소자는 케이스(몸체)에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다.
살균 장치는 실시 예에 따른 자외선 발광소자를 구비하여 원하는 영역을 살균할 수 있다. 살균 장치는 정수기, 에어컨, 냉장고 등의 생활 가전에 적용될 수 있으나 반드시 이에 한정하지 않는다. 즉, 살균 장치는 살균이 필요한 다양한 제품(예: 의료 기기)에 모두 적용될 수 있다.
예시적으로 정수기는 순환하는 물을 살균하기 위해 실시 예에 따른 살균 장치를 구비할 수 있다. 살균 장치는 물이 순환하는 노즐 또는 토출구에 배치되어 자외선을 조사할 수 있다. 이때, 살균 장치는 방수 구조를 포함할 수 있다.
경화 장치는 실시 예에 따른 자외선 발광소자를 구비하여 다양한 종류의 액체를 경화시킬 수 있다. 액체는 자외선이 조사되면 경화되는 다양한 물질을 모두 포함하는 최광의 개념일 수 있다. 예시적으로 경화장치는 다양한 종류의 레진을 경화시킬 수 있다. 또는 경화장치는 매니큐어와 같은 미용 제품을 경화시키는 데 적용될 수도 있다.
조명 장치는 기판과 실시예의 자외선 발광소자를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 또한, 조명 장치는, 램프, 해드 램프, 또는 가로등 등을 포함할 수 있다.
표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광 모듈, 도광판 및 광학 시트는 백라이트 유닛(Backlight Unit)을 구성할 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (15)

  1. 제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치되는 활성층 및 상기 제1 도전형 반도체층이 노출되는 식각 영역을 포함하는 발광 구조물;
    상기 발광 구조물 상에 배치되고 상기 식각 영역의 일부를 노출시키는 제1 홀을 포함하는 제1 절연층;
    상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극; 및
    상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극을 포함하고,
    상기 발광 구조물은 상기 제1 홀에 노출된 상기 제1 도전형 반도체층 상에서 재성장된 중간층을 포함하고,
    상기 제1 전극은 상기 중간층 상에 배치되고,
    상기 식각 영역은 상기 제1 전극의 외측면을 기준으로 내측에 배치되는 제1 식각 영역과 외측에 배치되는 제2 식각 영역을 포함하고,
    상기 제1 식각 영역의 면적과 상기 중간층의 면적의 비는 1:0.3 내지 1:0.7인 자외선 발광소자.
  2. 제1항에 있어서,
    상기 중간층의 두께는 상기 제1 절연층의 두께보다 얇은 자외선 발광소자.
  3. 제2항에 있어서,
    상기 제1 절연층의 두께와 상기 중간층의 두께의 비는 1:0.03 내지 1:0.5인 자외선 발광소자.
  4. 제1항에 있어서,
    상기 제1 절연층은 상기 중간층 상부로 연장되는 제1 연장부를 포함하는 자외선 발광소자.
  5. 제1항에 있어서,
    상기 제1 전극은 상기 제1 절연층의 상부로 연장되는 제2 연장부를 포함하고,
    상기 제2 연장부의 폭은 5㎛ 내지 15㎛인 자외선 발광소자.
  6. 제1항에 있어서,
    상기 중간층은 서로 알루미늄 조성이 다른 제1 중간층과 제2 중간층이 복수 회 적층되고,
    상기 제1 중간층의 알루미늄 조성은 상기 제2 중간층의 알루미늄 조성보다 높은 자외선 발광소자.
  7. 제1항에 있어서,
    상기 제1 도전형 반도체층은 제1 서브 반도체층, 상기 제1 서브 반도체층 상에 배치되는 제2 서브 반도체층, 상기 제2 서브 반도체층 상에 배치되는 제3 서브 반도체층, 및 상기 제3 서브 반도체층 상에 배치되는 제4 서브 반도체층을 포함하고,
    상기 제2 서브 반도체층의 알루미늄 조성은 상기 제1 서브 반도체층 및 상기 제4 서브 반도체층의 알루미늄 조성보다 낮고,
    상기 제3 서브 반도체층의 알루미늄 조성은 상기 제2 서브 반도체층의 알루미늄 조성보다 낮고,
    상기 중간층은 상기 제3 서브 반도체층 상에 배치되는 자외선 발광소자.
  8. 제7항에 있어서,
    상기 중간층의 알루미늄 조성은 상기 제3 서브 반도체층의 알루미늄 조성보다 낮은 자외선 발광소자.
  9. 제1항에 있어서,
    상기 발광 구조물은 제1 방향으로 연장되고 상기 제1 방향과 수직한 제2 방향으로 서로 이격된 복수 개의 발광 영역을 포함하고,
    상기 중간층은 상기 복수 개의 발광 영역 사이에 배치되고 제1 끝단과 제2 끝단을 갖는 복수 개의 핑거부 및 상기 복수 개의 발광 영역을 둘러싸는 테두리부를 포함하고,
    상기 테두리부는 상기 복수 개의 핑거부의 제1 끝단 및 제2 끝단에 연결되는 자외선 발광소자.
  10. 제9항에 있어서,
    상기 복수 개의 핑거부는 상기 제1 끝단의 폭이 상기 제2 끝단의 폭보다 넓은 자외선 발광소자.
  11. 제10항에 있어서,
    상기 제1 전극은 상기 복수 개의 발광 영역 사이에 배치되고 제1 끝단과 제2 끝단을 갖는 복수 개의 핑거 전극 및 상기 복수 개의 발광 영역을 둘러싸는 테두리 전극을 포함하고,
    상기 테두리 전극은 상기 복수 개의 핑거 전극의 제1 끝단 및 제2 끝단에 연결되고,
    상기 핑거 전극의 제1 끝단의 폭은 상기 핑거 전극의 제2 끝단의 폭보다 넓은 자외선 발광소자.
  12. 제11항에 있어서,
    상기 제1 전극 및 상기 제2 전극 상에 배치되고, 상기 제1 전극을 노출하는 제1 개구부 및 상기 제2 전극을 노출하는 제2 개구부를 포함하는 제2 절연층;
    상기 제2 절연층 상에 배치되고 상기 제1 개구부를 통해 상기 제1 전극과 전기적으로 연결되는 제1 패드; 및
    상기 제2 절연층 상에 배치되고 상기 제2 개구부를 통해 상기 제2 전극과 전기적으로 연결되는 제 2 패드를 포함하는 자외선 발광소자.
  13. 제12항에 있어서,
    상기 제1 개구부는 상기 핑거부의 제1 끝단 상에 배치되고,
    상기 제2 개구부는 상기 제2 전극 상에 배치되는 자외선 발광소자.
  14. 제13항에 있어서,
    상기 복수 개의 발광 영역은 각각 제1 끝단과 제2 끝단을 포함하고,
    상기 복수 개의 발광 영역의 제1 끝단은 서로 멀어지는 방향으로 휘어진 곡률부를 포함하고,
    상기 제1 패드는 상기 복수 개의 발광 영역의 곡률부와 중첩되는 자외선 발광소자.
  15. 캐비티를 포함하는 몸체; 및
    제1항 내지 제14항 중 어느 한 항에 따른 발광소자를 포함하는 발광소자 패키지.
KR1020200113153A 2020-09-04 2020-09-04 자외선 발광소자 및 이를 포함하는 발광소자 패키지 KR102385672B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020200113153A KR102385672B1 (ko) 2020-09-04 2020-09-04 자외선 발광소자 및 이를 포함하는 발광소자 패키지
PCT/KR2020/017786 WO2022050510A1 (ko) 2020-09-04 2020-12-07 자외선 발광소자 및 이를 포함하는 발광소자 패키지
CN202110182050.6A CN114141921A (zh) 2020-09-04 2021-02-09 紫外线发光器件和包括其的发光器件封装件
JP2021023701A JP7219500B2 (ja) 2020-09-04 2021-02-17 紫外線発光素子およびこれを含む発光素子パッケージ
TW110105364A TWI778520B (zh) 2020-09-04 2021-02-17 紫外線發光裝置和包括其的發光裝置封裝體
US17/178,261 US11682747B2 (en) 2020-09-04 2021-02-18 Ultraviolet light emitting element and light emitting element package including the same
KR1020220043235A KR20220047555A (ko) 2020-09-04 2022-04-07 자외선 발광소자 및 이를 포함하는 발광소자 패키지
US18/195,962 US20230282769A1 (en) 2020-09-04 2023-05-11 Ultraviolet light emitting element and light emitting element package including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200113153A KR102385672B1 (ko) 2020-09-04 2020-09-04 자외선 발광소자 및 이를 포함하는 발광소자 패키지

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220043235A Division KR20220047555A (ko) 2020-09-04 2022-04-07 자외선 발광소자 및 이를 포함하는 발광소자 패키지

Publications (2)

Publication Number Publication Date
KR20220031340A true KR20220031340A (ko) 2022-03-11
KR102385672B1 KR102385672B1 (ko) 2022-04-13

Family

ID=80814932

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020200113153A KR102385672B1 (ko) 2020-09-04 2020-09-04 자외선 발광소자 및 이를 포함하는 발광소자 패키지
KR1020220043235A KR20220047555A (ko) 2020-09-04 2022-04-07 자외선 발광소자 및 이를 포함하는 발광소자 패키지

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220043235A KR20220047555A (ko) 2020-09-04 2022-04-07 자외선 발광소자 및 이를 포함하는 발광소자 패키지

Country Status (1)

Country Link
KR (2) KR102385672B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016526801A (ja) * 2013-11-08 2016-09-05 ポステク アカデミー−インダストリー ファウンデーション 窒化物半導体紫外線発光素子
KR20190018325A (ko) * 2017-08-14 2019-02-22 엘지이노텍 주식회사 반도체 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016526801A (ja) * 2013-11-08 2016-09-05 ポステク アカデミー−インダストリー ファウンデーション 窒化物半導体紫外線発光素子
KR20190018325A (ko) * 2017-08-14 2019-02-22 엘지이노텍 주식회사 반도체 소자

Also Published As

Publication number Publication date
KR102385672B1 (ko) 2022-04-13
KR20220047555A (ko) 2022-04-18

Similar Documents

Publication Publication Date Title
KR100644933B1 (ko) 질화물반도체소자
US10347789B2 (en) Light emitting device and light emitting device package having same
US11430934B2 (en) Light-emitting diode device
KR20130042784A (ko) 질화물 반도체 발광소자
KR101219290B1 (ko) 발광 다이오드 제조방법
KR102385672B1 (ko) 자외선 발광소자 및 이를 포함하는 발광소자 패키지
KR102426781B1 (ko) 반도체 소자 및 이를 구비한 발광 모듈
JP7219500B2 (ja) 紫外線発光素子およびこれを含む発光素子パッケージ
KR102558800B1 (ko) 자외선 발광소자
KR100631970B1 (ko) 플립칩용 질화물 반도체 발광소자
KR102431076B1 (ko) 자외선 발광소자 및 이를 포함하는 발광소자 패키지
KR20160086603A (ko) 발광 소자
US20230238419A1 (en) Ultraviolet light-emitting device
KR101267437B1 (ko) 발광 다이오드 및 그 제조방법
US20220367753A1 (en) Uv light emitting diode
KR102328477B1 (ko) 발광 소자 및 이를 구비한 라이트 유닛
KR102251238B1 (ko) 자외선 발광소자 및 조명시스템
KR102250531B1 (ko) 발광 소자
CN116487501A (zh) 发光装置及其制造方法
KR102332839B1 (ko) 발광 소자 및 발광 소자 패키지
KR20240104019A (ko) 반도체 소자 및 그 형성방법
KR20200044467A (ko) 반도체 소자
KR20200086488A (ko) 발광 소자

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
A107 Divisional application of patent