KR20220030884A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220030884A
KR20220030884A KR1020210108967A KR20210108967A KR20220030884A KR 20220030884 A KR20220030884 A KR 20220030884A KR 1020210108967 A KR1020210108967 A KR 1020210108967A KR 20210108967 A KR20210108967 A KR 20210108967A KR 20220030884 A KR20220030884 A KR 20220030884A
Authority
KR
South Korea
Prior art keywords
sub
column
pixels
reference voltage
pixels arranged
Prior art date
Application number
KR1020210108967A
Other languages
English (en)
Inventor
민병삼
김강일
김도형
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to DE102021122723.2A priority Critical patent/DE102021122723A1/de
Priority to US17/466,459 priority patent/US11715427B2/en
Priority to TW112103152A priority patent/TW202322090A/zh
Priority to TW110132894A priority patent/TWI794955B/zh
Priority to CN202111031229.8A priority patent/CN114141185A/zh
Publication of KR20220030884A publication Critical patent/KR20220030884A/ko
Priority to US18/209,297 priority patent/US20230326417A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Abstract

본 발명의 일 실시예에 따른 표시 장치는 서로 다른 색상의 제1 서브 화소, 제2 서브 화소, 제3 서브 화소 및 제4 서브 화소를 구비하는 복수의 화소가 배치되는 표시 패널, 제1 기준 전압 배선 및 제2 기준 전압 배선을 통한 복수의 화소의 센싱 결과를 이용하여, 복수의 화소에 복수의 데이터 배선을 통해 데이터 전압을 공급하는 데이터 구동부 및 복수의 화소에 복수의 게이트 배선을 통해 게이트 신호를 공급하는 게이트 구동부를 포함하고, 복수의 제1 서브 화소는 8k-7 번째 열 및 8k-3 번째 열에 배치되고, 복수의 제2 서브 화소는 8k-6 번째 열 및 8k-2 번째 열에 배치되고, 복수의 제3 서브 화소는 8k-5 번째 열 및 8k-1 번째 열에 배치되고, 복수의 제4 서브 화소는 8k-4 번째 열 및 8k 번째 열에 배치되고, 복수의 데이터 배선 각각은 복수의 서브 데이터 배선으로 분기되고, 복수의 서브 데이터 배선 각각은 동일 색상의 복수의 서브 화소에 연결되고, 제1 기준 전압 배선은 8k-7 번째 열에 배치된 복수의 제1 서브 화소, 8k-6 번째 열에 배치된 복수의 제2 서브 화소, 8k-5 번째 열에 배치된 복수의 제3 서브 화소 및 8k-4 번째 열에 배치된 복수의 제4 서브 화소에 연결되고, 제2 기준 전압 배선은 8k-3 번째 열에 배치된 복수의 제1 서브 화소, 8k-2 번째 열에 배치된 복수의 제2 서브 화소, 8k-1 번째 열에 배치된 복수의 제3 서브 화소 및 8k 번째 열에 배치된 복수의 제4 서브 화소에 연결되어, 복수의 서브 화소의 센싱 타임을 감소시킬 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 발광 소자를 센싱할 수 있는 표시 장치에 관한 것이다.
컴퓨터의 모니터나 TV, 핸드폰 등에 사용되는 표시 장치에는 스스로 광을 발광하는 유기 발광 표시 장치(Organic Light Emitting Display; OLED) 등과 별도의 광원을 필요로 하는 액정 표시 장치(Liquid Crystal Display; LCD) 등이 있다.
이러한 다양한 표시 장치 중 유기 발광 표시 장치는 복수의 서브 화소를 포함하는 표시 패널과 표시 패널을 구동하는 구동부를 포함한다. 구동부는 표시 패널에 게이트 신호를 공급하는 게이트 구동부 및 데이터 전압을 공급하는 데이터 구동부를 포함한다. 유기 발광 표시 장치의 서브 화소에 게이트 신호 및 데이터 전압이 등의 신호가 공급되면, 선택된 서브 화소가 발광함으로써 영상을 표시할 수 있다.
서브 화소의 회로 소자 간의 특성치 변화의 정도는 각 회로 소자의 열화 정도의 차이에 따라 서로 다를 수 있다. 이러한 회로 소자 간의 특성치 변화 정도의 차이는 서브 화소 간의 휘도 편차를 야기할 수 있다. 즉, 서브 화소 간 휘도 편차는, 서브 화소의 휘도 표현력에 대한 정확도를 떨어뜨리거나 화면 이상 현상을 발생시키는 등의 문제를 발생시킬 수 있다.
본 발명이 해결하고자 하는 과제는 서브 화소의 특성치를 센싱하는 센싱 트랜지스터를 포함하는 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 센싱 속도를 향상시킬 수 있는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 표시 장치는 서로 다른 색상의 제1 서브 화소, 제2 서브 화소, 제3 서브 화소 및 제4 서브 화소를 구비하는 복수의 화소가 배치되는 표시 패널, 제1 기준 전압 배선 및 제2 기준 전압 배선을 통한 복수의 화소의 센싱 결과를 이용하여, 복수의 화소에 복수의 데이터 배선을 통해 데이터 전압을 공급하는 데이터 구동부 및 복수의 화소에 복수의 게이트 배선을 통해 게이트 신호를 공급하는 게이트 구동부를 포함하고, 복수의 제1 서브 화소는 8k-7 번째 열 및 8k-3 번째 열에 배치되고, 복수의 제2 서브 화소는 8k-6 번째 열 및 8k-2 번째 열에 배치되고, 복수의 제3 서브 화소는 8k-5 번째 열 및 8k-1 번째 열에 배치되고, 복수의 제4 서브 화소는 8k-4 번째 열 및 8k 번째 열에 배치되고, 복수의 데이터 배선 각각은 복수의 서브 데이터 배선으로 분기되고, 복수의 서브 데이터 배선 각각은 동일 색상의 복수의 서브 화소에 연결되고, 제1 기준 전압 배선은 8k-7 번째 열에 배치된 복수의 제1 서브 화소, 8k-6 번째 열에 배치된 복수의 제2 서브 화소, 8k-5 번째 열에 배치된 복수의 제3 서브 화소 및 8k-4 번째 열에 배치된 복수의 제4 서브 화소에 연결되고, 제2 기준 전압 배선은 8k-3 번째 열에 배치된 복수의 제1 서브 화소, 8k-2 번째 열에 배치된 복수의 제2 서브 화소, 8k-1 번째 열에 배치된 복수의 제3 서브 화소 및 8k 번째 열에 배치된 복수의 제4 서브 화소에 연결되어, 복수의 서브 화소의 센싱 타임을 감소시킬 수 있다.
본 발명의 다른 실시예에 따른 표시 장치는 서로 다른 색상의 제1 서브 화소, 제2 서브 화소, 제3 서브 화소 및 제4 서브 화소를 구비하는 복수의 화소가 배치되는 표시 패널, 제1 기준 전압 배선, 제2 기준 전압 배선 및 제3 기준 전압 배선을 통한 복수의 화소의 센싱 결과를 이용하여, 복수의 화소에 복수의 데이터 배선을 통해 데이터 전압을 공급하는 데이터 구동부; 및 복수의 화소에 복수의 게이트 배선을 통해 게이트 신호를 공급하는 게이트 구동부를 포함하고, 복수의 제1 서브 화소는 8k-7 번째 열 및 8k-3 번째 열에 배치되고, 복수의 제2 서브 화소는 8k-6 번째 열 및 8k-2 번째 열에 배치되고, 복수의 제3 서브 화소는 8k-5 번째 열 및 8k-1 번째 열에 배치되고, 복수의 제4 서브 화소는 8k-4 번째 열 및 8k 번째 열에 배치되고, 복수의 데이터 배선 각각은 복수의 서브 데이터 배선으로 분기되고, 복수의 서브 데이터 배선 각각은 동일 색상의 복수의 서브 화소에 연결되고, 제1 기준 전압 배선은 8k-7 번째 열에 배치된 복수의 제1 서브 화소, 8k-6 번째 열에 배치된 복수의 제2 서브 화소에 연결되고, 제2 기준 전압 배선은 8k-5 번째 열에 배치된 복수의 제3 서브 화소, 8k-4 번째 열에 배치된 복수의 제4 서브 화소, 8k-3 번째 열에 배치된 복수의 제1 서브 화소 및 8k-2 번째 열에 배치된 복수의 제2 서브 화소에 연결되고, 제3 기준 전압 배선은 8k-1 번째 열에 배치된 복수의 제3 서브 화소 및 8k 번째 열에 배치된 복수의 제4 서브 화소에 연결되어, 보다 정확하게 복수의 서브 화소의 센싱을 수행할 수 있다.
본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치는 서로 다른 색상의 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소를 구비하는 복수의 화소가 배치되는 표시 패널, 제1 기준 전압 배선 및 제2 기준 전압 배선을 통한 복수의 화소의 센싱 결과를 이용하여, 복수의 화소에 복수의 데이터 배선을 통해 데이터 전압을 공급하는 데이터 구동부 및 복수의 화소에 복수의 게이트 배선을 통해 게이트 신호를 공급하는 게이트 구동부를 포함하고, 복수의 제1 서브 화소는 6k-5 번째 열 및 6k-2 번째 열에 배치되고, 복수의 제2 서브 화소는 6k-4 번째 열 및 6k-1 번째 열에 배치되고, 복수의 제3 서브 화소는 6k-3 번째 열 및 6k 번째 열에 배치되고, 복수의 데이터 배선 각각은 복수의 서브 데이터 배선으로 분기되고, 복수의 서브 데이터 배선 각각은 동일 색상의 복수의 서브 화소에 연결되고, 제1 기준 전압 배선은 6k-5 번째 열에 배치된 복수의 제1 서브 화소, 6k-4 번째 열에 배치된 복수의 제2 서브 화소 및 6k-3 번째 열에 배치된 복수의 제3 서브 화소에 연결되고, 제2 기준 전압 배선은 6k-2 번째 열에 배치된 복수의 제1 서브 화소, 6k-1 번째 열에 배치된 복수의 제2 서브 화소 및 6k 번째 열에 배치된 복수의 제3 서브 화소에 연결된다.
본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치는 서로 다른 색상의 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소를 구비하는 복수의 화소가 배치되는 표시 패널, 제1 기준 전압 배선, 제2 기준 전압 배선 및 제3 기준 전압 배선을 통한 복수의 화소의 센싱 결과를 이용하여, 복수의 화소에 복수의 데이터 배선을 통해 데이터 전압을 공급하는 데이터 구동부 및 복수의 화소에 복수의 게이트 배선을 통해 게이트 신호를 공급하는 게이트 구동부를 포함하고, 복수의 제1 서브 화소는 6k-5 번째 열 및 6k-2 번째 열에 배치되고, 복수의 제2 서브 화소는 6k-4 번째 열 및 6k-1 번째 열에 배치되고, 복수의 제3 서브 화소는 6k-3 번째 열 및 6k 번째 열에 배치되고, 복수의 데이터 배선 각각은 복수의 서브 데이터 배선으로 분기되고, 복수의 서브 데이터 배선 각각은 동일 색상의 복수의 서브 화소에 연결되고, 제1 기준 전압 배선은 6k-5 번째 열에 배치된 복수의 제1 서브 화소, 6k-4 번째 열에 배치된 복수의 제2 서브 화소에 연결되고, 제2 기준 전압 배선은 6k-3 번째 열에 배치된 복수의 제3 서브 화소, 6k-2 번째 열에 배치된 복수의 제1 서브 화소 및 6k-1 번째 열에 배치된 복수의 제2 서브 화소에 연결되고, 제3 기준 전압 배선은 6k 번째 열에 배치된 복수의 제3 서브 화소 에 연결될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명에서 하나의 스캔 타임 동안 다른 색상의 서브 화소를 센싱하여, 보다 정확하게 데이터 전압을 보상할 수 있다.
본 발명에서 하나의 스캔 다음 동안 복수의 서브 화소를 센싱하여, 보다 신속하게 모든 서브 화소를 센싱할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 서브 화소에 대한 회로도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 서브 화소의 배치 관계를 설명하기 위한 블록도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 센싱 방법을 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 센싱 구간을 설명하기 위한 도면이다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 서브 화소의 배치 관계를 설명하기 위한 블록도이다.
도 7은 본 발명의 다른 실시예에 따른 표시 장치의 센싱 방법을 설명하기 위한 도면이다.
도 8은 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치의 서브 화소의 배치 관계를 설명하기 위한 블록도이다.
도 9는 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치의 센싱 방법을 설명하기 위한 도면이다.
도 10은 본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치의 서브 화소의 배치 관계를 설명하기 위한 블록도이다.
도 11은 본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치의 센싱 방법을 설명하기 위한 도면이다.
도 12는 본 발명의 또 다른 실시예(제5 실시예)에 따른 표시 장치의 서브 화소의 배치 관계를 설명하기 위한 블록도이다.
도 13은 본 발명의 또 다른 실시예(제5 실시예)에 따른 표시 장치의 센싱 방법을 설명하기 위한 도면이다.
본 발명의 이점 및 특징, 그리고, 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형상으로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 면적 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
본 발명의 표시 장치에서 사용되는 트랜지스터는 n 채널 트랜지스터(NMOS)와 p 채널 트랜지스터(PMOS) 중 하나 이상의 트랜지스터로 구현될 수 있다. 트랜지스터는 산화물 반도체를 액티브층으로 갖는 산화물 반도체 트랜지스터 또는 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS)을 액티브층으로 갖는 LTPS 트랜지스터로 구현될 수 있다. 트랜지스터는 적어도 게이트 전극, 소스 전극 및 드레인 전극을 포함할 수 있다. 트랜지스터는 표시 패널 상에서 TFT(Thin　Film Transistor)로 구현될 수 있다. 트랜지스터에서 캐리어의 흐름은 소스 전극으로부터 드레인 전극으로 흐른다. n 채널 트랜지스터(NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스 전극으로부터 드레인 전극으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터(NMOS)에서 전류의 방향은 드레인 전극으로부터 소스 전극으로 흐르고, 소스 전극이 출력 단자일 수 있다. p 채널 트랜지스터(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스 전극으로부터 드레인 전극으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터(PMOS)에서 정공이 소스 전극으로부터 드레인 전극 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐르고, 드레인 전극이 출력 단자일 수 있다. 따라서, 소스와 드레인은 인가 전압에 따라 변경될 수 있기 때문에 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 본 명세서에서는 트랜지스터가 n 채널 트랜지스터(NMOS)인 것을 가정하여 설명하지만 이에 제한되는 것은 아니고, p 채널 트랜지스터가 사용될 수 있으며, 이에 따라 회로 구성이 변경될 수도 있다.
스위치 소자들로 이용되는 트랜지스터의 게이트 신호는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙한다. 게이트 온 전압은 트랜지스터의 문턱 전압(Vth) 보다 높은 전압으로 설정되며, 게이트 오프 전압은 트랜지스터의 문턱 전압(Vth) 보다 낮은 전압으로 설정된다. 트랜지스터는 게이트 온 전압에 응답하여 턴-온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴-오프된다. NMOS의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, VGL)일 수 있다. PMOS의 경우에, 게이트 온 전압은 게이트 로우 전압(VGL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH)일 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략도이다. 도 1을 참조하면, 표시 장치(100)는 표시 패널(110), 게이트 구동부(120), 데이터 구동부(130) 및 타이밍 컨트롤러(140)를 포함한다.
표시 패널(110)은 영상을 표시하기 위한 패널이다. 표시 패널(110)은 기판 상에 배치된 다양한 회로, 배선 및 발광 소자를 포함할 수 있다. 표시 패널(110)은 상호 교차하는 복수의 데이터 배선(DL) 및 복수의 게이트 배선(GL)에 의해 구분되며, 복수의 데이터 배선(DL) 및 복수의 게이트 배선(GL)에 연결된 복수의 화소(PX)을 포함할 수 있다. 표시 패널(110)은 복수의 화소(PX)에 의해 정의되는 표시 영역과 각종 신호 배선들이나 패드 등이 형성되는 비표시 영역을 포함할 수 있다. 표시 패널(110)은 액정 표시 장치, 유기 발광 표시 장치, 전기 영동 표시 장치 등과 같은 다양한 표시 장치에서 사용되는 표시 패널(110)로 구현될 수 있다. 이하에서는 표시 패널(110)이 유기 발광 표시 장치에서 사용되는 패널인 것으로 설명하나 이에 제한되는 것은 아니다.
타이밍 컨트롤러(140)는 호스트 시스템에 연결된 LVDS 또는 TMDS 인터페이스 등의 수신 회로를 통해 수직 동기 신호, 수평 동기 신호, 데이터 인에이블 신호, 도트 클럭 등의 타이밍 신호를 입력받는다. 타이밍 컨트롤러(140)는 입력된 타이밍 신호를 기준으로 데이터 구동부(130)와 게이트 구동부(120)를 제어하기 위한 타이밍 제어 신호들을 발생시킨다.
데이터 구동부(130)는 복수의 서브 화소(SP)에 데이터 전압(DATA)을 공급한다. 데이터 구동부(130)는 복수의 소스 드라이브 IC(Integrated Circuit)를 포함할 수 있다. 복수의 소스 드라이브 IC는 타이밍 컨트롤러(140)로부터 디지털 비디오 데이터들과 소스 타이밍 제어 신호를 공급받을 수 있다. 복수의 소스 드라이브 IC는 소스 타이밍 제어 신호에 응답하여 디지털 비디오 데이터들을 감마 전압으로 변환하여 데이터 전압(DATA)을 생성하고, 데이터 전압(DATA)을 표시 패널(110)의 데이터 배선(DL)을 통해 공급할 수 있다. 복수의 소스 드라이브 IC는 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정에 의해 표시 패널(110)의 데이터 배선(DL)에 접속될 수 있다. 또한, 소스 드라이브 IC들은 표시 패널(110) 상에 형성되거나, 별도의 PCB 기판에 형성되어 표시 패널(110)과 연결되는 형태일 수도 있다.
게이트 구동부(120)는 복수의 서브 화소(SP)에 게이트 신호를 공급한다. 게이트 구동부(120)는 레벨 시프터 및 시프트 레지스터를 포함할 수 있다. 레벨 시프터는 타이밍 컨트롤러(140)로부터 TTL(Transistor-Transistor-Logic) 레벨로 입력되는 클럭 신호의 레벨을 시프팅한 후 시프트 레지스터에 공급할 수 있다. 시프트 레지스터는 GIP 방식에 의해 표시 패널(110)의 비표시 영역에 형성될 수 있으나, 이에 제한되는 것은 아니다. 시프트 레지스터는 클럭 신호 및 구동 신호에 대응하여 게이트 신호를 시프트하여 출력하는 복수의 스테이지로 구성될 수 있다. 시프트 레지스터에 포함된 복수의 스테이지는 복수의 출력단을 통해 게이트 신호를 순차적으로 출력할 수 있다.
표시 패널(110)은 복수의 서브 화소(SP)을 포함할 수 있다. 복수의 서브 화소(SP)은 서로 다른 색을 발광하기 위한 서브 화소(SP)일 수 있다. 예를 들어, 복수의 서브 화소(SP)은 각각 적색 서브 화소, 녹색 서브 화소, 청색 서브 화소 및 백색 서브 화소일 수 있으나, 이에 제한되는 것은 아니다. 이러한 복수의 서브 화소(SP)은 화소(PX)을 구성할 수 있다. 즉, 적색 서브 화소, 녹색 서브 화소, 청색 서브 화소 및 백색 서브 화소는 하나의 화소(PX)을 구성할 수 있고, 표시 패널(110)은 복수의 화소(PX)을 포함할 수 있다.
이하에서는 하나의 서브 화소(SP)을 구동하기 위한 구동 회로에 대한 보다 상세한 설명을 위해 도 2를 함께 참조한다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 서브 화소에 대한 회로도이다. 도 2에서는 표시 장치(100)의 복수의 서브 화소(SP) 중 하나의 서브 화소(SP)에 대한 회로도를 도시하였다.
도 2를 참조하면, 서브 화소(SP)은 스위칭 트랜지스터(SWT), 센싱 트랜지스터(SET), 구동 트랜지스터(DT), 스토리지 커패시터(SC) 및 발광 소자(150)를 포함할 수 있다.
발광 소자(150)는 애노드, 유기층 및 캐소드를 포함할 수 있다. 유기층은 정공 주입층, 정공 수송층, 유기 발광층, 전자 수송층 및 전자 주입층 등과 같은 다양한 유기층을 포함할 수 있다. 발광 소자(150)의 애노드는 구동 트랜지스터(DT)의 출력 단자와 연결될 수 있고, 캐소드에는 저전위 전압(VSS)이 인가될 수 있다. 도 2에서는 발광 소자(150)가 유기 발광 소자(150)인 것으로 설명하였으나, 이에 제한되지 않고, 발광 소자(150)로 무기 발광 다이오드, 즉, LED 또한 사용될 수 있다.
도 2를 참조하면, 스위칭 트랜지스터(SWT)는 구동 트랜지스터(DT)의 게이트 전극에 해당하는 제1 노드(N1)로 데이터 전압(DATA)을 전달하기 위한 트랜지스터이다. 스위칭 트랜지스터(SWT)는 데이터 배선(DL)과 연결된 드레인 전극, 게이트 배선(GL)과 연결된 게이트 전극 및 구동 트랜지스터(DT)의 게이트 전극과 연결된 소스 전극을 포함할 수 있다. 스위칭 트랜지스터(SWT)은 게이트 배선(GL)로부터 인가된 스캔 신호(SCAN)에 의해 턴-온되어 데이터 배선(DL)으로부터 공급된 데이터 전압(DATA)을 구동 트랜지스터(DT)의 게이트 전극 에 해당하는 제1 노드(N1)로 전달할 수 있다.
도 2를 참조하면, 구동 트랜지스터(DT)는 발광 소자(150)에 구동 전류를 공급하여 발광 소자(150)를 구동하기 위한 트랜지스터이다. 구동 트랜지스터(DT)는 제1 노드(N1)에 해당하는 게이트 전극, 제2 노드(N2)에 해당하고 출력 단자에 해당하는 소스 전극 및 제3 노드(N3)에 해당하고 입력 단자에 해당하는 드레인 전극을 포함할 수 있다. 구동 트랜지스터(DT)의 게이트 전극은 스위칭 트랜지스터(SWT)와 연결되고, 드레인 전극은 고전위 전압 배선(VDDL)을 통해 고전위 전압(VDD)을 인가받고, 소스 전극은 발광 소자(150)의 애노드와 연결될 수 있다.
도 2를 참조하면, 스토리지 커패시터(SC)는 데이터 전압(DATA)에 대응되는 전압을 하나의 프레임 동안 유지하기 위한 커패시터이다. 스토리지 커패시터(SC)의 일 전극은 제1 노드(N1)에 연결되고, 다른 일 전극은 제2 노드(N2)에 연결될 수 있다.
한편, 표시 장치(100)의 경우, 각 서브 화소(SP)의 구동 시간이 길어짐에 따라, 구동 트랜지스터(DT) 등의 회로 소자에 대한 열화(Degradation)가 진행될 수 있다. 이에 따라, 구동 트랜지스터(DT) 등의 회로 소자가 갖는 고유한 특성치가 변할 수 있다. 여기서, 회로 소자의 고유 특성치는, 구동 트랜지스터(DT)의 문턱 전압(Vth), 구동 트랜지스터(DT)의 이동도(α) 등을 포함할 수 있다. 이러한 회로 소자의 특성치 변화는 해당 서브 화소(SP)의 휘도 변화를 야기할 수 있다. 따라서, 회로 소자의 특성치 변화는 서브 화소(SP)의 휘도 변화와 동일한 개념으로 사용될 수 있다.
또한, 각 서브 화소(SP)의 회로 소자 간의 특성치 변화의 정도는 각 회로 소자의 열화 정도의 차이에 따라 서로 다를 수 있다. 이러한 회로 소자 간의 특성치 변화 정도의 차이는 서브 화소(SP) 간의 휘도 편차를 야기할 수 있다. 따라서, 회로 소자 간의 특성치 편차는 서브 화소(SP) 간의 휘도 편차와 동일한 개념으로 사용될 수 있다. 회로 소자의 특성치 변화, 즉, 서브 화소(SP)의 휘도 변화와 회로 소자 간 특성치 편차, 즉, 서브 화소(SP) 간 휘도 편차는, 서브 화소(SP)의 휘도 표현력에 대한 정확도를 떨어뜨리거나 화면 이상 현상을 발생시키는 등의 문제를 발생시킬 수 있다.
이에, 본 발명의 일 실시예에 따른 표시 장치(100)의 서브 화소(SP)에서는 서브 화소(SP)에 대한 특성치를 센싱하는 센싱 기능과 센싱 결과를 이용하여 서브 화소(SP) 특성치를 보상해주는 보상 기능을 제공할 수 있다.
이에, 도 2에 도시된 바와 같이, 서브 화소(SP)은 스위칭 트랜지스터(SWT), 구동 트랜지스터(DT), 스토리지 커패시터(SC) 및 발광 소자(150) 이외에 구동 트랜지스터(DT)의 소스 전극의 전압 상태를 효과적으로 제어하기 위한 센싱 트랜지스터(SET)를 더 포함할 수 있다.
도 2를 참조하면, 센싱 트랜지스터(SET)는 구동 트랜지스터(DT)의 소스 전극과 기준 전압(Vref)을 공급하는 기준 전압 배선(RVL) 사이에 연결되고, 게이트 전극은 게이트 배선(GL)과 연결된다. 이에, 센싱 트랜지스터(SET)는 게이트 배선(GL)을 통해 인가되는 센싱 신호(SENSE)에 의해 턴-온되어 기준 전압 배선(RVL)을 통해 공급되는 기준 전압(Vref)을 구동 트랜지스터(DT)의 소스 전극에 인가할 수 있다. 또한, 센싱 트랜지스터(SET)는 구동 트랜지스터(DT)의 소스 전극에 대한 전압 센싱 경로 중 하나로 활용될 수 있다.
도 2를 참조하면, 서브 화소(SP)의 스위칭 트랜지스터(SWT) 및 센싱 트랜지스터(SET)는 하나의 게이트 배선(GL)을 공유할 수 있다. 즉, 스위칭 트랜지스터(SWT) 및 센싱 트랜지스터(SET)는 동일한 게이트 배선(GL)에 인가되어 동일한 게이트 신호를 인가받을 수 있다. 다만, 설명의 편의를 위해 스위칭 트랜지스터(SWT)의 게이트 전극에 인가되는 전압을 스캔 신호(SCAN)으로 지칭하고, 센싱 트랜지스터(SET)의 게이트 전극에 인가되는 전압을 센싱 신호(SENSE)로 지칭하나, 하나의 서브 화소(SP)에 인가되는 스캔 신호(SCAN)와 센싱 신호(SENSE)는 동일한 게이트 배선(GL)에서 전달되는 동일한 신호이다. 이에, 도 3에서는 스캔 신호(SCAN)와 센싱 신호(SENSE)를 게이트 신호(GATE1, GATE2, GATE3, GATE4)로 정의하여 설명한다.
다만, 이에 한정되지 않고, 스위칭 트랜지스터(SWT)만이 게이트 배선(GL)에 연결되고, 센싱 트랜지스터(SET)는 별도의 센싱 배선에 연결될 수 있다. 이에, 게이트 배선(GL)을 통해서 스위칭 트랜지스터(SWT)에 스캔 신호(SCAN)이 인가될 수 있고, 센싱 배선을 통해서 센싱 트랜지스터(SET)에 센싱 신호(SENSE)가 인가될 수 있다.
이에, 센싱 트랜지스터(SET)를 통해서, 기준 전압(Vref)이 구동 트랜지스터(DT)의 소스 전극으로 인가된다. 그리고, 구동 트랜지스터(DT)의 문턱 전압(Vth) 또는 구동 트랜지스터(DT)의 이동도(α)를 센싱하기 위한 전압을 기준 전압 배선(RVL)을 통해 검출한다. 그리고, 검출된 구동 트랜지스터(DT)의 문턱 전압(Vth) 또는 구동 트랜지스터(DT)의 이동도(α)의 변화량에 따라 데이터 구동부(130)는 데이터 전압(DATA)을 보상할 수 있다.
이하에서는, 복수의 서브 화소의 배치 관계를 설명하기 위해 도 3을 함께 참조한다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 서브 화소의 배치 관계를 설명하기 위한 블록도이다.
도 3에서는 설명의 편의를 위해, 2x2 매트릭스 형태로 배치된 4개의 화소(PX)에 대해서만 도시하였고, 표시 영역에는 2x2 매트릭스 형태로 배치된 4개의 화소(PX)의 배치 관계가 반복된다. 그리고, 서브 화소(R, G, B, W)와 게이트 배선 사이에 배치되는 트랜지스터는 도 2에서 설명한 센싱 트랜지스터(SET)를 의미한다.
도 3을 참조하면, 하나의 화소(PX)은 4개의 서브 화소(R, G, B, W)을 포함한다. 예를 들어, 화소(PX)은 도 3에 도시된 바와 같이 제1 서브 화소(R), 제2 서브 화소(W), 제3 서브 화소(B) 및 제4 서브 화소(G)을 포함할 수 있다. 또한, 제1 서브 화소(R)은 적색 서브 화소고, 제2 서브 화소(W)은 백색 서브 화소고, 제3 서브 화소(B)은 청색 서브 화소고, 제4 서브 화소(G)은 녹색 서브 화소일 수 있다. 다만 이에 제한되지 않고, 복수의 서브 화소는 다양한 색상(Magenta, Yellow, Cyan)으로 변경될 수 있다.
그리고, 복수의 동일 색상의 서브 화소(R, G, B, W)은 동일한 열에 배치될 수 있다. 즉, 복수의 제1 서브 화소(R)은 동일한 열에 배치되고, 복수의 제2 서브 화소(W)은 동일한 열에 배치되고, 복수의 제3 서브 화소(B)은 동일한 열에 배치되고, 복수의 제4 서브 화소(G)은 동일한 열에 배치된다.
보다 구체적으로, 도 3에 도시된 바와 같이, 복수의 제1 서브 화소(R)은 8k-7 번째 열 및 8k-3 번째 열에 배치되고, 복수의 제2 서브 화소(W)은 8k-6 번째 열 및 8k-2 번째 열에 배치되고, 복수의 제3 서브 화소(B)은 8k-5 번째 열 및 8k-1 번째 열에 배치되고, 복수의 제4 서브 화소(G)은 8k-4 번째 열 및 8k 번째 열에 배치된다. 단, k는 1이상의 자연수를 의미한다.
즉, 하나의 홀수 번째 행(odd) 또는 하나의 짝수 번째 행(even)을 기준으로 제1 서브 화소(R), 제2 서브 화소(W), 제3 서브 화소(B) 및 제4 서브 화소(G)가 순차적으로 반복된다.
그리고, 복수의 데이터 배선(DL1, DL2, DL3, DL4) 각각은 복수의 서브 데이터 배선(SDL1-a, SDL1-b, SDL2-a, SDL2-b, SDL3-a, SDL3-b, SDL4-a, SDL4-b)으로 분기될 수 있다. 구체적으로, 제1 데이터 배선(DL1)은 복수의 제1 서브 데이터 배선(SDL1-a, SDL1-b)으로 분기될 수 있고, 제2 데이터 배선(DL2)은 복수의 제2 서브 데이터 배선(SDL2-a, SDL2-b)으로 분기될 수 있고, 제3 데이터 배선(DL3)은 복수의 제3 서브 데이터 배선(SDL3-a, SDL3-b)으로 분기될 수 있고, 제4 데이터 배선(DL4)은 복수의 제4 서브 데이터 배선(SDL4-a, SDL4-b)으로 분기될 수 있다.
그리고 상술한, 제1 서브 데이터 배선(SDL1-a, SDL1-b)은 제1-a 서브 데이터 배선(SDL1-a) 및 제1-b 서브 데이터 배선(SDL1-b)을 포함할 수 있고, 제2 서브 데이터 배선(SDL2-a, SDL2-b)은 제2-a 서브 데이터 배선(SDL2-a) 및 제2-b 서브 데이터 배선(SDL2-b)을 포함할 수 있고, 제3 서브 데이터 배선(SDL3-a, SDL3-b)은 제3-a 서브 데이터 배선(SDL3-a) 및 제3-b 서브 데이터 배선(SDL3-b)을 포함할 수 있고, 제4 서브 데이터 배선(SDL4-a, SDL4-b)은 제4-a 서브 데이터 배선(SDL4-a) 및 제4-b 서브 데이터 배선(SDL4-b)을 포함할 수 있다.
그리고, 복수의 제1 서브 데이터 배선(SDL1-a, SDL1-b)은 복수의 제1 서브 화소(R)에 인접되게 배치되어, 복수의 제1 서브 화소(R)에 연결될 수 있다.
구체적으로, 제1-a 서브 데이터 배선(SDL1-a)은 8k-7 번째 열에 배치된 복수의 제1 서브 화소(R)의 일측에 배치되어, 8k-7 번째 열에 배치된 복수의 제1 서브 화소(R)에 전기적으로 연결된다. 그리고, 복수의 제1-b 서브 데이터 배선(SDL1-b)은 8k-3 번째 열에 배치된 복수의 제1 서브 화소(R)와 8k-4 번째 열에 배치된 복수의 제4 서브 화소(G) 사이에 배치되어, 8k-3 번째 열에 배치된 복수의 제1 서브 화소(R)에 전기적으로 연결된다.
그리고, 복수의 제2 서브 데이터 배선(SDL2-a, SDL2-b)은 복수의 제2 서브 화소(W)에 인접되게 배치되어, 복수의 제2 서브 화소(W)에 연결될 수 있다.
구체적으로, 제2-a 서브 데이터 배선(SDL2-a)은 8k-7 번째 열에 배치된 복수의 제1 서브 화소(R)와 8k-6 번째 열에 배치된 복수의 제2 서브 화소(W) 사이에 배치되어, 8k-6 번째 열에 배치된 복수의 제2 서브 화소(W)에 전기적으로 연결된다. 그리고, 제2-b 서브 데이터 배선(SDL2-b)는 8k-3 번째 열에 배치된 복수의 제1 서브 화소(R)와 8k-2 번째 열에 배치된 복수의 제2 서브 화소(W) 사이에 배치되어, 8k-2 번째 열에 배치된 복수의 제2 서브 화소(W)에 전기적으로 연결된다.
그리고, 복수의 제3 서브 데이터 배선(SDL3-a, SDL3-b)은 복수의 제3 서브 화소(B)에 인접되게 배치되어, 복수의 제3 서브 화소(B)에 연결될 수 있다.
구체적으로, 제3-a 서브 데이터 배선(SDL3-a)은 8k-5 번째 열에 배치된 복수의 제3 서브 화소(B)와 8k-6 번째 열에 배치된 복수의 제2 서브 화소(W) 사이에 배치되어, 8k-5 번째 열에 배치된 복수의 제3 서브 화소(B)에 전기적으로 연결된다. 그리고, 제3-b 서브 데이터 배선(SDL3-b)는 8k-1 번째 열에 배치된 복수의 제3 서브 화소(B)와 8k-2 번째 열에 배치된 복수의 제2 서브 화소(W) 사이에 배치되어, 8k-1 번째 열에 배치된 복수의 제3 서브 화소(B)에 전기적으로 연결된다.
그리고, 복수의 제4 서브 데이터 배선(SDL4-a, SDL4-W)은 복수의 제4 서브 화소(G)에 인접되게 배치되어, 복수의 제4 서브 화소(G)에 연결될 수 있다.
구체적으로, 제4-a 서브 데이터 배선(SDL4-a)은 8k-5 번째 열에 배치된 복수의 제3 서브 화소(B)와 8k-4 번째 열에 배치된 복수의 제4 서브 화소(G) 사이에 배치되어, 8k-4 번째 열에 배치된 복수의 제4 서브 화소(G)에 전기적으로 연결된다. 그리고, 복수의 제4-b 서브 데이터 배선(SDL4-b)은 8k-1 번째 열에 배치된 복수의 제3 서브 화소(B)와 8k 번째 열에 배치된 복수의 제4 서브 화소(G) 사이에 배치되어, 8k 번째 열에 배치된 복수의 제4 서브 화소(G)에 전기적으로 연결된다.
그리고, 제1 데이터 배선(DL1)에는 적색의 데이터 전압인 제1 데이터 전압(DATA1)이 인가될 수 있고, 제2 데이터 배선(DL2)에는 백색의 데이터 전압인 제2 데이터 전압(DATA2)이 인가될 수 있고, 제3 데이터 배선(DL3)에는 청색의 데이터 전압인 제3 데이터 전압(DATA3)이 인가될 수 있고, 제4 데이터 배선(DL4)에는 녹색의 데이터 전압인 제4 데이터 전압(DATA4)이 인가될 수 있다.
이에, 복수의 제1 서브 데이터 배선(SDL1-a, SDL1-b)에도 적색의 데이터 전압인 제1 데이터 전압(DATA1)이 인가될 수 있고, 복수의 제2 서브 데이터 배선(SDL2-a, SDL2-b)에도 백색의 데이터 전압인 제2 데이터 전압(DATA2)이 인가될 수 있고, 복수의 제3 서브 데이터 배선(SDL3-a, SDL3-b)에도 청색의 데이터 전압인 제3 데이터 전압(DATA3)이 인가될 수 있고, 복수의 제4 서브 데이터 배선(SDL4-a, SDL4-b)에도 녹색의 데이터 전압인 제4 데이터 전압(DATA4)이 인가될 수 있다.
복수의 게이트 배선(GL1 내지 GL4) 각각은 복수의 서브 화소(R, G, B, W)의 양 측에 배치될 수 있고, 복수의 서브 화소(R, G, B, W) 사이에는 2개의 게이트 배선(GL2, GL3)이 배치될 수 있다.
구체적으로 도 3을 참조하면, 홀수 번째 행(odd)의 복수의 서브 화소(R, G, B, W)의 양 측에는 제1 게이트 배선(GL1) 및 제2 게이트 배선(GL2)이 배치되고, 짝수 번째 행(even)의 복수의 서브 화소(R, G, B, W)의 양 측에는 제3 게이트 배선(GL3) 및 제4 게이트 배선(GL4)이 배치될 수 있다. 이에, 홀수 번째 행(odd)의 복수의 서브 화소(R, G, B, W)와 짝수 번째 행(even)의 복수의 서브 화소(R, G, B, W)의 사이에는 제2 게이트 배선(GL2) 및 제3 게이트 배선(GL3)이 배치될 수 있다.
한편, 하나의 화소(PX)에서 제1 서브 화소(R) 및 제2 서브 화소(W)는 동일한 게이트 배선(GL1 내지 GL4)에 연결되고, 하나의 화소(PX)에서 제3 서브 화소(B) 및 제4 서브 화소(G)는 동일한 게이트 배선(GL1 내지 GL4)에 연결될 수 있다.
그리고, 하나의 행에서 서로 인접한 동일 색상의 서브 화소(R, W, B, G)들은 서로 다른 게이트 배선(GL1 내지 GL4)에 연결될 수 있다. 즉, 하나의 행에서, 서로 인접한 제1 서브 화소(R)들은 서로 다른 게이트 배선(GL1 내지 GL4)에 연결되고, 서로 인접한 제2 서브 화소(W)들은 서로 다른 게이트 배선(GL1 내지 GL4)에 연결되고, 서로 인접한 제3 서브 화소(B)들은 서로 다른 게이트 배선(GL1 내지 GL4)에 연결되고, 서로 인접한 제4 서브 화소(G)들은 서로 다른 게이트 배선(GL1 내지 GL4)에 연결된다.
달리 표현하면, 8k-7 번째 열에 배치된 복수의 제1 서브 화소(R), 8k-6 번째 열에 배치된 복수의 제2 서브 화소(W), 8k-1 번째 열에 배치된 복수의 제3 서브 화소(B) 및 8k 번째 열에 배치된 복수의 제4 서브 화소(G)는 홀수 번째 게이트 배선(GL1, GL3)에 연결되고, 8k-3 번째 열에 배치된 복수의 제1 서브 화소(R), 8k-2 번째 열에 배치된 복수의 제2 서브 화소(W), 8k-5 번째 열에 배치된 복수의 제3 서브 화소(B) 및 8k-4 번째 열에 배치된 복수의 제4 서브 화소(G)는 짝수 번째 게이트 배선(GL2, GL4)에 연결된다.
예를 들어, 도 3에 도시된 바와 같이, 홀수 번째 행(odd)에서, 8k-7 번째 열에 배치된 복수의 제1 서브 화소(R)는 제1 게이트 배선(GL1)에 연결되고, 이와 인접된 8k-3 번째 열에 배치된 복수의 제1 서브 화소(R)은 제2 게이트 배선(GL2)에 연결된다. 그리고, 홀수 번째 행(odd)에서, 8k-6 번째 열에 배치된 복수의 제2 서브 화소(W)는 제1 게이트 배선(GL1)에 연결되고, 이와 인접된 8k-2 번째 열에 배치된 복수의 제2 서브 화소(W)은 제2 게이트 배선(GL2)에 연결된다. 그리고, 홀수 번째 행(odd)에서, 8k-5 번째 열에 배치된 복수의 제3 서브 화소(B)는 제2 게이트 배선(GL2)에 연결되고, 이와 인접된 8k-1 번째 열에 배치된 복수의 제3 서브 화소(B)은 제1 게이트 배선(GL1)에 연결된다. 그리고, 홀수 번째 행(odd)에서, 8k-4 번째 열에 배치된 복수의 제4 서브 화소(G)는 제2 게이트 배선(GL2)에 연결되고, 이와 인접된 8k 번째 열에 배치된 복수의 제4 서브 화소(G)은 제1 게이트 배선(GL1)에 연결된다.
또한, 도 3에 도시된 바와 같이, 짝수 번째 행(even)에서, 8k-7 번째 열에 배치된 복수의 제1 서브 화소(R)는 제3 게이트 배선(GL3)에 연결되고, 이와 인접된 8k-3 번째 열에 배치된 복수의 제1 서브 화소(R)은 제4 게이트 배선(GL4)에 연결된다. 그리고, 짝수 번째 행(even)에서, 8k-6 번째 열에 배치된 복수의 제2 서브 화소(W)는 제3 게이트 배선(GL3)에 연결되고, 이와 인접된 8k-2 번째 열에 배치된 복수의 제2 서브 화소(W)은 제4 게이트 배선(GL4)에 연결된다. 그리고, 짝수 번째 행(even)에서, 8k-5 번째 열에 배치된 복수의 제3 서브 화소(B)는 제4 게이트 배선(GL4)에 연결되고, 이와 인접된 8k-1 번째 열에 배치된 복수의 제3 서브 화소(B)은 제3 게이트 배선(GL3)에 연결된다. 그리고, 짝수 번째 행(even)에서, 8k-4 번째 열에 배치된 복수의 제4 서브 화소(G)는 제4 게이트 배선(GL4)에 연결되고, 이와 인접된 8k 번째 열에 배치된 복수의 제4 서브 화소(G)은 제3 게이트 배선(GL3)에 연결된다.
그리고, 복수의 기준 전압 배선(RVL1, RVL2) 각각은 하나의 화소(PX) 내부에 배치될 수 있다.
구체적으로, 제1 기준 전압 배선(RVL1)은 8k-6 번째 열에 배치된 복수의 제2 서브 화소(W)와 8k-5 번째 열에 배치된 복수의 제3 서브 화소(B) 사이에 배치되어, 8k-7 번째 열에 배치된 복수의 제1 서브 화소(R), 8k-6 번째 열에 배치된 복수의 제2 서브 화소(W), 8k-5 번째 열에 배치된 복수의 제3 서브 화소(B) 및 8k-4 번째 열에 배치된 복수의 제4 서브 화소(G)는 제1 기준 전압 배선(RVL1)에 연결될 수 있다.
그리고, 제2 기준 전압 배선(RVL2)은 8k-2 번째 열에 배치된 복수의 제2 서브 화소(W)와 8k-1 번째 열에 배치된 복수의 제3 서브 화소(B) 사이에 배치되어, 8k-3 번째 열에 배치된 복수의 제1 서브 화소(R), 8k-2 번째 열에 배치된 복수의 제2 서브 화소(W), 8k-1 번째 열에 배치된 복수의 제3 서브 화소(B) 및 8k 번째 열에 배치된 복수의 제4 서브 화소(G)는 제2 기준 전압 배선(RVL2)에 연결될 수 있다.
이하에서는 도 4를 참조하여, 본 발명의 일 실시예에 따른 표시 장치(100)의 센싱 방법에 대해서 설명한다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 센싱 방법을 설명하기 위한 도면이다.
도 4에서는 도 3에 도시된 홀수 번째 행(odd)에서, 8k-7 번째 열 내지 8k번째 열에 배치된 복수의 서브 화소(R, G, B, W) 각각에 대한 센싱 순서를 도시하였다. 다만, 짝수 번째 행(even)에서, 8k-7 번째 열 내지 8k번째 열에 배치된 복수의 서브 화소(R, G, B, W) 각각에 대한 센싱 순서 또한 홀수 번째 행(odd)에서, 8k-7 번째 열 내지 8k번째 열에 배치된 복수의 서브 화소(R, G, B, W) 각각에 대한 센싱 순서와 동일할 수 있으나, 이에 한정되지 않고, 복수의 서브 화소(R, G, B, W) 각각에 대한 센싱 순서는 다양하게 변경될 수 있다. 그리고, 짝수 번째 행(even)에 배치된 복수의 서브 화소(R, G, B, W)와 홀수 번?? 행(odd)에 배치된 복수의 서브 화소(R, G, B, W)은 서로 다른 시구간에서 센싱될 수 있으나, 이에 한정되지 않고, 짝수 번째 행(even)에 배치된 복수의 서브 화소(R, G, B, W)와 홀수 번?? 행(odd)에 배치된 복수의 서브 화소(R, G, B, W)은 같은 시구간에 센싱될 수 있다.
도 4에서는, 홀수번째 게이트 배선 중 어느 하나인 제1 게이트 배선(GL1)에 게이트 하이 전압이 인가되는 제1 스캔 구간(1st SCAN)과 제2 스캔 구간(2nd SCAN) 및 짝수번째 게이트 배선 중 어느 하나인 제2 게이트 배선(GL2)에 게이트 하이 전압이 인가되는 제3 스캔 구간(3rd SCAN)과 제4 스캔 구간(4th SCAN) 각각에서 하나의 행에 배치되는 복수의 서브 화소의 상태를 도시하였다. 그리고, 제1 스캔 구간(1st SCAN), 제2 스캔 구간(2nd SCAN), 제3 스캔 구간(3rd SCAN) 및 제4 스캔 구간(4th SCAN)은 순차적으로 연결되는 시 구간을 의미한다.
그리고, 점선으로 표시되는 서브 화소(R, G, B, W)은 해당 스캔 구간에서 데이터 전압이 인가되고, 센싱이 진행되는 서브 화소(R, G, B, W)을 의미하고, 검정 패턴의 서브 화소(R, G, B, W)은 해당 스캔 구간에서 데이터 전압이 인가되지 않고, 센싱이 진행되지 않는 서브 화소(R, G, B, W)을 의미한다.
도 3 및 도 4를 참조하면, 제1 스캔 구간(1st SCAN) 및 제2 스캔 구간(2nd SCAN)에서, 제1 게이트 전압(GATE1)이 게이트 하이 전압이므로, 제1 게이트 배선(GL1)에 연결되는 8k-7 번째 열에 배치된 복수의 제1 서브 화소(R), 8k-6 번째 열에 배치된 복수의 제2 서브 화소(W), 8k-1 번째 열에 배치된 복수의 제3 서브 화소(B) 및 8k 번째 열에 배치된 복수의 제4 서브 화소(G)에서 스위칭 트랜지스터(SWT) 및 센싱 트랜지스터(SET)는 턴온된다.
그리고, 제1 스캔 구간(1st SCAN)에서, 제1 게이트 배선(GL1)에 연결되는 8k-7 번째 열에 배치된 복수의 제1 서브 화소(R) 및 8k-6 번째 열에 배치된 복수의 제2 서브 화소(W) 중 어느 하나에만 데이터 전압이 인가되어 제1 기준 전압 배선(RVL1)에 의해 센싱이 진행되고, 제1 게이트 배선(GL1)에 연결되는 8k-1 번째 열에 배치된 복수의 제3 서브 화소(B) 및 8k 번째 열에 배치된 복수의 제4 서브 화소(G) 중 어느 하나에만 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행된다.
이어 지는 제2 스캔 구간(2nd SCAN)에서, 제1 게이트 배선(GL1)에 연결되는 8k-7 번째 열에 배치된 복수의 제1 서브 화소(R) 및 8k-6 번째 열에 배치된 복수의 제2 서브 화소(W) 중 다른 하나에만 데이터 전압이 인가되어 제1 기준 전압 배선(RVL1)에 의해 센싱이 진행되고, 제1 게이트 배선(GL1)에 연결되는 8k-1 번째 열에 배치된 복수의 제3 서브 화소(B) 및 8k 번째 열에 배치된 복수의 제4 서브 화소(G) 중 다른 하나에만 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행된다.
예를 들어, 도 3 및 도 4에 도시된 바와 같이, 제1 스캔 구간(1st SCAN)에서, 8k-7 번째 열에 배치된 복수의 제1 서브 화소(R)에 데이터 전압이 인가되어 제1 기준 전압 배선(RVL1)에 의해 센싱이 진행되고, 8k-1 번째 열에 배치된 복수의 제3 서브 화소(B)에 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행된다.
이어 지는 제2 스캔 구간(2nd SCAN)에서, 8k-6 번째 열에 배치된 복수의 제2 서브 화소(W)에 데이터 전압이 인가되어 제1 기준 전압 배선(RVL1)에 의해 센싱이 진행되고, 8k 번째 열에 배치된 복수의 제4 서브 화소(G)에 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행된다.
그리고, 제3 스캔 구간(3rd SCAN) 및 제4 스캔 구간(4th SCAN)에서, 제2 게이트 전압(GATE2)이 게이트 하이 전압이므로, 제2 게이트 배선(GL2)에 연결되는 8k-5 번째 열에 배치된 복수의 제3 서브 화소(B), 8k-4 번째 열에 배치된 복수의 제4 서브 화소(G), 8k-3 번째 열에 배치된 복수의 제1 서브 화소(R) 및 8k-2 번째 열에 배치된 복수의 제2 서브 화소(W)에서 스위칭 트랜지스터(SWT) 및 센싱 트랜지스터(SET)는 턴온된다.
그리고, 제3 스캔 구간(3rd SCAN)에서, 제2 게이트 배선(GL2)에 연결되는 8k-5번째 열에 배치된 복수의 제3 서브 화소(B) 및 8k-4 번째 열에 배치된 복수의 제4 서브 화소(G) 중 어느 하나에만 데이터 전압이 인가되어 제1 기준 전압 배선(RVL1)에 의해 센싱이 진행되고, 제2 게이트 배선(GL2)에 연결되는 8k-3 번째 열에 배치된 복수의 제1 서브 화소(R) 및 8k-2 번째 열에 배치된 복수의 제2 서브 화소(W) 중 어느 하나에만 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행된다.
이어 지는 제4 스캔 구간(4th SCAN)에서 제2 게이트 배선(GL2)에 연결되는 8k-5번째 열에 배치된 복수의 제3 서브 화소(B) 및 8k-4 번째 열에 배치된 복수의 제4 서브 화소(G) 중 다른 하나에만 데이터 전압이 인가되어 제1 기준 전압 배선(RVL1)에 의해 센싱이 진행되고, 제2 게이트 배선(GL2)에 연결되는 8k-3 번째 열에 배치된 복수의 제1 서브 화소(R) 및 8k-2 번째 열에 배치된 복수의 제2 서브 화소(W) 중 다른 하나에만 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행된다.
예를 들어, 도 3 및 도 4에 도시된 바와 같이, 제3 스캔 구간(3rd SCAN)에서, 8k-5 번째 열에 배치된 복수의 제3 서브 화소(B)에 데이터 전압이 인가되어 제1 기준 전압 배선(RVL1)에 의해 센싱이 진행되고, 8k-3 번째 열에 배치된 복수의 제1 서브 화소(R)에 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행된다.
이어 지는 제4 스캔 구간(4th SCAN)에서, 8k-4 번째 열에 배치된 복수의 제4 서브 화소(G)에 데이터 전압이 인가되어 제1 기준 전압 배선(RVL1)에 의해 센싱이 진행되고, 8k-2 번째 열에 배치된 복수의 제2 서브 화소(W)에 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행된다.
전술한 바와 같이, 복수의 스캔 구간 중 하나의 스캔 구간에서는 서로 다른 색상의 서브 화소(R, G, B, W)가 센싱될 수 있다.
종래의 표시 장치의 경우에는, 복수의 스캔 구간 중 하나의 스캔 구간에서 같은 색상의 서브 화소가 센싱될 경우, 하나의 색상에 대한 데이터 전압의 보상을 제1 기준 전압 배선에 의해 측정된 센싱 값으로 판단할 것인지, 제2 기준 전압에 의해 측정된 센싱 값으로 판단할 것인지 불분명해진다.
이에, 본 발명의 일 실시예에 따른 표시 장치(100)는 복수의 스캔 구간 중 하나의 스캔 구간에서는 서로 다른 색상의 서브 화소(R, G, B, W)를 센싱함으로써, 각각의 색상에 대한 데이터 전압의 보상 기준을 명확히 할 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(100)는 보다 정확하게 데이터 전압(DATA)을 보상할 수 있다.
또한, 종래의 표시 장치의 경우에는, 하나의 스캔 구간에서는 8k-7 번째 열 내지 8k 번째 열에 배치된 복수의 서브 화소 중 하나의 서브 화소만 센싱을 진행하여, 8k-7 번째 열 내지 8k 번째 열에 배치된 복수의 서브 화소를 모두 센싱하기 위해서 8개의 스캔 구간이 필요하였다.
이에 반하여, 본 발명의 일 실시예에 따른 표시 장치(100)의 경우에는 하나의 스캔 구간에서는 8k-7 번째 열 내지 8k 번째 열에 배치된 복수의 서브 화소(R, G, B, W) 중 두개의 서브 화소에 대한 센싱을 진행하여, 8k-7 번째 열 내지 8k 번째 열에 배치된 복수의 서브 화소(R, G, B, W)를 모두 센싱하기 위해서 4개의 스캔 구간만이 필요하다. 이에, 본 발명의 일 실시예에 따른 표시 장치(100)는 보다 신속하게 복수의 서브 화소에 대한 센싱을 진행할 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 센싱 구간을 설명하기 위한 도면이다.
본 발명의 일 실시예에 따른 표시 장치는 다양한 구간에서 복수의 서브 화소(R, G, B, W)를 센싱할 수 있다.
구체적으로, 본 발명의 일 실시예에 따른 표시 장치는 화상을 표시 하기 이전에 복수의 서브 화소(R, G, B, W)를 센싱(On-RF 센싱)할 수 있다. 또는 본 발명의 일 실시예에 따른 표시 장치는 전원을 오프시킬 때 복수의 서브 화소(R, G, B, W)를 센싱(Off-RS 센싱)할 수 있다. 또는 본 발명의 일 실시예에 따른 표시 장치는 화상을 표시하면서 복수의 서브 화소(R, G, B, W)를 센싱(V-RT 센싱)할 수 있다.
도 5를 참조하면, 상술한 V-RT 센싱에 대하여 설명하면 다음과 같다. 본 발명의 일 실시예에 따른 표시 장치는 하나의 프레임 사이의 수직 블랭크 구간(Vertical Blank) 구간에서 서로 다른 색상의 복수의 서브 화소(R, G, B, W)를 센싱(Different Color Pixel Sensing)할 수 있다. 그리고, 수직 블랭크 구간에서 복수의 서브 화소(R, G, B, W)를 센싱한 이후에는 본래의 화상을 표시하기 위하여 기존 데이터 전압을 원복(Recovery)시킬 수 있다.
예를 들어, 하나의 프레임 사이의 수직 블랭크 구간(Vertical Blank) 구간에서는 도 4의 제1 스캔 구간(1st SCAN)에서 도시된 바와 같이, 8k-7 번째 열에 배치된 복수의 제1 서브 화소(R)에 데이터 전압이 인가되어 제1 기준 전압 배선(RVL1)에 의해 센싱이 진행되고, 8k-1 번째 열에 배치된 복수의 제3 서브 화소(B)에 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행된다. 이후, 8k-7 번째 열에 배치된 복수의 제1 서브 화소(R)에는 본래의 화상을 표시하기 위하여 기존 데이터 전압이 원복되고, 8k-1 번째 열에 배치된 복수의 제3 서브 화소(B)에도 본래의 화상을 표시하기 위하여 기존 데이터 전압이 원복될 수 있다.
이에, 본 발명의 일 실시예에 따른 표시 장치는 화상을 표시하시면서 복수의 서브 화소를 센싱할 수 있으므로, 별도의 센싱 구간을 확보하지 않더라도 복수의 서브 화소를 센싱하여 영상 품질을 향상시킬 수 있다.
이하에서는, 도 6 및 도 7 을 참조하여, 본 발명의 다른 실시예에 따른 표시 장치(200)에 대해서 구체적으로 설명한다. 본 발명의 다른 실시예에 따른 표시 장치(200)와 본 발명의 일 실시예에 따른 표시 장치(100)는 서브 화소와 기준 전압 배선과의 연결 관계가 상이하다. 따라서, 이하에서는 본 발명의 다른 실시예에 따른 표시 장치(200)의 서브 화소와 기준 전압 배선과의 연결 관계에 대해서 구체적으로 설명한다. 이에, 본 발명의 다른 실시예에 따른 표시 장치와 본 발명의 일 실시예에 따른 표시 장치가 중복되는 내용은 생략한다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 서브 화소의 배치 관계를 설명하기 위한 블록도이다.
복수의 게이트 배선(GL1 내지 GL4) 각각은 복수의 서브 화소(R, G, B, W)의 양 측에 배치될 수 있고, 복수의 서브 화소(R, G, B, W) 사이에는 2개의 게이트 배선(GL2, GL3)이 배치될 수 있다.
구체적으로 도 6을 참조하면, 홀수 번째 행(odd)의 복수의 서브 화소(R, G, B, W)의 양 측에는 제1 게이트 배선(GL1) 및 제2 게이트 배선(GL2)이 배치되고, 짝수 번째 행(even)의 복수의 서브 화소(R, G, B, W)의 양 측에는 제3 게이트 배선(GL3) 및 제4 게이트 배선(GL4)이 배치될 수 있다. 이에, 홀수 번째 행(odd)의 복수의 서브 화소(R, G, B, W)와 짝수 번째 행(even)의 복수의 서브 화소(R, G, B, W)의 사이에는 제2 게이트 배선(GL2) 및 제3 게이트 배선(GL3)이 배치될 수 있다.
한편, 복수의 화소(PX) 각각은 동일한 게이트 배선(GL1 내지 GL4)에 연결되고, 복수의 화소(PX) 중 인접된 화소(PX)는 서로 다른 게이트 배선(GL1 내지 GL4)에 연결될 수 있다.
달리 표현하면, 8k-7 번째 열에 배치된 복수의 제1 서브 화소(R), 8k-6 번째 열에 배치된 복수의 제2 서브 화소(W), 8k-5 번째 열에 배치된 복수의 제3 서브 화소(B) 및 8k-4 번째 열에 배치된 복수의 제4 서브 화소(G)는 홀수 번째 게이트 배선(GL1, GL3)에 연결되고, 8k-3 번째 열에 배치된 복수의 제1 서브 화소(R), 8k-2 번째 열에 배치된 복수의 제2 서브 화소(W), 8k-1 번째 열에 배치된 복수의 제3 서브 화소(B) 및 8k 번째 열에 배치된 복수의 제4 서브 화소(G)는 짝수 번째 게이트 배선(GL2, GL4)에 연결된다.
구체적으로 도 6을 참조하면, 홀수 번째 행(odd)의 8k-7번째 열 내지 8k-4 번째 열에 배치되는 화소(PX)에 포함되는 서브 화소(R, W, B, G)는 제1 게이트 배선(GL1)에 연결된다. 그리고, 홀수 번째 행(odd)의 8k-3번째 열 내지 8k 번째 열에 배치되는 화소(PX)에 포함되는 서브 화소(R, W, B, G)는 제2 게이트 배선(GL2)에 연결된다. 그리고, 짝수 번째 행(even)의 8k-7번째 열 내지 8k-4 번째 열에 배치되는 화소(PX)에 포함되는 서브 화소(R, W, B, G)는 제3 게이트 배선(GL3)에 연결된다. 그리고, 짝수 번째 행(even)의 8k-3번째 열 내지 8k 번째 열에 배치되는 화소(PX)에 포함되는 서브 화소(R, W, B, G)는 제4 게이트 배선(GL4)에 연결된다.
그리고, 제1 기준 전압 배선(RVL1)은 하나의 화소(PX) 내부에 배치되나, 제2 기준 전압 배선(RVL2) 및 제3 기준 전압 배선(RVL3) 각각은 하나의 화소(PX) 사이에 배치될 수 있다.
구체적으로, 제1 기준 전압 배선(RVL1)은 8k-7 번째 열에 배치된 복수의 제1 서브 화소(R)와 8k-6 번째 열에 배치된 복수의 제2 서브 화소(W) 사이에 배치되어, 8k-7 번째 열에 배치된 복수의 제1 서브 화소(R)와 8k-6 번째 열에 배치된 복수의 제2 서브 화소(W)는 제1 기준 전압 배선(RVL1)에 연결될 수 있다.
그리고, 제2 기준 전압 배선(RVL2)은 8k-4 번째 열에 배치된 복수의 제4 서브 화소(G)와 8k-3 번째 열에 배치된 복수의 제1 서브 화소(R) 사이에 배치되어, 8k-5 번째 열에 배치된 복수의 제3 서브 화소(B), 8k-4 번째 열에 배치된 복수의 제4 서브 화소(G), 8k-3 번째 열에 배치된 복수의 제1 서브 화소(R) 및 8k-2 번째 열에 배치된 복수의 제2 서브 화소(W)는 제2 기준 전압 배선(RVL2)에 연결될 수 있다.
그리고, 제3 기준 전압 배선(RVL3)은 8k 번째 열에 배치된 복수의 제4 서브 화소(G)에 인접되게 배치되어, 8k-1 번째 열에 배치된 복수의 제3 서브 화소(B) 및 8k 번째 열에 배치된 복수의 제4 서브 화소(G)는 제3 기준 전압 배선(RVL3)에 연결될 수 있다.
다만, 도 6에는 도시 되지 않았으나, 제3 기준 전압 배선(RVL3)은 인접하게 배치된 복수의 제1 서브 화소(R) 및 복수의 제2 서브 화소(W)에도 연결될 수 있다.
이하에서는 도 7를 참조하여, 본 발명의 다른 실시예에 따른 표시 장치(200)의 센싱 방법에 대해서 설명한다.
도 7은 본 발명의 다른 실시예에 따른 표시 장치의 센싱 방법을 설명하기 위한 도면이다.
도 7에서는 도 6에 도시된 홀수 번째 행(odd)에서, 8k-7 번째 열 내지 8k번째 열에 배치된 복수의 서브 화소(R, G, B, W) 각각에 대한 센싱 순서를 도시하였다. 다만, 짝수 번째 행(even)에서, 8k-7 번째 열 내지 8k번째 열에 배치된 복수의 서브 화소(R, G, B, W) 각각에 대한 센싱 순서 또한 홀수 번째 행(odd)에서, 8k-7 번째 열 내지 8k번째 열에 배치된 복수의 서브 화소(R, G, B, W) 각각에 대한 센싱 순서와 동일할 수 있으나, 이에 한정되지 않고, 복수의 서브 화소(R, G, B, W) 각각에 대한 센싱 순서는 다양하게 변경될 수 있다. 그리고, 짝수 번째 행(even)에 배치된 복수의 서브 화소(R, G, B, W)와 홀수 번?? 행(odd)에 배치된 복수의 서브 화소(R, G, B, W)은 서로 다른 시구간에서 센싱될 수 있으나, 이에 한정되지 않고, 짝수 번째 행(even)에 배치된 복수의 서브 화소(R, G, B, W)와 홀수 번?? 행(odd)에 배치된 복수의 서브 화소(R, G, B, W)은 같은 시구간에 센싱될 수 있다.
도 7에서는, 홀수번째 게이트 배선 중 어느 하나인 제1 게이트 배선(GL1)에 게이트 하이 전압이 인가되는 제1 스캔 구간(1st SCAN)과 제2 스캔 구간(2nd SCAN) 및 짝수번째 게이트 배선 중 어느 하나인 제2 게이트 배선(GL2)에 게이트 하이 전압이 인가되는 제3 스캔 구간(3rd SCAN)과 제4 스캔 구간(4th SCAN) 각각에서 하나의 행에 배치되는 복수의 서브 화소의 상태를 도시하였다. 그리고, 제1 스캔 구간(1st SCAN), 제2 스캔 구간(2nd SCAN), 제3 스캔 구간(3rd SCAN) 및 제4 스캔 구간(4th SCAN)은 순차적으로 연결되는 시 구간을 의미한다.
그리고, 점선으로 표시되는 서브 화소(R, G, B, W)은 해당 스캔 구간에서 데이터 전압이 인가되고, 센싱이 진행되는 서브 화소(R, G, B, W)을 의미하고, 검정 패턴의 서브 화소는 해당 스캔 구간에서 데이터 전압이 인가되지 않고, 센싱이 진행되지 않는 서브 화소(R, G, B, W)을 의미한다.
도 6 및 도 7을 참조하면, 제1 스캔 구간(1st SCAN) 및 제2 스캔 구간(2nd SCAN)에서, 제1 게이트 전압(GATE1)이 게이트 하이 전압이므로, 제1 게이트 배선(GL1)에 연결되는 8k-7 번째 열에 배치된 복수의 제1 서브 화소(R), 8k-6 번째 열에 배치된 복수의 제2 서브 화소(W), 8k-5 번째 열에 배치된 복수의 제3 서브 화소(B) 및 8k-4 번째 열에 배치된 복수의 제4 서브 화소(G)에서 스위칭 트랜지스터(SWT) 및 센싱 트랜지스터(SET)는 턴온된다.
그리고, 제1 스캔 구간(1st SCAN)에서, 제1 게이트 배선(GL1)에 연결되는 8k-7 번째 열에 배치된 복수의 제1 서브 화소(R) 및 8k-6 번째 열에 배치된 복수의 제2 서브 화소(W) 중 어느 하나에만 데이터 전압이 인가되어 제1 기준 전압 배선(RVL1)에 의해 센싱이 진행되고, 제1 게이트 배선(GL1)에 연결되는 8k-5 번째 열에 배치된 복수의 제3 서브 화소(B) 및 8k-4 번째 열에 배치된 복수의 제4 서브 화소(G) 중 어느 하나에만 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행된다.
이어 지는 제2 스캔 구간(2nd SCAN)에서, 제1 게이트 배선(GL1)에 연결되는 8k-7 번째 열에 배치된 복수의 제1 서브 화소(R) 및 8k-6 번째 열에 배치된 복수의 제2 서브 화소(W) 중 다른 하나에만 데이터 전압이 인가되어 제1 기준 전압 배선(RVL1)에 의해 센싱이 진행되고, 제1 게이트 배선(GL1)에 연결되는 8k-5 번째 열에 배치된 복수의 제3 서브 화소(B) 및 8k-4 번째 열에 배치된 복수의 제4 서브 화소(G) 중 다른 하나에만 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행된다.
예를 들어, 도 6 및 도 7에 도시된 바와 같이, 제1 스캔 구간(1st SCAN)에서, 8k-7 번째 열에 배치된 복수의 제1 서브 화소(R)에 데이터 전압이 인가되어 제1 기준 전압 배선(RVL1)에 의해 센싱이 진행되고, 8k-5 번째 열에 배치된 복수의 제3 서브 화소(B)에 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행된다.
이어 지는 제2 스캔 구간(2nd SCAN)에서, 8k-6 번째 열에 배치된 복수의 제2 서브 화소(W)에 데이터 전압이 인가되어 제1 기준 전압 배선(RVL1)에 의해 센싱이 진행되고, 8k-4 번째 열에 배치된 복수의 제4 서브 화소(G)에 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행된다.
그리고, 제3 스캔 구간(3rd SCAN) 및 제4 스캔 구간(4th SCAN)에서, 제2 게이트 전압(GATE2)이 게이트 하이 전압이므로, 제2 게이트 배선(GL2)에 연결되는 8k-3 번째 열에 배치된 복수의 제1 서브 화소(R), 8k-2 번째 열에 배치된 복수의 제2 서브 화소(W), 8k-1 번째 열에 배치된 복수의 제3 서브 화소(B) 및 8k 번째 열에 배치된 복수의 제4 서브 화소(G)에서 스위칭 트랜지스터(SWT) 및 센싱 트랜지스터(SET)는 턴온된다.
그리고, 제3 스캔 구간(3rd SCAN)에서, 제2 게이트 배선(GL2)에 연결되는 8k-3번째 열에 배치된 복수의 제1 서브 화소(R) 및 8k-2 번째 열에 배치된 복수의 제2 서브 화소(W) 중 어느 하나에만 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행되고, 제2 게이트 배선(GL2)에 연결되는 8k-1 번째 열에 배치된 복수의 제3 서브 화소(B) 및 8k 번째 열에 배치된 복수의 제4 서브 화소(G) 중 어느 하나에만 데이터 전압이 인가되어 제3 기준 전압 배선(RVL3)에 의해 센싱이 진행된다.
이어 지는 제4 스캔 구간(4th SCAN)에서 제2 게이트 배선(GL2)에 연결되는 8k-3번째 열에 배치된 복수의 제1 서브 화소(R) 및 8k-2 번째 열에 배치된 복수의 제2 서브 화소(W) 중 다른 하나에만 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행되고, 제2 게이트 배선(GL2)에 연결되는 8k-1 번째 열에 배치된 복수의 제3 서브 화소(B) 및 8k 번째 열에 배치된 복수의 제4 서브 화소(G) 중 다른 하나에만 데이터 전압이 인가되어 제3 기준 전압 배선(RVL3)에 의해 센싱이 진행된다.
예를 들어, 도 6 및 도 7에 도시된 바와 같이, 제3 스캔 구간(3rd SCAN)에서, 8k-3 번째 열에 배치된 복수의 제1 서브 화소(R)에 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행되고, 8k-1 번째 열에 배치된 복수의 제3 서브 화소(B)에 데이터 전압이 인가되어 제3 기준 전압 배선(RVL3)에 의해 센싱이 진행된다.
이어 지는 제4 스캔 구간(4th SCAN)에서, 8k-2 번째 열에 배치된 복수의 제2 서브 화소(W)에 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행되고, 8k 번째 열에 배치된 복수의 제4 서브 화소(G)에 데이터 전압이 인가되어 제3 기준 전압 배선(RVL3)에 의해 센싱이 진행된다.
본 발명의 다른 실시예에 따른 표시 장치(200) 또한, 복수의 스캔 구간 중 하나의 스캔 구간에서는 서로 다른 색상의 서브 화소(R, G, B, W)가 센싱될 수 있다.
종래의 표시 장치의 경우에는, 복수의 스캔 구간 중 하나의 스캔 구간에서 같은 색상의 서브 화소가 센싱될 경우, 하나의 색상에 대한 데이터 전압의 보상을 제1 기준 전압 배선에 의해 측정된 센싱 값으로 판단할 것인지, 제2 기준 전압에 의해 측정된 센싱 값으로 판단할 것인지, 제3 기준 전압에 의해 측정된 센싱 값으로 판단할 것인지 불분명해진다.
이에, 본 발명의 다른 실시예에 따른 표시 장치 또한 복수의 스캔 구간 중 하나의 스캔 구간에서는 서로 다른 색상의 서브 화소(R, G, B, W)를 센싱함으로써, 각각의 색상에 대한 데이터 전압의 보상 기준을 명확히 할 수 있다. 따라서, 본 발명의 다른 실시예에 따른 표시 장치(200) 또한 보다 정확하게 데이터 전압을 보상할 수 있다.
또한, 종래의 표시 장치의 경우에는, 하나의 스캔 구간에서는 8k-7 번째 열 내지 8k 번째 열에 배치된 복수의 서브 화소 중 하나의 서브 화소만 센싱을 진행하여, 8k-7 번째 열 내지 8k 번째 열에 배치된 복수의 서브 화소를 모두 센싱하기 위해서 8개의 스캔 구간이 필요하였다.
이에 반하여, 본 발명의 다른 실시예에 따른 표시 장치(200)의 경우에는 하나의 스캔 구간에서는 8k-7 번째 열 내지 8k 번째 열에 배치된 복수의 서브 화소 중 두개의 서브 화소에 대한 센싱을 진행하여, 8k-7 번째 열 내지 8k 번째 열에 배치된 복수의 서브 화소를 모두 센싱하기 위해서 4개의 스캔 구간만이 필요하다. 이에, 본 발명의 다른 실시예에 따른 표시 장치(200) 또한 보다 신속하게 복수의 서브 화소에 대한 센싱을 진행할 수 있다.
이하에서는, 도 8 및 도 9을 참조하여, 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치(300)에 대해서 구체적으로 설명한다. 본 발명의 일 실시예에 따른 표시 장치(100)와 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치(300)는 서브 화소의 구성이 상이하다. 따라서, 이하에서는 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치(300)의 서브 화소와 기준 전압 배선과의 연결 관계에 대해서 구체적으로 설명한다. 이에, 본 발명의 일 실시예에 따른 표시 장치(100)와 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치가 중복되는 내용은 생략한다.
도 8은 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치의 서브 화소의 배치 관계를 설명하기 위한 블록도이다.
도 8에서는 설명의 편의를 위해, 2x2 매트릭스 형태로 배치된 4개의 화소(PX)에 대해서만 도시하였고, 표시 영역에는 2x2 매트릭스 형태로 배치된 4개의 화소(PX)의 배치 관계가 반복된다. 그리고, 서브 화소(R, G, B)와 게이트 배선 사이에 배치되는 트랜지스터는 도 2에서 설명한 센싱 트랜지스터(SET)를 의미한다.
도 8을 참조하면, 하나의 화소(PX)은 3개의 서브 화소(R, G, B)을 포함한다. 예를 들어, 화소(PX)은 도 8에 도시된 바와 같이 제1 서브 화소(R), 제2 서브 화소(G) 및 제3 서브 화소(B)을 포함할 수 있다. 또한, 제1 서브 화소(R)은 적색 서브 화소고, 제2 서브 화소(G)은 녹색 서브 화소고, 제3 서브 화소(B)은 청색 서브 화소일 수 있다. 다만 이에 제한되지 않고, 복수의 서브 화소는 다양한 색상(Magenta, Yellow, Cyan)으로 변경될 수 있다.
그리고, 복수의 동일 색상의 서브 화소(R, G, B)은 동일한 열에 배치될 수 있다. 즉, 복수의 제1 서브 화소(R)은 동일한 열에 배치되고, 복수의 제2 서브 화소(G)은 동일한 열에 배치되고, 복수의 제3 서브 화소(B)은 동일한 열에 배치된다.
보다 구체적으로, 도 8에 도시된 바와 같이, 복수의 제1 서브 화소(R)은 6k-5 번째 열 및 6k-2 번째 열에 배치되고, 복수의 제2 서브 화소(G)은 6k-4 번째 열 및 6k-1 번째 열에 배치되고, 복수의 제3 서브 화소(B)은 6k-3 번째 열 및 6k 번째 열에 배치된다. 단, k는 1이상의 자연수를 의미한다.
즉, 하나의 홀수 번째 행(odd) 또는 하나의 짝수 번째 행(even)을 기준으로 제1 서브 화소(R), 제2 서브 화소(G) 및 제3 서브 화소(B)가 순차적으로 반복된다.
그리고, 복수의 데이터 배선(DL1, DL2, DL3) 각각은 복수의 서브 데이터 배선(SDL1-a, SDL1-b, SDL2-a, SDL2-b, SDL3-a, SDL3-b)으로 분기될 수 있다. 구체적으로, 제1 데이터 배선(DL1)은 복수의 제1 서브 데이터 배선(SDL1-a, SDL1-b)으로 분기될 수 있고, 제2 데이터 배선(DL2)은 복수의 제2 서브 데이터 배선(SDL2-a, SDL2-b)으로 분기될 수 있고, 제3 데이터 배선(DL3)은 복수의 제3 서브 데이터 배선(SDL3-a, SDL3-b)으로 분기될 수 있다.
그리고 상술한, 제1 서브 데이터 배선(SDL1-a, SDL1-b)은 제1-a 서브 데이터 배선(SDL1-a) 및 제1-b 서브 데이터 배선(SDL1-b)을 포함할 수 있고, 제2 서브 데이터 배선(SDL2-a, SDL2-b)은 제2-a 서브 데이터 배선(SDL2-a) 및 제2-b 서브 데이터 배선(SDL2-b)을 포함할 수 있고, 제3 서브 데이터 배선(SDL3-a, SDL3-b)은 제3-a 서브 데이터 배선(SDL3-a) 및 제3-b 서브 데이터 배선(SDL3-b)을 포함할 수 있다.
그리고, 복수의 제1 서브 데이터 배선(SDL1-a, SDL1-b)은 복수의 제1 서브 화소(R)에 인접되게 배치되어, 복수의 제1 서브 화소(R)에 연결될 수 있다.
구체적으로, 제1-a 서브 데이터 배선(SDL1-a)은 6k-5 번째 열에 배치된 복수의 제1 서브 화소(R)의 일측에 배치되어, 6k-5 번째 열에 배치된 복수의 제1 서브 화소(R)에 전기적으로 연결된다. 그리고, 복수의 제1-b 서브 데이터 배선(SDL1-b)은 6k-2 번째 열에 배치된 복수의 제1 서브 화소(R)와 6k-3 번째 열에 배치된 복수의 제3 서브 화소(B) 사이에 배치되어, 6k-2 번째 열에 배치된 복수의 제1 서브 화소(R)에 전기적으로 연결된다.
그리고, 복수의 제2 서브 데이터 배선(SDL2-a, SDL2-b)은 복수의 제2 서브 화소(G)에 인접되게 배치되어, 복수의 제2 서브 화소(G)에 연결될 수 있다.
구체적으로, 제2-a 서브 데이터 배선(SDL2-a)은 6k-5 번째 열에 배치된 복수의 제1 서브 화소(R)와 6k-4 번째 열에 배치된 복수의 제2 서브 화소(G) 사이에 배치되어, 6k-4 번째 열에 배치된 복수의 제2 서브 화소(G)에 전기적으로 연결된다. 그리고, 제2-b 서브 데이터 배선(SDL2-b)은 6k-2 번째 열에 배치된 복수의 제1 서브 화소(R)와 6k-1 번째 열에 배치된 복수의 제2 서브 화소(G) 사이에 배치되어, 6k-1 번째 열에 배치된 복수의 제2 서브 화소(G)에 전기적으로 연결된다.
그리고, 복수의 제3 서브 데이터 배선(SDL3-a, SDL3-b)은 복수의 제3 서브 화소(B)에 인접되게 배치되어, 복수의 제3 서브 화소(B)에 연결될 수 있다.
구체적으로, 제3-a 서브 데이터 배선(SDL3-a)은 6k-3 번째 열에 배치된 복수의 제3 서브 화소(B)와 6k-4 번째 열에 배치된 복수의 제2 서브 화소(G) 사이에 배치되어, 6k-3 번째 열에 배치된 복수의 제3 서브 화소(B)에 전기적으로 연결된다. 그리고, 제3-b 서브 데이터 배선(SDL3-b)는 6k 번째 열에 배치된 복수의 제3 서브 화소(B)와 6k-1 번째 열에 배치된 복수의 제2 서브 화소(G) 사이에 배치되어, 6k 번째 열에 배치된 복수의 제3 서브 화소(B)에 전기적으로 연결된다.
그리고, 제1 데이터 배선(DL1)에는 적색의 데이터 전압인 제1 데이터 전압(DATA1)이 인가될 수 있고, 제2 데이터 배선(DL2)에는 녹색의 데이터 전압인 제2 데이터 전압(DATA2)이 인가될 수 있고, 제3 데이터 배선(DL3)에는 청색의 데이터 전압인 제3 데이터 전압(DATA3)이 인가될 수 있다.
이에, 복수의 제1 서브 데이터 배선(SDL1-a, SDL1-b)에도 적색의 데이터 전압인 제1 데이터 전압(DATA1)이 인가될 수 있고, 복수의 제2 서브 데이터 배선(SDL2-a, SDL2-b)에도 적색의 데이터 전압인 제2 데이터 전압(DATA2)이 인가될 수 있고, 복수의 제3 서브 데이터 배선(SDL3-a, SDL3-b)에도 청색의 데이터 전압인 제3 데이터 전압(DATA3)이 인가될 수 있다.
복수의 게이트 배선(GL1 내지 GL4) 각각은 복수의 서브 화소(R, G, B)의 양 측에 배치될 수 있고, 복수의 서브 화소(R, G, B) 사이에는 2개의 게이트 배선(GL2, GL3)이 배치될 수 있다.
구체적으로 도 8을 참조하면, 홀수 번째 행(odd)의 복수의 서브 화소(R, G, B)의 양 측에는 제1 게이트 배선(GL1) 및 제2 게이트 배선(GL2)이 배치되고, 짝수 번째 행(even)의 복수의 서브 화소(R, G, B)의 양 측에는 제3 게이트 배선(GL3) 및 제4 게이트 배선(GL4)이 배치될 수 있다. 이에, 홀수 번째 행(odd)의 복수의 서브 화소(R, G, B)와 짝수 번째 행(even)의 복수의 서브 화소(R, G, B)의 사이에는 제2 게이트 배선(GL2) 및 제3 게이트 배선(GL3)이 배치될 수 있다.
한편, 하나의 화소(PX)에서 제1 서브 화소(R) 및 제2 서브 화소(G)는 동일한 게이트 배선(GL1 내지 GL4)에 연결되고, 하나의 화소(PX)에서 제3 서브 화소(B)는 다른 게이트 배선(GL1 내지 GL4)에 연결될 수 있다.
그리고, 하나의 행에서 서로 인접한 동일 색상의 서브 화소(R, G, B)들은 서로 다른 게이트 배선(GL1 내지 GL4)에 연결될 수 있다. 즉, 하나의 행에서, 서로 인접한 제1 서브 화소(R)들은 서로 다른 게이트 배선(GL1 내지 GL4)에 연결되고, 서로 인접한 제2 서브 화소(G)들은 서로 다른 게이트 배선(GL1 내지 GL4)에 연결되고, 서로 인접한 제3 서브 화소(B)들은 서로 다른 게이트 배선(GL1 내지 GL4)에 연결된다.
달리 표현하면, 6k-5 번째 열에 배치된 복수의 제1 서브 화소(R), 6k-4 번째 열에 배치된 복수의 제2 서브 화소(G) 및 6k 번째 열에 배치된 복수의 제3 서브 화소(B)는 홀수 번째 게이트 배선(GL1, GL3)에 연결되고, 6k-2 번째 열에 배치된 복수의 제1 서브 화소(R), 6k-1 번째 열에 배치된 복수의 제2 서브 화소(G) 및 6k-3 번째 열에 배치된 복수의 제3 서브 화소(B)는 짝수 번째 게이트 배선(GL2, GL4)에 연결된다.
예를 들어, 도 8에 도시된 바와 같이, 홀수 번째 행(odd)에서, 6k-5 번째 열에 배치된 복수의 제1 서브 화소(R)는 제1 게이트 배선(GL1)에 연결되고, 이와 인접된 6k-2 번째 열에 배치된 복수의 제1 서브 화소(R)은 제2 게이트 배선(GL2)에 연결된다. 그리고, 홀수 번째 행(odd)에서, 6k-4 번째 열에 배치된 복수의 제2 서브 화소(G)는 제1 게이트 배선(GL1)에 연결되고, 이와 인접된 6k-1 번째 열에 배치된 복수의 제2 서브 화소(G)은 제2 게이트 배선(GL2)에 연결된다. 그리고, 홀수 번째 행(odd)에서, 6k-3 번째 열에 배치된 복수의 제3 서브 화소(B)는 제2 게이트 배선(GL2)에 연결되고, 이와 인접된 6k 번째 열에 배치된 복수의 제3 서브 화소(B)은 제1 게이트 배선(GL1)에 연결된다.
또한, 도 8에 도시된 바와 같이, 짝수 번째 행(even)에서, 6k-5 번째 열에 배치된 복수의 제1 서브 화소(R)는 제3 게이트 배선(GL3)에 연결되고, 이와 인접된 6k-2 번째 열에 배치된 복수의 제1 서브 화소(R)은 제4 게이트 배선(GL4)에 연결된다. 그리고, 짝수 번째 행(even)에서, 6k-4 번째 열에 배치된 복수의 제2 서브 화소(G)는 제3 게이트 배선(GL3)에 연결되고, 이와 인접된 6k-1 번째 열에 배치된 복수의 제2 서브 화소(G)은 제4 게이트 배선(GL4)에 연결된다. 그리고, 짝수 번째 행(even)에서, 6k-3 번째 열에 배치된 복수의 제3 서브 화소(B)는 제4 게이트 배선(GL4)에 연결되고, 이와 인접된 6k 번째 열에 배치된 복수의 제3 서브 화소(B)은 제3 게이트 배선(GL3)에 연결된다.
그리고, 복수의 기준 전압 배선(RVL1, RVL2) 각각은 하나의 화소(PX) 내부에 배치될 수 있다.
구체적으로, 제1 기준 전압 배선(RVL1)은 6k-4 번째 열에 배치된 복수의 제2 서브 화소(G)와 6k-3 번째 열에 배치된 복수의 제3 서브 화소(B) 사이에 배치되어, 6k-5 번째 열에 배치된 복수의 제1 서브 화소(R), 6k-4 번째 열에 배치된 복수의 제2 서브 화소(G) 및 6k-3 번째 열에 배치된 복수의 제3 서브 화소(B)는 제1 기준 전압 배선(RVL1)에 연결될 수 있다.
그리고, 제2 기준 전압 배선(RVL2)은 6k-1 번째 열에 배치된 복수의 제2 서브 화소(G)와 6k 번째 열에 배치된 복수의 제3 서브 화소(B) 사이에 배치되어, 6k-2 번째 열에 배치된 복수의 제1 서브 화소(R), 6k-1 번째 열에 배치된 복수의 제2 서브 화소(G) 및 6k 번째 열에 배치된 복수의 제3 서브 화소(B)는 제2 기준 전압 배선(RVL2)에 연결될 수 있다.
이하에서는 도 9를 참조하여, 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치(300)의 센싱 방법에 대해서 설명한다.
도 9는 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치의 센싱 방법을 설명하기 위한 도면이다.
도 9에서는 도 8에 도시된 홀수 번째 행(odd)에서, 6k-5 번째 열 내지 6k번째 열에 배치된 복수의 서브 화소(R, G, B) 각각에 대한 센싱 순서를 도시하였다. 다만, 짝수 번째 행(even)에서, 6k-5 번째 열 내지 6k번째 열에 배치된 복수의 서브 화소(R, G, B) 각각에 대한 센싱 순서 또한 홀수 번째 행(odd)에서, 6k-5 번째 열 내지 6k번째 열에 배치된 복수의 서브 화소(R, G, B) 각각에 대한 센싱 순서와 동일할 수 있으나, 이에 한정되지 않고, 복수의 서브 화소(R, G, B) 각각에 대한 센싱 순서는 다양하게 변경될 수 있다. 그리고, 짝수 번째 행(even)에 배치된 복수의 서브 화소(R, G, B)와 홀수 번?? 행(odd)에 배치된 복수의 서브 화소(R, G, B)은 서로 다른 시구간에서 센싱될 수 있으나, 이에 한정되지 않고, 짝수 번째 행(even)에 배치된 복수의 서브 화소(R, G, B)와 홀수 번?? 행(odd)에 배치된 복수의 서브 화소(R, G, B)은 같은 시구간에 센싱될 수 있다.
도 9에서는, 홀수번째 게이트 배선 중 어느 하나인 제1 게이트 배선(GL1)에 게이트 하이 전압이 인가되는 제1 스캔 구간(1st SCAN)과 제3 스캔 구간(3rd SCAN) 및 짝수번째 게이트 배선 중 어느 하나인 제2 게이트 배선(GL2)에 게이트 하이 전압이 인가되는 제2 스캔 구간(2nd SCAN)과 제4 스캔 구간(4th SCAN) 각각에서 하나의 행에 배치되는 복수의 서브 화소의 상태를 도시하였다. 그리고, 제1 스캔 구간(1st SCAN), 제2 스캔 구간(2nd SCAN), 제3 스캔 구간(3rd SCAN) 및 제4 스캔 구간(4th SCAN)은 순차적으로 연결되는 시 구간을 의미한다.
그리고, 점선으로 표시되는 서브 화소(R, G, B)은 해당 스캔 구간에서 데이터 전압이 인가되고, 센싱이 진행되는 서브 화소(R, G, B)을 의미하고, 검정 패턴의 서브 화소(R, G, B)은 해당 스캔 구간에서 데이터 전압이 인가되지 않고, 센싱이 진행되지 않는 서브 화소(R, G, B)을 의미한다.
도 8 및 도 9를 참조하면, 제1 스캔 구간(1st SCAN)에서, 제1 게이트 전압(GATE1)이 게이트 하이 전압이므로, 제1 게이트 배선(GL1)에 연결되는 6k-5 번째 열에 배치된 복수의 제1 서브 화소(R), 6k-4 번째 열에 배치된 복수의 제2 서브 화소(G) 및 6k 번째 열에 배치된 복수의 제3 서브 화소(B)에서 스위칭 트랜지스터(SWT) 및 센싱 트랜지스터(SET)는 턴온된다.
그리고, 제1 스캔 구간(1st SCAN)에서, 제1 게이트 배선(GL1)에 연결되는 6k-5 번째 열에 배치된 복수의 제1 서브 화소(R) 및 6k-4 번째 열에 배치된 복수의 제2 서브 화소(G) 중 어느 하나에만 데이터 전압이 인가되어 제1 기준 전압 배선(RVL1)에 의해 센싱이 진행되고, 제1 게이트 배선(GL1)에 연결되는 6k 번째 열에 배치된 복수의 제3 서브 화소(B)에 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행된다.
예를 들어, 도 8 및 도 9에 도시된 바와 같이, 제1 스캔 구간(1st SCAN)에서, 6k-5 번째 열에 배치된 복수의 제1 서브 화소(R)에 데이터 전압이 인가되어 제1 기준 전압 배선(RVL1)에 의해 센싱이 진행되고, 6k 번째 열에 배치된 복수의 제3 서브 화소(B)에 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행된다.
이어 지는 제2 스캔 구간(2nd SCAN)에서, 제2 게이트 배선(GL2)에 연결되는 6k-3 번째 열에 배치된 복수의 제3 서브 화소(B)에 데이터 전압이 인가되어 제1 기준 전압 배선(RVL1)에 의해 센싱이 진행되고, 제2 게이트 배선(GL2)에 연결되는 6k-2 번째 열에 배치된 복수의 제1 서브 화소(R) 및 6k-1 번째 열에 배치된 복수의 제2 서브 화소(G) 중 어느 하나에만 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행된다.
예를 들어, 도 8 및 도 9에 도시된 바와 같이, 제2 스캔 구간(2nd SCAN)에서, 6k-3 번째 열에 배치된 복수의 제3 서브 화소(B)에 데이터 전압이 인가되어 제1 기준 전압 배선(RVL1)에 의해 센싱이 진행되고, 6k-2 번째 열에 배치된 복수의 제1 서브 화소(R)에 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행된다.
이어지는 제3 스캔 구간(3rd SCAN)에서, 제1 게이트 배선(GL1)에 연결되는 6k-5 번째 열에 배치된 복수의 제1 서브 화소(R) 및 6k-4 번째 열에 배치된 복수의 제2 서브 화소(G) 중 다른 하나에만 데이터 전압이 인가되어 제1 기준 전압 배선(RVL1)에 의해 센싱이 진행된다.
예를 들어, 도 8 및 도 9에 도시된 바와 같이, 제3 스캔 구간(3rd SCAN)에서, 6k-4 번째 열에 배치된 복수의 제2 서브 화소(G)에 데이터 전압이 인가되어 제1 기준 전압 배선(RVL1)에 의해 센싱이 진행된다.
이어 지는 제4 스캔 구간(4th SCAN)에서, 제2 게이트 배선(GL2)에 연결되는 6k-2 번째 열에 배치된 복수의 제1 서브 화소(R) 및 6k-1 번째 열에 배치된 복수의 제2 서브 화소(G) 중 다른 하나에만 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행된다.
예를 들어, 도 8 및 도 9에 도시된 바와 같이, 제4 스캔 구간(4th SCAN)에서, 6k-1 번째 열에 배치된 복수의 제2 서브 화소(G)에 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행된다.
전술한 바와 같이, 복수의 스캔 구간 중 하나의 스캔 구간에서는 서로 다른 색상의 서브 화소(R, G, B)가 센싱될 수 있다.
종래의 표시 장치의 경우에는, 복수의 스캔 구간 중 하나의 스캔 구간에서 같은 색상의 서브 화소가 센싱될 경우, 하나의 색상에 대한 데이터 전압의 보상을 제1 기준 전압 배선에 의해 측정된 센싱 값으로 판단할 것인지, 제2 기준 전압에 의해 측정된 센싱 값으로 판단할 것인지 불분명해진다.
이에, 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치(300)는 복수의 스캔 구간 중 하나의 스캔 구간에서는 서로 다른 색상의 서브 화소(R, G, B)를 센싱함으로써, 각각의 색상에 대한 데이터 전압의 보상 기준을 명확히 할 수 있다. 따라서, 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치(300)는 보다 정확하게 데이터 전압(DATA)을 보상할 수 있다.
또한, 종래의 표시 장치의 경우에는, 하나의 스캔 구간에서는 6k-5 번째 열 내지 6k 번째 열에 배치된 복수의 서브 화소 중 하나의 서브 화소만 센싱을 진행하여, 6k-5 번째 열 내지 6k 번째 열에 배치된 복수의 서브 화소를 모두 센싱하기 위해서 6개의 스캔 구간이 필요하였다.
이에 반하여, 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치(300)의 경우에는 하나의 스캔 구간에서는 6k-5 번째 열 내지 6k 번째 열에 배치된 복수의 서브 화소(R, G, B) 중 두개 혹은 하나의 서브 화소에 대한 센싱을 진행하여, 6k-5 번째 열 내지 6k 번째 열에 배치된 복수의 서브 화소(R, G, B)를 모두 센싱하기 위해서 4개의 스캔 구간만이 필요하다. 이에, 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치(300)는 보다 신속하게 복수의 서브 화소에 대한 센싱을 진행할 수 있다.
이하에서는, 도 10 및 도 11을 참조하여, 본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치(400)에 대해서 구체적으로 설명한다. 본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치(400)와 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치(300)는 서브 화소와 기준 전압 배선과의 연결 관계가 상이하다. 따라서, 이하에서는 본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치(400)의 서브 화소와 기준 전압 배선과의 연결 관계에 대해서 구체적으로 설명한다. 이에, 본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치(400)와 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치가 중복되는 내용은 생략한다.
도 10은 본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치의 서브 화소의 배치 관계를 설명하기 위한 블록도이다.
복수의 게이트 배선(GL1 내지 GL4) 각각은 복수의 서브 화소(R, G, B)의 양 측에 배치될 수 있고, 복수의 서브 화소(R, G, B) 사이에는 2개의 게이트 배선(GL2, GL3)이 배치될 수 있다.
구체적으로 도 10을 참조하면, 홀수 번째 행(odd)의 복수의 서브 화소(R, G, B)의 양 측에는 제1 게이트 배선(GL1) 및 제2 게이트 배선(GL2)이 배치되고, 짝수 번째 행(even)의 복수의 서브 화소(R, G, B)의 양 측에는 제3 게이트 배선(GL3) 및 제4 게이트 배선(GL4)이 배치될 수 있다. 이에, 홀수 번째 행(odd)의 복수의 서브 화소(R, G, B)와 짝수 번째 행(even)의 복수의 서브 화소(R, G, B)의 사이에는 제2 게이트 배선(GL2) 및 제3 게이트 배선(GL3)이 배치될 수 있다.
한편, 복수의 화소(PX) 각각은 동일한 게이트 배선(GL1 내지 GL4)에 연결되고, 복수의 화소(PX) 중 인접된 화소(PX)는 서로 다른 게이트 배선(GL1 내지 GL4)에 연결될 수 있다.
달리 표현하면, 6k-5 번째 열에 배치된 복수의 제1 서브 화소(R), 6k-4 번째 열에 배치된 복수의 제2 서브 화소(G) 및 6k-3 번째 열에 배치된 복수의 제3 서브 화소(B)는 홀수 번째 게이트 배선(GL1, GL3)에 연결되고, 6k-2 번째 열에 배치된 복수의 제1 서브 화소(R), 6k-1 번째 열에 배치된 복수의 제2 서브 화소(G) 및 6k 번째 열에 배치된 복수의 제3 서브 화소(B)는 짝수 번째 게이트 배선(GL2, GL4)에 연결될 수 있다.
구체적으로 도 10을 참조하면, 홀수 번째 행(odd)의 6k-5번째 열 내지 6k-3 번째 열에 배치되는 화소(PX)에 포함되는 서브 화소(R, G, B)는 제1 게이트 배선(GL1)에 연결된다. 그리고, 홀수 번째 행(odd)의 6k-2번째 열 내지 6k 번째 열에 배치되는 화소(PX)에 포함되는 서브 화소(R, G, B)는 제2 게이트 배선(GL2)에 연결된다. 그리고, 짝수 번째 행(even)의 6k-5번째 열 내지 6k-3 번째 열에 배치되는 화소(PX)에 포함되는 서브 화소(R, G, B)는 제3 게이트 배선(GL3)에 연결된다. 그리고, 짝수 번째 행(even)의 6k-2번째 열 내지 6k 번째 열에 배치되는 화소(PX)에 포함되는 서브 화소(R, G, B)는 제4 게이트 배선(GL4)에 연결된다.
그리고, 제1 기준 전압 배선(RVL1)은 하나의 화소(PX) 내부에 배치되나, 제2 기준 전압 배선(RVL2) 및 제3 기준 전압 배선(RVL3) 각각은 하나의 화소(PX) 사이에 배치될 수 있다.
구체적으로, 제1 기준 전압 배선(RVL1)은 6k-5 번째 열에 배치된 복수의 제1 서브 화소(R)와 6k-4 번째 열에 배치된 복수의 제2 서브 화소(G) 사이에 배치되어, 6k-5 번째 열에 배치된 복수의 제1 서브 화소(R)와 6k-4 번째 열에 배치된 복수의 제2 서브 화소(G)는 제1 기준 전압 배선(RVL1)에 연결될 수 있다.
그리고, 제2 기준 전압 배선(RVL2)은 6k-3 번째 열에 배치된 복수의 제3 서브 화소(B)와 6k-2 번째 열에 배치된 복수의 제1 서브 화소(R) 사이에 배치되어, 6k-3 번째 열에 배치된 복수의 제3 서브 화소(B), 6k-2 번째 열에 배치된 복수의 제1 서브 화소(R) 및 6k-1 번째 열에 배치된 복수의 제2 서브 화소(G)는 제2 기준 전압 배선(RVL2)에 연결될 수 있다.
그리고, 제3 기준 전압 배선(RVL3)은 6k 번째 열에 배치된 복수의 제3 서브 화소(B)에 인접되게 배치되어, 6k 번째 열에 배치된 복수의 제3 서브 화소(B) 는 제3 기준 전압 배선(RVL3)에 연결될 수 있다.
다만, 도 10에는 도시 되지 않았으나, 제3 기준 전압 배선(RVL3)은 인접하게 배치된 복수의 제1 서브 화소(R) 및 복수의 제2 서브 화소(G)에도 연결될 수 있다.
이하에서는 도 11를 참조하여, 본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치(400)의 센싱 방법에 대해서 설명한다.
도 11은 본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치의 센싱 방법을 설명하기 위한 도면이다.
도 11에서는 도 10에 도시된 홀수 번째 행(odd)에서, 6k-5 번째 열 내지 6k번째 열에 배치된 복수의 서브 화소(R, G, B) 각각에 대한 센싱 순서를 도시하였다. 다만, 짝수 번째 행(even)에서, 6k-5 번째 열 내지 6k번째 열에 배치된 복수의 서브 화소(R, G, B) 각각에 대한 센싱 순서 또한 홀수 번째 행(odd)에서, 6k-5 번째 열 내지 6k번째 열에 배치된 복수의 서브 화소(R, G, B) 각각에 대한 센싱 순서와 동일할 수 있으나, 이에 한정되지 않고, 복수의 서브 화소(R, G, B) 각각에 대한 센싱 순서는 다양하게 변경될 수 있다. 그리고, 짝수 번째 행(even)에 배치된 복수의 서브 화소(R, G, B)와 홀수 번?? 행(odd)에 배치된 복수의 서브 화소(R, G, B)은 서로 다른 시구간에서 센싱될 수 있으나, 이에 한정되지 않고, 짝수 번째 행(even)에 배치된 복수의 서브 화소(R, G, B)와 홀수 번?? 행(odd)에 배치된 복수의 서브 화소(R, G, B)은 같은 시구간에 센싱될 수 있다.
도 11에서는, 홀수번째 게이트 배선 중 어느 하나인 제1 게이트 배선(GL1)에 게이트 하이 전압이 인가되는 제1 스캔 구간(1st SCAN)과 제3 스캔 구간(3rd SCAN) 및 짝수번째 게이트 배선 중 어느 하나인 제2 게이트 배선(GL2)에 게이트 하이 전압이 인가되는 제2 스캔 구간(2nd SCAN)과 제4 스캔 구간(4th SCAN) 각각에서 하나의 행에 배치되는 복수의 서브 화소의 상태를 도시하였다. 그리고, 제1 스캔 구간(1st SCAN), 제2 스캔 구간(2nd SCAN), 제3 스캔 구간(3rd SCAN) 및 제4 스캔 구간(4th SCAN)은 순차적으로 연결되는 시 구간을 의미한다.
그리고, 점선으로 표시되는 서브 화소(R, G, B)은 해당 스캔 구간에서 데이터 전압이 인가되고, 센싱이 진행되는 서브 화소(R, G, B)을 의미하고, 검정 패턴의 서브 화소(R, G, B)은 해당 스캔 구간에서 데이터 전압이 인가되지 않고, 센싱이 진행되지 않는 서브 화소(R, G, B)을 의미한다.
도 10 및 도 11를 참조하면, 제1 스캔 구간(1st SCAN)에서, 제1 게이트 전압(GATE1)이 게이트 하이 전압이므로, 제1 게이트 배선(GL1)에 연결되는 6k-5 번째 열에 배치된 복수의 제1 서브 화소(R), 6k-4 번째 열에 배치된 복수의 제2 서브 화소(G) 및 6k-3 번째 열에 배치된 복수의 제3 서브 화소(B)에서 스위칭 트랜지스터(SWT) 및 센싱 트랜지스터(SET)는 턴온된다.
그리고, 제1 스캔 구간(1st SCAN)에서, 제1 게이트 배선(GL1)에 연결되는 6k-5 번째 열에 배치된 복수의 제1 서브 화소(R) 및 6k-4 번째 열에 배치된 복수의 제2 서브 화소(G) 중 어느 하나에만 데이터 전압이 인가되어 제1 기준 전압 배선(RVL1)에 의해 센싱이 진행되고, 제1 게이트 배선(GL1)에 연결되는 6k-3 번째 열에 배치된 복수의 제3 서브 화소(B)에 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행된다.
예를 들어, 도 10 및 도 11에 도시된 바와 같이, 제1 스캔 구간(1st SCAN)에서, 6k-5 번째 열에 배치된 복수의 제1 서브 화소(R)에 데이터 전압이 인가되어 제1 기준 전압 배선(RVL1)에 의해 센싱이 진행되고, 6k-3 번째 열에 배치된 복수의 제3 서브 화소(B)에 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행된다.
이어 지는 제2 스캔 구간(2nd SCAN)에서, 제2 게이트 배선(GL2)에 연결되는 6k-2 번째 열에 배치된 복수의 제1 서브 화소(R) 및 6k-1 번째 열에 배치된 복수의 제2 서브 화소(G) 중 어느 하나에만 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행되고, 제2 게이트 배선(GL2)에 연결되는 6k 번째 열에 배치된 복수의 제3 서브 화소(B)에 데이터 전압이 인가되어 제3 기준 전압 배선(RVL3)에 의해 센싱이 진행된다.
예를 들어, 도 10 및 도 11에 도시된 바와 같이, 제2 스캔 구간(2nd SCAN)에서, 6k-2 번째 열에 배치된 복수의 제1 서브 화소(R)에 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행되고, 6k 번째 열에 배치된 복수의 제3 서브 화소(B)에 데이터 전압이 인가되어 제3 기준 전압 배선(RVL3)에 의해 센싱이 진행된다.
이어지는 제3 스캔 구간(3rd SCAN)에서, 제1 게이트 배선(GL1)에 연결되는 6k-5 번째 열에 배치된 복수의 제1 서브 화소(R) 및 6k-4 번째 열에 배치된 복수의 제2 서브 화소(G) 중 다른 하나에만 데이터 전압이 인가되어 제1 기준 전압 배선(RVL1)에 의해 센싱이 진행된다.
예를 들어, 도 10 및 도 11에 도시된 바와 같이, 제3 스캔 구간(3rd SCAN)에서, 6k-4 번째 열에 배치된 복수의 제2 서브 화소(G)에 데이터 전압이 인가되어 제1 기준 전압 배선(RVL1)에 의해 센싱이 진행된다.
이어 지는 제4 스캔 구간(4th SCAN)에서, 제2 게이트 배선(GL2)에 연결되는 6k-2 번째 열에 배치된 복수의 제1 서브 화소(R) 및 6k-1 번째 열에 배치된 복수의 제2 서브 화소(G) 중 다른 하나에만 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행된다.
예를 들어, 도 10 및 도 11에 도시된 바와 같이, 제4 스캔 구간(4th SCAN)에서, 6k-1 번째 열에 배치된 복수의 제2 서브 화소(G)에 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행된다.
전술한 바와 같이, 복수의 스캔 구간 중 하나의 스캔 구간에서는 서로 다른 색상의 서브 화소(R, G, B)가 센싱될 수 있다.
종래의 표시 장치의 경우에는, 복수의 스캔 구간 중 하나의 스캔 구간에서 같은 색상의 서브 화소가 센싱될 경우, 하나의 색상에 대한 데이터 전압의 보상을 제1 기준 전압 배선에 의해 측정된 센싱 값으로 판단할 것인지, 제2 기준 전압에 의해 측정된 센싱 값으로 판단할 것인지 불분명해진다.
이에, 본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치(400)는 복수의 스캔 구간 중 하나의 스캔 구간에서는 서로 다른 색상의 서브 화소(R, G, B)를 센싱함으로써, 각각의 색상에 대한 데이터 전압의 보상 기준을 명확히 할 수 있다. 따라서, 본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치(400)는 보다 정확하게 데이터 전압(DATA)을 보상할 수 있다.
또한, 종래의 표시 장치의 경우에는, 하나의 스캔 구간에서는 6k-5 번째 열 내지 6k 번째 열에 배치된 복수의 서브 화소 중 하나의 서브 화소만 센싱을 진행하여, 6k-5 번째 열 내지 6k 번째 열에 배치된 복수의 서브 화소를 모두 센싱하기 위해서 6개의 스캔 구간이 필요하였다.
이에 반하여, 본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치(400)의 경우에는 하나의 스캔 구간에서는 6k-5 번째 열 내지 6k 번째 열에 배치된 복수의 서브 화소(R, G, B) 중 두개 혹은 하나의 서브 화소에 대한 센싱을 진행하여, 6k-5 번째 열 내지 6k 번째 열에 배치된 복수의 서브 화소(R, G, B)를 모두 센싱하기 위해서 4개의 스캔 구간만이 필요하다. 이에, 본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치(400)는 보다 신속하게 복수의 서브 화소에 대한 센싱을 진행할 수 있다.
이하에서는, 도 12 및 도 13을 참조하여, 본 발명의 또 다른 실시예(제5 실시예)에 따른 표시 장치(500)에 대해서 구체적으로 설명한다. 본 발명의 또 다른 실시예(제5 실시예)에 따른 표시 장치(500)와 본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치(400)는 서브 화소와 기준 전압 배선과의 연결 관계가 상이하다. 따라서, 이하에서는 본 발명의 또 다른 실시예(제5 실시예)에 따른 표시 장치(500)의 서브 화소와 기준 전압 배선과의 연결 관계에 대해서 구체적으로 설명한다. 이에, 본 발명의 또 다른 실시예(제5 실시예)에 따른 표시 장치(500)와 본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치가 중복되는 내용은 생략한다.
도 12는 본 발명의 또 다른 실시예(제5 실시예)에 따른 표시 장치의 서브 화소의 배치 관계를 설명하기 위한 블록도이다.
도 12에서는 설명의 편의를 위해, 4x2 매트릭스 형태로 배치된 8개의 화소(PX)에 대해서만 도시하였고, 표시 영역에는 4x2 매트릭스 형태로 배치된 8개의 화소(PX)의 배치 관계가 반복된다. 그리고, 서브 화소(R, G, B)와 게이트 배선 사이에 배치되는 트랜지스터는 도 2에서 설명한 센싱 트랜지스터(SET)를 의미한다.
도 12를 참조하면, 하나의 화소(PX)은 3개의 서브 화소(R, G, B)을 포함한다. 예를 들어, 화소(PX)은 도 12에 도시된 바와 같이 제1 서브 화소(R), 제2 서브 화소(G) 및 제3 서브 화소(B)을 포함할 수 있다. 또한, 제1 서브 화소(R)은 적색 서브 화소고, 제2 서브 화소(G)은 녹색 서브 화소고, 제3 서브 화소(B)은 청색 서브 화소일 수 있다. 다만 이에 제한되지 않고, 복수의 서브 화소는 다양한 색상(Magenta, Yellow, Cyan)으로 변경될 수 있다.
그리고, 복수의 동일 색상의 서브 화소(R, G, B)은 동일한 열에 배치될 수 있다. 즉, 복수의 제1 서브 화소(R)은 동일한 열에 배치되고, 복수의 제2 서브 화소(G)은 동일한 열에 배치되고, 복수의 제3 서브 화소(B)은 동일한 열에 배치된다.
보다 구체적으로, 도 12에 도시된 바와 같이, 복수의 제1 서브 화소(R)은 12k-11 번째 열, 12k-8 번째 열, 12k-5 번째 열 및 12k-2 번째 열에 배치되고, 복수의 제2 서브 화소(G)은 12k-10 번째 열, 12k-7 번째 열, 12k-4 번째 열 및 12k-1 번째 열에 배치되고, 복수의 제3 서브 화소(B)은 12k-9 번째 열, 12k-6 번째 열, 12k-3 번째 열 및 12k 번째 열에 배치된다. 단, k는 1이상의 자연수를 의미한다.
즉, 하나의 홀수 번째 행(odd) 또는 하나의 짝수 번째 행(even)을 기준으로 제1 서브 화소(R), 제2 서브 화소(G) 및 제3 서브 화소(B)가 순차적으로 반복된다.
그리고, 복수의 데이터 배선(DL1, DL2, DL3, DL4, DL5, DL6) 각각은 복수의 서브 데이터 배선(SDL1-a, SDL1-b, SDL2-a, SDL2-b, SDL3-a, SDL3-b, SDL4-a, SDL4-b, SDL5-a, SDL5-b, SDL6-a, SDL6-b)으로 분기될 수 있다. 구체적으로, 제1 데이터 배선(DL1)은 복수의 제1 서브 데이터 배선(SDL1-a, SDL1-b)으로 분기될 수 있고, 제2 데이터 배선(DL2)은 복수의 제2 서브 데이터 배선(SDL2-a, SDL2-b)으로 분기될 수 있고, 제3 데이터 배선(DL3)은 복수의 제3 서브 데이터 배선(SDL3-a, SDL3-b)으로 분기될 수 있고, 제4 데이터 배선(DL4)은 복수의 제4 서브 데이터 배선(SDL4-a, SDL4-b)으로 분기될 수 있고, 제5 데이터 배선(DL5)은 복수의 제5 서브 데이터 배선(SDL5-a, SDL5-b)으로 분기될 수 있고, 제6 데이터 배선(DL6)은 복수의 제6 서브 데이터 배선(SDL6-a, SDL6-b)으로 분기될 수 있다.
그리고 상술한, 제1 서브 데이터 배선(SDL1-a, SDL1-b)은 제1-a 서브 데이터 배선(SDL1-a) 및 제1-b 서브 데이터 배선(SDL1-b)을 포함할 수 있고, 제2 서브 데이터 배선(SDL2-a, SDL2-b)은 제2-a 서브 데이터 배선(SDL2-a) 및 제2-b 서브 데이터 배선(SDL2-b)을 포함할 수 있고, 제3 서브 데이터 배선(SDL3-a, SDL3-b)은 제3-a 서브 데이터 배선(SDL3-a) 및 제3-b 서브 데이터 배선(SDL3-b)을 포함할 수 있고, 제4 서브 데이터 배선(SDL4-a, SDL4-b)은 제4-a 서브 데이터 배선(SDL4-a) 및 제4-b 서브 데이터 배선(SDL4-b)을 포함할 수 있고, 제5 서브 데이터 배선(SDL5-a, SDL5-b)은 제5-a 서브 데이터 배선(SDL5-a) 및 제5-b 서브 데이터 배선(SDL5-b)을 포함할 수 있고, 제6 서브 데이터 배선(SDL6-a, SDL6-b)은 제6-a 서브 데이터 배선(SDL6-a) 및 제6-b 서브 데이터 배선(SDL6-b)을 포함할 수 있다.
그리고, 복수의 제1 서브 데이터 배선(SDL1-a, SDL1-b)은 복수의 제1 서브 화소(R)에 인접되게 배치되어, 복수의 제1 서브 화소(R)에 연결될 수 있다.
구체적으로, 제1-a 서브 데이터 배선(SDL1-a)은 12k-11 번째 열에 배치된 복수의 제1 서브 화소(R)의 일측에 배치되어, 12k-11 번째 열에 배치된 복수의 제1 서브 화소(R)에 전기적으로 연결된다. 그리고, 복수의 제1-b 서브 데이터 배선(SDL1-b)은 12k-8 번째 열에 배치된 복수의 제1 서브 화소(R)와 12k-9 번째 열에 배치된 복수의 제3 서브 화소(B) 사이에 배치되어, 12k-8 번째 열에 배치된 복수의 제1 서브 화소(R)에 전기적으로 연결된다.
그리고, 복수의 제2 서브 데이터 배선(SDL2-a, SDL2-b)은 복수의 제2 서브 화소(G)에 인접되게 배치되어, 복수의 제2 서브 화소(G)에 연결될 수 있다.
구체적으로, 제2-a 서브 데이터 배선(SDL2-a)은 12k-11 번째 열에 배치된 복수의 제1 서브 화소(R)와 12k-10 번째 열에 배치된 복수의 제2 서브 화소(G) 사이에 배치되어, 12k-10 번째 열에 배치된 복수의 제2 서브 화소(G)에 전기적으로 연결된다. 그리고, 제2-b 서브 데이터 배선(SDL2-b)은 12k-8 번째 열에 배치된 복수의 제1 서브 화소(R)와 12k-7 번째 열에 배치된 복수의 제2 서브 화소(G) 사이에 배치되어, 12k-7 번째 열에 배치된 복수의 제2 서브 화소(G)에 전기적으로 연결된다.
그리고, 복수의 제3 서브 데이터 배선(SDL3-a, SDL3-b)은 복수의 제3 서브 화소(B)에 인접되게 배치되어, 복수의 제3 서브 화소(B)에 연결될 수 있다.
구체적으로, 제3-a 서브 데이터 배선(SDL3-a)은 12k-9 번째 열에 배치된 복수의 제3 서브 화소(B)와 12k-10 번째 열에 배치된 복수의 제2 서브 화소(G) 사이에 배치되어, 12k-9 번째 열에 배치된 복수의 제3 서브 화소(B)에 전기적으로 연결된다. 그리고, 제3-b 서브 데이터 배선(SDL3-b)는 12k-6 번째 열에 배치된 복수의 제3 서브 화소(B)와 12k-7 번째 열에 배치된 복수의 제2 서브 화소(G) 사이에 배치되어, 12k-6 번째 열에 배치된 복수의 제3 서브 화소(B)에 전기적으로 연결된다.
그리고, 복수의 제4 서브 데이터 배선(SDL4-a, SDL4-b)은 복수의 제1 서브 화소(R)에 인접되게 배치되어, 복수의 제1 서브 화소(R)에 연결될 수 있다.
구체적으로, 제4-a 서브 데이터 배선(SDL4-a)은 12k-5 번째 열에 배치된 복수의 제1 서브 화소(R)와 12k-6 번째 열에 배치된 복수의 제3 서브 화소(B) 사이에 배치되어, 12k-5 번째 열에 배치된 복수의 제1 서브 화소(R)에 전기적으로 연결된다. 그리고, 복수의 제4-b 서브 데이터 배선(SDL4-b)은 12k-2 번째 열에 배치된 복수의 제1 서브 화소(R)와 12k-3 번째 열에 배치된 복수의 제3 서브 화소(B) 사이에 배치되어, 12k-2 번째 열에 배치된 복수의 제1 서브 화소(R)에 전기적으로 연결된다.
그리고, 복수의 제5 서브 데이터 배선(SDL5-a, SDL5-b)은 복수의 제2 서브 화소(G)에 인접되게 배치되어, 복수의 제2 서브 화소(G)에 연결될 수 있다.
구체적으로, 제5-a 서브 데이터 배선(SDL5-a)은 12k-5 번째 열에 배치된 복수의 제1 서브 화소(R)와 12k-4 번째 열에 배치된 복수의 제2 서브 화소(G) 사이에 배치되어, 12k-4 번째 열에 배치된 복수의 제2 서브 화소(G)에 전기적으로 연결된다. 그리고, 제5-b 서브 데이터 배선(SDL5-b)은 12k-2 번째 열에 배치된 복수의 제1 서브 화소(R)와 12k-1 번째 열에 배치된 복수의 제2 서브 화소(G) 사이에 배치되어, 12k-1 번째 열에 배치된 복수의 제2 서브 화소(G)에 전기적으로 연결된다.
그리고, 복수의 제6 서브 데이터 배선(SDL6-a, SDL6-b)은 복수의 제3 서브 화소(B)에 인접되게 배치되어, 복수의 제3 서브 화소(B)에 연결될 수 있다.
구체적으로, 제6-a 서브 데이터 배선(SDL6-a)은 12k-3 번째 열에 배치된 복수의 제3 서브 화소(B)와 12k-4 번째 열에 배치된 복수의 제2 서브 화소(G) 사이에 배치되어, 12k-3 번째 열에 배치된 복수의 제3 서브 화소(B)에 전기적으로 연결된다. 그리고, 제6-b 서브 데이터 배선(SDL6-b)는 12k 번째 열에 배치된 복수의 제3 서브 화소(B)와 12k-1 번째 열에 배치된 복수의 제2 서브 화소(G) 사이에 배치되어, 12k 번째 열에 배치된 복수의 제3 서브 화소(B)에 전기적으로 연결된다.
그리고, 제1 데이터 배선(DL1)에는 적색의 데이터 전압인 제1 데이터 전압(DATA1)이 인가될 수 있고, 제2 데이터 배선(DL2)에는 녹색의 데이터 전압인 제2 데이터 전압(DATA2)이 인가될 수 있고, 제3 데이터 배선(DL3)에는 청색의 데이터 전압인 제3 데이터 전압(DATA3)이 인가될 수 있고, 제4 데이터 배선(DL4)에는 적색의 데이터 전압인 제4 데이터 전압(DATA4)이 인가될 수 있고, 제5 데이터 배선(DL5)에는 녹색의 데이터 전압인 제5 데이터 전압(DATA5)이 인가될 수 있고, 제6 데이터 배선(DL6)에는 청색의 데이터 전압인 제6 데이터 전압(DATA6)이 인가될 수 있다.
이에, 복수의 제1 서브 데이터 배선(SDL1-a, SDL1-b)에도 적색의 데이터 전압인 제1 데이터 전압(DATA1)이 인가될 수 있고, 복수의 제2 서브 데이터 배선(SDL2-a, SDL2-b)에도 적색의 데이터 전압인 제2 데이터 전압(DATA2)이 인가될 수 있고, 복수의 제3 서브 데이터 배선(SDL3-a, SDL3-b)에도 청색의 데이터 전압인 제3 데이터 전압(DATA3)이 인가될 수 있고, 복수의 제4 서브 데이터 배선(SDL4-a, SDL4-b)에도 적색의 데이터 전압인 제4 데이터 전압(DATA4)이 인가될 수 있고, 복수의 제5 서브 데이터 배선(SDL5-a, SDL5-b)에도 적색의 데이터 전압인 제5 데이터 전압(DATA5)이 인가될 수 있고, 복수의 제6 서브 데이터 배선(SDL6-a, SDL6-b)에도 청색의 데이터 전압인 제6 데이터 전압(DATA6)이 인가될 수 있다.
복수의 게이트 배선(GL1 내지 GL4) 각각은 복수의 서브 화소(R, G, B)의 양 측에 배치될 수 있고, 복수의 서브 화소(R, G, B) 사이에는 2개의 게이트 배선(GL2, GL3)이 배치될 수 있다.
구체적으로 도 12를 참조하면, 홀수 번째 행(odd)의 복수의 서브 화소(R, G, B)의 양 측에는 제1 게이트 배선(GL1) 및 제2 게이트 배선(GL2)이 배치되고, 짝수 번째 행(even)의 복수의 서브 화소(R, G, B)의 양 측에는 제3 게이트 배선(GL3) 및 제4 게이트 배선(GL4)이 배치될 수 있다. 이에, 홀수 번째 행(odd)의 복수의 서브 화소(R, G, B)와 짝수 번째 행(even)의 복수의 서브 화소(R, G, B)의 사이에는 제2 게이트 배선(GL2) 및 제3 게이트 배선(GL3)이 배치될 수 있다.
한편, 12k-11 번째 열에 배치된 복수의 제1 서브 화소(R), 12k-10 번째 열에 배치된 복수의 제2 서브 화소(G), 12k-6 번째 열에 배치된 복수의 제3 서브 화소(B), 12k-5 번째 열에 배치된 복수의 제1 서브 화소(R), 12k-1 번째 열에 배치된 복수의 제2 서브 화소(G) 및 12k 번째 열에 배치된 복수의 제3 서브 화소(B)는 홀수 번째 게이트 배선(GL1, GL3)에 연결되고, 12k-8 번째 열에 배치된 복수의 제1 서브 화소(R), 12k-7 번째 열에 배치된 복수의 제2 서브 화소(G), 12k-9 번째 열에 배치된 복수의 제3 서브 화소(B), 12k-2 번째 열에 배치된 복수의 제1 서브 화소(R), 12k-4 번째 열에 배치된 복수의 제2 서브 화소(G) 및 12k-3 번째 열에 배치된 복수의 제3 서브 화소(B)는 짝수 번째 게이트 배선(GL2, GL4)에 연결된다.
예를 들어, 도 12에 도시된 바와 같이, 홀수 번째 행(odd)에서, 12k-11 번째 열에 배치된 복수의 제1 서브 화소(R)는 제1 게이트 배선(GL1)에 연결되고, 이와 인접된 12k-8 번째 열에 배치된 복수의 제1 서브 화소(R)은 제2 게이트 배선(GL2)에 연결되고, 이와 인접된 12k-5 번째 열에 배치된 복수의 제1 서브 화소(R)는 제1 게이트 배선(GL1)에 연결되고, 이와 인접된 12k-2 번째 열에 배치된 복수의 제1 서브 화소(R)은 제2 게이트 배선(GL2)에 연결된다. 그리고, 홀수 번째 행(odd)에서, 12k-10 번째 열에 배치된 복수의 제2 서브 화소(G)는 제1 게이트 배선(GL1)에 연결되고, 이와 인접된 12k-7 번째 열에 배치된 복수의 제2 서브 화소(G)은 제2 게이트 배선(GL2)에 연결되고, 이와 인접된 12k-4 번째 열에 배치된 복수의 제2 서브 화소(G)는 제2 게이트 배선(GL2)에 연결되고, 이와 인접된 12k-1 번째 열에 배치된 복수의 제2 서브 화소(G)은 제1 게이트 배선(GL1)에 연결된다. 그리고, 홀수 번째 행(odd)에서, 12k-9 번째 열에 배치된 복수의 제3 서브 화소(B)는 제2 게이트 배선(GL2)에 연결되고, 이와 인접된 12k-6 번째 열에 배치된 복수의 제3 서브 화소(B)은 제1 게이트 배선(GL1)에 연결 되고, 12k-3 번째 열에 배치된 복수의 제3 서브 화소(B)는 제2 게이트 배선(GL2)에 연결되고, 이와 인접된 12k 번째 열에 배치된 복수의 제3 서브 화소(B)은 제1 게이트 배선(GL1)에 연결된다.
또한, 도 12에 도시된 바와 같이, 짝수 번째 행(even)에서, 12k-11 번째 열에 배치된 복수의 제1 서브 화소(R)는 제3 게이트 배선(GL3)에 연결되고, 이와 인접된 12k-8 번째 열에 배치된 복수의 제1 서브 화소(R)은 제4 게이트 배선(GL4)에 연결되고, 이와 인접된 12k-5 번째 열에 배치된 복수의 제1 서브 화소(R)는 제3 게이트 배선(GL3)에 연결되고, 이와 인접된 12k-2 번째 열에 배치된 복수의 제1 서브 화소(R)은 제4 게이트 배선(GL4)에 연결된다. 그리고, 짝수 번째 행(even)에서, 12k-10 번째 열에 배치된 복수의 제2 서브 화소(G)는 제3 게이트 배선(GL3)에 연결되고, 이와 인접된 12k-7 번째 열에 배치된 복수의 제2 서브 화소(G)은 제4 게이트 배선(GL4)에 연결되고, 이와 인접된 12k-4 번째 열에 배치된 복수의 제2 서브 화소(G)는 제4 게이트 배선(GL4)에 연결되고, 이와 인접된 12k-1 번째 열에 배치된 복수의 제2 서브 화소(G)은 제3 게이트 배선(GL3)에 연결된다. 그리고, 짝수 번째 행(even)에서, 12k-9 번째 열에 배치된 복수의 제3 서브 화소(B)는 제4 게이트 배선(GL4)에 연결되고, 이와 인접된 12k-6 번째 열에 배치된 복수의 제3 서브 화소(B)은 제3 게이트 배선(GL3)에 연결 되고, 12k-3 번째 열에 배치된 복수의 제3 서브 화소(B)는 제4 게이트 배선(GL4)에 연결되고, 이와 인접된 12k 번째 열에 배치된 복수의 제3 서브 화소(B)은 제3 게이트 배선(GL3)에 연결된다.
그리고, 복수의 기준 전압 배선(RVL1, RVL2, RVL3) 각각은 하나의 화소(PX) 내부에 배치될 수 있다.
구체적으로, 제1 기준 전압 배선(RVL1)은 12k-10 번째 열에 배치된 복수의 제2 서브 화소(G)와 12k-9 번째 열에 배치된 복수의 제3 서브 화소(B) 사이에 배치되어, 12k-11 번째 열에 배치된 복수의 제1 서브 화소(R), 12k-10 번째 열에 배치된 복수의 제2 서브 화소(G), 12k-9 번째 열에 배치된 복수의 제3 서브 화소(B) 및 12k-8 번째 열에 배치된 복수의 제1 서브 화소(R)는 제1 기준 전압 배선(RVL1)에 연결될 수 있다.
그리고, 제2 기준 전압 배선(RVL2)은 12k-6 번째 열에 배치된 복수의 제3 서브 화소(B)와 12k-5 번째 열에 배치된 복수의 제1 서브 화소(R) 사이에 배치되어, 12k-7 번째 열에 배치된 복수의 제2 서브 화소(G), 12k-6 번째 열에 배치된 복수의 제3 서브 화소(B), 12k-5 번째 열에 배치된 복수의 제1 서브 화소(R) 및 12k-4 번째 열에 배치된 복수의 제2 서브 화소(G)는 제2 기준 전압 배선(RVL2)에 연결될 수 있다.
그리고, 제3 기준 전압 배선(RVL3)은 12k-2 번째 열에 배치된 복수의 제1 서브 화소(R)와 12k-1 번째 열에 배치된 복수의 제2 서브 화소(G) 사이에 배치되어, 12k-3 번째 열에 배치된 복수의 제3 서브 화소(B), 12k-2 번째 열에 배치된 복수의 제1 서브 화소(R), 12k-1 번째 열에 배치된 복수의 제2 서브 화소(G) 및 12k 번째 열에 배치된 복수의 제3 서브 화소(B)는 제3 기준 전압 배선(RVL3)에 연결될 수 있다.
이하에서는 도 13를 참조하여, 본 발명의 또 다른 실시예(제5 실시예)에 따른 표시 장치(500)의 센싱 방법에 대해서 설명한다.
도 13는 본 발명의 또 다른 실시예(제5 실시예)에 따른 표시 장치의 센싱 방법을 설명하기 위한 도면이다.
도 13에서는 도 12에 도시된 홀수 번째 행(odd)에서, 12k-11 번째 열 내지 12k번째 열에 배치된 복수의 서브 화소(R, G, B) 각각에 대한 센싱 순서를 도시하였다. 다만, 짝수 번째 행(even)에서, 12k-11 번째 열 내지 12k번째 열에 배치된 복수의 서브 화소(R, G, B) 각각에 대한 센싱 순서 또한 홀수 번째 행(odd)에서, 12k-11 번째 열 내지 12k번째 열에 배치된 복수의 서브 화소(R, G, B) 각각에 대한 센싱 순서와 동일할 수 있으나, 이에 한정되지 않고, 복수의 서브 화소(R, G, B) 각각에 대한 센싱 순서는 다양하게 변경될 수 있다. 그리고, 짝수 번째 행(even)에 배치된 복수의 서브 화소(R, G, B)와 홀수 번?? 행(odd)에 배치된 복수의 서브 화소(R, G, B)은 서로 다른 시구간에서 센싱될 수 있으나, 이에 한정되지 않고, 짝수 번째 행(even)에 배치된 복수의 서브 화소(R, G, B)와 홀수 번?? 행(odd)에 배치된 복수의 서브 화소(R, G, B)은 같은 시구간에 센싱될 수 있다.
도 13에서는, 홀수번째 게이트 배선 중 어느 하나인 제1 게이트 배선(GL1)에 게이트 하이 전압이 인가되는 제1 스캔 구간(1st SCAN) 및 제2 스캔 구간(2nd SCAN)과 짝수번째 게이트 배선 중 어느 하나 제2 게이트 배선(GL2)에 게이트 하이 전압이 인가되는 제3 스캔 구간(3rd SCAN) 및 제4 스캔 구간(4th SCAN) 각각에서 하나의 행에 배치되는 복수의 서브 화소의 상태를 도시하였다. 그리고, 제1 스캔 구간(1st SCAN), 제2 스캔 구간(2nd SCAN), 제3 스캔 구간(3rd SCAN) 및 제4 스캔 구간(4th SCAN)은 순차적으로 연결되는 시 구간을 의미한다.
그리고, 점선으로 표시되는 서브 화소(R, G, B)은 해당 스캔 구간에서 데이터 전압이 인가되고, 센싱이 진행되는 서브 화소(R, G, B)을 의미하고, 검정 패턴의 서브 화소(R, G, B)은 해당 스캔 구간에서 데이터 전압이 인가되지 않고, 센싱이 진행되지 않는 서브 화소(R, G, B)을 의미한다.
도 12 및 도 13를 참조하면, 제1 스캔 구간(1st SCAN)에서, 제1 게이트 전압(GATE1)이 게이트 하이 전압이므로, 제1 게이트 배선(GL1)에 연결되는 12k-11 번째 열에 배치된 복수의 제1 서브 화소(R), 12k-10 번째 열에 배치된 복수의 제2 서브 화소(G), 12k-6 번째 열에 배치된 복수의 제3 서브 화소(B), 12k-5 번째 열에 배치된 복수의 제1 서브 화소(R), 12k-1 번째 열에 배치된 복수의 제2 서브 화소(G) 및 12k 번째 열에 배치된 복수의 제3 서브 화소(B)에서 스위칭 트랜지스터(SWT) 및 센싱 트랜지스터(SET)는 턴온된다.
그리고, 제1 스캔 구간(1st SCAN)에서, 제1 게이트 배선(GL1)에 연결되는 12k-11 번째 열에 배치된 복수의 제1 서브 화소(R) 및 12k-10 번째 열에 배치된 복수의 제2 서브 화소(G) 중 어느 하나에만 데이터 전압이 인가되어 제1 기준 전압 배선(RVL1)에 의해 센싱이 진행되고, 제1 게이트 배선(GL1)에 연결되는 12k-6 번째 열에 배치된 복수의 제3 서브 화소(B) 및 12k-5 번째 열에 배치된 복수의 제1 서브 화소(R) 중 어느 하나에만 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행되고, 제1 게이트 배선(GL1)에 연결되는 12k-1 번째 열에 배치된 복수의 제2 서브 화소(G) 및 12k 번째 열에 배치된 복수의 제3 서브 화소(B) 중 어느 하나에만 데이터 전압이 인가되어 제3 기준 전압 배선(RVL3)에 의해 센싱이 진행된다.
예를 들어, 도 12 및 도 13에 도시된 바와 같이, 제1 스캔 구간(1st SCAN)에서, 12k-11 번째 열에 배치된 복수의 제1 서브 화소(R)에 데이터 전압이 인가되어 제1 기준 전압 배선(RVL1)에 의해 센싱이 진행되고, 12k-5 번째 열에 배치된 복수의 제1 서브 화소(R)에 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행되고, 12k 번째 열에 배치된 복수의 제3 서브 화소(B)에 데이터 전압이 인가되어 제3 기준 전압 배선(RVL3)에 의해 센싱이 진행된다.
이어 지는 제2 스캔 구간(2nd SCAN)에서도, 제1 게이트 전압(GATE1)이 게이트 하이 전압이므로, 제1 게이트 배선(GL1)에 연결되는 12k-11 번째 열에 배치된 복수의 제1 서브 화소(R), 12k-10 번째 열에 배치된 복수의 제2 서브 화소(G), 12k-6 번째 열에 배치된 복수의 제3 서브 화소(B), 12k-5 번째 열에 배치된 복수의 제1 서브 화소(R), 12k-1 번째 열에 배치된 복수의 제2 서브 화소(G) 및 12k 번째 열에 배치된 복수의 제3 서브 화소(B)에서 스위칭 트랜지스터(SWT) 및 센싱 트랜지스터(SET)는 턴온된다.
그리고, 제2 스캔 구간(2nd SCAN)에서, 제1 게이트 배선(GL1)에 연결되는 12k-11 번째 열에 배치된 복수의 제1 서브 화소(R) 및 12k-10 번째 열에 배치된 복수의 제2 서브 화소(G) 중 다른 하나에만 데이터 전압이 인가되어 제1 기준 전압 배선(RVL1)에 의해 센싱이 진행되고, 제1 게이트 배선(GL1)에 연결되는 12k-6 번째 열에 배치된 복수의 제3 서브 화소(B) 및 12k-5 번째 열에 배치된 복수의 제1 서브 화소(R) 중 다른 하나에만 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행되고, 제1 게이트 배선(GL1)에 연결되는 12k-1 번째 열에 배치된 복수의 제2 서브 화소(G) 및 12k 번째 열에 배치된 복수의 제3 서브 화소(B) 중 다른 하나에만 데이터 전압이 인가되어 제3 기준 전압 배선(RVL3)에 의해 센싱이 진행된다.
예를 들어, 도 12 및 도 13에 도시된 바와 같이, 제2 스캔 구간(2nd SCAN)에서, 12k-10 번째 열에 배치된 복수의 제2 서브 화소(G)에 데이터 전압이 인가되어 제1 기준 전압 배선(RVL1)에 의해 센싱이 진행되고, 12k-6 번째 열에 배치된 복수의 제3 서브 화소(B)에 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행되고, 12k-1 번째 열에 배치된 복수의 제2 서브 화소(G)에 데이터 전압이 인가되어 제3 기준 전압 배선(RVL3)에 의해 센싱이 진행된다.
제3 스캔 구간(3rd SCAN)에서, 제2 게이트 배선(GL2)에 연결되는 12k-9 번째 열에 배치된 복수의 제3 서브 화소(B) 및 12k-8 번째 열에 배치된 복수의 제1 서브 화소(R) 중 어느 하나에 데이터 전압이 인가되어 제1 기준 전압 배선(RVL1)에 의해 센싱이 진행되고, 제2 게이트 배선(GL2)에 연결되는 12k-7 번째 열에 배치된 복수의 제2 서브 화소(G) 및 12k-4 번째 열에 배치된 복수의 제2 서브 화소(G) 중 어느 하나에만 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행되고, 제2 게이트 배선(GL2)에 연결되는 12k-3 번째 열에 배치된 복수의 제3 서브 화소(B) 및 12k-2 번째 열에 배치된 복수의 제1 서브 화소(R) 중 어느 하나에만 데이터 전압이 인가되어 제3 기준 전압 배선(RVL3)에 의해 센싱이 진행된다.
예를 들어, 도 12 및 도 13에 도시된 바와 같이, 제3 스캔 구간(3rd SCAN)에서, 12k-9 번째 열에 배치된 복수의 제3 서브 화소(B)에 데이터 전압이 인가되어 제1 기준 전압 배선(RVL1)에 의해 센싱이 진행되고, 12k-7 번째 열에 배치된 복수의 제2 서브 화소(G)에 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행되고, 12k-3 번째 열에 배치된 복수의 제3 서브 화소(B)에 데이터 전압이 인가되어 제3 기준 전압 배선(RVL3)에 의해 센싱이 진행된다.
이어 지는 제4 스캔 구간(4th SCAN)에서, 제2 게이트 배선(GL2)에 연결되는 12k-9 번째 열에 배치된 복수의 제3 서브 화소(B) 및 12k-8 번째 열에 배치된 복수의 제1 서브 화소(R) 중 다른 하나에 데이터 전압이 인가되어 제1 기준 전압 배선(RVL1)에 의해 센싱이 진행되고, 제2 게이트 배선(GL2)에 연결되는 12k-7 번째 열에 배치된 복수의 제2 서브 화소(G) 및 12k-4 번째 열에 배치된 복수의 제2 서브 화소(G) 중 다른 하나에만 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행되고, 제2 게이트 배선(GL2)에 연결되는 12k-3 번째 열에 배치된 복수의 제3 서브 화소(B) 및 12k-2 번째 열에 배치된 복수의 제1 서브 화소(R) 다른 어느 하나에만 데이터 전압이 인가되어 제3 기준 전압 배선(RVL3)에 의해 센싱이 진행된다.
예를 들어, 도 12 및 도 13에 도시된 바와 같이, 제4 스캔 구간(4th SCAN)에서, 12k-8 번째 열에 배치된 복수의 제1 서브 화소(R)에 데이터 전압이 인가되어 제1 기준 전압 배선(RVL1)에 의해 센싱이 진행되고, 12k-4 번째 열에 배치된 복수의 제2 서브 화소(G)에 데이터 전압이 인가되어 제2 기준 전압 배선(RVL2)에 의해 센싱이 진행되고, 12k-2 번째 열에 배치된 복수의 제1 서브 화소(R)에 데이터 전압이 인가되어 제3 기준 전압 배선(RVL3)에 의해 센싱이 진행된다.
전술한 바와 같이, 복수의 스캔 구간 중 하나의 스캔 구간에서는 서로 다른 색상의 서브 화소(R, G, B)가 센싱될 수 있다.
종래의 표시 장치의 경우에는, 하나의 스캔 구간에서는 12k-11 번째 열 내지 12k 번째 열에 배치된 복수의 서브 화소 중 하나의 서브 화소만 센싱을 진행하여, 12k-11 번째 열 내지 12k 번째 열에 배치된 복수의 서브 화소를 모두 센싱하기 위해서 12개의 스캔 구간이 필요하였다.
이에 반하여, 본 발명의 또 다른 실시예(제5 실시예)에 따른 표시 장치(500)의 경우에는 하나의 스캔 구간에서는 12k-11 번째 열 내지 12k 번째 열에 배치된 복수의 서브 화소(R, G, B) 중 두개 혹은 하나의 서브 화소에 대한 센싱을 진행하여, 12k-11 번째 열 내지 12k 번째 열에 배치된 복수의 서브 화소(R, G, B)를 모두 센싱하기 위해서 4개의 스캔 구간만이 필요하다. 이에, 본 발명의 또 다른 실시예(제5 실시예)에 따른 표시 장치(500)는 보다 신속하게 복수의 서브 화소에 대한 센싱을 진행할 수 있다.
본 발명의 실시예들에 따른 표시 장치는 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 서로 다른 색상의 제1 서브 화소, 제2 서브 화소, 제3 서브 화소 및 제4 서브 화소를 구비하는 복수의 화소가 배치되는 표시 패널, 제1 기준 전압 배선 및 제2 기준 전압 배선을 통한 복수의 화소의 센싱 결과를 이용하여, 복수의 화소에 복수의 데이터 배선을 통해 데이터 전압을 공급하는 데이터 구동부 및 복수의 화소에 복수의 게이트 배선을 통해 게이트 신호를 공급하는 게이트 구동부를 포함하고, 복수의 제1 서브 화소는 8k-7 번째 열 및 8k-3 번째 열에 배치되고, 복수의 제2 서브 화소는 8k-6 번째 열 및 8k-2 번째 열에 배치되고, 복수의 제3 서브 화소는 8k-5 번째 열 및 8k-1 번째 열에 배치되고, 복수의 제4 서브 화소는 8k-4 번째 열 및 8k 번째 열에 배치되고, 복수의 데이터 배선 각각은 복수의 서브 데이터 배선으로 분기되고, 복수의 서브 데이터 배선 각각은 동일 색상의 복수의 서브 화소에 연결되고, 제1 기준 전압 배선은 8k-7 번째 열에 배치된 복수의 제1 서브 화소, 8k-6 번째 열에 배치된 복수의 제2 서브 화소, 8k-5 번째 열에 배치된 복수의 제3 서브 화소 및 8k-4 번째 열에 배치된 복수의 제4 서브 화소에 연결되고, 제2 기준 전압 배선은 8k-3 번째 열에 배치된 복수의 제1 서브 화소, 8k-2 번째 열에 배치된 복수의 제2 서브 화소, 8k-1 번째 열에 배치된 복수의 제3 서브 화소 및 8k 번째 열에 배치된 복수의 제4 서브 화소에 연결되어, 복수의 서브 화소의 센싱 타임을 감소시킬 수 있다.
본 발명의 다른 특징에 따르면, 8k-7 번째 열에 배치된 복수의 제1 서브 화소, 8k-6 번째 열에 배치된 복수의 제2 서브 화소, 8k-1 번째 열에 배치된 복수의 제3 서브 화소 및 8k 번째 열에 배치된 복수의 제4 서브 화소는 홀수 번째 게이트 배선들에 연결되고, 8k-3 번째 열에 배치된 복수의 제1 서브 화소, 8k-2 번째 열에 배치된 복수의 제2 서브 화소, 8k-5 번째 열에 배치된 복수의 제3 서브 화소 및 8k-4 번째 열에 배치된 복수의 제4 서브 화소는 짝수 번째 게이트 배선들에 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 스캔 구간과 제2 스캔 구간에서, 홀수 번째 게이트 배선들 중 어느 하나에는 게이트 하이 전압이 인가되고, 제3 스캔 구간과 제4 스캔 구간에서, 짝수 번째 게이트 배선들 중 어느 하나에는 게이트 하이 전압이 인가될 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 스캔 구간에서, 8k-7 번째 열에 배치된 복수의 제1 서브 화소 및 8k-6 번째 열에 배치된 복수의 제2 서브 화소 중 어느 하나가 제1 기준 전압 배선에 의해 센싱되고, 8k-1 번째 열에 배치된 복수의 제3 서브 화소 및 8k 번째 열에 배치된 복수의 제4 서브 화소 중 어느 하나가 제2 기준 전압 배선에 의해 센싱되고, 제2 스캔 구간에서, 8k-7 번째 열에 배치된 복수의 제1 서브 화소 및 8k-6 번째 열에 배치된 복수의 제2 서브 화소 중 다른 하나가 제1 기준 전압 배선에 의해 센싱되고, 8k-1 번째 열에 배치된 복수의 제3 서브 화소 및 8k 번째 열에 배치된 복수의 제4 서브 화소 중 다른 하나가 제2 기준 전압 배선에 의해 센싱될 수 있다.
본 발명의 또 다른 특징에 따르면, 제3 스캔 구간에서, 8k-5번째 열에 배치된 복수의 제3 서브 화소 및 8k-4 번째 열에 배치된 복수의 제4 서브 화소 중 어느 하나가 제1 기준 전압 배선에 의해 센싱되고, 8k-3 번째 열에 배치된 복수의 제1 서브 화소 및 8k-2 번째 열에 배치된 복수의 제2 서브 화소 중 어느 하나가 제2 기준 전압 배선에 의해 센싱되고, 제4 스캔 구간에서, 8k-5번째 열에 배치된 복수의 제3 서브 화소 및 8k-4 번째 열에 배치된 복수의 제4 서브 화소 중 다른 하나가 제1 기준 전압 배선에 의해 센싱되고, 8k-3 번째 열에 배치된 복수의 제1 서브 화소 및 8k-2 번째 열에 배치된 복수의 제2 서브 화소 중 다른 하나가 제2 기준 전압 배선에 의해 센싱될 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 서브 화소, 제2 서브 화소, 제3 서브 화소 및 제4 서브 화소 각각은 스위칭 트랜지스터, 구동 트랜지스터, 스토리지 커패시터, 센싱 트랜지스터 및 발광 소자를 포함하고, 센싱 트랜지스터는 구동 트랜지스터의 문턱 전압 및 이동도를 센싱하기 위한 전압을 제1 기준 전압 배선 및 제2 기준 전압 배선에 출력할 수 있다.
본 발명의 다른 실시예에 따른 표시 장치는 서로 다른 색상의 제1 서브 화소, 제2 서브 화소, 제3 서브 화소 및 제4 서브 화소를 구비하는 복수의 화소가 배치되는 표시 패널, 제1 기준 전압 배선, 제2 기준 전압 배선 및 제3 기준 전압 배선을 통한 복수의 화소의 센싱 결과를 이용하여, 복수의 화소에 복수의 데이터 배선을 통해 데이터 전압을 공급하는 데이터 구동부; 및 복수의 화소에 복수의 게이트 배선을 통해 게이트 신호를 공급하는 게이트 구동부를 포함하고, 복수의 제1 서브 화소는 8k-7 번째 열 및 8k-3 번째 열에 배치되고, 복수의 제2 서브 화소는 8k-6 번째 열 및 8k-2 번째 열에 배치되고, 복수의 제3 서브 화소는 8k-5 번째 열 및 8k-1 번째 열에 배치되고, 복수의 제4 서브 화소는 8k-4 번째 열 및 8k 번째 열에 배치되고, 복수의 데이터 배선 각각은 복수의 서브 데이터 배선으로 분기되고, 복수의 서브 데이터 배선 각각은 동일 색상의 복수의 서브 화소에 연결되고, 제1 기준 전압 배선은 8k-7 번째 열에 배치된 복수의 제1 서브 화소, 8k-6 번째 열에 배치된 복수의 제2 서브 화소에 연결되고, 제2 기준 전압 배선은 8k-5 번째 열에 배치된 복수의 제3 서브 화소, 8k-4 번째 열에 배치된 복수의 제4 서브 화소, 8k-3 번째 열에 배치된 복수의 제1 서브 화소 및 8k-2 번째 열에 배치된 복수의 제2 서브 화소에 연결되고, 제3 기준 전압 배선은 8k-1 번째 열에 배치된 복수의 제3 서브 화소 및 8k 번째 열에 배치된 복수의 제4 서브 화소에 연결되어, 복수의 서브 화소의 센싱 타임을 감소시킬 수 있다.
본 발명의 다른 특징에 따르면, 8k-7 번째 열에 배치된 복수의 제1 서브 화소, 8k-6 번째 열에 배치된 복수의 제2 서브 화소, 8k-5 번째 열에 배치된 복수의 제3 서브 화소 및 8k-4 번째 열에 배치된 복수의 제4 서브 화소는 홀수 번째 게이트 배선들에 연결되고, 8k-3 번째 열에 배치된 복수의 제1 서브 화소, 8k-2 번째 열에 배치된 복수의 제2 서브 화소, 8k-1 번째 열에 배치된 복수의 제3 서브 화소 및 8k 번째 열에 배치된 복수의 제4 서브 화소는 짝수 번째 게이트 배선들에 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 스캔 구간과 제2 스캔 구간에서, 홀수 번째 게이트 배선들 중 어느 하나에는 게이트 하이 전압이 인가되고, 제3 스캔 구간과 제4 스캔 구간에서, 짝수 번째 게이트 배선들 중 어느 하나에는 게이트 하이 전압이 인가될 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 스캔 구간에서, 8k-7 번째 열에 배치된 복수의 제1 서브 화소 및 8k-6 번째 열에 배치된 복수의 제2 서브 화소 중 어느 하나가 제1 기준 전압 배선에 의해 센싱되고, 8k-5 번째 열에 배치된 복수의 제3 서브 화소 및 8k-4 번째 열에 배치된 복수의 제4 서브 화소 중 어느 하나가 제2 기준 전압 배선에 의해 센싱되고, 제2 스캔 구간에서, 8k-7 번째 열에 배치된 복수의 제1 서브 화소 및 8k-6 번째 열에 배치된 복수의 제2 서브 화소 중 다른 하나가 제1 기준 전압 배선에 의해 센싱되고, 8k-5 번째 열에 배치된 복수의 제3 서브 화소 및 8k-4 번째 열에 배치된 복수의 제4 서브 화소 중 다른 하나가 제2 기준 전압 배선에 의해 센싱될 수 있다.
본 발명의 또 다른 특징에 따르면, 제3 스캔 구간에서, 8k-3번째 열에 배치된 복수의 제1 서브 화소 및 8k-2 번째 열에 배치된 복수의 제2 서브 화소 중 어느 하나가 제2 기준 전압 배선에 의해 센싱되고, 8k-1 번째 열에 배치된 복수의 제3 서브 화소 및 8k 번째 열에 배치된 복수의 제4 서브 화소 중 어느 하나가 제3 기준 전압 배선에 의해 센싱되고, 제4 스캔 구간에서, 8k-3번째 열에 배치된 복수의 제1 서브 화소 및 8k-2 번째 열에 배치된 복수의 제2 서브 화소 중 다른 하나가 제2 기준 전압 배선에 의해 센싱되고, 8k-1 번째 열에 배치된 복수의 제3 서브 화소 및 8k 번째 열에 배치된 복수의 제4 서브 화소 중 다른 하나가 제3 기준 전압 배선에 의해 센싱될 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 서브 화소, 제2 서브 화소, 제3 서브 화소 및 제4 서브 화소 각각은 스위칭 트랜지스터, 구동 트랜지스터, 스토리지 커패시터, 센싱 트랜지스터 및 발광 소자를 포함하고, 센싱 트랜지스터는 구동 트랜지스터의 문턱 전압 및 이동도를 센싱하기 위한 전압을 제1 기준 전압 배선, 제2 기준 전압 배선 및 제3 기준 전압 배선에 출력할 수 있다.
본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치는 서로 다른 색상의 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소를 구비하는 복수의 화소가 배치되는 표시 패널, 제1 기준 전압 배선 및 제2 기준 전압 배선을 통한 복수의 화소의 센싱 결과를 이용하여, 복수의 화소에 복수의 데이터 배선을 통해 데이터 전압을 공급하는 데이터 구동부 및 복수의 화소에 복수의 게이트 배선을 통해 게이트 신호를 공급하는 게이트 구동부를 포함하고, 복수의 제1 서브 화소는 6k-5 번째 열 및 6k-2 번째 열에 배치되고, 복수의 제2 서브 화소는 6k-4 번째 열 및 6k-1 번째 열에 배치되고, 복수의 제3 서브 화소는 6k-3 번째 열 및 6k 번째 열에 배치되고, 복수의 데이터 배선 각각은 복수의 서브 데이터 배선으로 분기되고, 복수의 서브 데이터 배선 각각은 동일 색상의 복수의 서브 화소에 연결되고, 제1 기준 전압 배선은 6k-5 번째 열에 배치된 복수의 제1 서브 화소, 6k-4 번째 열에 배치된 복수의 제2 서브 화소 및 6k-3 번째 열에 배치된 복수의 제3 서브 화소에 연결되고, 제2 기준 전압 배선은 6k-2 번째 열에 배치된 복수의 제1 서브 화소, 6k-1 번째 열에 배치된 복수의 제2 서브 화소 및 6k 번째 열에 배치된 복수의 제3 서브 화소에 연결된다.
본 발명의 다른 특징에 따르면, 6k-5 번째 열에 배치된 복수의 제1 서브 화소, 6k-4 번째 열에 배치된 복수의 제2 서브 화소 및 6k 번째 열에 배치된 복수의 제3 서브 화소는 홀수 번째 게이트 배선들에 연결되고, 6k-2 번째 열에 배치된 복수의 제1 서브 화소, 6k-1 번째 열에 배치된 복수의 제2 서브 화소 및 6k-3 번째 열에 배치된 복수의 제3 서브 화소는 짝수 번째 게이트 배선들에 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 스캔 구간 및 제3 스캔 구간에서, 상기 홀수 번째 게이트 배선들 중 어느 하나에는 게이트 하이 전압이 인가되고, 제2 스캔 구간 및 제4 스캔 구간에서, 상기 짝수 번째 게이트 배선들 중 어느 하나에는 게이트 하이 전압이 인가될 수 있다.되
본 발명의 또 다른 특징에 따르면, 제1 스캔 구간에서, 6k-5 번째 열에 배치된 복수의 제1 서브 화소 및 6k-4 번째 열에 배치된 복수의 제2 서브 화소 중 어느 하나가 제1 기준 전압 배선에 의해 센싱되고, 6k 번째 열에 배치된 복수의 제3 서브 화소가 제2 기준 전압 배선에 의해 센싱되고, 제3 스캔 구간에서 6k-5 번째 열에 배치된 복수의 제1 서브 화소 및 6k-4 번째 열에 배치된 복수의 제2 서브 화소 중 다른 하나가 제1 기준 전압 배선에 의해 센싱될 수 있다.
본 발명의 또 다른 특징에 따르면, 제2 스캔 구간에서, 6k-3번째 열에 배치된 복수의 제3 서브 화소가 제1 기준 전압 배선에 의해 센싱되고, 6k-2 번째 열에 배치된 복수의 제1 서브 화소 및 6k-1 번째 열에 배치된 복수의 제2 서브 화소 중 어느 하나가 제2 기준 전압 배선에 의해 센싱되고, 제4 스캔 구간에서, 6k-2 번째 열에 배치된 복수의 제1 서브 화소 및 6k-1 번째 열에 배치된 복수의 제2 서브 화소 중 다른 하나가 제2 기준 전압 배선에 의해 센싱될 수 있다.
본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치는 서로 다른 색상의 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소를 구비하는 복수의 화소가 배치되는 표시 패널, 제1 기준 전압 배선, 제2 기준 전압 배선 및 제3 기준 전압 배선을 통한 복수의 화소의 센싱 결과를 이용하여, 복수의 화소에 복수의 데이터 배선을 통해 데이터 전압을 공급하는 데이터 구동부 및 복수의 화소에 복수의 게이트 배선을 통해 게이트 신호를 공급하는 게이트 구동부를 포함하고, 복수의 제1 서브 화소는 6k-5 번째 열 및 6k-2 번째 열에 배치되고, 복수의 제2 서브 화소는 6k-4 번째 열 및 6k-1 번째 열에 배치되고, 복수의 제3 서브 화소는 6k-3 번째 열 및 6k 번째 열에 배치되고, 복수의 데이터 배선 각각은 복수의 서브 데이터 배선으로 분기되고, 복수의 서브 데이터 배선 각각은 동일 색상의 복수의 서브 화소에 연결되고, 제1 기준 전압 배선은 6k-5 번째 열에 배치된 복수의 제1 서브 화소, 6k-4 번째 열에 배치된 복수의 제2 서브 화소에 연결되고, 제2 기준 전압 배선은 6k-3 번째 열에 배치된 복수의 제3 서브 화소, 6k-2 번째 열에 배치된 복수의 제1 서브 화소 및 6k-1 번째 열에 배치된 복수의 제2 서브 화소에 연결되고, 제3 기준 전압 배선은 6k 번째 열에 배치된 복수의 제3 서브 화소 에 연결될 수 있다.
본 발명의 다른 특징에 따르면, 6k-5 번째 열에 배치된 복수의 제1 서브 화소, 6k-4 번째 열에 배치된 복수의 제2 서브 화소 및 6k-3 번째 열에 배치된 복수의 제3 서브 화소는 홀수 번째 게이트 배선들에 연결되고, 6k-2 번째 열에 배치된 복수의 제1 서브 화소, 6k-1 번째 열에 배치된 복수의 제2 서브 화소 및 6k 번째 열에 배치된 복수의 제3 서브 화소는 짝수 번째 게이트 배선들에 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 스캔 구간 및 제3 스캔 구간에서, 상기 홀수 번째 게이트 배선들 중 어느 하나에는 게이트 하이 전압이 인가되고, 제2 스캔 구간 및 제4 스캔 구간에서, 상기 짝수 번째 게이트 배선들 중 어느 하나에는 게이트 하이 전압이 인가될 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 스캔 구간에서, 6k-5 번째 열에 배치된 복수의 제1 서브 화소 및 6k-4 번째 열에 배치된 복수의 제2 서브 화소 중 어느 하나가 제1 기준 전압 배선에 의해 센싱되고, 6k-3 번째 열에 배치된 복수의 제3 서브 화소가 제2 기준 전압 배선에 의해 센싱되고, 제3 스캔 구간에서, 6k-5 번째 열에 배치된 복수의 제1 서브 화소 및 6k-4 번째 열에 배치된 복수의 제2 서브 화소 중 다른 하나가 제1 기준 전압 배선에 의해 센싱될 수 있다.
본 발명의 또 다른 특징에 따르면, 제3 스캔 구간에서, 6k-2 번째 열에 배치된 복수의 제1 서브 화소 및 6k-1 번째 열에 배치된 복수의 제2 서브 화소 중 어느 하나가 제2 기준 전압 배선에 의해 센싱되고, 6k 번째 열에 배치된 복수의 제3 서브 화소가 제3 기준 전압 배선에 의해 센싱되고, 제4 스캔 구간에서, 6k-2 번째 열에 배치된 복수의 제1 서브 화소 및 6k-1 번째 열에 배치된 복수의 제2 서브 화소 중 다른 하나가 제2 기준 전압 배선에 의해 센싱될 수 있다.
본 발명의 또 다른 실시예(제5 실시예)에 따른 표시 장치는 서로 다른 색상의 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소를 구비하는 복수의 화소가 배치되는 표시 패널, 제1 기준 전압 배선, 제2 기준 전압 배선 및 제3 기준 전압 배선을 통한 복수의 화소의 센싱 결과를 이용하여, 복수의 화소에 복수의 데이터 배선을 통해 데이터 전압을 공급하는 데이터 구동부 및 복수의 화소에 복수의 게이트 배선을 통해 게이트 신호를 공급하는 게이트 구동부를 포함하고, 복수의 제1 서브 화소는 12k-11 번째 열, 12k-8 번째 열, 12k-5 번째 열 및 12k-2 번째 열에 배치되고, 복수의 제2 서브 화소는 12k-10 번째 열, 12k-7 번째 열, 12k-4 번째 열 및 12k-1 번째 열에 배치되고, 복수의 제3 서브 화소는 12k-9 번째 열, 12k-6 번째 열, 12k-3 번째 열 및 12k 번째 열 에 배치되고, 복수의 데이터 배선 각각은 복수의 서브 데이터 배선으로 분기되고, 복수의 서브 데이터 배선 각각은 동일 색상의 복수의 서브 화소에 연결되고, 제1 기준 전압 배선은 12k-11 번째 열에 배치된 복수의 제1 서브 화소, 12k-10 번째 열에 배치된 복수의 제2 서브 화소, 12k-9 번째 열에 배치된 복수의 제3 서브 화소 및 12k-8 번째 열에 배치된 복수의 제1 서브 화소에 연결되고, 제2 기준 전압 배선은 12k-7 번째 열에 배치된 복수의 제2 서브 화소, 12k-6 번째 열에 배치된 복수의 제3 서브 화소, 12k-5 번째 열에 배치된 복수의 제1 서브 화소 및 12k-4 번째 열에 배치된 복수의 제2 서브 화소에 연결되고, 제3 기준 전압 배선은 12k-3 번째 열에 배치된 복수의 제3 서브 화소, 12k-2 번째 열에 배치된 복수의 제1 서브 화소, 12k-1 번째 열에 배치된 복수의 제2 서브 화소 및 12k 번째 열에 배치된 복수의 제3 서브 화소에 연결될 수 있다.
본 발명의 다른 특징에 따르면, 12k-11 번째 열에 배치된 복수의 제1 서브 화소, 12k-10 번째 열에 배치된 복수의 제2 서브 화소, 12k-6 번째 열에 배치된 복수의 제3 서브 화소, 12k-5 번째 열에 배치된 복수의 제1 서브 화소, 12k-1 번째 열에 배치된 복수의 제2 서브 화소 및 12k 번째 열에 배치된 복수의 제3 서브 화소는 홀수 번째 게이트 배선들에 연결되고, 12k-8 번째 열에 배치된 복수의 제1 서브 화소, 12k-7 번째 열에 배치된 복수의 제2 서브 화소, 12k-9 번째 열에 배치된 복수의 제3 서브 화소, 12k-2 번째 열에 배치된 복수의 제1 서브 화소, 12k-4 번째 열에 배치된 복수의 제2 서브 화소 및 12k-3 번째 열에 배치된 복수의 제3 서브 화소는 짝수 번째 게이트 배선들에 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 스캔 구간 및 제2 스캔 구간에서, 홀수 번째 게이트 배선들 중 어느 하나에는 게이트 하이 전압이 인가되고, 제3 스캔 구간 및 제4 스캔 구간에서, 짝수 번째 게이트 배선들 중 어느 하나에는 게이트 하이 전압이 인가될 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 스캔 구간에서, 12k-11 번째 열에 배치된 복수의 제1 서브 화소 및 12k-10 번째 열에 배치된 복수의 제2 서브 화소 중 어느 하나가 제1 기준 전압 배선에 의해 센싱되고, 12k-6 번째 열에 배치된 복수의 제3 서브 화소 및 12k-5 번째 열에 배치된 복수의 제1 서브 화소 중 어느 하나가 제2 기준 전압 배선에 의해 센싱되고, 12k-1 번째 열에 배치된 복수의 제2 서브 화소 및 12k 번째 열에 배치된 복수의 제3 서브 화소 중 어느 하나가 제3 기준 전압 배선에 의해 센싱되고, 제2 스캔 구간에서, 12k-11 번째 열에 배치된 복수의 제1 서브 화소 및 12k-10 번째 열에 배치된 복수의 제2 서브 화소 중 다른 하나가 제1 기준 전압 배선에 의해 센싱되고, 12k-6 번째 열에 배치된 복수의 제3 서브 화소 및 12k-5 번째 열에 배치된 복수의 제1 서브 화소 중 다른 하나가 제2 기준 전압 배선에 의해 센싱되고, 12k-1 번째 열에 배치된 복수의 제2 서브 화소 및 12k 번째 열에 배치된 복수의 제3 서브 화소 중 다른 하나가 제3 기준 전압 배선에 의해 센싱될 수 있다.
본 발명의 또 다른 특징에 따르면, 제3 스캔 구간에서, 12k-9 번째 열에 배치된 복수의 제3 서브 화소 및 12k-8 번째 열에 배치된 복수의 제1 서브 화소 중 어느 하나가 제1 기준 전압 배선에 의해 센싱되고, 12k-7 번째 열에 배치된 복수의 제2 서브 화소 및 12k-4 번째 열에 배치된 복수의 제2 서브 화소 중 어느 하나가 제2 기준 전압 배선에 의해 센싱되고, 12k-3 번째 열에 배치된 복수의 제3 서브 화소 및 12k-2 번째 열에 배치된 복수의 제1 서브 화소 중 어느 하나가 제3 기준 전압 배선에 의해 센싱되고, 제4 스캔 구간에서, 12k-9 번째 열에 배치된 복수의 제3 서브 화소 및 12k-8 번째 열에 배치된 복수의 제1 서브 화소 중 다른 하나가 제1 기준 전압 배선에 의해 센싱되고, 12k-7 번째 열에 배치된 복수의 제2 서브 화소 및 12k-4 번째 열에 배치된 복수의 제2 서브 화소 중 다른 하나가 제2 기준 전압 배선에 의해 센싱되고, 12k-3 번째 열에 배치된 복수의 제3 서브 화소 및 12k-2 번째 열에 배치된 복수의 제1 서브 화소 중 다른 하나가 제3 기준 전압 배선에 의해 센싱될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 200, 300, 400, 500: 표시 장치
110: 표시 패널
120: 게이트 구동부
130: 데이터 구동부
140: 타이밍 컨트롤러
150: 발광 소자
PX: 화소
SP: 서브 화소
R: 제1 서브 화소
W: 제2 서브 화소
B: 제3 서브 화소
G: 제4 서브 화소
DL: 데이터 배선
GL: 게이트 배선
RVL1: 제1 기준 전압 배선
RVL2: 제2 기준 전압 배선
RVL3: 제3 기준 전압 배선
SWT: 스위칭 트랜지스터
DT: 구동 트랜지스터
SET: 센싱 트랜지스터
SC: 스토리지 커패시터
N1: 제1 노드
N2: 제2 노드
N3: 제3 노드
DATA: 데이터 전압
GATE: 게이트 전압
SDL: 서브 데이터 배선

Claims (32)

  1. 서로 다른 색상의 제1 서브 화소, 제2 서브 화소, 제3 서브 화소 및 제4 서브 화소를 구비하는 복수의 화소가 배치되는 표시 패널;
    제1 기준 전압 배선 및 제2 기준 전압 배선을 통한 상기 복수의 화소의 센싱 결과를 이용하여, 상기 복수의 화소에 복수의 데이터 배선을 통해 데이터 전압을 공급하는 데이터 구동부; 및
    상기 복수의 화소에 복수의 게이트 배선을 통해 게이트 신호를 공급하는 게이트 구동부를 포함하고,
    상기 복수의 제1 서브 화소는 8k-7 번째 열 및 8k-3 번째 열에 배치되고,
    상기 복수의 제2 서브 화소는 8k-6 번째 열 및 8k-2 번째 열에 배치되고,
    상기 복수의 제3 서브 화소는 8k-5 번째 열 및 8k-1 번째 열에 배치되고,
    상기 복수의 제4 서브 화소는 8k-4 번째 열 및 8k 번째 열에 배치되고,
    상기 복수의 데이터 배선 각각은 복수의 서브 데이터 배선으로 분기되고,
    상기 복수의 서브 데이터 배선 각각은 동일 색상의 복수의 서브 화소에 연결되고,
    상기 제1 기준 전압 배선은 8k-7 번째 열에 배치된 복수의 제1 서브 화소, 8k-6 번째 열에 배치된 복수의 제2 서브 화소, 8k-5 번째 열에 배치된 복수의 제3 서브 화소 및 8k-4 번째 열에 배치된 복수의 제4 서브 화소에 연결되고,
    상기 제2 기준 전압 배선은 8k-3 번째 열에 배치된 복수의 제1 서브 화소, 8k-2 번째 열에 배치된 복수의 제2 서브 화소, 8k-1 번째 열에 배치된 복수의 제3 서브 화소 및 8k 번째 열에 배치된 복수의 제4 서브 화소에 연결되는, (단, k는 1 이상의 자연수) 표시 장치.
  2. 제1항에 있어서,
    상기 8k-7 번째 열에 배치된 복수의 제1 서브 화소, 상기 8k-6 번째 열에 배치된 복수의 제2 서브 화소, 상기 8k-1 번째 열에 배치된 복수의 제3 서브 화소 및 상기 8k 번째 열에 배치된 복수의 제4 서브 화소는 홀수 번째 게이트 배선들에 연결되고,
    상기 8k-3 번째 열에 배치된 복수의 제1 서브 화소, 상기 8k-2 번째 열에 배치된 복수의 제2 서브 화소, 상기 8k-5 번째 열에 배치된 복수의 제3 서브 화소 및 상기 8k-4 번째 열에 배치된 복수의 제4 서브 화소는 짝수 번째 게이트 배선들에 연결되는, 표시 장치.
  3. 제2항에 있어서,
    제1 스캔 구간과 제2 스캔 구간에서, 상기 홀수 번째 게이트 배선들 중 어느 하나에는 게이트 하이 전압이 인가되고,
    제3 스캔 구간과 제4 스캔 구간에서, 상기 짝수 번째 게이트 배선들 중 어느 하나에는 게이트 하이 전압이 인가되는, 표시 장치.
  4. 제3항에 있어서,
    상기 제1 스캔 구간에서, 상기 8k-7 번째 열에 배치된 복수의 제1 서브 화소 및 상기 8k-6 번째 열에 배치된 복수의 제2 서브 화소 중 어느 하나가 상기 제1 기준 전압 배선에 의해 센싱되고, 상기 8k-1 번째 열에 배치된 복수의 제3 서브 화소 및 상기 8k 번째 열에 배치된 복수의 제4 서브 화소 중 어느 하나가 상기 제2 기준 전압 배선에 의해 센싱되고,
    상기 제2 스캔 구간에서, 상기 8k-7 번째 열에 배치된 복수의 제1 서브 화소 및 상기 8k-6 번째 열에 배치된 복수의 제2 서브 화소 중 다른 하나가 상기 제1 기준 전압 배선에 의해 센싱되고, 상기 8k-1 번째 열에 배치된 복수의 상기 제3 서브 화소 및 상기 8k 번째 열에 배치된 복수의 제4 서브 화소 중 다른 하나가 상기 제2 기준 전압 배선에 의해 센싱되는, 표시 장치.
  5. 제3항에 있어서,
    상기 제3 스캔 구간에서, 상기 8k-5번째 열에 배치된 복수의 제3 서브 화소 및 상기 8k-4 번째 열에 배치된 복수의 제4 서브 화소 중 어느 하나가 상기 제1 기준 전압 배선에 의해 센싱되고, 상기 8k-3 번째 열에 배치된 복수의 제1 서브 화소 및 상기 8k-2 번째 열에 배치된 복수의 제2 서브 화소 중 어느 하나가 상기 제2 기준 전압 배선에 의해 센싱되고,
    상기 제4 스캔 구간에서, 상기 8k-5번째 열에 배치된 복수의 제3 서브 화소 및 상기 8k-4 번째 열에 배치된 복수의 제4 서브 화소 중 다른 하나가 상기 제1 기준 전압 배선에 의해 센싱되고, 상기 8k-3 번째 열에 배치된 복수의 제1 서브 화소 및 상기 8k-2 번째 열에 배치된 복수의 제2 서브 화소 중 다른 하나가 상기 제2 기준 전압 배선에 의해 센싱되는, 표시 장치.
  6. 제1항에 있어서,
    상기 제1 서브 화소, 상기 제2 서브 화소, 상기 제3 서브 화소 및 상기 제4 서브 화소 각각은,
    스위칭 트랜지스터, 구동 트랜지스터, 스토리지 커패시터, 센싱 트랜지스터 및 발광 소자를 포함하고,
    상기 센싱 트랜지스터는 상기 구동 트랜지스터의 문턱 전압 및 이동도를 센싱하기 위한 전압을 상기 제1 기준 전압 배선 및 상기 제2 기준 전압 배선에 출력하는, 표시 장치.
  7. 서로 다른 색상의 제1 서브 화소, 제2 서브 화소, 제3 서브 화소 및 제4 서브 화소를 구비하는 복수의 화소가 배치되는 표시 패널;
    제1 기준 전압 배선, 제2 기준 전압 배선 및 제3 기준 전압 배선을 통한 상기 복수의 화소의 센싱 결과를 이용하여, 상기 복수의 화소에 복수의 데이터 배선을 통해 데이터 전압을 공급하는 데이터 구동부; 및
    상기 복수의 화소에 복수의 게이트 배선을 통해 게이트 신호를 공급하는 게이트 구동부를 포함하고,
    상기 복수의 제1 서브 화소는 8k-7 번째 열 및 8k-3 번째 열에 배치되고,
    상기 복수의 제2 서브 화소는 8k-6 번째 열 및 8k-2 번째 열에 배치되고,
    상기 복수의 제3 서브 화소는 8k-5 번째 열 및 8k-1 번째 열에 배치되고,
    상기 복수의 제4 서브 화소는 8k-4 번째 열 및 8k 번째 열에 배치되고,
    상기 복수의 데이터 배선 각각은 복수의 서브 데이터 배선으로 분기되고,
    상기 복수의 서브 데이터 배선 각각은 동일 색상의 복수의 서브 화소에 연결되고,
    상기 제1 기준 전압 배선은 8k-7 번째 열에 배치된 복수의 제1 서브 화소, 8k-6 번째 열에 배치된 복수의 제2 서브 화소에 연결되고,
    상기 제2 기준 전압 배선은 8k-5 번째 열에 배치된 복수의 제3 서브 화소, 8k-4 번째 열에 배치된 복수의 제4 서브 화소, 8k-3 번째 열에 배치된 복수의 제1 서브 화소 및 8k-2 번째 열에 배치된 복수의 제2 서브 화소에 연결되고,
    상기 제3 기준 전압 배선은 8k-1 번째 열에 배치된 복수의 제3 서브 화소 및 8k 번째 열에 배치된 복수의 제4 서브 화소에 연결되는, (단, k는 1 이상의 자연수) 표시 장치.
  8. 제7항에 있어서,
    상기 8k-7 번째 열에 배치된 복수의 제1 서브 화소, 상기 8k-6 번째 열에 배치된 복수의 제2 서브 화소, 상기 8k-5 번째 열에 배치된 복수의 제3 서브 화소 및 상기 8k-4 번째 열에 배치된 복수의 제4 서브 화소는 홀수 번째 게이트 배선들에 연결되고,
    상기 8k-3 번째 열에 배치된 복수의 제1 서브 화소, 상기 8k-2 번째 열에 배치된 복수의 제2 서브 화소, 상기 8k-1 번째 열에 배치된 복수의 제3 서브 화소 및 상기 8k 번째 열에 배치된 복수의 제4 서브 화소는 짝수 번째 게이트 배선들에 연결되는, 표시 장치.
  9. 제8항에 있어서,
    제1 스캔 구간과 제2 스캔 구간에서, 상기 홀수 번째 게이트 배선들 중 어느 하나에는 게이트 하이 전압이 인가되고,
    제3 스캔 구간과 제4 스캔 구간에서, 상기 짝수 번째 게이트 배선들 중 어느 하나에는 게이트 하이 전압이 인가되는, 표시 장치.
  10. 제9항에 있어서,
    상기 제1 스캔 구간에서, 상기 8k-7 번째 열에 배치된 복수의 제1 서브 화소 및 상기 8k-6 번째 열에 배치된 복수의 제2 서브 화소 중 어느 하나가 상기 제1 기준 전압 배선에 의해 센싱되고, 상기 8k-5 번째 열에 배치된 복수의 제3 서브 화소 및 상기 8k-4 번째 열에 배치된 복수의 제4 서브 화소 중 어느 하나가 상기 제2 기준 전압 배선에 의해 센싱되고,
    상기 제2 스캔 구간에서, 상기 8k-7 번째 열에 배치된 복수의 제1 서브 화소 및 상기 8k-6 번째 열에 배치된 복수의 제2 서브 화소 중 다른 하나가 상기 제1 기준 전압 배선에 의해 센싱되고, 상기 8k-5 번째 열에 배치된 복수의 제3 서브 화소 및 상기 8k-4 번째 열에 배치된 복수의 제4 서브 화소 중 다른 하나가 상기 제2 기준 전압 배선에 의해 센싱되는, 표시 장치.
  11. 제9항에 있어서,
    상기 제3 스캔 구간에서, 상기 8k-3번째 열에 배치된 복수의 제1 서브 화소 및 상기 8k-2 번째 열에 배치된 복수의 제2 서브 화소 중 어느 하나가 상기 제2 기준 전압 배선에 의해 센싱되고, 상기 8k-1 번째 열에 배치된 복수의 제3 서브 화소 및 상기 8k 번째 열에 배치된 복수의 제4 서브 화소 중 어느 하나가 상기 제3 기준 전압 배선에 의해 센싱되고,
    상기 제4 스캔 구간에서, 상기 8k-3번째 열에 배치된 복수의 제1 서브 화소 및 상기 8k-2 번째 열에 배치된 복수의 제2 서브 화소 중 다른 하나가 상기 제2 기준 전압 배선에 의해 센싱되고, 상기 8k-1 번째 열에 배치된 복수의 제3 서브 화소 및 상기 8k 번째 열에 배치된 복수의 제4 서브 화소 중 다른 하나가 상기 제3 기준 전압 배선에 의해 센싱되는, 표시 장치.
  12. 제7항에 있어서,
    상기 제1 서브 화소, 상기 제2 서브 화소, 상기 제3 서브 화소 및 상기 제4 서브 화소 각각은,
    스위칭 트랜지스터, 구동 트랜지스터, 스토리지 커패시터, 센싱 트랜지스터 및 발광 소자를 포함하고,
    상기 센싱 트랜지스터는 상기 구동 트랜지스터의 문턱 전압 및 이동도를 센싱하기 위한 전압을 상기 제1 기준 전압 배선, 상기 제2 기준 전압 배선 및 상기 제3 기준 전압 배선에 출력하는, 표시 장치.
  13. 제7항에 있어서,
    상기 제1 기준 전압 배선은 복수의 화소의 내부에 배치되고,
    상기 제2 기준 전압 배선 및 상기 제3 기준 전압 배선 각각은 복수의 화소의 사이에 배치되는, 표시 장치.
  14. 서로 다른 색상의 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소를 구비하는 복수의 화소가 배치되는 표시 패널;
    제1 기준 전압 배선 및 제2 기준 전압 배선을 통한 상기 복수의 화소의 센싱 결과를 이용하여, 상기 복수의 화소에 복수의 데이터 배선을 통해 데이터 전압을 공급하는 데이터 구동부; 및
    상기 복수의 화소에 복수의 게이트 배선을 통해 게이트 신호를 공급하는 게이트 구동부를 포함하고,
    상기 복수의 제1 서브 화소는 6k-5 번째 열 및 6k-2 번째 열에 배치되고,
    상기 복수의 제2 서브 화소는 6k-4 번째 열 및 6k-1 번째 열에 배치되고,
    상기 복수의 제3 서브 화소는 6k-3 번째 열 및 6k 번째 열에 배치되고,
    상기 복수의 데이터 배선 각각은 복수의 서브 데이터 배선으로 분기되고,
    상기 복수의 서브 데이터 배선 각각은 동일 색상의 복수의 서브 화소에 연결되고,
    상기 제1 기준 전압 배선은 6k-5 번째 열에 배치된 복수의 제1 서브 화소, 6k-4 번째 열에 배치된 복수의 제2 서브 화소 및 6k-3 번째 열에 배치된 복수의 제3 서브 화소에 연결되고,
    상기 제2 기준 전압 배선은 6k-2 번째 열에 배치된 복수의 제1 서브 화소, 6k-1 번째 열에 배치된 복수의 제2 서브 화소 및 6k 번째 열에 배치된 복수의 제3 서브 화소에 연결되는, (단, k는 1 이상의 자연수) 표시 장치.
  15. 제14항에 있어서,
    상기 6k-5 번째 열에 배치된 복수의 제1 서브 화소, 상기 6k-4 번째 열에 배치된 복수의 제2 서브 화소 및 상기 6k 번째 열에 배치된 복수의 제3 서브 화소는 홀수 번째 게이트 배선들에 연결되고,
    상기 6k-2 번째 열에 배치된 복수의 제1 서브 화소, 상기 6k-1 번째 열에 배치된 복수의 제2 서브 화소 및 상기 6k-3 번째 열에 배치된 복수의 제3 서브 화소는 짝수 번째 게이트 배선들에 연결되는, 표시 장치.
  16. 제15항에 있어서,
    제1 스캔 구간 및 제3 스캔 구간에서, 상기 홀수 번째 게이트 배선들 중 어느 하나에는 게이트 하이 전압이 인가되고,
    제2 스캔 구간 및 제4 스캔 구간에서, 상기 짝수 번째 게이트 배선들 중 어느 하나에는 게이트 하이 전압이 인가되는, 표시 장치.
  17. 제16항에 있어서,
    상기 제1 스캔 구간에서, 상기 6k-5 번째 열에 배치된 복수의 제1 서브 화소 및 상기 6k-4 번째 열에 배치된 복수의 제2 서브 화소 중 어느 하나가 상기 제1 기준 전압 배선에 의해 센싱되고, 상기 6k 번째 열에 배치된 복수의 제3 서브 화소가 상기 제2 기준 전압 배선에 의해 센싱되고,
    상기 제3 스캔 구간에서 상기 6k-5 번째 열에 배치된 복수의 제1 서브 화소 및 상기 6k-4 번째 열에 배치된 복수의 제2 서브 화소 중 다른 하나가 상기 제1 기준 전압 배선에 의해 센싱되는, 표시 장치.
  18. 제16항에 있어서,
    상기 제2 스캔 구간에서, 상기 6k-3번째 열에 배치된 복수의 제3 서브 화소가 상기 제1 기준 전압 배선에 의해 센싱되고, 상기 6k-2 번째 열에 배치된 복수의 제1 서브 화소 및 상기 6k-1 번째 열에 배치된 복수의 제2 서브 화소 중 어느 하나가 상기 제2 기준 전압 배선에 의해 센싱되고,
    상기 제4 스캔 구간에서, 상기 6k-2 번째 열에 배치된 복수의 제1 서브 화소 및 상기 6k-1 번째 열에 배치된 복수의 제2 서브 화소 중 다른 하나가 상기 제2 기준 전압 배선에 의해 센싱되는, 표시 장치.
  19. 제14항에 있어서,
    상기 제1 서브 화소, 상기 제2 서브 화소 및 상기 제3 서브 화소 각각은,
    스위칭 트랜지스터, 구동 트랜지스터, 스토리지 커패시터, 센싱 트랜지스터 및 발광 소자를 포함하고,
    상기 센싱 트랜지스터는 상기 구동 트랜지스터의 문턱 전압 및 이동도를 센싱하기 위한 전압을 상기 제1 기준 전압 배선 및 상기 제2 기준 전압 배선에 출력하는, 표시 장치.
  20. 서로 다른 색상의 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소를 구비하는 복수의 화소가 배치되는 표시 패널;
    제1 기준 전압 배선, 제2 기준 전압 배선 및 제3 기준 전압 배선을 통한 상기 복수의 화소의 센싱 결과를 이용하여, 상기 복수의 화소에 복수의 데이터 배선을 통해 데이터 전압을 공급하는 데이터 구동부; 및
    상기 복수의 화소에 복수의 게이트 배선을 통해 게이트 신호를 공급하는 게이트 구동부를 포함하고,
    상기 복수의 제1 서브 화소는 6k-5 번째 열 및 6k-2 번째 열에 배치되고,
    상기 복수의 제2 서브 화소는 6k-4 번째 열 및 6k-1 번째 열에 배치되고,
    상기 복수의 제3 서브 화소는 6k-3 번째 열 및 6k 번째 열에 배치되고,
    상기 복수의 데이터 배선 각각은 복수의 서브 데이터 배선으로 분기되고,
    상기 복수의 서브 데이터 배선 각각은 동일 색상의 복수의 서브 화소에 연결되고,
    상기 제1 기준 전압 배선은 6k-5 번째 열에 배치된 복수의 제1 서브 화소, 6k-4 번째 열에 배치된 복수의 제2 서브 화소에 연결되고,
    상기 제2 기준 전압 배선은 6k-3 번째 열에 배치된 복수의 제3 서브 화소, 6k-2 번째 열에 배치된 복수의 제1 서브 화소 및 6k-1 번째 열에 배치된 복수의 제2 서브 화소에 연결되고,
    상기 제3 기준 전압 배선은 6k 번째 열에 배치된 복수의 제3 서브 화소 에 연결되는, (단, k는 1 이상의 자연수) 표시 장치.
  21. 제20항에 있어서,
    상기 6k-5 번째 열에 배치된 복수의 제1 서브 화소, 상기 6k-4 번째 열에 배치된 복수의 제2 서브 화소 및 상기 6k-3 번째 열에 배치된 복수의 제3 서브 화소는 홀수 번째 게이트 배선들에 연결되고,
    상기 6k-2 번째 열에 배치된 복수의 제1 서브 화소, 상기 6k-1 번째 열에 배치된 복수의 제2 서브 화소 및 상기 6k 번째 열에 배치된 복수의 제3 서브 화소는 짝수 번째 게이트 배선들에 연결되는, 표시 장치.
  22. 제21항에 있어서,
    제1 스캔 구간 및 제3 스캔 구간에서, 상기 홀수 번째 게이트 배선들 중 어느 하나에는 게이트 하이 전압이 인가되고,
    제2 스캔 구간 및 제4 스캔 구간에서, 상기 짝수 번째 게이트 배선들 중 어느 하나에는 게이트 하이 전압이 인가되는, 표시 장치.
  23. 제22항에 있어서,
    상기 제1 스캔 구간에서, 상기 6k-5 번째 열에 배치된 복수의 제1 서브 화소 및 상기 6k-4 번째 열에 배치된 복수의 제2 서브 화소 중 어느 하나가 상기 제1 기준 전압 배선에 의해 센싱되고, 상기 6k-3 번째 열에 배치된 복수의 제3 서브 화소가 상기 제2 기준 전압 배선에 의해 센싱되고,
    상기 제3 스캔 구간에서, 상기 6k-5 번째 열에 배치된 복수의 제1 서브 화소 및 상기 6k-4 번째 열에 배치된 복수의 제2 서브 화소 중 다른 하나가 상기 제1 기준 전압 배선에 의해 센싱되는, 표시 장치.
  24. 제22항에 있어서,
    상기 제3 스캔 구간에서, 상기 6k-2 번째 열에 배치된 복수의 제1 서브 화소 및 상기 6k-1 번째 열에 배치된 복수의 제2 서브 화소 중 어느 하나가 상기 제2 기준 전압 배선에 의해 센싱되고, 상기 6k 번째 열에 배치된 복수의 제3 서브 화소가 상기 제3 기준 전압 배선에 의해 센싱되고,
    상기 제4 스캔 구간에서, 상기 6k-2 번째 열에 배치된 복수의 제1 서브 화소 및 상기 6k-1 번째 열에 배치된 복수의 제2 서브 화소 중 다른 하나가 상기 제2 기준 전압 배선에 의해 센싱되는, 표시 장치.
  25. 제20항에 있어서,
    상기 제1 서브 화소, 상기 제2 서브 화소, 상기 제3 서브 화소 및 상기 제4 서브 화소 각각은,
    스위칭 트랜지스터, 구동 트랜지스터, 스토리지 커패시터, 센싱 트랜지스터 및 발광 소자를 포함하고,
    상기 센싱 트랜지스터는 상기 구동 트랜지스터의 문턱 전압 및 이동도를 센싱하기 위한 전압을 상기 제1 기준 전압 배선, 상기 제2 기준 전압 배선 및 상기 제3 기준 전압 배선에 출력하는, 표시 장치.
  26. 제20항에 있어서,
    상기 제1 기준 전압 배선은 복수의 화소의 내부에 배치되고,
    상기 제2 기준 전압 배선 및 상기 제3 기준 전압 배선 각각은 복수의 화소의 사이에 배치되는, 표시 장치.
  27. 서로 다른 색상의 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소를 구비하는 복수의 화소가 배치되는 표시 패널;
    제1 기준 전압 배선, 제2 기준 전압 배선 및 제3 기준 전압 배선을 통한 상기 복수의 화소의 센싱 결과를 이용하여, 상기 복수의 화소에 복수의 데이터 배선을 통해 데이터 전압을 공급하는 데이터 구동부; 및
    상기 복수의 화소에 복수의 게이트 배선을 통해 게이트 신호를 공급하는 게이트 구동부를 포함하고,
    상기 복수의 제1 서브 화소는 12k-11 번째 열, 12k-8 번째 열, 12k-5 번째 열 및 12k-2 번째 열에 배치되고,
    상기 복수의 제2 서브 화소는 12k-10 번째 열, 12k-7 번째 열, 12k-4 번째 열 및 12k-1 번째 열에 배치되고,
    상기 복수의 제3 서브 화소는 12k-9 번째 열, 12k-6 번째 열, 12k-3 번째 열 및 12k 번째 열 에 배치되고,
    상기 복수의 데이터 배선 각각은 복수의 서브 데이터 배선으로 분기되고,
    상기 복수의 서브 데이터 배선 각각은 동일 색상의 복수의 서브 화소에 연결되고,
    상기 제1 기준 전압 배선은 12k-11 번째 열에 배치된 복수의 제1 서브 화소, 12k-10 번째 열에 배치된 복수의 제2 서브 화소, 12k-9 번째 열에 배치된 복수의 제3 서브 화소 및 12k-8 번째 열에 배치된 복수의 제1 서브 화소에 연결되고,
    상기 제2 기준 전압 배선은 12k-7 번째 열에 배치된 복수의 제2 서브 화소, 12k-6 번째 열에 배치된 복수의 제3 서브 화소, 12k-5 번째 열에 배치된 복수의 제1 서브 화소 및 12k-4 번째 열에 배치된 복수의 제2 서브 화소에 연결되고,
    상기 제3 기준 전압 배선은 12k-3 번째 열에 배치된 복수의 제3 서브 화소, 12k-2 번째 열에 배치된 복수의 제1 서브 화소, 12k-1 번째 열에 배치된 복수의 제2 서브 화소 및 12k 번째 열에 배치된 복수의 제3 서브 화소에 연결되는, (단, k는 1 이상의 자연수) 표시 장치.
  28. 제27항에 있어서,
    상기 12k-11 번째 열에 배치된 복수의 제1 서브 화소, 상기 12k-10 번째 열에 배치된 복수의 제2 서브 화소, 상기 12k-6 번째 열에 배치된 복수의 제3 서브 화소, 상기 12k-5 번째 열에 배치된 복수의 제1 서브 화소, 상기 12k-1 번째 열에 배치된 복수의 제2 서브 화소 및 상기 12k 번째 열에 배치된 복수의 제3 서브 화소는 홀수 번째 게이트 배선들에 연결되고,
    상기 12k-8 번째 열에 배치된 복수의 제1 서브 화소, 상기 12k-7 번째 열에 배치된 복수의 제2 서브 화소, 상기 12k-9 번째 열에 배치된 복수의 제3 서브 화소, 상기 12k-2 번째 열에 배치된 복수의 제1 서브 화소, 상기 12k-4 번째 열에 배치된 복수의 제2 서브 화소 및 상기 12k-3 번째 열에 배치된 복수의 제3 서브 화소는 짝수 번째 게이트 배선들에 연결되는, 표시 장치.
  29. 제28항에 있어서,
    제1 스캔 구간 및 제2 스캔 구간에서, 상기 홀수 번째 게이트 배선들 중 어느 하나에는 게이트 하이 전압이 인가되고,
    제3 스캔 구간 및 제4 스캔 구간에서, 상기 짝수 번째 게이트 배선들 중 어느 하나에는 게이트 하이 전압이 인가되는, 표시 장치.
  30. 제29항에 있어서,
    상기 제1 스캔 구간에서, 상기 12k-11 번째 열에 배치된 복수의 제1 서브 화소 및 상기 12k-10 번째 열에 배치된 복수의 제2 서브 화소 중 어느 하나가 상기 제1 기준 전압 배선에 의해 센싱되고, 상기 12k-6 번째 열에 배치된 복수의 제3 서브 화소 및 상기 12k-5 번째 열에 배치된 복수의 제1 서브 화소 중 어느 하나가 상기 제2 기준 전압 배선에 의해 센싱되고, 상기 12k-1 번째 열에 배치된 복수의 제2 서브 화소 및 상기 12k 번째 열에 배치된 복수의 제3 서브 화소 중 어느 하나가 상기 제3 기준 전압 배선에 의해 센싱되고,
    상기 제2 스캔 구간에서, 상기 12k-11 번째 열에 배치된 복수의 제1 서브 화소 및 상기 12k-10 번째 열에 배치된 복수의 제2 서브 화소 중 다른 하나가 상기 제1 기준 전압 배선에 의해 센싱되고, 상기 12k-6 번째 열에 배치된 복수의 제3 서브 화소 및 상기 12k-5 번째 열에 배치된 복수의 제1 서브 화소 중 다른 하나가 상기 제2 기준 전압 배선에 의해 센싱되고, 상기 12k-1 번째 열에 배치된 복수의 제2 서브 화소 및 상기 12k 번째 열에 배치된 복수의 제3 서브 화소 중 다른 하나가 상기 제3 기준 전압 배선에 의해 센싱되는, 표시 장치.
  31. 제29항에 있어서,
    상기 제3 스캔 구간에서, 상기 12k-9 번째 열에 배치된 복수의 제3 서브 화소 및 상기 12k-8 번째 열에 배치된 복수의 제1 서브 화소 중 어느 하나가 상기 제1 기준 전압 배선에 의해 센싱되고, 상기 12k-7 번째 열에 배치된 복수의 제2 서브 화소 및 상기 12k-4 번째 열에 배치된 복수의 제2 서브 화소 중 어느 하나가 상기 제2 기준 전압 배선에 의해 센싱되고, 상기 12k-3 번째 열에 배치된 복수의 제3 서브 화소 및 12k-2 번째 열에 배치된 복수의 제1 서브 화소 중 어느 하나가 상기 제3 기준 전압 배선에 의해 센싱되고,
    상기 제4 스캔 구간에서, 상기 12k-9 번째 열에 배치된 복수의 제3 서브 화소 및 상기 12k-8 번째 열에 배치된 복수의 제1 서브 화소 중 다른 하나가 상기 제1 기준 전압 배선에 의해 센싱되고, 상기 12k-7 번째 열에 배치된 복수의 제2 서브 화소 및 상기 12k-4 번째 열에 배치된 복수의 제2 서브 화소 중 다른 하나가 상기 제2 기준 전압 배선에 의해 센싱되고, 상기 12k-3 번째 열에 배치된 복수의 제3 서브 화소 및 12k-2 번째 열에 배치된 복수의 제1 서브 화소 중 다른 하나가 상기 제3 기준 전압 배선에 의해 센싱되는, 표시 장치.
  32. 제27항에 있어서,
    상기 제1 서브 화소, 상기 제2 서브 화소 및 상기 제3 서브 화소 각각은,
    스위칭 트랜지스터, 구동 트랜지스터, 스토리지 커패시터, 센싱 트랜지스터 및 발광 소자를 포함하고,
    상기 센싱 트랜지스터는 상기 구동 트랜지스터의 문턱 전압 및 이동도를 센싱하기 위한 전압을 상기 제1 기준 전압 배선, 상기 제2 기준 전압 배선 및 상기 제3 기준 전압 배선에 출력하는, 표시 장치.
KR1020210108967A 2020-09-03 2021-08-18 표시 장치 KR20220030884A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102021122723.2A DE102021122723A1 (de) 2020-09-03 2021-09-02 Anzeigevorrichtung
US17/466,459 US11715427B2 (en) 2020-09-03 2021-09-03 Display device
TW112103152A TW202322090A (zh) 2020-09-03 2021-09-03 顯示裝置
TW110132894A TWI794955B (zh) 2020-09-03 2021-09-03 顯示裝置
CN202111031229.8A CN114141185A (zh) 2020-09-03 2021-09-03 显示装置
US18/209,297 US20230326417A1 (en) 2020-09-03 2023-06-13 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20200112630 2020-09-03
KR1020200112630 2020-09-03

Publications (1)

Publication Number Publication Date
KR20220030884A true KR20220030884A (ko) 2022-03-11

Family

ID=80814985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210108967A KR20220030884A (ko) 2020-09-03 2021-08-18 표시 장치

Country Status (1)

Country Link
KR (1) KR20220030884A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11929039B2 (en) 2021-12-31 2024-03-12 Lg Display Co., Ltd. Display device
WO2024058530A1 (ko) * 2022-09-13 2024-03-21 삼성디스플레이 주식회사 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11929039B2 (en) 2021-12-31 2024-03-12 Lg Display Co., Ltd. Display device
WO2024058530A1 (ko) * 2022-09-13 2024-03-21 삼성디스플레이 주식회사 표시 장치

Similar Documents

Publication Publication Date Title
CN112599055B (zh) 显示装置及其驱动方法
US20230154413A1 (en) Display device having a plurality of sub data lines connected to a plurality of subpixels
KR20220030884A (ko) 표시 장치
US20230326417A1 (en) Display device
KR20230103588A (ko) 표시 장치
CN114170891B (zh) 显示基板和显示装置
KR20220015292A (ko) 표시 장치
US11929039B2 (en) Display device
US20230217767A1 (en) Display Device
EP4207168A1 (en) Display device
CN114155811B (zh) 电致发光显示装置
US11694633B2 (en) Display device having a sub pixel column connected to different data lines
KR20200061476A (ko) 표시 장치 및 표시 장치의 구동 방법
KR20230086084A (ko) 표시 장치
KR20220048355A (ko) 표시 장치
KR20230096492A (ko) 표시 장치 및 이의 구동 방법
KR20230092372A (ko) 표시 장치 및 이의 구동 방법
KR20240034555A (ko) 표시 장치
KR20210084084A (ko) 표시 장치
KR20140082003A (ko) 표시장치