KR20220015292A

KR20220015292A - 표시 장치

Info

Publication number: KR20220015292A
Application number: KR1020200189235A
Authority: KR
Inventors: 정영민; 신승환; 이원호; 김원두
Original assignee: 엘지디스플레이 주식회사
Priority date: 2020-07-30
Filing date: 2020-12-31
Publication date: 2022-02-08

Abstract

본 발명의 일 실시예에 따른 표시 장치는 서로 다른 색상의 제1 서브 화소, 제2 서브 화소, 제3 서브 화소 및 제4 서브 화소를 구비하는 복수의 화소가 배치되는 표시 패널, 복수의 화소에 복수의 데이터 배선을 통해 데이터 전압을 공급하는 데이터 구동부 및 복수의 화소에 복수의 게이트 배선을 통해 게이트 신호를 공급하는 게이트 구동부를 포함하고, 복수의 데이터 배선 각각은 복수의 서브 데이터 배선으로 분기되고, 복수의 서브 데이터 배선 각각은 동일 색상의 복수의 서브 화소에 연결되어, 데이터 전압의 전환을 최소화시킬 수 있다.

Description

표시 장치{DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 데이터 전환을 최소화할 수 있는 표시 장치에 관한 것이다.

컴퓨터의 모니터나 TV, 핸드폰 등에 사용되는 표시 장치에는 스스로 광을 발광하는 유기 발광 표시 장치(Organic Light Emitting Display; OLED) 등과 별도의 광원을 필요로 하는 액정 표시 장치(Liquid Crystal Display; LCD) 등이 있다.

이러한 다양한 표시 장치 중 유기 발광 표시 장치는 복수의 서브 화소를 포함하는 표시 패널과 표시 패널을 구동하는 구동부를 포함한다. 구동부는 표시 패널에 게이트 신호를 공급하는 게이트 구동부 및 데이터 전압을 공급하는 데이터 구동부를 포함한다. 유기 발광 표시 장치의 서브 화소에 게이트 신호 및 데이터 전압이 등의 신호가 공급되면, 선택된 서브 화소가 발광함으로써 영상을 표시할 수 있다.

그리고, 서브 화소와 데이터 배선의 연결 관계에 따라 서브 화소에 인가되는 데이터 전압이 결정된다. 즉, 서브 화소와 데이터 배선의 연결 관계에 따라 데이터 전압의 전환(Data transition)이 잦아질 수 있다.

최근에는 120Hz의 고속 구동을 위하여 1 수평 기간이 짧아지게 되므로, 데이터 전압의 전환(Data transition)이 잦아지는 경우 1 수평 기간에 데이터 전압이 완전히 충전되지 않는 문제점이 발생할 수 있다. 이 뿐만 아니라, 데이터 전압의 전환(Data transition)이 잦아지는 경우, 데이터 전압을 공급하는 데이터 구동부의 발열이 심해지는 문제점이 발생하였다.

본 발명이 해결하고자 하는 과제는 1수평 기간동안 서브 화소에 데이터 전압이 완전히 충전될 수 있는 표시 장치를 제공하는 것이다.

본 발명이 해결하고자 하는 다른 과제는 데이터 구동부의 발열을 최소화할 수 있는 표시 장치를 제공하는 것이다.

본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 표시 장치는 서로 다른 색상의 제1 서브 화소, 제2 서브 화소, 제3 서브 화소 및 제4 서브 화소를 구비하는 복수의 화소가 배치되는 표시 패널, 복수의 화소에 복수의 데이터 배선을 통해 데이터 전압을 공급하는 데이터 구동부 및 복수의 화소에 복수의 게이트 배선을 통해 게이트 신호를 공급하는 게이트 구동부를 포함하고, 복수의 데이터 배선 각각은 복수의 서브 데이터 배선으로 분기되고, 복수의 서브 데이터 배선 각각은 동일 색상의 복수의 서브 화소에 연결되어, 데이터 전압의 전환을 최소화시킬 수 있다.

전술한 바와 같은 과제를 해결하기 위하여 본 발명의 다른 실시예에 따른 표시 장치는, 서로 다른 색상의 복수의 서브 화소가 배치되는 표시 패널, 복수의 서브 화소에 복수의 데이터 배선을 통해 데이터 전압을 공급하는 데이터 구동부 및 복수의 서브 화소에 복수의 게이트 배선을 통해 게이트 신호를 공급하는 게이트 구동부를 포함하고, 복수의 데이터 배선 각각은 복수의 서브 데이터 배선으로 분기되고, 복수의 서브 데이터 배선 각각은 동일 색상의 서브 화소에 연결되고, 복수의 게이트 배선은 홀수번째 행에 배치되는 복수의 서브 화소의 일측에 배치된 제1 게이트 배선, 홀수번째 행에 배치되는 복수의 서브 화소와 짝수번째 행에 배치되는 복수의 서브 화소 사이에 배치되는 제2 게이트 배선과 제3 게이트 배선 및 짝수번째 행에 배치되는 복수의 서브 화소의 타측에 배치된 제4 게이트 배선을 포함하고, 12k-11 번째 열 내지 12k-6 번째 열에 배치된 복수의 서브 화소는 제2 게이트 배선 및 제3 게이트 배선보다, 제1 게이트 배선 및 제4 게이트 배선에 인접하게 배치되고, 12k-5 번째 열 내지 12k-6 번째 열에 배치된 복수의 서브 화소는 제1 게이트 배선 및 제4 게이트 배선보다, 제2 게이트 배선 및 제3 게이트 배선에 인접하게 배치되어, 서브 화소의 오버레이가 변동되더라도 화상이 균일해 질 수 있다.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명에서 1프레임 동안에 데이터 전압이 완전하게 충전될 수 있어, 영상 품질을 향상시킬 수 있다.

본 발명에서 1프레임 동안 데이터 전압은 일정하게 유지되어, 데이터 전압을 공급하는 데이터 구동부의 발열 현상을 해결할 수 있다.

또한, 본 발명은 데이터 구동부의 로드 및 먹스의 로드를 감소시켜, 표시 장치를 고속으로 구동시킬 수 있다.

또한, 본 발명은 오버레이 변동으로 인한 세로띠 혹은 가로띠 발생 현상을 방지할 수 있다.

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 서브 화소에 대한 회로도이다.
도 12은 본 발명의 일 실시예에 따른 표시 장치의 서브 화소의 배치 관계를 설명하기 위한 블록도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치가 단색의 정지 화면을 구현하는 경우의 게이트 전압 및 데이터 전압에 대한 타이밍도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치가 수직 패턴 화면을 구현하는 경우의 게이트 전압 및 데이터 전압에 대한 타이밍도이다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 먹스를 설명하기 위한 회로도이다.
도 7은 본 발명의 다른 실시예에 따른 표시 장치의 먹스와 복수의 서브 화소의 연결 관계를 설명하기 위한 회로도이다.
도 8은 본 발명의 또 다른 실시예에 따른 표시 장치의 2개의 서브 먹스를 설명하기 위한 회로도이다.
도 9는 본 발명의 또 다른 실시예에 따른 표시 장치의 4개의 서브 먹스를 설명하기 위한 회로도이다.
도 10은 본 발명의 다른 실시예 및 또 다른 실시예에 따른 표시 장치의 제어 신호를 나타내는 파형도이다.
도 11은 본 발명의 다른 실시예 및 또 다른 실시예에 따른 표시 장치의 데이터 전압을 나타내는 파형도이다.
도 12는 본 발명의 또 다른 실시예 (제4 실시예)에 따른 표시 장치의 서브 화소의 배치 관계를 설명하기 위한 도면이다.
도 13은 본 발명의 또 다른 실시예 (제4 실시예)에 따른 표시 장치의 서브 화소의 오버레이(overlay) 변동을 설명하기 위한 도면이다.

본 발명의 이점 및 특징, 그리고, 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형상으로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.

또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.

명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

도면에서 나타난 각 구성의 면적 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

본 발명의 표시 장치에서 사용되는 트랜지스터는 n 채널 트랜지스터(NMOS)와 p 채널 트랜지스터(PMOS) 중 하나 이상의 트랜지스터로 구현될 수 있다. 트랜지스터는 산화물 반도체를 액티브층으로 갖는 산화물 반도체 트랜지스터 또는 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS)을 액티브층으로 갖는 LTPS 트랜지스터로 구현될 수 있다. 트랜지스터는 적어도 게이트 전극, 소스 전극 및 드레인 전극을 포함할 수 있다. 트랜지스터는 표시 패널 상에서 TFT(Thin　Film Transistor)로 구현될 수 있다. 트랜지스터에서 캐리어의 흐름은 소스 전극으로부터 드레인 전극으로 흐른다. n 채널 트랜지스터(NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스 전극으로부터 드레인 전극으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터(NMOS)에서 전류의 방향은 드레인 전극으로부터 소스 전극으로 흐르고, 소스 전극이 출력 단자일 수 있다. p 채널 트랜지스터(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스 전극으로부터 드레인 전극으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터(PMOS)에서 정공이 소스 전극으로부터 드레인 전극 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐르고, 드레인 전극이 출력 단자일 수 있다. 따라서, 소스와 드레인은 인가 전압에 따라 변경될 수 있기 때문에 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 본 명세서에서는 트랜지스터가 n 채널 트랜지스터(NMOS)인 것을 가정하여 설명하지만 이에 제한되는 것은 아니고, p 채널 트랜지스터가 사용될 수 있으며, 이에 따라 회로 구성이 변경될 수도 있다.

스위치 소자들로 이용되는 트랜지스터의 게이트 신호는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙한다. 게이트 온 전압은 트랜지스터의 문턱 전압(Vth) 보다 높은 전압으로 설정되며, 게이트 오프 전압은 트랜지스터의 문턱 전압(Vth) 보다 낮은 전압으로 설정된다. 트랜지스터는 게이트 온 전압에 응답하여 턴-온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴-오프된다. NMOS의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, VGL)일 수 있다. PMOS의 경우에, 게이트 온 전압은 게이트 로우 전압(VGL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH)일 수 있다.

이하에서는 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략도이다. 도 1을 참조하면, 표시 장치(100)는 표시 패널(110), 게이트 구동부(120), 데이터 구동부(130) 및 타이밍 컨트롤러(140)를 포함한다.

표시 패널(110)은 영상을 표시하기 위한 패널이다. 표시 패널(110)은 기판 상에 배치된 다양한 회로, 배선 및 발광 소자를 포함할 수 있다. 표시 패널(110)은 상호 교차하는 복수의 데이터 배선(DL) 및 복수의 게이트 배선(GL)에 의해 구분되며, 복수의 데이터 배선(DL) 및 복수의 게이트 배선(GL)에 연결된 복수의 화소(PX)을 포함할 수 있다. 표시 패널(110)은 복수의 화소(PX)에 의해 정의되는 표시 영역과 각종 신호 배선들이나 패드 등이 형성되는 비표시 영역을 포함할 수 있다. 표시 패널(110)은 액정 표시 장치, 유기 발광 표시 장치, 전기 영동 표시 장치 등과 같은 다양한 표시 장치에서 사용되는 표시 패널(110)로 구현될 수 있다. 이하에서는 표시 패널(110)이 유기 발광 표시 장치에서 사용되는 패널인 것으로 설명하나 이에 제한되는 것은 아니다.

타이밍 컨트롤러(140)는 호스트 시스템에 연결된 LVDS 또는 TMDS 인터페이스 등의 수신 회로를 통해 수직 동기 신호, 수평 동기 신호, 데이터 인에이블 신호, 도트 클럭 등의 타이밍 신호를 입력받는다. 타이밍 컨트롤러(140)는 입력된 타이밍 신호를 기준으로 데이터 구동부(130)와 게이트 구동부(120)를 제어하기 위한 타이밍 제어 신호들을 발생시킨다.

데이터 구동부(130)는 복수의 서브 화소(SP)에 데이터 전압(DATA)을 공급한다. 데이터 구동부(130)는 복수의 소스 드라이브 IC(Integrated Circuit)를 포함할 수 있다. 복수의 소스 드라이브 IC는 타이밍 컨트롤러(140)로부터 디지털 비디오 데이터들과 소스 타이밍 제어 신호를 공급받을 수 있다. 복수의 소스 드라이브 IC는 소스 타이밍 제어 신호에 응답하여 디지털 비디오 데이터들을 감마 전압으로 변환하여 데이터 전압(DATA)을 생성하고, 데이터 전압(DATA)을 표시 패널(110)의 데이터 배선(DL)을 통해 공급할 수 있다. 복수의 소스 드라이브 IC는 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정에 의해 표시 패널(110)의 데이터 배선(DL)에 접속될 수 있다. 또한, 소스 드라이브 IC들은 표시 패널(110) 상에 형성되거나, 별도의 PCB 기판에 형성되어 표시 패널(110)과 연결되는 형태일 수도 있다.

게이트 구동부(120)는 복수의 서브 화소(SP)에 게이트 신호를 공급한다. 게이트 구동부(120)는 레벨 시프터 및 시프트 레지스터를 포함할 수 있다. 레벨 시프터는 타이밍 컨트롤러(140)로부터 TTL(Transistor-Transistor-Logic) 레벨로 입력되는 클럭 신호의 레벨을 시프팅한 후 시프트 레지스터에 공급할 수 있다. 시프트 레지스터는 GIP 방식에 의해 표시 패널(110)의 비표시 영역에 형성될 수 있으나, 이에 제한되는 것은 아니다. 시프트 레지스터는 클럭 신호 및 구동 신호에 대응하여 게이트 신호를 시프트하여 출력하는 복수의 스테이지로 구성될 수 있다. 시프트 레지스터에 포함된 복수의 스테이지는 복수의 출력단을 통해 게이트 신호를 순차적으로 출력할 수 있다.

표시 패널(110)은 복수의 서브 화소(SP)을 포함할 수 있다. 복수의 서브 화소(SP)은 서로 다른 색을 발광하기 위한 서브 화소(SP)일 수 있다. 예를 들어, 복수의 서브 화소(SP)은 각각 적색 서브 화소, 녹색 서브 화소, 청색 서브 화소 및 백색 서브 화소일 수 있으나, 이에 제한되는 것은 아니다. 이러한 복수의 서브 화소(SP)은 화소(PX)을 구성할 수 있다. 즉, 적색 서브 화소, 녹색 서브 화소, 청색 서브 화소 및 백색 서브 화소는 하나의 화소(PX)을 구성할 수 있고, 표시 패널(110)은 복수의 화소(PX)을 포함할 수 있다.

이하에서는 하나의 서브 화소(SP)을 구동하기 위한 구동 회로에 대한 보다 상세한 설명을 위해 도 2를 함께 참조한다.

도 2는 본 발명의 일 실시예에 따른 표시 장치의 서브 화소에 대한 회로도이다. 도 2에서는 표시 장치(100)의 복수의 서브 화소(SP) 중 하나의 서브 화소(SP)에 대한 회로도를 도시하였다.

도 2를 참조하면, 서브 화소(SP)은 스위칭 트랜지스터(SWT), 센싱 트랜지스터(SET), 구동 트랜지스터(DT), 스토리지 커패시터(SC) 및 발광 소자(150)를 포함할 수 있다.

발광 소자(150)는 애노드, 유기층 및 캐소드를 포함할 수 있다. 유기층은 정공 주입층, 정공 수송층, 유기 발광층, 전자 수송층 및 전자 주입층 등과 같은 다양한 유기층을 포함할 수 있다. 발광 소자(150)의 애노드는 구동 트랜지스터(DT)의 출력 단자와 연결될 수 있고, 캐소드에는 저전위 전압(VSS)이 인가될 수 있다. 도 2에서는 발광 소자(150)가 유기 발광 소자(150)인 것으로 설명하였으나, 이에 제한되지 않고, 발광 소자(150)로 무기 발광 다이오드, 즉, LED 또한 사용될 수 있다.

도 2를 참조하면, 스위칭 트랜지스터(SWT)는 구동 트랜지스터(DT)의 게이트 전극에 해당하는 제1 노드(N1)로 데이터 전압(DATA)을 전달하기 위한 트랜지스터이다. 스위칭 트랜지스터(SWT)는 데이터 배선(DL)과 연결된 드레인 전극, 게이트 배선(GL)과 연결된 게이트 전극 및 구동 트랜지스터(DT)의 게이트 전극과 연결된 소스 전극을 포함할 수 있다. 스위칭 트랜지스터(SWT)은 게이트 배선(GL)로부터 인가된 게이트 전압(GATE)에 의해 턴-온되어 데이터 배선(DL)으로부터 공급된 데이터 전압(DATA)을 구동 트랜지스터(DT)의 게이트 전극 에 해당하는 제1 노드(N1)로 전달할 수 있다.

도 2를 참조하면, 구동 트랜지스터(DT)는 발광 소자(150)에 구동 전류를 공급하여 발광 소자(150)를 구동하기 위한 트랜지스터이다. 구동 트랜지스터(DT)는 제1 노드(N1)에 해당하는 게이트 전극, 제2 노드(N2)에 해당하고 출력 단자에 해당하는 소스 전극 및 제3 노드(N3)에 해당하고 입력 단자에 해당하는 드레인 전극을 포함할 수 있다. 구동 트랜지스터(DT)의 게이트 전극은 스위칭 트랜지스터(SWT)와 연결되고, 드레인 전극은 고전위 전압 배선(VDDL)을 통해 고전위 전압(VDD)을 인가받고, 소스 전극은 발광 소자(150)의 애노드와 연결될 수 있다.

도 2를 참조하면, 스토리지 커패시터(SC)는 데이터 전압(DATA)에 대응되는 전압을 하나의 프레임 동안 유지하기 위한 커패시터이다. 스토리지 커패시터(SC)의 일 전극은 제1 노드(N1)에 연결되고, 다른 일 전극은 제2 노드(N2)에 연결될 수 있다.

한편, 표시 장치(100)의 경우, 각 서브 화소(SP)의 구동 시간이 길어짐에 따라, 구동 트랜지스터(DT) 등의 회로 소자에 대한 열화(Degradation)가 진행될 수 있다. 이에 따라, 구동 트랜지스터(DT) 등의 회로 소자가 갖는 고유한 특성치가 변할 수 있다. 여기서, 회로 소자의 고유 특성치는, 구동 트랜지스터(DT)의 문턱 전압(Vth), 구동 트랜지스터(DT)의 이동도(α) 등을 포함할 수 있다. 이러한 회로 소자의 특성치 변화는 해당 서브 화소(SP)의 휘도 변화를 야기할 수 있다. 따라서, 회로 소자의 특성치 변화는 서브 화소(SP)의 휘도 변화와 동일한 개념으로 사용될 수 있다.

또한, 각 서브 화소(SP)의 회로 소자 간의 특성치 변화의 정도는 각 회로 소자의 열화 정도의 차이에 따라 서로 다를 수 있다. 이러한 회로 소자 간의 특성치 변화 정도의 차이는 서브 화소(SP) 간의 휘도 편차를 야기할 수 있다. 따라서, 회로 소자 간의 특성치 편차는 서브 화소(SP) 간의 휘도 편차와 동일한 개념으로 사용될 수 있다. 회로 소자의 특성치 변화, 즉, 서브 화소(SP)의 휘도 변화와 회로 소자 간 특성치 편차, 즉, 서브 화소(SP) 간 휘도 편차는, 서브 화소(SP)의 휘도 표현력에 대한 정확도를 떨어뜨리거나 화면 이상 현상을 발생시키는 등의 문제를 발생시킬 수 있다.

이에, 본 발명의 일 실시예에 따른 표시 장치(100)의 서브 화소(SP)에서는 서브 화소(SP)에 대한 특성치를 센싱하는 센싱 기능과 센싱 결과를 이용하여 서브 화소(SP) 특성치를 보상해주는 보상 기능을 제공할 수 있다.

이에, 도 2에 도시된 바와 같이, 서브 화소(SP)은 스위칭 트랜지스터(SWT), 구동 트랜지스터(DT), 스토리지 커패시터(SC) 및 발광 소자(150) 이외에 구동 트랜지스터(DT)의 소스 전극의 전압 상태를 효과적으로 제어하기 위한 센싱 트랜지스터(SET)를 더 포함할 수 있다.

도 2를 참조하면, 센싱 트랜지스터(SET)는 구동 트랜지스터(DT)의 소스 전극과 기준 전압(Vref)을 공급하는 기준 전압 배선(RVL) 사이에 연결되고, 게이트 전극은 게이트 배선(GL)과 연결된다. 이에, 센싱 트랜지스터(SET)는 게이트 배선(GL)을 통해 인가되는 센싱 신호(SENSE)에 의해 턴-온되어 기준 전압 배선(RVL)을 통해 공급되는 기준 전압(Vref)을 구동 트랜지스터(DT)의 소스 전극에 인가할 수 있다. 또한, 센싱 트랜지스터(SET)는 구동 트랜지스터(DT)의 소스 전극에 대한 전압 센싱 경로 중 하나로 활용될 수 있다.

도 2를 참조하면, 서브 화소(SP)의 스위칭 트랜지스터(SWT) 및 센싱 트랜지스터(SET)는 하나의 게이트 배선(GL)을 공유할 수 있다. 즉, 스위칭 트랜지스터(SWT) 및 센싱 트랜지스터(SET)는 동일한 게이트 배선(GL)에 인가되어 동일한 게이트 신호를 인가받을 수 있다. 다만, 설명의 편의를 위해 스위칭 트랜지스터(SWT)의 게이트 전극에 인가되는 전압을 게이트 전압(GATE)으로 지칭하고, 센싱 트랜지스터(SET)의 게이트 전극에 인가되는 전압을 센싱 신호(SENSE)로 지칭하나, 하나의 서브 화소(SP)에 인가되는 게이트 전압(GATE)와 센싱 신호(SENSE)는 동일한 게이트 배선(GL)에서 전달되는 동일한 신호이다.

다만, 이에 한정되지 않고, 스위칭 트랜지스터(SWT)만이 게이트 배선(GL)에 연결되고, 센싱 트랜지스터(SET)는 별도의 센싱 배선에 연결될 수 있다. 이에, 게이트 배선(GL)을 통해서 스위칭 트랜지스터(SWT)에 게이트 전압(GATE)이 인가될 수 있고, 센싱 배선을 통해서 센싱 트랜지스터(SET)에 센싱 신호(SENSE)가 인가될 수 있다.

이에, 센싱 트랜지스터(SET)를 통해서, 센싱 트랜지스터(SET)를 통해 기준 전압(Vref)이 구동 트랜지스터(DT)의 소스 전극으로 인가된다. 그리고, 구동 트랜지스터(DT)의 문턱 전압(Vth) 또는 구동 트랜지스터(DT)의 이동도(α)를 센싱하기 위한 전압을 기준 전압 배선(RVL)을 통해 검출한다. 그리고, 검출된 구동 트랜지스터(DT)의 문턱 전압(Vth) 또는 구동 트랜지스터(DT)의 이동도(α)의 변화량에 따라 데이터 구동부(120)는 데이터 전압(DATA)을 보상할 수 있다.

이하에서는, 복수의 서브 화소의 배치 관계를 설명하기 위해 도 12을 함께 참조한다.

도 12은 본 발명의 일 실시예에 따른 표시 장치의 서브 화소의 배치 관계를 설명하기 위한 블록도이다.

도 12에서는 설명의 편의를 위해, 2x2 매트릭스 형태로 배치된 4개의 화소(PX)에 대해서만 도시하였고, 표시 영역에는 2x2 매트릭스 형태로 배치된 4개의 화소(PX)의 배치 관계가 반복된다. 그리고, 서브 화소(R, G, B, W)와 데이터 배선 사이에 배치되는 트랜지스터는 도 2에서 설명한 스위칭 트랜지스터(SWT)를 의미한다.

도 12을 참조하면, 하나의 화소(PX)는 4개의 서브 화소(R, G, B, W)을 포함한다. 예를 들어, 화소(PX)는 도 12에 도시된 바와 같이 제1 서브 화소(R), 제2 서브 화소(W), 제3 서브 화소(B) 및 제4 서브 화소(G)을 포함할 수 있다. 또한, 제1 서브 화소(R)은 적색 서브 화소고, 제2 서브 화소(W)은 백색 서브 화소고, 제3 서브 화소(B)은 청색 서브 화소고, 제4 서브 화소(G)은 녹색 서브 화소일 수 있다. 다만 이에 제한되지 않고, 복수의 서브 화소는 다양한 색상(Magenta, Yellow, Cyan)으로 변경될 수 있다.

그리고, 복수의 동일 색상의 서브 화소(R, G, B, W)은 동일한 열에 배치될 수 있다. 즉, 복수의 제1 서브 화소(R)은 동일한 열에 배치되고, 복수의 제2 서브 화소(W)은 동일한 열에 배치되고, 복수의 제3 서브 화소(B)은 동일한 열에 배치되고, 복수의 제4 서브 화소(G)은 동일한 열에 배치된다.

보다 구체적으로, 도3에 도시된 바와 같이, 복수의 제1 서브 화소(R)은 8k-7 번째 열 및 8k-3 번째 열에 배치되고, 복수의 제2 서브 화소(W)은 8k-6 번째 열 및 8k-2 번째 열에 배치되고, 복수의 제3 서브 화소(B)은 8k-5 번째 열 및 8k-1 번째 열에 배치되고, 복수의 제4 서브 화소(G)은 8k-4 번째 열 및 8k 번째 열에 배치된다. 단, k는 1이상의 자연수를 의미한다.

즉, 하나의 홀수 번째 행(odd) 또는 하나의 짝수 번째 행(even)을 기준으로 제1 서브 화소(R), 제2 서브 화소(W), 제3 서브 화소(B) 및 제4 서브 화소(G)가 순차적으로 반복된다.

그리고, 복수의 데이터 배선(DL1, DL2, DL3, DL4) 각각은 복수의 서브 데이터 배선(SDL1-a, SDL1-b, SDL2-a, SDL2-b, SDL3-a, SDL3-b, SDL4-a, SDL4-b)으로 분기될 수 있다. 구체적으로, 제1 데이터 배선(DL1)은 복수의 제1 서브 데이터 배선(SDL1-a, SDL1-b)으로 분기될 수 있고, 제2 데이터 배선(DL2)은 복수의 제2 서브 데이터 배선(SDL2-a, SDL2-b)으로 분기될 수 있고, 제3 데이터 배선(DL3)은 복수의 제3 서브 데이터 배선(SDL3-a, SDL3-b)으로 분기될 수 있고, 제4 데이터 배선(DL4)은 복수의 제4 서브 데이터 배선(SDL4-a, SDL4-b)으로 분기될 수 있다.

그리고 상술한, 제1 서브 데이터 배선(SDL1-a, SDL1-b)은 제1-a 서브 데이터 배선(SDL1-a) 및 제1-b 서브 데이터 배선(SDL1-b)을 포함할 수 있고, 제2 서브 데이터 배선(SDL2-a, SDL2-b)은 제2-a 서브 데이터 배선(SDL2-a) 및 제2-b 서브 데이터 배선(SDL2-b)을 포함할 수 있고, 제3 서브 데이터 배선(SDL3-a, SDL3-b)은 제3-a 서브 데이터 배선(SDL3-a) 및 제3-b 서브 데이터 배선(SDL3-b)을 포함할 수 있고, 제4 서브 데이터 배선(SDL4-a, SDL4-b)은 제4-a 서브 데이터 배선(SDL4-a) 및 제4-b 서브 데이터 배선(SDL4-b)을 포함할 수 있다.

그리고, 복수의 제1 서브 데이터 배선(SDL1-a, SDL1-b)은 복수의 제1 서브 화소(R)에 인접되게 배치되어, 복수의 제1 서브 화소(R)에 연결될 수 있다.

구체적으로, 제1-a 서브 데이터 배선(SDL1-a)은 8k-7 번째 열에 배치된 복수의 제1 서브 화소(R)와 8k-6 번째 열에 배치된 복수의 제2 서브 화소(W) 사이에 배치되어, 8k-7 번째 열에 배치된 복수의 제1 서브 화소(R)에 전기적으로 연결된다. 그리고, 복수의 제1-b 서브 데이터 배선(SDL1-b) 중 다른 하나는 8k-3 번째 열에 배치된 복수의 제1 서브 화소(R)와 8k-2 번째 열에 배치된 복수의 제2 서브 화소(W) 사이에 배치되어, 8k-3 번째 열에 배치된 복수의 제1 서브 화소(R)에 전기적으로 연결된다.

그리고, 복수의 제2 서브 데이터 배선(SDL2-a, SDL2-b)은 복수의 제2 서브 화소(W)에 인접되게 배치되어, 복수의 제2 서브 화소(W)에 연결될 수 있다.

구체적으로, 제2-a 서브 데이터 배선(SDL2-a)은 8k-7 번째 열에 배치된 복수의 제1 서브 화소(R)와 8k-6 번째 열에 배치된 복수의 제2 서브 화소(W) 사이에 배치되어, 8k-6 번째 열에 배치된 복수의 제2 서브 화소(W)에 전기적으로 연결된다. 그리고, 제2-b 서브 데이터 배선(SDL2-b) 중 다른 하나는 8k-3 번째 열에 배치된 복수의 제1 서브 화소(R)와 8k-2 번째 열에 배치된 복수의 제2 서브 화소(W) 사이에 배치되어, 8k-2 번째 열에 배치된 복수의 제2 서브 화소(W)에 전기적으로 연결된다.

그리고, 복수의 제3 서브 데이터 배선(SDL3-a, SDL3-b)은 복수의 제3 서브 화소(B)에 인접되게 배치되어, 복수의 제3 서브 화소(B)에 연결될 수 있다.

구체적으로, 제3-a 서브 데이터 배선(SDL3-a)은 8k-5 번째 열에 배치된 복수의 제3 서브 화소(B)와 8k-4 번째 열에 배치된 복수의 제4 서브 화소(G) 사이에 배치되어, 8k-5 번째 열에 배치된 복수의 제3 서브 화소(B)에 전기적으로 연결된다. 그리고, 제3-b 서브 데이터 배선(SDL3-b)는 8k-1 번째 열에 배치된 복수의 제3 서브 화소(B)와 8k 번째 열에 배치된 복수의 제4 서브 화소(G) 사이에 배치되어, 8k-1 번째 열에 배치된 복수의 제3 서브 화소(B)에 전기적으로 연결된다.

그리고, 복수의 제4 서브 데이터 배선(SDL4-a, SDL4-W)은 복수의 제4 서브 화소(G)에 인접되게 배치되어, 복수의 제4 서브 화소(G)에 연결될 수 있다.

구체적으로, 제4-a 서브 데이터 배선(SDL4-a)은 8k-5 번째 열에 배치된 복수의 제3 서브 화소(B)와 8k-4 번째 열에 배치된 복수의 제4 서브 화소(G) 사이에 배치되어, 8k-4 번째 열에 배치된 복수의 제4 서브 화소(G)에 전기적으로 연결된다. 그리고, 복수의 제4-b 서브 데이터 배선(SDL4-b) 중 다른 하나는 8k-1 번째 열에 배치된 복수의 제3 서브 화소(B)와 8k 번째 열에 배치된 복수의 제4 서브 화소(G) 사이에 배치되어, 8k 번째 열에 배치된 복수의 제4 서브 화소(G)에 전기적으로 연결된다.

그리고, 제1 데이터 배선(DL1)에는 적색의 데이터 전압인 제1 데이터 전압(DATA1)이 인가될 수 있고, 제2 데이터 배선(DL2)에는 백색의 데이터 전압인 제2 데이터 전압(DATA2)이 인가될 수 있고, 제3 데이터 배선(DL3)에는 청색의 데이터 전압인 제3 데이터 전압(DATA3)이 인가될 수 있고, 제4 데이터 배선(DL4)에는 녹색의 데이터 전압인 제4 데이터 전압(DATA4)이 인가될 수 있다.

이에, 복수의 제1 서브 데이터 배선(SDL1-a, SDL1-b)에도 적색의 데이터 전압인 제1 데이터 전압(DATA1)이 인가될 수 있고, 복수의 제2 서브 데이터 배선(SDL2-a, SDL2-b)에도 백색의 데이터 전압인 제2 데이터 전압(DATA2)이 인가될 수 있고, 복수의 제3 서브 데이터 배선(SDL3-a, SDL3-b)에도 청색의 데이터 전압인 제3 데이터 전압(DATA3)이 인가될 수 있고, 복수의 제4 서브 데이터 배선(SDL4-a, SDL4-b)에도 녹색의 데이터 전압인 제4 데이터 전압(DATA4)이 인가될 수 있다.

복수의 게이트 배선(GL1 내지 GL4) 각각은 복수의 서브 화소(R, G, B, W)의 양 측에 배치될 수 있고, 복수의 서브 화소(R, G, B, W) 사이에는 2개의 게이트 배선(GL2, GL3)이 배치될 수 있다.

구체적으로 도 12을 참조하면, 홀수 번째 행(odd)의 복수의 서브 화소(R, G, B, W)의 양 측에는 제1 게이트 배선(GL1) 및 제2 게이트 배선(GL2)이 배치되고, 짝수 번째 행(even)의 복수의 서브 화소(R, G, B, W)의 양 측에는 제3 게이트 배선(GL3) 및 제4 게이트 배선(GL4)이 배치될 수 있다. 이에, 홀수 번째 행(odd)의 복수의 서브 화소(R, G, B, W)와 짝수 번째 행(even)의 복수의 서브 화소(R, G, B, W)의 사이에는 제2 게이트 배선(GL2) 및 제3 게이트 배선(GL3)이 배치될 수 있다.

한편, 복수의 화소(PX) 각각은 동일한 게이트 배선(GL1 내지 GL4)에 연결되고, 복수의 화소(PX) 중 인접된 화소(PX)는 서로 다른 게이트 배선(GL1 내지 GL4)에 연결될 수 있다.

구체적으로 도 12을 참조하면, 홀수 번째 행(odd)의 8k-7번째 열 내지 8k-4 번째 열에 배치되는 서브 화소(R, W, B, G)는 제1 게이트 배선(GL1)에 연결된다. 그리고, 홀수 번째 행(odd)의 8k-3번째 열 내지 8k 번째 열에 배치되는 서브 화소(R, W, B, G)는 제2 게이트 배선(GL2)에 연결된다. 그리고, 짝수 번째 행(even)의 8k-7번째 열 내지 8k-4 번째 열에 배치되는 서브 화소(R, W, B, G)는 제3 게이트 배선(GL3)에 연결된다. 그리고, 짝수 번째 행(even)의 8k-3번째 열 내지 8k 번째 열에 배치되는 서브 화소(R, W, B, G)는 제4 게이트 배선(GL4)에 연결된다.

그리고, 복수의 기준 전압 배선(RVL) 각각은 하나의 화소(PX) 내부에 배치되고, 상기 복수의 고전위 전압 배선(VDDL) 각각은 인접된 복수의 화소(PX) 사이에 배치될 수 있다.

구체적으로, 복수의 기준 전압 배선(RVL)은 8k-6 번째 열에 배치된 복수의 제2 서브 화소(W)와 8k-5 번째 열에 배치된 복수의 제3 서브 화소(B) 사이에 배치되고, 8k-2 번째 열에 배치된 복수의 제2 서브 화소(W)와 8k-1 번째 열에 배치된 복수의 제3 서브 화소(B) 사이에 배치된다.

그리고, 복수의 고전위 전압 배선(VDDL)은 8k-4 번째 열에 배치된 복수의 제4 서브 화소(G)와 8k-3 번째 열에 배치된 복수의 제1 서브 화소(R) 사이에 배치되고, 8k-7 번째 열에 배치된 복수의 제1 서브 화소(R)의 외측에 배치되고, 8k 번째 열에 배치된 복수의 제4 서브 화소(G)의 외측에 배치될 수 있다.

이하에서는 도 4 및 도 5를 참조하여, 본 발명의 일 실시예에 따른 표시 장치(100)의 단색의 정지 화면 구동 방법 및 수직 패턴 화면 구동 방법에 대해서 설명한다.

도 4는 본 발명의 일 실시예에 따른 표시 장치가 단색의 정지 화면을 구현하는 경우의 게이트 전압 및 데이터 전압에 대한 타이밍도이다.

도 12 및 도 4에 도시된 바와 같이, 제1 게이트 배선(GL1)을 통해 제1 게이트 전압(GATE1)이 출력되고, 제2 게이트 배선(GL2)을 통해 제2 게이트 전압(GATE2)이 출력되고, 제3 게이트 배선(GL3)을 통해 제3 게이트 전압(GATE3)이 출력되고, 제4 게이트 배선(GL4)을 통해 제4 게이트 전압(GATE4)이 출력된다.

그리고, 제1 데이터 배선(DL1)을 통해 제1 데이터 전압(DATA1)이 출력되고, 제2 데이터 배선(DL2)을 통해 제2 데이터 전압(DATA2)이 출력되고, 제3 데이터 배선(DL3)을 통해 제3 데이터 전압(DATA3)이 출력되고, 제4 데이터 배선(DL4)을 통해 제4 데이터 전압(DATA4)이 출력된다.

도 4에 도시된 바와 같이, 제1 수평 기간(H1)에는 제1 게이트 전압(GATE1)이 게이트 하이 전압이고, 제2 게이트 전압(GATE2), 제3 게이트 전압(GATE3), 제4 게이트 전압(GATE4)이 게이트 로우 전압이다. 그리고, 제1 수평 기간(H1)에는 제1 데이터 전압(DATA1) 내지 제4 데이터 전압(DATA4) 각각은 일정 계조를 구현하기 위한 일정 레벨의 데이터 전압일 수 있다.

이에, 제1 수평 기간(H1) 동안, 홀수 번째 행(odd)에서 8k-7 번째 열에 배치된 복수의 제1 서브 화소(R), 8k-6 번째 열에 배치된 복수의 제2 서브 화소(W), 8k-5 번째 열에 배치된 복수의 제3 서브 화소(B) 및 8k-4 번째 열에 배치된 복수의 제4 서브 화소(G)에 연결된 스위칭 트랜지스터는 모두 턴온된다.

이에, 제1 수평 기간(H1) 동안, 홀수 번째 행(odd)에서 8k-7 번째 열에 배치된 복수의 제1 서브 화소(R)에는 제1 데이터 전압(DATA1)이 충전되고, 8k-6 번째 열에 배치된 복수의 제2 서브 화소(W)에는 제2 데이터 전압(DATA2)이 충전되고, 8k-5 번째 열에 배치된 복수의 제3 서브 화소(B)에는 제3 데이터 전압(DATA3)이 충전되고, 8k-4 번째 열에 배치된 복수의 제4 서브 화소(G)에는 제4 데이터 전압(DATA4)이 충전될 수 있다.

도 4에 도시된 바와 같이, 제2 수평 기간(H2)에는 제2 게이트 전압(GATE2)이 게이트 하이 전압이고, 제1 게이트 전압(GATE1), 제3 게이트 전압(GATE3), 제4 게이트 전압(GATE4)이 게이트 로우 전압이다. 그리고, 제2 수평 기간(H2)에도 제1 데이터 전압(DATA1) 내지 제4 데이터 전압(DATA4) 각각은 일정 계조를 구현하기 위한 일정 레벨의 데이터 전압일 수 있다.

이에, 제2 수평 기간(H2) 동안, 홀수 번째 행(odd)에서 8k-3 번째 열에 배치된 복수의 제1 서브 화소(R), 8k-2 번째 열에 배치된 복수의 제2 서브 화소(W), 8k-1 번째 열에 배치된 복수의 제3 서브 화소(B) 및 8k 번째 열에 배치된 복수의 제4 서브 화소(G)에 연결된 스위칭 트랜지스터는 모두 턴온된다.

이에, 제2 수평 기간(H2) 동안, 홀수 번째 행(odd)에서 8k-3 번째 열에 배치된 복수의 제1 서브 화소(R)에는 제1 데이터 전압(DATA1)이 충전되고, 8k-2 번째 열에 배치된 복수의 제2 서브 화소(W)에는 제2 데이터 전압(DATA2)이 충전되고, 8k-1 번째 열에 배치된 복수의 제3 서브 화소(B)에는 제3 데이터 전압(DATA3)이 충전되고, 8k 번째 열에 배치된 복수의 제4 서브 화소(G)에는 제4 데이터 전압(DATA4)이 충전될 수 있다.

도 4에 도시된 바와 같이, 제3 수평 기간(H3)에는 제3 게이트 전압(GATE3)이 게이트 하이 전압이고, 제1 게이트 전압(GATE1), 제2 게이트 전압(GATE2), 제4 게이트 전압(GATE4)이 게이트 로우 전압이다. 그리고, 제3 수평 기간(H3)에도 제1 데이터 전압(DATA1) 내지 제4 데이터 전압(DATA4) 각각은 일정 계조를 구현하기 위한 일정 레벨의 데이터 전압일 수 있다.

이에, 제3 수평 기간(H3) 동안, 짝수 번째 행(even)에서 8k-7 번째 열에 배치된 복수의 제1 서브 화소(R), 8k-6 번째 열에 배치된 복수의 제2 서브 화소(W), 8k-5 번째 열에 배치된 복수의 제3 서브 화소(B) 및 8k-4 번째 열에 배치된 복수의 제4 서브 화소(G)에 연결된 스위칭 트랜지스터는 모두 턴온된다.

이에, 제3 수평 기간(H3) 동안, 짝수 번째 행(even)에서 8k-7 번째 열에 배치된 복수의 제1 서브 화소(R)에는 제1 데이터 전압(DATA1)이 충전되고, 8k-6 번째 열에 배치된 복수의 제2 서브 화소(W)에는 제2 데이터 전압(DATA2)이 충전되고, 8k-5 번째 열에 배치된 복수의 제3 서브 화소(B)에는 제3 데이터 전압(DATA3)이 충전되고, 8k-4 번째 열에 배치된 복수의 제4 서브 화소(G)에는 제4 데이터 전압(DATA4)이 충전될 수 있다.

도 4에 도시된 바와 같이, 제4 수평 기간(H4)에는 제4 게이트 전압(GATE4)이 게이트 하이 전압이고, 제1 게이트 전압(GATE1), 제2 게이트 전압(GATE2), 제3 게이트 전압(GATE3)이 게이트 로우 전압이다. 그리고, 제3 수평 기간(H3)에도 제1 데이터 전압(DATA1) 내지 제4 데이터 전압(DATA4) 각각은 일정 계조를 구현하기 위한 일정 레벨의 데이터 전압일 수 있다.

이에, 제4 수평 기간(H4) 동안, 짝수 번째 행(even)에서 8k-3 번째 열에 배치된 복수의 제1 서브 화소(R), 8k-2 번째 열에 배치된 복수의 제2 서브 화소(W), 8k-1 번째 열에 배치된 복수의 제3 서브 화소(B) 및 8k 번째 열에 배치된 복수의 제4 서브 화소(G)에 연결된 스위칭 트랜지스터는 모두 턴온된다.

이에, 제4 수평 기간(H4) 동안, 짝수 번째 행(even)에서 8k-3 번째 열에 배치된 복수의 제1 서브 화소(R)에는 제1 데이터 전압(DATA1)이 충전되고, 8k-2 번째 열에 배치된 복수의 제2 서브 화소(W)에는 제2 데이터 전압(DATA2)이 충전되고, 8k-1 번째 열에 배치된 복수의 제3 서브 화소(B)에는 제3 데이터 전압(DATA3)이 충전되고, 8k 번째 열에 배치된 복수의 제4 서브 화소(G)에는 제4 데이터 전압(DATA4)이 충전될 수 있다.

상술한 바와 같이, 본 발명의 일 실시예에 따른 표시 장치(100)가 단색의 정지 화면을 구현하는 경우에 제1 내지 제4 수평 기간(H1 내지 H4)동안 즉 하나의 프레임 동안에 제1 내지 제4 데이터 전압(DATA1 내지 DATA4) 각각은 동일한 레벨 일 수 있다. 이에, 제1 내지 제4 데이터 전압(DATA1 내지 DATA4) 각각은 하나의 프레임 동안 데이터 전압의 전환이 일어나지 않는다.

도 5는 본 발명의 일 실시예에 따른 표시 장치가 수직 패턴 화면을 구현하는 경우의 게이트 전압 및 데이터 전압에 대한 타이밍도이다.

도 5에 도시된 바와 같이, 제1 수평 기간(H1)에는 제1 게이트 전압(GATE1)이 게이트 하이 전압이고, 제2 게이트 전압(GATE2), 제3 게이트 전압(GATE3), 제4 게이트 전압(GATE4)이 게이트 로우 전압이다. 그리고, 제1 수평 기간(H1)에는 제1 데이터 전압(DATA1) 내지 제4 데이터 전압(DATA4) 각각은 일정 계조를 구현하기 위한 일정 레벨의 데이터 전압일 수 있다.

도 5에 도시된 바와 같이, 제2 수평 기간(H2)에는 제1 게이트 전압(GATE1), 제2 게이트 전압(GATE2), 제3 게이트 전압(GATE3), 제4 게이트 전압(GATE4)이 모두 게이트 로우 전압이다. 그리고, 제2 수평 기간(H2)에도 제1 데이터 전압(DATA1) 내지 제4 데이터 전압(DATA4) 각각은 일정 계조를 구현하기 위한 일정 레벨의 데이터 전압일 수 있다.

이에, 제2 수평 기간(H2) 동안, 모든 서브 화소에 연결된 스위칭 트랜지스터는 모두 턴오프된다. 이에, 제2 수평 기간(H2) 동안, 홀수 번째 행(odd)에서 8k-3 번째 열에 배치된 복수의 제1 서브 화소(R)에는 제1 데이터 전압(DATA1)이 충전이 되지 않고, 8k-2 번째 열에 배치된 복수의 제2 서브 화소(W)에는 제2 데이터 전압(DATA2)이 충전이 되지 않고, 8k-1 번째 열에 배치된 복수의 제3 서브 화소(B)에는 제3 데이터 전압(DATA3)이 충전이 되지 않고, 8k 번째 열에 배치된 복수의 제4 서브 화소(G)에는 제4 데이터 전압(DATA4)이 충전이 되지 않는다.

도 5에 도시된 바와 같이, 제3 수평 기간(H3)에는 제3 게이트 전압(GATE3)이 게이트 하이 전압이고, 제1 게이트 전압(GATE1), 제2 게이트 전압(GATE2), 제4 게이트 전압(GATE4)이 게이트 로우 전압이다. 그리고, 제3 수평 기간(H3)에도 제1 데이터 전압(DATA1) 내지 제4 데이터 전압(DATA4) 각각은 일정 계조를 구현하기 위한 일정 레벨의 데이터 전압일 수 있다.

도 5에 도시된 바와 같이, 제4 수평 기간(H4)에는 제1 게이트 전압(GATE1), 제2 게이트 전압(GATE2), 제3 게이트 전압(GATE3), 제4 게이트 전압(GATE4)이 모두 게이트 로우 전압이다. 그리고, 제4 수평 기간(H4)에도 제1 데이터 전압(DATA1) 내지 제4 데이터 전압(DATA4) 각각은 일정 계조를 구현하기 위한 일정 레벨의 데이터 전압일 수 있다.

이에, 제4 수평 기간(H4) 동안, 모든 서브 화소에 연결된 스위칭 트랜지스터는 모두 턴오프된다. 이에, 제4 수평 기간(H4) 동안, 짝수 번째 행(even)에서 8k-3 번째 열에 배치된 복수의 제1 서브 화소(R)에는 제1 데이터 전압(DATA1)이 충전되지 않고, 8k-2 번째 열에 배치된 복수의 제2 서브 화소(W)에는 제2 데이터 전압(DATA2)이 충전되지 않고, 8k-1 번째 열에 배치된 복수의 제3 서브 화소(B)에는 제3 데이터 전압(DATA3)이 충전되지 않고, 8k 번째 열에 배치된 복수의 제4 서브 화소(G)에는 제4 데이터 전압(DATA4)이 충전되지 않을 수 있다.

상술한 바와 같이, 본 발명의 일 실시예에 따른 표시 장치(100)가 수직 패턴 화면을 구현하는 경우에 제1 내지 제4 수평 기간(H4)동안 즉 하나의 프레임 동안에 제1 데이터 전압(DATA1) 내지 제4 데이터 전압(DATA4) 각각은 동일한 레벨 일 수 있다. 이에, 제1 데이터 전압(DATA1) 내지 제4 데이터 전압(DATA4) 각각은 하나의 프레임 동안 데이터 전압의 전환이 일어나지 않는다.

종래의 표시 장치에서는 하나의 데이터 배선에 두개의 다른 색상의 서브 픽셀이 연결되었다. 이에, 종래의 표시 장치에서 데이터 배선에 인가되는 데이터 전압은 복수의 색상에 대응되는 데이터 전압이어야 하므로, 데이터 전압의 전환(Data transition)이 필수적이었다. 즉, 1 수평기간내에서도 데이터 전압의 전환(Data transition)이 일어날 수 있으며, 적어도 하나의 프레임내에서는 반드시 데이터 전압의 전환(Data transition)이 일어나야만 했다.

이에, 데이터 전압의 전환(Data transition)이 잦아지는 경우 1 수평 기간에 데이터 전압이 완전히 충전되지 않는 문제점이 발생할 뿐만 아니라, 데이터 전압의 전환(Data transition)이 잦아지는 경우, 데이터 전압을 공급하는 데이터 구동부의 발열이 심해지는 문제점이 발생하였다.

반면에, 본 발명의 일 실시예에 따른 표시 장치에서는 복수의 데이터 배선(DL1, DL2, DL3, DL4) 각각은 복수의 서브 데이터 배선(SDL1-a, SDL1-b, SDL2-a, SDL2-b, SDL3-a, SDL3-b, SDL4-a, SDL4-b)으로 분기되고, 분기된 복수의 서브 데이터 배선(SDL1-a, SDL1-b, SDL2-a, SDL2-b, SDL3-a, SDL3-b, SDL4-a, SDL4-b)은 동일한 색상을 구현하는 서브 화소(R, G, B, W)에 연결될 수 있다. 이에, 본 발명의 일 실시예에 따른 표시 장치에서 복수의 데이터 배선은 하나의 색상에 대응되는 데이터 전압만 출력하면 되므로, 단색의 정지 화면 또는 수직 패턴 화면을 구현할 경우에는 하나의 프레임내에서 데이터 전압의 전환(Data transition)이 일어나지 않게 된다.

이에, 1프레임 동안에 데이터 전압이 완전하게 충전될 수 있어, 종래의 표시 장치의 데이터 전압 불완전 충전에 대한 문제점을 해결할 수 있다. 또한, 1프레임 동안 데이터 전압은 일정하게 유지되어, 데이터 전압을 공급하는 데이터 구동부의 발열 현상 또한 해결할 수 있다.

더욱이, 표시 장치가 수직 패턴 화면을 구현할 경우에도, 하나의 프레임내에서 데이터 전압의 전환(Data transition)이 일어나지 않아, 패턴 수직 패턴 화면 구현시 데이터 구동부의 부담을 최소화할 수 있다.

이하에서는 본 발명의 다른 실시예에 따른 표시 장치에 대해서 설명한다. 본 발명의 다른 실시예에 따른 표시 장치는 먹스(MX)에 대해서만 차이점이 있으므로, 먹스(MX)에 대해서 구체적으로 설명하고, 본 발명의 다른 실시예에 따른 표시 장치와 본 발명의 일 실시예에 따른 표시 장치가 중복되는 내용은 생략한다.

<본 발명의 다른 실시예 - 먹스 추가>

도 6은 본 발명의 다른 실시예에 따른 표시 장치의 먹스를 설명하기 위한 회로도이다.

도 6에 도시된 바와 같이, 복수의 데이터 배선(DL1 내지 DL(2n))과 복수의 서브 데이터 배선(SDL1-a 내지 SDL(2n)-b) 사이에는 먹스(MX)가 배치된다. 그리고, 먹스(MX)는 복수의 데이터 배선(DL1 내지 DL(2n))과 복수의 서브 데이터 배선(SDL1-a 내지 SDL(2n)-b)에 연결되어, 복수의 데이터 배선(DL1 내지 DL(2n))과 복수의 서브 데이터 배선(SDL1-a 내지 SDL(2n)-b)의 연결 관계를 결정한다. 상술한 n은 1이상의 자연수를 의미한다.

먹스(MX)는 복수의 제1 스위칭 소자(SW1) 및 복수의 제2 스위칭 소자(SW2)를 포함한다. 그리고 복수의 제1 스위칭 소자(SW1) 각각은 제1 제어 신호에 따라, 데이터 배선(DLn)과 복수의 서브 데이터 배선 중 어느 하나(SDLn-a)를 연결한다. 그리고, 복수의 제2 스위칭 소자(SW2) 각각은 제2 제어 신호에 따라, 데이터 배선(DLn)과 복수의 서브 데이터 배선 중 다른 하나(DLn-b)를 연결한다.

구체적으로, 제1 스위칭 소자(SW1)는 제1 제어 신호 배선(CSL1)에 연결되는 게이트 전극, 제n 데이터 배선(DLn)에 연결되는 드레인 전극 및 제n-a 서브 데이터 배선(SDLn-a)에 연결되는 소스 전극을 포함한다.

이에, 제1 제어 신호 배선(CSL1)에 인가되는 제1 제어 신호가 하이 레벨일 때, 제1 스위칭 소자(SW1)는 턴온 되어 제n 데이터 배선(DLn)은 제n-a 서브 데이터 배선(SDLn-a)과 전기적으로 연결된다. 이와 달리, 제1 제어 신호 배선(CSL1)에 인가되는 제1 제어 신호가 로우 레벨일 때, 제1 스위칭 소자(SW1)는 턴오프 되어 제n 데이터 배선(DLn)은 제n-a 서브 데이터 배선(SDLn-a)과 전기적으로 분리된다.

그리고, 제2 스위칭 소자(SW2)는 제2 제어 신호 배선(CSL2)에 연결되는 게이트 전극, 제n 데이터 배선(DLn)에 연결되는 드레인 전극 및 제n-b 서브 데이터 배선(SDLn-b)에 연결되는 소스 전극을 포함한다.

이에, 제2 제어 신호 배선(CSL2)에 인가되는 제2 제어 신호가 하이 레벨일 때, 제2 스위칭 소자(SW2)는 턴온 되어 제n 데이터 배선(DLn)은 제n-b 서브 데이터 배선(SDLn-b)과 전기적으로 연결된다. 이와 달리, 제2 제어 신호 배선(CSL2)에 인가되는 제2 제어 신호가 로우 레벨일 때, 제2 스위칭 소자(SW2)는 턴오프 되어 제n 데이터 배선(DLn)은 제n-b 서브 데이터 배선(SDLn-b)과 전기적으로 분리된다.

구체적으로, 상술한 본 발명의 다른 실시예에 따른 표시 장치의 동작을 복수의 서브 화소와 관련지어 설명하면 다음과 같다.

도 7은 본 발명의 다른 실시예에 따른 표시 장치의 먹스와 복수의 서브 화소의 연결 관계를 설명하기 위한 회로도이다.

도 7을 이용하여, 제1 내지 제4 게이트 배선(GL4)과 제1 내지 제4 데이터 배선(DL4)에 연결되는 복수의 서브 픽셀의 동작 방식을 설명한다. 즉, 도 6의 n에 2를 적용하여, 복수의 서브 픽셀의 동작 방식을 설명한다.

제1 제어 신호(CS1)가 하이 레벨이고, 제2 제어 신호(CS2)가 로우 레벨일 경우, 복수의 제1 스위칭 소자(SW1)는 턴온되고, 복수의 제2 스위칭 소자(SW2)는 턴오프된다. 이에, 복수의 제1 스위칭 소자(SW1)를 통해, 제1 데이터 배선(DL1)과 제1-a 서브 데이터 배선(SDL1-a)은 전기적으로 연결되고, 제2 데이터 배선(DL2)과 제2-a 서브 데이터 배선(SDL2-a)은 전기적으로 연결되고, 제3 데이터 배선(DL3)과 제3-a 서브 데이터 배선(SDL3-a)은 전기적으로 연결되고, 제4 데이터 배선(DL4)과 제4-a 서브 데이터 배선(SDL4-a)은 전기적으로 연결된다.

이에, 제1-a 서브 데이터 배선(SDL1-a)에 연결되는 8k-7번째 열에 배치되는 복수의 제1 서브 화소(R)에는 제1 데이터 전압(DATA1)이 충전되고, 제2-a 서브 데이터 배선(SDL2-a)에 연결되는 8k-6번째 열에 배치되는 복수의 제2 서브 화소(W)에는 제2 데이터 전압(DATA2)이 충전되고, 제3-a 서브 데이터 배선(SDL3-a)에 연결되는 8k-5번째 열에 배치되는 복수의 제3 서브 화소(B)에는 제3 데이터 전압(DATA3)이 충전되고, 제4-a 서브 데이터 배선(SDL4-a)에 연결되는 8k-4번째 열에 배치되는 복수의 제4 서브 화소(G)에는 제4 데이터 전압(DATA4)이 충전된다.

제1 제어 신호(CS1)가 로우 레벨이고, 제2 제어 신호(CS2)가 하이 레벨일 경우, 복수의 제1 스위칭 소자(SW1)는 턴오프되고, 복수의 제2 스위칭 소자(SW2)는 턴온된다. 이에, 복수의 제1 스위칭 소자(SW1)를 통해, 제1 데이터 배선(DL1)과 제1-b 서브 데이터 배선(SDL1-b)은 전기적으로 연결되고, 제2 데이터 배선(DL2)과 제2-b 서브 데이터 배선(SDL2-b)은 전기적으로 연결되고, 제3 데이터 배선(DL3)과 제3-b 서브 데이터 배선은 전기적으로 연결되고, 제4 데이터 배선(DL4)과 제4-b 서브 데이터 배선(SDL4-b)은 전기적으로 연결된다.

이에, 제1-b 서브 데이터 배선(SDL1-b)에 연결되는 8k-3번째 열에 배치되는 복수의 제1 서브 화소(R)에는 제1 데이터 전압(DATA1)이 충전되고, 제2-b 서브 데이터 배선(SDL2-b)에 연결되는 8k-2번째 열에 배치되는 복수의 제2 서브 화소(W)에는 제2 데이터 전압(DATA2)이 충전되고, 제3-b 서브 데이터 배선에 연결되는 8k-1번째 열에 배치되는 복수의 제3 서브 화소(B)에는 제3 데이터 전압(DATA3)이 충전되고, 제4-b 서브 데이터 배선(SDL4-b)에 연결되는 8k번째 열에 배치되는 복수의 제4 서브 화소(G)에는 제4 데이터 전압(DATA4)이 충전된다.

상술한 바와 같이, 먹스(MX)의 제1 스위칭 소자(SW1)와 제2 스위칭 소자(SW2)를 번갈아 턴온시킴으로써, 복수의 서브 화소(R, G, B, W) 전체에 데이터 전압을 인가하여, 표시 영역에 영상을 구현할 수 있다.

상술한 바와 같이, 본 발명의 다른 실시예에 따른 표시 장치는 먹스를 포함함으로써, 데이터 배선은 복수의 서브 데이터 배선에 모두 연결되는 것이 아니라, 데이터 배선은 복수의 서브 데이터 배선 중 일부에만 연결될 수 있다.

이에, 데이터 배선에 인가되는 데이터 전압은 복수의 서브 데이터 배선에 모두 인가되는 것이 아니라 데이터 배선은 복수의 서브 데이터 배선 중 하나 일부에만 인가될 수 있다.

따라서, 본 발명의 다른 실시예에 따른 표시 장치의 데이터 구동부가 데이터 전압을 출력하기 위해 감당해야 하는 로드는 감소할 수 있다. 결국, 본 발명의 다른 실시예에 따른 표시 장치의 데이터 전압은 복수의 서브 화소에 완전히 충전될 수 있어, 영상 품질이 향상된다.

이하에서는 본 발명의 또 다른 실시예에 따른 표시 장치에 대해서 설명한다. 본 발명의 또 다른 실시예에 따른 표시 장치는 먹스의 분할에 대해서만 차이점이 있으므로, 먹스의 분할에 대해서 구체적으로 설명하고, 본 발명의 다른 실시예에 따른 표시 장치와 본 발명의 일 실시예에 따른 표시 장치가 중복되는 내용은 생략한다.

<본 발명의 또 다른 실시예 (제3 실시예) - 먹스 분할>

도 8은 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치의 2개의 서브 먹스를 설명하기 위한 회로도이다. 도 9는 본 발명의 또 다른 실시예(제3 실시예)에 따른 표시 장치의 4개의 서브 먹스를 설명하기 위한 회로도이다.

도 8에 도시된 바와 같이, 먹스(MX)는 제1 서브 먹스(SMX1)와 제2 서브 먹스(SMX2)로 분할 될 수 있다.

제1 서브 먹스(SMX1)는 제1 데이터 배선 내지 제n 데이터 배선(DL1 내지 DLn)과 제1-a 서브 데이터 배선 내지 제n-b서브 데이터 배선(SDL1-a 내지 SDLn-b)에 연결되어, 제1 데이터 배선 내지 제n 데이터 배선(DL1 내지 DLn)과 제1-a 서브 데이터 배선 내지 제n-b서브 데이터 배선(SDL1-a 내지 SDLn-b)의 연결 관계를 결정한다.

그리고, 제2 서브 먹스(SMX2)는 제n+1 데이터 배선 내지 제2n 데이터 배선(DL(n+1) 내지 DL(2n))과 제(n+1)-a 서브 데이터 배선 내지 제(2n)-b 서브 데이터 배선(SDL(n+1)-a 내지 SDL(2n)-b)에 연결될 수 있다. 이에, 제2 서브 먹스(SMX2)는 제n+1 데이터 배선 내지 제2n 데이터 배선(DL(n+1) 내지 DL(2n))과 제(n+1)-a 서브 데이터 배선 내지 제(2n)-b 서브 데이터 배선(SDL(n+1)-a 내지 SDL(2n)-b)의 연결 관계를 결정한다.

그리고, 제1 서브 먹스(SMX1)는 복수의 제1-a 스위칭 소자(SW1-a) 및 복수의 제2-a 스위칭 소자(SW2-a)를 포함한다. 그리고 복수의 제1-a 스위칭 소자(SW1-a) 각각은 제1-a 제어 신호(CS1-a)에 따라, 제1 데이터 배선 내지 제n 데이터 배선(DL1 내지 DLn)과 제1-a 서브 데이터 배선 내지 제n-a서브 데이터 배선(SDL1-a 내지 SDLn-a)의 연결 관계를 결정한다. 그리고, 복수의 제2-a 스위칭 소자(SW2-a) 각각은 제2-a 제어 신호(CS2-a)에 따라, 제1 데이터 배선 내지 제n 데이터 배선(DL1 내지 DLn)과 제1-b 서브 데이터 배선 내지 제n-b서브 데이터 배선(SDL1-b 내지 SDLn-b)의 연결 관계를 결정한다.

그리고, 제2 서브 먹스(SMX)는 복수의 제1-b 스위칭 소자(SW1-b) 및 복수의 제2-b 스위칭 소자(SW2-b)를 포함한다. 그리고 복수의 제1-b 스위칭 소자(SW1-b) 각각은 제1-b 제어 신호(CS1-b)에 따라, 제n+1 데이터 배선 내지 제2n 데이터 배선(DL(n+1) 내지 DL(2n))과 제(n+1)-a 서브 데이터 배선 내지 제(2n)-a 서브 데이터 배선(SDL(n+1)-a 내지 SDL(2n)-a)의 연결 관계를 결정한다. 그리고, 복수의 제2-b 스위칭 소자(SW2-b) 각각은 제2-b 제어 신호(CS2-b)에 따라, 제n+1 데이터 배선 내지 제2n 데이터 배선(DL(n+1) 내지 DL(2n))과 제(n+1)-b 서브 데이터 배선 내지 제(2n)-b 서브 데이터 배선(SDL(n+1)-b 내지 SDL(2n)-b)의 연결 관계를 결정한다.

다만, 이에 한정되지 않고, 도 9에 도시된 바와 같이, 본 발명의 또 다른 표시 장치의 먹스(MX)는 4개의 서브 먹스(SMX1, SMX2, SMX3, SMX4)로 분할될 수 있다.

구체적으로, 제1 서브 먹스(SMX1)는 제1-a 제어 신호(CS1-a)에 의해 제어되는 제1-a 스위칭 소자(SW1-a) 및 제2-a 제어 신호(CS2-a)에 의해 제어되는 제2-a 스위칭 소자(SW2-a)를 포함할 수 있다. 그리고, 제2 서브 먹스(SMX2)는 제1-b 제어 신호(CS1-b)에 의해 제어되는 제1-b 스위칭 소자(SW1-b) 및 제2-b 제어 신호(CS2-b)에 의해 제어되는 제2-b 스위칭 소자(SW2-b)를 포함할 수 있다. 그리고, 제3 서브 먹스(SMX3)는 제1-c 제어 신호(CS1-c)에 의해 제어되는 제1-c 스위칭 소자(SW1-c) 및 제2-c 제어 신호(SC2-c)에 의해 제어되는 제2-c 스위칭 소자(SW2-c)를 포함할 수 있다. 그리고, 제4 서브 먹스(SMX4)는 제1-d 제어 신호(1-d)에 의해 제어되는 제1-d 스위칭 소자(SW1-d) 및 제2-d 제어 신호(SW2-d)에 의해 제어되는 제2-d 스위칭 소자(SW2-d)를 포함할 수 있다.

상술한 바와 같이 본 발명의 또 다른 실시예에 따른 표시 장치는 먹스를 복수의 서브 먹스로 분할할 수 있다. 이에, 복수의 서브 먹스 각각이 부담해야하는 로드는 감소될 수 있다. 즉, 먹스를 복수의 서브 먹스로 분할할 수록, 서브 먹스를 구동하는 제1 제어 신호 배선 및 제2 제어 신호 배선의 길이가 짧아져, 서브 먹스의 로드는 감소될 수 있다.

따라서, 복수의 서브 먹스 각각에 연결된 서브 데이터 배선에는 보다 효과적으로 데이터 전압이 충전될 수 있다. 결국, 복수의 서브 화소 각각에는 데이터 전압이 완전히 충전될 수 있어, 데이터 불완전 충전으로 인한 영상 품질 저하의 문제는 해결될 수 있다.

본 발명의 다른 실시예 및 또 다른 실시예에 대한 구체적인 효과는 도 10 및 도 11을 참조하면 구체적으로 설명한다.

도 10은 본 발명의 다른 실시예 및 또 다른 실시예에 따른 표시 장치의 제어 신호를 나타내는 파형도이다. 도 11은 본 발명의 다른 실시예 및 또 다른 실시예에 따른 표시 장치의 데이터 전압을 나타내는 파형도이다.

구체적으로, 도 10에 도시된 제어 신호(Control Signal)은 본 발명의 다른 실시예 및 또 다른 실시예에 따른 표시 장치의 제1 제어 신호 및 제2 제어 신호를 의미하는 것이고, 도 11에 도시된 데이터 전압(Data Voltage)는 각 데이터 배선에 충전되는 데이터 전압(DATA)을 나타낸 것이다.

그리고, 도 10 및 도 11에서 실시예 1(Example 1)은 먹스가 분할되지 않은 본 발명의 다른 실시예에 따른 표시 장치에서의 제어 신호 및 데이터 전압을 의미하는 것이고, 실시예 2(Example 2)은 먹스가 2개의 서브 먹스로 분할되는 본 발명의 또 다른 실시예에 따른 표시 장치에서의 제어 신호 및 데이터 전압을 의미하는 것이고, 실시예 3(Example 3)은 먹스가 4개의 서브 먹스로 분할되는 본 발명의 또 다른 실시예에 따른 표시 장치에서의 제어 신호 및 데이터 전압을 의미하는 것이다.

구체적으로 도 10을 참조하면, 실시예 1의 경우에는 단위 기간 동안 제어 신호는 이상적인 경우(Ideal)에 비해 절반 정도 충전되고, 실시예 2의 경우에는 단위 기간 동안 제어 신호는 이상적인 경우(Ideal)에 근접하게 충전되고, 실시예 3의 경우에는 단위 기간 동안 제어 신호는 이상적인 경우(Ideal)에 해당하는 전압 레벨만큼 충전된다.

그리고, 도 11을 참조하면, 실시예 1의 경우에는 수평 기간 동안 데이터 전압은 이상적인 경우(Ideal)에 비해 89%정도 충전되고, 실시예 2의 경우에는 수평 기간 동안 데이터 전압은 이상적인 경우(Ideal)에 비해 96%정도 충전되고, 실시예 3의 경우에는 수평 기간 동안 데이터 전압은 이상적인 경우(Ideal)에 비해 97%정도 충전된다.

즉 본 발명의 또 다른 실시예에 따른 표시 장치에서 데이터 전압은 이상적인 경우(Ideal)에 비해 95%이상 충전될 수 있다. 이에, 본 발명의 또 다른 실시예에 따른 표시 장치에서 복수의 서브 화소 각각에는 데이터 전압이 완전히 충전될 수 있어, 영상 품질은 향상될 수 있다.

<본 발명의 또 다른 실시예 (제 4 실시예) - 화소 대칭 구조>

도 12는 본 발명의 또 다른 실시예 (제4 실시예)에 따른 표시 장치의 서브 화소의 배치 관계를 설명하기 위한 도면이다.

도 12에서는 설명의 편의를 위해, 4x2 매트릭스 형태로 배치된 4개의 화소(PX)에 대해서만 도시하였고, 표시 영역에는 4x2 매트릭스 형태로 배치된 8개의 화소(PX)의 배치 관계가 반복된다. 그리고, 서브 화소(R, G, B)와 데이터 배선 사이에 배치되는 트랜지스터는 도 2에서 설명한 스위칭 트랜지스터(SWT)를 의미한다.

도 12을 참조하면, 하나의 화소(PX)는 3개의 서브 화소(B, G, R)을 포함한다. 예를 들어, 화소(PX)는 도 12에 도시된 바와 같이 제1 서브 화소(B), 제2 서브 화소(G) 및 제3 서브 화소(R)를 포함할 수 있다. 또한, 제1 서브 화소(B)는 청색 서브 화소고, 제2 서브 화소(G)는 녹색 서브 화소고, 제3 서브 화소(R)는 청색 서브 화소일 수 있다. 다만 이에 제한되지 않고, 복수의 서브 화소는 다양한 색상(Magenta, Yellow, Cyan)으로 변경될 수 있다.

그리고, 복수의 동일 색상의 서브 화소(B, G, R)은 동일한 열에 배치될 수 있다. 즉, 복수의 제1 서브 화소(B)은 동일한 열에 배치되고, 복수의 제2 서브 화소(G)은 동일한 열에 배치되고, 복수의 제3 서브 화소(R)은 동일한 열에 배치된다.

보다 구체적으로, 도 12에 도시된 바와 같이, 복수의 제1 서브 화소(B)인 청색 서브 화소는 12k-11 번째 열, 12k-8 번째 열, 12k-5 번째 열 및 12k-2 번째 열에 배치에 배치되고, 복수의 제2 서브 화소(G)인 녹색 서브 화소는 12k-10 번째 열, 12k-7 번째 열, 12k-4 번째 열 및 12k-1 번째 열에 배치되고, 복수의 제3 서브 화소(R)인 적색 서브 화소는 12k-9 번째 열, 12k-6 번째 열, 12k-3 번째 열 및 12k 번째 열에 배치된다. 단, k는 1이상의 자연수를 의미한다.

즉, 하나의 홀수 번째 행(odd) 또는 하나의 짝수 번째 행(even)을 기준으로 제1 서브 화소(B), 제2 서브 화소(G) 및 제3 서브 화소(R)가 순차적으로 반복된다.

그리고, 복수의 데이터 배선(DL1, DL2, DL3) 각각은 복수의 서브 데이터 배선(SDL1-a, SDL1-b, SDL2-a, SDL2-b, SDL3-a, SDL3-b)으로 분기될 수 있다. 구체적으로, 제1 데이터 배선(DL1)은 복수의 제1 서브 데이터 배선(SDL1-a, SDL1-b)으로 분기될 수 있고, 제2 데이터 배선(DL2)은 복수의 제2 서브 데이터 배선(SDL2-a, SDL2-b)으로 분기될 수 있고, 제3 데이터 배선(DL3)은 복수의 제3 서브 데이터 배선(SDL3-a, SDL3-b)으로 분기될 수 있다.

그리고 상술한, 제1 서브 데이터 배선(SDL1-a, SDL1-b)은 제1-a 서브 데이터 배선(SDL1-a) 및 제1-b 서브 데이터 배선(SDL1-b)을 포함할 수 있고, 제2 서브 데이터 배선(SDL2-a, SDL2-b)은 제2-a 서브 데이터 배선(SDL2-a) 및 제2-b 서브 데이터 배선(SDL2-b)을 포함할 수 있고, 제3 서브 데이터 배선(SDL3-a, SDL3-b)은 제3-a 서브 데이터 배선(SDL3-a) 및 제3-b 서브 데이터 배선(SDL3-b)을 포함할 수 있다.

그리고, 복수의 제1 서브 데이터 배선(SDL1-a, SDL1-b)은 복수의 제1 서브 화소(B)에 인접되게 배치되어, 복수의 제1 서브 화소(B)에 연결될 수 있다.

구체적으로, 제1-a 서브 데이터 배선(SDL1-a)은 12k-8 번째 열에 배치된 복수의 제1 서브 화소(B)와 12k-7 번째 열에 배치된 복수의 제2 서브 화소(G) 사이에 배치되어, 12k-8 번째 열에 배치된 복수의 제1 서브 화소(B)에 전기적으로 연결된다. 또는 제1-a 서브 데이터 배선(SDL1-a)은 12k-2 번째 열에 배치된 복수의 제1 서브 화소(B)와 12k-1 번째 열에 배치된 복수의 제2 서브 화소(G) 사이에 배치되어, 12k-2 번째 열에 배치된 복수의 제1 서브 화소(B)에 전기적으로 연결된다.

그리고, 복수의 제1-b 서브 데이터 배선(SDL1-b)은 12k-5 번째 열에 배치된 복수의 제1 서브 화소(B)와 12k-4 번째 열에 배치된 복수의 제2 서브 화소(G) 사이에 배치되어, 12k-5 번째 열에 배치된 복수의 제1 서브 화소(B)에 전기적으로 연결된다. 또는 복수의 제1-b 서브 데이터 배선(SDL1-b)은 12k-11 번째 열에 배치된 복수의 제1 서브 화소(B)와 12k-10 번째 열에 배치된 복수의 제2 서브 화소(G) 사이에 배치되어, 12k-11 번째 열에 배치된 복수의 제1 서브 화소(B)에 전기적으로 연결된다.

그리고, 복수의 제2 서브 데이터 배선(SDL2-a, SDL2-b)은 복수의 제2 서브 화소(G)에 인접되게 배치되어, 복수의 제2 서브 화소(G)에 연결될 수 있다.

구체적으로, 제2-a 서브 데이터 배선(SDL2-a)은 12k-7 번째 열에 배치된 복수의 제2 서브 화소(G)와 12k-6 번째 열에 배치된 복수의 제3 서브 화소(R) 사이에 배치되어, 12k-7 번째 열에 배치된 복수의 제2 서브 화소(G)에 전기적으로 연결된다. 또는, 제2-a 서브 데이터 배선(SDL2-a)은 12k-1 번째 열에 배치된 복수의 제2 서브 화소(G)와 12k 번째 열에 배치된 복수의 제3 서브 화소(R) 사이에 배치되어, 12k-1 번째 열에 배치된 복수의 제2 서브 화소(G)에 전기적으로 연결된다.

그리고, 제2-b 서브 데이터 배선(SDL2-b)은 12k-11 번째 열에 배치된 복수의 제1 서브 화소(B)와 12k-10 번째 열에 배치된 복수의 제2 서브 화소(G) 사이에 배치되어, 12k-10 번째 열에 배치된 복수의 제2 서브 화소(G)에 전기적으로 연결된다. 또는 제2-b 서브 데이터 배선(SDL2-b)은 12k-5 번째 열에 배치된 복수의 제1 서브 화소(B)와 12k-4 번째 열에 배치된 복수의 제2 서브 화소(G) 사이에 배치되어, 12k-4 번째 열에 배치된 복수의 제2 서브 화소(G)에 전기적으로 연결된다.

그리고, 복수의 제3 서브 데이터 배선(SDL3-a, SDL3-b)은 복수의 제3 서브 화소(R)에 인접되게 배치되어, 복수의 제3 서브 화소(R)에 연결될 수 있다.

구체적으로, 제3-a 서브 데이터 배선(SDL3-a)은 12k-7 번째 열에 배치된 복수의 제2 서브 화소(G)와 12k-6 번째 열에 배치된 복수의 제3 서브 화소(R) 사이에 배치되어, 12k-6 번째 열에 배치된 복수의 제3 서브 화소(R)에 전기적으로 연결된다. 또는 제3-a 서브 데이터 배선(SDL3-a)은 12k-1 번째 열에 배치된 복수의 제2 서브 화소(G)와 12k 번째 열에 배치된 복수의 제3 서브 화소(R) 사이에 배치되어, 12k 번째 열에 배치된 복수의 제3 서브 화소(R)에 전기적으로 연결된다.

제3-b 서브 데이터 배선(SDL3-b)은 12k-10 번째 열에 배치된 복수의 제2 서브 화소(G)와 12k-9 번째 열에 배치된 복수의 제3 서브 화소(R) 사이에 배치되어, 12k-9 번째 열에 배치된 복수의 제3 서브 화소(R)에 전기적으로 연결된다. 또는 제3-b 서브 데이터 배선(SDL3-b)은 12k-1 번째 열에 배치된 복수의 제2 서브 화소(G)와 12k 번째 열에 배치된 복수의 제3 서브 화소(R) 사이에 배치되어, 12k 번째 열에 배치된 복수의 제3 서브 화소(R)에 전기적으로 연결된다.

그리고, 제1 데이터 배선(DL1)에는 청색의 데이터 전압인 제1 데이터 전압(DATA1)이 인가될 수 있고, 제2 데이터 배선(DL2)에는 녹색의 데이터 전압인 제2 데이터 전압(DATA2)이 인가될 수 있고, 제3 데이터 배선(DL3)에는 적색의 데이터 전압인 제3 데이터 전압(DATA3)이 인가될 수 있다.

이에, 복수의 제1 서브 데이터 배선(SDL1-a, SDL1-b)에도 청색의 데이터 전압인 제1 데이터 전압(DATA1)이 인가될 수 있고, 복수의 제2 서브 데이터 배선(SDL2-a, SDL2-b)에도 녹색의 데이터 전압인 제2 데이터 전압(DATA2)이 인가될 수 있고, 복수의 제3 서브 데이터 배선(SDL3-a, SDL3-b)에도 적색의 데이터 전압인 제3 데이터 전압(DATA3)이 인가될 수 있다.

복수의 게이트 배선(GL1 내지 GL4) 각각은 복수의 서브 화소(B, G, R)의 양 측에 배치될 수 있고, 복수의 서브 화소(B, G, R) 사이에는 2개의 게이트 배선(GL2, GL3)이 배치될 수 있다.

구체적으로 도 12을 참조하면, 홀수 번째 행(odd)의 복수의 서브 화소(B, G, R)의 양 측에는 제1 게이트 배선(GL1) 및 제2 게이트 배선(GL2)이 배치되고, 짝수 번째 행(even)의 복수의 서브 화소(B, G, R)의 양 측에는 제3 게이트 배선(GL3) 및 제4 게이트 배선(GL4)이 배치될 수 있다.

이에, 홀수 번째 행(odd)의 복수의 서브 화소(B, G, R)의 일 측에는 제1 게이트 배선(GL1)이 배치될 수 있다. 그리고, 홀수 번째 행(odd)의 복수의 서브 화소(B, G, R)와 짝수 번째 행(even)의 복수의 서브 화소(B, G, R)의 사이에는 제2 게이트 배선(GL2) 및 제3 게이트 배선(GL3)이 배치될 수 있다. 그리고, 짝수 번째 행(even)의 복수의 서브 화소(B, G, R)의 타 측에는 제4 게이트 배선(GL4)이 배치될 수 있다. 상술한 일 측이라고 함은 이전 행의 복수의 서브 화소가 배치되는 방향을 의미하고, 타 측이라고 함은 다음 행의 복수의 서브 화소가 배치되는 방향을 의미한다.

한편, 복수의 화소(PX) 각각은 동일한 게이트 배선(GL1 내지 GL4)에 연결될 수 있다.

구체적으로 도 12을 참조하면, 홀수 번째 행(odd)의 12k-11번째 열 내지 12k-6 번째 열에 배치되는 서브 화소(B, G, R)는 제1 게이트 배선(GL1)에 연결된다. 그리고, 홀수 번째 행(odd)의 12k-5번째 열 내지 12k 번째 열에 배치되는 서브 화소(B, G, R)는 제2 게이트 배선(GL2)에 연결된다. 그리고, 짝수 번째 행(even)의 12k-5 번째 열 내지 12k 번째 열에 배치되는 서브 화소(B, G, R)는 제3 게이트 배선(GL3)에 연결된다. 그리고, 짝수 번째 행(even)의 12k-11번째 열 내지 12k-6 번째 열에 배치되는 서브 화소(B, G, R)는 제4 게이트 배선(GL4)에 연결된다.

한편, 12k-11번째 열 내지 12k-6 번째 열에 배치되는 서브 화소(B, G, R)는 제2 게이트(GL2) 배선 및 제3 게이트 배선(GL3)보다, 제1 게이트 배선(GL1) 및 제4 게이트 배선(GL4)에 인접하게 배치된다. 그리고, 12k-5번째 열 내지 12k 번째 열에 배치되는 서브 화소(B, G, R)는 제1 게이트 배선(GL1) 및 제4 게이트 배선(GL4)보다, 제2 게이트 배선(GL2) 및 제3 게이트 배선(GL3)이 인접하게 배치된다.

구체적으로 도 12을 참조하면, 홀수 번째 행(odd)의 12k-11번째 열 내지 12k-6 번째 열에 배치되는 서브 화소(B, G, R)는 제2 게이트 배선(GL2)보다 제1 게이트 배선(GL1)에 인접하게 배치된다. 그리고, 홀수 번째 행(odd)의 12k-5번째 열 내지 12k 번째 열에 배치되는 서브 화소(B, G, R)는 제1 게이트 배선(GL1)보다 제2 게이트 배선(GL2)에 인접하게 배치된다. 그리고, 짝수 번째 행(even)의 12k-5 번째 열 내지 12k 번째 열에 배치되는 서브 화소(B, G, R)는 제4 게이트 배선(GL4)보다 제3 게이트 배선(GL3)에 인접하게 배치된다. 그리고, 짝수 번째 행(even)의 12k-11번째 열 내지 12k-6 번째 열에 배치되는 서브 화소(B, G, R)는 제3 게이트 배선(GL3)보다 제4 게이트 배선(GL4)에 인접하게 배치된다.

즉, 본 발명의 또 다른 실시예(제4 실시예)에 따른 표시 장치에서 복수의 서브 화소(B, R, G)의 배치 관계는 원점 대칭일 수 있다.

그리고, 복수의 기준 전압 배선(RVL1, RVL2), 복수의 고전위 전압 배선(VDDL1, VDDL2) 및 저전위 전압 배선(VSSL) 각각은 인접된 복수의 화소(PX) 사이에 배치될 수 있다.

구체적으로, 복수의 고전위 전압 배선(VDDL1, VDDL2)은, 12k-11 번째 열에 배치된 복수의 제1 서브 화소(B)의 외측 또는 12k 번째 열에 배치된 복수의 제1 서브 화소(B) 외측에 배치될 수 있다.

구체적으로, 제1 고전위 전압 배선(VDDL1)은 12k-11 번째 열에 배치된 복수의 제1 서브 화소(B)의 외측에 배치될 수 있고, 제2 고전위 전압 배선(VDDL2)은 12k 번째 열에 배치된 복수의 제3 서브 화소(R)의 외측에 배치될 수 있다.

그리고, 복수의 고전위 전압 배선(VDDL1, VDDL2) 각각은 복수의 서브 고전위 전압 배선(SVDDL1, SVDDL2)으로 분기될 수 있다.

구체적으로, 제1 고전위 전압 배선(VDDL1)은 복수의 제1 서브 고전위 전압 배선(SVDDL1)으로 분기될 수 있다. 그리고, 복수의 제1 서브 고전위 전압 배선(SVDDL1)은 홀수 번째 행(odd)의 12k-11번째 열 내지 12k-6 번째 열에 배치되는 서브 화소(B, G, R)와 짝수 번째 행(even)의 12k-11번째 열 내지 12k-6 번째 열에 배치되는 서브 화소(B, G, R) 사이에 배치될 수 있다.

다시 말하면, 고전위 전압 배선은 홀수 번째 행(odd)의 12k-11번째 열 내지 12k-6 번째 열에 배치되는 서브 화소(B, G, R)와 짝수 번째 행(even)의 12k-11번째 열 내지 12k-6 번째 열에 배치되는 서브 화소(B, G, R) 사이에 배치되어, 12k-11번째 열 내지 12k-6 번째 열에 배치되는 서브 화소(B, G, R)에 고전위 전압을 인가할 수 있다.

그리고, 제2 고전위 전압 배선(VDDL2)은 복수의 제2 서브 고전위 전압 배선(SVDDL2)으로 분기될 수 있다. 그리고, 복수의 제2 서브 고전위 전압 배선(SVDDL2)은 홀수 번째 행(odd)의 12k-5번째 열 내지 12k 번째 열에 배치되는 서브 화소(B, G, R)의 일 측과 짝수 번째 행(even)의 12k-5번째 열 내지 12k 번째 열에 배치되는 서브 화소(B, G, R)의 타 측에 배치될 수 있다.

다시 말하면, 고전위 전압 배선은 홀수 번째 행(odd)의 12k-5번째 열 내지 12k 번째 열에 배치되는 서브 화소(B, G, R)의 일 측과 짝수 번째 행(even)의 12k-5번째 열 내지 12k 번째 열에 배치되는 서브 화소(B, G, R)의 타 측에 배치되어, 12k-5번째 열 내지 12k 번째 열에 배치되는 서브 화소(B, G, R)에 고전위 전압을 인가한다.

한편, 복수의 기준 전압 배선(RVL1, RVL2)은, 12k-9 번째 열에 배치된 복수의 제3 서브 화소(R)과 12k-8 번째 열에 배치된 복수의 제1 서브 화소(B) 사이에 배치되거나 12k-3 번째 열에 배치된 복수의 제3 서브 화소(R)과 12k-2 번째 열에 배치된 복수의 제1 서브 화소(B) 사이에 배치될 수 있다.

구체적으로, 제1 기준 전압 배선(RVL1)은 12k-9 번째 열에 배치된 복수의 제3 서브 화소(R)과 12k-8 번째 열에 배치된 복수의 제1 서브 화소(B) 사이에 배치될 수 있고, 제2 기준 전압 배선(RVL2)은 12k-3 번째 열에 배치된 복수의 제3 서브 화소(R)과 12k-2 번째 열에 배치된 복수의 제1 서브 화소(B) 사이에 배치될 수 있다.

그리고, 복수의 기준 전압 배선(RVL1, RVL2) 각각은 복수의 서브 기준 전압 배선(SRVL1, SRVL2)으로 분기될 수 있다.

구체적으로, 제1 기준 전압 배선(RVL1)은 복수의 제1 서브 기준 전압 배선(SRVL1)으로 분기될 수 있다. 그리고, 복수의 제1 서브 기준 전압 배선(SRVL1)은 홀수 번째 행(odd)의 12k-11번째 열 내지 12k-6 번째 열에 배치되는 서브 화소(B, G, R)의 일 측과 짝수 번째 행(even)의 12k-11번째 열 내지 12k-6 번째 열에 배치되는 서브 화소(B, G, R)의 타 측에 배치될 수 있다.

다시 말하면, 기준 전압 배선은 홀수 번째 행(odd)의 12k-11번째 열 내지 12k-6 번째 열에 배치되는 서브 화소(B, G, R)의 일 측과 짝수 번째 행(even)의 12k-11번째 열 내지 12k-6 번째 열에 배치되는 서브 화소(B, G, R)의 타 측에 배치되어, 12k-11 번째 열 내지 12k-6 번째 열에 배치되는 서브 화소(B, G, R)에 기준 전압을 인가한다.

그리고, 제2 기준 전압 배선(RVL2)은 제2 서브 기준 전압 배선(SRVL2)으로 분기될 수 있다. 그리고, 제2 서브 기준 전압 배선(SRVL2)은 홀수 번째 행(odd)의 12k-5번째 열 내지 12k 번째 열에 배치되는 서브 화소(B, G, R)와 짝수 번째 행(even)의 12k-5번째 열 내지 12k 번째 열에 배치되는 서브 화소(B, G, R) 사이에 배치될 수 있다.

다시 말하면, 기준 전압 배선은 홀수 번째 행(odd)의 12k-5번째 열 내지 12k 번째 열에 배치되는 서브 화소(B, G, R)와 짝수 번째 행(even)의 12k-5번째 열 내지 12k 번째 열에 배치되는 서브 화소(B, G, R) 사이에 배치되어, 12k-5번째 열 내지 12k 번째 열에 배치되는 서브 화소(B, G, R)에 기준 전압을 인가할 수 있다.

저전위 전압 배선(VSSL)은 12k-6번째 열에 배치되는 제3 서브 화소(R)과 12k-5번째 열에 배치되는 제1 서브 화소(B) 사이에 배치되어, 12k-11번째 열 내지 12k 번째 열에 배치되는 서브 화소(B, G, R)에 저전위 전압(VSS)을 인가할 수 있다.

한편, 본 발명의 또 다른 실시예에 따른 표시 장치는 인접하는 서브 화소(B, G, R)를 연결할 수 있는 복수의 리페어 패턴(RP)을 포함할 수 있다.

구체적으로, 복수의 리페어 패턴(RP)은 홀수 번째 행(odd)의 12k-11번째 열 내지 12k-6 번째 열에 배치되는 서브 화소(B, G, R)와 짝수 번째 행(even)의 12k-11번째 열 내지 12k-6 번째 열에 배치되는 서브 화소(B, G, R) 사이에 배치될 수 있다. 그리고, 복수의 리페어 패턴(RP)은 동일한 열에 배치되는 복수의 서브 화소(B, G, R)와 연결될 수 있다.

이에, 12k-11번째 열 내지 12k-6 번째 열에 배치되는 서브 화소(B, G, R) 중 어느 하나의 서브 화소가 불량인 경우에, 불량 서브 화소에 연결되는 리페어 패턴(RP)을 납땜(welding)을 하여, 불량 서브 화소와 이와 동일한 열에 배치된 서브 화소를 전기적으로 연결시킬 수 있다. 이에, 불량 서브 화소가 리페어 되어, 발광할 수 있도록 한다.

그리고, 복수의 리페어 패턴(RP)은 홀수 번째 행(odd)의 12k-5번째 열 내지 12k 번째 열에 배치되는 서브 화소(B, G, R)의 일 측과 짝수 번째 행(even)의 12k-5번째 열 내지 12k 번째 열에 배치되는 서브 화소(B, G, R)의 타 측에 배치될 수 있다. 그리고, 복수의 리페어 패턴(RP)은 동일한 열에 배치되는 복수의 서브 화소(B, G, R)와 연결될 수 있다.

이에, 12k-5번째 열 내지 12k 번째 열에 배치되는 서브 화소(B, G, R) 중 어느 하나의 서브 화소가 불량인 경우에, 불량 서브 화소에 연결되는 리페어 패턴(RP)을 납땜(welding)을 하여, 불량 서브 화소와 이와 동일한 열에 배치된 서브 화소를 전기적으로 연결시킬 수 있다. 이에, 불량 서브 화소가 리페어 되어, 발광할 수 있도록 한다.

도 13은 본 발명의 또 다른 실시예 (제4 실시예)에 따른 표시 장치의 서브 화소의 오버레이(overlay) 변동을 설명하기 위한 도면이다.

표시 장치는 공정 상의 문제로 인하여, 복수의 서브 화소의 형성시 복수의 서브 화소의 오버레이가 변동될 수 있다.

도 13에 도시된 바와 같이, 복수의 서브 화소(B, G, R)만 일 측으로 이동하여 형성될 수 있다. 이에, 복수의 서브 화소(B, G, R)와 복수의 서브 화소(B, G, R)에 연결된 게이트 배선(B, G, R)의 오버레이 변동이 발생할 수 있다.

구체적으로, 홀수 번째 행(odd)의 12k-11번째 열 내지 12k-6 번째 열에 배치되는 서브 화소(B, G, R)는 제1 게이트 배선(GL1)과 더 가까워져 홀수 번째 행(odd)의 12k-11번째 열 내지 12k-6 번째 열에 배치되는 서브 화소(B, G, R)와 제1 게이트 배선(GL1)의 오버레이가 증가((+)Shift)할 수 있다.

그리고, 짝수 번째 행(even)의 12k-11번째 열 내지 12k-6 번째 열에 배치되는 서브 화소(B, G, R)는 제4 게이트 배선(GL4)과 더 멀어져 짝수 번째 행(even)의 12k-11번째 열 내지 12k-6 번째 열에 배치되는 서브 화소(B, G, R)와 제4 게이트 배선(GL4)의 오버레이가 감소((-)Shift)할 수 있다.

그리고, 홀수 번째 행(odd)의 12k-5번째 열 내지 12k 번째 열에 배치되는 서브 화소(B, G, R)는 제2 게이트 배선(GL2)과 더 멀어져 홀수 번째 행(odd)의 12k-5번째 열 내지 12k 번째 열에 배치되는 서브 화소(B, G, R)와 제2 게이트 배선(GL2)의 오버레이가 감소((-)Shift)할 수 있다.

그리고, 짝수 번째 행(even)의 12k-5번째 열 내지 12k 번째 열에 배치되는 서브 화소(B, G, R)는 제3 게이트 배선(GL3)과 더 가까워져 짝수 번째 행(even)의 12k-5번째 열 내지 12k번째 열에 배치되는 서브 화소(B, G, R)와 제3 게이트 배선(GL3)의 오버레이가 증가((+)Shift)할 수 있다.

이에, 홀수 번째 행(odd)의 12k-11번째 열 내지 12k-6 번째 열에 배치되는 서브 화소(B, G, R)는 제1 게이트 배선(GL1)과의 오버레이가 증가((+)Shift)함으로써, 구동 전류가 증가할 수 있다.

그리고, 짝수 번째 행(even)의 12k-11번째 열 내지 12k-6 번째 열에 배치되는 서브 화소(B, G, R)는 제4 게이트 배선(GL4)과의 오버레이가 감소((-)Shift)함으로써, 구동 전류가 감소할 수 있다.

그리고, 홀수 번째 행(odd)의 12k-5번째 열 내지 12k번째 열에 배치되는 서브 화소(B, G, R)는 제2 게이트 배선(GL2)과의 오버레이가 감소((-)Shift)함으로써, 구동 전류가 감소할 수 있다.

그리고, 짝수 번째 행(even)의 12k번째 열 내지 12k번째 열에 배치되는 서브 화소(B, G, R)는 제3 게이트 배선(GL3)과의 오버레이가 증가((+)Shift)함으로써, 구동 전류가 증가할 수 있다.

즉, 본 발명의 또 다른 실시예 (제4 실시예)에 따른 표시 장치에서 서브 화소의 오버레이 변동이 일어나더라도, 인접한 화소의 구동 전류가 모두 증가하거나 모두 감소되지 않는다.

즉, 본 발명의 또 다른 실시예 (제4 실시예)에 따른 표시 장치에서 서브 화소의 오버레이 변동이 일어나더라도, 동일한 배선에 배치되는 화소의 구동 전류가 일정하게 증가하거나 감소하지 않게 된다. 따라서, 오버레이 변동으로 인한 세로띠 혹은 가로띠 발생 현상이 일어나지 않는다.

또한, 본 발명의 또 다른 실시예 (제4 실시예)에 따른 표시 장치에서 복수의 서브 화소에 서브 고전위 전압 배선, 서브 기준 전압 배선 및 리페어 패턴을 배치시킬 수 있다. 따라서, 표시 패널에 배치되는 구성요소를 집적화 할 수 있어, 표시 패널의 개구율 또한 상승될 수 있다.

본 발명의 실시예들에 따른 표시 장치는 다음과 같이 설명될 수 있다.

본 발명의 다른 특징에 따르면, 복수의 화소에 구비되는 복수의 제1 서브 화소는 동일한 열에 배치되고, 복수의 화소에 구비되는 복수의 제2 서브 화소는 동일한 열에 배치되고, 복수의 화소에 구비되는 복수의 제3 서브 화소는 동일한 열에 배치되고, 복수의 화소에 구비되는 복수의 제4 서브 화소는 동일한 열에 배치될 수 있다.

본 발명의 또 다른 특징에 따르면, 제1 서브 화소는 적색 서브 화소이고, 제2 서브 화소는 백색 서브 화소이고, 제3 서브 화소는 청색 서브 화소이고, 제4 서브 화소는 녹색 서브 화소일 수 있다.

본 발명의 또 다른 특징에 따르면, 복수의 서브 데이터 배선은 복수의 화소에 배치되는 복수의 제1 서브 화소에 연결되는 복수의 제1 서브 데이터 배선, 복수의 화소에 배치되는 복수의 제2 서브 화소에 연결되는 복수의 제2 서브 데이터 배선, 복수의 화소에 배치되는 복수의 제3 서브 화소에 연결되는 복수의 제3 서브 데이터 배선 및 복수의 화소에 배치되는 복수의 제4 서브 화소에 연결되는 복수의 제4 서브 데이터 배선을 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 제1 서브 데이터 배선과 제2 서브 데이터 배선은 제1 서브 화소와 제2 서브 화소 사이에 배치되고, 제3 서브 데이터 배선과 제4 서브 데이터 배선은 제3 서브 화소와 제4 서브 화소 사이에 배치될 수 있다.

본 발명의 또 다른 특징에 따르면, 복수의 화소 각각은 동일한 게이트 배선에 연결되고, 복수의 화소 중 인접된 두개의 화소는 서로 다른 게이트 배선에 연결될 수 있다.

본 발명의 또 다른 특징에 따르면, 표시 패널이 단색 화면 또는 수직 패턴 화면을 구현할 때, 하나의 프레임 동안 데이터 전압은 일정하게 유지될 수 있다.

본 발명의 또 다른 특징에 따르면, 제1 서브 화소, 제2 서브 화소, 제3 서브 화소 및 제4 서브 화소 각각은, 스위칭 트랜지스터, 구동 트랜지스터, 스토리지 커패시터, 센싱 트랜지스터 및 발광 소자를 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 표시 패널에는 센싱 트랜지스터에 연결되는 복수의 기준 전압 배선; 및 구동 트랜지스터에 연결되는 복수의 고전위 전압 배선을 더 구비되고, 복수의 기준 전압 배선 각각은 하나의 화소 내부에 배치되고, 복수의 고전위 전압 배선 각각은 인접된 복수의 화소 사이에 배치될 수 있다.

본 발명의 또 다른 특징에 따르면, 표시 장치는 복수의 데이터 배선과 복수의 서브 데이터 배선 사이에 배치되고, 제어 신호에 따라, 복수의 데이터 배선과 복수의 서브 데이터 배선의 연결 관계를 제어하는 먹스를 더 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 먹스는, 제1 제어 신호에 따라, 데이터 배선과 복수의 서브 데이터 배선 중 어느 하나를 연결하는 복수의 제1 스위칭 소자와 제2 제어 신호에 따라, 데이터 배선과 복수의 서브 데이터 배선 중 다른 하나를 연결하는 복수의 제2 스위칭 소자를 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 먹스는 하나로 통합되어, 복수의 제1 스위칭 소자에는 하나의 제1 제어 신호가 인가되고, 복수의 제2 스위칭 소자에는 하나의 제2 제어 신호가 인가될 수 있다.

본 발명의 또 다른 특징에 따르면, 먹스는 복수의 서브 먹스로 분할되어, 복수의 서브 먹스 각각은 복수의 제1 스위칭 소자 및 복수의 제2 스위칭 소자를 포함하고, 복수의 서브 먹스 각각에는 별개의 제1 제어 신호 및 별개의 제2 제어 신호가 인가될 수 있다.

본 발명의 다른 실시예에 따른 표시 장치는, 서로 다른 색상의 복수의 서브 화소가 배치되는 표시 패널, 복수의 서브 화소에 복수의 데이터 배선을 통해 데이터 전압을 공급하는 데이터 구동부 및 복수의 서브 화소에 복수의 게이트 배선을 통해 게이트 신호를 공급하는 게이트 구동부를 포함하고, 복수의 데이터 배선 각각은 복수의 서브 데이터 배선으로 분기되고, 복수의 서브 데이터 배선 각각은 동일 색상의 서브 화소에 연결되고, 복수의 게이트 배선은 홀수번째 행에 배치되는 복수의 서브 화소의 일측에 배치된 제1 게이트 배선, 홀수번째 행에 배치되는 복수의 서브 화소와 짝수번째 행에 배치되는 복수의 서브 화소 사이에 배치되는 제2 게이트 배선과 제3 게이트 배선 및 짝수번째 행에 배치되는 복수의 서브 화소의 타측에 배치된 제4 게이트 배선을 포함하고, 12k-11 번째 열 내지 12k-6 번째 열에 배치된 복수의 서브 화소는 제2 게이트 배선 및 제3 게이트 배선보다, 제1 게이트 배선 및 제4 게이트 배선에 인접하게 배치되고, 12k-5 번째 열 내지 12k-6 번째 열에 배치된 복수의 서브 화소는 제1 게이트 배선 및 제4 게이트 배선보다, 제2 게이트 배선 및 제3 게이트 배선에 인접하게 배치되어, 서브 화소의 오버레이가 변동되더라도 화상이 균일해 질 수 있다.

본 발명의 다른 특징에 따르면, 홀수번째 행의 12k-11 번째 열 내지 12k-6 번째 열에 배치된 복수의 서브 화소는 제1 게이트 배선에 연결되고, 제2 게이트 배선보다 제1 게이트 배선에 인접하게 배치되고, 홀수번째 행의 12k-5 번째 열 내지 12k 번째 열에 배치된 복수의 서브 화소는 제2 게이트 배선에 연결되고 제1 게이트 배선보다 제2 게이트 배선에 인접하게 배치될 수 있다.

본 발명의 또 다른 특징에 따르면, 짝수번째 행의 12k-11 번째 열 내지 12k-6 번째 열에 배치된 복수의 서브 화소는 제4 게이트 배선에 연결되고 제3 게이트 배선보다 제4 게이트 배선에 인접하게 배치되고, 짝수번째 행의 12k-5 번째 열 내지 12k 번째 열에 배치된 서브 화소는 제3 게이트 배선에 연결되고 제4 게이트 배선보다 제3 게이트 배선에 인접하게 배치될 수 있다.

본 발명의 또 다른 특징에 따르면, 복수의 서브 화소 중 12k-11 번째 열, 12k-8 번째 열, 12k-5 번째 열 및 12k-2 번째 열에 배치되는 복수의 서브 화소는 청색 서브 화소이고, 복수의 서브 화소 중 12k-10 번째 열, 12k-7 번째 열, 12k-4 번째 열 및 12k-1 번째 열에 배치되는 복수의 서브 화소는 녹색 서브 화소이고, 복수의 서브 화소 중 12k-9 번째 열, 12k-6 번째 열, 12k-3 번째 열 및 12k 번째 열에 배치되는 서브 화소는 적색 서브 화소일 수 있다.

본 발명의 또 다른 특징에 따르면, 홀수번째 행의 12k-11 번째 열 내지 12k-6 번째 열에 배치된 복수의 서브 화소와 짝수번째 행의 12k-11 번째 열 내지 12k-6 번째 열에 배치된 복수의 서브 화소 사이에는 복수의 리페어 패턴이 배치될 수 있다.

본 발명의 또 다른 특징에 따르면, 홀수번째 행의 12k-5 번째 열 내지 12k 번째 열에 배치된 복수의 서브 화소의 일측과 짝수번째 행의 12k-5 번째 열 내지 12k 번째 열에 배치된 복수의 서브 화소의 타측에는 복수의 리페어 패턴이 배치될 수 있다.

본 발명의 또 다른 특징에 따르면, 홀수번째 행의 12k-11 번째 열 내지 12k-6 번째 열에 배치된 복수의 서브 화소와 짝수번째 행의 12k-11 번째 열 내지 12k-6 번째 열에 배치된 복수의 서브 화소 사이에는 적어도 하나의 고전위 전압 배선이 배치될 수 있다.

본 발명의 또 다른 특징에 따르면, 홀수번째 행의 12k-5 번째 열 내지 12k 번째 열에 배치된 복수의 서브 화소의 일측과 짝수번째 행의 12k-5 번째 열 내지 12k 번째 열에 배치된 복수의 서브 화소의 타측에는 적어도 하나의 고전위 전압 배선이 배치될 수 있다.

본 발명의 또 다른 특징에 따르면, 홀수번째 행의 12k-11 번째 열 내지 12k-6 번째 열에 배치된 복수의 서브 화소의 일측과 짝수번째 행의 12k-11 번째 열 내지 12k-6 번째 열에 배치된 복수의 서브 화소의 타측에는 적어도 하나의 기준 전압 배선이 배치될 수 있다.

본 발명의 또 다른 특징에 따르면, 홀수번째 행의 12k-5 번째 열 내지 12k 번째 열에 배치된 복수의 서브 화소와 짝수번째 행의 12k-5 번째 열 내지 12k 번째 열에 배치된 복수의 서브 화소 사이에는 적어도 하나의 고전위 전압 배선이 배치될 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100: 표시 장치
110: 표시 패널
120: 게이트 구동부
130: 데이터 구동부
140: 타이밍 컨트롤러
150: 발광 소자
PX: 화소
SP: 서브 화소
R: 제1 서브 화소
W: 제2 서브 화소
B: 제3 서브 화소
G: 제4 서브 화소
DL: 데이터 배선
GL: 게이트 배선
VDDL: 고전위 전압 배선
RVL: 기준 전압 배선
SWT: 스위칭 트랜지스터
DT: 구동 트랜지스터
SET: 센싱 트랜지스터
SC: 스토리지 커패시터
N1: 제1 노드
N2: 제2 노드
N3: 제3 노드
DATA: 데이터 전압
GATE: 게이트 전압
SDL: 서브 데이터 배선
CSL1: 제1 제어 신호 배선
CSL2: 제2 제어 신호 배선
CS1: 제1 제어 신호
CS2: 제2 제어 신호
SW1: 제1 스위칭 소자
SW2: 제2 스위칭 소자
MX: 먹스
SMX: 서브 먹스
RP: 리페어 패턴
VDDL1: 제1 고전위 전압 배선
SVDDL1: 제1 서브 고전위 전압 배선
VDDL2: 제2 고전위 전압 배선
SVDDL2: 제2 서브 고전위 전압 배선
RVL1: 제1 기준 전압 배선
SRVL1: 제1 서브 기준 전압 배선
RVL2: 제2 기준 전압 배선
SRVL2: 제2 서브 기준 전압 배선
VSSL: 저전위 전압 배선

Claims

서로 다른 색상의 제1 서브 화소, 제2 서브 화소, 제3 서브 화소 및 제4 서브 화소를 구비하는 복수의 화소가 배치되는 표시 패널;
상기 복수의 화소에 복수의 데이터 배선을 통해 데이터 전압을 공급하는 데이터 구동부; 및
상기 복수의 화소에 복수의 게이트 배선을 통해 게이트 신호를 공급하는 게이트 구동부를 포함하고,
상기 복수의 데이터 배선 각각은 복수의 서브 데이터 배선으로 분기되고,
상기 복수의 서브 데이터 배선 각각은 동일 색상의 복수의 서브 화소에 연결되는, 표시 장치.
제1항에 있어서,
상기 복수의 화소에 구비되는 복수의 제1 서브 화소는 동일한 열에 배치되고,
상기 복수의 화소에 구비되는 복수의 제2 서브 화소는 동일한 열에 배치되고,
상기 복수의 화소에 구비되는 복수의 제3 서브 화소는 동일한 열에 배치되고,
상기 복수의 화소에 구비되는 복수의 제4 서브 화소는 동일한 열에 배치되는, 표시 장치.
제1항에 있어서,
상기 제1 서브 화소는 적색 서브 화소이고,
상기 제2 서브 화소는 백색 서브 화소이고,
상기 제3 서브 화소는 청색 서브 화소이고,
상기 제4 서브 화소는 녹색 서브 화소인, 표시 장치.
제1항에 있어서,
상기 복수의 서브 데이터 배선은
상기 복수의 화소에 배치되는 복수의 제1 서브 화소에 연결되는 복수의 제1 서브 데이터 배선,
상기 복수의 화소에 배치되는 복수의 제2 서브 화소에 연결되는 복수의 제2 서브 데이터 배선,
상기 복수의 화소에 배치되는 복수의 제3 서브 화소에 연결되는 복수의 제3 서브 데이터 배선, 및
상기 복수의 화소에 배치되는 복수의 제4 서브 화소에 연결되는 복수의 제4 서브 데이터 배선을 포함하는, 표시 장치.
제4항에 있어서,
상기 제1 서브 데이터 배선과 상기 제2 서브 데이터 배선은 상기 제1 서브 화소와 상기 제2 서브 화소 사이에 배치되고,
상기 제3 서브 데이터 배선과 상기 제4 서브 데이터 배선은 상기 제3 서브 화소와 상기 제4 서브 화소 사이에 배치되는, 표시 장치.
제1항에 있어서,
상기 복수의 화소 각각은 동일한 게이트 배선에 연결되고,
상기 복수의 화소 중 인접된 두개의 화소는 서로 다른 게이트 배선에 연결되는, 표시 장치.
제1항에 있어서,
상기 표시 패널이 단색 화면 또는 수직 패턴 화면을 구현할 때,
하나의 프레임 동안 상기 데이터 전압은 일정하게 유지되는, 표시 장치.
제1항에 있어서,
상기 제1 서브 화소, 상기 제2 서브 화소, 상기 제3 서브 화소 및 상기 제4 서브 화소 각각은,
스위칭 트랜지스터, 구동 트랜지스터, 스토리지 커패시터, 센싱 트랜지스터 및 발광 소자를 포함하는, 표시 장치.
제8항에 있어서,
상기 표시 패널에는
상기 센싱 트랜지스터에 연결되는 복수의 기준 전압 배선; 및
상기 구동 트랜지스터에 연결되는 복수의 고전위 전압 배선을 더 구비되고,
상기 복수의 기준 전압 배선 각각은 하나의 화소 내부에 배치되고,
상기 복수의 고전위 전압 배선 각각은 인접된 복수의 화소 사이에 배치되는, 표시 장치.
제1항에 있어서,
상기 복수의 데이터 배선과 상기 복수의 서브 데이터 배선 사이에 배치되고,
제어 신호에 따라, 상기 복수의 데이터 배선과 상기 복수의 서브 데이터 배선의 연결 관계를 제어하는 먹스를 더 포함하는, 표시 장치.
제10항에 있어서,
상기 먹스는,
제1 제어 신호에 따라, 데이터 배선과 복수의 서브 데이터 배선 중 어느 하나를 연결하는 복수의 제1 스위칭 소자와
제2 제어 신호에 따라, 데이터 배선과 복수의 서브 데이터 배선 중 다른 하나를 연결하는 복수의 제2 스위칭 소자를 포함하는, 표시 장치.
제11항에 있어서,
상기 먹스는 하나로 통합되어,
상기 복수의 제1 스위칭 소자에는 하나의 제1 제어 신호가 인가되고,
상기 복수의 제2 스위칭 소자에는 하나의 제2 제어 신호가 인가되는, 표시 장치 구동 방법.
제11항에 있어서,
상기 먹스는 복수의 서브 먹스로 분할되어,
상기 복수의 서브 먹스 각각은 복수의 제1 스위칭 소자 및 복수의 제2 스위칭 소자를 포함하고,
상기 복수의 서브 먹스 각각에는 별개의 제1 제어 신호 및 별개의 제2 제어 신호가 인가되는, 표시 장치 구동 방법.
서로 다른 색상의 복수의 서브 화소가 배치되는 표시 패널;
상기 복수의 서브 화소에 복수의 데이터 배선을 통해 데이터 전압을 공급하는 데이터 구동부; 및
상기 복수의 서브 화소에 복수의 게이트 배선을 통해 게이트 신호를 공급하는 게이트 구동부를 포함하고,
상기 복수의 데이터 배선 각각은 복수의 서브 데이터 배선으로 분기되고,
상기 복수의 서브 데이터 배선 각각은 동일 색상의 서브 화소에 연결되고,
상기 복수의 게이트 배선은
홀수번째 행에 배치되는 복수의 서브 화소의 일측에 배치된 제1 게이트 배선,
상기 홀수번째 행에 배치되는 복수의 서브 화소와 짝수번째 행에 배치되는 복수의 서브 화소 사이에 배치되는 제2 게이트 배선과 제3 게이트 배선 및
상기 짝수번째 행에 배치되는 복수의 서브 화소의 타측에 배치된 제4 게이트 배선을 포함하고,
12k-11 번째 열 내지 12k-6 번째 열에 배치된 복수의 서브 화소는 상기 제2 게이트 배선 및 상기 제3 게이트 배선보다, 상기 제1 게이트 배선 및 상기 제4 게이트 배선에 인접하게 배치되고,
12k-5 번째 열 내지 12k-6 번째 열에 배치된 복수의 서브 화소는 상기 제1 게이트 배선 및 상기 제4 게이트 배선보다, 상기 제2 게이트 배선 및 상기 제3 게이트 배선에 인접하게 배치되는, 표시 장치. (단 k는 1 이상의 자연수.)
제14항에 있어서,
상기 홀수번째 행의 12k-11 번째 열 내지 12k-6 번째 열에 배치된 복수의 서브 화소는 상기 제1 게이트 배선에 연결되고, 상기 제2 게이트 배선보다 상기 제1 게이트 배선에 인접하게 배치되고,
상기 홀수번째 행의 12k-5 번째 열 내지 12k 번째 열에 배치된 복수의 서브 화소는 상기 제2 게이트 배선에 연결되고 상기 제1 게이트 배선보다 상기 제2 게이트 배선에 인접하게 배치되는, 표시 장치.
제14항에 있어서,
상기 짝수번째 행의 12k-11 번째 열 내지 12k-6 번째 열에 배치된 복수의 서브 화소는 상기 제4 게이트 배선에 연결되고 상기 제3 게이트 배선보다 상기 제4 게이트 배선에 인접하게 배치되고,
상기 짝수번째 행의 12k-5 번째 열 내지 12k 번째 열에 배치된 서브 화소는 상기 제3 게이트 배선에 연결되고 상기 제4 게이트 배선보다 상기 제3 게이트 배선에 인접하게 배치되는, 표시 장치.
제14항에 있어서,
상기 복수의 서브 화소 중 12k-11 번째 열, 12k-8 번째 열, 12k-5 번째 열 및 12k-2 번째 열에 배치되는 복수의 서브 화소는 청색 서브 화소이고,
상기 복수의 서브 화소 중 12k-10 번째 열, 12k-7 번째 열, 12k-4 번째 열 및 12k-1 번째 열에 배치되는 복수의 서브 화소는 녹색 서브 화소이고,
상기 복수의 서브 화소 중 12k-9 번째 열, 12k-6 번째 열, 12k-3 번째 열 및 12k 번째 열에 배치되는 서브 화소는 적색 서브 화소인, 표시 장치.
제14항에 있어서,
상기 홀수번째 행의 12k-11 번째 열 내지 12k-6 번째 열에 배치된 복수의 서브 화소와 상기 짝수번째 행의 12k-11 번째 열 내지 12k-6 번째 열에 배치된 복수의 서브 화소 사이에는 복수의 리페어 패턴이 배치되는, 표시 장치.
제14항에 있어서,
상기 홀수번째 행의 12k-5 번째 열 내지 12k 번째 열에 배치된 복수의 서브 화소의 일측과 상기 짝수번째 행의 12k-5 번째 열 내지 12k 번째 열에 배치된 복수의 서브 화소의 타측에는 복수의 리페어 패턴이 배치되는, 표시 장치.
제14항에 있어서,
상기 홀수번째 행의 12k-11 번째 열 내지 12k-6 번째 열에 배치된 복수의 서브 화소와 상기 짝수번째 행의 12k-11 번째 열 내지 12k-6 번째 열에 배치된 복수의 서브 화소 사이에는 적어도 하나의 고전위 전압 배선이 배치되는, 표시 장치.
제14항에 있어서,
상기 홀수번째 행의 12k-5 번째 열 내지 12k 번째 열에 배치된 복수의 서브 화소의 일측과 상기 짝수번째 행의 12k-5 번째 열 내지 12k 번째 열에 배치된 복수의 서브 화소의 타측에는 적어도 하나의 고전위 전압 배선이 배치되는, 표시 장치.
제14항에 있어서,
상기 홀수번째 행의 12k-11 번째 열 내지 12k-6 번째 열에 배치된 복수의 서브 화소의 일측과 상기 짝수번째 행의 12k-11 번째 열 내지 12k-6 번째 열에 배치된 복수의 서브 화소의 타측에는 적어도 하나의 기준 전압 배선이 배치되는, 표시 장치.
제14항에 있어서,
상기 홀수번째 행의 12k-5 번째 열 내지 12k 번째 열에 배치된 복수의 서브 화소와 상기 짝수번째 행의 12k-5 번째 열 내지 12k 번째 열에 배치된 복수의 서브 화소 사이에는 적어도 하나의 고전위 전압 배선이 배치되는, 표시 장치.