KR20220028600A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20220028600A
KR20220028600A KR1020200109792A KR20200109792A KR20220028600A KR 20220028600 A KR20220028600 A KR 20220028600A KR 1020200109792 A KR1020200109792 A KR 1020200109792A KR 20200109792 A KR20200109792 A KR 20200109792A KR 20220028600 A KR20220028600 A KR 20220028600A
Authority
KR
South Korea
Prior art keywords
package
chip
display panel
display device
gate
Prior art date
Application number
KR1020200109792A
Other languages
English (en)
Inventor
이진한
임창균
Original Assignee
스템코 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스템코 주식회사 filed Critical 스템코 주식회사
Priority to KR1020200109792A priority Critical patent/KR20220028600A/ko
Publication of KR20220028600A publication Critical patent/KR20220028600A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133354—Arrangements for aligning or assembling substrates

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

디스플레이 패널의 일측변에 소스용 IC와 게이트용 IC를 모두 배치시키는 디스플레이 장치를 제공한다. 상기 디스플레이 장치는, 화면 상에 데이터를 표시하는 디스플레이 패널; 및 디스플레이 패널을 구동시키기 위한 제1 구동 칩 및 제2 구동 칩을 구비하는 제1 패키지를 포함하며, 제1 패키지는 디스플레이 패널의 일 측변에 설치된다.

Description

디스플레이 장치 {Apparatus for displaying}
본 발명은 디스플레이 장치에 관한 것이다. 보다 상세하게는, 평판형 디스플레이 장치에 관한 것이다.
디스플레이 장치는 시각 정보 전달 매체로서, 화면 상에 문자나 도형의 형식으로 데이터를 시각적으로 표시하는 기기를 말한다.
최근 들어 평판형 디스플레이 장치(FPD; Flat Panel Display)가 각광을 받고 있다. 평판형 디스플레이 장치는 그 종류에 따라 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), OLED(Organic Light Emitting Diode), 마이크로 LED 디스플레이(Micro LED Display) 등으로 분류될 수 있다.
한국공개특허 제10-2001-0030555호 (공개일: 2001.04.16.)
종래의 디스플레이 기기(100)는 도 1에 도시된 바와 같이 디스플레이 패널(110)의 일측변에 소스(Source)용 IC를 실장한 제1 COF(Chip On Film)(120)를 구비하고, 일측변과 수직으로 연장되는 타측변에 게이트(Gate)용 IC를 실장한 제2 COF(130)를 구비한다. 종래의 디스플레이 기기(100)는 COF를 사용하지 않고 타측변에 게이트용 IC를 디스플레이 패널(110)의 가장자리에 곧바로 실장하기도 한다.
최근에는 디스플레이 기기의 가시 품질 향상을 위해 테두리에 해당하는 베젤(Bezel)을 최소화하는 기술이 요구되고 있다. 그러나, 종래의 디스플레이 기기(100)는 양측변에 각각 소스용 IC와 게이트용 IC를 실장하기 때문에 베젤을 축소하는 데에 한계가 있다.
본 발명에서 해결하고자 하는 과제는, 디스플레이 패널의 일측변에 소스용 IC와 게이트용 IC를 모두 배치시키는 디스플레이 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 디스플레이 장치의 일 면(aspect)은, 화면 상에 데이터를 표시하는 디스플레이 패널; 및 상기 디스플레이 패널을 구동시키기 위한 제1 구동 칩 및 제2 구동 칩을 구비하는 제1 패키지를 포함하며, 상기 제1 패키지는 상기 디스플레이 패널의 일 측변에 설치된다.
상기 디스플레이 장치는, 상기 제1 구동 칩 및 상기 제2 구동 칩 중 어느 하나를 구비하는 제2 패키지를 더 포함할 수 있다.
상기 제2 패키지는 상기 제1 패키지와 상기 디스플레이 패널의 동일 측변에 설치될 수 있다.
상기 제1 패키지는 상기 제2 패키지의 양측에 설치되거나, 상기 제2 패키지의 일측에 설치될 수 있다.
상기 제1 패키지는 상기 제2 패키지의 양측에 설치되는 경우, 각각 동일 개수 설치될 수 있다.
상기 제2 패키지는 상기 제1 패키지와 서로 다른 개수로 설치될 수 있다.
상기 제2 패키지는 상기 제1 패키지보다 더 많은 개수로 설치될 수 있다.
상기 제1 패키지 및/또는 상기 제2 패키지는 칩 온 필름(COF)일 수 있다.
상기 제1 패키지는 서로 다른 기능을 하는 칩이 실장된 2 Chip COF이고, 상기 제2 패키지는 동일한 기능을 하는 칩이 실장된 1 Chip COF일 수 있다.
상기 제1 구동 칩은 상기 디스플레이 패널의 세로 방향 구동에 이용되는 소스 칩(Source Chip)이며, 상기 제2 구동 칩은 상기 디스플레이 패널의 가로 방향 구동에 이용되는 게이트 칩(Gate Chip)일 수 있다.
상기 제1 구동 칩 및 상기 제2 구동 칩은 상기 제1 패키지 상에 적어도 하나 이상 배치되며, 상기 제1 구동 칩은 상기 제2 구동 칩과 동일 개수 배치되거나, 상기 제2 구동 칩보다 더 많은 개수 배치될 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명에 따르면, 다음과 같은 효과를 얻을 수 있다.
첫째, 디스플레이 패널의 일측변에 소스용 IC와 게이트용 IC를 모두 배치시킴으로써, 디스플레이 장치의 베젤을 축소하는 효과를 얻을 수 있다.
둘째, 소스용 IC가 실장된 COF, 소스용 IC와 게이트용 IC가 함께 실장된 COF 등 다양한 패키지를 조합하여 배치시킴으로써, 디스플레이 패널 구동 패키지를 최적화하는 효과를 얻을 수 있다.
셋째, COF의 수량을 감소시켜 원가를 절감하는 효과를 얻을 수 있다.
도 1은 종래 디스플레이 기기의 COF 배치 구조를 보여주는 도면이다.
도 2는 본 발명의 제1 실시예에 따라 복수 개의 패키지를 포함하는 디스플레이 장치의 내부 구조를 개략적으로 도시한 도면이다.
도 3은 본 발명의 제1 실시예에 따른 디스플레이 장치를 구성하는 제1 패키지의 다양한 실시 형태를 설명하기 위한 제1 예시도이다.
도 4는 본 발명의 제1 실시예에 따른 디스플레이 장치를 구성하는 제1 패키지의 다양한 실시 형태를 설명하기 위한 제2 예시도이다.
도 5는 본 발명의 제1 실시예에 따른 디스플레이 장치를 구성하는 제1 패키지의 다양한 실시 형태를 설명하기 위한 제3 예시도이다.
도 6은 본 발명의 제1 실시예에 따른 디스플레이 장치를 구성하는 제1 패키지의 다양한 실시 형태를 설명하기 위한 제4 예시도이다.
도 7은 본 발명의 제1 실시예에 따른 디스플레이 장치를 구성하는 제1 패키지의 다양한 실시 형태를 설명하기 위한 제5 예시도이다.
도 8은 본 발명의 제2 실시예에 따라 복수 개의 패키지를 포함하는 디스플레이 장치의 내부 구조를 개략적으로 도시한 도면이다.
도 9는 본 발명의 제3 실시예에 따라 복수 개의 패키지를 포함하는 디스플레이 장치의 내부 구조를 개략적으로 도시한 도면이다.
도 10은 본 발명의 제4 실시예에 따라 복수 개의 패키지를 포함하는 디스플레이 장치의 내부 구조를 개략적으로 도시한 도면이다.
도 11은 본 발명의 제5 실시예에 따라 복수 개의 패키지를 포함하는 디스플레이 장치의 내부 구조를 개략적으로 도시한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 게시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 게시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위 뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성요소들과 다른 소자 또는 구성요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어 도면 부호에 상관없이 동일하거나 대응하는 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 발명은 디스플레이 패널의 일 측변에 소스용 IC와 게이트용 IC를 모두 배치시키는 디스플레이 장치에 관한 것이다. 본 발명은 이를 통해 디스플레이 장치의 베젤(Bezel)을 축소시킬 수 있으며, 디스플레이 패널 구동 패키지를 최적화시킬 수 있다.
디스플레이 화소는 발광재(예를 들어, LCD, OLED 등)의 하부 및 상부에 각각 전극을 형성하여 이 전극간 전계를 통해 구동될 수 있다. 이 경우, 하부에는 TFT 소스 회로가 형성될 수 있으며, 상부에는 게이트 회로가 형성될 수 있다.
이와 같이, 소스 회로와 게이트 회로가 형성된 층이 상이해지기 때문에, 접합부는 측변의 같은 면에서 이루어지더라도 배선이 연장되면서 상하층으로 분리될 수 있으며, 소스 회로와 게이트 회로가 겹치는 부분에서는 서로 다른 층으로 엇갈려서 형성되므로 간섭이 발생하지 않을 수 있다.
따라서, 본 발명에서는 디스플레이 패널의 일 측변에 소스 칩(소스용 IC)과 게이트 칩(게이트용 IC)를 모두 배치시키는 것이 가능해질 수 있다.
다른 실시예로, 소스 회로와 게이트 회로가 같은 층에 형성될 수도 있는데, 이때에는 교차점에서 절연층을 형성하여 브릿지 형태로 교차하도록 하거나, 비아홀을 형성하여 기판의 이면을 통해 교차하도록 할 수도 있다.
이하에서는 도면 등을 참조하여 본 발명을 자세하게 설명하기로 한다.
도 2는 본 발명의 제1 실시예에 따라 복수 개의 패키지를 포함하는 디스플레이 장치의 내부 구조를 개략적으로 도시한 도면이다.
도 2에 따르면, 디스플레이 장치(200)는 디스플레이 패널(210) 및 제1 패키지(220)를 포함하여 구성될 수 있다.
디스플레이 패널(210)은 화면(211) 상에 텍스트, 이미지 등과 같은 데이터를 표시하는 것이다. 이러한 디스플레이 패널(210)은 디스플레이 장치(200) 내에 적어도 하나 구비될 수 있다.
디스플레이 패널(210)은 디스플레이 장치(200) 내에 한 개 구비되는 경우, 디스플레이 장치(200)의 일면에 배치될 수 있다. 디스플레이 패널(210)은 예를 들어, 디스플레이 장치(200)의 전면에 배치될 수 있다.
그러나 본 실시예가 이에 한정되는 것은 아니다. 디스플레이 패널(210)은 디스플레이 장치(200)의 복수 개의 면에 연결되어 배치되는 것도 가능하다. 디스플레이 패널(210)은 예를 들어, 디스플레이 장치(200)의 전면 및 양측면에 연결되어 배치될 수 있다.
제1 패키지(220)는 디스플레이 패널(210)을 구동시키기 위한 반도체 칩(Chip)이 설치되는 것이다. 이러한 제1 패키지(220)는 디스플레이 패널(210)의 일 측변에 인접하여 적어도 하나 이상 설치될 수 있다. 제1 패키지(220)는 예를 들어, 디스플레이 패널(210)의 하측변에 인접하여 복수 개 설치될 수 있다.
그러나 본 실시예가 이에 한정되는 것은 아니다. 제1 패키지(220)는 디스플레이 패널(210)의 상측변에 인접하여 복수 개 설치되는 것도 가능하다. 한편, 제1 패키지(220)는 디스플레이 패널(210)의 좌측변에 인접하여 복수 개 설치되거나, 디스플레이 패널(210)의 우측변에 인접하여 복수 개 설치되는 것도 가능하다.
제1 패키지(220)는 소스 칩(Source Chip or Source IC; 221) 및 게이트 칩(Gate Chip or Gate IC; 222)을 모두 포함하여 구성될 수 있다. 여기서, 소스 칩(221) 즉, 제1 구동 칩(221)은 디스플레이 패널(210)을 구동시킬 때에 세로 구동에 이용될 수 있으며, 게이트 칩(222) 즉, 제2 구동 칩(222)은 디스플레이 패널(210)을 구동시킬 때에 가로 구동에 이용될 수 있다. 소스 칩(221) 및 게이트 칩(222)은 제1 패키지(220)에 형성되어 있는 아우터 리드 영역을 통해 디스플레이 패널(210)과 제어 유닛(예를 들어, PCB(Printed Circuit Board) 또는 FPC(Flexible Printed Circuit) 상의 마이크로 프로세서)에 각각 연결될 수 있다.
제1 패키지(220)는 칩 온 필름(COF; Chip On Film)으로 구현될 수 있다. 제1 패키지(220)는 소스 칩(221) 및 게이트 칩(222)을 모두 포함하는 경우, 소스 칩(221)과 게이트 칩(222)이 모두 실장되어 있는 칩 온 필름 즉, 2 Chip COF로 구현될 수 있다.
제1 패키지(220)는 한 개의 소스 칩(221) 및 한 개의 게이트 칩(222)을 포함할 수 있다. 예를 들어, 디스플레이 장치(200)가 3840 × 2160의 해상도를 가지는 TV로 구현되는 경우, 소스 칩(221) 및 게이트 칩(222)이 각각 열두 개씩 구성될 수 있으므로, 제1 패키지(220)는 디스플레이 패널(210)의 일 측변에 열두 개 설치될 수 있다.
그러나 본 실시예가 이에 한정되는 것은 아니다. 제1 패키지(220)는 복수 개의 소스 칩(221) 및 복수 개의 게이트 칩(222)을 포함하는 것도 가능하다. 제1 패키지(220)는 예를 들어, 도 3에 도시된 바와 같이 두 개의 소스 칩(221a, 221b) 및 두 개의 게이트 칩(222a, 222b)을 포함할 수 있다. 도 3은 본 발명의 제1 실시예에 따른 디스플레이 장치를 구성하는 제1 패키지의 다양한 실시 형태를 설명하기 위한 제1 예시도이다.
제1 패키지(220)가 복수 개의 소스 칩(221) 및 복수 개의 게이트 칩(222)을 포함하는 경우, 복수 개의 소스 칩(221)끼리 인접하여 배치되고, 복수 개의 게이트 칩(222)끼리 인접하여 배치될 수 있다. 예를 들어, 도 3에 도시된 바와 같이 제1 패키지(220) 상에 제1 방향(10)으로 제1 소스 칩(221a), 제2 소스 칩(221b), 제1 게이트 칩(222a) 및 제2 게이트 칩(222b)의 순서로 배치될 수 있다.
그러나 본 실시예가 이에 한정되는 것은 아니다. 복수 개의 소스 칩(221) 및 복수 개의 게이트 칩(222)이 섞여 배치되는 것도 가능하다. 예를 들어, 도 4에 도시된 바와 같이 제1 패키지(220) 상에 제1 방향(10)으로 제1 소스 칩(221a), 제1 게이트 칩(222a), 제2 소스 칩(221b) 및 제2 게이트 칩(222b)의 순서로 배치될 수 있다. 도 4는 본 발명의 제1 실시예에 따른 디스플레이 장치를 구성하는 제1 패키지의 다양한 실시 형태를 설명하기 위한 제2 예시도이다.
한편, 도 3 및 도 4에서 제2 방향(20)은 제1 방향(10)에 수직인 방향을 말하며, 제3 방향(30)은 제1 방향(10) 및 제2 방향(20)에 의해 형성되는 평면에 대하여 수직인 방향을 말한다. 복수 개의 소스 칩(221) 및 복수 개의 게이트 칩(222)은 제2 방향(20)으로 끼리끼리 묶여 배치되거나 섞여 배치되는 것도 가능하다.
제1 패키지(220)는 복수 개의 소스 칩(221) 및 복수 개의 게이트 칩(222)을 포함하는 경우, 도 3의 예시에서 보는 바와 같이 동일 개수의 소스 칩(221) 및 게이트 칩(222)을 포함할 수 있다.
그러나 본 실시예가 이에 한정되는 것은 아니다. 제1 패키지(220)는 서로 다른 개수의 소스 칩(221) 및 게이트 칩(222)을 포함하는 것도 가능하다. 제1 패키지(220)는 예를 들어, 도 5에 도시된 바와 같이 세 개의 소스 칩(221a, 221b, 221c) 및 두 개의 게이트 칩(222a, 222b)을 포함할 수 있다. 도 5는 본 발명의 제1 실시예에 따른 디스플레이 장치를 구성하는 제1 패키지의 다양한 실시 형태를 설명하기 위한 제3 예시도이다.
한편, 제1 패키지(220)는 소스 칩(221) 및 게이트 칩(222) 중 어느 하나의 칩을 복수 개 포함하고, 다른 하나의 칩을 한 개 포함하는 것도 가능하다. 제1 패키지(220)는 예를 들어, 도 6의 예시에 나타난 바와 같이 복수 개의 소스 칩(221)(예를 들어, 제1 소스 칩(221a) 및 제2 소스 칩(221b)) 및 한 개의 게이트 칩(222)(예를 들어, 제1 게이트 칩(222a))을 포함할 수 있으며, 도 7의 예시에 나타난 바와 같이 한 개의 소스 칩(221)(예를 들어, 제1 소스 칩(221a)) 및 복수 개의 게이트 칩(222)(예를 들어, 제1 게이트 칩(222a) 및 제2 게이트 칩(222b))을 포함하는 것도 가능하다. 도 6은 본 발명의 제1 실시예에 따른 디스플레이 장치를 구성하는 제1 패키지의 다양한 실시 형태를 설명하기 위한 제4 예시도이며, 도 7은 본 발명의 제1 실시예에 따른 디스플레이 장치를 구성하는 제1 패키지의 다양한 실시 형태를 설명하기 위한 제5 예시도이다.
디스플레이 장치(200)는 이상 도 2 내지 도 4를 참조하여 설명한 바와 같이, 디스플레이 패널(210)을 구동시키기 위해 동일 개수의 소스 칩(221) 및 게이트 칩(222)을 포함할 수 있다.
그러나 본 실시예가 이에 한정되는 것은 아니다. 디스플레이 장치(200)는 도 5 내지 도 7에 도시되어 있는 바와 같이 게이트 칩(222)보다 소스 칩(221)을 더 많이 포함하는 것도 가능하다. 이하에서는 이에 대해 설명한다.
도 8은 본 발명의 제2 실시예에 따라 복수 개의 패키지를 포함하는 디스플레이 장치의 내부 구조를 개략적으로 도시한 도면이다.
도 8에 따르면, 디스플레이 장치(200)는 디스플레이 패널(210), 제1 패키지(220) 및 제2 패키지(230)를 포함하여 구성될 수 있다.
디스플레이 패널(210), 제1 패키지(220) 등에 대해서는 도 2를 참조하여 전술하였는 바, 여기서는 그 자세한 설명을 생략한다.
제2 패키지(230)는 제1 패키지(220)와 마찬가지로 디스플레이 패널(210)을 구동시키기 위한 반도체 칩(Chip)이 설치되는 것이다. 이러한 제2 패키지(230)는 디스플레이 패널(210)에서 제1 패키지(220)와 동일 측변에 인접하여 적어도 하나 이상 설치될 수 있다.
제2 패키지(230)는 적어도 하나의 소스 칩(221)을 포함하여 구성될 수 있다. 제2 패키지(230)는 제1 패키지(220)와 마찬가지로 칩 온 필름으로 구현될 수 있으며, 이 경우 제2 패키지(230)는 소스 칩(221)이 실장되어 있는 칩 온 필름 즉, 1 Chip COF로 구현될 수 있다.
제2 패키지(230)는 한 개의 소스 칩(221)을 포함할 수 있다. 예를 들어, 디스플레이 장치(200)가 3840 × 2160의 해상도를 가지는 TV로 구현되는 경우, 소스 칩(221)이 열 두개 구성되고 게이트 칩(222)이 네 개 구성될 수 있으므로, 제1 패키지(220) 및 제2 패키지(230)는 디스플레이 패널(210)의 일 측변에 각각 네 개 및 여덟 개 설치될 수 있다.
디스플레이 장치(200)가 디스플레이 패널(210), 제1 패키지(220) 및 제2 패키지(230)를 포함하는 경우, 제1 패키지(220)는 제2 패키지(230)와 동일 개수 구비될 수 있다. 그러나 본 실시예가 이에 한정되는 것은 아니다. 제1 패키지(220)는 제2 패키지(230)와 서로 다른 개수 구비되는 것도 가능하다.
디스플레이 장치(200)가 디스플레이 패널(210), 제1 패키지(220) 및 제2 패키지(230)를 포함하는 경우, 제1 패키지(220)는 디스플레이 패널(210)의 제1 영역(310) 및 제2 영역(320)에 배치되고, 제2 패키지(230)는 디스플레이 패널(210)의 제3 영역(330)에 배치될 수 있다. 여기서, 제1 영역(310) 및 제2 영역(320)은 디스플레이 패널(210)의 일 측변에서 양측 가장자리 영역을 말하며, 제3 영역(330)은 제1 영역(310) 및 제2 영역(320)의 사이에 위치하는 영역을 말한다.
디스플레이 장치(200)에서는 소스측 배선이 게이트측 배선보다 많기 때문에, 소스 칩(221)이 게이트 칩(222)보다 더 많이 소요될 수 있다. 따라서 디스플레이 장치(200)가 제1 패키지(220)만을 사용하게 되면, 게이트 칩(222)이 불필요하게 증가하여 원가가 상승하는 문제가 있다.
도 8의 디스플레이 장치(200)는 이러한 문제를 해결하기 위해 제1 패키지(220) 및 제2 패키지(230) 즉, 2 Chip COF 및 1 Chip COF를 혼용하는 것을 특징으로 한다. 도 8의 디스플레이 장치(200)는 게이트측 배선을 양쪽으로 분할함으로써, 게이트 인입선이 배치되는 디스플레이 패널의 양측변의 베젤을 동등한 수준으로 축소시키는 효과를 얻을 수 있다.
도 8에서 제1 영역(310) 및 제2 영역(320)은 제3 영역(330)보다 작은 면적을 가지도록 형성될 수 있다. 이 경우, 제3 영역(330)에 배치되는 제2 패키지(230)는 제1 영역(310)에 배치되는 제1 패키지(220) 및 제2 영역(320)에 배치되는 제1 패키지(220)보다 디스플레이 장치(220) 내에 더 많은 개수가 설치될 수 있다.
예를 들어, 디스플레이 장치(200)가 3840 × 2160의 해상도를 가지는 TV로 구현되는 경우, 제1 영역(310)에 두 개의 제1 패키지(220)가 배치되고, 제2 영역(320)에 두 개의 제1 패키지(220)가 배치되며, 제3 영역(330)에 여덟 개의 제2 패키지(230)가 배치될 수 있다.
그러나 본 실시예가 이에 한정되는 것은 아니다. 제1 영역(310), 제2 영역(320) 및 제3 영역(330)은 동등한 크기를 가지도록 형성되는 것도 가능하다. 이 경우, 제1 영역(310)에 배치되는 제1 패키지(220), 제2 영역(320)에 배치되는 제1 패키지(220) 및 제3 영역(330)에 배치되는 제2 패키지(330)는 디스플레이 장치(200) 내에 동일 개수 설치될 수 있다.
한편, 제1 영역(310) 및 제2 영역(320)은 제3 영역(330)보다 큰 면적을 가지도록 형성되는 것도 가능하다. 이 경우, 제1 영역(310)에 배치되는 제1 패키지(220) 및 제2 영역(320)에 배치되는 제1 패키지(220)는 제3 영역(330)에 배치되는 제2 패키지(230)보다 디스플레이 장치(220) 내에 더 많은 개수 설치될 수 있다.
한편, 상기의 예시(디스플레이 패널(210)의 일 측변이 제1 영역(310), 제2 영역(320) 및 제3 영역(330)으로 구분되는 경우)에서는 제1 영역(310) 및 제2 영역(320)이 동일한 크기를 가지는 것으로 설명하였으나, 제1 영역(310) 및 제2 영역(320)은 서로 다른 크기를 가지는 것도 가능하다.
한편, 디스플레이 장치(200)가 디스플레이 패널(210), 제1 패키지(220) 및 제2 패키지(230)를 포함하는 경우, 도 9에 도시된 바와 같이 제1 패키지(220)는 디스플레이 패널(210)의 제3 영역(330)에 배치되고, 제2 패키지(230)는 디스플레이 패널(210)의 제1 영역(310) 및 제2 영역(320)에 배치되는 것도 가능하다. 도 9는 본 발명의 제3 실시예에 따라 복수 개의 패키지를 포함하는 디스플레이 장치의 내부 구조를 개략적으로 도시한 도면이다.
디스플레이 장치(200)가 디스플레이 패널(210), 제1 패키지(220) 및 제2 패키지(230)를 포함하는 경우, 도 10에 도시된 바와 같이 제1 패키지(220)는 디스플레이 패널(210)의 제4 영역(340)에 배치되고, 제2 패키지(230)는 디스플레이 패널(210)의 제5 영역(350)에 배치되는 것도 가능하다. 여기서, 제4 영역(340)은 디스플레이 패널(210)의 일 측변에서 일측 가장자리 영역을 말하며, 제5 영역(350)은 디스플레이 패널(210)의 일 측변에서 나머지 영역을 말한다. 도 10은 본 발명의 제4 실시예에 따라 복수 개의 패키지를 포함하는 디스플레이 장치의 내부 구조를 개략적으로 도시한 도면이다.
마찬가지로, 디스플레이 장치(200)가 디스플레이 패널(210), 제1 패키지(220) 및 제2 패키지(230)를 포함하는 경우, 도 11에 도시된 바와 같이 제1 패키지(220)는 디스플레이 패널(210)의 제5 영역(350)에 배치되고, 제2 패키지(230)는 디스플레이 패널(210)의 제4 영역(340)에 배치될 수도 있다. 도 11은 본 발명의 제5 실시예에 따라 복수 개의 패키지를 포함하는 디스플레이 장치의 내부 구조를 개략적으로 도시한 도면이다.
도 10 및 도 11의 디스플레이 장치(200)는 게이트 인입선이 배치되는 디스플레이 패널(210)의 일 측변으로 게이트측 배선을 형성함으로써, 반대측 변에는 게이트측 배선이 생략될 수 있으며, 이에 따라 도 8의 디스플레이 장치(200)의 경우보다 베젤을 더 축소시키는 효과를 얻을 수 있다.
도 10에서 제5 영역(350)은 제4 영역(340)보다 더 넓은 면적을 가지도록 형성될 수 있다. 이 경우, 제5 영역(350)에 배치되는 제2 패키지(230)는 제4 영역(340)에 배치되는 제1 패키지(220)보다 디스플레이 장치(200) 내에 더 많은 개수 설치될 수 있다.
예를 들어, 디스플레이 장치(200)가 3840 × 2160의 해상도를 가지는 TV로 구현되는 경우, 제4 영역(340)에 네 개의 제1 패키지(220)가 배치되고, 제5 영역(350)에 여덟 개의 제2 패키지(230)가 배치될 수 있다.
그러나 본 실시예가 이에 한정되는 것은 아니다. 제5 영역(350)은 제4 영역(340)과 동일한 면적을 가지도록 형성되는 것도 가능하다. 이 경우, 제5 영역(350)에 배치되는 제2 패키지(230)는 디스플레이 장치(200) 내에서 제4 영역(340)에 배치되는 제1 패키지(220)와 동일 개수 설치될 수 있다.
한편, 제5 영역(350)은 제4 영역(340)보다 더 좁은 면적을 가지도록 형성되는 것도 가능하다. 이 경우, 제5 영역(350)에 배치되는 제2 패키지(230)는 제4 영역(340)에 배치되는 제1 패키지(220)보다 디스플레이 장치(200) 내에 더 적은 개수 설치될 수 있다.
한편, 상기의 예시(제5 영역(350)이 제4 영역(340)과 동등한 면적을 가지도록 형성되거나, 제4 영역(340)보다 더 좁은 면적을 가지도록 형성되는 경우)는 도 11에도 동일하게 적용될 수 있음은 물론이다.
이상 도 2 내지 도 11을 참조하여 설명한 바와 같이, 본 실시예에서는 소스 칩 실장 영역과 별도로 디스플레이 패널(210)의 측변에 형성되어 있던 게이트 칩 실장 영역을 제거함으로써, 즉 게이트 칩 실장 영역을 소스 칩 실장 영역과 디스플레이 패널(210)의 동일 측변에 형성함으로써, 디스플레이 장치(200)의 베젤을 축소시키는 효과를 얻을 수 있다.
또한, 본 실시예에서는 소스 칩(Source Chip or Source IC)과 게이트 칩(Gate Chip or Gate IC)을 모두 실장하는 2 Chip COF(즉, 제1 패키지(220)) 및 소스 칩만을 실장하는 1 Chip COF(즉, 제2 패키지(230))를 조합하여 소스 측에 장착함으로써, 디스플레이 패널 구동 패키지를 최적화할 수 있으며, 제1 패키지(220), 제2 패키지(230) 등 COF의 수량을 감소시켜 원가를 절감하는 효과도 얻을 수 있다.
도 8 내지 도 11을 참조하여 설명한 실시예에서는 소스 칩과 게이트 칩을 하나의 COF에 혼용 실장하는 예를 보인 것이다. 그러나 본 실시예가 이에 한정되는 것은 아니다. 도 6 및 도 7을 참조하여 설명한 바와 같이 COF에 복수 개의 소스 칩을 실장하거나 복수 개의 게이트 칩을 실장하는 것이 상기의 실시예(도 8 내지 도 11을 참조하여 설명한 실시예)에 적용될 수 있으며, 필요시에는 도 3 내지 도 5를 참조하여 설명한 바와 같이 COF에 소스 칩과 게이트 칩을 복수 개 혼용하여 실장하는 것이 상기의 실시예에 적용될 수 있다.
이상 도 2 내지 도 11을 참조하여 디스플레이 장치(200)의 다양한 실시 형태에 대하여 설명하였다. 본 발명에 따른 디스플레이 장치(200)는 평판형 디스플레이 장치에 적용될 수 있다. 디스플레이 장치(200)는 예를 들어, 고해상도 대형 디스플레이 모듈에 적용될 수 있다.
이상과 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
200: 디스플레이 장치 210: 디스플레이 패널
211: 화면 220: 제1 패키지
221: 소스 칩 221a: 제1 소스 칩
221b: 제2 소스 칩 221c: 제3 소스 칩
222: 게이트 칩 222a: 제1 게이트 칩
222b: 제2 게이트 칩 230: 제2 패키지
310: 제1 영역 320: 제2 영역
330: 제3 영역 340: 제4 영역
350: 제5 영역

Claims (11)

  1. 화면 상에 데이터를 표시하는 디스플레이 패널; 및
    상기 디스플레이 패널을 구동시키기 위한 제1 구동 칩 및 제2 구동 칩을 구비하는 제1 패키지를 포함하며,
    상기 제1 패키지는 상기 디스플레이 패널의 일 측변에 설치되는 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 제1 구동 칩 및 상기 제2 구동 칩 중 어느 하나를 구비하는 제2 패키지를 더 포함하는 디스플레이 장치.
  3. 제 2 항에 있어서,
    상기 제2 패키지는 상기 제1 패키지와 상기 디스플레이 패널의 동일 측변에 설치되는 디스플레이 장치.
  4. 제 2 항에 있어서,
    상기 제1 패키지는 상기 제2 패키지의 양측에 설치되거나, 상기 제2 패키지의 일측에 설치되는 디스플레이 장치.
  5. 제 4 항에 있어서,
    상기 제1 패키지는 상기 제2 패키지의 양측에 설치되는 경우, 각각 동일 개수 설치되는 디스플레이 장치.
  6. 제 2 항에 있어서,
    상기 제2 패키지는 상기 제1 패키지와 서로 다른 개수로 설치되는 디스플레이 장치.
  7. 제 6 항에 있어서,
    상기 제2 패키지는 상기 제1 패키지보다 더 많은 개수로 설치되는 디스플레이 장치.
  8. 제 2 항에 있어서,
    상기 제1 패키지 및/또는 상기 제2 패키지는 칩 온 필름(COF)인 디스플레이 장치.
  9. 제 8 항에 있어서,
    상기 제1 패키지는 서로 다른 기능을 하는 칩이 실장된 2 Chip COF이고,
    상기 제2 패키지는 동일한 기능을 하는 칩이 실장된 1 Chip COF인 디스플레이 장치.
  10. 제 1 항에 있어서,
    상기 제1 구동 칩은 상기 디스플레이 패널의 세로 방향 구동에 이용되는 소스 칩(Source Chip)이며,
    상기 제2 구동 칩은 상기 디스플레이 패널의 가로 방향 구동에 이용되는 게이트 칩(Gate Chip)인 디스플레이 장치.
  11. 제 1 항에 있어서,
    상기 제1 구동 칩 및 상기 제2 구동 칩은 상기 제1 패키지 상에 적어도 하나 이상 배치되며,
    상기 제1 구동 칩은 상기 제2 구동 칩과 동일 개수 배치되거나, 상기 제2 구동 칩보다 더 많은 개수 배치되는 디스플레이 장치.
KR1020200109792A 2020-08-31 2020-08-31 디스플레이 장치 KR20220028600A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200109792A KR20220028600A (ko) 2020-08-31 2020-08-31 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200109792A KR20220028600A (ko) 2020-08-31 2020-08-31 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20220028600A true KR20220028600A (ko) 2022-03-08

Family

ID=80812835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200109792A KR20220028600A (ko) 2020-08-31 2020-08-31 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR20220028600A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010030555A (ko) 1999-09-20 2001-04-16 마찌다 가쯔히꼬 액정 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010030555A (ko) 1999-09-20 2001-04-16 마찌다 가쯔히꼬 액정 표시 장치

Similar Documents

Publication Publication Date Title
CN100426498C (zh) 用于封装驱动集成电路的显示器件的基板
US11181762B2 (en) Display device
KR20150145827A (ko) 디스플레이 모듈 및 이를 포함하는 멀티 디스플레이 장치
CN106972041B (zh) 有机发光二极管显示装置
US10809573B2 (en) Display device
KR20110130177A (ko) 액정표시장치
KR20160044174A (ko) 협 베젤 평판 표시장치
KR20170057933A (ko) 액정표시장치
KR20190142797A (ko) 표시 장치
CN108242213B (zh) 显示装置
KR102608434B1 (ko) 표시 장치
KR102600528B1 (ko) 표시 장치
JP5576945B2 (ja) 表示装置
KR20060090392A (ko) Ｅｍｉ 차폐를 위한 평판표시장치
KR20210052741A (ko) 표시장치
KR20220028600A (ko) 디스플레이 장치
KR102262709B1 (ko) 평판표시장치
KR20150022150A (ko) 연성인쇄회로 및 이를 포함하는 영상표시장치
KR100752377B1 (ko) 유기 전계발광 표시장치
KR20080070444A (ko) 액정표시장치
KR102420786B1 (ko) 표시장치
KR20240067573A (ko) 표시 장치
JP2005043641A (ja) 共用ａｓｉｃチップを有するデュアル・ディスプレイ・パネル・モジュール
KR102449401B1 (ko) 표시장치
KR20150105569A (ko) 표시 장치