KR20220028456A - 공통 모드 노이즈 및 도통 손실이 적은 역률 개선 컨버터 및 이를 포함하는 전자 장치 - Google Patents

공통 모드 노이즈 및 도통 손실이 적은 역률 개선 컨버터 및 이를 포함하는 전자 장치 Download PDF

Info

Publication number
KR20220028456A
KR20220028456A KR1020200109496A KR20200109496A KR20220028456A KR 20220028456 A KR20220028456 A KR 20220028456A KR 1020200109496 A KR1020200109496 A KR 1020200109496A KR 20200109496 A KR20200109496 A KR 20200109496A KR 20220028456 A KR20220028456 A KR 20220028456A
Authority
KR
South Korea
Prior art keywords
transistor
inductor
diode
terminal
output
Prior art date
Application number
KR1020200109496A
Other languages
English (en)
Inventor
김문영
강정일
한상규
강신호
우원명
이주영
장효서
Original Assignee
삼성전자주식회사
국민대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 국민대학교산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020200109496A priority Critical patent/KR20220028456A/ko
Priority to PCT/KR2021/011393 priority patent/WO2022045781A1/ko
Publication of KR20220028456A publication Critical patent/KR20220028456A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H02M1/126—Arrangements for reducing harmonics from ac input or output using passive filters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)

Abstract

본 문서에 개시되는 일 실시 예에 따른 전자 장치는, 교류 전원의 양단에 각각 연결되는 제1 입력 단자 및 제2 입력 단자, 제1 출력 단자, 제2 출력 단자, 및 적어도 하나의 인덕터를 포함하는 인덕터부, 애노드가 상기 제1 출력 단자와 연결되고 캐소드가 출력 캐패시터의 제1 단자와 연결되는 제1 출력 다이오드, 애노드가 상기 제2 출력 단자와 연결되고 캐소드가 상기 출력 캐패시터의 제1 단자와 연결되는 제2 출력 다이오드, 캐소드가 상기 제2 입력 단자와 연결되고 애노드가 상기 출력 캐패시터의 제2 단자와 연결되는 제1 회송 다이오드, 캐소드가 상기 제1 입력 단자와 연결되고 애노드가 상기 출력 캐패시터의 제2 단자와 연결되는 제2 회송 다이오드, 상기 제1 출력 단자와 상기 제1 및 제2 회송 다이오드의 애노드들 사이의 전기적 연결을 제어하는 제1 트랜지스터, 및 상기 제2 출력 단자와 상기 제1 및 제2 회송 다이오드의 애노드들 사이의 전기적 연결을 제어하는 제2 트랜지스터를 포함하고, 상기 적어도 하나의 인덕터의 인덕턴스는, 상기 교류 전원의 하나의 주기 내의 제1 구간 동안, 상기 제1 입력 단자를 통해 상기 인덕터부로 입력되는 전류가 상기 제2 트랜지스터를 포함하는 경로 및 상기 제1 회송 다이오드를 포함하는 경로로 나뉘어 흐르고, 제2 구간 동안, 상기 제2 입력 단자를 통해 상기 인덕터부로 입력되는 전류가 상기 제1 트랜지스터를 포함하는 경로 및 상기 제2 회송 다이오드를 포함하는 경로로 나뉘어 흐르도록 결정되는 것을 특징으로 할 수 있다.

Description

공통 모드 노이즈 및 도통 손실이 적은 역률 개선 컨버터 및 이를 포함하는 전자 장치{POWER FACTOR CORRECTION WITH LESS COMMON-MODE NOISE AND LESS CONDUCTION LOSS AND AN ELECTRONIC DEVICE INCLUDING THEREOF}
본 문서에서 개시되는 실시 예들은 역률 개선 컨버터에 관한 것이다.
전자 회로 및 전자 장치는 외부로부터 입력되는 전원을 변환하는 전원 공급 장치를 포함할 수 있다. 특히, 외부로부터 입력되는 전원이 교류 전원인 경우, 각종 전자 장치를 동작시키기 위해서는 교류 전원을 적절한 크기를 가지는 직류 전원으로 변환시키기 위한 컨버터가 필요할 수 있다. 또한, 상기 컨버터는 직류 전원을 출력함과 동시에, 전력 효율 향상을 위해 입력 측에서의 역률이 일정 수준 이상이 되도록 제어될 필요가 있다.
기존의 역률 개선 컨버터로는 브리지 다이오드의 유무 또는 개수에 따라, 브리지 컨버터, 세미 브리지 컨버터, 또는 브리지리스 컨버터가 있다. 그러나, 브리지 컨버터의 경우에는 네 개의 정류 다이오드를 포함하는 브리지 다이오드에서 발생하는 손실이 상당하고, 상대적으로 큰 방열 기구가 필요하게 되는 문제가 발생할 수 있다. 또한, 브리지리스 컨버터의 경우에는 입력 전류의 정류를 위한 브리지 다이오드가 없기 때문에, 고가의 홀 센서(hall sensor)를 사용해야하는 문제점이 발생할 수 있고, EMI 노이즈의 크기가 상당히 클 수 있다. 한편, 세미 브리지 컨버터의 경우에는 두 개의 회송 다이오드에서 발생하는 손실이 여전히 문제될 수 있고, 순환 전류로 인한 추가 도통 손실이 발생할 수 있으며, 입력 전류 검출을 위해 고가의 CT(current transformer) 센서를 사용해야하는 문제가 발생할 수 있다.
본 문서에 개시되는 기술적 사상은 상기의 문제점들을 해결하기 위한 것으로서, 다이오드에서 발생하는 도통 손실과 노이즈를 감소시킬 수 있고, 저가의 전류 검출 저항으로 입력 전류를 검출할 수 있는 역률 개선 컨버터 및 이를 포함하는 전자 장치를 제공하는 데에 있다.
본 문서에 개시되는 일 실시 예에 따른 전자 장치는, 교류 전원의 양단에 각각 연결되는 제1 입력 단자 및 제2 입력 단자, 제1 출력 단자, 제2 출력 단자, 및 적어도 하나의 인덕터를 포함하는 인덕터부, 애노드가 상기 제1 출력 단자와 연결되고 캐소드가 출력 캐패시터의 제1 단자와 연결되는 제1 출력 다이오드, 애노드가 상기 제2 출력 단자와 연결되고 캐소드가 상기 출력 캐패시터의 제1 단자와 연결되는 제2 출력 다이오드, 캐소드가 상기 제2 입력 단자와 연결되고 애노드가 상기 출력 캐패시터의 제2 단자와 연결되는 제1 회송 다이오드, 캐소드가 상기 제1 입력 단자와 연결되고 애노드가 상기 출력 캐패시터의 제2 단자와 연결되는 제2 회송 다이오드, 상기 제1 출력 단자와 상기 제1 및 제2 회송 다이오드의 애노드들 사이의 전기적 연결을 제어하는 제1 트랜지스터, 및 상기 제2 출력 단자와 상기 제1 및 제2 회송 다이오드의 애노드들 사이의 전기적 연결을 제어하는 제2 트랜지스터를 포함하고, 상기 적어도 하나의 인덕터의 인덕턴스는, 상기 교류 전원의 하나의 주기 내의 제1 구간 동안, 상기 제1 입력 단자를 통해 상기 인덕터부로 입력되는 전류가 상기 제2 트랜지스터를 포함하는 경로 및 상기 제1 회송 다이오드를 포함하는 경로로 나뉘어 흐르고, 제2 구간 동안, 상기 제2 입력 단자를 통해 상기 인덕터부로 입력되는 전류가 상기 제1 트랜지스터를 포함하는 경로 및 상기 제2 회송 다이오드를 포함하는 경로로 나뉘어 흐르도록 결정되는 것을 특징으로 할 수 있다.
또한, 본 문서에 개시되는 일 실시 예에 따른 전원 시스템은 교류 전원, 출력 캐패시터, 상기 교류 전원의 양단에 각각 연결되는 제1 입력 단자 및 제2 입력 단자, 제1 출력 단자, 제2 출력 단자, 및 적어도 하나의 인덕터를 포함하는 인덕터부, 애노드가 상기 제1 출력 단자와 연결되고 캐소드가 상기 출력 캐패시터의 제1 단자와 연결되는 제1 출력 다이오드, 애노드가 상기 제2 출력 단자와 연결되고 캐소드가 상기 출력 캐패시터의 제1 단자와 연결되는 제2 출력 다이오드, 캐소드가 상기 제2 입력 단자와 연결되고 애노드가 상기 출력 캐패시터의 제2 단자와 연결되는 제1 회송 다이오드, 캐소드가 상기 제1 입력 단자와 연결되고 애노드가 상기 출력 캐패시터의 제2 단자와 연결되는 제2 회송 다이오드, 상기 제1 출력 단자와 상기 제1 및 제2 회송 다이오드의 애노드들 사이의 전기적 연결을 제어하는 제1 트랜지스터, 및 상기 제2 출력 단자와 상기 제1 및 제2 회송 다이오드의 애노드들 사이의 전기적 연결을 제어하는 제2 트랜지스터를 포함하고, 상기 적어도 하나의 인덕터의 인덕턴스는, 상기 교류 전원의 하나의 주기 내의 제1 구간 동안, 상기 제1 입력 단자를 통해 상기 인덕터부로 입력되는 전류가 상기 제2 트랜지스터를 포함하는 경로 및 상기 제1 회송 다이오드를 포함하는 경로로 나뉘어 흐르고, 제2 구간 동안, 상기 제2 입력 단자를 통해 상기 인덕터부로 입력되는 전류가 상기 제1 트랜지스터를 포함하는 경로 및 상기 제2 회송 다이오드를 포함하는 경로로 나뉘어 흐르도록 결정되고, 상기 출력 캐패시터는 직류 전원을 출력하기 위해, 상기 제1 구간 및 상기 제2 구간 동안 전기적 에너지를 충전하는 것을 특징으로 할 수 있다.
본 문서에 개시되는 실시 예들에 따르면, 다이오드의 도통 손실을 감소시킬 수 있고, 다이오드로부터 발생하는 열을 차단하기 위한 방열판의 크기도 감소시킬 수 있다. 또한, 스위칭으로 인한 노이즈 성분을 저감시킬 수 있으며, 고가의 센서가 아닌 저렴한 전류 검출용 저항만으로 회로의 전류를 검출할 수 있다.
이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다.
도 1은 일 실시 예에 따른, 전원으로부터 부하에 필요한 전원을 공급하기 위한 시스템의 블록도를 나타낸다.
도 2는 일 실시 예에 따른, 교류 전원으로부터 입력된 전기적 신호를 정류하기 위해 출력 캐패시터로 전달하는 전자 장치를 나타낸다.
도 3a는 일 실시 예에 따른, 적어도 하나의 인덕터를 포함하는 인덕터부를 나타낸다.
도 3b는 다른 실시 예에 따른, 적어도 하나의 인덕터를 포함하는 인덕터부를 나타낸다.
도 3c는 또 다른 실시 예에 따른, 적어도 하나의 인덕터를 포함하는 인덕터부를 나타낸다.
도 4a는 일 실시 예에 따른, 전자 장치에서 제1 구간 동안 제1 트랜지스터 및 제2 트랜지스터가 도통 상태에 있을 때의 전류 흐름을 나타낸다.
도 4b는 일 실시 예에 따른, 전자 장치에서 제1 구간 동안 제1 트랜지스터 및 제2 트랜지스터가 차단 상태에 있을 때의 전류 흐름을 나타낸다.
도 5a는 일 실시 예에 따른, 전자 장치에서 제2 구간 동안 제1 트랜지스터 및 제2 트랜지스터가 도통 상태에 있을 때의 전류 흐름을 나타낸다.
도 5b는 일 실시 예에 따른, 전자 장치에서 제2 구간 동안 제1 트랜지스터 및 제2 트랜지스터가 차단 상태에 있을 때의 전류 흐름을 나타낸다.
도 6은 일 실시 예에 따른, 교류 전원으로부터 입력된 전기적 신호를 정류하기 위해 출력 캐패시터로 전달하는 전자 장치를 나타낸다.
도 7은 일 실시 예에 따른, 영 전류 검출을 위한 전자 장치를 나타낸다.
도 8은 일 실시 예에 따른, 전자 장치에서의 전류 변화를 나타내는 그래프이다.
도 9는 다양한 실시 예에 따른, 전자 장치에서 다양한 회송 캐패시터에 따른 EMI 노이즈의 세기를 나타내는 그래프이다.
도면의 설명과 관련하여, 동일 또는 유사한 구성요소에 대해서는 동일 또는 유사한 참조 부호가 사용될 수 있다.
도 1은 일 실시 예에 따른, 전원으로부터 부하에 필요한 전원을 공급하기 위한 시스템의 블록도를 나타낸다.
도 1을 참조하면, 시스템(100)은 전원(110), 역률 개선 회로(power factor correction, PFC)(120), 및 부하(130)을 포함할 수 있다. 일 실시 예에 따르면, 시스템(100)은 전원(110)과 PFC(120) 사이에 배치되는 EMI 필터(140)를 더 포함할 수도 있고, PFC(120)과 부하(130) 사이에 배치되는 DC/DC 컨버터(150)를 더 포함할 수도 있다. 시스템(100)은 도 1에 개시되지 않는 구성을 추가로 더 포함할 수도 있다.
전원(110)은 교류 전원, 예를 들면, 교류 전압 또는 교류 전류일 수 있다. 다시 말해, 전원(110)은 시간에 따라 주기적으로 크기와 방향이 변하는 전압 또는 전류일 수 있다. 일 실시 예에서, 전원(110)은 제1 구간 동안 0보다 큰 전압 또는 전류일 수 있고, 상기 제1 구간 이후의 제2 구간 동안 0보다 작은 전압 또는 전류일 수 있다. 상기 제1 구간 및 상기 제2 구간에 따른 전원(110)의 크기 변화는 주기적으로 반복될 수 있고, 상기 변화는, 예를 들면, 50Hz 또는 60Hz의 주파수로 반복될 수 있다.
PFC(120)는 역률 개선 컨버터로서, 전원(110)으로부터 입력된 교류 전압 또는 교류 전류를 직류로 변환하고 출력시킬 수 있으며, 이 경우, PFC(120)의 입력 측에서의 역률은 지정된 수준 이상일 수 있다. 다시 말해, PFC(120)의 입력 측에서 전압 및 전류는 모두 사인 형상일 수 있고, PFC(120)의 입력 측에서 전압 및 전류의 위상 차이는 지정된 수준보다 작을 수 있다.
부하(130)는 PFC(120) 또는 DC/DC 컨버터(150)로부터 입력된 전류 또는 전압으로 동작하는 전자 회로 또는 전자 장치일 수 있다. 다양한 실시 예에서, 부하(130)는 복수의 전자 장치를 포함할 수 있고, 각각의 전자 장치는 지정된 범위의 전력, 지정된 범위의 전류, 또는 지정된 범위의 전압에서 동작하도록 설정될 수 있다. 다양한 실시 예에서, 시스템(100)은 PFC(120) 및/또는 DC/DC 컨버터(150)를 통해 부하(130)에 상기 지정된 범위의 전력, 상기 지정된 범위의 전류, 또는 상기 지정된 범위의 전압을 공급하도록 설정될 수 있다.
EMI 필터(140)는 전원(110)으로 입력된 전기적 신호에 포함될 수 있는 노이즈를 제거하는 역할을 수행할 수 있다. 다양한 실시 예에 따르면, 시스템(100)은 EMI 필터(140) 외에 하나 이상의 추가적인 EMI 필터를 더 포함할 수도 있다.
DC/DC 컨버터(150)는 PFC(120)로부터 변환된 직류 전원을 다양한 크기의 직류 전원으로 변환하고 부하(130)에 지정된 세기의 전원을 공급하는 역할을 수행할 수 있다. 다양한 실시 예에서, DC/DC 컨버터(150)는 입력 전원을 그보다 더 큰 세기를 가지는 출력 전원으로 변환할 수 있고, 입력 전원을 그보다 더 작은 세기를 가지는 출력 전원으로 변환할 수 있다. 다양한 실시 예에서, DC/DC 컨버터(150)는 서로 상이한 세기를 가지는 복수의 출력 전원을 가질 수 있다.
이하에서는, 본 개시에 따른 PFC(120)의 구체적인 실시 예들에 대해서 설명될 수 있다.
도 2는 일 실시 예에 따른, 교류 전원으로부터 입력된 전기적 신호를 정류하기 위해 출력 캐패시터로 전달하는 전자 장치를 나타낸다.
도 2를 참조하면, 교류 전원(201)으로부터 입력된 전기적 신호를 출력 캐패시터(202)로 전달하는 전자 장치(200)는 인덕터부(210), 제1 출력 다이오드(220), 제2 출력 다이오드(230), 제1 회송(return-path) 다이오드(240), 제2 회송 다이오드(250), 제1 트랜지스터(260), 및 제2 트랜지스터(270)를 포함할 수 있다. 전자 장치(200)은 도 1에 도시된 PFC(120)의 일 예로 이해될 수 있다.
다양한 실시 예에 따르면, 전자 장치(200)는 도 2에 도시되지 않은 구성을 추가로 더 포함할 수도 있고, 도 1에 도시된 시스템(100)과 동일 또는 유사한 방식으로 구현될 수도 있다. 예를 들면, 전자 장치(200)는 교류 전원(201) 및 인덕터부(210) 사이에 배치되는 EMI 필터(예: 도 1의 EMI 필터(140))를 더 포함할 수도 있다. 다양한 실시 예에서, 전자 장치(200)는 도 2에 도시된 구성들 중 일부를 생략할 수도 있다. 일 실시 예에서, 전자 장치(200)는 하나의 집적 회로(integrated circuit, IC)로 구현될 수도 있다.
인덕터부(210)는 제1 입력 단자(211), 제2 입력 단자(212), 제1 출력 단자(213), 및 제2 출력 단자(214)를 포함할 수 있고, 적어도 하나의 인덕터(미도시)를 포함할 수 있다. 일 실시 예에 따르면, 제1 입력 단자(211) 및 제2 입력 단자(212)는 교류 전원(201)의 양단에 각각 연결될 수 있다. 예를 들면, 제1 입력 단자(211)는 교류 전원(201)의 제1 단에 연결될 수 있고, 교류 전원(201)의 전압이 0보다 큰 경우 교류 전원(201)의 전기적 신호는 제1 입력 단자(211)를 통해 인덕터부(210)에 입력될 수 있다. 다른 예를 들면, 제2 입력 단자(212)는 교류 전원(201)의 제2 단에 연결될 수 있고, 교류 전원(201)의 전압이 0보다 작은 경우 교류 전원(201)의 전기적 신호는 제2 입력 단자(212)를 통해 인덕터부(210)에 입력될 수 있다. 일 실시 예에 따르면, 제1 출력 단자(213)는 제1 출력 다이오드(220) 및 제1 트랜지스터(260)와 연결될 수 있고, 제2 출력 단자(214)는 제2 출력 다이오드(230) 및 제2 트랜지스터(270)와 연결될 수 있다. 일 실시 예에서, 제1 출력 단자(213)는 제1 출력 다이오드(220)의 애노드와 연결될 수 있고, 제2 출력 단자(214)는 제2 출력 다이오드(230)의 애노드와 연결될 수 있다.
일 실시 예에 따르면, 인덕터부(210)는 적어도 하나의 인덕터를 포함할 수 있다. 예를 들면, 인덕터부(210)는 적어도 하나의 공통 모드 결합 인덕터를 포함할 수 있다. 일 실시 예에 따르면, 상기 적어도 하나의 인덕터는 전기적 에너지를 충전하거나 방전할 수 있다. 일 실시 예에서, 상기 적어도 하나의 인덕터를 포함하는 인덕터부(210)에서는, 제1 트랜지스터(260) 및 제2 트랜지스터(270)의 상태가 도통 상태인지 또는 차단 상태인지에 기초하여, 전기적 에너지가 충전되거나 방전될 수 있다. 예를 들어, 제1 트랜지스터(260) 또는 제2 트랜지스터(270)의 상태가 도통 상태인 경우, 제1 입력 단자(211) 또는 제2 입력 단자(212)를 통해 인덕터부(210)로 입력된 전기적 신호(예: 전류 또는 전압)는 제1 출력 단자(213) 또는 제2 출력 단자(214)를 통해 상기 도통된 제1 트랜지스터(260) 또는 제2 트랜지스터(270)로 전달될 수 있고, 인덕터부(210)에서는 적어도 하나의 인덕터에 의해 전기적 에너지가 충전될 수 있다. 다른 예를 들어, 제1 트랜지스터(260) 또는 제2 트랜지스터(270)의 상태가 차단 상태인 경우, 제1 입력 단자(211) 또는 제2 입력 단자(212)를 통해 인덕터부(210)로 입력된 전기적 신호(예: 전류 또는 전압)는 제1 출력 단자(213) 또는 제2 출력 단자(214)를 통해 제1 출력 다이오드(220) 또는 제2 출력 다이오드(230)로 전달될 수 있고, 인덕터부(210)에서는 적어도 하나의 인덕터에 의해 전기적 에너지가 방전될 수 있다.
일 실시 예에 따르면, 인덕터부(210)에 포함되는 적어도 하나의 인덕터의 인덕턴스는 제1 구간 동안 제1 입력 단자(211)를 통해 인덕터부(210)로 입력되는 전류가 제2 트랜지스터(270)를 포함하는 경로 및 제1 회송 다이오드(240)를 포함하는 경로로 나뉘어 흐르도록 설정될 수 있다. 일 실시 예에서, 상기 제1 구간은 교류 전원(201)의 전압이 0보다 큰 시간 구간을 나타내는 것으로 이해될 수 있다.
일 실시 예에 따르면, 인덕터부(210)에 포함되는 적어도 하나의 인덕터의 인덕턴스는 제2 구간 동안 제2 입력 단자(212)를 통해 인덕터부(210)로 입력되는 전류가 제1 트랜지스터(260)를 포함하는 경로 및 제2 회송 다이오드(250)를 포함하는 경로로 나뉘어 흐르도록 설정될 수 있다. 일 실시 예에서, 상기 제2 구간은 교류 전원(201)의 전압이 0보다 작은 시간 구간을 나타내는 것으로 이해될 수 있다.
제1 출력 다이오드(220) 및 제2 출력 다이오드(230)는 각각 인덕터부(210) 및 출력 캐패시터(202) 사이에 배치될 수 있다. 예를 들어, 제1 출력 다이오드(220)는 애노드가 인덕터부(210)의 제1 출력 단자(213)와 연결되고 캐소드가 출력 캐패시터(202)의 제1 단자(202a)와 연결되도록 배치될 수 있다. 다른 예를 들어, 제2 출력 다이오드(230)는 애노드가 인덕터부(210)의 제2 출력 단자(214)와 연결되고 캐소드가 출력 캐패시터(202)의 제1 단자(202a)와 연결되도록 배치될 수 있다. 일 실시 예에 따르면, 제1 출력 다이오드(220) 및 제2 출력 다이오드(230)는 인덕터부(210)로부터 출력되는 전기적 신호를 출력 캐패시터(202)로 전달할 수 있다. 예를 들면, 제1 트랜지스터(260) 또는 제2 트랜지스터(270)의 상태가 차단 상태인 경우, 인덕터부(210)로부터 출력되는 전기적 신호는 제1 출력 다이오드(220) 또는 제2 출력 다이오드(230)를 통해 출력 캐패시터(202)로 전달될 수 있다.
제1 회송 다이오드(240) 및 제2 회송 다이오드(250)는 전기적 신호를 제1 트랜지스터(260), 제2 트랜지스터(270), 또는 출력 캐패시터(202)로부터 교류 전원(201)으로 회송시켜주기 위한 역할을 수행할 수 있다. 일 실시 예에 따르면, 제1 회송 다이오드(240)는 캐소드가 인덕터부(210)의 제2 입력 단자(212)와 연결됨으로써 교류 전원(201)의 양단 중 하나의 단자와 연결될 수 있고, 애노드가 출력 캐패시터(202)의 제2 단자(202b)와 연결될 수 있다. 일 실시 예에 따르면, 제2 회송 다이오드(250)는 캐소드가 인덕터부(210)의 제1 입력 단자(211)와 연결됨으로써 교류 전원(201)의 양단 중 상기 하나의 단자와 다른 단자와 연결될 수 있고, 애노드가 출력 캐패시터(202)의 제2 단자(202b)와 연결될 수 있다. 일 실시 예에 따르면, 제1 회송 다이오드(240) 및 제2 회송 다이오드(250)는 교류 전원(201)의 양단 중 어느 하나를 출력 캐패시터(202)의 제2 단자(202b)가 연결된 그라운드와 항상 전기적으로 연결시킬 수 있다. 일 실시 예에서, 교류 전원(201)의 양단 중 어느 하나가 항상 그라운드와 전기적으로 연결되기 때문에, 제1 트랜지스터(260) 또는 제2 트랜지스터(270)의 상태 변경(도통 상태에서 차단 상태 또는 차단 상태에서 도통 상태)에 따른 노이즈의 발생은 저감될 수 있다.
제1 트랜지스터(260)는 인덕터부(210)의 제1 출력 단자(213) 및 제2 회송 다이오드(250)의 애노드 사이에 배치되고, 제2 트랜지스터(270)는 인덕터부(210)의 제2 출력 단자(214) 및 제1 회송 다이오드(240)의 애노드 사이에 배치될 수 있다. 다양한 실시 예에서, 제1 트랜지스터(260) 및 제2 트랜지스터(270)는 도통 상태 또는 차단 상태일 수 있다. 예를 들어, 제1 트랜지스터(260) 및 제2 트랜지스터(270)는 전기장 효과 트랜지스터(field effect transistor, FET)이고, 게이트 전압에 기초하여, 소스 단자와 드레인 단자 사이가 전기적으로 도통되거나 차단될 수 있다. 다양한 실시 예에서, 제1 트랜지스터(260) 및 제2 트랜지스터(270)는 다양한 형태의 스위치로 대체될 수도 있다. 예를 들면, 제1 트랜지스터(260) 및 제2 트랜지스터(270)는 지정된 조건에 따라 온 또는 오프되는 스위치로 대체될 수도 있고, 이 경우 상기 스위치와 병렬적으로 연결되는 다이오드가 더 포함될 수도 있다.
일 실시 예에 따르면, 제1 트랜지스터(260)는 제1 출력 단자(213)와 제1 회송 다이오드(240)의 애노드 및 제2 회송 다이오드(250)의 애노드 사이의 전기적 연결을 제어할 수 있고, 제2 트랜지스터(270)는 제2 출력 단자(214)와 제1 회송 다이오드(240)의 애노드 및 제2 회송 다이오드(250)의 애노드 사이의 전기적 연결을 제어할 수 있다. 다시 말해, 제1 트랜지스터(260)는 제1 출력 단자(213)와 제1 회송 다이오드(240)의 애노드 및 제2 회송 다이오드(250)의 애노드를 선택적으로 연결시킬 수 있고, 제2 트랜지스터(270)는 제2 출력 단자(214)와 제1 회송 다이오드(240)의 애노드 및 제2 회송 다이오드(250)의 애노드를 선택적으로 연결시킬 수 있다. 일 실시 예에 따르면, 제1 트랜지스터(260)는 도통됨으로써 제2 회송 다이오드(250)의 애노드와 인덕터부(210)의 제1 출력 단자(213)를 연결시킬 수 있고, 차단됨으로써 제2 회송 다이오드(250)의 애노드와 인덕터부(210)의 제1 출력 단자(213) 사이를 개방시킬 수 있다. 일 실시 예에서, 제2 트랜지스터(270)는 도통됨으로써 제1 회송 다이오드(240)의 애노드와 인덕터부(210)의 제2 출력 단자(214)를 연결시킬 수 있고, 차단됨으로써 제1 회송 다이오드(240)의 애노드와 인덕터부(210)의 제2 출력 단자 사이(214)를 개방시킬 수 있다.
일 실시 예에 따르면, 제1 트랜지스터(260) 및 제2 트랜지스터(270)는 동일한 상태를 유지하도록 설정될 수 있다. 예를 들면, 제1 트랜지스터(260)는 제2 트랜지스터(270)가 도통 상태일 때 도통 상태를 유지할 수 있고, 제2 트랜지스터(270)가 차단 상태일 때 차단 상태를 유지할 수 있다. 일 실시 예에 따르면, 제1 트랜지스터(260) 및 제2 트랜지스터(270)는 지정된 시간 비율로 도통 상태 또는 차단 상태 중 어느 하나의 상태에 있도록 설정될 수 있다. 일 실시 예에서, 제1 트랜지스터(260) 및 제2 트랜지스터(270)는 미리 지정된 주파수를 가지고 도통 상태와 차단 상태를 반복하도록 설정될 수 있다.
본 문서에서 도 2에 도시된 전자 장치(200)와 동일한 참조 부호를 갖는 구성 요소들은 도 2에서 설명한 내용이 동일하게 적용될 수 있다.
도 3a는 일 실시 예에 따른, 적어도 하나의 인덕터를 포함하는 인덕터부를 나타낸다.
도 3a를 참조하면, 인덕터부(300a)는 제1 입력 단자(211), 제2 입력 단자(212), 제1 출력 단자(213), 제2 출력 단자(214), 공통 모드 결합 인덕터(310a), 제1 인덕터(320a), 및 제2 인덕터(330a)를 포함할 수 있다. 도 3a에 도시된 인덕터부(300a)는 도 2에서 설명된 인덕터부(210)의 일 실시 예이며, 인덕터부(300a)의 구성은 도 3a에 도시된 바에 한정되지는 않는다. 예를 들면, 인덕터부(300a)는 도 3b에 도시된 인덕터부(300b)와 같이 차동 모드 결합 인덕터를 포함할 수도 있고 또는 도 3c에 도시된 인덕터부(300c)와 같이 공통 모드 결합 인덕터만을 포함할 수도 있다.
공통 모드 결합 인덕터(310a)는 하나의 코어에 두 개의 권선이 감겨진 인덕터로서 제1 입력 단자(211) 및 제2 입력 단자(212)와 제1 출력 단자(213) 및 제2 출력 단자(214) 사이에 배치될 수 있다. 예를 들면, 공통 모드 결합 인덕터(310a)의 제1 단은 제1 입력 단자(211) 및 제2 입력 단자(212)와 전기적으로 연결되고, 제2 단은 제1 인덕터(320a) 및 제2 인덕터(330a)를 통해 제1 출력 단자(213) 및 제2 출력 단자(214)와 전기적으로 연결될 수 있다. 일 실시 예에서, 공통 모드 결합 인덕터(310a)는 제1 입력 단자(211) 및 제1 인덕터(320a) 사이의 1차측 코일 및 제2 입력 단자(212)와 제2 인덕터(330a) 사이의 2차측 코일로 구분될 수 있다. 일 실시 예에 따르면, 공통 모드 결합 인덕터(310a)에서 1차측 코일과 2차측 코일의 방향은 서로 동일할 수 있다.
제1 인덕터(320a) 및 제2 인덕터(330a)는 단일의 인덕터로서, 각각 공통 모드 결합 인덕터(310a)의 1차측 및 2차측과 연결될 수 있다. 다시 말해, 제1 인덕터(320a)는 공통 모드 결합 인덕터(310a)의 제2 단을 제1 출력 단자(213)와 전기적으로 연결시키고, 제2 인덕터(330a)는 공통 모드 결합 인덕터(310a)의 제2 단을 제2 출력 단자(214)와 전기적으로 연결시킬 수 있다. 일 실시 예에 따르면, 공통 모드 결합 인덕터(310a)의 1차측에 흐르는 전류는 제1 인덕터(320a)에 흐르는 전류와 동일할 수 있고, 공통 모드 결합 인덕터(310a)의 2차측에 흐르는 전류는 제2 인덕터(330a)에 흐르는 전류와 동일할 수 있다.
일 실시 예에 따르면, 공통 모드 결합 인덕터(310a)의 1차측에 흐르는 전류의 세기와 공통 모드 결합 인덕터(310a)의 2차측에 흐르는 전류의 세기의 비율은 공통 모드 결합 인덕터(310a)의 자화 인덕턴스, 제1 인덕터(320a)의 인덕턴스, 및 제2 인덕터(330a)의 인덕턴스에 기초하여 결정될 수 있다. 일 실시 예에서, 공통 모드 결합 인덕터(310a)의 자화 인덕턴스는 공통 모드 결합 인덕터(310a)의 1차측에 감겨진 권선의 턴 수, 2차측에 감겨진 권선의 턴 수, 및 공극의 길이에 기초하여 결정될 수 있다. 일 실시 예에서, 공통 모드 결합 인덕터(310a)의 자화 인덕턴스, 제1 인덕터(320a)의 인덕턴스, 및 제2 인덕터(330a)의 인덕턴스는 상기 1차측에 흐르는 전류의 세기와 상기 2차측에 흐르는 전류의 세기의 비율이 지정된 값을 가지도록 설정될 수 있다. 일 실시 예에서, 상기 설정된 공통 모드 결합 인덕터(310a)의 자화 인덕턴스, 상기 설정된 제1 인덕터(320a)의 인덕턴스, 및 상기 설정된 제2 인덕터(330a)의 인덕턴스로부터, 1차측에 실제로 흐르는 전류의 세기 및 2차측에 실제로 흐르는 전류의 세기의 비율은 추정될 수 있고 예측될 수 있다.
도 3b는 다른 실시 예에 따른, 적어도 하나의 인덕터를 포함하는 인덕터부를 나타낸다.
도 3b를 참조하면, 인덕터부(300b)는 제1 입력 단자(211), 제2 입력 단자(212), 제1 출력 단자(213), 제2 출력 단자(214), 공통 모드 결합 인덕터(310b), 및 차동 모드 결합 인덕터(320b)를 포함할 수 있다. 도 3b에 도시된 인덕터부(300b)는 도 2에서 설명된 인덕터부(210)의 일 실시 예이며, 인덕터부(300b)의 구성은 도 3b에 도시된 바에 한정되지는 않는다.
공통 모드 결합 인덕터(310b)는 도 3a에 도시된 공통 모드 결합 인덕터(310a)와 동일 또는 유사할 수 있으며, 공통 모드 결합 인덕터(310a)에 대한 설명은 공통 모드 결합 인덕터(310b)에도 동일 또는 유사하게 적용될 수 있다.
일 실시 예에 따르면, 공통 모드 결합 인덕터(310b)는 제1 입력 단자(211) 및 제2 입력 단자(212)와 제1 출력 단자(213) 및 제2 출력 단자(214) 사이에 배치될 수 있다. 예를 들면, 공통 모드 결합 인덕터(310b)에서 제1 단은 제1 입력 단자(211) 및 제2 입력 단자(212)와 전기적으로 연결되고, 제2 단은 차동 모드 결합 인덕터(320b)를 통해 제1 출력 단자(213) 및 제2 출력 단자(214)와 전기적으로 연결될 수 있다. 일 실시 예에 따르면, 공통 모드 결합 인덕터(310b)는 1차측 코일 및 2차측 코일로 구분될 수 있으며, 1차측 코일과 2차측 코일의 방향은 서로 동일할 수 있다.
차동 모드 결합 인덕터(320b)는 공통 모드 결합 인덕터(310b)와 마찬가지로 1차측 코일 및 2차측 코일로 구분될 수 있으며, 차동 모드 결합 인덕터(320b)의 1차측은 공통 모드 결합 인덕터(310b)의 1차측과 연결되고, 차동 모드 결합 인덕터(320b)의 2차측은 공통 모드 결합 인덕터(310b)의 2차측과 연결될 수 있다. 다시 말해, 차동 모드 결합 인덕터(320b)는 공통 모드 결합 인덕터(310b)의 제2 단을 제1 출력 단자 및 제2 출력 단자와 전기적으로 연결시킬 수 있다. 일 실시 예에 따르면, 공통 모드 결합 인덕터(310b)의 1차측에 흐르는 전류는 차동 모드 결합 인덕터(320b)의 1차측에 흐르는 전류와 동일할 수 있고, 공통 모드 결합 인덕터(310b)의 2차측에 흐르는 전류는 차동 모드 결합 인덕터(320b)의 2차측에 흐르는 전류와 동일할 수 있다.
일 실시 예에 따르면, 차동 모드 결합 인덕터(320b)에서 1차측 코일과 2차측 코일의 방향은 서로 상이할 수 있다. 일 실시 예에서, 공통 모드 결합 인덕터(310b)는 1차측 코일과 2차측 코일의 방향이 동일하지만, 차동 모드 결합 인덕터(320b)는 1차측 코일과 2차측 코일의 방향이 상이하기 때문에, 도 3b의 인덕터부(300b)는 도 3a의 인덕터부(300a)와 같이 하나의 공통 모드 결합 인덕터와 두 개의 개별적인 인덕터를 가지는 등가 회로로 나타낼 수도 있다. 다시 말해, 도 3a의 인덕터부(300a)와 도 3b의 인덕터부(300b)는 상호간에 등가 회로로 나타낼 수 있다.
일 실시 예에 따르면, 공통 모드 결합 인덕터(310b)의 1차측에 흐르는 전류의 세기와 공통 모드 결합 인덕터(310b)의 2차측에 흐르는 전류의 세기의 비율은 공통 모드 결합 인덕터(310b)의 자화 인덕턴스 및 차동 모드 결합 인덕터(320b)의 자화 인덕턴스에 기초하여 결정될 수 있다. 일 실시 예에서, 공통 모드 결합 인덕터(310b)의 자화 인덕턴스는 공통 모드 결합 인덕터(310b)의 1차측 및 2차측에 감겨진 권선의 턴 수 및 공통 모드 결합 인덕터(310b)의 공극의 길이에 기초하여 결정될 수 있고, 차동 모드 결합 인덕터(320b)의 자화 인덕턴스는 차동 모드 결합 인덕터(320b)의 1차측 및 2차측에 감겨진 권선의 턴 수 및 차동 모드 결합 인덕터(320b)의 공극의 길이에 기초하여 결정될 수 있다. 일 실시 예에서, 공통 모드 결합 인덕터(310b)의 1차측 및 2차측에 감겨진 권선의 턴 수와 공극의 길이 및 차동 모드 결합 인덕터(320b)의 1차측 및 2차측에 감겨진 권선의 턴 수와 공극의 길이는 1차측에 흐르는 전류의 세기와 2차측에 흐르는 전류의 세기의 비율이 지정된 값을 가지도록 설정될 수 있다. 일 실시 예에서, 상기 설정된 공통 모드 결합 인덕터(310b)의 자화 인덕턴스 및 차동 모드 결합 인덕터(320b)의 자화 인덕턴스로부터, 1차측에 실제로 흐르는 전류의 세기 및 2차측에 실제로 흐르는 전류의 세기의 비율은 추정될 수 있고 예측될 수 있다.
일 실시 예에 따르면, 공통 모드 결합 인덕터(310b)의 1차측 턴 수는 차동 모드 결합 인덕터(320b)의 1차측 턴 수와 상이하고, 공통 모드 결합 인덕터(310b)의 2차측 턴 수는 차동 모드 결합 인덕터(320b)의 2차측 턴 수와 상이할 수 있다. 다양한 실시 예에서, 공통 모드 결합 인덕터(310b)의 자화 인덕턴스 및 차동 모드 결합 인덕터(320b)의 자화 인덕턴스는 상이할 수 있고, 공통 모드 결합 인덕터(310b) 및 차동 모드 결합 인덕터(320b)에서 1차측 또는 2차측 어느 쪽에서도 흐르는 전류의 세기는 적어도 0이 되지 않을 수 있다.
도 3c는 또 다른 실시 예에 따른, 적어도 하나의 인덕터를 포함하는 인덕터부를 나타낸다.
도 3c를 참조하면, 인덕터부(300c)는 제1 입력 단자(211), 제2 입력 단자(212), 제1 출력 단자(213), 제2 출력 단자(214), 및 공통 모드 결합 인덕터(310c)를 포함할 수 있다. 도 3c에 도시된 인덕터부(300C)는 도 2에서 설명된 인덕터부(210)의 일 실시 예이며, 인덕터부(300c)의 구성은 도 3c에 도시된 바에 한정되지는 않는다.
공통 모드 결합 인덕터(310c)는 도 3a에 도시된 공통 모드 결합 인덕터(310a)와 동일 또는 유사할 수 있으며, 공통 모드 결합 인덕터(310a)에 대한 설명은 공통 모드 결합 인덕터(310c)에도 동일 또는 유사하게 적용될 수 있다. 일 실시 예에서, 공통 모드 결합 인덕터(310c)는 제1 입력 단자(211) 및 제2 입력 단자(212)와 제1 출력 단자(213) 및 제2 출력 단자(214) 사이에 배치될 수 있다. 예를 들면, 공통 모드 결합 인덕터(310c)의 제1 단은 제1 입력 단자(211) 및 제2 입력 단자(212)와 전기적으로 연결되고, 공통 모드 결합 인덕터(310c)의 제2 단은 제1 출력 단자(213) 및 제2 출력 단자(214)와 전기적으로 연결될 수 있다.
다양한 실시 예에 따르면, 공통 모드 결합 인덕터(310c)의 1차측에 흐르는 전류에 의해 생성된 자속은 모두 온전하게 2차측에 결합되지 않을 수 있고, 2차측에 흐르는 전류에 의해 생성된 자속도 모두 온전하게 1차측에 결합되지 않을 수 있다. 예를 들면, 1차측에 흐르는 전류에 의해 생성된 자속 중 일부는 제1 누설 인덕턴스를 발생시킬 수 있고, 2차측에 흐르는 전류에 의해 생성된 자속 중 일부는 제2 누설 인덕턴스를 발생시킬 수 있다. 일 실시 예에 따르면, 섹션 보빈(section bobbin)을 이용함으로써 상기 제1 누설 인덕턴스 및 제2 누설 인덕턴스의 크기를 증가시킬 수도 있다.
일 실시 예에 따르면, 상기 제1 누설 인덕턴스 및 상기 제2 누설 인덕턴스는 도 3a에 도시된 제1 인덕터(320a) 및 제2 인덕터(330a)와 동일 또는 유사한 효과를 가질 수 있다. 다시 말해, 도 3c의 인덕터부(300c)는 상기 제1 누설 인덕턴스 및 제2 누설 인덕턴스로 인해, 도 3a의 인덕터부(300a)와 동일한 형태의 등가 회로로 표현될 수 있다.
일 실시 예에 따르면, 공통 모드 결합 인덕터(310c)의 1차측에 흐르는 전류의 세기와 공통 모드 결합 인덕터(310c)의 2차측에 흐르는 전류의 세기의 비율은 공통 모드 결합 인덕터(310c)의 공통 모드 결합 인덕터(310c)의 자화 인덕턴스 및 누설 인덕턴스에 기초하여 결정될 수 있다. 일 실시 예에서, 공통 모드 결합 인덕터(310c)의 자화 인덕턴스 및 누설 인덕턴스는 공통 모드 결합 인덕터(310c)의 1차측 및 2차측에 감겨진 권선의 턴 수 및 공극의 길이에 기초하여 결정될 수 있다. 일 실시 예에서, 공통 모드 결합 인덕터(310c)의 자화 인덕턴스 및 누설 인덕턴스는 1차측에 흐르는 전류의 세기와 2차측에 흐르는 전류의 세기의 비율이 지정된 값을 가지도록 설정될 수 있다. 일 실시 예에서, 상기 설정된 공통 모드 결합 인덕터(310c)의 자화 인덕턴스 및 누설 인덕턴스로부터, 1차측에 실제로 흐르는 전류의 세기 및 2차측에 실제로 흐르는 전류의 세기의 비율은 추정될 수 있고 예측될 수 있다.
도 4a는 일 실시 예에 따른, 전자 장치에서 제1 구간 동안 제1 트랜지스터 및 제2 트랜지스터가 도통 상태에 있을 때의 전류 흐름을 나타낸다. 도 4b는 일 실시 예에 따른, 전자 장치에서 제1 구간 동안 제1 트랜지스터 및 제2 트랜지스터가 차단 상태에 있을 때의 전류 흐름을 나타낸다.
도 4a 및 도 4b를 참조하면, 교류 전원(401)(예: 도 2의 교류 전원(201))으로부터 입력된 전기적 신호를 출력 캐패시터(402)(예: 도 2의 출력 캐패시터(202))로 전달하는 전자 장치(400a, 400b)는 공통 모드 결합 인덕터(411)(예: 도 3a의 공통 모드 결합 인덕터(310a)), 제1 인덕터(412)(예: 도 3a의 제1 인덕터(320a)), 제2 인덕터(413)(예: 도 3a의 제2 인덕터(330a)), 제1 출력 다이오드(420)(예: 도 2의 제1 출력 다이오드(220)), 제2 출력 다이오드(430)(예: 도 2의 제2 출력 다이오드(230)), 제1 회송 다이오드(440)(예: 도 2의 제1 회송 다이오드(240)), 제2 회송 다이오드(450)(예: 도 2의 제2 회송 다이오드(250)), 제1 트랜지스터(460)(예: 도 2의 제1 트랜지스터(260)), 및 제2 트랜지스터(470)(예: 도 2의 제2 회송 다이오드(270))를 포함할 수 있다. 다양한 실시 예에 따르면, 전자 장치(400a, 400b)는 도 4a 및 도 4b에 도시된 바에 한정되지 않는다. 예를 들면, 전자 장치(400a, 400b)에서 제1 인덕터(412) 및 제2 인덕터(413)는 생략될 수도 있고, 제1 인덕터(412) 및 제2 인덕터(413)는 차동 모드 결합 인덕터로 대체될 수도 있다. 다시 말해, 전자 장치(400a, 400b)에서 제1 인덕터(412) 및 제2 인덕터(413)가 생략되거나, 제1 인덕터(412) 및 제2 인덕터(413)가 차동 모드 결합 인덕터로 대체되더라도, 도 4a 및 도 4b에 대한 설명은 동일 또는 유사하게 적용될 수 있다.
일 실시 예에 따르면, 제1 구간은 교류 전원(401)의 전압이 0보다 큰 시간으로 이해될 수 있다. 교류 전원(401)의 전압이 0보다 작은 시간은 도 5a 및 도 5b에서 후술되는 바와 같이 제2 구간으로 지칭될 수 있다. 다양한 실시 예에서, 교류 전원(401)의 상기 전압은 예컨대, 제1 회송 다이오드(440)와 연결되는 교류 전원(401)의 제2 단자(미도시)를 기준으로 한 제2 회송 다이오드(450)와 연결되는 교류 전원(401)의 제1 단자(미도시)의 전위차로 정의될 수 있다.
일 실시 예에 따르면, 제1 구간 동안 제1 트랜지스터(460) 및 제2 트랜지스터(470)는 지정된 주파수를 가지고 도통 상태와 차단 상태를 반복할 수 있다. 일 실시 예에서, 제1 트랜지스터(460) 및 제2 트랜지스터(470)는 동일한 상태를 유지할 수 있다. 예컨대, 제1 트랜지스터(460)가 도통 상태일 때 제2 트랜지스터(470)도 동일한 도통 상태일 수 있고, 제1 트랜지스터(460)가 차단 상태일 때 제2 트랜지스터(470)도 동일한 차단 상태일 수 있다.
일 실시 예에 따르면, 제1 트랜지스터(460) 및 제2 트랜지스터(470)는 기생 다이오드를 포함할 수 있다. 일 실시 예에서, 기생 다이오드는 트랜지스터의 바디 다이오드로 이해될 수도 있다. 기생 다이오드는 제1 트랜지스터(460) 또는 제2 트랜지스터(470)가 차단 상태이더라도, 지정된 조건하에 지정된 방향으로 전류가 흐르게 할 수 있다.
도 4a를 참조하면, 제1 구간 동안 제1 트랜지스터(460) 및 제2 트랜지스터(470)가 도통 상태에 있을 때, 교류 전원(401)의 제1 단자로부터 공통 모드 결합 인덕터(411)로 입력되는 전류는 제1 인덕터(412) 및 제1 트랜지스터(460)로 흐를 수 있다. 일 실시 예에서, 상기 전류는 제2 트랜지스터(470)를 포함하는 제1 경로(41a) 및 제1 회송 다이오드(440)를 포함하는 제2 경로(42a)로 나뉘어 흐르고 교류 전원(401)의 제2 단자로 회송될 수 있다. 일 실시 예에서, 제1 경로(41a)로 흐르는 전류 및 제2 경로(42a)로 흐르는 전류는 모두 0보다 클 수 있고, 교류 전원(401)의 제1 단자로부터 공통 모드 결합 인덕터(411)로 입력되는 전류보다는 작을 수 있다.
도 4b를 참조하면, 제1 구간 동안 제1 트랜지스터(460) 및 제2 트랜지스터(470)가 차단 상태에 있을 때, 교류 전원(401)의 제1 단자로부터 공통 모드 결합 인덕터(411)로 입력되는 전류는 제1 인덕터(412) 및 제1 출력 다이오드(420)로 흐를 수 있다. 일 실시 예에서 상기 전류는 출력 캐패시터(402)로 전달될 수 있다. 일 실시 예에서, 상기 전류는 제2 트랜지스터(470), 즉, 제2 트랜지스터(470)에 포함되는 기생 다이오드를 포함하는 제1 경로(41b) 및 제1 회송 다이오드(440)를 포함하는 제2 경로(42b)로 나뉘어 흐르고 교류 전원(401)의 제2 단자로 회송될 수 있다. 일 실시 예에서, 제1 경로(41b)로 흐르는 전류 및 제2 경로(42b)로 흐르는 전류는 모두 0보다 클 수 있고, 교류 전원(401)의 제1 단자로부터 공통 모드 결합 인덕터(411)로 입력되는 전류보다는 작을 수 있다.
도 3a, 도 3b, 및 도 3c에서 설명한 바와 같이, 공통 모드 결합 인덕터(411)에서 1차측에 흐르는 전류 및 2차측에 흐르는 전류의 비율은 인덕터부에 포함되는 인덕터의 인덕턴스, 예컨대, 공통 모드 결합 인덕터(411)의 자화 인덕턴스와 제1 인덕터(412) 및 제2 인덕터(413)의 인덕턴스에 기초할 수 있다. 도 4a 및 도 4b에 도시된 바와 같이, 공통 모드 결합 인덕터(411)에서 1차측에 흐르는 전류는 공통 모드 결합 인덕터(411)에서 2차측에 흐르는 전류, 즉, 제1 경로(41a, 41b)로 흐르는 전류와 제2 경로(42a, 42b)로 흐르는 전류의 합으로 나타낼 수 있다. 따라서, 제2 경로(42a, 42b)로 흐르는 전류의 크기는 인덕터부에 포함되는 인덕터의 인덕턴스에 기초하여 결정되는 것으로 이해될 수 있다.
일 실시 예에 따르면, 제2 경로(42a, 42b)로 흐르는 전류의 크기는 인덕터부에 포함되는 인덕터의 인덕턴스 값을 통해 지정된 크기보다 작도록 제어될 수 있다. 예를 들면, 제2 경로(42a, 42b)에 포함되는 제1 회송 다이오드(440)의 도통 손실이 지정된 수준 보다 작도록 제2 경로(42a, 42b)로 흐르는 전류의 크기가 제어될 수 있다. 다른 예를 들면, 제2 경로(42a, 42b)에 포함되는 제1 회송 다이오드(440)의 발열량이 지정된 수준보다 작도록 제2 경로(42a, 42b)로 흐르는 전류의 크기가 제어될 수 있다. 상기와 같이 본원 발명에 따른 전자 장치(400a, 400b)는 제1 구간 동안 제1 회송 다이오드(440)에 흐르는 전류의 크기가 지정된 크기보다 작도록 제어될 수 있고, 제1 회송 다이오드(440)의 도통 손실 또는 발열량이 지정된 수준보다 작도록 제어될 수 있다.
도 5a는 일 실시 예에 따른, 전자 장치에서 제2 구간 동안 제1 트랜지스터 및 제2 트랜지스터가 도통 상태에 있을 때의 전류 흐름을 나타낸다. 도 5b는 일 실시 예에 따른, 전자 장치에서 제2 구간 동안 제1 트랜지스터 및 제2 트랜지스터가 차단 상태에 있을 때의 전류 흐름을 나타낸다.
도 5a 및 도 5b를 참조하면, 교류 전원(501)(예: 도 2의 교류 전원(201))으로부터 입력된 전기적 신호를 출력 캐패시터(502)(예: 도 2의 출력 캐패시터(202))로 전달하는 전자 장치(500a, 500b)는 공통 모드 결합 인덕터(511)(예: 도 3a의 공통 모드 결합 인덕터(310a)), 제1 인덕터(512)(예: 도 3a의 제1 인덕터(320a)), 제2 인덕터(513)(예: 도 3a의 제2 인덕터(330a)), 제1 출력 다이오드(520)(예: 도 2의 제1 출력 다이오드(220)), 제2 출력 다이오드(530)(예: 도 2의 제2 출력 다이오드(230)), 제1 회송 다이오드(540)(예: 도 2의 제1 회송 다이오드(240)), 제2 회송 다이오드(550)(예: 도 2의 제2 회송 다이오드(250)), 제1 트랜지스터(560)(예: 도 2의 제1 트랜지스터(260)), 및 제2 트랜지스터(570)(예: 도 2의 제2 트랜지스터(270))를 포함할 수 있다. 다양한 실시 예에 따르면, 전자 장치(500a, 500b)는 도 5a 및 도 5b에 도시된 바에 한정되지 않는다. 예를 들면, 전자 장치(500a, 500b)에서 제1 인덕터(512) 및 제2 인덕터(513)는 생략될 수도 있고, 제1 인덕터(512) 및 제2 인덕터(513)는 차동 모드 결합 인덕터로 대체될 수도 있다. 다시 말해, 전자 장치(500a, 500b)에서 제1 인덕터(512) 및 제2 인덕터(513)가 생략되거나, 제1 인덕터(512) 및 제2 인덕터(513)가 차동 모드 결합 인덕터로 대체되더라도, 도 5a 및 도 5b에 대한 설명은 동일 또는 유사하게 적용될 수 있다.
일 실시 예에 따르면, 제2 구간은 교류 전원(501)의 전압이 0보다 작은 시간으로 이해될 수 있다. 다양한 실시 예에서, 교류 전원(501)의 상기 전압은 예컨대, 제1 회송 다이오드(540)와 연결되는 교류 전원(501)의 제2 단자(미도시)를 기준으로 한 제2 회송 다이오드(550)와 연결되는 교류 전원(501)의 제1 단자(미도시)의 전위차로 정의될 수 있다.
일 실시 예에 따르면, 제2 구간 동안 제1 트랜지스터(560) 및 제2 트랜지스터(570)는 지정된 주파수를 가지고 도통 상태와 차단 상태를 반복할 수 있다. 일 실시 예에서, 제1 트랜지스터(560) 및 제2 트랜지스터(570)는 동일한 상태를 유지할 수 있다. 예컨대, 제1 트랜지스터(560)가 도통 상태일 때 제2 트랜지스터(570)도 동일한 도통 상태일 수 있고, 제1 트랜지스터(560)가 차단 상태일 때 제2 트랜지스터(570)도 동일한 차단 상태일 수 있다.
도 5a를 참조하면, 제2 구간 동안 제1 트랜지스터(560) 및 제2 트랜지스터(570)가 도통 상태에 있을 때, 교류 전원(501)의 제2 단자로부터 공통 모드 결합 인덕터(511)로 입력되는 전류는 제2 인덕터(513) 및 제2 트랜지스터(570)로 흐를 수 있다. 일 실시 예에서, 상기 전류는 제1 트랜지스터(560)를 포함하는 제1 경로(51a) 및 제2 회송 다이오드(550)를 포함하는 제2 경로(52a)로 나뉘어 흐르고 교류 전원(501)의 제1 단자로 회송될 수 있다. 일 실시 예에서, 제1 경로(51a)로 흐르는 전류 및 제2 경로(52a)로 흐르는 전류는 모두 0보다 클 수 있고, 교류 전원(501)의 제2 단자로부터 공통 모드 결합 인덕터(511)로 입력되는 전류보다는 작을 수 있다.
도 5b를 참조하면, 제2 구간 동안 제1 트랜지스터(560) 및 제2 트랜지스터(570)가 차단 상태에 있을 때, 교류 전원(501)의 제2 단자로부터 공통 모드 결합 인덕터(511)로 입력되는 전류는 제2 인덕터(513) 및 제2 출력 다이오드(530)로 흐를 수 있다. 일 실시 예에서 상기 전류는 출력 캐패시터(502)로 전달될 수 있다. 일 실시 예에서, 상기 전류는 제1 트랜지스터(560), 즉, 제1 트랜지스터(560)에 포함되는 기생 다이오드를 포함하는 제1 경로(51b) 및 제2 회송 다이오드(550)를 포함하는 제2 경로(52b)로 나뉘어 흐르고 교류 전원(501)의 제1 단자로 회송될 수 있다. 일 실시 예에서, 제1 경로(51b)로 흐르는 전류 및 제2 경로(52b)로 흐르는 전류는 모두 0보다 클 수 있고, 교류 전원(501)의 제2 단자로부터 공통 모드 결합 인덕터(511)로 입력되는 전류보다는 작을 수 있다.
일 실시 예에 따르면, 제2 경로(52a, 52b)로 흐르는 전류의 크기는 인덕터부에 포함되는 인덕터의 인덕턴스 값을 통해 지정된 크기보다 작도록 제어될 수 있다. 예를 들면, 제2 경로(52a, 52b)에 포함되는 제2 회송 다이오드(550)의 도통 손실이 지정된 수준 보다 작도록 제2 경로(52a, 52b)로 흐르는 전류의 크기가 제어될 수 있다. 다른 예를 들면, 제2 경로(52a, 52b)에 포함되는 제2 회송 다이오드(550)의 발열량이 지정된 수준보다 작도록 제2 경로(52a, 52b)로 흐르는 전류의 크기가 제어될 수 있다. 상기와 같이 본원 발명에 따른 전자 장치(500a, 500b)는 제2 구간 동안 제2 회송 다이오드(550)에 흐르는 전류의 크기가 지정된 크기보다 작도록 제어될 수 있고, 제2 회송 다이오드(550)의 도통 손실 또는 발열량이 지정된 수준보다 작도록 제어될 수 있다.
도 6은 일 실시 예에 따른, 교류 전원으로부터 입력된 전기적 신호를 정류하기 위해 출력 캐패시터로 전달하는 전자 장치를 나타낸다.
도 6을 참조하면, 교류 전원(601)(예: 도 2의 교류 전원(201))으로부터 입력된 전기적 신호를 출력 캐패시터(602)(예: 도 2의 출력 캐패시터(202))로 전달하는 전자 장치(600)는 공통 모드 결합 인덕터(611)(예: 도 3a의 공통 모드 결합 인덕터(310a)), 제1 인덕터(612)(예: 도 3a의 제1 인덕터(320a)), 제2 인덕터(613)(예: 도 3a의 제2 인덕터(330a)), 제1 출력 다이오드(620)(예: 도 2의 제1 출력 다이오드(220)), 제2 출력 다이오드(630)(예: 도 2의 제2 출력 다이오드(230)), 제1 회송 다이오드(640)(예: 도 2의 제1 회송 다이오드(240)), 제2 회송 다이오드(650)(예: 도 2의 제2 회송 다이오드(250)), 제1 트랜지스터(660)(예: 도 2의 제1 트랜지스터(260)), 제2 트랜지스터(670)(예: 도 2의 제2 트랜지스터(270)), 전류 검출용 저항(681), 입력 캐패시터(682), 제1 회송 캐패시터(683-1), 및 제2 회송 캐패시터(683-2)를 포함할 수 있다. 다양한 실시 예에 따르면, 전자 장치(600)는 도 6에 도시된 바에 한정되지 않는다. 예를 들면, 전자 장치(600)는 도 6에 도시된 구성들 중 일부를 생략할 수도 있고, 도 6에 도시되지 않은 구성을 추가로 더 포함할 수도 있다.
일 실시 예에 따르면, 제1 트랜지스터(660) 및 제2 트랜지스터(670)는 전기장 효과 트랜지스터(field effect transistor, FET)이고, 제1 트랜지스터(660)의 게이트 및 제2 트랜지스터(670)의 게이트는 전기적으로 연결될 수 있다. 일 실시 예에서, 제1 트랜지스터(660)의 게이트 및 제2 트랜지스터(670)의 게이트는 단일의 게이트 드라이버에 접속될 수 있다. 일 실시 예에 따르면, 제1 트랜지스터(660) 및 제2 트랜지스터(670)는 상기 단일의 게이트 드라이버를 통해 도통 상태 또는 차단 상태 중 어느 하나의 상태로의 변경이 동시에 이루어질 수 있다. 일 실시 예에 따르면, 제1 트랜지스터(660)의 소스 및 상기 제2 트랜지스터(670)의 소스는 그라운드에 연결될 수 있다. 이를 통해 제1 트랜지스터(660) 및 제2 트랜지스터(670)의 게이트 전압은 그라운드 전압을 기준으로 설정될 수 있고, 게이트 드라이버의 구현이 간단해질 수 있다.
일 실시 예에 따르면, 전류 검출용 저항(681)은 제1 트랜지스터(660) 및 제2 트랜지스와 제1 회송 다이오드(640) 및 제2 회송 다이오드(650) 사이에 배치될 수 있다. 예를 들면, 전류 검출용 저항(681)은 도 4a, 도 4b, 도 5a, 또는 도 5b에서 설명된 제1 경로(41a. 41b, 51a, 51b), 즉, 제1 회송 다이오드(640)를 포함하는 경로 및 제2 회송 다이오드(650)를 포함하는 경로를 포함하는 경로 상에 배치될 수 있다. 이를 통해, 전류 검출용 저항(681)은 교류 전원(601)의 크기 또는 제1 트랜지스터(660) 및 제2 트랜지스터(670)의 도통 여부와 무관하게, 제1 회송 다이오드(640) 또는 제2 회송 다이오드(650)에 흐르는 전류를 검출할 수 있다.
일 실시 예에 따르면, 전류 검출용 저항(681)에 흐르는 전류는 설계되는 값으로 미리 예측할 수 있다. 예를 들면, 도 3a 내지 도 3c에서 설명된 바와 같이, 공통 모드 결합 인덕터(611)로 입력되는 전류 대비 제1 회송 다이오드(640) 또는 제2 회송 다이오드(650)에 흐르는 전류의 비율은 인덕터부(예: 도 2의 인덕터부(210))에 포함되는 적어도 하나의 인덕터의 인덕턴스의 크기에 기반하여 예측될 수 있다. 일 실시 예에서, 전류 검출용 저항(681)에 흐르는 전류의 크기는 미리 예측될 수 있으므로, 상기 전류를 검출하기 위한 전류 검출용 저항(681)의 크기는 상기 예측된 전류의 크기에 기반하여 결정될 수 있다. 다시 말해, 전류 검출용 저항(681)의 크기는 인덕터부에 포함되는 적어도 하나의 인덕터의 인덕턴스의 크기에 적어도 기반하여 결정될 수 있다. 일 실시 예에서, 전류 검출용 저항(681)을 통해 검출된 전류에 기반하여, 공통 모드 결합 인덕터(611)로 입력되는 실제 전류의 크기도 간접적으로 검출할 수 있다. 따라서, 본 문서에 따른 전자 장치(600)에서는 전류 검출을 위한 고가의 홀 센서 또는 CT 센서 대신 저렴한 전류 검출용 저항(681)을 통해 전류를 검출할 수 있다.
일 실시 예에 따르면, 입력 캐패시터(682)는 공통 모드 결합 인덕터(611)의 입력 단자들(도 2의 인덕터부의 제1 입력 단자 및 제2 입력 단자) 사이에 배치될 수 있다. 일 실시 예에서, 입력 캐패시터(682)는 노이즈 성분이 공통 모드 결합 인덕터(611)로 입력되는 것을 방지하는 역할을 수행할 수 있다. 예를 들면, 입력 캐패시터(682)는 제1 회송 캐패시터(683-1) 및 제2 회송 캐패시터(683-2)로부터 전달되는 EMI 노이즈 성분이 공통 모드 결합 인덕터(611)로 입력되는 것을 방지하는 역할을 수행할 수 있다.
일 실시 예에 따르면, 제1 회송 캐패시터(683-1) 및 제2 회송 캐패시터(683-2)는 각각 제1 회송 다이오드(640) 및 제2 회송 다이오드(650)와 병렬적으로 연결될 수 있다. 일 실시 예에서, 제1 회송 캐패시터(683-1) 및 제2 회송 캐패시터(683-2)는 EMI 노이즈 경로를 위해 배치될 수 있다. 다양한 실시 예에 따르면, 제1 회송 캐패시터(683-1) 및 제2 회송 캐패시터(683-2)에는 제1 트랜지스터(660) 및 제2 트랜지스터(670)의 상태 변경으로 인한 노이즈 성분은 인가되지 않고 교류 전원(601)의 성분만 인가될 수 있다. 일 실시 예에 따르면, 제1 회송 캐패시터(683-1) 및 제2 회송 캐패시터(683-2)의 캐패시턴스는 측정되는 EMI 성분에 기초하여 설정될 수 있다. 예를 들면, 측정되는 EMI 성분이 기준치보다 큰 경우에는 EMI 성분을 감소시키기 위해 보다 큰 캐패시턴스를 가지도록 제1 회송 캐패시터(683-1) 및 제2 회송 캐패시터(683-2)의 캐패시턴스 값을 조절할 수 있다.
도 7은 일 실시 예에 따른, 영 전류 검출을 위한 전자 장치를 나타낸다.
도 7을 참조하면, 교류 전원(601)으로부터 입력된 전기적 신호를 출력 캐패시터(602)로 전달하는 전자 장치(700)는 공통 모드 결합 인덕터(611), 제1 인덕터(612), 제2 인덕터(613), 제1 출력 다이오드(620), 제2 출력 다이오드(630), 제1 회송 다이오드(640), 제2 회송 다이오드(650), 제1 트랜지스터(660), 제2 트랜지스터(670), 전류 검출용 저항(681), 입력 캐패시터(682), 제1 회송 캐패시터(683-1), 제2 회송 캐패시터(683-2), 신호 처리 모듈(710), 및 보조 권선(720)을 포함할 수 있다. 다양한 실시 예에 따르면, 전자 장치(700)는 도 7에 도시된 바에 한정되지 않는다. 예를 들면, 전자 장치(700)는 도 7에 도시된 구성들 중 일부를 생략할 수도 있고, 도 7에 도시되지 않은 구성을 추가로 더 포함할 수도 있다. 다양한 실시 예에서, 도 7에 도시된 전자 장치(700)에는 도 6에 도시된 전자 장치(600)에 대한 설명이 동일 또는 유사하게 적용될 수 있다.
일 실시 예에 따르면, 신호 처리 모듈(710)은 공통 모드 결합 인덕터(611)에 흐르는 전류에 대해 영 전류(zero current)를 검출할 수 있다. 일 실시 예에서, 신호 처리 모듈(710)은 공통 모드 결합 인덕터(611)에 적용되는 보조 권선(720)으로부터 영 전류 검출(zero current detection) 정보를 획득할 수 있고, 상기 검출된 영 전류 검출 정보에 기반하여 전자 장치(700)를 임계 도통 모드(critical conduction mode, CRM)로 동작시킬 수 있다. 예를 들면, 신호 처리 모듈(710)은 공통 모드 결합 인덕터(611)에 흐르는 전류가 음에서 양이 되거나 양에서 음이 되는 시점을 검출할 수 있다. 다양한 실시 예에서, 신호 처리 모듈(710)은 아날로그 집적 회로로 구현될 수 있다.
도 8은 일 실시 예에 따른, 전자 장치에서의 전류 변화를 나타내는 그래프이다.
도 8을 참조하면, 교류 전원(예: 도 2의 교류 전원(201))의 전압이 0보다 큰 제1 구간 동안 제1 트랜지스터(예: 도 2의 제1 트랜지스터(260)) 및 제2 트랜지스터(예: 도 2의 제2 트랜지스터(270))의 상태 변화에 따른 다양한 전류 변화를 확인할 수 있는 그래프(800)가 도시된다. 그래프(800)는 예를 들면, 상기 제1 구간 동안의 전류 흐름을 나타낸 도 4a 및 도 4b의 전자 장치에서 각각의 구성에서의 전류 변화를 나타내는 것으로 이해될 수 있다.
일 실시 예에 따르면, t1 부터 t2의 시간 동안에는 제1 트랜지스터 및 제2 트랜지스터는 도통 상태일 수 있고, t2 부터 t3의 시간 동안에는 제1 트랜지스터 및 제2 트랜지스터는 차단 상태일 수 있다. 일 실시 예에서, t3 이후의 시간에서는 t1 내지 t3에서의 제1 트랜지스터 및 제2 트랜지스터의 상태가 반복적으로 변경될 수 있다.
일 실시 예에 따르면, iL1 및 iL2는 예를 들면, 도 4a 및 도 4b에 도시된 제1 인덕터(412) 및 제2 인덕터(413)에 흐르는 전류를 나타낼 수 있다. 일 실시 예에서, 제1 트랜지스터 및 제2 트랜지스터가 도통 상태가 되면, iL1 및 iL2는 증가하고 제1 트랜지스터 및 제2 트랜지스터가 차단 상태가 되면, iL1 및 iL2는 감소할 수 있으며, t1 내지 t3의 시간 구간에서 iL2는 iL1 보다 작을 수 있다.
일 실시 예에 따르면, Ids1 및 Ids2는 각각 제1 트랜지스터 및 제2 트랜지스터에 흐르는 전류를 나타낼 수 있고, iDo1은 제1 출력 다이오드에 흐르는 전류를 나타낼 수 있다. 도 4a 및 도 4b에서 설명된 것처럼, t1 내지 t3의 시간 구간에서 ids2는 iL2와 동일할 수 있다. 또한, 도 4a 및 도 4b에서 설명된 것처럼, 제1 트랜지스터 및 제2 트랜지스터가 도통 상태일 때에는 인덕터부에서 출력되는 전류가 제1 트랜지스터로 흐르지만, 제1 트랜지스터 및 제2 트랜지스터가 차단 상태일 때에는 인덕터부에서 출력되는 전류가 제1 출력 다이오드로 흐를 수 있다. 일 실시 예에서, 제1 트랜지스터 및 제2 트랜지스터가 도통 상태일 때에는 ids1은 iL1과 동일하고 iDo1은 0의 값을 가지며, 제1 트랜지스터 및 제2 트랜지스터가 차단 상태일 때에는 ids1은 0의 값을 가지고 iDo1은 iL1과 동일할 수 있다.
일 실시 예에 따르면, iDo2는 제2 출력 다이오드에 흐르는 전류를 나타낼 수 있고, iDin2는 제2 회송 다이오드에 흐르는 전류를 나타낼 수 있다. 도 4a 및 도 4b에서 설명된 것처럼, 제1 구간 동안 제2 출력 다이오드 및 제2 회송 다이오드에는 전류가 흐르지 않으므로, iDo2 및 iDin2는 0의 값을 가질 수 있다.
일 실시 예에 따르면, iDin1은 제1 회송 다이오드에 흐르는 전류를 나타낼 수 있고, icm은 공통 모드 결합 인덕터 내부에 흐르는 전류로서 iL1과 iL2의 차이와 동일한 값을 가지는 전류를 나타낼 수 있다. 도 4a 및 도 4b에서 설명된 것처럼, 제1 구간 동안 교류 전원으로부터 인덕터부로 입력되는 전류는 제2 트랜지스터를 포함하는 경로 및 제1 회송 다이오드를 포함하는 경로로 나뉘어 흐르게 되므로, iDin1은 iL1과 isd2의 차이와 동일한 값을 가질 수 있다.
그래프(800)를 참조하면, iL1과 iL2의 차이가 지정된 수준보다 작도록 설정되면, 제1 구간 동안 제1 회송 다이오드에 흐르는 전류 iDin1의 크기는 매우 작게 제어될 수 있다. 이와 유사하게, 제2 구간 동안 제2 회송 다이오드에 흐르는 전류 iDin2의 크기도 매우 작게 제어될 수 있다. 이를 통해, 본 문서에 따른 전자 장치에서는 회송 다이오드에서의 도통 손실 및 발열량을 감소시킬 수 있다.
또한, 그래프(800)를 참조하면, 제1 구간 동안 제1 회송 다이오드는 제1 트랜지스터 및 제2 트랜지스터의 상태와 무관하게 항상 전류가 흐르고, 이와 유사하게 제2 구간 동안 제2 회송 다이오드는 제1 트랜지스터 및 제2 트랜지스터의 상태와 무관하게 항상 전류가 흐르는 것을 확인할 수 있다. 이를 통해, 교류 전원의 어느 하나의 단자는 제1 회송 다이오드 또는 제2 회송 다이오드를 통해 항상 그라운드와 연결될 수 있고, 제1 트랜지스터 및 제2 트랜지스터의 상태 변경으로 인한 입력 측의 EMI 노이즈는 저감될 수 있음을 예상할 수 있다.
도 9는 다양한 실시 예에 따른, 전자 장치에서 다양한 회송 캐패시터에 따른 EMI 노이즈의 세기를 나타내는 그래프이다.
도 9를 참조하면, 제1 그래프는 제1 회송 캐패시터(예: 도 6의 제1 회송 캐패시터(683-1)) 및 제2 회송 캐패시터(예: 도 6의 제2 회송 캐패시터(683-2))의 크기가 100nF인 경우의 제1 회송 캐패시터의 양단 전압을 나타내는 그래프이고, 제2 그래프는 제1 회송 캐패시터 및 제2 회송 캐패시터의 크기가 200nF인 경우의 제1 회송 캐패시터의 양단 전압을 나타내는 그래프이다. 또한, 제3 그래프는 제1 회송 캐패시터 및 제2 회송 캐패시터의 크기가 300nF인 경우의 제1 회송 캐패시터의 양단 전압을 나타내는 그래프이고, 제4 그래프는 제1 회송 캐패시터 및 제2 회송 캐패시터의 크기가 400nF인 경우의 제1 회송 캐패시터의 양단 전압을 나타내는 그래프이다. 상기 제1 내지 제4 그래프는 모두 교류 전원의 주파수가 60Hz이고, 공통 모드 결합 인덕터의 인덕턴스가 1mH이고, 차동 모드 결합 인덕터의 인덕턴스가 100uH인 조건에서 실험된 그래프이다.
제1 내지 제4 그래프에 따르면, 제1 회송 캐패시터 및 제2 회송 캐패시터의 크기가 변경되더라도, 제1 회송 캐패시터의 양단 전압에는 노이즈가 지정된 수준 이하인 것을 확인할 수 있으며 어느 경우에서도 정류된 파형으로 나타나는 것을 확인할 수 있다. 즉, 앞서 도 8에서 검토한 바와 같이, 교류 전원의 어느 하나의 단자는 제1 회송 다이오드 또는 제2 회송 다이오드를 통해 항상 그라운드와 연결될 수 있기 때문에 제1 트랜지스터 및 제2 트랜지스터의 상태 변경으로 인한 노이즈가 저감될 수 있음을 확인할 수 있다.
본 문서에 개시되는 일 실시 예에 따른 전자 장치는, 교류 전원의 양단에 각각 연결되는 제1 입력 단자 및 제2 입력 단자, 제1 출력 단자, 제2 출력 단자, 및 적어도 하나의 인덕터를 포함하는 인덕터부, 애노드가 상기 제1 출력 단자와 연결되고 캐소드가 출력 캐패시터의 제1 단자와 연결되는 제1 출력 다이오드, 애노드가 상기 제2 출력 단자와 연결되고 캐소드가 상기 출력 캐패시터의 제1 단자와 연결되는 제2 출력 다이오드, 캐소드가 상기 제2 입력 단자와 연결되고 애노드가 상기 출력 캐패시터의 제2 단자와 연결되는 제1 회송 다이오드, 캐소드가 상기 제1 입력 단자와 연결되고 애노드가 상기 출력 캐패시터의 제2 단자와 연결되는 제2 회송 다이오드, 상기 제1 출력 단자와 상기 제1 및 제2 회송 다이오드의 애노드들 사이의 전기적 연결을 제어하는 제1 트랜지스터, 및 상기 제2 출력 단자와 상기 제1 및 제2 회송 다이오드의 애노드들 사이의 전기적 연결을 제어하는 제2 트랜지스터를 포함하고, 상기 적어도 하나의 인덕터의 인덕턴스는, 상기 교류 전원의 하나의 주기 내의 제1 구간 동안, 상기 제1 입력 단자를 통해 상기 인덕터부로 입력되는 전류가 상기 제2 트랜지스터를 포함하는 경로 및 상기 제1 회송 다이오드를 포함하는 경로로 나뉘어 흐르고, 제2 구간 동안, 상기 제2 입력 단자를 통해 상기 인덕터부로 입력되는 전류가 상기 제1 트랜지스터를 포함하는 경로 및 상기 제2 회송 다이오드를 포함하는 경로로 나뉘어 흐르도록 결정되는 것을 특징으로 할 수 있다.
일 실시 예에 따르면, 상기 적어도 하나의 인덕터는, 상기 제1 입력 단자 및 상기 제2 입력 단자와 상기 제1 출력 단자 및 상기 제2 출력 단자 사이에 배치되는 공통 모드 결합 인덕터를 포함할 수 있다.
일 실시 예에 따르면, 상기 적어도 하나의 인덕터는, 상기 공통 모드 결합 인덕터의 1차측과 상기 제1 출력 단자 사이에 배치되는 제1 인덕터 및 상기 공통 모드 결합 인덕터의 2차측과 상기 제2 출력 단자 사이에 배치되는 제2 인덕터를 더 포함할 수 있다.
일 실시 예에 따르면, 상기 적어도 하나의 인덕터는, 상기 공통 모드 결합 인덕터와 상기 제1 및 제2 출력 단자들 사이에 배치되는 차동 모드 결합 인덕터를 더 포함할 수 있다.
일 실시 예에서, 상기 공통 모드 결합 인덕터의 1차측 턴 수는 상기 차동 모드 결합 인덕터의 1차측 턴 수와 상이하고, 상기 공통 모드 결합 인덕터의 2차측 턴 수는 상기 차동 모드 결합 인덕터의 2차측 턴 수와 상이할 수 있다.
일 실시 예에 따르면, 상기 제1 구간 동안 상기 제1 회송 다이오드에 흐르는 전류의 크기는 상기 제1 입력 단자를 통해 상기 인덕터부로 입력되는 전류의 크기보다 작고, 상기 제2 구간 동안 상기 제2 회송 다이오드에 흐르는 전류의 크기는 상기 제2 입력 단자를 통해 상기 인덕터부로 입력되는 전류의 크기보다 작을 수 있다.
일 실시 예에 따르면, 상기 공통 모드 결합 인덕터에는 보조 권선이 더 적용되고, 상기 전자 장치는 상기 보조 권선으로부터 영 전류 검출(zero current detection) 정보를 획득하고, 상기 획득한 영 전류 검출 정보에 기반하여 상기 전자 장치가 임계 도통 모드(critical conduction mode, CRM)로 동작하도록 제어하는 신호 처리 모듈을 더 포함할 수 있다.
일 실시 예에 따르면, 상기 전자 장치는 상기 제1 회송 다이오드와 병렬하게 연결된 제1 회송 캐패시터 및 상기 제2 회송 다이오드와 병렬하게 연결된 제2 회송 캐패시터를 더 포함하고, 상기 제1 회송 캐패시터 및 상기 제2 회송 캐패시터의 캐패시턴스는 측정되는 노이즈 성분의 크기에 기초하여 설정될 수 있다.
일 실시 예에 따르면, 상기 제1 회송 다이오드를 포함하는 경로 및 상기 제2 회송 다이오드를 포함하는 경로를 포함하는 경로 상에 배치되는 전류 검출용 저항을 더 포함할 수 있다.
일 실시 예에서, 상기 전류 검출용 저항의 크기는 상기 적어도 하나의 인덕터의 인덕턴스의 크기에 적어도 기반하여 결정될 수 있다.
일 실시 예에 따르면, 상기 제1 트랜지스터 및 상기 제2 트랜지스터 각각은 기생 다이오드(parasitic diode)를 포함하고, 상기 기생 다이오드는 상기 제1 트랜지스터 및 상기 제2 트랜지스터가 차단 상태인 경우 지정된 방향으로 전류를 흐르게 할 수 있다.
일 실시 예에 따르면, 상기 제1 구간은 상기 교류 전원이 양의 값을 갖는 구간이고, 상기 제2 구간은 상기 교류 전원이 음의 값을 갖는 구간일 수 있다.
일 실시 예에 따르면, 상기 제1 트랜지스터는 상기 제2 트랜지스터가 도통 상태에 있는 동안 도통 상태에 있도록 설정되고, 상기 제2 트랜지스터가 차단 상태에 있는 동안 차단 상태에 있도록 설정될 수 있다.
일 실시 예에 따르면, 상기 제1 트랜지스터 및 상기 제2 트랜지스터는 지정된 시간 비율로 도통 상태 또는 차단 상태 중 어느 하나의 상태에 있도록 설정될 수 있다.
일 실시 예에서, 상기 제1 구간 동안 상기 제1 트랜지스터 및 상기 제2 트랜지스터가 도통 상태에 있을 때, 상기 제1 입력 단자를 통해 상기 인덕터부로 입력되는 전류는 상기 제1 트랜지스터를 통해, 상기 제2 트랜지스터를 포함하는 경로 및 상기 제1 회송 다이오드를 포함하는 경로로 나뉘어 흐르고, 상기 제1 구간 동안 상기 제1 트랜지스터 및 상기 제2 트랜지스터가 차단 상태에 있을 때, 상기 제1 입력 단자를 통해 상기 인덕터부로 입력되는 전류는 상기 제1 출력 다이오드 및 상기 출력 캐패시터를 통해, 상기 제2 트랜지스터를 포함하는 경로 및 상기 제1 회송 다이오드를 포함하는 경로로 나뉘어 흐르는 것을 특징으로 할 수 있다.
일 실시 예에서, 상기 제2 구간 동안 상기 제1 트랜지스터 및 상기 제2 트랜지스터가 도통 상태에 있을 때, 상기 제2 입력 단자를 통해 상기 인덕터부로 입력되는 전류는 상기 제2 트랜지스터를 통해, 상기 제1 트랜지스터를 포함하는 경로 및 상기 제2 회송 다이오드를 포함하는 경로로 나뉘어 흐르고, 상기 제2 구간 동안 상기 제1 트랜지스터 및 상기 제2 트랜지스터가 차단 상태에 있을 때, 상기 제2 입력 단자를 통해 상기 인덕터부로 입력되는 전류는 상기 제2 출력 다이오드 및 상기 출력 캐패시터를 통해, 상기 제1 트랜지스터를 포함하는 경로 및 상기 제2 회송 다이오드를 포함하는 경로로 나뉘어 흐르는 것을 특징으로 할 수 있다.
일 실시 예에 따르면, 상기 제1 트랜지스터 및 상기 제2 트랜지스터는 전기장 효과 트랜지스터(field effect transistor, FET)이고, 상기 제1 트랜지스터의 게이트 및 상기 제2 트랜지스터의 게이트는 전기적으로 연결될 수 있다.
일 실시 예에서, 상기 제1 트랜지스터의 소스 및 상기 제2 트랜지스터의 소스는 그라운드(GND)에 연결될 수 있다.
일 실시 예에 따르면, 상기 전자 장치는 상기 제1 입력 단자 및 상기 제2 입력 단자 사이에 배치되는 입력 캐패시터를 더 포함할 수 있다.
본 문서에 개시되는 일 실시 예에 따른 전원 시스템은 교류 전원, 출력 캐패시터, 상기 교류 전원의 양단에 각각 연결되는 제1 입력 단자 및 제2 입력 단자, 제1 출력 단자, 제2 출력 단자, 및 적어도 하나의 인덕터를 포함하는 인덕터부, 애노드가 상기 제1 출력 단자와 연결되고 캐소드가 상기 출력 캐패시터의 제1 단자와 연결되는 제1 출력 다이오드, 애노드가 상기 제2 출력 단자와 연결되고 캐소드가 상기 출력 캐패시터의 제1 단자와 연결되는 제2 출력 다이오드, 캐소드가 상기 제2 입력 단자와 연결되고 애노드가 상기 출력 캐패시터의 제2 단자와 연결되는 제1 회송 다이오드, 캐소드가 상기 제1 입력 단자와 연결되고 애노드가 상기 출력 캐패시터의 제2 단자와 연결되는 제2 회송 다이오드, 상기 제1 출력 단자와 상기 제1 및 제2 회송 다이오드의 애노드들 사이의 전기적 연결을 제어하는 제1 트랜지스터, 및 상기 제2 출력 단자와 상기 제1 및 제2 회송 다이오드의 애노드들 사이의 전기적 연결을 제어하는 제2 트랜지스터를 포함하고, 상기 적어도 하나의 인덕터의 인덕턴스는, 상기 교류 전원의 하나의 주기 내의 제1 구간 동안, 상기 제1 입력 단자를 통해 상기 인덕터부로 입력되는 전류가 상기 제2 트랜지스터를 포함하는 경로 및 상기 제1 회송 다이오드를 포함하는 경로로 나뉘어 흐르고, 제2 구간 동안, 상기 제2 입력 단자를 통해 상기 인덕터부로 입력되는 전류가 상기 제1 트랜지스터를 포함하는 경로 및 상기 제2 회송 다이오드를 포함하는 경로로 나뉘어 흐르도록 결정되고, 상기 출력 캐패시터는 직류 전원을 출력하기 위해, 상기 제1 구간 및 상기 제2 구간 동안 전기적 에너지를 충전하는 것을 특징으로 할 수 있다.
본 문서에 개시된 다양한 실시 예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치 (예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치 중 적어도 하나를 포함할 수 있다. 본 문서의 실시 예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시 예들 및 이에 사용된 용어들은 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및/또는 B 중 적어도 하나", "A, B 또는 C" 또는 "A, B 및/또는 C 중 적어도 하나" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", "첫째" 또는 "둘째" 등의 표현들은 해당 구성요소들을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에 "(기능적으로 또는 통신적으로) 연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제 3 구성요소)를 통하여 연결될 수 있다.
본 문서에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구성된 유닛을 포함하며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로 등의 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 모듈은 ASIC(application-specific integrated circuit)으로 구성될 수 있다.
본 문서의 다양한 실시 예들은 기기(machine)(예: 컴퓨터)로 읽을 수 있는 저장 매체(machine-readable storage media)(예: 내장 메모리 또는 외장 메모리)에 저장된 명령어를 포함하는 소프트웨어(예: 프로그램)로 구현될 수 있다. 기기는, 저장 매체로부터 저장된 명령어를 호출하고, 호출된 명령어에 따라 동작이 가능한 장치로서, 개시된 실시 예들에 따른 전자 장치를 포함할 수 있다. 상기 명령이 프로세서에 의해 실행될 경우, 프로세서가 직접, 또는 상기 프로세서의 제어 하에 다른 구성요소들을 이용하여 상기 명령에 해당하는 기능을 수행할 수 있다. 명령은 컴파일러 또는 인터프리터에 의해 생성 또는 실행되는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장매체는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장매체가 신호(signal)를 포함하지 않으며 실재(tangible)한다는 것을 의미할 뿐 데이터가 저장매체에 반영구적 또는 임시적으로 저장됨을 구분하지 않는다.
일 실시 예에 따르면, 본 문서에 개시된 다양한 실시 예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 온라인으로 배포될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시 예들에 따른 구성 요소(예: 모듈 또는 프로그램) 각각은 단수 또는 복수의 개체로 구성될 수 있으며, 전술한 해당 서브 구성 요소들 중 일부 서브 구성 요소가 생략되거나, 또는 다른 서브 구성 요소가 다양한 실시 예에 더 포함될 수 있다. 대체적으로 또는 추가적으로, 일부 구성 요소들(예: 모듈 또는 프로그램)은 하나의 개체로 통합되어, 통합되기 이전의 각각의 해당 구성 요소에 의해 수행되는 기능을 동일 또는 유사하게 수행할 수 있다. 다양한 실시 예들에 따른, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적, 병렬적, 반복적 또는 휴리스틱하게 실행되거나, 적어도 일부 동작이 다른 순서로 실행되거나, 생략되거나, 또는 다른 동작이 추가될 수 있다.

Claims (20)

  1. 공통모드 노이즈 및 도통 손실이 적은 컨버팅을 수행하는 전자 장치에 있어서,
    상기 교류 전원의 양단에 각각 연결되는 제1 입력 단자 및 제2 입력 단자, 제1 출력 단자, 제2 출력 단자, 및 적어도 하나의 인덕터를 포함하는 인덕터부;
    애노드가 상기 제1 출력 단자와 연결되고 캐소드가 상기 출력 캐패시터의 제1 단자와 연결되는 제1 출력 다이오드;
    애노드가 상기 제2 출력 단자와 연결되고 캐소드가 상기 출력 캐패시터의 제1 단자와 연결되는 제2 출력 다이오드;
    캐소드가 상기 제2 입력 단자와 연결되고 애노드가 상기 출력 캐패시터의 제2 단자와 연결되는 제1 회송 다이오드;
    캐소드가 상기 제1 입력 단자와 연결되고 애노드가 상기 출력 캐패시터의 제2 단자와 연결되는 제2 회송 다이오드;
    상기 제1 출력 단자와 상기 제1 및 제2 회송 다이오드의 애노드들 사이의 전기적 연결을 제어하는 제1 트랜지스터; 및
    상기 제2 출력 단자와 상기 제1 및 제2 회송 다이오드의 애노드들 사이의 전기적 연결을 제어하는 제2 트랜지스터를 포함하고,
    상기 적어도 하나의 인덕터의 인덕턴스는,
    상기 교류 전원의 하나의 주기 내의 제1 구간 동안, 상기 제1 입력 단자를 통해 상기 인덕터부로 입력되는 전류가 상기 제2 트랜지스터를 포함하는 경로 및 상기 제1 회송 다이오드를 포함하는 경로로 나뉘어 흐르고, 제2 구간 동안, 상기 제2 입력 단자를 통해 상기 인덕터부로 입력되는 전류가 상기 제1 트랜지스터를 포함하는 경로 및 상기 제2 회송 다이오드를 포함하는 경로로 나뉘어 흐르도록 결정되는, 전자 장치.
  2. 제1 항에 있어서,
    상기 적어도 하나의 인덕터는,
    상기 제1 입력 단자 및 상기 제2 입력 단자와 상기 제1 출력 단자 및 상기 제2 출력 단자 사이에 배치되는 공통 모드 결합 인덕터를 포함하는, 전자 장치.
  3. 제2 항에 있어서,
    상기 적어도 하나의 인덕터는,
    상기 공통 모드 결합 인덕터의 1차측과 상기 제1 출력 단자 사이에 배치되는 제1 인덕터; 및
    상기 공통 모드 결합 인덕터의 2차측과 상기 제2 출력 단자 사이에 배치되는 제2 인덕터를 더 포함하는, 전자 장치.
  4. 제2 항에 있어서,
    상기 적어도 하나의 인덕터는,
    상기 공통 모드 결합 인덕터와 상기 제1 및 제2 출력 단자들 사이에 배치되는 차동 모드 결합 인덕터를 더 포함하는, 전자 장치.
  5. 제4 항에 있어서,
    상기 공통 모드 결합 인덕터의 1차측 턴 수는 상기 차동 모드 결합 인덕터의 1차측 턴 수와 상이하고,
    상기 공통 모드 결합 인덕터의 2차측 턴 수는 상기 차동 모드 결합 인덕터의 2차측 턴 수와 상이한, 전자 장치.
  6. 제1 항에 있어서,
    상기 제1 구간 동안 상기 제1 회송 다이오드에 흐르는 전류의 크기는 상기 제1 입력 단자를 통해 상기 인덕터부로 입력되는 전류의 크기보다 작고,
    상기 제2 구간 동안 상기 제2 회송 다이오드에 흐르는 전류의 크기는 상기 제2 입력 단자를 통해 상기 인덕터부로 입력되는 전류의 크기보다 작은, 전자 장치.
  7. 제2 항에 있어서,
    상기 공통 모드 결합 인덕터에는 보조 권선이 더 적용되고,
    상기 보조 권선으로부터 영 전류 검출(zero current detection) 정보를 획득하고, 상기 획득한 영 전류 검출 정보에 기반하여 상기 전자 장치가 임계 도통 모드(critical conduction mode, CRM)로 동작하도록 제어하는 신호 처리 모듈을 더 포함하는, 전자 장치.
  8. 제1 항에 있어서,
    상기 제1 회송 다이오드와 병렬하게 연결된 제1 회송 캐패시터; 및
    상기 제2 회송 다이오드와 병렬하게 연결된 제2 회송 캐패시터를 더 포함하고,
    상기 제1 회송 캐패시터 및 상기 제2 회송 캐패시터의 캐패시턴스는 측정되는 노이즈 성분의 크기에 기초하여 설정되는, 전자 장치.
  9. 제1 항에 있어서,
    상기 제1 회송 다이오드를 포함하는 경로 및 상기 제2 회송 다이오드를 포함하는 경로를 포함하는 경로 상에 배치되는 전류 검출용 저항을 더 포함하는, 전자 장치.
  10. 제9 항에 있어서,
    상기 전류 검출용 저항의 크기는 상기 적어도 하나의 인덕터의 인덕턴스의 크기에 적어도 기반하여 결정되는, 전자 장치.
  11. 제1 항에 있어서,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터 각각은 기생 다이오드(parasitic diode)를 포함하고
    상기 기생 다이오드는 상기 제1 트랜지스터 및 상기 제2 트랜지스터가 차단 상태인 경우 지정된 방향으로 전류를 흐르게 하는, 전자 장치.
  12. 제1 항에 있어서,
    상기 제1 구간은 상기 교류 전원이 양의 값을 갖는 구간이고, 상기 제2 구간은 상기 교류 전원이 음의 값을 갖는 구간인, 전자 장치.
  13. 제1 항에 있어서,
    상기 제1 트랜지스터는 상기 제2 트랜지스터가 도통 상태에 있는 동안 도통 상태에 있도록 설정되고, 상기 제2 트랜지스터가 차단 상태에 있는 동안 차단 상태에 있도록 설정되는, 전자 장치.
  14. 제1 항에 있어서,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터는 지정된 시간 비율로 도통 상태 또는 차단 상태 중 어느 하나의 상태에 있도록 설정되는, 전자 장치.
  15. 제14 항에 있어서,
    상기 제1 구간 동안 상기 제1 트랜지스터 및 상기 제2 트랜지스터가 도통 상태에 있을 때,
    상기 제1 입력 단자를 통해 상기 인덕터부로 입력되는 전류는 상기 제1 트랜지스터를 통해, 상기 제2 트랜지스터를 포함하는 경로 및 상기 제1 회송 다이오드를 포함하는 경로로 나뉘어 흐르고,
    상기 제1 구간 동안 상기 제1 트랜지스터 및 상기 제2 트랜지스터가 차단 상태에 있을 때,
    상기 제1 입력 단자를 통해 상기 인덕터부로 입력되는 전류는 상기 제1 출력 다이오드 및 상기 출력 캐패시터를 통해, 상기 제2 트랜지스터를 포함하는 경로 및 상기 제1 회송 다이오드를 포함하는 경로로 나뉘어 흐르는, 전자 장치.
  16. 제14 항에 있어서,
    상기 제2 구간 동안 상기 제1 트랜지스터 및 상기 제2 트랜지스터가 도통 상태에 있을 때,
    상기 제2 입력 단자를 통해 상기 인덕터부로 입력되는 전류는 상기 제2 트랜지스터를 통해, 상기 제1 트랜지스터를 포함하는 경로 및 상기 제2 회송 다이오드를 포함하는 경로로 나뉘어 흐르고,
    상기 제2 구간 동안 상기 제1 트랜지스터 및 상기 제2 트랜지스터가 차단 상태에 있을 때,
    상기 제2 입력 단자를 통해 상기 인덕터부로 입력되는 전류는 상기 제2 출력 다이오드 및 상기 출력 캐패시터를 통해, 상기 제1 트랜지스터를 포함하는 경로 및 상기 제2 회송 다이오드를 포함하는 경로로 나뉘어 흐르는, 전자 장치.
  17. 제1 항에 있어서,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터는 전기장 효과 트랜지스터(field effect transistor, FET)이고,
    상기 제1 트랜지스터의 게이트 및 상기 제2 트랜지스터의 게이트는 전기적으로 연결되는, 전자 장치.
  18. 제17 항에 있어서,
    상기 제1 트랜지스터의 소스 및 상기 제2 트랜지스터의 소스는 그라운드(GND)에 연결되는, 전자 장치.
  19. 제1 항에 있어서,
    상기 제1 입력 단자 및 상기 제2 입력 단자 사이에 배치되는 입력 캐패시터를 더 포함하는, 전자 장치.
  20. 공통모드 노이즈 및 도통 손실이 적은 컨버팅을 수행하는 전원 시스템에 있어서,
    교류 전원;
    출력 캐패시터;
    상기 교류 전원의 양단에 각각 연결되는 제1 입력 단자 및 제2 입력 단자, 제1 출력 단자, 제2 출력 단자, 및 적어도 하나의 인덕터를 포함하는 인덕터부;
    애노드가 상기 제1 출력 단자와 연결되고 캐소드가 상기 출력 캐패시터의 제1 단자와 연결되는 제1 출력 다이오드;
    애노드가 상기 제2 출력 단자와 연결되고 캐소드가 상기 출력 캐패시터의 제1 단자와 연결되는 제2 출력 다이오드;
    캐소드가 상기 제2 입력 단자와 연결되고 애노드가 상기 출력 캐패시터의 제2 단자와 연결되는 제1 회송 다이오드;
    캐소드가 상기 제1 입력 단자와 연결되고 애노드가 상기 출력 캐패시터의 제2 단자와 연결되는 제2 회송 다이오드;
    상기 제1 출력 단자와 상기 제1 및 제2 회송 다이오드의 애노드들 사이의 전기적 연결을 제어하는 제1 트랜지스터; 및
    상기 제2 출력 단자와 상기 제1 및 제2 회송 다이오드의 애노드들 사이의 전기적 연결을 제어하는 제2 트랜지스터를 포함하고,
    상기 적어도 하나의 인덕터의 인덕턴스는,
    상기 교류 전원의 하나의 주기 내의 제1 구간 동안, 상기 제1 입력 단자를 통해 상기 인덕터부로 입력되는 전류가 상기 제2 트랜지스터를 포함하는 경로 및 상기 제1 회송 다이오드를 포함하는 경로로 나뉘어 흐르고,
    제2 구간 동안, 상기 제2 입력 단자를 통해 상기 인덕터부로 입력되는 전류가 상기 제1 트랜지스터를 포함하는 경로 및 상기 제2 회송 다이오드를 포함하는 경로로 나뉘어 흐르도록 결정되고,
    상기 출력 캐패시터는 직류 전원을 출력하기 위해, 상기 제1 구간 및 상기 제2 구간 동안 전기적 에너지를 충전하는, 전원 시스템.
KR1020200109496A 2020-08-28 2020-08-28 공통 모드 노이즈 및 도통 손실이 적은 역률 개선 컨버터 및 이를 포함하는 전자 장치 KR20220028456A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200109496A KR20220028456A (ko) 2020-08-28 2020-08-28 공통 모드 노이즈 및 도통 손실이 적은 역률 개선 컨버터 및 이를 포함하는 전자 장치
PCT/KR2021/011393 WO2022045781A1 (ko) 2020-08-28 2021-08-25 공통 모드 노이즈 및 도통 손실이 적은 역률 개선 컨버터 및 이를 포함하는 전자 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200109496A KR20220028456A (ko) 2020-08-28 2020-08-28 공통 모드 노이즈 및 도통 손실이 적은 역률 개선 컨버터 및 이를 포함하는 전자 장치

Publications (1)

Publication Number Publication Date
KR20220028456A true KR20220028456A (ko) 2022-03-08

Family

ID=80353622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200109496A KR20220028456A (ko) 2020-08-28 2020-08-28 공통 모드 노이즈 및 도통 손실이 적은 역률 개선 컨버터 및 이를 포함하는 전자 장치

Country Status (2)

Country Link
KR (1) KR20220028456A (ko)
WO (1) WO2022045781A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101552546B (zh) * 2008-04-02 2011-10-12 台达能源技术（上海）有限公司 用于临界导通模式的无桥功率因数校正电路及其控制方法
US8289737B2 (en) * 2009-08-11 2012-10-16 Astec International Limited Bridgeless boost PFC circuits and systems with reduced common mode EMI
JP2014042432A (ja) * 2012-08-23 2014-03-06 Toyota Motor Corp 平均電流モード制御によるブリッジレスｐｆｃコンバータ
EP2882083B1 (en) * 2013-12-05 2017-08-16 ABB Schweiz AG Bridgeless power factor correction circuit
CN111416536B (zh) * 2020-04-24 2023-07-14 三峡大学 基于双向管插入式的单相双升压无桥五电平整流器

Also Published As

Publication number Publication date
WO2022045781A1 (ko) 2022-03-03

Similar Documents

Publication Publication Date Title
US8988064B2 (en) Current detection circuit and transformer current measuring system
US7969752B2 (en) Switching power supply device using current sharing transformer
US9413227B2 (en) Converter circuit with power factor correction for converting AC input voltage into DC output voltage
JP2008178205A (ja) スイッチング電源装置
KR20190016479A (ko) Dc/dc 컨버터
JP2004023825A (ja) 電力変換回路
US7830674B2 (en) Single-stage switching power supply
KR20220028456A (ko) 공통 모드 노이즈 및 도통 손실이 적은 역률 개선 컨버터 및 이를 포함하는 전자 장치
US20230015609A1 (en) Active electromagnetic interference cancellation circuits
US20180367040A1 (en) Dc/dc converter
JP2014216522A (ja) 変圧器及びそれを用いた電力変換装置
JP5910029B2 (ja) スイッチング電源回路
JP6405509B2 (ja) 整流回路、電源装置及び電子機器
US20120092895A1 (en) Circuit and Method for Potential-Isolated Energy Transfer with Two Output DC Voltages
JP2020054220A (ja) マルチ入力電圧コンバータ
JPWO2020183702A1 (ja) 半導体デバイスのための電圧バランス回路
KR101421020B1 (ko) 브리지리스 역률 보상 회로
JP2020174465A (ja) 三相交流用の絶縁型力率改善装置
JP3658760B2 (ja) 多出力スイッチング電源
TWI504123B (zh) Flow Transformer Transformer and Its Transforming Method
US20230207188A1 (en) Differential transformer based voltage converter and method thereof
TWI607622B (zh) 升壓型直流轉換器
JP5917319B2 (ja) 電源装置
JP4176090B2 (ja) 電圧変換回路、及び、電源装置
CN118160208A (zh) 用于使实际变比与目标变比相适应的转换器和方法