KR20220025303A - 다중 해상도 섹션 디스플레이 패널 시스템들 및 방법들 - Google Patents

다중 해상도 섹션 디스플레이 패널 시스템들 및 방법들 Download PDF

Info

Publication number
KR20220025303A
KR20220025303A KR1020227005906A KR20227005906A KR20220025303A KR 20220025303 A KR20220025303 A KR 20220025303A KR 1020227005906 A KR1020227005906 A KR 1020227005906A KR 20227005906 A KR20227005906 A KR 20227005906A KR 20220025303 A KR20220025303 A KR 20220025303A
Authority
KR
South Korea
Prior art keywords
display
resolution
pixel
panel section
display pixels
Prior art date
Application number
KR1020227005906A
Other languages
English (en)
Other versions
KR102509882B1 (ko
Inventor
잉잉 탕
차오하오 왕
웨이 에이치. 야오
크리스토퍼 이. 글라조우스키
우 식 정
스콧 알. 존스턴
Original Assignee
애플 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애플 인크. filed Critical 애플 인크.
Publication of KR20220025303A publication Critical patent/KR20220025303A/ko
Application granted granted Critical
Publication of KR102509882B1 publication Critical patent/KR102509882B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14—Display of multiple viewports
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/391—Resolution modifying circuits, e.g. variable screen formats
    • H01L27/326—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0421—Horizontal resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

이미지를 디스플레이하고 더 낮은 픽셀 해상도로 구현된 제1 패널 섹션 및 더 높은 픽셀 해상도로 구현된 제2 패널 섹션을 포함하는 디스플레이 패널, 상기 디스플레이 패널의 제1 패널 섹션 뒤에 배치되는 광학 센서, 및 디스플레이 패널에 통신가능하게 커플링되는 이미지 프로세싱 회로부를 포함하는 전자 디바이스를 구현하고/하거나 동작시키기 위한 기법들이 개시된다. 이미지 프로세싱 회로부는, 이미지와 대응하고 디스플레이 픽셀의 타깃 휘도를 나타내는 소스 이미지 데이터를 수신하고, 디스플레이 패널 주위의 픽셀 해상도를 결정하고, 디스플레이 픽셀과 대응하는 디스플레이 이미지 데이터를 결정하는 것을 용이하게 하기 위해 디스플레이 픽셀 주위의 픽셀 해상도에 적어도 부분적으로 기초하여 소스 이미지를 프로세싱하고, 디스플레이 이미지 데이터를 출력하여 디스플레이 패널이 디스플레이 이미지 데이터에 기초하여 이미지를 디스플레이할 수 있게 한다.

Description

다중 해상도 섹션 디스플레이 패널 시스템들 및 방법들
관련 출원들의 상호 참조
본 출원은 2019년 7월 24일자로 출원되고 발명의 명칭이 "MULTIPLE RESOLUTION SECTION DISPLAY PANEL SYSTEMS AND METHODS"인 미국 가출원 제62/878,185호에 대한 우선권 및 그의 이익을 주장하며, 이는 모든 목적들을 위해 그 전체가 본 명세서에 참고로 포함된다.
본 명세서에 개시된 소정의 실시예들의 개요가 아래에 기재된다. 이들 태양들은 단지 이들 소정의 실시예들의 간단한 개요를 독자에게 제공하기 위해 제시되며, 이들 태양들은 본 발명의 범주를 제한하도록 의도되지 않음이 이해되어야 한다. 실제로, 본 개시내용은 아래에 기재되지 않을 수 있는 다양한 태양들을 포함할 수 있다.
본 발명은 대체적으로, 하나 이상의 이미지들(예컨대, 이미지 프레임들 및/또는 픽처들)로서 정보의 시각적 표현들을 제시하는 데 사용될 수 있는 전자 디스플레이들에 관한 것이다. 따라서, 많은 다른 것들 중에서도, 컴퓨터, 휴대폰, 휴대용 미디어 디바이스, 태블릿, 텔레비전, 가상현실 헤드셋, 및 차량 계기판과 같은 전자 디바이스들이 종종, 하나 이상의 전자 디스플레이들을 포함하고/하거나 활용한다. 하나 이상의 이미지들을 디스플레이하기 위해, 전자 디스플레이의 디스플레이 패널은 대체적으로, 디스플레이 픽셀들 및 디스플레이 픽셀들에 커플링된 드라이버 회로부를 포함한다. 특히, 드라이버 회로부는, 대응하는 스캔 라인들을 통해 픽셀 로우(row)들을 디스플레이하도록 커플링된 스캔 드라이버, 및 대응하는 데이터 라인들을 통해 픽셀 컬럼(column)들을 디스플레이하도록 커플링된 데이터 드라이버를 포함하여, 이에 의해 디스플레이 패널이 그것의 디스플레이 픽셀들로부터의 광 방출을 제어함으로써 이미지를 디스플레이할 수 있게 할 수 있다.
대체적으로, 디스플레이 픽셀로부터의 광 방출은 그 안에 저장된 전기 에너지의 양에 따라 다르다. 예를 들어, 일부 경우들에 있어서, 디스플레이 픽셀은 광 방출 요소, 예컨대 전류 흐름에 따라 광 방출을 변화시키는 유기 발광 다이오드(organic light-emitting diode, OLED), 광 방출 요소와 픽셀 전력(예컨대, VDD) 공급 레일 사이에 커플링된 전류 제어 스위칭 디바이스(예컨대, 트랜지스터), 및 전류 제어 스위칭 디바이스의 제어(예컨대, 게이트) 단자에 커플링된 저장 커패시터를 포함할 수 있다. 이와 같이, 저장 커패시터에 저장된 에너지의 양을 변화시키는 것은 전류 제어 스위칭 디바이스의 제어 단자에 인가되는 전압, 및 이에 따른, 픽셀 전력 공급 레일로부터 디스플레이 픽셀의 광 발출 요소로 공급되는 전류의 크기를 변화시킬 수 있다.
그러나, OLED 디스플레이 픽셀들, OLED 디스플레이 패널들, 및 OLED 전자 디스플레이들에 관한 논의는 단지 예시적인 것이며 제한하려는 것이 아니라는 것이 이해되어야 한다. 다시 말해서, 본 개시내용에 기술된 기법들은 액정 디스플레이(LCD) 전자 디스플레이들 및/또는 마이크로 발광 다이오드(LED) 전자 디스플레이들과 같은 다른 유형들의 전자 디스플레이들에 적용되고/되거나 적응될 수 있다. 어느 경우든, 디스플레이 픽셀로부터의 광 방출이 대체적으로 그 내부의 전기 에너지 저장에 따라 다르기 때문에, 이미지를 디스플레이하기 위해, 디스플레이 패널은, 예를 들어, 디스플레이 픽셀에서 구현되는 저장 커패시터를 충전하고/하거나 방전하기 위해, 적어도 부분적으로, 디스플레이 픽셀에 아날로그 전기(예컨대, 전압 및/또는 전류) 신호를 공급함으로써 디스플레이 픽셀을 기입할 수 있다.
정보의 시각적 표현들을 제공하는 이미지들을 디스플레이하는 데 사용되기 때문에, 디스플레이 패널은 종종, 전자 디바이스의 하나 이상의 외부 표면들을 따라 구현(예컨대, 배치)된다. 예를 들어, 디스플레이 패널은 전자 디바이스의 전방 대면 표면 및/또는 후방 대면 표면을 따라 구현될 수 있다. 추가적으로 또는 대안적으로, 디스플레이 패널은 전자 디바이스의 하나 이상의 측부 표면, 예컨대 상단 대면 표면, 하단 대면 표면, 좌측 대면 표면, 우측 대면 표면, 또는 이들의 임의의 조합을 따라 구현될 수 있다.
전자 디스플레이에 더하여, 전자 디바이스는 종종, 하나 이상의 광학(예컨대, 광) 센서들을 포함한다. 예를 들어, 전자 디바이스는 환경 조명 조건들을 감지(예컨대, 측정)하도록 구현되고/되거나 동작되는 주변 광 센서를 포함할 수 있다. 추가적으로 또는 대안적으로, 전자 디바이스는, 감지된 광에 적어도 부분적으로 기초하여, 적어도 부분적으로, 이미지의 디지털 표현을 제공하는 이미지 데이터를 생성(예컨대, 출력)함으로써 이미지를 캡처하도록 구현되고/되거나 동작되는, 카메라와 같은 이미지 센서를 포함할 수 있다. 특히, 이미지 센서는 이미지 내의 다양한 포인트들(예컨대, 이미지 픽셀들)에서 감지된 광의 색상 및/또는 휘도를 나타내는 이미지 데이터를 생성함으로써 이미지를 캡처할 수 있다.
광을 감지하는 데 사용되기 때문에, 하나 이상의 광학 센서들은 종종, 전자 디바이스의 외부 표면을 따라 구현(예컨대, 배치)된다. 사실상, 일부 경우들에 있어서, 광학 센서 및 디스플레이 패널은 전자 디바이스의 동일한 외부 표면을 따라 구현될 수 있다. 단지 예시적인 비제한적인 예로서, 광학 센서 및 디스플레이 패널 둘 모두는 전자 디바이스의 전방 대면 표면을 따라 구현될 수 있다. 그러나, 전자 디바이스 내의 실제 영역(예컨대, 공간) - 특히 전자 디바이스의 외부 표면을 따름 - 은 종종, 예를 들어, 물리적 크기(예컨대, 물리적 풋프린트)를 감소시키는 것, 및 이에 따라, 전자 디바이스의 휴대성을 개선하는 것을 용이하게 하도록 제한된다.
따라서, 이용가능한 실제 영역을 최적화(예컨대, 최대화)하는 것을 용이하게 하기 위해, 본 개시내용은 디스플레이 패널, 및 디바이스(예컨대, 외부) 표면의 동일한 부분을 따라 구현(예컨대, 배치)된 하나 이상의 광학 센서들을 포함하는 전자 디바이스를 구현하고/하거나 동작시키기 위한 기법들을 기술한다. 특히, 일부 실시예들에서, 하나 이상의 광학 센서들이 디스플레이 패널 뒤에 배치될 수 있다. 다시 말해서, 그러한 실시예들에서, 하나 이상의 광학 센서들은 전자 디바이스의 외부 표면뿐만 아니라 디스플레이 패널에 구현된 광 투과성(예컨대, 투명) 재료를 관통하는 광을 감지(예컨대, 측정)할 수 있다.
그러나, 적어도 일부 경우들에 있어서, 디스플레이 패널은 또한 불투명(예컨대, 비-광 투과성) 재료를 포함할 수 있는데, 예를 들어, 이는 그의 디스플레이 픽셀들 내의 스위칭 디바이스들(예컨대, 트랜지스터들), 그의 디스플레이 픽셀들 내의 저장 커패시터들, 그의 디스플레이 픽셀들에 커플링된 데이터 라인들, 및/또는 그의 디스플레이 픽셀들에 커플링된 스캔 라인들을 구현하는 데 사용된다. 다시 말해서, 적어도 일부 경우들에 있어서, 디스플레이 패널에 구현된 불투명 재료는 전자 디바이스의 외부 표면을 관통하는 광이 디스플레이 패널 뒤에 배치된 광학 센서에 도달하는 것을 차단할 수 있다. 사실상, 적어도 일부 경우들에 있어서, 광이 광학 센서에 도달하는 것을 차단하는 불투명 재료의 양은, 적어도 부분적으로, 광학 센서의 전방에 구현된(예컨대, 그와 중첩하는) 디스플레이 픽셀들의 수에 의존할 수 있다.
이와 같이, 전자 디바이스의 외부 표면을 관통하는 광을 정확하게 감지하는, 디스플레이 패널 뒤에 구현된 광학 센서의 능력을 개선하는 것을 용이하게 하기 위해, 디스플레이 패널의 적어도 일부분은 더 적은 디스플레이 픽셀들, 및 이에 따른, 더 낮은 픽셀 해상도(예컨대, 제곱 인치당 디스플레이 픽셀들)로 구현될 수 있다. 그러나, 적어도 일부 경우들에 있어서, 디스플레이 패널 상에 디스플레이된 이미지의 인지된 품질은 픽셀 해상도에 따라 다를 수 있다. 예를 들어, 더 높은 픽셀 해상도에 비해, 더 낮은 픽셀 해상도는 이미지의 세부사항들을 묘사하는 디스플레이 패널의 능력을 감소시킬 수 있다.
따라서, 하나 이상의 광학 센서들이 디스플레이 패널 뒤에 배치될 수 있게 하면서 디스플레이 패널에 의해 제공되는 인지된 이미지 품질을 개선하는 것을 용이하게 하기 위해, 일부 실시예들에서, 디스플레이 패널은, 각각 상이한 픽셀 해상도를 갖는 다수의 패널 섹션들로 구현될 수 있다. 예를 들어, 디스플레이 패널은 더 낮은 픽셀 해상도로 구현된 제1 패널 섹션 및 더 높은 픽셀 해상도로 구현된 제2 패널 섹션을 포함할 수 있다. 다시 말해서, 디스플레이 패널은 하나 이상의 광학 센서들이 뒤에 구현(예컨대, 배치)될 수 있는 높은(예컨대, 더 높은 및/또는 풀) 해상도 패널 섹션 및 낮은(예컨대, 더 낮은 및/또는 다운샘플링된) 해상도 패널 섹션을 포함할 수 있다. 단지 예시적인 비제한적인 예로서, 저해상도 패널 섹션은 고해상도 패널 섹션의 픽셀 해상도의 절반으로 구현될 수 있다.
하기에서 더 상세히 기술되는 바와 같이, 적어도 일부 경우들에 있어서, 디스플레이 패널 상의 디스플레이 픽셀들의 위치 및/또는 색상 성분을 각각 나타내는 다수의 상이한 픽셀 레이아웃들을 사용하여 동일한 픽셀 해상도가 구현될 수 있다. 사실상, 일부 실시예들에서, 더 낮은 해상도 패널 섹션의 픽셀 레이아웃은 대응하는 고해상도 패널 섹션의 픽셀 레이아웃에 적어도 부분적으로 기초하여 결정될 수 있다. 특히, 일부 실시예들에서, 더 낮은 해상도 패널 섹션의 픽셀 레이아웃은 더 낮은 해상도 패널 섹션의 타깃 픽셀 해상도를 달성하기 위해 대응하는 고해상도 패널 섹션의 픽셀 레이아웃을 적응시킴으로써 결정될 수 있다. 단지 예시적인 비제한적인 예로서, 고해상도 패널 섹션의 픽셀 해상도의 절반인 픽셀 해상도를 구현하기 위해, 더 낮은 해상도 패널 섹션의 픽셀 레이아웃은 디스플레이 픽셀들의 하나 걸러 하나의 라인(every other line)을 제거하기 위해 고해상도 패널 섹션의 픽셀 레이아웃을 적응시킴으로써 결정될 수 있다.
일부 실시예들에서, 디스플레이 픽셀들의 라인은 디스플레이 픽셀 로우와 대응할 수 있는데, 이는 대응하는 (예컨대, 단일) 스캔 라인에 커플링된 디스플레이 픽셀들 각각을 포함한다. 그러나, 본 명세서에서 사용되는 바와 같이, "디스플레이 픽셀들의 라인"이 반드시 "디스플레이 픽셀 로우"와 대응하는 것은 아니라는 것에 유의해야 한다. 특히, 일부 실시예들에서, 디스플레이 픽셀들의 라인은 다수의 상이한 디스플레이 픽셀 로우들에 구현되는 디스플레이 픽셀들을 포함할 수 있다. 예를 들어, 디스플레이 픽셀들의 라인은 제1 디스플레이 픽셀 로우에 구현되는 하나 이상의 디스플레이 픽셀들뿐만 아니라 제1 디스플레이 픽셀 로우에 인접한 제2 디스플레이 픽셀 로우에 구현되는 하나 이상의 디스플레이 픽셀들을 포함할 수 있다. 추가적으로 또는 대안적으로, 디스플레이 픽셀들의 라인은 하나 이상의 디스플레이 픽셀 컬럼들에 구현되는 디스플레이 픽셀들을 포함할 수 있는데, 이는 대응하는 (예컨대, 단일) 데이터 라인에 커플링된 디스플레이 픽셀들 각각을 포함한다.
일부 실시예들에서, 디스플레이 패널 상의 각각의 디스플레이 픽셀은 광 방출, 및 이에 따른, 특정 색상 성분의 인지된 휘도를 제어하도록 구현되고/되거나 동작될 수 있다. 예를 들어, 디스플레이 패널은 하나 이상의 적색 서브-픽셀들, 하나 이상의 청색 서브-픽셀들, 하나 이상의 녹색 서브-픽셀들, 또는 이들의 임의의 조합을 포함할 수 있다. 추가적으로 또는 대안적으로, 디스플레이 패널은 하나 이상의 백색 서브-픽셀들을 포함할 수 있다. 다시 말해서, 본 명세서에서 사용되는 바와 같이, "디스플레이 픽셀"은 색상 성분 서브-픽셀, 예컨대 적색 서브-픽셀, 청색 서브-픽셀, 녹색 서브-픽셀, 또는 백색 서브-픽셀일 수 있다.
또한, 일부 실시예들에서, 디스플레이 패널 상에 구현된 다수의 색상 성분 서브-픽셀들은 디스플레이 픽셀 단위로서 함께 그룹화될 수 있다. 예를 들어, 디스플레이 패널은 다수의 디스플레이 픽셀 단위들을 포함할 수 있는데, 이들은 각각 청색 서브-픽셀, 적색 서브-픽셀 및 녹색 서브-픽셀을 포함한다. 추가적으로 또는 대안적으로, 디스플레이 패널은, 청색 서브-픽셀 및 녹색 서브-픽셀을 각각 포함하는 디스플레이 픽셀 단위들의 제1 세트, 및 적색 서브-픽셀 및 녹색 서브-픽셀을 각각 포함하는 디스플레이 픽셀 단위들의 제2 세트를 포함할 수 있다. 다시 말해서, 이미지를 디스플레이하는 것을 용이하게 하기 위해, 디스플레이 패널은 그의 색상 성분 서브-픽셀들 각각으로부터의 광 방출을 제어함으로써 디스플레이 픽셀 단위의 인지된 색상 및/또는 인지된 휘도를 제어할 수 있다.
전술된 바와 같이, 카메라와 같은 이미지 센서는, 적어도 부분적으로, 이미지의 디지털 표현을 제공하는 이미지 데이터를 생성(예컨대, 출력)함으로써 이미지를 캡처하도록 구현되고/되거나 동작될 수 있다. 특히, 이미지와 대응하는 이미지 데이터는 이미지 내의 다양한 포인트들(예컨대, 이미지 픽셀들)에서의 하나 이상의 색상 성분들의 타깃 휘도를 나타낼 수 있다. 다시 말해서, 이미지 픽셀은 디스플레이 패널 상에 구현된 디스플레이 픽셀 단위와 대응할 수 있으며, 따라서, 대응하는 이미지 데이터는 디스플레이 픽셀 단위에서의 각각의 색상 성분 서브-픽셀(예컨대, 디스플레이 픽셀)의 타깃 휘도를 나타내는 색상 성분 이미지 데이터를 포함할 수 있다. 예를 들어, 이미지 픽셀과 대응하는 이미지 데이터는 타깃 적색 서브-픽셀 인지된 휘도를 나타내는 적색 이미지 데이터, 타깃 청색 서브-픽셀 인지된 휘도를 나타내는 청색 이미지 데이터, 및/또는 타깃 녹색 서브-픽셀 인지된 휘도를 나타내는 녹색 이미지 데이터를 포함할 수 있다.
전술된 바와 같이, 디스플레이 패널 상의 더 낮은 해상도 패널 섹션의 픽셀 레이아웃은, 예를 들어, 대응하는 고해상도 패널 섹션의 픽셀 레이아웃을 적응시킴으로써 타깃 픽셀 해상도를 달성하는 것으로 결정될 수 있다. 그러나, 그럼에도 불구하고, 동일한 픽셀 해상도를 제공하더라도, 적어도 일부 경우들에 있어서, 상이한 픽셀 레이아웃들에 의해 제공되는 인지된 이미지 품질 및/또는 광 투과성이 상이할 수 있다. 이와 같이, 일부 실시예들에서, 설계 디바이스는, 더 낮은 해상도 패널 섹션의 타깃 픽셀 해상도를 각각 제공하는 다수의 후보 픽셀 레이아웃들을 결정(예컨대, 고려)하도록 구현되고/되거나 동작될 수 있다. 추가적으로, 설계 디바이스는 후보 픽셀 레이아웃들 각각으로부터 기인하는 것으로 예상되는 인지된 이미지 품질 및/또는 광 투과성뿐만 아니라 더 낮은 해상도 패널 섹션에 의해 제공될 타깃 인지된 이미지 품질 및/또는 타깃 광 투과성을 결정할 수 있다. 이어서, 후보 픽셀 레이아웃들 각각과 연관된 예상 인지된 이미지 품질과 타깃 인지된 이미지 품질 사이의 비교들, 및/또는 후보 픽셀 레이아웃들 각각과 연관된 예상 광 투과성과 타깃 광 투과성 사이의 비교들에 적어도 부분적으로 기초하여, 설계 디바이스는 더 낮은 해상도 패널 섹션을 구현하는 데 사용될 타깃 픽셀 레이아웃을 선택할 수 있다.
그럼에도 불구하고, 적어도 일부 경우들에 있어서, 디스플레이 패널의 일정 영역(예컨대, 일부분)의 인지된 휘도는, 적어도 부분적으로, 그에 구현된 픽셀 해상도에 의존할 수 있다. 예를 들어, 각각의 디스플레이 픽셀이 동일한 양의 광을 방출할 때, 디스플레이 패널의 더 낮은 해상도 패널 섹션 내의 일정 영역의 인지된 휘도는 더 높은 해상도 패널 섹션 내의 동일한 크기의 영역의 인지된 휘도보다 더 어둡게 보일 수 있다. 전술된 바와 같이, 디스플레이 패널 상에 구현된 디스플레이 픽셀(예컨대, 색상 성분 서브-픽셀)과 대응하는 이미지 데이터는, 예를 들어, 패널 밝기 설정에 대해 (예컨대, 비선형적으로) 스케일링되는 타깃 그레이스케일 값(예컨대, 레벨)을 나타냄으로써 그의 타깃 휘도를 나타낼 수 있다.
상이한 픽셀 해상도들로 기인한 인지된 휘도의 변화들을 보상하는 것을 용이하게 하기 위해, 일부 실시예들에서, 전자 디바이스는, 대응하는 이미지를 디스플레이하기 위해 디스플레이 패널에 이미지 데이터가 공급되기 전에 이미지 데이터를 프로세싱하도록 구현되고/되거나 동작되는 이미지 프로세싱 회로부를 포함할 수 있다. 특히, 일부 실시예들에서, 이미지 프로세싱 회로부는 전자 디바이스 내에 구현된 프로세서(예컨대, CPU 및/또는 GPU) 및/또는 이미지 센서(예컨대, 카메라)와 같은 이미지 소스로부터의 소스 이미지 데이터 출력을 (예컨대, 메모리로부터) 수신할 수 있다. 디스플레이 픽셀 주위의 픽셀 해상도에 적어도 부분적으로 기초하여, 이미지 프로세싱 회로부는 대응하는 소스 이미지 데이터를 프로세싱하여 디스플레이 이미지 데이터를 결정(예컨대, 생성)할 수 있는데, 이는 이어서, 대응하는 이미지를 디스플레이하기 위해 디스플레이 패널에 공급될 수 있다.
픽셀 해상도를 보상하는 디스플레이 이미지 데이터를 결정하는 것을 용이하게 하기 위해, 일부 실시예들에서, 이미지 프로세싱 회로부는 대응하는 디스플레이 픽셀을 포함하는(예컨대, 둘러싸는) 디스플레이 패널의 일정 영역에 구현된 픽셀 해상도에 적어도 부분적으로 기초하여, 업스트림 이미지 프로세싱 회로부로부터 출력된 이미지 데이터 및/또는 소스 이미지 데이터와 같은 입력 이미지 데이터에 적용될 하나 이상의 해상도 보상 인자들을 결정하도록 구현되고/되거나 동작되는 해상도 보상 블록(예컨대, 회로부 그룹)을 포함할 수 있다. 예를 들어, 해상도 보상 인자들은, 적용될 때, 입력 이미지 데이터를 바이어싱(예컨대, 오프셋)하는 하나 이상의 오프셋 값들을 포함할 수 있다. 추가적으로 또는 대안적으로, 해상도 보상 인자들은, 적용될 때, 이미지 데이터를 스케일링하는 하나 이상의 이득 값들을 포함할 수 있다.
더 낮은 픽셀 해상도를 보상하는 것을 용이하게 하기 위해, 일부 실시예들에서, 설계 디바이스는 이미지 데이터에 적용될 하나 이상의 해상도 보상 인자들의 값을 교정하여, 더 낮은 해상도 패널 섹션 내의 일정 영역의 인지된 휘도가 대응하는 고해상도 패널 섹션의 동일한 크기의 영역에서의 인지된 휘도와 대체적으로 매칭되게 할 수 있다. 예를 들어, 일부 실시예들에서, 높은(예컨대, 더 높은) 해상도 패널 섹션과 대응하는 이미지 데이터에 적용될 이득 해상도 보상 인자는 1의 이득 값일 수 있는 반면, 낮은(예컨대, 더 낮은) 해상도 패널 섹션과 대응하는 이미지 데이터에 적용될 이득 해상도 보상 인자는 1의 이득 값보다 더 클 수 있다. 이와 같이, 하나 이상의 해상도 보상 인자들을 적용함으로써, 이미지 프로세싱 회로부(예컨대, 공간 전이 블록)는 고해상도 패널 섹션과 대응하는 이미지 데이터에 대해 저해상도 패널 섹션과 대응하는 이미지 데이터를 부스팅하여, 더 낮은 픽셀 해상도로부터 달리 기인할 수 있는 감소된 광 방출을 보상하는 것을 용이하게 할 수 있고, 따라서, 적어도 일부 경우들에 있어서, 저해상도 패널 섹션에 의해 제공되는 인지된 이미지 품질을 개선하는 것을 용이하게 할 수 있다.
그러나, 그럼에도 불구하고, 적어도 일부 경우들에 있어서, 픽셀 해상도의 갑작스러운 변화가 인지가능할 수 있고, 따라서, 디스플레이 패널에 의해 제공되는 인지된 이미지 품질에 잠재적으로 영향을 미칠 수 있다. 다시 말해서, 적어도 일부 경우들에 있어서, 저해상도 패널 섹션과 고해상도 패널 섹션 사이의 전이(예컨대, 경계)는 그들의 상이한 픽셀 해상도들로 인해 인지가능할 수 있다. 그러한 전이의 인지가능성을 감소시키는 것을 용이하게 하기 위해, 일부 실시예들에서, 디스플레이 패널은 그의 저해상도 패널 섹션과 그의 고해상도 패널 섹션 사이에 구현되는 해상도 전이 패널 섹션을 포함할 수 있다. 특히, 일부 실시예들에서, 해상도 전이 패널 섹션은 고해상도 패널 섹션의 픽셀 해상도와 저해상도 패널 섹션의 픽셀 해상도 사이에서 점진적으로 전이하도록 구현될 수 있다. 다시 말해서, 그러한 실시예들에서, 해상도 전이 패널 섹션은, 저해상도 패널 섹션보다 더 큰(예컨대, 더 높음) 그리고 고해상도 패널 섹션보다 더 작은(예컨대, 더 낮은) 픽셀 해상도로 구현될 수 있다.
추가적으로 또는 대안적으로, 디스플레이 패널의 고해상도 패널 섹션과 인접한 더 낮은 해상도(예컨대, 더 낮은 해상도 전이) 패널 섹션 사이의 경계의 인지가능성을 감소시키는 것을 용이하게 하기 위해, 일부 실시예들에서, 고해상도 패널 섹션의 일부분은 디지털 전이 서브-섹션으로서 동작될 수 있는 한편, 예를 들어, 고해상도 패널 섹션의 나머지 부분은 풀 해상도 서브-섹션으로서 동작된다. 고해상도 패널 섹션의 일부분을 디지털 전이 서브-섹션으로서 동작시키는 것을 용이하게 하기 위해, 일부 실시예들에서, 이미지 프로세싱 회로부는, 고해상도 패널 섹션의 풀 해상도 서브-섹션(예컨대, 나머지)과 대응하는 이미지 데이터에 적용된 해상도 보상 인자들에 비교되는 상이한 해상도 보상 인자들을 디지털 전이 서브-섹션과 대응하는 이미지 데이터에 적용할 수 있다. 예를 들어, 일부 실시예들에서, 고해상도 패널 섹션 내의 풀 해상도 서브-섹션과 대응하는 이미지 데이터에 1의 이득 해상도 보상 인자가 적용될 수 있고, 디스플레이 패널의 저해상도 패널 섹션과 대응하는 이미지 데이터에 1의 이득보다 더 큰 이득 해상도 보상 인자가 적용될 수 있다. 따라서, 고해상도 패널 섹션과 저해상도 패널 섹션 사이의 경계의 인지가능성을 감소시키는 것을 용이하게 하기 위해, 풀 해상도 서브-섹션에 인접한 디지털 전이 서브-섹션 내의 디스플레이 픽셀들의 라인에 적용될 이득 해상도 보상 인자는 1의 이득보다 더 클 수 있다. 추가적으로, 풀 해상도 서브-섹션으로부터 저해상도 패널 섹션을 향해 이동하면, 일부 실시예들에서, 디지털 전이 섹션 내의 디스플레이 픽셀들의 하나 걸러 하나의 라인과 대응하는 이미지 데이터에 적용될 이득 해상도 보상 인자들은 점진적으로 증가할 수 있다.
더욱이, 전술된 바와 같이, 일부 실시예들에서, 하나 이상의 디스플레이 픽셀들을 대응하는 고해상도 패널 섹션의 픽셀 레이아웃으로부터 제거함으로써 더 낮은 해상도 패널 섹션의 픽셀 레이아웃이 결정될 수 있다. 따라서, 적어도 일부 실시예들에서, 이미지 데이터는 디스플레이 픽셀이 실제로 구현되지 않는 저해상도 패널 섹션 내의 픽셀 위치(예컨대, 포지션)와 대응할 수 있다. 다시 말해서, 효과적으로, 예를 들어, 픽셀 레이아웃을 처리하는 서브-샘플링 후에, 제거된 디스플레이 픽셀과 대응하는 이미지 데이터에 0의 이득 값이 적용되고 있다.
따라서, 저해상도 패널 섹션과 고해상도 패널 섹션 사이의 전이의 인지가능성을 감소시키는 것을 용이하게 하기 위해, 일부 실시예들에서, 저해상도 패널 섹션에 인접한 고해상도 패널 섹션의 디지털 전이 서브-섹션 내의 디스플레이 픽셀들의 라인에 적용될 이득 해상도 보상 인자는 0의 이득 값 내지 1의 이득 값일 수 있다. 추가적으로, 저해상도 패널 섹션으로부터 고해상도 패널 섹션의 풀 해상도 서브-섹션을 향해 이동하면, 일부 실시예들에서, 디지털 전이 섹션 내의 디스플레이 픽셀들의 하나 걸러 하나의 라인과 대응하는 이미지 데이터에 적용될 이득 해상도 보상 인자들은 점진적으로 증가할 수 있다. 다시 말해서, 고해상도 패널 섹션의 일부분을 디지털 전이 서브-섹션으로서 동작시켜서, 고해상도 패널 섹션의 풀 해상도 서브-섹션으로부터 저해상도 패널 섹션을 향해 이동하는 것을 용이하게 하기 위해, 일부 그러한 실시예들에서, 이득 해상도 보상 인자들은, 라인들의 제1(예컨대, 짝수 번째) 세트의 과정에 걸쳐 점진적으로 감소할 수 있고, 라인들의 제2(예컨대, 홀수 번째) 세트의 과정에 걸쳐 점진적으로 증가할 수 있다.
이러한 방식으로, 하기에서 더 상세히 기술되는 바와 같이, 본 개시내용에 기술된 기법들은 전자 디스플레이의 디스플레이 패널 상에 구현된 다수의 상이한 픽셀 해상도들 사이의 변화들의 인지가능성을 감소시키는 것을 용이하게 할 수 있는데, 이는 적어도 일부 경우들에 있어서, 디스플레이 패널 상에, 그리고 이에 따라, 잠재적으로, 전자 디스플레이가 배치된 전자 디바이스 상에 디스플레이되고 있는 이미지의 인지된 품질을 개선하는 것을 용이하게 할 수 있다. 하기에서 더 상세히 기술되는 바와 같이, 디스플레이 패널 상에 다수의 상이한 픽셀 해상도들을 구현함으로써, 본 개시내용에 기술된 기법들은, 예를 들어, 하나 이상의 광학(예컨대, 광) 센서들이 뒤에 배치될 수 있는 더 낮은(예컨대, 낮은) 해상도 패널 섹션 및 더 높은(예컨대, 높은) 해상도 패널 섹션을 포함함으로써, 디스플레이 패널을 포함하는 전자 디바이스에서의 실제 영역 활용 및 디스플레이 패널에 의해 제공되는 인지된 이미지 품질을 밸런싱(예컨대, 최적화 및/또는 최대화)하는 것을 용이하게 할 수 있다. 게다가, 하기에서 더 상세히 기술되는 바와 같이, 본 개시내용에 기술된 기법들은 전자 디스플레이 내의 디스플레이 패널의 더 낮은 해상도 패널 섹션의 픽셀 해상도로부터 기인한 인지가능한 휘도 변화들을 보상하는 것을 용이하게 할 수 있는데, 이는 적어도 일부 경우들에 있어서, 디스플레이 패널 상에, 그리고 이에 따라, 잠재적으로, 전자 디스플레이가 배치된 전자 디바이스 상에 디스플레이되고 있는 이미지의 인지된 품질을 개선하는 것을 용이하게 할 수 있다.
본 발명의 다양한 태양들은 하기의 상세한 설명을 읽을 시에 그리고 도면들을 참조할 시에 더 양호하게 이해될 수 있다.
도 1은 본 발명의 일 실시예에 따른, 전자 디스플레이를 포함하는 전자 디바이스의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 도 1의 전자 디바이스의 일례이다.
도 3은 본 발명의 일 실시예에 따른 도 1의 전자 디바이스의 다른 예이다.
도 4는 본 발명의 일 실시예에 따른 도 1의 전자 디바이스의 다른 예이다.
도 5는 본 발명의 일 실시예에 따른 도 1의 전자 디바이스의 다른 예이다.
도 6은 본 발명의 일 실시예에 따른, 이미지 프로세싱 회로부 및 디스플레이 패널을 포함하는 도 1의 전자 디스플레이의 예시적인 부분의 블록도이다.
도 7은 본 발명의 일 실시예에 따른, 다수의 상이한 해상도 패널 섹션들로 구현된 도 6의 디스플레이 패널을 포함하는 도 1의 전자 디스플레이의 일부분의 일례의 도식적 표현이다
도 8은 본 발명의 일 실시예에 따른, 도 7의 전자 디스플레이의 일부분을 구현하기 위한 예시적인 프로세스의 흐름도이다.
도 9는 본 발명의 일 실시예에 따른, 도 7의 전자 디바이스의 일부분에 구현된 고해상도 패널 섹션의 일례이다.
도 10은 본 발명의 일 실시예에 따른, 도 7의 전자 디바이스의 일부분에 구현된 저해상도 패널 섹션의 일례이다.
도 11은 본 발명의 일 실시예에 따른, 도 7의 전자 디바이스의 일부분에 구현된 저해상도 패널 섹션의 다른 예이다.
도 12는 본 발명의 일 실시예에 따른, 도 7의 전자 디바이스의 일부분에 구현된 저해상도 패널 섹션의 다른 예이다.
도 13은 본 발명의 일 실시예에 따른, 도 7의 전자 디바이스의 일부분에 구현된 저해상도 패널 섹션의 다른 예이다.
도 14는 본 발명의 일 실시예에 따른, 다수의 상이한 해상도 패널 섹션들로 구현된 도 6의 디스플레이 패널을 포함하는 도 1의 전자 디스플레이의 일부분의 다른 예의 도식적 표현이다
도 15는 본 발명의 일 실시예에 따른, 도 6의 이미지 프로세싱 회로부를 동작시키기 위한 예시적인 프로세스의 흐름도이다.
도 16은 본 발명의 일 실시예에 따른, 도 6의 디스플레이 패널의 더 낮은 해상도 패널 섹션에서 구현된 디스플레이 픽셀과 대응하는 이미지 데이터를 프로세싱하기 위한 예시적인 프로세스의 흐름도이다.
도 17은 본 발명의 일 실시예에 따른, 도 6의 디스플레이 패널에 공급되는 이미지 데이터에 적용된 해상도 보상 인자들의 도식적 표현이다.
본 발명의 하나 이상의 특정 실시예들이 아래에서 설명될 것이다. 이들 기술되는 실시예들은 지금 개시되는 기법들의 예들일 뿐이다. 부가적으로, 이들 실시예들의 간결한 설명을 제공하려는 노력으로, 실제 구현의 모든 특징들이 본 명세서에 설명되지는 않을 수 있다. 임의의 엔지니어링 또는 설계 프로젝트에서와 같이 임의의 그러한 실제 구현의 개발에서, 구현마다 다를 수 있는 시스템-관련 및 사업-관련 제약들의 준수와 같은 개발자들의 특정 목표들을 달성하기 위해 많은 구현-특정 결정들이 이루어져야 한다는 것을 이해해야 한다. 더욱이, 그러한 개발 노력은 복잡하고 시간이 걸리는 것일 수 있지만, 그럼에도 불구하고 본 발명의 이익을 갖는 당업자에게는 설계, 제작 및 제조의 일상적인 과제일 수 있다는 것이 이해되어야 한다.
본 발명의 다양한 실시예들의 요소들을 소개할 때, 단수 형태("a", "an", 및 "the")는 요소들 중 하나 이상이 존재한다는 것을 의미하도록 의도된다. 용어들 "포함하는(comprising, including)", 및 "갖는(having)"은 포괄적인 것이고 열거된 요소들 이외의 부가적인 요소들이 존재할 수 있음을 의미하도록 의도된다. 추가적으로, 본 발명의 "하나의 실시예" 또는 "일 실시예"에 대한 언급은 언급된 특징부들을 또한 포함하는 추가 실시예들의 존재를 배제하는 것으로 해석되도록 의도되지 않음이 이해되어야 한다.
본 발명은 대체적으로, 하나 이상의 이미지들(예컨대, 이미지 프레임들 및/또는 픽처들)로서 정보의 시각적 표현들을 제시하는 데 사용될 수 있는 전자 디스플레이들에 관한 것이다. 따라서, 많은 다른 것들 중에서도, 컴퓨터, 휴대폰, 휴대용 미디어 디바이스, 태블릿, 텔레비전, 가상현실 헤드셋, 및 차량 계기판과 같은 전자 디바이스들이 종종, 하나 이상의 전자 디스플레이들을 포함하고/하거나 활용한다. 하나 이상의 이미지들을 디스플레이하기 위해, 전자 디스플레이의 디스플레이 패널은 대체적으로, 디스플레이 픽셀들 및 디스플레이 픽셀들에 커플링된 드라이버 회로부를 포함한다. 특히, 드라이버 회로부는, 대응하는 스캔 라인들을 통해 픽셀 로우들을 디스플레이하도록 커플링된 스캔 드라이버, 및 대응하는 데이터 라인들을 통해 픽셀 컬럼들을 디스플레이하도록 커플링된 데이터 드라이버를 포함하여, 이에 의해 디스플레이 패널이 그것의 디스플레이 픽셀들로부터의 광 방출을 제어함으로써 이미지를 디스플레이할 수 있게 할 수 있다.
대체적으로, 디스플레이 픽셀로부터의 광 방출은 그 안에 저장된 전기 에너지의 양에 따라 다르다. 예를 들어, 일부 경우들에 있어서, 디스플레이 픽셀은 광 방출 요소, 예컨대 전류 흐름에 따라 광 방출을 변화시키는 유기 발광 다이오드(OLED), 광 방출 요소와 픽셀 전력(예컨대, VDD) 공급 레일 사이에 커플링된 전류 제어 스위칭 디바이스(예컨대, 트랜지스터), 및 전류 제어 스위칭 디바이스의 제어(예컨대, 게이트) 단자에 커플링된 저장 커패시터를 포함할 수 있다. 이와 같이, 저장 커패시터에 저장된 에너지의 양을 변화시키는 것은 전류 제어 스위칭 디바이스의 제어 단자에 인가되는 전압, 및 이에 따른, 픽셀 전력 공급 레일로부터 디스플레이 픽셀의 광 발출 요소로 공급되는 전류의 크기를 변화시킬 수 있다.
그러나, OLED 디스플레이 픽셀들, OLED 디스플레이 패널들, 및 OLED 전자 디스플레이들에 관한 논의는 단지 예시적인 것이며 제한하려는 것이 아니라는 것이 이해되어야 한다. 다시 말해서, 본 개시내용에 기술된 기법들은 액정 디스플레이(LCD) 전자 디스플레이들 및/또는 마이크로 발광 다이오드(LED) 전자 디스플레이들과 같은 다른 유형들의 전자 디스플레이들에 적용되고/되거나 적응될 수 있다. 어느 경우든, 디스플레이 픽셀로부터의 광 방출이 대체적으로 그 내부의 전기 에너지 저장에 따라 다르기 때문에, 이미지를 디스플레이하기 위해, 디스플레이 패널은, 예를 들어, 디스플레이 픽셀에서 구현되는 저장 커패시터를 충전하고/하거나 방전하기 위해, 적어도 부분적으로, 디스플레이 픽셀에 아날로그 전기(예컨대, 전압 및/또는 전류) 신호를 공급함으로써 디스플레이 픽셀을 기입할 수 있다.
정보의 시각적 표현들을 제공하는 이미지들을 디스플레이하는 데 사용되기 때문에, 디스플레이 패널은 종종, 전자 디바이스의 하나 이상의 외부 표면들을 따라 구현(예컨대, 배치)된다. 예를 들어, 디스플레이 패널은 전자 디바이스의 전방 대면 표면 및/또는 후방 대면 표면을 따라 구현될 수 있다. 추가적으로 또는 대안적으로, 디스플레이 패널은 전자 디바이스의 하나 이상의 측부 표면, 예컨대 상단 대면 표면, 하단 대면 표면, 좌측 대면 표면, 우측 대면 표면, 또는 이들의 임의의 조합을 따라 구현될 수 있다.
전자 디스플레이에 더하여, 전자 디바이스는 종종, 하나 이상의 광학(예컨대, 광) 센서들을 포함한다. 예를 들어, 전자 디바이스는 환경 조명 조건들을 감지(예컨대, 측정)하도록 구현되고/되거나 동작되는 주변 광 센서를 포함할 수 있다. 추가적으로 또는 대안적으로, 전자 디바이스는, 감지된 광에 적어도 부분적으로 기초하여, 적어도 부분적으로, 이미지의 디지털 표현을 제공하는 이미지 데이터를 생성(예컨대, 출력)함으로써 이미지를 캡처하도록 구현되고/되거나 동작되는, 카메라와 같은 이미지 센서를 포함할 수 있다. 특히, 이미지 센서는 이미지 내의 다양한 포인트들(예컨대, 이미지 픽셀들)에서 감지된 광의 색상 및/또는 휘도를 나타내는 이미지 데이터를 생성함으로써 이미지를 캡처할 수 있다.
광을 감지하는 데 사용되기 때문에, 하나 이상의 광학 센서들은 종종, 전자 디바이스의 외부 표면을 따라 구현(예컨대, 배치)된다. 사실상, 일부 경우들에 있어서, 광학 센서 및 디스플레이 패널은 전자 디바이스의 동일한 외부 표면을 따라 구현될 수 있다. 단지 예시적인 비제한적인 예로서, 광학 센서 및 디스플레이 패널 둘 모두는 전자 디바이스의 전방 대면 표면을 따라 구현될 수 있다. 그러나, 전자 디바이스 내의 실제 영역(예컨대, 공간) - 특히 전자 디바이스의 외부 표면을 따름 - 은 종종, 예를 들어, 물리적 크기(예컨대, 물리적 풋프린트)를 감소시키는 것, 및 이에 따라, 전자 디바이스의 휴대성을 개선하는 것을 용이하게 하도록 제한된다.
따라서, 이용가능한 실제 영역을 최적화(예컨대, 최대화)하는 것을 용이하게 하기 위해, 본 개시내용은 디스플레이 패널, 및 디바이스(예컨대, 외부) 표면의 동일한 부분을 따라 구현(예컨대, 배치)된 하나 이상의 광학 센서들을 포함하는 전자 디바이스를 구현하고/하거나 동작시키기 위한 기법들을 기술한다. 특히, 일부 실시예들에서, 하나 이상의 광학 센서들이 디스플레이 패널 뒤에 배치될 수 있다. 다시 말해서, 그러한 실시예들에서, 하나 이상의 광학 센서들은 전자 디바이스의 외부 표면뿐만 아니라 디스플레이 패널에 구현된 광 투과성(예컨대, 투명) 재료를 관통하는 광을 감지(예컨대, 측정)할 수 있다.
그러나, 적어도 일부 경우들에 있어서, 디스플레이 패널은 또한 불투명(예컨대, 비-광 투과성) 재료를 포함할 수 있는데, 예를 들어, 이는 그의 디스플레이 픽셀들 내의 스위칭 디바이스들(예컨대, 트랜지스터들), 그의 디스플레이 픽셀들 내의 저장 커패시터들, 그의 디스플레이 픽셀들에 커플링된 데이터 라인들, 및/또는 그의 디스플레이 픽셀들에 커플링된 스캔 라인들을 구현하는 데 사용된다. 다시 말해서, 적어도 일부 경우들에 있어서, 디스플레이 패널에 구현된 불투명 재료는 전자 디바이스의 외부 표면을 관통하는 광이 디스플레이 패널 뒤에 배치된 광학 센서에 도달하는 것을 차단할 수 있다. 사실상, 적어도 일부 경우들에 있어서, 광이 광학 센서에 도달하는 것을 차단하는 불투명 재료의 양은, 적어도 부분적으로, 광학 센서의 전방에 구현된(예컨대, 그와 중첩하는) 디스플레이 픽셀들의 수에 의존할 수 있다.
이와 같이, 전자 디바이스의 외부 표면을 관통하는 광을 정확하게 감지하는, 디스플레이 패널 뒤에 구현된 광학 센서의 능력을 개선하는 것을 용이하게 하기 위해, 디스플레이 패널의 적어도 일부분은 더 적은 디스플레이 픽셀들, 및 이에 따른, 더 낮은 픽셀 해상도(예컨대, 제곱 인치당 디스플레이 픽셀들)로 구현될 수 있다. 그러나, 적어도 일부 경우들에 있어서, 디스플레이 패널 상에 디스플레이된 이미지의 인지된 품질은 픽셀 해상도에 따라 다를 수 있다. 예를 들어, 더 높은 픽셀 해상도에 비해, 더 낮은 픽셀 해상도는 이미지의 세부사항들을 묘사하는 디스플레이 패널의 능력을 감소시킬 수 있다.
따라서, 하나 이상의 광학 센서들이 디스플레이 패널 뒤에 배치될 수 있게 하면서 디스플레이 패널에 의해 제공되는 인지된 이미지 품질을 개선하는 것을 용이하게 하기 위해, 일부 실시예들에서, 디스플레이 패널은, 각각 상이한 픽셀 해상도를 갖는 다수의 패널 섹션들로 구현될 수 있다. 예를 들어, 디스플레이 패널은 더 낮은 픽셀 해상도로 구현된 제1 패널 섹션 및 더 높은 픽셀 해상도로 구현된 제2 패널 섹션을 포함할 수 있다. 다시 말해서, 디스플레이 패널은 하나 이상의 광학 센서들이 뒤에 구현(예컨대, 배치)될 수 있는 높은(예컨대, 더 높은 및/또는 풀) 해상도 패널 섹션 및 낮은(예컨대, 더 낮은 및/또는 다운샘플링된) 해상도 패널 섹션을 포함할 수 있다. 단지 예시적인 비제한적인 예로서, 저해상도 패널 섹션은 고해상도 패널 섹션의 픽셀 해상도의 절반으로 구현될 수 있다.
하기에서 더 상세히 기술되는 바와 같이, 적어도 일부 경우들에 있어서, 디스플레이 패널 상의 디스플레이 픽셀들의 위치 및/또는 색상 성분을 각각 나타내는 다수의 상이한 픽셀 레이아웃들을 사용하여 동일한 픽셀 해상도가 구현될 수 있다. 사실상, 일부 실시예들에서, 더 낮은 해상도 패널 섹션의 픽셀 레이아웃은 대응하는 고해상도 패널 섹션의 픽셀 레이아웃에 적어도 부분적으로 기초하여 결정될 수 있다. 특히, 일부 실시예들에서, 더 낮은 해상도 패널 섹션의 픽셀 레이아웃은 더 낮은 해상도 패널 섹션의 타깃 픽셀 해상도를 달성하기 위해 대응하는 고해상도 패널 섹션의 픽셀 레이아웃을 적응시킴으로써 결정될 수 있다. 단지 예시적인 비제한적인 예로서, 고해상도 패널 섹션의 픽셀 해상도의 절반인 픽셀 해상도를 구현하기 위해, 더 낮은 해상도 패널 섹션의 픽셀 레이아웃은 디스플레이 픽셀들의 하나 걸러 하나의 라인을 제거하기 위해 고해상도 패널 섹션의 픽셀 레이아웃을 적응시킴으로써 결정될 수 있다.
일부 실시예들에서, 디스플레이 픽셀들의 라인은 디스플레이 픽셀 로우와 대응할 수 있는데, 이는 대응하는 (예컨대, 단일) 스캔 라인에 커플링된 디스플레이 픽셀들 각각을 포함한다. 그러나, 본 명세서에서 사용되는 바와 같이, "디스플레이 픽셀들의 라인"이 반드시 "디스플레이 픽셀 로우"와 대응하는 것은 아니라는 것에 유의해야 한다. 특히, 일부 실시예들에서, 디스플레이 픽셀들의 라인은 다수의 상이한 디스플레이 픽셀 로우들에 구현되는 디스플레이 픽셀들을 포함할 수 있다. 예를 들어, 디스플레이 픽셀들의 라인은 제1 디스플레이 픽셀 로우에 구현되는 하나 이상의 디스플레이 픽셀들뿐만 아니라 제1 디스플레이 픽셀 로우에 인접한 제2 디스플레이 픽셀 로우에 구현되는 하나 이상의 디스플레이 픽셀들을 포함할 수 있다. 추가적으로 또는 대안적으로, 디스플레이 픽셀들의 라인은 하나 이상의 디스플레이 픽셀 컬럼들에 구현되는 디스플레이 픽셀들을 포함할 수 있는데, 이는 대응하는 (예컨대, 단일) 데이터 라인에 커플링된 디스플레이 픽셀들 각각을 포함한다.
일부 실시예들에서, 디스플레이 패널 상의 각각의 디스플레이 픽셀은 광 방출, 및 이에 따른, 특정 색상 성분의 인지된 휘도를 제어하도록 구현되고/되거나 동작될 수 있다. 예를 들어, 디스플레이 패널은 하나 이상의 적색 서브-픽셀들, 하나 이상의 청색 서브-픽셀들, 하나 이상의 녹색 서브-픽셀들, 또는 이들의 임의의 조합을 포함할 수 있다. 추가적으로 또는 대안적으로, 디스플레이 패널은 하나 이상의 백색 서브-픽셀들을 포함할 수 있다. 다시 말해서, 본 명세서에서 사용되는 바와 같이, "디스플레이 픽셀"은 색상 성분 서브-픽셀, 예컨대 적색 서브-픽셀, 청색 서브-픽셀, 녹색 서브-픽셀, 또는 백색 서브-픽셀일 수 있다.
또한, 일부 실시예들에서, 디스플레이 패널 상에 구현된 다수의 색상 성분 서브-픽셀들은 디스플레이 픽셀 단위로서 함께 그룹화될 수 있다. 예를 들어, 디스플레이 패널은 다수의 디스플레이 픽셀 단위들을 포함할 수 있는데, 이들은 각각 청색 서브-픽셀, 적색 서브-픽셀 및 녹색 서브-픽셀을 포함한다. 추가적으로 또는 대안적으로, 디스플레이 패널은, 청색 서브-픽셀 및 녹색 서브-픽셀을 각각 포함하는 디스플레이 픽셀 단위들의 제1 세트, 및 적색 서브-픽셀 및 녹색 서브-픽셀을 각각 포함하는 디스플레이 픽셀 단위들의 제2 세트를 포함할 수 있다. 다시 말해서, 이미지를 디스플레이하는 것을 용이하게 하기 위해, 디스플레이 패널은 그의 색상 성분 서브-픽셀들 각각으로부터의 광 방출을 제어함으로써 디스플레이 픽셀 단위의 인지된 색상 및/또는 인지된 휘도를 제어할 수 있다.
전술된 바와 같이, 카메라와 같은 이미지 센서는, 적어도 부분적으로, 이미지의 디지털 표현을 제공하는 이미지 데이터를 생성(예컨대, 출력)함으로써 이미지를 캡처하도록 구현되고/되거나 동작될 수 있다. 특히, 이미지와 대응하는 이미지 데이터는 이미지 내의 다양한 포인트들(예컨대, 이미지 픽셀들)에서의 하나 이상의 색상 성분들의 타깃 휘도를 나타낼 수 있다. 다시 말해서, 이미지 픽셀은 디스플레이 패널 상에 구현된 디스플레이 픽셀 단위와 대응할 수 있으며, 따라서, 대응하는 이미지 데이터는 디스플레이 픽셀 단위에서의 각각의 색상 성분 서브-픽셀(예컨대, 디스플레이 픽셀)의 타깃 휘도를 나타내는 색상 성분 이미지 데이터를 포함할 수 있다. 예를 들어, 이미지 픽셀과 대응하는 이미지 데이터는 타깃 적색 서브-픽셀 인지된 휘도를 나타내는 적색 이미지 데이터, 타깃 청색 서브-픽셀 인지된 휘도를 나타내는 청색 이미지 데이터, 및/또는 타깃 녹색 서브-픽셀 인지된 휘도를 나타내는 녹색 이미지 데이터를 포함할 수 있다.
전술된 바와 같이, 디스플레이 패널 상의 더 낮은 해상도 패널 섹션의 픽셀 레이아웃은, 예를 들어, 대응하는 고해상도 패널 섹션의 픽셀 레이아웃을 적응시킴으로써 타깃 픽셀 해상도를 달성하는 것으로 결정될 수 있다. 그러나, 동일한 픽셀 해상도를 제공하더라도, 그럼에도 불구하고, 적어도 일부 경우들에 있어서, 상이한 픽셀 레이아웃들에 의해 제공되는 인지된 이미지 품질 및/또는 광 투과성이 상이할 수 있다. 이와 같이, 일부 실시예들에서, 설계 디바이스는, 더 낮은 해상도 패널 섹션의 타깃 픽셀 해상도를 각각 제공하는 다수의 후보 픽셀 레이아웃들을 결정(예컨대, 고려)하도록 구현되고/되거나 동작될 수 있다. 추가적으로, 설계 디바이스는 후보 픽셀 레이아웃들 각각으로부터 기인하는 것으로 예상되는 인지된 이미지 품질 및/또는 광 투과성뿐만 아니라 더 낮은 해상도 패널 섹션에 의해 제공될 타깃 인지된 이미지 품질 및/또는 타깃 광 투과성을 결정할 수 있다. 이어서, 후보 픽셀 레이아웃들 각각과 연관된 예상 인지된 이미지 품질과 타깃 인지된 이미지 품질 사이의 비교들, 및/또는 후보 픽셀 레이아웃들 각각과 연관된 예상 광 투과성과 타깃 광 투과성 사이의 비교들에 적어도 부분적으로 기초하여, 설계 디바이스는 더 낮은 해상도 패널 섹션을 구현하는 데 사용될 타깃 픽셀 레이아웃을 선택할 수 있다.
그럼에도 불구하고, 적어도 일부 경우들에 있어서, 디스플레이 패널의 일정 영역(예컨대, 일부분)의 인지된 휘도는, 적어도 부분적으로, 그에 구현된 픽셀 해상도에 의존할 수 있다. 예를 들어, 각각의 디스플레이 픽셀이 동일한 양의 광을 방출할 때, 디스플레이 패널의 더 낮은 해상도 패널 섹션 내의 일정 영역의 인지된 휘도는 더 높은 해상도 패널 섹션 내의 동일한 크기의 영역의 인지된 휘도보다 더 어둡게 보일 수 있다. 전술된 바와 같이, 디스플레이 패널 상에 구현된 디스플레이 픽셀(예컨대, 색상 성분 서브-픽셀)과 대응하는 이미지 데이터는, 예를 들어, 패널 밝기 설정에 대해 (예컨대, 비선형적으로) 스케일링되는 타깃 그레이스케일 값(예컨대, 레벨)을 나타냄으로써 그의 타깃 휘도를 나타낼 수 있다.
상이한 픽셀 해상도들로 기인한 인지된 휘도의 변화들을 보상하는 것을 용이하게 하기 위해, 일부 실시예들에서, 전자 디바이스는, 대응하는 이미지를 디스플레이하기 위해 디스플레이 패널에 이미지 데이터가 공급되기 전에 이미지 데이터를 프로세싱하도록 구현되고/되거나 동작되는 이미지 프로세싱 회로부를 포함할 수 있다. 특히, 일부 실시예들에서, 이미지 프로세싱 회로부는 전자 디바이스 내에 구현된 프로세서(예컨대, CPU 및/또는 GPU) 및/또는 이미지 센서(예컨대, 카메라)와 같은 이미지 소스로부터의 소스 이미지 데이터 출력을 (예컨대, 메모리로부터) 수신할 수 있다. 디스플레이 픽셀 주위의 픽셀 해상도에 적어도 부분적으로 기초하여, 이미지 프로세싱 회로부는 대응하는 소스 이미지 데이터를 프로세싱하여 디스플레이 이미지 데이터를 결정(예컨대, 생성)할 수 있는데, 이는 이어서, 대응하는 이미지를 디스플레이하기 위해 디스플레이 패널에 공급될 수 있다.
픽셀 해상도를 보상하는 디스플레이 이미지 데이터를 결정하는 것을 용이하게 하기 위해, 일부 실시예들에서, 이미지 프로세싱 회로부는 대응하는 디스플레이 픽셀을 포함하는(예컨대, 둘러싸는) 디스플레이 패널의 일정 영역에 구현된 픽셀 해상도에 적어도 부분적으로 기초하여, 업스트림 이미지 프로세싱 회로부로부터 출력된 이미지 데이터 및/또는 소스 이미지 데이터와 같은 입력 이미지 데이터에 적용될 하나 이상의 해상도 보상 인자들을 결정하도록 구현되고/되거나 동작되는 해상도 보상 블록(예컨대, 회로부 그룹)을 포함할 수 있다. 예를 들어, 해상도 보상 인자들은, 적용될 때, 입력 이미지 데이터를 바이어싱(예컨대, 오프셋)하는 하나 이상의 오프셋 값들을 포함할 수 있다. 추가적으로 또는 대안적으로, 해상도 보상 인자들은, 적용될 때, 이미지 데이터를 스케일링하는 하나 이상의 이득 값들을 포함할 수 있다.
더 낮은 픽셀 해상도를 보상하는 것을 용이하게 하기 위해, 일부 실시예들에서, 설계 디바이스는 이미지 데이터에 적용될 하나 이상의 해상도 보상 인자들의 값을 교정하여, 더 낮은 해상도 패널 섹션 내의 일정 영역의 인지된 휘도가 대응하는 고해상도 패널 섹션의 동일한 크기의 영역에서의 인지된 휘도와 대체적으로 매칭되게 할 수 있다. 예를 들어, 일부 실시예들에서, 높은(예컨대, 더 높은) 해상도 패널 섹션과 대응하는 이미지 데이터에 적용될 이득 해상도 보상 인자는 1의 이득 값일 수 있는 반면, 낮은(예컨대, 더 낮은) 해상도 패널 섹션과 대응하는 이미지 데이터에 적용될 이득 해상도 보상 인자는 1의 이득 값보다 더 클 수 있다. 이와 같이, 하나 이상의 해상도 보상 인자들을 적용함으로써, 이미지 프로세싱 회로부(예컨대, 공간 전이 블록)는 고해상도 패널 섹션과 대응하는 이미지 데이터에 대해 저해상도 패널 섹션과 대응하는 이미지 데이터를 부스팅하여, 더 낮은 픽셀 해상도로부터 달리 기인할 수 있는 감소된 광 방출을 보상하는 것을 용이하게 할 수 있고, 따라서, 적어도 일부 경우들에 있어서, 저해상도 패널 섹션에 의해 제공되는 인지된 이미지 품질을 개선하는 것을 용이하게 할 수 있다.
그러나, 그럼에도 불구하고, 적어도 일부 경우들에 있어서, 픽셀 해상도의 갑작스러운 변화가 인지가능할 수 있고, 따라서, 디스플레이 패널에 의해 제공되는 인지된 이미지 품질에 잠재적으로 영향을 미칠 수 있다. 다시 말해서, 적어도 일부 경우들에 있어서, 저해상도 패널 섹션과 고해상도 패널 섹션 사이의 전이(예컨대, 경계)는 그들의 상이한 픽셀 해상도들로 인해 인지가능할 수 있다. 그러한 전이의 인지가능성을 감소시키는 것을 용이하게 하기 위해, 일부 실시예들에서, 디스플레이 패널은 그의 저해상도 패널 섹션과 그의 고해상도 패널 섹션 사이에 구현되는 해상도 전이 패널 섹션을 포함할 수 있다. 특히, 일부 실시예들에서, 해상도 전이 패널 섹션은 고해상도 패널 섹션의 픽셀 해상도와 저해상도 패널 섹션의 픽셀 해상도 사이에서 점진적으로 전이하도록 구현될 수 있다. 다시 말해서, 그러한 실시예들에서, 해상도 전이 패널 섹션은, 저해상도 패널 섹션보다 더 큰(예컨대, 더 높음) 그리고 고해상도 패널 섹션보다 더 작은(예컨대, 더 낮은) 픽셀 해상도로 구현될 수 있다.
추가적으로 또는 대안적으로, 디스플레이 패널의 고해상도 패널 섹션과 인접한 더 낮은 해상도(예컨대, 더 낮은 해상도 전이) 패널 섹션 사이의 경계의 인지가능성을 감소시키는 것을 용이하게 하기 위해, 일부 실시예들에서, 고해상도 패널 섹션의 일부분은 디지털 전이 서브-섹션으로서 동작될 수 있는 한편, 예를 들어, 고해상도 패널 섹션의 나머지 부분은 풀 해상도 서브-섹션으로서 동작된다. 고해상도 패널 섹션의 일부분을 디지털 전이 서브-섹션으로서 동작시키는 것을 용이하게 하기 위해, 일부 실시예들에서, 이미지 프로세싱 회로부는, 고해상도 패널 섹션의 풀 해상도 서브-섹션(예컨대, 나머지)과 대응하는 이미지 데이터에 적용된 해상도 보상 인자들에 비교되는 상이한 해상도 보상 인자들을 디지털 전이 서브-섹션과 대응하는 이미지 데이터에 적용할 수 있다. 예를 들어, 일부 실시예들에서, 고해상도 패널 섹션 내의 풀 해상도 서브-섹션과 대응하는 이미지 데이터에 1의 이득 해상도 보상 인자가 적용될 수 있고, 디스플레이 패널의 저해상도 패널 섹션과 대응하는 이미지 데이터에 1의 이득보다 더 큰 이득 해상도 보상 인자가 적용될 수 있다. 따라서, 고해상도 패널 섹션과 저해상도 패널 섹션 사이의 경계의 인지가능성을 감소시키는 것을 용이하게 하기 위해, 풀 해상도 서브-섹션에 인접한 디지털 전이 서브-섹션 내의 디스플레이 픽셀들의 라인에 적용될 이득 해상도 보상 인자는 1의 이득보다 더 클 수 있다. 추가적으로, 풀 해상도 서브-섹션으로부터 저해상도 패널 섹션을 향해 이동하면, 일부 실시예들에서, 디지털 전이 섹션 내의 디스플레이 픽셀들의 하나 걸러 하나의 라인과 대응하는 이미지 데이터에 적용될 이득 해상도 보상 인자들은 점진적으로 증가할 수 있다.
더욱이, 전술된 바와 같이, 일부 실시예들에서, 하나 이상의 디스플레이 픽셀들을 대응하는 고해상도 패널 섹션의 픽셀 레이아웃으로부터 제거함으로써 더 낮은 해상도 패널 섹션의 픽셀 레이아웃이 결정될 수 있다. 따라서, 적어도 일부 실시예들에서, 이미지 데이터는 디스플레이 픽셀이 실제로 구현되지 않는 저해상도 패널 섹션 내의 픽셀 위치(예컨대, 포지션)와 대응할 수 있다. 다시 말해서, 효과적으로, 예를 들어, 픽셀 레이아웃을 처리하는 서브-샘플링 후에, 제거된 디스플레이 픽셀과 대응하는 이미지 데이터에 0의 이득 값이 적용되고 있다.
따라서, 저해상도 패널 섹션과 고해상도 패널 섹션 사이의 전이의 인지가능성을 감소시키는 것을 용이하게 하기 위해, 일부 실시예들에서, 저해상도 패널 섹션에 인접한 고해상도 패널 섹션의 디지털 전이 서브-섹션 내의 디스플레이 픽셀들의 라인에 적용될 이득 해상도 보상 인자는 0의 이득 값 내지 1의 이득 값일 수 있다. 추가적으로, 저해상도 패널 섹션으로부터 고해상도 패널 섹션의 풀 해상도 서브-섹션을 향해 이동하면, 일부 실시예들에서, 디지털 전이 섹션 내의 디스플레이 픽셀들의 하나 걸러 하나의 라인과 대응하는 이미지 데이터에 적용될 이득 해상도 보상 인자들은 점진적으로 증가할 수 있다. 다시 말해서, 고해상도 패널 섹션의 일부분을 디지털 전이 서브-섹션으로서 동작시켜서, 고해상도 패널 섹션의 풀 해상도 서브-섹션으로부터 저해상도 패널 섹션을 향해 이동하는 것을 용이하게 하기 위해, 일부 그러한 실시예들에서, 이득 해상도 보상 인자들은, 라인들의 제1(예컨대, 짝수 번째) 세트의 과정에 걸쳐 점진적으로 감소할 수 있고, 라인들의 제2(예컨대, 홀수 번째) 세트의 과정에 걸쳐 점진적으로 증가할 수 있다.
이러한 방식으로, 하기에서 더 상세히 기술되는 바와 같이, 본 개시내용에 기술된 기법들은 전자 디스플레이의 디스플레이 패널 상에 구현된 다수의 상이한 픽셀 해상도들 사이의 변화들의 인지가능성을 감소시키는 것을 용이하게 할 수 있는데, 이는 적어도 일부 경우들에 있어서, 디스플레이 패널 상에, 그리고 이에 따라, 잠재적으로, 전자 디스플레이가 배치된 전자 디바이스 상에 디스플레이되고 있는 이미지의 인지된 품질을 개선하는 것을 용이하게 할 수 있다. 하기에서 더 상세히 기술되는 바와 같이, 디스플레이 패널 상에 다수의 상이한 픽셀 해상도들을 구현함으로써, 본 개시내용에 기술된 기법들은, 예를 들어, 하나 이상의 광학(예컨대, 광) 센서들이 뒤에 배치될 수 있는 더 낮은(예컨대, 낮은) 해상도 패널 섹션 및 더 높은(예컨대, 높은) 해상도 패널 섹션을 포함함으로써, 디스플레이 패널을 포함하는 전자 디바이스에서의 실제 영역 활용 및 디스플레이 패널에 의해 제공되는 인지된 이미지 품질을 밸런싱(예컨대, 최적화 및/또는 최대화)하는 것을 용이하게 할 수 있다. 게다가, 하기에서 더 상세히 기술되는 바와 같이, 본 개시내용에 기술된 기법들은 전자 디스플레이 내의 디스플레이 패널의 더 낮은 해상도 패널 섹션의 픽셀 해상도로부터 기인한 인지가능한 휘도 변화들을 보상하는 것을 용이하게 할 수 있는데, 이는 적어도 일부 경우들에 있어서, 디스플레이 패널 상에, 그리고 이에 따라, 잠재적으로, 전자 디스플레이가 배치된 전자 디바이스 상에 디스플레이되고 있는 이미지의 인지된 품질을 개선하는 것을 용이하게 할 수 있다.
설명을 돕기 위해, 전자 디스플레이(12)를 포함하고/하거나 활용하는 전자 디바이스(10)의 일례가 도 1에 도시되어 있다. 하기에서 더 상세히 기술되는 바와 같이, 전자 디바이스(10)는, 컴퓨터, 이동(예컨대, 휴대용) 전화기, 휴대용 미디어 디바이스, 태블릿 디바이스, 텔레비전, 핸드헬드 게임 플랫폼, 개인용 데이터 오거나이저(personal data organizer), 가상현실 헤드셋, 혼합 현실 헤드셋(mixed-reality headset), 차량 계기판 등과 같은 임의의 적합한 전자 디바이스일 수 있다. 따라서, 도 1이 단지 특정 구현의 하나의 예이고, 전자 디바이스(10)에 존재할 수 있는 컴포넌트들의 유형들을 예시하도록 의도되는 것이라는 것에 유의해야 한다.
전자 디스플레이(12)에 더하여, 도시된 바와 같이, 전자 디바이스(10)는 하나 이상의 입력 디바이스들(14), 하나 이상의 입력/출력(I/O) 포트들(16), 하나 이상의 프로세서들 또는 프로세서 코어들을 갖는 프로세서 코어 컴플렉스(18), 주 메모리(20), 하나 이상의 저장 디바이스들(22), 네트워크 인터페이스(24), 전원(26), 및 이미지 프로세싱 회로부(27)를 포함한다. 도 1에 설명된 다양한 컴포넌트들은 하드웨어 요소들(예컨대, 회로부), 소프트웨어 요소들(예컨대, 명령어들을 저장하는 유형적인(tangible) 비일시적 컴퓨터 판독가능 매체), 또는 하드웨어와 소프트웨어 요소들 둘 모두의 조합을 포함할 수 있다. 다양한 도시된 컴포넌트들은 더 적은 수의 컴포넌트들로 조합될 수 있거나 추가적인 컴포넌트들로 분리될 수 있다는 것에 유의해야 한다. 예를 들어, 주 메모리(20) 및 저장 디바이스(22)는 단일 컴포넌트에 포함될 수 있다. 추가적으로 또는 대안적으로, 이미지 프로세싱 회로부(27)는 프로세서 코어 컴플렉스(18) 또는 전자 디스플레이(12)에 포함될 수 있다.
도시된 바와 같이, 프로세서 코어 컴플렉스(18)는 주 메모리(20) 및 저장 디바이스(22)와 동작가능하게 커플링된다. 이와 같이, 일부 실시예들에서, 프로세서 코어 컴플렉스(18)는 이미지 데이터를 생성하는 것과 같은 동작들을 수행하기 위해 주 메모리(20) 및/또는 저장 디바이스(22)에 저장된 명령어들을 실행할 수 있다. 추가적으로 또는 대안적으로, 프로세서 코어 컴플렉스(18)는 내부에 형성된 회로 접속들에 기초하여 동작할 수 있다. 이와 같이, 일부 실시예들에서, 프로세서 코어 컴플렉스(18)는 하나 이상의 범용 마이크로프로세서들, 하나 이상의 ASIC(application specific processor)들, 하나 이상의 FPGA(field programmable logic array)들, 또는 이들의 임의의 조합을 포함할 수 있다.
명령어들에 더하여, 일부 실시예들에서, 주 메모리(20) 및/또는 저장 디바이스(22)는 이미지 데이터와 같은 데이터를 저장할 수 있다. 따라서, 일부 실시예들에서, 주 메모리(20) 및/또는 저장 디바이스(22)는 프로세서 코어 컴플렉스(18) 및/또는 이미지 프로세싱 회로부(27)와 같은 프로세싱 회로부에 의해 실행가능한 명령어들, 및/또는 프로세싱 회로부에 의해 프로세싱될 데이터를 저장하는 하나 이상의 유형적인 비일시적 컴퓨터 판독가능 매체들을 포함할 수 있다. 예를 들어, 주 메모리(20)는 RAM(random access memory)을 포함할 수 있고, 저장 디바이스(22)는 ROM(read only memory), 재기록가능 비휘발성 메모리, 예컨대, 플래시 메모리, 하드 드라이브, 광학 디스크 등을 포함할 수 있다.
도시된 바와 같이, 프로세서 코어 컴플렉스(18)는 또한 네트워크 인터페이스(24)와 동작가능하게 커플링된다. 일부 실시예들에서, 네트워크 인터페이스(24)는 전자 디바이스(10)가 통신 네트워크 및/또는 다른 전자 디바이스(10)와 통신할 수 있게 할 수 있다. 예를 들어, 네트워크 인터페이스(24)는 전자 디바이스(10)를 블루투스 네트워크와 같은 PAN(personal area network), 802.11x 와이파이 네트워크와 같은 LAN(local area network), 및/또는 4G 또는 LTE 셀룰러 네트워크와 같은 WAN(wide area network)에 연결할 수 있다. 다시 말해서, 일부 실시예들에서, 네트워크 인터페이스(24)는 전자 디바이스(10)가 데이터(예컨대, 이미지 데이터)를 통신 네트워크로 송신하고/하거나 통신 네트워크로부터 데이터를 수신할 수 있게 할 수 있다.
추가적으로, 도시된 바와 같이, 프로세서 코어 컴플렉스(18)는 전원(26)에 동작가능하게 커플링된다. 일부 실시예들에서, 전원(26)은, 예를 들어 하나 이상의 전원 레일들을 통해, 프로세서 코어 컴플렉스(18) 및/또는 전자 디바이스(10) 내의 다른 컴포넌트들을 동작시키기 위해 전력을 제공할 수 있다. 따라서, 전원(26)은 재충전가능한 리튬 폴리머(Li-poly) 배터리 및/또는 교류(alternating current, AC) 전력 변환기와 같은 임의의 적합한 전력원을 포함할 수 있다.
더욱이, 도시된 바와 같이, 프로세서 코어 컴플렉스(18)는 하나 이상의 I/O 포트들(16)과 동작가능하게 커플링된다. 일부 실시예들에서, I/O 포트들(16)은 전자 디바이스(10)가 다른 전자 디바이스(10)와 인터페이싱할 수 있게 할 수 있다. 예를 들어, 휴대용 저장 디바이스는 I/O 포트(16)에 접속되어, 이에 의해, 전자 디바이스(10)가 이미지 데이터와 같은 데이터를 휴대용 저장 디바이스와 통신할 수 있게 할 수 있다.
도시된 바와 같이, 프로세서 코어 컴플렉스(18)는 또한 하나 이상의 입력 디바이스들(14)과 동작가능하게 커플링된다. 일부 실시예들에서, 입력 디바이스(14)는 사용자가 전자 디바이스(10)와 상호작용할 수 있게 할 수 있다. 예를 들어, 입력 디바이스들(14)은 하나 이상의 버튼들, 하나 이상의 키보드들, 하나 이상의 마우스들, 하나 이상의 트랙패드들 등을 포함할 수 있다. 추가적으로, 일부 실시예들에서, 입력 디바이스들(14)은 전자 디스플레이(12) 내에 구현된 터치 감지 컴포넌트들을 포함할 수 있다. 그러한 실시예들에서, 터치 감지 컴포넌트들은 전자 디스플레이(12)의 디스플레이 표면과 접촉하는 객체의 발생 및/또는 포지션을 검출함으로써 사용자 입력들을 수신할 수 있다.
사용자 입력들을 가능하게 하는 것에 더하여, 전자 디스플레이(12)는 하나 이상의 이미지들(예컨대, 이미지 프레임들 또는 픽처들)을 디스플레이함으로써 정보의 시각적 표현들을 제공하는 것을 용이하게 할 수 있다. 예를 들어, 전자 디스플레이(12)는 운영 체제의 그래픽 사용자 인터페이스(GUI), 애플리케이션 인터페이스, 텍스트, 스틸 이미지, 또는 비디오 콘텐츠를 디스플레이할 수 있다. 이미지들을 디스플레이하는 것을 용이하게 하기 위해, 하기에 더 상세히 기술되는 바와 같이, 전자 디스플레이(12)는 하나 이상의 디스플레이 픽셀들을 갖는 디스플레이 패널을 포함할 수 있다.
전술된 바와 같이, 전자 디스플레이(12)는 이미지 내의 대응하는 이미지 픽셀들(예컨대, 포인트들)과 연관된 이미지 데이터에 적어도 부분적으로 기초하여 그의 디스플레이 픽셀들의 휘도를 제어함으로써 이미지를 디스플레이할 수 있다. 일부 실시예들에서, 이미지 데이터는 프로세서 코어 컴플렉스(18), 그래픽 프로세싱 유닛(GPU), 및/또는 이미지 센서와 같은 이미지 소스에 의해 생성될 수 있다. 추가적으로, 일부 실시예들에서, 이미지 데이터는, 예를 들어 네트워크 인터페이스(24) 및/또는 I/O 포트(16)를 통해 다른 전자 디바이스(10)로부터 수신될 수 있다. 어느 경우든, 전술된 바와 같이, 전자 디바이스(10)는 임의의 적합한 전자 디바이스일 수 있다.
설명을 돕기 위해, 적합한 전자 디바이스(10)의 하나의 예, 특히 핸드헬드 디바이스(10A)가 도 2에 도시되어 있다. 일부 실시예들에서, 핸드헬드 디바이스(10A)는 휴대용 전화, 미디어 플레이어, 개인용 데이터 오거나이저, 핸드헬드 게임 플랫폼 등일 수 있다. 예를 들어, 핸드헬드 디바이스(10A)는 Apple Inc.로부터 입수가능한 임의의 iPhone® 모델과 같은 스마트 폰일 수 있다.
도시된 바와 같이, 핸드헬드 디바이스(10A)는 인클로저(28)(예컨대, 하우징)를 포함한다. 일부 실시예들에서, 인클로저(28)는 물리적 손상으로부터 내부 컴포넌트들을 보호하고/하거나 전자기 간섭으로부터 그들을 차폐시킬 수 있다. 추가로, 도시된 바와 같이, 인클로저(28)는 전자 디스플레이(12)를 둘러싼다. 도시된 실시예에서, 전자 디스플레이(12)는 아이콘들(32)의 어레이를 갖는 그래픽 사용자 인터페이스(GUI)(30)를 디스플레이하고 있다. 예로서, 아이콘(32)이 입력 디바이스(14) 또는 전자 디스플레이(12)의 터치 감지 컴포넌트 중 어느 하나에 의해 선택될 때, 애플리케이션 프로그램이 시작될 수 있다.
또한, 도시된 바와 같이, 입력 디바이스들(14)은 인클로저(28)를 통하여 개방된다. 전술된 바와 같이, 입력 디바이스들(14)은 사용자가 핸드헬드 디바이스(10A)와 상호작용하는 것을 가능하게 할 수 있다. 예를 들어, 입력 디바이스들(14)은, 사용자가 핸드헬드 디바이스(10A)를 활성화 또는 비활성화시키고/시키거나 사용자 인터페이스를 홈 스크린으로 내비게이트하고/하거나 사용자 인터페이스를 사용자-구성가능 애플리케이션 스크린으로 내비게이트하고/하거나 음성-인식 특징부를 활성화시키고/시키거나 볼륨 제어부를 제공하고/하거나 진동 모드와 벨소리 모드 사이에서 토글링하는 것을 가능하게 할 수 있다. 도시된 바와 같이, I/O 포트들(16)은 또한 인클로저(28)를 통하여 개방된다. 일부 실시예들에서, I/O 포트들(16)은, 예를 들어, 외부 디바이스들에 접속하기 위한 오디오 잭을 포함할 수 있다.
추가 설명을 돕기 위해, 적합한 전자 디바이스(10)의 다른 예, 특히 태블릿 디바이스(10B)가 도 3에 도시되어 있다. 예시를 위해, 태블릿 디바이스(10B)는 Apple Inc.로부터 입수가능한 임의의 iPad® 모델일 수 있다. 적합한 전자 디바이스(10)의 추가의 예, 특히 컴퓨터(10C)가 도 4에 도시되어 있다. 예시를 위해, 컴퓨터(10C)는 Apple Inc.로부터 입수가능한 임의의 Macbook® 또는 iMac® 모델일 수 있다. 적합한 전자 디바이스(10)의 다른 예, 특히 시계(10D)가 도 5에 도시되어 있다. 예시를 위해, 시계(10D)는 Apple Inc.로부터 입수가능한 임의의 Apple Watch® 모델일 수 있다. 도시된 바와 같이, 태블릿 디바이스(10B), 컴퓨터(10C), 및 시계(10D) 각각은 또한 전자 디스플레이(12), 입력 디바이스들(14), I/O 포트들(16), 및 인클로저(28)를 포함한다. 어느 경우든, 전술된 바와 같이, 전자 디스플레이(12)는 대체적으로, 예를 들어 프로세서 코어 컴플렉스(18) 및/또는 이미지 프로세싱 회로부(27)로부터 출력된, 이미지 데이터에 적어도 부분적으로 기초하여 이미지들을 디스플레이할 수 있다.
설명을 돕기 위해, 전자 디스플레이(12)의 이미지 소스(38) 및 디스플레이 패널(40)을 포함하는, 전자 디바이스(10)의 일부분(34)의 일례가 도 6에 도시되어 있다. 대체적으로, 이미지 소스(38)는 디스플레이 패널(40) 상에 디스플레이될 이미지와 대응하는 소스 이미지 데이터를 생성하도록 구현되고/되거나 동작될 수 있다. 따라서, 일부 실시예들에서, 이미지 소스(38)는 프로세서 코어 컴플렉스(18), 그래픽 프로세싱 유닛(GPU), 이미지 센서(예컨대, 카메라) 등일 수 있다.
이미지들을 디스플레이하는 것을 용이하게 하기 위해, 묘사된 예에서와 같이, 디스플레이 패널(40)은 하나 이상의 디스플레이 픽셀들(54), 및 스캔 드라이버(50) 및 데이터 드라이버(52)를 포함하는 드라이버 회로부를 포함할 수 있다. 일부 실시예들에서, 각각의 디스플레이 픽셀(54)은 적색 색상 성분, 청색 색상 성분 또는 녹색 색상 성분과 같은 특정 색상 성분의 광을 방출할 수 있다. 다시 말해서, 본 명세서에서 사용되는 바와 같이, "디스플레이 픽셀"은 적색 광을 방출하는 적색 서브-픽셀, 청색 광을 방출하는 청색 서브-픽셀, 녹색 광을 방출하는 녹색 서브-픽셀, 또는 백색 광을 방출하는 백색 서브-픽셀과 같은 색상 성분 서브-픽셀을 지칭할 수 있다.
추가적으로, 일부 실시예들에서, 디스플레이 패널(40) 상에 구현된 다수의 디스플레이 픽셀들(54)(예컨대, 색상 성분 서브-픽셀들)은 디스플레이 픽셀 단위들로 그룹화될 수 있다. 예를 들어, 디스플레이 패널은 다수의 디스플레이 픽셀 단위들을 포함할 수 있는데, 이들은 각각 청색 디스플레이 픽셀(54), 적색 디스플레이 픽셀(54) 및 녹색 디스플레이 픽셀(54)을 포함한다. 추가적으로 또는 대안적으로, 디스플레이 패널(40)은, 청색 디스플레이 픽셀(54) 및 녹색 디스플레이 픽셀(54)을 각각 포함하는 디스플레이 픽셀 단위들의 제1 세트, 및 적색 디스플레이 픽셀(54) 및 녹색 디스플레이 픽셀(54)을 각각 포함하는 디스플레이 픽셀 단위들의 제2 세트를 포함할 수 있다.
또한, 일부 실시예들에서, 디스플레이 픽셀(54)로부터의 광 방출은 그 안에 저장된 전기 에너지의 크기에 따라 다를 수 있다. 예를 들어, 일부 경우들에 있어서, 디스플레이 픽셀(54)은 광 방출 요소, 예컨대 전류 흐름에 따라 광 방출을 변화시키는 유기 발광 다이오드(OLED), 광 방출 요소와 픽셀 전력(예컨대, VDD) 공급 레일 사이에 커플링된 전류 제어 스위칭 디바이스(예컨대, 트랜지스터), 및 전류 제어 스위칭 디바이스의 제어(예컨대, 게이트) 단자에 커플링된 저장 커패시터를 포함할 수 있다. 이와 같이, 저장 커패시터에 저장된 에너지의 양을 변화시키는 것은 전류 제어 스위칭 디바이스의 제어 단자에 인가되는 전압, 및 이에 따른, 픽셀 전력 공급 레일로부터 디스플레이 픽셀(54)의 광 발출 요소로 공급되는 전류의 크기를 변화시킬 수 있다.
그러나, OLED 디스플레이 픽셀들(54), OLED 디스플레이 패널들(40), 및 OLED 전자 디스플레이들(12)에 관한 논의는 단지 예시적인 것이며 제한하려는 것이 아니라는 것이 이해되어야 한다. 다시 말해서, 본 개시내용에 기술된 기법들은 액정 디스플레이(LCD) 전자 디스플레이(12) 및/또는 마이크로 발광 다이오드(LED) 전자 디스플레이(12)와 같은 다른 유형들의 전자 디스플레이(12)에 적용되고/되거나 적응될 수 있다. 어느 경우든, 디스플레이 픽셀(54)로부터의 광 방출이 대체적으로 그 내부의 전기 에너지 저장에 따라 다르기 때문에, 이미지를 디스플레이하기 위해, 디스플레이 패널(40)은, 예를 들어, 디스플레이 픽셀(54)에서 구현되는 저장 커패시터를 충전하고/하거나 방전하기 위해, 적어도 부분적으로, 디스플레이 픽셀(54)에 아날로그 전기(예컨대, 전압 및/또는 전류) 신호를 공급함으로써 디스플레이 픽셀(54)을 기입할 수 있다.
이미지를 기입하는 것을 용이하게 하기 위해, 일부 실시예들에서, 각각의 디스플레이 픽셀(54)은 대응하는 스캔 라인을 통해 스캔 드라이버(50)에 그리고 대응하는 데이터 라인을 통해 데이터 드라이버(54)에 커플링될 수 있다. 특히, 스캔 드라이버(50)는 대응하는 스캔 라인을 통해 디스플레이 픽셀 단위들의 로우에 포함된 각각의 디스플레이 픽셀(54)에 커플링될 수 있다. 다시 말해서, 본 명세서에 사용된 바와 같이, "디스플레이 픽셀 로우"는 동일한 스캔 라인에 각각 커플링된 디스플레이 픽셀들(54)의 그룹일 수 있다. 추가적으로, 데이터 드라이버(52)는 대응하는 데이터 라인을 통해 디스플레이 픽셀 컬럼에 포함된 각각의 디스플레이 픽셀(54)에 커플링될 수 있다. 다시 말해서, 본 명세서에 사용된 바와 같이, "디스플레이 픽셀 로우"는 동일한 데이터 라인에 각각 커플링된 디스플레이 픽셀들(54)의 그룹일 수 있다.
이러한 방식으로, 디스플레이 패널(40)은 그의 디스플레이 픽셀들(54)을 선택적으로 기입할 수 있다. 특히, 일부 실시예들에서, 디스플레이 패널(40)은 이미지를 그의 디스플레이 픽셀 로우들에 연속적으로 기입할 수 있다. 예를 들어, 디스플레이 픽셀 로우를 기입하기 위해, 스캔 드라이버(50)는, 스캔 라인에 커플링된 각각의 디스플레이 픽셀(54)이 그의 저장 커패시터를 대응하는 데이터 라인에 전기적으로 커플링하게 하는 활성화(예컨대, 로직 하이) 제어 신호를 대응하는 스캔 라인에 출력할 수 있다. 추가적으로, 데이터 드라이버(52)는, 디스플레이 픽셀(54)에 저장된 전기 에너지의 양, 및 이에 따른, 결과적인 광 방출(예컨대, 인지된 휘도)을 제어하기 위해, 활성화된 디스플레이 픽셀(54)에 커플링된 각각의 데이터 라인에 아날로그 전기 신호를 출력할 수 있다.
전술된 바와 같이, 디스플레이 패널(40) 상의 디스플레이 픽셀(54)과 대응하는 이미지 데이터는, 예를 들어, 패널 밝기 설정에 대해 스케일링(예컨대, 맵핑)되는 타깃 그레이스케일 값(예컨대, 레벨)을 나타냄으로써 그의 타깃 휘도를 나타낼 수 있다. 다시 말해서, 이미지를 디스플레이하기 위해, 디스플레이 패널(40)은 대응하는 이미지 데이터에 적어도 부분적으로 기초하여 그의 데이터 드라이버(52)로부터 그의 디스플레이 픽셀들(54)로의 아날로그 전기 신호들의 공급(예컨대, 크기 및/또는 지속기간)을 제어할 수 있다. 인지된 이미지 품질을 개선하는 것을 용이하게 하기 위해, 묘사된 예에서와 같이, 전자 디바이스(10)의 일부분(34)은 이미지 소스(38)와 디스플레이 패널(40) 사이에 커플링된 이미지 프로세싱 회로부(27)를 포함할 수 있다.
특히, 이미지 프로세싱 회로부(27)는, 이미지 데이터가 디스플레이 패널(40) 상에 대응하는 이미지를 디스플레이하기 위해 사용되기 전에 이미지 소스(38)로부터 출력된 이미지 데이터를 프로세싱하도록 구현되고/되거나 동작될 수 있다. 따라서, 일부 실시예들에서, 이미지 프로세싱 회로부(27)는 프로세서 코어 컴플렉스(18), 디스플레이 파이프라인(예컨대, 칩 또는 집적 회로 디바이스), 전자 디스플레이(12) 내의 타이밍 제어기(TCON), 또는 이들의 임의의 조합에 포함될 수 있다. 추가적으로 또는 대안적으로, 이미지 프로세싱 회로부(27)는 시스템-온-칩(system-on-chip, SoC)으로서 구현될 수 있다.
다시 말해서, 이미지 프로세싱 회로부(27)는 이미지 소스(38)로부터 출력된 소스 이미지 데이터를 프로세싱하도록 구현되고/되거나 동작될 수 있다. 일부 실시예들에서, 이미지 프로세싱 회로부(27)는 이미지 소스(38)로부터 소스 이미지 데이터를 직접 수신할 수 있다. 추가적으로 또는 대안적으로, 이미지 소스(38)로부터 출력된 소스 이미지 데이터는 주 메모리(20)와 같은 유형적인 비일시적 컴퓨터 판독가능 매체에 저장될 수 있고, 따라서, 이미지 프로세싱 회로부(27)는, 예를 들어 직접 메모리 액세스(direct memory access, DMA) 기법을 통해, 유형적인 비일시적 컴퓨터 판독가능 매체로부터 소스 이미지 데이터를 수신(예컨대, 취출)할 수 있다.
이미지 프로세싱 회로부(27)는 이어서, 소스 이미지 데이터를 프로세싱하여 디스플레이 이미지 데이터를 생성할 수 있는데, 이는, 예를 들어, 디스플레이 패널(40) 상에 구현된 픽셀 해상도를 보상하기 위한 타깃 휘도, 주변 조명 조건들, 디스플레이 패널(40)의 픽셀(예컨대, 서브-픽셀) 레이아웃, 디스플레이 패널(40) 상에서의 번인(burn-in), 디스플레이 패널(40)의 예상 응답, 또는 이들의 임의의 조합을 조정한다. 디스플레이(예컨대, 프로세싱된) 이미지 데이터는 이어서, 디스플레이 패널(40)에 공급(예컨대, 출력)되어, 디스플레이 이미지 데이터에 적어도 부분적으로 기초하여 디스플레이 패널(40)이 대응하는 이미지를 디스플레이할 수 있게 할 수 있다. 이미지 프로세싱 회로부(27)에 의해 수행되는 프로세싱(예컨대, 보상)으로 인해, 적어도 일부 경우들에 있어서, 대응하는 디스플레이 이미지 데이터에 기초하여 이미지를 디스플레이하는 것은, 예를 들어, 대응하는 소스 이미지 데이터를 사용하여 이미지를 직접 디스플레이하는 것에 비해, 인지된 이미지 품질을 개선하는 것을 용이하게 할 수 있다.
일부 실시예들에서, 이미지 프로세싱 회로부(27)는 하나 이상의 이미지 프로세싱 블록들(예컨대, 회로부 그룹들)로 조직화될 수 있다. 예를 들어, 이미지 프로세싱 회로부(27)는 대응하는 디스플레이 픽셀(54) 주위의 픽셀 해상도를 보상하기 위해 입력 이미지 데이터를 프로세싱하도록 구현되고/되거나 동작되는 해상도 보상 블록(56)을 포함할 수 있다. 하기에서 더 상세히 기술되는 바와 같이, 픽셀 해상도를 보상하는 것을 용이하게 하기 위해, 일부 실시예들에서, 해상도 보상 블록(56)은 주위 픽셀 해상도에 적어도 부분적으로 기초하여 하나 이상의 픽셀 해상도 보상 인자들을 결정할 수 있고, 입력 이미지 데이터에 하나 이상의 픽셀 응답 보상 인자들을 적용할 수 있다. 일부 실시예들에서, 이미지 프로세싱 회로부(27)는, 추가적으로 또는 대안적으로, 주변 적응 픽셀(ambient adaptive pixel, AAP) 블록, 동적 픽셀 백라이트(dynamic pixel backlight, DPB) 블록, 화이트 포인트 보정(white point correction, WPC) 블록, 서브-픽셀 레이아웃 보상(sub-pixel layout compensation, SPLC) 블록, 번인 보상(burn-in compensation, BIC) 블록, 패널 응답 보정(panel response correction, PRC) 블록, 디더링 블록, 서브-픽셀 균일성 보상(sub-pixel uniformity compensation, SPUC) 블록, 콘텐츠 프레임 종속 지속기간(content frame dependent duration, CDFD) 블록, 주변광 감지(ambient light sensing, ALS) 블록, 또는 임의의 이들의 조합을 포함할 수 있다.
게다가, 묘사된 예에서와 같이, 전자 디바이스(10)의 일부분(34)은 제어기(예컨대, 제어 회로부 및/또는 제어 로직)(44), 및 온도 센서(42), 이동(예컨대, 가속도계 및/또는 자이로스코프) 센서(42), 및/또는 광학(예컨대, 광) 센서(42)와 같은 하나 이상의 센서들(42)을 포함할 수 있다. 일부 실시예들에서, 제어기(44)는 광학 센서(42)(예컨대, 카메라)와 같은 센서(42)로부터 출력된, 이미지 데이터와 같은 센서 데이터를 수신할 수 있다. 추가적으로, 일부 실시예들에서, 제어기(44)는 대체적으로, 이미지 소스(38), 이미지 프로세싱 회로부(27), 하나 이상의 센서들(42), 디스플레이 패널(40), 또는 이들의 임의의 조합의 동작을 제어할 수 있다. 단일 제어기(44)로서 도시되어 있지만, 다른 실시예들에서, 하나 이상의 별개의 제어기들(44)이 이미지 소스(38), 이미지 프로세싱 회로부(27), 디스플레이 패널(40), 또는 이들의 임의의 조합의 동작을 제어하는 데 사용될 수 있다.
동작을 제어하는 것을 용이하게 하기 위해, 묘사된 예에서와 같이, 제어기(44)는 제어기 프로세서(46) 및 제어기 메모리(48)를 포함할 수 있다. 일부 실시예들에서, 제어기 프로세서(46)는 프로세서 코어 컴플렉스(18) 및/또는 별개의 프로세싱 회로부에 포함될 수 있고, 제어기 메모리(48)는 주 메모리(20), 저장 디바이스(22), 및/또는 별개의 유형적인 비일시적 컴퓨터 판독가능 매체에 포함될 수 있다. 추가적으로, 일부 실시예들에서, 제어기 프로세서(46)는 이미지 소스(38), 이미지 프로세싱 회로부(27), 디스플레이 패널(40), 및/또는 하나 이상의 센서들(42)의 동작을 제어하기 위해 제어기 메모리(48)에 저장된 명령어들을 실행하고/하거나 데이터를 프로세싱할 수 있다. 다른 실시예들에서, 제어기 프로세서(46)는, 실행될 때 이미지 소스(38), 이미지 프로세싱 회로부(27), 디스플레이 패널(40), 및/또는 하나 이상의 센서들(42)의 동작을 제어하는 명령어들과 함께 하드웨어-내장될 수 있다.
전술된 바와 같이, 일부 실시예들에서, 전자 디바이스(10)에 구현된 센서들(42)은 하나 이상의 광학 센서들(42)을 포함할 수 있다. 예를 들어, 전자 디바이스(10)에 배치된 광학 센서(42)는 환경 조명 조건들을 감지(예컨대, 측정)하도록 구현되고/되거나 동작되는 주변 광 센서(42)일 수 있다. 추가적으로 또는 대안적으로, 전자 디바이스(10)에 배치된 광학 센서(42)는, 감지된 광에 적어도 부분적으로 기초하여, 이미지의 디지털 표현을 제공하는 이미지 데이터를 생성(예컨대, 출력)함으로써 이미지를 캡처하도록 구현되고/되거나 동작되는, 카메라와 같은 이미지 센서(42)일 수 있다.
광을 감지하는 데 사용되기 때문에, 하나 이상의 광학 센서들(42)은 종종, 전자 디바이스(10)의 외부 표면을 따라 구현(예컨대, 배치)된다. 추가적으로, 정보의 시각적 표현들을 제공하는 이미지들을 디스플레이하는 데 사용되기 때문에, 디스플레이 패널(40)은 또한 종종, 전자 디바이스(10)의 하나 이상의 외부 표면들을 따라 구현된다. 사실상, 일부 실시예들에서, 디스플레이 패널(40) 및 센서(42)는 전자 디바이스(10)의 동일한 외부 표면을 따라 구현될 수 있다. 예를 들어, 디스플레이 패널(40) 및 센서(42) 둘 모두는 전자 디바이스(10)의 전방 대면 표면, 전자 디바이스(10)의 후방 대면 표면, 전자 디바이스(10)의 상단 대면 표면, 전자 디바이스(10)의 하단 대면 표면, 전자 디바이스(10)의 좌측 대면 표면, 전자 디바이스(10)의 우측 대면 표면, 또는 이들의 임의의 조합을 따라 구현될 수 있다.
그러나, 전자 디바이스 내의 실제 영역(예컨대, 공간) - 특히 외부 표면을 따름 - 은 종종, 예를 들어, 그의 휴대성을 개선하기 위한 노력으로 전자 디바이스(10)의 물리적 크기(예컨대, 물리적 풋프린트)를 감소시키는 것을 용이하게 하도록 제한된다. 따라서, 이용가능한 실제 영역을 최적화(예컨대, 최대화)하는 것을 용이하게 하기 위해, 일부 실시예들에서, 디스플레이 패널(40) 및 하나 이상의 센서들(42)은 외부 표면의 중첩 부분들을 따라 구현(예컨대, 배치)될 수 있다. 예를 들어, 디스플레이 패널(40)은 전자 디바이스(10)의 전방 대면 표면을 따라 구현될 수 있고, 하나 이상의 센서들(42)은 디스플레이 패널(40) 뒤에 구현될 수 있고, 따라서, 전자 디바이스(10)의 전방 대면 표면을 따라 디스플레이 패널(40)과 중첩될 수 있다.
설명을 돕기 위해, 디스플레이 패널(40A) 및 광학 센서(42A)를 포함하는, 전자 디바이스(10)의 일부분(58B)의 일례가 도 7에 도시되어 있다. 그러나, 묘사된 예는 단지, 예시하려는 것이고 제한하려는 것이 아니라는 것이 이해되어야 한다. 예를 들어, 다른 실시예들에서, 전자 디바이스(10)의 일부분(58B)은 2개 이상의 광학 센서들(42A)을 포함할 수 있다.
묘사된 예에서와 같이, 광학 센서(42A)는 디스플레이 패널(40A) 뒤에 구현될 수 있다. 다시 말해서, 디스플레이 패널(40A)은 광학 센서(42A)와 전자 디바이스(10)의 외부 표면 사이에 구현될 수 있다. 이와 같이, 광학 센서(42A)는 전자 디바이스(10)의 외부 표면 및 디스플레이 패널(40A)에 구현된 광 투과성(예컨대, 투명) 재료를 관통하는 광을 감지하도록 구현되고/되거나 동작될 수 있다.
그러나, 적어도 일부 경우들에 있어서, 디스플레이 패널(40A)은 또한 불투명(예컨대, 비-광 투과성) 재료를 포함할 수 있는데, 예를 들어, 이는 그의 디스플레이 픽셀들(54) 내의 스위칭 디바이스들(예컨대, 트랜지스터들), 그의 디스플레이 픽셀들(54) 내의 저장 커패시터들, 그의 디스플레이 픽셀들(54)에 커플링된 데이터 라인들, 및/또는 그의 디스플레이 픽셀들(54)에 커플링된 스캔 라인들을 구현하는 데 사용된다. 다시 말해서, 적어도 일부 경우들에 있어서, 디스플레이 패널(40A)에 구현된 불투명 재료는 광이 디스플레이 패널(40A) 뒤에 배치된 광학 센서(42A)에 도달하는 것을 차단할 수 있고, 따라서, 잠재적으로, 전자 디바이스(10)의 외부 표면을 관통하는 광을 정확하게 감지하는 광학 센서(42A)의 능력에 영향을 미칠 수 있다(예컨대, 그 능력을 감소시킬 수 있음). 사실상, 적어도 일부 경우들에 있어서, 광이 광학 센서(42A)에 도달하는 것을 차단하는 불투명 재료의 양은, 적어도 부분적으로, 광학 센서(42A)의 전방에 구현된(예컨대, 그와 중첩하는) 디스플레이 픽셀(54)들의 수, 및 이에 따른, 픽셀 해상도에 의존할 수 있다. 그러나, 적어도 일부 경우들에 있어서, 디스플레이 패널(40A) 상에 디스플레이된 이미지의 인지된 품질은 또한, 예를 들어, 더 높은 픽셀 해상도에 비해 이미지의 세부사항들을 묘사하는 능력을 감소시키는 더 낮은 픽셀 해상도로 인해, 픽셀 해상도에 따라 다를 수 있다.
따라서, 디스플레이 패널(40)에 의해 제공되는 인지된 이미지 품질을 개선하면서 광학 센서(42A)가 디스플레이 패널(40) 뒤에 배치될 수 있게 하기 위해, 일부 실시예들에서, 디스플레이 패널(40)은, 상이한 픽셀 해상도를 각각 갖는 다수의 섹션들로 구현될 수 있다. 예를 들어, 디스플레이 패널(40A)은 더 낮은(예컨대, 다운샘플링된) 픽셀 해상도로 구현된 낮은(예컨대, 더 낮은) 해상도 패널 섹션(60) 및 더 높은(예컨대, 풀) 픽셀 해상도로 구현된 높은(예컨대, 더 높은) 해상도 패널 섹션(62)을 포함할 수 있다. 추가적으로, 일부 실시예들에서, 저해상도 패널 섹션(60)의 픽셀 해상도는 고해상도 패널 섹션(62)에 구현된 픽셀 해상도의 일정 분율(fraction)일 수 있다. 예를 들어, 일부 그러한 실시예들에서, 저해상도 패널 섹션(60)은 고해상도 패널 섹션(62)의 픽셀 해상도의 절반인 픽셀 해상도로 구현될 수 있다. 다른 실시예들에서, 저해상도 패널 섹션(60)은 고해상도 패널 섹션(62)의 픽셀 해상도의 상이한 분율(예컨대, 1/3 또는 1/4)인 픽셀 해상도로 구현될 수 있다.
하기에서 더 상세히 기술되는 바와 같이, 일부 실시예들에서, 다수의 상이한 픽셀 레이아웃들은 동일한 픽셀 해상도를 제공할 수 있다. 사실상, 일부 실시예들에서, 저해상도 패널 섹션(60)의 픽셀 레이아웃은 저해상도 패널 섹션(60)의 타깃 픽셀 해상도를 달성하기 위해 고해상도 패널 섹션(62)의 픽셀 레이아웃을 적응시킴으로써 결정될 수 있다. 예를 들어, 고해상도 패널 섹션(62)의 픽셀 해상도의 절반인 타깃 픽셀 해상도를 구현하기 위해, 저해상도 패널 섹션(60)의 픽셀 레이아웃은 고해상도 패널 섹션(62)의 픽셀 레이아웃으로부터 디스플레이 픽셀(54)의 하나 걸러 하나의 라인(64)을 제거함으로써 결정될 수 있다.
묘사된 예에서와 같이, 디스플레이 픽셀들(54)의 라인(64)은 디스플레이 픽셀들(54)의 수평 라인일 수 있다. 이와 같이, 일부 실시예들에서, 디스플레이 픽셀들(54)의 라인(64)은 디스플레이 픽셀 로우와 대응할 수 있는데, 이는 대응하는 (예컨대, 단일) 스캔 라인에 커플링된 디스플레이 픽셀들(54) 각각을 포함한다. 그러나, 본 명세서에서 사용되는 바와 같이, "디스플레이 픽셀들의 라인"이 반드시 "디스플레이 픽셀 로우"와 대응하는 것은 아니라는 것에 유의해야 한다. 예를 들어, 다른 실시예들에서, 디스플레이 픽셀들(54)의 라인(64)은 디스플레이 픽셀들(54)의 수직 라인일 수 있다. 따라서, 그러한 실시예들에서, 디스플레이 픽셀들(54)의 라인(64)은 하나 이상의 디스플레이 픽셀 컬럼들과 대응할 수 있는데, 이들은 대응하는 (예컨대, 단일) 데이터 라인에 커플링된 디스플레이 픽셀들(54)을 각각 포함한다. 추가적으로 또는 대안적으로, 디스플레이 픽셀들(54)의 라인(64)은 다수의 상이한 디스플레이 픽셀 로우들에 구현된 디스플레이 픽셀들(54)을 포함할 수 있다. 예를 들어, 디스플레이 픽셀들(54)의 라인(64)은 제1 디스플레이 픽셀 로우에 구현되는 하나 이상의 디스플레이 픽셀들(54)뿐만 아니라 제1 디스플레이 픽셀 로우에 인접한 제2 디스플레이 픽셀 로우에 구현되는 하나 이상의 디스플레이 픽셀들(54)을 포함할 수 있다.
전자 디바이스(10)의 외부 표면을 관통하는 광을 정확하게 감지하는 광학 센서(42A)의 능력을 개선하는 것을 용이하게 하기 위해, 묘사된 예에서와 같이, 광학 센서(42A)는 저해상도 패널 섹션(60) 뒤에 구현(예컨대, 배치)될 수 있다. 저해상도 패널 섹션(60)의 더 낮은 픽셀 해상도로 인해, 이러한 방식으로 광학 센서(42A)를 구현하는 것은, 예를 들어 디스플레이 패널(40A)의 고해상도 패널 섹션(62) 뒤에 광학 센서(42A)를 구현하는 것에 비해, 디스플레이 패널(40A)에 구현된 불투명 재료에 의해 광학 센서(42A)에 도달하는 것이 차단되는 광의 양을 감소시키는 것을 용이하게 할 수 있다. 다시 말해서, 저해상도 패널 섹션(60) 뒤에 광학 센서(42A)를 구현하는 것은, 전자 디바이스(10)의 외부 표면을 관통하고 실제로 광학 센서(42A)에 도달하는 광의 양을 증가시키는 것을 용이하게 할 수 있는데, 이는 일부 경우들에 있어서, 전자 디바이스(10)의 외부 표면을 관통하는 광을 정확하게 감지하는 광학 센서(42A)의 능력을 개선하는 것을 용이하게 할 수 있다.
게다가, 묘사된 예에서와 같이, 디스플레이 패널(40A)은 저해상도 패널 섹션(60) 및 고해상도 패널 섹션(62)이 서로 바로 인접하도록 구현될 수 있다. 그러나, 적어도 일부 경우들에 있어서, 예를 들어, 인지된 이미지 품질에 영향을 주는(예컨대, 그를 감소시키는) 시각적 아티팩트로서 픽셀 해상도의 갑작스런 변화가 인지가능할 수 있다. 다시 말해서, 그들의 상이한 픽셀 해상도들로 인해, 적어도 일부 경우들에 있어서, 저해상도 패널 섹션(60)과 고해상도 패널 섹션(62) 사이의 경계(66)가 인지가능할 수 있고, 따라서, 디스플레이 패널(40A)에 의해 제공되는 인지된 이미지 품질에 잠재적으로 영향을 미칠 수 있다.
저해상도 패널 섹션(60)과 고해상도 패널 섹션(62) 사이의 전이의 인지가능성을 감소시키는 것을 용이하게 하기 위해, 하기에 더 상세히 기술되는 바와 같이, 일부 실시예들에서, 디스플레이 패널(40)은 그의 저해상도 패널 섹션(60)과 그의 고해상도 패널 섹션(62) 사이에 구현되는 해상도 전이 패널 섹션을 포함할 수 있다. 추가적으로 또는 대안적으로, 묘사된 예에서와 같이, 저해상도 패널 섹션(60)에 인접한 고해상도 패널 섹션(62)의 일부분은 디지털 전이 서브-섹션(68)으로서 동작될 수 있는 한편, 고해상도 패널 섹션(62)의 다른 (예컨대, 나머지) 부분은 풀 해상도 서브-섹션(70)으로서 동작된다. 특히, 하기에서 더 상세히 기술되는 바와 같이, 고해상도 패널 섹션(62)의 일부분은, 예를 들어 이미지 프로세싱 회로부(27)를 통해, 고해상도 패널 섹션(62)의 풀 픽셀 해상도를 활용하기 위해 대응하는 이미지 데이터를 프로세싱함으로써 풀 해상도 서브-섹션(70)으로서 동작될 수 있다.
한편, 하기에서 더 상세히 기술되는 바와 같이, 고해상도 패널 섹션(62)의 일부분은 디지털 전이 서브-섹션(68)으로서 동작되어, 저해상도 패널 섹션(60)의 더 낮은 픽셀 해상도와 고해상도 패널 섹션(62)의 풀 픽셀 해상도 사이에서 점진적으로 전이하는 인지된 픽셀 해상도를 생성할 수 있다. 그러나, 묘사된 예에서와 같이, 디지털 전이 서브-섹션(68)은, 그럼에도 불구하고, 고해상도 패널 섹션(62)의 풀 픽셀 해상도로 구현될 수 있다. 따라서, 고해상도 패널 섹션(62)의 일부분을 디지털 전이 서브-섹션(68)으로서 동작시키는 것을 용이하게 하기 위해, 일부 실시예들에서, 이미지 프로세싱 회로부(27)는, 그의 실제(예컨대, 풀) 픽셀 해상도가 저해상도 패널 섹션(60)의 더 낮은 픽셀 해상도와 고해상도 패널 섹션(62)의 풀 픽셀 해상도 사이에서 점진적으로 전이하는 것으로 인지되도록 대응하는 이미지 데이터를 프로세싱할 수 있다. 이러한 방식으로, 전자 디바이스(10)는 그의 디스플레이 패널(40)에 의해 제공되는 인지된 이미지 품질을 개선하면서 전자 디바이스(10) 내의 실제 영역을 최적화(예컨대, 최대화)하도록 구현될 수 있다.
추가 설명을 돕기 위해, 전자 디바이스(10)의 일부분을 구현하기 위한 프로세스(72)의 일례가 도 8에 기술되어 있다. 대체적으로, 프로세스(72)는 디스플레이 패널을 구현하는 것(프로세스 블록(74)) 및 디스플레이 패널 뒤에 광학 센서를 배치하는 것(프로세스 블록(76))을 포함한다. 특정 실시예를 나타내는 특정 순서로 기술되어 있지만, 프로세스(72)는, 예를 들어, 광학 센서(42A)가 구현되고 디스플레이 패널(40)이 광학 센서(42A) 위에(예컨대, 그 상단에) 배치되도록 임의의 적합한 순서로 수행될 수 있다는 것에 유의해야 한다.
추가적으로, 프로세스(72)의 실시예들은 프로세스 블록들을 생략할 수 있고/있거나 추가적인 프로세스 블록들을 포함할 수 있다. 더욱이, 일부 실시예들에서, 프로세스(72)는, 예를 들어 디스플레이 패널(40)을 구현하는 데 사용될 픽셀 레이아웃을 결정하는 설계 디바이스의 도움으로, 적어도 부분적으로, 전자 디바이스(10)의 일부분을 생성하는 제조자 및/또는 시스템 통합기에 의해 수행될 수 있다. 게다가, 일부 실시예들에서, 프로세스(72)는 설계 디바이스 프로세서와 같은 프로세싱 회로부를 사용하여, 적어도 부분적으로, 설계 디바이스 메모리와 같은 유형적인 비일시적 컴퓨터 판독가능 매체에 저장된 명령어들을 실행함으로써 수행될 수 있다.
예를 들어, 디스플레이 패널(40)을 구현하는 것을 용이하게 하기 위해, 설계 디바이스는 디스플레이 패널(40)에 대해 고려될 다수의 후보 픽셀 레이아웃들을 평가할 수 있다. 픽셀 레이아웃은 디스플레이 패널(40) 상의 디스플레이 픽셀들(54)의 위치 및/또는 색상 성분을 나타낼 수 있다. 따라서, 일부 실시예들에서, 설계 디바이스는 디스플레이 패널(40)의 하나 이상의 타깃 픽셀 해상도들을 달성할 것으로 예상되는 후보 픽셀 레이아웃들을 평가할 수 있다. 그러나, 그럼에도 불구하고, 동일한 픽셀 해상도를 제공하도록 구현될 때에도, 적어도 일부 경우들에 있어서, 상이한 픽셀 레이아웃들에 의해 제공되는 인지된 이미지 품질 및/또는 광 투과성이 상이할 수 있다. 이와 같이, 일부 실시예들에서, 설계 디바이스는 (예컨대, 타깃 인지된 이미지 품질에 대비한) 후보 픽셀 레이아웃들 각각과 연관된 예상 인지된 이미지 품질 및/또는 후보 픽셀 레이아웃들 각각과 연관된 예상 광 투과성을 평가할 수 있다.
그의 평가에 적어도 부분적으로 기초하여, 설계 디바이스는 디스플레이 패널(40)을 구현(예컨대, 제조)하는 데 사용될 타깃 픽셀 레이아웃을 선택할 수 있다(프로세스 블록(74)). 일부 실시예들에서, 디스플레이 패널(40)은, 적어도 부분적으로, 타깃 픽셀 레이아웃에 의해 식별된 픽셀 위치들에서 적절한 색상 성분 디스플레이 픽셀들(54)을 구현(예컨대, 형성 및/또는 배치)함으로써, 각각의 디스플레이 픽셀 로우를 그의 스캔 드라이버(50)에 커플링하도록 스캔 라인들을 구현함으로써, 그리고 각각의 디스플레이 픽셀 컬럼을 데이터 드라이버(52)에 커플링하도록 데이터 라인들을 구현함으로써 구현될 수 있다. 전술된 바와 같이, 일부 실시예들에서, 디스플레이 패널(40)은 더 높은 타깃 픽셀 해상도를 갖는 고해상도 패널 섹션(62) 및 더 낮은 타깃 픽셀 해상도를 갖는 저해상도 패널 섹션(60)으로 구현될 수 있다. 따라서, 그러한 실시예들에서, 디스플레이 패널(40)을 구현하는 것은 고해상도 패널 섹션(62)을 구현하는 것(프로세스 블록(78)) 및 저해상도 패널 섹션(60)을 구현하는 것(프로세스 블록(80))을 포함할 수 있다. 특히, 고해상도 패널 섹션(62)을 구현하는 것을 용이하게 하기 위해, 설계 디바이스는 그의 더 높은 타깃 픽셀 해상도를 달성하는 타깃 고해상도 픽셀 레이아웃을 결정할 수 있다.
설명을 돕기 위해, 고해상도 패널 섹션(62A)의 예시적인 픽셀 레이아웃이 도 9에 도시되어 있다. 묘사된 예에서와 같이, 고해상도 패널 섹션(62A) 내의 디스플레이 픽셀들(54)은 디스플레이 픽셀 로우들(82) 및 디스플레이 픽셀 컬럼들(84)로 조직될 수 있다. 일부 실시예들에서, 디스플레이 픽셀 로우(82)는 대응하는 (예컨대, 단일) 스캔 라인에 커플링된 디스플레이 픽셀들(54) 각각을 포함할 수 있다. 예를 들어, 제1 디스플레이 픽셀 로우(82A)는 제1 스캔 라인에 커플링된 디스플레이 픽셀들(54) 각각을 포함할 수 있고, 제2 디스플레이 픽셀 로우(82B)는 제2 스캔 라인에 커플링된 디스플레이 픽셀들(54) 각각을 포함할 수 있고, 등등일 수 있다. 추가적으로, 일부 실시예들에서, 디스플레이 픽셀 컬럼(84)은 대응하는 (예컨대, 단일) 데이터 라인에 커플링된 디스플레이 픽셀들(54) 각각을 포함할 수 있다. 예를 들어, 제1 디스플레이 픽셀 컬럼(84A)은 제1 데이터 라인에 커플링된 디스플레이 픽셀들(54) 각각을 포함할 수 있고, 제2 디스플레이 픽셀 컬럼(8BB)은 제2 스캔 라인에 커플링된 디스플레이 픽셀들(54) 각각을 포함할 수 있고, 등등일 수 있다.
전술된 바와 같이, 디스플레이 패널(40) 상에 이미지를 디스플레이하는 것을 용이하게 하기 위해, 디스플레이 픽셀(54)은 광 방출, 및 이에 따른, 특정 색상 성분의 인지된 휘도를 제어하도록 구현되고/되거나 동작될 수 있다. 예를 들어, 청색 광 방출을 제어하기 위해 제1 디스플레이 픽셀(54A)이 구현될 수 있고, 녹색 광 방출을 제어하기 위해 제2 디스플레이 픽셀(54B)이 구현될 수 있다. 추가적으로 또는 대안적으로, 적색 광 방출을 제어하기 위해 제3 디스플레이 픽셀(54C)이 구현될 수 있고, 녹색 광 방출을 제어하기 위해 제4 디스플레이 픽셀(54D)이 구현될 수 있다.
또한, 묘사된 예에서와 같이, 다수의 디스플레이 픽셀들(54)은 디스플레이 픽셀 단위(86)로서 함께 그룹화될 수 있다. 예를 들어, 제1 디스플레이 픽셀 단위(86A)는 제1 디스플레이 픽셀(54A) 및 제2 디스플레이 픽셀(54B)을 포함할 수 있고, 제2 디스플레이 픽셀 단위(86B)는 제3 디스플레이 픽셀(54C) 및 제4 디스플레이 픽셀(54D)을 포함할 수 있고, 등등일 수 있다. 그러나, 도시된 예는 단지, 예시하려는 것이고 제한하려는 것이 아니라는 것이 이해되어야 한다. 예를 들어, 다른 실시예들에서, 디스플레이 픽셀 단위(86)는 3개의 디스플레이 픽셀들(54) 또는 3개 초과(예컨대, 4개)의 디스플레이 픽셀들(54)을 포함할 수 있다.
도 8의 프로세스(72)로 되돌아가면, 디스플레이 패널(40)의 저해상도 패널 섹션(60)을 구현하는 것을 용이하게 하기 위해, 설계 디바이스는 그의 더 낮은 타깃 픽셀 해상도를 달성하는 타깃 저해상도 픽셀 레이아웃을 결정할 수 있다. 전술된 바와 같이, 일부 실시예들에서, 디스플레이 패널(40)의 저해상도 패널 섹션(60)의 픽셀 레이아웃은 대응하는 고해상도 패널 섹션(62)의 픽셀 레이아웃에 적어도 부분적으로 기초하여 결정될 수 있다. 예를 들어, 저해상도 패널 섹션(60)의 타깃 픽셀 해상도가 고해상도 패널 섹션(62)의 픽셀 해상도의 절반일 때, 설계 디바이스는 고해상도 패널 섹션(62)의 픽셀 레이아웃으로부터 디스플레이 픽셀들(54)의 절반을 제거함으로써 저해상도 패널 섹션(60)에 대한 타깃 픽셀 레이아웃을 결정할 수 있다.
설명을 돕기 위해, 저해상도 패널 섹션(60A)의 예시적인 픽셀 레이아웃이 도 10에 도시되어 있다. 묘사된 바와 같이, 도 9의 고해상도 패널 섹션(62A)에 대해, 디스플레이 픽셀들(54)의 하나 걸러 하나의 라인(64)이 저해상도 패널 섹션(60A)의 픽셀 레이아웃으로부터 제거된다(예컨대, 구현되지 않음). 다시 말해서, 묘사된 바와 같이, 저해상도 패널 섹션(60A)의 픽셀 레이아웃은 디스플레이 픽셀들(54)의 가득 찬 라인(full line)들(64F)과 디스플레이 픽셀들의 비어 있는(예컨대, 제거된) 라인들(64E) 사이에서 교번한다. 이와 같이, 도 10의 저해상도 패널 섹션(60A)은 도 9의 고해상도 패널 섹션(62A)의 픽셀 해상도의 대략 절반을 제공할 수 있다. 그러나, 전술된 바와 같이, 동일한 픽셀 해상도는 다수의 상이한 픽셀 레이아웃들을 사용하여 구현될 수 있다.
설명을 돕기 위해, 도 9의 고해상도 패널 섹션(62A)의 픽셀 해상도의 대략 절반을 제공하는 저해상도 패널 섹션(60B)의 다른 예시적인 픽셀 레이아웃이 도 11에 도시되어 있다. 추가적으로, 도 9의 고해상도 패널 섹션(62A)의 픽셀 해상도의 대략 절반을 제공하는 저해상도 패널 섹션(60C)의 다른 예시적인 픽셀 레이아웃이 도 12에 도시되어 있다. 더욱이, 도 9의 고해상도 패널 섹션(62A)의 픽셀 해상도의 대략 절반을 제공하는 저해상도 패널 섹션(60D)의 다른 예시적인 픽셀 레이아웃이 도 13에 도시되어 있다.
따라서, 더 낮은 타깃 픽셀 해상도가 고해상도 패널 섹션(62)의 픽셀 해상도의 절반일 때, 저해상도 패널 섹션(60)에 대한 후보 픽셀 레이아웃들은 도 10의 픽셀 레이아웃, 도 11의 픽셀 레이아웃, 도 12의 픽셀 레이아웃, 도 13의 픽셀 레이아웃, 또는 이들의 임의의 조합을 포함할 수 있다. 전술된 바와 같이, 그럼에도 불구하고, 동일한 픽셀 해상도를 제공하도록 구현될 때에도, 적어도 일부 경우들에 있어서, 상이한 픽셀 레이아웃들에 의해 제공되는 인지된 이미지 품질 및/또는 광 투과성이 상이할 수 있다. 이와 같이, 디스플레이 패널(40)에 의해 제공된 인지된 이미지 품질 및/또는 디스플레이 패널(40) 뒤에 구현된 광학 센서(42A)에 의해 제공된 광 감지 정확도를 개선하는 것을 용이하게 하기 위해, 일부 실시예들에서, 설계 디바이스는, (예컨대, 타깃 인지된 이미지 품질에 대비한) 후보 픽셀 레이아웃들 각각과 연관된 예상 인지된 이미지 품질 및/또는 (예컨대, 타깃 광 투과성에 대비한) 후보 픽셀 레이아웃들 각각과 연관된 예상 광 투과성의 평가에 적어도 부분적으로 기초하여, 저해상도 패널 섹션(60)을 구현하는 데 사용될 타깃 픽셀 레이아웃을 선택할 수 있다.
저해상도 패널 섹션(60) 및 고해상도 패널 섹션(62)에 더하여, 전술된 바와 같이, 일부 실시예들에서, 디스플레이 패널(40)은 해상도 전이 패널 섹션을 포함할 수 있다. 따라서, 도 8의 프로세스(72)로 되돌아가면, 그러한 실시예들에서, 디스플레이 패널(40)을 구현하는 것은 추가적으로, 해상도 전이 패널 섹션을 구현하는 것을 포함할 수 있다(프로세스 블록(88)). 전술된 바와 같이, 해상도 전이 패널 섹션은, 예를 들어 저해상도 패널 섹션(60)의 더 낮은 픽셀 해상도와 고해상도 패널 섹션(62)의 더 높은 픽셀 해상도 사이에서 점진적으로 전이함으로써, 저해상도 패널 섹션(60)과 고해상도 패널 섹션(62) 사이의 전이의 인지가능성을 감소시키는 것을 용이하게 하도록 구현될 수 있다. 이와 같이, 일부 실시예들에서, 해상도 전이 패널 섹션은 디스플레이 패널(40)의 저해상도 패널 섹션(60)과 고해상도 패널 섹션(62) 사이에서 구현될 수 있다.
설명을 돕기 위해, 광학 센서(42A) 및 해상도 전이 패널 섹션(90)으로 구현된 디스플레이 패널(40B)을 포함하는 전자 디바이스(10)의 일부분(58B)의 다른 예가 도 14에 도시되어 있다. 그러나, 묘사된 예는 단지, 예시하려는 것이고 제한하려는 것이 아니라는 것이 이해되어야 한다. 예를 들어, 다른 실시예들에서, 전자 디바이스(10)의 일부분(58B)은 2개 이상의 광학 센서들(42A)을 포함할 수 있다.
도 7의 디스플레이 패널(40A)과 유사하게, 도 14의 디스플레이 패널(40B)은 저해상도 패널 섹션(60) 및 고해상도 패널 섹션(62)을 포함한다. 추가적으로, 묘사된 바와 같이, 광학 센서(42A)는 디스플레이 패널(40B)의 저해상도 패널 섹션(60) 뒤에 구현될 수 있다. 그러나, 묘사된 바와 같이, 도 14의 디스플레이 패널(40B)은 그의 저해상도 패널 섹션(60)과 그의 고해상도 패널 섹션(62) 사이에 구현된 해상도 전이 패널 섹션(90)을 추가적으로 포함한다.
전술된 바와 같이, 해상도 전이 패널 섹션(90)은 저해상도 패널 섹션(60)의 더 낮은 픽셀 해상도와 고해상도 패널 섹션(62)의 더 높은 픽셀 해상도 사이에서 점진적으로 전이하도록 구현될 수 있다. 따라서, 묘사된 예에서와 같이, 해상도 전이 패널 섹션(90)은 저해상도 패널 섹션(60)에 바로 인접하게 그리고 고해상도 패널 섹션(62)에 바로 인접하게 구현될 수 있다. 다시 말해서, 묘사된 예에서와 같이, 해상도 전이 패널 섹션(90) 내의 디스플레이 픽셀들(54)의 제1 라인(64A)은 저해상도 패널 섹션(60)에 바로 인접할 수 있고, 해상도 전이 패널 섹션(90) 내의 디스플레이 픽셀(54)의 제N 라인(64N)은 고해상도 패널 섹션(62)에 바로 인접할 수 있다.
더 낮은 픽셀 해상도와 더 높은 픽셀 해상도 사이에서 점진적으로 전이하는 것을 용이하게 하기 위해, 일부 실시예들에서, 해상도 전이 패널 섹션(90)의 픽셀 레이아웃은 저해상도 패널 섹션(60)의 픽셀 레이아웃 및/또는 고해상도 패널 섹션(62)의 픽셀 레이아웃에 적어도 부분적으로 기초하여 결정될 수 있다. 도 7과 관련하여 전술된 바와 같이, 저해상도 패널 섹션(60)의 픽셀 레이아웃은 고해상도 패널 섹션(62)의 픽셀 레이아웃으로부터 디스플레이 픽셀들(54)의 하나 걸러 하나의 라인(64)을 제거할 수 있다. 다시 말해서, 저해상도 패널 섹션(60)의 픽셀 레이아웃에서 디스플레이 픽셀들(54)의 나머지 라인들(64)은 각각 디스플레이 픽셀들(54)의 가득 찬 라인(64)일 수 있고, 디스플레이 픽셀들(54)의 제거된 라인들(64)은 각각 0개의 디스플레이 픽셀들(54)을 포함할 수 있다.
따라서, 더 낮은 픽셀 해상도와 더 높은 픽셀 해상도 사이의 전이의 인지가능성을 감소시키는 것을 용이하게 하기 위해, 묘사된 예에서와 같이, 해상도 전이 패널 섹션(90) 내의 디스플레이 픽셀들(54)의 하나 걸러 하나의 라인(64)은 각각 디스플레이 픽셀들(54)의 가득 찬 라인(64)일 수 있는 반면, 디스플레이 픽셀들(54)의 나머지 라인들(64)은 각각 하나 이상의 디스플레이 픽셀들(54)을 포함하지만, 디스플레이 픽셀들(54)의 가득 찬 라인(64)은 아니다. 다시 말해서, 해상도 전이 패널 섹션(90) 내의 라인들(64)(예컨대, 짝수 번째 라인들(64))의 제1 세트는 각각 디스플레이 픽셀들의 가득 찬 라인(64)일 수 있는 반면, 해상도 전이 패널 섹션(90) 내의 라인들(64)(예컨대, 홀수 번째 라인들(64))의 제2 세트는 각각 디스플레이 픽셀들(54)의 가득 차지 않은 라인(less than full line)(64)일 수 있다.
특히, 묘사된 예에서와 같이, 저해상도 패널 섹션(60)에 바로 인접한(예컨대, 그 바로 아래에 있는) 해상도 전이 패널 섹션(90) 내의 제1 라인(64A)은 거의 비어있는 라인(64)일 수 있고, 제1 라인(64A)에 바로 인접한(예컨대, 그 바로 아래에 있는) 해상도 전이 패널 섹션(90) 내의 디스플레이 픽셀들(54)의 제2 라인(64B)은 디스플레이 픽셀들의 가득 찬 라인(64)일 수 있다. 사실상, 해상도 전이 패널 섹션(90) 내의 라인들(64) 중, 일부 실시예들에서, 해상도 전이 패널 섹션(90) 내의 제1 라인(64A)은 최소 개수의 디스플레이 픽셀들(54)을 포함할 수 있다. 이러한 방식으로, 해상도 전이 패널 섹션(90)은 저해상도 패널 섹션(60)의 더 낮은 픽셀 해상도로부터 점진적으로 전이할 수 있는데, 이는 적어도 일부 경우들에 있어서, 그들 사이의 경계(92)의 인지가능성을 감소시키는 것, 및 이에 따라, 디스플레이 패널(40B)에 의해 제공되는 인지된 이미지 품질을 개선하는 것을 용이하게 할 수 있다.
추가적으로, 묘사된 예에서와 같이, 고해상도 패널 섹션(62)에 바로 인접한(예컨대, 그 바로 위에 있는) 해상도 전이 패널 섹션(90) 내의 제N 라인(64N)은 거의 디스플레이 픽셀들(54)의 가득 찬 라인(64)일 수 있고, 디스플레이 픽셀들(54)의 제N 라인(64N)에 바로 인접한(예컨대, 그 바로 위에 있는) 해상도 전이 패널 섹션(90) 내의 제(N-1) 라인(64M)은 디스플레이 픽셀들(54)의 가득 찬 라인(64)일 수 있다. 사실상, 해상도 전이 패널 섹션 내의 가득 차지 않은 라인들(64) 중, 일부 실시예들에서, 제N 라인(64N)은 최대 개수의 디스플레이 픽셀들(54)을 포함할 수 있다. 이러한 방식으로, 해상도 전이 패널 섹션(90)은 고해상도 패널 섹션(62)의 더 높은 픽셀 해상도로부터 점진적으로 전이할 수 있는데, 이는 적어도 일부 경우들에 있어서, 그들 사이의 경계(94)의 인지가능성을 감소시키는 것, 및 이에 따라, 디스플레이 패널(40B)에 의해 제공되는 인지된 이미지 품질을 개선하는 것을 용이하게 할 수 있다.
더욱이, 묘사된 예에서와 같이, 디스플레이 픽셀들(54)의 제2 라인(64B)에 바로 인접한(예컨대, 그 바로 아래에 있는) 해상도 전이 패널 섹션(90) 내의 디스플레이 픽셀들(54)의 제3 라인(64C)은 해상도 전이 패널 섹션(90) 내의 제1 라인(64A)보다 더 많은 디스플레이 픽셀들(54)을 포함하는 가득 차지 않은 라인(64)일 수 있다. 예를 들어, 해상도 전이 패널 섹션(90) 내의 제1 라인(64A)은 단일 디스플레이 픽셀(54)을 포함할 수 있는 반면, 해상도 전이 패널 섹션(90) 내의 제3 라인(64C)은 2개의 디스플레이 픽셀들(54)을 포함한다. 게다가, 묘사된 예에서와 같이, 디스플레이 픽셀들(54)의 제(N-1) 라인(64M)에 바로 인접한(예컨대, 그 바로 위에 있는) 해상도 전이 패널 섹션(90) 내의 디스플레이 픽셀들(54)의 제(N-2) 라인(64L)은 해상도 전이 패널 섹션(90) 내의 제N 라인(64N)보다 적은 디스플레이 픽셀들(54)을 포함할 수 있다. 예를 들어, 해상도 전이 패널 섹션(90) 내의 제N 라인(64N)은 디스플레이 픽셀들(54)의 가득 찬 라인(64)보다 적은 하나의 디스플레이 픽셀(54)을 포함할 수 있는 반면, 제(N-2) 라인(64L)은 디스플레이 픽셀들(54)의 가득 찬 라인(64)보다 적은 2개의 디스플레이 픽셀(54)을 포함한다. 이러한 방식으로, 해상도 전이 패널 섹션(90)은 고해상도 패널 섹션(62)의 더 높은 픽셀 해상도와 저해상도 패널 섹션(60)의 더 낮은 픽셀 해상도 사이에서 점진적으로 전이하는 것을 용이하게 할 수 있는데, 이는 적어도 일부 경우들에 있어서, 픽셀 해상도 전이들의 인지가능성을 감소시키는 것, 및 이에 따라, 디스플레이 패널(40B)에 의해 제공되는 인지된 이미지 품질을 개선하는 것을 용이하게 할 수 있다.
그러나, 묘사된 예는 단지, 예시하려는 것이고 제한하려는 것이 아니라는 것이 이해되어야 한다. 특히, 다른 실시예들에서, 해상도 전이 패널 섹션(90)은 더 낮은 픽셀 해상도와 더 높은 픽셀 해상도 사이에서 점진적으로 전이하기 위해 상이한 픽셀 레이아웃으로 구현될 수 있다. 추가적으로 또는 대안적으로, 디스플레이 픽셀들(54)은 해상도 전이 패널 섹션(90) 내의 하나 걸러 하나의 라인(64)으로부터 라인(64)마다 더 빠른 속도 또는 라인(64)마다 더 느린 속도로 제거될 수 있다.
도 8의 프로세스(72)로 되돌아가면, 디바이스 실제 영역을 최적화하는 것을 용이하게 하기 위해, 하나 이상의 광학 센서들(42A)은 디스플레이 패널(40) 뒤에 배치될 수 있다(프로세스 블록(76)). 특히, 광 감지 정확도를 개선하는 것을 용이하게 하기 위해, 하나 이상의 광학 센서들(42A)은 디스플레이 패널(40)의 저해상도 패널 섹션(60) 뒤에 배치될 수 있다. 이러한 방식으로, 전자 디바이스(10)는, 그의 디스플레이 패널(40) 및 그의 광학 센서들(42A) 중 하나 이상의 광학 센서들이 외부 표면의 동일한 부분을 공유하도록 구현될 수 있는데, 이는 적어도 일부 경우들에 있어서, 전자 디바이스(10)에서 이용가능한 실제 영역을 최적화(예컨대, 최대화)하는 것을 용이하게 할 수 있다.
전술된 바와 같이, 디스플레이 패널(40)은 광 방출, 및 이에 따른, 그의 디스플레이 픽셀들(54)의 인지된 휘도를 제어함으로써 이미지를 디스플레이할 수 있다. 추가적으로, 전술된 바와 같이, 이미지와 대응하는 이미지 데이터는 이미지 내의 다양한 포인트들(예컨대, 이미지 픽셀들)에서의 타깃 색상 및/또는 타깃 휘도를 나타낼 수 있다. 따라서, 전술된 바와 같이, 이미지 내의 이미지 픽셀은 디스플레이 픽셀(54)과 대응할 수 있고, 따라서, 대응하는 이미지를 디스플레이(예컨대, 재생성)하기 위한 디스플레이 픽셀(54)의 타깃 휘도를 나타낼 수 있다. 더욱이, 전술된 바와 같이, 일부 실시예들에서, 이미지 프로세싱 회로부(27)는, 생성된 이미지 데이터가 디스플레이 패널(40) 상에 대응하는 이미지를 디스플레이하는 데 사용되기 전에 이미지 데이터를 프로세싱하여, 예를 들어, 디스플레이 패널(40)에 의해 제공되는 인지된 이미지 품질을 개선하도록 다양한 픽셀 해상도를 보상하는 것을 용이하게 할 수 있다.
설명을 돕기 위해, 전자 디바이스(10) 내에 구현된 이미지 프로세싱 회로부(27)를 동작시키기 위한 프로세스의 일례가 도 15에 기술되어 있다. 대체적으로, 프로세스(96)는, 디스플레이 픽셀의 타깃 휘도를 나타내는 소스 이미지 데이터를 결정하는 것(프로세스 블록(98)) 및 디스플레이 픽셀 주위의 픽셀 해상도를 결정하는 것(프로세스 블록(100)을 포함한다. 추가적으로, 프로세스(96)는, 주위 픽셀 해상도에 기초하여 소스 이미지 데이터를 프로세싱함으로써 디스플레이 이미지 데이터를 결정하는 것(프로세스 블록(102)) 및 디스플레이 이미지 데이터를 디스플레이 패널에 공급하는 것(프로세스 블록(104))을 포함한다.
특정 실시예를 나타내는 특정 순서로 기술되어 있지만, 프로세스(96)는 임의의 적합한 순서로 수행될 수 있다는 것에 유의해야 한다. 추가적으로, 프로세스(96)의 실시예들은 프로세스 블록들을 생략할 수 있고/있거나 추가적인 프로세스 블록들을 포함할 수 있다. 또한, 일부 실시예들에서, 프로세스(96)는, 적어도 부분적으로, 이미지 프로세싱 회로부(27)에 형성(예컨대, 프로그래밍)된 회로 접속들에 의해 구현될 수 있다. 추가적으로 또는 대안적으로, 프로세스(96)는 제어기 프로세서(46)와 같은 프로세싱 회로부를 사용하여, 적어도 부분적으로, 제어기 메모리(48)와 같은 유형적인 비일시적 컴퓨터 판독가능 매체에 저장된 명령어들을 실행함으로써 구현될 수 있다.
따라서, 일부 실시예들에서, 제어기(44)는 디스플레이 픽셀(54)의 타깃 휘도를 나타내는 소스 이미지 데이터를 결정할 것을 전자 디바이스(10)에 구현된 이미지 프로세싱 회로부(27)에 지시할 수 있다(프로세스 블록(98)). 전술된 바와 같이, 소스 이미지 데이터는 프로세서 코어 컴플렉스(18), 그래픽 프로세싱 유닛 (GPU), 이미지 센서(예컨대, 카메라) 등과 같은 이미지 소스(38)에 의해 생성되고/되거나 출력될 수 있다. 일부 실시예들에서, 이미지 프로세싱 회로부(27)는 이미지 소스(38)로부터 소스 이미지 데이터를 직접 수신할 수 있다. 다른 실시예들에서, 이미지 소스(38)는 주 메모리(20)와 같은 유형적인 비일시적 컴퓨터 판독가능 매체에의 저장을 위해 소스 이미지 데이터를 출력할 수 있다. 따라서, 그러한 실시예들에서, 이미지 프로세싱 회로부(27)는, 예를 들어 직접 메모리 액세스(DMA) 기법을 통해, 유형적인 비일시적 컴퓨터 판독가능 매체로부터 소스 이미지 데이터를 수신(예컨대, 취출)할 수 있다.
또한, 제어기(44) 및/또는 이미지 프로세싱 회로부(27)는 소스 이미지 데이터와 대응하는 디스플레이 픽셀(54) 주위의 픽셀 해상도를 결정할 수 있다(프로세스 블록(100)). 다시 말해서, 제어기(44) 및/또는 이미지 프로세싱 회로부(27)는 디스플레이 픽셀(54)을 포함하는(예컨대, 그를 둘러싸는) 디스플레이 패널(40)의 영역에 구현되는 픽셀 해상도를 결정할 수 있다. 전술된 바와 같이, 디스플레이 패널(40)의 픽셀 레이아웃은 그의 디스플레이 픽셀들(54)의 위치 및/또는 색상 성분을 나타낼 수 있다.
따라서, 주위 픽셀 해상도를 결정하는 것을 용이하게 하기 위해, 일부 실시예들에서, 제어기(44) 및/또는 이미지 프로세싱 회로부(27)는 디스플레이 패널(40)의 픽셀 레이아웃을 결정할 수 있다(프로세스 블록(106)). 일부 실시예들에서, 제어기(44) 및/또는 이미지 프로세싱 회로부(27)는 전체로서 디스플레이 패널(40)의 픽셀 레이아웃을 결정할 수 있다. 추가적으로 또는 대안적으로, 제어기(44) 및/또는 이미지 프로세싱 회로부(27)는 디스플레이 패널(40)에 구현된 각각의 패널 섹션의 픽셀 레이아웃을 결정할 수 있다. 더욱이, 일부 실시예들에서, 디스플레이 패널(40)의 픽셀 레이아웃은, 예를 들어 설계 디바이스에 의해, 미리결정되고, 전자 디바이스(10)에 구현된, 주 메모리(20)와 같은 유형적인 비일시적 컴퓨터 판독가능 매체에 저장될 수 있다. 따라서, 그러한 실시예들에서, 제어기(44) 및/또는 이미지 프로세싱 회로부(27)는 유형적인 비일시적 컴퓨터 판독가능 매체로부터 디스플레이 패널(40)의 픽셀 레이아웃을 취출할 수 있다.
추가적으로, 주위 픽셀 해상도를 결정하는 것을 용이하게 하기 위해, 일부 실시예들에서, 제어기(44) 및/또는 이미지 프로세싱 회로부(27)는 디스플레이 패널(40) 상의 소스 이미지 데이터와 대응하는 디스플레이 픽셀(54)의 픽셀 위치(예컨대, 포지션)를 결정할 수 있다(프로세스 블록(108)). 일부 실시예들에서, 이미지 프로세싱 회로부(27)는 이미지와 대응하는 소스 이미지 데이터를 래스터 순서로 프로세싱할 수 있다. 따라서, 그러한 실시예들에서, 제어기(44) 및/또는 이미지 프로세싱 회로부(27)는, 예를 들어 디스플레이 패널(40)을 구현하는 데 사용되는 픽셀 레이아웃을 고려하여, 동일한 이미지와 대응하는 다른 소스 이미지 데이터에 대한 그의 프로세싱 순서에 적어도 부분적으로 기초하여 소스 이미지 데이터와 대응하는 디스플레이 픽셀(54)을 식별할 수 있다.
게다가, 디스플레이 픽셀(54)의 픽셀 위치 및 디스플레이 패널의 픽셀 레이아웃에 적어도 부분적으로 기초하여, 일부 실시예들에서, 제어기(44) 및/또는 이미지 프로세싱 회로부(27)는 디스플레이 픽셀(54)이 구현되는 패널 섹션을 결정할 수 있다. 예를 들어, 디스플레이 픽셀(54)의 픽셀 위치가 디스플레이 패널(40)의 저해상도 패널 섹션(60)에 있을 때, 제어기(44) 및/또는 이미지 프로세싱 회로부(27)는 디스플레이 픽셀(54) 주위의 픽셀 해상도가 저해상도 패널 섹션(60)의 픽셀 해상도라고 결정할 수 있다. 반면, 디스플레이 픽셀(54)의 픽셀 위치가 디스플레이 패널(40)의 고해상도 패널 섹션(62)에 있을 때, 제어기(44) 및/또는 이미지 프로세싱 회로부(27)는 디스플레이 픽셀(54) 주위의 픽셀 해상도가 고해상도 패널 섹션(62)의 픽셀 해상도라고 결정할 수 있다.
다시 말해서, 일부 실시예들에서, 디스플레이 패널(40) 상의 디스플레이 픽셀들(54)의 픽셀 위치들은 각각 디스플레이 패널(40)의 픽셀 레이아웃에 적어도 부분적으로 기초하여 대응하는 주위 픽셀 해상도에 맵핑될 수 있다. 전술된 바와 같이, 일부 실시예들에서, 디스플레이 패널(40)의 픽셀 레이아웃은 미리결정될 수 있다. 더욱이, 일부 그러한 실시예들에서, 주위 픽셀 해상도들에 대한 픽셀 위치들의 맵핑은, 예를 들어 설계 디바이스에 의해, 미리결정되고, 전자 디바이스(12)에 구현된, 주 메모리(20)와 같은 유형적인 비일시적 컴퓨터 판독가능 매체에 저장될 수 있다. 따라서, 그러한 실시예들에서, 제어기(44) 및/또는 이미지 프로세싱 회로부(27)는 그의 픽셀 위치에 적어도 부분적으로 기초하여 유형적인 비일시적 컴퓨터 판독가능 매체로부터 디스플레이 픽셀(54) 주위의 픽셀 해상도의 표시를 취출할 수 있다.
제어기(44)는 이어서, 디스플레이 픽셀(54)과 대응하는 디스플레이 이미지 데이터를 결정(예컨대, 생성)하기 위해 주위 픽셀 해상도에 적어도 부분적으로 기초하여 소스 이미지 데이터를 프로세싱할 것을 이미지 프로세싱 회로부(27)에 지시할 수 있다(프로세스 블록(102)). 전술된 바와 같이, 일부 실시예들에서, 디스플레이 이미지 데이터는, 디스플레이 패널(40) 상에 구현된 상이한 픽셀 해상도들로부터 달리 기인할 수 있는 인지가능한 휘도 변화들을 보상하는 것을 용이하게 할 수 있다. 추가적으로, 전술된 바와 같이, 디스플레이 이미지 데이터를 생성하는 것을 용이하게 하기 위해, 이미지 프로세싱 회로부(27)는 대응하는 디스플레이 픽셀(54) 주위의 픽셀 해상도에 적어도 부분적으로 기초하여 이미지 데이터를 프로세싱하도록 구현되고/되거나 동작되는 해상도 보상 블록(56)(예컨대, 회로부 그룹)을 포함할 수 있다.
설명을 돕기 위해, 해상도 보상 블록(56)(예컨대, 이미지 프로세싱 회로부(27))을 동작시키기 위한 프로세스(110)의 일례가 도 16에 기술되어 있다. 대체적으로, 프로세스(110)는 디스플레이 픽셀과 대응하는 입력 이미지 데이터를 수신하는 것(프로세스 블록(112))을 포함한다. 추가적으로, 프로세스(110)는 디스플레이 픽셀과 연관된 해상도 보상 인자를 결정하는 것(프로세스 블록(114)) 및 해상도 보상 인자를 입력 이미지 데이터에 적용하는 것(프로세스 블록(116))을 포함한다.
특정 실시예를 나타내는 특정 순서로 기술되어 있지만, 프로세스(110)는 임의의 적합한 순서로 수행될 수 있다는 것에 유의해야 한다. 추가적으로, 프로세스(110)의 실시예들은 프로세스 블록들을 생략할 수 있고/있거나 추가적인 프로세스 블록들을 포함할 수 있다. 게다가, 일부 실시예들에서, 프로세스(110)는 제어기 프로세서(46)와 같은 프로세싱 회로부를 사용하여, 제어기 메모리(48)와 같은 유형적인 비일시적 컴퓨터 판독가능 매체에 저장된 명령어들을 적어도 부분적으로 실행함으로써 구현될 수 있다. 추가적으로 또는 대안적으로, 프로세스(110)는 이미지 프로세싱 회로부(27)에 구현된 해상도 보상 블록(56)에 형성(예컨대, 프로그래밍)된 회로 접속들에 적어도 부분적으로 기초하여 수행될 수 있다.
따라서, 일부 실시예들에서, 전자 디바이스(10)의 이미지 프로세싱 회로부(27)에 구현된 해상도 보상 블록(56)은 디스플레이 픽셀(54)과 대응하는 입력 이미지 데이터를 수신할 수 있다(프로세스 블록(112)). 일부 실시예들에서, 입력 이미지 데이터는 디스플레이 픽셀(54)과 대응하는 소스 이미지 데이터일 수 있다. 다른 실시예들에서, 입력 이미지 데이터는 이미지 프로세싱 회로부(27)의 업스트림 부분으로부터 출력된 이미지 데이터(예컨대, 프로세싱된 이미지 데이터)일 수 있다.
디스플레이 픽셀(54) 주위의 픽셀 해상도에 적어도 부분적으로 기초하여, 해상도 보상 블록(56)은 입력 이미지 데이터에 적용될 하나 이상의 해상도 보상 인자들을 결정할 수 있다(프로세스 블록(114)). 일부 실시예들에서, 해상도 보상 인자들은 하나 이상의 오프셋 값들을 포함할 수 있다. 추가적으로 또는 대안적으로, 해상도 보상 인자들은 하나 이상의 이득 값들을 포함할 수 있다.
더욱이, 일부 실시예들에서, 픽셀 해상도와 연관될 하나 이상의 해상도 보상 인자들의 값은, 예를 들어 오프라인 교정 프로세스 동안 설계 디바이스에 의해, 경험적으로 결정될 수 있다. 다시 말해서, 일부 실시예들에서, 하나 이상의 해상도 보상 인자들의 값은, 예를 들어 설계 디바이스에 의해, 미리결정되고, 전자 디바이스(12)에 구현된, 주 메모리(20)와 같은 유형적인 비일시적 컴퓨터 판독가능 매체에 저장될 수 있다. 따라서, 그러한 실시예들에서, 이미지 프로세싱 회로부(27)는 그의 픽셀 위치에 적어도 부분적으로 기초하여 유형적인 비일시적 컴퓨터 판독가능 매체로부터 디스플레이 픽셀(54) 주위의 픽셀 해상도와 연관된 하나 이상의 해상도 보상 인자들을 취출할 수 있다.
전술된 바와 같이, 디스플레이 패널(40)의 일정 영역의 인지된 휘도는 그 안에 구현된 픽셀 해상도에 따라 다를 수 있다. 예를 들어, 각각의 디스플레이 픽셀(54)이 동일한 양의 광을 방출할 때, 픽셀 해상도를 두 배로 하는 것은 인지된 휘도를 대략적으로 두 배로 할 수 있다. 반대로, 픽셀 해상도를 반감시키는 것은 인지된 휘도를 대략적으로 반감시킬 수 있다.
이와 같이, 일부 실시예들에서, 디스플레이 픽셀(54)과 대응하는 이미지 데이터에 적용될 (예컨대, 이득) 해상도 보상 인자의 값은, 예를 들어 오프라인 교정 프로세스 동안 설계 디바이스에 의해, 디스플레이 픽셀(54) 주위의 픽셀 해상도에 대한 디스플레이 패널(40) 상에 구현된 풀(예컨대, 높은) 픽셀 해상도의 비에 적어도 부분적으로 기초하여 결정될 수 있다(프로세스 블록(118)). 단지 예시적인 비제한적인 예로서, 디스플레이 픽셀(54)이 디스플레이 패널(40)의 고해상도 패널 섹션(62)에 구현될 때, 디스플레이 픽셀(54)과 대응하는 입력 이미지 데이터에 적용될 이득 해상도 보상 인자는 1의 이득 값일 수 있다. 추가적으로, 디스플레이 픽셀(54) 주위의 픽셀 해상도가 풀 픽셀 해상도의 절반일 때, 디스플레이 픽셀(54)과 대응하는 입력 이미지 데이터에 적용될 이득 해상도 보상 인자는 1의 이득 값의 대략적으로 2배일 수 있다. 더욱이, 디스플레이 픽셀(54) 주위의 픽셀 해상도가 풀 픽셀 해상도의 1/4일 때, 디스플레이 픽셀(54)과 대응하는 입력 이미지 데이터에 적용될 이득 해상도 보상 인자는 1의 이득 값의 대략적으로 4배일 수 있다.
추가 설명을 돕기 위해, 디스플레이 패널(40C)의 라인들(64)과 연관된 이득 해상도 보상 인자들의 일례가 도 17에 도시되어 있다. 묘사된 바와 같이, 디스플레이 패널(40C)은 저해상도 패널 섹션(60) 및 고해상도 패널 섹션(62)을 포함한다. 추가적으로, 묘사된 바와 같이, 고해상도 패널 섹션(62)은 디지털 전이 서브-섹션(68)으로서 동작되는 부분 및 풀 해상도 서브-섹션(70)으로서 동작되는 다른(예컨대, 상이한 및/또는 나머지) 부분을 포함한다.
더욱이, 묘사된 바와 같이, 풀 해상도 서브-섹션(70) 내의 디스플레이 픽셀들(54)의 라인(64)과 연관된 각각의 이득 해상도 보상 인자는 1의 이득 값이다. 한편, 저해상도 패널 섹션(60) 내의 디스플레이 픽셀들(54)의 라인(64)과 연관된 각각의 이득 해상도 보상 인자는 1의 이득 값보다 더 크다. 예를 들어, 저해상도 패널 섹션(60)의 픽셀 해상도가 고해상도 패널 섹션(62)의 풀 픽셀 해상도의 절반일 때, 저해상도 패널 섹션(60) 내의 디스플레이 픽셀들(54)의 라인(64)과 연관된 각각의 이득 해상도 보상 인자는 1의 이득 값의 대략적으로 2배일 수 있다.
저해상도 패널 섹션(60)과 고해상도 패널 섹션(62) 사이의 경계(66)의 인지가능성을 감소시키는 것을 용이하게 하기 위해, 묘사된 예에서와 같이, 디지털 전이 서브-섹션(68) 내의 디스플레이 픽셀들의 상이한 라인들(64)과 연관된 이득 해상도 보상 인자들이 변할 수 있다. 특히, 묘사된 바와 같이, 저해상도 패널 섹션(60)에 인접한 디지털 전이 서브-섹션(68) 내의 제1 라인(64A)과 연관된 이득 해상도 보상 인자는 0의 이득 값보다 더 크고 1의 이득 값보다 더 작다. 추가적으로, 묘사된 바와 같이, 제1 라인(64A)에 인접한(예컨대, 그 아래에 있는) 디지털 전이 서브-섹션(68) 내의 제2 라인(64B)과 연관된 이득 해상도 보상 인자는 1의 이득 값보다 더 크고, 저해상도 패널 섹션(60) 내의 라인들(64)과 연관된 이득 해상도 보상 인자들보다 더 작다. 더욱이, 묘사된 바와 같이, 제2 라인(64B)에 인접한(예컨대, 그 아래에 있는) 디지털 전이 서브-섹션(68) 내의 제3 라인(64C)과 연관된 이득 해상도 보상 인자는 0의 이득 값보다 더 크고 1의 이득 값보다 더 작다.
특히, 묘사된 바와 같이, 디지털 전이 서브-섹션(68) 내의 제3 라인(64C)과 연관된 이득 해상도 보상 인자는 디지털 전이 서브-섹션(68) 내의 제1 라인(64A)과 연관된 이득 해상도 보상 인자보다 더 크다. 전술된 바와 같이, 일부 실시예들에서, 디지털 전이 서브-섹션(68)에 구현된 실제 픽셀 해상도는 고해상도 패널 섹션(62)의 풀 픽셀 해상도일 수 있다. 그러나, 이러한 방식으로 구현된 이득 해상도 보상 인자들을 적용함으로써, 디지털 전이 서브-섹션(68)은 저해상도 패널 섹션(60)의 더 낮은 픽셀 해상도로부터 점진적으로 전이하는 인지된 픽셀 해상도를 생성하도록 동작될 수 있는데, 이는 적어도 일부 경우들에 있어서, 그들 사이의 경계(66)의 인지가능성을 감소시키는 것, 및 이에 따라, 디스플레이 패널(40C)에 의해 제공되는 인지된 이미지 품질을 개선하는 것을 용이하게 할 수 있다.
게다가, 묘사된 바와 같이, 풀 해상도 서브-섹션(70)에 인접한(예컨대, 그 위에 있는) 디지털 전이 서브-섹션(68) 내의 제N 라인(64N)과 연관된 이득 해상도 보상 인자는 풀 해상도 서브-섹션(70) 내의 라인들(64)과 연관된 이득 해상도 보상 인자보다 더 크다. 추가적으로, 묘사된 바와 같이, 제N 라인(64N)에 인접한(예컨대, 그 위에 있는) 디지털 전이 서브-섹션(68) 내의 제(N-1) 라인(64M)과 연관된 이득 해상도 보상 인자는 0의 이득 값보다 더 크고, 풀 해상도 서브-섹션(70) 내의 라인들(64)과 연관된 이득 해상도 보상 인자들보다 더 작다. 더욱이, 묘사된 바와 같이, 제2 라인(64B)에 인접한(예컨대, 그 아래에 있는) 디지털 전이 서브-섹션(68) 내의 제(N-3) 라인(64L)과 연관된 이득 해상도 보상 인자는 풀 해상도 서브-섹션(70) 내의 라인들(64)과 연관된 이득 해상도 보상 인자보다 더 크다.
특히, 묘사된 바와 같이, 디지털 전이 서브-섹션(68) 내의 제(N-3) 라인(64L)과 연관된 이득 해상도 보상 인자는 디지털 전이 서브-섹션(68) 내의 제N 라인(64N)과 연관된 이득 해상도 보상 인자보다 더 크다. 전술된 바와 같이, 일부 실시예들에서, 디지털 전이 서브-섹션(68)에 구현된 실제 픽셀 해상도는 고해상도 패널 섹션(62)의 풀 픽셀 해상도일 수 있다. 그러나, 이러한 방식으로 구현된 이득 해상도 보상 인자들을 적용함으로써, 디지털 전이 서브-섹션(68)은 풀 해상도 서브-섹션(70)의 더 높은 픽셀 해상도로부터 점진적으로 전이하는 인지된 픽셀 해상도를 생성하도록 동작될 수 있는데, 이는 적어도 일부 경우들에 있어서, 그들 사이의 경계(120)의 인지가능성을 감소시키는 것, 및 이에 따라, 디스플레이 패널(40C)에 의해 제공되는 인지된 이미지 품질을 개선하는 것을 용이하게 할 수 있다.
게다가, 묘사된 바와 같이, 디지털 전이 서브-섹션(68) 내의 제(N-4) 라인(64K)과 연관된 이득 해상도 보상 인자는 디지털 전이 서브-섹션(68) 내의 제(N-2) 라인(64M)과 연관된 이득 해상도 보상 인자보다 더 작고 디지털 전이 서브-섹션(68) 내의 제3 라인(64C)과 연관된 이득 해상도 보상 인자보다 더 큰데, 이는 디지털 전이 서브-섹션(68) 내의 제1 라인(64A)과 연관된 이득 해상도 보상 인자보다 더 크다. 따라서, 저해상도 패널 섹션(60)으로부터 풀 해상도 서브-섹션(70)을 향해 이동하면, 일부 실시예들에서, 디지털 전이 서브-섹션(68) 내의 디스플레이 픽셀들(54)의 하나 걸러 하나의 라인(64)과 연관된 이득 해상도 보상 인자들은 점진적으로 증가할 수 있다. 다시 말해서, 풀 해상도 서브-섹션(70)으로부터 저해상도 패널 섹션(60)을 향해 이동하면, 그러한 실시예들에서, 디지털 전이 서브-섹션(68) 내의 디스플레이 픽셀들(54)의 하나 걸러 하나의 라인(64)과 연관된 이득 해상도 보상 인자들은 점진적으로 감소할 수 있다.
추가적으로, 묘사된 바와 같이, 디지털 전이 서브-섹션(68) 내의 제2 라인(64B)과 연관된 이득 해상도 보상 인자는 디지털 전이 서브-섹션(68) 내의 제(N-3) 라인(64L)과 연관된 이득 해상도 보상 인자보다 더 큰데, 이는 디지털 전이 서브-섹션(68) 내의 제N 라인(64N)과 연관된 이득 해상도 보상 인자보다 더 크다. 따라서, 풀 해상도 서브-섹션(70)으로부터 저해상도 패널 섹션(60)을 향해 이동하면, 일부 실시예들에서, 디지털 전이 서브-섹션(68) 내의 디스플레이 픽셀들의 하나 걸러 하나의 라인(64)과 연관된 이득 해상도 보상 인자들은 점진적으로 감소할 수 있다. 다시 말해서, 저해상도 패널 섹션(60)으로부터 풀 해상도 서브-섹션(70)을 향해 이동하면, 그러한 실시예들에서, 디지털 전이 서브-섹션(68) 내의 디스플레이 픽셀들의 하나 걸러 하나의 라인(64)과 연관된 이득 해상도 보상 인자들은 점진적으로 감소할 수 있다. 실제로 고해상도 패널 섹션(62)의 풀 픽셀 해상도로 구현되지만, 이러한 방식으로 구현된 이득 해상도 보상 인자들을 적용함으로써, 디지털 전이 서브-섹션(68)은 저해상도 패널 섹션(60)의 더 낮은 픽셀 해상도와 풀 해상도 서브-섹션(70)의 더 높은 픽셀 해상도 사이에서 점진적으로 전이하는 인지된 픽셀 해상도를 생성하도록 동작될 수 있는데, 이는 적어도 일부 경우들에 있어서, 디지털 전이 서브-섹션(68) 및 이에 따른, 디스플레이 패널(40C)에 의해 제공되는 인지된 이미지 품질을 개선하는 것을 용이하게 할 수 있다.
그러나, 인지된 이미지 품질을 추가로 개선하는 것을 용이하게 하기 위해, 일부 실시예들에서, 디스플레이 픽셀(54)과 대응하는 입력 이미지 데이터에 적용될 (예컨대, 이득) 해상도 보상 인자의 값은, 예를 들어 디스플레이 패널(40)에 구현된 전기 전도성 재료의 비-이상성(non-ideality)들에 적어도 부분적으로 기인하여, 디스플레이 픽셀(54) 주위의 픽셀 해상도에 대한 풀 픽셀 해상도의 비와 정확히 매칭되지 않을 수도 있다. 특히, 이상적인 상황들에서, 전도성 트레이스들과 같은 전기 전도성 재료는 대체적으로 0의 저항성을 나타내는 것으로 가정된다. 그러나, 실제 단어(예컨대, 비-이상적인) 적용예들에서, 전기 전도성 재료는 대체적으로 0이 아닌 저항성을 나타낸다. 사실상, 전기 전도성 재료에 의해 나타나는 저항성은 대체적으로 그의 치수들에 따라 다르며, 따라서, 예를 들어, 저항성은 전기 전도성 재료의 길이가 증가함에 따라 증가한다.
게다가, 적어도 일부 경우들에 있어서, 전기 전도성 재료는, 예를 들어 시간 경과에 따른 전압의 변화(예컨대, dV/dt)에 의해 생성된 전기장으로부터 기인하는 기생 커패시턴스로 인해, 다른 전기 전도성 재료와 상호작용할 수 있다. 그러나, 전기 전도성 재료에 의해 생성된 전기장의 크기, 및 이에 따른, 생성된 기생 커패시턴스의 효과는 대체적으로 거리에 따라 다르다. 예를 들어, 전기 전도성 재료로부터의 거리를 증가시키는 것은 경험된 전기장의 크기, 및 이에 따른, 생성된 기생 커패시턴스의 효과를 감소시킬 수 있다.
다시 말해서, 적어도 일부 경우들에 있어서, 디스플레이 패널(40) 상에 상이한 디스플레이 픽셀들(54)을 기입하기 위해 동일한 아날로그 전기 신호를 출력하는 것은, 예를 들어, 데이터 드라이버(52)와 디스플레이 픽셀들(54) 사이에 커플링된 전기 전도성 재료의 길이가 상이한 것으로 인해, 그 안에 저장되는 전기 에너지의 양들이 상이하고, 이에 따라, 광 방출들이 상이한 결과를 가져올 수 있다. 추가적으로 또는 대안적으로, 동일한 양의 전기 에너지가 내부에 저장될 때에도, 적어도 일부 경우들에 있어서, 픽셀 전력(예컨대, VDD) 공급 레일로부터 상이한 디스플레이 픽셀들(54)의 광 방출 요소(예컨대, OLED)들로 공급된 전류의 크기, 및 이에 따른, 생성된 광 방출은, 그럼에도 불구하고, 예를 들어 광 발광 요소들과 픽셀 전력(예컨대, VDD) 공급 레일의 접점들 사이에 커플링된 전기 전도성 재료의 길이가 상이한 것으로 인해 달라질 수 있다. 따라서, 도 16의 프로세스들(110)로 되돌아가면, 일부 실시예들에서, 디스플레이 픽셀(54)과 대응하는 이미지 데이터에 적용될 하나 이상의 해상도 보상 인자들은 디스플레이 패널(40) 상에 구현된 접촉 밀도에 적어도 부분적으로 기초하여 결정될 수 있다.
픽셀 해상도를 보상하는 것을 용이하게 하기 위해, 제어기(44)는 이어서, 하나 이상의 보상 인자들을 입력 이미지 데이터에 적용하여 출력(예컨대, 프로세싱되고/되거나 해상도 보상된) 이미지 데이터를 결정(예컨대, 생성)할 것을 해상도 보상 블록(56)에 지시할 수 있다(프로세스 블록(116)). 예를 들어, 해상도 보상 블록(56)은 하나 이상의 오프셋 해상도 보상 인자들을 적용하여 이미지 데이터를 바이어싱할 수 있다. 추가적으로 또는 대안적으로, 해상도 보상 블록(56)은 하나 이상의 이득 해상도 보상 인자들을 적용하여 이미지 데이터를 스케일링(예컨대, 부스팅)할 수 있다.
적어도 일부 경우들에 있어서, 입력 이미지에 하나 이상의 해상도 보상 인자들을 적용하는 것은 디폴트 최대 디스플레이 픽셀 휘도보다 더 큰 타깃 휘도를 나타내는 대응하는 출력 이미지 데이터를 초래할 수 있다. 대체적으로, 디스플레이 패널(40)은 다수의 상이한 패널 밝기 설정들 중 하나를 사용하여 동작할 수 있는데, 패널 밝기 설정들 각각은 최소 디스플레이 픽셀 휘도로부터 디폴트 최대 디스플레이 픽셀 휘도까지 걸쳐 있는 디폴트 픽셀 휘도 범위와 대응한다. 일부 실시예들에서, 패널 밝기 설정과 연관된 디폴트 최대 디스플레이 픽셀 휘도는, 예를 들어, 패널 밝기 설정이 최대 밝기 설정이 아닐 때, 디스플레이 패널(40)의 최대 디스플레이 픽셀 휘도보다 작을 수 있다. 따라서, 일부 실시예들에서, 디폴트 최대 디스플레이 픽셀 휘도보다 더 큰 타깃 휘도를 나타내는 출력 이미지 데이터는, 그럼에도 불구하고, 허용가능할 수 있고, 사실상, 예를 들어 디스플레이 패널(40)이 저해상도 패널 섹션(60) 내의 HDR(high-dynamic-range) 이미지 콘텐츠를 디스플레이할 수 있게 함으로써, 디스플레이 패널(40)에 의해 제공되는 인지된 이미지 품질을 추가로 개선하는 것을 용이하게 할 수 있다.
한편, 디스플레이 패널(40)의 최대 디스플레이 픽셀 휘도는 대체적으로 디스플레이 픽셀(54)로부터의 광 방출의 상한이다. 그러나, 적어도 일부 경우들에 있어서, 입력 이미지에 하나 이상의 해상도 보상 인자들을 적용하는 것은 또한, 디스플레이 패널(40)의 최대 디스플레이 픽셀 휘도보다 더 큰 타깃 휘도를 나타내는 대응하는 출력 이미지 데이터를 초래할 수 있다. 따라서, 그러한 경우들에 있어서, 해상도 보상 블록(56)은, 디스플레이 패널(40)의 최대 디스플레이 픽셀 휘도를 초과하는 타깃 휘도를 최대 디스플레이 픽셀 휘도로 클립핑할 수 있다. 이러한 방식으로, 해상도 보상 블록(56)(예컨대, 이미지 프로세싱 회로부(27))은 픽셀 해상도를 보상하는 디스플레이 이미지 데이터를 생성하는 것을 용이하게 하도록 동작할 수 있다.
도 15의 프로세스(96)로 되돌아가면, 제어기(44)는 이어서, 디스플레이 이미지 데이터를 디스플레이 패널(40)에 공급할 것을 이미지 프로세싱 회로부(27)에 지시하여, 이에 의해, 디스플레이 패널(40)이 디스플레이 이미지 데이터에 적어도 부분적으로 기초하여 대응하는 이미지를 디스플레이할 수 있게 할 수 있다(프로세스 블록(104)). 전술된 바와 같이, 이미지 프로세싱 회로부(27)는 디스플레이 패널(40) 상의 변화하는 픽셀 해상도들을 보상하기 위해 디스플레이 이미지 데이터를 생성할 수 있다. 이와 같이, 적어도 일부 경우들에 있어서, 디스플레이 이미지 데이터에 기초하여 이미지를 디스플레이하는 것은, 예를 들어 소스 이미지 데이터를 사용하여 이미지를 직접 디스플레이하는 것과 비교하여, 변화하는 픽셀 해상도들로부터 기인하는 휘도 변화의 인지가능성을 감소시키는 것, 및 이에 따라, 디스플레이 패널(40)에 의해 제공되는 인지된 이미지 품질을 개선하는 것을 용이하게 할 수 있다.
위에서 설명된 특정 실시예들은 예로서 도시되었으며, 이들 실시예들은 다양한 변경들 및 대안적인 형태들을 받아들일 수 있다는 것이 이해되어야 한다. 청구항들은 개시된 특정 형태들로 한정되는 것이 아니라, 오히려 본 개시내용의 기술적 사상 및 범주 내에 속하는 모든 변경들, 등가물들, 및 대안들을 커버하도록 의도된다는 것이 추가로 이해되어야 한다.
개인 식별가능 정보의 사용은 사용자들의 프라이버시를 유지하기 위한 산업 또는 정부 요구사항들을 충족시키거나 초과하는 것으로 일반적으로 인식되는 프라이버시 정책들 및 관례들을 따라야 하는 것이 잘 이해된다. 특히, 개인 식별가능 정보 데이터는 의도하지 않은 또는 인가되지 않은 액세스 또는 사용의 위험들을 최소화하도록 관리되고 처리되어야 하며, 인가된 사용의 성질이 사용자들에게 명확히 표시되어야 한다.

Claims (26)

  1. 전자 디바이스로서,
    이미지를 디스플레이하도록 구성된 디스플레이 패널 - 상기 디스플레이 패널은 더 낮은 픽셀 해상도로 구현된 제1 패널 섹션 및 더 높은 픽셀 해상도로 구현된 제2 패널 섹션을 포함함 -;
    상기 디스플레이 패널의 상기 제1 패널 섹션 뒤에 배치되는 광학 센서; 및
    상기 디스플레이 패널에 통신가능하게 커플링되는 이미지 프로세싱 회로부를 포함하고, 상기 이미지 프로세싱 회로부는,
    상기 이미지와 대응하는 소스 이미지 데이터를 수신하도록 - 상기 소스 이미지 데이터는 상기 디스플레이 패널 상의 디스플레이 픽셀의 타깃 휘도를 나타냄 -;
    상기 디스플레이 픽셀 주위의 픽셀 해상도를 결정하도록;
    상기 디스플레이 픽셀과 대응하는 디스플레이 이미지 데이터를 결정하는 것을 용이하게 하기 위해 상기 디스플레이 픽셀 주위의 상기 픽셀 해상도에 적어도 부분적으로 기초하여 상기 소스 이미지를 프로세싱하도록; 그리고
    상기 디스플레이 이미지 데이터를 출력하여 상기 디스플레이 패널이 상기 디스플레이 이미지 데이터에 적어도 부분적으로 기초하여 상기 이미지를 디스플레이할 수 있게 하도록 구성되는, 전자 디바이스.
  2. 제1항에 있어서, 상기 디스플레이 패널은, 상기 제1 패널 섹션의 더 낮은 픽셀 해상도보다 더 크고 상기 제2 패널 섹션의 더 높은 픽셀 해상도보다 더 작은 픽셀 해상도로 구현되는 제3 패널 섹션을 포함하는, 전자 디바이스.
  3. 제2항에 있어서, 상기 제3 패널 섹션은,
    상기 더 낮은 픽셀 해상도로 구현된 상기 제1 패널 섹션에 바로 인접한 디스플레이 픽셀들의 제1 라인 - 상기 디스플레이 픽셀들의 제1 라인은 제1 개수의 디스플레이 픽셀들을 포함함 -; 및
    상기 더 높은 픽셀 해상도로 구현된 상기 제2 패널 섹션에 바로 인접한 디스플레이 픽셀들의 제2 라인 - 상기 디스플레이 픽셀들의 제1 라인은 상기 제1 개수의 디스플레이 픽셀들보다 더 많고 디스플레이 픽셀들의 가득 찬 라인(full line)보다 더 적은 제2 개수의 디스플레이 픽셀들을 포함함 - 을 포함하는, 전자 디바이스.
  4. 제3항에 있어서,
    상기 더 낮은 픽셀 해상도로 구현된 상기 제1 패널 섹션은,
    상기 제3 패널 섹션 내의 상기 디스플레이 픽셀들의 제1 라인에 바로 인접한 디스플레이 픽셀들의 제1 가득 찬 라인; 및
    상기 제1 패널 섹션 내의 디스플레이 픽셀들의 상기 제1 가득 찬 라인으로부터 디스플레이 픽셀들의 제거된 라인만큼 분리된 디스플레이 픽셀들의 제2 가득 찬 라인을 포함하고;
    상기 더 높은 픽셀 해상도로 구현된 상기 제2 패널 섹션은,
    상기 제3 패널 섹션 내의 상기 디스플레이 픽셀들의 제2 라인에 바로 인접한 디스플레이 픽셀들의 제3 가득 찬 라인; 및
    상기 제2 패널 섹션 내의 디스플레이 픽셀들의 상기 제3 가득 찬 라인에 바로 인접한 디스플레이 픽셀들의 제4 가득 찬 라인을 포함하고;
    상기 제3 패널 섹션은 상기 제3 패널 섹션 내의 디스플레이 픽셀들의 제1 라인과 상기 제3 패널 섹션 내의 디스플레이 픽셀들의 제2 라인 사이에 구현된 디스플레이 픽셀들의 제5 가득 찬 라인을 포함하는, 전자 디바이스.
  5. 제1항에 있어서, 상기 더 낮은 픽셀 해상도로 구현된 상기 제1 패널 섹션은 상기 디스플레이 패널의 더 높은 해상도 패널 섹션에 바로 인접하고,
    상기 더 높은 해상도 패널 섹션에 바로 인접한 디스플레이 픽셀들의 제1 가득 찬 라인; 및
    상기 제1 패널 섹션 내의 디스플레이 픽셀들의 상기 제1 가득 찬 라인으로부터 디스플레이 픽셀들의 제거된 라인만큼 분리된 디스플레이 픽셀들의 제2 가득 찬 라인을 포함하는, 전자 디바이스.
  6. 제1항에 있어서, 상기 광학 센서는 환경 조명 조건들을 감지하도록 구성된 주변 광 센서를 포함하는, 전자 디바이스.
  7. 제1항에 있어서, 상기 광학 센서는 감지된 광에 적어도 부분적으로 기초하여 이미지 데이터를 생성하도록 구성된 이미지 센서를 포함하는, 전자 디바이스.
  8. 제1항에 있어서, 상기 제1 패널 섹션의 상기 더 낮은 픽셀 해상도는 상기 제2 패널 섹션의 상기 더 높은 픽셀 해상도의 일정 분율(fraction)인, 전자 디바이스.
  9. 제1항에 있어서, 상기 더 높은 픽셀 해상도로 구현된 상기 제2 패널 섹션은,
    상기 더 낮은 픽셀 해상도로 구현된 상기 제1 패널 섹션에 바로 인접한 제1 부분 - 상기 제2 패널 섹션의 제1 부분은 상기 제1 패널 섹션의 상기 더 낮은 픽셀 해상도와 상기 제2 패널 섹션의 상기 더 높은 픽셀 해상도 사이에서 점진적으로 전이하는 인지된 픽셀 해상도를 생성하기 위해 디지털 전이 서브-섹션으로서 동작되도록 구성됨 -; 및
    상기 제2 패널 섹션의 제1 부분에 바로 인접한 제2 부분 - 상기 제2 패널 섹션의 제2 부분은 풀 해상도 서브-섹션으로서 동작되도록 구성됨 - 을 포함하는, 전자 디바이스.
  10. 제9항에 있어서,
    상기 제2 패널 섹션의 제1 부분은 상기 제2 패널 섹션의 제2 부분에 바로 인접한 디스플레이 픽셀들의 제1 라인을 포함하고;
    상기 제2 패널 섹션의 제2 부분은 디스플레이 픽셀들의 제2 라인을 포함하고;
    상기 이미지 프로세싱 회로부는,
    상기 제2 패널 섹션의 제2 부분을 상기 풀 해상도 서브-섹션으로서 동작시키는 것을 용이하게 하기 위해 상기 디스플레이 픽셀들의 제2 라인에 포함된 디스플레이 픽셀들과 대응하는 이미지 데이터에 1의 이득 값을 적용하도록; 그리고
    상기 제2 패널 섹션의 제1 부분을 상기 디지털 전이 서브-섹션으로서 동작시키는 것을 용이하게 하기 위해 상기 디스플레이 픽셀들의 제1 라인에 포함된 디스플레이 픽셀들과 대응하는 이미지 데이터에 상기 1의 이득 값보다 더 큰 제1 이득 값을 적용하도록 구성되는, 전자 디바이스.
  11. 제10항에 있어서,
    상기 제2 패널 섹션의 제1 부분은,
    상기 제2 패널 섹션의 제1 부분 내의 상기 디스플레이 픽셀들의 제1 라인에 바로 인접한 디스플레이 픽셀들의 제3 라인; 및
    상기 제2 패널 섹션의 제1 부분 내의 상기 디스플레이 픽셀들의 제3 라인에 바로 인접한 디스플레이 픽셀들의 제4 라인을 포함하고;
    상기 이미지 프로세싱 회로부는, 적어도 부분적으로,
    상기 디스플레이 픽셀들의 제3 라인에 포함된 디스플레이 픽셀들과 대응하는 이미지 데이터에 상기 1의 이득 값보다 더 작은 제2 이득 값을 적용함으로써; 그리고
    상기 디스플레이 픽셀들의 제4 라인에 포함된 디스플레이 픽셀들과 대응하는 이미지 데이터에 상기 제1 이득 값보다 더 큰 제3 이득 값을 적용함으로써, 상기 제2 패널 섹션의 제1 부분을 상기 디지털 전이 서브-섹션으로서 동작시키는 것을 용이하게 하도록 구성되는, 전자 디바이스.
  12. 제9항에 있어서,
    상기 제2 패널 섹션의 제1 부분은 상기 더 낮은 픽셀 해상도로 구현된 상기 제1 패널 섹션에 바로 인접한 디스플레이 픽셀들의 제1 라인을 포함하고;
    상기 제2 패널 섹션의 제2 부분은 디스플레이 픽셀들의 제2 라인을 포함하고;
    상기 제1 패널 섹션은 디스플레이 픽셀들의 제3 라인을 포함하고;
    상기 이미지 프로세싱 회로부는,
    상기 제2 패널 섹션의 제2 부분을 상기 풀 해상도 서브-섹션으로서 동작시키는 것을 용이하게 하기 위해 상기 디스플레이 픽셀들의 제2 라인에 포함된 디스플레이 픽셀들과 대응하는 이미지 데이터에 1의 이득 값을 적용하도록;
    상기 디스플레이 픽셀들의 제3 라인에 포함된 디스플레이 픽셀들과 대응하는 이미지 데이터에 상기 1의 이득 값보다 더 큰 제1 이득 값을 적용하도록; 그리고
    상기 제2 패널 섹션의 제1 부분을 상기 디지털 전이 서브-섹션으로서 동작시키는 것을 용이하게 하기 위해 상기 디스플레이 픽셀들의 제1 라인에 포함된 디스플레이 픽셀들과 대응하는 이미지 데이터에 상기 1의 이득 값보다 더 작은 제2 이득 값을 적용하도록 구성되는, 전자 디바이스.
  13. 제12항에 있어서,
    상기 제2 패널 섹션의 제1 부분은,
    상기 제2 패널 섹션의 제1 부분 내의 상기 디스플레이 픽셀들의 제1 라인에 바로 인접한 디스플레이 픽셀들의 제4 라인; 및
    상기 제2 패널 섹션의 제1 부분 내의 상기 디스플레이 픽셀들의 제4 라인에 바로 인접한 디스플레이 픽셀들의 제5 라인을 포함하고;
    상기 이미지 프로세싱 회로부는, 적어도 부분적으로,
    상기 디스플레이 픽셀들의 제4 라인에 포함된 디스플레이 픽셀들과 대응하는 이미지 데이터에 상기 1의 이득 값보다 더 크고 상기 제1 이득 값보다 더 작은 제3 이득 값을 적용함으로써; 그리고
    상기 디스플레이 픽셀들의 제5 라인에 포함된 디스플레이 픽셀들과 대응하는 이미지 데이터에 상기 1의 이득 값보다 더 작고 상기 제2 이득 값보다 더 큰 제4 이득 값을 적용함으로써, 상기 제2 패널 섹션의 제1 부분을 상기 디지털 전이 서브-섹션으로서 동작시키는 것을 용이하게 하도록 구성되는, 전자 디바이스.
  14. 제1항에 있어서, 상기 이미지 프로세싱 회로부는,
    상기 디스플레이 패널 상의 상기 소스 이미지 데이터와 대응하는 상기 디스플레이 픽셀의 픽셀 위치를 결정하도록; 그리고
    상기 디스플레이 패널의 픽셀 레이아웃에 대한 상기 디스플레이 픽셀의 픽셀 위치에 적어도 부분적으로 기초하여 상기 디스플레이 픽셀 주위의 상기 픽셀 해상도를 결정하도록 구성되는, 전자 디바이스.
  15. 제1항에 있어서, 상기 디스플레이 픽셀과 대응하는 상기 디스플레이 이미지 데이터를 결정하는 것을 용이하게 하기 위해, 상기 이미지 프로세싱 회로부는 해상도 보상 회로부를 포함하고, 상기 해상도 보상 회로부는,
    상기 디스플레이 픽셀과 대응하는 입력 이미지 데이터를 수신하도록;
    상기 디스플레이 픽셀 주위의 상기 픽셀 해상도에 적어도 부분적으로 기초하여 하나 이상의 해상도 보상 인자들을 결정하도록; 그리고
    적어도 부분적으로, 상기 이미지에서 상기 디스플레이 픽셀의 타깃 휘도를 조정하기 위해 상기 하나 이상의 해상도 보상 인자들을 적용함으로써 상기 디스플레이 픽셀과 대응하는 프로세싱된 이미지 데이터를 출력하도록 구성되는, 전자 디바이스.
  16. 전자 디바이스를 동작시키는 방법으로서,
    상기 전자 디바이스에 구현된 이미지 프로세싱 회로부를 사용하여, 상기 이미지 프로세싱 회로부에 통신가능하게 커플링된 디스플레이 패널 상에 디스플레이될 이미지와 대응하는 입력 이미지 데이터를 수신하는 단계 - 상기 입력 이미지 데이터는 상기 디스플레이 패널 상에 구현된 디스플레이 픽셀의 타깃 휘도를 나타냄 -;
    상기 이미지 프로세싱 회로부를 사용하여, 상기 디스플레이 픽셀 주위의 픽셀 해상도에 적어도 부분적으로 기초하여 상기 입력 이미지 데이터에 적용될 해상도 보상 인자를 결정하는 단계 -
    상기 해상도 보상 인자는 상기 디스플레이 픽셀이 상기 디스플레이 패널의 더 높은 해상도 패널 섹션에 구현될 때 제1 이득 값을 포함하고;
    상기 해상도 보상 인자는 상기 디스플레이 픽셀이 상기 전자 디바이스의 하나 이상의 광학 센서들 위에 배치되는 상기 디스플레이 패널의 더 낮은 해상도 패널 섹션에 구현될 때 상기 제1 이득 값보다 더 큰 제2 이득 값을 포함함 -;
    상기 이미지 프로세싱 회로부를 사용하여, 적어도 부분적으로, 상기 입력 이미지 데이터에 상기 해상도 보상 인자를 적용함으로써, 상기 디스플레이 패널 상에 상기 이미지를 디스플레이하는 데 사용될 디스플레이 이미지 데이터를 결정하는 단계; 및
    상기 이미지 프로세싱 회로부를 사용하여, 상기 디스플레이 이미지 데이터를 출력하여, 적어도 부분적으로, 상기 디스플레이 이미지 데이터에 적어도 부분적으로 기초하여 상기 디스플레이 픽셀로부터의 광 방출을 제어함으로써, 상기 디스플레이 패널이 상기 이미지를 디스플레이할 수 있게 하는 단계
    를 포함하는, 방법.
  17. 제16항에 있어서,
    상기 이미지 프로세싱 회로부를 사용하여, 상기 디스플레이 패널 상의 상기 디스플레이 픽셀의 픽셀 위치를 결정하는 단계; 및
    상기 이미지 프로세싱 회로부를 사용하여, 상기 디스플레이 패널의 픽셀 레이아웃에 대한 상기 디스플레이 픽셀의 픽셀 위치에 적어도 부분적으로 기초하여 상기 디스플레이 픽셀이 상기 더 낮은 해상도 패널 섹션에서 구현되는지 여부를 결정하는 단계
    를 포함하고, 상기 입력 이미지 데이터에 적용될 상기 해상도 보상 인자를 결정하는 단계는,
    상기 디스플레이 픽셀이 상기 더 낮은 해상도 패널 섹션에서 구현된다고 결정하는 것에 응답하여, 상기 제2 이득 값을, 상기 입력 이미지 데이터에 적용될 상기 해상도 보상 인자로서 선택하는 단계; 및
    상기 디스플레이 픽셀이 상기 더 낮은 해상도 패널 섹션에서 구현되지 않는다고 결정하는 것에 응답하여, 상기 제1 이득 값을, 상기 입력 이미지 데이터에 적용될 상기 해상도 보상 인자로서 선택하는 단계
    를 포함하는, 방법.
  18. 제16항에 있어서, 상기 해상도 보상 인자의 제2 이득 값은 상기 더 낮은 해상도 패널 섹션의 제2 픽셀 해상도에 대한 상기 더 높은 해상도 패널 섹션의 제1 픽셀 해상도의 비에 적어도 부분적으로 기초하여 결정되는, 방법.
  19. 이미지 프레임을 디스플레이하도록 구성된 디스플레이 패널을 포함하는 전자 디스플레이로서, 상기 디스플레이 패널은:
    상기 이미지 프레임의 제1 부분을 디스플레이하도록 구성된 제1 복수의 디스플레이 픽셀들을 포함하는 더 높은 해상도 패널 섹션 - 상기 제1 복수의 디스플레이 픽셀들은 제1 픽셀 해상도를 제공하기 위해 제1 픽셀 레이아웃에 따라 상기 더 높은 해상도 패널 섹션에서 구현됨 -; 및
    상기 이미지 프레임의 제2 부분을 디스플레이하도록 구성된 제2 복수의 디스플레이 픽셀들을 포함하는 더 낮은 해상도 패널 섹션 - 상기 제2 복수의 디스플레이 픽셀들은 하나 이상의 광학 센서들이 상기 더 낮은 해상도 패널 섹션 뒤에 구현될 수 있게 하는 제2 픽셀 해상도를 제공하기 위해 상기 더 높은 해상도 패널 섹션의 상기 제1 픽셀 레이아웃과는 상이한 제2 픽셀 레이아웃에 따라 상기 더 낮은 해상도 패널 섹션에서 구현됨 - 을 포함하는, 전자 디스플레이.
  20. 제19항에 있어서, 상기 디스플레이 패널은,
    상기 더 높은 해상도 패널 섹션 내의 상기 제1 복수의 디스플레이 픽셀들과 대응하는 제1 디스플레이 이미지 데이터를, 상기 더 높은 해상도 패널 섹션의 제1 픽셀 해상도에 적어도 부분적으로 기초하여 상기 제1 복수의 디스플레이 픽셀들과 대응하는 제1 소스 이미지 데이터를 프로세싱함으로써 상기 제1 디스플레이 이미지 데이터를 결정하는 이미지 프로세싱 회로부로부터 수신하도록;
    상기 이미지 프로세싱 회로부로부터 수신된 상기 제1 디스플레이 이미지 데이터에 적어도 부분적으로 기초하여, 적어도 부분적으로, 상기 제1 복수의 디스플레이 픽셀들에 아날로그 전기 신호들을 공급함으로써 상기 더 높은 해상도 패널 섹션에 상기 이미지 프레임의 제1 부분을 디스플레이하도록;
    상기 더 낮은 해상도 패널 섹션 내의 상기 제2 복수의 디스플레이 픽셀들과 대응하는 제2 디스플레이 이미지 데이터를, 상기 더 낮은 해상도 패널 섹션의 제2 픽셀 해상도에 적어도 부분적으로 기초하여 상기 제2 복수의 디스플레이 픽셀들과 대응하는 제2 소스 이미지 데이터를 프로세싱함으로써 상기 제2 디스플레이 이미지 데이터를 결정하는 상기 이미지 프로세싱 회로부로부터 수신하도록; 그리고
    상기 이미지 프로세싱 회로부로부터 수신된 상기 제2 디스플레이 이미지 데이터에 적어도 부분적으로 기초하여, 적어도 부분적으로, 상기 제2 복수의 디스플레이 픽셀들에 아날로그 전기 신호들을 공급함으로써 상기 더 낮은 해상도 패널 섹션에 상기 이미지 프레임의 제2 부분을 디스플레이하도록 구성되는, 전자 디스플레이.
  21. 제19항에 있어서, 상기 디스플레이 패널은 상기 더 높은 해상도 패널 섹션과 상기 더 낮은 해상도 패널 섹션 사이에 구현된 해상도 전이 패널 섹션을 포함하고;
    상기 해상도 전이 패널 섹션은 상기 이미지 프레임의 제3 부분을 디스플레이하도록 구성된 제3 복수의 디스플레이 픽셀들을 포함하고;
    상기 제3 복수의 디스플레이 픽셀들은 상기 더 낮은 해상도 패널 섹션의 제1 픽셀 해상도와 상기 더 높은 해상도 패널 섹션의 제2 픽셀 해상도 사이에서 전이하는 제3 픽셀 해상도를 제공하기 위해 상기 더 높은 해상도 패널 섹션의 제1 픽셀 레이아웃 및 상기 더 낮은 해상도 패널 섹션의 제2 픽셀 레이아웃과는 상이한 제3 픽셀 레이아웃에 따라 상기 해상도 전이 패널 섹션에서 구현되는, 전자 디스플레이.
  22. 제21항에 있어서, 상기 해상도 전이 섹션은,
    상기 더 낮은 해상도 패널 섹션에 바로 인접한 디스플레이 픽셀들의 제1 라인 - 상기 디스플레이 픽셀들의 제1 라인은 제1 개수의 디스플레이 픽셀들을 포함함 -;
    상기 해상도 전이 섹션 내의 디스플레이 픽셀들의 제1 라인에 바로 인접한 디스플레이 픽셀들의 제2 라인 - 상기 디스플레이 픽셀들의 제2 라인은 디스플레이 픽셀들의 가득 찬 라인임 -; 및
    상기 해상도 전이 섹션 내의 상기 디스플레이 픽셀들의 제2 라인에 바로 인접한 디스플레이 픽셀의 제3 라인 - 상기 디스플레이 픽셀의 제3 라인은 상기 제1 개수의 디스플레이 픽셀들보다 더 많은 제2 개수의 디스플레이 픽셀들을 포함함 - 을 포함하는, 전자 디스플레이.
  23. 제21항에 있어서, 상기 해상도 전이 섹션은,
    상기 더 높은 해상도 패널 섹션에 바로 인접한 디스플레이 픽셀들의 제1 라인 - 상기 디스플레이 픽셀들의 제1 라인은 제1 개수의 디스플레이 픽셀들을 포함함 -;
    상기 해상도 전이 섹션 내의 디스플레이 픽셀들의 제1 라인에 바로 인접한 디스플레이 픽셀들의 제2 라인 - 상기 디스플레이 픽셀들의 제2 라인은 디스플레이 픽셀들의 가득 찬 라인임 -; 및
    상기 해상도 전이 섹션 내의 상기 디스플레이 픽셀들의 제2 라인에 바로 인접한 디스플레이 픽셀의 제3 라인 - 상기 디스플레이 픽셀의 제3 라인은 상기 제1 개수의 디스플레이 픽셀들보다 더 많은 제2 개수의 디스플레이 픽셀들을 포함함 - 을 포함하는, 전자 디스플레이.
  24. 제19항에 있어서, 상기 더 낮은 해상도 패널 섹션의 제2 픽셀 레이아웃은 디스플레이 픽셀들의 하나 걸러 하나의 라인(every other line)을 제거하기 위해 상기 더 높은 해상도 패널 섹션의 제1 픽셀 레이아웃을 적응시키는, 전자 디스플레이.
  25. 제19항에 있어서, 상기 더 낮은 해상도 패널 섹션은,
    디스플레이 픽셀들의 제1 가득 찬 라인; 및
    상기 디스플레이 픽셀들의 제1 가득 찬 라인으로부터 디스플레이 픽셀들의 비어 있는 라인만큼 분리된 디스플레이 픽셀의 제2 가득 찬 라인을 포함하는, 전자 디스플레이.
  26. 제19항에 있어서, 상기 제2 복수의 디스플레이 픽셀들은 주변 광 센서, 이미지 센서, 또는 둘 모두가 상기 더 낮은 해상도 패널 섹션 뒤에 구현될 수 있도록 하기 위해 상기 제2 픽셀 레이아웃에 따라 상기 더 낮은 해상도 패널 섹션에서 구현되는, 전자 디스플레이.
KR1020227005906A 2019-07-24 2020-07-22 다중 해상도 섹션 디스플레이 패널 시스템들 및 방법들 KR102509882B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962878185P 2019-07-24 2019-07-24
US62/878,185 2019-07-24
US16/928,859 US11217211B2 (en) 2019-07-24 2020-07-14 Multiple resolution section display panel systems and methods
US16/928,859 2020-07-14
PCT/US2020/043123 WO2021016383A1 (en) 2019-07-24 2020-07-22 Multiple resolution section display panel systems and methods

Publications (2)

Publication Number Publication Date
KR20220025303A true KR20220025303A (ko) 2022-03-03
KR102509882B1 KR102509882B1 (ko) 2023-03-14

Family

ID=74190416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227005906A KR102509882B1 (ko) 2019-07-24 2020-07-22 다중 해상도 섹션 디스플레이 패널 시스템들 및 방법들

Country Status (6)

Country Link
US (1) US11217211B2 (ko)
EP (1) EP4004902A1 (ko)
JP (1) JP7418544B2 (ko)
KR (1) KR102509882B1 (ko)
CN (1) CN114144830B (ko)
WO (1) WO2021016383A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102474136B1 (ko) * 2022-05-03 2022-12-06 엘지디스플레이 주식회사 표시패널과 이를 포함한 표시장치 및 모바일 단말기

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110111722A (zh) * 2019-06-11 2019-08-09 惠州市华星光电技术有限公司 一种像素阵列
US11410591B2 (en) * 2019-08-01 2022-08-09 Google Llc Pixel arrangement for multi-resolution display panel
KR20220032283A (ko) * 2020-09-07 2022-03-15 엘지디스플레이 주식회사 표시패널과 이를 이용한 표시장치
US11977811B2 (en) * 2021-03-03 2024-05-07 Warner Bros. Entertainment Inc. Controlling characteristics of light output from LED walls
KR20220128549A (ko) * 2021-03-12 2022-09-21 삼성디스플레이 주식회사 데이터 드라이버 및 데이터 드라이버를 포함하는 표시 장치
US11955054B1 (en) * 2022-09-20 2024-04-09 Apple Inc. Foveated display burn-in statistics and burn-in compensation systems and methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170076654A1 (en) * 2015-09-14 2017-03-16 Japan Display Inc. Display device
KR20190029433A (ko) * 2017-09-11 2019-03-20 애플 인크. 전자 디스플레이 경계 이득 시스템 및 방법
WO2019062221A1 (zh) * 2017-09-30 2019-04-04 云谷（固安）科技有限公司 显示屏及显示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3774704B2 (ja) * 2003-03-04 2006-05-17 キヤノン株式会社 画像信号処理装置及び画像表示装置並びにその方法
JP2009053680A (ja) * 2007-08-02 2009-03-12 Hitachi Ltd 画像表示装置および画像処理装置
CN101465110A (zh) * 2007-12-18 2009-06-24 统宝光电股份有限公司 电子装置、双视显示器及其信号补偿装置与方法
CN102016971B (zh) * 2008-06-27 2013-05-01 夏普株式会社 液晶显示装置的控制装置、液晶显示装置、液晶显示装置的控制方法
JP2010230797A (ja) 2009-03-26 2010-10-14 Seiko Epson Corp 表示装置、および電子機器
KR101395991B1 (ko) * 2011-09-01 2014-05-19 엘지디스플레이 주식회사 터치센서를 가지는 표시장치와 그의 터치성능 향상방법
KR101987383B1 (ko) * 2011-11-11 2019-06-10 엘지디스플레이 주식회사 4원색 표시장치 및 그의 픽셀데이터 랜더링 방법
DE102013111621A1 (de) * 2013-07-06 2015-01-08 Carbus GbR UHF-Antennenaufbau und ein dazugehöriges Verfahren für das Auslesen von UHF-Transpondern an Wäschestücken
JP2017058671A (ja) 2015-09-14 2017-03-23 株式会社ジャパンディスプレイ 表示装置
US10229960B2 (en) 2016-08-02 2019-03-12 Universal Display Corporation OLED displays with variable display regions
CN109643515B (zh) 2016-08-15 2022-07-12 苹果公司 具有可变分辨率的显示器
CN109661806B (zh) * 2016-09-06 2022-03-08 索尼公司 图像处理装置、图像处理方法和程序
US11361729B2 (en) * 2017-09-08 2022-06-14 Apple Inc. Burn-in statistics and burn-in compensation
KR20190059102A (ko) * 2017-11-22 2019-05-30 엘지디스플레이 주식회사 영상 표시장치 및 그 구동방법
KR102441479B1 (ko) * 2017-12-27 2022-09-13 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
TWI664620B (zh) * 2018-05-21 2019-07-01 友達光電股份有限公司 顯示控制方法及顯示系統
WO2019242510A1 (zh) * 2018-06-20 2019-12-26 京东方科技集团股份有限公司 显示基板及其驱动方法和显示装置
KR102617392B1 (ko) * 2019-02-20 2023-12-27 삼성디스플레이 주식회사 열화 보상 장치 및 이를 포함하는 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170076654A1 (en) * 2015-09-14 2017-03-16 Japan Display Inc. Display device
KR20190029433A (ko) * 2017-09-11 2019-03-20 애플 인크. 전자 디스플레이 경계 이득 시스템 및 방법
WO2019062221A1 (zh) * 2017-09-30 2019-04-04 云谷（固安）科技有限公司 显示屏及显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102474136B1 (ko) * 2022-05-03 2022-12-06 엘지디스플레이 주식회사 표시패널과 이를 포함한 표시장치 및 모바일 단말기

Also Published As

Publication number Publication date
US20210027751A1 (en) 2021-01-28
US11217211B2 (en) 2022-01-04
WO2021016383A1 (en) 2021-01-28
CN114144830A (zh) 2022-03-04
KR102509882B1 (ko) 2023-03-14
JP2022541624A (ja) 2022-09-26
JP7418544B2 (ja) 2024-01-19
EP4004902A1 (en) 2022-06-01
CN114144830B (zh) 2024-04-26

Similar Documents

Publication Publication Date Title
KR102509882B1 (ko) 다중 해상도 섹션 디스플레이 패널 시스템들 및 방법들
CN110415634B (zh) 用于高动态范围显示器的标准和高动态范围显示系统和方法
US10803830B2 (en) Device and method for mura correction
US11205363B2 (en) Electronic display cross-talk compensation systems and methods
US11824072B2 (en) Digital optical cross-talk compensation systems and methods
JP2022141657A (ja) 電子ディスプレイの色精度補償
US11170690B2 (en) Pixel leakage and internal resistance compensation systems and methods
US10043472B2 (en) Digital compensation for V-gate coupling
US11735147B1 (en) Foveated display burn-in statistics and burn-in compensation systems and methods
US10242649B2 (en) Reduced footprint pixel response correction systems and methods
US20230343269A1 (en) Temperature-Based Pixel Drive Compensation
US11127357B2 (en) Display pixel luminance stabilization systems and methods
CN108140344B (zh) V-栅极布局和栅极驱动配置
US10068548B1 (en) Sub-pixel layout resampler systems and methods
US11929021B1 (en) Optical crosstalk compensation for foveated display
US11955054B1 (en) Foveated display burn-in statistics and burn-in compensation systems and methods
US11705029B1 (en) Curved display panel color and brightness calibration systems and methods
US20240029625A1 (en) Multiple-row display driving to mitigate touch sensor subsystem interaction
US20240038176A1 (en) Routing Fanout Coupling Estimation and Compensation
WO2024019948A1 (en) Multiple-row display driving to mitigate touch sensor subsystem interaction

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant