KR20220022502A - 원자층 식각 방법 및 장치 - Google Patents

원자층 식각 방법 및 장치 Download PDF

Info

Publication number
KR20220022502A
KR20220022502A KR1020200103249A KR20200103249A KR20220022502A KR 20220022502 A KR20220022502 A KR 20220022502A KR 1020200103249 A KR1020200103249 A KR 1020200103249A KR 20200103249 A KR20200103249 A KR 20200103249A KR 20220022502 A KR20220022502 A KR 20220022502A
Authority
KR
South Korea
Prior art keywords
temperature
gas
substrate
etching
atomic layer
Prior art date
Application number
KR1020200103249A
Other languages
English (en)
Inventor
진광선
박상준
조병철
권준혁
안종기
한천호
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020200103249A priority Critical patent/KR20220022502A/ko
Priority to US17/367,100 priority patent/US11784029B2/en
Priority to CN202110940714.0A priority patent/CN114078684A/zh
Priority to TW110130334A priority patent/TWI810629B/zh
Publication of KR20220022502A publication Critical patent/KR20220022502A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32522—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001—Maintaining constant desired temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

일 실시예에 의한 기판 처리 방법은 식각 대상 물질이 형성된 기판이 제공되는 단계, 기판을 제 1 온도로 제어하고, 개질 가스를 공급하여 제거 대상 물질의 표면층을 개질하는 개질 단계 및, 기판을 제 1 온도와 상이한 제 2 온도로 제어하고, 에칭 가스를 공급하여 개질된 표면층을 제거하는 에칭 단계를 포함할 수 있다.

Description

원자층 식각 방법 및 장치{Method and Apparatus for Atomic Layer Etching}
본 기술은 반도체 장치 제조 방법에 관한 것으로, 보다 구체적으로는 원자층 식각 방법 및 장치에 관한 것이다.
반도체 장치 제조 공정 중 에칭 공정은 원하는 구조를 만들기 위해 표적 물질을 선택적으로 제거하는 공정이다.
원차증 에칭(Atomic Layer Etching; ALE)은 표적 물질을 목표하는 양(두께)만큼 제거하기 위해 연구되어졌다.
ALE 공정은 표적 물질의 표면을 개질하는 단계 및 개질된 표면을 제거하는 단계를 설정된 사이클 반복하는 에칭 공정이라 할 수 있다.
ALE 공정은 목표 물질을 제거하는 데 원자 수준의 제어가 가능하므로, 점점 더 미세화되는 반도체 장치의 제조 공정에서 활발히 응용되고 있다.
현재의 ALE 공정은 기판을 고온으로 가열한 상태를 유지하면서 개질 단계 및 제거 단계를 수행한다.
이에 따라 표적 물질에 열 충격이 가해져 결정 구조가 변화되고 전기적 특성이 변화될 수 있다.
본 기술의 실시예는 표적 물질을 안정적으로 제거할 수 있는 원자층 식각 방법 및 장치를 제공할 수 있다.
본 기술의 일 실시예에 의한 원자층 식각 방법은 식각 대상 물질이 형성된 기판이 제공되는 단계; 상기 기판을 제 1 온도로 제어하고, 개질 가스를 공급하여 상기 제거 대상 물질의 표면층을 개질하는 개질 단계; 및 상기 기판을 상기 제 1 온도와 상이한 제 2 온도로 제어하고, 에칭 가스를 공급하여 상기 개질된 표면층을 제거하는 에칭 단계;를 포함할 수 있다.
본 기술의 일 실시예에 의한 원자층 식각 장치는 제 1 처리 공간 및 제 2 처리 공간이 형성되는 챔버; 상기 챔버 내부로 공정 가스를 분사하기 위한 가스 공급 장치; 플라즈마 분위기에서 활성화되어 상기 가스 제공부로부터 공급되는 공정 가스를 라디칼화하여 상기 챔버 내부로 공급하는 플라즈마 발생부; 상기 가스 공급 장치와 대향하도록 설치되며 상부에 적어도 하나의 기판이 안착되는 서셉터; 상기 챔버 내벽의 상단부를 둘러싸도록 구성되어 상기 제 1 처리 공간을 형성하는 제 1 온도 제어 수단; 상기 챔버 내벽의 하단부를 둘러싸도록 구성되어 상기 제 2 처리 공간을 형성하는 제 2 온도 제어 수단; 및 상기 제 1 온도 제어 수단을 제어하여 상기 제 1 처리 공간 내에 로딩된 기판을 상기 제 1 온도로 제어하고, 상기 제 2 온도 제어 수단을 제어하여 상기 제 2 처리 공간 내에 로딩된 기판을 상기 제 2 온도로 제어하도록 구성되는 컨트롤러;를 포함하여, 상기 제 1 처리 공간 및 상기 제 2 처리 공간 중 어느 하나의 공간에서 식각 대상 물질 표면층을 개질하고, 다른 하나의 공간에서 개질된 상기 표면층을 에칭하도록 구성하도록 구성될 수 있다.
본 기술에 의하면 표적 물질의 결정구조나 전기적 특성이 변하지 않도록 개질하고 제거할 수 있으므로, 반도체 장치의 수율 및 신뢰성을 향상시킬 수 있다.
도 1은 일 실시예에 의한 원자층 식각 방법을 설명하기 위한 개념도이다.
도 2는 일 실시예에 의한 원자층 식각 방법을 설명하기 위한 흐름도이다.
도 3은 일 실시예에 의한 ALE 공정의 1-사이클을 설명하기 위한 그래프이다.
도 4는 일 실시예에 의한 원자층 식각 장치의 구성도이다.
도 5는 일 실시예에 의한 원자층 식각 장치의 구성도이다.
이하, 첨부된 도면을 참조하여 본 기술의 실시예를 보다 구체적으로 설명한다.
도 1은 일 실시예에 의한 원자층 식각 방법을 설명하기 위한 개념도이다.
도 1을 참조하면, ALE 공정이 수행되는 표적 물질(1000)이 형성된 기판이 원자층 식각 장치에 제공될 수 있다.
이후, 원자층 식각 장치 내로 개질 가스를 제공하여 표적 물질(1000)의 표면층(1100)을 개질시킬 수 있다. 개질 가스는 표적 물질(1000)의 종류에 따라 결정될 수 있다.
표면층(1100) 개질 후에는 에칭 가스를 공급할 수 있다. 이에 따라 표적 물질(1000)의 개질된 표면층(1100)이 제거될 수 있다.
도 2는 일 실시예에 의한 원자층 식각 방법을 설명하기 위한 흐름도이고, 도 3은 일 실시예에 의한 ALE 공정의 1-사이클을 설명하기 위한 그래프이다.
도 2를 참조하면, 표적 물질이 형성된 피처리 기판을 챔버 내에 로딩한 후 전처리 공정을 수행할 수 있다(S101). 전처리 공정은 수소 또는 비활성 가스 중에서 선택된 가스를 라디칼화하여 챔버 내에 주입하는 공정일 수 있다. 일 실시예에서, 표적 물질은 Al2O3, HfO2, ZrO2를포함하는 금속 산화막 그룹 중에서 선택될 수 있으나, 이에 한정되지 않는다.
이후, 도 2 및 도 3에 도시된 것과 같이, 기판의 온도를 제 1 온도로 제어할 수 있다(S103). 제 1 온도는 표적 물질의 표면층을 개질시킬 수 있는 최소한의 에너지를 공급할 수 있는 온도로 설정될 수 있다.
기판이 제 1 온도로 제어되면, 개질 가스를 공급하여 표면층을 개질시킨다(S105). 개질 가스는 플라즈마 발생 장치에 의해 라디칼화하여 공급할 수 있다. 플라즈마 발생 장치는 다이렉트 플라즈마 발생 장치 또는 리모트 플라즈마 발생 장치, 또는 마이크로파 플라즈마 발생 장치 중에서 선택될 수 있다. 아울러, 리모트 플라즈마 발생 장치는 CCP(Capacitor coupled plasma) 방식, ICP(Inductively Coupled Plasma) 방식 등을 사용할 수 있다.
일 실시예에서, 개질 가스는 NF3, F2, CHF3, OF2 등을 포함하는 그룹 중에서 선택될 수 있다.
개질 가스를 공급함에 따라 표적 물질의 표면층은 후속되는 제거 단계에서 제거될 수 있는 물성으로 변화되게 된다.
일 실시예에서, 표적 물질이 Al2O3이고, 개질가스로 NF3, F2, CHF3, OF2 중 하나를 사용하는 경우, 개질 후 Al2O3 표면층의 물성은 Al2O3에서 AlF로 변화된다.
표면층 개질 후 아르곤가스(Ar) 등의 불활성가스를 이용하여 1차 퍼지를 수행할 수 있다(S107). 1차 퍼지를 통해 기판 표면에 잔존하는 개질가스가 제거된다. 일 실시예에서, 퍼지 가스는 개질 가스 공급 단계(S105)부터 지속적으로 공급할 수 있으나, 이에 한정되는 것은 아니다.
이어서, 기판의 온도를 제 2 온도로 제어할 수 있다(S109). 제 2 온도는 후속하여 공급되는 에칭 가스와 개질된 표면층이 리간드 교환 반응을 일으킬 수 있는 온도로 설정될 수 있다.
일 실시예에서, 제 2 온도는 제 1 온도보다 50~100℃ 높은 온도일 수 있다.
기판의 온도가 제 2 온도로 상승하면, 에칭 가스를 공급한다(S111). 에칭 가스는 금속을 함유하는 전구체를 기화하여 공급할 수 있으며, 표적 물질의 종류에 따라 결정될 수 있다.
일 실시예에서, 표적 물질이 Al2O3, HfO2, ZrO2인 경우 금속을 함유하는 전구체는, TMA(Trimethyl Aluminum) 또는 DMA(Dimethyl Aluminum chloride), 또는 ACAC(Acetylacetonate) 등의 금속 유기 전구체 중에서 선택될 수 있다.
이후, 아르곤가스(Ar) 등의 불활성가스를 이용한 2차 퍼지 단계(S113)를 통해 반응 부산물 및 잔존 가스를 제거할 수 있다. 일 실시예에서, 퍼지 가스는 에칭 가스 공급시에도 지속적으로 공급될 수 있다.
제 1 온도로 제어하는 온도 제어 단계(S103)부터 2차 퍼지 단계(S113)는 본 기술에 의한 ALE 공정의 1-사이클이며, 표적 물질의 제거 대상 두께(L) 및 1-사이클에 의해 제거되는 두께(M)에 따라 총 사이클 수(N=L/M)가 결정될 수 있다.
표면층을 제거한 후에는 후처리 공정을 통해 기판 표면에 잔존하는 개질 물질을 제거할 수 있다(S115). 일 실시예에서, 후처리 공정은 수소 또는 비활성 가스 중에서 선택된 가스를 라디칼화하여 챔버 내에 주입하는 공정일 수 있다.
높은 유전률을 갖는 ZrO2막은 반도체 장치의 유전막 등으로 응용되며, 온도에 민감한 특성을 갖는다.
종래의 ALE 공정은 개질 및 제거 공정이 동일하게 고온에서 수행된다.
따라서, 200℃ 이상의 온도에서 ZrO2막에 라디칼화된 개질 가스를 주입하면 표면 반응에 의한 열 응력으로 인해 결정 구조가 변화되어 막표면에 힐록(hillock)과 같은 리프팅 현상이 발생하고 전기적 특성이 변화된다.
이를 방지하기 위해 100℃ 정도의 저온에서 ALE 공정을 진행하면 에칭 가스의 화학 반응을 통한 리간드 교환 반응이 일어나지 않아 식각이 불가능해진다.
본 기술에 의하면, 막 표면을 개질시킬 수 있는 최소한의 에너지를 공급하기 위해 저온에서 개질을 수행하고, 에칭 가스 주입 전에 온도를 상승시켜 리간드 교환 반응을 일으켜 목표 두께로 대상 막을 제거할 수 있다.
본 기술의 다른 실시예에서, 표적 물질은 TiN, Ta 을 포함하는 금속막 그룹 중에서 선택될 수 있다.
이러한 금속막을 원자층 식각 방법으로 제거하기 위하여, 도 2 및 도 3에 도시된 것과 같이, 기판의 온도를 제 1 온도로 제어할 수 있다(S103). 제 1 온도는 표적 물질의 표면층을 개질시킬 수 있는 최소한의 에너지를 공급할 수 있는 온도로 설정될 수 있다.
기판이 제 1 온도로 제어되면, 개질 가스를 공급하여 표면층을 개질시킨다(S105). 개질 가스는 코로나 방전을 통해 산소를 포함하는 가스, 예를 들어 O3 또는 H2O를 캐리어 가스로 하여 과산화 수소를 기화하여 공급할 수 있다.
개질 가스를 공급함에 따라 표적 물질의 표면층은 후속되는 제거 단계에서 제거될 수 있는 물성으로 변화되게 된다.
표적 물질이 TiN 이고, 개질가스로 O3 또는 H2O2 중 하나를 사용하는 경우, 개질 후 TiN 의 표면층은 하기 화학식에 따라 TiO2로 변화된다.
TiN(s) + 3/2O2(g) → TiO2(s) + NO(g)
TiN(s) + 3H2O2(g) → TiO2(s) + NO(g) + 3H2O(g)
표면층 개질 후 아르곤가스(Ar) 등의 불활성가스를 이용하여 1차 퍼지를 수행할 수 있다(S107). 1차 퍼지를 통해 기판 표면에 잔존하는 개질가스가 제거된다. 일 실시예에서, 퍼지 가스는 개질 가스 공급 단계(S105)부터 지속적으로 공급할 수 있으나, 이에 한정되는 것은 아니다.
이어서, 기판의 온도를 제 2 온도로 제어할 수 있다(S109). 제 2 온도는 후속하여 공급되는 에칭 가스와 개질된 표면층이 반응을 일으킬 수 있는 온도로 설정될 수 있다.
일 실시예에서, 제 2 온도는 제 1 온도보다 50~100℃ 낮은 온도일 수 있다.
기판의 온도가 제 2 온도로 하강하면, 에칭 가스를 공급한다(S111). 에칭 가스는 플라즈마 발생 장치에 의해 라디칼화하여 공급할 수 있다. 플라즈마 발생 장치는 다이렉트 플라즈마 발생 장치 또는 리모트 플라즈마 발생 장치, 또는 마이크로파 플라즈마 발생 장치 중에서 선택될 수 있다. 아울러, 리모트 플라즈마 발생 장치는 CCP(Capacitor coupled plasma) 방식, ICP(Inductively Coupled Plasma) 방식 등을 사용할 수 있다.
일 실시예에서, 표적 물질층인 TiN막의 변형된 표면층 TiO2은 NF3, F2, CHF3, OF2, CF4 중 하나를 에칭 가스로 사용하여 제거할 수 있다.
TiN막과 TiO2막이 불소가 함유된 가스와 반응하는 특성은 다음과 같다.
TiN(s) + 3HF(g) → TiF3(s) + NH3(g)
TiO2(s) + 4HF(g) → TiF4(g) + 2H2O(g)
TiN막이 불화되어 생성되는 TiF3는 고체이며 비휘발성 특성으로 인해 제거되지 않고 표면에 잔존한다. 반면, TiO2막의 불화 결과로 생성된 TiF4는 기체이므로 휘발성을 지니며 ALE 반응이 가능하다.
따라서, 표적물질의 막 표면을 개질시킬 수 있는 최소한의 에너지를 공급하기 위해 제 1 온도에서 개질을 수행하고, 에칭 가스 주입 전에 온도를 제 2 온도로 변화시켜 리간드 교환 반응을 일으키도록 하여 목표 두께로 대상 막을 제거할 수 있다.
이어서, 아르곤 가스(Ar) 등의 불활성가스를 이용한 2차 퍼지 단계(S113)를 통해 반응 부산물 및 잔존 가스를 제거할 수 있다. 일 실시예에서, 퍼지 가스는 에칭 가스 공급시에도 지속적으로 공급될 수 있다.
표면층을 제거한 후에는 후처리 공정을 통해 기판 표면에 잔존하는 개질 물질을 제거할 수 있다(S115). 일 실시예에서, 후처리 공정은 수소 또는 비활성 가스 중에서 선택된 가스를 라디칼화하여 챔버 내에 주입하는 공정일 수 있다.
이와 같이, TiN 막의 ALE 공정은 개질 가스로 산소 함유 가스(O3 또는 H2O2)를 이용하여 표면을 산화시켜 TiO2로 변환시킨 뒤 라디칼화된 에칭 가스를 주입하는 것을 반복하여 수행된다. 이때, TiN 막 표면이 사화되기 위해서는 200℃ 이상의 온도가 필요하며, 반대로 라디칼화된 에칭 가스의 경우 TiO2 막을 선택적으로 제거하도록 150℃ 이하의 온도가 요구된다.
따라서, 개질 단계와 제거 단계의 온도를 제어하여 제거 대상막의 특성을 유지하면서 원하는 두께로 원자층 식각 공정을 수행할 수 있다.
도 4는 일 실시예에 의한 원자층 식각 장치의 구성도이다.
도 4를 참조하면, 원자층 식각 장치(10)는 챔버(100), 가스 공급부(200), 플라즈마 발생부(300) 및 컨트롤러(400)를 포함할 수 있다.
챔버(100)는 상부가 개방된 본체(110) 및 본체(110)의 상단 외주에 설치되는 탑 리드(120)를 포함할 수 있다. 탑 리드(120)의 내부 공간은 샤워 헤드(121)에 의해 폐쇄될 수 있다. 샤워 헤드(121)와 탑 리드(120) 사이에는 절연 링(R)이 설치되어, 챔버(100)와 샤워 헤드(121)를 전기적으로 절연시킬 수 있다.
챔버(100) 내부 공간(101, 103)은 증착 공정 등 기판(W)에 대한 처리가 이루어지는 공간일 수 있다. 본체(110) 측면의 지정된 위치에는 기판(W)이 반입 및 반출되는 게이트(G)가 마련될 수 있다. 본체(110)의 저면을 관통하여 기판(W)이 안착되는 서셉터(130)의 지지축(140)이 챔버(100) 내로 삽입될 수 있다.
서셉터(130)는 상면에 적어도 하나의 기판(W)이 안착되도록 전체적으로 평판 형상을 가지며, 가스 공급 장치(120)에 대향하여 수평 방향으로 설치될 수 있다. 지지축(140)은 서셉터(130) 후면에 수직 결합되며, 챔버(100) 외부의 구동부(미도시)와 연결되어, 서셉터(130)를 승강 및/또는 회전시키도록 구성될 수 있다.
서셉터(130)의 내부에는 히터(132)가 구비되어 상부에 안착된 기판(W)의 온도를 조절할 수 있다.
챔버(100) 내부는 일반적으로 진공 분위기로 형성되어야 하므로, 본체(110)의 지정된 위치, 예를 들어 하부 일측면에 펌프(160)와 연결된 배기구가 형성될 수 있다.
가스 공급 장치(120)는 본체(110) 상부에 서셉터(130)와 대향하도록 설치될 수 있다. 가스 공급 장치(120)는 가스 공급부(200)로부터 공급되는 다양한 공정가스를 챔버(100) 내부로 분사할 수 있다. 가스 공급 장치(120)는 샤워헤드 타입, 인젝터 타입, 노즐 타입 등 다양한 방식의 가스 공급 장치 중에서 선택될 수 있다.
가스 공급부(200)는 개질 가스, 에칭 가스, 퍼지 가스 등을 플라즈마 발생부(300)를 통해 가스 공급 장치(120)로 제공하도록 구성될 수 있다.
플라즈마 발생부(300)는 플라즈마 전력이 인가되면 플라즈마 분위기에서 활성화되어 가스 공급부(200)로부터 공급되는 공정 가스를 라디칼화할 수 있다.
플라즈마 발생부(300)는 다이렉트 플라즈마 발생 장치, 리모트 플라즈마 발생 장치, 또는 마이크로파 플라즈마 발생 장치 중에서 선택될 수 있다. 아울러, 리모트 플라즈마 발생 장치는 CCP(Capacitor coupled plasma) 방식, ICP(Inductively Coupled Plasma) 방식 등을 사용할 수 있다.
컨트롤러(400)는 원자층 식각 장치(10)의 전반적인 동작을 제어하도록 구성된다. 일 실시예에서 컨트롤러(400)는 챔버(100), 가스 공급부(200), 플라즈마 발생부(300)의 동작을 제어하며, 운용자와의 인터페이스를 통해 박막 증착 공정을 위한 제어 파라미터 등을 설정할 수 있다. 도시하지 않았지만, 컨트롤러(400)는 중앙처리장치, 메모리, 입출력 인터페이스 등을 포함할 수 있다.
본 기술의 일 실시예에 의한 원자층 식각 장치(10)는 제 1 처리 공간(101)을 제 1 온도로 제어하기 위한 제 1 온도 제어 수단(153) 및, 제 2 처리 공간(103)을 제 2 온도로 제어하기 위한 제 2 온도 제어 수단(155)을 더 포함할 수 있다.
제 1 온도 제어 수단(153)은 챔버(100) 내벽의 상단부를 둘러싸도록 구성되어 제 1 처리 공간(101)을 형성할 수 있다. 제 2 온도 제어 수단(155)은 챔버(100) 내벽의 하단부를 둘러싸도록 구성되어 제 2 처리 공간(103)을 형성할 수 있다.
제 1 온도 제어 수단(153)과 제 2 온도 제어 수단(155)은 절연부재(151)에 의해 상호 차단될 수 있다.
일 실시예에서, 개질 공정시 지지축(140)에 의해 서셉터(130)를 제 1 처리 공간(101)으로 상승시키고, 컨트롤러(400)에 의해 제 1 온도 제어 수단(153)을 제어하여 기판(W)의 온도를 제 1 온도로 제어할 수 있다. 제거 공정시에는 지지축(140)에 의해 서셉터(130)를 제 2처리 공간(103)으로 하강시키고 컨트롤러(400)에 의해 제 2 온도 제어 수단(155)을 제어하여 기판(W)의 온도를 제 2 온도로 제어할 수 있다.
하지만, 본 발명은 이에 한정되지 않으며, 제 1 처리 공간(101)에서 기판(W)을 제 2 온도로 제어하고 제 2 처리 공간(103)에서 기판(W)을 제 1 온도로 제어할 수도 있음은 물론이다.
ALE 공정이 N-사이클 반복되는 동안, 기판(W)을 상승 및 하강시키면서, 제 1 및 제 2 온도 제어 수단(153, 155)에 의해 개질 단계와 제거 단계를 위한 기판(W)의 온도를 가변시킬 수 있다.
도 5는 일 실시예에 의한 원자층 식각 장치의 구성도이다.
도 5를 참조하면, 일 실시예에 의한 원자층 식각 장치(50)는 제 1 처리 장치(510) 및 제 2 처리 장치(520)를 포함할 수 있다.
제 1 처리 장치(510)와 제 2 처리 장치(520)는 실질적으로 동일한 구성을 가질 수 있으므로, 도 5에는 제 1 처리 장치(510)에 대해서만 상세히 도시하였다.
제 1 및 제 2 처리 장치(510, 520) 각각은 챔버(100-1), 가스 공급부(200), 플라즈마 발생부(300) 및 컨트롤러(400)를 포함할 수 있다.
챔버(100-1)는 도 4에 도시한 챔버(100)에서 제 1 온도 제어 수단(153), 제 2 온도 제어 수단(155) 및 절연부재(151)를 생략한 구조일 수 있다.
일 실시예에서, 제 1 처리 장치(510)에 로딩된 기판(W)은 히터(132)에 의해 제 1 온도 또는 제 2 온도로 제어될 수 있고, 제 2 처리 장치(520)에 로딩된 기판(W)은 히터(132)에 의해 제 2 온도 또는 제 1 온도로 제어될 수 있다.
ALE 공정의 개질 단계에서, 기판(W)은 예를 들어 제 1 처리 장치(510) 및 제 2 처리 장치(520) 중 어느 하나의 장치에 로딩되고 제 1 온도로 제어될 수 있다. 이후의 제거 단계에서 기판(W)은 개질 단계와 다른 장치에 로딩되고 제 2 온도로 제어될 수 있다.
본 기술의 일 실시예에 의한 원자층 식각 장치는 복수, 예를 들어 4개 이상의 기판지지부가 배치되는 기판지지부 안착홈을 구비하는 서셉터를 이용할 수 있다.
복수의 기판지지부들은, 지지된 기판을 흡착고정하기 위한 진공척 또는 정전척일 수 있으며, 기판 이송시 기판지지면에 지지된 기판을 기판지지면에서 상측으로 들어올려 이격시키는 복수의 리프트핀들을 포함할 수 있다.
기판이송부는 복수의 기판지지부들 중 하나의 기판지지부에서 다른 기판지지부로 기판을 회전 이송하는 구성으로 다양한 구성이 가능하다.
기판이송부는 복수의 기판지지부들에 대응되는 개수로 형성되며, 상면에 기판이 안착되는 안착영역이 형성된 복수의 기판안착 블레이드들과, 복수의 기판안착 블레이드들이 방사형으로 결합되는 블레이드결합 몸체부와, 블레이드결합 몸체부에 결합되어 블레이드결합 몸체부를 지지하며, 지면에 수직한 회전축을 중심으로 회전 가능하게 설치되는 회전지지축을 포함할 수 있다.
복수의 기판지지부들은 기판이송부의 블레이드결합 몸체부를 중심으로 블레이드결합 몸체부의 둘레를 따라 등간격으로 배치될 수 있다.
복수의 기판안착 블레이드들은, 기판지지부의 리프트핀에 의해 상측으로 들어올려진 기판과 기판지지부 사이로 진입하여 해당 기판을 지지하기 위한 안착영역을 포함할 수 있다.
이때, 복수의 기판안착 블레이드는 리프트핀에 의해 지지된 기판과 기판지지부 사이의 공간으로 진입 시 복수의 리프트핀들과의 간섭을 피할 수 있는 형상으로 형성될 수 있다.
블레이브결합 몸체부는 회전지지축에 의해 지면에 수직한 회전축을 중심으로 회전되어, 복수의 기판안착 블레이드를 하나의 기판지지부에서 다른 기판지지부로 회전이동 시킬 수 있다.
복수의 기판지지부들 각각은 내부에 히터를 구비할 수 있다.
ALE 공정시, 각 기판지지부에 기판이 안착되어 동시에 ALE 공정을 진행할 수 있다. 특히, 개질 공정과 제거 공정은 각기 다른 기판지지부에서 수행될 수 있다. 개질 공정이 수행되는 기판지지부는 히터에 의해 제 1 온도로 제어될 수 있고, 제거 공정이 수행되는 기판지지부는 히터에 의해 제 2 온도로 제어될 수 있다.
어느 하나의 기판지지부에서 개질 공정이 완료된 기판은 기판 이송부에 의해 다른 기판지지부로 이동되어 제거 공정이 수행될 수 있다.
도 4 또는 도 5에 도시한 원자층 식각 장치, 또는 상술한 서셉터를 이용하여 개질 단계와 제거 단계에서의 기판 온도를 가변시켜 ALE 공정을 진행할 수 있다. 이에 따라, 표적 물질의 결정구조나 전기적 특성을 변화시키지 않으면서 표면층을 개질할 수 있고, 개질된 표면층과 에칭 가스가 리간드 교환반응을 일으켜 제거될 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 원자층 식각 장치
100, 100-1 : 챔버
200 : 가스 제공부
300 : 플라즈마 발생부
400 : 컨트롤러

Claims (12)

  1. 식각 대상 물질이 형성된 기판이 제공되는 단계;
    상기 기판을 제 1 온도로 제어하고, 개질 가스를 공급하여 상기 제거 대상 물질의 표면층을 개질하는 개질 단계; 및
    상기 기판을 상기 제 1 온도와 상이한 제 2 온도로 제어하고, 에칭 가스를 공급하여 상기 개질된 표면층을 제거하는 에칭 단계;
    를 포함하는 원자층 식각 방법.
  2. 제 1 항에 있어서,
    상기 개질 단계에서, 개질 가스는 플라즈마에 의해 라디칼화되어 공급되는 원자층 식각 방법.
  3. 제 1 항에 있어서,
    상기 에칭 단계에서, 에칭 가스는 플라즈마에 의해 라디칼화되어 공급되는 원자층 식각 방법.
  4. 제 2 항 또는 제 3 항 중 어느 하나의 항에 있어서,
    상기 플라즈마에 의해 라디칼화되어 공급되는 상기 개질 가스 또는 상기 에칭 가스 공급시 상기 기판의 온도는 150℃ 이하로 설정되는 원자층 식각 방법.
  5. 제 1 항에 있어서,
    상기 식각 대상 물질은 금속 산화막이며, 상기 제 2 온도는 상기 제 1 온도보다 높은 온도로 설정되는 원자층 식각 방법.
  6. 제 1 항에 있어서,
    상기 식각 대상 물질은 금속막이며, 상기 제 1 온도는 상기 제 2 온도보다 높은 온도로 설정되는 원자층 식각 방법.
  7. 제 1 항에 있어서,
    상기 개질 단계 및 상기 제거 단계는 복수회 반복되는 원자층 식각 방법.
  8. 제 1 항에 있어서,
    상기 개질 단계 및 상기 제거 단계는 동일 챔버 내에서 수행되는 원자층 식각 방법.
  9. 제 1 항에 있어서,
    상기 개질 단계 및 상기 제어 단계는 다른 챔버 내에서 수행되는 원자층 식각 방법.
  10. 제 1 처리 공간 및 제 2 처리 공간이 형성되는 챔버;
    상기 챔버 내부로 공정 가스를 분사하기 위한 가스 공급 장치;
    플라즈마 분위기에서 활성화되어 상기 가스 제공부로부터 공급되는 공정 가스를 라디칼화하여 상기 챔버 내부로 공급하는 플라즈마 발생부;
    상기 가스 공급 장치와 대향하도록 설치되며 상부에 적어도 하나의 기판이 안착되는 서셉터;
    상기 챔버 내벽의 상단부를 둘러싸도록 구성되어 상기 제 1 처리 공간을 형성하는 제 1 온도 제어 수단;
    상기 챔버 내벽의 하단부를 둘러싸도록 구성되어 상기 제 2 처리 공간을 형성하는 제 2 온도 제어 수단; 및
    상기 제 1 온도 제어 수단을 제어하여 상기 제 1 처리 공간 내에 로딩된 기판을 상기 제 1 온도로 제어하고, 상기 제 2 온도 제어 수단을 제어하여 상기 제 2 처리 공간 내에 로딩된 기판을 상기 제 2 온도로 제어하도록 구성되는 컨트롤러;를 포함하여,
    상기 제 1 처리 공간 및 상기 제 2 처리 공간 중 어느 하나의 공간에서 식각 대상 물질 표면층을 개질하고, 다른 하나의 공간에서 개질된 상기 표면층을 에칭하도록 구성되는 원자층 식각 장치.
  11. 제 10 항에 있어서,
    상기 제 1 온도 제어 수단과 상기 제 2 온도 제어 수단을 차단하는 절연부재를 더 포함하도록 구성되는 원자층 식각 장치.
  12. 제 10 항에 있어서,
    상기 플라즈마 발생부는, 상기 가스 제공부로부터 개질 가스 또는 에칭 가스를 공급받아 라디칼화하여 상기 챔버 내부로 공급하도록 구성되는 원자층 식각 장치.
KR1020200103249A 2020-08-18 2020-08-18 원자층 식각 방법 및 장치 KR20220022502A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200103249A KR20220022502A (ko) 2020-08-18 2020-08-18 원자층 식각 방법 및 장치
US17/367,100 US11784029B2 (en) 2020-08-18 2021-07-02 Method and apparatus for atomic layer etching
CN202110940714.0A CN114078684A (zh) 2020-08-18 2021-08-17 原子层刻蚀方法及装置
TW110130334A TWI810629B (zh) 2020-08-18 2021-08-17 原子層蝕刻方法及裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200103249A KR20220022502A (ko) 2020-08-18 2020-08-18 원자층 식각 방법 및 장치

Publications (1)

Publication Number Publication Date
KR20220022502A true KR20220022502A (ko) 2022-02-28

Family

ID=80271024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200103249A KR20220022502A (ko) 2020-08-18 2020-08-18 원자층 식각 방법 및 장치

Country Status (4)

Country Link
US (1) US11784029B2 (ko)
KR (1) KR20220022502A (ko)
CN (1) CN114078684A (ko)
TW (1) TWI810629B (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10096487B2 (en) 2015-08-19 2018-10-09 Lam Research Corporation Atomic layer etching of tungsten and other metals
US9984858B2 (en) 2015-09-04 2018-05-29 Lam Research Corporation ALE smoothness: in and outside semiconductor industry
TWI658512B (zh) 2016-02-23 2019-05-01 東京威力科創股份有限公司 原子層蝕刻用方法與系統
US10692724B2 (en) * 2016-12-23 2020-06-23 Lam Research Corporation Atomic layer etching methods and apparatus
DE102017211539A1 (de) 2017-07-06 2019-01-10 Carl Zeiss Smt Gmbh Verfahren zum Entfernen einer Kontaminationsschicht durch einen Atomlagen-Ätzprozess
US10763083B2 (en) 2017-10-06 2020-09-01 Lam Research Corporation High energy atomic layer etching
WO2019226341A1 (en) * 2018-05-25 2019-11-28 Lam Research Corporation Thermal atomic layer etch with rapid temperature cycling

Also Published As

Publication number Publication date
US11784029B2 (en) 2023-10-10
US20220059325A1 (en) 2022-02-24
TWI810629B (zh) 2023-08-01
TW202209482A (zh) 2022-03-01
CN114078684A (zh) 2022-02-22

Similar Documents

Publication Publication Date Title
JP7453958B2 (ja) チャンバからＳｎＯ２膜を洗浄するための方法
KR101174953B1 (ko) 반도체 처리용 성막 장치 및 그 사용 방법과, 컴퓨터로 판독 가능한 매체
US20210098258A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR101445927B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
US9396930B2 (en) Substrate processing apparatus
JP6124477B2 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
KR102242263B1 (ko) 금속 오염 방지 방법 및 성막 장치
KR101528289B1 (ko) 질화 티탄막의 형성 방법
US20220170160A1 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
JP2011243620A (ja) 成膜方法および成膜装置
US9552981B2 (en) Method and apparatus for forming metal oxide film
US20230005740A1 (en) Modulation of oxidation profile for substrate processing
WO2017022086A1 (ja) 半導体装置の製造方法、エッチング方法、及び基板処理装置並びに記録媒体
KR20210079649A (ko) 원자층 식각 방법
KR20220022502A (ko) 원자층 식각 방법 및 장치
US20190304797A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
KR20200011876A (ko) 성막 방법 및 성막 장치
US20210202232A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
CN112740364B (zh) 半导体装置的制造方法、基板处理装置和记录介质
JP7408772B2 (ja) 基板処理装置、排気装置、半導体装置の製造方法、基板処理方法及びプログラム
US11043377B1 (en) Method of manufacturing semiconductor device
JP6108530B2 (ja) 半導体装置の製造方法、プログラムおよび基板処理装置
KR20230136016A (ko) 원자 층 에칭의 에칭 선택도 제어
KR20220064147A (ko) 기판 처리 방법
KR20220040993A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램