KR20220019281A - 개별 콤포넌트의 어셈블리에서의 위치 오차 보상용 재료 - Google Patents

개별 콤포넌트의 어셈블리에서의 위치 오차 보상용 재료 Download PDF

Info

Publication number
KR20220019281A
KR20220019281A KR1020227000870A KR20227000870A KR20220019281A KR 20220019281 A KR20220019281 A KR 20220019281A KR 1020227000870 A KR1020227000870 A KR 1020227000870A KR 20227000870 A KR20227000870 A KR 20227000870A KR 20220019281 A KR20220019281 A KR 20220019281A
Authority
KR
South Korea
Prior art keywords
substrate
coating
individual components
dynamic release
individual
Prior art date
Application number
KR1020227000870A
Other languages
English (en)
Inventor
매튜 알. 셈러
사무엘 브라운
Original Assignee
쿨리케 & 소파 네덜란드 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿨리케 & 소파 네덜란드 비.브이. filed Critical 쿨리케 & 소파 네덜란드 비.브이.
Publication of KR20220019281A publication Critical patent/KR20220019281A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/26—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes
    • G01B11/27—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes for testing the alignment of axes
    • G01B11/272—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes for testing the alignment of axes using photoelectric detection means
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/10—Scanning systems
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/0025—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00 for optical correction, e.g. distorsion, aberration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Laser Beam Processing (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

어셈블리는, 기판; 기판의 표면 상에 배치된 빙햄 유체(Bingham fluid)를 포함하는 코팅(coating); 및 빙햄 유체를 포함하는 코팅에 부분적으로 매립되거나 그 위에 배치된 개별 콤포넌트(discrete component)를 포함한다. 방법은, 캐리어(carrier) 상에 배치된 동적 릴리즈 구조체(dynamic release structure)를 조사하는(irradiating) 단계 - 개별 콤포넌트가 동적 릴리즈 구조체에 부착되고, 조사에 의해 캐리어로부터 개별 콤포넌트가 릴리즈됨 - ; 및 기판의 표면 상에 배치된 코팅 내에 또는 코팅 상에 릴리즈된 개별 콤포넌트를 수용하는 단계 - 코팅은 빙햄 유체를 포함함 - 를 포함한다.

Description

개별 콤포넌트의 어셈블리에서의 위치 오차 보상용 재료
본 출원은 여기에 전체가 참조로 포함된 미국 출원 62,859,830(출원일 : 2019년 6월 11일)에 대한 우선권을 주장한다.
본원은 일반적으로 기판에 개별 콤포넌트를 어셈블링하는 것에 관한 것이다.
양태에서, 어셈블리는, 기판; 기판의 표면 상에 배치된 빙햄 유체(Bingham fluid)를 포함하는 코팅(coating); 및 빙햄 유체를 포함하는 코팅에 부분적으로 매립되거나 그 위에 배치된 개별 콤포넌트(discrete component)를 포함한다.
실시형태는 이하의 피쳐(feature)들 중 임의의 하나 이상을 포함할 수 있다.
빙햄 유체는, 플럭스(flux), 솔더 페이스트(solder paste), 도전성 잉크, 반도체 잉크, 겔(gel), 및 화학적으로 불활성인 재료, 중 하나 이상을 포함한다.
개별 콤포넌트는 LED(light emitting diode)를 포함한다.
기판은 반도체 웨이퍼를 포함한다. 기판은 테이프(tepe)를 포함한다. 기판은 강성 기판(rigid substrate)을 포함한다. 기판은 인쇄 회로 보드(printed circuit board)를 포함한다.
양태에서, 어셈블리는, 기판; 및 기판 상에 배치된 빙햄 유체를 포함하는 코팅을 포함하고, 코팅의 제1 표면은 기판과 접촉하고, 코팅은, 개별 콤포넌트가 제1 표면의 반대편인 코팅의 제2 표면 상에 입사할 때, 개별 콤포넌트가 코팅 상에 배치되거나 코팅에 부분적으로 매립되도록 구성된다.
실시형태는 이하의 피쳐(feature)들 중 임의의 하나 이상을 포함할 수 있다.
빙햄 유체는, 플럭스(flux), 솔더 페이스트(solder paste), 도전성 잉크, 반도체 잉크, 겔(gel), 및 화학적으로 불활성인 재료, 중 하나 이상을 포함한다. 빙햄 유체는 도전성 페이스트를 포함한다.
기판은 인쇄 회로 보드(printed circuit board)를 포함한다.
양태에서, 방법은, 캐리어(carrier) 상에 배치된 동적 릴리즈 구조체(dynamic release structure)를 조사하는(irradiating) 단계 - 개별 콤포넌트가 동적 릴리즈 구조체에 부착되고, 조사에 의해 캐리어로부터 개별 콤포넌트가 릴리즈됨 - ; 및 기판의 표면 상에 배치된 코팅 내에 또는 코팅 상에 릴리즈된 개별 콤포넌트를 수용하는 단계 - 코팅은 빙햄 유체를 포함함 - 를 포함한다.
실시형태는 이하의 피쳐(feature)들 중 임의의 하나 이상을 포함할 수 있다.
동적 릴리즈 층을 조사하는 단계는 레이저 에너지로 동적 릴리즈 층을 조사하는 단계를 포함한다.
조사는 동적 릴리즈 층의 적어도 일부의 제거(ablation)를 유도한다.
방법은 조사 단계 전에 동적 릴리즈 층의 접착을 감소시키는 단계를 포함한다.
동적 릴리즈 층을 조사하는 단계는 캐리어를 통해 동적 릴리즈 층을 조사하는 단계를 포함한다.
개별 콤포넌트는 LED를 포함한다.
제2 기판은 테이프를 포함한다. 제2 기판은 인쇄 회로 보드를 포함한다.
양태에서, 방법은, 타겟 기판의 표면 상에, 빙햄 유체를 포함하는 코팅을 형성하는 단계; 및 코팅 내에 또는 코팅 상에 레이저 보조 이송 프로세스(laser-assisted transfer process)에 의해 캐리어로부터 이송된 개별 콤포넌트를 수용하는 단계를 포함한다.
실시형태에서, 빙햄 유체를 포함하는 코팅을 형성하는 단계는, 플럭스, 솔더 페이스트, 도전성 잉크, 반도체 잉크, 겔, 및 화학적으로 불활성인 재료 중 하나 이상을 타겟 기판의 표면 상에 배치하는 단계를 포함한다.
양태에서, 방법은, 레이저 보조 이송 시스템에 장착된 개별 콤포넌트 어셈블리의 개별 콤포넌트와 타겟 기판 상의 타겟 위치 사이의 정렬 오차를 결정하는 단계 - 개별 콤포넌트 어셈블리는 동적 릴리즈 층에 의해 지지체에 부착된 개별 콤포넌트를 포함함 - ; 정렬 오차에 기초하여 빔 오프셋 특성을 결정하는 단계; 및 레이저 보조 이송 시스템의 광학 엘리먼트에 빔 오프셋 특성을 나타내는 신호를 제공하는 단계 - 광학 엘리먼트는 빔 오프셋 특성에 따라 개별 콤포넌트에 관하여 빔 패턴의 위치를 조정하도록 구성됨 - 를 포함한다.
실시형태는 이하의 피쳐(feature)들 중 임의의 하나 이상을 포함할 수 있다.
방법은 광학 엘리먼트에 의해 빔 오프셋 특성에 따라 개별 콤포넌트에 관하여 빔 패턴의 위치를 조정하는 단계를 포함한다. 방법은 검류계 레이저 스캐너(galvanometer laser scanner)를 사용하여 빔 패턴의 위치를 조정하는 단계를 포함한다.
정렬 오차를 결정하는 단계는 정렬 오차의 크기 및 정렬 오차의 방향 중 하나 이상을 결정하는 단계를 포함한다.
빔 오프셋 특성을 결정하는 단계는 개별 콤포넌트의 중심과 개별 콤포넌트 상의 오프셋 위치 사이의 오프셋을 결정하는 단계를 포함한다. 오프셋을 결정하는 단계는 개별 콤포넌트의 중심과 개별 콤포넌트의 오프셋 위치 사이의 오프셋의 크기 및 방향 중 하나 이상을 결정하는 단계를 포함한다.
방법은 정렬 오차를 적어도 부분적으로 보상하기 위해 빔 오프셋 특성을 결정하는 단계를 포함한다. 방법은, 빔 패턴이 빔 오프셋 특성에 따라 개별 콤포넌트 어셈블리 상에 입사될 때, 개별 콤포넌트가 기판 상의 타겟 위치에 이송되도록, 빔 오프셋 특성을 결정하는 단계를 포함한다.
방법은 머신 비전 시스템(machine vision system)을 사용하여 정렬 오차를 결정하는 단계를 포함한다.
방법은, 빔에 의해 동적 릴리즈 층을 조사하는 단계를 포함하고, 개별 콤포넌트에 관한 빔 패턴의 위치는 빔 오프셋 특성에 따라 조정되고, 조사는 개별 콤포넌트가 캐리어 기판으로부터 릴리즈되게 한다.
방법은 타겟 기판 상의 타겟 위치에 개별 콤포넌트를 수용하는 단계를 포함한다.
양태에서, 시스템은 메모리에 커플링된 하나 이상의 프로세서를 포함하는 컴퓨팅 시스템을 포함하고, 하나 이상의 프로세서는, 개별 콤포넌트 어셈블리의 개별 콤포넌트와 타겟 기판 상의 타겟 위치 사이의 정렬 오차를 결정하도록 - 개별 콤포넌트 어셈블리는 동적 릴리즈 층에 의해 지지체에 부착된 개별 콤포넌트를 포함하고, 개별 콤포넌트 어셈블리는 레이저 보조 이송 시스템에 장착됨 - ; 정렬 오차에 기초하여 빔 오프셋 특성을 결정하도록, 그리고 레이저 보조 이송 시스템의 광학 엘리먼트에 빔 오프셋 특성을 나타내는 신호를 제공하도록 - 광학 엘리먼트는 빔 오프셋 특성에 따라 개별 콤포넌트에 관한 빔 패턴의 위치를 조정하도록 구성됨 - 구성된다.
실시형태는 이하의 피쳐(feature)들 중 임의의 하나 이상을 포함할 수 있다.
시스템은 광학 엘리먼트를 포함한다. 광학 엘리먼트는 검류계 레이저 스캐너(galvanometer laser scanner)를 포함한다.
빔 오프셋 특성을 결정하는 단계는 개별 콤포넌트의 중심과 개별 콤포넌트 상의 오프셋 위치 사이의 오프셋을 결정하는 단계를 포함한다. 오프셋을 결정하는 단계는 개별 콤포넌트의 중심과 개별 콤포넌트의 오프셋 위치 사이의 오프셋의 크기 및 방향 중 하나 이상을 결정하는 단계를 포함한다.
하나 이상의 프로세서 및 메모리는, 정렬 오차를 적어도 부분적으로 보상하기 위해 빔 오프셋 특성을 결정하도록 구성된다. 하나 이상의 프로세서 및 메모리는, 빔 패턴이 빔 오프셋 특성에 따라 개별 콤포넌트 어셈블리 상에 입사할 때, 개별 콤포넌트가 기판 상의 타겟 위치에 이송되게 하기 위한 빔 오프셋 특성을 결정하도록 구성된다.
하나 이상의 프로세서 및 메모리는 머신 비전 시스템을 구현한다.
도 1(a) 및 도 1(b)는 레이저 보조 이송 프로세스의 다이어그램이다.
도 2(a) 내지 도 2(c)는 레이저 보조 이송 프로세스의 다이어그램이다.
도 3은 레이저 보조 이송을 위한 시스템의 다이어그램이다.
도 4는 개별 콤포넌트 및 타겟 기판의 다이어그램이다.
도 5(a) 내지 도 5(c)는 레이저 보조 이송 프로세스의 다이어그램이다.
본 발명자는 여기에서, 지지체로부터 타겟 기판으로의 개별 콤포넌트의 이송을 위해 레이저 보조 프로세스에서의 위치 오차를 해결하기 위한 접근법을 개시한다. 일부 실시예에서, 타겟 기판은 개별 콤포넌트가 수용되는 빙햄 유체를 포함하는 코팅을 포함할 수 있다. 빙햄 유체는 이송된 개별 콤포넌트의 위치의 자발적 시프트를 방지할 수 있고, 이에 따라 개별 콤포넌트의 고정밀 이송에 기여한다.
도 1(a)는 기판(130) 상에 개별 콤포넌트(102)의 고처리량, 저비용 무접촉 어셈블리를 위한 레이저 보조 이송 프로세스를 도시한다. 개별 콤포넌트라는 용어는 일반적으로 예를 들어 제품 또는 전자 디바이스의 일부가 되는 모든 유닛, 예를 들어 전자기기, 전기기계, 광전지, 광전자, 또는 광전자 콤포넌트, 모듈, 또는 시스템, 예컨대 반도체 재료의 일부 상에 형성된 회로를 가진 임의의 반도체 재료를 나타낸다. 일부 실시예에서, 개별 콤포넌트는 LED(light emitting diode)일 수 있다. 개별 콤포넌트는 초박형일 수 있으며, 이는 최대 두께가 100 μm 이하, 50 μm 이하, 40 μm 이하, 30 μm 이하, 25 μm 이하, 20 μm 이하, 10 μm 이하, 또는 5 μm 이하인 것을 의미한다. 개별 콤포넌트는 초소형일 수 있으며, 이는 최대 길이 또는 폭 치수가 측면당(per side) 300 μm, 측면당 100 μm, 측면당 50 μm, 측면당 20 μm, 또는 측면당 10 μm 이하인 것을 의미한다. 개별 콤포넌트는 초박형 및 초소형일 수 있다.
레이저 보조 이송 프로세스에서, 개별 콤포넌트 어셈블리(108)는 콤포넌트 이송 시스템(100) 내에 배치된다. 개별 콤포넌트 어셈블리(108)는 지지체(110)를 포함하고, 지지체(110)의 전면 상에 동적 릴리즈 구조체(112)가 배치되어 있다. 개별 콤포넌트(102)는 동적 릴리즈 구조체(112)에 의해 지지체(110)에 부착된다. 지지체(110)는, 예컨대 유리 또는 강성 폴리머 기판 등의 강성 지지체일 수 있고; 또는 테이프 등의 유연한 지지체일 수 있다. 동적 릴리즈 구조체(112)는 2개, 3개, 4개, 또는 4개보다 많은 층들을 가진 구조체와 같은 다층 구조체 또는 단일층 구조체일 수 있다.
레이저 보조 이송 프로세스에서, 지지체(110)의 후면은 레이저 광 예컨대 빔 패턴(116)과 같은 방사선으로 조사된다. 빔 패턴(116)은 예컨대 단일 광원으로부터 또는 다수의 광원으로부터의 단일 빔(도시됨) 또는 다수의 빔의 패턴일 수 있다. 지지체(110)는 방사선의 파장(예를 들어, 레이저 에너지)에 대해 투명하다. 주어진 파장에 투명한 엘리먼트는 주어진 파장의 적어도 일부의 방사선이 엘리먼트를 통과하는 엘리먼트이다. 방사선은 지지체(110)를 통과하여 동적 릴리즈 구조체(112)의 영역 상에 입사되고, 이에 따라 레이저 빔 패턴(116)이 입사되는 영역(조사 영역으로 지칭함)에서의 동적 릴리즈 층의 적어도 일부의 두께의 제거(ablation)를 초래한다. 제거는 제한된 가스를 생성하고 팽창하여 동적 릴리즈 구조체(112)에 응력을 생성한다. 응력은 동적 릴리즈 구조체(112)의 재료 중 적어도 일부가 변형되어 하나 이상의 블리스터(blister)(118)가 형성되게 한다. 예를 들어, 빔 패턴(116)이 단일 빔 또는 밀접하게 이격된 다중 빔의 패턴인 경우, 단일 블리스터(118)가 형성된다. 빔 패턴(116)이 충분히 이격된 다중 빔을 포함하는 경우에, 다중 블리스터(118)의 패턴이 형성된다. 여기서 블리스터(118)라는 용어는 일반적으로 다중 블리스터의 패턴 또는 단일 블리스터를 의미한다.
블리스터(118)는 개별 콤포넌트(102)에 기계적 힘을 가한다. 블리스터(118)에 의해 가해지는 기계적 힘이 개별 콤포넌트(102)와 동적 릴리즈 구조체(112) 사이의 접착을 극복하기에 충분할 때, 블리스터(118)에 의해 가해지는 기계적 힘(중력과 함께)은 타겟 기판(130)으로의 이송을 위해 개별 콤포넌트를 지지체(110)로부터 멀어지게 추진한다(예를 들어, 하향 방향으로).
레이저 보조 이송 프로세스에 대한 추가 설명은 미국 특허 공개 US 2014/0238592에서 찾을 수 있으며, 그 내용은 그 전체가 여기에 참조로 포함된다.
이송 벡터(150)는 지지체(110)로부터 릴리즈된 개별 콤포넌트(102)의 이동 방향을 나타내고 타겟 기판(130) 상의 개별 콤포넌트(102)의 궁극적인 배치를 가리킨다. 이송 벡터(150)의 방향은 개별 콤포넌트(102)에 관한 레이저 빔 패턴(116)의 위치의 함수이다. 개별 콤포넌트(102)에 관하여 입사 레이저 빔 패턴(116)이 중심에 있을 때, 도 1(a) 및 1b에 도시된 바와 같이, 결과적인 블리스터(118)(예컨대 단일 블리스터 또는 다수의 블리스터의 패턴)도 개별 콤포넌트(102)에 관하여 중심에 있고, 이송 벡터(150)는 동적 릴리즈 구조체(112) 의 표면에 수직이다(법선 이송 벡터로 지칭됨). 그 결과, 개별 콤포넌트(102)는 개별 콤포넌트 어셈블리(108)에서 개별 콤포넌트(102)의 위치 바로 아래의 위치에서 타겟 기판(130) 상에 놓인다(land).
레이저 보조 이송 프로세스의 목적은 개별 콤포넌트(102)를 타겟 기판(130) 상의 특정 타겟 위치(140)로 이송하는 것일 수 있다. 타겟 위치(140)는 개별 콤포넌트(102)의 중심이 위치되도록 의도된 타겟 기판(130) 상의 위치일 수 있다. 예컨대, 타겟 기판(130)이 인쇄 회로 보드와 같은 디바이스 기판인 경우, 타겟 위치(140)는 본드 패드와 같은 상호접속 엘리먼트가 개별 콤포넌트(102) 상의 상호접속 엘리먼트와 정렬될 위치일 수 있다.
타겟 기판(130) 상의 타겟 위치(140)를 개별 콤포넌트 어셈블리(108) 내의 개별 콤포넌트의 위치와 정렬시키기 위해, 타겟 기판(130)이 개별 콤포넌트 어셈블리(108)에 관하여 이동되거나, 개별 콤포넌트 어셈블리(108)가 타겟 기판(130)에 관하여 이동되거나, 두가지 모두일 수 있다. 상대 이동은 선형 이송 스테이지, 액추에이터, 또는 다른 적합한 기계적 조정 디바이스 등의 기계적 조정 메카니즘을 사용하여 구현될 수 있다. 예를 들어, 개별 콤포넌트 어셈블리(108) 내의 개별 콤포넌트(102)의 중심의 글로벌 x-y 좌표계에서의 좌표는 타겟 위치의 글로벌 x-y 좌표와 일치하도록 조정될 수 있다.
개별 콤포넌트 어셈블리(108)와 타겟 기판(130)의 상대적인 위치 설정의 기계적 조정은 때때로 예를 들어 기계적 조정 디바이스의 부정확성으로 인한 x-축, y-축, 또는 둘 다를 따른 편차와 같은 오차의 영향을 받을 수 있다. 이러한 오차는, 개별 콤포넌트(102)의 x-y 좌표와 타겟 위치(140)의 x-y 좌표 사이의 정렬 오차를 초래할 수 있다. 예컨대 기계적 조정으로 인한 오차에 추가하거나 이 오차를 대신하여, 오차의 다른 소스가 개별 콤포넌트(102)의 x-y 좌표와 타겟 위치(140)의 x-y 좌표 사이의 정렬 오차에 기여할 수도 있다. 예컨대, 개별 콤포넌트 어셈블리(108) 내의 개별 콤포넌트(102)의 예상 위치와 개별 콤포넌트 어셈블리(108) 내의 개별 콤포넌트(102)의 실제 위치 사이의 차이는 개별 콤포넌트(102)의 단편화(singulation) 동안 또는 개별 콤포넌트(102)의 지지체(110) 상의 배치 동안 발생할 수 있다. 타겟 위치(140)와 개별 콤포넌트 어셈블리(108) 내의 개별 콤포넌트(102)의 위치 사이의 x-y 좌표 정렬이 개별 콤포넌트(108)의 예상 위치에 기초하는 경우, 사전 프로세싱으로부터 초래된 이러한 차이는 타겟 위치(140)의 x-y 좌표와 개별 콤포넌트(102)의 x-y 좌표 사이의 정렬 오차를 초래할 수 있다. 일부 실시예에서, 이러한 정렬 오차는, 레이저 보조 이송 프로세스를 개시하기 전에 개별 콤포넌트 어셈블리(108)과 타겟 기판(130)의 상대적 위치의 미세한 기계적 조정에 의해 적어도 부분적으로 해결될 수 있다.
도 2(a)-2(c)를 참조하면, 일부 실시예에서, 빔 패턴(116)은 레이저 보조 이송 프로세스 동안 개별 콤포넌트(102)의 중심으로 오프셋될 수 있고, 이것은 개별 콤포넌트의 중심으로부터 오프셋되는 위치에서 빔 패턴(116)이 입사되는 것을 의미한다. 빔 패턴(116)의 오프셋은, 타겟 위치(140)의 x-y 좌표와 개별 콤포넌트(102)의 x-y 좌표 사이의 정렬 오차를 적어도 부분적으로 보상하는데 사용될 수 있다.
빔 패턴(116)이 개별 콤포넌트(102)로부터 오프셋되는 경우(예컨대, 중심에 있지 않음), 결과적인 블리스터(118)(예컨대, 단일 블리스터 또는 다수의 블리스터의 패턴)도 개별 콤포넌트(102)에 관하여 중심에 있지 않다. 이 오프셋은 이송 벡터(150)가 표면 법선으로부터 각도 α[각도 이송 벡터(angled transfer vector)로 지칭됨]만큼 발산하게 한다. 이송 벡터(150)의 각도 α는 개별 콤포넌트(102)의 중심으로부터 빔 패턴(116)의 오프셋(때로는 빔 오프셋으로 지칭됨)의 크기(d) 및 방향에 관련된다. 법선 이송 벡터(예컨대, 도 1(a)에 도시된 바와 같음)에 의해, 개별 콤포넌트(102)는 개별 콤포넌트 어셈블리 내의 개별 콤포넌트(102)의 위치 바로 아래에 있는 타겟 위치(140)로 이송될 것이다. 각도 이송 벡터는 개별 콤포넌트(102)가 타겟 위치(140)에 관해 시프트되는 타겟 기판(130) 상의 오프셋 위치(134)로 이송되게 한다.
도 2(b) 및 2(c)는 개별 콤포넌트(102)의 중심으로부터 오프셋되는 빔 패턴(116)에 의해, 부착된 개별 콤포넌트(102)를 가진 개별 콤포넌트 어셈블리(108)의 상면도를 도시한다. 점선 박스(132)는 이송 후 타겟 기판(130) 상의 개별 콤포넌트(102)의 위치를 나타내며, 점선 박스는 오프셋 위치(134)에 중심을 두고 있다. 타겟 위치(140)와 오프셋 위치(134) 사이의 거리는 빔 패턴(116)의 오프셋에 의해 유도되는 배치 오차(ε)이다. 배치 오차(ε)는 도 2(b)에 도시된 바와 같이 x축을 따르고; y축(미도시)을 따르고; 도 2(c)에 도시된 바와 같이 x축과 y축 각각을 따르는 성분을 가질 수 있다.
배치 오차(ε)의 크기는 타겟 기판(130)의 상부 표면과 개별 콤포넌트 어셈블리(108) 내의 개별 콤포넌트(102)의 하부 표면 사이의 갭(gap)(135)의 높이(g)와 빔 오프셋의 크기(d)에 관련된다. 예컨대, 빔 오프셋의 크기(d)는 갭 높이(g)가 주어지면 배치 오차(ε)와 직접적인 선형 관계를 가질 수 있다. 이송 벡터(150)가 가리키는 공간 방향은 빔 오프셋의 방향과 반대이다. 예컨대, 도 2(a)에서, 빔 패턴(116)은 도면의 좌측으로 오프셋되어 있는 반면, 이송 벡터(150)는 도면의 우측을 향하고 있다.
위에서 논의된 바와 같이, 개별 콤포넌트(102)의 x-y 좌표와 타겟 위치(140)의 x-y 좌표 사이에 정렬 오차가 발생할 수 있다. 이러한 오차를 보상하기 위해, 배치 오차(ε)가 개별 콤포넌트(102)의 x-y 좌표와 타겟 위치(140)의 x-y 좌표 사이의 정렬 오차와 매치되도록, 빔 패턴(116)이 적절하게 오프셋될 수 있다. 빔 패턴(116)에 오프셋을 도입하여 정렬 오차를 보상하는 것은 레이저 보조 이송 프로세스를 위한 정확한 정렬을 달성하는 데 도움이 될 수 있고 정렬의 신속한 달성을 가능하게 하여 높은 처리율 이송 프로세스를 용이하게 할 수 있다.
실시예에서, 도 3을 참조하면, 레이저 보조 이송 시스템(300)에서의 개별 콤포넌트(102)의 x-y 좌표와 타겟 위치(140)의 x-y 좌표 사이에 정렬 오차(a)(미도시)가 존재할 수 있다. 정렬 오차(a)는 예를 들어 기계적 정렬 메커니즘의 부정확성, 지지체(110) 상의 개별 콤포넌트(102)의 위치 오차, 또는 다른 이유들로 인한 것일 수 있다. 정렬 오차를 보상하기 위해, 빔 패턴(116)은 정렬 오차(a)에 동일한 배치 오차(ε)를 초래하는 각도 이송 벡터(150)를 발생시키도록 오프셋될 수 있다. 이어서, 개별 콤포넌트 어셈블리(108) 내의 개별 콤포넌트(102)의 x-y 좌표와 타겟 위치(140)의 x-y 좌표 사이의 정렬 오차에도 불구하고, 개별 콤포넌트(102)는 타겟 위치(140)로 직접 이송된다.
레이저 보조 이송 시스템(300)은 레이저 등의 광원(302)을 포함한다. 광원(302)으로부터 빔 패턴(116)으로의 광 빔(306)을 형성할 수 있는, 렌즈, 회절 광학 엘리먼트(예컨대, 빔 스플리터) 등의 하나 이상의 광학 엘리먼트(304)에 광원(302)으로부터의 광 빔(306)이 입사될 수 있다. 빔 패턴(116)은, 광의 단일 빔(도시된 바와 같음)일 수 있거나, 광 빔(306)보다 작은 사이즈(예컨대, 직경)를 가진 광의 빔인 다수의 빔렛(beamlet)을 포함할 수 있다.
카메라 등의 광 검출기(310)는 타겟 기판(130) 상의 타겟 위치(140)와 개별 콤포넌트(102)의 상대적 위치의 이미지를 캡쳐하도록 배치된다. 정렬 오차(a)를 결정하기 위해, 메모리에 커플링된 하나 이상의 프로세서를 포함하고 이미지(312)를 프로세싱하도록 구성된 컴퓨팅 시스템(314)에 광 검출기(310)으로부터의 이미지(312)가 제공된다. 예컨대, 컴퓨팅 시스템(312)은, 개별 콤포넌트(102)와 타겟 위치(140)를 식별하기 위한 그리고 개별 콤포넌트(102)의 중심과 타겟 위치(140) 사이의 분리의 크기 및 방향을 결정하기 위한 머신 비전 접근법(machine vision approach)를 구현할 수 있다.
정렬 오차(a)에 기초하여, 컴퓨팅 시스템(312)은, 빔 패턴(116)이 빔 오프셋 특성에 의해 오프셋될 때 개별 콤포넌트(102)가 타겟 위치(140)로 이송되도록, 빔 패턴(116)에 대한 빔 오프셋 특성을 결정한다. 빔 오프셋 특성은 빔 오프셋의 크기(d) 및 빔 오프셋의 방향을 나타낸다. 일부 실시예에서, 빔 오프셋 특성은 빔 패턴(116) 내의 빔렛들의 수 또는 배열과 같은 다른 파라미터들을 나타낼 수 있다.
컴퓨팅 시스템(314)은, 예컨대 빔 오프셋 특성에 따라 빔 패턴(116)의 위치를 조정하기 위해 하나 이상의 광학 엘리먼트(318)를 제어하도록, 레이저 보조 이송 시스템(300)에 빔 오프셋 특성을 나타내는 신호(316)를 제공한다. 실시예에서, 하나 이상의 광학 엘리먼트(318)는 빔 패턴(116)의 위치를 조정할 수 있는 검류계 레이저 스캐너와 같은 스캐너일 수 있다.
스캐너에 의한 빔 오프셋 특성을 구현함으로써, 정렬 오차에 대한 보상이 빠르게 달성될 수 있고, 개별 콤포넌트 당 이송 시간이 단축될 수 있고, 이에 따라 레이저 보조 이송 프로세스의 처리량이 증가된다.
도 4를 참조하면, 일부 실시예에서, 레이저 보조 이송 프로세스에서 개별 콤포넌트(102)를 수용하는 타겟 기판(430)은 그 표면 상에 배치된 다이 캐칭 물질(die catching material)(402)을 포함하는 코팅을 포함할 수 있다. 다이 캐칭 물질(DCM)(402)은 개별 콤포넌트가 캐리어 기판으로부터 이송될 때 개별 콤포넌트를 수용하고 타겟 기판 상의 개별 콤포넌트의 이동 후 움직임을 감소시키면서 타겟 위치에 유지하는 물질일 수 있다. 우리는 때때로 개별 콤포넌트를 수용하고 타겟 위치에 유지하는 프로세스를 개별 콤포넌트를 캐치하는 것으로 참조한다. DCM은 개별 콤포넌트(102)가 코팅(402)에 입사할 때 개별 콤포넌트(102)의 속도를 늦추는 점성 유체일 수 있다.
일부의 경우에, 개별 콤포넌트(102)가 코팅(402)의 DCM에 의해 캐치되었으면, 개별 콤포넌트(102)는 코팅 내에서 “부유(float)”할 수 있다. 개별 콤포넌트(102)의 부유는 개별 콤포넌트(102)의 원래 배치 위치로부터 임의의 거리만큼의 슬로우 모션 이동(slow motion shifting)이다. 부유는 표면 장력, 열 드리프트(thermal drift), 콤포넌트 충격 후 유체의 평탄화, 브라운 운동(Brownian motion), 또는 기타 요인, 또는 다수의 요인의 조합으로 인해 발생할 수 있다. 예컨대, 부유가 이송 프로세스의 전체 배치 오차에 기여할 수 있다는 점에서, 수용된 개별 콤포넌트의 부유는 바람직하지 않을 수 있다. 예컨대, 콤포넌트 부유로 인해 배치 오차가 설정된 기준을 초과하여, 배치된 개별 콤포넌트를 의도한 애플리케이션에 사용할 수 없게 만들 수 있다. 좁게 이격된 개별 콤포넌트를 포함하는 애플리케이션과 같은 일부 실시예에서, 콤포넌트 부유는 들어오는 개별 콤포넌트가 이전에 배치된 개별 콤포넌트와 접촉하게 하여, 이전에 배치된 개별 콤포넌트에 추가 배치 오차를 추가하거나 개별 콤포넌트의 세트에서 다른 바람직하지 않은 특성을 생성할 수 있다.
일부 실시예에서, 코팅(402)의 DCM의 레올로지 특성(rheological property)은 특정 애플리케이션, 예컨대 특정 사이즈 또는 질량의 개별 콤포넌트에 대해 조정되어(tuned) 레이저 보조 이송 프로세스의 정확성 및 신뢰성을 향상시킬 수 있다.
도 5(a) 및 5(b)를 참조하면, 일부 실시예에서, 타겟 기판(530)은 기판(504)이 표면 상에 배치된 빙햄 유체를 포함하는 코팅(502)을 포함한다. 빙햄 유체는 낮은 응력에서는 강체(rigid body)처럼 행동하지만 항복 응력 이상에서는 점성 유체로 흐르는 점소성 물질이다. 빙햄 유체는 빙햄 액체, 빙햄 플라스틱, 구조화된 액체, 또는 점소성 고체라고도 지칭된다. 빙햄 유체는 겔(예컨대, 알코겔, 하이드로겔, 오르가노겔, 또는 다른 유형의 겔), 합성 폴리머, 점착성 페이스트, 플럭스, 솔더 페이스트, 현탁액, 도전성 또는 반도체성 잉크(예컨대, 유기 잉크), 화학적으로 불활성인 물질, 또는 이들 중 임의의 2개 이상의 조합을 포함할 수 있다.
개별 콤포넌트(102)가 레이저 보조 이송 프로세스에서 타겟 기판(530)으로 이송될 때, 개별 콤포넌트(102)는 빙햄 유체를 포함하는 코팅(502)에 의해 캐치되고 코팅의 상부 상에 배치되거나 코팅에 부분적으로 매립된다(도 5(b)에 도시됨). 부분적으로 매립된다는 것은 개별 콤포넌트(102)의 하부 표면(136)이 코팅(502)의 상부 표면(506) 아래에 있는 반면 개별 콤포넌트(102)의 상부 표면(508)이 코팅(502)의 상부 표면(506) 위에 있다는 것을 의미한다. 개별 콤포넌트(102)가 코팅(502)에 부분적으로 매립되면, 빙햄 유체의 레올로지 특성은 개별 콤포넌트(102)가 그 위치를 자발적으로 이동하거나 부동하는 것을 방지한다. 따라서, 콤포넌트 배치 정밀도와 정확성은 다이 캐칭 물질로서 빙햄 유체를 포함하는 코팅의 사용을 통해 향상될 수 있다.
기판(504)은 웨이퍼 테이프 등의 테이프일 수 있다. 기판(504)은 유리 기판 또는 반도체 기판 등의 강성 기판일 수 있다. 기판(504)은 인쇄 회로 보드(PCB) 등의 디바이스 기판일 수 있다. 일부 실시예에서, 기판(504)은, 멀티 칩 스택(multi-chip stack)에서의 사용을 의도하는 반도체 웨이퍼 또는 그 일부와 같은 반도체 기판일 수 있다.
기판(504)이 디바이스 기판일 때, 빙햄 유체를 포함하는 코팅(502)은 기판(504) 상의 본딩 패드와 같은 전기 콘택트에 개별 콤포넌트(102)의 상호접속을 용이하게 할 수 있다. 예컨대, 빙햄 유체를 포함하는 코팅(502)은 도전성 솔더 페이스트 등의 도전성 페이스트일 수 있다. 도 5(c)를 참조하면, 일부 실시예에서, 개별 콤포넌트(102)의 하부 표면이 기판(504) 상의 전기 콘택트와 접촉하게 하기 위해 개별 콤포넌트(102)의 레이저 보조 이송 후에 프로세싱 단계가 수행될 수 있다. 실시예에서, 빙햄 유체를 포함하는 코팅(502)은 솔더링 프로세스(soldering process) 동안 제거되는 솔더 플럭스(solder flux)일 수 있다. 실시예에서, 코팅(502)에 부분적으로 매립된 개별 콤포넌트(102)를 갖는 기판(504)의 어셈블리는, 예를 들어, 개별 콤포넌트(102)와 기판(504) 사이로부터 빙햄 유체를 짜내는(squeeze) 열패드(thermode)로부터 압력을 받고, 이에 따라 개별 콤포넌트(102)와 기판(504) 사이의 전기적 접촉을 가능하게 한다.
다수의 실시형태가 설명되었다. 그럼에도 불구하고, 본 개시의 사상 및 범위를 벗어나지 않고 다양한 수정이 이루어질 수 있음이 이해될 것이다. 예를 들어, 위에 설명된 단계 중 일부는 순서 독립적일 수 있으므로 설명된 것과 다른 순서로 수행될 수 있다.
다른 구현은 또한 다음 청구 범위 내에 있다.

Claims (21)

  1. 어셈블리로서,
    기판;
    상기 기판의 표면 상에 배치된 빙햄 유체(Bingham fluid)를 포함하는 코팅(coating); 및
    상기 빙햄 유체를 포함하는 코팅에 부분적으로 매립되거나 그 위에 배치된 개별 콤포넌트(discrete component)
    를 포함하는, 어셈블리.
  2. 제1항에 있어서,
    상기 빙햄 유체는, 플럭스(flux), 솔더 페이스트(solder paste), 도전성 잉크, 반도체 잉크, 겔(gel), 및 화학적으로 불활성인 재료, 중 하나 이상을 포함하는 것인, 어셈블리.
  3. 제1항 또는 제2항에 있어서,
    상기 개별 콤포넌트는 LED(light emitting diode)를 포함하는 것인, 어셈블리.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 기판은 반도체 웨이퍼를 포함하는 것인, 어셈블리.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 기판은 테이프(tape)를 포함하는 것인, 어셈블리.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 기판은 강성 기판(rigid substrate)을 포함하는 것인, 어셈블리.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 기판은 인쇄 회로 보드를 포함하는 것인, 어셈블리.
  8. 어셈블리로서,
    기판; 및
    상기 기판 상에 배치된 빙햄 유체를 포함하는 코팅
    을 포함하고,
    상기 코팅의 제1 표면은 상기 기판과 접촉하고,
    상기 코팅은, 개별 콤포넌트가 상기 제1 표면의 반대편인 상기 코팅의 제2 표면 상에 입사할 때, 상기 개별 콤포넌트가 상기 코팅 상에 배치되거나 상기 코팅에 부분적으로 매립되도록 구성되는 것인, 어셈블리.
  9. 제8항에 있어서,
    상기 빙햄 유체는, 플럭스(flux), 솔더 페이스트(solder paste), 도전성 잉크, 반도체 잉크, 겔(gel), 및 화학적으로 불활성인 재료, 중 하나 이상을 포함하는 것인, 어셈블리.
  10. 제8항 또는 제9항에 있어서,
    상기 빙햄 유체는 도전성 페이스트를 포함하는 것인, 어셈블리.
  11. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 기판은 인쇄 회로 보드를 포함하는 것인, 어셈블리.
  12. 방법으로서,
    캐리어(carrier) 상에 배치된 동적 릴리즈 구조체(dynamic release structure)를 조사하는(irradiating) 단계 - 개별 콤포넌트가 상기 동적 릴리즈 구조체에 부착되고, 조사에 의해 상기 캐리어로부터 상기 개별 콤포넌트가 릴리즈됨 - ; 및
    기판의 표면 상에 배치된 코팅 내에 또는 코팅 상에 상기 릴리즈된 개별 콤포넌트를 수용하는 단계 - 상기 코팅은 빙햄 유체를 포함함 -
    를 포함하는, 방법.
  13. 제12항에 있어서,
    상기 동적 릴리즈 층을 조사하는 단계는 상기 동적 릴리즈 층을 레이저 에너지로 조사하는 단계를 포함하는 것인, 방법.
  14. 제12항 또는 제13항에 있어서,
    상기 조사는 상기 동적 릴리즈 층의 적어도 일부의 제거(ablation)를 유도하는 것인, 방법.
  15. 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 조사하는 단계 전에, 상기 동적 릴리즈 층의 접착을 감소시키는 단계를 포함하는, 방법.
  16. 제12항 내지 제15항 중 어느 한 항에 있어서,
    상기 동적 릴리즈 층을 조사하는 단계는 상기 캐리어를 통해 상기 동적 릴리즈 층을 조사하는 단계를 포함하는 것인, 방법.
  17. 제12항 내지 제16항 중 어느 한 항에 있어서,
    상기 개별 콤포넌트는 LED를 포함하는 것인, 방법.
  18. 제12항 내지 제17항 중 어느 한 항에 있어서,
    상기 제2 기판은 테이프를 포함하는 것인, 방법.
  19. 제12항 내지 제18항 중 어느 한 항에 있어서,
    상기 제2 기판은 인쇄 회로 보드를 포함하는 것인, 방법.
  20. 방법으로서,
    타겟 기판의 표면 상에 빙햄 유체를 포함하는 코팅을 형성하는 단계; 및
    상기 코팅 내에 또는 상기 코팅 상에 개별 콤포넌트 - 상기 개별 콤포넌트는 레이저 보조 이송 프로세스에 의해 캐리어로부터 이송됨 - 를 형성하는 단계
    를 포함하는, 방법.
  21. 제20항에 있어서,
    상기 빙햄 유체를 포함하는 코팅을 형성하는 단계는, 플럭스(flux), 솔더 페이스트(solder paste), 도전성 잉크, 반도체 잉크, 겔(gel), 및 화학적으로 불활성인 재료, 중 하나 이상을 상기 타겟 기판의 표면 상에 배치하는 단계를 포함하는 것인, 방법.
KR1020227000870A 2019-06-11 2020-06-11 개별 콤포넌트의 어셈블리에서의 위치 오차 보상용 재료 KR20220019281A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962859830P 2019-06-11 2019-06-11
US62/859,830 2019-06-11
PCT/US2020/037227 WO2020252161A1 (en) 2019-06-11 2020-06-11 Material for positional error compensation in assembly of discrete components

Publications (1)

Publication Number Publication Date
KR20220019281A true KR20220019281A (ko) 2022-02-16

Family

ID=73780809

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020227000874A KR20220019042A (ko) 2019-06-11 2020-06-11 광학 시스템 특성의 조정에 의해 개별 콤포넌트의 어셈블레에서의 위치 오차 보상
KR1020227000870A KR20220019281A (ko) 2019-06-11 2020-06-11 개별 콤포넌트의 어셈블리에서의 위치 오차 보상용 재료

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020227000874A KR20220019042A (ko) 2019-06-11 2020-06-11 광학 시스템 특성의 조정에 의해 개별 콤포넌트의 어셈블레에서의 위치 오차 보상

Country Status (7)

Country Link
US (2) US12046504B2 (ko)
EP (2) EP3984059A4 (ko)
JP (2) JP2022536508A (ko)
KR (2) KR20220019042A (ko)
CN (2) CN114667597A (ko)
TW (2) TW202123373A (ko)
WO (2) WO2020252161A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020168174A1 (en) 2019-02-15 2020-08-20 Uniqarta, Inc Dynamic release tapes for assembly of discrete components
KR20230084135A (ko) 2020-09-22 2023-06-12 쿨리케 & 소파 네덜란드 비.브이. 재사용 가능한 다이 캐치 재료, 재사용 가능한 다이 릴리즈 재료, 관련된 다이 전사 시스템, 및 이를 사용하는 방법
US20230107245A1 (en) 2021-10-01 2023-04-06 Kulicke & Soffa Netherlands B.V. Methods of transferring a die from a carrier to a receive substrate, and related systems and materials

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5995263A (en) * 1993-11-12 1999-11-30 Nikon Corporation Projection exposure apparatus
US6191952B1 (en) * 1998-04-28 2001-02-20 International Business Machines Corporation Compliant surface layer for flip-chip electronic packages and method for forming same
JP4326105B2 (ja) 2000-03-17 2009-09-02 シチズン電子株式会社 フリップチップ実装方法
KR100853410B1 (ko) 2001-04-11 2008-08-21 소니 가부시키가이샤 소자의 전사방법 및 이를 이용한 소자의 배열방법,화상표시장치의 제조방법
US6949462B1 (en) * 2002-04-04 2005-09-27 Nanometrics Incorporated Measuring an alignment target with multiple polarization states
WO2005024908A2 (en) 2003-09-05 2005-03-17 Si2 Technologies, Inc. Laser transfer articles and method of making
EP1622435A1 (en) 2004-07-28 2006-02-01 ATOTECH Deutschland GmbH Method of manufacturing an electronic circuit assembly using direct write techniques
AU2005202167B2 (en) 2005-05-19 2010-12-16 Canon Kabushiki Kaisha Method of forming structures using drop-on-demand printing
KR101575286B1 (ko) 2009-04-17 2015-12-22 한화테크윈 주식회사 부품 실장기용 헤드 어셈블리
US9161448B2 (en) 2010-03-29 2015-10-13 Semprius, Inc. Laser assisted transfer welding process
EP2697822B1 (en) 2011-04-11 2020-12-30 NDSU Research Foundation Selective laser-assisted transfer of discrete components
JP6315170B2 (ja) 2013-09-30 2018-04-25 ナガセケムテックス株式会社 半導体封止用エポキシ樹脂組成物、半導体実装構造体、およびその製造方法
KR20220075241A (ko) 2014-08-05 2022-06-07 쿨리케 & 소파 네덜란드 비.브이. 쉬운 조립을 위한 초소형 또는 초박형 개별 컴포넌트의 구성
TWI783910B (zh) 2016-01-15 2022-11-21 荷蘭商庫力克及索發荷蘭公司 放置超小或超薄之離散組件
WO2017189367A1 (en) 2016-04-29 2017-11-02 Uniqarta, Inc. Connecting electronic components to substrates
KR102543179B1 (ko) 2016-08-22 2023-06-14 삼성전자주식회사 발광다이오드 모듈 제조방법
US11201077B2 (en) 2017-06-12 2021-12-14 Kulicke & Soffa Netherlands B.V. Parallel assembly of discrete components onto a substrate
KR20240130146A (ko) 2017-06-12 2024-08-28 쿨리케 & 소파 네덜란드 비.브이. 개별 부품들의 기판 상으로의 병렬적 조립
CN112567246A (zh) 2018-01-25 2021-03-26 比奥根Ma公司 治疗脊髓性肌萎缩症的方法
WO2020061355A2 (en) 2018-09-20 2020-03-26 Biogen Ma Inc. Serum neurofilament protein for guiding therapeutic intervention in multiple sclerosis
MX2021006548A (es) 2018-12-06 2021-09-21 Biogen Ma Inc Proteina de neurofilamento para guiar la intervencion terapeutica en la esclerosis lateral amiotrofica.

Also Published As

Publication number Publication date
TW202123792A (zh) 2021-06-16
EP3984059A4 (en) 2022-07-20
WO2020252164A1 (en) 2020-12-17
EP3984060A4 (en) 2022-07-27
US20220236557A1 (en) 2022-07-28
EP3984060A1 (en) 2022-04-20
US20220238366A1 (en) 2022-07-28
CN115004350A (zh) 2022-09-02
US12046504B2 (en) 2024-07-23
TW202123373A (zh) 2021-06-16
KR20220019042A (ko) 2022-02-15
EP3984059A1 (en) 2022-04-20
JP2022536418A (ja) 2022-08-16
WO2020252161A1 (en) 2020-12-17
CN114667597A (zh) 2022-06-24
JP2022536508A (ja) 2022-08-17

Similar Documents

Publication Publication Date Title
KR20220019281A (ko) 개별 콤포넌트의 어셈블리에서의 위치 오차 보상용 재료
US10672672B2 (en) Placement method for circuit carrier and circuit carrier
TWI640080B (zh) 晶圓堆疊之組裝
US4941255A (en) Method for precision multichip assembly
KR101353685B1 (ko) 다이 본더 및 반도체 제조 방법
KR20180105079A (ko) 레이저 가공 장치
CN104570594B (zh) 压印设备和制造制品的方法
CN113937020B (zh) 半导体芯片的激光压缩接合设备及方法
TWI656934B (zh) 雷射焊接裝置
JP2015159285A (ja) 対向面に存在する構造的特徴を有する部品の光学的測定
KR102186384B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
KR102326855B1 (ko) 반도체 소자 레이저 용접 장치 및 방법
KR20210040210A (ko) 전사장치 및 전사방법
KR20200011004A (ko) 반송 기구, 전자 부품 제조 장치 및 전자 부품의 제조 방법
KR20180115618A (ko) 집광점 위치 검출 방법
KR102447247B1 (ko) 마이크로 소자 이송 시스템
US20230107245A1 (en) Methods of transferring a die from a carrier to a receive substrate, and related systems and materials
CN108119788B (zh) 用于生产照明装置的方法和设备
US20210063676A1 (en) Offset patterned micro-lens and micro-optical bench including the same
KR20210099782A (ko) 레이저 디본딩 장치
US20230068211A1 (en) Device for transferring electronic component and method for transferring electronic component
JP2024537537A (ja) ピックアンドプレース組み立てのための工具および工程
JP2006250978A (ja) インターポーザ基板、基板の位置合わせ方法、および光電子回路基板
JP2020192550A (ja) レーザ加工装置
JPH1027380A (ja) 素子実装方法及び素子実装装置