KR20220017936A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20220017936A
KR20220017936A KR1020217041840A KR20217041840A KR20220017936A KR 20220017936 A KR20220017936 A KR 20220017936A KR 1020217041840 A KR1020217041840 A KR 1020217041840A KR 20217041840 A KR20217041840 A KR 20217041840A KR 20220017936 A KR20220017936 A KR 20220017936A
Authority
KR
South Korea
Prior art keywords
transistor
insulator
oxide
conductor
addition
Prior art date
Application number
KR1020217041840A
Other languages
English (en)
Inventor
히토시 쿠니타케
타카유키 이케다
타카히로 후쿠토메
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20220017936A publication Critical patent/KR20220017936A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

소형의 반도체 장치를 제공한다. 반도체 장치는 기판 위에 형성되는 제 1 층, 제 2 층, 및 제 3 층을 가진다. 제 1 층이 가지는 제 1 트랜지스터는 Si을 포함하는 제 1 반도체층을 가진다. 제 2 층이 가지는 제 2 트랜지스터는 Ga을 포함하는 제 2 반도체층을 가진다. 제 3 층이 가지는 제 3 트랜지스터는 In 및 Zn 중 적어도 한쪽을 포함하는 제 3 반도체층을 가진다. 제 1 트랜지스터의 제 1 반도체층은 상기 기판을 사용하여 형성된다. 제 2 트랜지스터의 제 2 반도체층은 상기 기판 위에 결정 성장시킨 결정을 사용하여 형성된다. 제 3 트랜지스터의 제 3 반도체층은 제 1 반도체층 및 제 2 반도체층 위쪽에 형성된다.

Description

반도체 장치
본 발명의 일 형태는 반도체 장치에 관한 것이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 발명의 기술분야는 물건, 방법, 또는 제조 방법에 관한 것이다. 또는 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다.
또한 본 명세서 등에서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 것 전반을 가리킨다. 따라서 트랜지스터나 다이오드 등의 반도체 소자나 반도체 소자를 포함하는 회로는 반도체 장치이다. 또한 표시 장치, 발광 장치, 조명 장치, 전기 광학 장치, 통신 장치, 및 전자 기기 등은 반도체 소자나 반도체 회로를 포함하는 경우가 있다. 따라서 표시 장치, 발광 장치, 조명 장치, 전기 광학 장치, 촬상 장치, 통신 장치, 및 전자 기기 등도 반도체 장치라고 불리는 경우가 있다.
스마트폰, 태블릿 단말기, 또는 고글형 디스플레이(헤드 마운트 디스플레이) 등으로 대표되는 휴대하기 쉬운 정보 단말기가 보급되고 있다. 정보 단말기의 보급에 따라 다양한 통신 규격이 제정되어 있다. 예를 들어, 4세대 이동 통신 시스템(4G)이라고 불리는 LTE-Advanced 규격의 운용이 시작되었다.
근년 정보 단말기 이외의 전자 기기(예를 들어, 차량 탑재용 전자 기기, 가정용 전기 기계 기구, 주택, 건물, 또는 웨어러블 기기 등)를 인터넷에 접속하는 IoT(Internet of Things) 등의 정보 기술의 발전에 의하여, 전자 기기가 취급하는 데이터양은 증대되는 경향이 있다. 또한 정보 단말기 등의 전자 기기에는 통신 속도의 향상이 요구되고 있다.
IoT를 실현하기 위해서는, 인터넷에 새로 접속되는 전자 기기가 증가되기 때문에 동시에 접속할 수 있는 전자 기기를 증가시키는 것이 요구된다. 또한 동시에 많은 전자 기기가 인터넷에 접속되기 때문에, 통신의 타임래그(지연이라고 바꿔 말하여도 좋음)가 발생한다. 따라서 IoT를 포함하는 다양한 정보 기술에 대응하기 위하여 4G보다 빠른 통신 속도, 많은 동시 접속, 짧은 지연 시간 등을 실현하는 5세대 이동 통신 시스템(5G)이라고 불리는 새로운 통신 규격이 검토되고 있다. 5G에서는 3.7GHz대, 4.5GHz대, 및 28GHz대의 통신 주파수가 사용된다.
특허문헌 1에서는 상이한 반도체 재료를 포함하는 트랜지스터가 적층되어 형성되는 반도체 장치가 개시되어 있다.
5G에 대응하는 반도체 장치는 Si 등 1종류의 원소를 주성분으로서 사용하는 반도체나, Ga과 As 등 복수 종류의 원소를 주성분으로서 사용하는 화합물 반도체를 사용하여 제작된다. 또한 금속 산화물의 일종인 산화물 반도체가 주목을 받고 있다.
산화물 반도체에서는 단결정도 비정질도 아닌 CAAC(c-axis aligned crystalline) 구조 및 nc(nanocrystalline) 구조가 발견되었다(비특허문헌 1 및 비특허문헌 2 참조).
비특허문헌 1 및 비특허문헌 2에는 CAAC 구조를 가지는 산화물 반도체를 사용하여 트랜지스터를 제작하는 기술이 개시되어 있다.
국제공개공보 WO2015/147835호
S. Yamazaki et al., "SID Symposium Digest of Technical Papers", 2012, volume 43, issue 1, p.183-186 S. Yamazaki et al., "Japanese Journal of Applied Physics", 2014, volume 53, Number 4S, p.04ED18-1-04ED18-10
전자 기기가 통신 속도의 고속화로 인하여 발열하는 것이 알려져 있다. 전자 기기는 반도체 장치를 가지고, 반도체 장치는 고온 환경하에서는 누설 전류가 증대되어 오동작이 일어난다는 과제가 있다. 또한 IoT를 포함하는 5G를 사용한 네트워크에 접속되는 전자 기기는 가반성이 우수하다는 것이 요구되고, 또한 소형인 것이 요구되고 있다. 상기 전자 기기에는 고속으로 동작시키기 위한 전력을 공급하는 전원 제어 장치, 신호 처리 제어 장치, 연산 처리 장치, 및 기억 장치 등의 복수의 장치가 필요하므로 전자 기기가 커진다는 과제가 있다.
본 발명의 일 형태는 신규 반도체 장치 등을 제공하는 것을 과제의 하나로 한다. 또는 소형의 반도체 장치 등을 제공하는 것을 과제의 하나로 한다. 또는 생산성이 양호한 반도체 장치 등을 제공하는 것을 과제의 하나로 한다. 또는 소비 전력이 저감된 반도체 장치 등을 제공하는 것을 과제의 하나로 한다. 또는 동작이 안정된 반도체 장치 등을 제공하는 것을 과제의 하나로 한다. 또는 신뢰성이 양호한 반도체 장치 등을 제공하는 것을 과제의 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 또한 본 발명의 일 형태는 이들 과제의 모두를 해결할 필요는 없다. 또한 이들 이외의 과제는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해지는 것이며 명세서, 도면, 청구항 등의 기재로부터 이들 이외의 과제를 추출할 수 있다.
본 발명의 일 형태는 기판 위에 형성되는 제 1 층, 제 2 층, 및 제 3 층을 가지는 반도체 장치이다. 제 1 층이 가지는 제 1 트랜지스터는 실리콘(Si)을 포함하는 제 1 반도체층을 가진다. 제 2 층이 가지는 제 2 트랜지스터는 Ga을 포함하는 제 2 반도체층을 가진다. 제 3 층이 가지는 제 3 트랜지스터는 In 및 Zn 중 적어도 한쪽을 포함하는 제 3 반도체층을 가진다. 제 1 트랜지스터의 제 1 반도체층은 상기 기판을 사용하여 형성된다. 제 2 트랜지스터의 제 2 반도체층은 상기 기판 위에 결정 성장시킨 결정을 사용하여 형성된다. 제 3 트랜지스터의 제 3 반도체층은 제 1 반도체층 및 제 2 반도체층 위쪽에 형성된다.
상기 구성에서 제 3 트랜지스터는 제 1 트랜지스터와 중첩되는 영역을 가지는 위치에 배치되는 것이 바람직하다.
상기 구성에서 제 3 트랜지스터는 제 2 트랜지스터와 중첩되는 영역을 가지는 위치에 배치되는 것이 바람직하다.
상기 구성에서 반도체 장치는 제 4 층을 더 가진다. 제 4 층이 가지는 제 4 트랜지스터는 제 4 반도체층에 In 및 Zn 중 적어도 한쪽을 포함한다. 제 4 트랜지스터는 제 3 트랜지스터와 중첩되는 영역을 가지는 위치에 배치되는 것이 바람직하다.
상기 구성에서 제 1 층의 제 1 트랜지스터가 형성되는 측의 반대 측에는 센서 모듈이 배치되는 것이 바람직하다.
또한 본 발명의 일 형태에 의하여 소비 전력이 저감된 반도체 장치 등을 제공할 수 있다. 또는, 동작이 안정된 반도체 장치 등을 제공할 수 있다. 또는, 신뢰성이 양호한 반도체 장치 등을 제공할 수 있다. 또는 생산성이 양호한 반도체 장치 등을 제공할 수 있다. 또는 신규 반도체 장치 등을 제공할 수 있다. 또는 소형의 반도체 장치 등을 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 이들 효과 모두를 가질 필요는 없다. 또한 이들 이외의 효과는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해질 것이고, 명세서, 도면, 청구항 등의 기재로부터 이들 이외의 효과를 추출할 수 있다.
도 1은 반도체 장치를 설명하는 도면이다.
도 2는 반도체 장치를 설명하는 도면이다.
도 3은 반도체 장치를 설명하는 도면이다.
도 4는 반도체 장치를 설명하는 도면이다.
도 5는 반도체 장치를 설명하는 도면이다.
도 6의 (A) 및 (B)는 반도체 장치를 설명하는 도면이다.
도 7은 무선 송수신기의 구성예를 설명하는 도면이다.
도 8의 (A) 및 (B)는 무선 송수신기의 구성예를 설명하는 도면이다.
도 9는 반도체 장치의 구성예를 나타낸 도면이다.
도 10은 반도체 장치의 구성예를 나타낸 도면이다.
도 11의 (A) 내지 (C)는 트랜지스터의 구성예를 나타낸 도면이다.
도 12의 (A) 내지 (C)는 트랜지스터의 구성예를 나타낸 도면이다.
도 13의 (A) 내지 (C)는 트랜지스터의 구성예를 나타낸 도면이다.
도 14는 반도체 장치의 구성예를 나타낸 도면이다.
도 15의 (A)는 IGZO의 결정 구조의 분류를 설명하는 도면이다. 도 15의 (B)는 CAAC-IGZO막의 XRD 스펙트럼을 설명하는 도면이다. 도 15의 (C)는 CAAC-IGZO막의 극미 전자선 회절 패턴을 설명하는 도면이다.
도 16의 (A)는 반도체 웨이퍼의 상면도이다. 도 16의 (B)는 칩의 확대도이다.
도 17의 (A)는 전자 부품의 제작 공정예를 설명하는 흐름도이다. 도 17의 (B)는 전자 부품의 사시 모식도이다.
도 18은 전자 기기의 일례를 나타낸 도면이다.
도 19의 (A) 내지 (F)는 전자 기기의 일례를 나타낸 도면이다.
도 20은 IoT 네트워크의 계층 구조와 요구 사양의 경향을 나타낸 도면이다.
도 21은 공장 자동화(factory automation)의 이미지를 나타낸 도면이다.
도 22의 (A) 내지 (C)는 차단 주파수의 계산에 사용한 OS-FET의 구조를 나타낸 도면이다.
도 23은 OS-FET의 차단 주파수의 계산 결과를 나타낸 도면이다.
실시형태에 대하여 도면을 사용하여 자세히 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않으며, 본 발명의 취지 및 그 범위로부터 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 아래에 나타내는 실시형태의 기재 내용에 한정되어 해석되는 것은 아니다. 또한 이하에서 설명되는 발명의 구성에서 동일한 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 상이한 도면 사이에서 공통적으로 사용하고, 그 반복적인 설명은 생략한다.
또한 도면 등에서 나타내는 각 구성의 위치, 크기, 범위 등은 발명의 이해를 용이하게 하기 위하여 실제의 위치, 크기, 범위 등을 나타내지 않는 경우가 있다. 따라서 개시하는 발명은 도면 등에 나타낸 위치, 크기, 범위 등에 반드시 한정되는 것은 아니다. 예를 들어, 실제의 제조 공정에서, 에칭 등의 처리에 의하여 레지스트 마스크 등이 의도하지 않게 감소되는 경우가 있지만, 이해하기 쉽게 하기 위하여 도면에 반영하지 않은 경우가 있다.
또한 상면도("평면도"라고도 함)나 사시도 등에서 도면을 이해하기 쉽게 하기 위하여 일부의 구성 요소의 기재를 생략하는 경우가 있다.
또한 본 명세서 등에서 "전극"이나 "배선"이라는 용어는 이들 구성 요소를 기능적으로 한정하는 것이 아니다. 예를 들어 "전극"은 "배선"의 일부로서 사용되는 경우가 있고, 그 반대도 마찬가지이다. 또한 "전극"이나 "배선"이라는 용어는 복수의 "전극"이나 "배선"이 일체가 되어 형성되는 경우 등도 포함한다.
또한 본 명세서 등에서 "레지스터"의 저항값을 배선의 길이에 따라 결정하는 경우가 있다. 또는 저항값은 배선에서 사용하는 도전층과 상이한 저항률을 가지는 도전층과 접속함으로써 결정하는 경우가 있다. 또는 반도체층에 불순물이 도핑됨으로써 저항값이 결정되는 경우가 있다.
또한 본 명세서 등에서 전기 회로에서의 "단자"란, 전류의 입력 또는 출력, 전압의 입력 또는 출력, 또는 신호의 수신 또는 송신이 수행되는 부분을 가리킨다. 따라서 배선 또는 전극의 일부가 단자로서 기능하는 경우가 있다.
또한 본 명세서 등에 있어서 "위", "위쪽", "아래", 또는 "아래쪽"이라는 용어는 구성 요소의 위치 관계가 바로 위 또는 바로 아래이고, 또한 직접 접하는 것으로 한정되는 것이 아니다. 예를 들어, "절연층 A 위의 전극 B"라는 표현이면, 절연층 A 위에 전극 B가 직접 접촉되어 형성될 필요는 없고, 절연층 A와 전극 B 사이에 다른 구성 요소를 포함하는 것을 제외하지 않는다. 또한 "도전층 C 위쪽의 도전층 D"이라는 표현이면, 도전층 C 위에 도전층 D가 직접 접하여 형성될 필요는 없고, 도전층 C와 도전층 D 사이에 다른 구성 요소를 포함하는 것을 제외하지 않는다. 또한 "위쪽" 또는 "아래쪽"이라는 용어는 구성 요소가 비스듬한 방향에 배치되어 있는 경우도 제외하지 않는다.
또한 소스 및 드레인의 기능은 상이한 극성을 가지는 트랜지스터를 채용하는 경우나, 회로 동작에서 전류의 방향이 변화되는 경우 등, 동작 조건 등에 따라 서로 바뀌기 때문에, 어느 쪽이 소스 또는 드레인인지를 한정하기가 어렵다. 그러므로 본 명세서에서는 소스 및 드레인이라는 용어는 서로 바꾸어 사용할 수 있는 것으로 한다.
또한 본 명세서 등에서 "전기적으로 접속"에는 직접 접속되는 경우와, "어떠한 전기적 작용을 가지는 것"을 통하여 접속되어 있는 경우가 포함된다. 여기서 "어떠한 전기적 작용을 가지는 것"은 접속 대상 간에서의 전기 신호의 주고받음을 가능하게 하는 것이면 특별한 제한을 받지 않는다. 따라서 "전기적으로 접속된다"고 표현되는 경우에도 실제의 회로에서는 물리적인 접속 부분이 없고, 배선이 연장되어 있을 뿐인 경우도 있다. 또한, "직접 접속"에는 상이한 도전층으로 형성되는 배선이 콘택트를 통하여 접속되고 하나의 배선으로서 기능하는 경우가 포함된다.
또한 본 명세서 등에서 "평행"이란, 예를 들어 2개의 직선이 -10° 이상 10° 이하의 각도로 배치되어 있는 상태를 말한다. 따라서 -5° 이상 5° 이하의 경우도 포함된다. 또한 "수직" 및 "직교"란, 예를 들어 2개의 직선이 80° 이상 100° 이하의 각도로 배치되어 있는 상태를 말한다. 따라서 85° 이상 95° 이하의 경우도 포함된다.
또한 본 명세서 등에서 계수치 및 계량값에 관하여 "동일하다", "같다", "동등하다", 또는 "균일하다" 등이라고 하는 경우에는, 명시되어 있는 경우를 제외하고 ±20%의 오차를 포함하는 것으로 한다.
또한 전압은 어떤 전위와 기준 전위(예를 들어 접지 전위 또는 소스 전위)의 전위차를 가리키는 경우가 많다. 따라서 "전압"과 "전위"는 서로 환언할 수 있는 경우가 많다. 본 명세서 등에서는 특별히 명시되지 않는 한, 전압과 전위를 환언할 수 있는 것으로 한다.
또한 "반도체"라고 표기한 경우에도, 예를 들어 도전성이 충분히 낮은 경우에는 "절연체"로서의 특성을 가진다. 따라서 "반도체"를 "절연체"로 치환하여 사용할 수도 있다. 이 경우, "반도체"와 "절연체"의 경계는 애매하고, 양자를 엄밀하게 구별하는 것은 어렵다. 따라서, 본 명세서에 기재된 "반도체"와 "절연체"는 서로 바꿔 읽을 수 있는 경우가 있다.
또한 "반도체"라고 표기한 경우에도, 예를 들어 도전성이 충분히 높은 경우에는 "도전체"로서의 특성을 가진다. 따라서 "반도체"를 "도전체"로 치환하여 사용할 수도 있다. 이 경우, "반도체"와 "도전체"의 경계는 애매하고, 양자를 엄밀하게 구별하는 것은 어렵다. 따라서, 본 명세서에 기재된 "반도체"와 "도전체"는 서로 바꿔 읽을 수 있는 경우가 있다.
또한 본 명세서 등에서 "제 1", "제 2" 등의 서수사는 구성 요소의 혼동을 피하기 위하여 붙인 것이며, 공정 순서 또는 적층 순서 등 어떤 순서나 순위를 가리키는 것이 아니다. 또한 본 명세서 등에서 서수사를 붙이지 않은 용어이어도, 구성 요소의 혼동을 피하기 위하여, 청구범위 등에서는 서수사를 붙이는 경우가 있다. 또한 본 명세서 등에서 서수사를 붙인 용어이어도, 청구범위에서는 다른 서수사를 붙이는 경우가 있다. 또한 본 명세서 등에서 서수사를 붙인 용어이어도, 청구범위 등에서는 서수사를 생략하는 경우가 있다.
또한 본 명세서 등에서 트랜지스터의 "온 상태"란 트랜지스터의 소스와 드레인이 전기적으로 단락되어 있다고 간주할 수 있는 상태("도통 상태"라고도 함)를 말한다. 또한 트랜지스터의 "오프 상태"란 트랜지스터의 소스와 드레인이 전기적으로 차단되어 있다고 간주할 수 있는 상태("비도통 상태"라고도 함)를 말한다.
또한 본 명세서 등에서 "온 전류"란, 트랜지스터가 온 상태일 때 소스와 드레인 사이를 흐르는 전류를 가리키는 경우가 있다. 또한 "오프 전류"란, 트랜지스터가 오프 상태일 때 소스와 드레인 사이를 흐르는 전류를 가리키는 경우가 있다.
또한 본 명세서 등에서 고전원 전압 VDD(이하, 단순히 "VDD", "H 전압", 또는 "H"라고도 함)란, 저전원 전압 VSS(이하, 단순히 "VSS", "L 전압", 또는 "L"이라고도 함)보다 높은 전압의 전원 전압을 나타낸다. 또한 VSS란, VDD보다 낮은 전압의 전원 전압을 나타낸다. 또한 접지 전압(이하, 단순히 "GND" 또는 "GND 전압"이라고도 함)을 VDD 또는 VSS로서 사용할 수도 있다. 예를 들어 VDD가 접지 전압인 경우에는 VSS는 접지 전압보다 낮은 전압이고, VSS가 접지 전압인 경우에는 VDD는 접지 전압보다 높은 전압이다.
또한 본 명세서 등에서 게이트란, 게이트 전극 및 게이트 배선의 일부 또는 전체를 가리킨다. 게이트 배선이란, 적어도 하나의 트랜지스터의 게이트 전극과, 다른 전극이나 다른 배선을 전기적으로 접속시키기 위한 배선을 가리킨다.
또한 본 명세서 등에서 소스란, 소스 영역, 소스 전극, 및 소스 배선의 일부 또는 전체를 가리킨다. 소스 영역이란, 반도체층 중 저항률이 일정한 값 이하의 영역을 가리킨다. 소스 전극이란, 소스 영역과 접속되는 부분의 도전층을 가리킨다. 소스 배선이란, 적어도 하나의 트랜지스터의 소스 전극과, 다른 전극이나 다른 배선을 전기적으로 접속시키기 위한 배선을 가리킨다.
또한 본 명세서 등에서 드레인이란, 드레인 영역, 드레인 전극, 및 드레인 배선의 일부 또는 모두를 가리킨다. 드레인 영역이란, 반도체층 중 저항률이 일정한 값 이하의 영역을 가리킨다. 드레인 전극이란, 드레인 영역과 접속되는 부분의 도전층을 가리킨다. 드레인 배선이란, 적어도 하나의 트랜지스터의 드레인 전극과, 다른 전극이나 다른 배선을 전기적으로 접속시키기 위한 배선을 가리킨다.
또한 도면 등에서 배선 및 전극 등의 전압을 알기 쉽게 하기 위하여 H 전압을 나타내는 "H", 또는 L 전압을 나타내는 "L"을 배선 및 전극 등에 인접하여 부기하는 경우가 있다. 또한 전압 변화가 발생한 배선 및 전극 등에는 괄호로 묶인 "H" 또는 "L"로 표기하는 경우가 있다. 또한 트랜지스터가 오프 상태인 경우, 상기 트랜지스터에 겹쳐 "×" 기호를 부기하는 경우가 있다.
(실시형태 1)
본 발명의 일 형태에 따른 반도체 장치에 대하여 도면을 사용하여 설명한다. 도 1은 전자 기기가 가지는 반도체 장치(10)의 구성을 나타낸 블록도이다.
또한 본 명세서 등에서 예시하는 반도체 장치의 구성은 일례이고, 모든 구성 요소를 포함할 필요는 없다. 반도체 장치는 본 명세서 등에 나타낸 구성 요소 중 필요한 구성 요소를 가지면 좋다. 또한 본 명세서 등에 나타낸 구성 요소 이외의 구성 요소를 가져도 좋다.
반도체 장치(10)는 일례로서 안테나 어레이(11), 송수신 제어 장치(12), 신호 처리 장치(13), 프로세서(14), GPU(Graphics Processing Unit)(15), 전원 제어 장치(16), PLD(Programmable Logic Device)(17), 기억 장치(18), 및 표시 장치(19)를 가진다. 또한 도 7에서 송수신 제어 장치(12)에 대하여 자세히 설명한다.
도 2는 반도체 장치(10)를 설명하는 도면이다. 반도체 장치(10)는 기판 위에 형성되는 층(L1), 층(L2), 층(L3), 및 층(L4)을 가진다. 예를 들어 층(L1)이 가지는 제 1 트랜지스터는 Si을 포함하는 제 1 반도체층을 가진다. 또한 층(L2)이 가지는 제 2 트랜지스터는 Ga을 포함하는 제 2 반도체층을 가진다. 또한 층(L3)이 가지는 제 3 트랜지스터는 In 및 Zn 중 적어도 한쪽을 포함하는 제 3 반도체층을 가진다. 또한 제 1 트랜지스터 내지 제 3 트랜지스터는 Si을 포함하는 기판 위 또는 기판 위쪽에 형성된다. 또한 층(L4)은 반도체층을 가지지 않는 층이다.
제 1 트랜지스터의 제 1 반도체층은 상기 기판을 사용하여 형성된다. 또한 제 2 트랜지스터의 제 2 반도체층은 상기 기판 위에서 결정 성장시킨 결정을 사용하여 형성된다. 또한 제 3 트랜지스터의 제 3 반도체층은 제 1 반도체층 및 제 2 반도체층 위쪽에 형성된다. 또한 상기 트랜지스터의 반도체층이란, 상기 트랜지스터의 채널 형성 영역이 형성되는 층이다.
송수신 제어 장치(12)는 송수신 제어 장치(12A) 및 송수신 제어 장치(12B)를 가진다. 전원 제어 장치(16)는 전원 제어 장치(16A) 및 전원 제어 장치(16B)를 가진다. 예를 들어 층(L1)에는 송수신 제어 장치(12A), 신호 처리 장치(13), 프로세서(14), GPU(15), 전원 제어 장치(16A), 및 PLD(17)가 형성된다. 층(L2)에는 송수신 제어 장치(12B) 및 전원 제어 장치(16B)가 형성된다. 층(L3)에는 기억 장치(18) 및 표시 장치(19)가 형성된다. 또한 도 2에서는 층(L4)에 무선 통신용 안테나 어레이(11)가 형성되는 예를 나타내었다.
또한 층(L3)에 형성되는 기억 장치(18)는 제 3 반도체층을 가지는 제 3 트랜지스터로 형성될 수 있다. 다만 표시 장치(19)는 기억 장치(18)와 다른 제 3 반도체층을 가지는 제 3 트랜지스터로 형성될 수 있다. 자세히 설명하면, 층(L3)은 층(L3A)과, 층(L3A) 위의 층(L3B)을 가진다. 예를 들어 기억 장치(18)는 층(L3A)에 형성되는 트랜지스터로 형성될 수 있다. 또한 표시 장치(19)는 층(L3B)에 형성되는 트랜지스터로 형성될 수 있다. 바꿔 말하면, 층(L3)에서 제 3 트랜지스터를 적층하여 제공할 수 있다. 또한 도 2에서는 다른 회로에 사용되는 트랜지스터가 적층된 예에 대하여 설명하였지만, 층(L3)에서 적층되는 제 3 트랜지스터의 개수는 한정되지 않는다.
도 3은 반도체 장치(10)를 자세히 설명하는 도면이다. 층(L1)에는 송수신 제어 장치(12A), 신호 처리 장치(13), 프로세서(14), GPU(15), 전원 제어 장치(16A), 및 PLD(17)가 형성된다. 층(L2)에는 송수신 제어 장치(12B) 및 전원 제어 장치(16B)가 형성된다. 층(L3A)에는 기억 장치(18)가 형성된다. 기억 장치(18)는 기억 장치(18A) 내지 기억 장치(18F)를 가진다. 층(L3B)에는 표시 장치(19)가 형성된다. 표시 장치(19)는 게이트 드라이버(19A) 및 표시 영역(19B)을 가진다. 층(L4)에는 무선 통신용 안테나 어레이(11)가 형성된다. 안테나 어레이(11)는 복수의 안테나(11A)를 가진다.
층(L1)에 형성되는 송수신 제어 장치(12A)는 안테나(11A)를 통하여 송수신하는 신호를 처리하는 기능을 가진다. 또한 층(L2)에 형성되는 송수신 제어 장치(12B)는 송수신 제어 장치(12A)가 순간적으로 사용하는 전력을 충분히 공급할 수 있는 능력을 가지는 트랜지스터 및 다이오드 중 어느 것을 가진다.
신호 처리 장치(13)는 층(L3A)을 통하여 게이트 드라이버(19A)에 제어 신호를 공급할 수 있고, 이에 더하여 표시 영역(19B)에 화상 데이터를 공급할 수 있다. 따라서 신호 처리 장치(13)는 화상 처리 장치로서의 기능을 가질 수 있다. 또한 신호 처리 장치(13)는 GPU(15)를 이용하여 화상 데이터의 확장 변환을 할 수 있다. 확장 변환에는 표시 화상의 필터링 처리, 화소수 변환 처리 등이 포함된다.
프로세서(14)는 반도체 장치(10)의 제어를 수행한다. 또한 GPU(15)는 신호 처리 장치(13) 등에서 처리되는 인공 지능(AI: Artificial Intelligence)의 학습 또는 추론을 수행하는 경우에, 연산의 일부를 고속으로 처리할 수 있다. 일례로서 인공 지능의 추론에서는 뉴럴 네트워크를 사용한 행렬 연산이 많이 수행된다. 상기 행렬 연산은 GPU(15)를 사용함으로써 효율적으로 고속 처리를 수행할 수 있다.
층(L1)에 형성되는 전원 제어 장치(16A)는 송수신 제어 장치(12), 신호 처리 장치(13), 프로세서(14), GPU(15), PLD(17), 기억 장치(18), 또는 표시 장치(19)에 대한 전원의 공급을 제어할 수 있다. 층(L2)에 형성되는 전원 제어 장치(16B)는 반도체 장치(10)가 사용하는 전력을 충분히 공급할 수 있는 능력을 가지는 트랜지스터 및 다이오드 중 어느 것을 가진다.
PLD(17)는 논리 구성을 갱신함으로써 다른 기능을 제공할 수 있다. 일례로서 PLD(17)는 기억 장치로서 기능시킬 수 있다. 신호 처리 장치가, 후술하는 표시 장치(19)에 표시된 이전에 표시된 데이터(previous display data)를 일시적으로 저장하고, 이전에 표시된 데이터와 송수신 제어 장치(12)에 의하여 수신한 표시 데이터의 차분을 용이하게 검출할 수 있다. 다른 예로서 PLD(17)는 신호 처리 장치(13) 또는 GPU(15)의 연산 기능의 일부를 확장할 수 있다. 예를 들어, 병렬 연산을 수행하는 경우의 병렬수를 확장할 수 있다.
다음으로 층(L2)에 대하여 설명한다. 층(L2)은 층(L1)의 기판 위에 결정 성장시킴으로써 형성되는 층이다. 따라서 층(L1)을 사용하여 형성되는 제 1 트랜지스터는 층(L2)을 사용하여 형성되는 제 2 트랜지스터와 중첩되지 않도록 배치된다. 또한 제 2 트랜지스터의 제 2 반도체층은 Ga을 가지는 것이 바람직하다. 또한 제 2 트랜지스터의 제 2 반도체층은 질소 또는 산소를 가지는 것이 바람직하다.
층(L2)은 송수신 제어 장치(12B)와 전원 제어 장치(16B)를 가진다. 송수신 제어 장치(12B)는 송수신 제어 장치(12A)가 순간적으로 사용하는 큰 전력을 공급할 수 있다. 또한 전원 제어 장치(16B)는 층(L1)에 배치된 송수신 제어 장치(12A), 신호 처리 장치(13), 프로세서(14), GPU(15), 전원 제어 장치(16A), 및 PLD(17)에 전력을 공급한다. 또한 전원 제어 장치(16B)는 층(L3A)에 형성되는 기억 장치(18), 및 층(L3B)에 형성되는 표시 장치(19)에 전력을 공급할 수 있다.
다음으로 층(L3)에 대하여 설명한다. 우선 층(L1) 위에 형성되는 층(L3A)에 대하여 설명한다.
송수신 제어 장치(12A) 위에는 기억 장치(18A)가 배치되는 것이 바람직하다. 또한 신호 처리 장치(13) 위에는 기억 장치(18B)가 배치되는 것이 바람직하다. 또한 프로세서(14) 위에는 기억 장치(18C)가 배치되는 것이 바람직하다. 또한 GPU(15) 위에는 기억 장치(18F)가 배치되는 것이 바람직하다. 또한 전원 제어 장치(16A) 위에는 기억 장치(18D)가 배치되는 것이 바람직하다. 또한 PLD(17) 위에는 기억 장치(18E)가 배치되는 것이 바람직하다.
또한 기억 장치(18A) 내지 기억 장치(18F) 중 어느 것은 데이터 저장용 레지스터(data saving register)로서 기능할 수 있다. 또한 다른 예로서 기억 장치(18A) 내지 기억 장치(18F) 중 어느 것은 데이터 관리용 메모리로서 기능할 수 있다. 또한 다른 예로서 기억 장치(18A) 내지 기억 장치(18F) 중 어느 것은 각 장치 사이의 상이한 처리 속도를 흡수하는 FIFO 메모리(First in First out memory)로서 기능할 수 있다. 예를 들어 송수신 제어 장치(12)가 수신한 데이터를 FIFO 메모리가 일시적으로 기억하고, 신호 처리 장치(13)는 프로세서(14)를 사용하여 FIFO 메모리로부터 데이터를 판독할 수 있다. 이 경우, 송수신 제어 장치(12)는 신호 처리 장치(13) 또는 프로세서(14)와 다른 동작 주파수로 동작할 수 있다. 또한 기억 장치(18E)에는 PLD(17)에 구성된 논리 정보가 복수 기억되어 있는 것이 바람직하다.
기억 장치(18)는 제 3 트랜지스터를 가진다. 제 3 트랜지스터의 제 3 반도체층은 산소를 포함하고, In, Ga, 및 Zn 중 적어도 어느 하나 또는 복수를 더 포함하는 것이 바람직하다. 따라서 제 3 트랜지스터의 제 3 반도체층은 산화물 반도체를 가진다고 바꿔 말할 수 있다. 또한 트랜지스터의 채널이 형성되는 반도체층에 금속 산화물의 일종인 산화물 반도체(Oxide Semiconductor: OS)를 포함하는 트랜지스터를 "OS 트랜지스터" 또는 "OS-FET"라고 부른다. 또한 OS 트랜지스터는 온도 변화에 따른 전기적 특성의 변동이 작다는 것이 알려져 있다. 또한 OS 트랜지스터는 반도체층의 에너지 갭이 크기 때문에 채널 폭 1μm당 전류값이 수yA로 매우 낮은 오프 전류 특성을 나타낼 수 있다. 따라서 OS 트랜지스터는 기억 장치에 적용하는 것이 바람직하다. 또한 실시형태 2에서 OS 트랜지스터에 대하여 자세히 설명한다.
여기서는 OS 트랜지스터를 사용한 기억 장치에 대하여 설명한다. 기억 장치에 OS 트랜지스터를 사용한 경우, 상기 기억 장치를 "OS 메모리"라고 부를 수 있다.
OS 메모리는 전력의 공급을 정지하여도 OS 메모리에 유지되는 데이터의 열화를 억제할 수 있다. 또한 OS 메모리는 데이터가 유지되는 용량 소자를 작게 할 수 있기 때문에 고밀도화에 적합한 기억 장치를 제공할 수 있다. 또한 OS 메모리는 OS 트랜지스터의 매우 낮은 오프 전류 특성을 이용함으로써, 1년 이상, 또는 10년 이상의 기간에서 기록된 정보를 유지할 수 있다. 따라서 OS 메모리를 비휘발성 메모리로 간주할 수 있다.
또한 OS 메모리는 OS 트랜지스터를 통하여 노드에 전하를 기록하는 방식이기 때문에, 종래의 플래시 메모리에서 필요하던 고전압이 불필요하고, 고속 기록 동작을 실현할 수 있다. 또한 플로팅 게이트 또는 전하 포획층으로의 전하 주입 및 이들로부터의 전하 추출도 수행되지 않기 때문에, OS 메모리는 실질적으로 무제한의 데이터의 기록 및 판독이 가능하다. OS 메모리는 종래의 플래시 메모리와 비교하여 열화가 적고, 높은 신뢰성이 얻어진다.
또한 OS 메모리는 자기 메모리 또는 저항 변화형 메모리 등과 달리 원자 레벨에서의 구조 변화가 일어나지 않는다. 따라서 OS 메모리는 자기 메모리 및 저항 변화형 메모리보다 재기록에 대한 내성이 높다.
또한 OS 트랜지스터는 고온 환경하에서도 오프 전류가 거의 증가하지 않는다. 구체적으로는 실온 이상 200℃ 이하의 온도에서도 오프 전류가 거의 증가하지 않는다. 또한 고온 환경하에서도 온 전류가 저하하기 어렵다. 또한 OS 트랜지스터는 소스와 드레인 사이의 절연 내압이 높다. 반도체 장치를 구성하는 트랜지스터에 OS 트랜지스터를 사용함으로써, 고온 환경하에서도 동작이 안정적이고 신뢰성이 높은 반도체 장치를 실현할 수 있다.
또한 OS 트랜지스터는 반도체 장치의 배선을 형성하는 BEOL(Back end of line) 공정 중에 스퍼터링법을 사용하여 형성될 수 있다. 따라서 상이한 트랜지스터 특성을 가지는 트랜지스터를 사용하여 하나의 반도체 장치(10)를 형성할 수 있다. 바꿔 말하면, OS 트랜지스터를 사용함으로써 SoC(System on chip)를 용이하게 형성할 수 있다.
또한 OS 트랜지스터는 백 게이트를 가질 수 있다. 백 게이트는 게이트와 백 게이트로 제 3 반도체층의 채널 형성 영역을 끼우도록 배치된다. 백 게이트는 게이트와 같은 식으로 기능시킬 수 있다. 또한 백 게이트의 전압을 변화시킴으로써 트랜지스터의 문턱 전압을 변화시킬 수 있다. 백 게이트의 전압은 게이트와 같은 전압으로 하여도 좋고, GND 또는 임의의 전압으로 하여도 좋다.
또한 일반적으로 게이트와 백 게이트는 도전층으로 형성되기 때문에 트랜지스터의 외부에서 발생하는 전기장이, 채널이 형성되는 반도체층에 작용하지 않도록 하는 기능(특히, 정전기에 대한 정전 차폐 기능)을 가진다. 즉, 정전기 등 외부의 전기장의 영향으로 인한 트랜지스터의 전기 특성의 변동을 방지할 수 있다.
다음으로 층(L3B)에 대하여 설명한다. 표시 장치(19)는 층(L3B)이 가지는 트랜지스터에 의하여 형성된다. 본 명세서에서는 자세히 설명하지 않지만, 표시 영역(19B)은 복수의 화소를 가지고, 각 화소는 발광 소자를 가진다. 발광 소자에는 유기 발광 소자(OLED: Organic Light Emitting Device) 또는 LED(Light Emitting Device)를 사용하는 것이 바람직하다.
다음으로 층(L4)에 대하여 설명한다. 안테나 어레이(11)는 복수의 안테나(11A)를 가진다. 상기 안테나(11A)는 투광성을 가지는 도전층으로 형성되는 것이 바람직하다. 투광성을 가지는 도전층에는 산화 인듐, ITO, 인듐 아연 산화물, 산화 아연, 또는 갈륨을 첨가한 산화 아연 등을 사용할 수 있다.
도 4는, 도 2에 나타낸 반도체 장치(10)와 다른 구성의 반도체 장치(10A)를 설명하는 도면이다. 또한 이하에 설명하는 구성에서 동일한 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 상이한 도면 사이에서 공통적으로 사용하고, 그 반복적인 설명은 생략한다.
반도체 장치(10A)에서는 층(L3B)이 표시 장치(19), 기억 장치(18G), 및 기억 장치(18H)를 가지는 점이 반도체 장치(10)와 다르다. 표시 장치(19), 기억 장치(18G), 및 기억 장치(18H)가 가지는 제 3 트랜지스터는 동일 공정에서 형성된다.
도 5는, 반도체 장치(10A)에 대하여 자세히 설명하는 도면이다. 반도체 장치(10A)에서는 층(L3B)이 층(L2)과 중첩되는 부분을 가지는 점이 도 3에 나타낸 반도체 장치(10)와 다르다. 예를 들어, 송수신 제어 장치(12B) 위에는 기억 장치(18G)가 배치되는 것이 바람직하다. 기억 장치(18G)에는 송수신 제어 장치(12B)의 설정 정보가 기억된다. 또한 전원 제어 장치(16B) 위에는, 기억 장치(18H)가 배치되는 것이 바람직하다. 기억 장치(18H)에는 전원 제어 장치(16B)의 설정 정보가 기억된다. 또한 기억 장치(18G) 및 기억 장치(18H)에는 OS 메모리를 사용하는 것이 바람직하다.
도 6의 (A)는, 도 1에 나타낸 반도체 장치(10)와 다른 반도체 장치(10B)의 구성을 나타낸 블록도이다. 도 6의 (A)에 나타낸 반도체 장치(10B)는 센서 모듈(20)을 가진다. 도 6의 (B)는, 도 2에 나타낸 반도체 장치(10)와 다른 구성의 반도체 장치(10B)에 대하여 설명하는 도면이다. 반도체 장치(10B)는 층(L1) 아래쪽(층(L2)과 반대 측)에 층(L5)을 가진다. 또한 층(L5)에는 센서 모듈(20)이 배치된다. 센서 모듈(20)은 관통 전극(TSV: Through Silicon Via)을 사용하여 층(L1)과 전기적으로 접속될 수 있다. 또한 센서 모듈(20)은 이미지 센서, 적외선 센서, 초음파 센서, 또는 터치 센서 등을 사용할 수 있다.
일례로서 센서 모듈(20)이 이미지 센서인 경우에 대하여 설명한다. 반도체 장치(10B)는 센서 모듈이 촬상한 정보를 표시 장치(19)에 의하여 영상으로서 표시할 수 있다.
반도체 장치(10B)는 무선 통신, 화상 데이터의 확장 변환을 수행하는 신호 처리, 표시 장치, 및 센서 모듈을 SoC로서 구성할 수 있기 때문에, 부품 점수를 삭감할 수 있다. 따라서 반도체 장치(10B)는 소형이고 경량화된 반도체 장치가 요구되는 고글형 디스플레이를 포함하는 휴대 단말기에 사용하는 데 적합하다.
도 7은, 송수신 제어 장치(12)의 일례로서 무선 송수신기(900)의 구성예를 설명하는 도면이다. 무선 송수신기(900)는 저잡음 증폭기(LNA: Low Noise Amplifier)(901), 밴드 패스 필터(BPF: Band Pass Filter)(902), 혼합기(MIX: Mixer)(903), 밴드 패스 필터(904), 복조기(DEM: Demodulator)(905), 전력 증폭기(PA: Power Amplifier)(911), 밴드 패스 필터(912), 혼합기(913), 밴드 패스 필터(914), 변조기(MOD: Modulator)(915), 공용기(DUP: Duplexer)(921), 국부 발진기(LO: Local Oscillator)(922), 및 안테나(931)를 가진다.
<수신>
다른 반도체 장치 또는 기지국 등으로부터 송신된 신호(941)는, 안테나(931) 및 공용기(921)를 통하여 수신 신호로서 저잡음 증폭기(901)에 입력된다. 공용기(921)는 무선 신호의 송신과 수신을 하나의 안테나로 실현하는 기능을 가진다.
저잡음 증폭기(901)는, 미약한 수신 신호를 무선 송수신기(900)에서 처리 가능한 강도의 신호로 증폭하는 기능을 가진다. 저잡음 증폭기(901)에서 증폭된 신호(941)는 밴드 패스 필터(902)를 통하여 혼합기(903)에 공급된다.
밴드 패스 필터(902)는 신호(941)에 포함되는 주파수 성분 중에서 필요한 주파수 대역 외의 주파수 성분을 감쇠시켜, 필요한 주파수 대역을 통과시키는 기능을 가진다.
혼합기(903)는 밴드 패스 필터(902)를 통과한 신호(941)와, 국부 발진기(922)에서 생성된 신호(943)를, 슈퍼헤테로다인 방식(super-heterodyne system)으로 혼합하는 기능을 가진다. 혼합기(903)는 신호(941)와 신호(943)를 혼합하고, 양자의 차의 주파수 성분과 양자의 합의 주파수 성분을 가지는 신호를 밴드 패스 필터(904)에 공급한다.
밴드 패스 필터(904)는 2개의 주파수 성분 중 한쪽 주파수를 통과시키는 기능을 가진다. 예를 들어, 차의 주파수 성분을 통과시킨다. 또한 밴드 패스 필터(904)는 혼합기(903)에서 발생한 노이즈 성분을 제거하는 기능도 가진다. 밴드 패스 필터(904)를 통과한 신호는 복조기(905)에 공급된다. 복조기(905)는 공급된 신호를 제어 신호나 데이터 신호 등으로 변환하고, 출력하는 기능을 가진다. 복조기(905)로부터 출력된 신호는 다양한 처리 장치(연산 장치, 기억 장치 등)에 공급된다.
<송신>
변조기(915)는 제어 신호나 데이터 신호 등을 무선 송수신기(900)로부터 다른 반도체 장치 또는 기지국 등으로 송신하기 위한 기본 신호를 생성하는 기능을 가진다. 기본 신호는 밴드 패스 필터(914)를 통하여 혼합기(913)에 공급된다.
밴드 패스 필터(914)는 변조기(915)에서 기본 신호를 생성할 때 발생하는 노이즈 성분을 제거하는 기능을 가진다.
혼합기(913)는 밴드 패스 필터(914)를 통과한 기본 신호와, 국부 발진기(922)에서 생성된 신호(944)를 슈퍼헤테로다인 방식으로 혼합하는 기능을 가진다. 혼합기(913)는 기본 신호와 신호(944)를 혼합하고, 양자의 차의 주파수 성분과 합의 주파수 성분을 가지는 신호를 밴드 패스 필터(912)에 공급한다.
밴드 패스 필터(912)는 2개의 주파수 성분 중 한쪽 주파수를 통과시키는 기능을 가진다. 예를 들어 합의 주파수 성분을 통과시킨다. 또한 밴드 패스 필터(912)는 혼합기(913)에서 발생한 노이즈 성분을 제거하는 기능도 가진다. 밴드 패스 필터(912)를 통과한 신호는 전력 증폭기(911)에 공급된다.
전력 증폭기(911)는 공급된 신호를 증폭시켜 신호(942)를 생성하는 기능을 가진다. 신호(942)는 공용기(921)를 통하여 안테나(931)로부터 외부에 방사된다.
상술한 무선 송수신기(900)의 변형예인 무선 송수신기(900A)에 대하여, 도 8의 (A) 및 (B)를 사용하여 설명한다. 설명의 반복을 피하기 위하여 무선 송수신기(900)와 다른 점에 대하여 주로 설명한다.
무선 송수신기(900A)는 5G의 통신 규격에 대응하기 위하여 복수의 안테나(931)를 가진다. 또한 복수의 공용기(921), 복수의 저잡음 증폭기(901), 및 복수의 전력 증폭기(911)를 가진다. 또한 무선 송수신기(900A)는 디코더 회로(DEC)(906)와 디코더 회로(916)를 가진다.
도 8의 (A)에서는 안테나(931), 공용기(921), 저잡음 증폭기(901), 및 전력 증폭기(911)를 5개씩 가지는 경우를 나타내었다. 도 8의 (A)에서는 1번째의 안테나(931)를 안테나(931[1])라고 나타내고, 5번째의 안테나(931)를 안테나(931[5])라고 나타내었다. 공용기(921), 저잡음 증폭기(901), 및 전력 증폭기(911)도 안테나(931)와 마찬가지로 표기된다. 또한 안테나(931), 공용기(921), 저잡음 증폭기(901), 및 전력 증폭기(911)의 개수는 각각 5개에 한정되는 것이 아니다.
안테나(931[1])는 공용기(921[1])와 전기적으로 접속된다. 공용기(921[1])는 저잡음 증폭기(901[1]) 및 전력 증폭기(911[1])와 전기적으로 접속된다. 안테나(931[5])는 공용기(921[5])와 전기적으로 접속된다. 공용기(921[5])는 저잡음 증폭기(901[5]) 및 전력 증폭기(911[5])와 전기적으로 접속된다. 안테나(931[1])와 마찬가지로, 2번째 내지 4번째의 안테나(931)도 2번째 내지 4번째의 공용기(921)와 전기적으로 접속된다. 또한 공용기(921[1])와 마찬가지로 2번째 내지 4번째의 공용기(921)도, 2번째 내지 4번째의 저잡음 증폭기(901) 및 2번째 내지 4번째의 전력 증폭기(911)와 전기적으로 접속된다.
디코더 회로(906)는 복수의 저잡음 증폭기(901)와 전기적으로 접속된다. 도 8의 (A)에서는 5개의 저잡음 증폭기(901)가 디코더 회로(906)와 접속된다. 또한 디코더 회로(916)는 복수의 전력 증폭기(911)와 전기적으로 접속된다. 도 8의 (A)에서는 5개의 전력 증폭기(911)가 디코더 회로(916)와 접속된다.
디코더 회로(906)는 저잡음 증폭기(901[1]) 내지 저잡음 증폭기(901[5]) 중 어느 하나 또는 복수를 선택하는 기능을 가진다. 또한 디코더 회로(906)는 저잡음 증폭기(901[1]) 내지 저잡음 증폭기(901[5])를 순차적으로 선택하는 기능을 가진다. 마찬가지로, 디코더 회로(916)는 전력 증폭기(911[1]) 내지 전력 증폭기(911[5]) 중 어느 하나 또는 복수를 선택하는 기능을 가진다. 또한 디코더 회로(916)는 전력 증폭기(911[1]) 내지 전력 증폭기(911[5])를 순차적으로 선택하는 기능을 가진다.
일례로서 도 8의 (B)에 디코더 회로(906)와 저잡음 증폭기(901[1]) 및 저잡음 증폭기(901[2])의 접속예를 나타내었다. 디코더 회로(906)는 저잡음 증폭기(901[1])에 포함되는 기억 소자(111)(기억 소자(111[1])라고 기재함)와, 기억 소자(111[1])가 전기적으로 접속되는 단자(124)를 통하여 전기적으로 접속된다. 또한 디코더 회로(906)는 저잡음 증폭기(901[2])에 포함되는 기억 소자(111)(기억 소자(111[2])라고 기재함)와 기억 소자(111[2])가 전기적으로 접속되는 단자(124)를 통하여 전기적으로 접속된다.
기억 소자(111)는 트랜지스터(112)와 용량 소자(113)를 가진다. 트랜지스터(112)의 게이트는 단자(124)와 전기적으로 접속된다. 트랜지스터(112)의 소스 및 드레인 중 한쪽은 단자(123)와 전기적으로 접속된다. 트랜지스터(112)의 소스 및 드레인 중 다른 쪽은 용량 소자(113)의 한쪽 전극과, 트랜지스터(115)의 게이트와 전기적으로 접속된다. 또한 노드(114)는 트랜지스터(112)의 소스 및 드레인 중 다른 쪽, 용량 소자(113)의 한쪽 전극, 트랜지스터(115)의 게이트가 전기적으로 접속되는 배선 위에 형성된다. 또한 단자(124)는 디코더 회로(906)의 트랜지스터(116)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다. 또한 트랜지스터(112)는 OS 트랜지스터인 것이 바람직하다. 또한 OS 트랜지스터를 사용한 기억 소자(111)는 OS 메모리라고 바꿔 말할 수 있다.
기억 소자(111[1])가 전기적으로 접속되는 단자(123)와, 기억 소자(111[2])가 전기적으로 접속되는 단자(123)는, 배선(126)과 전기적으로 접속된다. 노드(114)에 기록되는 전압(전하)은 배선(126)을 통하여 공급된다.
디코더 회로(906)는 임의의 기억 소자(111)와 전기적으로 접속되는 단자(124)에 트랜지스터(112)를 온 상태로 하는 신호 또는 오프 상태로 하는 신호를 공급하는 기능을 가진다. 디코더 회로(906)에 의하여 저잡음 증폭기(901)에 포함되는 기억 소자(111)를 순차적으로 선택함으로써, 기억 소자(111)마다 다른 전압을 노드(114)에 기록할 수 있다. 즉, 복수의 저잡음 증폭기(901) 각각에 적합한 전압을 노드(114)에 기록할 수 있다.
디코더 회로(916)도 복수의 전력 증폭기(911)에 대하여 디코더 회로(906)와 마찬가지로 기능한다.
본 실시형태에 나타내는 구성, 구조, 방법 등은 다른 실시형태 및 실시예 등에 나타내는 구성, 구조, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 2)
본 실시형태에서는 앞의 실시형태에서 설명한 반도체 장치에 적용 가능한 트랜지스터의 구성에 대하여 설명한다. 일례로서 상이한 전기 특성을 가지는 트랜지스터를 적층하여 제공하는 구성에 대하여 설명한다. 상기 구성으로 함으로써, 반도체 장치의 설계 자유도를 높일 수 있다. 또한 상이한 전기 특성을 가지는 트랜지스터를 적층하여 제공함으로써, 반도체 장치의 집적도를 높일 수 있다.
반도체 장치의 단면 구조의 일부를 도 9에 나타내었다. 도 9에 나타낸 반도체 장치는 트랜지스터(550)와, 트랜지스터(500)와, 트랜지스터(650)와, 용량 소자(600)를 가진다. 도 11의 (A)는 트랜지스터(500)의 채널 길이 방향의 단면도이고, 도 11의 (B)는 트랜지스터(500)의 채널 폭 방향의 단면도이고, 도 11의 (C)는 트랜지스터(550)의 채널 폭 방향의 단면도이다. 예를 들어, 트랜지스터(500)는 상기 실시형태에 나타낸 트랜지스터(112)에 상당하고, 트랜지스터(550)는 트랜지스터(116)에 상당하고, 트랜지스터(650)는 트랜지스터(115)에 상당한다. 또한 용량 소자(600)는 용량 소자(113)에 상당한다. 또한 배선(2001) 내지 배선(2006)은 다른 트랜지스터 등과 전기적으로 접속될 수 있다. 또한 배선(2005)은 배선(2006)과 전기적으로 접속된다.
또한 본 명세서에서 적층된 트랜지스터가 중첩되는 위치에 배치된다는 표현을 사용하는 경우가 있다. 트랜지스터의 범위란, 트랜지스터의 채널 형성 영역과, 상기 트랜지스터의 반도체층이 소스 또는 드레인으로서 기능하는 영역을 포함하는 범위이다.
일례로서 트랜지스터(500)가 트랜지스터(550)와 중첩되는 위치에 배치된다고 하는 경우에는, 도 9에 나타낸 바와 같이 트랜지스터(500)의 소스 및 드레인 중 한쪽의 영역의 일부와, 트랜지스터(550)의 소스 및 드레인 중 한쪽의 영역이 중첩되는 위치에 배치된다고 할 수 있다. 또한 트랜지스터(500)의 소스 및 드레인 중 한쪽의 영역의 일부는 트랜지스터(550)의 소스 및 드레인 중 한쪽과 중첩되는 위치에 배치된다고 할 수 있다.
또한 도 9에서는 설명하기 위하여 트랜지스터(500)가 트랜지스터(550) 및 트랜지스터(650) 각각과 중첩되는 위치에 배치되는 예를 나타내었다. 다만, 트랜지스터(550)는 층(L1)에 포함되는 트랜지스터이고, 트랜지스터(650)는 층(L2)에 포함되는 트랜지스터이다. 또한 트랜지스터(500)는 층(L3)에 포함되는 트랜지스터이다.
트랜지스터(500)는 OS 트랜지스터이다. 또한 트랜지스터(500)는 오프 전류가 매우 적다. 따라서 트랜지스터(500)를 통하여 기억 노드에 기록한 데이터 전압 또는 전하를 장기간 유지할 수 있다. 즉 기억 노드의 리프레시 동작의 빈도를 저감하거나 또는 리프레시 동작이 필요 없기 때문에, 반도체 장치의 소비 전력을 저감할 수 있다.
도 9에서는, 트랜지스터(500)는 트랜지스터(550) 위쪽에 제공되고, 용량 소자(600)는 트랜지스터(550) 및 트랜지스터(500) 위쪽에 제공되어 있다.
트랜지스터(550)는 기판(311) 위에 제공되고, 도전체(316), 절연체(315), 기판(311)의 일부로 이루어지는 반도체 영역(313), 소스 영역 또는 드레인 영역으로서 기능하는 저저항 영역(314a) 및 저저항 영역(314b)을 가진다.
도 11의 (C)에 나타낸 바와 같이, 트랜지스터(550)는 반도체 영역(313)의 상면 및 채널 폭 방향의 측면이 절연체(315)를 개재(介在)하여 도전체(316)로 덮여 있다. 이와 같이, 트랜지스터(550)를 Fin형으로 함으로써 실효적인 채널 폭이 증대되어, 트랜지스터(550)의 온 특성을 향상시킬 수 있다. 또한 게이트 전극의 전계의 기여를 높일 수 있기 때문에, 트랜지스터(550)의 오프 특성을 향상시킬 수 있다.
또한 트랜지스터(550)는 p채널형 트랜지스터 및 n채널형 트랜지스터 중 어느 쪽이라도 좋다.
반도체 영역(313)의 채널이 형성되는 영역, 그 근방의 영역, 소스 영역 또는 드레인 영역이 되는 저저항 영역(314a) 및 저저항 영역(314b) 등에서 실리콘계 반도체 등의 반도체를 포함하는 것이 바람직하고, 단결정 실리콘을 포함하는 것이 바람직하다. 또는 Ge(저마늄), SiGe(실리콘 저마늄), GaAs(갈륨 비소), GaAlAs(갈륨 알루미늄 비소) 등을 가지는 재료로 형성하여도 좋다. 결정 격자에 응력을 가하여, 격자 간격을 변화시킴으로써 유효 질량을 제어한 실리콘을 사용한 구성으로 하여도 좋다. 또는 GaAs와 GaAlAs 등을 사용함으로써, 트랜지스터(550)를 HEMT(High Electron Mobility Transistor)로 하여도 좋다.
저저항 영역(314a) 및 저저항 영역(314b)은 반도체 영역(313)에 적용되는 반도체 재료에 더하여 비소, 인 등의 n형 도전성을 부여하는 원소 또는 붕소 등의 p형 도전성을 부여하는 원소를 포함한다.
게이트 전극으로서 기능하는 도전체(316)는 비소, 인 등의 n형 도전성을 부여하는 원소, 또는 붕소 등의 p형 도전성을 부여하는 원소를 포함하는 실리콘 등의 반도체 재료, 금속 재료, 합금 재료, 또는 금속 산화물 재료 등의 도전성 재료를 사용할 수 있다.
또한 도전체의 재료에 따라 일함수가 결정되기 때문에, 상기 도전체의 재료를 선택함으로써 트랜지스터의 문턱 전압을 조정할 수 있다. 구체적으로는 도전체에 질화 타이타늄이나 질화 탄탈럼 등의 재료를 사용하는 것이 바람직하다. 또한 도전성과 매립성을 양립하기 위하여 도전체에 텅스텐이나 알루미늄 등의 금속 재료를 적층으로 사용하는 것이 바람직하고, 특히 텅스텐을 사용하는 것이 내열성의 관점에서 바람직하다.
트랜지스터(550)는 SOI(Silicon on Insulator) 기판 등을 사용하여 형성하여도 좋다.
또한 SOI 기판으로서는 경면 연마 웨이퍼에 산소 이온을 주입한 후, 고온으로 가열함으로써 표면으로부터 일정한 깊이에 산화층을 형성함과 함께, 표면층에 생긴 결함을 소멸시켜 형성된 SIMOX(Separation by Implanted Oxygen) 기판이나, 수소 이온 주입에 의하여 형성된 미소한 공동(minute void)의 열처리에 의한 성장을 이용하여 반도체 기판을 벽개(劈開)하는 스마트 컷법, ELTRAN법(등록 상표: Epitaxial Layer Transfer) 등을 사용하여 형성된 SOI 기판을 사용하여도 좋다. 단결정 기판을 사용하여 형성된 트랜지스터는 채널 형성 영역에 단결정 반도체를 가진다.
도 10은 층(L3A)이 가지는 제 3 트랜지스터로서의 트랜지스터(550A) 및 층(L3B)이 가지는 제 3 트랜지스터로서의 트랜지스터(500)에 대하여 설명하는 도면이다. 또한 도 10에서는 트랜지스터(550A)가 트랜지스터(500)와 전기적으로 접속되는 예를 나타내었다. 다만, 트랜지스터(550A)가 기억 장치에 포함되는 트랜지스터이고, 또한 트랜지스터(500)가 표시 장치에 포함되는 트랜지스터인 경우, 트랜지스터(550A)는 반드시 트랜지스터(500)와 접속될 필요는 없다.
또한 도 9에 나타낸 트랜지스터(550), 도 10에 나타낸 트랜지스터(500) 또는 트랜지스터(550A)는 일례이고, 이 구성에 한정되지 않고, 회로 구성이나 구동 방법에 따라 적절한 트랜지스터를 사용하면 좋다. 예를 들어, 반도체 장치를 OS 트랜지스터만의 단극성 회로(n채널형 트랜지스터만 등의 동극성 트랜지스터를 의미함)로 하는 경우, 도 10에 나타낸 바와 같이 트랜지스터(550A)의 구성을 트랜지스터(500)와 마찬가지의 구성으로 하면 좋다. 또한 트랜지스터(500)의 자세한 사항에 대해서는 후술한다.
여기서 트랜지스터(650)에 대하여 설명한다. 트랜지스터(650)는 트랜지스터(550)와 같은 기판 위에 형성된다. 트랜지스터(650)는 단결정 실리콘 기판, 사파이어 기판, 또는 SOI 기판 위에 형성되는 반도체층을 사용하여 형성된다. 반도체층은 갈륨을 포함하는 결정 구조인 것이 바람직하다. 반도체층에 갈륨을 포함하는 예로서는 질화 갈륨(이하, GaN) 또는 산화 갈륨(GaOx) 등이 있다.
반도체층(654)에 GaN을 사용한 반도체 장치에 대하여, 도 9를 사용하여 설명한다. 예를 들어 GaN은 기판(311) 위에 저온 버퍼층(652)을 제공하고, 저온 버퍼층(652) 위에 단결정의 GaN을 에피택셜 성장시켜 형성할 수 있다. 에피택셜 성장시켜 형성된 단결정의 GaN이 반도체층(654)에 상당한다. 또한 도 9에서는 기판(311)에 단결정 실리콘 기판을 사용한 예를 나타내었다.
트랜지스터(650)를 형성하는 경우, 반도체층(654) 위에 반도체층(656)을 에피택셜 성장시킨 반도체층을 사용하는 것이 바람직하다. 반도체층(654)은 GaN이 바람직하고, 반도체층(656)은 AlGaN이 바람직하다. 예를 들어 질화 알루미늄(AlN)은 GaN의 약 2배의 밴드 갭(6.2eV), GaN의 약 4배의 정전 파괴 전계(12MV/cm), GaN의 약 1.5배의 열전도율(2.9W/cmK)로 매우 우수한 재료 특성을 가지는 것이 알려져 있다. 따라서 고출력이고 고주파의 디바이스 재료로서 AlN, 및 AlN과 GaN의 혼정인 AlGaN이 바람직하다. AlGaN을 채널 형성 영역으로 하는 HEMT(High Electron Mobility Transistor)는 GaN을 채널 형성 영역으로 하는 HEMT보다, 더 높은 내전압 동작이 가능하다. 또한 GaN과 AlGaN의 계면에는, GaN과 AlGaN의 분극 효과에 의하여 2차원 전자 가스(2DEG)가 발생한다. 즉, HEMT 구조의 트랜지스터에서는 2DEG가 채널 형성 영역이 된다.
반도체층(656) 위에는 도전체(330)가 제공된다. 도전체(330)는 트랜지스터(650)의 소스 또는 드레인에 상당한다.
절연체(324)는 도전체(658)와 반도체층(656) 사이에 끼워져 제공된다. 또한 도전체(658)를 게이트 전극이라고 바꿔 말하고, 절연체(324)를 트랜지스터(650)의 게이트 절연체라고 바꿔 말하여도 좋다. 절연체(324)에는 산화 실리콘, 산화 알루미늄, 또는 산화 하프늄 등을 사용할 수 있다. 예를 들어, 절연체(324)가 산화 실리콘, 산화 알루미늄, 및 산화 하프늄 등 중 어느 하나를 포함함으로써 트랜지스터(650)의 오프 전류를 저감한다. 또한 상기 게이트 절연체를 자세히 설명하면, 게이트 절연체는 SiO2막, Al2O3막, 또는 HfO2막인 것이 바람직하다.
또한 트랜지스터(650)는 리세스 게이트 구조를 가지는 것이 바람직하다. 도 9에서는, 트랜지스터(650)가 리세스 게이트 구조를 가지는 예를 나타내었다. 트랜지스터(650)가 리세스 게이트 구조를 가짐으로써, 트랜지스터(650)는 오프 전류가 저감된다. 리세스 게이트 구조는 채널 형성 영역을 형성하는 게이트 전극과 중첩되는 위치의 반도체층(656)을 에칭하고, 반도체층(656)을 박층화함으로써 형성된다. 에칭에 의하여 박층화되는 반도체층(656)의 영역을 리세스 영역이라고 부른다. 리세스 영역은 2DEG의 공핍 강화에 의하여 높은 문턱 전압이 된다. 또한 비리세스 영역은 2DEG의 농도가 증대하기 때문에 큰 전류를 흐르게 할 수 있다.
트랜지스터(550)를 덮어 절연체(320), 절연체(322), 절연체(324), 및 절연체(326)가 순차적으로 적층되어 제공된다.
절연체(320), 절연체(322), 절연체(324), 및 절연체(326)로서 예를 들어 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, 질화 알루미늄 등을 사용하면 좋다.
또한 본 명세서에서 산화질화 실리콘이란 그 조성에서 질소보다 산소의 함유량이 많은 재료를 가리키고, 질화산화 실리콘이란 그 조성에서 산소보다 질소의 함유량이 많은 재료를 가리킨다. 또한 본 명세서에서 산화질화 알루미늄이란 그 조성에서 질소보다 산소의 함유량이 많은 재료를 가리키고, 질화산화 알루미늄이란 그 조성에서 산소보다 질소의 함유량이 많은 재료를 가리킨다.
절연체(322)는 그 아래쪽에 제공되는 트랜지스터(550) 등으로 인하여 생기는 단차를 평탄화하는 평탄화막으로서의 기능을 가져도 좋다. 예를 들어 절연체(322)의 상면은 평탄성을 높이기 위하여 화학 기계 연마(CMP)법 등을 사용한 평탄화 처리에 의하여 평탄화되어 있어도 좋다.
또한 절연체(324)에는 기판(311) 또는 트랜지스터(550) 등으로부터 트랜지스터(500)가 제공되는 영역으로 수소나 불순물이 확산되지 않도록 하는 배리어성을 가지는 막을 사용하는 것이 바람직하다.
수소에 대한 배리어성을 가지는 막의 일례로서 예를 들어 CVD법으로 형성한 질화 실리콘을 적합하게 사용할 수 있다. 여기서 트랜지스터(500) 등의 산화물 반도체를 가지는 반도체 소자로 수소가 확산됨으로써 상기 반도체 소자의 특성이 저하하는 경우가 있다. 따라서 트랜지스터(500)와 트랜지스터(550) 사이에 수소의 확산을 억제하는 막을 사용하는 것이 바람직하다. 수소의 확산을 억제하는 막이란, 구체적으로는 수소의 이탈량이 적은 막이다.
수소의 이탈량은 예를 들어 승온 이탈 가스 분석법(TDS) 등을 사용하여 분석할 수 있다. 예를 들어 절연체(324)의 수소의 이탈량은 TDS 분석에서 막의 표면 온도가 50℃ 내지 500℃의 범위에서 수소 원자로 환산한 이탈량이 절연체(324)의 면적당으로 환산하여, 10×1015atoms/cm2 이하, 바람직하게는 5×1015atoms/cm2 이하이면 좋다.
또한 절연체(326)는 절연체(324)보다 유전율이 낮은 것이 바람직하다. 예를 들어 절연체(326)의 비유전율은 4 미만이 바람직하고, 3 미만이 더 바람직하다. 또한 예를 들어 절연체(326)의 비유전율은 절연체(324)의 비유전율의 0.7배 이하가 바람직하고, 0.6배 이하가 더 바람직하다. 유전율이 낮은 재료를 층간막으로 함으로써, 배선 사이에 생기는 기생 용량을 저감할 수 있다.
또한 절연체(320), 절연체(322), 절연체(324), 및 절연체(326)에는 용량 소자(600) 또는 트랜지스터(500)에 접속되는 도전체(328) 및 도전체(330) 등이 매립되어 있다. 또한 도전체(330)는, 트랜지스터(650)의 소스 또는 드레인의 전극으로서의 기능을 가진다. 또한 도전체(328) 및 도전체(330)는 플러그 또는 배선으로서의 기능을 가진다. 또한 플러그 또는 배선으로서의 기능을 가지는 도전체에는, 복수의 구성을 합쳐서 동일한 부호를 부여하는 경우가 있다. 또한 본 명세서 등에서 배선과, 배선과 접속되는 플러그가 일체물이어도 좋다. 즉, 도전체의 일부가 배선으로서 기능하는 경우, 그리고 도전체의 일부가 플러그로서 기능하는 경우도 있다.
각 플러그 및 배선(도전체(328), 도전체(330) 등)의 재료로서는 금속 재료, 합금 재료, 금속 질화물 재료, 또는 금속 산화물 재료 등의 도전성 재료를 단층으로 또는 적층하여 사용할 수 있다. 내열성과 도전성을 양립하는 텅스텐이나 몰리브데넘 등의 고융점 재료를 사용하는 것이 바람직하고, 텅스텐을 사용하는 것이 바람직하다. 또는 알루미늄이나 구리 등의 저저항 도전성 재료로 형성하는 것이 바람직하다. 저저항 도전성 재료를 사용함으로써 배선 저항을 낮출 수 있다.
절연체(326) 및 도전체(330) 위에 배선층을 제공하여도 좋다. 예를 들어 도 9에서는 절연체(350), 절연체(352), 및 절연체(354)가 순차적으로 적층되어 제공된다. 또한 절연체(350), 절연체(352), 및 절연체(354)에는 도전체(356)가 형성되어 있다. 도전체(356)는 트랜지스터(550)와 접속하는 플러그, 트랜지스터(650)와 접속하는 플러그, 또는 배선으로서의 기능을 가진다. 또한 도전체(356)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
또한 예를 들어 절연체(350)에는 절연체(324)와 마찬가지로 수소에 대한 배리어성을 가지는 절연체를 사용하는 것이 바람직하다. 또한 도전체(356)는 수소에 대한 배리어성을 가지는 도전체를 포함하는 것이 바람직하다. 특히, 수소에 대한 배리어성을 가지는 절연체(350)가 가지는 개구부에 수소에 대한 배리어성을 가지는 도전체가 형성된다. 상기 구성에 의하여 트랜지스터(550) 또는 트랜지스터(650)는 배리어층으로 트랜지스터(500)와 분리될 수 있고, 트랜지스터(550) 또는 트랜지스터(650)로부터 트랜지스터(500)로의 수소의 확산을 억제할 수 있다.
또한 수소에 대한 배리어성을 가지는 도전체로서는 예를 들어 질화 탄탈럼 등을 사용하는 것이 좋다. 또한 질화 탄탈럼과 도전성이 높은 텅스텐을 적층함으로써, 배선으로서의 도전성을 유지하면서 트랜지스터(550)로부터의 수소의 확산을 억제할 수 있다. 이 경우 수소에 대한 배리어성을 가지는 질화 탄탈럼층이, 수소에 대한 배리어성을 가지는 절연체(350)와 접하는 구성인 것이 바람직하다.
절연체(354) 및 도전체(356) 위에 배선층을 제공하여도 좋다. 예를 들어, 도 9에서는 절연체(360), 절연체(362), 및 절연체(364)가 순차적으로 적층되어 제공된다. 또한 절연체(360), 절연체(362), 및 절연체(364)에는 도전체(366)가 형성된다. 도전체(366)는 플러그 또는 배선으로서의 기능을 가진다. 또한 도전체(366)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
또한 예를 들어 절연체(360)에는 절연체(324)와 마찬가지로 수소에 대한 배리어성을 가지는 절연체를 사용하는 것이 바람직하다. 또한 도전체(366)는 수소에 대한 배리어성을 가지는 도전체를 포함하는 것이 바람직하다. 특히, 수소에 대한 배리어성을 가지는 절연체(360)가 가지는 개구부에 수소에 대한 배리어성을 가지는 도전체가 형성된다. 상기 구성에 의하여, 트랜지스터(550) 또는 트랜지스터(650)는 배리어층으로 트랜지스터(500)와 분리될 수 있고, 트랜지스터(550) 또는 트랜지스터(650)로부터 트랜지스터(500)로의 수소의 확산을 억제할 수 있다.
절연체(364) 및 도전체(366) 위에 배선층을 제공하여도 좋다. 예를 들어 도 9에서는 절연체(370), 절연체(372), 및 절연체(374)가 순차적으로 적층되어 제공된다. 또한 절연체(370), 절연체(372), 및 절연체(374)에는 도전체(376)가 형성된다. 도전체(376)는 플러그 또는 배선으로서의 기능을 가진다. 또한 도전체(376)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
또한 예를 들어 절연체(370)에는 절연체(324)와 마찬가지로 수소에 대한 배리어성을 가지는 절연체를 사용하는 것이 바람직하다. 또한 도전체(376)는 수소에 대한 배리어성을 가지는 도전체를 포함하는 것이 바람직하다. 특히, 수소에 대한 배리어성을 가지는 절연체(370)가 가지는 개구부에 수소에 대한 배리어성을 가지는 도전체가 형성된다. 상기 구성에 의하여, 트랜지스터(550) 또는 트랜지스터(650)는 배리어층으로 트랜지스터(500)와 분리될 수 있고, 트랜지스터(550) 또는 트랜지스터(650)로부터 트랜지스터(500)로의 수소의 확산을 억제할 수 있다.
절연체(374) 및 도전체(376) 위에 배선층을 제공하여도 좋다. 예를 들어 도 9에서는 절연체(380), 절연체(382), 및 절연체(384)가 순차적으로 적층되어 제공된다. 또한 절연체(380), 절연체(382), 및 절연체(384)에는 도전체(386)가 형성된다. 도전체(386)는 플러그 또는 배선으로서의 기능을 가진다. 또한 도전체(386)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
또한 예를 들어 절연체(380)에는 절연체(324)와 마찬가지로 수소에 대한 배리어성을 가지는 절연체를 사용하는 것이 바람직하다. 또한 도전체(386)는 수소에 대한 배리어성을 가지는 도전체를 포함하는 것이 바람직하다. 특히, 수소에 대한 배리어성을 가지는 절연체(380)가 가지는 개구부에 수소에 대한 배리어성을 가지는 도전체가 형성된다. 상기 구성에 의하여, 트랜지스터(550) 또는 트랜지스터(650)는 배리어층으로 트랜지스터(500)와 분리될 수 있고, 트랜지스터(550) 또는 트랜지스터(650)로부터 트랜지스터(500)로의 수소의 확산을 억제할 수 있다.
도 14에서는 트랜지스터(550)가 도전체(366)를 통하여 트랜지스터(650)와 접속되는 예를 나타내었다. 다만, 트랜지스터(550)가 트랜지스터(650)와 접속되는 배선은 도전체(366)에 한정되는 것이 아니다.
상기에서 도전체(356)를 포함하는 배선층, 도전체(366)를 포함하는 배선층, 도전체(376)를 포함하는 배선층, 및 도전체(386)를 포함하는 배선층에 대하여 설명하였지만, 본 실시형태에 따른 반도체 장치는 이에 한정되는 것이 아니다. 도전체(356)를 포함하는 배선층과 같은 배선층을 3층 이하로 하여도 좋고, 도전체(356)를 포함하는 배선층과 같은 배선층을 5층 이상으로 하여도 좋다.
절연체(384) 위에는 절연체(510), 절연체(512), 절연체(514), 및 절연체(516)가 순차적으로 적층되어 제공된다. 절연체(510), 절연체(512), 절연체(514), 및 절연체(516) 중 어느 것에는 산소나 수소에 대하여 배리어성을 가지는 물질을 사용하는 것이 바람직하다.
예를 들어, 절연체(510) 및 절연체(514)에는 예를 들어 기판(311), 트랜지스터(550)를 제공하는 영역, 또는 트랜지스터(650)를 제공하는 영역 등으로부터, 트랜지스터(500)를 제공하는 영역에 수소나 불순물이 확산되지 않도록 하는 배리어성을 가지는 막을 사용하는 것이 바람직하다. 따라서 절연체(510) 및 절연체(514)는 절연체(324)와 마찬가지의 재료를 사용할 수 있다.
수소에 대한 배리어성을 가지는 막의 일례로서, CVD법으로 형성한 질화 실리콘을 사용할 수 있다. 여기서 트랜지스터(500) 등의 산화물 반도체를 가지는 반도체 소자로 수소가 확산됨으로써 상기 반도체 소자의 특성이 저하되는 경우가 있다. 따라서 트랜지스터(500)와, 트랜지스터(550) 또는 트랜지스터(650) 사이에 수소의 확산을 억제하는 막을 사용하는 것이 바람직하다. 수소의 확산을 억제하는 막이란, 구체적으로는 수소의 이탈량이 적은 막이다.
또한 수소에 대한 배리어성을 가지는 막으로서, 예를 들어 절연체(510) 및 절연체(514)에는 산화 알루미늄, 산화 하프늄, 산화 탄탈럼 등의 금속 산화물을 사용하는 것이 바람직하다.
특히, 산화 알루미늄은 산소 및 트랜지스터의 전기 특성의 변동 요인이 되는 수소, 수분 등의 불순물의 양쪽에 대하여 막을 투과시키지 않도록 하는 차단 효과가 높다. 따라서, 산화 알루미늄은 트랜지스터의 제작 공정 중 및 제작 후에서 수소, 수분 등의 불순물의 트랜지스터(500)로의 혼입을 방지할 수 있다. 또한 트랜지스터(500)를 구성하는 산화물로부터의 산소의 방출을 억제할 수 있다. 그러므로 트랜지스터(500)에 대한 보호막으로서 사용하는 것에 적합하다.
또한 예를 들어 절연체(512) 및 절연체(516)에는 절연체(320)와 같은 재료를 사용할 수 있다. 또한 이들 절연체에 유전율이 비교적 낮은 재료를 적용함으로써, 배선 사이에 생기는 기생 용량을 저감할 수 있다. 예를 들어, 절연체(512) 및 절연체(516)로서 산화 실리콘막이나 산화질화 실리콘막 등을 사용할 수 있다.
또한 절연체(510), 절연체(512), 절연체(514), 및 절연체(516)에는 도전체(518), 및 트랜지스터(500)를 구성하는 도전체(예를 들어 도전체(503)) 등이 매립되어 있다. 또한 도전체(518)는 용량 소자(600), 트랜지스터(550), 또는 트랜지스터(650)와 접속하는 플러그, 또는 배선으로서의 기능을 가진다. 도전체(518)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
특히 절연체(510) 및 절연체(514)와 접한 영역의 도전체(518)는 산소, 수소, 및 물에 대한 배리어성을 가지는 도전체인 것이 바람직하다. 상기 구성에 의하여, 트랜지스터(550) 또는 트랜지스터(650)는 산소, 수소, 및 물에 대한 배리어성을 가지는 층으로 트랜지스터(500)와 분리될 수 있고, 트랜지스터(550) 또는 트랜지스터(650)로부터 트랜지스터(500)로의 수소의 확산을 억제할 수 있다.
절연체(516) 위쪽에는 트랜지스터(500)가 제공되어 있다.
도 11의 (A) 및 (B)에 나타낸 바와 같이 트랜지스터(500)는 절연체(514) 및 절연체(516)에 매립되도록 배치된 도전체(503)와, 절연체(516) 및 도전체(503) 위에 배치된 절연체(520)와, 절연체(520) 위에 배치된 절연체(522)와, 절연체(522) 위에 배치된 절연체(524)와, 절연체(524) 위에 배치된 산화물(530a)과, 산화물(530a) 위에 배치된 산화물(530b)과, 산화물(530b) 위에 서로 떨어져 배치된 도전체(542a) 및 도전체(542b)와, 도전체(542a) 및 도전체(542b) 위에 배치되고, 도전체(542a)와 도전체(542b) 사이에 중첩되어 개구가 형성된 절연체(580)와, 개구의 저면 및 측면에 배치된 절연체(545)와, 절연체(545)의 형성면에 배치된 도전체(560)를 가진다.
또한 도 11의 (A) 및 (B)에 나타낸 바와 같이 산화물(530a), 산화물(530b), 도전체(542a), 및 도전체(542b)와, 절연체(580) 사이에 절연체(544)가 배치되는 것이 바람직하다. 또한 도 11의 (A) 및 (B)에 나타낸 바와 같이 도전체(560)는 절연체(545)의 내측에 제공된 도전체(560a)와, 도전체(560a)의 내측에 매립되도록 제공된 도전체(560b)를 가지는 것이 바람직하다. 또한 도 11의 (A) 및 (B)에 나타낸 바와 같이 절연체(580), 도전체(560), 및 절연체(545) 위에 절연체(574)가 배치되는 것이 바람직하다.
또한 본 명세서 등에서 아울러 산화물(530a) 및 산화물(530b)을 산화물(530)이라고 하는 경우가 있다. 아울러 도전체(542a) 및 도전체(542b)를 도전체(542)라고 하는 경우가 있다.
또한 트랜지스터(500)에서는 채널이 형성되는 영역과, 그 근방에서 산화물(530a) 및 산화물(530b)의 2층을 적층하는 구성에 대하여 나타내었지만, 본 발명의 일 형태는 이에 한정되는 것이 아니다. 예를 들어, 산화물(530b)의 단층 또는 3층 이상의 적층 구조를 제공하는 구성으로 하여도 좋다.
또한 트랜지스터(500)에서는 도전체(560)를 2층의 적층 구성으로서 나타내었지만, 본 발명의 일 형태는 이에 한정되는 것이 아니다. 예를 들어 도전체(560)가 단층 구성이어도 좋고, 3층 이상의 적층 구성이어도 좋다. 또한 도 9, 도 10, 도 11의 (A), 및 도 14에 나타낸 트랜지스터(500)는 일례이고, 이 구성에 한정되지 않고, 회로 구성이나 구동 방법 등에 따라 적절한 트랜지스터를 사용하면 좋다.
여기서, 도전체(560)는 트랜지스터의 게이트 전극으로서 기능하고, 도전체(542a) 및 도전체(542b)는 각각 소스 전극 또는 드레인 전극으로서 기능한다. 상술한 바와 같이, 도전체(560)는 절연체(580)의 개구 및 도전체(542a)와 도전체(542b)에 끼워진 영역에 매립되도록 형성된다. 도전체(560), 도전체(542a), 및 도전체(542b)의 배치는 절연체(580)의 개구에 대하여 자기 정합(self-aligned)적으로 선택된다. 즉 트랜지스터(500)에서, 게이트 전극을 소스 전극과 드레인 전극 사이에 자기 정합적으로 배치시킬 수 있다. 따라서, 도전체(560)를 위치를 맞추기 위한 마진을 제공하지 않고 형성할 수 있기 때문에, 트랜지스터(500)의 점유 면적의 축소를 도모할 수 있다. 이에 의하여 반도체 장치의 미세화, 고집적화를 도모할 수 있다.
또한 도전체(560)가 도전체(542a)와 도전체(542b) 사이의 영역에 자기 정합적으로 형성되기 때문에, 도전체(560)는 도전체(542a) 또는 도전체(542b)와 중첩되는 영역을 가지지 않는다. 이로써 도전체(560)와 도전체(542a) 및 도전체(542b) 사이에 형성되는 기생 용량을 저감할 수 있다. 따라서 트랜지스터(500)의 스위칭 속도를 향상시키고, 높은 주파수 특성을 가지게 할 수 있다.
도전체(560)는 제 1 게이트(톱 게이트라고도 함) 전극으로서 기능하는 경우가 있다. 또한 도전체(503)는 제 2 게이트(보텀 게이트라고도 함) 전극으로서 기능하는 경우가 있다. 이 경우, 도전체(503)에 인가하는 전압을, 도전체(560)에 인가하는 전압과 연동시키지 않고 독립적으로 변화시킴으로써 트랜지스터(500)의 문턱 전압을 제어할 수 있다. 특히, 도전체(503)에 음의 전압을 인가함으로써 트랜지스터(500)의 문턱 전압을 더 크게 하고, 오프 전류를 저감하는 것이 가능해진다. 따라서 도전체(503)에 음의 전압을 인가하는 것이, 인가하지 않는 경우보다, 도전체(560)에 인가하는 전압이 0V일 때의 드레인 전류를 더 작게 할 수 있다.
도전체(503)는 산화물(530) 및 도전체(560)와 중첩되도록 배치된다. 이에 의하여 도전체(560) 및 도전체(503)에 전압을 인가한 경우, 도전체(560)에서 발생하는 전계와, 도전체(503)에서 발생하는 전계가 연결되어, 산화물(530)에 형성되는 채널 형성 영역을 덮을 수 있다.
본 명세서 등에서는, 한 쌍의 게이트 전극(제 1 게이트 전극 및 제 2 게이트 전극)의 전계로 채널 형성 영역을 전기적으로 둘러싸는 트랜지스터의 구성을 surrounded channel(S-channel) 구조라고 부른다. 또한 본 명세서 등에서 S-channel 구성은, 소스 전극 및 드레인 전극으로서 기능하는 도전체(542a) 및 도전체(542b)에 접하는 산화물(530)의 측면 및 주변이, 채널 형성 영역과 같은 I형이라는 특징을 가진다. 또한 도전체(542a) 및 도전체(542b)와 접하는 산화물(530)의 측면 및 주변은 절연체(544)와 접하기 때문에, 채널 형성 영역과 마찬가지로 I형이 될 수 있다. 또한 본 명세서 등에서 I형은, 후술하는 고순도 진성과 같은 것으로 취급할 수 있다. 또한 본 명세서 등에서 개시하는 S-channel 구성은 Fin형 구성 및 플레이너형 구성과는 다르다. S-channel 구성을 채용함으로써, 단채널 효과에 대한 내성을 높일 수 있고, 환언하면 단채널 효과가 발생하기 어려운 트랜지스터로 할 수 있다.
또한 도전체(503)는 도전체(518)와 같은 구성을 가지고, 절연체(514) 및 절연체(516)의 개구의 내벽에 접하여 도전체(503a)가 형성되고, 그 내측에 도전체(503b)가 형성된다. 또한 트랜지스터(500)에서는 도전체(503a) 및 도전체(503b)를 적층하는 구성에 대하여 나타내었지만, 본 발명의 일 형태는 이에 한정되는 것이 아니다. 예를 들어 도전체(503)를 단층 또는 3층 이상의 적층 구성으로서 제공하는 구성으로 하여도 좋다.
여기서 도전체(503a)에는 수소 원자, 수소 분자, 물 분자, 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는(상기 불순물이 투과하기 어려운) 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 도전성 재료를 사용하는 것이 바람직하다. 또한 본 명세서에서 불순물 또는 산소의 확산을 억제하는 기능이란, 상기 불순물 및 상기 산소 중 어느 하나 또는 모두의 확산을 억제하는 기능이다.
예를 들어 도전체(503a)가 산소의 확산을 억제하는 기능을 가짐으로써, 도전체(503b)가 산화되어 도전율이 저하하는 것을 억제할 수 있다.
또한 도전체(503)가 배선의 기능을 겸하는 경우, 도전체(503b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성이 높은 도전성 재료를 사용하는 것이 바람직하다. 또한 본 실시형태에서는 도전체(503)를 도전체(503a)와 도전체(503b)의 적층으로 나타내었지만 도전체(503)는 단층 구성이어도 좋다.
절연체(520), 절연체(522), 및 절연체(524)는 제 2 게이트 절연막으로서의 기능을 가진다.
여기서 산화물(530)과 접하는 절연체(524)에는 화학량론적 조성을 충족하는 산소보다 많은 산소를 포함하는 절연체를 사용하는 것이 바람직하다. 상기 산소는 가열에 의하여 막 내로부터 방출되기 쉽다. 본 명세서 등에서는, 가열에 의하여 방출되는 산소를 "과잉 산소"라고 부르는 경우가 있다. 즉, 절연체(524)에는 과잉 산소를 포함하는 영역("과잉 산소 영역"이라고도 함)이 형성되어 있는 것이 바람직하다. 이와 같은 과잉 산소를 포함하는 절연체를 산화물(530)과 접하여 제공함으로써, 산화물(530) 내의 산소 결손(VO: oxygen vacancy라고도 함)을 저감하여, 트랜지스터(500)의 신뢰성을 향상시킬 수 있다. 또한 산화물(530) 내의 산소 결손에 수소가 들어간 경우, 상기 결함(이하 VOH라고 부르는 경우가 있음)은 도너로서 기능하고, 캐리어인 전자가 생성되는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합되는 산소와 결합되어 캐리어인 전자를 생성하는 경우가 있다. 따라서 수소가 많이 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 또한 산화물 반도체 내의 수소는 열, 전계 등의 스트레스에 의하여 이동하기 쉽기 때문에, 산화물 반도체에 수소가 많이 포함되면, 트랜지스터의 신뢰성이 악화될 우려도 있다. 본 발명의 일 형태에서는, 산화물(530) 내의 VOH를 가능한 한 저감하고, 고순도 진성 또는 실질적으로 고순도 진성으로 하는 것이 바람직하다. 이와 같이, VOH가 충분히 저감된 산화물 반도체를 얻기 위해서는, 산화물 반도체 내의 수분, 수소 등의 불순물을 제거하는 것("탈수" 또는 "탈수소화 처리"라고도 함)과, 산화물 반도체에 산소를 공급하여 산소 결손을 보상하는 것("가산소화 처리"라고도 함)이 중요하다. VOH 등의 불순물이 충분히 저감된 산화물 반도체를 트랜지스터의 채널 형성 영역에 사용함으로써, 안정된 전기 특성을 부여할 수 있다.
과잉 산소 영역을 가지는 절연체로서, 구체적으로는 가열에 의하여 일부의 산소가 이탈되는 산화물 재료를 사용하는 것이 바람직하다. 가열에 의하여 산소가 이탈되는 산화물이란, TDS(Thermal Desorption Spectroscopy) 분석에서 산소 원자로 환산한 산소의 이탈량이 1.0×1018atoms/cm3 이상, 바람직하게는 1.0×1019atoms/cm3 이상, 더 바람직하게는 2.0×1019atoms/cm3 이상, 또는 3.0×1020atoms/cm3 이상인 산화물막이다. 또한 상기 TDS 분석 시의 막의 표면 온도는 100℃ 이상 700℃ 이하 또는 100℃ 이상 400℃ 이하의 범위에 있는 것이 바람직하다.
또한 상기 과잉 산소 영역을 가지는 절연체와 산화물(530)을 접하게 하여 가열 처리, 마이크로파 처리, 및 RF 처리 중 어느 하나 또는 복수의 처리를 수행하여도 좋다. 상기 처리를 수행함으로써, 산화물(530) 내의 물 또는 수소를 제거할 수 있다. 예를 들어 산화물(530)에서, VoH의 결합이 절단되는 반응, 바꿔 말하면 "VOH→Vo+H"라는 반응이 일어나, 탈수소화될 수 있다. 이때 발생한 수소의 일부는, 산소와 결합되어 H2O가 되고, 산화물(530) 또는 산화물(530) 근방의 절연체로부터 제거되는 경우가 있다. 또한 수소의 일부는 도전체(542)에 게터링되는 경우가 있다.
또한 상기 마이크로파 처리에는, 예를 들어 고밀도 플라스마를 발생시키는 전원을 가지는 장치 또는 기판 측에 RF를 인가하는 전원을 가지는 장치를 사용하는 것이 적합하다. 예를 들어, 산소를 포함하는 가스를 사용하며, 고밀도 플라스마를 사용함으로써, 고밀도의 산소 라디칼을 생성할 수 있고, 기판 측에 RF를 인가함으로써, 고밀도 플라스마에 의하여 생성된 산소 라디칼을 효율적으로 산화물(530) 또는 산화물(530) 근방의 절연체 내에 도입할 수 있다. 또한 상기 마이크로파 처리에서는, 압력을 133Pa 이상, 바람직하게는 200Pa 이상, 더 바람직하게는 400Pa 이상으로 하면 좋다. 또한 마이크로파 처리를 수행하는 장치 내에 도입하는 가스로서, 예를 들어 산소와 아르곤을 사용하고, 산소 유량비(O2/(O2+Ar))가 50% 이하, 바람직하게는 10% 이상 30% 이하에서 수행하면 좋다.
또한 트랜지스터(500)의 제작 공정에서, 산화물(530)의 표면이 노출된 상태에서 가열 처리를 수행하는 것이 바람직하다. 상기 가열 처리는, 예를 들어 100℃ 이상 450℃ 이하, 더 바람직하게는 350℃ 이상 400℃ 이하에서 수행하면 좋다. 또한 가열 처리는 질소 가스 분위기, 불활성 가스 분위기, 또는 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 수행한다. 예를 들어 가열 처리는 산소 분위기에서 수행하는 것이 바람직하다. 이 경우, 산화물(530)에 산소를 공급함으로써, 산소 결손(VO)을 저감할 수 있다. 또한 가열 처리는 감압 상태에서 수행하여도 좋다. 또는 질소 가스 분위기 또는 불활성 가스 분위기에서 가열 처리를 수행한 후에, 이탈된 산소를 보충하기 위하여 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 가열 처리를 수행하여도 좋다. 또는 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 가열 처리를 수행한 후에, 연속하여 질소 가스 분위기 또는 불활성 가스 분위기에서 가열 처리를 수행하여도 좋다.
또한 산화물(530)에 가산소화 처리를 수행함으로써, 공급된 산소에 의하여 산화물(530) 내의 산소 결손을 수복(修復)하는, 바꿔 말하면 "Vo+O→null"이라는 반응을 촉진시킬 수 있다. 또한 산화물(530) 내에 잔존한 수소와 공급된 산소가 반응함으로써, 상기 수소를 H2O로서 제거(탈수화)할 수 있다. 이에 의하여, 산화물(530) 내에 잔존한 수소가 산소 결손과 재결합하여 VOH가 형성되는 것을 억제할 수 있다.
또한 절연체(524)가 과잉 산소 영역을 가지는 경우, 절연체(522)는 산소(예를 들어 산소 원자, 산소 분자 등)의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 것이 바람직하다.
절연체(522)가 산소나 불순물의 확산을 억제하는 기능을 가짐으로써, 산화물(530)이 가지는 산소는 절연체(520) 측으로 확산되지 않아 바람직하다. 또한 절연체(524)나 산화물(530)이 가지는 산소와 도전체(503)가 반응하는 것을 억제할 수 있다.
절연체(522)에는, 예를 들어 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함하는 산화물(하프늄 알루미네이트), 산화 탄탈럼, 산화 지르코늄, 타이타늄산 지르콘산 연(PZT), 타이타늄산 스트론튬(SrTiO3), 또는 (Ba, Sr)TiO3(BST) 등의 소위 high-k 재료를 포함하는 절연체를 단층으로 또는 적층하여 사용하는 것이 바람직하다. 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연막의 박막화로 인하여 누설 전류 등의 문제가 생기는 경우가 있다. 게이트 절연막으로서 기능하는 절연체에 high-k 재료를 사용함으로써, 물리 막 두께를 유지하면서, 트랜지스터 동작 시의 게이트 전압의 저감이 가능해진다.
특히 불순물 및 산소 등의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 절연성 재료인 알루미늄, 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체를 사용하는 것이 좋다. 알루미늄, 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체로서는, 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함하는 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 이와 같은 재료를 사용하여 절연체(522)를 형성한 경우, 절연체(522)는 산화물(530)로부터의 산소의 방출이나, 트랜지스터(500)의 주변부로부터 산화물(530)로의 수소 등의 불순물의 혼입을 억제하는 층으로서 기능한다.
또는 이들 절연체에, 예를 들어 산화 알루미늄, 산화 비스무트, 산화 저마늄, 산화 나이오븀, 산화 실리콘, 산화 타이타늄, 산화 텅스텐, 산화 이트륨, 산화 지르코늄을 첨가하여도 좋다. 또는 이들 절연체를 질화 처리하여도 좋다. 상기 절연체에 산화 실리콘, 산화질화 실리콘, 또는 질화 실리콘을 적층시켜 사용하여도 좋다.
또한 절연체(520)는 열적으로 안정적인 것이 바람직하다. 예를 들어, 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이기 때문에 적합하다. 또한 high-k 재료의 절연체를 산화 실리콘 또는 산화질화 실리콘과 조합함으로써, 열적으로 안정적이며 비유전율이 높은 적층 구성의 절연체(520)를 얻을 수 있다.
또한 도 11의 (A) 및 (B)의 트랜지스터(500)에는 3층의 적층 구성으로 이루어진 제 2 게이트 절연막으로서 절연체(520), 절연체(522), 및 절연체(524)가 나타내어졌지만, 제 2 게이트 절연막은 단층, 2층, 또는 4층 이상의 적층 구성을 가져도 좋다. 그 경우, 같은 재료로 이루어지는 적층 구성에 한정되지 않고, 상이한 재료로 이루어지는 적층 구성이어도 좋다.
트랜지스터(500)는 채널 형성 영역을 포함하는 산화물(530)에 산화물 반도체로서 기능하는 금속 산화물을 사용한다. 또한 산화물 반도체는 In 및 Zn 중 적어도 한쪽이 포함되는 것이 바람직하다. 예를 들어, 산화물(530)로서 In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등에서 선택된 1종류 또는 복수 종류) 등의 금속 산화물을 사용하면 좋다.
산화물 반도체로서 기능하는 금속 산화물은 스퍼터링법으로 형성하여도 좋고, ALD(Atomic Layer Deposition)법으로 형성하여도 좋다. 또한 다른 실시형태에서 산화물 반도체로서 기능하는 금속 산화물에 대하여 자세히 설명한다.
또한 산화물(530)에서 채널 형성 영역으로서 기능하는 금속 산화물에는 밴드 갭이 2eV 이상, 바람직하게는 2.5eV 이상인 것을 사용하는 것이 바람직하다. 이와 같이, 밴드 갭이 큰 금속 산화물을 사용함으로써, 트랜지스터의 오프 전류를 저감할 수 있다.
산화물(530)은 산화물(530b) 아래에 산화물(530a)을 가짐으로써, 산화물(530a)보다 아래쪽에 형성된 구성물로부터 산화물(530b)로의 불순물의 확산을 억제할 수 있다.
또한 산화물(530)은, 각 금속 원자의 원자수비가 상이한 복수의 산화물층의 구성을 가지는 것이 바람직하다. 구체적으로는 산화물(530a)에 사용하는 금속 산화물에서, 구성 원소 중의 원소 M의 원자수비가 산화물(530b)에 사용하는 금속 산화물에서의 구성 원소 중의 원소 M의 원자수비보다 큰 것이 바람직하다. 또한 산화물(530a)에 사용하는 금속 산화물에서 In에 대한 원소 M의 원자수비가 산화물(530b)에 사용하는 금속 산화물에서의 In에 대한 원소 M의 원자수비보다 큰 것이 바람직하다. 또한 산화물(530b)에 사용하는 금속 산화물에서 원소 M에 대한 In의 원자수비가 산화물(530a)에 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비보다 큰 것이 바람직하다.
또한 산화물(530a)의 전도대 하단의 에너지가 산화물(530b)의 전도대 하단의 에너지보다 높은 것이 바람직하다. 또한 바꿔 말하면 산화물(530a)의 전자 친화력이 산화물(530b)의 전자 친화력보다 작은 것이 바람직하다.
여기서 산화물(530a) 및 산화물(530b)의 접합부에서 전도대 하단의 에너지 준위는 완만하게 변화된다. 환언하면 산화물(530a) 및 산화물(530b)의 접합부에서의 전도대 하단의 에너지 준위는 연속적으로 변화 또는 연속 접합한다고도 할 수 있다. 이와 같이 하기 위해서는 산화물(530a)과 산화물(530b)의 계면에서 형성되는 혼합층의 결함 준위 밀도를 낮게 하는 것이 좋다.
구체적으로는 산화물(530a)과 산화물(530b)이 산소 이외에 공통의 원소를 가짐(주성분으로 함)으로써 결함 준위 밀도가 낮은 혼합층을 형성할 수 있다. 예를 들어 산화물(530b)이 In-Ga-Zn 산화물인 경우, 산화물(530a)로서 In-Ga-Zn 산화물, Ga-Zn 산화물, 산화 갈륨 등을 사용하는 것이 좋다.
이때 캐리어의 주된 경로는 산화물(530b)이다. 산화물(530a)을 상술한 구성으로 함으로써, 산화물(530a)과 산화물(530b)의 계면에서의 결함 준위 밀도를 낮출 수 있다. 그러므로 계면 산란으로 인한 캐리어 전도에 대한 영향이 작아져, 트랜지스터(500)는 높은 온 전류를 얻을 수 있다.
산화물(530b) 위에는 소스 전극 및 드레인 전극으로서 기능하는 도전체(542a) 및 도전체(542b)가 제공된다. 도전체(542a) 및 도전체(542b)에는 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 란타넘 중에서 선택된 금속 원소, 또는 상술한 금속 원소를 성분으로 하는 합금이나, 상술한 금속 원소를 조합한 합금 등을 사용하는 것이 바람직하다. 예를 들어 질화 탄탈럼, 질화 타이타늄, 텅스텐, 타이타늄과 알루미늄을 포함한 질화물, 탄탈럼과 알루미늄을 포함한 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 란타넘과 니켈을 포함한 산화물 등을 사용하는 것이 바람직하다. 또한 질화 탄탈럼, 질화 타이타늄, 타이타늄과 알루미늄을 포함한 질화물, 탄탈럼과 알루미늄을 포함한 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 란타넘과 니켈을 포함한 산화물은 산화되기 어려운 도전성 재료, 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다. 또한 질화 탄탈럼 등의 금속 질화물막은 수소 또는 산소에 대한 배리어성을 가지기 때문에 바람직하다.
또한 도 11에서는 도전체(542a) 및 도전체(542b)를 단층 구성으로서 나타내었지만, 2층 이상의 적층 구성으로 하여도 좋다. 예를 들어 질화 탄탈럼막과 텅스텐막을 적층하는 것이 좋다. 또한 타이타늄막과 알루미늄막을 적층하여도 좋다. 또한 텅스텐막 위에 알루미늄막을 적층하는 2층 구성, 구리-마그네슘-알루미늄 합금막 위에 구리막을 적층하는 2층 구성, 타이타늄막 위에 구리막을 적층하는 2층 구성, 텅스텐막 위에 구리막을 적층하는 2층 구성으로 하여도 좋다.
또한 타이타늄막 또는 질화 타이타늄막과, 그 타이타늄막 또는 질화 타이타늄막 위에 중첩시켜 알루미늄막 또는 구리막을 적층하고, 그 위에 타이타늄막 또는 질화 타이타늄막을 더 형성하는 3층 구성, 몰리브데넘막 또는 질화 몰리브데넘막과, 그 몰리브데넘막 또는 질화 몰리브데넘막 위에 중첩시켜 알루미늄막 또는 구리막을 적층하고, 그 위에 몰리브데넘막 또는 질화 몰리브데넘막을 더 형성하는 3층 구성 등이 있다. 또한 산화 인듐, 산화 주석, 또는 산화 아연을 포함하는 투명 도전 재료를 사용하여도 좋다.
또한 도 11의 (A)에 나타낸 바와 같이 산화물(530)과 도전체(542a)(도전체(542b))의 계면과 그 근방에는 저저항 영역으로서 영역(543a) 및 영역(543b)이 형성되는 경우가 있다. 이때 영역(543a)은 소스 영역 및 드레인 영역 중 한쪽으로서 기능하고, 영역(543b)은 소스 영역 및 드레인 영역 중 다른 쪽으로서 기능한다. 또한 영역(543a)과 영역(543b) 사이의 영역에 채널 형성 영역이 형성된다.
상기 도전체(542a)(도전체(542b))를 산화물(530)과 접하도록 제공함으로써, 영역(543a)(영역(543b))의 산소 농도가 저감되는 경우가 있다. 또한 영역(543a)(영역(543b))에, 도전체(542a)(도전체(542b))에 포함되는 금속과, 산화물(530)의 성분을 포함하는 금속 화합물층이 형성되는 경우가 있다. 이와 같은 경우, 영역(543a)(영역(543b))의 캐리어 밀도가 증가하여 영역(543a)(영역(543b))은 저저항 영역이 된다.
절연체(544)는 도전체(542a) 및 도전체(542b)를 덮도록 제공되어, 도전체(542a) 및 도전체(542b)의 산화를 억제한다. 이때 절연체(544)는 산화물(530)의 측면을 덮어 절연체(524)와 접하도록 제공되어도 좋다.
절연체(544)로서는 하프늄, 알루미늄, 갈륨, 이트륨, 지르코늄, 텅스텐, 타이타늄, 탄탈럼, 니켈, 저마늄, 네오디뮴, 란타넘, 및 마그네슘 등 중에서 선택된 1종류 또는 2종류 이상이 포함된 금속 산화물을 사용할 수 있다. 또한 절연체(544)로서 질화산화 실리콘 또는 질화 실리콘 등을 사용할 수도 있다.
특히, 절연체(544)로서 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체인, 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함한 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 특히 하프늄 알루미네이트는 산화 하프늄막보다 내열성이 높다. 그러므로 추후의 공정에서의 열처리에서, 결정화하기 어렵기 때문에 바람직하다. 또한 도전체(542a) 및 도전체(542b)가 내산화성을 가지는 재료이거나, 또는 산소를 흡수하여도 도전성이 현저하게 저하하지 않는 경우에는, 절연체(544)는 필수적인 구성이 아니다. 요구되는 트랜지스터 특성에 따라 적절히 설계하면 좋다.
절연체(544)를 가짐으로써, 절연체(580)에 포함되는 물 및 수소 등의 불순물이 절연체(545)를 통하여 산화물(530b)로 확산되는 것을 억제할 수 있다. 또한 절연체(580)가 가지는 과잉 산소에 의하여 도전체(560)가 산화되는 것을 억제할 수 있다.
절연체(545)는 제 1 게이트 절연막으로서 기능한다. 절연체(545)는, 상술한 절연체(524)와 마찬가지로, 산소를 과잉으로 포함하고 또한 가열에 의하여 산소가 방출되는 절연체를 사용하여 형성되는 것이 바람직하다.
구체적으로는 과잉 산소를 포함하는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공(空孔)을 가지는 산화 실리콘을 사용할 수 있다. 특히, 산화 실리콘 및 산화질화 실리콘은 열에 대하여 안정적이므로 바람직하다.
과잉 산소를 포함하는 절연체를 절연체(545)로서 제공함으로써, 절연체(545)로부터 산화물(530b)의 채널 형성 영역에 효과적으로 산소를 공급할 수 있다. 또한 절연체(524)와 마찬가지로, 절연체(545) 내의 물 또는 수소 등 불순물의 농도가 저감되어 있는 것이 바람직하다. 절연체(545)의 막 두께는, 1nm 이상 20nm 이하로 하는 것이 바람직하다.
또한 절연체(545)가 가지는 과잉 산소를 효율적으로 산화물(530)에 공급하기 위하여 절연체(545)와 도전체(560) 사이에 금속 산화물을 제공하여도 좋다. 상기 금속 산화물은 절연체(545)로부터 도전체(560)로의 산소 확산을 억제하는 것이 바람직하다. 산소의 확산을 억제하는 금속 산화물을 제공함으로써, 절연체(545)로부터 도전체(560)로의 과잉 산소의 확산이 억제된다. 즉 산화물(530)에 공급하는 과잉 산소량의 감소를 억제할 수 있다. 또한 과잉 산소로 인한 도전체(560)의 산화를 억제할 수 있다. 상기 금속 산화물로서는 절연체(544)에 사용할 수 있는 재료를 사용하면 좋다.
또한 절연체(545)는 제 2 게이트 절연막과 마찬가지로 적층 구성을 가져도 좋다. 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연막의 박막화로 인하여 누설 전류 등의 문제가 생기는 경우가 있으므로, 게이트 절연막으로서 기능하는 절연체를 high-k 재료와 열적으로 안정적인 재료의 적층 구조로 함으로써, 물리적 막 두께를 유지하면서, 트랜지스터 동작 시의 게이트 전위의 저감이 가능해진다. 또한 열적으로 안정적이며 비유전율이 높은 적층 구성으로 할 수 있다.
제 1 게이트 전극으로서 기능하는 도전체(560)는 도 11의 (A) 및 (B)에서는 2층 구성으로서 나타내었지만, 단층 구성이어도 좋고, 3층 이상의 적층 구성이어도 좋다.
도전체(560a)에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 도전체(560a)가 산소의 확산을 억제하는 기능을 가짐으로써, 절연체(545)에 포함되는 산소로 인하여 도전체(560b)가 산화되어 도전율이 저하하는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 가지는 도전성 재료로서는, 예를 들어 탄탈럼, 질화 탄탈럼, 루테늄, 또는 산화 루테늄 등을 사용하는 것이 바람직하다. 또한 도전체(560a)로서, 산화물(530)에 적용할 수 있는 산화물 반도체를 사용할 수 있다. 그 경우, 도전체(560b)를 스퍼터링법으로 성막함으로써, 도전체(560a)의 전기 저항값을 저하시켜 도전체로 할 수 있다. 이를 OC(Oxide Conductor) 전극이라고 부를 수 있다.
또한 도전체(560b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한 도전체(560b)는 배선으로서도 기능하기 때문에, 도전성이 높은 도전체를 사용하는 것이 바람직하다. 예를 들어 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용할 수 있다. 또한 도전체(560b)를 적층 구성으로 하여도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층 구성으로 하여도 좋다.
절연체(580)는 절연체(544)를 개재하여 도전체(542a) 및 도전체(542b) 위에 제공된다. 절연체(580)는 과잉 산소 영역을 가지는 것이 바람직하다. 예를 들어 절연체(580)로서 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 가지는 산화 실리콘, 또는 수지 등을 가지는 것이 바람직하다. 특히 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이므로 바람직하다. 특히 산화 실리콘 및 공공을 가지는 산화 실리콘은 추후의 공정에서 용이하게 과잉 산소 영역을 형성할 수 있으므로 바람직하다.
절연체(580)는 과잉 산소 영역을 가지는 것이 바람직하다. 가열에 의하여 산소가 방출되는 절연체(580)를 제공함으로써, 절연체(580) 내의 산소를 산화물(530)에 효율적으로 공급할 수 있다. 또한 절연체(580) 내의 물 또는 수소 등 불순물의 농도가 저감되어 있는 것이 바람직하다.
절연체(580)의 개구는 도전체(542a)와 도전체(542b) 사이의 영역과 중첩하여 형성된다. 이에 의하여, 도전체(560)는 절연체(580)의 개구, 및 도전체(542a)와 도전체(542b) 사이에 끼워진 영역에 매립되도록 형성된다.
반도체 장치를 미세화하기 위하여 게이트 길이를 짧게 하는 것이 요구되지만, 도전체(560)의 도전성이 낮아지지 않도록 할 필요가 있다. 이를 위하여 도전체(560)의 막 두께를 두껍게 하면, 도전체(560)는 종횡비가 높은 형상이 될 수 있다. 본 실시형태에서는 도전체(560)를 절연체(580)의 개구에 매립되도록 제공하기 때문에, 도전체(560)를 종횡비가 높은 형상으로 하여도 공정 중에 도전체(560)가 무너지는 일 없이 형성될 수 있다.
절연체(574)는 절연체(580)의 상면, 도전체(560)의 상면, 및 절연체(545)의 상면에 접하여 제공되는 것이 바람직하다. 절연체(574)를 스퍼터링법에 의하여 성막함으로써, 절연체(545) 및 절연체(580)에 과잉 산소 영역을 제공할 수 있다. 이에 의하여 이 과잉 산소 영역으로부터 산화물(530) 내에 산소를 공급할 수 있다.
예를 들어, 절연체(574)로서 하프늄, 알루미늄, 갈륨, 이트륨, 지르코늄, 텅스텐, 타이타늄, 탄탈럼, 니켈, 저마늄, 및 마그네슘 등에서 선택된 1종류 또는 2종류 이상이 포함된 금속 산화물을 사용할 수 있다.
특히 산화 알루미늄은 배리어성이 높아 0.5nm 이상 3.0nm 이하의 박막이어도 수소 및 질소의 확산을 억제할 수 있다. 따라서 스퍼터링법으로 성막한 산화 알루미늄은 산소 공급원이면서 수소 등의 불순물의 배리어막으로서의 기능도 가질 수 있다.
또한 절연체(574) 위에 층간막으로서 기능하는 절연체(581)를 제공하는 것이 바람직하다. 절연체(581)는 절연체(524) 등과 마찬가지로, 막 내의 물 또는 수소 등 불순물의 농도가 저감되어 있는 것이 바람직하다.
또한 절연체(581), 절연체(574), 절연체(580), 및 절연체(544)에 형성된 개구에 도전체(540a) 및 도전체(540b)를 배치한다. 도전체(540a) 및 도전체(540b)는 도전체(560)를 사이에 두고 대향하도록 제공한다. 도전체(540a) 및 도전체(540b)는 후술하는 도전체(546) 및 도전체(548)와 같은 구성을 가진다.
절연체(581) 위에는 절연체(582)가 제공되어 있다. 절연체(582)는 산소나 수소에 대하여 배리어성이 있는 물질을 사용하는 것이 바람직하다. 따라서 절연체(582)에는 절연체(514)와 같은 재료를 사용할 수 있다. 예를 들어 절연체(582)에는 산화 알루미늄, 산화 하프늄, 산화 탄탈럼 등의 금속 산화물을 사용하는 것이 바람직하다.
특히, 산화 알루미늄은 산소 및 트랜지스터의 전기 특성의 변동 요인이 되는 수소, 수분 등의 불순물의 양쪽에 대하여 막을 투과시키지 않도록 하는 차단 효과가 높다. 따라서, 산화 알루미늄은 트랜지스터의 제작 공정 중 및 제작 후에서 수소, 수분 등의 불순물의 트랜지스터(500)로의 혼입을 방지할 수 있다. 또한 트랜지스터(500)를 구성하는 산화물로부터의 산소의 방출을 억제할 수 있다. 그러므로 트랜지스터(500)에 대한 보호막으로서 사용하는 것에 적합하다.
또한 절연체(582) 위에는 절연체(586)가 제공되어 있다. 절연체(586)에는 절연체(320)와 같은 재료를 사용할 수 있다. 또한 이들 절연체에 유전율이 비교적 낮은 재료를 적용함으로써, 배선 사이에 생기는 기생 용량을 저감할 수 있다. 예를 들어 절연체(586)로서 산화 실리콘막이나 산화질화 실리콘막 등을 사용할 수 있다.
또한 절연체(520), 절연체(522), 절연체(524), 절연체(544), 절연체(580), 절연체(574), 절연체(581), 절연체(582), 및 절연체(586)에는 도전체(546) 및 도전체(548) 등이 매립되어 있다.
도전체(546) 및 도전체(548)는 용량 소자(600), 트랜지스터(500), 또는 트랜지스터(550)와 접속되는 플러그 또는 배선으로서의 기능을 가진다. 도전체(546) 및 도전체(548)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
또한 트랜지스터(500)를 형성한 후, 트랜지스터(500)를 둘러싸도록 개구를 형성하고, 상기 개구를 덮도록 수소 또는 물에 대한 배리어성이 높은 절연체를 형성하여도 좋다. 상술한 배리어성이 높은 절연체로 트랜지스터(500)를 둘러쌈으로써, 외부로부터 수분 및 수소가 침입하는 것을 방지할 수 있다. 또는 복수의 트랜지스터(500)를, 수소 또는 물에 대한 배리어성이 높은 절연체로 통틀어 감싸도 좋다. 또한 트랜지스터(500)를 둘러싸도록 개구를 형성하는 경우, 예를 들어 절연체(522) 또는 절연체(514)에 도달하는 개구를 형성하고, 절연체(522) 또는 절연체(514)와 접하도록 상술한 배리어성이 높은 절연체를 형성하면, 트랜지스터(500)의 제작 공정의 일부를 겸할 수 있기 때문에 적합하다. 또한 수소 또는 물에 대한 배리어성이 높은 절연체로서는, 예를 들어 절연체(522) 또는 절연체(514)와 같은 재료를 사용하면 좋다.
이어서 트랜지스터(500) 위쪽에는 용량 소자(600)가 제공되어 있다. 용량 소자(600)는 도전체(610)와, 도전체(620)와, 절연체(630)를 가진다.
또한 도전체(546) 및 도전체(548) 위에 도전체(612)를 제공하여도 좋다. 도전체(612)는 트랜지스터(500)와 접속되는 플러그 또는 배선으로서의 기능을 가진다. 도전체(610)는 용량 소자(600)의 전극으로서의 기능을 가진다. 또한 도전체(612) 및 도전체(610)는 동일 공정에서 형성될 수 있다.
도전체(612) 및 도전체(610)에는 몰리브데넘, 타이타늄, 탄탈럼, 텅스텐, 알루미늄, 구리, 크로뮴, 네오디뮴, 스칸듐에서 선택된 원소를 포함하는 금속막, 또는 상술한 원소를 성분으로 하는 금속 질화물막(질화 탄탈럼막, 질화 타이타늄막, 질화 몰리브데넘막, 질화 텅스텐막) 등을 사용할 수 있다. 또는, 인듐 주석 산화물, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 타이타늄을 포함하는 인듐 산화물, 산화 타이타늄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, 산화 실리콘을 첨가한 인듐 주석 산화물 등의 도전성 재료를 적용할 수도 있다.
본 실시형태에서는 도전체(612) 및 도전체(610)를 단층 구성으로 나타내었지만, 상기 구성에 한정되지 않고, 2층 이상의 적층 구성으로 하여도 좋다. 예를 들어 배리어성을 가지는 도전체와 도전성이 높은 도전체 사이에 배리어성을 가지는 도전체 및 도전성이 높은 도전체에 대하여 밀착성이 높은 도전체를 형성하여도 좋다.
절연체(630)를 개재하여 도전체(610)와 중첩되도록 도전체(620)를 제공한다. 또한 도전체(620)에는 금속 재료, 합금 재료, 또는 금속 산화물 재료 등의 도전성 재료를 사용할 수 있다. 내열성과 도전성을 양립하는 텅스텐이나 몰리브데넘 등의 고융점 재료를 사용하는 것이 바람직하고, 특히 텅스텐을 사용하는 것이 바람직하다. 또한 도전체 등의 다른 구성과 동일 공정에서 형성하는 경우에는 저저항 금속 재료인 Cu(구리)나 Al(알루미늄) 등을 사용하면 좋다.
도전체(620) 및 절연체(630) 위에는 절연체(640)가 제공되어 있다. 절연체(640)는 절연체(320)와 같은 재료를 사용하여 제공할 수 있다. 또한 절연체(640)는 그 아래쪽의 요철 형상을 피복하는 평탄화막으로서 기능하여도 좋다.
본 구성을 사용함으로써, 산화물 반도체를 가지는 트랜지스터를 사용한 반도체 장치를 미세화 또는 고집적화할 수 있다.
본 발명의 일 형태의 반도체 장치에 사용할 수 있는 기판으로서는 유리 기판, 석영 기판, 사파이어 기판, 세라믹 기판, 금속 기판(예를 들어 스테인리스·스틸 기판, 스테인리스·스틸·포일을 가지는 기판, 텅스텐 기판, 텅스텐·포일을 가지는 기판 등), 반도체 기판(예를 들어 단결정 반도체 기판, 다결정 반도체 기판, 또는 화합물 반도체 기판 등), SOI(Silicon on Insulator) 기판 등을 사용할 수 있다. 또한 본 실시형태의 처리 온도에 견딜 수 있는 내열성을 가지는 플라스틱 기판을 사용하여도 좋다. 유리 기판의 일례로서는, 바륨보로실리케이트 유리, 알루미노실리케이트 유리, 또는 알루미노보로실리케이트 유리, 또는 소다 석회 유리 등이 있다. 이 외에 결정화 유리 등을 사용할 수 있다.
또는 기판으로서 가요성 기판, 접합 필름, 섬유상 재료를 포함한 종이, 또는 기재 필름 등을 사용할 수 있다. 가요성 기판, 접합 필름, 기재 필름 등의 일례로서는 이하의 것을 들 수 있다. 예를 들어, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리에터설폰(PES), 폴리테트라플루오로에틸렌(PTFE)으로 대표되는 플라스틱이 있다. 또는 일례로서는, 아크릴 등의 합성 수지 등이 있다. 또는 일례로서 폴리프로필렌, 폴리에스터, 폴리플루오린화 바이닐, 또는 폴리염화 바이닐 등이 있다. 또는 일례로서는 폴리아마이드, 폴리이미드, 아라미드 수지, 에폭시 수지, 무기 증착 필름, 또는 종이류 등이 있다. 특히, 반도체 기판, 단결정 기판, 또는 SOI 기판 등을 사용하여 트랜지스터를 제조함으로써, 특성, 크기, 또는 형상 등의 편차가 적고, 전류 능력이 높고, 크기가 작은 트랜지스터를 제조할 수 있다. 이와 같은 트랜지스터에 의하여 회로를 구성하면, 회로의 저소비 전력화 또는 회로의 고집적화를 도모할 수 있다.
또한 기판으로서 가요성 기판을 사용하고, 가요성 기판 위에 트랜지스터, 레지스터, 및/또는 용량 소자 등을 직접 형성하여도 좋다. 또는 기판과, 트랜지스터, 레지스터, 및/또는 용량 소자 등 사이에 박리층을 제공하여도 좋다. 박리층은, 그 위에 반도체 장치를 일부 또는 전부 완성시킨 후에 기판으로부터 분리하고 다른 기판에 전재하기 위하여 사용할 수 있다. 이때, 트랜지스터, 레지스터, 및/또는 용량 소자 등은 내열성이 낮은 기판이나 가요성 기판에도 전재될 수 있다. 또한 상술한 박리층에는 예를 들어 텅스텐막과 산화 실리콘막의 무기막의 적층 구성의 구성이나, 기판 위에 폴리이미드 등의 유기 수지막이 형성된 구성, 수소를 포함한 실리콘막 등을 사용할 수 있다.
즉, 어떤 기판 위에 반도체 장치를 형성하고, 그 후, 다른 기판에 반도체 장치를 전치하여도 좋다. 반도체 장치가 전치되는 기판의 일례로서는, 상술한 트랜지스터를 형성할 수 있는 기판에 더하여, 종이 기판, 셀로판 기판, 아라미드 필름 기판, 폴리이미드 필름 기판, 석재 기판, 목재 기판, 직물 기판(천연 섬유(견, 면, 마), 합성 섬유(나일론, 폴리우레탄, 폴리에스터) 또는 재생 섬유(아세테이트, 큐프라, 레이온, 재생 폴리에스터) 등을 포함함), 피혁 기판, 또는 고무 기판 등이 있다. 이들 기판을 사용함으로써 가요성을 가지는 반도체 장치의 제조, 쉽게 고장나지 않는 반도체 장치의 제조, 내열성의 부여, 경량화, 또는 박막화를 도모할 수 있다.
가요성을 가지는 기판 위에 반도체 장치를 제공함으로써, 중량의 증가를 억제하고, 또한 파손되기 어려운 반도체 장치를 제공할 수 있다.
<트랜지스터의 변형예 1>
도 12의 (A) 내지 (C)에 나타낸 트랜지스터(500A)는 도 11의 (A), (B)에 나타낸 구성의 트랜지스터(500)의 변형예이다. 도 12의 (A)는 트랜지스터(500A)의 상면도이고, 도 12의 (B)는 트랜지스터(500A)의 채널 길이 방향의 단면도이고, 도 12의 (C)는 트랜지스터(500A)의 채널 폭 방향의 단면도이다. 또한 도 12의 (A)의 상면도에서는 도면의 명료화를 위하여 일부 요소의 기재를 생략하였다. 또한 도 12의 (A) 내지 (C)에 나타낸 구성은 트랜지스터(550) 등, 본 발명의 일 형태의 반도체 장치가 가지는 다른 트랜지스터에도 적용할 수 있다.
도 12의 (A) 내지 (C)에 나타낸 트랜지스터(500A)는 절연체(552), 절연체(513), 및 절연체(404)를 가지는 점이 도 11의 (A), (B)에 나타낸 트랜지스터(500)와 다르다. 또한 트랜지스터(500A)는 도전체(540a)의 측면에 접하여 절연체(552)가 제공되고, 도전체(540b)의 측면에 접하여 절연체(552)가 제공되는 점이 트랜지스터(500)와 다르다. 또한 트랜지스터(500A)는 절연체(520)를 가지지 않는 점이 트랜지스터(500)와 다르다.
도 12의 (A) 내지 (C)에 나타낸 구성의 트랜지스터(500A)는 절연체(512) 위에 절연체(513)가 제공된다. 또한 절연체(574) 위, 및 절연체(513) 위에 절연체(404)가 제공된다.
도 12의 (A) 내지 (C)에 나타낸 구성의 트랜지스터(500A)는 절연체(514), 절연체(516), 절연체(522), 절연체(524), 절연체(544), 절연체(580), 및 절연체(574)가 패터닝되고, 절연체(404)가 이들을 덮는 구성을 가진다. 즉, 절연체(404)는 절연체(574)의 상면, 절연체(574)의 측면, 절연체(580)의 측면, 절연체(544)의 측면, 절연체(524)의 측면, 절연체(522)의 측면, 절연체(516)의 측면, 절연체(514)의 측면, 절연체(513)의 상면과 각각 접한다. 이에 의하여, 산화물(530) 등은 절연체(513)와 절연체(404)에 의하여 외부로부터 이격된다.
절연체(513) 및 절연체(404)는 수소(예를 들어 수소 원자, 수소 분자 등 중 적어도 하나) 또는 물 분자의 확산을 억제하는 기능이 높은 것이 바람직하다. 예를 들어, 절연체(513) 및 절연체(404)로서 수소 배리어성이 높은 재료인 질화 실리콘 또는 질화산화 실리콘을 사용하는 것이 바람직하다. 이에 의하여 산화물(530)에 수소 등이 확산되는 것을 억제할 수 있기 때문에 트랜지스터(500A)의 특성 저하를 억제할 수 있다. 따라서 본 발명의 일 형태의 반도체 장치의 신뢰성을 높일 수 있다.
절연체(552)는 절연체(581), 절연체(404), 절연체(574), 절연체(580), 및 절연체(544)에 접하여 제공된다. 절연체(552)는 수소 또는 물 분자의 확산을 억제하는 기능을 가지는 것이 바람직하다. 예를 들어 절연체(552)로서 수소 배리어성이 높은 재료인 질화 실리콘, 산화 알루미늄, 또는 질화산화 실리콘 등의 절연체를 사용하는 것이 바람직하다. 특히 질화 실리콘은 수소 배리어성이 높은 재료이므로 절연체(552)로서 사용하는 것이 적합하다. 절연체(552)로서 수소 배리어성이 높은 재료를 사용함으로써, 물 또는 수소 등의 불순물이 절연체(580) 등으로부터 도전체(540a) 및 도전체(540b)를 통하여 산화물(530)로 확산되는 것을 억제할 수 있다. 또한 절연체(580)에 포함되는 산소가 도전체(540a) 및 도전체(540b)에 흡수되는 것을 억제할 수 있다. 이상에 의하여 본 발명의 일 형태의 반도체 장치의 신뢰성을 높일 수 있다.
<트랜지스터의 변형예 2>
도 13의 (A), (B), 및 (C)를 사용하여 트랜지스터(500B)의 구성예에 대하여 설명한다. 도 13의 (A)는 트랜지스터(500B)의 상면도이다. 도 13의 (B)는 도 13의 (A)에서 일점쇄선으로 나타낸 L1-L2 부분의 단면도이다. 도 13의 (C)는 도 13의 (A)에서 일점쇄선으로 나타낸 W1-W2 부분의 단면도이다. 또한 도 13의 (A)의 상면도에서는 도면의 명료화를 위하여 일부 요소의 기재를 생략하였다.
트랜지스터(500B)는 트랜지스터(500)의 변형예이고, 트랜지스터(500)로 치환할 수 있는 트랜지스터이다. 따라서 설명의 반복을 피하기 위하여 주로 트랜지스터(500)와 다른 점에 대하여 설명한다.
제 1 게이트 전극으로서 기능하는 도전체(560)는 도전체(560a) 및 도전체(560a) 위의 도전체(560b)를 가진다. 도전체(560a)에는 수소 원자, 수소 분자, 물 분자, 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다.
도전체(560a)가 산소의 확산을 억제하는 기능을 가짐으로써, 도전체(560b)의 재료 선택성을 향상시킬 수 있다. 즉 도전체(560a)를 가짐으로써, 도전체(560b)의 산화가 억제되고, 도전율이 저하되는 것을 방지할 수 있다.
또한 도전체(560)의 상면 및 측면과 절연체(545)의 측면을 덮도록 절연체(544)를 제공하는 것이 바람직하다. 또한 절연체(544)에는 물 또는 수소 등의 불순물 및 산소의 확산을 억제하는 기능을 가지는 절연성 재료를 사용하는 것이 좋다. 예를 들어, 산화 알루미늄 또는 산화 하프늄 등을 사용하는 것이 바람직하다. 또한 이 외에도, 예를 들어 산화 마그네슘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 또는 산화 탄탈럼 등의 금속 산화물, 질화산화 실리콘 또는 질화 실리콘 등을 사용할 수 있다.
절연체(544)를 제공함으로써 도전체(560)의 산화를 억제할 수 있다. 또한 절연체(544)를 가짐으로써 절연체(580)가 가지는 물 및 수소 등의 불순물이 트랜지스터(500B)로 확산되는 것을 억제할 수 있다.
트랜지스터(500B)에서는 도전체(542a)의 일부와 도전체(542b)의 일부에 도전체(560)가 중첩되기 때문에, 트랜지스터(500)보다 기생 용량이 커지기 쉽다. 따라서 트랜지스터(500)에 비하여 동작 주파수가 낮아지는 경향이 있다. 그러나 절연체(580) 등에 개구를 제공하여 도전체(560)나 절연체(545) 등을 매립하는 공정이 불필요하므로 트랜지스터(500)와 비교하여 생산성이 높다.
본 실시형태에 나타내는 구성, 구조, 방법 등은 다른 실시형태 및 실시예 등에 나타내는 구성, 구조, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 3)
본 실시형태에서는, 금속 산화물의 일종인 산화물 반도체에 대하여 설명한다.
금속 산화물은 적어도 인듐 또는 아연을 포함하는 것이 바람직하다. 특히 인듐 및 아연을 포함하는 것이 바람직하다. 또한 이들에 더하여 알루미늄, 갈륨, 이트륨, 주석 등이 포함되는 것이 바람직하다. 또한 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 마그네슘, 코발트 등 중에서 선택된 한 종류 또는 복수 종류가 포함되어도 좋다.
<결정 구조의 분류>
우선 산화물 반도체에서의 결정 구조의 분류에 대하여, 도 15의 (A)를 사용하여 설명한다. 도 15의 (A)는 산화물 반도체, 대표적으로는 IGZO(In과, Ga과, Zn을 포함하는 금속 산화물)의 결정 구조의 분류를 설명하는 도면이다.
도 15의 (A)에 나타낸 바와 같이, 산화물 반도체는 "Amorphous(무정형)"와, "Crystalline(결정성)"과, "Crystal(결정)"로 크게 분류된다. 또한 "Amorphous"에는 completely amorphous가 포함된다. 또한 "Crystalline"의 범주에는 CAAC(c-axis-aligned crystalline), nc(nanocrystalline), 및 CAC(cloud-aligned composite)가 포함된다(excluding single crystal and poly crystal). 또한 "Crystalline"의 분류에서 single crystal, poly crystal, 및 completely amorphous는 제외된다. 또한 "Crystal"에는 single crystal 및 poly crystal이 포함된다.
또한 도 15의 (A)에 나타낸 굵은 테두리 내의 구조는 "Amorphous(무정형)"와 "Crystal(결정)" 사이의 중간 상태이고, 새로운 경계 영역(New crystalline phase)에 속하는 구조이다. 즉, 상기 구조는 에너지적으로 불안정적인 "Amorphous(무정형)" 및 "Crystal(결정)"와는 전혀 다른 구조라고 바꿔 말할 수 있다.
또한 막 또는 기판의 결정 구조는 X선 회절(XRD: X-Ray Diffraction) 스펙트럼을 사용하여 평가할 수 있다. 여기서 "Crystalline"으로 분류되는 CAAC-IGZO막의 GIXD(Grazing-Incidence XRD) 측정에서 얻어지는 XRD 스펙트럼을 도 15의 (B)에 나타내었다. 또한 GIXD법은 박막법 또는 Seemann-Bohlin법이라고도 한다. 이후, 도 15의 (B)에 나타낸 GIXD 측정에서 얻어지는 XRD 스펙트럼을, 단순히 XRD 스펙트럼이라고 기재한다. 또한 도 15의 (B)에 나타낸 CAAC-IGZO막의 조성은 In:Ga:Zn=4:2:3[원자수비] 근방이다. 또한 도 15의 (B)에 나타낸 CAAC-IGZO막의 두께는 500nm이다.
도 15의 (B)에 나타낸 바와 같이 CAAC-IGZO막의 XRD 스펙트럼에서는 명확한 결정성을 나타내는 피크가 검출된다. 구체적으로는 CAAC-IGZO막의 XRD 스펙트럼에서는 2θ=31° 근방에 c축 배향을 나타내는 피크가 검출된다. 또한 도 15의 (B)에 나타낸 바와 같이, 2θ=31° 근방의 피크는 피크 강도(Intensity)가 검출된 각도를 축으로 좌우 비대칭이다.
또한 막 또는 기판의 결정 구조는, 극미 전자선 회절법(NBED: Nano Beam Electron Diffraction)에 의하여 관찰되는 회절 패턴(극미 전자선 회절 패턴이라고도 함)으로 평가할 수 있다. CAAC-IGZO막의 회절 패턴을 도 15의 (C)에 나타내었다. 도 15의 (C)는 전자선을 기판에 대하여 평행하게 입사하는 NBED에 의하여 관찰되는 회절 패턴이다. 또한 도 15의 (C)에 나타낸 CAAC-IGZO막의 조성은 In:Ga:Zn=4:2:3[원자수비] 근방이다. 또한 극미 전자선 회절법에서는 프로브 직경을 1nm로 하여 전자선 회절이 수행된다.
도 15의 (C)에 나타낸 바와 같이, CAAC-IGZO막의 회절패턴에서는 c축 배향을 나타낸 복수의 스폿이 관찰된다.
<<산화물 반도체의 구조>>
또한 결정 구조에 착안한 경우, 산화물 반도체는 도 15의 (A)와 다르게 분류되는 경우가 있다. 예를 들어, 산화물 반도체는 단결정 산화물 반도체와, 그 외의 비단결정 산화물 반도체로 분류된다. 비단결정 산화물 반도체로서는 예를 들어 상술한 CAAC-OS 및 nc-OS가 있다. 또한 비단결정 산화물 반도체에는 다결정 산화물 반도체, a-like OS(amorphous-like oxide semiconductor), 비정질 산화물 반도체 등이 포함된다.
여기서 상술한 CAAC-OS, nc-OS, 및 a-like OS에 대하여 자세히 설명한다.
[CAAC-OS]
CAAC-OS는 복수의 결정 영역을 가지고, 상기 복수의 결정 영역은 c축이 특정 방향으로 배향되는 산화물 반도체이다. 또한 특정 방향이란, CAAC-OS막의 두께 방향, CAAC-OS막의 피형성면의 법선 방향, 또는 CAAC-OS막의 표면의 법선 방향을 말한다. 또한 결정 영역이란, 원자 배열에 주기성을 가지는 영역이다. 또한 원자 배열을 격자 배열로 간주하면, 결정 영역은 격자 배열이 정렬된 영역이기도 하다. 또한 CAAC-OS는 a-b면 방향에서 복수의 결정 영역이 연결되는 영역을 가지고, 상기 영역은 변형을 가지는 경우가 있다. 또한 변형이란, 복수의 결정 영역이 연결되는 영역에서, 격자 배열이 정렬된 영역과, 격자 배열이 정렬된 다른 영역 사이에서 격자 배열의 방향이 변화되는 부분을 가리킨다. 즉, CAAC-OS는 c축 배향을 가지고, a-b면 방향으로는 명확한 배향을 가지지 않는 산화물 반도체이다.
또한 상기 복수의 결정 영역 각각은, 하나 또는 복수의 미소한 결정(최대 직경이 10nm 미만인 결정)으로 구성된다. 결정 영역이 하나의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 최대 직경은 10nm 미만이 된다. 또한 결정 영역이 다수의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 크기는 수십nm 정도가 되는 경우가 있다.
또한 In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 주석, 타이타늄 등에서 선택된 하나 또는 복수 종류)에서 CAAC-OS는 인듐(In), 및 산소를 가지는 층(이하, In층)과, 원소M, 아연(Zn), 및 산소를 가지는 층(이하, M, Zn층)이 적층한, 층상의 결정 구조(층상 구조라고도 함)를 가지는 경향이 있다. 또한 인듐과 원소 M은 서로 치환할 수 있다. 따라서 (M,Zn)층에는 인듐이 포함되는 경우가 있다. 또한 In층에는 원소 M이 포함되는 경우가 있다. 또한 In층에는 Zn이 포함되는 경우도 있다. 상기 층상 구조는 예를 들어 고분해능 TEM 이미지에서, 격자상(格子像)으로 관찰된다.
예를 들어, XRD 장치를 사용하여 CAAC-OS막의 구조 해석을 수행할 때, θ/2θ 스캔을 사용한 Out-of-plane XRD 측정에서는, c축 배향을 나타내는 피크가 2θ=31° 또는 그 근방에서 검출된다. 또한 c축 배향을 나타내는 피크의 위치(2θ의 값)는 CAAC-OS를 구성하는 금속 원소의 종류, 조성 등에 따라 변동되는 경우가 있다.
또한 예를 들어 CAAC-OS막의 전자선 회절 패턴에서, 복수의 휘점(스폿)이 관측된다. 또한 어떤 스폿과 다른 스폿은 시료를 투과한 입사 전자선의 스폿(다이렉트 스폿이라고도 함)을 대칭 중심으로 하여 점대칭의 위치에서 관측된다.
상기 특정 방향에서 결정 영역을 관찰한 경우, 상기 결정 영역 내의 격자 배열은 기본적으로 육방 격자이지만, 단위 격자는 정육각형에 한정되지 않고, 비정육각형인 경우가 있다. 또한 오각형 및 칠각형 등의 격자 배열이 상기 변형에 포함되는 경우가 있다. 또한 CAAC-OS에서 변형 근방에서도 명확한 결정립계(그레인 바운더리)를 확인할 수는 없다. 즉, 격자 배열의 변형에 의하여 결정립계의 형성이 억제되는 것을 알 수 있다. 이는, CAAC-OS가 a-b면 방향에서 산소 원자의 배열이 조밀하지 않거나, 금속 원자가 치환됨으로써 원자 사이의 결합 거리가 변화되는 것 등에 의하여 변형을 허용할 수 있기 때문이라고 생각된다.
또한 명확한 결정립계가 확인되는 결정 구조는 소위 다결정(polycrystal)이다. 결정립계는 재결합 중심이 되고, 캐리어가 포획되어 트랜지스터의 온 전류의 저하, 전계 효과 이동도의 저하 등을 일으킬 가능성이 높다. 따라서 명확한 결정립계가 확인되지 않는 CAAC-OS는 트랜지스터의 반도체층에 적합한 결정 구조를 가지는 결정성의 산화물의 하나이다. 또한 CAAC-OS를 구성하기 위해서는, Zn을 포함하는 구성이 바람직하다. 예를 들어, In-Zn 산화물 및 In-Ga-Zn 산화물은 In 산화물보다 결정립계의 발생을 억제할 수 있기 때문에 적합하다.
CAAC-OS는 결정성이 높고, 명확한 결정립계가 확인되지 않는 산화물 반도체이다. 따라서 CAAC-OS는 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 또한 산화물 반도체의 결정성은 불순물의 혼입이나 결함의 생성 등으로 인하여 저하하는 경우가 있기 때문에, CAAC-OS는 불순물이나 결함(산소 결손 등)이 적은 산화물 반도체라고 할 수도 있다. 따라서 CAAC-OS를 가지는 산화물 반도체는 물리적 성질이 안정된다. 그러므로 CAAC-OS를 가지는 산화물 반도체는 열에 강하고 신뢰성이 높다. 또한 CAAC-OS는 제조 공정에서의 높은 온도(소위 thermal budget)에 대해서도 안정적이다. 따라서 OS 트랜지스터에 CAAC-OS를 사용하면, 제조 공정의 자유도를 높일 수 있다.
[nc-OS]
nc-OS는 미소한 영역(예를 들어 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 가진다. 바꿔 말하면, nc-OS는 미소한 결정을 가진다. 또한 상기 미소한 결정은 크기가 예를 들어 1nm 이상 10nm 이하, 특히 1nm 이상 3nm 이하이기 때문에 나노 결정이라고도 한다. 또한 nc-OS에서는 상이한 나노 결정 간에서 결정 방위에 규칙성이 보이지 않는다. 그러므로 막 전체에서 배향성이 보이지 않는다. 따라서 nc-OS는 분석 방법에 따라서는 a-like OS나 비정질 산화물 반도체와 구별할 수 없는 경우가 있다. 예를 들어, XRD 장치를 사용하여 nc-OS막의 구조 해석을 수행할 때, θ/2θ 스캔을 사용한 Out-of-plane XRD 측정에서는, 결정성을 나타내는 피크가 검출되지 않는다. 또한 nc-OS막에 대하여 나노 결정보다 프로브 직경이 큰(예를 들어 50nm 이상) 전자선을 사용하는 전자선 회절(제한 시야 전자선 회절이라고도 함)을 수행하면, 헤일로(halo) 패턴과 같은 회절 패턴이 관측된다. 한편, nc-OS막에 대하여 나노 결정의 크기와 가깝거나 나노 결정보다 작은 프로브 직경(예를 들어 1nm 이상 30nm 이하)의 전자선을 사용하는 전자선 회절(나노빔 전자선 회절이라고도 함)을 수행하면, 다이렉트 스폿을 중심으로 하는 링 형상의 영역 내에 복수의 스폿이 관측되는 전자선 회절 패턴이 취득되는 경우가 있다.
[a-like OS]
a-like OS는 nc-OS와 비정질 산화물 반도체의 중간의 구조를 가지는 산화물 반도체이다. a-like OS는 공동 또는 저밀도 영역을 가진다. 즉, a-like OS는 nc-OS 및 CAAC-OS와 비교하여 결정성이 낮다. 또한 a-like OS는 nc-OS 및 CAAC-OS와 비교하여 막 내의 수소 농도가 높다.
<<산화물 반도체의 구성>>
다음으로, 상술한 CAC-OS에 대하여 자세히 설명한다. 또한 CAC-OS는 재료 구성에 관한 것이다.
[CAC-OS]
CAC-OS란, 예를 들어 금속 산화물을 구성하는 원소가 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기로 편재된 재료의 한 구성이다. 또한 이하에서는 금속 산화물에서 하나 또는 복수의 금속 원소가 편재되고, 상기 금속 원소를 포함한 영역이 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기로 혼합된 상태를 모자이크 패턴 또는 패치 패턴이라고도 한다.
또한 CAC-OS란, 재료가 제 1 영역과 제 2 영역으로 분리하여 모자이크 패턴을 형성하고, 상기 제 1 영역이 막 내에 분포된 구성(이하 클라우드상이라고도 함)이다. 즉, CAC-OS는 상기 제 1 영역과 상기 제 2 영역이 혼합된 구성을 가지는 복합 금속 산화물이다.
여기서 In-Ga-Zn 산화물에서의 CAC-OS를 구성하는 금속 원소에 대한 In, Ga, 및 Zn의 원자수비를 각각 [In], [Ga], 및 [Zn]이라고 표기한다. 예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서 제 1 영역은, [In]이 CAC-OS막의 조성에서의 [In]보다 큰 영역이다. 또한 제 2 영역은, [Ga]이 CAC-OS막의 조성에서의 [Ga]보다 큰 영역이다. 또는 예를 들어 제 1 영역은, [In]이 제 2 영역에서의 [In]보다 크고, 또한 [Ga]이 제 2 영역에서의 [Ga]보다 작은 영역이다. 또한 제 2 영역은 [Ga]이, 제 1 영역에서의 [Ga]보다 크고, 또한 [In]이 제 1 영역에서의 [In]보다 작은 영역이다.
구체적으로는, 상기 제 1 영역은 인듐 산화물, 인듐 아연 산화물 등이 주성분인 영역이다. 또한 상기 제 2 영역은 갈륨 산화물, 갈륨 아연 산화물 등이 주성분인 영역이다. 즉, 상기 제 1 영역을 In을 주성분으로 하는 영역이라고 바꿔 말할 수 있다. 또한 상기 제 2 영역을 Ga을 주성분으로 하는 영역이라고 바꿔 말할 수 있다.
또한 상기 제 1 영역과 상기 제 2 영역 사이에서 명확한 경계를 관찰할 수 없는 경우가 있다.
예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서는, 에너지 분산형 X선 분광법(EDX: Energy Dispersive X-ray spectroscopy)을 사용하여 취득한 EDX 매핑에 의하여, In을 주성분으로 하는 영역(제 1 영역)과 Ga을 주성분으로 하는 영역(제 2 영역)이 편재되고 혼합된 구조를 가지는 것을 확인할 수 있다.
CAC-OS를 트랜지스터에 사용하는 경우에는, 제 1 영역에 기인하는 도전성과 제 2 영역에 기인하는 절연성이 상보적으로 작용함으로써, 스위칭 기능(On/Off 기능)을 CAC-OS에 부여할 수 있다. 즉, CAC-OS는 재료의 일부에서는 도전성의 기능을 가지고, 재료의 다른 일부에서는 절연성의 기능을 가지고, 재료의 전체에서는 반도체로서의 기능을 가진다. 도전성의 기능과 절연성의 기능을 분리함으로써, 양쪽의 기능을 최대한 높일 수 있다. 따라서 CAC-OS를 트랜지스터에 사용함으로써, 높은 온 전류(Ion), 높은 전계 효과 이동도(μ), 및 양호한 스위칭 동작을 실현할 수 있다.
산화물 반도체는 다양한 구조를 가지고, 각각이 다른 특성을 가진다. 본 발명의 일 형태에 따른 산화물 반도체는 비정질 산화물 반도체, 다결정 산화물 반도체, a-like OS, CAC-OS, nc-OS, CAAC-OS 중 2종류 이상을 가져도 좋다.
<산화물 반도체를 가지는 트랜지스터>
이어서, 상기 산화물 반도체를 트랜지스터에 사용하는 경우에 대하여 설명한다.
상기 산화물 반도체를 트랜지스터에 사용함으로써, 전계 효과 이동도가 높은 트랜지스터를 실현할 수 있다. 또한 신뢰성이 높은 트랜지스터를 실현할 수 있다.
트랜지스터에는 캐리어 농도가 낮은 산화물 반도체를 사용하는 것이 바람직하다. 예를 들어 산화물 반도체의 캐리어 농도는 1×1017cm-3 이하, 바람직하게는 1×1015cm-3 이하, 더 바람직하게는 1×1013cm-3 이하, 더욱 바람직하게는 1×1011cm-3 이하, 더욱더 바람직하게는 1×1010cm-3 미만이고, 1×10-9cm-3 이상이다. 또한 산화물 반도체막의 캐리어 농도를 낮추는 경우에는, 산화물 반도체막 내의 불순물 농도를 낮추고, 결함 준위 밀도를 낮추면 좋다. 본 명세서 등에서, 불순물 농도가 낮고, 결함 준위 밀도가 낮은 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 한다. 또한 캐리어 농도가 낮은 산화물 반도체를 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체라고 하는 경우가 있다.
또한 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 결함 준위 밀도가 낮기 때문에, 트랩 준위 밀도도 낮아지는 경우가 있다.
또한 산화물 반도체의 트랩 준위에 포획된 전하는, 소실되는 데 걸리는 시간이 길고, 마치 고정 전하처럼 작용하는 경우가 있다. 그러므로 트랩 준위 밀도가 높은 산화물 반도체에 채널 형성 영역이 형성되는 트랜지스터는 전기 특성이 불안정해지는 경우가 있다.
따라서 트랜지스터의 전기 특성을 안정적으로 하기 위해서는, 산화물 반도체 내의 불순물 농도를 저감하는 것이 유효하다. 또한 산화물 반도체 내의 불순물 농도를 저감하기 위해서는, 근접한 막 내의 불순물 농도도 저감하는 것이 바람직하다. 불순물로서는 수소, 질소, 알칼리 금속, 알칼리 토금속, 철, 니켈, 실리콘 등이 있다.
<불순물>
여기서, 산화물 반도체 내에서의 각 불순물의 영향에 대하여 설명한다.
산화물 반도체에 14족 원소의 하나인 실리콘이나 탄소가 포함되면, 산화물 반도체에서 결함 준위가 형성된다. 그러므로 산화물 반도체에서의 실리콘이나 탄소의 농도와, 산화물 반도체와의 계면 근방의 실리콘이나 탄소의 농도(이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)에 의하여 얻어지는 농도)를 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 한다.
또한 산화물 반도체에 알칼리 금속 또는 알칼리 토금속이 포함되면, 결함 준위를 형성하고 캐리어를 생성하는 경우가 있다. 따라서 알칼리 금속 또는 알칼리 토금속이 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로, SIMS에 의하여 얻어지는 산화물 반도체 내의 알칼리 금속 또는 알칼리 토금속의 농도를 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다.
또한 산화물 반도체에 질소가 포함되면, 캐리어인 전자가 발생하고 캐리어 농도가 증가되어 n형화되기 쉽다. 그러므로 질소가 포함되는 산화물 반도체를 반도체에 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 또는 산화물 반도체에 질소가 포함되면, 트랩 준위가 형성되는 경우가 있다. 이 결과, 트랜지스터의 전기 특성이 불안정해지는 경우가 있다. 그러므로, SIMS에 의하여 얻어지는 산화물 반도체 내의 질소 농도를 5×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더욱 바람직하게는 5×1017atoms/cm3 이하로 한다.
또한 산화물 반도체에 포함되는 수소는 금속 원자와 결합하는 산소와 반응하여 물이 되기 때문에, 산소 결손을 형성하는 경우가 있다. 상기 산소 결손에 수소가 들어감으로써, 캐리어인 전자가 생성되는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합하는 산소와 결합하여, 캐리어인 전자를 생성하는 경우가 있다. 따라서 수소가 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로 산화물 반도체 내의 수소는 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는, 산화물 반도체에서 SIMS에 의하여 얻어지는 수소 농도를 1×1020atoms/cm3 미만, 바람직하게는 1×1019atoms/cm3 미만, 더 바람직하게는 5×1018atoms/cm3 미만, 더 바람직하게는 1×1018atoms/cm3 미만으로 한다.
불순물이 충분히 저감된 산화물 반도체를 트랜지스터의 채널 형성 영역에 사용함으로써, 안정된 전기 특성을 부여할 수 있다.
본 실시형태에 나타내는 구성, 구조, 방법 등은 다른 실시형태 및 실시예 등에 나타내는 구성, 구조, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 4)
본 실시형태에서는 상술한 반도체 장치의 응용 예에 대하여 설명한다.
[반도체 웨이퍼, 칩]
도 16의 (A)는 다이싱 처리가 수행되기 전의 기판(711)의 상면도를 나타낸 것이다. 기판(711)으로서는 예를 들어 반도체 기판("반도체 웨이퍼"라고도 함)을 사용할 수 있다. 기판(711) 위에는 복수의 회로 영역(712)이 제공된다. 회로 영역(712)에는 본 발명의 일 형태에 따른 반도체 장치나, CPU, RF 태그, 또는 이미지 센서 등을 제공할 수 있다.
복수의 회로 영역(712)은 각각이 분리 영역(713)으로 둘러싸여 있다. 분리 영역(713)과 중첩되는 위치에 분리선("다이싱 라인"이라고도 함)(714)이 설정된다. 분리선(714)을 따라 기판(711)을 절단함으로써 회로 영역(712)을 포함하는 칩(715)을 기판(711)으로부터 잘라 낼 수 있다. 도 16의 (B)에 칩(715)의 확대도를 나타내었다.
또한 분리 영역(713)에 도전체나 반도체층을 제공하여도 좋다. 분리 영역(713)에 도전체나 반도체층을 제공함으로써, 다이싱 공정 시에 발생될 수 있는 ESD를 완화하고, 다이싱 공정의 수율 저하를 방지할 수 있다. 또한 일반적으로 다이싱 공정은 기판의 냉각, 절삭 부스러기의 제거, 대전 방지 등을 목적으로 하여, 탄산 가스 등을 용해시켜 비저항을 낮춘 순수를 절삭부에 공급하면서 수행된다. 분리 영역(713)에 도전체나 반도체층을 제공함으로써, 상기 순수의 사용량을 삭감할 수 있다. 따라서 반도체 장치의 생산 비용을 저감할 수 있다. 또한 반도체 장치의 생산성을 높일 수 있다.
분리 영역(713)에 제공되는 반도체층으로서는 밴드 갭이 2.5eV 이상 4.2eV 이하, 바람직하게는 2.7eV 이상 3.5eV 이하인 재료를 사용하는 것이 바람직하다. 이와 같은 재료를 사용하면 축적된 전하를 천천히 방전할 수 있어, ESD로 인한 전하의 급격한 이동이 억제되어 정전 파괴가 생기기 어렵게 할 수 있다.
[전자 부품]
칩(715)을 전자 부품에 적용하는 예에 대하여, 도 17을 사용하여 설명한다. 또한 전자 부품은 반도체 패키지 또는 IC용 패키지라고도 한다. 전자 부품은 단자 추출 방향이나, 단자의 형상에 따라 복수의 규격이나 명칭이 존재한다.
전자 부품은 조립 공정(후공정)에서 상기 실시형태에 나타낸 반도체 장치와 상기 반도체 장치 이외의 부품이 조합되어 완성된다.
도 17의 (A)에 나타낸 흐름도를 사용하여, 후공정에 대하여 설명한다. 전공정에서 상기 실시형태에 나타낸 반도체 장치를 가지는 소자 기판이 완성된 후, 상기 소자 기판의 뒷면(반도체 장치 등이 형성되지 않은 면)을 연삭하는 "뒷면 연삭 공정"을 수행한다(단계 S721). 연삭에 의하여 소자 기판을 얇게 함으로써 소자 기판의 휨 등을 저감하고, 전자 부품의 소형화를 도모할 수 있다.
다음으로 소자 기판을 복수의 칩(칩(715))으로 분리하는 "다이싱 공정"을 수행한다(단계 S722). 그리고 분리한 칩을 각각 픽업하여 리드 프레임 위에 접합하는 "다이 본딩 공정"을 수행한다(단계 S723). 다이 본딩 공정에서의 칩과 리드 프레임의 접합은 수지에 의한 접합이나, 테이프에 의한 접합 등, 제품에 따라 적절한 방법을 적절히 선택한다. 또한 리드 프레임 대신에 인터포저 기판 위에 칩을 접합하여도 좋다.
이어서 리드 프레임의 리드와 칩 위의 전극을 금속의 세선(와이어)으로 전기적으로 접속하는 "와이어 본딩 공정"을 수행한다(단계 S724). 금속의 세선에는 은선이나 금선을 사용할 수 있다. 또한 와이어 본딩은 볼 본딩(ball bonding)이나, 웨지 본딩(wedge bonding)을 사용할 수 있다.
와이어 본딩된 칩에는 에폭시 수지 등으로 밀봉되는 "밀봉 공정(몰드 공정)"이 실시된다(단계 S725). 밀봉 공정을 수행함으로써 전자 부품의 내부가 수지로 충전되고, 칩에 내장되는 회로부나 칩과 리드를 접속하는 와이어를 기계적인 외력으로부터 보호할 수 있고, 또한 수분이나 먼지 등으로 인한 특성의 열화(신뢰성 저하)를 저감할 수 있다.
다음으로 리드 프레임의 리드를 도금 처리하는 "리드 도금 공정"을 수행한다(단계 S726). 도금 처리에 의하여 리드의 녹을 방지하고, 나중에 프린트 기판에 실장할 때의 납땜을 더 확실하게 수행할 수 있다. 이어서 리드를 절단 및 성형 가공하는 "성형 공정"을 수행한다(단계 S727).
이어서 패키지의 표면에 인자 처리(마킹)를 실시하는 "마킹 공정"을 수행한다(단계 S728). 그리고 외관 형상의 양부(良否)나 동작 불량의 유무 등을 조사하는 "검사 공정"(단계 S729)을 거쳐, 전자 부품이 완성된다.
또한 완성된 전자 부품의 사시 모식도를 도 17의 (B)에 나타내었다. 도 17의 (B)에서는 전자 부품의 일례로서 QFP(Quad Flat Package)의 사시 모식도를 나타내었다. 도 17의 (B)에 나타낸 전자 부품(750)은 리드(755) 및 반도체 장치(753)를 나타내었다. 반도체 장치(753)로서는 상기 실시형태에 나타낸 반도체 장치 등을 사용할 수 있다.
도 17의 (B)에 나타낸 전자 부품(750)은 예를 들어 프린트 기판(752)에 실장된다. 이와 같은 전자 부품(750)이 복수로 조합되고, 각각이 프린트 기판(752) 위에서 전기적으로 접속됨으로써 전자 부품이 실장된 기판(실장 기판(754))이 완성된다. 완성된 실장 기판(754)은 전자 기기 등에 사용된다.
[전자 기기]
다음으로 본 발명의 일 형태에 따른 반도체 장치 또는 상기 전자 부품을 가진 전자 기기의 예에 대하여 설명한다.
본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품을 사용한 전자 기기로서, 텔레비전, 모니터 등의 표시 장치, 조명 장치, 데스크톱형 또는 노트북형 퍼스널 컴퓨터, 워드 프로세서, DVD(Digital Versatile Disc) 등의 기록 매체에 기억된 정지 화상 또는 동영상을 재생하는 화상 재생 장치, 포터블 CD 플레이어, 라디오, 테이프 리코더, 헤드폰 스테레오, 스테레오, 탁상시계, 벽걸이 시계, 무선 전화 핸드셋, 트랜스시버, 휴대 전화, 자동차 전화, 휴대용 게임기, 태블릿형 단말기, 파친코기 등의 대형 게임기, 계산기, 휴대 가능한 정보 단말기("휴대 정보 단말기"라고도 함), 전자 수첩, 전자 책 단말기, 전자 번역기, 음성 입력 기기, 비디오 카메라, 디지털 스틸 카메라, 전기 면도기, 전자레인지 등의 고주파 가열 장치, 전기밥솥, 전기 세탁기, 전기 청소기, 온수기, 선풍기, 헤어드라이어, 에어컨디셔너, 가습기, 제습기 등의 공기 조절 설비, 식기 세척기, 식기 건조기, 의류 건조기, 이불 건조기, 전기 냉장고, 전기 냉동고, 전기 냉동 냉장고, DNA 보존용 냉동고, 손전등, 체인 톱 등의 공구, 연기 감지기, 투석 장치 등의 의료 기기 등을 들 수 있다. 또한 유도등, 신호기, 벨트 컨베이어, 엘리베이터, 에스컬레이터, 산업용 로봇, 전력 저장 시스템, 전력의 평준화나 스마트 그리드를 위한 축전 장치 등의 산업 기기를 들 수 있다.
또한 축전 장치로부터의 전력을 사용하여 전동기에 의하여 추진하는 이동체 등도 전자 기기의 범주에 포함되는 것으로 한다. 상기 이동체로서 예를 들어, 전기 자동차(EV), 내연 기관과 전동기를 겸비한 하이브리드 자동차(HEV), 플러그인 하이브리드 자동차(PHEV), 이들의 타이어 차륜이 무한 궤도로 대체된 궤도 차량(tracked vehicle), 전동 어시스트 자전거를 포함한 원동기 부착 자전거, 자동 이륜차, 전동 휠체어, 골프용 카트, 소형 또는 대형 선박, 잠수함, 헬리콥터, 항공기, 로켓, 인공 위성, 우주 탐사기나 혹성 탐사기, 우주선 등이 있다.
본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품은 이들의 전자 기기에 내장되는 통신 장치 등에 사용할 수 있다.
전자 기기는 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도(硬度), 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 포함하는 것) 등을 가져도 좋다.
전자 기기는 다양한 기능을 가질 수 있다. 예를 들어, 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 실행하는 기능, 무선 통신 기능, 기록 매체에 기록되는 프로그램 또는 데이터를 판독하는 기능 등을 가질 수 있다.
도 18 및 도 19의 (A) 내지 (F)에 전자 기기의 일례를 나타내었다. 도 18에서 표시 장치(8000)는, 본 발명의 일 형태에 따른 반도체 장치(8004)를 사용한 전자 기기의 일례이다. 구체적으로, 표시 장치(8000)는 TV 방송 수신용의 표시 장치에 상당하고, 하우징(8001), 표시부(8002), 스피커부(8003), 반도체 장치(8004), 축전 장치(8005) 등을 가진다. 본 발명의 일 형태에 따른 반도체 장치(8004)는, 하우징(8001)의 내부에 제공된다. 반도체 장치(8004)에 의하여, 제어 정보나, 제어 프로그램 등을 유지할 수 있다. 또한 반도체 장치(8004)는 통신 기능을 가지고, 표시 장치(8000)를 IoT 기기로서 기능시킬 수 있다. 또한 표시 장치(8000)는, 상용 전원으로부터 전력을 공급받을 수도 있고, 축전 장치(8005)에 축적된 전력을 사용할 수도 있다.
표시부(8002)에는 액정 표시 장치, 유기 EL 소자 등의 발광 소자가 각 화소에 제공된 발광 표시 장치, 전기 영동 표시 장치, DMD(Digital Micromirror Device), PDP(Plasma Display Panel), FED(Field Emission Display) 등의 표시 장치를 사용할 수 있다.
또한 표시 장치에는, TV 방송 수신용 외에, 퍼스널 컴퓨터용, 광고 표시용 등, 모든 정보 표시용 표시 장치가 포함된다.
도 18에서 설치형 조명 장치(8100)는, 본 발명의 일 형태에 따른 반도체 장치(8103)를 사용한 전자 기기의 일례이다. 구체적으로, 조명 장치(8100)는 하우징(8101), 광원(8102), 반도체 장치(8103), 축전 장치(8105) 등을 가진다. 도 18에서는 반도체 장치(8103)가 하우징(8101) 및 광원(8102)이 설치된 천장(8104)의 내부에 제공되는 경우를 예시하였지만 반도체 장치(8103)는 하우징(8101)의 내부에 제공되어도 좋다. 반도체 장치(8103)에 의하여, 광원(8102)의 발광 휘도 등의 정보나, 제어 프로그램 등을 유지할 수 있다. 또한 반도체 장치(8103)는 통신 기능을 가지고, 조명 장치(8100)를 IoT 기기로서 기능시킬 수 있다. 또한 조명 장치(8100)는 상용 전원으로부터 전력의 공급을 반을 수도 있고, 축전 장치에 축적된 전력을 사용할 수도 있다.
또한 도 18에서는 천장(8104)에 제공된 설치형 조명 장치(8100)를 예시하였지만 본 발명의 일 형태에 따른 반도체 장치는 천장(8104) 이외, 예를 들어 측벽(8405), 바닥(8406), 창문(8407) 등에 제공된 설치형 조명 장치에 사용할 수도 있고, 탁상형 조명 장치 등에 사용할 수도 있다.
또한 광원(8102)에는, 전력을 이용하여 인공적으로 광을 얻는 인공 광원을 사용할 수 있다. 상기 인공 광원의 일례로서 구체적으로는 백열전구, 형광등 등의 방전 램프, LED나 유기 EL 소자 등의 발광 소자를 들 수 있다.
도 18에서 실내기(8200) 및 실외기(8204)를 가지는 에어컨디셔너는, 본 발명의 일 형태에 따른 반도체 장치(8203)를 사용한 전자 기기의 일례이다. 구체적으로 실내기(8200)는 하우징(8201), 송풍구(8202), 반도체 장치(8203), 축전 장치(8205) 등을 가진다. 도 18에서는 반도체 장치(8203)가 실내기(8200)에 제공되는 경우를 예시하였지만, 반도체 장치(8203)는 실외기(8204)에 제공되어도 좋다. 또는 실내기(8200)와 실외기(8204)의 양쪽에 반도체 장치(8203)가 제공되어도 좋다. 반도체 장치(8203)에 의하여 에어컨디셔너의 제어 정보나, 제어 프로그램 등을 유지할 수 있다. 또한 반도체 장치(8203)는 통신 기능을 가지고, 에어컨디셔너를 IoT 기기로서 기능시킬 수 있다. 또한 에어컨디셔너는 상용 전원으로부터 전력을 공급받을 수도 있고, 축전 장치(8205)에 축적된 전력을 사용할 수도 있다.
또한 도 18에서는 실내기와 실외기로 구성되는 세퍼릿형 에어컨디셔너를 예시하였지만, 하나의 하우징에 실내기의 기능과 실외기의 기능을 가지게 한 일체형 에어컨디셔너에, 본 발명의 일 형태에 따른 반도체 장치를 사용할 수도 있다.
도 18에서 전기 냉동 냉장고(8300)는, 본 발명의 일 형태에 따른 반도체 장치(8304)를 사용한 전자 기기의 일례이다. 구체적으로, 전기 냉동 냉장고(8300)는, 하우징(8301), 냉장실용 문(8302), 냉동실용 문(8303), 반도체 장치(8304), 축전 장치(8305) 등을 가진다. 도 18에서는 축전 장치(8305)가, 하우징(8301)의 내부에 제공된다. 반도체 장치(8304)에 의하여 전기 냉동 냉장고(8300)의 제어 정보나, 제어 프로그램 등을 유지할 수 있다. 또한 반도체 장치(8304)는 통신 기능을 가지고, 전기 냉동 냉장고(8300)를 IoT 기기로서 기능시킬 수 있다. 또한 전기 냉동 냉장고(8300)는 상용 전원으로부터 전력을 공급받을 수도 있고, 축전 장치(8305)에 축적된 전력을 사용할 수도 있다.
도 19의 (A)에, 손목시계형 휴대 정보 단말기의 일례를 나타내었다. 휴대 정보 단말기(6100)는 하우징(6101), 표시부(6102), 밴드(6103), 조작 버튼(6105) 등을 가진다. 또한 휴대 정보 단말기(6100)는, 그 내부에 이차 전지와, 본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품을 가진다. 본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품을 휴대 정보 단말기(6100)에 사용함으로써, 휴대 정보 단말기(6100)를 IoT 기기로서 기능시킬 수 있다.
도 19의 (B)는 휴대 전화기의 일례를 나타낸 것이다. 휴대 정보 단말기(6200)는 하우징(6201)에 제공된 표시부(6202) 외, 조작 버튼(6203), 스피커(6204), 마이크로폰(6205) 등을 가진다.
또한 휴대 정보 단말기(6200)는 표시부(6202)와 중첩되는 영역에 지문 센서(6209)를 가진다. 지문 센서(6209)는 유기 광 센서이어도 좋다. 지문은 사람마다 다르기 때문에, 지문 센서(6209)로 지문 패턴을 취득하고, 개인 인증을 수행할 수 있다. 지문 센서(6209)로 지문 패턴을 취득하기 위한 광원으로서 표시부(6202)로부터 방출된 광을 사용할 수 있다.
또한 휴대 정보 단말기(6200)는 그 내부에 이차 전지와, 본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품을 가진다. 본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품을 휴대 정보 단말기(6200)에 사용함으로써, 휴대 정보 단말기(6200)를 IoT 기기로서 기능시킬 수 있다.
도 19의 (C)는 로봇 청소기의 일례를 나타낸 것이다. 로봇 청소기(6300)는 하우징(6301)의 상면에 배치된 표시부(6302), 측면에 배치된 복수의 카메라(6303), 브러시(6304), 조작 버튼(6305), 각종 센서 등을 가진다. 도시되지 않았지만 로봇 청소기(6300)에는 바퀴, 흡입구 등이 제공되어 있다. 로봇 청소기(6300)는 자율적으로 주행하고, 먼지(6310)를 검지하고, 하면에 제공된 흡입구로부터 먼지를 흡인할 수 있다.
예를 들어, 로봇 청소기(6300)는 카메라(6303)가 촬영한 화상을 해석하여 벽, 가구, 또는 단차 등의 장애물의 유무를 판단할 수 있다. 또한 화상 해석에 의하여, 배선 등 브러시(6304)에 얽힐 수 있는 물체를 검지한 경우에는 브러시(6304)의 회전을 정지시킬 수 있다. 로봇 청소기(6300)는 그 내부에 이차 전지와, 본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품을 가진다. 본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품을 로봇 청소기(6300)에 사용함으로써 로봇 청소기(6300)를 IoT 기기로서 기능시킬 수 있다.
도 19의 (D)는 로봇의 일례를 나타낸 것이다. 도 19의 (D)에 나타낸 로봇(6400)은 연산 장치(6409), 조도 센서(6401), 마이크로폰(6402), 상부 카메라(6403), 스피커(6404), 표시부(6405), 하부 카메라(6406), 장애물 센서(6407), 및 이동 기구(6408)를 가진다.
마이크로폰(6402)은, 사용자의 목소리 및 환경음 등을 검지하는 기능을 가진다. 또한 스피커(6404)는 음성을 출력하는 기능을 가진다. 로봇(6400)은 마이크로폰(6402) 및 스피커(6404)를 사용하여, 사용자와 의사소통을 할 수 있다.
표시부(6405)는, 각종 정보를 표시하는 기능을 가진다. 로봇(6400)은 사용자가 원하는 정보를 표시부(6405)에 표시하는 것이 가능하다. 표시부(6405)는 터치 패널을 탑재하여도 좋다. 또한 표시부(6405)는 탈착 가능한 정보 단말기이어도 좋고, 로봇(6400)의 정위치에 설치함으로써, 충전 및 데이터의 수수가 가능해진다.
상부 카메라(6403) 및 하부 카메라(6406)는, 로봇(6400)의 주변을 촬상하는 기능을 가진다. 또한 장애물 센서(6407)는, 이동 기구(6408)를 사용하여 로봇(6400)이 전진할 때의 진행 방향에서의 장애물의 유무를 검지할 수 있다. 로봇(6400)은 상부 카메라(6403), 하부 카메라(6406), 및 장애물 센서(6407)를 사용하여, 주변의 환경을 인식하여 안전하게 이동하는 것이 가능하다. 본 발명의 일 형태의 발광 장치는 표시부(6405)에 사용할 수 있다.
로봇(6400)은 그 내부에 이차 전지와, 본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품을 가진다. 본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품을 로봇(6400)에 사용함으로써, 로봇(6400)을 IoT 기기로서 기능시킬 수 있다.
도 19의 (E)는 비행체의 일례를 나타낸 것이다. 도 19의 (E)에 나타낸 비행체(6500)는 프로펠러(6501), 카메라(6502), 및 배터리(6503) 등을 가지고, 자율적으로 비행하는 기능을 가진다.
예를 들어 카메라(6502)로 촬영된 화상 데이터는 전자 부품(6504)에 기억된다. 전자 부품(6504)은 화상 데이터를 해석하여, 이동할 때의 장애물의 유무 등을 검지할 수 있다. 또한 전자 부품(6504)에 의하여 배터리(6503)의 축전 용량의 변화로부터 배터리 잔량을 추정할 수 있다. 비행체(6500)는 그 내부에 본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품을 가진다. 본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품을 비행체(6500)에 사용함으로써, 비행체(6500)를 IoT 기기로서 기능시킬 수 있다.
도 19의 (F)는 자동차의 일례를 나타낸 것이다. 자동차(7160)는 엔진, 타이어, 브레이크, 조타 장치, 카메라 등을 가진다. 자동차(7160)는 그 내부에 본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품을 가진다. 본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품을 자동차(7160)에 사용함으로써, 자동차(7160)를 IoT 기기로서 기능시킬 수 있다.
본 실시예에 나타낸 구성, 구조, 방법 등은 다른 실시형태 및 실시예에 나타낸 구성, 구조, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 5)
본 명세서 등에 나타낸 OS 트랜지스터를 사용하여, 노멀리 오프CPU("Noff-CPU"라고도 함)를 실현할 수 있다. 또한 Noff-CPU란, 게이트 전압이 0V이어도 비도통 상태(오프 상태라고도 함)인, 노멀리 오프형 트랜지스터를 포함한 집적 회로이다.
Noff-CPU에서는, 동작이 불필요한 회로에 대한 전력 공급을 정지하여, 상기 회로를 대기 상태로 할 수 있다. 전력 공급이 정지되어 대기 상태가 된 회로에서는 전력이 소비되지 않는다. 따라서 Noff-CPU는 전력 사용량을 최소한으로 할 수 있다. 또한 Noff-CPU는 전력 공급이 정지되어도 설정 조건 등 동작에 필요한 정보를 장기간 유지할 수 있다. 대기 상태에서의 복귀는 상기 회로에 대한 전력 공급을 다시 시작하기만 하면 좋고, 설정 조건 등의 재기록은 불필요하다. 즉, 대기 상태에서의 고속 복귀가 가능하다. 이와 같이, Noff-CPU는 동작 속도를 크게 저하시키지 않고 소비 전력을 저감할 수 있다.
Noff-CPU는 예를 들어 IoT(Internet of Things) 분야의 IoT 말단 기기("엔드포인트 마이크로컴퓨터(endpoint microcomputer)"라고도 함(803)) 등의 소규모 시스템에 적합하게 사용할 수 있다.
도 20에 IoT 네트워크의 계층 구조와 요구 사양의 경향을 나타내었다. 도 20에서는 요구 사양으로서 소비 전력(804)과 처리 성능(805)을 나타내었다. IoT 네트워크의 계층 구조는, 위층의 클라우드 분야(801)와 아래층의 임베디드 분야(802)로 크게 나누어진다. 클라우드 분야(801)에는 예를 들어 서버가 포함된다. 임베디드 분야(802)에는 예를 들어 기계, 산업용 로봇, 차량 탑재용 기기, 가전제품 등이 포함된다.
위층일수록 저소비 전력보다 높은 처리 성능이 요구된다. 따라서 클라우드 분야(801)에서는 고성능 CPU, 고성능 GPU, 대규모 SoC 등이 사용된다. 또한 아래층일수록 처리 성능보다 소비 전력이 낮은 것이 요구되고, 디바이스 개수도 폭발적으로 많아진다. 본 발명의 일 형태에 따른 반도체 장치는, 저소비 전력이 요구되는 IoT 말단 기기의 통신 장치에 적합하게 사용할 수 있다.
또한 "엔드포인트"란, 임베디드 분야(802)의 말단 영역을 말한다. 엔드포인트에 사용되는 디바이스로서는, 예를 들어 공장, 가전제품, 인프라스트럭처, 농업 등에서 사용되는 마이크로컴퓨터가 해당된다.
도 21에 엔드포인트 마이크로컴퓨터의 응용예로서 공장 자동화의 이미지를 나타내었다. 공장(884)은 인터넷 회선(Internet)을 통하여 클라우드(883)와 접속된다. 또한 클라우드(883)는 인터넷 회선을 통하여 집(881) 및 회사(882)에 접속된다. 인터넷 회선은 유선 통신 방식이어도 좋고, 무선 통신 방식이어도 좋다. 예를 들어, 무선 통신 방식의 경우에는, 통신 장치에 본 발명의 일 형태에 따른 반도체 장치를 사용하여, 4세대 이동 통신 시스템(4G)이나 5세대 이동 통신 시스템 5G 등의 통신 규격에 따른 무선 통신을 수행하면 좋다. 또한 공장(884)은 인터넷 회선을 통하여 공장(885) 및 공장(886)에 접속되어도 좋다.
공장(884)은 마스터 장치(제어 기기(831))를 가진다. 마스터 장치(831)는 클라우드(883)에 접속되고, 정보를 주고받는 기능을 가진다. 또한 마스터 장치(831)는 M2M(Machine to Machine) 인터페이스(832)를 통하여 IoT 말단 기기(841)에 포함되는 복수의 산업용 로봇(842)에 접속된다. M2M 인터페이스(832)로서는, 예를 들어 유선 통신 방식의 1종인 산업 이더넷("이더넷"은 등록 상표)이나, 무선 통신 방식의 1종인 로컬 5G 등을 사용하여도 좋다.
공장의 관리자는, 집(881) 또는 회사(882)에서 클라우드(883)를 통하여 공장(884)에 접속하고, 가동 상황 등을 알 수 있다. 또한 오류 물품 및 결품의 체크, 저장 장소의 지시, 및 택 타임(takt time)의 계측 등을 실행할 수 있다.
근년 IoT는 세계적으로 공장에 도입되고 있으며, 이 상황을 "스마트 공장"이라고 부른다. 스마트 공장은, 엔드포인트 마이크로컴퓨터에 의한 단순한 검사 및 감사뿐만 아니라, 고장 검지나 이상 예측 등도 수행하는 것으로 보고되어 있다.
엔드포인트 마이크로컴퓨터 등의 소규모 시스템은 가동 시의 시스템 전체의 소비 전력이 작은 경우가 많아, Noff-CPU에 의한 대기 동작 시의 전력 삭감 효과가 커진다. 한편으로 IoT의 임베디드 분야에서는 즉응성이 요구되는 경우가 있지만, Noff-CPU를 사용함으로써 대기 상태에서의 고속 복귀를 실현할 수 있다.
본 실시형태에 나타내는 구성, 구조, 방법 등은 다른 실시형태 및 실시예 등에 나타내는 구성, 구조, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시예)
본 실시예에서는 본 발명의 일 형태인 반도체 장치에 사용할 수 있는 OS-FET의 차단 주파수를, 시뮬레이션에 의하여 산출한 결과에 대하여 설명한다.
OS-FET의 차단 주파수(fT)는, 이하의 수학식 1로 산출할 수 있다.
[수학식 1]
Figure pct00001
여기서 Cg는 OS-FET의 게이트 용량이고, gm은 상호 컨덕턴스이다. 특정의 드레인 전압에서의 상호 컨덕턴스 gm은 이하의 수학식 2로 산출할 수 있다.
[수학식 2]
Figure pct00002
상기 수학식 2에서 Vg는 OS-FET의 게이트 전압이고, Id는 드레인 전류이고, Vd는 드레인 전압이다.
차단 주파수의 계산에는, Silvaco사 제조의 디바이스 시뮬레이터 Atlas 3D를 사용하였다. 도 22의 (A) 내지 (C)에 계산에 사용한 OS-FET의 구조를 나타내었다. 도 22의 (A)는 OS-FET의 채널 중앙부에서의 L길이 방향 단면 모식도이다. 또한 도 22의 (B)는 OS-FET의 채널 중앙부에서의 W폭 방향 단면 모식도이다. 또한 도 22의 (C)는 OS-FET의 소스 영역 또는 드레인 영역에서의 W폭 방향 단면 모식도이다.
도 22의 (A) 내지 (C)에서 OS-FET는 BGE, BGI1, BGI2, OS1, OS2, SD, TGI, 및 TGE를 가진다. BGE는 백 게이트 전극으로서 기능하고, TGE는 게이트 전극(톱 게이트 전극이라고도 부름)으로서 기능한다. OS1 및 OS2는 적층 구조의 금속 산화물이다. SD는 각각 소스 전극 및 드레인 전극 중 한쪽, 또는 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능한다. BGI1 및 BGI2는 BGE와 OS1 사이에 제공되는, 적층 구조의 게이트 절연막으로서 기능하고, TGI는 OS2와 TGE 사이에 제공되는, 게이트 절연막으로서 기능한다.
OS1로서, In:Ga:Zn=1:3:4[원자수비]의 금속 산화물을 사용하였다. 또한 OS2로서 In:Ga:Zn=4:2:3[원자수비]의 금속 산화물을 사용하였다.
또한 도 22의 (A)에서의 L, 즉 TGE의 폭은 채널 길이를 나타내고, 도 22의 (B)에서의 W, 즉 OS1 및 OS2의 폭은 채널 폭을 나타낸 것이다.
다음으로 표 1에 계산 조건을 나타낸다.
[표 1]
Figure pct00003
상기 조건으로 산출한 OS-FET의 차단 주파수의 계산 결과를 도 23에 나타내었다. 도 23에서 가로축은 OS-FET의 드레인 전압(단위: V)이고, 세로축은 차단 주파수 fT(단위: GHz)이다. 또한 상기 계산에서 게이트 전압과 드레인 전압은 같은 값으로 한다. 또한 OS-FET의 채널 길이는 30nm로 하고, 채널 폭은 30nm로 하였다.
도 23의 결과를 보면 드레인 전압이 1V일 때 OS-FET의 차단 주파수는 38.6GHz이고, 드레인 전압이 2V일 때 차단 주파수는 71.5GHz이고, 드레인 전압이 3V일 때 차단 주파수는 104.4GHz이고, 드레인 전압이 4V일 때 차단 주파수는 132.8GHz이고, 드레인 전압이 5V일 때 차단 주파수는 160.1GHz이었다. 드레인 전압을 3V 이상으로 함으로써 100GHz 이상의 차단 주파수가 얻어지는 것이 계산에 의하여 확인되었다.
이상의 계산 결과로부터, 본 발명의 일 형태인 반도체 장치에 OS-FET를 적합하게 사용할 수 있는 것을 알 수 있었다.
본 실시예에 나타낸 구성, 구조, 방법 등은 다른 실시형태 등에 나타낸 구성, 구조, 방법 등과 적절히 조합하여 사용할 수 있다.
:L1: 층, L2: 층, L3: 층, L3A: 층, L3B: 층, L4: 층, 5G: 로컬, 10: 반도체 장치, 10A: 반도체 장치, 10B: 반도체 장치, 11: 안테나 어레이, 11A: 안테나, 12: 송수신 제어 장치, 12A: 송수신 제어 장치, 12B: 송수신 제어 장치, 13: 신호 처리 장치, 14: 프로세서, 15: GPU, 16: 전원 제어 장치, 16A: 전원 제어 장치, 16B: 전원 제어 장치, 17: PLD, 18: 기억 장치, 18A: 기억 장치, 18B: 기억 장치, 18C: 기억 장치, 18D: 기억 장치, 18E: 기억 장치, 18F: 기억 장치, 18G: 기억 장치, 18H: 기억 장치, 19: 표시 장치, 19A: 게이트 드라이버, 19B: 표시 영역, 20: 센서 모듈, 24: 용량 소자, 111: 기억 소자, 112: 트랜지스터, 113: 용량 소자, 114: 노드, 115: 트랜지스터, 116: 트랜지스터, 123: 단자, 124: 단자, 126: 배선, 311: 기판, 313: 반도체 영역, 314a: 저저항 영역, 314b: 저저항 영역, 315: 절연체, 316: 도전체, 320: 절연체, 322: 절연체, 324: 절연체, 326: 절연체, 328: 도전체, 330: 도전체, 350: 절연체, 352: 절연체, 354: 절연체, 356: 도전체, 360: 절연체, 362: 절연체, 364: 절연체, 366: 도전체, 370: 절연체, 372: 절연체, 374: 절연체, 376: 도전체, 380: 절연체, 382: 절연체, 384: 절연체, 386: 도전체, 404: 절연체, 500: 트랜지스터, 500A: 트랜지스터, 500B: 트랜지스터, 503: 도전체, 503a: 도전체, 503b: 도전체, 510: 절연체, 512: 절연체, 513: 절연체, 514: 절연체, 516: 절연체, 518: 도전체, 520: 절연체, 522: 절연체, 524: 절연체, 530: 산화물, 530a: 산화물, 530b: 산화물, 540a: 도전체, 540b: 도전체, 542: 도전체, 542a: 도전체, 542b: 도전체, 543a: 영역, 543b: 영역, 544: 절연체, 545: 절연체, 546: 도전체, 548: 도전체, 550: 트랜지스터, 550A: 트랜지스터, 552: 절연체, 560: 도전체, 560a: 도전체, 560b: 도전체, 574: 절연체, 580: 절연체, 581: 절연체, 582: 절연체, 586: 절연체, 600: 용량 소자, 610: 도전체, 612: 도전체, 620: 도전체, 630: 절연체, 640: 절연체, 650: 트랜지스터, 652: 저온 버퍼층, 54: 반도체층, 656: 반도체층, 658: 도전체, 711: 기판, 712: 회로 영역, 713: 분리 영역, 714: 분리선, 715: 칩, 750: 전자 부품, 752: 프린트 기판, 753: 반도체 장치, 754: 실장 기판, 755: 리드, 801: 클라우드 분야, 802: 임베디드 분야, 804: 소비 전력, 805: 처리 성능, 831: 마스터 장치, 832: M2M 인터페이스, 841: IoT말단 기기, 842: 산업용 로봇, 881: 집, 882: 회사, 883: 클라우드, 884: 공장, 885: 공장, 886: 공장, 900: 무선 송수신기, 900A: 무선 송수신기, 901: 저잡음 증폭기, 902: 밴드 패스 필터, 903: 혼합기, 904: 밴드 패스 필터, 905: 복조기, 906: 디코더 회로, 911: 전력 증폭기, 912: 밴드 패스 필터, 913: 혼합기, 914: 밴드 패스 필터, 915: 변조기, 916: 디코더 회로, 921: 공용기, 922: 국부 발진기, 931: 안테나, 941: 신호, 942: 신호, 943: 신호, 944: 신호, 2001: 배선, 2005: 배선, 2006: 배선, 6100: 휴대 정보 단말기, 6101: 하우징, 6102: 표시부, 6103: 밴드, 6105: 조작 버튼, 6200: 휴대 정보 단말기, 6201: 하우징, 6202: 표시부, 6203: 조작 버튼, 6204: 스피커, 6205: 마이크로폰, 6209: 지문 센서, 6300: 로봇 청소기, 6301: 하우징, 6302: 표시부, 6303: 카메라, 6304: 브러시, 6305: 조작 버튼, 6310: 먼지, 6400: 로봇, 6401: 조도 센서, 6402: 마이크로폰, 6403: 상부 카메라, 6404: 스피커, 6405: 표시부, 6406: 하부 카메라, 6407: 장애물 센서, 6408: 이동 기구, 6409: 연산 장치, 6500: 비행체, 6501: 프로펠러, 6502: 카메라, 6503: 배터리, 6504: 전자 부품, 7160: 자동차, 8000: 표시 장치, 8001: 하우징, 8002: 표시부, 8003: 스피커부, 8004: 반도체 장치, 8005: 축전 장치, 8100: 조명 장치, 8101: 하우징, 8102: 광원, 8103: 반도체 장치, 8104: 천장, 8105: 축전 장치, 8200: 실내기, 8201: 하우징, 8202: 송풍구, 8203: 반도체 장치, 8204: 실외기, 8205: 축전 장치, 8300: 전기 냉동 냉장고, 8301: 하우징, 8302: 냉장실용 문, 8303: 냉동실용 문, 8304: 반도체 장치, 8305: 축전 장치, 8405: 측벽, 8406: 바닥, 8407: 창문

Claims (5)

  1. 반도체 장치로서,
    기판 위에 형성되는 제 1 층, 제 2 층, 및 제 3 층을 가지고,
    상기 제 1 층이 가지는 제 1 트랜지스터는 Si을 포함하는 제 1 반도체층을 가지고,
    상기 제 2 층이 가지는 제 2 트랜지스터는 Ga을 포함하는 제 2 반도체층을 가지고,
    상기 제 3 층이 가지는 제 3 트랜지스터는 In 및 Zn 중 적어도 한쪽을 포함하는 제 3 반도체층을 가지고,
    상기 제 1 트랜지스터의 상기 제 1 반도체층은 상기 기판을 사용하여 형성되고,
    상기 제 2 트랜지스터의 상기 제 2 반도체층은 상기 기판 위에 결정 성장시킨 결정을 사용하여 형성되고,
    상기 제 3 트랜지스터의 상기 제 3 반도체층은 상기 제 1 반도체층 및 상기 제 2 반도체층 위쪽에 형성되는, 반도체 장치.
  2. 제 1 항에 있어서,
    상기 제 3 트랜지스터는 상기 제 1 트랜지스터와 중첩되는 영역을 가지는 위치에 배치되는, 반도체 장치.
  3. 제 1 항에 있어서,
    상기 제 3 트랜지스터는 상기 제 2 트랜지스터와 중첩되는 영역을 가지는 위치에 배치되는, 반도체 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 반도체 장치는 제 4 층을 가지고,
    상기 제 4 층이 가지는 제 4 트랜지스터는 제 4 반도체층에 In 및 Zn 중 적어도 한쪽을 포함하고,
    상기 제 4 트랜지스터는 상기 제 3 트랜지스터와 중첩되는 영역을 가지는 위치에 배치되는, 반도체 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 1 층의 상기 제 1 트랜지스터가 형성되는 측의 반대 측에는 센서 모듈이 배치되는, 반도체 장치.
KR1020217041840A 2019-06-07 2020-05-25 반도체 장치 KR20220017936A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2019-107085 2019-06-07
JP2019107085 2019-06-07
PCT/IB2020/054923 WO2020245695A1 (ja) 2019-06-07 2020-05-25 半導体装置

Publications (1)

Publication Number Publication Date
KR20220017936A true KR20220017936A (ko) 2022-02-14

Family

ID=73653084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217041840A KR20220017936A (ko) 2019-06-07 2020-05-25 반도체 장치

Country Status (4)

Country Link
US (1) US20220238525A1 (ko)
JP (1) JPWO2020245695A1 (ko)
KR (1) KR20220017936A (ko)
WO (1) WO2020245695A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11876551B2 (en) * 2021-08-19 2024-01-16 Advanced Semiconductor Engineering, Inc. Electronic module

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015147835A1 (en) 2014-03-27 2015-10-01 Intel Corporation Multi-device flexible electronics system on a chip (soc) process integration

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101824123B1 (ko) * 2009-11-06 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP3087612A4 (en) * 2013-12-23 2017-07-26 Intel Corporation Wide band gap transistors on non-native semiconductor substrates and methods of manufacture thereof
JP2015188071A (ja) * 2014-03-14 2015-10-29 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015147835A1 (en) 2014-03-27 2015-10-01 Intel Corporation Multi-device flexible electronics system on a chip (soc) process integration

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
S. Yamazaki et al., "Japanese Journal of Applied Physics", 2014, volume 53, Number 4S, p.04ED18-1-04ED18-10
S. Yamazaki et al., "SID Symposium Digest of Technical Papers", 2012, volume 43, issue 1, p.183-186

Also Published As

Publication number Publication date
JPWO2020245695A1 (ko) 2020-12-10
WO2020245695A1 (ja) 2020-12-10
US20220238525A1 (en) 2022-07-28

Similar Documents

Publication Publication Date Title
JP7198884B2 (ja) 表示装置の作製方法
WO2020240311A1 (ja) 半導体装置および電子機器
KR20220017936A (ko) 반도체 장치
WO2020245692A1 (ja) 半導体装置
WO2020240341A1 (ja) 半導体装置、または発振器
US11894040B2 (en) Semiconductor device and wireless communication device
US11901822B2 (en) Semiconductor device
WO2020245728A1 (ja) 通信装置および電子機器
WO2021074737A1 (ja) 半導体装置
KR20220154675A (ko) 반도체 장치 및 전자 기기
WO2020245693A1 (ja) 半導体装置
WO2021229385A1 (ja) 半導体装置
US11948945B2 (en) Semiconductor device and wireless communication device with the semiconductor device
WO2021214583A1 (ja) 半導体装置
WO2020261039A1 (ja) 高周波増幅回路を有する半導体装置、電子部品、および電子機器
WO2020240339A1 (ja) 通信装置
US20220246596A1 (en) Display Device
KR20220140536A (ko) 반도체 장치 및 촬상 장치