KR20220007279A - 반도체 장치 제조 방법 - Google Patents

반도체 장치 제조 방법 Download PDF

Info

Publication number
KR20220007279A
KR20220007279A KR1020200085309A KR20200085309A KR20220007279A KR 20220007279 A KR20220007279 A KR 20220007279A KR 1020200085309 A KR1020200085309 A KR 1020200085309A KR 20200085309 A KR20200085309 A KR 20200085309A KR 20220007279 A KR20220007279 A KR 20220007279A
Authority
KR
South Korea
Prior art keywords
interlayer insulating
hard mask
pattern
layer
trench
Prior art date
Application number
KR1020200085309A
Other languages
English (en)
Inventor
배근희
김존수
안상훈
김경숙
임준혁
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200085309A priority Critical patent/KR20220007279A/ko
Publication of KR20220007279A publication Critical patent/KR20220007279A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 장치 제조 방법에 관한 것으로, 본 발명이 해결하려는 과제는, 상부 패턴을 형성하기 위하여 TCR(top corner rounding) 공정 진행 시, 상부의 하드 마스크막을 부분적으로 남김으로써 층간 절연 패턴을 보호하여 다양한 층간 절연 패턴 간에 높이를 동일하게 형성하는 것이다. 구체적으로, 반도체 장치 제조 방법은 하부 패턴을 포함하는 기판 상에, 식각 저지막을 형성하고, 식각 저지막 상에, 층간 절연막 및 하드 마스크막을 순차적으로 형성하고, 층간 절연막 및 하드 마스크막을 관통하는 트렌치를 형성하여, 층간 절연 패턴과 제1 하드 마스크를 형성하고, 제1 하드 마스크 내의 트렌치의 폭을 확장시켜, 층간 절연 패턴의 상면의 일부를 노출시키는 제2 하드 마스크를 형성하고, 제2 하드 마스크를 이용하여, 층간 절연 패턴에 대한 TCR(top corner rounding) 공정을 수행하는 것을 포함한다.

Description

반도체 장치 제조 방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치 제조 방법에 관한 것으로, 좀 더 구체적으로, 배선 패턴을 형성하기 위한 TCR(top corner rounding) 공정 진행 시, 상부의 하드 마스크막을 부분적으로 남김으로써 층간 절연 패턴을 보호하여 다양한 층간 절연 패턴 간에 높이를 동일하게 형성하는 것이다.
최근의 반도체 소자는 저전압에서 고속 동작을 할 수 있는 방향으로 발전하고 있으며, 반도체 장치의 제조 공정은 집적도가 향상되는 방향으로 발전되고 있다. 따라서, 고도로 스케일링된 고집적 반도체 장치의 패턴들은 미세한 폭을 가지고 미세한 피치로 이격될 수 있다.
이와 같이 미세한 폭을 가지고 미세한 피치로 이격된 반도체 장치의 패턴에서, 층간 절연 패턴의 손상(damage)를 줄여주면서, 안정적으로 상부 패턴을 형성하는 방법에 대해서 다양한 연구가 진행되고 있다. 피치의 크기가 미세화 되면서 상부 패턴을 형성하기 위한 TCR(top corner rounding) 공정이 필수가 되었다.
본 발명이 해결하려는 과제는, 금속 라이너를 별도로 사용하지 않고, 층간 절연 패턴의 높이를 동일하게 형성하는 반도체 장치 제조 방법을 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법은, 하부 패턴을 포함하는 기판 상에, 식각 저지막을 형성하고, 식각 저지막 상에, 층간 절연막 및 하드 마스크막을 순차적으로 형성하고, 층간 절연막 및 하드 마스크막을 관통하는 트렌치를 형성하여, 층간 절연 패턴과 제1 하드 마스크를 형성하고, 제1 하드 마스크 내의 트렌치의 폭을 확장시켜, 층간 절연 패턴의 상면의 일부를 노출시키는 제2 하드 마스크를 형성하고, 제2 하드 마스크를 이용하여, 층간 절연 패턴에 대한 TCR(top corner rounding) 공정을 수행하는 것을 포함한다.
본 발명의 다른 실시예에 따른 반도체 장치 제조 방법은, 제1 영역 및 제2 영역을 포함하는 기판 상에, 식각 저지막을 형성하고, 식각 저지막 상에, 층간 절연막 및 하드 마스크막을 순차적으로 형성하고, 기판의 제1 영역에 복수의 제1 트렌치와, 기판의 제2 영역에 복수의 제2 트렌치를 포함하는 층간 절연 패턴 및 제1 하드 마스크를 형성하고, 각각의 제1 트렌치 및 제2 트렌치는 층간 절연막 및 하드 마스크막을 관통하고, 제1 하드 마스크 내의 제1 트렌치 및 제2 트렌치의 폭을 확장시켜, 층간 절연 패턴의 상면의 일부를 노출시키는 제2 하드 마스크를 형성하고, 제2 하드 마스크를 이용하여, 층간 절연 패턴에 대한 TCR(top corner rounding) 공정을 수행하는 것을 포함하고, 기판의 제1 영역에서, 인접하는 제1 트렌치 사이의 층간 절연 패턴의 폭은 제1 두께이고, 기판의 제2 영역에서, 인접하는 제2 트렌치 사이의 층간 절연 패턴의 폭은 제1 두께와 다른 제2 두께이고, TCR 공정을 수행한 후, 기판의 제1 영역에서 층간 절연 패턴의 상면의 높이는 기판의 제2 영역에서 층간 절연 패턴의 상면의 높이와 동일하다.
기타 실시예들의 구체적인 사항들은 발명의 설명 및 도면들에 포함되어 있다.
도 1 내지 도 10은 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 중간단계 도면들이다.
도 11 내지 도 19는 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 중간단계 도면들이다.
도 1 내지 도 10을 참고하여, 본 발명의 몇몇 실시예들에 따른 반도체 장치 제조 방법에 대해 설명한다.
도 1 내지 도 10은 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 중간단계 도면들이다.
도 1을 참고하면, 기판(100)은 하부 패턴(110)을 포함할 수 있다. 기판(100) 상에, 식각 저지막(120)이 형성된다. 식각 저지막(120) 상에, 층간 절연막(130)과 하드 마스크막(140)이 순차적으로 형성된다.
구체적으로, 하부 패턴(110)은 기판(100) 내에 형성된다. 기판(100)은 베이스 기판과 에피층이 적층된 구조일 수 있으나, 이에 한정되는 것은 아니다. 기판(100)은 실리콘 기판, 갈륨 비소 기판, 실리콘 게르마늄 기판, 세라믹 기판, 석영 기판, 또는 디스플레이용 유리 기판 등일 수 있고, SOI(semiconductor on insulator) 기판일 수 있다. 이하에서는, 예시적으로 실리콘 기판을 예로 든다. 또한, 기판(100)은 실리콘 기판 상에 절연막이 형성된 형태일 수도 있다.
몇몇 실시예들에 따른 반도체 제조 방법에서, 하부 패턴(110)은 금속 배선인 것으로 설명하나, 이는 설명의 편의성을 위한 것일 뿐, 이에 제한되는 것은 아니다.
기판(100)에 포함되는 하부 패턴(110)은 도전성 물질을 포함할 수 있다. 하부 패턴(110)은 하부 배리어막(111)과 하부 배선막(112)을 포함할 수 있다.
하부 배선막(112)은 예를 들어, 알루미늄(Al), 구리(Cu), 텅스텐(W), 코발트(Co) 및 이들의 조합을 포함할 수 있다.
하부 배리어막(111)은 하부 배선막(112)과 기판(100) 사이에 형성될 수 있다. 하부 배리어막(111)은 예를 들어, 기판(100) 내의 리세스를 따라 형성될 수 있다. 하부 배리어막(111)은 예를 들어, 탄탈륨, 탄탈륨 질화물, 티타늄, 티타늄 질화물, 루테늄, 코발트, 니켈, 니켈 보론, 텅스텐 질화물 등의 물질을 포함할 수 있다. 하부 배리어막(111)은 단층으로 도시되었으나, 복수개의 층을 포함할 수 있음은 물론이다.
식각 저지막(120)은 기판(100) 상에 형성된다. 식각 저지막(120)은 하부 패턴(110)을 보호하는 캡핑막의 역할을 할 수 있다. 식각 저지막(120)은 층간 절연막(130)과 식각 선택비를 갖는 물질을 포함할 수 있다. 식각 저지막(120)은 예를 들어, 실리콘 질화물, 실리콘 산질화물, 실리콘 탄소질화물 등을 포함할 수 있다. 식각 저지막(120)은 예를 들어, 화학적 기상 증착법 또는 원자층 증착법 등을 이용하여 형성될 수 있다.
층간 절연막(130)은 식각 저지막(120) 상에 형성될 수 있다. 층간 절연막(130)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 저유전율 물질 중 적어도 하나를 포함할 수 있다. 층간 절연막(130)은 식각 저지막(120)과 식각 선택비를 갖는 물질을 포함할 수 있다. 층간 절연막(130) 상에 하드 마스크막(140)과의 접착력을 향상시킬 수 있는 물질을 포함할 수 있다.
저유전율 물질은 예를 들어, FOX(Flowable Oxide), TOSZ(Tonen SilaZen), USG(Undoped Silica Glass), BSG(Borosilica Glass), PSG(PhosphoSilica Glass), BPSG(BoroPhosphosilica Glass), PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate), FSG(Fluoride Silicate Glass), CDO(Carbon Doped silicon Oxide), Xerogel, Aerogel, Amorphous Fluorinated Carbon, OSG(Organo Silicate Glass), Parylene, BCB(bis-benzocyclobutenes), SiLK, polyimide, porous polymeric material 또는 이들의 조합을 포함할 수 있으나, 이에 제한되는 것은 아니다.
층간 절연막(130)은 예를 들어, 화학적 기상 증착법(Chemical Vapor Deposition), 스핀 코팅, PECVD(Plasma Enhanced CVD), HDP-CVD(High Density Plasma CVD) 등을 이용하여 형성될 수 있다.
하드 마스크막(140)은 층간 절연막(130) 상에 형성된다. 하드 마스크막(140)은 예를 들어, 티타늄 질화물, 티타늄, 티타늄 산화물, 텅스텐, 텅스텐 질화물, 텅스텐 산화물, 탄탈륨, 탄탈륨 질화물 및 탄탈륨 산화물 중 적어도 하나를 포함할 수 있다.
도 2를 참고하면, 하드 마스크막(140)과 층간 절연막(130)을 제1 방향(Y)으로 관통하는 트렌치(T)가 형성될 수 있다.
트렌치(T)를 형성하여, 복수의 층간 절연 패턴(131)과 복수의 제1 하드 마스크(141)가 형성될 수 있다. 트렌치(T)는 식각 저지막(120)을 노출시킨다.
복수의 층간 절연 패턴(131) 각각은 트렌치(T)에 의하여 제2 방향(X)으로 이격될 수 있다. 즉, 트렌치(T)는 제1 폭(W1)을 갖는다.
도 3 및 도 4를 참고하면, 트렌치(T)의 일부를 채우는 희생 패턴(151)이 형성될 수 있다. 희생 패턴(151)의 상면은 층간 절연 패턴(131)의 상면보다 낮게 형성된다.
구체적으로, 도 3을 참고하면, 트렌치(T)를 채우고, 제1 하드 마스크(141)의 상면을 덮는 희생막(150)이 형성될 수 있다.
도 4를 참고하면, 희생막(150)을 열처리하여, 희생막(150)의 일부가 제거된다. 희생막(150)이 제거되어 희생 패턴(151)이 형성될 수 있다.
희생막(150)이 제거될 때 산소(O2), 질소(N2) 또는 수소(H2)와 같은 기체가 사용되지 않는다. 희생막(150)은 열처리하여 증발된다. 기체를 사용하지 않고 희생막(150)이 제거되기 때문에, 층간 절연 패턴(131)의 손상(damage)이 방지될 수 있다.
희생막(150) 및 희생 패턴(151)은 유기 화합물로써, C, N, O, H를 포함할 수 있다.
도 5를 참고하면, 제1 하드 마스크(141) 내의 트렌치(T)의 폭을 확장시켜 층간 절연 패턴(131)의 상면의 일부를 노출시키는 복수의 제2 하드 마스크(142)가 형성된다. 트렌치(T)는 하부 트렌치(T_1)과 상부 트렌치(T_2)를 포함할 수 있다.
복수의 제2 하드 마스크(142)들은 제2 방향(X)으로 이격될 수 있다. 즉, 상부 트렌치(T_2)는 제2 폭(W2)을 갖는다. 층간 절연 패턴(131) 사이의 하부 트렌치(T_1)의 제1 폭(W1)은 제2 하드 마스크(142) 사이의 상부 트렌치(T_2)의 제2 폭(W2)보다 작다.
트렌치(T)의 폭이 확장되는 동안 제1 하드 마스크(141)의 두께가 감소될 수 있다. 즉, 제1 하드 마스크(141)의 측벽과 제1 하드 마스크(141)의 상면이 동시에 제거될 수 있다. 제1 하드 마스크(141)를 제거하는 것은, 건식 식각 공정 또는 습식 식각 공정을 이용할 수 있다.
도 6을 참고하면, 제2 하드 마스크(142)를 이용하여, 층간 절연 패턴(131)에 대하여 TCR(top corner rounding) 공정이 수행될 수 있다. TCR 공정을 통해 제2 하드 마스크(142)에 의하여 노출된 층간 절연 패턴(131)의 모서리를 라운딩(rounding) 처리한다.
제2 하드 마스크(142)는 TCR 공정에 도움을 줄 수 있다. 구체적으로, TCR 공정이 수행될 때, 제2 하드 마스크(142)는 층간 절연 패턴(131)을 보호할 수 있다. 따라서, 다양한 층간 절연 패턴(131)의 높이를 동일하게 형성할 수 있다. 도 6을 참고하면, 복수의 층간 절연 패턴(131)들이 각각 동일한 높이를 갖는 것으로 도시되었지만, 이에 제한되는 것은 아니다.
TCR 공정을 통해, 둥글게 형성된 층간 절연 패턴(131)의 상부는 이후에 진행되는 상부 패턴(도 10의 160)의 형성에 도움을 줄 수 있다. 좀 더 구체적으로, 트렌치(T)의 상부가 둥글게 형성됨으로써, 상부 배선막(도 10의 162)은 트렌치(T) 내부를 좀 더 쉽게 채울 수 있다.
도 7을 참고하면, 희생 패턴(151)을 제거하여, 식각 저지막(120)을 노출시킨다.
희생 패턴(151)이 제거될 때 열처리 공정이 수행될 수 있다. 희생 패턴(151)을 제거할 때 열처리 공정이 수행될 경우 층간 절연 패턴(131)이 보호될 수 있다.
상술한 것과 마찬가지로, 희생 패턴(151)이 제거될 때, 기체가 사용되지 않는다. 희생 패턴(151)은 열을 가하여 증발되기 때문에, 희생 패턴(151)이 제거될 때, 층간 절연 패턴(131)의 손상이 방지될 수 있다.
도 8을 참고하면, 제2 하드 마스크(142)와 트렌치(T)에 의하여 노출되는 식각 저지막(120)이 제거된다.
식각 저지막(120)이 제거되면서 하부 패턴(110)이 노출된다. 제2 하드 마스크(142)와 식각 저지막(120)은 예를 들어, 건식 식각 공정 또는 습식 식각 공정을 이용하여 제거될 수 있다.
도 9 및 도 10을 참고하면, 노출된 하부 패턴(110) 상에 상부 패턴(160)이 형성된다. 상부 패턴(160)은 트렌치(T)를 채우고, 층간 절연 패턴(131)의 상면을 덮는다. 트렌치(T) 내에 형성되는 상부 패턴(160)은 하부 패턴(110)과 접하여, 전기적으로 연결된다.
상부 패턴(160)은 상부 배리어막(161)과, 상부 배선막(162)을 포함할 수 있다. 상부 배리어막(161)은 트렌치(T)의 측벽, 하부 패턴(110) 및 층간 절연 패턴(131)의 상면을 따라서 형성될 수 있다.
상부 배선막(162)은 상부 배리어막(161) 상에 형성된다. 상부 배선막(162)은 상부 배리어막(161)이 형성되고 남은 트렌치(T)를 채우고, 층간 절연 패턴(131)의 상면과 중첩되는 상부 배리어막(161)을 덮는다.
상부 배리어막(161)은 예를 들어, 탄탈륨, 탄탈륨 질화물, 티타늄, 티타늄 질화물, 루테늄, 코발트, 니켈, 니켈 보론, 텅스텐 질화물 등의 물질을 포함할 수 있다. 상부 배리어막(161)은 예를 들어, 화학적 기상 증착법 또는 스퍼터링 등을 이용하여 형성될 수 있다.
상부 배선막(162)은 예를 들어, 알루미늄(Al), 구리(Cu), 텅스텐(W), 코발트(Co) 및 이들의 조합을 포함할 수 있다. 상부 배선막(162)은 예를 들어, 화학적 기상 증착법 또는 전기 도금 방식 등을 이용하여 형성될 수 있다.
도 11 내지 도 19을 참고하여, 본 발명의 다른 실시예에 따른 반도체 장치 제조 방법에 대하여 설명한다. 설명의 편의상, 도 1 내지 도 10을 이용하여 설명한 것과 다른 점을 위주로 설명한다.
도 11을 참고하면, 제1 영역 및 제2 영역의 기판(200)은 하부 패턴(210)을 포함한다. 기판(200) 상에 식각 저지막(220)이 형성된다. 식각 저지막(220) 상에 층간 절연막(230)과 하드 마스크막(240)이 순차적으로 형성된다.
도 1 내지 도 10에서 상술한 하부 패턴(110)과 하부 패턴(210)은 실질적으로 동일할 수 있으므로, 이하 생략한다.
마찬가지로 식각 저지막(220)에 대한 설명은 도 1 내지 도 10에서 상술한 식각 저지막(120)과 실질적으로 동일할 수 있고, 층간 절연막(230)에 대한 설명은 도 1 내지 도 10에서 상술한 층간 절연막(130)과 실질적으로 동일할 수 있으므로, 이하 생략한다.
도 12를 참고하면, 제1 영역에서, 하드 마스크막(240)과 층간 절연막(230)을 제1 방향(Y)으로 관통하는 복수의 제1 트렌치(T1)가 형성될 수 있다.
마찬가지로 제2 영역에서, 하드 마스크막(240)과 층간 절연막(230)을 제1 방향(Y)으로 관통하는 복수의 제2 트렌치(T2)가 형성될 수 있다. 제1 트렌치(T1) 및 제2 트렌치(T2)를 형성하여, 복수의 층간 절연 패턴(231) 및 복수의 제1 하드 마스크(241)가 형성될 수 있다.
제1 및 제2 트렌치(T1, T2)는 식각 저지막(220)을 노출시킨다. 제1 영역에서, 복수의 층간 절연 패턴(231)들은 제2 방향(X)으로 제1 폭(W1)만큼 이격될 수 있다. 제2 영역에서, 복수의 층간 절연 패턴(231)들은 제2 방향(X)으로 제1 폭(W1)만큼 이격될 수 있다.
도 13 및 도 14를 참고하면, 제1 트렌치(T1) 및 제2 트렌치(T2)의 일부를 채우는 희생 패턴(251)이 형성될 수 있다.
구체적으로, 도 13을 참고하면, 제1 영역에서, 제1 트렌치(T1)를 채우고 제1 하드 마스크(241)의 상면을 덮는 희생막(250)이 형성될 수 있다. 마찬가지로, 제2 영역에서 제2 트렌치(T2)를 채우고, 제1 하드 마스크(241)의 상면을 덮는 희생막(250)이 형성될 수 있다.
도 14을 참고하면, 희생막(250)을 제거하여 희생 패턴(251)이 형성될 수 있다. 희생 패턴(251)의 상면은 층간 절연 패턴(231)의 상면보다 낮은 위치에 형성된다. 희생막을 제거하여 희생 패턴(251)을 제거할 때에는 열처리 공정이 이용될 수 있다. 상술한 것과 같이, 열처리 공정을 수행할 때 산소, 질소, 수소 등과 같은 기체가 이용되지 않는다.
도 15를 참고하면, 제1 하드 마스크(241)의 일부를 제거하여 제2 하드 마스크(242)가 형성될 수 있다.
구체적으로, 제1 하드 마스크(241)의 측벽을 제거하여 층간 절연 패턴(231)의 상면의 일부가 노출될 수 있다. 제1 하드 마스크(241)의 측벽이 제거되는 동안 제1 및 제2 트렌치(T1, T2)의 폭은 증가될 수 있다.
층간 절연 패턴(231) 사이의 제1 및 제2 트렌치(T1, T2)의 제1 폭(W1)은 제2 하드 마스크(242) 사이의 제1 및 제2 트렌치(T1, T2)의 제2 폭(W2)보다 작다.
제1 하드 마스크(241)의 측벽이 제거되는 동안 제1 하드 마스크(241)의 제1 방향(Y)으로의 두께가 감소될 수 있다. 제1 하드 마스크(241)의 측벽과 제1 하드 마스크(241)의 상면은 동시에 제거될 수 있다. 제1 하드 마스크(241)를 제거하는 것은, 건식 식각 공정 또는 습식 식각 공정이 이용될 수 있다.
도 16을 참고하면, 제2 하드 마스크(242)를 이용하여 층간 절연 패턴(231)에 대하여 TCR 공정이 수행된다. TCR 공정을 통해 제2 하드 마스크(242)에 의하여 노출된 층간 절연 패턴(231)의 모서리를 라운딩 처리할 수 있다.
제1 영역에서, 복수의 제1 트렌치(T1) 사이의 층간 절연 패턴(231)은 제2 방향(X)으로 제1 두께(D1)를 갖는다. 제2 영역에서, 복수의 제2 트렌치(T2) 사이의 층간 절연 패턴(231)은 제2 방향(X)으로 제2 두께(D2)를 갖는다. 도면에는 제1 두께(D1)와 제2 두께(D2)가 서로 다른 것으로 도시되었으나, 이에 제한되는 것은 아니다.
TCR 공정을 수행한 후에, 제1 영역에서 복수의 제1 트렌치(T1) 사이의 층간 절연 패턴(231)의 제1 높이(H1)은 제2 영역에서 복수의 제2 트렌치(T2) 사이의 층간 절연 패턴(231)의 제2 높이(H2)와 동일할 수 있다.
제1 영역에서 복수의 제1 트렌치(T1) 사이의 층간 절연 패턴(231)의 제1 두께(D1)와 제 2영역에서 복수의 제2 트렌치(T2) 사이의 층간 절연 패턴(231)의 제2 두께(D2)는 서로 다르다.
도 17을 참고하면, 희생 패턴(251)이 제거되어 식각 저지막(220)이 노출될 수 있다. 상술한 것과 같이 희생 패턴(251)을 제거할 때에 열처리 공정이 이용될 수 있다. 마찬가지로, 열처리 공정을 수행하면서 산소, 질소, 수소와 같은 기체가 이용되지 않는다. 따라서, 층간 절연 패턴(231)의 손상(damage)은 감소될 수 있다.
도 18을 참고하면, 제2 하드 마스크(242)와 제1 및 제2 트렌치(T1, T2)에 의하여 노출된 식각 저지막(220)이 제거될 수 있다. 식각 저지막(220)이 제거되면서, 하부 패턴(210)이 노출된다.
제2 하드 마스크(242)와 식각 저지막(220)을 제거하는 것은 건식 식각 공정 또는 습식 식각 공정을 이용할 수 있다.
도 19를 참고하면, 노출된 하부 패턴(210) 상에 상부 패턴(260)이 형성될 수 있다. 상부 패턴(260)은 제1 및 제2 트렌치(T1, T2)를 채우고, 층간 절연 패턴(231)의 상면을 덮는다. 상부 패턴(260)은 하부 패턴(210)과 전기적으로 연결된다.
상부 패턴(260)은 상부 배리어막(261)과, 상부 배선막(262)를 포함할 수 있다. 상부 배리어막(261)은 복수의 제1 및 제2 트렌치(T1, T2)의 측벽, 하부 패턴(210) 및 층간 절연 패턴(231)의 상면을 따라서 형성될 수 있다.
상부 배선막(262)은 상부 배리어막(261) 상에 형성된다. 상부 배선 막(262)은 상부 배리어막(261)이 형성되고 남은 복수의 제1 및 제2 트렌치(T1, T2)를 채우고, 층간 절연 패턴(231)의 상면과 중첩되는 상부 배리어막(261)을 덮는다.
이하에서, 본 발명의 실시예들에 따른 반도체 장치 제조 방법의 효과에 대하여 설명한다.
상부 패턴(160, 260)을 형성하기 위해 층간 절연막(130, 230) 내에 트렌치가 형성된다. 상부 패턴(160, 260)의 크기가 미세화 되면서 트렌치 내에 상부 패턴(160, 260)을 채우기 어렵게 되었다. 따라서, 층간 절연 패턴(131, 231)의 모서리를 둥글게 하는 TCR 공정이 필수가 되었다.
TCR 공정이 수행될 때 제2 하드 마스크(142, 242)를 부분적으로 남김으로써 층간 절연 패턴(131, 231)을 보호할 수 있다. 따라서, 다양한 크기의 패턴들 간에 층간 절연 패턴(131, 231)의 높이를 동일하게 할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100, 200: 기판 110, 210: 하부 패턴
111, 211: 하부 배리어막 112, 212: 하부 배선막
120, 220: 식각 저지막 130, 230: 층간 절연막
131, 231: 층간 절연 패턴 140, 240: 하드 마스크막
141, 241: 제1 하드 마스크 142, 242: 제2 하드 마스크
150, 250: 희생막 151, 251: 희생 패턴
160, 260: 상부 패턴 161, 261: 상부 배리어막
162, 262: 상부 배선막 T: 트렌치
T1: 제1 트렌치 T2: 제2 트렌치
W1: 제1 폭 W2: 제2 폭
D1: 제1 두께 D2: 제2 두께
H1: 제1 높이 H2: 제2 높이

Claims (10)

  1. 하부 패턴을 포함하는 기판 상에, 식각 저지막을 형성하고,
    상기 식각 저지막 상에, 층간 절연막 및 하드 마스크막을 순차적으로 형성하고,
    상기 층간 절연막 및 상기 하드 마스크막을 관통하는 트렌치를 형성하여, 층간 절연 패턴과 제1 하드 마스크를 형성하고,
    상기 제1 하드 마스크 내의 상기 트렌치의 폭을 확장시켜, 상기 층간 절연 패턴의 상면의 일부를 노출시키는 제2 하드 마스크를 형성하고,
    상기 제2 하드 마스크를 이용하여, 상기 층간 절연 패턴에 대한 TCR(top corner rounding) 공정을 수행하는 것을 포함하는 반도체 장치 제조 방법.
  2. 제 1항에 있어서,
    상기 트렌치의 일부를 채우는 희생 패턴을 형성하는 것을 더 포함하고,
    상기 희생 패턴의 상면은 상기 층간 절연 패턴의 상면보다 낮은 반도체 장치 제조 방법.
  3. 제 2항에 있어서,
    상기 희생 패턴을 형성하는 것은, 상기 트렌치를 채우고, 상기 제1 하드 마스크의 상면을 덮는 희생막을 형성하고,
    상기 희생막을 열처리하여, 상기 희생막의 일부를 제거하는 것을 포함하는 반도체 장치 제조 방법.
  4. 제 2항에 있어서,
    상기 TCR 공정을 수행한 후, 상기 희생 패턴을 제거하여 상기 식각 저지막을 노출시키는 것을 더 포함하는 반도체 장치 제조 방법.
  5. 제 1항에 있어서,
    상기 TCR 공정을 수행한 후, 상기 제2 하드 마스크 및 상기 식각 저지막을 동시에 제거하여, 상기 하부 패턴을 노출시키는 것을 더 포함하는 반도체 장치 제조 방법.
  6. 제 1항에 있어서,
    상기 제2 하드 마스크를 형성하는 것은, 상기 트렌치의 폭이 확장되는 동안, 상기 제1 하드 마스크의 두께를 감소시키는 것을 포함하는 반도체 장치 제조 방법.
  7. 제 1항에 있어서,
    상기 층간 절연 패턴 내의 상기 트렌치의 폭은 10nm 이하인 반도체 장치 제조 방법.
  8. 제1 영역 및 제2 영역을 포함하는 기판 상에, 식각 저지막을 형성하고,
    상기 식각 저지막 상에, 층간 절연막 및 하드 마스크막을 순차적으로 형성하고,
    상기 기판의 제1 영역에 복수의 제1 트렌치와, 상기 기판의 제2 영역에 복수의 제2 트렌치를 포함하는 층간 절연 패턴 및 제1 하드 마스크를 형성하고, 각각의 상기 제1 트렌치 및 상기 제2 트렌치는 상기 층간 절연막 및 상기 하드 마스크막을 관통하고,
    상기 제1 하드 마스크 내의 상기 제1 트렌치 및 상기 제2 트렌치의 폭을 확장시켜, 상기 층간 절연 패턴의 상면의 일부를 노출시키는 제2 하드 마스크를 형성하고,
    상기 제2 하드 마스크를 이용하여, 상기 층간 절연 패턴에 대한 TCR(top corner rounding) 공정을 수행하는 것을 포함하고,
    상기 기판의 제1 영역에서, 인접하는 상기 제1 트렌치 사이의 상기 층간 절연 패턴의 폭은 제1 두께이고,
    상기 기판의 제2 영역에서, 인접하는 상기 제2 트렌치 사이의 상기 층간 절연 패턴의 폭은 상기 제1 두께와 다른 제2 두께이고,
    상기 TCR 공정을 수행한 후, 상기 기판의 제1 영역에서 상기 층간 절연 패턴의 상면의 제1 높이는 상기 기판의 제2 영역에서 상기 층간 절연 패턴의 상면의 제2 높이와 동일한 반도체 장치 제조 방법.
  9. 제 8항에 있어서,
    상기 제1 트렌치의 일부 및 상기 제2 트렌치의 일부를 채우는 희생 패턴을 형성하는 것을 더 포함하고,
    상기 희생 패턴의 상면은 상기 층간 절연 패턴의 상면보다 낮은 반도체 장치 제조 방법.
  10. 제 8항에 있어서,
    상기 제2 하드 마스크를 형성하는 것은, 상기 제1 트렌치의 폭 및 상기 제2 트렌치의 폭이 확장되는 동안, 상기 제1 하드 마스크의 두께를 감소시키는 것을 포함하는 반도체 장치 제조 방법.

KR1020200085309A 2020-07-10 2020-07-10 반도체 장치 제조 방법 KR20220007279A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200085309A KR20220007279A (ko) 2020-07-10 2020-07-10 반도체 장치 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200085309A KR20220007279A (ko) 2020-07-10 2020-07-10 반도체 장치 제조 방법

Publications (1)

Publication Number Publication Date
KR20220007279A true KR20220007279A (ko) 2022-01-18

Family

ID=80052260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200085309A KR20220007279A (ko) 2020-07-10 2020-07-10 반도체 장치 제조 방법

Country Status (1)

Country Link
KR (1) KR20220007279A (ko)

Similar Documents

Publication Publication Date Title
JP5730471B2 (ja) パターン形成キャップを用いるエアギャップ形成と一体化
KR100278657B1 (ko) 반도체장치의금속배선구조및그제조방법
US6573168B2 (en) Methods for forming conductive contact body for integrated circuits using dummy dielectric layer
JP7368669B2 (ja) 高周波数応用例のためのヘテロ構造相互接続
US10529618B2 (en) Methods of manufacturing a semiconductor device
US10777449B2 (en) Methods of manufacturing semiconductor devices
KR20060091517A (ko) 엠. 아이. 엠 커패시터들 및 그 형성방법들
US8703606B2 (en) Method for manufacturing semiconductor device having a wiring structure
TW201921498A (zh) 選擇性氧化鋁蝕刻的使用
US8183146B2 (en) Manufacturing method for a buried circuit structure
CN107046012A (zh) 内连线
US6537923B1 (en) Process for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines
US10923423B2 (en) Interconnect structure for semiconductor devices
US7575997B2 (en) Method for forming contact hole of semiconductor device
US20090215257A1 (en) Semiconductor devices having a trench in a side portion of a conducting line pattern and methods of forming the same
US7371678B2 (en) Semiconductor device with a metal line and method of forming the same
US11935850B2 (en) Method for fabricating semiconductor device with slanted conductive layers
KR20220007279A (ko) 반도체 장치 제조 방법
TWI671900B (zh) 半導體裝置及其製造方法
US20200185495A1 (en) Semiconductor devices and methods for forming same
US7572720B2 (en) Semiconductor device and method for fabricating the same
TWI840111B (zh) 半導體結構及其形成方法
CN112838048A (zh) 互连结构以及其制作方法
KR100673886B1 (ko) 콘택 저항을 안정화시킬 수 있는 반도체 소자 제조 방법
KR100841049B1 (ko) 반도체소자 제조방법